JP3815049B2 - マルチレベル形電力変換装置 - Google Patents

マルチレベル形電力変換装置 Download PDF

Info

Publication number
JP3815049B2
JP3815049B2 JP12629598A JP12629598A JP3815049B2 JP 3815049 B2 JP3815049 B2 JP 3815049B2 JP 12629598 A JP12629598 A JP 12629598A JP 12629598 A JP12629598 A JP 12629598A JP 3815049 B2 JP3815049 B2 JP 3815049B2
Authority
JP
Japan
Prior art keywords
potential side
chopper
connection point
inverter
command value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12629598A
Other languages
English (en)
Other versions
JPH11332252A (ja
Inventor
友則 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP12629598A priority Critical patent/JP3815049B2/ja
Publication of JPH11332252A publication Critical patent/JPH11332252A/ja
Application granted granted Critical
Publication of JP3815049B2 publication Critical patent/JP3815049B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、4レベル以上の直流電圧を用いてモータ等の負荷に交流電圧を出力するマルチレベル形電力変換装置に関する。
【0002】
【従来の技術】
従来、例えば5レベルの直流電圧を用いて交流電圧を出力するマルチレベル形電力変換装置として、図6に示すものがある。このものにおいて、4つのコンデンサ21〜24で構成される電圧分割部2は、直流電圧源1の直流電圧を分割して5レベルの直流電位V1 、V2 、V3 、V4 、V5 を出力する。インバータ部3は、その出力電圧を用いて3相の交流電圧を出力し、負荷としてのモータ4を駆動する。
【0003】
ここで、コンデンサ22と23の接続点(電位の中点)を流れる電流は平均するとほぼ0であるが、コンデンサ21と22の接続点(中点に対し正側の電位を生成する正電位側接続点)では平均するとインバータ部3に電流が出ていき、コンデンサ23と24の接続点(中点に対し負側の電位を生成する負電位側接続点)では平均するとインバータ部3から電流が入ってくる。このため、コンデンサ21〜24で分割しただけでは、分割電位V2 〜V4 は、図7のように変化してしまい、それらが中点電位V3 と等しくなってしまうことになる。
【0004】
これを防ぐため、チョッパ部5が設けられている。このチョッパ部5は、スイッチング素子51a、ダイオード51b、およびリアクトル51cからなる正電位側のDCチョッパと、スイッチング素子52a、ダイオード52b、およびリアクトル52cからなる負電位側のDCチョッパにて構成されている。
スイッチング素子51aはPWM制御によりオンオフされ、スイッチング素子51aがオンしている期間においては、スイッチング素子51aからリアクトル51cを介してコンデンサ21と22の正電位側接続点に電流が供給され、スイッチング素子51aがオフしている期間においては、ダイオード51bからリアクトル51cを介して正電位側接続点に電流が供給される。このことにより、正電位側接続点の平均電位は、一定に維持される。
【0005】
また、スイッチング素子52aもPWM制御され、スイッチング素子52aがオンしている期間においては、コンデンサ23と24の負電位側接続点からリアクトル52c、スイッチング素子52aを介して電流が流れ、スイッチング素子52aがオフしている期間においては、負電位側接続点からリアクトル52c、ダイオード52bを介して電流が流れる。このことにより、負電位側接続点の平均電位も、一定に維持される。
【0006】
【発明が解決しようとする課題】
しかしながら、インバータ部3の出力が3相交流であるため、正電位側接続点からインバータ部3に出ていく電流およびインバータ部3から負電位側接続点に入ってくる電流は、インバータ部3の出力周波数に対し3倍の周波数に変調された電流となる。このため、分割電位V2 〜V4 は図8のように変動する。
【0007】
この場合、コンデンサ21〜24の容量を増やすことで振幅を許容範囲内に抑えることができ、例えばコンデンサ21〜24の容量を2倍にすると、図9に示すように電位変動の振幅を1/2にすることができるが、コンデンサは電力変換装置の体格の中で大きな割合を占めているため、コンデンサを大容量化することは装置の大型化につながる。
【0008】
本発明は上記問題に鑑みたもので、コンデンサの容量を大きくすることなく、コンデンサによる分割電位の変動を少なくすることを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明においては、インバータ制御部(6)がインバータ部(3)を制御する信号と負荷(4)の大きさを示す信号に基づいて、正電位側接続点および負電位側接続点のそれぞれの電位の変動を平坦化するように正電位側チョッパ(51a〜51c)および負電位側チョッパ(52a〜52c)を制御するチョッパ制御部(7)を設けたことを特徴としている。
【0010】
正電位側接続点および負電位側接続点の電位の変動は、正電位側接続点からインバータ部(3)に出ていく電流およびインバータ部(3)から負電位側接続点に入ってくる電流の変動に起因する。また、それらの電流は、インバータ部(3)の制御状態および負荷(4)の状態などによって変動する。
そこで、請求項1に記載の発明のように、インバータ制御部(6)がインバータ部(3)を制御する信号と負荷(4)の大きさを示す信号に基づいて、正電位側チョッパ(51a〜51c)および負電位側チョッパ(52a〜52c)を制御するようにすれば、コンデンサの容量を大きくすることなく、分割電位の変動を少なくすることができる。
【0011】
この場合、請求項2に記載の発明のように、インバータ制御部(6)がインバータ部(3)を制御する信号に基づいて、チョッパ制御用のPWM信号の指令値の周波数および位相を決定する手段(71)を有してチョッパ制御部(7)を構成することができる。
また、請求項3に記載の発明のように、負荷(4)の大きさを示す信号に基づいて、チョッパ制御用のPWM信号の指令値の振幅およびオフセットを決定する手段(72)を有してチョッパ制御部(7)を構成することができる。
【0012】
また、請求項4に記載の発明のように、正電位側チョッパ(51a〜51c)と負電位側チョッパ(52a〜52c)とが独立して制御されるように構成すれば、それぞれの制御を精度よく行うことができ、コンデンサ(21〜24)による分割電位の変動を一層少なくすることができる。
なお、上記した括弧内の符号は、後述する実施形態記載の具体的手段との対応関係を示すものである。
【0013】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
図1に、本発明の一実施形態にかかるマルチレベル形電力変換装置の構成を示す。この図1において、図6に付したのと同じ符号のものは同一構成のものを示している。
【0014】
インバータ部3は、インバータ制御部6によって制御される。このインバータ制御部6は、指令値正弦波発生器61と、PWM信号発生器62と、ドライバ63により構成された公知のものである。指令値正弦波発生器61は、PWM制御する場合のスレッショルド電圧となる指令値正弦波信号を出力する。PWM信号発生器62は、三角波信号と指令値正弦波信号とを比較し、指令値正弦波信号に応じたデューティ比のPWM信号をドライバ63に出力する。ドライバ63は、そのPWM信号を受けて、インバータ部3における主スイッチング素子をオンオフし、インバータ部3から3相交流電圧を出力させる。
【0015】
チョッパ部5は、図6に示すものと異なり、正電位側のDCチョッパと負電位側のDCチョッパとが独立して制御されるようになっている。すなわち、正電位側のDCチョッパにおいては、ダイオード51bのアノードが直流電圧源1の負極側に接続され、負電位側のDCチョッパにおいては、ダイオード52bのカソードが直流電圧源1の正極側に接続されており、スイッチング素子51a、52aがそれぞれPWM制御されることにより、正電位側接続点に供給する電流および負電位側接続点から出ていく電流が個別に制御される。
【0016】
チョッパ部5は、チョッパ制御部7によって制御される。このチョッパ制御部7は、指令値周波数・位相演算器71と、指令値振幅・オフセット演算器72と、指令値変調波発生器73と、PWM信号発生器74と、ドライバ75により構成されている。
指令値周波数・位相演算器71は、インバータ部3の指令値正弦波発生器61から出力される指令値正弦波信号に基づき、その指令値正弦波信号の周波数を3倍して、チョッパ制御用PWM信号の指令値の周波数を決定し、またチョッパ部5での電流位相遅れ分(主としてリアクトル51c、52cによる位相遅れ分)とモータ4での電流位相遅れ分の差と各レベルの変動の位相のずれ分を指令値正弦波信号の位相に加えることにより、チョッパ制御用PWM信号の指令値の位相を決定する。なお、指令値正弦波信号の位相に加える位相のずれ分は、計算によって求める他、予め定めた固定の値としてもよい。
【0017】
指令値振幅・オフセット演算器72は、インバータ部3とモータ4の間に設けられた電流センサ8からの信号によって出力電流の実効値を求め、それに定数をかけることによって、チョッパ制御用PWM信号の指令値の振幅およびオフセットを決定する。この場合、モータ4への出力電流の実効値が大きくなるほどチョッパ制御用PWM信号の指令値の振幅およびオフセットを大きくする。すなわち、モータ4への出力電流の実効値が大きくなるとチョッパ部5における正電位側接続点からインバータ部3に出ていく電流およびインバータ部3から負電位側接続点に入ってくる電流のそれぞれの平均値および振幅が大きくなるため、それらに見合った形でチョッパ制御用PWM信号の指令値の振幅およびオフセットを大きくする。
【0018】
指令値変調波発生器73は、指令値周波数・位相演算器71および振幅・オフセット演算器72にて決定された周波数、位相、振幅、オフセットに基づき、チョッパ部5における正電位側のDCチョッパと負電位側のDCチョッパをPWM制御するためのスレッショルド電圧となる指令値信号をそれぞれ出力する。この指令値信号は、単純な三角関数の合成で表される波形となるものである。
【0019】
PWM信号発生器74は、上記したそれぞれの指令値信号を三角波信号と比較し、それぞれの指令値信号に応じたデューティ比のPWM信号をドライバ75に出力する。ドライバ75は、それらのPWM信号を受けて、正電位側のDCチョッパにおけるスイッチング素子51aおよび負電位側のDCチョッパにおけるスイッチング素子52aをそれぞれオンオフする。
【0020】
上記した構成において、電圧分割部2における分割電位V2 〜V4 の変動は、チョッパ部5における正電位側接続点および負電位側接続点とインバータ部3との間の電流の変動に起因し、同電流の変動の振幅と平均値は、負荷としてのモータ4への出力電流の大きさに比例する。また、変動の周波数は、インバータ部3の出力がn相交流の場合、出力周波数のn倍になる。従って、この実施形態の場合、変動周波数は出力周波数の3倍になる。
【0021】
そこで、チョッパ制御部7は、インバータ制御部6からインバータ制御用の指令値正弦波信号を取り込み、その指令値正弦波信号の3倍の周波数で、しかも指令値正弦波信号の位相に応じた位相でチョッパ部5をPWM制御する。また、モータ4に出力される負荷電流を検出し、その負荷電流の実効値から負荷の大きさを求めて、その負荷に応じた振幅およびオフセットとなるようチョッパ部5における正電位側のDCチョッパと負電位側のDCチョッパをPWM制御する。
【0022】
従って、チョッパ制御部7による上記した制御によって、分割電位V2 〜V4 は、図2のように変動し、コンデンサ21〜24の容量を大きくしなくても、分割電位V2 〜V4 の変動を少なくすることができる。
なお、チョッパ部5において、正電位側のDCチョッパと負電位側のDCチョッパとが独立して制御されるようになっているため、他方のDCチョッパの影響を受けことがなく、それぞれの制御を精度よく行うことができ、コンデンサ21〜24による分割電位の変動を一層少なくすることができる。
【0023】
また、上記した制御によって正電位側接続点および負電位側接続点の電流変動を少なくすることができるため、電位の中点となるコンデンサ22と23の接続点の電位変動も少なくすることができる。
なお、本発明は、上記した実施形態に示す5レベルインバータを含む電力変換装置に限らず、図3に示すように、4レベルインバータを含む電力変換装置にも適用することができる。また、図4に示すように、6レベル以上のインバータを含む電力変換装置に広く適用することができる。
【0024】
また、インバータ部3とモータ4の間に電流センサ8を設けて負荷の大きさを示す信号を得るようにしたが、図5に示すように、電圧分割部2におけるコンデンサ間の接続点とインバータ部3の間のラインに電流センサ8を取り付け、この位置で電流検出を行っても負荷の大きさを示す信号を得ることができる。この場合、電流センサ8を全てのラインに取り付ける必要はなく、いずれか1つのラインに取り付けるようにしてもよい。
【図面の簡単な説明】
【図1】本発明を5レベルインバータを含む電力変換装置に適用した実施形態を示す構成図である。
【図2】図1に示す構成における分割電位V2 〜V4 の変動を示す図である。
【図3】本発明を4レベルインバータを含む電力変換装置に適用した実施形態を示す構成図である。
【図4】本発明を6レベル以上のインバータを含む電力変換装置に適用した実施形態を示す構成図である。
【図5】電流センサの取り付け場所を変えた他の実施形態を示す構成図である。
【図6】従来の5レベルインバータを含む電力変換装置の構成を示す図である。
【図7】図6に示す構成においてチョッパ部5がない場合の問題点を説明するための図である。
【図8】図6に示す構成においてチョッパ部5を設けた場合の分割電位V2 〜V4 の変動を示す図である。
【図9】図6に示す構成に対しコンデンサ21〜24の容量を大きくした場合の分割電位V2 〜V4 の変動を示す図である。
【符号の説明】
1…直流電源、2…電圧分割部、3…インバータ部、4…モータ、
5…チョッパ部、6…インバータ制御部、7…チョッパ制御部。

Claims (4)

  1. 直流電圧源(1)の正の端子と負の端子間に直列に接続され、前記直流電圧源(1)の電圧を4レベル以上の直流電圧に分割する複数のコンデンサ(21〜24)と、
    前記4レベル以上の直流電圧を用いて負荷(4)に交流電圧を出力するインバータ部(3)と、
    このインバータ部(3)を制御するインバータ制御部(6)と、
    前記複数のコンデンサ(21〜24)間の接続点のうち正の電位を生成する正電位側接続点に接続された正電位側チョッパ(51a〜51c)と、負の電位を生成する負電位側接続点に接続された負電位側チョッパ(52a〜52c)とを有するチョッパ部(5)と、
    前記インバータ制御部(6)が前記インバータ部(3)を制御する信号と前記負荷(4)の大きさを示す信号に基づいて、前記正電位側接続点および前記負電位側接続点のそれぞれの電位の変動を平坦化するように前記正電位側チョッパ(51a〜51c)および前記負電位側チョッパ(52a〜52c)を制御するチョッパ制御部(7)と
    を備えたことを特徴とするマルチレベル形電力変換装置。
  2. 前記チョッパ制御部(7)は、
    PWM信号の指令値に基づいて、前記正電位側チョッパ(51a〜51c)および前記負電位側チョッパ(52a〜52c)をPWM制御するためのPWM信号を発生する手段(74)と、
    前記インバータ制御部(6)が前記インバータ部(3)を制御する信号に基づいて、前記PWM信号の指令値の周波数および位相を決定する手段(71)を有することを特徴とする請求項1に記載のマルチレベル形電力変換装置。
  3. 前記チョッパ制御部(7)は、前記負荷(4)に流れる負荷電流の大きさを示す信号に基づいて、前記PWM信号の指令値の振幅およびオフセットを決定する手段(72)を有することを特徴とする請求項2に記載のマルチレベル形電力変換装置。
  4. 前記正電位側チョッパ(51a〜51c)は、前記直流電圧源(1)の正の端子に一端が接続され前記チョッパ制御部(7)によりオンオフ制御される第1のスイッチ手段(51a)と、この第1のスイッチ手段(51a)の他端にカソードが接続され前記直流電圧源(1)の負の端子にアノードが接続された第1のダイオード(52b)と、前記第1のスイッチ手段(51a)と前記第1のダイオード(52b)の間の接続点と前記正電位側接続点の間に接続された第1のリアクトル(52c)で構成され、
    前記負電位側チョッパ(52a〜52c)は、前記直流電圧源(1)の負の端子に一端が接続され前記チョッパ制御部(7)によりオンオフ制御される第2のスイッチ手段(52a)と、この第2のスイッチ手段(52a)の他端にアノードが接続され前記直流電圧源(1)の正の端子にカソードが接続された第2のダイオード(52b)と、前記第2のスイッチ手段(52a)と前記第2のダイオード(52b)の間の接続点と前記負電位側接続点の間に接続された第2のリアクトル(52c)で構成されていることを特徴とする請求項1乃至3のいずれか1つに記載のマルチレベル形電力変換装置。
JP12629598A 1998-05-08 1998-05-08 マルチレベル形電力変換装置 Expired - Fee Related JP3815049B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12629598A JP3815049B2 (ja) 1998-05-08 1998-05-08 マルチレベル形電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12629598A JP3815049B2 (ja) 1998-05-08 1998-05-08 マルチレベル形電力変換装置

Publications (2)

Publication Number Publication Date
JPH11332252A JPH11332252A (ja) 1999-11-30
JP3815049B2 true JP3815049B2 (ja) 2006-08-30

Family

ID=14931680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12629598A Expired - Fee Related JP3815049B2 (ja) 1998-05-08 1998-05-08 マルチレベル形電力変換装置

Country Status (1)

Country Link
JP (1) JP3815049B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1398861A1 (de) * 2002-09-13 2004-03-17 Abb Research Ltd. Umrichterschaltung sowie Verfahren zum Betrieb einer solchen Umrichterschaltung
JP5710387B2 (ja) * 2011-06-03 2015-04-30 株式会社東芝 電力変換装置
JP5811806B2 (ja) * 2011-11-25 2015-11-11 株式会社明電舎 マルチレベル電力変換器
JP6394401B2 (ja) * 2015-01-14 2018-09-26 株式会社明電舎 5レベル電力変換器および制御方法
CN105978376B (zh) * 2016-07-01 2018-09-04 南方电网科学研究院有限责任公司 并网逆变电路及其控制方法

Also Published As

Publication number Publication date
JPH11332252A (ja) 1999-11-30

Similar Documents

Publication Publication Date Title
US5361196A (en) Power converter for converting DC voltage into AC phase voltage having three levels of positive, zero and negative voltage
EP0672317B1 (en) Closed loop pulse width modulator inverter with volt-seconds feedback control
US6842354B1 (en) Capacitor charge balancing technique for a three-level PWM power converter
KR100789441B1 (ko) 인버터의 전류 검출 장치 및 방법
US5506765A (en) Control apparatus of power converter and control apparatus of electric motor vehicle
US10153714B2 (en) Adaptive pulse width modulation in motor control systems
KR970055166A (ko) Npc 인버터 제어 시스템
US4354223A (en) Step-up/step down chopper
US20020024828A1 (en) Inverter suitable for use with portable AC power supply unit
JP3102499B2 (ja) 中性点クランプ式電力変換器の制御装置
KR970004250A (ko) 전력 변환기
KR950010316A (ko) 전력변환장치
EP3522358B1 (en) Inverter control device
KR100233956B1 (ko) 전압형 인버터 장치 및 그 제어방법
JP3815049B2 (ja) マルチレベル形電力変換装置
JPH07227085A (ja) 電力変換装置
KR101966318B1 (ko) 불연속 변조 기법을 이용한 고속철도 추진제어 장치용 단상 pwm 컨버터 및 그 제어 방법
JP2005110336A (ja) 電力変換装置
JPH0517800B2 (ja)
JP3234961B2 (ja) 単相npcインバータ装置
JPH1189239A (ja) Pwmインバータ装置
GB2171266A (en) PWM inverter
JPS61244275A (ja) Pwm制御電圧形インバ−タ装置
JPH09163755A (ja) 電力変換装置の制御装置
JP2002165460A (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060529

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090616

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110616

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110616

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120616

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120616

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130616

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140616

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees