JP3812152B2

JP3812152B2 - Integrated circuit with built-in microcomputer and deflection control circuit

Info

Publication number: JP3812152B2
Application number: JP17241398A
Authority: JP
Inventors: 俊之加藤
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1998-06-19
Filing date: 1998-06-19
Publication date: 2006-08-23
Anticipated expiration: 2018-06-19
Also published as: JP2000010812A

Description

【０００１】
【発明の属する技術分野】
本発明は、コンピュータ用のディスプレイ装置などに使用される、マイクロコンピュータ及び偏向制御回路を内蔵した集積回路、及びその検査方法に関するものである。
【０００２】
【従来の技術】
コンピュータ用のディスプレイ装置は、近年、コンピュータの用途の拡大及び性能の向上に応じて、表示する解像度及び同期周波数・位相などの種類が増加しており、こうした各種の表示に対応する必要が出て来ている。
【０００３】
特に陰極線管ディスプレイ（以下、ＣＲＴディスプレイと記す）装置の場合、表示の種類に広範囲に対応するためには、入力される信号の水平・垂直の各同期信号等を検出して、水平・垂直の各偏向周波数に同期した偏向駆動パルス等を出力することはもちろん、ＣＲＴに特有のピンクッション歪・リニアリティ歪等の画像歪の補正、あるいはダイナミックフォーカス・ダイナミックコンバーゼンス補正など、表示の種類に応じて最適に補正する必要がある。
【０００４】
これらの同期信号を受け、偏向出力、あるいは高圧出力などを駆動する偏向制御回路には、従来、アナログ回路が用いられてきた。しかし、ますます高度化する表示品質への要求及び、表面が完全に平坦なＣＲＴ等、ＣＲＴの種類の多様化などにより、よりきめ細かい正確な制御を行うために、デジタル論理回路を用いた偏向制御回路も増加しつつある。
【０００５】
また、マイクロコンピュータを用いて入力信号から映像の表示の種類を判断し、それぞれの映像等に対応した最適な値を偏向制御回路に設定する技術が一般化しているが、最近では、部品コスト低減及び生産の合理化のために、マイクロコンピュータと偏向制御回路を同一パッケージに収めた集積回路も登場してきている。
【０００６】
ここでまず、マイクロコンピュータ及び偏向制御回路を内蔵した集積回路の基本的な動作について図面を用いて説明する。図７に、マイクロコンピュータ及び偏向制御回路を内蔵した集積回路の簡略化されたブロック図を示す。
【０００７】
図７において、１はマイクロコンピュータ、２は偏向制御回路である。
マイクロコンピュータ１はＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３、Ｉ／Ｏポート１４から構成されている一般的なものである。
【０００８】
偏向制御回路２は同期発振器（以下ＰＬＬと称す）２０、制御レジスタ２１、波形テーブル２３、カウンタ２４、パルス発生器２５、波形発生器２６、Ｄ／Ａコンバータ２７から構成されている。
【０００９】
３１、３２はそれぞれ複数の外部端子であって、外部端子３１はマイクロコンピュータ１の制御バス（アドレスラッチＡＬＥ、リードストローブＲＤＸ、ライトストローブＷＲＸ等）、外部端子３２は、Ｉ／Ｏポート１４を経由してマイクロコンピュータ１のアドレス・データバスに接続されている。
【００１０】
３３は単独の外部端子で、同期信号ＳＹＮＣの入力端子であり、ＰＬＬ２０の入力及びカウンタ２４のリセット入力に接続される。ＰＬＬ２０から出力されたクロック信号ＣＬＫは、カウンタ２４、パルス発生器２５、波形発生器２６にそれぞれ接続されている。
【００１１】
カウンタ２４の値（ＣＯＵＮＴ）は、現在の偏向位置を示すアドレスとして用いられるもので、おおむね８〜１２ビットの幅を有し、出力は波形テーブル２３及びパルス発生器２５に接続される。
【００１２】
パルス発生器２５は、図３に内部ブロック図を示すとおり、コンパレータ２５１及び２５２、Ｊ−Ｋ型フリップフロップ２５３から構成される。
【００１３】
波形テーブル２３は、カウンタ２４から与えられるカウント値（ＣＯＵＮＴ）に対応したデータＤＡＴＡを、波形発生器２６に供給するメモリである。この波形データは例えば図５に示すごとく、最終的な出力波形に対し、一定区間ごとの差分値を記憶するものである。
【００１４】
波形発生器２６は、図４に内部ブロック図を示すとおり、加算器２６１、レジスタ２６２から構成される。
【００１５】
３５、３６はそれぞれ複数の外部端子であって、外部端子３５はパルス発生器２５の出力に、外部端子３６はＤ／Ａコンバータ２６の出力に接続される。
【００１６】
なお一般に、偏向制御回路は垂直・水平それぞれの同期信号を入力し、垂直・水平それぞれに応じた複数のパルス出力（たとえば水平偏向パルスや垂直ブランキングパルス）、波形出力（たとえば水平・垂直のダイナミックフォーカス波形）などを行うものであり、カウンタ２４、パルス発生器２５、波形発生器２６などは、通常それぞれ複数の系統を構成し、それぞれ複数の回路ブロックから構成されるものであるが、図７では説明の簡単のために適宜省略している。
【００１７】
つぎに、図７に示した、マイクロコンピュータ及び偏向制御回路を内蔵した集積回路の通常動作を説明する。
【００１８】
最初に、マイクロコンピュータ１は、偏向制御回路２内の制御レジスタ２１に対して、パルス発生器２５において発生するパルスの、開始タイミングＳＴＡＲＴ・終了タイミングＳＴＯＰの値を設定する。また、マイクロコンピュータ１は、補正波形を出力するための波形データを、波形テーブル２３に書き込む。
【００１９】
外部端子３３からは、同期パルスＳＹＮＣが、ＰＬＬ２０の入力およびカウンタ２４のリセット入力に入力される。ＰＬＬ２０は、同期化されたクロック信号ＣＬＫを出力し、このＣＬＫはカウンタ２４のクロック入力へ入力される。カウンタ２４は同期パルスにより初期化された後、クロック信号ＣＬＫを計数する。カウンタ２４の出力ＣＯＵＮＴは波形テーブル２３、及びパルス発生器２５に入力される。
【００２０】
パルス発生器２５は、カウンタ２４の値ＣＯＵＮＴと、制御レジスタ２１に設定された開始タイミングＳＴＡＲＴとを比較し、一致すればパルスの出力を開始し、同様にカウンタ２４の値ＣＯＵＮＴと、制御レジスタ２１に設定された終了タイミングＳＴＯＰとを比較し、一致すればパルスの出力を終了する。パルス発生器２５の出力ＰＵＬＳＥは外部端子３５から取り出され、出力される。この動作の一例を図６のタイミング図に示す。
【００２１】
一方、波形テーブル２３からは、カウンタ２４の値ＣＯＵＮＴに応じた波形データＤＡＴＡが出力され、波形発生器２６に供給される。波形発生器２６は前記波形データを累積加算して、Ｄ／Ａコンバータ２７に供給する。Ｄ／Ａコンバータ２７の出力は外部端子３６から、アナログ波形として取り出される。
【００２２】
ところで、マイクロコンピュータも偏向制御回路も、製造時に、回路が正常に動作することを何らかの方法で外部から検査する必要がある。マイクロコンピュータ１の検査を行う方法は、特開昭６４−１０４０号公報などに示されており、たとえば外部端子３１から制御信号を、外部端子３２からアドレス信号及びデータ信号をＩ／Ｏポート１３に入力することについては開示されている。それによってＩ／Ｏポート１３を介し、マイクロコンピュータの内部バスを直接制御して各種の検査を行うことができる。
【００２３】
また偏向制御回路の検査は、動作時と同様、入力信号を端子から入力し、出力信号を端子から出力して確認するのが基本的であるが、先に述べたように、表示の種類の増大に対応して動作モードが多岐にわたり、また内部には多ビットのカウンタ等順序回路を多数使用していることから、すべての場合を尽くすには長大な時間がかかる。そのため内部回路を幾つかのブロックに分割し、検査時には外部から直接一部のブロックに入出力を行う等の工夫により、検査時間の短縮を行う。
【００２４】
ここで、従来の技術によるマイクロコンピュータ及び偏向制御回路を内蔵した集積回路及びその検査方法に関して説明する。
【００２５】
図８は、従来の技術によるマイクロコンピュータ及び偏向制御回路を内蔵した集積回路のブロック図である。図８のうち、図７に示したものと同一の符号を与えたものは、既に説明済みであるので、重ねての説明を省略する。
【００２６】
２２は設定レジスタ、４０、４１、４２、４３はそれぞれスイッチである。設定レジスタ２２はマイクロコンピュータにより設定され、スイッチ４０、４１、４２、４３を制御するものである。
【００２７】
３４は単一の外部端子で、検査時にＰＬＬ２０に代わってクロック信号ＣＬＫを供給する。スイッチ４０は、カウンタ２４、パルス発生器２５、波形発生器２６に対し、通常時はＰＬＬ２０の出力、検査時は外部端子３４から入力される検査用のクロックを切り替えて供給する。
【００２８】
３７は複数の外部端子である。５０は検査バスであり、外部端子３７に接続されている。スイッチ４１は波形テーブル２３、パルス発生器２５の入力に対し、通常時はカウンタ２４の出力ＣＯＵＮＴ、検査時は外部端子３７からの検査バス５０の信号ＴＥＳＴを切り替えて供給する。
【００２９】
スイッチ４２は同様に波形発生器２６の入力に対し、通常時は波形テーブル２３の出力ＤＡＴＡ、検査時は外部端子３７からの検査バス５０の信号ＴＥＳＴを切り替えて供給する。
【００３０】
スイッチ４３は、外部端子３５に対し、通常時はパルス発生器２５の出力ＰＵＬＳＥ、検査時は前記パルス発生器２５の出力ＰＵＬＳＥ、若しくはカウンタ２４の出力ＣＯＵＮＴ、若しくは波形発生器２６の出力ＷＡＶＥを切り替えて供給する。
【００３１】
つぎに、検査時の動作について説明する。検査の対象となる回路ごとに動作が異なるので、個別に説明する。なお、マイクロコンピュータ自体の検査を行う方法は既に述べているため省略する。
【００３２】
偏向制御回路２の検査を行う場合には、いずれの場合にも、マイクロコンピュータ１から制御する制御レジスタ２１、波形テーブル２３の設定、及びスイッチ４１、スイッチ４２、スイッチ４３の制御を行う設定レジスタ２２の設定は、外部端子３１及び外部端子３２を経由し、マイクロコンピュータ１の動作を利用して行う。
【００３３】
カウンタ２４の検査を行う場合、カウンタ２４の出力ＣＯＵＮＴを外部端子３５に出力するようにスイッチ４３を設定（図７でＴと表示）する。外部端子３３からは同期パルスＳＹＮＣがカウンタ２４のリセット入力に、外部端子３４からはクロック信号がカウンタ２４のクロック入力に入力される。カウンタ２４は同期パルスＳＹＮＣにより初期化された後、クロック信号ＣＬＫを計数する。カウンタ２４の出力ＣＯＵＮＴはスイッチ４３を経由して外部端子３４から取り出される。以上の動作により、カウンタ２４の検査が行われる。
【００３４】
パルス発生器２５の検査を行う場合、クロック信号ＣＬＫが外部端子３４から入力されるようにスイッチ４０を設定（図７でＴと表示）、検査信号バス５０をパルス発生器２５の入力とするようにスイッチ４１を設定（図７でＴと表示）、パルス発生器２５の出力を外部端子３５の出力とするようにスイッチ４３を設定（図７でＮと表示）する。外部端子３７から入力された検査信号は、検査信号バス５０ＴＥＳＴ、スイッチ４１を経由してパルス発生器２５に入力される。パルス発生器２５の出力ＰＵＬＳＥは、スイッチ４３を経由して外部端子３５に取り出される。以上の動作により、パルス発生器２５の検査が行われる。この動作の一例を図１１に示すが、検査信号は、本来のカウントの順序にこだわらず、任意の値を入力することにより、検査時間を短縮する。
【００３５】
波形発生器２６の検査を行う場合、クロック信号ＣＬＫが外部端子３４から入力されるようにスイッチ４０を設定（図７でＴと表示）、検査信号バス５０を波形発生器２６の入力とするようにスイッチ４１を設定（図７でＴと表示）、波形発生器２６の出力を外部端子３５の出力とするようにスイッチ４３を設定（図７でＴ２と表示）する。外部端子３４からはクロック信号が波形発生器２６のクロック入力に、外部端子３７からは検査信号が、検査信号バス５０、スイッチ４２を経由して波形発生器２６に入力される。波形発生器２６の出力ＷＡＶＥは、スイッチ４３を経由して外部端子３５に取り出される。以上の動作により、波形発生器２６の検査が行われる。
【００３６】
【発明が解決しようとする課題】
以上説明したように、従来の技術によるマイクロコンピュータ及び偏向制御回路を内蔵した集積回路においては、偏向制御回路の検査を効率的に行うために、検査信号を入力するための外部端子３７が、通常の機能を実現するための端子とは別途に必要である。この外部端子３７は、たとえば１２ビット幅のカウンタの出力を代替するためには、少なくとも１２個の端子が必要である。
【００３７】
パッケージの多ピン化そのものは、現在の技術で困難ではない。しかし、端子の間隔が狭小化されると、コンピュータディスプレイ装置の生産で一般的に用いられる、従来からのディップ半田槽では対応できず、リフロー半田槽などを必要とするため、生産設備・地域などが限定される。また逆に、端子の間隔を固定してパッケージを大型化すると、材料コストが増大するばかりでなく、熱ストレスによる破損が起こりやすくなるなどの問題が発生する。
【００３８】
従って、従来の技術では、低コスト化を狙ってわざわざマイクロコンピュータと偏向制御回路を同一のパッケージに収めても、ピン数が増加することにより、生産コスト・材料コストの増大を招き、複合化のメリットが得にくいという課題があった。
【００３９】
【課題を解決するための手段】
この課題を解決するために、本発明におけるマイクロコンピュータ及び偏向制御回路を内蔵した集積回路は、バス入出力端子を有するマイクロコンピュータと、入力される周期信号により動作する少なくとも１個の順序回路と、前記順序回路の値にしたがって演算を行った結果を出力する、少なくとも１個の演算回路を含む偏向制御回路とを、同一のパッケージに内蔵した集積回路であって、前記マイクロコンピュータのバス入出力端子を入力とし、検査時に前記バス入出力端子から交互に与えられる制御レジスタの値と検査信号からなるデータについて、入力されているデータが検査信号であるときは透過し、入力されているデータが制御レジスタの値であるときは保持する制御をするデータ保持回路を設け、前記データ保持回路から出力される検査信号を、前記演算回路に対する、前記順序回路の出力を代替する検査信号とすることにより、マイクロコンピュータのバス入出力端子と、検査信号の入力端子とを、同じ端子で共用したことを特徴とするものである。
【００４０】
あるいは、バス入出力端子を有するマイクロコンピュータと、入力される周期信号により動作する少なくとも１個の順序回路と、前記順序回路の値にしたがって演算を行った結果を出力する、少なくとも１個の演算回路を含む偏向制御回路とを、同一のパッケージに内蔵した集積回路であって、検査時に前記マイクロコンピュータの動作により前記バス入出力端子に、アドレス信号及びデータ信号からなる制御レジスタの値及び検査信号が交互に入力され、前記検査信号が抽出されると前記検査信号が設定されるレジスタを設け、前記レジスタから出力される検査信号を、前記演算回路に対する、前記順序回路の出力を代替する検査信号とすることにより、マイクロコンピュータのバス入出力端子と、検査信号の入力端子とを、同じ端子で共用したことを特徴とするものである。
【００４１】
この構成により、外部より検査信号を入力することが出来るため、外部端子のピン数を減らし、パッケージのコストを削減した集積回路を提供することができる。
【００４２】
【発明の実施の形態】
（実施の形態１）
図１は、本発明の第一の実施例におけるマイクロコンピュータ及び偏向制御回路を内蔵した集積回路のブロック図である。
【００４３】
図１において、同一の符号のものは、図８に示した従来の技術におけるマイクロコンピュータ及び偏向制御回路を内蔵した集積回路のブロック図と全く同じものであり、説明を省略する。
【００４４】
図７における従来の技術におけるマイクロコンピュータ及び偏向制御回路を内蔵した集積回路と異なるのは、外部端子３１と、検査信号バス５０との間にデータ保持回路５１（以下データラッチと称す）を設けたことである。これにより、従来の技術における、マイクロコンピュータ及び偏向制御回路を内蔵した集積回路で必要であった、外部端子３７を削除している。
【００４５】
また、３８は単独の外部端子であって、データラッチ５１の動作を制御するホールド制御信号ＨＯＬＤが入力される。
【００４６】
次に、図１を用い、本発明の好適な実施例におけるマイクロコンピュータ及び偏向制御回路を内蔵した集積回路の検査時の動作を説明する。
【００４７】
マイクロコンピュータ１の検査を行う場合は、図８に示した従来の技術によるマイクロコンピュータ及び偏向制御回路を内蔵した集積回路と同一である。
【００４８】
偏向制御回路２の検査を行う場合には、いずれの場合にも、マイクロコンピュータ１から制御する制御レジスタ２１、波形テーブル２３の設定、及びスイッチ４１、スイッチ４２、スイッチ４３の制御を行う設定レジスタ２２の設定は、外部端子３１及び外部端子３２を経由し、マイクロコンピュータ１の動作を利用して行う。
【００４９】
カウンタ２４の検査を行う場合は、図７に示した従来の技術によるマイクロコンピュータ及び偏向制御回路を内蔵した集積回路と同一である。
【００５０】
パルス発生器２５の検査を行う場合、まず外部端子３８からホールド制御信号ＨＯＬＤを制御して、データラッチ５１の出力を保持状態とし、外部端子３１、外部端子３２から、マイクロコンピュータ１の動作を利用して制御レジスタ２１に値を設定する。同様に、クロック信号ＣＬＫが外部端子３４から入力されるようにスイッチ４０を設定（図１でＴと表示）、検査信号バス５０ＴＥＳＴをパルス発生器２５の入力とするようにスイッチ４１を設定（図１でＴと表示）、パルス発生器２５の出力を外部端子３５の出力とするようにスイッチ４３をそれぞれ設定（図１でＮと表示）する。
【００５１】
次に、外部端子３８からのホールド制御信号ＨＯＬＤを制御して、データラッチ５１の出力を通過状態とする。外部端子３２から入力された検査信号は、データラッチ５１、検査信号バス５０ＴＥＳＴ、スイッチ４１を経由してパルス発生器２５に入力される。パルス発生器２５の出力ＰＵＬＳＥは、スイッチ４３を経由して外部端子３５に取り出される。この動作の一例を図９に示すが、マイクロコンピュータ１を経由して設定する制御レジスタの値と、データラッチ５１を経由して与えられる検査信号とが、同じ外部端子３２から交互に与えられ、またホールド制御信号ＨＯＬＤが切り替わる以外は、図１１に示した従来の技術によるマイクロコンピュータ及び偏向制御回路を内蔵した集積回路の動作と同じである。以上の動作により、パルス発生器２５の検査が行われる。
【００５２】
波形発生器２６の検査を行う場合、まず外部端子３８からのホールド制御信号ＨＯＬＤを制御して、データラッチ５１の出力を保持状態とする。外部端子３１、外部端子３２からマイクロコンピュータ１の動作を利用して、クロック信号ＣＬＫが外部端子３４から入力されるようにスイッチ４０を設定（図１でＴと表示）、検査バス５０の入力を波形発生器２６の入力とするようにスイッチ４２を設定（図１でＴと表示）、波形発生器２６の出力を外部端子３５の出力とするようにスイッチ４３を設定（図１でＴ２と表示）する。
【００５３】
つぎに、外部端子３８からのホールド制御信号を制御して、データラッチ５１の出力を通過状態とする。外部端子３４からはクロック信号ＣＬＫが波形発生器２６のクロック入力に、外部端子３２からは検査信号が、検査信号バス５０ＴＥＳＴ、スイッチ４２を経由して波形発生器２６に入力される。波形発生器２６の出力ＷＡＶＥは、スイッチ４３を経由して外部端子３５に取り出される。以上の動作により、波形発生器２６の検査が行われる。
【００５４】
以上のように、本発明の第一の実施例によるマイクロコンピュータ及び偏向制御回路を内蔵した集積回路の好適な実施例においては、マイクロコンピュータ１のアドレス・データバスと、検査信号バス５０との間にデータラッチ５１を設置したことにより、従来の技術において必要であった、検査信号バス５０のための外部端子３７が不要となり、パッケージのピン数を削減することが可能となったため、コストの削減を行うことができる。
【００５５】
（実施の形態２）
図２は、本発明の第二の実施例におけるマイクロコンピュータ及び偏向制御回路を内蔵した集積回路のブロック図である。
【００５６】
図２において、同一の符号のものは、図１に示した本発明の第一の実施例におけるマイクロコンピュータ及び偏向制御回路を内蔵した集積回路のブロック図と全く同じものであり、説明を省略する。
【００５７】
図１における本発明の第一の実施例におけるマイクロコンピュータ及び偏向制御回路を内蔵した集積回路と異なるのは、図１のデータラッチ５１に替えて、マイクロコンピュータ１により制御されるテストレジスタ５２を設け、検査バス５０をテストレジスタ５２の出力に接続したことである。これにより、本発明の第一の実施例における、マイクロコンピュータ及び偏向制御回路を内蔵した集積回路の特徴に加え、さらに外部端子３８を不要としている。
【００５８】
つぎに、図２を用い、本発明の第二の実施例におけるマイクロコンピュータ及び偏向制御回路を内蔵した集積回路の検査時の動作を説明する。なお、第一の実施例と異なるところは、データラッチをテストレジスタ５２に替えた部分のみであるから、説明の簡単のために、パルス発生器２５の検査を代表として説明し、その他の説明を省略する。
【００５９】
パルス発生器２５の検査を行う場合、外部端子３１、外部端子３２から、マイクロコンピュータ１の動作を利用して制御レジスタ２１に値を設定する。同様に、クロック信号ＣＬＫが外部端子３４から入力されるようにスイッチ４０を設定（図２でＴと表示）、検査信号バス５０ＴＥＳＴをパルス発生器２５の入力とするようにスイッチ４１を設定（図２でＴと表示）、パルス発生器２５の出力を外部端子３５の出力とするようにスイッチ４３をそれぞれ設定（図２でＮと表示）する。次に、外部端子３１、外部端子３２から、マイクロコンピュータ１の動作を利用してテストレジスタ５２に最初の検査信号を設定する。検査信号は、検査信号バス５０ＴＥＳＴ、スイッチ４１を経由してパルス発生器２５に入力される。パルス発生器２５の出力ＰＵＬＳＥは、スイッチ４３を経由して外部端子３５に取り出される。以上の動作により、パルス発生器２５の検査が行われる。この動
作を図１０に示す。本発明の第一の実施例と異なるのは、検査信号をマイクロコンピュータ１の動作により設定するため、制御がやや複雑になっている点であるが、本質的には大差ない。
【００６０】
波形発生器２６の検査を行う場合、外部端子３１、外部端子３２からマイクロコンピュータ１の動作を利用して、クロック信号ＣＬＫが外部端子３４から入力されるようにスイッチ４０を設定（図１でＴと表示）、検査バス５０の入力を波形発生器２６の入力とするようにスイッチ４２を設定（図１でＴと表示）、波形発生器２６の出力を外部端子３５の出力とするようにスイッチ４３を設定（図１でＴ２と表示）する。
【００６１】
次に、外部端子３１、外部端子３２から、マイクロコンピュータ１の動作を利用してテストレジスタ５２に最初の検査信号を設定する。外部端子３４からはクロック信号ＣＬＫが波形発生器２６のクロック入力に、外部端子３２からは検査信号が、検査信号バス５０ＴＥＳＴ、スイッチ４２を経由して波形発生器２６に入力される。波形発生器２６の出力ＷＡＶＥは、スイッチ４３を経由して外部端子３５に取り出される。以上の動作により、波形発生器２６の検査が行われる。
【００６２】
以上のように、本発明によるマイクロコンピュータ及び偏向制御回路を内蔵した集積回路の第二の実施例においては、マイクロコンピュータ１により設定を行うテストレジスタを設けたことにより、従来の技術において必要であった、検査信号バス５０のための外部端子３７が不要となり、パッケージのピン数を削減することが可能となったため、コストの削減を行うことができる。また、第二の実施例の場合は、データラッチの状態を制御する外部端子３８も不要である。
【００６３】
【発明の効果】
以上述べたように、本発明のマイクロコンピュータ及び偏向制御回路を内蔵した集積回路は、実施の形態１のごとく、マイクロコンピュータのバス入出力端子を入力とし、外部端子からデータの透過・保持を制御するデータ保持回路を設けるか、あるいは実施の形態２のごとく、マイクロコンピュータから設定を行うレジスタを設けることにより、マイクロコンピュータのバス入出力端子と、検査信号の入力端子とを、同じ端子で共用したことから、偏向制御回路の試験に必要な外部からの検査信号を、外部端子を別に設けることなく入力することができる。
【００６４】
この構成により、パッケージのピン数を減らすことが可能になり、材料コストを低減できるだけではなく、ごく一般的な設備であるディップ半田槽での生産に対応できることから、トータルコストの大幅な低減を可能にするという優れた効果を奏する集積回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第一の実施例におけるマイクロコンピュータ及び偏向制御回路を内蔵した集積回路のブロック図
【図２】本発明の第二の実施例におけるマイクロコンピュータ及び偏向制御回路を内蔵した集積回路のブロック図
【図３】パルス発生器の内部構成を示すブロック図
【図４】波形発生器の内部構成を示すブロック図
【図５】波形テーブルのデータと波形発生器の出力の関係を示す図
【図６】パルス発生器の通常動作を示すタイミング図
【図７】マイクロコンピュータと偏向制御回路とを内蔵した集積回路の基本構成を示すブロック図
【図８】従来の技術によるマイクロコンピュータと偏向制御回路とを内蔵した集積回路の一例を示すブロック図
【図９】本発明の第一の実施例におけるパルス発生器の検査タイミング図
【図１０】本発明の第二の実施例におけるパルス発生器の検査タイミング図
【図１１】従来の技術におけるパルス発生器の検査タイミング図
【符号の説明】
１マイクロコンピュータ
２偏向制御回路
２４カウンタ
２５パルス発生器
３２外部端子
５１データラッチ
５２テストレジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an integrated circuit including a microcomputer and a deflection control circuit used for a display device for a computer and the like, and an inspection method thereof.
[0002]
[Prior art]
In recent years, display devices for computers have been increasing in the types of display resolution, synchronization frequency, phase, etc. as the use of computers has been expanded and performance has been improved, and it has become necessary to support such various displays. It is coming.
[0003]
In particular, in the case of a cathode ray tube display (hereinafter referred to as a CRT display) device, in order to deal with a wide range of display types, horizontal and vertical synchronization signals and the like of input signals are detected, Outputs deflection drive pulses, etc. synchronized with each deflection frequency, as well as correction of image distortion such as pincushion distortion and linearity distortion peculiar to CRT, or dynamic focus / dynamic convergence correction, etc. It is necessary to correct it.
[0004]
Conventionally, an analog circuit has been used for a deflection control circuit that receives these synchronization signals and drives a deflection output or a high-voltage output. However, deflection control using a digital logic circuit is required to perform finer and more precise control due to diversification of CRT types such as CRT with a completely flat surface and the demand for higher display quality. Circuits are also increasing.
[0005]
In addition, the technology to determine the type of video display from the input signal using a microcomputer and set the optimum value corresponding to each video in the deflection control circuit has become common, but recently, the cost of parts has been reduced. In order to streamline production, integrated circuits that include a microcomputer and a deflection control circuit in the same package have also appeared.
[0006]
First, the basic operation of an integrated circuit incorporating a microcomputer and a deflection control circuit will be described with reference to the drawings. FIG. 7 shows a simplified block diagram of an integrated circuit incorporating a microcomputer and deflection control circuit.
[0007]
In FIG. 7, 1 is a microcomputer and 2 is a deflection control circuit.
The microcomputer 1 is a general computer comprising a CPU 11, a ROM 12, a RAM 13, and an I / O port 14.
[0008]
The deflection control circuit 2 includes a synchronous oscillator (hereinafter referred to as a PLL) 20, a control register 21, a waveform table 23, a counter 24, a pulse generator 25, a waveform generator 26, and a D / A converter 27.
[0009]
Reference numerals 31 and 32 denote a plurality of external terminals. The external terminal 31 is a control bus (address latch ALE, read strobe RDX, write strobe WRX, etc.) of the microcomputer 1, and the external terminal 32 passes through the I / O port 14. It is connected to the address / data bus of the microcomputer 1.
[0010]
Reference numeral 33 denotes a single external terminal which is an input terminal for the synchronization signal SYNC and is connected to the input of the PLL 20 and the reset input of the counter 24. The clock signal CLK output from the PLL 20 is connected to the counter 24, the pulse generator 25, and the waveform generator 26, respectively.
[0011]
The value (COUNT) of the counter 24 is used as an address indicating the current deflection position, has a width of about 8 to 12 bits, and an output is connected to the waveform table 23 and the pulse generator 25.
[0012]
The pulse generator 25 includes comparators 251 and 252 and a J-K type flip-flop 253 as shown in an internal block diagram in FIG.
[0013]
The waveform table 23 is a memory that supplies data DATA corresponding to the count value (COUNT) given from the counter 24 to the waveform generator 26. For example, as shown in FIG. 5, this waveform data stores a difference value for each predetermined section with respect to the final output waveform.
[0014]
The waveform generator 26 includes an adder 261 and a register 262 as shown in the internal block diagram of FIG.
[0015]
Reference numerals 35 and 36 denote a plurality of external terminals. The external terminal 35 is connected to the output of the pulse generator 25, and the external terminal 36 is connected to the output of the D / A converter 26.
[0016]
In general, the deflection control circuit inputs vertical and horizontal synchronizing signals, outputs a plurality of pulses according to the vertical and horizontal directions (for example, horizontal deflection pulses and vertical blanking pulses), and waveform output (for example, horizontal and vertical dynamics). The counter 24, the pulse generator 25, the waveform generator 26, etc. normally constitute a plurality of systems and are each constituted by a plurality of circuit blocks. However, it is omitted as appropriate for the sake of simplicity.
[0017]
Next, the normal operation of the integrated circuit including the microcomputer and the deflection control circuit shown in FIG. 7 will be described.
[0018]
First, the microcomputer 1 sets the values of the start timing START and the end timing STOP of the pulse generated in the pulse generator 25 in the control register 21 in the deflection control circuit 2. Further, the microcomputer 1 writes waveform data for outputting a correction waveform in the waveform table 23.
[0019]
From the external terminal 33, the synchronization pulse SYNC is input to the input of the PLL 20 and the reset input of the counter 24. The PLL 20 outputs a synchronized clock signal CLK, which is input to the clock input of the counter 24. The counter 24 is initialized by the synchronization pulse and then counts the clock signal CLK. The output COUNT of the counter 24 is input to the waveform table 23 and the pulse generator 25.
[0020]
The pulse generator 25 compares the value COUNT of the counter 24 with the start timing START set in the control register 21. If they match, the pulse generator 25 starts outputting a pulse. Similarly, the value COUNT of the counter 24 and the control register 21 Are compared with the end timing STOP set to, and if they match, the pulse output is ended. The output PULSE of the pulse generator 25 is taken out from the external terminal 35 and output. An example of this operation is shown in the timing chart of FIG.
[0021]
On the other hand, waveform data DATA corresponding to the value COUNT of the counter 24 is output from the waveform table 23 and supplied to the waveform generator 26. The waveform generator 26 cumulatively adds the waveform data and supplies it to the D / A converter 27. The output of the D / A converter 27 is taken out from the external terminal 36 as an analog waveform.
[0022]
Incidentally, both the microcomputer and the deflection control circuit need to be inspected from the outside by some method to confirm that the circuit operates normally at the time of manufacture. A method for inspecting the microcomputer 1 is disclosed in Japanese Patent Application Laid-Open No. 64-1040. For example, a control signal from the external terminal 31 and an address signal and a data signal from the external terminal 32 are input to the I / O port 13. Input is disclosed. Thereby, various tests can be performed by directly controlling the internal bus of the microcomputer via the I / O port 13.
[0023]
In the inspection of the deflection control circuit, the input signal is input from the terminal and the output signal is output from the terminal as in the case of operation. In response to the increase, there are a wide variety of operation modes, and since a large number of sequential circuits such as a multi-bit counter are used inside, it takes a long time to complete all cases. Therefore, the inspection time is shortened by dividing the internal circuit into several blocks and performing input / output directly to some blocks from the outside during inspection.
[0024]
Here, a conventional integrated circuit incorporating a microcomputer and a deflection control circuit and an inspection method thereof will be described.
[0025]
FIG. 8 is a block diagram of an integrated circuit incorporating a microcomputer and a deflection control circuit according to the prior art. In FIG. 8, those given the same reference numerals as those shown in FIG. 7 have already been described, and thus repeated description will be omitted.
[0026]
22 is a setting register, and 40, 41, 42, and 43 are switches. The setting register 22 is set by a microcomputer and controls the switches 40, 41, 42, and 43.
[0027]
A single external terminal 34 supplies a clock signal CLK in place of the PLL 20 at the time of inspection. The switch 40 supplies the counter 24, the pulse generator 25, and the waveform generator 26 by switching the output of the PLL 20 in a normal state and the inspection clock input from the external terminal 34 in a normal state.
[0028]
Reference numeral 37 denotes a plurality of external terminals. Reference numeral 50 denotes an inspection bus, which is connected to the external terminal 37. The switch 41 supplies the input of the waveform table 23 and the pulse generator 25 by switching the output COUNT of the counter 24 during normal operation and the signal TEST of the inspection bus 50 from the external terminal 37 during inspection.
[0029]
Similarly, the switch 42 supplies the input of the waveform generator 26 by switching the output DATA of the waveform table 23 during normal operation and the signal TEST of the inspection bus 50 from the external terminal 37 during inspection.
[0030]
The switch 43 switches the output PULSE of the pulse generator 25 during normal operation, the output PULSE of the pulse generator 25, or the output COUNT of the counter 24, or the output WAVE of the waveform generator 26 during inspection. Supply.
[0031]
Next, the operation at the time of inspection will be described. Since the operation differs for each circuit to be inspected, it will be described individually. Note that a method for inspecting the microcomputer itself has already been described, and is omitted.
[0032]
When the deflection control circuit 2 is inspected, in any case, the control register 21 controlled from the microcomputer 1, the setting of the waveform table 23, and the setting register 22 for controlling the switch 41, the switch 42, and the switch 43. Is set using the operation of the microcomputer 1 via the external terminal 31 and the external terminal 32.
[0033]
When the counter 24 is inspected, the switch 43 is set so that the output COUNT of the counter 24 is output to the external terminal 35 (indicated as T in FIG. 7). The synchronization pulse SYNC is input to the reset input of the counter 24 from the external terminal 33, and the clock signal is input to the clock input of the counter 24 from the external terminal 34. The counter 24 is initialized by the synchronization pulse SYNC and then counts the clock signal CLK. The output COUNT of the counter 24 is taken out from the external terminal 34 via the switch 43. The counter 24 is inspected by the above operation.
[0034]
When testing the pulse generator 25, the switch 40 is set so that the clock signal CLK is input from the external terminal 34 (indicated as T in FIG. 7), and the test signal bus 50 is input to the pulse generator 25. The switch 41 is set (displayed as T in FIG. 7), and the switch 43 is set (displayed as N in FIG. 7) so that the output of the pulse generator 25 is the output of the external terminal 35. The inspection signal input from the external terminal 37 is input to the pulse generator 25 via the inspection signal bus 50TEST and the switch 41. The output PULSE of the pulse generator 25 is taken out to the external terminal 35 via the switch 43. The pulse generator 25 is inspected by the above operation. An example of this operation is shown in FIG. 11, but the inspection time is shortened by inputting an arbitrary value for the inspection signal regardless of the original counting order.
[0035]
When the waveform generator 26 is inspected, the switch 40 is set so that the clock signal CLK is input from the external terminal 34 (indicated as T in FIG. 7), and the inspection signal bus 50 is input to the waveform generator 26. The switch 41 is set (displayed as T in FIG. 7), and the switch 43 is set (displayed as T2 in FIG. 7) so that the output of the waveform generator 26 becomes the output of the external terminal 35. A clock signal is input to the waveform generator 26 from the external terminal 34, and a test signal is input from the external terminal 37 to the waveform generator 26 via the test signal bus 50 and the switch 42. The output WAVE of the waveform generator 26 is taken out to the external terminal 35 via the switch 43. The waveform generator 26 is inspected by the above operation.
[0036]
[Problems to be solved by the invention]
As described above, in an integrated circuit incorporating a microcomputer and a deflection control circuit according to the prior art, an external terminal 37 for inputting an inspection signal is usually provided in order to efficiently inspect the deflection control circuit. It is necessary separately from the terminal for realizing the function. The external terminal 37 needs at least 12 terminals in order to replace the output of a 12-bit counter, for example.
[0037]
Increasing the number of pins in a package is not difficult with current technology. However, if the distance between terminals is reduced, the conventional dip solder bath, which is commonly used in the production of computer display devices, cannot be used, and a reflow solder bath is required. Is limited. Conversely, if the package is enlarged by fixing the terminal spacing, not only will the material cost increase, but there will also be problems such as breakage due to thermal stress.
[0038]
Therefore, in the conventional technology, even if the microcomputer and the deflection control circuit are both placed in the same package with the aim of reducing the cost, the increase in the number of pins leads to an increase in production cost and material cost, resulting in an increase in complexity. There was a problem that it was difficult to obtain merit.
[0039]
[Means for Solving the Problems]
In order to solve this problem, an integrated circuit including a microcomputer and a deflection control circuit according to the present invention includes a microcomputer having a bus input / output terminal, at least one sequential circuit operated by an input periodic signal, An integrated circuit that includes a deflection control circuit including at least one arithmetic circuit for outputting a result obtained by performing an arithmetic operation according to a value of the sequential circuit, in a single package, and is a bus input / output terminal of the microcomputer As input, Bus input / output terminal during inspection From Consists of alternating control register values and test signals data When the input data is an inspection signal Transparent If the data being input is the value of the control register Retention Do control The The data holding circuit is provided, and the data holding circuit From output Inspection signal The bus input / output terminal of the microcomputer and the input terminal of the test signal are shared by the same terminal by using the test signal as an alternative to the output of the sequential circuit for the arithmetic circuit. It is.
[0040]
Alternatively, a microcomputer having a bus input / output terminal, at least one sequential circuit that operates according to an input periodic signal, and at least one arithmetic circuit that outputs a result obtained by performing an operation according to the value of the sequential circuit And an integrated circuit including a deflection control circuit including the same package, At the time of inspection, the value of the control register including the address signal and the data signal and the inspection signal are alternately input to the bus input / output terminal by the operation of the microcomputer, and the inspection signal is set when the inspection signal is extracted. Providing a register, said register From output Inspection signal The bus input / output terminal of the microcomputer and the input terminal of the test signal are shared by the same terminal by using the test signal as an alternative to the output of the sequential circuit for the arithmetic circuit. It is.
[0041]
With this configuration, since an inspection signal can be input from the outside, an integrated circuit in which the number of pins of the external terminal is reduced and the cost of the package is reduced can be provided.
[0042]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
FIG. 1 is a block diagram of an integrated circuit incorporating a microcomputer and a deflection control circuit in the first embodiment of the present invention.
[0043]
In FIG. 1, the same reference numerals are the same as the block diagram of the integrated circuit incorporating the microcomputer and the deflection control circuit in the prior art shown in FIG.
[0044]
7 differs from the conventional integrated circuit incorporating the microcomputer and the deflection control circuit in FIG. 7 in that a data holding circuit 51 (hereinafter referred to as a data latch) is provided between the external terminal 31 and the inspection signal bus 50. That is. As a result, the external terminal 37, which is necessary in the conventional integrated circuit incorporating the microcomputer and the deflection control circuit, is eliminated.
[0045]
Reference numeral 38 denotes a single external terminal to which a hold control signal HOLD for controlling the operation of the data latch 51 is input.
[0046]
Next, the operation at the time of inspecting the integrated circuit incorporating the microcomputer and the deflection control circuit in the preferred embodiment of the present invention will be described with reference to FIG.
[0047]
When the microcomputer 1 is inspected, it is the same as the conventional integrated circuit incorporating the microcomputer and the deflection control circuit shown in FIG.
[0048]
When the deflection control circuit 2 is inspected, in any case, the control register 21 controlled from the microcomputer 1, the setting of the waveform table 23, and the setting register 22 for controlling the switch 41, the switch 42, and the switch 43. Is set using the operation of the microcomputer 1 via the external terminal 31 and the external terminal 32.
[0049]
The inspection of the counter 24 is the same as the integrated circuit incorporating the microcomputer and the deflection control circuit according to the prior art shown in FIG.
[0050]
When the pulse generator 25 is inspected, first, the hold control signal HOLD is controlled from the external terminal 38 so that the output of the data latch 51 is held, and the operation of the microcomputer 1 is used from the external terminal 31 and the external terminal 32. Then, a value is set in the control register 21. Similarly, the switch 40 is set so that the clock signal CLK is input from the external terminal 34 (indicated as T in FIG. 1), and the switch 41 is set so that the test signal bus 50TEST is input to the pulse generator 25 (see FIG. 1 is displayed as T), and the switches 43 are respectively set (displayed as N in FIG. 1) so that the output of the pulse generator 25 becomes the output of the external terminal 35.
[0051]
Next, the hold control signal HOLD from the external terminal 38 is controlled to set the output of the data latch 51 to the passing state. The inspection signal input from the external terminal 32 is input to the pulse generator 25 via the data latch 51, the inspection signal bus 50TEST, and the switch 41. The output PULSE of the pulse generator 25 is taken out to the external terminal 35 via the switch 43. An example of this operation is shown in FIG. 9, in which the value of the control register set via the microcomputer 1 and the inspection signal given via the data latch 51 are alternately given from the same external terminal 32, The operation is the same as that of the conventional integrated circuit including the microcomputer and the deflection control circuit shown in FIG. 11 except that the hold control signal HOLD is switched. The pulse generator 25 is inspected by the above operation.
[0052]
When the waveform generator 26 is inspected, first, the hold control signal HOLD from the external terminal 38 is controlled so that the output of the data latch 51 is held. Using the operation of the microcomputer 1 from the external terminal 31 and the external terminal 32, the switch 40 is set so that the clock signal CLK is input from the external terminal 34 (indicated as T in FIG. 1), and the inspection bus 50 is input. The switch 42 is set so as to be input to the waveform generator 26 (displayed as T in FIG. 1), and the switch 43 is set so that the output of the waveform generator 26 is output from the external terminal 35 (displayed as T2 in FIG. 1). )
[0053]
Next, the hold control signal from the external terminal 38 is controlled so that the output of the data latch 51 is passed. The clock signal CLK is input from the external terminal 34 to the clock input of the waveform generator 26, and the inspection signal is input from the external terminal 32 to the waveform generator 26 via the inspection signal bus 50 TEST and the switch 42. The output WAVE of the waveform generator 26 is taken out to the external terminal 35 via the switch 43. The waveform generator 26 is inspected by the above operation.
[0054]
As described above, in the preferred embodiment of the integrated circuit incorporating the microcomputer and the deflection control circuit according to the first embodiment of the present invention, it is between the address / data bus of the microcomputer 1 and the test signal bus 50. Since the data latch 51 is installed in the device, the external terminal 37 for the inspection signal bus 50, which is necessary in the prior art, is no longer necessary, and the number of pins of the package can be reduced. It can be performed.
[0055]
(Embodiment 2)
FIG. 2 is a block diagram of an integrated circuit incorporating a microcomputer and a deflection control circuit in the second embodiment of the present invention.
[0056]
In FIG. 2, the same reference numerals are the same as the block diagram of the integrated circuit incorporating the microcomputer and the deflection control circuit in the first embodiment of the present invention shown in FIG. .
[0057]
1 differs from the integrated circuit incorporating the microcomputer and the deflection control circuit in the first embodiment of the present invention in FIG. 1 in that a test register 52 controlled by the microcomputer 1 is provided in place of the data latch 51 in FIG. The inspection bus 50 is connected to the output of the test register 52. This eliminates the need for the external terminal 38 in addition to the features of the integrated circuit incorporating the microcomputer and the deflection control circuit in the first embodiment of the present invention.
[0058]
Next, the operation at the time of inspection of the integrated circuit incorporating the microcomputer and the deflection control circuit in the second embodiment of the present invention will be described with reference to FIG. The difference from the first embodiment is only the part where the data latch is replaced with the test register 52. Therefore, for the sake of simplicity of explanation, the inspection of the pulse generator 25 will be described as a representative, and other explanation will be given. Omitted.
[0059]
When the pulse generator 25 is inspected, values are set in the control register 21 from the external terminals 31 and 32 using the operation of the microcomputer 1. Similarly, the switch 40 is set so that the clock signal CLK is input from the external terminal 34 (indicated as T in FIG. 2), and the switch 41 is set so that the test signal bus 50TEST is input to the pulse generator 25 (see FIG. 2). 2 is displayed), and the switches 43 are respectively set so that the output of the pulse generator 25 is the output of the external terminal 35 (displayed as N in FIG. 2). Next, the first test signal is set in the test register 52 from the external terminal 31 and the external terminal 32 using the operation of the microcomputer 1. The inspection signal is input to the pulse generator 25 via the inspection signal bus 50TEST and the switch 41. The output PULSE of the pulse generator 25 is taken out to the external terminal 35 via the switch 43. The pulse generator 25 is inspected by the above operation. This movement
The operation is shown in FIG. The difference from the first embodiment of the present invention is that since the inspection signal is set by the operation of the microcomputer 1, the control is somewhat complicated, but there is essentially no difference.
[0060]
When the waveform generator 26 is inspected, the switch 40 is set so that the clock signal CLK is input from the external terminal 34 using the operation of the microcomputer 1 from the external terminal 31 and the external terminal 32 (T in FIG. 1). Switch 42 is set so that the input of the inspection bus 50 is the input of the waveform generator 26 (displayed as T in FIG. 1), and the output of the waveform generator 26 is the output of the external terminal 35 43 is set (displayed as T2 in FIG. 1).
[0061]
Next, the first test signal is set in the test register 52 from the external terminal 31 and the external terminal 32 using the operation of the microcomputer 1. The clock signal CLK is input from the external terminal 34 to the clock input of the waveform generator 26, and the inspection signal is input from the external terminal 32 to the waveform generator 26 via the inspection signal bus 50 TEST and the switch 42. The output WAVE of the waveform generator 26 is taken out to the external terminal 35 via the switch 43. The waveform generator 26 is inspected by the above operation.
[0062]
As described above, in the second embodiment of the integrated circuit incorporating the microcomputer and the deflection control circuit according to the present invention, the test register for setting by the microcomputer 1 is provided, which is necessary in the prior art. In addition, since the external terminal 37 for the inspection signal bus 50 is not necessary and the number of pins of the package can be reduced, the cost can be reduced. Further, in the case of the second embodiment, the external terminal 38 for controlling the state of the data latch is not necessary.
[0063]
【The invention's effect】
As described above, the integrated circuit incorporating the microcomputer and the deflection control circuit of the present invention uses the microcomputer bus input / output terminal as an input and controls transmission / retention of data from the external terminal as in the first embodiment. The data input / output terminal of the microcomputer and the input terminal of the inspection signal are shared by the same terminal by providing a data holding circuit to perform or providing a register for setting from the microcomputer as in the second embodiment. Therefore, an external inspection signal necessary for testing the deflection control circuit can be input without providing a separate external terminal.
[0064]
With this configuration, it is possible to reduce the number of pins on the package and not only reduce the material cost, but also support production in the dip solder bath, which is a very common facility, so the total cost can be significantly reduced. It is possible to provide an integrated circuit that exhibits an excellent effect.
[Brief description of the drawings]
FIG. 1 is a block diagram of an integrated circuit incorporating a microcomputer and a deflection control circuit in a first embodiment of the present invention.
FIG. 2 is a block diagram of an integrated circuit incorporating a microcomputer and a deflection control circuit in a second embodiment of the present invention.
FIG. 3 is a block diagram showing the internal configuration of the pulse generator
FIG. 4 is a block diagram showing the internal configuration of the waveform generator
FIG. 5 is a diagram showing the relationship between waveform table data and the waveform generator output.
FIG. 6 is a timing diagram showing normal operation of the pulse generator.
FIG. 7 is a block diagram showing the basic configuration of an integrated circuit incorporating a microcomputer and a deflection control circuit.
FIG. 8 is a block diagram showing an example of an integrated circuit incorporating a microcomputer and a deflection control circuit according to the prior art.
FIG. 9 is an inspection timing chart of the pulse generator in the first embodiment of the present invention.
FIG. 10 is an inspection timing chart of the pulse generator in the second embodiment of the present invention.
FIG. 11 is a timing chart for inspection of a pulse generator in the prior art.
[Explanation of symbols]
1 Microcomputer
2 Deflection control circuit
24 counter
25 Pulse generator
32 External terminal
51 Data latch
52 Test register

Claims

A microcomputer having a bus input / output terminal; at least one sequential circuit that operates according to an input periodic signal; and at least one arithmetic circuit that outputs a result of an operation performed according to a value of the sequential circuit. A deflection control circuit is an integrated circuit built in the same package, which has a bus input / output terminal of the microcomputer as an input, and a control register value and an inspection signal which are alternately given from the bus input / output terminal at the time of inspection A data holding circuit is provided for controlling the data to be transmitted when the input data is a test signal and holding when the input data is the value of the control register, and output from the data holding circuit. By making the inspection signal to be the inspection signal substitute for the output of the sequential circuit with respect to the arithmetic circuit, And bus output terminals of Russia computer, integrated circuit and an input terminal of the test signal, with a built-in microcomputer and deflection control circuit being characterized in that shared the same terminal.

A microcomputer having a bus input / output terminal; at least one sequential circuit that operates according to an input periodic signal; and at least one arithmetic circuit that outputs a result of an operation performed according to a value of the sequential circuit. and a deflection control circuit, an integrated circuit incorporated in the same package, to the bus output terminal by the operation of the microcomputer during inspection, values and test signal in the control register ing from the address and data signals alternately is input to the register in which the test signal and the test signal is extracted is set provided, the test signal output from said register, to said arithmetic circuit and test signals to replace the output of the sequential circuit An integrated circuit including a microcomputer and a deflection control circuit.