JP3809589B2

JP3809589B2 - 変調された搬送信号を受信するための受信器、及びその受信構成を用いたｉｑ混合／復調器

Info

Publication number: JP3809589B2
Application number: JP21762994A
Authority: JP
Inventors: フルッコジャッコ; コンタスベイジョ; シレンラウリ
Original assignee: Nokia Oyj
Current assignee: Nokia Oyj
Priority date: 1993-09-10
Filing date: 1994-09-12
Publication date: 2006-08-16
Anticipated expiration: 2021-08-16
Also published as: DE69422109D1; JPH07154344A; FI107855B; FI933989A; EP0643477A3; EP0643477A2; ES2141803T3; FI933989A0; US5734683A; EP0643477B1; DE69422109T2

Description

【０００１】
【産業上の利用分野】
本発明は、変調された搬送信号（以下「被変調搬送信号」という）を受信するための受信構成に関する。
【０００２】
【従来の技術】
EP 0 461 720-A1 は、被変調搬送信号を受信するための受信構成について開示しており、係る受信構成においては、搬送周波数fcの正弦波発振器でドライブされる混合器／復調器と、少なくとも１つの加算器と、低域通過フィルタと、１ビットのシグマ／デルタ信号変換器を構成するパルス成形器とが設けられており、全てが閉信号ループ内に包含され、パルス成形器がサンプリング周波数fsでドライブされている。そして更に、上記受信構成には、デジタルのデシメーションフィルタ ( decimation filter )が設けられている。このタイプの受信構成において、被変調搬送信号は、混合器／復調器によって閉信号ループ内で復調され、その出力信号は、低域通過フィルタの通過後、シグマ／デルタ変換器によりデジタル信号に変換される。
【０００３】
代表的な従来のシグマ／デルタ変換器の構成について、図１を参照しながら詳細に説明する。
【０００４】
入力してくる中間周波数のIF搬送信号は、上記受信構成の各々ブランチに与えられる。各々ブランチにおいて、入力信号は、帯域フィルタ１を通して濾過され、IF周波数の正弦波局部発振器信号LO1を用いて、リニア混合器２内で混合されて基本帯域信号 ( baseband signal )となる。上記入力信号ブランチ上の各々には、大きな時定数をもつキャパシタ３が設けられ、基本帯域信号から直流電流分を取り除いている。この回路の利得は、自動利得コントローラ５ (AGC)を介して制御されており、その各基本帯域信号は変調器６内でデジタル信号に変換される。変調後、各信号は、それぞれのデシメータ７，ポスト・フィルタ８を通して送られ、デシメータに依って生成されるスプリアス信号を除去する。以下に示すものは、図１に図示されている特定の構成に関するものであり、局部発振器周波数及び位相シフトの詳細である。
PHI1 = +45度
PHI2 = -45度
PHI3 = PHI4 = 0度
LO1 = IF
LO2 = オーバーサンプリング周波数
【０００５】
この復調、すなわち中間周波数の（帯域濾過された）IF信号を基本周波数におとすミキシングは、典型的にはマルチプライヤ ( multiplier ) の利用に基づかれる。従って、変調されたIF信号は、正弦波発振器信号(LO1)によって乗算される。同期復調の場合、係る発振器の周波数及び位相は、例えば、位相ロック・ループ(PLL)の支援により搬送波に固定される。混合された積の周波数スペクトルは、所望の基本周波数成分と、シグマ／デルタ変換器に入力される前に低域通過フィルタリングによって取り除かれる成分スペクトルとを含む。このような混合プロセスは、以下に示す三角関数の関係式から説明される。
cos(a) * cos(b) = 1/2 * cos(a-b) + 1/2 * cos (a+b) (1)
上記関係式(1)は、両方の積が純粋な余弦波信号である場合にだけ成立する。
【０００６】
ここで、cos(a)が変調されたIF搬送波を表している場合、
a = ωO * t + PHI (2)
尚、ωOは搬送波の角周波数、PHIは瞬時位相変調 ( QAM, MSK, QPSK, GMSK, ...) であり、理想的には、cos(b)の項が明瞭な混合用発振器周波数(LO)を示している。すなわち、
b = n * ω1 * t ( n = 1, 2, 3, ...) (3)
ここで、 n * ω1 は混合器の発振器の角周波数である。
【０００７】
理想的な場合では、発振器の周波数と位相は、入力信号(in)の搬送波の周波数及び位相にロックされる。これらの条件に於いて、
ωO = n*ω1 であり、1/2 * cos(a-b)の項は、 1/2 * cos(PHI) になる。この基本周波数の位相差信号はデータ・シンボルを伝える。 1/2 * cos(a+b) の項は、周波数 2 * ωO 上の周波数スペクトルの成分を表している。
【０００８】
【発明が解決しようとする課題】
前述のような従来の受信構成が個別の構成部品により製作される場合、これらは非常に広い面積をプリント基板上に要求する。更に、シグマ／デルタ変換器に入る信号は基本帯域信号なので、交流的に結合された各ブランチは、直流分の阻止を実現するために、大きな時定数をもつ非常に高い高域通過コーナー周波数を必要とする。これは、頻繁にパワーダウンすることが望まれる構成のためには不適当であることを意味する。その理由は、再度のパワーアップに時間がかかるので回路を短時間だけパワーダウンすることができなくなることを意味しているからである。従って、この回路は非常に大きな電力を消費する。
【０００９】
【課題を解決するための手段】
そこで本発明によれば、変調された搬送信号を受信するための受信器であって、この受信器が、フィードバックループ内に含まれる少なくとも１つの加算器をもったシグマ／デルタ信号変換器を備えるものにおいて、その構成上、その帰還ループの前に被変調搬送信号をダウンコンバートするための時間的離散性をもつサンプリング手段を備えることを特徴とする受信器が提供される。
【００１０】
【作用】
時間的な離散性のサンプリング手段を用いて搬送周波数信号をダウンコンバートすることにより多くの利点が得られる。第１に、高価な正弦波発振器が不要になるので、スペースとコストの点で利点を与える。第２に、IF信号手段をダウンコンバートする正確な正弦波局部発振器に代えて時間的な離散性のサンプリング手段を用いることは、混合作用がサンプリングの周波数、またサンプリングの高調波成分で起こることを意味しているが、この指摘される欠点は、各サンプルが搬送信号の低調波周波数 ( subharmonic frequency )にて局部発振器サンプリングを用いて取り出されることを可能にするので、システムの利点として使用することができる。したがって、これにより大きな電力節約がさらに提供される。
【００１１】
本発明を実現する１つの方法は、スイッチトキャパシタ・スイッチング素子をもつシグマ／デルタ信号変換器の入力段を使用して、混合器として作動する上記時間的離散性をもつサンプリング手段を備えることである。入力段に与えられる所望のスイッチトキャパシタ・スイッチング素子をもつシグマ／デルタ変換器は、ASICとしても実現できる。係る混合器の出力は、シグマ／デルタ変換器の閉帰還信号ループ内に含まれる加算器の第１の入力に送られてもよい。この加算器は、第２の入力としてシグマ／デルタ信号変換器の帰還信号を備え、これがデシメータ及び低域通過フィルタに送られ、加算器の第２入力に提供される。
【００１２】
本発明に係る各実施態様の各回路に於いて、入力する被変調信号は、基本帯域周波数信号、または閉帰還ループに入る前に基本帯域周波数に接近している周波数に混合される得る。
【００１３】
このような各シグマ／デルタ変換器は、基本帯域信号を変換する際に典型的に用いらる。しかし、本発明によれば、それらは各中間周波数信号を直接的に変換するために適応され得る。
【００１４】
厄介な交流カップリングの問題、すなわち制御と高域通過フィルタリングの問題は、本発明に係る各実施態様の回路構成によって解決される。同様に、電力消費は、受信器を準備状態から動作状態に切り替える時間を短縮することにより少なくすることができる。これは、小さな時定数をもつキャパシタンスが直流ブロッキングに適用されるので、回路が使用されないとき、通常考えられる短い時間で回路がパワーダウンされることを可能にする。
【００１５】
また、更なる利点は、スイッチトキャパシタを用いることにより、この回路の自動的な利得制御を提供できることにある。これは、係る受信構成に全体として必要とされるAGC-回路の数が減少され得ることを意味する。本発明の実施態様を用いた場合、必要なフィルタリングの部品は、上記シグマ／デルタ変換器内に上述のデジタル・フィルタを用いることにより、混合段階とａ−ｄ変換段階との間に更なるフィルタを必要とすることなく提供され得る。
【００１６】
尚、本発明に係る実施例は、例えば無線電話器内にて効果的に利用され得る。
【００１７】
【実施例】
以下、本発明に係る実施例を添付図面を参照しながら説明する。
図２は、本発明に係る一実施例の受信構成を示しており、係る受信構成では、広いダイナミック入力レンジをもつシグマ／デルタ・アナログ／デジタル変換器が用いられており、その中の混合器11および AGC12は、図４に図示されるようなスイッチトキャパシタ・スイッチング素子 30-39を用いて実現されている。混合器11の混合機能を与えるスイッチトキャパシタスイッチング素子は、IF信号の周波数、又はその近傍の周波数の矩形波の局部発振器信号 ( LO1 )によりドライブされる。上記局部発振器の信号はデジタルである。更に、幾つかのスイッチトキャパシタ・スイッチング素子が設けられており、係る回路に自動的な利得制御機能を与える自動利得コントローラ ( AGC )12を実現している。本受信構成は、帯域通過フィルタ10を備えており、各ブランチは、更に、各信号をアナログ信号からデジタル信号に変換する変調器13と、デシメータ14と、図１に図示されている従来の受信構成に対応する各部分と同じ機能を行うポスト・フィルタ15とを備えている。この信号の事前濾過機能（変調後）は、それぞれの回路の設計仕様に自由に対応するべく作ることができ、シグマ／デルタ変換器の直流変位は、各変位に対する内部のデジタル補正機能を用いて補正され得る。
【００１８】
以下に示すものは、それぞれのブランチに与えられる局部発振器信号の位相及び周波数の詳細である。
PHI3 = +45度
PHI4 = -45度
LO1 = IF
【００１９】
基本周波数出力信号は、変調器から、変調情報を取得するべく処理されるデシメータ及び低域通過フィルタの後、与えられる。上記シグマ／デルタ変換器の構成に入る信号はIF信号なので、直流信号がシグマ／デルタ変換器に送られることを防止するために、小さな時定数をもつキャパシタ９だけが必要である。これは、係る装置が瞬時にパワーアップ及びパワーダウンし得ることを意味し、パワーアップに僅かなパワーしか要求されないので、短時間のパワーダウンが実現され、従来の受信構成よりも電力効率に優れているので実際的であることを意味している。
【００２０】
混合器11， AGC12，及び変調器13について図３を用いて詳細に説明する。
被変調受信信号 ( in ) 、例えば無線電話のＲＦ部からの帯域濾波されたIF信号は混合器11 ( mix )に送られる。混合器11には、局部発振器 ( LO1 )の信号も供給されている。 LO1は、受信される信号 ( in ) の搬送周波数、又はその近傍、又はその低調波周波数である。混合器11および AGC12の出力は第１の加算器16に送られ、その第２の入力は帰還信号f1である。第１の加算器16の出力は積分器17に送られる。積分器17の出力は第２の加算器18に送られ、その第２の入力は帰還信号f2である。第２の加算器18の出力は、第２の積分器19へ、更にはコンパレーター20へ送られる。コンパレーター20の出力信号 ( out )は、更に、デシメータ14及び（低域通過の）ポスト・フィルタ15に送られ、上記 LO1及び搬送信号の混合から起きる好ましくない信号を濾過する。
【００２１】
この出力信号は、例えば、デジタル信号処理手段を用いて処理され得る基本周波数信号 ( base-freqency signal ) を提供する。また、上記出力信号 ( out )は、各々の帰還ブランチ内の第１及び第２の加算器16 ( f1 ), 18 ( f2 ) に結合される。
【００２２】
上記第２の加算器18，第２の積分器 19 ( int2 )，コンパレーター20 ( cmp )は、上記回路内に第２の閉帰還ループを提供する。当業者は、シグマ／デルタ変換器の基本的な原理について周知であると存じるので、これに関しては更に詳細しない。尚、その詳細な説明については、例えば以下のような文献がある。
「シグマ／デルタ変調のアナログ／デジタル変換器の設計」、Bernhard E. Boser, Bruce A. Wooley著、半導体回路に関するIEEE誌、vol.23, No.6, 1988年12月号、及び、「オーバーサンプリング型シグマ／デルタ・データ変換器の理論と設計及びシミュレーション」、J.C. Candy and G.C. Temes 著、IEEE誌 1992 年
【００２３】
従来、典型的にアナログ帯域通過フィルタは、シグマ／デルタ変換器の変調段に入力する前に設けられ、ミキシングにより起こる好ましくない信号を除去する。しかし、本発明においては、このシグマ／デルタ変換器自身のデジタル濾波機能が、このような好ましくない信号の除去に使用され得る。
【００２４】
図４は、図２の実施例における受信構成の入力段を示しており、混合器11及び AGC 12 のスイッチトキャパシタスイッチング素子を詳細している。第１のコンデンサ30は、入力信号をサンプル／ホールドして保持するために用いられる。第１のスイッチ 31, 32 は、サンプルを第１のコンデンサ30に与えるために閉じられている。一旦、入力信号がサンプリングされると、第３のスイッチ33が閉じられ、第１のコンデンサー30のチャージ分を出力に送る。第２及び第３コンデンサ 34, 35 （更に増える可能性もある）は、第１のコンデンサ30と並列に設けられる。これらは、一対のスイッチ 36 及び37，38及び39を通して、その入力及び出力と各々制御可能な状態で接続される。適切な幾つかのスイッチを閉じて、１つ又はこれ以上の第２及び第３のコンデンサ34, 35の並列な静電容量を加えることにより、信号転送比率が変更され得る。これらのスイッチは、外部の cpuの制御下にあり、当該回路の自動的な利得制御段を全体として置換するべく使用され得る。このように、入力静電容量の割合を変えることにより、シグマ／デルタ変換器に段階的な増幅度を導入し得る。
【００２５】
混合器11は、発振器と同期して入力信号をサンプリングしてサンプル間隔の間不変の信号としてサンプルを出力するサンプル／ホールド回路として考えることができる。したがって発振器信号 ( LO ) は、
「 n* ω1 」の基本周波数をもった矩形波で表される。関係式 (1) の
「 cos(b) = cos(n*ω1*t)」の項の代わりに、以下に示す一連の奇数次高調波が得られる。
cos(n*ω1*t) + 1/3*cos(3*n*ω1*t) + 1/5*cos(5*n*ω1*t) + ... (4)
【００２６】
高次の余弦項は、入力信号 ( in ) とともに混合器 (1)内で混合されて混合器 (1)の出力信号のスペクトルに対して周波数の和と差の成分を生成する。基本周波数よりも高い周波数の全ての入力信号は、シグマ／デルタ変換器の混合段に入力される前にフィルタによって濾波される。
【００２７】
好ましくは、混合用素子としてスイッチトキャパシタ・スイッチング素子の第１スイッチ31が使用される。この場合、局部発振器信号 LO の周波数の倍数近傍の信号帯域が、基本周波数上に折り畳まれる。したがって、局部発振器の基本周波数、又はその低調波 ( subharmonics ) が、搬送信号を基本帯域又は基本帯域に近い周波数にダウンコンバートするために使用される。局部発振器を用いた場合のミキシングに起因する好ましくない信号は、濾過作用に依って除去される。
【００２８】
図２に戻り、本発明の技術思想は本実施態様の回路構成で実現され、これによれば、シグマ／デルタ変換器の入力段に存在するスイッチトキャパシタ・スイッチング素子が、IF信号を基本周波数信号に直接的に復調する混合器11を実現するために用いられる。言い換えると、IF信号及び其の倍数の信号が基本周波数に折り畳まれる。このシグマ／デルタ変換器の入力段階の第１スイッチ31は、混合器11として作動するよう用いられる。
【００２９】
図２乃至図４の実施態様は、IF搬送信号の周波数と同じか、あるいはこれに近い周波数 LO1をもつ局部発振器を用いて実現される。上記 LO1において望ましいことは、入力信号と同じ周波数を有することであるが、多くの場合、これはIF搬送信号の周波数から僅かにオフセットされた局部発振器周波数LO1を使用することが実際的に好ましいとすることもできる。ミキシング周波数は、例えば、LO + △f（ここで、「LO」はIF搬送信号の周波数である）となり得る。この場合、その入力に適用される信号 ( in ) は、基本帯域周波数にほぼ等しい周波数△fに折り畳まれる。被変調中間周波数 ( in ) が 1010 kHz である場合、そのミキシング信号 LO + △f は、例えば 900 kHzとすることができ、この場合、これにより復調される信号は、基本帯域周波数に対して -110 kHz の周波数になる。
【００３０】
このIF搬送信号から僅かにオフセットされた周波数をもつ局部発振器を使用することが現実的であろう１つの例は、混合器11をドライブするための矩形波の局部発振器を提供するシグマ／デルタ変換器内に通常的に設けられるドライバーが、そのIF搬送信号と正確に一致しない場合である。また、他の例は、それが４倍のオーバーサンプリングを提供することが望ましい場合である。これらの状況下において、これ以降のデジタル混合器は、幾つかの信号が基本帯域からオフセットされた周波数△fにある場合、その実現が容易にされ得る。一般に、搬送波周波数の1 MHz 以内の信号が、入力信号をダウンコンバートするために適用される。
【００３１】
通常的な構成に於いて、正弦波の局部発振器のミキシング周波数が、△fだけIF搬送信号から異なる場合、上記関係式(1)の cos(b) の項は、以下の関係式によって解決される。
b = n * ω1 * t + △ω * t (5)
ここで、△ωは周波数△fに対応する角周波数である。
【００３２】
上記関係式(1)は、正弦波の局部発振器を用いた従来の算術的な解法を扱うものであるが、本発明の実施態様の時間的な離散サンプラを用いるミキシングにより生成されるダウンコンバートされた信号は、ａ−ｄ変調段に入力される前に一旦フィルタリングされるので、実際上正確な余弦信号となり、関係式(1)が成立する。
【００３３】
また、図２乃至図４の受信構成は、搬送周波数の低調波を用いて入力信号を基本帯域（または基本帯域に近い周波数）にダウンコンバートするのにも使用され得る。これらの状況において、それぞれのブランチに与えられる局部発振器信号の位相及び周波数の詳細は以下の通りである。
PHI3 = +45/N度
PHI4 = -45/N度
LO1 = IF/N
【００３４】
他の点に関して、この構成は前述と同様に作動する。
【００３５】
入力信号 ( in ) が２つの異なるブランチに分岐される場合、本発明の実施態様の受信回路構成を各ブランチ内に構成することができる。Ｉ／Ｑ変調された信号（Ｉは同相、Ｑは90度の位相シフト）の復調は、周知の原理を用い容易に実現することができ、これは例えば「デジタル通信」、Edward A. Lee, David G. Messershimitt, Kluwer Academic Publishers著、ボストン 1990年の文献に示されている。この場合、両方のブランチの変調器のクロックは同期している。
【００３６】
【発明の効果】
尚、当業者は、本発明に係る実施態様の回路構成が比較的少ない回路素子を用いて簡単に実現されることが分かるであろう。これらは、無線電話のために特に重要な回路に対して電力消費の節約と、高速な作動（準備状態から動作状態への高速シフト、及びその反対の動作）を実現する。
【００３７】
本発明は、それが特許請求の範囲に記載された内容に関連するか否か、あるいはその課題の全て又は一部を緩和するか否に係わらず、ここに開示した新規な特徴及びその組み合わせを包含する。
上記開示に鑑み、当業者においては、本発明の技術的範囲で様々な変形例又は変更例が案出され得るであろう。
【図面の簡単な説明】
【図１】シグマ／デルタ変換器の構成を示したブロック図である。
【図２】本発明に係る第１の実施例を含むシグマ／デルタ変換器のブロック図である。
【図３】図２の実施例においてミキシング機能と自動利得制御機能とを実現するのに適したスイッチトキャパシタ・スイッチング素子の概略的なブロック図である。
【図４】入力信号の搬送周波数、又はその近傍の局部発振器により動作する図２のシグマ／デルタ変換器を備えた受信構成の実施例を概略的に示した回路図である。
【符号の説明】
１０…帯域通過フィルタ
１１…混合器
１２…ＡＧＣ
１３…変調器
１４…デシメータ
１５…ポスト・フィルタ

Claims

変調された搬送信号を受信するための受信器（ 40 ）であって、帰還ループ内に少なくとも１つの加算器（ 16 ）をもつシグマ／デルタ信号変換器（ 11 ＋ 12 ＋ 13 ＋ 14 ＋ 15 ）を備えている受信器において、前記の受信器は、前記帰還ループの前に前記変調された搬送波信号をダウンコンバートするための時間的な離散性をもつサンプリング手段（ 11 ）を具備することを特徴とする受信器。
前記時間的な離散性をもつサンプリング手段が、矩形波信号の制御のもとでのスイッチング部材を具備する、請求項１に記載の受信器。
前記矩形波信号の周波数（LO1）が、前記搬送信号の周波数、又は該搬送信号周波数の低調波である、請求項２に記載の受信器。
前記矩形波信号の周波数は、前記ダウンコンバートされる信号の周波数が前記搬送波周波数及び基本帯域信号の周波数の中間になるように選択される、請求項２に記載の受信器。
前記時間的な離散性をもつサンプリング手段が、複数のスイッチトキャパシタ・スイッチング素子を備えている、請求項１乃至４に記載の受信器。
変調された搬送波信号を受信するための受信器（ 40 ）であって、前記受信器は、前記搬送周波数又はその低調波周波数、又は少なくともこれら近傍の周波数で制御される混合器／復調器（ 11 ）と、閉信号ループに含まれる少なくとも１つの加算器（ 16 ）とを含むシグマ／デルタ信号変換器（ 11 ＋ 12 ＋ 13 ＋ 14 ＋ 15 ）を具備し、
受信された変調された搬送信号 (in) がシグマ／デルタ信号変換器の入力段にまず送られ、該シグマ／デルタ信号変換器の入力段が時間的な離散性をもつサンプリング構造として実現されており、その第１の部材 (11)が混合器として動作し、該混合器の出力が前記加算器 (16)の第１第２入力に送られ、該加算器 (16)の第２の入力(f1)が、前記シグマ／デルタ信号変換器の帰還信号 (out)であり、これにより該出力信号 (OUT)がデシメータ及び低域通過フィルタを介して基本周波数出力信号に向けられることを特徴とする受信器。
前記混合部材 (11)が基本的にはスイッチング部材であり、該スイッチング部材は前記搬送周波数 (LO) 又はその低調波 (LO/n) の周波数上の矩形波信号によりドライブされ、これにより前記入力に適用される信号 (in) が基本周波数に折り畳まれることを特徴とする、請求項６に記載の受信器。
前記ミキシングのための周波数 (LO) が、周波数 LO + △f によって置き換えられ、これにより前記入力に適用される信号 (in) が基本周波数の中間周波数△f上で折り畳まれることを特徴とする、請求項６又は７に記載の受信器。
前記入力段が、スイッチトキャパシタ積分器を用いて実現されていることを特徴とする、請求項６乃至８のいずれか１項に記載の受信器。
前記シグマ／デルタ変換器が、自動利得制御機能(AGC)用の少なくとも１つの調整可能な増幅段を備えていることを特徴とする、請求項６乃至９のいずれか１項に記載の受信器。
入力信号が２つのブランチＩ（同相）及びＱ（直角位相）に分割され、前記両方のブランチに前記シグマ／デルタ信号変換器が用いられていることを特徴とする請求項１乃至 10 のいずれか１項に記載の受信器。
請求項１乃至１０のいずれか１項に記載の受信器を用いた無線電話器。
無線電話器において、受信変調中間周波 (IF) 信号をベースバント信号に変換する方法であって、
シグマデルタ変換回路の、スイッチトキャパシタ回路を具備する入力段へ該中間周波信号を印加し、
該スイッチトキャパシタ回路において受信変調中間周波信号の周波数プラスオフセット周波数Δ f および受信変調中間周波信号の周波数マイナスオフセット周波数Δ f のいずれか一方に等しい周波数または受信変調中間周波信号の低調波の周波数のスイッチ制御局部発振 (LO) 信号を印加することによって該中間周波信号を混合してベースバント信号とし、ただし、Δ f はゼロ値およびゼロを超える値のいずれか一方に等しく、
シグマデルタ変換回路によってスイッチトキャパシタ回路の出力を復調しディジタル信号に変換するステップを具備する方法。
前記印加するステップは前記中間周波信号を少なくとも２つのシグマデルタ変換回路の入力段に印加することであり、その各々の入力段はスイッチトキャパシタ回路を具備し、前記混合するステップは各シグマデルタ変換回路において各入力段へスイッチ制御局部発振 (LO) 信号を印加することによって起こり、該局部発振信号は互いに予められた位相関係を有する請求項 13 記載の方法。
前記印加するステップは中間周波信号を帯域通過フィルタリングする予備ステップを含む請求項 13 記載の方法。
前記混合するステップは前記スイッチトキャパシタ回路に並列に１つまたはそれ以上のコンデンサを切り替え可能に接続することによってスイッチトキャパシタ回路の信号転送比を可変するステップを含む請求項 13 記載の方法。
前記スイッチ制御局部発振信号を印加するステップは、第１の位相および第２の位相を定める期間を有する公称方形波信号を印加することであり、前記混合するステップは、第１の位相の間に印加された中間周波信号をサンプリングし、第２の位相の間にサンプリングされた中間周波信号を出力するステップを含む請求項 13 記載の方法。