JP3798180B2 - プロセッサにおいて命令をバッファリングする方法およびシステム - Google Patents
プロセッサにおいて命令をバッファリングする方法およびシステム Download PDFInfo
- Publication number
- JP3798180B2 JP3798180B2 JP14167499A JP14167499A JP3798180B2 JP 3798180 B2 JP3798180 B2 JP 3798180B2 JP 14167499 A JP14167499 A JP 14167499A JP 14167499 A JP14167499 A JP 14167499A JP 3798180 B2 JP3798180 B2 JP 3798180B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- stage
- processor
- instructions
- pipeline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の属する技術分野】
本発明は、一般的には、プロセッサに関し、特に、プロセッサにおいて命令をバッファリングする方法およびシステムに関する。
【0002】
【従来の技術】
多くの最新のプロセッサは、効率を高めるためにプロセッサ内にパイプラインを用いている。パイプラインの使用により、タスクはいくつかの順次サブタスクに細分される。順次サブタスクへのタスクの細分は、任意の与えられた時刻におけるいくつかのプログラム命令のフェッチング,デコーディングおよび実行を可能にする。したがって、任意の特定の時刻において、いくつかの命令がパイプラインのさまざまな段において処理されうる。多くのそのようなプロセッサは、デコード段を有するパイプラインを含む。パイプラインのデコード段においては、プログラムメモリから得られた命令は、その命令が実行されうるようにデコードされる。命令がデコードされた後には、その命令をプロセッサ内に記憶する必要はない。しかし、命令がデコードされるまでは、プログラムメモリから得られた命令は記憶されなければならない。命令がデコードされるまで命令を記憶するために、多くのプロセッサは命令バッファを用いる。
【0003】
従来、命令バッファは、デコード段を含むデコード段までの段数に等しい数の命令を記憶するのに十分なレジスタを含む。例えば、パイプラインがその最初の3つの段としてプレフェッチ段とフェッチ段とデコード段とを有すれば、関連の命令バッファは、3つの命令を記憶するための3つのレジスタを有する。命令バッファのレジスタのこの数が従来から用いられてきた理由は、デコード段が機能停止していると決定されたときに、得られつつある命令の保存を可能にするためである。
【0004】
命令バッファの使用は情報の損失なしに処理の再開を可能にするが、その欠点がないわけではない。例えば、通常の命令フェッチのサイズが増大するのに伴って、命令バッファ内のレジスタのサイズが増大し、これは追加のシリコン領域を必要とする。
【0005】
【発明が解決しようとする課題】
したがって、プロセッサにおいて命令をバッファリングする改善された方法およびシステムが必要とされるようになった。本発明は、従来のシステムおよび方法の欠点を改善する、プロセッサにおける命令のバッファリングのシステムおよび方法を提供する。
【0006】
【課題を解決するための手段】
本発明の1つの実施の形態によれば、デコード段を備えたパイプラインを有するプロセッサにおいて命令をバッファリングする方法は、前記デコード段の機能停止を検出するステップと、前記デコード段が機能停止状態でなくなるまでメモリ内の命令の前のフェッチを再実施するステップと、前記デコード段が機能停止状態でなくなった後に命令バッファ内へ前記フェッチされた命令を書き込むステップとを含む。
【0007】
本発明の別の実施の形態によれば、プロセッサ・パイプラインは、デコード段に先行する複数の順次段と、順次段の数より小さいかまたは等しい数の命令を同時に記憶するよう動作しうる限定命令バッファとを含む。前記プロセッサ・パイプラインはまた、カウンタ・システムを含む。このカウンタ・システムは、前記限定命令バッファにより受け取られる命令を記憶する記憶場所のアドレスを指示するカウントを記憶するカウンタを含む。前記カウンタ・システムはまた、前記デコード段の状態に基づいて前記カウンタの前記カウントを調整するように動作しうる。前記複数の順次段は、前記カウントにより指示される前記アドレスにおける前記命令をフェッチするように動作しうるフェッチ段を含む。
【0008】
本発明の実施の形態は多くの技術的利点を有する。例えば、本発明の1つの実施の形態においては、プログラムメモリからフェッチされた命令をバッファリングするために、従来の大形命令バッファではなく、限定命令バッファが用いられる。小さいサイズの限定命令バッファは、シリコン領域を小さくすることにより、小さい装置を可能にし、または、プロセッサの他の領域内におけるそのようなシリコン領域の使用を可能にする。
【0009】
他の技術的利点は、当業者にとっては、以下の図面、説明および特許請求の範囲から容易に明らかになる。
本発明およびその利点の完全な理解のために、ここで添付図面と共に以下の説明を参照されたい。
【0010】
【発明の実施の形態】
本発明の実施の形態およびその利点は図1から図4までを参照することにより最も良く理解でき、これらの図において、同じ参照符号は同じまたは対応する部品を指示するために用いられている。
【0011】
図1は、本発明の教示によるプロセッサのブロック図である。コンピュータ・システム10は、プロセッサ12およびメモリシステム14を含む。プロセッサ12は、メモリシステム14にアクセスする動作を行いうる。メモリシステム14は、プログラムメモリ16およびデータメモリ18の双方を含みうる。プロセッサ12は、パイプライン20を含む。パイプライン20は、プレフェッチ段24とフェッチ段26とデコード段28と読取り段30と実行段32と記憶段34とを含む。プロセッサ12はまた、付加処理素子21をも含みうる。
【0012】
プレフェッチ段24は、命令を読み取るプログラムメモリ16内の記憶場所のアドレスを決定する。フェッチ段26は、プレフェッチ段24により決定されたプログラムメモリ記憶場所の命令を読み取る。フェッチ段26は、プログラムメモリ16からフェッチされた命令をバッファリングする限定命令バッファ50を含む。限定命令バッファ50は、図4に示されている。この例においては、限定命令バッファ50は、第1のレジスタ52および第2のレジスタ54を含む。本発明によれば、限定命令バッファ50は、パイプライン20内のデコード段28に先行する段の数と同数のレジスタを含み、それより多くのレジスタは含まず、その数はこの例においては“2”である。
【0013】
デコード段28は、プログラムメモリ16から得た命令をデコードする。読取り段30は、デコード段28によりデコードされた命令の実行に必要なデータをデータメモリ18から読み取る。読取り段30は、1つより多い段により置換されうる。例えば、読取り段30は、データメモリ18内のいずれの場所からデータを読み取るべきかを決定するために必要な計算を行う別個の段と、そのようなデータを読み取る機能を行う別個の段とにより置換されうる。実行段32は、デコード段28によりデコードされた命令を実行する機能を行う。記憶段34は、結果のような、命令の実行後に書き込まれる必要のあるデータを書き込む機能を行う。
【0014】
デコード段28に先行する段の数に等しくかつそれより多くない数のレジスタを有する限定命令バッファの使用は、プロセッサ12のために必要なシリコン領域を減少させる。プロセッサ12のために必要なシリコン領域の減少は、一般に、有利である。本発明によれば、以下に図2から図4までを参照しつつ詳述するように、プログラムメモリ16内の命令のフェッチを再実施することにより、なんらプロセッサ性能の損失を生じることなく限定命令バッファを利用しうる。
【0015】
図2は、パイプライン20が機能停止しない例における、パイプライン20のさまざまな段に対するプログラムメモリ16から得られる命令の場所を示すタイミング図である。正常な処理中においては、プロセッサ12は、実行のための順次アドレスを有するプログラムメモリ16内の場所から連続的に命令をフェッチする。ある理由のためにプロセッサ12が機能停止しても、プロセッサ12はプログラムメモリ16からの命令のフェッチを続ける。例えば、プロセッサ12は、データメモリ18からのデータの受取りを待つ間、機能停止しうる。そのような場合、限定命令バッファ50は、処理の再開を待つ間に2つの命令を蓄積することができる。限定命令バッファ50に関連するプレフェッチ段24,フェッチ段26およびデコード段28の動作について、機能停止が起こらない例に対して、図2を参照しつつを以下に説明する。
【0016】
第1のクロックサイクル中には、第1の命令I1に対応する記憶場所のアドレスが計算される。第2のクロックサイクル中には、第2の命令I2のアドレスが計算され、命令I1のフェッチングが開始される。第3のクロックサイクル中には、第3の命令I3に対応する記憶場所のアドレスが計算され、命令I1のフェッチングが完了し、I2のフェッチングが開始され、プロセッサ12は機能停止していないので命令I1のデコーディングが開始されかつ完了する。
【0017】
第3のクロックサイクル中には、限定命令バッファ50のレジスタ52は命令I1を記憶する。限定命令バッファ50は、デコードされるべき現在の命令を記憶する限定命令バッファ50内のレジスタをポイントするポインタ56を含む。命令ポインタ56は、図4においてはレジスタ52をポイントしているように示されている。第3のクロックサイクル中には、命令ポインタ56はレジスタ52をポイントする。第4のクロックサイクル中には、第4の命令I4のアドレスが計算され、命令I2のフェッチングが完了し、命令I3のフェッチングが開始され、命令I2のデコーディングが開始されかつ完了する。第4のクロックサイクル中には、レジスタ52は、命令I1が別の命令により上書きされないために、命令I1を記憶し続けており、レジスタ54は命令I2を記憶し、ポインタ56はレジスタ54をポイントする。
【0018】
第5のクロックサイクル中には、第5の命令I5のアドレスが計算され、命令I3のフェッチングが完了し、命令I4のフェッチングが開始され、命令I3のデコーディングが開始されかつ完了する。第5のクロックサイクル中には、命令I3はレジスタ52に記憶され、限定命令バッファ50のポインタ56はレジスタ52をポイントする。第6のクロックサイクル中には、第6の命令I6のアドレスが計算され、命令I4のフェッチングが完了し、命令I5のフェッチングが開始され、命令I4のデコーディングが開始されかつ完了し、命令I3に関連するデータが読み取られる。第6のクロックサイクル中には、命令I4はレジスタ54内に記憶され、限定命令バッファ50のポインタ56はレジスタ54をポイントする。
【0019】
命令を得て処理する上述のシーケンスにおいて、限定命令バッファ50は、命令がデコードされつつあるとき、その命令を2つのレジスタ52,54の1つのに記憶する。プロセッサ12は上述のシーケンスにおいては機能停止をしないので、限定命令バッファ50は、フェッチの再実施なしに追加の順次命令のフェッチングの継続を可能にすることが十分にできる。次に、図3を参照しつつ、間欠的な機能停止の期間中におけるプロセッサ12の動作を説明する。
【0020】
図3は、パイプライン20の間欠的な機能停止が起こる例におけるパイプライン20のさまざまな段に対するプログラムメモリ16から得られる命令の場所を示すタイミング図である。パイプライン20に間欠的な機能停止が起こる例におけるプレフェッチ段24,フェッチ段26,デコード段28および限定命令バッファ50の動作を以下説明する。第1のクロックサイクル中には、第1の命令I1のアドレスが計算される。図3の最後の行に示されているように、第1のクロックサイクル中にはプロセッサ12の機能停止は起こらない。第2のクロックサイクル中には、第2の命令I2のアドレスが計算され、命令I1のフェッチングが開始される。第3のクロックサイクル中には、第3の命令I3のアドレスが計算され、命令I1のフェッチングが完了し、命令I2のフェッチングが開始され、命令I1のデコーディングが開始される。この例においては、第3のクロックサイクル中にデコード段28が機能停止し、したがって、命令I1のデコーディングは第3のクロックサイクル中には完了しない。ここで用いられるように、デコード段28の機能停止とは、デコード段28の実際の機能停止、または、デコード段28が次の命令をデコードするのを阻止するパイプライン20内の別の段の機能停止のことをいう。例えば、そのような機能停止は、メモリ読取り動作中に読取り段30の機能停止により起こりうる。第3のクロックサイクル中には、命令I1はレジスタ52に記憶され、ポインタ56はレジスタ52をポイントする。
【0021】
第4のクロックサイクル中には、前クロックサイクルにおいてデコード段28が機能停止したので、次の命令に関連する追加のアドレスは計算されない。命令I2のフェッチングが完了し、命令I3のフェッチングが開始される。デコード段28が機能停止したままになっているので、命令I1のデコーディングが継続されるが完了はしない。この第4のクロックサイクル中には、命令I1はレジスタ52に保持され、命令I2はレジスタ54に記憶され、ポインタ56はレジスタ52をポイントしたままになっている。
【0022】
第5のクロックサイクル中には、前クロックサイクルにおいてデコード段28が機能停止していたので、追加の命令の追加のアドレスは計算されない。さらに、限定命令バッファ50はいっぱいになっているので、命令I3は限定命令バッファ50に記憶されえないため、命令I3のフェッチングは完了しない。したがって、命令I3は廃棄され、第5のクロックサイクル中に命令I3のフェッチングが再実施される。デコード段28はもはや機能停止状態にはないので、第5のクロックサイクル中に命令I1のデコーディングが完了する。従来のプロセッサは、命令I3を廃棄しかつ命令I3のフェッチを再実施するためではなく命令I3を記憶するための第3のレジスタを命令バッファ内に含む。本発明はそのようなレジスタを必要としないので、必要なシリコン領域は減少する。第5のクロックサイクル中には、レジスタ52は命令I1を記憶し、レジスタ54は命令I2を記憶し、ポインタ56はレジスタ52をポイントする。
【0023】
第6のクロックサイクル中には、デコード段28はもはや機能停止状態にはない。したがって、第4の命令I4のアドレスが計算され、命令I3のフェッチングが完了し、命令I2のデコーディングが開始されかつ完了する。第6のクロックサイクル中には、命令I3はレジスタ52に記憶され、命令I2はレジスタ54に記憶され、ポインタ56はレジスタ54をポイントする。
【0024】
したがって、パイプライン20に間欠的な機能停止が起こる図3に示されている例においては、パイプラインが機能停止したときにアドレスの計算を受ける命令は、パイプラインが機能停止状態でなくなるまで連続的に出される。したがって、本発明は、パイプラインが最初に機能停止したときに計算されつつあるアドレスに見い出される命令(すなわち、上述の例における命令I3)を記憶するための第3のレジスタを命令バッファが有する必要を回避している。命令バッファにおけるそのようなレジスタの必要の回避は、パイプライン20の機能停止時における命令I3のような命令のフェッチの再実施によって行われる。命令を処理する上述の方法の物理的具体化の例について、図4を参照して以下に説明する。
【0025】
図4は、プロセッサ12のプレフェッチ段24およびフェッチ段26の追加の詳細を示すブロック図である。図示されているように、プレフェッチ段24は、プログラムカウンタ58およびマルチプレクサ60を含む。プログラムカウンタ58は、命令が受け取られるメモリシステム14内の場所を指示する現カウントを保持する。マルチプレクサ60は、プログラムカウンタ58の前カウントと“1”だけ増加(インクリメント)されたプログラムカウンタ58の前カウントとを入力信号として受ける。マルチプレクサ60は、プログラムカウンタ58用の更新されたカウントを与える出力信号62を発生する。マルチプレクサ60は、デコード段28から受け取った選択信号64により制御される。デコード段28自体の機能停止によりまたはパイプライン20のデコード段28の下流の段の機能停止によってデコード段28が機能停止しているときは、選択信号64がプログラムカウンタ58の前の値を選択し、また、デコード段28が機能停止していないときは、出力信号62が、“1”だけ増加されたプログラムカウンタ58の前カウントを選択する。そのとき、出力信号62はプログラムカウンタ58へ供給される。このようにして、デコード段28が機能停止しているときは、プレフェッチ段24によりアドレスが計算された最も最近の命令が、デコード段28が機能停止状態でなくなるまで連続的にフェッチされる。
【0026】
本発明およびその利点を詳細に説明してきたが、添付の特許請求の範囲により定められる本発明の精神および範囲から逸脱することなく、さまざまな変化、置換および変更を行いうることを理解すべきである。
【0027】
以上の説明に関して更に以下の項を開示する。
(1)デコード段を備えたパイプラインを有するプロセッサにおいて命令をバッファリングする方法であって、
前記デコード段の機能停止を検出するステップと、
前記デコード段の機能停止の検出に応答して、前記デコード段が機能停止状態でなくなるまでメモリ内の命令の前のフェッチを再実施するステップと、
前記デコード段が機能停止状態でなくなった後に命令バッファ内へ前記フェッチされた命令を書き込むステップと、
を含む、方法。
【0028】
(2)前記命令バッファがいっぱいであるかどうかを決定するステップをさらに含む、第1項記載の装置。
(3)前記前のフェッチを再実施するステップが、前記命令バッファがいっぱいである場合に限りメモリに記憶されている命令の前のフェッチを再実施するステップを含む、第2項記載の装置。
(4)前記前のフェッチを再実施するステップが、プログラムカウンタのカウントにより指示されたアドレスを有する記憶場所に記憶されている命令をフェッチするステップを含む、第1項記載の装置。
(5)前記前のフェッチを再実施するステップが、前の命令がフェッチされた記憶場所のアドレスに対応するカウントに前記プログラムカウンタのカウントを調整するステップを含む、第4項記載の装置。
(6)前記前のフェッチを再実施するステップが、前記プログラムカウンタのカウントを不変のままにする、第5項記載の方法。
(7)前記パイプラインが、前記デコード段に先行する複数の順次段を含み、前記命令バッファに前記フェッチされた命令を書き込むステップが、前記デコード段に先行する前記順次段の数より小さいか等しい数の命令を同時に記憶するよう動作しうる命令バッファに前記フェッチされた命令を書き込むステップを含む、第1項記載の方法。
【0029】
(8)デコード段に先行する複数の順次段と、
順次段の数より小さいか等しい数の命令を同時に記憶するよう動作しうる限定命令バッファと、
該限定命令バッファにより受け取られる命令を記憶する記憶場所のアドレスを指示するカウントを記憶するカウンタを含むカウンタシステムであって、前記デコード段の状態に基づいて前記カウンタの前記カウントを調整するように動作しうるカウンタシステムと、を含み、
前記複数の順次段が、前記カウントにより指示される前記アドレスに前記命令をフェッチするように動作しうるフェッチユニットを含む、
プロセッサパイプライン。
【0030】
(9)前記カウンタシステムが、前記デコード段が機能停止すれば前記カウンタの前記カウントを増加させ、前記デコード段が機能停止しなければ前記カウンタの前記カウントを不変のままにするように動作しうる、第8項記載のプロセッサパイプライン。
(10)前記カウンタシステムが、前記デコード段が機能停止しなければ前記カウンタの前記カウントを減少させ、前記デコード段が機能停止すれば前記カウンタの前記カウントを不変のままにするように動作しうる、第8項記載のプロセッサパイプライン。
(11)前記カウンタシステムが、マルチプレクサを含み、
該マルチプレクサが、前記デコード段の状態を示す制御信号を受け取るように動作しうる、第8項記載のプロセッサパイプライン。
(12)前記マルチプレクサが、前記カウンタのカウントと前記カウンタの増加されたカウントとを受け取り、かつ、前記カウンタの前記カウントまたは前記カウンタの前記増加されたカウントを示す出力信号を発生するように動作しえ、前記出力信号が、前記デコード段の状態を示す前記制御信号に基づいている、
第11項記載のプロセッサパイプライン。
【0031】
(13)本発明の1つの実施の形態によれば、デコード段を備えたパイプラインを有するプロセッサにおいて命令をバッファリングする方法は、デコード段の機能停止を検出するステップと、デコード段が機能停止状態でなくなるまでメモリ内の命令の前のフェッチを再実施するステップと、デコード段が機能停止状態でなくなった後に命令バッファに前記フェッチされた命令を書き込むステップとを含む。
【図面の簡単な説明】
【図1】本発明の教示によるコンピュータシステムのブロック図である。
【図2】パイプラインが機能停止をしない例において、図1のコンピュータシステムのプログラムメモリから得られる命令の図1に示されているパイプラインのさまざまな段に対する場所を示すタイミング図である。
【図3】パイプラインの間欠的な機能停止が生じる例において、図1のコンピュータシステムのプログラムメモリから得られる命令の図1に示されているパイプラインのさまざまな段に対する場所を示すタイミング図である。
【図4】図1に示されているプロセッサのプレフェッチ段およびフェッチ段の追加の詳細を示すブロック図である。
【符号の説明】
12 プロセッサ
14 メモリシステム
16 プログラムメモリ
20 パイプライン
24 プレフェッチ段
26 フェッチ段
28 デコード段
50 限定命令バッファ
58 プログラムカウンタ
60 マルチプレクサ
Claims (2)
- デコード段を備えたパイプラインを有するプロセッサにおいて命令をバッファリングする方法であって、
前記デコード段の機能停止を検出するステップと、
前記デコード段の機能停止の検出に応答して、前記デコード段が機能停止状態でなくなるまでメモリ内の命令の前のフェッチを再実施するステップと、
前記デコード段が機能停止状態でなくなった後に命令バッファ内へ前記フェッチされた命令を書き込むステップと、
を含む、方法。 - デコード段に先行する複数の順次段と、
順次段の数より小さいか等しい数の命令を同時に記憶するよう動作しうる限定命令バッファと、
該限定命令バッファにより受け取られる命令を記憶する記憶場所のアドレスを指示するカウントを記憶するカウンタを含むカウンタシステムであって、前記デコード段の状態に基づいて前記カウンタの前記カウントを調整するように動作しうるカウンタシステムと、を含み、
前記複数の順次段が、前記カウントにより指示される前記アドレスに前記命令をフェッチするように動作しうるフェッチユニットを含む、
プロセッサパイプライン。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IN1998MA1998 | 1998-05-21 | ||
US09/153,370 US6275924B1 (en) | 1998-09-15 | 1998-09-15 | System for buffering instructions in a processor by reissuing instruction fetches during decoder stall time |
US1998/MAS/98 | 1998-09-15 | ||
US153370 | 1998-09-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000148479A JP2000148479A (ja) | 2000-05-30 |
JP3798180B2 true JP3798180B2 (ja) | 2006-07-19 |
Family
ID=26324864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14167499A Expired - Fee Related JP3798180B2 (ja) | 1998-05-21 | 1999-05-21 | プロセッサにおいて命令をバッファリングする方法およびシステム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3798180B2 (ja) |
SG (1) | SG83719A1 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5101341A (en) * | 1988-08-25 | 1992-03-31 | Edgcore Technology, Inc. | Pipelined system for reducing instruction access time by accumulating predecoded instruction bits a FIFO |
EP0459232B1 (en) * | 1990-05-29 | 1998-12-09 | National Semiconductor Corporation | Partially decoded instruction cache and method therefor |
DE69327981T2 (de) * | 1993-01-21 | 2000-10-05 | Advanced Micro Devices Inc | Kombinierte Speicheranordnung mit einem Vorausholungspuffer und einem Cachespeicher und Verfahren zur Befehlenversorgung für eine Prozessoreinheit, das diese Anordnung benutzt. |
-
1999
- 1999-05-21 SG SG9902542A patent/SG83719A1/en unknown
- 1999-05-21 JP JP14167499A patent/JP3798180B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000148479A (ja) | 2000-05-30 |
SG83719A1 (en) | 2001-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7159154B2 (en) | Technique for synchronizing faults in a processor having a replay system | |
US20060149931A1 (en) | Runahead execution in a central processing unit | |
US6760835B1 (en) | Instruction branch mispredict streaming | |
EP2220556B1 (en) | A method and a system for accelerating procedure return sequences | |
KR20180133794A (ko) | 프로그래머블 명령 버퍼링 | |
US20230350681A1 (en) | Mechanism for interrupting and resuming execution on an unprotected pipeline processor | |
US20240036876A1 (en) | Pipeline protection for cpus with save and restore of intermediate results | |
US6735688B1 (en) | Processor having replay architecture with fast and slow replay paths | |
US8799628B2 (en) | Early branch determination | |
US11210098B2 (en) | Variable latency instructions | |
US8019973B2 (en) | Information processing apparatus and method of controlling register | |
US7831979B2 (en) | Processor with instruction-based interrupt handling | |
US6275924B1 (en) | System for buffering instructions in a processor by reissuing instruction fetches during decoder stall time | |
JP3798180B2 (ja) | プロセッサにおいて命令をバッファリングする方法およびシステム | |
JPH1196006A (ja) | 情報処理装置 | |
WO2001061480A1 (en) | Processor having replay architecture with fast and slow replay paths | |
WO2020214624A1 (en) | Variable latency instructions | |
US8966228B2 (en) | Instruction fetching following changes in program flow | |
JP5093237B2 (ja) | 命令処理装置 | |
KR100632317B1 (ko) | 프로세서에서 명령어들을 버퍼링하기 위한 방법 및 그 시스템 | |
JP2783285B2 (ja) | 情報処理装置 | |
JP3180803B2 (ja) | スーパースカラプロセッサ | |
JP3112861B2 (ja) | マイクロプロセッサ | |
JP2901573B2 (ja) | スーパースカラー方式の情報処理装置 | |
JP2944335B2 (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060419 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |