JP3795460B2 - Printed wiring board, semiconductor device, and printed wiring board manufacturing method - Google Patents
Printed wiring board, semiconductor device, and printed wiring board manufacturing method Download PDFInfo
- Publication number
- JP3795460B2 JP3795460B2 JP2003000144A JP2003000144A JP3795460B2 JP 3795460 B2 JP3795460 B2 JP 3795460B2 JP 2003000144 A JP2003000144 A JP 2003000144A JP 2003000144 A JP2003000144 A JP 2003000144A JP 3795460 B2 JP3795460 B2 JP 3795460B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- printed wiring
- wiring board
- dielectric film
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Description
【0001】
【発明の属する技術分野】
この発明は、一般的には、プリント配線板、プリント配線板を備える半導体装置、およびプリント配線板の製造方法に関し、より特定的には、コンデンサ素子を内蔵したプリント配線板、そのプリント配線板を備える半導体装置、およびそのプリント配線板の製造方法に関する。
【0002】
【従来の技術】
配線の高密度化を図った多層プリント配線板は、いわゆるビルドアップ工法という製法で製造されている。ビルドアップ工法による多層プリント配線板の製造工程では、コア基板に絶縁体層と導電体層とを順に多層に積み上げる。この際、逐次所定の位置に孔をあけ、この孔に導電性樹脂を充填したり金属メッキを施すことによって層間の電気的な接続を得る。スルーホールによって層間を電気的に接続する方法では、全ての導電体層を貫通する孔をあける必要があるのに対して、ビルドアップ工法では、電気的な接続が必要となる導電体層間にのみ孔をあければ良い。このため、ビルドアップ工法によって製造された多層プリント配線板によれば配線の高密度化を実現することができる。
【0003】
このような多層プリント配線板において、互いに向い合う導電体層をコンデンサ電極とし、この互いに向い合う導電体層の間に設けられた絶縁体層を誘電体とした平行平板のコンデンサを内蔵する場合がある。そして、このようにコンデンサを内蔵した多層プリント配線板が、特許第2738590号明細書に容量性印刷配線板として開示されている(特許文献1)。
【0004】
特許文献1に開示されている容量性印刷配線板は、印刷配線基板の内部にコンデンサ積層体を備える。コンデンサ積層体は、所定の間隔を隔てて設けられた一対の導電性シートと、一対の導電性シートの間に設けられた誘電性シートから構成されている。導電性シートは、導電性材料、好ましくは銅から形成されており、誘電性シートは、たとえばエポキシが満たされたセラミックから形成されている。容量性印刷配線板の表面にはデバイスが取り付けられており、デバイスは電源線および接地線を介して一対の導電性シートに接続されている。
【0005】
また、コンデンサを内蔵した多層プリント配線板が、特開2002−204073号公報に多層板として開示されている(特許文献2)。
【0006】
特許文献2に開示されている多層板は、表面に回路が形成されたフィルムと、フィルムの両面に設けられた繊維補強樹脂層と、繊維補強樹脂層上に設けられた外層回路とを備える。フィルムにコンデンサ回路を形成するために、フィルムにはたとえば鉛ジルコネートチタネート(PZT)などの高誘電率の無機粉末が充填される。この場合、薄く、厚みが一定であるフィルムを使用することによって、コンデンサの容量を大きく一定に保つことができる。
【0007】
【特許文献1】
特許第2738590号明細書
【0008】
【特許文献2】
特開2002−204073号公報
【0009】
【発明が解決しようとする課題】
特許文献1で開示されている容量性印刷配線板では、コンデンサ積層体の誘電体としての役割を果たす誘電性シートに熱硬化性樹脂であるエポキシを使用している。コンデンサ積層体を製造する際には、一対の導電性シートの間に流動性をもった状態のエポキシを配置し、一対の導電性シート間の距離が所定の値になるまで一対の導電性シートをプレスする。その後エポキシに熱を加えることによってエポキシを硬化させコンデンサ積層体を完成させる。
【0010】
しかし、流動性をもったエポキシを配置した状態で一対の導電性シート間の距離を正確に制御することは困難である。つまり、一対の導電性シートをプレスする工程時、一対の導電性シート間に配置されたエポキシのうち余分な部分が、導電性シートの中央部から外周部へ移動し外部へ排出される。このため、導電性シートの中央部では誘電性シートの厚みが大きくなり、外周部では誘電性シートの厚みが小さくなる傾向がある。コンデンサの容量密度は一対の導電性シート間の距離と誘電性シートの誘電率とによって決定されることから、一対の導電性シート間の距離が正確に制御されないことによって、コンデンサを所望の容量密度で形成できなかったりコンデンサの容量密度にばらつきが生じたりする問題が発生する。
【0011】
また、コンデンサの容量密度を大きくするためには、一対の導電性シート間の距離を小さくする必要がある。しかし、上述のとおり、一対の導電性シート間の距離を正確に制御することは困難であることから、予定している距離より近づきすぎた部分が発生する場合がある。この場合、その部分における誘電性シートにピンホール、クラックまたはボイドなどの欠陥が発生したり、一対の導電性シートが互いに接触し短絡が生じるおそれがある。特に、導電性シートの外周部では誘電体シートの膜厚が小さくなる傾向にあるため、このような問題が発生しやすくコンデンサの耐電圧を十分に確保することができない。
【0012】
また、特許文献2に開示されている多層板では、フィルムに高誘電率の無機粉末が充填されてコンデンサ回路が形成されている。しかし、この高誘電率の無機粉末は通常エポキシ樹脂などに添加され、流動性をもった状態でフィルムに充填される。このため、上述に説明した問題が同様に発生するおそれがある。
【0013】
そこでこの発明の目的は、上記の課題を解決することであり、ばらつきのない所望の容量密度で形成されるとともに、互いに向い合う電極間で発生する短絡を確実に防止できるコンデンサを内蔵するプリント配線板、そのプリント配線板を備える半導体装置、およびそのプリント配線板の製造方法を提供することである。
【0014】
【課題を解決するための手段】
この発明に従ったプリント配線板は、互いに向い合う第1および第2の導電体膜と、第1の導電体膜と第2の導電体膜との間に設けられ、第1および第2の導電体膜の少なくとも一方に接触する第1の誘電体膜と、第1の導電体膜と第2の導電体膜との間に設けられ、第1の誘電体膜が流動性を有する条件下で固体状態にある第2の誘電体膜とを備える。第1および第2の誘電体膜の厚みをT1およびT2とすると、0<T1/(T1+T2)≦0.4の関係を満たす。
【0015】
【発明の実施の形態】
この発明の実施の形態について、図面を参照して説明する。
【0016】
(実施の形態1)
図1は、この発明の実施の形態1におけるプリント配線板を示す断面図である。図1を参照して、プリント配線板10は、主表面1aを有する基材1と、基材1の主表面1a上に設けられた導電体膜2と、基材1および導電体膜2に向い合う基材6および導電体膜5と、導電体膜2および5の間に設けられた接着剤3a、フィルム状誘電体膜4および接着剤3bとを備える。プリント配線板10の内部には、互いに向い合う導電体膜2および5を電極とし、この電極間に設けられた接着剤3a、フィルム状誘電体膜4および接着剤3bを誘電体とするコンデンサが構成されている。
【0017】
基材1の主表面1a上には、主表面1aから突出するように導電体膜2が設けられている。基材1はガラスエポキシから形成されている。導電体膜2は、銅から形成されておりT3の厚みを有する。なお、本実施の形態では、基材1をガラスエポキシから形成したが、ガラスエポキシにかえてガラスビスマレイミドトリアジン、ガラスポリフェニレンオキサイド、ポリイミド、紙フェノールまたはアルミナなどから形成しても良い。
【0018】
導電体膜2から露出した基材1の主表面1aおよび導電体膜2を覆うように、接着剤3bが設けられている。接着剤3b上にはフィルム状誘電体膜4および接着剤3aが順次積層されて設けられている。接着剤3aの頂面は平坦に形成されている。
【0019】
接着剤3aおよび3bは、温度150(℃)において1×105(P)の粘度を有し、温度180(℃)で硬化する熱硬化性のエポキシ樹脂から形成されている。フィルム状誘電体膜4は、比誘電率が3であるポリフェニレンサルファイドから形成されている。接着剤3aおよび3bが所定の位置に積層されるプリント配線板10の製造工程時において、接着剤3aおよび3bは流動性を有する。接着剤3aおよび3bが流動性を有する条件下において、フィルム状誘電体膜4は固体状態にある。
【0020】
なお、接着剤3aおよび3bを、積層時の条件下において流動性を有し、導電体膜2、基材1およびフィルム状誘電体膜4との接着性に優れた他の材料から形成しても良い。そのような材料としては、ビスマレイミドトリアジン樹脂、ウレタン樹脂、メラミン樹脂、シリコン樹脂、ポリアクリル樹脂、ウレア樹脂またはフェノール樹脂などが挙げられる。
【0021】
また、フィルム状誘電体膜4を、接着剤3aおよび3bが流動性を有する条件下において溶融または分解しない他の材料から形成しても良い。そのような材料としては、ポリフェニルスルフォン、ポリイミド、ポリエーテルイミド、ポリフェニルオキサイド、ポリアミド、ポリカーボネート、液晶ポリエステル、ポリエステル、ポリ塩化ビニル、ポリシラン、ポリエチルエーテルケトン、アセテートまたはポリプロピレンなどが挙げられる。
【0022】
接着剤3aの頂面上には、導電体膜2と向い合う位置に導電体膜5が設けられている。導電体膜5は銅から形成されている。導電体膜5から露出した接着剤3aの頂面および導電体膜5を覆うように、基材6が設けられている。基材6は、基材1と同様にガラスエポキシなどの材料から形成されている。なお、本実施の形態では、導電体膜2および5を銅から形成したが、コンデンサの電極として機能するために十分な導電性を有する材料から形成しても良い。そのような材料としては、ほかの金属またはポリチオフェンに代表される導電性高分子膜などが挙げられる。
【0023】
導電体膜2および5が向い合う位置に設けられた接着剤3b、フィルム状誘電体膜4および接着剤3aは、それぞれT1b、T2およびT1aの厚みを有する。接着剤3aおよび3bによって接着剤3が構成されており、接着剤3はT1=T1a+T1bの厚みを有する。すなわち、導電体膜2および5の間には、T=T1+T2の厚みを有する誘電体膜が設けられている。この誘電体膜の厚みに対する接着剤3の厚みの割合T1/Tは、0<T1/T≦0.4の関係を満たしている。
【0024】
互いに向い合う導電体膜2および5と、導電体膜2および5の間に設けられた接着剤3aおよび3bならびにフィルム状誘電体膜4とによって構成されるコンデンサの容量密度は、以下に示す(1)式で求められる。なお、コンデンサの容量密度とは、コンデンサの単位面積当たりの静電容量をいう。また、接着剤3aおよび3bならびにフィルム状誘電体膜4の間には誘電率の加成則が成立するため、(1)式中の誘電体膜の誘電率εを求めることができる。
【0025】
コンデンサの容量密度=誘電体膜の誘電率ε/誘電体膜の厚みT (1)
したがって、誘電体膜の厚みに対する接着剤3の厚みの割合が0<T1/T≦0.4の関係を満たすことを条件に、誘電体膜を構成する接着剤3aおよび3b、ならびにフィルム状誘電体膜4の厚みを所定の厚みにすることによりコンデンサで所望の容量密度を得ることができる。さらに、本実施の形態では、フィルム状誘電体膜4をポリフェニレンサルファイドから形成し、接着剤3をガラスエポキシから形成したが、フィルム状誘電体膜4および接着剤3を適当な誘電率を有する材料から形成することによって、コンデンサの容量密度を所望の値にすることができる。
【0026】
この発明の実施の形態1に従ったプリント配線板10は、互いに向い合う第1および第2の導電体膜としての導電体膜2および5と、導電体膜2と導電体膜5との間に設けられ、導電体膜2および5の少なくとも一方に接触する第1の誘電体膜としての接着剤3aおよび3bと、導電体膜2と導電体膜5との間に設けられ、接着剤3aおよび3bが流動性を有する条件下で固体状態にある第2の誘電体膜としてのフィルム状誘電体膜4とを備える。接着剤3aおよび3bならびにフィルム状誘電体膜4の厚みをT1およびT2とすると、0<T1/(T1+T2)≦0.4の関係を満たす。
【0027】
プリント配線板10は、導電体膜2が突出して設けられた主表面1aを有する基材1をさらに備える。接着剤3bは、導電体膜2および主表面1aを覆うように設けられている。
【0028】
なお、導電体膜5の上からさらに絶縁体層と導電体層とを交互に多層に積み上げ、逐次層間の電気的な接続を得ることによって、プリント配線板10を多層プリント配線板として活用することができる。
【0029】
図2から図7は、図1中に示すプリント配線板の製造方法の工程を示す断面図である。図1から図7を用いて、図1中に示すプリント配線板10の製造方法について説明する。
【0030】
図2を参照して、基材1の主表面1aに銅めっきを行ない、厚みT3を有する銅箔11を形成する。基材1に銅めっきを行なうかわりに両面銅張板を使用しても良い。
【0031】
図3を参照して、銅箔11上に所定のパターン形状を有する図示しないレジスト膜を形成する。このレジスト膜をマスクとして銅箔11にエッチングを行ない銅箔11の一部を除去する。その後、図示しないレジスト膜を除去する。これにより、基材1の主表面1a上には厚みT3を有する導電体膜2が形成される。
【0032】
図4を参照して、図2および図3に示す基材1に行なう工程とは別に、厚みT2を有するフィルム状誘電体膜4の両面に、厚みt1aおよびt1bを有する接着剤3aおよび3bを設ける。この段階で、接着剤3aおよび3bを構成する接着剤3はt1=t1a+t1bの厚みを有する。これにより、接着剤3a、フィルム状誘電体膜4および接着剤3bからなる誘電体膜の積層体が形成される。
【0033】
なお、フィルム状誘電体膜4の表面にコロナ放電処理、オゾン処理または酸素プラズマ処理などを行ない、フィルム状誘電体膜4と接着剤3aおよび3bとの塗れ性および密着性の向上を図っても良い。また、誘電体膜の積層体を保護することを目的として、次に続く工程まで間、接着剤3aおよび3bの表面に図示しないカバーフィルムをラミネートする。
【0034】
図5を参照して、銅箔12を準備する。導電体膜2が形成された基材1と銅箔12とによって、接着剤3a、フィルム状誘電体膜4および接着剤3bからなる誘電体膜の積層体が挟持されるように各部材を位置決めする。
【0035】
このように位置決めした状態で基材1および銅箔12の両面を圧力板で挟持し、真空熱プレスによるプレスを行なう。この際、導電体膜2と銅箔12とが向い合う位置において、接着剤3aおよび3bの厚みt1aおよびt1bがそれぞれ厚みT1aおよびT1bになるまでプレスを行なう。
【0036】
真空熱プレスに使用する圧力板として厚みが2mmのステンレス(SUS)板を用い、昇温速度を3(℃/min)とし、最高温度を180(℃)とする。なお、本実施の形態では、真空熱プレスを使用したが、真空熱プレスにかえて熱プレス、ラミネータまたはこれらの組合せを適宜使用しても良い。
【0037】
図6を参照して、図5に示す工程によって、接着剤3aおよび3bは硬化し、銅箔12と、誘電体膜の積層体と、導電体膜2が形成された基材1とは一体化する。
【0038】
図7を参照して、銅箔12上に所定のパターン形状を有する図示しないレジスト膜を形成する。このレジスト膜をマスクとして銅箔12にエッチングを行ない銅箔12の一部を除去する。その後、図示しないレジスト膜を除去する。これにより、接着剤3a上には導電体膜5が形成される。
【0039】
図1を参照して、導電体膜5および導電体膜5から露出した接着剤3aの頂面を覆うように、ガラスエポキシからなる基材6を形成する。以上の工程により、図1中に示すプリント配線板10が完成する。
【0040】
この発明の実施の形態1に従ったプリント配線板10の製造方法は、導電体膜2と導電体膜5との間に、流動性を有し、t1の厚みを有する接着剤3と、固体状態にあり、T2の厚みを有するフィルム状誘電体膜4とを位置決めする工程と、接着剤3の厚みt1が0<T1/(T1+T2)≦0.4の関係を満たすT1になるまで、導電体膜2および導電体膜5をプレスする工程と、プレスする工程の後、接着剤3を硬化させる工程とを備える。
【0041】
このように構成されたプリント配線板10およびその製造方法によれば、プリント配線板10に内蔵されるコンデンサの誘電体を、製造工程の途中の積層時において流動性を有する接着剤3aおよび3bと、固体状態にあるフィルム状誘電体膜4とから形成している。このため、フィルム状誘電体膜4は図5に示すプレス工程時においてスペーサの役割を果たし、導電体膜2および5が接触することによって生じる電極間の短絡を防止している。特に、コンデンサにおいてより大きい容量密度を得たい場合には、導電体膜2および5の間の距離を小さくする必要があるが、このような場合であっても電極間で短絡が生じることを確実に防止できる。
【0042】
図5に示す工程では、接着剤3aおよび3bは厚みがそれぞれt1aおよびt1bからT1aおよびT1bになるまで基材1の主表面1a上で流動する。この際、基材1の主表面1a上の凹凸などによりプレス時に加わる圧力にばらつきが生じ、接着剤3aおよび3bの流動量に場所による差が発生する。そして、このことが、プレス後の誘電体膜の厚みを不均一にしてコンデンサの容量密度をばらつかせる原因となる。特に、誘電体膜の厚みを小さくしたい場合、この接着剤3aおよび3bの流動量の差による影響が相対的に大きくなり、コンデンサの容量密度は大きくばらつくこととなる。
【0043】
しかし、フィルム状誘電体膜4を用いることによって、コンデンサの容量密度を同一にしたまま接着剤3aおよび3bの厚みを小さくすることができる。これにより、ばらつきがなく所望の容量密度で形成されたコンデンサを内蔵するプリント配線板10を実現することができる。
【0044】
また、誘電体膜全体の厚みに対する接着剤3の厚みの割合T1/Tは、0<T1/T≦0.4の関係を満たしている。T1/Tが0.4よりも大きい場合、誘電体膜全体の厚みに対して流動性を有する接着剤3の厚みの割合が大きくなりすぎて、上述のフィルム状誘電体膜4を用いたことによる効果を十分に得ることができない。したがって、T1/Tを0<T1/T≦0.4の範囲内に設定することによって、コンデンサの容量密度のばらつきを十分に抑制することができる。
【0045】
さらに、接着剤3bは、基材1の主表面1aから突出する導電体膜2と接触して設けられている。そして、接着剤3bが導電体膜2および基材1を覆うように積層される際、接着剤3bは流動性を有する。このため、接着剤3bと導電体膜2および基材1との密着性を確保することができ、さらに誘電体膜にピンホール、クラックまたはボイドなどの欠陥が生じることを防止できる。これにより、プリント配線板10の内部に設けられたコンデンサを所望の状態で動作させることができる。
【0046】
(実施の形態2)
この発明の実施の形態2におけるプリント配線板は、実施の形態1におけるプリント配線板10と全く同様の構造を備える。但し、実施の形態2におけるプリント配線板を製造する工程が、実施の形態1におけるプリント配線板10と異なる。
【0047】
図8および図9は、実施の形態2におけるプリント配線板の製造方法の工程を示す断面図である。実施の形態1におけるプリント配線板10の製造方法の図2および図3に示す工程の後、図8および図9に示す工程が続く。さらにこの後に、実施の形態1におけるプリント配線板10の製造方法の図6、図7および図1に示す工程が続く。以下において、重複する製造工程の説明は省略する。
【0048】
図8を参照して、銅箔12の表面に、厚みt1aを有する接着剤3a、厚みT2を有するフィルム状誘電体膜4、および厚みt1bを有する接着剤3bを順次積層する。
【0049】
図9を参照して、基材1に形成された導電体膜2と接着剤3bとが向い合うように、接着剤3b、フィルム状誘電体膜4、接着剤3aおよび銅箔12からなる積層体を位置決めする。このように位置決めした状態で基材1および銅箔12の両面を圧力板で挟持し、真空熱プレスによるプレスを行なう。この際、導電体膜2と銅箔12とが向い合う位置において、接着剤3aおよび3bの厚みt1aおよびt1bが厚みT1aおよびT1bになるまでプレスを行なう。
【0050】
この発明の実施の形態2に従ったプリント配線板の製造方法では、接着剤3aおよび3bならびにフィルム状誘電体膜4を位置決めする工程は、導電体膜5に接着剤3aおよび3bならびにフィルム状誘電体膜4が積層された積層体を形成する工程と、積層体を導電体膜2に積層する工程とを含む。
【0051】
このように構成されたプリント配線板の製造方法によれば、剛性の高い銅箔12をベースにして、接着剤3a、フィルム状誘電体膜4および接着剤3bを順次積層している。このため、接着剤3a、フィルム状誘電体膜4および接着剤3bの各々は剛性が低いにもかかわらず、図9に示すプレス工程時においてこれらの積層物をバンドリングしやすくなる。また、あらかじめ銅箔12を設けた側の接着剤3aの表面に、接着剤3aの保護のためのカバーフィルムを設ける必要がない。以上の理由から、プリント配線板の製造工程をより容易かつ簡易にすることができる。
【0052】
(実施の形態3)
図10は、この発明の実施の形態3におけるプリント配線板を示す断面図である。図10を参照して、プリント配線板20は、実施の形態1におけるプリント配線板10と基本的には同様の構造を備える。以下において、重複する構造の説明は省略する。
【0053】
導電体膜2から露出した基材1の主表面1aおよび導電体膜2を覆うように接着剤3が設けられている。接着剤3上にはフィルム状誘電体膜4が設けられている。フィルム状誘電体膜4の頂面は平坦に形成されている。フィルム状誘電体膜4の頂面上には、導電体膜2に向い合う位置に銅からなる導電体膜5が設けられている。導電体膜5から露出したフィルム状誘電体膜4の頂面および導電体膜5を覆うように、ガラスエポキシなどからなる基材6が設けられている。
【0054】
接着剤3は、エポキシ樹脂などから形成されており、フィルム状誘電体膜4は、ポリフェニレンサルファイドなどから形成されている。接着剤3が所定の位置に積層されるプリント配線板20の製造工程時において、接着剤3は流動性を有する。接着剤3が流動性を有する条件下において、フィルム状誘電体膜4は固体状態にある。
【0055】
導電体膜2および5が向い合う位置に設けられた接着剤3およびフィルム状誘電体膜4は、それぞれT1およびT2の厚みを有する。この結果、導電体膜2および5の間には、T=T1+T2の厚みを有する誘電体膜が設けられている。この誘電体膜の厚みに対する接着剤3の厚みの割合T1/Tは、0<T1/T≦0.4の関係を満たしている。
【0056】
この発明の実施の形態3に従ったプリント配線板20では、接着剤3は、導電体膜2および5のうち導電体膜2にのみ接触して設けられている。
【0057】
図11から図15は、図10中に示すプリント配線板の製造方法の工程を示す断面図である。実施の形態1におけるプリント配線板10の製造方法の図2および図3に示す工程の後、図11から図15および図10に示す工程が続く。以下において、重複する製造工程の説明は省略する。
【0058】
図11を参照して、銅箔21の表面に、T2の厚みを有するフィルム状誘電体膜4を熱圧着する。なお、誘電体であるフィルム状誘電体膜4を銅箔21の表面に設けるにあたり、溶媒に溶かされた誘電体を銅箔21の表面に塗布しても良い。また、セラミックス誘電体をゾルゲル法に代表される湿式法により銅箔21の表面に析出させても良い。さらに、化学気相法に代表される気相法により誘電体を銅箔21の表面に付着させても良く、銅箔21をアノード酸化させることによって銅箔21の表面に誘電体を形成しても良い。
【0059】
図12を参照して、フィルム状誘電体膜4上にt1の厚みを有する接着剤3を設ける。この際、後に続く工程において導電体膜2を覆う接着剤3の厚みt1が導電体膜2の厚みT3より小さくなるようにして接着剤3を設ける。
【0060】
図13を参照して、基材1に形成された導電体膜2と接着剤3とが向い合うように、接着剤3、フィルム状誘電体膜4および銅箔21からなる積層体を基材1に対して位置決めする。このように位置決めした状態において基材1および銅箔21の両面を圧力板で挟持し、真空熱プレスによるプレスを行なう。この際、導電体膜2と銅箔21とが向い合う位置において、接着剤3の厚みt1が厚みT1になるまでプレスを行なう。
【0061】
図14を参照して、図13に示す工程によって、接着剤3は硬化し、接着剤3、フィルム状誘電体膜4および銅箔21からなる積層体と、導電体膜2が形成された基材1とは一体化する。
【0062】
図15を参照して、銅箔21上に所定のパターン形状を有する図示しないレジスト膜を形成する。このレジスト膜をマスクとして銅箔21にエッチングを行ない銅箔21の一部を除去する。その後、図示しないレジスト膜を除去する。これにより、フィルム状誘電体膜4上には導電体膜5が形成される。
【0063】
図10を参照して、導電体膜5および導電体膜5から露出した接着剤3aの頂面を覆うようにガラスエポキシからなる基材6を形成する。以上の工程により、図10中に示すプリント配線板20が完成する。
【0064】
この発明の実施の形態3に従ったプリント配線板20の製造方法では、導電体膜2は、基材1の主表面1a上に設けられ厚みがT3であり、第1の誘電体膜としての接着剤3は、導電体膜2および主表面1aを覆うように設けられており、接着剤3のプレス前の厚みt1はt1<T3の関係を満たす。
【0065】
このように構成されたプリント配線板20およびその製造方法によれば、導電体膜5は接着剤を介さず直接フィルム状誘電体膜4に接触して設けられている。導電体膜5は基材6から突出した状態で設けられておらず、接着剤を介さずとも導電体膜5と誘電体膜との密着性を比較的良好に保つことができる。このため、プリント配線板20が内蔵するコンデンサを導電体膜5、フィルム状誘電体膜4、接着剤3および導電体膜2の4層で構成することができる。これにより、プリント配線板20の製造工程時の歩留まりを向上させるとともに、資材管理の簡素化を通じてプリント配線板20を安価に製造することができる。
【0066】
また、誘電体膜の厚みを小さくしようとすると誘電体膜の引張り強度が低下し、製造工程時に一定以上のテンションがかかって誘電体膜が破断する場合がある。しかし、誘電体膜であるフィルム状誘電体膜4を銅箔21の表面に熱圧縮する場合、または溶媒に溶かされた誘電体を銅箔21の表面に塗布する場合などには、誘電体膜にテンションがかかることがない。このため、誘電体膜をより薄く形成してコンデンサの容量密度を大きくすることができる。
【0067】
また、図13に示す工程において、接着剤3の厚みt1が導電体膜2の厚みT3より小さくなるように接着剤3が設けられている。これにより、本工程において行なうプレスを迅速、かつ容易に行なうことができる。
【0068】
つまり、フィルム状誘電体膜4の一方の面に設けられた接着剤3の一部は接着剤3の厚みがt1からT1になるまでの間、基材1の主表面1a上から外部へと流出される。しかし、接着剤3を基材1の主表面1a上で移動させるためには時間を必要とする。また、接着剤3には、熱硬化性のエポキシ樹脂を使用しているため、外部へ流出させる接着剤3がいまだ基材1の主表面1a上にある段階で、接着剤3bの硬化が始まるおそれがある。
【0069】
そこで、プレス工程前の接着剤3の厚みt1を導電体膜2の厚みT3より小さくすることによって、上述の問題を解決し、プレス工程を迅速、かつ容易に行なうことができる。なお、導電体膜2上に位置する接着剤3がプレスされることによって基材1の主表面1aへと移動する。このため、プリント配線板20において、接着剤3の頂面を導電体膜2の頂面よりも高い位置に形成し、接着剤3が導電体膜2を完全に覆う形態を確保しつつ、上述の効果を奏することができる。
【0070】
この際、プレス工程前の接着剤3の厚みt1は、基材1の主表面1aの面積に対する導電体膜2の主表面1a上に占める面積の割合(以下、導電体膜2の面積占有率と呼ぶ)によって適宜調整することが好ましい。
【0071】
導電体膜2の面積占有率が比較的小さい場合、導電体膜2上の接着剤3が基材1の主表面1a上に流動しやすくなる。このため、主表面1a上に移動する接着剤がより多く必要となり、プレス工程前の接着剤3の厚みt1は、導電体膜2の厚みT3に近い数値となる。また、導電体膜2の面積占有率が比較的大きい場合、導電体膜2上の接着剤3が基材1の主表面1a上に流動しにくくなる。このため、主表面1a上に移動する接着剤はあまり必要がないため、プレス工程前の接着剤3の厚みt1は、より小さい値となる。
【0072】
たとえば、導電体膜2の面積占有率が15%の場合、導電体膜2の厚みT3=18μmに対して、プレス工程前の接着剤3の厚みt1は10μmとする。しかし、導電体膜2の面積占有率が10%であればプレス工程前の接着剤3の厚みt1をより大きい値に設定し、導電体膜2の面積占有率が50%の場合には、プレス工程前の接着剤3の厚みt1をより小さい値に設定する。
【0073】
(実施の形態4)
図16は、この発明の実施の形態4における半導体装置を示す断面図である。図16を参照して、半導体装置30は、多層プリント配線板33と、多層プリント配線板33上に設けられた半導体チップ32とを備える。基材1上には、実施の形態1におけるプリント配線板10と同様に、導電体膜2、接着剤3b、フィルム状誘電体膜4、接着剤3aおよび導電体膜5が順次積層されている。導電体膜5上には、絶縁体層と導電体層とが交互に多層に積み上げられており、頂面34を有する多層プリント配線板33が形成されている。
【0074】
多層プリント配線板33の頂面34上には、複数のバンプ31が設けられている。バンプ31と電気的に接続されて半導体チップ32が設けられている。多層プリント配線板33の層間で接続された配線によって、バンプ31と導電体膜5とが電気的に接続されている。
【0075】
この発明の実施の形態4に従った半導体装置30は、多層プリント配線板33と、導電体膜2および5の少なくとも一方としての導電体膜5に接続された半導体素子としての半導体チップ32とを備える。
【0076】
このように構成された半導体装置30によれば、半導体チップ32に電気的に接続された多層プリント配線板33において、実施の形態1に記載の効果と同様の効果を奏することができる。
【0077】
【実施例】
図1を参照して、基材1および6を340mm×340mmの正方形形状を有するガラスエポキシ基材から形成した。厚みT3=18μmを有する導電体膜2と、導電体膜2に向い合う導電体膜5とを電極とし、厚みT1=T1a(接着剤3a)+T1b(接着剤3b)を有する接着剤3と、厚みT2を有するフィルム状誘電体膜4とを誘電体膜とするコンデンサを、基材1および6の周縁から30mmの領域を除いた範囲において、10mmおきのマトリックス状に784個形成した。導電体膜2および5との電気的な接続を得るために、炭酸ガスレーザー加工機で導電体膜2および5に達する孔を形成し、その孔に化学銅めっきを行なった。
【0078】
なお、炭酸ガスレーザー加工機以外に、エキシマレーザー加工機またはYAGレーザー加工機など他の光源を利用する加工機を使用することもできる。また、化学銅めっきにかえて、電気銅めっきを行なうこともできるし、銅以外の金属材料または導電性樹脂を使用することもできる。
【0079】
接着剤3の厚みT1、フィルム状誘電体膜4の厚みT2の値をそれぞれ変更し、本発明の実施品1から4のプリント配線板と、本発明の効果を確認するための比較品1から4のプリント配線板とをそれぞれ784個ずつ作成した。この際、接着剤3を構成する接着剤3bのプレス前における厚みt1bも変更してプリント配線板を作成した。そして、プリント配線板に内蔵されるコンデンサの容量密度、静電容量のばらつき、および短絡が発生した頻度を求め、プレス前の接着剤3bの厚みt1b、フィルム状誘電体膜4の厚みT2、電極間における誘電体膜の厚みT1+T2、および電極間において誘電体膜の厚みに対する接着剤3の厚みの割合とともに表1に示した。
【0080】
【表1】
【0081】
電極間における誘電体膜の厚みT1+T2は、導電体膜2および5の周縁部と中央部とにおいて誘電体膜の厚みをそれぞれ測定し、その測定値を平均することにより求めた。また、1(V)の直流電圧のテスターにより電極間の導通をチェックして短絡の有無を調べた。そして、短絡していないコンデンサにおいて、コンデンサの容量密度、および静電容量のばらつきの評価を行なった。
【0082】
導電体膜2および5にインピーダンスアナライザを接続し、測定周波数1(MHz)、振幅1(V)の信号を用いて各々のコンデンサの静電容量を測定した。そして、この静電容量の値をX線透過観察によって導き出した導電体膜2および5の面積で割り、コンデンサの容量密度を求めた。表1には、このようにして求められたコンデンサの容量密度の平均値を示した。
【0083】
また、測定された各々のコンデンサの静電容量の値から標準偏差を導出し、その標準偏差の3倍の値をコンデンサの静電容量の平均値で割ることによって、静電容量のばらつきを求めた。
【0084】
表1を参照して、実施品1から3のプリント配線板には6μmの厚みを有するフィルム状誘電体膜4を設けた。これに対して、比較品1から3のプリント配線板には、フィルム状誘電体膜4を設けなかった。この結果、実施品1から3のプリント配線板では静電容量のばらつきを低く抑えることができたが、比較品1および2のプリント配線板では、静電容量のばらつきが大きくなった。また、誘電体膜の厚みが小さかった比較品1のプリント配線板では784個中21個のコンデンサで短絡が発生した。以上のことから、フィルム状誘電体膜4を設けることによって、電極間の短絡を防止し、かつ静電容量のばらつきを抑制できることを確認できた。
【0085】
なお、比較品3のプリント配線板では、フィルム状誘電体膜4を設けなかったにもかかわらず、静電容量のばらつきを抑制することができた。これは、比較品3のプリント配線板では、誘電体膜の厚みが十分に大きく、基材1上の凹凸による影響をあまり受けなかったためと考えられる。しかし、比較例3のプリント配線板では、コンデンサの容量密度が小さくなり、コンデンサをプリント配線板に高密度に内蔵できないという問題が生じた。
【0086】
また、実施品1から3のプリント配線板では、誘電体膜の厚みT1+T2に対する接着剤3の厚みT1の割合が、0.4以下であるのに対して、比較品4のプリント配線板では、0.4を超え0.60とした。この結果、比較品4のプリント配線板ではコンデンサの静電容量のばらつきを十分に抑制できなかった。このことから、誘電体膜の厚みT1+T2に対する接着剤3の厚みT1の割合を、0<T1/(T1+T2)≦0.4の範囲内に設定することによって、コンデンサの静電容量のばらつきを十分に抑制できることを確認できた。
【0087】
また、実施品4のプリント配線板では、図10に示すプリント配線板20と同様に導電体膜5に接触する接着剤3aを設けず、導電体膜2に接触する接着剤3のみを設けた。しかし、この場合であっても、導電体膜5に十分に密着するようにフィルム状誘電体膜4を設けておけば、コンデンサの静電容量のばらつきを十分に抑制し、かつ電極間の短絡を防止するコンデンサを内蔵するプリント配線板を実現できることを確認できた。
【0088】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0089】
【発明の効果】
以上説明したように、この発明に従えば、ばらつきのない所望の容量密度で形成されるとともに、互いに向い合う電極間で発生する短絡を確実に防止できるコンデンサを内蔵するプリント配線板、そのプリント配線板を備える半導体装置、およびそのプリント配線板の製造方法を提供することができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1におけるプリント配線板を示す断面図である。
【図2】 図1中に示すプリント配線板の製造方法の第1工程を示す断面図である。
【図3】 図1中に示すプリント配線板の製造方法の第2工程を示す断面図である。
【図4】 図1中に示すプリント配線板の製造方法の第3工程を示す断面図である。
【図5】 図1中に示すプリント配線板の製造方法の第4工程を示す断面図である。
【図6】 図1中に示すプリント配線板の製造方法の第5工程を示す断面図である。
【図7】 図1中に示すプリント配線板の製造方法の第6工程を示す断面図である。
【図8】 実施の形態2におけるプリント配線板の製造方法の第1工程を示す断面図である。
【図9】 実施の形態2におけるプリント配線板の製造方法の第2工程を示す断面図である。
【図10】 この発明の実施の形態3におけるプリント配線板を示す断面図である。
【図11】 図10中に示すプリント配線板の製造方法の第1工程を示す断面図である。
【図12】 図10中に示すプリント配線板の製造方法の第2工程を示す断面図である。
【図13】 図10中に示すプリント配線板の製造方法の第3工程を示す断面図である。
【図14】 図10中に示すプリント配線板の製造方法の第4工程を示す断面図である。
【図15】 図10中に示すプリント配線板の製造方法の第5工程を示す断面図である。
【図16】 この発明の実施の形態4における半導体装置を示す断面図である。
【符号の説明】
1,6 基材、1a 主表面、2,5 導電体膜、3,3a,3b 接着剤、4 フィルム状誘電体膜、10,20 プリント配線板、30 半導体装置、32 半導体チップ、33 多層プリント配線板。[0001]
BACKGROUND OF THE INVENTION
The present invention generally relates to a printed wiring board, a semiconductor device including the printed wiring board, and a method for manufacturing the printed wiring board, and more specifically, a printed wiring board including a capacitor element, and the printed wiring board. The present invention relates to a semiconductor device provided and a method for manufacturing the printed wiring board.
[0002]
[Prior art]
Multilayer printed wiring boards with high wiring density are manufactured by a so-called build-up method. In the manufacturing process of a multilayer printed wiring board by the build-up method, an insulator layer and a conductor layer are stacked in order on the core substrate. At this time, holes are successively formed at predetermined positions, and the holes are filled with a conductive resin or are plated with metal to obtain electrical connection between layers. In the method of electrically connecting the layers by through holes, it is necessary to make holes that penetrate all the conductor layers, whereas in the build-up method, only between the conductor layers that require electrical connection. What is necessary is just to make a hole. For this reason, according to the multilayer printed wiring board manufactured by the build-up method, it is possible to realize high density wiring.
[0003]
In such a multilayer printed wiring board, there is a case in which a parallel plate capacitor having a conductive layer facing each other as a capacitor electrode and an insulating layer provided between the conductive layers facing each other as a dielectric is incorporated. is there. And the multilayer printed wiring board which incorporated the capacitor | condenser in this way is disclosed by the patent 2738590 specification as a capacitive printed wiring board (patent document 1).
[0004]
The capacitive printed wiring board disclosed in
[0005]
Moreover, a multilayer printed wiring board with a built-in capacitor is disclosed as a multilayer board in Japanese Patent Application Laid-Open No. 2002-204073 (Patent Document 2).
[0006]
The multilayer board disclosed in
[0007]
[Patent Document 1]
Japanese Patent No. 2738590
[0008]
[Patent Document 2]
JP 2002-204073 A
[0009]
[Problems to be solved by the invention]
In the capacitive printed wiring board disclosed in
[0010]
However, it is difficult to accurately control the distance between the pair of conductive sheets in a state where an epoxy having fluidity is arranged. That is, during the step of pressing the pair of conductive sheets, an excess portion of the epoxy disposed between the pair of conductive sheets moves from the central portion of the conductive sheet to the outer peripheral portion and is discharged to the outside. For this reason, the thickness of the dielectric sheet tends to increase at the central portion of the conductive sheet, and the thickness of the dielectric sheet tends to decrease at the outer peripheral portion. Since the capacitance density of the capacitor is determined by the distance between the pair of conductive sheets and the dielectric constant of the dielectric sheet, the distance between the pair of conductive sheets is not accurately controlled, so that the capacitor can have a desired capacitance density. In other words, there is a problem that the capacitor cannot be formed or the capacitance density of the capacitor varies.
[0011]
In order to increase the capacitance density of the capacitor, it is necessary to reduce the distance between the pair of conductive sheets. However, as described above, since it is difficult to accurately control the distance between the pair of conductive sheets, a portion that is too close to the planned distance may occur. In this case, defects such as pinholes, cracks or voids may occur in the dielectric sheet in that portion, or a pair of conductive sheets may come into contact with each other to cause a short circuit. In particular, since the film thickness of the dielectric sheet tends to be small at the outer peripheral portion of the conductive sheet, such a problem is likely to occur, and the withstand voltage of the capacitor cannot be sufficiently secured.
[0012]
In the multilayer board disclosed in
[0013]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to solve the above-described problem, and is a printed wiring that has a capacitor with a built-in capacitor that can be formed with a desired capacitance density without variation and that can reliably prevent a short circuit between electrodes facing each other It is providing a board, a semiconductor device provided with the printed wiring board, and a manufacturing method of the printed wiring board.
[0014]
[Means for Solving the Problems]
The printed wiring board according to the present invention is provided between the first and second conductive films facing each other, the first conductive film and the second conductive film, and the first and second conductive films. A first dielectric film in contact with at least one of the conductor films, and a condition between the first conductor film and the second conductor film, wherein the first dielectric film has fluidity. And a second dielectric film in a solid state. When the thicknesses of the first and second dielectric films are T1 and T2, the relationship 0 <T1 / (T1 + T2) ≦ 0.4 is satisfied.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings.
[0016]
(Embodiment 1)
1 is a cross-sectional view showing a printed wiring board according to
[0017]
On the
[0018]
An adhesive 3 b is provided so as to cover the
[0019]
[0020]
The
[0021]
Further, the film-
[0022]
A
[0023]
[0024]
The capacitance density of the capacitor constituted by the
[0025]
Capacitance density = dielectric constant ε of dielectric film / thickness T of dielectric film (1)
Therefore, the
[0026]
Printed
[0027]
The printed
[0028]
Note that the printed
[0029]
2-7 is sectional drawing which shows the process of the manufacturing method of the printed wiring board shown in FIG. A method for manufacturing the printed
[0030]
Referring to FIG. 2, copper plating is performed on
[0031]
Referring to FIG. 3, a resist film (not shown) having a predetermined pattern shape is formed on
[0032]
Referring to FIG. 4, apart from the step performed on
[0033]
Even if the surface of the film-
[0034]
Referring to FIG. 5, a
[0035]
In this state of positioning, both surfaces of the
[0036]
A stainless steel (SUS) plate having a thickness of 2 mm is used as the pressure plate used in the vacuum hot press, the heating rate is 3 (° C./min), and the maximum temperature is 180 (° C.). In this embodiment, a vacuum hot press is used. However, a hot press, a laminator, or a combination thereof may be used as appropriate instead of the vacuum hot press.
[0037]
Referring to FIG. 6,
[0038]
Referring to FIG. 7, a resist film (not shown) having a predetermined pattern shape is formed on
[0039]
Referring to FIG. 1,
[0040]
In the manufacturing method of the printed
[0041]
According to the printed
[0042]
In the process shown in FIG. 5, the
[0043]
However, by using the film-
[0044]
Further, the ratio T1 / T of the thickness of the adhesive 3 to the thickness of the entire dielectric film satisfies the relationship of 0 <T1 / T ≦ 0.4. When T1 / T is larger than 0.4, the ratio of the thickness of the adhesive 3 having fluidity to the thickness of the entire dielectric film becomes too large, and the above-described film-shaped
[0045]
Further, the adhesive 3 b is provided in contact with the
[0046]
(Embodiment 2)
The printed wiring board according to the second embodiment of the present invention has the same structure as that of the printed
[0047]
8 and 9 are cross-sectional views showing the steps of the method for manufacturing a printed wiring board in the second embodiment. The steps shown in FIGS. 2 and 3 of the method for manufacturing printed
[0048]
Referring to FIG. 8, adhesive 3a having thickness t1a,
[0049]
Referring to FIG. 9, a laminate composed of adhesive 3 b, film-
[0050]
In the method for manufacturing a printed wiring board according to the second embodiment of the present invention, the steps of positioning the
[0051]
According to the method of manufacturing a printed wiring board configured as described above, the adhesive 3a, the film-
[0052]
(Embodiment 3)
FIG. 10 is a sectional view showing a printed wiring board according to
[0053]
An adhesive 3 is provided so as to cover the
[0054]
The adhesive 3 is formed from an epoxy resin or the like, and the film-
[0055]
The adhesive 3 and the film-
[0056]
In printed
[0057]
11 to 15 are cross-sectional views showing the steps of the method for manufacturing the printed wiring board shown in FIG. The steps shown in FIGS. 11 to 15 and FIG. 10 follow the steps shown in FIGS. 2 and 3 of the method for manufacturing printed
[0058]
Referring to FIG. 11,
[0059]
Referring to FIG. 12, an adhesive 3 having a thickness t1 is provided on a film-
[0060]
Referring to FIG. 13, a laminate made of adhesive 3, film-
[0061]
Referring to FIG. 14,
[0062]
Referring to FIG. 15, a resist film (not shown) having a predetermined pattern shape is formed on
[0063]
Referring to FIG. 10,
[0064]
In the method of manufacturing printed
[0065]
According to the printed
[0066]
In addition, when the thickness of the dielectric film is reduced, the tensile strength of the dielectric film is lowered, and the dielectric film may break due to a certain level of tension applied during the manufacturing process. However, when the film-
[0067]
In the step shown in FIG. 13, the adhesive 3 is provided so that the thickness t <b> 1 of the adhesive 3 is smaller than the thickness T <b> 3 of the
[0068]
That is, a part of the adhesive 3 provided on one surface of the film-
[0069]
Thus, by making the thickness t1 of the adhesive 3 before the pressing step smaller than the thickness T3 of the
[0070]
Under the present circumstances, thickness t1 of the
[0071]
When the area occupation ratio of the
[0072]
For example, when the area occupation ratio of the
[0073]
(Embodiment 4)
FIG. 16 is a sectional view showing a semiconductor device according to the fourth embodiment of the present invention. Referring to FIG. 16, the
[0074]
A plurality of
[0075]
A
[0076]
According to the
[0077]
【Example】
Referring to FIG. 1,
[0078]
In addition to the carbon dioxide laser processing machine, a processing machine using another light source such as an excimer laser processing machine or a YAG laser processing machine can also be used. Further, instead of chemical copper plating, electrolytic copper plating can be performed, or a metal material or conductive resin other than copper can be used.
[0079]
By changing the values of the thickness T1 of the adhesive 3 and the thickness T2 of the film-
[0080]
[Table 1]
[0081]
The thickness T1 + T2 of the dielectric film between the electrodes was determined by measuring the thickness of the dielectric film at the peripheral and central portions of the
[0082]
An impedance analyzer was connected to the
[0083]
In addition, the standard deviation is derived from the measured capacitance value of each capacitor, and the dispersion of the capacitance is obtained by dividing the value of three times the standard deviation by the average value of the capacitance of the capacitor. It was.
[0084]
Referring to Table 1, the printed wiring boards of Examples 1 to 3 were provided with a film-
[0085]
In addition, in the printed wiring board of the
[0086]
Further, in the printed wiring boards of Examples 1 to 3, the ratio of the
[0087]
Moreover, in the printed wiring board of the
[0088]
It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
[0089]
【The invention's effect】
As described above, according to the present invention, a printed wiring board having a built-in capacitor that is formed with a desired capacitance density without variation and can reliably prevent a short circuit between electrodes facing each other, and the printed wiring A semiconductor device including a board and a method for manufacturing the printed wiring board can be provided.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a printed wiring board according to
2 is a cross-sectional view showing a first step of the method of manufacturing the printed wiring board shown in FIG.
3 is a cross-sectional view showing a second step of the method of manufacturing the printed wiring board shown in FIG.
4 is a cross-sectional view showing a third step of the method of manufacturing the printed wiring board shown in FIG. 1. FIG.
FIG. 5 is a cross-sectional view showing a fourth step of the method of manufacturing the printed wiring board shown in FIG.
6 is a cross-sectional view showing a fifth step of the method of manufacturing the printed wiring board shown in FIG. 1. FIG.
7 is a cross-sectional view showing a sixth step of the method of manufacturing the printed wiring board shown in FIG. 1. FIG.
8 is a cross-sectional view showing a first step of a method of manufacturing a printed wiring board in the second embodiment. FIG.
9 is a cross-sectional view showing a second step of the method of manufacturing the printed wiring board in the second embodiment. FIG.
FIG. 10 is a cross-sectional view showing a printed wiring board according to
11 is a cross-sectional view showing a first step of the method of manufacturing the printed wiring board shown in FIG.
12 is a cross-sectional view showing a second step of the method of manufacturing the printed wiring board shown in FIG.
13 is a cross-sectional view showing a third step of the method of manufacturing the printed wiring board shown in FIG.
14 is a cross-sectional view showing a fourth step of the method of manufacturing the printed wiring board shown in FIG.
15 is a cross-sectional view showing a fifth step of the method of manufacturing the printed wiring board shown in FIG.
FIG. 16 is a cross sectional view showing a semiconductor device according to a fourth embodiment of the present invention.
[Explanation of symbols]
1,6 Substrate, 1a Main surface, 2,5 Conductor film, 3,3a, 3b Adhesive, 4 Film-like dielectric film, 10,20 Printed wiring board, 30 Semiconductor device, 32 Semiconductor chip, 33 Multilayer print Wiring board.
Claims (9)
前記第1の導電体膜と前記第2の導電体膜との間に設けられ、前記第1および第2の導電体膜の少なくとも一方に接触する第1の誘電体膜と、
前記第1の導電体膜と前記第2の導電体膜との間に設けられ、前記第1の誘電体膜が流動性を有する条件下で固体状態にある第2の誘電体膜とを備え、
前記第1および第2の誘電体膜の厚みをT1およびT2とすると、0<T1/(T1+T2)≦0.4の関係を満たす、プリント配線板。First and second conductive films facing each other;
A first dielectric film provided between the first conductor film and the second conductor film and in contact with at least one of the first and second conductor films;
A second dielectric film provided between the first conductor film and the second conductor film, wherein the first dielectric film is in a solid state under conditions where the first dielectric film has fluidity. ,
A printed wiring board satisfying a relationship of 0 <T1 / (T1 + T2) ≦ 0.4, where T1 and T2 are the thicknesses of the first and second dielectric films.
前記第1の誘電体膜の厚みt1が0<T1/(T1+T2)≦0.4の関係を満たすT1になるまで、前記第1および第2の導電体膜をプレスする工程と、
プレスする工程の後、前記第1の誘電体膜を硬化させる工程とを備える、プリント配線板の製造方法。A first dielectric film having fluidity and having a thickness of t1 between the first conductor film and the second conductor film; and a second dielectric film having a thickness of T2 in a solid state. Positioning the dielectric film;
Pressing the first and second conductive films until a thickness t1 of the first dielectric film reaches T1 satisfying a relationship of 0 <T1 / (T1 + T2) ≦ 0.4;
A method of manufacturing a printed wiring board, comprising: a step of curing the first dielectric film after the step of pressing.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003000144A JP3795460B2 (en) | 2003-01-06 | 2003-01-06 | Printed wiring board, semiconductor device, and printed wiring board manufacturing method |
US10/422,973 US7038143B2 (en) | 2002-05-16 | 2003-04-25 | Wiring board, fabrication method of wiring board, and semiconductor device |
CNB031311660A CN1264390C (en) | 2002-05-16 | 2003-05-16 | Wiring base board, its manufacturing method and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003000144A JP3795460B2 (en) | 2003-01-06 | 2003-01-06 | Printed wiring board, semiconductor device, and printed wiring board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004214433A JP2004214433A (en) | 2004-07-29 |
JP3795460B2 true JP3795460B2 (en) | 2006-07-12 |
Family
ID=32818556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003000144A Expired - Fee Related JP3795460B2 (en) | 2002-05-16 | 2003-01-06 | Printed wiring board, semiconductor device, and printed wiring board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3795460B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4503583B2 (en) * | 2006-12-15 | 2010-07-14 | 日本メクトロン株式会社 | Adhesive sheet for capacitor and method for manufacturing printed wiring board with built-in capacitor using the same |
US7804678B2 (en) * | 2007-04-25 | 2010-09-28 | Industrial Technology Research Institute | Capacitor devices |
US8866018B2 (en) * | 2009-01-12 | 2014-10-21 | Oak-Mitsui Technologies Llc | Passive electrical devices and methods of fabricating passive electrical devices |
-
2003
- 2003-01-06 JP JP2003000144A patent/JP3795460B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004214433A (en) | 2004-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6274224B1 (en) | Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article | |
KR100716824B1 (en) | Printed circuit board with embedded capacitors using hybrid materials, and manufacturing process thereof | |
KR101420517B1 (en) | Multi-Layer Ceramic Capacitor and Printed Circuit Board embedding the same | |
JP4794538B2 (en) | Capacitor device | |
US7817440B2 (en) | Multilayer printed wiring board | |
US6214445B1 (en) | Printed wiring board, core substrate, and method for fabricating the core substrate | |
US20040121266A1 (en) | Printed circuit board with embedded capacitors therein, and process for manufacturing the same | |
KR101100557B1 (en) | Multilayer printed wiring board and method for manufacturing the same | |
JP2009135492A (en) | Multilayer printed wiring board, and method of manufacturing the same | |
JP3956851B2 (en) | Passive element embedded substrate and manufacturing method thereof | |
WO2006016589A1 (en) | Method for producing dielectric layer-constituting material, dielectric layer-constituting material produced by such method, method for manufacturing capacitor circuit-forming member using such dielectric layer-constituting material, capacitor circuit-forming member obtained by such method, and multilayer printed wiring boa | |
US7038143B2 (en) | Wiring board, fabrication method of wiring board, and semiconductor device | |
TWI455662B (en) | A method for manufacturing a capacitor-type printed wiring board, and a method for manufacturing the capacitor-type printed wiring board | |
JP6907123B2 (en) | Manufacturing method of printed wiring board having a dielectric layer | |
US20150136449A1 (en) | Multilayered wiring substrate | |
KR102496228B1 (en) | Double-sided copper clad laminate | |
KR20060043994A (en) | Fabricating method of the embedded capacitor and embedded capacitor using the same | |
JP4207517B2 (en) | Embedded substrate | |
JP3795460B2 (en) | Printed wiring board, semiconductor device, and printed wiring board manufacturing method | |
JP2006237446A (en) | Multilayer wiring board and its manufacturing method | |
JP2000277922A (en) | Multilayer printed interconnection board and manufacture thereof | |
JP3238901B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
JPH1093246A (en) | Multilayer wiring board | |
JP2018148167A (en) | Circuit board, manufacturing method of circuit board, and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20041201 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060404 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060412 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100421 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110421 |
|
LAPS | Cancellation because of no payment of annual fees |