JP3788256B2

JP3788256B2 - 液晶装置の製造方法

Info

Publication number: JP3788256B2
Application number: JP2001072270A
Authority: JP
Inventors: 和貴唐澤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-03-14
Filing date: 2001-03-14
Publication date: 2006-06-21
Anticipated expiration: 2021-03-14
Also published as: JP2002268064A

Description

【０００１】
【発明の属する技術分野】
本発明は、アレイ製造された素子基板を用いて液晶装置の組立を行う液晶装置の製造方法に関する。
【０００２】
【従来の技術】
液晶ライトバルブ等の液晶装置は、ガラス基板、石英基板等の２枚の基板間に液晶を封入して構成される。液晶ライトバルブでは、一方の基板に、例えば薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと称す）等の能動素子をマトリクス状に配置し、他方の基板に対向電極を配置して、両基板間に封止した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。
【０００３】
即ち、ＴＦＴ素子によってマトリクス状に配列された画素電極（ＩＴＯ）に画像信号を供給し、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。これにより、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。
【０００４】
電圧無印加時の液晶分子の配列を規定するために、一方の基板（アクティブマトリクス基板（素子基板ともいう））及び他方の基板（対向基板）の液晶層に接する面上に配向膜を形成し、配向膜にラビング処理を施す。
【０００５】
ＴＦＴを配置したＴＦＴ基板と、ＴＦＴ基板に対向配置される対向基板とは、別々に製造される。両基板は、パネル組立工程において高精度に貼り合わされた後、液晶が封入される。
【０００６】
パネル組立工程においては、先ず、各基板工程において夫々製造されたＴＦＴ基板と対向基板との対向面、即ち、対向基板及びＴＦＴ基板の液晶層と接する面上に配向膜が形成され、次いでラビング処理が行われる。次に、一方の基板上の端辺に接着剤となるシール部が形成される。ＴＦＴ基板と対向基板とをシール部を用いて貼り合わせ、アライメントを施しながら圧着硬化させる。シール部の一部には切り欠きが設けられており、この切り欠きを介して液晶を封入する。
【０００７】
ところで、スループットを向上させるために、組立工程終了まではマザーガラス基板投入時のサイズのままで処理を進めるアレイ製造が採用されることがある。現在主流の６乃至８インチの丸基板のままで、組立工程中の最初に行われる洗浄工程から最後に行われる検査工程までを流動させるのである。液晶注入・封止後の検査工程終了後に、各液晶セルを分断して以後のセル工程に移行するのである。
【０００８】
【発明が解決しようとする課題】
しかしながら、マザーガラス基板には反り等が生じていることがある。セルギャップの最終的な調整は液晶封入時に行われる。液晶注入工程におけるチャンバ内の圧力等によって液晶の注入量を制御することで、セルギャップを調整するのである。
【０００９】
このようなセルギャップの調整を可能にするために、液晶注入前の空セルの状態での各セルのギャップ分布を十分に管理する必要がある。空セル時のギャップ分布は、対向基板の貼り合わせ工程におけるプレス処理においても影響を受ける。プレス処理終了時の応力の開放によって、マザーガラス基板に反りが生じている場合には、マザーガラス基板上の位置によって、ギャップ分布がセル毎に異なってしまう。
【００１０】
そうすると、液晶注入時においてセルギャップを確実に調整することができない液晶セルが発生してしまうという問題点があった。表示エリア中にギャップ調整用のスペーサを挿入することができない投射用の液晶パネルにおいては、ギャップムラが生じやすい。
【００１１】
特に、近年、マザーガラス基板は大型化してきており、反りによるマザーガラス基板の位置に応じたギャップ分布の変化が大きく、ギャップ分布の管理を確実に行うことができず、ギャップムラが発生しやすいという問題があった。
【００１２】
また、マザーガラス基板が大型化すると、１基板に形成される液晶セルの個数が増加する。工程によっては液晶セルの個数に応じた処理時間が必要であることから、マザーガラス基板の大型化によって工程に要する時間が増大してスループットが低下することもある。
【００１３】
例えば、貼り合わせ工程におけるアライメント作業では、１チップ毎にアライメントを行うので、１基板上の全素子に対するアライメント作業は、個数分の時間を要してしまい、貼り合わせ工程に長時間を要する。また、この場合には、アライメントが行われて貼り合わされた加工チップと、貼り合わせが行われていない未加工チップとで作業終了までの時間差が大きく、シール部材の経時変化の差が大きくなって、１基板内で形成される液晶セルの品質のばらつきが大きくなってしまう。
【００１４】
本発明はかかる問題点に鑑みてなされたものであって、スループットを向上させると共に、ギャップムラの発生及び品質のばらつきを抑制することができる液晶装置の製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明に係る液晶装置の製造方法は、基板上に各々が液晶装置となる複数の基板を形成するアレイ製造によって形成された素子基板に対してラビング処理を行うラビング工程と、ラビング処理後の前記素子基板を複数に切断処理して分割する切断工程と、分割された前記素子基板上の各素子に夫々対向基板を貼り合わせる貼り合わせ工程とを具備したことを特徴とする。
本発明に係る液晶装置の製造方法は、基板上に各々が液晶装置となる複数の基板を形成するアレイ製造によって形成された素子基板に対してラビング処理を行うラビング工程と、
ラビング処理後の前記素子基板を複数に切断処理して分割する切断工程と、
分割された前記素子基板上の前記各々が液晶装置となる複数の基板毎に対向基板を貼り合わせる貼り合わせ工程と、
前記素子基板を前記各々が液晶装置となる複数の基板毎に分断する工程と、を具備したことを特徴とする。
本発明に係る液晶装置の製造方法は、基板上に各々が液晶装置となる複数の基板を形成するアレイ製造によって形成された素子基板を複数に切断処理して分割する切断工程と、
分割された前記素子基板上の各々が液晶装置となる複数の基板に対してラビング処理を行うラビング工程と、
ラビング処理後の前記素子基板上の各々が液晶装置となる複数の基板毎に対向基板を貼り合わせる貼り合わせ工程と、
前記素子基板を前記各々が液晶装置となる複数の基板毎に分断する工程と、を具備したことを特徴とする。
【００１６】
このような構成によれば、ラビング処理された素子基板は、切断工程によって複数に切断処理されて分割される。これにより、以後の工程における素子基板の面積は小さく、各素子部分で素子基板の反りによる影響が小さい。分割された素子基板上の各素子に対向基板が貼り合わされる。素子基板の反りによる影響が小さく、貼り合わせ工程後の素子と対向基板との間のギャップ分布は一様となる。これにより、ギャップを均一に制御することができ、ギャップムラの発生を防止することができる。しかも、１枚の素子基板に対する貼り合わせ工程の時間を短縮することができ、スループットを向上させることができると共に、貼り合わせ時の経時変化の差を短くして素子のばらつきを抑制することができる。
【００１７】
また、前記切断工程は、前記素子基板を円弧状に４分割又は２分割することを特徴とする。
【００１８】
このような構成によれば、素子基板の長さが短くなるので、素子基板の反りによる影響を低減することができる。
【００１９】
また、前記アレイ製造は、前記切断工程による分割後の前記素子基板の所定位置に対応する位置にアライメントマークを形成する工程を含むことを特徴とする。
【００２０】
このような構成によれば、素子基板を分割した後においても、形成されたアライメントマークを利用して分割後の各素子基板のアライメントが可能である。
【００２１】
また、前記切断工程は、前記ラビング処理によって生じた塵埃及び前記切断処理によって生じた塵埃を洗浄する洗浄工程を含むことを特徴とする。
【００２２】
このような構成によれば、ラビング処理及び切断処理によって生じた塵埃が洗浄される。
【００２３】
また、前記切断工程は、前記ラビング処理及び切断処理後に前記洗浄工程を実施することを特徴とする。
【００２４】
このような構成によれば、ラビング処理及び切断処理によって生じた塵埃を１回の洗浄によって洗浄することができる。
【００２５】
本発明に係る液晶装置の製造方法は、基板上に複数の素子を形成するアレイ製造によって形成された素子基板を複数に切断処理して分割する切断工程と、分割された前記素子基板上の各素子に対してラビング処理を行うラビング工程と、ラビング処理後の前記素子基板上の各素子に対向基板を貼り合わせる貼り合わせ工程とを具備したことを特徴とする。
【００２６】
このような構成によれば、アレイ製造された素子基板は、切断工程によって複数に切断処理されて分割される。分割後の素子基板に対して、ラビング処理及び貼り合わせ工程が行われる。分割工程によって素子基板の面積は小さくなっており、各素子部分で素子基板の反りによる影響が小さい。これにより、貼り合わせ工程後の素子と対向基板との間のギャップ分布は一様となり、ギャップを均一にしてギャップムラの発生を防止することができる。また、１枚の素子基板に対する貼り合わせ工程の時間を短縮することができ、スループットを向上させることができると共に、貼り合わせ時の経時変化の差を短くして素子のばらつきを抑制することができる。
【００２７】
本発明に係る液晶装置の製造方法は、基板上に複数の素子を形成するアレイ製造によって形成された素子基板に対してラビング処理を行うラビング工程と、前記素子基板上の各素子に夫々対向基板を貼り合わせる貼り合わせ工程と、前記貼り合わせ工程後の前記素子基板を複数に切断処理して分割する切断工程と、分割された前記素子基板上の各素子に夫々液晶を封入する封入工程とを具備したことを特徴とする。
【００２８】
このような構成によれば、アレイ製造によって製造された素子基板に対して、ラビング処理及び対向基板の貼り合わせが行われる。次に、素子基板を複数に切断処理して分割した後、封入工程で液晶が封入される。封入工程時には素子基板の面積は小さくなっており、１素子基板上の素子数が少ないので、封入工程を短縮することができ、スループットを向上させることができる。
【００２９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の第１の実施の形態に係る液晶装置の製造方法を示すフローチャートである。図２は液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図３はＴＦＴ基板等の素子基板をその上に形成された各構成要素と共に対向基板側から見た平面図であり、図４は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図３のＨ−Ｈ'線の位置で切断して示す断面図である。また、図５は液晶装置を詳細に示す断面図である。図６は製造工程中のマザーガラス基板の状態を示す説明図である。
【００３０】
本実施の形態は素子形成工程はマザーガラス基板投入時のサイズのまま処理を行うアレイ製造が採用される。そして、組み立て工程の途中の工程であるラビング工程後に、切断工程を実施する。これにより、貼り合わせ工程時の基板の反りの影響を低減すると共に、１枚の基板に要するアライメント処理の処理時間を短縮してスループットを向上させるようになっている。
【００３１】
先ず、図２乃至図５を参照して、液晶パネルの構造について説明する。
【００３２】
液晶パネルは、図３及び図４に示すように、ＴＦＴ基板等の素子基板１０と対向基板２０との間に液晶５０を封入して構成される。素子基板１０上には画素を構成する画素電極等がマトリクス状に配置される。図２は画素を構成する素子基板１０上の素子の等価回路を示している。
【００３３】
図２に示すように、画素領域においては、複数本の走査線３ａと複数本のデータ線６ａとが交差するように配線され、走査線３ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線３ａとデータ線６ａの各交差部分に対応してＴＦＴ３０が設けられ、このＴＦＴ３０に画素電極９ａが接続される。
【００３４】
ＴＦＴ３０は走査線３ａのＯＮ信号によってオンとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１との間の電圧が液晶５０に印加される。また、画素電極９ａと並列に蓄積容量７０が設けられており、蓄積容量７０によって、画素電極９ａの電圧はソース電圧が印加された時間よりも例えば３桁も長い時間の保持が可能となる。蓄積容量７０によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
【００３５】
図５は、一つの画素に着目した液晶パネルの模式的断面図である。
【００３６】
ガラスや石英等の素子基板１０には、ＬＤＤ構造をなすＴＦＴ３０が設けられている。ＴＦＴ３０は、チャネル領域１ａ、ソース領域１ｄ、ドレイン領域１ｅが形成された半導体層に絶縁膜２を介してゲート電極をなす走査線３ａが設けられてなる。ＴＦＴ３０上には第１層間絶縁膜４を介してデータ線６ａが積層され、データ線６ａはコンタクトホール５を介してソース領域１ｄに電気的に接続される。データ線６ａ上には第２層間絶縁膜７を介して画素電極９ａが積層され、画素電極９ａはコンタクトホール８を介してドレイン領域１ｅに電気的に接続される。
【００３７】
走査線３ａ（ゲート電極）にＯＮ信号が供給されることで、チャネル領域１ａが導通状態となり、ソース領域１ｄとドレイン領域１ｅとが接続されて、データ線６ａに供給された画像信号が画素電極９ａに与えられる。
【００３８】
また、半導体層にはドレイン領域１ｅから延びる蓄積容量電極１ｆが形成されている。蓄積容量電極１ｆは、誘電体膜である絶縁膜２を介して容量線３ｂが対向配置され、これにより蓄積容量７０を構成している。画素電極９ａ上にはポリイミド系の高分子樹脂からなる配向膜１６が積層され、所定方向にラビング処理されている。
【００３９】
一方、対向基板２０には、ＴＦＴアレイ基板のデータ線６ａ、走査線３ａ及びＴＦＴ３０の形成領域に対向する領域、即ち各画素の非表示領域において第１遮光膜２３が設けられている。この第１遮光膜２３によって、対向基板２０側からの入射光がＴＦＴ３０のチャネル領域１ａ、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。第１遮光膜２３上に、対向電極（共通電極）２１が基板２０全面に亘って形成されている。対向電極２１上にポリイミド系の高分子樹脂からなる配向膜２２が積層され、所定方向にラビング処理されている。
【００４０】
そして、素子基板１０と対向基板２０との間に液晶５０が封入されている。これにより、ＴＦＴ３０は所定のタイミングでデータ線６ａから供給される画像信号を画素電極９ａに書き込む。書き込まれた画素電極９ａと対向電極２１との電位差に応じて液晶５０の分子集合の配向や秩序が変化して、光を変調し、階調表示を可能にする。
【００４１】
図３及び図４に示すように、対向基板２０には表示領域を区画する額縁としての第２遮光膜４２が設けられている。第２遮光膜４２は例えば第１遮光膜２３と同一又は異なる遮光性材料によって形成されている。
【００４２】
第２遮光膜４２の外側の領域に液晶を封入するシール材４１が、素子基板１０と対向基板２０間に形成されている。シール材４１は対向基板２０の輪郭形状に略一致するように配置され、素子基板１０と対向基板２０を相互に固着する。シール材４１は、素子基板１０の１辺の一部において欠落しており、貼り合わされた素子基板１０及び対向基板２０相互の間隙には、液晶５０を注入するための液晶注入口７８が形成される。液晶注入口７８より液晶が注入された後、液晶注入口７８を封止材７９で封止するようになっている。
【００４３】
素子基板１０のシール材４１の外側の領域には、データ線駆動回路６１及び実装端子６２が素子基板１０の一辺に沿って設けられており、この一辺に隣接する２辺に沿って、走査線駆動回路６３が設けられている。素子基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路６３間を接続するための複数の配線６４が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、素子基板１０と対向基板２０との間を電気的に導通させるための導通材６５が設けられている。
【００４４】
次に、図１のパネル組立工程について説明する。ＴＦＴ基板と対向基板とは、別々に製造される。上述したように、本実施の形態においては、ＴＦＴ基板はマザーガラス基板投入時のサイズのまま処理を行うアレイ製造によって製造される。ＴＦＴ基板上には図２及び図３に示す素子基板１０と同様の素子基板が複数形成されている。そして、そのままのサイズのＴＦＴ基板が組み立て工程においても投入される。一方、対向基板については、図２及び図３の対向基板２０と同様の分断された基板が投入される。
【００４５】
対向基板については、ステップＳ8 で用意された対向基板に対して、次のステップＳ9 では、配向膜２２となるポリイミド（ＰＩ）を塗布する。次に、ステップＳ10において、対向基板表面の配向膜（配向膜２２に相当）に対して、ラビング処理を施す。そして、ステップＳ11において洗浄を行う、ステップＳ11の洗浄工程は、対向基板のラビング処理によって生じた塵埃を除去するためのものである。
【００４６】
一方、ＴＦＴ基板については、ステップＳ1 で用意されたＴＦＴ基板に対して、次のステップＳ2 において洗浄を行う。次に、ステップＳ3 では、配向膜１６となるポリイミド（ＰＩ）を塗布する。次に、ステップＳ4 において、ＴＦＴ基板表面の配向膜（配向膜１６に相当）に対して、ラビング処理を施す。
【００４７】
本実施の形態においては、ＴＦＴ基板については、次のステップＳ5 において切断工程を行うようになっている。切断工程においては、種々の手法によって、ＴＦＴ基板を任意の大きさに切断する。例えば、ダイヤモンドカッターを用いたスクライブ処理、レーザーカッター、純水を用いたダイシング或いはウォータージェット等の手法が考えられる。
【００４８】
スクライブ処理には、従来の分断工程において使用した装置を利用することができ、所定の深さのスクライブ溝を形成し、スクライブ溝部分を破断することで、ＴＦＴ基板を切断する。
【００４９】
レーザーカッターを利用する場合には、ＴＦＴ基板上に形成する素子間にカッティング用の隙間を設ける必要がある。レーザーカッターを用いた場合には、熱によって切断面の角が丸まるので、基板の損傷等の発生及び発生したガラス片による歩留まりの低下を防止することができるという利点がある。
【００５０】
図６は切断工程におけるＴＦＴ基板の切断方法を示している。図６の例は、ＴＦＴ基板を４分割した例を示している。図６（ａ）はステップＳ4 のラビング工程時のＴＦＴ基板を示し、図６（ｂ）はステップＳ5 の切断工程の途中の状態を示し、図６（ｃ）は切断後の状態を示している。
【００５１】
図６の例は、スクライブ処理を示しており、ＴＦＴ基板は、スクライブ処理によって基板の中心近傍を通る十字状にスクライブ溝７１が形成される（図６（ｂ））。そして、図６（ｃ）に示すように、スクライブ溝７１に沿って４つに切断する。切断された各ＴＦＴ基板は図６の例では扇形で略同一形状である。なお、４分割するのでなく、２分割や適宜の分割数で分割してもよく、切断後の形状は、同一形状でなくてもよい。なお、切断はチップ単位までに分割せずに、１ＴＦＴ基板を所定数の分割数で分割する。分割はＴＦＴ基板上に形成されている素子のレイアウトに応じて行われる。また、ＴＦＴ基板の反りの影響を小さくするためには、いずれの方向にも長さを短くするようにした方がよい。
【００５２】
図６の例では、切断後の各ＴＦＴ基板は、直角に交わる２辺を有しており、アライメントに利用可能である。なお、図６のＴＦＴ基板には、切断後にアライメント処理に用いるためのアライメントマーク７２が予め形成されている。なお、図６（ｂ）のアライメントマーク７２の位置は、元々ＴＦＴ素子の形成に利用されていない部分にあり、４分割する場合のアライメントマークの形成位置として有利である。
【００５３】
切断されたＴＦＴ基板は、並列処理のために夫々各ラインに搬送される。各ラインでは、切断されたＴＦＴ基板の形状及び形成されている素子位置等に応じて装置が構成されている。
【００５４】
次のステップＳ6 では、切断された各ＴＦＴ基板毎に、洗浄工程が行われる。ステップＳ6 の洗浄工程は、ＴＦＴ基板のラビング処理によって生じた塵埃及びステップＳ5 の切断工程によって生じた塵埃を除去するためのものである。
【００５５】
洗浄工程が終了すると、ステップＳ7 において、シール材４１、及び導通材６５（図３参照）を形成する。シール材４１は、例えば、ディスペンス塗布によって形成する。なお、シール材をスクリーン印刷法によって形成してもよい。
【００５６】
シール材４１を形成した後、次に、ステップＳ12で、切断されたＴＦＴ基板に各素子位置で夫々対向基板を貼り合わせ、ステップＳ13でアライメントを施しながら圧着し、シール材４１を硬化させる。
【００５７】
シール材４１を硬化させて形成された各液晶空セルは、ステップＳ5 の切断工程においてＴＦＴ基板の面積が比較的小さくなっていることから、反りが生じている場合でも、ＴＦＴ基板の各位置の反りの大きさの差は比較的小さい。即ち、空セル内のギャップ分布はいずれのセルにおいても略一様である。
【００５８】
また、貼り合わせ工程時におけるＴＦＴ基板の面積が比較的小さく、形成されている素子数が比較的少ないので、１枚のＴＦＴ基板に対するアライメント処理は比較的短時間で終了する。従って、加工済みセルと未加工のセルとの間でシール硬化の時間差が少なく、セルの品質のばらつきは少ない。
【００５９】
次に、ステップＳ14において、シール材４１の一部に設けた切り欠きから液晶を封入し、切り欠きを塞いで液晶を封止する。液晶封入工程では、圧力の管理を行いながら、液晶封入量を制御し、セルギャップを均一にする。貼り合わせ工程後の空セルのギャップ分布が一様であるので、液晶封入時のセルギャップの調整が比較的容易であり、セルギャップが均一な液晶セルを得ることができる。
【００６０】
最後に、ステップＳ15において、液晶が封入されて検査が行われた液晶セルをセル毎に分断して、図２及び図３に示す液晶パネルを得る。
【００６１】
このように本実施の形態においては、組み立て工程の途中のラビング工程後にＴＦＴ基板を所定の分割数で切断して以後の工程を実施しており、貼り合わせ工程におけるギャップ分布の分布むらを低減して、セルギャップを均一にしギャップむらが生じることを防止することができる。また、複数に分断したＴＦＴ基板上で貼り合わせ工程を実施していることから、１枚の基板上の素子に対するアライメント処理を短時間で実施することができ、スループットを向上させることができると共に、経時変化を抑制して素子の品質のばらつきを抑制することができる。
【００６２】
図７は本発明の第２の実施の形態に係る液晶装置の製造方法を示すフローチャートである。図７において図１と同一の手順には同一符号を付して説明を省略する。
【００６３】
本実施の形態は図１のステップＳ5 の切断工程及びステップＳ6 の洗浄工程を同時に実施するステップＳ17の切断及び洗浄工程を採用した点が第１の実施の形態と異なる。
【００６４】
ステップＳ17では、切断を行いながら同時に洗浄も行う。これにより、切断を行うと共に、ラビング処理によって生じた塵埃と切断処理によって生じた塵埃とを同時に除去することができる。
【００６５】
他の作用及び効果は第１の実施の形態と同様である。
【００６６】
上記各実施の形態においては組み立て工程中のラビング工程終了後にＴＦＴ基板を切断した。本発明は、組み立て工程の途中だけでなく、組み立て工程前、組み立て工程中の液晶封入工程前に切断しても有効である。
【００６７】
図８は本発明の第３の実施の形態に係り、組み立て工程前に切断する場合の処理フローを示すフローチャートである。図８の例は、素子基板を形成する工程（ウェハ工程）はアレイ製造を採用し、組み立て工程以後にセル工程を採用する例を示している。
【００６８】
ステップＳ21ではＴＦＴ基板の製造が行われる。ウェハ工程においては、大きなマザーガラス基板程スループットを向上させることができるので、マザーガラス基板投入時のサイズのままのＴＦＴ基板を製造する。
【００６９】
本実施の形態においては、次のステップＳ22においてＴＦＴ基板を、形成されている素子のレイアウトに従って、所定数に切断する。この切断工程では図１のステップＳ5 の切断工程と同様の処理が行われる。
【００７０】
次に、切断された各ＴＦＴ基板を各ラインに搬送して、ステップＳ26で対向基板を投入して、組み立て工程が並列処理で行われる（ステップＳ23）。ステップＳ24においては、組み立て工程における液晶封入後の検査終了後に、各液晶セルを分断する。分断した各液晶セルに対して、ステップＳ25で実装工程が実施される。
【００７１】
このように構成された実施の形態においては、組み立て工程中の貼り合わせ工程及びアライメント工程において、切断されて面積が小さくなったＴＦＴ基板が用いられており、第１の実施の形態と同様に、ＴＦＴ基板の反りの影響を受けにくい組立が可能である。これにより、セルギャップを均一にしギャップムラが生じることを防止することができる。
【００７２】
図９は本発明の第４の実施の形態に係り、組み立て工程中の液晶封入工程前に切断する例を示すフローチャートである。図９において図１と同一の手順には同一符号を付して説明を省略する。
【００７３】
本実施の形態は切断工程をラビング処理後でなく、液晶封入・封止工程の前に行うようにしたものである。即ち、図１のステップＳ5 の切断工程を削除して、ステップＳ13のアライメント・圧着工程の次にステップＳ31の切断工程を採用する。ステップＳ31の切断工程はステップＳ5 の切断工程と同様の処理である。
【００７４】
このように構成された実施の形態においては、液晶封入・封止工程時には面積が比較的小さいＴＦＴ基板に対して作業が行われる。ＴＦＴ基板のサイズが大きくなると基板上の空セル数が増大し、液晶封入を同時に行うことは極めて困難となり、また、スループットも低下する。比較的小さいＴＦＴ基板においては、形成されている素子数も少なく、液晶封入処理が比較的容易となり、また、スループットも向上する。
【００７５】
このように、本実施の形態においては、必ずしもセルギャップを正確に制御することはできないが、スループットを向上させることができるという利点を有する。なお、液晶封入前に切断工程を行うので、切断工程では水を利用した切断方法を採用することはできない。従って、ステップＳ31の切断工程では、スクライブ又はレーザーカッター等の手法が採用される。
【００７６】
【発明の効果】
以上説明したように本発明によれば、スループットを向上させると共に、ギャップムラの発生及び品質のばらつきを抑制することができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る液晶装置の製造方法を示すフローチャート。
【図２】液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。
【図３】ＴＦＴ基板等の素子基板をその上に形成された各構成要素と共に対向基板側から見た平面図。
【図４】素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図３のＨ−Ｈ'線の位置で切断して示す断面図。
【図５】液晶装置を詳細に示す断面図。
【図６】製造工程中のマザーガラス基板の状態を示す説明図。
【図７】本発明の第２の実施の形態に係る液晶装置の製造方法を示すフローチャート。
【図８】本発明の第３の実施の形態に係る液晶装置の製造方法を示すフローチャート。
【図９】本発明の第４の実施の形態に係る液晶装置の製造方法を示すフローチャート。
【符号の説明】
Ｓ1 …ＴＦＴ基板投入
Ｓ4 …ラビング工程
Ｓ5 …切断工程
Ｓ6 …洗浄工程
Ｓ12…貼り合わせ工程
Ｓ13…アライメント・圧着硬化工程
Ｓ14…封入・封止工程
Ｓ15…分断工程

Claims

基板上に各々が液晶装置となる複数の基板を形成するアレイ製造によって形成された素子基板に対してラビング処理を行うラビング工程と、
ラビング処理後の前記素子基板を複数に切断処理して分割する切断工程と、
分割された前記素子基板上の前記各々が液晶装置となる複数の基板毎に対向基板を貼り合わせる貼り合わせ工程と、
前記素子基板を前記各々が液晶装置となる複数の基板毎に分断する工程と、を順に具備したことを特徴とする液晶装置の製造方法。
前記切断工程は、前記素子基板を円弧状に４分割又は２分割することを特徴とする請求項１に記載の液晶装置の製造方法。
前記切断工程は、スクライブ処理によって前記素子基板の中心近傍を通る十字状にスクライブ溝を形成し、前記スクライブ溝に沿って４つに切断することを特徴とする請求項１に記載の液晶装置の製造方法。
前記アレイ製造は、前記切断工程による分割後の前記素子基板の所定位置に対応する位置にアライメントマークを形成する工程を含むことを特徴とする請求項１に記載の液晶装置の製造方法。
前記切断工程は、前記ラビング処理によって生じた塵埃及び前記切断処理によって生じた塵埃を洗浄する洗浄工程を含むことを特徴とする請求項１に記載の液晶装置の製造方法。
前記切断工程は、前記ラビング処理及び切断処理後に前記洗浄工程を実施することを特徴とする請求項５に記載の液晶装置の製造方法。
前記切断工程は、前記切断処理と同時に前記洗浄工程を実施することを特徴とする請求項５に記載の液晶装置の製造方法。
基板上に各々が液晶装置となる複数の基板を形成するアレイ製造によって形成された素子基板を複数に切断処理して分割する切断工程と、
分割された前記素子基板上の前記各々が液晶装置となる複数の基板に対してラビング処理を行うラビング工程と、
ラビング処理後の前記素子基板上の前記各々が液晶装置となる複数の基板毎に対向基板を貼り合わせる貼り合わせ工程と、
前記素子基板を前記各々が液晶装置となる複数の基板毎に分断する工程と、を順に具備したことを特徴とする液晶装置の製造方法。