JP3785864B2

JP3785864B2 - Switch circuit

Info

Publication number: JP3785864B2
Application number: JP21329099A
Authority: JP
Inventors: 博辻本; 祥之小西
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1999-07-28
Filing date: 1999-07-28
Publication date: 2006-06-14
Anticipated expiration: 2019-07-28
Also published as: JP2001043506A

Description

【０００１】
【発明の属する技術分野】
本発明は磁気ヘッド読み書き回路に関し、特に磁気ディスク用の磁気ヘッド読み書き回路のスイッチ回路に関するものである。
【０００２】
【従来の技術】
現在、フロッピーディスクドライブなどの既存メディアの磁気ヘッド読み書き回路を有する集積回路においては、より一層のコストダウンや低消費電力化が望まれている。この磁気ヘッド読み書き回路においては、通常、磁気ヘッドのセンタータップを第１の電源端子に接続するため、書き込み時に磁気ヘッド両端に第１の電源端子電圧を中心に正負の逆起電圧が発生するが、読み書き兼用ヘッドの場合、前記の逆起電圧が読み出し回路によってクランプされないように、読み出し回路である差動増幅回路に電力を供給する第２の電源端子との間にスイッチを挿入する必要がある。
【０００３】
図４は、ＰＮＰトランジスタを用いたスイッチ回路である。従来、このスイッチ回路はＰＮＰトランジスタ１７で構成されており、書き込み時にはこのＰＮＰトランジスタの動作を停止させて読み出し回路からの電流を断ち切っていた。一方、読み出し時にはＰＮＰトランジスタ１７を動作させて読み出し回路に第２の電源端子２１の電源を供給していた。
【０００４】
書き込み時には、書き込み回路２が働いており、ヘッドコイル３に電流が流れ、ヘッドコイル３の特性から逆起電圧が生じる。ここで、差動増幅回路を構成する主要なトランジスタ１５（１６）のベース電位が上昇していくと、トランジスタ１５（１６）のコレクタにベースからの電流が逆流しようとするが、ＰＮＰトランジスタ１７の動作が停止していれば、電源への逆流を防止することができる。
【０００５】
また、書き込み時は、差動増幅回路１の電流源４の動作を停止状態にしており、この状態でＰＮＰトランジスタ１７が無ければ、トランジスタ１５（１６）のコレクタから第２の電源端子２１に逆起電流が流れ込むことになり、トランジスタ１５（１６）のベース電位が、電源電圧に約０．７Ｖ付加された値でクランプされてしまい、書き込み特性が悪化する。本来、書き込み電流の方向が切り替わる瞬間にコイルの特性から、今までと同じ方向の電流を流し続けようとしてコイルの両端に電位差（逆起電圧）が生じる。必要十分な逆起電圧が生じることによって、今までとは逆方向の電流への切替が行われるに対して、コイルの一端が電源端子の電圧に約０．７Ｖ付加された電圧になり、また、トランジスタのベース，コレクタ間のダイオードの導通によるリーク電流が生じる。このように、逆起電圧が電源電圧値より０．７Ｖ程度高い値にクランプされるので電流の切替に遅延が生じると共に書き込みに必要な電流が不足して書き込み特性が悪化する構造を備えていた。そこで、差動増幅回路を介して電源端子２１に流れる電流をスイッチ回路によって防ぐ必要があった。
【０００６】
【発明が解決しようとする課題】
このような従来の構成では、スイッチ回路にＰＮＰトランジスタを用いているが、一方で、ＣＭＯＳプロセスを初めとするＰＮＰトランジスタが無いプロセスの場合には、逆起電力防止用のスイッチ回路を構成できないでいた。
【０００７】
また、ＰＮＰトランジスタを用いたスイッチ回路を使用することにより、比較的多くの電流が流れ、消費電力削減の点で課題を有していた。
【０００８】
本発明は上記従来の課題を解決するものであり、磁気ヘッド読み書き回路を集積回路で設計するにあたり、プロセスの選択度を拡大させ、且つ、低消費電力化を図ることができる逆起電流防止構造を備えたＭＯＳトランジスタによるスイッチ回路を提供するものである。
【０００９】
【課題を解決するための手段】
この目的を達成するために、本発明のスイッチ回路は、磁気ヘッドに接続するための端子対と、該端子対を介して前記磁気ヘッドからの読み出し信号を入力端子対に入力して増幅した信号を出力端子から出力する差動増幅回路と、書き込みデータによって前記端子対に与えた書き込み電流の方向を制御する書き込みドライバ回路と、を備えた磁気ヘッド読み書き回路において、前記差動増幅回路の電源部とこの電源部に電力を供給する電源端子との間に挿入され縦続接続された少なくとも２個のＰチャネルＭＯＳトランジスタを備えたスイッチ回路であって、
前記電源端子に接続された方の前記ＰチャネルＭＯＳトランジスタのソースとドレインに対して個々に形成されたダイオードの共通接続部を前記電源端子と接続して前記ソースに対して形成されたダイオードをショートし、前記差動増幅回路側に接続された方の前記ＰチャネルＭＯＳトランジスタのソースとドレインに対して個々に形成されたダイオードの共通接続部を前記差動増幅回路の電源部と接続して前記ドレインに対して形成されたダイオードをショートし、
前記読み出し時に前記少なくとも２個のＰチャンネルトランジスタを導通させ、
前記書き込み時に前記少なくとも２個のＰチャンネルトランジスタを遮断させると共に、前記差動増幅回路側に接続された方の前記ＰチャネルＭＯＳトランジスタのゲートとドレイン間を短絡することを特徴としたものである。
【００１０】
さらに、好ましくは、前記縦続接続したＰチャネルＭＯＳトランジスタのうちの前記差動増幅回路に接続されたＰチャネルＭＯＳトランジスタのゲートに昇圧回路を接続し、前記書き込み時の開始初期に前記昇圧回路を動作させたことを特徴とするものである。
【００１１】
この構成により、書き込み時に、直列接続のＰチャネルＭＯＳトランジスタの動作を停止させることで、電源端子２０からの逆起電流が差動増幅回路を通して電源端子２１に逆流せずに正常な書き込みが可能となる。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００１３】
図１は、本発明の第１の実施形態における磁気ヘッド読み書き回路用のスイッチ回路を備えたブロック図である。
【００１４】
図１において、１は、読み出し回路ブロックの入力部の差動増幅回路であり、２は、書き込み回路ブロックのドライバ部、３は、センタータップを電源端子に接続した読み書き兼用のヘッドコイルである。この構成は、図４と同様である。
【００１５】
ここで、本実施形態のＭＯＳトランジスタ１１、１２は、読み出し回路の電源スイッチ回路を構成しており、読み出し時は両トランジスタが共に動作し、書き込み時には両トランジスタとも動作を停止する。
【００１６】
トランジスタ１３は、書き込み中に逆起電圧によって差動増幅回路１の出力部の節点Ａの電位が上昇しても、ＭＯＳトランジスタ１２のゲートと節点Ａとを短絡させるのでＭＯＳトランジスタ１２を動作させなくしている。
【００１７】
トランジスタ１４は、読み出し時に動作状態にさせてＭＯＳトランジスタ１２のゲート電圧値を“Ｌ”にし、ＭＯＳトランジスタ１２を動作状態にさせる。書き込み時には、トランジスタ１４の動作を停止させてＭＯＳトランジスタ１２のゲートを“Ｌ”から開放するためのものである。
【００１８】
図２はＰチャネルＭＯＳトランジスタの構造を示す断面図である。ここで、図２のＭＯＳトランジスタ１１のそれぞれソースとドレインはＰ⁺形であり、これに対して基板がＮ形なので、基板に対してダイオード６及び７が寄生素子として存在する。基板の電位は、ソースに与えられ、従って、ダイオード６はショートされてダイオード７のみが有効になる。
【００１９】
一方、ＭＯＳトランジスタ１２が差動増幅回路１と接続され、基板に対してダイオード８及び９が寄生素子として存在するが、基板の電位がＮ⁺を通してドレインと接続するため、ダイオード９はショートされて、ダイオード８のみが有効になる。このように図２の配線により、本発明のＭＯＳトランジスタスイッチは、２つのＭＯＳトランジスタ１１、１２が両方共に動作を停止している限り、電源側にも差動増幅回路１側にも電流が流れないように回路を構成する。
【００２０】
以上のように構成された本実施形態のＭＯＳトランジスタを用いたスイッチ回路について、以下、その動作を説明する。
【００２１】
図１において、読み出し時にはＭＯＳトランジスタ１１のゲートは電圧レベルで“Ｌ”であり、ＭＯＳトランジスタが動作する。また、トランジスタ１３、１４のゲートは、電圧レベルで“Ｈ”であり、トランジスタ１３は動作を停止し、トランジスタ１４は動作し、これによってＭＯＳトランジスタ１２のゲートを電圧レベルで“Ｌ”にしてＭＯＳトランジスタ１２を動作させる。このように、ＭＯＳトランジスタ１１、１２が動作して読み出し回路が動作する。この時に、電流源４は動作し、電流源５は動作を停止する。
【００２２】
ここで、読み出し状態から書き込み状態に切り替わる場合は、電流源４が動作を停止し、電流源５が動作しており、ＭＯＳトランジスタ１１のゲートは“Ｈ”になって動作を停止する。但し、ＭＯＳトランジスタに寄生的にダイオード７が付加され、節点Ａの電位が第１の電源端子２０の電圧に約０．７Ｖ付加した値まで上昇すると差動増幅回路１の電源に電流が流れ込む。これに対して、ＭＯＳトランジスタ１２の動作を停止させる必要性がある。この動作の停止について以下説明する。
【００２３】
トランジスタ１４のゲートが電圧レベルで“Ｌ”になり、ＭＯＳトランジスタ１２のゲートは“Ｌ”から開放される。ヘッドコイル３の電圧が上昇してゆくときに節点Ａの電圧が上昇していく。しかし、トランジスタ１３が動作状態であるので、ＭＯＳトランジスタ１２のゲートと節点Ａとが短絡して動作停止の状態になる。逆起電流はトランジスタの耐圧上限で阻止できて書き込みに必要な電流をコイルに流すことができる。以上のように、本実施形態によればＭＯＳトランジスタ１１、１２を設けて直列接続することにより、基板電位の接続を工夫して寄生素子の働きを抑制し、さらにトランジスタ１３、１４によって、書き込み時にはＭＯＳトランジスタ１２のゲート電位を逆起電圧に対応して上昇させて、ＭＯＳトランジスタ１２の動作を常に停止させ、逆起電流の読み出し回路への逆流を防ぐことにより、ＰＮＰトランジスタを使用せず、ＭＯＳ回路のみで逆起電流防止スイッチを実現するものである。
【００２４】
また、従来のＰＮＰトランジスタではベース電流を消費していたのに対し、ゲートを制御するだけの電流になるため、消費電流が削減できる。
【００２５】
次に、本発明の第２の形態について図３を参照しながら説明する。
【００２６】
図３において、昇圧回路１０は、ＭＯＳトランジスタ１２のゲートに接続されており、書き込み開始初期に、ＭＯＳトランジスタ１２のゲートを瞬時に昇圧するものである。以下にその動作を説明する。
【００２７】
昇圧回路１０は、読み出し時は、動作を停止しており、読み出しに関しては何の動作もしない。読み出しから書き込みに切り替わるときに、ＭＯＳトランジスタ１２のゲートを昇圧させて、ＭＯＳトランジスタ１２を逆起前にその動作を停止させるものである。書き込み開始初期の間だけ昇圧回路１０をＯＮさせておけば、その後はトランジスタ１３の働きによってＭＯＳトランジスタ１２のゲートと節点Ａを短絡させ、ＭＯＳトランジスタ１２の動作を停止させた状態に保つことができる。
【００２８】
以上のように、本発明の第２の実施形態によれば、ＭＯＳトランジスタ１２のゲートに昇圧回路１０を設けることにより、書き込みスタート時からＭＯＳトランジスタ１２の動作を完全に停止させることができ、よりレスポンスの早い逆起電流防止のＭＯＳトランジスタスイッチを実現することができる。
【００２９】
【発明の効果】
本発明は、読み出し回路の電源部に、２個のＭＯＳトランジスタを直列に挿入し、必要により、昇圧回路を設けることによって、ＰＮＰトランジスタを形成できないプロセスでも、書き込み時の読み出し回路への逆起電流を高速に遮断することができるスイッチ回路を実現するものである。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における、ＭＯＳトランジスタスイッチを示す回路図
【図２】図１のＰチャネルＭＯＳトランジスタの構造と配線を示す図
【図３】本発明の第２の実施形態における、ＭＯＳトランジスタスイッチを示す回路図
【図４】従来の逆起電流防止スイッチを示す回路図
【符号の説明】
１ヘッド入力部差動増幅回路
２書き込みドライバ
３読み書き兼用ヘッドコイル
４差動増幅回路電流源
５書き込みドライバ電流源
６〜９ＰチャネルＭＯＳ寄生ダイオード
１０昇圧回路
１１〜１４ＭＯＳトランジスタ
１５，１６トランジスタ
２０，２１電源端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a magnetic head read / write circuit, and more particularly to a switch circuit of a magnetic head read / write circuit for a magnetic disk.
[0002]
[Prior art]
Currently, in an integrated circuit having a magnetic head read / write circuit of an existing medium such as a floppy disk drive, further cost reduction and low power consumption are desired. In this magnetic head read / write circuit, since the center tap of the magnetic head is normally connected to the first power supply terminal, positive and negative back electromotive voltages are generated at both ends of the magnetic head around the first power supply terminal voltage during writing. In the case of the read / write head, it is necessary to insert a switch between the second power supply terminal that supplies power to the differential amplifier circuit that is the read circuit so that the counter electromotive voltage is not clamped by the read circuit. .
[0003]
FIG. 4 is a switch circuit using a PNP transistor. Conventionally, this switch circuit is composed of a PNP transistor 17, and during writing, the operation of this PNP transistor is stopped to cut off the current from the read circuit. On the other hand, at the time of reading, the PNP transistor 17 is operated to supply the power of the second power supply terminal 21 to the reading circuit.
[0004]
At the time of writing, the writing circuit 2 is working, a current flows through the head coil 3, and a counter electromotive voltage is generated from the characteristics of the head coil 3. Here, when the base potential of the main transistor 15 (16) constituting the differential amplifier circuit increases, the current from the base tends to flow backward to the collector of the transistor 15 (16). If the operation is stopped, backflow to the power source can be prevented.
[0005]
Further, at the time of writing, the operation of the current source 4 of the differential amplifier circuit 1 is stopped, and if there is no PNP transistor 17 in this state, the operation is reversed from the collector of the transistor 15 (16) to the second power supply terminal 21. An electromotive current flows, the base potential of the transistor 15 (16) is clamped at a value obtained by adding about 0.7 V to the power supply voltage, and the write characteristics are deteriorated. Originally, at the moment when the direction of the write current is switched, a potential difference (counterelectromotive voltage) is generated between both ends of the coil from the characteristics of the coil in an attempt to continue to flow the current in the same direction as before. When the necessary and sufficient counter electromotive voltage is generated, the current is switched to the reverse current, whereas one end of the coil becomes a voltage obtained by adding about 0.7 V to the voltage of the power supply terminal. A leakage current is generated due to conduction of a diode between the base and collector of the transistor. As described above, since the back electromotive voltage is clamped to a value about 0.7V higher than the power supply voltage value, there is a delay in switching the current, and there is a structure in which the current required for writing is insufficient and the writing characteristics are deteriorated. . Therefore, it is necessary to prevent the current flowing through the power supply terminal 21 via the differential amplifier circuit by the switch circuit.
[0006]
[Problems to be solved by the invention]
In such a conventional configuration, a PNP transistor is used for the switch circuit. On the other hand, in a process without a PNP transistor such as a CMOS process, a switch circuit for preventing back electromotive force cannot be configured. It was.
[0007]
Further, by using a switch circuit using a PNP transistor, a relatively large amount of current flows, and there is a problem in terms of reducing power consumption.
[0008]
SUMMARY OF THE INVENTION The present invention solves the above-described conventional problems, and in designing a magnetic head read / write circuit with an integrated circuit, a back electromotive force prevention structure capable of increasing process selectivity and reducing power consumption. The switch circuit by the MOS transistor provided with this is provided.
[0009]
[Means for Solving the Problems]
In order to achieve this object, the switch circuit of the present invention includes a terminal pair for connecting to a magnetic head, and a signal obtained by amplifying a read signal from the magnetic head via the terminal pair by inputting it to the input terminal pair. In a magnetic head read / write circuit comprising: a differential amplifier circuit that outputs a signal from an output terminal; and a write driver circuit that controls a direction of a write current applied to the terminal pair by write data, a power supply unit of the differential amplifier circuit A switch circuit including at least two P-channel MOS transistors that are inserted between the power supply unit and a power supply terminal that supplies power to the power supply unit and connected in cascade.
A common connection of diodes individually formed for the source and drain of the P-channel MOS transistor connected to the power supply terminal is connected to the power supply terminal and the diode formed for the source is short-circuited. and, wherein in connection with the power supply unit of the differential amplifier circuit common connection of said differential amplifier is connected to the circuit side was toward the P-channel MOS transistor individually formed diodes to the source and the drain of the Short the diode formed against the drain ,
Wherein when the reading is made conductive at least two P-channel transistors,
At the time of writing, the at least two P-channel transistors are shut off, and the gate and drain of the P-channel MOS transistor connected to the differential amplifier circuit side are short-circuited.
[0010]
Further, preferably, a booster circuit is connected to a gate of a P-channel MOS transistor connected to the differential amplifier circuit among the cascaded P-channel MOS transistors, and the booster circuit is operated at an initial stage of writing. It is characterized by having made it.
[0011]
With this configuration, by stopping the operation of the P-channel MOS transistors connected in series at the time of writing, normal writing can be performed without the back electromotive current from the power supply terminal 20 flowing back to the power supply terminal 21 through the differential amplifier circuit. Become.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0013]
FIG. 1 is a block diagram including a switch circuit for a magnetic head read / write circuit according to the first embodiment of the present invention.
[0014]
In FIG. 1, reference numeral 1 denotes a differential amplifier circuit in the input section of the read circuit block, 2 denotes a driver section of the write circuit block, and 3 denotes a read / write head coil having a center tap connected to a power supply terminal. This configuration is the same as in FIG.
[0015]
Here, the MOS transistors 11 and 12 of this embodiment constitute a power switch circuit of a read circuit, and both transistors operate during reading, and both transistors stop operating during writing.
[0016]
The transistor 13 short-circuits the gate of the MOS transistor 12 and the node A even if the potential at the node A of the output portion of the differential amplifier circuit 1 rises due to the back electromotive voltage during writing, so that the MOS transistor 12 is not operated. ing.
[0017]
The transistor 14 is activated during reading to set the gate voltage value of the MOS transistor 12 to “L”, and the MOS transistor 12 is activated. At the time of writing, the operation of the transistor 14 is stopped to release the gate of the MOS transistor 12 from “L”.
[0018]
FIG. 2 is a sectional view showing the structure of a P-channel MOS transistor. Here, since the source and drain of the MOS transistor 11 of FIG. 2 are P ^{+ type} and the substrate is N type, the diodes 6 and 7 exist as parasitic elements with respect to the substrate. The substrate potential is applied to the source, and therefore the diode 6 is shorted and only the diode 7 is enabled.
[0019]
On the other hand, although the MOS transistor 12 is connected to the differential amplifier circuit 1 and the diodes 8 and 9 exist as parasitic elements with respect to the substrate, the diode 9 is short-circuited because the potential of the substrate is connected to the drain through N ^+. Only the diode 8 is effective. As described above, the MOS transistor switch according to the present invention allows the current to flow both on the power supply side and on the differential amplifier circuit 1 side as long as the two MOS transistors 11 and 12 both stop operating. Configure the circuit so that there is no.
[0020]
The operation of the switch circuit using the MOS transistor of the present embodiment configured as described above will be described below.
[0021]
In FIG. 1, at the time of reading, the gate of the MOS transistor 11 is “L” at the voltage level, and the MOS transistor operates. Further, the gates of the transistors 13 and 14 are “H” at the voltage level, the transistor 13 stops operating, and the transistor 14 operates, thereby setting the gate of the MOS transistor 12 to “L” at the voltage level. The transistor 12 is operated. In this way, the MOS transistors 11 and 12 operate and the read circuit operates. At this time, the current source 4 operates and the current source 5 stops operating.
[0022]
Here, when the read state is switched to the write state, the current source 4 stops operating, the current source 5 operates, and the gate of the MOS transistor 11 becomes “H” to stop the operation. However, when the diode 7 is parasitically added to the MOS transistor and the potential of the node A rises to a value obtained by adding about 0.7 V to the voltage of the first power supply terminal 20, a current flows into the power supply of the differential amplifier circuit 1. On the other hand, it is necessary to stop the operation of the MOS transistor 12. The stop of this operation will be described below.
[0023]
The gate of the transistor 14 becomes “L” at the voltage level, and the gate of the MOS transistor 12 is released from “L”. As the voltage of the head coil 3 increases, the voltage at the node A increases. However, since the transistor 13 is in an operating state, the gate of the MOS transistor 12 and the node A are short-circuited and the operation is stopped. The counter electromotive current can be blocked by the upper limit of the withstand voltage of the transistor, and a current necessary for writing can be passed through the coil. As described above, according to the present embodiment, the MOS transistors 11 and 12 are provided and connected in series, so that the connection of the substrate potential is devised to suppress the function of the parasitic elements. By raising the gate potential of the MOS transistor 12 in accordance with the back electromotive voltage, the operation of the MOS transistor 12 is always stopped, and the back electromotive current is prevented from flowing back into the readout circuit, so that the PNP transistor is not used. A back electromotive force prevention switch is realized only by a circuit.
[0024]
Further, the conventional PNP transistor consumes the base current, but the current is sufficient to control the gate, so that the current consumption can be reduced.
[0025]
Next, a second embodiment of the present invention will be described with reference to FIG.
[0026]
In FIG. 3, a booster circuit 10 is connected to the gate of the MOS transistor 12, and instantaneously boosts the gate of the MOS transistor 12 at the beginning of writing. The operation will be described below.
[0027]
The booster circuit 10 stops operating during reading, and does not perform any operation regarding reading. When switching from reading to writing, the gate of the MOS transistor 12 is boosted, and the operation of the MOS transistor 12 is stopped before backlashing. If the booster circuit 10 is turned on only during the initial stage of writing, the gate of the MOS transistor 12 and the node A can be short-circuited by the action of the transistor 13 to keep the operation of the MOS transistor 12 stopped. .
[0028]
As described above, according to the second embodiment of the present invention, by providing the booster circuit 10 at the gate of the MOS transistor 12, the operation of the MOS transistor 12 can be completely stopped from the start of writing. It is possible to realize a MOS transistor switch that prevents back electromotive current with a quick response.
[0029]
【The invention's effect】
According to the present invention, even if a process in which a PNP transistor cannot be formed by inserting two MOS transistors in series in a power supply section of a read circuit and providing a booster circuit if necessary, a counter electromotive current to the read circuit at the time of writing It is possible to realize a switch circuit capable of shutting off the power at high speed.
[Brief description of the drawings]
1 is a circuit diagram showing a MOS transistor switch in a first embodiment of the present invention. FIG. 2 is a diagram showing a structure and wiring of a P-channel MOS transistor in FIG. 1. FIG. 3 is a second embodiment of the present invention. FIG. 4 is a circuit diagram showing a conventional back electromotive force prevention switch. DESCRIPTION OF SYMBOLS
DESCRIPTION OF SYMBOLS 1 Head input part differential amplifier circuit 2 Write driver 3 Read / write head coil 4 Differential amplifier circuit current source 5 Write driver current source 6-9 P channel MOS parasitic diode 10 Booster circuits 11-14 MOS transistors 15, 16 Transistor 20, 21 Power supply terminal

Claims

A terminal pair for connecting to the magnetic head, a differential amplifier circuit for inputting a read signal from the magnetic head to the input terminal pair via the terminal pair and outputting an amplified signal from the output terminal, and write data In a magnetic head read / write circuit comprising: a write driver circuit that controls a direction of a write current applied to the terminal pair; between a power supply unit of the differential amplifier circuit and a power supply terminal that supplies power to the power supply unit A switch circuit comprising at least two P-channel MOS transistors inserted and cascaded,
A common connection of diodes individually formed for the source and drain of the P-channel MOS transistor connected to the power supply terminal is connected to the power supply terminal and the diode formed for the source is short-circuited. and, wherein in connection with the power supply unit of the differential amplifier circuit common connection of said differential amplifier is connected to the circuit side was toward the P-channel MOS transistor individually formed diodes to the source and the drain of the Short the diode formed against the drain ,
Wherein when the reading is made conductive at least two P-channel transistors,
A switch circuit characterized in that, at the time of writing, at least two P-channel transistors are shut off, and a gate and a drain of the P-channel MOS transistor connected to the differential amplifier circuit side are short-circuited.

2. The switch circuit according to claim 1, wherein a booster circuit is connected to a gate of a P-channel MOS transistor connected to the differential amplifier circuit among the cascaded P-channel MOS transistors, and at the initial stage of the write operation, A switch circuit characterized by operating a booster circuit .