JP3781675B2 - 固体撮像装置及びその製造方法 - Google Patents
固体撮像装置及びその製造方法 Download PDFInfo
- Publication number
- JP3781675B2 JP3781675B2 JP2001397734A JP2001397734A JP3781675B2 JP 3781675 B2 JP3781675 B2 JP 3781675B2 JP 2001397734 A JP2001397734 A JP 2001397734A JP 2001397734 A JP2001397734 A JP 2001397734A JP 3781675 B2 JP3781675 B2 JP 3781675B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate electrode
- insulating film
- layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の属する技術分野】
本発明は固体撮像装置及びその製造方法に関し、より詳細には、高い検出感度を有するCCD(charge coupled device)イメージセンサ等の固体撮像装置及びその製造方法に関する。
【0002】
【従来の技術】
CCDイメージセンサ等の半導体を用いた撮像素子は、デジタル・カメラをはじめ、スキャナ、デジタル複写機、ファクシミリなど様々な用途に利用されている。また、その普及につれて、小型化、低価格化などの要請はもとより、画素数の増大、受光感度の向上などの高機能化、高性能化がますます強まってきている。
【0003】
従来のCCDは、図3(a)及び(b)に示すように、検出用MOSトランジスタ35と、CCDの転送部46とを有する。
【0004】
検出用MOSFET35は、p型の半導体基板41表面に形成されたソース/ドレイン領域47と、ソース/ドレイン領域47間であって、半導体基板41上にゲート絶縁膜12を介して形成されたゲート電極39とからなる。
【0005】
CCDの転送部46は、p型の半導体基板41表面に形成されたn-型拡散層である電荷転送路45と、その上にゲート絶縁膜12を介して互いにほぼ平行に配置された水平出力ゲート32及びリセットゲート33とからなる。電荷転送路45は、水平出力ゲート32の一方側に配置するn-型の電荷転送領域31と、リセットゲート33の他方側に配置するn+型のリセットドレイン領域34と、水平出力ゲート32とリセットゲート33との間に配置するn-型の電荷検出領域36aと、電荷検出領域36a内に配置するn+型の浮遊拡散層(FD)36を有している。電荷検出領域36a上には、検出用MOSFET35のゲート電極39が延設されて配置しており、浮遊拡散層36上に開口39aを有している。
【0006】
また、これら検出用MOSFET35とCCDの転送部46との上には、層間絶縁膜44が形成されている。電荷検出領域36a上の層間絶縁膜44にはコンタクトホール37が形成され、このコンタクトホール37と開口39aとを通して、電荷検出領域36aとゲート電極39が配線38に接続されている。
【0007】
このような構成のCCDでは、リセットゲート33に印加するリセットパルス電圧をハイレベルにすることによりFD36の信号電荷をリセットし、リセットパルス電圧をローレベルにすることにより電荷転送領域31からFD36に信号電荷を転送する。
【0008】
FD36に接続された検出用MOSFET35のゲート電極39等を含む全体の容量をCt、転送された信号電荷をQとした場合、FD36ではΔVfd=Q/Ctの電位変化が生じ、その電位変化を検出用MOSFET35で検出する。また、検出用MOSFET35を一部とする検出回路の利得をGとした場合、検出回路の検出感度はΔVout=G・Q/Ctとなり、信号電荷Qに比例した電圧変化が検出される。
【0009】
ところで、Ctを構成する容量としては、主に、FDとリセットゲート間容量Cfr、FDと水平出力ゲート間容量Cog、検出用MOSFETのゲート容量Cg、FDと半導体基板間の接合容量Cfd、電荷検出領域36aと半導体基板間の接合容量Cfda、電荷検出領域36a上の配線容量Cmr等がある。
【0010】
つまり、FD36に接続された検出用MOSFET35のゲート電極39を含む全体の容量Ctは、
Ct=Cfr+Cog+Cg+Cfd+Cfda十Cmrである。
【0011】
したがって、検出回路の利得Gが一定であれば、Cfdaが小さい方が検出感度は高くでき、電荷検出領域36aの容量Cfdaは電荷検出領域36aの面積に比例すると考えられるため、このような構成のCCDにおいて、高い検出感度を達成するには、できる限り電荷検出領域36aの面積を縮小することが有効である。
【0012】
【発明が解決しようとする課題】
上述のようなCCDは、通常、検出用MOSFET35のゲート電極39と、転送部46の水平出力ゲート32及びリセットゲート33とは、同一の材料膜によって、同一の工程で同時に形成される。ゲート電極39と水平出力ゲート32及びリセットゲート33との間には、各ゲート電極を形成するために所定の間隔が必要である。このため、検ゲート電極39から水平出力ゲート32及びリセットゲート33までの距離は縮小することができず、電荷検出領域36aの面積を小さくすることは困難である。
【0013】
従って、電荷検出回路の検出感度を高めること、つまり、電荷転送領域31からFD36に転送された信号電荷を高感度に検出することは困難であるという問題点がある。
【0014】
本発明は上記課題に鑑み成されたものであり、電荷検出領域36aの面積を小さくして、FDの信号電荷を高感度に検出でき、さらにFDと出力ゲート及びリセットゲートの距離を短くして、電荷転送領域からFDへの転送及びFDからリセットドレインへの転送を高効率にする固体撮像装置及びその製造方法を提供することを目的とする。
【0015】
【課題を解決するための手段】
本発明によれば、第1導電型の半導体基板表面に形成された第2導電型の電荷転送領域及びリセットドレイン領域、該電荷転送領域及びリセットドレイン領域間に配置し、その表面に浮遊拡散層を有する電荷検出領域と、前記半導体基板上にゲート絶縁膜を介して形成され、前記電荷転送領域からの電荷信号を浮遊拡散層へ転送する出力ゲートと、前記半導体基板上にゲート絶縁膜を介して形成され、前記浮遊拡散層から電荷信号をリセットドレイン領域へ転送するリセットゲートとからなる転送部及び、
前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極とソース/ドレイン領域とからなり、前記浮遊拡散層の電位変化を検出する検出用トランジスタを備えた固体撮像装置であって、
前記ゲート電極が、前記電荷検出領域上にまで延設されるとともに、少なくともその一部が出力ゲート及び/又はリセットゲートに第2ゲート絶縁膜を介して被覆され、さらに浮遊拡散層上に開口を有してなることを特徴とする固体撮像装置が提供される。
【0016】
また、本発明によれば、上記の固体撮像装置を製造する方法において、
前記ゲート電極を、第1導電型の半導体基板上にゲート絶縁膜を介して形成した第1の導電材料膜を所望の形状にパターニングして、開口を有するように形成し、
出力ゲート及びリセットゲートを、得られた半導体基板上に第2ゲート絶縁膜を介して形成した第2の導電材料膜をパターニングして、前記ゲート電極の一部を被覆するように形成し、
前記浮遊拡散層を、前記ゲート電極に形成された開口を通して半導体基板上に第2導電型のイオン注入することにより、該開口下にゲート電極に対して自己整合的に形成することを特徴とする固体撮像装置の製造方法が提供される。
【0017】
さらに、本発明によれば、上記の固体撮像装置を製造する方法において、
前記1層目ゲート電極を、第1導電型の半導体基板上の電荷検出領域にゲート絶縁膜を介して形成された第1の導電材料膜をパターニングして、該電荷検出領域の一部を覆いかつ開口の一部を形成する形状で形成し、
前記第2ゲート絶縁膜を、1層目ゲート電極上の少なくとも出力ゲート又はリセットゲートにより被覆されるべき領域に形成し、
前記2層目ゲート電極を、得られた半導体基板上に形成された第2の導電材料膜をパターニングして、検出用トランジスタから電荷検出領域上にまで延びて該電荷検出領域の残りの部分を覆って前記1層目ゲート電極と少なくとも一部が接触するとともに、該1層目ゲート電極により形成された開口の一部と共に1つの開口を形成する開口の残りの一部を形成する形状で形成し、
前記出力ゲート及びリセットゲートを、前記第2の導電材料膜から前記2層目ゲート電極の形成と同時に、1層目ゲート電極の一部を第2ゲート絶縁膜を介して被覆するように形成し、
前記浮遊拡散層を、前記1層目及び2層目ゲート電極により形成された開口を通して半導体基板上に第2導電型のイオン注入することにより、該開口下にゲート電極に対して自己整合的に形成することを特徴とする固体撮像装置の製造方法が提供される。
【0018】
【発明の実施形態】
本発明の固体撮像装置は、第1導電型の半導体基板に、電荷転送部と検出用トランジスタとを備えてなる。
【0019】
半導体基板としては、通常半導体装置を形成するための基板として使用される基板であれば特に限定されるものではなく、例えば、シリコン、ゲルマニウム等の半導体、SiC、GaAs、AlGaAs等の化合物半導体等からなる基板を使用することができる。なかでも、シリコン基板が好ましい。この半導体基板は、第1導電型、つまり、n型又はp型の不純物がドーピングされてなる。なお、半導体基板には、電荷転送部と検出用トランジスタとの他に、光電変換部(発光部又は受光部)、素子分離領域、他の半導体装置や回路等が組み合わせられて形成されていてもよい。
【0020】
電荷転送部は、主として、半導体基板表面に形成された電荷転送領域、リセットドレイン領域、電荷転送領域とリセットドレイン領域との間に配置され、その表面に浮遊拡散層を有する電荷検出領域;半導体基板上にゲート絶縁膜を介して形成された出力ゲート及びリセットゲートを有してなる。
【0021】
電荷転送領域、リセットドレイン領域、電荷検出領域、浮遊拡散層は、いずれも、第2導電型の拡散層として形成されており、電荷転送路を構成する。これらの大きさ、形状、接合深さ、不純物濃度は、電荷を効率よく転送することができるように、適宜調整して配置される。電荷転送路は、例えば、100〜500nm程度の接合深さ、1×1017〜1×1018cm-3程度の不純物濃度を有しており、その一部として電荷転送領域及び電荷検出領域を配置している。なお、電荷転送領域は、後述する出力ゲートの一方側に配置しており、電荷検出領域は出力ゲートの他方側に配置している。
【0022】
また、リセットドレイン領域は、例えば、電荷転送領域等よりも接合深さが浅く、具体的には100〜500nm程度の接合深さを有しており、電荷転送領域等よりも不純物濃度が高く、具体的には1×1019〜1×1021cm-3程度の不純物濃度を有していてもよい。リセットドレイン領域は、後述するリセットゲートの他方側に配置しており、電荷検出領域がリセットゲートの一方側に配置している。
【0023】
さらに、浮遊拡散層は、電荷検出領域の表面に一部に配置しており、例えば、電荷転送領域等よりも接合深さが浅く、具体的には100〜500nm程度の接合深さを有しており、電荷転送領域等よりも不純物濃度が高く、具体的には1×1019〜1×1021cm-3程度の不純物濃度を有していてもよい。なお、浮遊拡散層の上方には、後述する検出用トランジスタのゲート電極は配置していないことが好ましい。
【0024】
出力ゲート及びリセットゲートは、半導体基板上に少なくともゲート絶縁膜を介して形成されており、電荷転送領域とリセットドレイン領域との間に、ほぼ平行に配置されていることが好ましい。各ゲートは、例えば、ポリシリコン;金、白金、銀、銅、アルミニウム、銅等の金属;チタン、タンタル、タングステン等の高融点金属;高融点金属とのシリサイド、ポリサイド;ITO、SnO2、ZnO等の透明性導電体等の単層膜又は積層膜により形成することができる。その膜厚は及びゲート長は、その機能に応じて設定することができ、例えば、10〜100nm程度の膜厚、1000〜5000nm程度のゲート長が挙げられる。出力ゲート及び/又はリセットゲートは、その一部が、第2ゲート絶縁膜を介して後述するゲート電極の少なくとも一部を被覆している。つまり、出力ゲートの一部のみ、リセットゲートの一部のみ又は出力ゲートとリセットゲートとの双方の一部が、ゲート電極の一部又は全部を被覆していてもよい。オーバーラップの程度は、これらゲートのゲート長及びゲート間の距離、ゲート電極のゲート長、浮遊拡散層の大きさ等に応じて適宜調整することができるが、例えば、100〜500nm程度が適当であり、出力ゲートとリセットゲートとの双方の一部がゲート電極を被覆する場合には、そのオーバーラップの程度が異なっていてもよい。ただし、マスク合わせずれ等の製造プロセスに起因して、ほとんどゲート電極上に配置せず、例えば、ゲート電極の側壁に第2のゲート絶縁膜を介してサイドウォールスペーサ形状に配置するような形態、第2のゲート絶縁膜上のみにオーバーラップするような形態でも許容される。なお、ゲート絶縁膜及び第2ゲート絶縁膜は、シリコン酸化膜、シリコン窒化膜又はこれらの積層膜のいずれで形成されていてもよく、その膜厚は、ゲート絶縁膜として機能する限り、特に限定されない。
【0025】
検出用トランジスタは、半導体基板上にゲート絶縁膜を介して形成されたゲート電極とソース/ドレイン領域とからMOSFETにより構成されるのが一般的であるが、ゲート電極を備える限り、どのような形態のトランジスタであってもよい。ゲート絶縁膜は、上記と同様のものが挙げられる。ゲート電極は、通常のトランジスタを構成する膜厚、ゲート長を備えていればよく、例えば、10〜50nm程度の膜厚、500〜2000nm程度のゲート長が挙げられる。ただし、ゲート電極は、さらに、上述したように電荷転送部の電荷検出領域上にまで延設されていることを要する。ゲート電極は、検出用トランジスタを構成するゲート長と同じゲート長で電荷検出領域にまで延設されていてもよいが、電荷検出領域上で長く又は短くなっていてもよい。例えば、電荷検出領域上でのゲート電極のゲート長は、100〜1000nm程度が適当である。また、ゲート電極は、電荷検出領域にまで一体的に延設されていなくてもよく、電気的に導通するのであれば、例えば、電荷検出領域上で2つ以上に分けて形成されていてもよい。このような場合には、ゲート電極は、例えば、1層目ゲート電極と2層目ゲート電極というように、異なる材料、異なる工程によって形成することができるため、上述したように、一方のゲート電極のみが出力ゲート又はリセットゲートに被覆されるように配置することができる。なお、ゲート電極は、電荷検出領域上で1つ又はそれ以上の開口を有していることが必要である。開口の大きさは、得ようとする個体撮像装置の性能等によって適宜調整することができ、例えば、1×10-9〜1×10-7cm2程度が挙げられる。
【0026】
ソース/ドレイン領域は、通常のトランジスタで形成されるような大きさ、接合深さ、不純物濃度等を採用して構成することができる。
【0027】
なお、本発明の固体撮像装置は、上記の検出用トランジスタ及び電荷転送部の上に、平坦化、保護、絶縁性確保等の目的で、層間絶縁膜が形成されている。層間絶縁膜としては、シリコン酸化膜(熱酸化膜、低温酸化膜:LTO膜等、高温酸化膜:HTO膜)、シリコン窒化膜、SOG膜、PSG膜、BSG膜、BPSG膜等の単層膜又は積層膜等が挙げられる。膜厚は、例えば、100〜1000nm程度が挙げられる。この層間絶縁膜には、浮遊拡散層又は浮遊拡散層を含む領域に、ゲート電極の開口を通して半導体基板に至るコンタクトホールが形成されており、このコンタクトホールには、配線が形成されている。これにより、配線が浮遊拡散層とゲート電極との双方に接続される。配線は、上記した導電性材料と同様の単層膜又は積層膜によって形成することができる。
【0028】
本発明の固体撮像装置の製造方法は、まず、第1導電型の半導体基板上にゲート絶縁膜を介して第1の導電材料膜を形成し、所望の形状にパターニングして、開口を有するゲート電極を形成する。ゲート絶縁膜及び第1の導電材料膜は、例えば、スパッタ法、蒸着法、EB法、CVD法等の種々の方法により、上記したものの中から適宜選択して形成することができる。パターニングは、例えば、フォトリソグラフィ及びエッチング工程により行うことができる。
【0029】
次いで、得られた半導体基板上に、第2ゲート絶縁膜を介して第2の導電材料膜を形成し、第2の導電材料膜が、ゲート電極の一部を被覆するようにパターニングして出力ゲートとリセットゲートとを形成する。第2ゲート絶縁膜及び第2の導電材料膜は、上記と同様に形成することができ、上記と同様にパターニングすることができる。
【0030】
続いて、ゲート電極に形成された開口を通して半導体基板上に第2導電型のイオン注入する。この際、ゲート電極が形成されていない領域であって不純物を注入しない領域には、レジスト等によりマスクを形成しておくことが好ましい。マスクは、公知のフォトリソグラフィ及びエッチング工程により、所望の形状に形成することができる。なお、この際、例えば、リセットドレイン領域や検出用トランジスタのソース/ドレイン領域を形成しようとする領域におけるマスクに開口を形成しておき、同時に第2導電型のイオンを注入してもよい。ここでのイオン注入の条件は、用いるイオン種、浮遊拡散層の接合深さによって、適宜調整することができる。これにより、電荷転送部におけるゲート電極の開口下に、ゲート電極に対して自己整合的に浮遊拡散層を形成することができる。
【0031】
また、固体撮像装置の別の製造方法では、まず、第1導電型の半導体基板上にゲート絶縁膜を介して第1の導電材料膜を形成し、所望の形状にパターニングして1層目ゲート電極を形成する。1層目ゲート電極の形状は、例えば、電荷転送部を形成しようとする領域上にのみ配置するような形状とすることが適当である。また、この1層目ゲート電極のパターニングの際に、転送部を構成するリセットゲート又は出力ゲートのいずれか一方を同時にパターニングしてもよい。
【0032】
次いで、得られた半導体基板上に、第2の導電材料膜を形成し、パターニングして2層目ゲート電極を形成する。この際のパターニングは、第2の導電材料膜を、1層目ゲート電極と少なくとも一部接触させるとともに、1層目ゲート電極との接触により開口を形成するような形状とする限り、上記と同様に行うことができる。
【0033】
続いて、1層目及び2層目ゲート電極に形成された開口を通して半導体基板上に第2導電型のイオン注入する。イオン注入は、上記と同様に行うことができる。
【0034】
なお、この方法では、1層目及び2層目ゲート電極を形成した後、第2のゲート絶縁膜をこれらゲート電極上に形成し、さらに第3の導電材料膜を形成し、この第3の導電材料膜を、その一部が1層目ゲート電極及び/又は2層目ゲート電極上にオーバーラップするようにパターニングして、リセットゲート又は出力ゲートを形成してもよい。あるいは、第2の導電材料膜を形成する前に、1層目ゲート電極を含む半導体基板上全面に第2ゲート絶縁膜を形成し、1層目ゲート電極と接触する領域における第2ゲート絶縁膜を除去し、その上に、第2の導電材料膜を形成し、2層目ゲート電極とともに、リセットゲート及び/又は出力ゲートを同時に形成するようにパターニングしてもよい。この場合の第2ゲート絶縁膜は、1層目ゲート上にリセットゲート又は出力ゲートがオーバーラップする領域のみに残し、それ以外の領域からは除去してもよい。
【0035】
また、上記工程の前、中、後に、イオン注入、熱処理、絶縁膜の形成又は除去、層間絶縁膜の形成、コンタクトホールの形成、配線の形成等の通常の半導体プロセスで行われる種々の工程を行ってもよい。
以下に、本発明の固体撮像装置及びその製造方法を図面に基づいて詳細に説明する。
【0036】
第1の実施形態
この実施の形態の固体撮像装置は、図1(a)及び(b)に示すように、検出用MOSトランジスタ5と、CCDの転送部16とを有する。
【0037】
検出用MOSFET5は、p型の半導体基板11表面に形成された拡散層17であるソース/ドレイン領域と、ソース/ドレイン領域間であって、半導体基板11上にゲート絶縁膜12を介して形成されたゲート電極9とからなる。
【0038】
CCDの転送部16は、p型の半導体基板11表面に形成されたn-型拡散層である電荷転送路15と、水平出力ゲート2及びリセットゲート3とからなる。
【0039】
電荷転送路15は、水平出力ゲート2の一方側に配置するn-型の電荷転送領域1と、リセットゲート3の他方側に配置するn+型のリセットドレイン領域4と、水平出力ゲート2とリセットゲート3との間に配置するn-型の電荷検出領域6aと、電荷検出領域6a内に配置するn+型の浮遊拡散層(FD)6を有している。
【0040】
また、電荷検出領域6a上には、検出用MOSFET5のゲート電極9がほぼ平坦に延設されて配置しており、浮遊拡散層6上に開口9aを有している。なお、FD6は、転送部16上に配置されるゲート電極9をマスクとして、その開口9aからイオン注入を行って、ゲート電極9に対して自己整合的に形成されている。
【0041】
水平出力ゲート2及びリセットゲート3は、それぞれ、検出用MOSFET5のゲート電極9上から半導体基板11の電荷転送路15上に、その一部がゲート電極9上にオーバーラップし、互いに交差しないように配置している。水平出力ゲート2及びリセットゲート3は、それぞれ、ゲート電極9上及び側面においては、第2ゲート絶縁膜13を介して配置しており、電荷転送路15上においては、ゲート絶縁膜12及び第2ゲート絶縁膜13を介して配置している。
【0042】
これら検出用MOSFET5とCCDの転送部16との上には、層間絶縁膜14が形成されている。電荷検出領域6a上の層間絶縁膜14にはコンタクトホール7が形成され、このコンタクトホール7と開口9aとを通して、電荷検出領域6aとゲート電極9とが配線8に接続されている。
【0043】
上記のCCDでは、FD6の信号電荷をリセットする場合は、リセットゲート3に印加するリセットパルス電圧をハイレベルにする。また、電荷転送領域1からFD6に信号電荷を転送する場合、リセットゲート3のリセットパルス電圧をローレベルにすることにより、電荷転送領域1に電荷が転送され、FD6が、電荷転送領域1から水平出力ゲート2を介して信号電荷を受け、検出用MOSFET5が、FD6の電位変化を検出する。
【0044】
このCCDは、以下のように形成することができる。
【0045】
まず、p型の半導体基板上に、膜厚10〜100nm程度のシリコン酸化膜からなるゲート絶縁膜12を形成し、その上に、膜厚100〜500nm程度のポリシリコン膜を形成し、フォトリソグラフィ及びエッチング工程によりパターニングして、開口9aを有するゲート電極9を形成する。
【0046】
次いで、得られた半導体基板11上全面に、膜厚10〜100nm程度のシリコン酸化膜からなる第2ゲート絶縁膜13を形成し、その上に、膜厚100〜500nm程度のポリシリコン膜を形成し、上記と同様の方法でゲート電極9の一部を被覆するようにパターニングして、出力ゲート2とリセットゲート3とを形成する。
【0047】
続いて、ゲート電極9の開口9a及びその周辺と、リセットドレイン領域4を形成する領域と、検出用MOSFET5のソース/ドレイン領域となる拡散層17を形成する領域とに開口を有するレジストパターンを形成し、このレジストパターン、ゲート電極9及びリセットゲート3をマスクとして用いて、砒素イオンを、10〜100keVの加速エネルギー、1×1015〜1×1016cm-2程度のドーズでイオン注入し、熱処理を行って、開口9a直下に、ゲート電極9に対して自己整合的に浮遊拡散層6を形成するとともに、リセットドレイン領域4と、検出用MOSFET5のソース/ドレイン領域となる拡散層17とを形成する。
【0048】
その後、得られた半導体基板11上全面に、膜厚1000nm程度のBPSGからなる層間絶縁膜14を形成し、浮遊拡散層6及びその周辺領域上の層間絶縁膜14にコンタクトホール7を形成する。コンタクトホール7を含む層間絶縁膜14上に、アルミニウム膜を形成し、所望の形状にパターニングして、浮遊拡散層6及びゲート電極9とに接続する配線8を形成する。
このように、検出用MOSFET5のゲート電極9が、第1層目の導電材料膜により形成され、水平出力ゲート2とリセットゲート3が、第2層目の導電材料膜により形成されることによってゲート電極9上にオーバーラップしているため、電荷検出領域6aの面積を低減することができる。その結果、電荷検出領域6aと半導体基板11との間の接合容量を低減し、FD6の信号電荷を高感度に検出することができるとともに、電荷転送領域1からFD6への転送及びFD6からリセットドレイン領域4への転送を迅速かつ高効率にすることができる。
【0049】
第2の実施形態
この実施の形態のCCDは、図2(a)及び(b)に示すように、検出用MOSFET25のゲート電極が、1層目ゲート電極29と2層目ゲート電極30とからなり、1層目ゲート電極29は、電荷転送路15上においてゲート絶縁膜12を介して配置し、2層目ゲート電極30は、電荷転送路15上においてゲート絶縁膜12及び第2ゲート絶縁膜13を介して配置しており、水平出力ゲート2のみが1層目ゲート電極29上にオーバーラップしている以外は、実質的に実施の形態1のCCDと同様である。
【0050】
このCCDは、以下のように形成することができる。
【0051】
まず、P型半導体基板上に、膜厚10〜100nm程度のシリコン酸化膜からなるゲート絶縁膜12を形成し、その上に、膜厚100〜500nm程度のポリシリコン膜を形成する。フォトリソグラフィ及びエッチング工程により、ポリシリコン膜をパターニングして、開口9aの一部を形成するゲート電極29を形成する。
【0052】
次いで、得られた半導体基板11上全面に、膜厚10〜100nm程度のシリコン酸化膜からなる第2ゲート絶縁膜13を形成し、その上に、膜厚100〜500nm程度のポリシリコン膜を形成する。このポリシリコン膜を、上記と同様の方法でゲート電極29の一部を被覆するようにパターニングして、ゲート電極30、出力ゲート2及びリセットゲート23を形成する。
【0053】
続いて、ゲート電極29、30により形成される開口9a及びその周辺と、リセットドレイン領域4を形成する領域と、検出用MOSFET25のソース/ドレイン領域となる拡散層17を形成する領域とに開口を有するレジストバターンを形成し、このレジストバターン、ゲート電極29、30及びリセットゲート23をマスクとして用いて、砒素イオンを、10〜100keVの加速エネルギー、1×1015〜1×1016cm-2程度のドーズでイオン注入し、熱処理を行って、開口9a直下に、ゲート電極29、30に対して自己整合的に浮遊拡散層6を形成するとともに、リセットドレイン領域4と、検出用MOSFET25のソース/ドレイン領域となる拡散層17とを形成する。
【0054】
その後、得られた半導体基板11上全面に、膜厚1000nm程度のBPSGからなる層間絶縁膜14を形成し、浮遊拡散層6及びその周辺領域上の層間絶縁膜14にコンタクトホール7を形成する。コンタクトホール7を含む層間絶縁膜14上に、アルミニウム膜を形成し、所望の形状にパターニングして、浮遊拡散層6及びゲート電極29、30とに接続する配線8を形成する。
【0055】
このように、検出用MOSFET25の1層目ゲート電極29が、第1層目の導電材料膜により形成され、2層目ゲート電極30、水平出力ゲート2及びリセットゲート3が、第2層目の導電材料膜により形成されることによって1層目ゲート電極29上に水平出力ゲート2がオーバーラップしているため、電荷検出領域6aの面積を低減することができる。その結果、電荷検出領域6aと半導体基板11との間の接合容量を低減し、FD6の信号電荷を高感度に検出することができるとともに、電荷転送領域1からFD6への転送及びFD6からリセットドレイン領域4への転送を迅速かつ高効率にすることができる。
【0056】
【発明の効果】
本発明によれば、電荷検出領域上にまで延設されたゲート電極が、少なくともその一部が出力ゲート及び/又はリセットゲートに第2ゲート絶縁膜を介して被覆されているため、ゲート電極間隔をなくすことができ、よって電荷検出領域の面積を低減できる。その結果、電荷検出領域と半導体基板との接合容量を減少することができ、浮遊拡散層の信号電荷を高感度に検出することができる。さらに、電荷転送領域から浮遊拡散層への転送距離及び浮遊拡散層からリセットドレイン領域ヘの転送距離を短くすることができ、高効率に転送することができる。
【0057】
また、本発明の固体撮像装置の製造方法によれば、電荷転送部などで2層以上のゲート電極にて製造されるが、ゲート電極を形成する工程を追加することなく、従来と同様の工程で製造することができる。また、浮遊拡散層をゲート電極の開口部下方に形成して、自己整合的に形成することができるため、浮遊拡散層の位置合わせマージンをなくすことができる。
【0058】
さらに、MOSFETを構成するゲート電極を、従来と同様に形成することができ、トランジスタ、ひいては固体撮像装置の特性を確保することが可能となる。
【0059】
また、ゲート電極の開口部上方に位置するようにコンタクトホールを形成し、コンタクトホールに配線を形成する場合には、浮遊拡散層とコンタクトホールとを自己整合的に形成することができ、位置合わせマージンをなくすことができ、固体撮像装置の縮小化に有利となる。
【図面の簡単な説明】
【図1】(a)は本発明の固体撮像装置の実施の形態を示す要部の概略平面図であり、(b)は(a)のB−B線断面図である。
【図2】(a)は本発明の固体撮像装置の別の実施の形態を示す要部の概略平面図であり、(b)は(a)のB−B線断面図である。
【図3】(a)は従来の固体撮像装置を示す要部の概略平面図であり、(b)は(a)のB−B線断面図である。
【符号の説明】
1 電荷転送領域
2 水平出力ゲート
3、23 リセットゲート
4 リセットドレイン領域
5、25 検出用MOSトランジスタ5
6 浮遊拡散層
6a 電荷検出領域
7 コンタクトホール
8 配線
9 ゲート電極
9a 開口
11 半導体基板
12 ゲート絶縁膜
13 第2ゲート絶縁膜
14 層間絶縁膜
15 電荷転送路
16 転送部
17 拡散層
29 1層目ゲート電極
30 2層目ゲート電極
Claims (6)
- 第1導電型の半導体基板表面に形成された第2導電型の電荷転送領域及びリセットドレイン領域、該電荷転送領域及びリセットドレイン領域間に配置し、その表面に浮遊拡散層を有する電荷検出領域と、前記半導体基板上にゲート絶縁膜を介して形成され、前記電荷転送領域からの電荷信号を浮遊拡散層へ転送する出力ゲートと、前記半導体基板上にゲート絶縁膜を介して形成され、前記浮遊拡散層から電荷信号をリセットドレイン領域へ転送するリセットゲートとからなる転送部及び、
前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極とソース/ドレイン領域とからなり、前記浮遊拡散層の電位変化を検出する検出用トランジスタを備えた固体撮像装置であって、
前記ゲート電極が、前記電荷検出領域上にまで延設されるとともに、少なくともその一部が出力ゲート及び/又はリセットゲートに第2ゲート絶縁膜を介して被覆され、さらに浮遊拡散層上に開口を有してなることを特徴とする固体撮像装置。 - 前記ゲート電極が、1層目ゲート電極及び2層目ゲート電極から構成されかつ浮遊拡散層上に開口を有し、前記2層目ゲート電極は、検出用トランジスタから電荷検出領域上にまで延設されて該電荷検出領域の一部を覆い、前記1層目ゲート電極は、電荷検出領域の残りの部分を覆いかつ2層目ゲート電極と少なくとも一部が接触し、更に第2ゲート絶縁膜を介して出力ゲート又はリセットゲートで被覆されてなる請求項1に記載の固体撮像装置。
- 請求項1に記載の固体撮像装置を製造する方法において、
前記ゲート電極を、第1導電型の半導体基板上にゲート絶縁膜を介して形成した第1の導電材料膜を所望の形状にパターニングして、開口を有するように形成し、
出力ゲート及びリセットゲートを、得られた半導体基板上に第2ゲート絶縁膜を介して形成した第2の導電材料膜をパターニングして、前記ゲート電極の一部を被覆するように形成し、
前記浮遊拡散層を、前記ゲート電極に形成された開口を通して半導体基板上に第2導電型のイオン注入することにより、該開口下にゲート電極に対して自己整合的に形成することを特徴とする固体撮像装置の製造方法。 - 請求項2に記載の固体撮像装置の製造方法において、
前記1層目ゲート電極を、第1導電型の半導体基板上の電荷検出領域にゲート絶縁膜を介して形成された第1の導電材料膜をパターニングして、該電荷検出領域の一部を覆いかつ開口の一部を形成する形状で形成し、
前記第2ゲート絶縁膜を、1層目ゲート電極上の少なくとも出力ゲート又はリセットゲートにより被覆されるべき領域に形成し、
前記2層目ゲート電極を、得られた半導体基板上に形成された第2の導電材料膜をパターニングして、検出用トランジスタから電荷検出領域上にまで延びて該電荷検出領域の残りの部分を覆って前記1層目ゲート電極と少なくとも一部が接触するとともに、該1層目ゲート電極により形成された開口の一部と共に1つの開口を形成する開口の残りの一部を形成する形状で形成し、
前記出力ゲート及びリセットゲートを、前記第2の導電材料膜から前記2層目ゲート電極の形成と同時に、1層目ゲート電極の一部を第2ゲート絶縁膜を介して被覆するように形成し、
前記浮遊拡散層を、前記1層目及び2層目ゲート電極により形成された開口を通して半導体基板上に第2導電型のイオン注入することにより、該開口下にゲート電極に対して自己整合的に形成することを特徴とする固体撮像装置の製造方法。 - 第1の導電材料膜及び第2の導電材料膜が同じ導電材料の膜である請求項4に記載の固体撮像装置の製造方法。
- 得られた半導体基板上に層間絶縁膜を形成し、開口上の層間絶縁膜にコンタクトホールを形成し、該コンタクトホールに配線を形成して、浮遊拡散層とゲート電極とを接続する請求項3〜5のいずれか1項に記載の固体撮像装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001397734A JP3781675B2 (ja) | 2001-12-27 | 2001-12-27 | 固体撮像装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001397734A JP3781675B2 (ja) | 2001-12-27 | 2001-12-27 | 固体撮像装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003197892A JP2003197892A (ja) | 2003-07-11 |
JP3781675B2 true JP3781675B2 (ja) | 2006-05-31 |
Family
ID=27603432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001397734A Expired - Lifetime JP3781675B2 (ja) | 2001-12-27 | 2001-12-27 | 固体撮像装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3781675B2 (ja) |
-
2001
- 2001-12-27 JP JP2001397734A patent/JP3781675B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003197892A (ja) | 2003-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100684870B1 (ko) | 씨모스 이미지 센서 및 그 형성 방법 | |
US7772624B2 (en) | Image sensors and methods of fabricating same | |
JP3723124B2 (ja) | 固体撮像装置 | |
US10026775B2 (en) | Method of manufacturing semiconductor device utilizing different mask thicknesses to form gate electrodes over different semiconductor regions | |
US9111829B2 (en) | Color-optimized image sensor | |
US10115751B2 (en) | Semiconductor device | |
US7045380B2 (en) | CMOS image sensor and method of fabricating the same | |
US20180070041A1 (en) | Solid-state image sensor, method of manufacturing the same, and camera | |
JP4449106B2 (ja) | Mos型固体撮像装置及びその製造方法 | |
US9608033B2 (en) | Solid-state image sensor, method of manufacturing the same, and camera | |
US10056420B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3781675B2 (ja) | 固体撮像装置及びその製造方法 | |
US6995349B2 (en) | Solid-state image pickup device and method for manufacturing the same | |
US7687306B2 (en) | CMOS image sensor and method for manufacturing the same | |
JP2003124451A (ja) | 電荷結合素子におけるブルーミング防止構造の生成方法 | |
KR100872290B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
KR100790233B1 (ko) | 이미지센서 제조 방법 | |
JP4815769B2 (ja) | 固体撮像装置及びその製造方法 | |
JP2006228762A (ja) | 電荷転送素子及びその製造方法 | |
JP4378997B2 (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
JPH06120476A (ja) | 固体撮像装置の製造方法 | |
JP2004119794A (ja) | 固体撮像素子の製造方法 | |
JP2005353684A (ja) | 固体撮像素子及びその製造方法 | |
JPH07122721A (ja) | 固体撮像素子およびその製造方法 | |
JP2005044850A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060307 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |