JP3781002B2 - Tape carrier for semiconductor device and method for manufacturing tape carrier for semiconductor device - Google Patents
Tape carrier for semiconductor device and method for manufacturing tape carrier for semiconductor device Download PDFInfo
- Publication number
- JP3781002B2 JP3781002B2 JP2002342783A JP2002342783A JP3781002B2 JP 3781002 B2 JP3781002 B2 JP 3781002B2 JP 2002342783 A JP2002342783 A JP 2002342783A JP 2002342783 A JP2002342783 A JP 2002342783A JP 3781002 B2 JP3781002 B2 JP 3781002B2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- semiconductor device
- copper
- insulating film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体チップを搭載して半導体パッケージを構成するための半導体装置用テープキャリアに関し、特にCOF(Chip on Film)と称する折り曲げ性を有する半導体装置用テープキャリアおよび半導体装置用テープキャリアの製造方法に関する。
【0002】
【従来の技術】
従来のCOFと称する折り曲げ性を有する半導体装置用テープキャリアであるTAB(Tape Automated Bonding)テープの製造工程においては、2層構造の銅付き絶縁フィルムの厚さが40μm程度に薄くなると、パーフォレーションホール(送り穴)の支持による次工程への搬送時に、絶縁フィルムに皺や部分的な折れが発生するため、TABテープの搬送が困難となっていた。
【0003】
そこで、図8(a)のTABテープの幅方向の断面図に示すように、絶縁フィルム2の上に、銅配線パターン層となる銅層1が形成された構成において、絶縁フィルム2の下面に補強テープ3を貼り付ける。次に、図示せぬフォトレジストをコーティングしてベークしたのち露光現像を行い、銅層1をエッチングすることによって、図8(b)に示すように、銅配線パターン層1aを形成する。そして、LSIのフリップチップ接続用の錫メッキを施し、フォトレジストを除去したのち錫メッキをベークして、図8(c)に示すように錫メッキ層4を形成し、更に、熱硬化型のソルダレジスト5を印刷で塗布し、ソルダレジスト5を熱処理によって硬化させる。つまり、絶縁フィルム2の皺や部分的な折れを無くすために、補強テープ3を貼り付けることによって、TABテープ全体の増強を図っていた。(例えば、特許文献1参照。)。
【0004】
【特許文献1】
特開2000−223795号公報
【0005】
【発明が解決しようとする課題】
しかし、従来のTABテープにおいては、図9(a)に示すように、銅層1をエッチングして銅配線パターン層1aを形成した際に、銅層1の一部が無くなるので、TABテープの各層の熱膨張伸縮量に差が生じることにより各層間に働く力のバランスが崩れ、TABテープに反りが生じる。このように反りが生じると、次工程への搬送が困難となり、製品の歩留まりが低下するという問題がある。
【0006】
また、図9(b)に示すように、銅配線パターン層1a上並びに絶縁フィルム2上に錫メッキ層4を介して熱硬化型のソルダレジスト5を形成し、このソルダレジスト5を熱処理によって硬化させる際に、熱による反りが生じ、次工程への搬送が困難となり、また、次工程におけるTABテープ加工処理の作業効率およびTABテープの寸法品質が低下するという問題がある。
【0007】
本発明は、かかる点に鑑みてなされたものであり、銅配線パターン層形成時の反りと熱硬化型ソルダレジストの熱硬化時の反りを無くすことによって、製品を次工程へ搬送する際の歩留まりを向上させることができ、次工程における製品加工処理の作業効率および製品の寸法品質を向上させることができる半導体装置用テープキャリアを提供することを目的とする。
【0008】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体装置用テープキャリアは、絶縁フィルム上に、銅配線パターンを形成するための銅層が形成された半導体装置用テープキャリアにおいて、前記絶縁フィルムの下面に、貫通した穴が予め形成された補強テープを貼り合わせており、前記穴は、テープ幅に沿った略直線上に複数配列されていると共に、前記穴は、前記銅配線のパターンニングにより前記銅層の一部がなくなった領域の下方又は下方近傍領域に配置されるており、前記補強テープは180℃×2時間以上で変形しない耐熱性を有することを特徴としている。
【0009】
本発明の半導体装置用テープキャリアの製造方法は、絶縁フィルム上に形成された銅層をエッチングすることにより銅配線パターンを形成し、前記銅配線パターン上に熱硬化型ソルダレジストを形成する半導体装置用テープキャリアの製造方法において、前記絶縁フィルムの下面に、貫通した穴が予め形成された補強テープを貼り合わせるにあたり、前記穴は、テープ幅に沿った略直線上に複数配列されていると共に、前記穴は、前記銅配線のパターンニングにより前記銅層の一部がなくなった領域の下方又は下方近傍領域に配置されており、前記補強テープは180℃×2時間以上で変形しない耐熱性を有することを特徴としている。
【0010】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【0011】
(実施の形態)
図1は、本発明の実施の形態に係るTABテープの構成を示し、(a)はTABテープのパーフォレーションホール間の一部平面図、(b)はTABテープのパーフォレーションホール間をその幅方向に切断した際の断面図である。
【0012】
このTABテープは、絶縁フィルム2上に銅層1が形成された構成において、絶縁フィルム2の下面に、貫通した複数の穴6aが形成された補強テープ6を貼り付けて構成する点に特徴を有する。但し、図1は、TABテープの両端部に設けられるパーフォレーションホールの内側の部分、即ち、実際に半導体チップを搭載して半導体パッケージを構成するために使用されるテープ幅B1の部分を示している。
【0013】
また、各穴6aは、テープ幅B1の中央および、その中央から所定長離れた両側の位置に形成され、このような幅B1方向の配置で、TABテープの長手方向に沿って所定間隔で形成されている。また、各穴6aは、補強テープ6に予め形成される。
【0014】
このように穴6aが形成された補強テープ6を、絶縁フィルム1の下面に貼り付けることによって、従来問題となっていたTABテープの反りを無くすことができる。この理由を説明する。
【0015】
図2に示すように、一般的に、2枚の金属板11と12を貼り合わせた片持型バイメタルの曲率変化1/Rは、1/R≒2D/L2で表すことができる。但し、Dは先端偏位量、Lは曲がり部分の長さである。
【0016】
図3(a)に示すように、銅層1と絶縁フィルム2とを貼り付けた構成では、銅層1(指数1とする)と絶縁フィルム2(指数2とする)との厚さ比をm=h1/h2、弾性係数比をn=E1/E2、全厚さをh=h1+h2とおけば、曲率変化は、
1/R={6(α1−α2)(1+m)2A}/h{3(1+m)2+(1+mn)(m2+1/mn)}
となる。但し、αは熱膨張係数、Aは熱収縮率である。
【0017】
ここで、銅層1が、厚さh=8μm、弾性係数E=80000、熱膨張係数α=16ppm/℃、熱収縮率A=0%であるとする。また、絶縁フィルム2に住友金属鉱山製のカプトンENを用い、このカプトンEN層2が、厚さh=38μm、弾性係数E=5000、熱膨張係数α=16ppm/℃、熱収縮率A=−0.02%であるとする。
【0018】
この場合、両者1,2の熱収縮によるゆがみ熱応力σは、
σ1=E1(ε−A1×B)
σ2=E2(ε−A2×B)
となる。但し、εは熱膨張量、Bはテープ幅である。
【0019】
図3(b)に示すように、上記特性の場合、カプトンEN層2が熱収縮率A=−0.02%と極端に小さいので、加熱によって収縮し、僅かに反る。
【0020】
一方、図4(a)に示すように、カプトンEN層2の下面に、穴の開いていない補強テープ16を貼り付けた場合に、その補強テープ16が、厚さh=57μm、弾性係数E=4000、熱膨張係数α=17ppm/℃、熱収縮率A=−2.0%であるとする。但し、この場合、上記と同じ銅層1とカプトンEN層2との特性は近いので、一体のものとみなす。この場合、図4(b)に示すように、補強テープ16が熱収縮率A=−2.0%と大きいので、加熱によって収縮し、過大に反る。
【0021】
この場合、図1に示した補強テープ6が、穴6aの開いていない補強テープ16であるとすると、その補強テープ実質幅B2はテープ幅B1と同じなので、TABテープ全体の反り(曲率の比率)はB2/B1=1.0となる。
【0022】
また、図1に示す穴6aの開いた補強テープ6であって、その穴6aの部分の長さをテープ幅方向の略直線上でテープ幅B1から差し引いた補強テープ実質幅B2=B2a+B2b+B2c+B2dが、全体の50%であるとすると、TABテープ全体の反りはB2/B1=0.5と小さくなる。
【0023】
また、補強テープ実質幅B2が全体の40%であるとすると、TABテープ全体の反りはB2/B1=0.4と小さくなる。補強テープ実質幅B2が全体の20%であるとすると、TABテープ全体の反りはB2/B1=0.2と更に小さくなる。
【0024】
このことから、図5(a)に示すように、銅層1をエッチングして銅配線パターン層1aを形成した際に銅層1の一部が無くなっても、この無くなった領域の下方又は下方近傍領域に穴6aがあれば、その下方又は下方近傍領域には補強テープ6が存在しないことと同じとなるので、TABテープの各層間で働く力のバランスが崩れることが無くなり、TABテープに反りが生じなくなる。
【0025】
また、図5(b)に示すように、銅配線パターン層1a上並びに絶縁フィルム2上に錫メッキ層4を介して熱硬化型のソルダレジスト5を形成し、このソルダレジスト5を熱処理によって硬化させる際に、従来は熱による反りが生じていた。しかし、本実施の形態では上記の様に、エッチングにより銅層1の一部が無くなった領域の下方又は下方近傍領域に穴6aが存在するので、TABテープの各層間で働く力のバランスが熱によって崩れることが無くなり、TABテープに反りが生じなくなる。
【0026】
従って、TABテープを次工程へ搬送する際の歩留まりを向上させることができ、次工程におけるTABテープ加工処理の作業効率およびTABテープの寸法品質を向上させることができる。
【0027】
また、補強テープ6は、180℃×2時間以上で変形しない耐熱性を有することが好ましい。これは、ソルダレジスト5の熱処理に耐えうるためである。
【0028】
また、銅層1の厚さは、0.2μm〜25μmとするのが良い。この理由は、2層構造のCu付き絶縁フィルム2において、銅層1の厚さが0.2μmは、スパッタリングによる最小製膜の厚さである。また、25μmの厚さは、微細配線のピッチ60μm(銅配線幅:30μm、スペース:30μm)の形成の限界である。25μm以上であると、微細配線のピッチ60μmを形成する際に、配線の欠け、細り、太り等の欠陥が少なく、歩留まり良く形成することが不可能になるためである。
【0029】
次に、このような原理で実際にTABテープを形成した第1の実施例を説明する。
【0030】
絶縁フィルム2に住友金属鉱山製の厚さ38μmのカプトンENを用い、銅層1に厚さ8μmの銅メッキ品を用い、補強テープ6にファナック製の厚さ50μmのNT−50(製品名)を用いた。なお、各々の幅は540mmであるとする。
【0031】
まず、補強テープNT−50に金型を利用して、上記で説明したように穴6aを連続的に開けた。次に、ロールラミネータによって、カプトンENに銅メッキ品を貼り合わせた後に、カプトンENに、穴6aを開けた補強テープNT−50を貼り合わせ、使用する幅105mmに裁断した。
【0032】
次に、パーフォレーションホールを開け、フォトレジストをコーティングしてベークしたのち露光現像を行い、銅メッキ品をエッチングすることによって、銅配線パターン層1aを形成し、LSIのフリップチップ接続用の錫メッキを施した。そのエッチングにおいて、TABテープの反りは生じなかった。
【0033】
ここで、比較のため、穴6aの開いてない補強テープNT−50を用い同様の処理を行った結果、TABテープに多少の反りが生じたが、次工程への搬送はできた。
【0034】
次に、フォトレジストを除去したのち錫メッキをベークして錫メッキ層4を形成し、更に、熱硬化型のソルダレジスト5を印刷で塗布し、ソルダレジスト5を熱処理(150℃×1時間)によって硬化させた。この熱処理においてもTABテープの反りは生じなかった。これによって、TABテープを次工程へ搬送する際の歩留まりを向上させることができ、次工程におけるTABテープ加工処理の作業効率およびTABテープの寸法品質を向上させることができた。
【0035】
一方、比較のための穴6aの開いてない補強テープNT−50を用いたものでは筒状に変形が生じ、搬送が不可能となった。
【0036】
次に、第2の実施例として、絶縁フィルム2に住友金属鉱山製の25μmのユーピレックスSを用い、銅層1に厚さ8μmの銅メッキ品を用い、補強テープ6に河村産業製の50μmの耐熱裏打ち品名KT−508ZZを用いた。なお、各々の幅は540mmであるとする。
【0037】
まず、補強テープKT−508ZZに金型を利用して、上記で説明したように穴6aを連続的に開けた。次に、ロールラミネータによって、ユーピレックスSに銅メッキ品を貼り合わせた後に、ユーピレックスSに、穴6aを開けた補強テープKT−508ZZを貼り合わせ、使用する幅105mmに裁断した。
【0038】
次に、パーフォレーションホールを開け、フォトレジストをコーティングしてベークしたのち露光現像を行い、銅メッキ品をエッチングすることによって、銅配線パターン層1aを形成し、錫メッキを施した。そのエッチングにおいて、TABテープの反りは生じなかった。
【0039】
ここで、比較のため、穴6aの開いてない補強テープNT−50を用い同様の処理を行った結果、TABテープに反りが生じ、次工程への搬送に悪影響がでた。
【0040】
次に、フォトレジストを除去したのち錫メッキをベークして錫メッキ層4を形成し、更に、熱硬化型のソルダレジスト5を印刷で塗布し、ソルダレジスト5を熱処理(150℃×1時間)によって硬化させた。この熱処理においてもTABテープの反りは生じなかった。これによって、TABテープを次工程へ搬送する際の歩留まりを向上させることができ、次工程におけるTABテープ加工処理の作業効率およびTABテープの寸法品質を向上させることができた。
【0041】
一方、比較のための穴6aの開いてない補強テープKT−508ZZを用いたものでは筒状に変形が生じ、搬送が不可能となった。
【0042】
この他の応用例として、図6に示すように、大小の楕円径の穴6b,6cをランダムに開けた補強テープ6を用いても、上記実施の形態と同様の効果を得ることができる。
【0043】
また、図7(a)および(b)に示すように、TABテープのパーフォレーションホール8の近傍に銅配線パターン層1aを残す場合、図7(c)および(d)に示すように、銅配線パターン層1aを残さない場合、いずれの場合にも上記実施の形態と同様の効果を得ることができる。
【0044】
【発明の効果】
以上説明したように、本発明では、前記絶縁フィルムの下面に、貫通した穴が予め形成された補強テープを貼り合わせており、前記穴は、テープ幅に沿った略直線上に複数配列されていると共に、前記穴は、前記銅配線のパターンニングにより前記銅層の一部がなくなった領域の下方又は下方近傍領域に配置されており、前記補強テープは180℃×2時間以上で変形しない耐熱性を有する補強テープを貼り合わせた。
【0045】
これによって、銅層をエッチングして銅配線パターンを形成した際に銅層の一部が無くなっても、この無くなった領域の下方又は下方近傍領域に穴があれば、その下方又は下方近傍領域には補強テープが存在しないことと同じとなるので、テープの各層間で働く力のバランスが崩れることが無くなり、テープに反りが生じなくなる。また、銅配線パターン上並びに絶縁フィルム上に錫メッキ層を介して熱硬化型のソルダレジストを形成し、このソルダレジストを熱処理によって硬化させる際に、従来は熱による反りが生じていたが、本発明では、銅層の一部が無くなった領域の下方又は下方近傍領域に穴が存在するので、テープの各層間で働く力のバランスが熱によって崩れることが無くなり、テープに反りが生じなくなる。従って、テープを次工程へ搬送する際の歩留まりを向上させることができ、次工程におけるテープ加工処理の作業効率およびテープの寸法品質を向上させることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態に係るTABテープの構成を示し、(a)はTABテープのパーフォレーションホール間の一部平面図、(b)はTABテープのパーフォレーションホール間をその幅方向に切断した際の断面図である。
【図2】 一般的な2枚の金属板を貼り合わせた片持型バイメタルの曲率変化を説明するための図である。
【図3】 絶縁フィルム上に銅層を形成した際のTABテープの反りを説明するための図である。
【図4】 銅層が形成された絶縁フィルムの下に補強テープを貼り合わせた際のTABテープの反りを説明するための図である。
【図5】 (a)は銅配線パターン層が形成された絶縁フィルムの下に複数の穴を形成した補強テープを貼り合わせた際の断面図、(b)は(a)の構成にさらに銅配線パターン層上に錫メッキ層を形成し、この上に熱硬化型のソルダレジストを形成した際の断面図である。
【図6】 絶縁フィルムの下に、大小の楕円形状の穴を形成した補強テープを貼り合わせたTABテープの構成を示す図である。
【図7】 (a)および(b)はパーフォレーションホールの近傍に銅層を残した場合、(c)および(d)は残さない場合を示す図である。
【図8】 従来の補強テープを貼り付けたTABテープ製造時の構成を示す断面図である。
【図9】 従来の銅配線パターン層形成時および熱硬化型ソルダレジストの熱硬化時のTABテープの反りを説明するための図である。
【符号の説明】
1 銅層
1a 銅配線パターン層
2 絶縁フィルム
4 錫メッキ層
5 熱硬化型のソルダレジスト
3,6,16 補強テープ
6a,6b,6c 穴
8 パーフォレーションホール
11,12 金属板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device tape carrier for mounting a semiconductor chip to form a semiconductor package, and particularly to a semiconductor device tape carrier having a bendability called COF (Chip on Film) and manufacturing of the semiconductor device tape carrier. Regarding the method .
[0002]
[Prior art]
In the manufacturing process of a TAB (Tape Automated Bonding) tape, which is a conventional tape carrier for a semiconductor device having a bending property called COF, when the thickness of the insulating film with copper having a two-layer structure is reduced to about 40 μm, a perforation hole ( At the time of transport to the next process by supporting the feed holes), wrinkles and partial creases occur in the insulating film, making it difficult to transport the TAB tape.
[0003]
Therefore, as shown in the cross-sectional view in the width direction of the TAB tape in FIG. 8A, in the configuration in which the
[0004]
[Patent Document 1]
Japanese Patent Laid-Open No. 2000-223795
[Problems to be solved by the invention]
However, in the conventional TAB tape, as shown in FIG. 9A, when the copper wiring pattern layer 1a is formed by etching the
[0006]
Further, as shown in FIG. 9B, a
[0007]
The present invention has been made in view of the above points, and by eliminating the warp at the time of forming the copper wiring pattern layer and the warp at the time of thermosetting of the thermosetting solder resist, the yield at the time of transporting the product to the next process. An object of the present invention is to provide a tape carrier for a semiconductor device that can improve the working efficiency of product processing in the next process and the dimensional quality of the product.
[0008]
[Means for Solving the Problems]
In order to solve the above problems, a tape carrier for a semiconductor device according to the present invention is a tape carrier for a semiconductor device in which a copper layer for forming a copper wiring pattern is formed on an insulating film, on the lower surface of the insulating film. has bonded to reinforcing tapes through-hole formed in advance, the holes, as well are arrayed substantially on a straight line along the tape width, the holes, the copper by patterning of the copper wiring The reinforcing tape is disposed in a region below or near the region where a part of the layer disappears, and the reinforcing tape has heat resistance that does not deform at 180 ° C. × 2 hours or more .
[0009]
A method of manufacturing a tape carrier for a semiconductor device according to the present invention includes forming a copper wiring pattern by etching a copper layer formed on an insulating film, and forming a thermosetting solder resist on the copper wiring pattern. In the method for manufacturing a tape carrier, when the reinforcing tape having a through hole formed in advance is bonded to the lower surface of the insulating film, a plurality of the holes are arranged on a substantially straight line along the tape width, The hole is disposed below or near a region where the copper layer is partially removed by patterning of the copper wiring, and the reinforcing tape has heat resistance that does not deform at 180 ° C. for 2 hours or more. It is characterized by that.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0011]
(Embodiment)
1A and 1B show the structure of a TAB tape according to an embodiment of the present invention, where FIG. 1A is a partial plan view between perforation holes of a TAB tape, and FIG. 1B is a width direction between perforation holes of a TAB tape. It is sectional drawing at the time of cut | disconnecting.
[0012]
This TAB tape is characterized in that, in the configuration in which the
[0013]
The holes 6a are formed at the center of the tape width B1 and at positions on both sides that are a predetermined distance away from the center, and are formed at predetermined intervals along the longitudinal direction of the TAB tape in such an arrangement in the width B1 direction. Has been. Each hole 6 a is formed in advance in the reinforcing
[0014]
By sticking the reinforcing
[0015]
As shown in FIG. 2, generally, the change in
[0016]
As shown to Fig.3 (a), in the structure which affixed the
1 / R = {6 (α1-α2) (1 + m) 2 A} / h {3 (1 + m) 2 + (1 + mn) (m 2 + 1 / mn)}
It becomes. However, (alpha) is a thermal expansion coefficient and A is a thermal contraction rate.
[0017]
Here, it is assumed that the
[0018]
In this case, the distortion thermal stress σ due to thermal contraction of both 1 and 2 is
σ1 = E1 (ε−A1 × B)
σ2 = E2 (ε−A2 × B)
It becomes. Where ε is the amount of thermal expansion and B is the tape width.
[0019]
As shown in FIG. 3B, in the case of the above characteristics, since the
[0020]
On the other hand, as shown in FIG. 4A, when the reinforcing
[0021]
In this case, if the reinforcing
[0022]
Further, in the reinforcing
[0023]
Further, assuming that the reinforcing tape substantial width B2 is 40% of the whole, the warp of the entire TAB tape is as small as B2 / B1 = 0.4. When the reinforcing tape substantial width B2 is 20% of the whole, the warp of the entire TAB tape is further reduced to B2 / B1 = 0.2.
[0024]
Therefore, as shown in FIG. 5A, even when a part of the
[0025]
Further, as shown in FIG. 5B, a thermosetting solder resist 5 is formed on the copper wiring pattern layer 1a and the insulating
[0026]
Therefore, the yield when the TAB tape is conveyed to the next process can be improved, and the work efficiency of the TAB tape processing in the next process and the dimensional quality of the TAB tape can be improved.
[0027]
Moreover, it is preferable that the
[0028]
The thickness of the
[0029]
Next, a first embodiment in which a TAB tape is actually formed according to such a principle will be described.
[0030]
Sumitomo Metal Mining 38 μm thick Kapton EN is used for the insulating
[0031]
First, using the mold for the reinforcing tape NT-50, the holes 6a were continuously formed as described above. Next, after a copper-plated product was bonded to Kapton EN by a roll laminator, reinforcing tape NT-50 having holes 6a was bonded to Kapton EN and cut to a width of 105 mm to be used.
[0032]
Next, a perforation hole is opened, a photoresist is coated and baked, followed by exposure and development. By etching the copper plating product, a copper wiring pattern layer 1a is formed, and tin plating for flip chip connection of LSI is performed. gave. In the etching, the TAB tape did not warp.
[0033]
Here, for comparison, the same processing was performed using the reinforcing tape NT-50 having no holes 6a. As a result, the TAB tape was slightly warped, but could be conveyed to the next step.
[0034]
Next, after removing the photoresist, the tin plating is baked to form a tin plating layer 4, and further, a thermosetting solder resist 5 is applied by printing, and the solder resist 5 is heat treated (150 ° C. × 1 hour). Cured by Even in this heat treatment, the TAB tape did not warp. As a result, the yield when transporting the TAB tape to the next process can be improved, and the work efficiency of the TAB tape processing in the next process and the dimensional quality of the TAB tape can be improved.
[0035]
On the other hand, in the case of using the reinforcing tape NT-50 having no hole 6a for comparison, the tube was deformed and could not be conveyed.
[0036]
Next, as a second embodiment, 25 μm Iupirix S made by Sumitomo Metal Mining is used for the insulating
[0037]
First, using the mold for the reinforcing tape KT-508ZZ, the holes 6a were continuously formed as described above. Next, after a copper-plated product was bonded to Upilex S by a roll laminator, reinforcing tape KT-508ZZ having holes 6a was attached to Upilex S and cut to a width of 105 mm to be used.
[0038]
Next, a perforation hole was opened, a photoresist was coated and baked, and then exposure and development were performed. By etching the copper plating product, a copper wiring pattern layer 1a was formed, and tin plating was performed. In the etching, the TAB tape did not warp.
[0039]
Here, for comparison, as a result of performing the same processing using the reinforcing tape NT-50 having no holes 6a, warping occurred in the TAB tape, and the conveyance to the next process was adversely affected.
[0040]
Next, after removing the photoresist, the tin plating is baked to form a tin plating layer 4, and further, a thermosetting solder resist 5 is applied by printing, and the solder resist 5 is heat treated (150 ° C. × 1 hour). Cured by Even in this heat treatment, the TAB tape did not warp. As a result, the yield when transporting the TAB tape to the next process can be improved, and the work efficiency of the TAB tape processing in the next process and the dimensional quality of the TAB tape can be improved.
[0041]
On the other hand, in the case of using the reinforcing tape KT-508ZZ without the hole 6a for comparison, deformation occurred in a cylindrical shape, and conveyance was impossible.
[0042]
As another application example, as shown in FIG. 6, the same effect as in the above embodiment can be obtained even when a reinforcing
[0043]
Further, as shown in FIGS. 7A and 7B, when the copper wiring pattern layer 1a is left in the vicinity of the
[0044]
【The invention's effect】
As described above, in the present invention , a reinforcing tape having a through hole formed in advance is bonded to the lower surface of the insulating film, and a plurality of the holes are arranged on a substantially straight line along the tape width. And the hole is disposed in a region below or near the region where the copper layer is partially removed by patterning of the copper wiring, and the reinforcing tape is heat resistant so as not to be deformed at 180 ° C. × 2 hours or more. A reinforcing tape having a property was bonded.
[0045]
As a result, even if a portion of the copper layer disappears when the copper wiring pattern is formed by etching the copper layer, if there is a hole in the region below or below the lost region, the region below or below the region is removed. Since this is the same as the absence of the reinforcing tape, the balance of the forces acting between the layers of the tape is not lost, and the tape is not warped. In addition, when a thermosetting solder resist is formed on a copper wiring pattern and an insulating film via a tin plating layer, and this solder resist is cured by heat treatment, warping due to heat has conventionally occurred. In the invention, since there is a hole below or near the region where the copper layer is partially removed, the balance of the force acting between the layers of the tape is not broken by heat, and the tape is not warped. Therefore, the yield at the time of transporting the tape to the next process can be improved, and the work efficiency of the tape processing in the next process and the dimensional quality of the tape can be improved.
[Brief description of the drawings]
FIG. 1 shows a configuration of a TAB tape according to an embodiment of the present invention, where (a) is a partial plan view between perforation holes of the TAB tape, and (b) is a width direction between perforation holes of the TAB tape. It is sectional drawing at the time of cut | disconnecting.
FIG. 2 is a diagram for explaining a change in curvature of a cantilever type bimetal obtained by bonding two general metal plates.
FIG. 3 is a view for explaining warpage of a TAB tape when a copper layer is formed on an insulating film.
FIG. 4 is a view for explaining warpage of a TAB tape when a reinforcing tape is bonded under an insulating film on which a copper layer is formed.
5A is a cross-sectional view when a reinforcing tape having a plurality of holes is bonded to an insulating film on which a copper wiring pattern layer is formed, and FIG. 5B is a cross-sectional view of the structure of FIG. It is sectional drawing at the time of forming a tin plating layer on a wiring pattern layer and forming a thermosetting solder resist thereon.
FIG. 6 is a diagram showing a configuration of a TAB tape in which a reinforcing tape in which large and small elliptical holes are formed is bonded under an insulating film.
FIGS. 7A and 7B are diagrams showing a case where a copper layer is left in the vicinity of a perforation hole and FIGS. 7C and 7D are not left.
FIG. 8 is a cross-sectional view showing a configuration at the time of manufacturing a TAB tape to which a conventional reinforcing tape is attached.
FIG. 9 is a view for explaining warpage of the TAB tape at the time of conventional copper wiring pattern layer formation and thermosetting of a thermosetting solder resist.
[Explanation of symbols]
DESCRIPTION OF
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002342783A JP3781002B2 (en) | 2002-11-26 | 2002-11-26 | Tape carrier for semiconductor device and method for manufacturing tape carrier for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002342783A JP3781002B2 (en) | 2002-11-26 | 2002-11-26 | Tape carrier for semiconductor device and method for manufacturing tape carrier for semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004179325A JP2004179325A (en) | 2004-06-24 |
JP3781002B2 true JP3781002B2 (en) | 2006-05-31 |
Family
ID=32704740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002342783A Expired - Fee Related JP3781002B2 (en) | 2002-11-26 | 2002-11-26 | Tape carrier for semiconductor device and method for manufacturing tape carrier for semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3781002B2 (en) |
-
2002
- 2002-11-26 JP JP2002342783A patent/JP3781002B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004179325A (en) | 2004-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6479756B2 (en) | Flexible wiring substrate and its manufacturing method | |
KR100933346B1 (en) | Wiring substrate, semiconductor device and method of manufacturing same | |
JP2009224739A (en) | Multilayer wiring board and its manufacturing method | |
WO2009038950A2 (en) | Flexible circuit board, manufacturing method thereof, and electronic device using the same | |
EP0477981A2 (en) | Multi-layer circuit substrate having a non-planar shape, and a method for the manufacture thereof | |
JP3781002B2 (en) | Tape carrier for semiconductor device and method for manufacturing tape carrier for semiconductor device | |
JP3424523B2 (en) | TAB tape carrier and method of manufacturing the same | |
JP3210520B2 (en) | Thin film multilayer substrate | |
JP2004179326A (en) | Tape carrier for semiconductor device | |
JP3549180B2 (en) | Film carrier tape for mounting electronic components | |
JP3997629B2 (en) | TAB film carrier tape with reinforcing sheet | |
JP4883442B2 (en) | Circuit board, manufacturing method thereof, and semiconductor device | |
JP5184578B2 (en) | Printed wiring board | |
JPH06216493A (en) | Printed-wiring board and manufacture thereof | |
JP3105994B2 (en) | Manufacturing method of TAB | |
JP2008205172A (en) | Cof carrier tape, method of manufacturing cof carrier tape, and method of manufacturing cof semiconductor device | |
JPH09172041A (en) | Tape for tab, tab tape using it, and tab tape manufacturing method | |
JP3879259B2 (en) | TAB film carrier tape | |
JP2000031612A (en) | Wiring board | |
JP2006080440A (en) | Circuit board and semiconductor device | |
JP4930689B2 (en) | Manufacturing method of multilayer semiconductor package | |
JP3849315B2 (en) | Metal wiring board | |
JPWO2020175475A1 (en) | Printed wiring board | |
JP2001168149A (en) | Carrier tape and its manufacturing method | |
JP2004281947A (en) | Manufacturing method of film carrier tape for mounting electronic component and spacer tape |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060227 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |