JP3776113B2 - 液晶表示装置の駆動回路 - Google Patents

Description

本発明はスーパーツイスティッドネマチック液晶が備えられた液晶表示装置を高速に駆動する駆動回路に関する。

従来ツイスティッドネマチック（ＴＮ）又はスーパーツイスティッドネマチック（ＳＴＮ）液晶表示装置などの単純マトリクス方式液晶表示装置には、電圧平均化法とよばれる駆動方法が用いられてきた。この駆動方法では、走査線数をＮ、フレーム周期をＴとしたとき、選択期間にはＴ／Ｎ、非選択期間には（Ｎ−１）Ｔ／Ｎの時間が割り当てられる。即ち、１フレーム内に、Ｎ本中１本の選択パルスが存在し、他は、ＯＮ電圧の選択パルスの１／ｂの波高値をもつバイアス波で構成される印加波形で成り立っている。図５（ａ）のＡに印加波形を示した。横軸は時間、縦軸は電圧である。

この電圧平均化法においては、液晶がいわゆる実効値応答としての挙動を示すことが前提となっており、これにより所定のコントラスト比を得ることができる。図５（ｂ）のＣに実効値応答の様子を示す。横軸は時間、縦軸は液晶層の両側に偏光板を配置した際の透過光強度である。

ところが、端末におけるマウス表示やビデオ表示に対応できるような高速応答性を有する液晶材料を駆動する場合、上述の駆動方法を用いると、液晶分子の分子軸方向が電圧に対して追随しやすいため、図５（ｂ）のＢのように、光学応答波形がいわゆるピーク値応答的な挙動を示すようになり、実効値応答のＣからはずれるようになる。即ち、選択期間に立ち上がった光学応答波形が、非選択期間では保持できず、減衰の割合が大きくなるので、透過率の平均レベルが下がり、コントラスト比が低下するという問題点が生じる。

このような問題は、数百以上の高デューティのダイナミック駆動を行なう際にはいわゆる液晶材料の平均応答速度が１５０ｍｓｅｃ以下になると発生してくるが、特にダイナミック駆動における平均応答速度が１００ｍｓｅｃ以下の液晶材料において顕著である。

ここで、液晶表示装置における液晶材料の平均応答速度とは以下のように本明細書では定義する。即ち、充分時間が経過した時点でのＯＦＦ電圧での光透過度をＴ_OFF 、ＯＮ電圧での光透過度をＴ_ONとし、ＯＦＦ電圧からＯＮ電圧に切り替えた時刻をｔ₁ 、その後、光透過度Ｔが（Ｔ_ON−Ｔ_OFF ）×０．９＋Ｔ_OFF となる時刻をｔ₂ 、また、ＯＮ電圧からＯＦＦ電圧に切り替えた時刻をｔ₃ 、その後、光透過度Ｔが（Ｔ_ON−Ｔ_OFF ）×０．１＋Ｔ_OFF となる時刻をｔ₄ とすると、平均応答速度τは、
τ＝（（ｔ₄ −ｔ₃ ）＋（ｔ₂ −ｔ₁ ））／２
で表わされる。

ところで、T.N.Ruckmongathan は低電圧での駆動及び表示の均一性を実現するため、いわゆるＩＨＡＴ法を提案している（1988 International Display Research Conference）。その駆動方法は、

Ｎ本の行電極をそれぞれＭ本の行電極からなるＰ個（Ｐ＝Ｎ／Ｍ）のサブグループに分け、

任意の一つの列電極であって、選択されたサブグループの表示されるべきデータを、
［ｄ_kM+1，ｄ_kM+2・・・，ｄ_kM+M］；ｄ_kM+j＝０or１（ここで０はオフ、１はオンを表わす。また、ｋは選択されるサブグループに応じて０から（Ｐ−１）まで変化する）
なるＭビット語で表示し、

行電極の選択パターンを、
［ａ_kM+1，ａ_kM+2・・・，ａ_kM+M］；ａ_kM+j＝０or１
なる２^M （＝Ｑ）種類のＭビット語（ｗ₁ ，ｗ₂ ，・・・ｗ_Q ）で表示すると、以下に示すステップで駆動することを特徴とするものである。

（１）１番目の行電極のサブグループを選ぶ。
（２）行電極の選択パターンとして１番目のＭビット語ｗ₁ を選ぶ。
（３）選択されたサブグループの選択パターンとデータパターンとをビット毎に比較し、これらの排他的論理和の出力の和ｉを求める。
（４）上記の和ｉに対して、列電極の電圧をＶ_i と定める。
（５）マトリクスのそれぞれの列について独立にＶ_i を選ぶ。

（６）行電極と列電極とに同時に、列電極にはＶ_i を、行電極には行電極選択パターンの第１番目のｗ₁ を（選択されない行電極は接地され、選択された行電極は、０に対しては−Ｖ_r 、１に対しては＋Ｖ_r とする。）、時間Ｔの間、電圧印加する。
（７）新しい行電極の選択パターンｗ₂ が選ばれ、それに対応する列電極の電圧が（３）〜（５）の手順と同様に選ばれ、（６）と同様に列と行を同時に時間Ｔの間、電圧印加する。

（８）全ての２^M の行電極の選択パターンが選択されて、１サイクルが完成する。
（９）次の行電極のサブグループが選ばれ、上記（２）〜（８）のサイクルを連続する。

特に、
Ｖ_i ＝Ｖ₀ （２ｉ−Ｍ）／Ｍ
Ｖ_r ＝Ｖ₀ Ｎ^1/2 ／Ｍ
と選ぶと、電圧実効値のＯＮ／ＯＦＦ比を最大にできる。

このときのＯＮとＯＦＦの実効電圧の比は、
Ｖ_ON／Ｖ_OFF ＝（（Ｎ^1/2 ＋１）／（Ｎ^1/2 −１））^1/2
となり、従来より用いられている電圧平均化法におけるＶ_ON／Ｖ_OFF と等しくなる。したがって、コントラストも同等となる。また、マトリクスにおける各点灯部の電圧実効値が均一になるので、表示パターンによらず均一な表示が得られる。

ＩＨＡＴ法は、高速応答を示す液晶材料に適用した場合、必ずしも利点を生ずるわけではなく、また、そのような概念も示されていなく、液晶表示装置を高速に駆動する方法とは直接なんら関係のないものである。しかし、本発明者は、この方法に新規な改良を加えることにより、液晶表示装置の高速駆動に極めて適した駆動方法が得られることを新規に見出し、本発明に至ったものである。

本発明は前述の課題を解決すべくなされたものであり、
本発明の態様１は、高速応答性を示す液晶材料と、Ｎ本の行電極と、Ｌ本の列電極とが備えられた液晶パネルを駆動する駆動回路であって、前記Ｎ本の行電極が、Ｍ本（２≦Ｍ＜Ｎ）の行電極からなる複数のサブグループに分割され、サブグループ内の行電極に選択パターンが印加され、前記サブグループ内の複数の行電極が同時に選択され、パルス発生器と、Ｍ個のＲＡＭと、パルス発生器が出力するパルス列を用いてＲＡＭのアドレスを指定する信号を生成してＭ個のＲＡＭに対して並列に出力する列アドレスカウンタと、全てのサブグループが一回選択されたことを示す信号を生成するサブグループカウンタと、選択されるサブグループ内のＭ本の行電極に印加される選択パターンのデータを出力する行ステージカウンタと、Ｍ個のＲＡＭから読み出された表示データと行ステージカウンタのＭビットの出力との排他的論理和演算を行うとともに演算結果の加算処理を行う排他的論理和形成及び加算器と、列ドライバと、行ステージカウンタの出力とフレーム信号にもとづいて行電極に電圧を印加する行ドライバとが設けられ、表示データがαビットのパラレルデータとして、Ｍ・ｋ＋１行用，Ｍ・ｋ＋２行用，・・・・，Ｍ・ｋ＋Ｍ行用（ｋ＝０，・・・，Ｎ／Ｍ−１）のＭ個のＲＡＭに分けて、それぞれαビットのデータとして順次書き込まれ、ＲＡＭから読み出された表示データは排他的論理和及び加算器に入力され、Ｎ本の行電極が、Ｍ本（２≦Ｍ＜Ｎ）の行電極からなる複数のサブグループに分割され、サブグループ内の行電極に選択パターンが印加され、前記サブグループ内の複数の行電極が同時に選択され、行電極と列電極のマトリクスの点灯部の電圧実効値が、表示パターンによらずに均一になる期間を１フレームとした場合に、該選択パターンがサブグループ毎に順次印加される際に、１フレームのなかで選択パルスが分散して印加され、ある行電極について、一つの選択パルスから次の選択パルスが印加されるまでの非選択期間が、行電極を１本ずつ順次選択する電圧平均化法の場合よりも短く、どの行においても選択パターンの周波数成分が変化せず、前記液晶パネルを行電極を１本ずつ順次駆動する電圧平均化法で駆動した場合に生ずるフレーム応答を抑制するように設定されてなる液晶表示装置の駆動回路を提供する。
本発明の態様２は、態様１において、表示データは、Ｍ個のＲＡＭ１１，１１，・・・１１から同時に読み出される液晶表示装置の駆動回路を提供する。
本発明の態様３は、態様１又は態様２において、Ｍ＝３である液晶表示装置の駆動回路を提供する。
本発明の態様４は、態様１又は態様２において、Ｍ＝４である液晶表示装置の駆動回路を提供する。
本発明の態様５は、態様３において、Ｎ≧２４０である液晶表示装置の駆動回路を提供する。
本発明の態様６は、態様４において、Ｎ≧２４０である液晶表示装置の駆動回路を提供する。

具体的には、Ｎ本の行電極とＬ本の列電極とからなるマトリクス液晶表示パネルのＮ本の行電極をそれぞれ、Ｐ個（Ｐ≠１）のサブグループに分けて一つのサブグループの行電極を一括して選択して行ない、
（ａ）行電極が選択状態では特定の２種類のいずれかの電位をとるとした場合に行電極のサブグループの取り得る電位状態全てを含むようにつくられたサブグループの電位状態の集合をあらかじめ想定するとともに、該集合を複数個のサブ集合に分け、
（ｂ）一つのサブグループに属する行電極に同時に、該サブグループが一つのサブ集合に属する全ての電位状態になるように順次電圧を印加し、
（ｃ）ｂの工程を全てのサブグループについて行ない、
（ｄ）次いでｂ及びｃの工程を全てのサブ集合について行なう、
ことにより行電極の選択を行なうことができる。

即ち、ＩＨＡＴ法のように行電極の一つのサブグループを選択する際、行電極の全ての選択パターンをまとめて連続に印加するのではなく、行選択波形のいくつかの選択パターンを印加する毎に、選択する行電極のサブグループを更新し、全てのサブグループを選択した後に、行選択波形の次の選択パターンに移る方法をとるものである。

本発明は、選択パルスを１フレーム内で複数分散させることによって、従来の単純マトリクス方式における電圧平均化法が１フレーム内に１本の選択パルスしか存在しないのと比べて、光学的状態の変化を少なく抑制することが可能となった。これにより、ダイナミック駆動時の平均応答速度が１００ｍｓｅｃ以下、特に５０ｍｓｅｃ以下の液晶材料を備えた液晶表示装置を駆動する場合に有効である。

また、本発明は基本的にＩＨＡＴ法の特徴が生かされているので、Ｍ≧４とすれば供給電圧を従来の電圧平均化法に比べて低減することができるという効果も有している。

この場合Ｍを増加させればさせるほど供給電圧がさらに低減されていくが、Ｍの数が大きいと、列電極印加波形のレベル数（Ｍ＋１）も増えるのでハードウエア上複雑になるので、今のところＭ＝３〜４付近が好ましい。

さらに、行選択パターンを自然２進数として、ＩＨＡＴ法と本発明の駆動波形の周波数成分について比較してみると、ＩＨＡＴ法の場合、同一サブグループ内の１行目とＭ行目で選択パルスの周波数成分が大きく異なっているのに対し、本発明の場合、どの行においても選択パルスの周波数成分が変化せず、閾値電圧の周波数依存性の大きい液晶表示素子でも、均一な表示を得ることができる。

また、同様に駆動による表示均一性に関して、従来の電圧平均化法と比べてもその効果は大である。

従来法は、表示パターンによって駆動波形の周波数成分が大きく異なり、表示のムラの要因になっていたが、本発明においては、表示パターンによる周波数成分の変動が少ないので、表示ムラが出にくいと考えられる。

本発明を図２のような実施例に従って詳細に説明する。
簡単のために行電極本数Ｎを４００とし、これをＭ＝４本ずつのサブグループに分けることを考える。したがって、このときサブグループ数Ｐは全体でＰ＝Ｎ／Ｍ＝１００となる。

ここで、ＭがＮの約数であれば、サブグループ内の行電極本数が全てそろって駆動回路の構成上好ましいが、必ずしもそうではなくても、行電極の本数の少ないサブグループについては選択パターンの数が減るだけであり、特に支障はない。

ＩＨＡＴ法で提唱されているように、行電極につき、複数本からなるサブグループ単位の選択を行なうためには、選択電圧を一定にするのではなく、時間で変化させる必要がある。基本的なＩＨＡＴ法では、選択電圧を＋Ｖ_r と−Ｖ_r との２値とし、同時に選択すべき行電極の本数をＭ本とすると、とり得るサブグループについての電位状態（全部で２^M 種類ある）それぞれの全てを順次、当該行電極のサブグループについて印加する。この例のように、２種類の選択電圧は絶対値を等しくして、符号を反対としたものを用い、かつ非選択電圧は０（接地）とすることが、実際の駆動回路を簡単にし、かつ信号が交流化されるため好ましい。

本発明では、このような電位状態全てを含む（要素の数２^M 以上の）電位状態の集合をまず考える。例えば、本実施例のように一つのサブグループが４本の行電極からなる場合は、全体としてとり得る電位状態は２⁴ ＝１６通り存在する。この場合の行電極の電位状態の集合は、要素の数が１６以上となる。

要素の数は２^M 個にする（即ち、全ての電位状態が１回ずつ現われる）のが、簡単で好ましいが、駆動タイミングの関係では同じ状態を重ねて要素としたり、上記の選択電圧を２値としてとり得る状態以外の状態を付加することも可能である。いずれにしても、１つのサブグループの選択が完了するためには選択電圧を２値としてとり得る電位状態の全てが、その行電極のサブグループに印加されなくてはならない。以下は簡単のため、Ｍ＝４で電位状態の集合の要素数が２⁴ ＝１６の場合について主に考える。

この集合を＋Ｖ_r →１，−Ｖ_r →０として、かつ４本の行電極をａ₁ ，ａ₂ ，ａ₃ ，ａ₄ として表１に示した。

本発明では、
（１）このような行電極のサブグループの電位状態の集合を複数個のサブ集合に分け、
（２）一つのサブグループに属する行電極に、該サブグループが一つのサブ集合に属する全ての電位状態になるように同時に一括して電圧を印加し、
（３）第２の工程を全ての行電極のサブグループについて行ない、
（４）次いで第３及び第４の工程を全てのサブ集合について行なう、
ことにより行電極の選択を行なって選択パルスの印加を１フレーム内で分散させ、選択パルスで励起された光学状態の非選択期間における減衰を小さくすることができる。

行電極のサブグループの電位状態の集合を複数個のサブ集合に分ける方法については、サブ集合の要素の数を必ずしもそろえることを要しないが、電位状態の集合の要素が、２^M 個ある場合は２^M-j 個（０≦ｊ≦Ｍ−１）の等しく２^j 個の要素を有するサブ集合を作ることが、駆動回路を形成するうえで、好ましい。ただし、一画面を一回選択する期間中に、サブ集合の個数だけ、選択パルスが分散されることになるため、サブ集合の個数は多い方がよく、最も好ましいのはｊ＝０，即ちサブ集合の要素の数を１とした場合である。

以下はｊ＝０とした場合について説明する。

電位状態の集合の中の個々の電位状態の印加順序については、任意である。例えば表１に示した番号順に印加するなら自然２進法の順となる。また、ランダムコードやグレイコードを採用することもできる。

また、行電極のサブグループ内の全ての行電極について選択波形の周波数が等しくなる周波数均一化コードを用いることもできる。Ｍ＝４の場合の一例を表２に示した。

この１，０で表わした電位状態のそれぞれを、以下、選択パターンと称すると、選択パターンはＭビット語で表現できる。自然２進法の順で選ぶ場合、図２の例では、選択パターンは４ビット語で表現でき、（ａ₁ ，ａ₂ ，ａ₃ ，ａ₄ ）＝（０，０，０，０）→（１，０，０，０）→（０，１，０，０）→−−−→（１，１，１，１）と変化していくことになる。そして、各選択パターン毎に、全てサブグループについて電圧が印加され、その後次の選択パターンに移る。このようにした場合の図２中の最上段の行電極のサブグループ内の４本の行電極Ｒ₁ 〜Ｒ₄ についての電位の時系列変化を示したのが図１である。

このようにすることにより、従来は図５のようにＮ本に１本の割合で配列されていた選択パルスが、Ｎ／Ｍ本に１本の割合で、分散されるようになるため、次の選択パルスが立つまでの非選択期間が、従来の電圧平均化法に比べて短くなり、光学的変化の度合いが少なくなるので、輝度及びコントラスト低下の防止に寄与する。

以下にこの場合、列電極に印加するべき電圧について説明する。
図２のような表示パターンを表示するとすると、これに対応するデータのパターンは、オンを１、オフを０とすると、図中の表のようになり、１本の列電極では各サブグループに対して、Ｍビット（図２では４ビット）毎のデータパターンに分割される。例えば列電極Ｃ₉ では（ｄ₁ ，ｄ₂ ，ｄ₃ ，ｄ₄ ）＝（１，０，１，０）である。行電極の一つのサブグループが表１の電位状態にあるときに、それぞれの列電極に印加すべき電圧を決定するために、行電極の選択パターンの４ビット語と、列電極のデータパターンの４ビット語とで、排他的論理和をとる。

例えば、図２の行電極の１番目のサブグループが表１の第１番目の電位状態にあるときに、図２の列電極Ｃ₉ に印加すべき電圧を決定するとする。このときの、上記の排他的論理和ｉは数１で表わされる。なお、数１中で上付きのバーは否定」を表す。

排他的論理和がｉになったときの列電極に印加する電圧Ｖ_i は例えば以下のように定めればよい。得られる排他的論理和は（Ｍ＋１）種類（上記のＭ＝４の場合は５種類）あり、それをＶ_M ，Ｖ_M-1 ，・・・・，Ｖ_i ・・・，Ｖ_o とすると、Ｖ₀ ＜Ｖ₁ ＜Ｖ₂ ・・・＜Ｖ_i ＜・・・Ｖ_M-1 ＜Ｖ_M 又はＶ₀ ＞Ｖ₁ ＞・・・＞Ｖ_i ＞・・・＞Ｖ_M-1 ＞Ｖ_M となるように定めればよい。以下の説明では、便宜上、Ｖ ₀ ＜Ｖ ₁ ＜Ｖ ₂ ・・・＜Ｖ _i ＜・・・Ｖ _M-1 ＜Ｖ _M となる場合について説明する。

例えば、表１のような選択パターンの順序としたときで、図２の表示パターンを表示する場合、列電極Ｃ₁ ，Ｃ₂ ，Ｃ₃ ，Ｃ₉ に印加する電圧は図３のようになる。図で、例えばＲ₁ 〜Ｒ₄ とあるのはＲ₁ 〜Ｒ₄ の行電極のサブグループが選択されている期間についての電圧変化を示している。ここでＲ ₁ 〜Ｒ ₄ 、Ｒ _５ 〜Ｒ _８ 、Ｒ _９ 〜Ｒ _１２ はそれぞれ独立して描かれている。また、見やすさのため横軸の時間軸は、他のサブグループ選択期間を省略して描いている。したがって、本発明にしたがって、選択パルスを分散して印加する場合（例えばサブ集合の要素の数を１とするｊ＝０の場合）には、グラフに示した電圧印加が連続して行われるのではなく、グラフ上のひとつの電圧印加が行われた後に、他のサブグループへの電圧印加が行われ、他のサブグループへの電圧印加の時間が経過した後に、グラフ上の次の電圧印加が行われることになる。

実際にはＶ_i の選び方は、列電極電圧の最大値をＶ _c とすると、Ｖ _i ＝Ｖ _c （２ｉ−Ｍ）／Ｍ付近になるように選ぶことが駆動回路の簡略化上好ましい。上記条件のもとで、Ｖ _i の最大値はＶ _c であり、Ｖ _i とＶ _i-1 との間隔はｉにかかわらず２Ｖ _c ／Ｍで一定となるものである。

このような条件でかつ選択電圧Ｖ_r ＝Ｖ _ｃ Ｎ^1/2 ／Ｍ付近に選べば、電圧実効値のＶ_ON／Ｖ_OFF を最大にし、かつ電圧平均化法におけるＶ_ON／Ｖ_OFF と等しくなるのは、ＩＨＡＴ法の場合と同じである。ただし、素子特性によってはピーク値応答と実効値応答との中間的状態になることもあるので、必ずしも上記Ｖ_r を正確にＶ _ｃ Ｎ^1/2 Ｍに選ぶのではなく、この付近で調整する方が好ましい場合もある。

図２のようなＭ＝４のときは、Ｖ₄ ＝＋Ｖ _ｃ ，Ｖ₃ ＝＋Ｖ _ｃ ／２，Ｖ₂ ＝０，Ｖ₁ ＝−Ｖ _ｃ ／２，Ｖ₀ ＝−Ｖ _ｃ などと選ぶ。また、Ｖ_r ＝５Ｖ _ｃ となる。この場合の図２のＲ₁ −Ｃ₉ （ＯＮ状態）及びＲ₂ −Ｃ₉ （ＯＦＦ状態）の電圧変化を示したのが図４である。ただし、これも見やすさのため横軸の時間軸は図１の非選択状態にある９９ラインを省略して描いている。

従来の電圧平均化法では、図５のように選択パルスがＮ本に１本の割合で配列されている。

したがって、高速応答性の液晶材料に適用した場合、非選択期間が、液晶の応答時間（減衰時間）に比べ長いので、１本の選択パルスで励起された光学状態が、非選択期間中に減衰し、高速性が増加すればするほど、減衰の程度も増大する。このため、ＯＮ時の輝度が低下し、コントラストも低下する。

これに対し、本発明においては、選択パルスをＮ／Ｍ本に１本の割合で分散させているために、次の選択パルスが立つまでの非選択期間が、上記電圧平均化法の場合に比べて短くなり、光学状態の変化の度合いが少なくなるので、輝度及びコントラスト低下の防止に寄与すると考えられる。

本発明の駆動方法を実現するために採用した回路の一例が図６である。液晶表示パネルにはＮ本の行電極とＬ本の列電極がマトリクス配置されており、前述のようにＮ本の行電極をＭ本の行電極からなるサブグループに分け、サブグループ毎に一括して選択することとする。また、表示データはαビットのパラレルデータを転送して表示する。

選択信号形成は以下のように行なった。まず、基準となるパルス列をパルス発生器１で発生し、列アドレスカウンタ２のクロックに入力する。このパルス列を列アドレスカウンタ２で１／αに分周したものをクロック信号４として、Ｌ／α段シフトレジスタ１５のクロックに入力する。また、列アドレスカウンタ２でα／Ｌに分周したものをロード信号５として、サブグループカウンタ６のクロック、フリップフロップ７のクロック、Ｌ／αビットラッチ１６のロード、Ｍ個のＮ／Ｍ段シフトレジスタ１８のクロック、及び１個のＮ／Ｍ段シフトレジスタ１９のクロックに入力する。ここでＬ／α段シフトレジスタ１５及びＬ／αビットラッチ１６は、ｇを２^g-1 ＜Ｍ＋１≦２^g を満足する自然数とするとｇ×α個が必要となる。

さらに、サブグループカウンタでロード信号５をＭ／Ｎに分周してフリップフロップ７のデータに入力し、フリップフロップ７の出力をフレーム信号８として行ステージカウンタ９のクロック及び１個のＮ／Ｍ段シフトレジスタ１９のデータに入力する。また、行ステージカウンタ９のＭビット出力を直接に、又はグレイコードなどに変換してそれぞれＭ個のＮ／Ｍ段シフトレジスタ１８のデータに入力する。

Ｍ個のＮ／Ｍ段シフトレジスタ１８の出力及び一個のＮ／Ｍ段シフトレジスタ１９の出力をＮビットの３レベルドライバ２０に入力し、３レベルドライバ２０のＮ本の出力を液晶パネル２１の行電極に入力する。

また、表示データに対応するＯＮ・ＯＦＦ信号形成は以下のように行なった。表示データ１０は、Ｍ・ｋ＋１行用，Ｍ・ｋ＋２行用，・・・・，Ｍ行用（ｋ＝０，・・・Ｎ／Ｍ−１）のＭ個のＲＡＭ１１，１１，・・・，１１に分けてそれぞれαビットのデータとして順次書き込みを行ない、列アドレスカウンタ２の出力をＲＡＭアドレス３としてこれらＭ個のＲＡＭ１１，１１，・・・，１１に並列に入力してアドレス指定を行なう。

αビットの表示データは、Ｍ個のＲＡＭ１１，１１，・・・１１から同時に読み出し、それぞれ行ステージカウンタ９の対応する行とα個の排他的論理和形成及び加算器１４で排他的論理和をとり、かつ加算してｇビットの結果とする。その結果をＬ／α段シフトレジスタ１５のデータに入力し、クロック信号４により順次シフトを行ないＬ／α段のデータが全てそろったところで並列出力をＬ／αビットラッチ１６に送り、ロード信号５でメモリーする。Ｌ／αビットラッチ１６の出力はＬ個のＭ＋１レベルドライバ１７に入力され、Ｍ＋１レベルドライバ１７のＬ本の出力をそれぞれ液晶パネル２１の列電極に入力する。

（実施例１）
上述の回路構成を用いて平均応答速度が８０ｍｓｅｃ（２５℃）のＳＴＮ液晶表示材料を備えた液晶表示装置をＮ＝２４０、Ｍ＝４、フレーム周波数（一画面を走査する周波数をいう。実施例、ＩＨＡＴ法において以下同じ）９０Ｈｚとして本発明の駆動方法で駆動をしたところ、最大コントラスト比が８０：１となった。

この際、ｊ＝０（即ち、サブ集合中の要素の数を１）とし、電位状態の集合から個々の電位状態を選ぶ順序については表２に示したような周波数均一化コードを用いた。さらに、Ｖ _i ＝Ｖ _c （２ｉ−Ｍ）／Ｍ、Ｖ _r ＝Ｖ _c Ｎ ^1/2 ／Ｍと選び、電圧の絶対値は最大のコントラスト比が得られるように調整した。

（比較例１）
従来の電圧平均化法で１／２４０デューティ、１／１５バイアス、フレーム周波数９０Ｈｚで同様の液晶表示装置を駆動したところ、最大コントラスト比は４７：１であった。

（比較例２）
ＩＨＡＴ法でＮ＝２４０、Ｍ＝４、フレーム周波数９０Ｈｚで駆動をしたところ、最大コントラスト比が３０：１となった

（実施例２）
本発明の駆動方法で、実施例１と同じ液晶表示装置をフレーム周波数を９０Ｈｚと規定するかわりに、パルス幅１２μｓｅｃとする以外は同様にして駆動をしたところ、最大コントラスト比が７５：１であった。

（比較例３）
従来の駆動方法で１／２４０デューティ、１／１５バイアス、パルス幅１２μｓｅｃで実施例２の液晶表示装置を駆動したところ、最大コントラスト比は５５：１であった。

（実施例３）
上述の回路構成を用いて平均応答速度が４５ｍｓｅｃ（２５℃）のＳＴＮ液晶表示材料を備えた液晶表示装置をＮ＝２４０、Ｍ＝３、フレーム周波数９０Ｈｚとして本発明の駆動方法で駆動をしたところ、最大コントラスト比が３０：１となった。

この際、ｊ＝０（即ち、サブ集合中の要素の数を１）とし、電位状態の集合から個々の電位状態を選ぶ順序については表１に記載した順序の自然２進法コードを用いた。さらに、実施例１及び２と同様にＶ _i ＝Ｖ _c （２ｉ−Ｍ）／Ｍ、Ｖ _r ＝Ｖ _c Ｎ ^1/2 ／Ｍと選び、電圧の絶対値は最大のコントラスト比が得られるように調整した。

（比較例４）
従来の電圧平均化法で１／２４０デューティ、１／１５バイアス、フレーム周波数９０Ｈｚで実施例３の液晶表示装置を駆動したところ、最大コントラスト比は１８：１となった。

行電極のサブグループＲ₁ 〜Ｒ₄ についての電位の時系列変化を示すグラフ。 液晶表示装置の表示パターンを示す概念図。 図２の表示パターンで列電極Ｃ₁ ，Ｃ₂ ，Ｃ₃ ，Ｃ₉ に印加する電圧を示すグラフ。 図２の表示パターンでＲ₁ −Ｃ₉ 及びＲ₂ −Ｃ₉ の電圧を示すグラフ。 実効値応答及びピーク値応答を示すグラフ。 本発明の駆動方法を実現する回路の一例を示すブロック図。

符号の説明

１：パルス発生器
２：列アドレスカウンタ
３：ＲＡＭアドレス
４：クロック信号
５：ロード信号
６：サブグループカウンタ
７：フリップフロップ
８：フレーム信号
９：行ステージカウンタ
１０：表示データ
１１：ＲＡＭ
１４：排他的論理和形成及び加算器
１５：Ｌ／α段シフトレジスタ
１６：Ｌ／α段ビットラッチ
１７：Ｍ＋１レベルドライバ
１８：Ｎ／Ｍ段シフトレジスタ
１９：Ｎ／Ｍ段シフトレジスタ
２０：３レベルドライバ
２１：液晶パネル

Claims (6)

1. 高速応答性を示す液晶材料と、Ｎ本の行電極と、Ｌ本の列電極とが備えられた液晶パネルを駆動する駆動回路であって、
   前記Ｎ本の行電極が、Ｍ本（２≦Ｍ＜Ｎ）の行電極からなる複数のサブグループに分割され、
   サブグループ内の行電極に選択パターンが印加され、前記サブグループ内の複数の行電極が同時に選択され、
   パルス発生器と、Ｍ個のＲＡＭと、パルス発生器が出力するパルス列を用いてＲＡＭのアドレスを指定する信号を生成してＭ個のＲＡＭに対して並列に出力する列アドレスカウンタと、全てのサブグループが一回選択されたことを示す信号を生成するサブグループカウンタと、選択されるサブグループ内のＭ本の行電極に印加される選択パターンのデータを出力する行ステージカウンタと、Ｍ個のＲＡＭから読み出された表示データと行ステージカウンタのＭビットの出力との排他的論理和演算を行うとともに演算結果の加算処理を行う排他的論理和形成及び加算器と、列ドライバと、行ステージカウンタの出力とフレーム信号にもとづいて行電極に電圧を印加する行ドライバとが設けられ、表示データがαビットのパラレルデータとして、Ｍ・ｋ＋１行用，Ｍ・ｋ＋２行用，・・・・，Ｍ・ｋ＋Ｍ行用（ｋ＝０，・・・，Ｎ／Ｍ−１）のＭ個のＲＡＭに分けて、それぞれαビットのデータとして順次書き込まれ、ＲＡＭから読み出された表示データは排他的論理和及び加算器に入力され、Ｎ本の行電極が、Ｍ本（２≦Ｍ＜Ｎ）の行電極からなる複数のサブグループに分割され、サブグループ内の行電極に選択パターンが印加され、前記サブグループ内の複数の行電極が同時に選択され、
   行電極と列電極のマトリクスの点灯部の電圧実効値が、表示パターンによらずに均一になる期間を１フレームとした場合に、該選択パターンがサブグループ毎に順次印加される際に、１フレームのなかで選択パルスが分散して印加され、ある行電極について、一つの選択パルスから次の選択パルスが印加されるまでの非選択期間が、行電極を１本ずつ順次選択する電圧平均化法の場合よりも短く、どの行においても選択パターンの周波数成分が変化せず、前記液晶パネルを行電極を１本ずつ順次駆動する電圧平均化法で駆動した場合に生ずるフレーム応答を抑制するように設定されてなる液晶表示装置の駆動回路。
2. 表示データは、Ｍ個のＲＡＭ（１１，１１，・・・１１）から同時に読み出される請求項１に記載の液晶表示装置の駆動回路。
3. Ｍ＝３である請求項１又は２に記載の液晶表示装置の駆動回路。
4. Ｍ＝４である請求項１又は２に記載の液晶表示装置の駆動回路。
5. Ｎ≧２４０である請求項３に記載の液晶表示装置の駆動回路。
6. Ｎ≧２４０である請求項４に記載の液晶表示装置の駆動回路。

Images