JP3769273B2 - レーダ装置 - Google Patents
レーダ装置 Download PDFInfo
- Publication number
- JP3769273B2 JP3769273B2 JP2003293359A JP2003293359A JP3769273B2 JP 3769273 B2 JP3769273 B2 JP 3769273B2 JP 2003293359 A JP2003293359 A JP 2003293359A JP 2003293359 A JP2003293359 A JP 2003293359A JP 3769273 B2 JP3769273 B2 JP 3769273B2
- Authority
- JP
- Japan
- Prior art keywords
- difference set
- radar apparatus
- trigger pulse
- singer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
本発明は、レーダ装置間の干渉を防ぐための技術に関する。
周囲に存在する物体の位置、大きさ、動き等を探査するために従来からレーダ装置が用いられている。
図13は、従来のレーダ装置10の要部構成を示すものであり、トリガパルス発生部11はトリガパルスPを一定間隔Tで生成して送信部12に出力する。送信部12は、トリガパルスPを受ける毎に探査用電波Sを探査空間に発射する。
受信部13は、探査用電波Sを受けた物体1からの反射波Rを受信してその強度Eを検出する。
そして、情報処理部14は、探査用電波Sの発射タイミングから反射波Rの受信タイミングまでの時間と反射波Rの強度とに基づいて、探査空間にある物体1までの距離と物体1の大きさ等の情報を取得し、これを観測者が把握できるように表示や音等で出力する。
なお、上記のようにトリガパルスPを一定周期Tで与えて探査を行なうレーダ装置は、例えば次の非特許文献1に開示されている。
電子通信ハンドブック,第28編第1部門レーダ,p.1627,p.1638, オーム社 1979.
上記のようなレーダ装置10としては、飛行機や船舶等の大きな物体を遠くから探査できるように大型で大出力の遠距離用のものが知られているが、近年では、例えば目に障害のある者の安全歩行を支援するために近距離用で個人が携帯して用いるレーダ装置が提案されている。
ところが、上記のようにレーダ装置を個人的に使用する状況を考えたとき、2つ(あるいはそれ以上)のレーダ装置使用者が狭い範囲に存在する確率が大きくなり、レーダ装置同士の干渉が発生し、周囲の状況を正しく把握できなくなる恐れがある。
例えば、探査用電波を所定時間幅Ttで発射し、その発射直後から所定時間Trだけ受信を行なうという処理を周期Tで行うレーダ装置の場合、図14の(a)のように、発射時間Ttと受信時間Trとを合わせた探査期間Tsを周期Tで占有することになる。
ここで、図14の(a)の状態で動作しているレーダ装置の探査範囲に、同一システムの他のレーダ装置が図14の(b)のように、一方のレーダ装置の探査期間と重複しない動作状態で入った場合、2つのレーダ装置間に干渉は起こらない。
しかし、図14の(b′)に示すように、他のレーダ装置が、一方のレーダ装置の探査期間と重複する動作状態で入った場合、一方のレーダ装置の探査用電波やその探査用電波に対する反射波が他方のレーダ装置で受信されてしまい、周囲状況を正しく把握できなくなる。
上記のように、周期Tで探査を行なう2つのレーダ装置が干渉する確率は、探査期間Tsを探査周期Tで除算したTs/Tとなる。
したがって、探査期間Tsを探査周期Tに対して相対的に十分短くすれば、2つのレーダ装置の干渉確率を小さくすることができる。
しかし、探査期間Tsおよび探査周期Tは、要求される探査距離や携帯者の速度(周囲の状況変化速度)等に制限されるので、干渉確率を極端に小さくすることはできない。
また、上記のように目に障害のある人の安全歩行を支援するためのレーダ装置の形態としては、手で持って探査を行うものよりも、眼鏡等のように進行方向と同一方向に自然に向くような物に装置主要部を収容するほうが安全面で好ましい。
したがって、上記目的のレーダ装置としては、携帯することが負担とならないように、極力小型化する必要がある。
本発明は、レーダ装置の干渉確率をより低くすることを目的としている。また、この目的を簡単な回路構成で実現して、装置を小型化しようとするものである。
前記目的を達成するために、本発明の請求項1のレーダ装置は、
トリガパルスを受ける毎に探査用電波を発射する送信部(12)と、
前記送信部から発射された探査用電波に対する反射波を受信する受信部(13)と、
前記送信部に対してトリガパルスを間欠的に出力するトリガパルス発生部(21)とを有するレーダ装置において、
前記トリガパルス発生部を、
所定周期のクロックを発生するクロック発生手段(22)と、
前記クロック発生手段のクロックの発生回数が、所定の母集合要素数、所定の抜取り要素数のSingerの差集合をなす各要素値に一致する毎に前記トリガパルスを出力する差集合パルス発生手段(23)とによって構成したことを特徴としている。
トリガパルスを受ける毎に探査用電波を発射する送信部(12)と、
前記送信部から発射された探査用電波に対する反射波を受信する受信部(13)と、
前記送信部に対してトリガパルスを間欠的に出力するトリガパルス発生部(21)とを有するレーダ装置において、
前記トリガパルス発生部を、
所定周期のクロックを発生するクロック発生手段(22)と、
前記クロック発生手段のクロックの発生回数が、所定の母集合要素数、所定の抜取り要素数のSingerの差集合をなす各要素値に一致する毎に前記トリガパルスを出力する差集合パルス発生手段(23)とによって構成したことを特徴としている。
また、本発明の請求項2のレーダ装置は、請求項1のレーダ装置において、
前記差集合パルス発生手段は、
前記クロックを計数する前記母集合要素数と等しい進数のカウンタ(24)と、
前記Singerの差集合をなす各要素値に対応したアドレスに特定値が記憶されているメモリ(25)とを含み、
前記メモリから前記特定値が読み出される毎に前記トリガパルスを出力するように構成されていることを特徴としている。
前記差集合パルス発生手段は、
前記クロックを計数する前記母集合要素数と等しい進数のカウンタ(24)と、
前記Singerの差集合をなす各要素値に対応したアドレスに特定値が記憶されているメモリ(25)とを含み、
前記メモリから前記特定値が読み出される毎に前記トリガパルスを出力するように構成されていることを特徴としている。
また、本発明の請求項3のレーダ装置は、請求項1のレーダ装置において、
前記差集合パルス発生手段は、
前記クロックを受けて入力値を記憶する複数段のラッチ回路、定数倍回路および加算回路からなり、前記クロックの入力回数が前記Singerの差集合をなす要素値に一致する毎に最終段のラッチ回路から特定値を出力するように構成された線形帰還型のシフトレジスタ回路(27)を含み、
前記シフトレジスタ回路から前記特定値が出力される毎にトリガパルスを出力するように構成されていることを特徴としている。
前記差集合パルス発生手段は、
前記クロックを受けて入力値を記憶する複数段のラッチ回路、定数倍回路および加算回路からなり、前記クロックの入力回数が前記Singerの差集合をなす要素値に一致する毎に最終段のラッチ回路から特定値を出力するように構成された線形帰還型のシフトレジスタ回路(27)を含み、
前記シフトレジスタ回路から前記特定値が出力される毎にトリガパルスを出力するように構成されていることを特徴としている。
また、本発明の請求項4のレーダ装置は、請求項1〜3記載のレーダ装置において、
前記Singerの差集合は、異なる要素値の組合せで前記母集合要素数を法とする減算を行なったときに、1から前記母集合要素数より1少ない値までが1回ずつ発生する単純型Singerの差集合であることを特徴としている。
前記Singerの差集合は、異なる要素値の組合せで前記母集合要素数を法とする減算を行なったときに、1から前記母集合要素数より1少ない値までが1回ずつ発生する単純型Singerの差集合であることを特徴としている。
また、本発明の請求項5のレーダ装置は、請求項1〜4記載のレーダ装置において、
前記Singerの差集合は、前記所定の母集合要素数、所定の抜取り要素数の条件を満たす複数組の差集合のうち、隣接要素値の最大間隔が最も小さい差集合であることを特徴としている。
前記Singerの差集合は、前記所定の母集合要素数、所定の抜取り要素数の条件を満たす複数組の差集合のうち、隣接要素値の最大間隔が最も小さい差集合であることを特徴としている。
上記のように、本発明のレーダ装置では、送信部に対するトリガパルスを、Singerの差集合の要素値にしたがったタイミングで出力しているので、レーダ装置間の干渉確率を大幅に低下させることができる。
また、線型帰還型のシフトレジスタ回路を用いてトリガパルスを発生するものでは、低い干渉確率を小さな回路規模で実現でき、小型化が可能となる。
差集合パルス発生手段を容易に構成するために、Singerの差集合として、その母集合要素数、抜取り要素数を表す多項式の項要素が2のべき乗で、単純型の差集合を用いることが望ましく、また、不感時間が極端に長くならないように、差集合の隣接要素値の最大間隔が最も小さい集合を選択することが望ましい。
図1は、本発明を適用したレーダ装置20の構成を示している。
このレーダ装置20は、前記したように安全歩行支援等のために個人が携帯して用いるためのものであり、機能的には図13の従来装置10と同等の送信部12、受信部13および情報処理部14を有しているが、情報処理部14は周囲の状況を音声等で携帯者に通知するように構成されている。
このレーダ装置20は、前記したように安全歩行支援等のために個人が携帯して用いるためのものであり、機能的には図13の従来装置10と同等の送信部12、受信部13および情報処理部14を有しているが、情報処理部14は周囲の状況を音声等で携帯者に通知するように構成されている。
このレーダ装置20のトリガパルス発生部21は、所定周期TcのクロックCを発生するクロック発生手段22と、そのクロック発生手段22のクロックCの発生回数が、所定の母集合要素数v、所定の抜取り要素数kの単純型Singerの差集合をなす各要素値に一致する毎にトリガパルスPを出力する差集合パルス発生手段23とによって構成されている。
ここで、単純型Singerの差集合について説明する。
単純型Singerの差集合とは、0〜(v−1)までのv個の整数を要素とする母集合から重複せずに抜き取ったk個の要素値d(0)〜d(k−1)について、vを法とし異なる組合せ同士の減算を行なったときに、その減算結果が、1〜(v−1)までの値を1回ずつとるような要素値の集合で、且つ、素数pのm乗をqとしたとき、母集合要素数vと抜取り要素数kが、以下の多項式で表されるものを言う。
単純型Singerの差集合とは、0〜(v−1)までのv個の整数を要素とする母集合から重複せずに抜き取ったk個の要素値d(0)〜d(k−1)について、vを法とし異なる組合せ同士の減算を行なったときに、その減算結果が、1〜(v−1)までの値を1回ずつとるような要素値の集合で、且つ、素数pのm乗をqとしたとき、母集合要素数vと抜取り要素数kが、以下の多項式で表されるものを言う。
v=q2+q+1
k=q+1
k=q+1
このようなSingerの差集合を、母集合要素数v、抜取り要素数k、差分値の出現回数λを用いて、一般的に、
D={v,k,λ}
と表し、単純型のSingerの差集合は、
D={q2+q+1,q+1,1}
で表される。
D={v,k,λ}
と表し、単純型のSingerの差集合は、
D={q2+q+1,q+1,1}
で表される。
上記単純型Singerの差集合で、p=2、m=2、母集合要素数v=21、抜取り要素数k=5の一例として、{0,1,6,8,18}を要素値とするものがある。なお、この要素値の組は一例であり、他の要素値の組も存在する。
この要素値同士のvを法とする減算結果には、図2に示すように、5つの0と1〜(v−1)までの各値が1ずつ現れている。
本発明は、このような性質をもつSingerの差集合の要素値が示すタイミングでトリガパルスを発生させることにより、2つのレーダ装置20間の干渉確率を格段に低下させている。
例えば、上記の数値例で説明すると、図3のように、探査に使用可能な連続した時間帯を21(=v)の期間に分割したとき、一方のレーダ装置20は、前記した差集合の要素値にしたがって、0番目、1番目、6番目、8番目、18番目を探査期間(ハッチングで示す)とし、これらの各探査期間の初期にトリガパルスを出力して、探査用電波Sの発射と反射波Rの受信を行なう。
ここで、他方のレーダ装置20の探査期間は、図3に示しているように、一方のレーダ装置20の各探査期間と重複する0番目の探査位相を含めて、21通りの位相状態φ(0)〜φ(20)が発生する。
なお、実際には2つのレーダ装置の動作は非同期であるため、両者の探査期間同士の一部が重複する状態が発生するが、この一部重複状態は従来装置の場合も同様に発生し、その影響度合いは同等なので、ここでは説明を単純化するために一部重複状態を考えないものとする。
図3において、他方のレーダ装置が0番目の位相状態φ(0)のとき、両レーダ装置の全ての探査期間が完全に重複(ハッチングで示す)し、この場合には、両レーダ装置が使用不能状態となる。
また、他方のレーダ装置20の探査位相が0番目の位相状態φ(0)から1期間分ずれた1番目の位相状態φ(1)では、一方のレーダ装置の2番目の探査期間と他方のレーダ装置の1番目の探査期間が重なるが、他の4つの探査期間は重複しない。
同様に、他方のレーダ装置20の探査位相が2〜20番目の位相状態φ(2)〜φ(20)のときでも、両レーダ装置20の5つの探査期間のうち一つだけが重複することになる。
つまり、上記のように単純型Singerの差集合をなす各要素値のタイミングで探査を行なう場合、2つのレーダ装置20の全ての探査期間が重なる確率は1/vとなる。
これに対し、従来のように一定間隔で探査を行なう場合を、上記した条件と同一条件で計算すれば、v個の期間にk回の割合で一定間隔に探査を行なうことになるから、2つのレーダ装置の探査期間が全て重複して使用不能状態となる確率は、k/vとなる。
したがって、上記のように、単純型Singerの差集合をなす各要素値のタイミングで探査を行なうようにした場合、2つのレーダ装置の探査期間が全て重なって使用不能状態となる確率は従来のものに対して1/kとなり、差集合の要素数kが大きい程、その確率を低くすることができる。
なお、上記のように単純型Singerの差集合をなす各要素値のタイミングで探査を行なう場合、k個のうちの1つの探査期間が必ず重複するが、重複しない探査期間が必ずk−1だけあり、kが大きければその影響は少なくて済む。
また、重複する探査期間が1つであることがわかっているので、情報処理部14において、重複していない探査期間の受信信号と重複している探査期間の受信信号とを容易に識別でき、この重複している探査期間の受信信号を無視する処理も行なえる。また、間隔が広くあいている探査期間で重複が起こり、これを無視すると不感時間が長くなってしまうような場合には、情報処理部14からトリガパルス発生部21に対して探査期間の位相をシフトする指示を出し、その指示を受けたトリガパルス発生部21が、間隔の狭い探査期間で重複するようなトリガパルスを出力するように構成すればよい。
次に、差集合パルス発生手段23の具体的な構成について説明する。
上記のように単純型Singerの差集合をなす各要素値にしたがってトリガパルスを発生するための構成は、2通り考えられる。
上記のように単純型Singerの差集合をなす各要素値にしたがってトリガパルスを発生するための構成は、2通り考えられる。
その一つは、図4に示すように、クロックCを計数するv(母集合要素数)進のカウンタ24と、0〜v−1のアドレス空間を有し上記単純型Singerの差集合をなす全ての要素値に対応したアドレスに特定値、例えば「1」の1ビットデータが記憶され、他のアドレスに特定値でない「0」の1ビットデータが記憶され、カウンタ24の出力で指定されたアドレスのデータを出力するメモリ25と、メモリ25が特定値を出力しているときにクロックCを受けると、所定幅のトリガパルスPを出力するパルス出力回路26によって構成し、カウンタ24の出力値が差集合の要素値に一致する毎にのトリガパルスPを出力する。
ここで、前記したように情報処理部14から探査期間の位相をシフトする指示が出された場合、カウンタ24をリセット(あるいはプリセット)して、トリガパルスPの出力位相をシフトすればよい。
上記のようにカウンタ24とメモリ25を用いた構成は、カウンタ24の桁数とメモリ25のアドレス領域が母集合要素数vに依存しており、母集合要素数vが少ない場合に小規模の回路構成で実現できる。
ただし、干渉確率を下げるために母集合要素数vを多くした場合、カウンタ24の桁数とメモリ25のアドレス領域が多くなって装置の小型化が困難となる。
その場合には、クロックCの発生回数が差集合の各要素値に一致する毎に特定値(例えば0)を出力し、各要素値に一致しないときには特定値以外の値を出力するような循環型の演算回路を用い、その回路出力が特定値になる毎にトリガパルスを出力するようにすればよい。
この構成の差集合パルス発生手段23は、例えば図5に示すような線形帰還型のシフトレジスタ回路27を演算回路として用い、パルス出力回路31がシフトレジスタ回路27から特定値が出力されている状態でクロックCを受けたときに所定幅のトリガパルスPを出力するように構成することで実現できる。
このシフトレジスタ回路27は、上記したm=2、v=21、k=5の単純型Singerの差集合に対応したものであり、クロックCを受ける毎に入力値を記憶して出力する2(=m)ビット3段のラッチ回路28a〜28c、各ラッチ回路28a〜28cの出力S(n+2)〜S(n)をそれぞれ定数A〜C倍する定数倍回路29a〜29c、その定数倍回路29a〜29cの出力値の排他的論理和を求め、初段のラッチ回路28aに帰還する加算回路30とによって構成される。
ここで、各ラッチ回路28a〜28cの出力値S(n+2)〜S(n)、初段のラッチ回路28aに対する入力値S(n+3)および各定数A〜Cは次式で関係付けされる。
S(n+3)=A・S(n+2)(+)B・S(n+1)(+)C・S(n)
n=0,1,2,…,v−1
S(0)=S(1)=0,S(2)=1 記号(+)は排他的論理和
n=0,1,2,…,v−1
S(0)=S(1)=0,S(2)=1 記号(+)は排他的論理和
この構成のシフトレジスタ回路27の各定数A〜Cを選ぶことで、クロックCの発生回数が差集合の各要素値に一致する毎に特定値0を出力する動作が実現できる。
上記のような線形帰還型のシフトレジスタ回路27によって、歩進回数が差集合の要素値に達する毎に特定値0を出力できることは、次の文献1に基づいて、以下のように説明される。
(文献1) M.Hall著 岩堀信子訳,「組合せ理論」 第11章 定差集合,
pp.145−160, 吉岡書店出版, 1971.
pp.145−160, 吉岡書店出版, 1971.
(v,k,1)の差集合は、上記文献1の定理11.3.1(Singerの定理)に従って構成することができる。
この定理は、q個の元からなる有限体(ガロア体)GF(q)上の射影平面PG(2,q)が、以下の5つの性質をもつことを述べている。
即ち、射影平面PG(2,q)は、
(1)v個の点とv本の射影直線を含む
(2)v個の点の各々を、k本の射影直線が通過する
(3)v本の射影直線の各々には、k個の点が乗っている
(4)任意の互いに異なる2本の射影直線は、1点で交わる
(5)v個の点を巡回置換することにより、v本の射影直線も巡回置換を受ける
という性質をもつ。
(1)v個の点とv本の射影直線を含む
(2)v個の点の各々を、k本の射影直線が通過する
(3)v本の射影直線の各々には、k個の点が乗っている
(4)任意の互いに異なる2本の射影直線は、1点で交わる
(5)v個の点を巡回置換することにより、v本の射影直線も巡回置換を受ける
という性質をもつ。
射影平面PG(2,q)の任意の1本の射影直線に乗っているk個の点が(v,k,1)の差集合を定め、特に、上記(4)の性質が、(v,k,1)の差集合の要素値同士のvを法とする差分値が1〜v−1まで1回ずつ出現するという性質を保証している。
ここで、任意の体K上の射影平面PG(2,K)とは、Kの元の3つの組(X,Y,Z)≠(0,0,0)とその定数倍(cX,cY,cZ)(ただし、cは0と異なるKの元)とを同一視して得られる集合である。
言い換えると、定数倍を無視することから、Kの元の3つの組の比X:Y:Zの集合である。
したがって、PG(2,K)における射影直線とは、K∋a,b,c (a,b,c)≠(0,0,0)として、
aX+bY+cZ=0 ……(1)
を満足する点(X,Y,Z)∈PG(2,K)の集合である。
aX+bY+cZ=0 ……(1)
を満足する点(X,Y,Z)∈PG(2,K)の集合である。
上記のように、(v,k,1)の差集合は、射影平面PG(2,q)における1本の射影直線上の点を求めることにより構成される。
ここで、上記文献1に示された一連の定理により、以下の4つの命題が成り立つ。
命題1 q3個の元からなる有限体GF(q3)が存在する。
命題2 GF(q3)の0と異なる元は、あるω∈GF(q3)の巾乗と一致する。
(そのようなωを、GF(q3)の原始元と呼び、q3=γとすれば、ωγ=ωが成立する)
命題3 GF(q)は{z∈GF(q3)|zq=z}として一意的に構成される。
命題4 GF(q3)の原始元は、GF(q)係数の3次既約多項式g(x)の根となる。
命題1 q3個の元からなる有限体GF(q3)が存在する。
命題2 GF(q3)の0と異なる元は、あるω∈GF(q3)の巾乗と一致する。
(そのようなωを、GF(q3)の原始元と呼び、q3=γとすれば、ωγ=ωが成立する)
命題3 GF(q)は{z∈GF(q3)|zq=z}として一意的に構成される。
命題4 GF(q3)の原始元は、GF(q)係数の3次既約多項式g(x)の根となる。
上記命題4で存在保証されたGF(q)の3次既約多項式g(x)を、
g(x)=x3+Ax2+Bx+C A,B,C∈GF(q) ……(2)
とおく。ここで、g(ω)=0が成立している。
g(x)=x3+Ax2+Bx+C A,B,C∈GF(q) ……(2)
とおく。ここで、g(ω)=0が成立している。
上記命題2から、GF(q3)の0と異なる任意の元は、ωi(0≦i≦q3−2)と表されるが、ωiをg(ω)で除すると、3次式による除算の剰余は高々2次式であるから、
ωi=h(ω)g(ω)+Xω2+Yω+Z
=Xω2+Yω+Z X,Y,Z∈GF(q)
となる(∵ g(ω)=0)。
ωi=h(ω)g(ω)+Xω2+Yω+Z
=Xω2+Yω+Z X,Y,Z∈GF(q)
となる(∵ g(ω)=0)。
即ち、GF(q3)の0と異なる任意の元ωiは、
ωi=(X,Y,Z)≠(0,0,0)
X,Y,Z∈GF(q) ……(3)
と表すこともでき、(X,Y,Z)≠(0,0,0)と(cX,cY,cZ)とを同一視したものが、GF(q)上の射影平面PG(2,q)である。ただし、c∈GF(q)、c≠0。
ωi=(X,Y,Z)≠(0,0,0)
X,Y,Z∈GF(q) ……(3)
と表すこともでき、(X,Y,Z)≠(0,0,0)と(cX,cY,cZ)とを同一視したものが、GF(q)上の射影平面PG(2,q)である。ただし、c∈GF(q)、c≠0。
ここで、v=q2+q+1とすると、
ωqv=ωv (∵ ωγ=ω) ただしγ=q3
となるので、命題3から、ωv∈GF(q)が成立する。
ωqv=ωv (∵ ωγ=ω) ただしγ=q3
となるので、命題3から、ωv∈GF(q)が成立する。
ゆえに、射影平面PG(2,q)の点としては、上記式(3)において0≦i≦v−1の範囲を考えれば十分である。
ここで、PG(2,q)における射影直線として、前記式(1)において、a=1、b=c=0とした場合、即ち、射影直線X=0を考える。
この射影直線上には、(Y,Z)の値の選び方(q2−1)通りを定数倍cの選び方(q−1)で除したk=(q2−1)/(q−1)=q+1個の点が乗っている。
したがって、(v,k,1)の差集合を構成することは、GF(q3)の元の式(3)において、X=0となるような指数iを求めることに帰着する。
そこで、前記式(3)を、ωi=(ui,ti,si)、0≦i≦v−1とおくと、
ωi+1=ui+1ω2+ti+1ω+si+1
=ω(uiω2+tiω+si)
=uiω3+tiω2+siω
=(−Aui+ti)ω2+(−Bui+si)ω+(−Cui)
(∵ g(ω)=ω3+Aω2+Bω+C=0)
ωi+1=ui+1ω2+ti+1ω+si+1
=ω(uiω2+tiω+si)
=uiω3+tiω2+siω
=(−Aui+ti)ω2+(−Bui+si)ω+(−Cui)
(∵ g(ω)=ω3+Aω2+Bω+C=0)
以上により、(ui,ti,si)の間の漸化式
ui+1=−Aui+ti
ti+1=−Bui+si ……(4)
si+1=−Cui
を得ることができる。
ui+1=−Aui+ti
ti+1=−Bui+si ……(4)
si+1=−Cui
を得ることができる。
また、上記式(4)の関係から、
ui+3=−Aui+2+ti+2=−Aui+2−Bui+1+si+1
=−Aui+2−Bui+1−Cui ……(5)
が得られる。
ui+3=−Aui+2+ti+2=−Aui+2−Bui+1+si+1
=−Aui+2−Bui+1−Cui ……(5)
が得られる。
u0、u1、u2はそれぞれω0、ω1、ω2の、表示式(3)おけるω2の係数であるから、u0=u1=0、u2=1である。
以上をまとめると、(v,k,1)の差集合は、GF(q)の元の列ui(0≦i≦v−1)を、
初期値 u0=u1=0、u2=1
漸化式 ui+3=−Aui+2−Bui+1−Cui
にしたがって計算し、ui=0(特定値)となるk個の添字(ωの指数)iを求めることで構成することができる。
初期値 u0=u1=0、u2=1
漸化式 ui+3=−Aui+2−Bui+1−Cui
にしたがって計算し、ui=0(特定値)となるk個の添字(ωの指数)iを求めることで構成することができる。
なお、qが2の巾乗の場合、−A=A、−B=B、−C=Cとなり、上記式(4)、(5)は、それぞれ以下の式(4′)、(5′′)で表される。
ui+1=Aui+ti
ti+1=Bui+si ……(4′)
si+1=Cui
ti+1=Bui+si ……(4′)
si+1=Cui
ui+3=Aui+2+Bui+1+Cui ……(5′)
上記式(5′)の漸化式が、前記図5に示したシフトレジスタ回路27に対応したものである。
次に、各定数A〜Cの決定方法について説明する。
この定数の決定のために、GF(q3)の原始元ωが、GF(p)係数の3m次既約多項式f(x)の根であって、且つf(x)はGF(q3)において、
f(x)=Π(x−ωi)
ただし、記号Πは、i=1,p,p2,…,p3m−1にわたる積を示す
と1次式の積に分解されることを用いる。
f(x)=Π(x−ωi)
ただし、記号Πは、i=1,p,p2,…,p3m−1にわたる積を示す
と1次式の積に分解されることを用いる。
ここで、f(x)の因子g(x)として、q2をhとすると、
g(x)=(x−ω)(x−ωq)(x−ωh)
=x3+Ax2+Bx+C
g(x)=(x−ω)(x−ωq)(x−ωh)
=x3+Ax2+Bx+C
上記式を恒等的に成立させる各定数A〜Cは、次のように得られる。
A=−(ω+ωq+ωh)
B=ωq+1+ωq+h+ωh+1
C=−(ω1+q+h)=−(ωv)
B=ωq+1+ωq+h+ωh+1
C=−(ω1+q+h)=−(ωv)
ここで得られた定数A、B、Cは、Aq=A、Bq=B、Cq=Cを満たすので、前記命題3により、いずれもGF(q)の元となる。また、g(x)の根ω、ωq、ωhは命題3によりGF(q)の元とはならないから、g(x)は、ωを根とするGF(q)係数の3次既約多項式となる。
ここで、前記したように、q=4(m=2)、v=21、且つ
f(x)=x6+x5+x3+x2+1
の場合、上記定数A〜Cは、ともにωvに等しくなる(計算省略)。
f(x)=x6+x5+x3+x2+1
の場合、上記定数A〜Cは、ともにωvに等しくなる(計算省略)。
したがって、この場合、図5のシフトレジスタ回路27の構成を、図6のように、共通の定数倍回路29を用いて簡略化できる(ωv=α)。
そこで、ωvをαと置き、
GF(4)={0,1,α,α2}, α3=1
としたとき、それらの各要素の組合せについての排他的論理和は図7に示す加算表のようになる。
GF(4)={0,1,α,α2}, α3=1
としたとき、それらの各要素の組合せについての排他的論理和は図7に示す加算表のようになる。
上記図7の関係を用いて、図6のシフトレジスタ回路27の動作を説明すると、図8のように、各ラッチ回路28a〜28cの初期出力値が(1,0,0)にセットされたとき、その加算結果は1となり、これを定数倍した結果がαとなる。
このとき、最終段のラッチ回路28cの出力は特定値0であるから、その次のクロックの入力タイミングにパルス出力回路31から一つのトリガパルスPが出力される。
次にクロックCが入力されると、各ラッチ回路28a〜28cの出力が(α,1,0)となり、その加算結果は、0(+)1(+)α=1(+)αとなり、これは上記図7の関係からα2となり、これを定数倍した結果はα3となるが、これは上記図7の関係から1となる。
このときも、最終のラッチ回路28cの出力は特定値0であるから、次のクロックの入力タイミングにパルス出力回路31から一つのトリガパルスPが出力される。
次にクロックCが入力されると、各ラッチ回路28a〜28cの出力が(1,α,1)となり、その加算結果は、1(+)1(+)α=αとなり、これを定数倍した結果がα2となる。
次にクロックCが入力されると、各ラッチ回路28a〜28cの出力が(α2,1,α)となり、その加算結果は、α2(+)1(+)α=α(+)α=0となり、これを定数倍した結果が0となる。
以下、同様の演算処理がクロックCの入力毎に行なわれ、その6個目、8個目、18個目の入力タイミングに、最終のラッチ回路28cの出力が特定値0となり、その次の入力タイミングにトリガパルスPが出力される。
また、22番目の状態から42番目までの状態についても、(v+要素値)に相当する入力タイミングに、最終のラッチ回路28cの出力が特定値0となり、43番目の状態から63番目までの状態についても、(2・v+要素値)に相当する入力タイミングに、最終のラッチ回路28cの出力が特定値0となり、64番目の状態で初期状態に戻り、以下、同一の動作が繰り返されることになる。
なお、シフトレジスタ回路27を2ビット幅(m=2)で構成した場合、
0→00
1→01
α→10
α2→11
となる。
0→00
1→01
α→10
α2→11
となる。
このようにシフトレジスタ回路27から特定値0が出力される毎にトリカパルスPを出力すれば、上記したように干渉確率の低いレーダ装置が実現できる。
また、前記した数値例は、動作が把握し易いように比較的小さい規模、即ち、母集合要素数vが少ない差集合について説明したが、実際には、母集合要素数vがより大きな差集合を用いて構成することで、干渉確率を十分低くすることができる。
また、母集合要素数vが多い差集合を用いる際、その差集合の各要素値を大小順に並べたときに、隣合う要素値の間隔の最大値が最も小さい差集合を選択的に用いることで、不感帯の発生を低減することができる。
そこで、q=2mで、
(v,k,1)=(q2+q+1,q+1,1)
で表される単純型差集合について、要素値間隔を計算して、図9に示す結果を得た。
(v,k,1)=(q2+q+1,q+1,1)
で表される単純型差集合について、要素値間隔を計算して、図9に示す結果を得た。
なお、差集合を計算する漸化式(4′)において、定数A、B、Cの表式に現れるωをωjで置き換えることにより、異なる要素値間隔を有する差集合を得ている。ただし、jはvを法とする整数の乗法群Gを、2で生成されるGの巡回部分群Hで割って得られる剰余類G/Hの代表元にその値をとるものとする。
この図9において、Nは異なる要素値間隔を有する差集合の数、d(best)は隣接要素値の差の最大値の最も小さな値、d(worst)は隣接要素値の差の最大値の最も大きな値である。
この図9から、mの増加にしたがって、d(best)およびd(worst)の値が増加していることがわかるが、その増加率はd(worst)の方が格段に大きい。
したがって、mを大きくした場合には、不感時間が極端に長くなってしまうおそれがあるので、d(best)をとるような差集合を選択する必要がある。
また、この図9において、例えばm=13のときの干渉確率は、
1/v=1/67117057≒(1/64)×10−6
となるが、vの期間にk回トリガパルスを一定周期で出力する従来装置の干渉確率は、
k/v=8193/67117057≒(1/8)×10−3
となる。
1/v=1/67117057≒(1/64)×10−6
となるが、vの期間にk回トリガパルスを一定周期で出力する従来装置の干渉確率は、
k/v=8193/67117057≒(1/8)×10−3
となる。
また、従来装置の探査間隔を、d(best)の52711に合わせた場合の干渉確率は、
k/v={v/d(best)}/v=1/52711
となり、この干渉確率に対しても差集合を用いたときの干渉確率の方が格段に小さい。
k/v={v/d(best)}/v=1/52711
となり、この干渉確率に対しても差集合を用いたときの干渉確率の方が格段に小さい。
また、差集合パルス発生手段23を構成する線形帰還型のシフトレジスタ回路27の構成は、前記漸化式(5)(5′)に対応付けられた上記図5、図6の構成に限定されるものではなく、式(4)、(4′)に対応付けて、図10に示すように構成してもよい。
この図10では、最終段のラッチ回路28cの出力S(n)に対して定数倍回路29a〜29cによって定数−A〜−Cを乗算し、その乗算結果の−C・S(n)を初段ラッチ回路28aに入力し、乗算結果−B・S(n)と初段のラッチ回路28aの出力S(n+2)とを加算器30aで加算(排他的論理和)して2段目のラッチ回路28bに入力し、乗算結果−A・S(n)と2段目のラッチ回路28bの出力とを加算器30bで加算(排他的論理和)して最終段のラッチ回路28cに入力する。
また、前記実施例では、差集合の要素を決定するqの値が4の場合について説明したが、例えばq=8とすれば母集合要素数vは、82+8+1=73となり、その要素のなかからq+1(=k=9)個を重複せずに抜き取って得られた単純型の差集合を用いることもできる。
この差集合の要素値の一例は、
(0,1,12,20,26,30,33,35,57)
である。
(0,1,12,20,26,30,33,35,57)
である。
この形式の場合、GF(2)係数の9次既約多項式として、
f(x)=x9+x4+1
をとると、計算は省略するが定数A〜Cは以下のように得られる。
f(x)=x9+x4+1
をとると、計算は省略するが定数A〜Cは以下のように得られる。
A=C=α
B=α5
B=α5
したがって、この形式を実現するシフトレジスタ回路27は、図11に示すように、初段と最終段のラッチ回路28a、28cの出力S(n+2)、S(n)を加算回路30aで加算(排他的論理和)し、その結果に定数倍回路29aで定数α(=A=C)を乗じ、その結果と、2段目のラッチ回路28bの出力S(n+1)に定数倍回路29bで定数α5(=B)を乗じた結果とを加算回路30bによって加算(排他的論理和)し、その結果S(n+3)を初段のラッチ回路28aに入力することで実現できる。
また、この形式において、GF(8)={0,1,α,α2,α3,α4,α5,α6}の加算表は図12のようになる(0についての加算は省略)。
また、上記説明では、単純型Singerの差集合の要素値にしたがってトリガパルスを発生させていたが、例えば次のような単純型でないSingerの差集合の要素値を用いてもよい(λは1〜v−1までの値の発生回数)。
v=q3+q2+q+1
k=q2+q+1
λ=q+1
k=q2+q+1
λ=q+1
上記した例ではk回の探査期間中λ(=q+1)回の重複が発生するが、kの値も概略q倍に大きくなっているので、重複の影響は前記した単純型の場合とほぼ等しい。
上記説明では、人の安全歩行を支援するために個人が携帯して用いる近距離用のレーダ装置に本発明を適用していたが、長距離用のレーダ装置等についても本発明を同様に適用できる。
12……送信部、13……受信部、14……情報処理部、20……レーダ装置、21……トリガパルス発生部、22……クロック発生手段、23……差集合パルス発生手段、24……カウンタ、25……メモリ、26、31……パルス出力回路、27……シフトレジスタ回路、28a〜28c……ラッチ回路、29a〜29c……定数倍回路、30……加算回路
Claims (5)
- トリガパルスを受ける毎に探査用電波を発射する送信部(12)と、
前記送信部から発射された探査用電波に対する反射波を受信する受信部(13)と、
前記送信部に対してトリガパルスを間欠的に出力するトリガパルス発生部(21)とを有するレーダ装置において、
前記トリガパルス発生部を、
所定周期のクロックを発生するクロック発生手段(22)と、
前記クロック発生手段のクロックの発生回数が、所定の母集合要素数、所定の抜取り要素数のSingerの差集合をなす各要素値に一致する毎に前記トリガパルスを出力する差集合パルス発生手段(23)とによって構成したことを特徴とするレーダ装置。 - 前記差集合パルス発生手段は、
前記クロックを計数する前記母集合要素数と等しい進数のカウンタ(24)と、
前記Singerの差集合をなす各要素値に対応したアドレスに特定値が記憶されているメモリ(25)とを含み、
前記メモリから前記特定値が読み出される毎に前記トリガパルスを出力するように構成されていることを特徴とする請求項1記載のレーダ装置。 - 前記差集合パルス発生手段は、
前記クロックを受けて入力値を記憶する複数段のラッチ回路、定数倍回路および加算回路からなり、前記クロックの入力回数が前記Singerの差集合をなす要素値に一致する毎に最終段のラッチ回路から特定値を出力するように構成された線形帰還型のシフトレジスタ回路(27)を含み、
前記シフトレジスタ回路から前記特定値が出力される毎にトリガパルスを出力するように構成されていることを特徴とする請求項1記載のレーダ装置。 - 前記Singerの差集合は、異なる要素値の組合せで前記母集合要素数を法とする減算を行なったときに、1から前記母集合要素数より1少ない値までが1回ずつ発生する単純型Singerの差集合であることを特徴とする請求項1または請求項2または請求項3記載のレーダ装置。
- 前記Singerの差集合は、前記所定の母集合要素数、所定の抜取り要素数の条件を満たす複数組の差集合のうち、隣接要素値の最大間隔が最も小さい差集合であることを特徴とする請求項1または請求項2または請求項3または請求項4記載のレーダ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003293359A JP3769273B2 (ja) | 2003-08-14 | 2003-08-14 | レーダ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003293359A JP3769273B2 (ja) | 2003-08-14 | 2003-08-14 | レーダ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005062021A JP2005062021A (ja) | 2005-03-10 |
JP3769273B2 true JP3769273B2 (ja) | 2006-04-19 |
Family
ID=34370348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003293359A Expired - Fee Related JP3769273B2 (ja) | 2003-08-14 | 2003-08-14 | レーダ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3769273B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4923439B2 (ja) * | 2005-05-20 | 2012-04-25 | 株式会社デンソー | レーダ干渉抑制方法 |
-
2003
- 2003-08-14 JP JP2003293359A patent/JP3769273B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005062021A (ja) | 2005-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8180055B2 (en) | Cryptographic system incorporating a digitally generated chaotic numerical sequence | |
Dobbertin et al. | Niho type cross-correlation functions via Dickson polynomials and Kloosterman sums | |
US5101431A (en) | Systolic array for modular multiplication | |
Chung et al. | Optimal frequency-hopping sequences with new parameters | |
US7205800B2 (en) | Clock frequency divider circuit | |
JP3238128B2 (ja) | リードソロモン符号化装置および方法 | |
Calderbank et al. | A 2-adic approach to the analysis of cyclic codes | |
Premkumar | A formal framework for conversion from binary to residue numbers | |
JP3769273B2 (ja) | レーダ装置 | |
JP4566513B2 (ja) | 擬似ランダム系列を発生させる方法および装置 | |
US6938062B1 (en) | Apparatus and method for providing higher radix redundant digit lookup tables for recoding and compressing function values | |
García et al. | Efficient filter for the generation/correlation of Golay binary sequence pairs | |
RU2690765C1 (ru) | Генератор периодических псевдослучайных двоичных последовательностей сложной структуры | |
JP4696920B2 (ja) | Dds信号発生装置 | |
US6681235B2 (en) | Frequency synthesizer and Gaussian noise generator using the same | |
Xing et al. | Low-correlation, large linear span sequences from function fields | |
KR100954843B1 (ko) | 센서 모트에서의 블록 인덱싱 기반의 타원 곡선 암호 연산 방법, 그 장치 및 이를 기록한 기록 매체 | |
JPH11317676A (ja) | 有限フィ―ルドでの任意要素の逆数具現回路 | |
JPH1196030A (ja) | 有限体上の乗算方法及び乗算回路 | |
RU2299462C1 (ru) | Устройство для формирования остатка по двойному модулю | |
Paterson | Applications of exponential sums in communications theory | |
WO2011030468A1 (ja) | 演算装置 | |
KR100422345B1 (ko) | 난수 발생기 | |
Sahoo et al. | A high speed FIR filter architecture based on novel higher radix algorithm | |
JP6900441B2 (ja) | Pam3信号発生装置及びpam3信号発生方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060203 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |