JP3765400B2 - 誘電体フィルタ、誘電体デュプレクサ、高周波モジュールおよび通信装置 - Google Patents
誘電体フィルタ、誘電体デュプレクサ、高周波モジュールおよび通信装置 Download PDFInfo
- Publication number
- JP3765400B2 JP3765400B2 JP2001358126A JP2001358126A JP3765400B2 JP 3765400 B2 JP3765400 B2 JP 3765400B2 JP 2001358126 A JP2001358126 A JP 2001358126A JP 2001358126 A JP2001358126 A JP 2001358126A JP 3765400 B2 JP3765400 B2 JP 3765400B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- inner conductor
- input terminals
- duplexer
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の属する技術分野】
この発明は、携帯電話や自動車電話等の移動体通信機に使用されるマイクロ波用の誘電体フィルタ、誘電体デュプレクサ、これらを備えた高周波モジュール、および通信装置に関するものである。
【0002】
【従来の技術】
従来の誘電体フィルタ、誘電体デュプレクサ、およびこれらを備えた通信装置について、図6、図7を参照して説明する。
【0003】
図6(a)は従来の誘電体フィルタの外観斜視図であり、(b)は従来の誘電体デュプレクサの外観斜視図である。
図7は従来の通信装置のブロック図である。
図6において、1は誘電体ブロック、2a〜2fは内導体形成孔、3a〜3fは内導体、4は外導体、5は励振孔、6a,6bは伝送信号に応じて入力端子または出力端子となる入出力端子、7はアンテナ端子、101は誘電体フィルタ、102は誘電体デュプレクサである。
【0004】
図6の(a)に示すように、誘電体フィルタ101は、誘電体ブロック1の内部に、一方の面から対向する他方の面にかけて、内面に内導体3a〜3cをそれぞれ形成するステップ構造の内導体形成孔2a〜2cを備えており、外面に外導体4とこれから離間し、一方が入力端子となり、他方が出力端子となる入出力端子6a,6bとを備えている。外導体4は内導体形成孔2a〜2cの一方の開口端面(図における左手前面)を除き、略全面に形成されている。内導体3a〜3cが外導体4から離間した内導体形成孔2a〜2cの開口端を内導体3a〜3cの開放端とし、他方の内導体3a〜3cと外導体4とが導通する開口端を内導体3a〜3cの短絡端としている。この構造により、各内導体形成孔がそれぞれλ/4共振器として作用する。入出力端子6a,6bは、それぞれ内導体3a,3cに結合しており、誘電体ブロック1の側面から実装面(図における上面)にかけて形成されている。
【0005】
また、図6の(b)に示すように、誘電体デュプレクサ102は、誘電体ブロック1の内部に、一方の面から対向する他方の面にかけて、内面に内導体3a〜3fをそれぞれ形成するステップ構造の内導体形成孔2a〜2fと、内面電極を設けた励振孔5とを備えており、外面に、外導体4と、これから離間し、一方が入力端子となり、他方が出力端子となる入出力端子6a,6bおよびアンテナ端子7とを備えている。外導体4は内導体形成孔2a〜2fの一方の開口端面(図における右奥面)を除き、略全面に形成されている。内導体3a〜3fが外導体4から離間した内導体形成孔2a〜2fの開口端を内導体3a〜3fの開放端とし、他方の内導体3a〜3fと外導体4とが導通する開口端を内導体3a〜3fの短絡端としている。この構造により、各内導体形成孔がそれぞれλ/4共振器として作用する。入出力端子6a,6bは、それぞれ内導体3a,3fに結合しており、誘電体ブロック1の側面から実装面(図における下面)にかけて形成されている。アンテナ端子7は、内導体形成孔2c,2d間に短絡端面から実装面にかけて形成されており、励振孔5に導通している。このような構造とすることにより、一つの誘電体ブロックに、内導体形成孔2a〜2cよりなる誘電体フィルタと内導体形成孔2d〜2fよりなる誘電体フィルタとを備える。よって、一方のフィルタを送信側フィルタとし、他方のフィルタを受信側フィルタとすることにより、誘電体デュプレクサとして機能する。
【0006】
次に、図7に示すように、従来の通信装置は、電力増幅器PA、アイソレータISO、低ノイズ増幅器LNA、デュプレクサDPX、およびアンテナANTより構成されている。
【0007】
前段回路から入力された信号は、電力増幅器PAで増幅され、アイソレータISOを介し、デュプレクサDPXに入力される。デュプレクサDPXでは必要な周波数帯域のみを通過してアンテナANTに信号を出力し、アンテナANTより外部に送信する。また、デュプレクサDPXは、アンテナANTで受信された信号のうち必要な周波数帯域のみを通過し、低ノイズ増幅器LNAに出力する。低ノイズ増幅器LNAは入力信号を増幅して、後段回路に出力する。このような通信装置のデュプレクサDPXには、図6に示した誘電体デュプレクサや、誘電体フィルタを複数組み合わせたものを利用している。
【0008】
【発明が解決しようとする課題】
ところが、このような従来の誘電体フィルタ、誘電体デュプレクサを備えた通信装置においては、以下に示す解決すべき課題があった。
【0009】
通信装置を構成するデュプレクサは、図6,図7に示すように送信側フィルタの入力端子が一つであるため、アンテナからの回り込み波(送信信号のアンテナからの反射波)が生じた場合、その回り込み波が逆にアンテナ端子から送信側入力端子を介して、アイソレータ側に伝送されてしまう。ここで、アイソレータがなければ、この回り込み波は、電力増幅器に伝送される。これにより、電力増幅器が飽和するため、レベルシフトは行うが、増幅作用が生じなくなる。
【0010】
このため、電力増幅器とデュプレクサの間には、アイソレータを挿入するのであるが、アイソレータを挿入することにより、送信系の伝送回路の総合的な損失が増加してしまう。また、アイソレータを挿入することにより、回路全体として素子が一つ増えることとなり、その分、サイズが大きくなる。
【0011】
この発明の目的は、送信系の損失を悪化させずに、全体として小型に通信装置を構成できる誘電体フィルタ、誘電体デュプレクサ、および高周波モジュールを提供することにある。
【0012】
【課題を解決するための手段】
この発明は、複数の入力端子を同一の内導体にそれぞれ特性が異なるように結合し、送信信号の伝搬特性に応じて、いずれか一つを選択利用して、誘電体フィルタを構成する。
【0013】
また、この発明は、送信側フィルタの形成された複数の入力端子を同一の内導体と特性が異なるように結合し、送信信号の伝搬特性に応じ、いずれか一つを選択利用して、誘電体デュプレクサを構成する。
【0014】
また、この発明は、前記誘電体フィルタと、該誘電体フィルタに設けられた、複数の入力端子のそれぞれに接続され、送信信号をいずれか一つの入力端子に入力するように切り替えを行うスイッチング素子とから、高周波モジュールを構成する。
【0015】
また、この発明は、前記誘電体デュプレクサと、該誘電体デュプレクサ設けられた、複数の入力端子のそれぞれに接続され、送信信号をいずれか一つの入力端子に入力するように切り替えを行うスイッチング素子とから、高周波モジュールを構成する。
【0016】
また、この発明は、前記スイッチング素子の入力側にカプラを設け、前記スイッチング素子から前記カプラ側へ戻り、前記カプラから出力される回り込み波の強度を検出して、該回り込み波が所定強度を超えるときに、回り込み波の強度が小さくなるようにスイッチング素子を切り替える制御回路を設けて、高周波モジュールを構成する。
【0017】
また、この発明は、誘電体フィルタ、もしくは誘電体デュプレクサ、または高周波モジュールを備えて通信装置を構成する。
【0018】
【発明の実施の形態】
第1の実施形態に係る誘電体フィルタ、および通信装置について、図1〜図3を参照して説明する。
図1は通信装置のブロック図である。
図1において、ANTは送受信アンテナ、DPXはデュプレクサ、SWはスイッチング素子、CPLはカプラ、PAは電力増幅器、LNAは低ノイズ増幅器である。前段回路から入力された信号は、電力増幅器PAで増幅され、カプラCPL、スイッチング素子SWを通過し、デュプレクサDPXに入力される。デュプレクサDPXでは必要な周波数帯域のみを通過してアンテナANTに信号を出力し、アンテナANTより外部に送信する。また、デュプレクサDPXは、アンテナANTで受信された信号のうち必要な周波数帯域のみを通過し、低ノイズ増幅器LNAに出力する。低ノイズ増幅器LNAは入力信号を増幅して、後段回路に出力する。
【0019】
スイッチング素子SWは通常、デュプレクサDPXの一方の入力端子(TX1)に接続するようにスイッチを設定している。ここで、制御回路は、カプラから出力される送信信号の回り込み波の強度が所定強度より高いとき、スイッチング素子に切替信号を出力する。スイッチング素子はこの切替信号を受けた場合にのみ、スイッチを切り替えて、入力端子(TX2)に接続する。
【0020】
この誘電体デュプレクサの送信側フィルタとして、図2に示す誘電体フィルタを利用する。
【0021】
図2は誘電体フィルタの外観斜視図である。
図2において、1は誘電体ブロック、2a〜2cは内導体形成孔、3a〜3cは内導体、4は外導体、6a,6cは入力端子、6bは出力端子、101は誘電体フィルタである。
誘電体フィルタ101は、誘電体ブロック1の内部に、一方の面から対向する他方の面にかけて、内面に内導体3a〜3cをそれぞれ形成するステップ構造の内導体形成孔2a〜2cを備えており、外面に外導体4と、これから離間した入力端子6a,6cおよび出力端子6bとを備えている。外導体4は内導体形成孔2a〜2cの一方の開口端面(図における左手前面)を除き、略全面に形成されている。内導体3a〜3cが外導体4から離間した内導体形成孔2a〜2cの開口端を内導体3a〜3cの開放端とし、他方の内導体3a〜3cと外導体4とが導通する開口端を内導体3a〜3cの短絡端としている。この構造により、各内導体形成孔がそれぞれλ/4共振器として作用する。入力端子6a,6cは内導体3aに結合し、誘電体ブロック1の側面(図における右手前面)から実装面(図における上面)にかけて形成されている。一方、出力端子6bは内導体3cに結合し、誘電体ブロック1の側面(図における左奥面)から実装面(図における上面)にかけて形成されている。
【0022】
ここで、入力端子6aは、入力端子6cよりも内導体3aの開放端からの距離が近いため、外部結合の容量Qeをより多く得ることができる。よって、内導体3aからなる共振器と入力端子6aとの間のVSWRおよび損失は、内導体3aからなる共振器と入力端子6cとの間のそれよりも良好な値をとる。
【0023】
この一例として、通過帯域の中心値が1950MHzに設定した誘電体フィルタの特性図を図3に示す。
【0024】
図3の(a)は入力端子6aと出力端子6bとの間の周波数特性図であり、(b)は入力端子6cと出力端子6bとの間の周波数特性図である。
【0025】
図3の(a)に示すように、入力端子6aと出力端子6bとの間では、通過帯域における通過特性、反射特性とも良好である。一方、図3の(b)に示すように、入力端子6cと出力端子6bとの間では、通過損失、反射損失がともに大きくなり、全体的な伝送損失が増大する。
【0026】
よって、通常の送信時には入力端子6aを用いることにより、伝送損失を抑制する。回り込み波が生じた場合には、入力端子6cを用いることにより、回り込み波をフィルタにより減衰させる。よって、電力増幅器PAに回り込み波が入力し、増幅できなくなるといった不具合を防止することができる。
【0027】
すなわち、デュプレクサのアンテナ端子に誘電体フィルタ101の出力端子6bを用い、通常の信号送信に利用するデュプレクサの入力端子(TX1)として誘電体フィルタ101の入力端子6aを用いる。一方、回り込み波をカプラからの出力により検出した場合に切り替えられるデュプレクサの入力端子(TX2)として、誘電体フィルタ101の入力端子6cを用いる。これにより、送信信号の回り込み波を抑制しながら、伝送損失を抑制した送信回路網を構成することができる。
【0028】
なお、デュプレクサの受信側フィルタとしては、図6に示したような従来の誘電体フィルタを用いても、図2に示した誘電体フィルタをもう一つ用いても良い。
【0029】
また、入力端子6a,6cは、共に同じ形状であることに限らず、所望の特性が得られるように、形状を異ならせてもよい。
【0030】
また、本実施形態では、入力端子を二つ形成しているが、三つ以上形成しても、前述の主旨に沿って、入力端子の選択を行うことにより、同様の効果を得ることができる。
【0031】
次に、第2の実施形態に係る誘電体デュプレクサ、および通信装置について、図4を参照して説明する。
図4は誘電体デュプレクサの外観斜視図である。
図4において、1は誘電体ブロック、2a〜2fは内導体形成孔、3a〜3fは内導体、4は外導体、5は励振孔、6a,6cは入力端子、6bは出力端子、7はアンテナ端子、102は誘電体デュプレクサである。
【0032】
誘電体デュプレクサ102は、誘電体ブロック1の内部に、一方の面から対向する他方の面にかけて、内面に内導体3a〜3fをそれぞれ形成するステップ構造の内導体形成孔2a〜2fと内面電極を設けた励振孔5を備えており、外面に、外導体4と、これから離間した入力端子6a,6c、出力端子6bおよびアンテナ端子7とを備えている。外導体4は内導体形成孔2a〜2fの一方の開口端面(図における右奥面)を除き、略全面に形成されている。内導体3a〜3fが外導体4から離間した内導体形成孔2a〜2fの開口端を内導体3a〜3fの開放端とし、他方の内導体3a〜3fと外導体4とが導通する開口端を内導体3a〜3fの短絡端としている。この構造により、各内導体形成孔がそれぞれλ/4共振器として作用する。
【0033】
入力端子6a,6cは内導体3aに結合し、誘電体ブロック1の側面(図における右手前面)から実装面(図における下面)にかけて形成されている。一方、出力端子6bは内導体3fに結合し、誘電体ブロック1の側面(図における左奥面)から実装面(図における下面)にかけて形成されている。
【0034】
ここで、第1の実施形態に示した誘電体フィルタと同様に、入力端子6aは、入力端子6cよりも内導体3aの開放端からの距離が近いため、より多くの外部結合容量Qeを得ることができる。よって、内導体3aからなる共振器と入力端子6aとの間のVSWRおよび損失は、内導体3aからなる共振器と入力端子6cとの間のそれよりも良好な値をとる。
【0035】
アンテナ端子7は、内導体形成孔2c,2d間に短絡端面から実装面にかけて形成されており、励振孔5に導通している。
【0036】
このような構造とすることにより、一つの誘電体ブロックに、内導体形成孔2a〜2cよりなる誘電体フィルタと、内導体形成孔2d〜2fよりなる誘電体フィルタとを備える。
【0037】
ここで、内導体形成孔2a〜2cよりなる誘電体フィルタを送信側フィルタとし、内導体形成孔2d〜2fよりなる誘電体フィルタを受信側フィルタとすることにより、二つの入力端子を有する誘電体デュプレクサを構成する。
【0038】
この誘電体デュプレクサを図1に示した通信装置のデュプレクサとして用いることにより、第1の実施形態と同様の効果を得ることができる。
【0039】
次に、第3の実施形態に係る高周波モジュールについて、図5を参照して説明する。
図5は高周波モジュールの外観斜視図であり、(a)は上面からの斜視図、(b)は下面からの斜視図である。
図5において、102は誘電体デュプレクサ、6a,6cは入力端子、6bは出力端子、7はアンテナ端子、10はベース基板、11はスイッチング素子、12はカプラ、13aはベース基板10に形成された入力端子、13bはベース基板10に形成された出力端子、14はベース基板10に形成されたアンテナ端子、15は回路電極、16は制御回路素子である。
【0040】
ベース基板10の表面には誘電体デュプレクサ102、スイッチング素子11、カプラ12および制御回路素子16を実装しており、ベース基板10の表面に形成された回路電極15により、それぞれ接続されている。
【0041】
誘電体デュプレクサ102の構造は図4に示した誘電体デュプレクサと同じであり、その送信側フィルタの入力端子6a,6cはスイッチング素子11の二つの出力端子に接続している。スイッチング素子11の入力端子はカプラ12に接続しており、カプラ12はベース基板10に設けられた入力端子13aに導通している。制御回路素子16はスイッチング素子11およびカプラ12に接続している。一方、デュプレクサの受信側フィルタの出力端子となる入出力端子6bはベース基板10に設けられた出力端子13bに導通している。また、誘電体デュプレクサ102のアンテナ端子7はベース基板10のアンテナ端子14に導通している。
【0042】
ここで、入力端子6aは、第2の実施形態に示したように送信信号を低損失で伝送し、入力端子6cは、送信信号およびその回り込み波を減衰する。
【0043】
よって、信号送信時には、入力端子6aを選択して伝送するようにスイッチング素子11を設定しておくことにより、低損失に送信信号を伝送することができる。また、送信信号の回り込み波が生じた時には、カプラ12は、回り込み波を制御回路素子16に伝送する。制御回路素子16は、この回り込み波を検知し、回り込み波が所定の強度を超えた場合にスイッチング素子11に切り替え信号を発生する。スイッチング素子11は、切り返し信号を受け、スイッチを切り替え、入力端子6cを選択することにより、回り込み波を減衰し、カプラ12以前の回路への不要信号の流入を抑制することができる。
【0044】
このように、デュプレクサ、スイッチング素子、カプラおよび制御回路素子を同一基板上に備えた高周波モジュールを構成する。
【0045】
このような構成とすることにより、それぞれの素子の配置や、入出力端子、アンテナ端子の位置を任意に設計することができるため、設計の自由度が向上する。
【0046】
なお、本実施形態では、誘電体デュプレクサ、スイッチング素子、カプラ、および制御回路素子からなる高周波モジュールを示したが、誘電体デュプレクサとスイッチング素子とからなるものや、誘電体デュプレクサの代わりに二つの誘電体フィルタ(内、送信側フィルタは図2に示した誘電体フィルタ)を用いても、同様の効果が得られる。
【0047】
また、前述の実施形態に示した誘電体フィルタおよび誘電体デュプレクサについては、内導体形成孔の一方の開口面に外導体を形成しないことにより、内導体の開放端を構成したものであるが、内導体形成孔の両開口面に外導体を形成し、内導体形成孔内に内導体非形成部を設けて開放端を構成したものについても、同様の効果を得られる。
【0048】
また、内導体形成孔の一方の開口面に外導体から離間した結合用電極を形成したものについても、同様の効果が得られる。
【0049】
【発明の効果】
この発明によれば、複数の入力端子を同一の内導体にそれぞれ特性が異なるように結合し、このうち一つを、送信信号の伝搬特性に応じて選択する誘電体フィルタを構成する。これにより、一方の入力端子を、必要な通過帯域で低損失な伝送特性を得られるように設定しておき、他方の入力端子を、敢えて通過帯域での損失量を多くしておくことができる。この誘電体フィルタを送信フィルタとして用いることにより、送信時には、低損失な伝送特性を得られる入力端子を使用し、アンテナからの回り込み波が発生した場合には、損失の大きい入力端子を使用して、伝送特性に優れ、回り込み波の影響を抑制する通信装置を構成することができる。
【0050】
また、この発明によれば、送信側フィルタの複数の入力端子を同一の内導体と特性が異なるように結合し、このうちいずれか一つを、送信信号の伝搬特性に応じて選択する誘電体デュプレクサを構成する。これにより、一方の入力端子を、必要な通過帯域で低損失な伝送特性を得られるように設定しておき、他方の入力端子を、敢えて通過帯域での損失量を多くしておくことができる。この誘電体デュプレクサを使用することにより、前述の誘電体フィルタの場合と同じような効果を得ることができる。
【0051】
また、この発明によれば、前記誘電体フィルタと、該誘電体フィルタに形成された、特性が異なるように結合する入力端子のそれぞれに接続され、送信信号をいずれか一つの入力端子に入力するように切り替えを行うスイッチング素子とから、高周波モジュールを構成することにより、設計自由度の向上することができ、これにより、通信装置全体の設計自由度も向上させることができる。
【0052】
また、この発明によれば、前記誘電体デュプレクサと、該誘電体デュプレクサの送信側フィルタに形成された、特性が異なるように結合する入力端子のそれぞれに接続され、送信信号をいずれか一つの入力端子に入力するように切り替えを行うスイッチング素子とから、高周波モジュールを構成することにより、前述の誘電体フィルタの場合と同様に設計自由度を向上させることができる。
【0053】
また、この発明によれば、前記スイッチング素子の入力側にカプラを設け、前記スイッチング素子から前記カプラ側へ戻り、前記カプラから出力される回り込み波の強度を検出して、該回り込み波が所定強度を超えるときに、回り込み波の強度が小さくなるようにスイッチング素子を切り替える制御回路を設けて、高周波モジュールを構成することにより、外部回路を新たに接続することなく、伝送信号による入力端子の切り替えを行うことができる。
【0054】
また、この発明によれば、前記誘電体フィルタ、もしくは前記誘電体デュプレクサ、または前記高周波モジュールを備えることにより、優れた通信特性を有する通信装置を構成することができる。
【図面の簡単な説明】
【図1】第1の実施形態に係る通信装置のブロック図
【図2】第1の実施形態に係る誘電体フィルタの外観斜視図
【図3】第1の実施形態に示す誘電体フィルタの周波数特性図
【図4】第2の実施形態に示す誘電体デュプレクサの外観斜視図
【図5】第3の実施形態に示す高周波モジュールの外観斜視図
【図6】従来の誘電体フィルタおよび誘電体デュプレクサの外観斜視図
【図7】従来の通信装置のブロック図
【符号の説明】
1−誘電体ブロック
2a〜2f−内導体形成孔
3a〜3f−内導体
4−外導体
5−励振孔
6a,6c−入力端子
6b−出力端子
7−アンテナ端子
10−ベース基板
11−スイッチング素子
12−カプラ
13a−ベース基板10に設けられた入力端子
13b−ベース基板10に設けられた出力端子
14−ベース基板10に設けられたアンテナ端子
15−ベース基板10に設けられた回路電極
16−制御回路素子
Claims (6)
- 略直方体形状の誘電体ブロックの内部に、それぞれの内面に内導体を形成した複数の内導体形成孔を配列し、前記誘電体ブロックの外面に、配列した前記内導体形成孔のうち、所定の内導体形成孔の内導体にそれぞれ結合する複数の入力端子および出力端子と、外導体とを形成した誘電体フィルタにおいて、
前記複数の入力端子は、同一の内導体にそれぞれ特性が異なるように結合し、前記複数の入力端子のうち、いずれか一つを、送信信号の伝搬特性に応じて選択的に利用するようにした誘電体フィルタ。 - 略直方体形状の誘電体ブロックの内部に、それぞれの内面に内導体を形成した複数の内導体形成孔を配列し、前記誘電体ブロックの外面に、配列した前記内導体形成孔のうち所定の内導体形成孔の内導体にそれぞれ結合する複数の入力端子、出力端子、およびアンテナ端子と、外導体とを形成することにより、送信側フィルタと、受信側フィルタとを前記誘電体ブロックに構成した誘電体デュプレクサにおいて、
前記複数の入力端子は、同一の内導体と特性が異なるように結合し、前記複数の入力端子のうち、いずれか一つを、送信信号の伝搬特性に応じて選択的に利用するようにした誘電体デュプレクサ。 - 請求項1に記載の誘電体フィルタと、
前記複数の入力端子のそれぞれに接続され、送信信号をいずれか一つの入力端子に入力するように切り替えを行うスイッチング素子とからなる高周波モジュール。 - 請求項2に記載の誘電体デュプレクサと、
前記複数の入力端子のそれぞれに接続され、送信信号をいずれか一つの入力端子に入力するように切り替えを行うスイッチング素子とからなる高周波モジュール。 - 前記スイッチング素子の入力側にカプラを設け、前記スイッチング素子から前記カプラ側へ戻り、前記カプラから出力される回り込み波の強度を検出して、該回り込み波が所定強度を超えるときに、前記回り込み波の強度が小さくなるように前記スイッチング素子を切り替える制御回路を設けてなる請求項4または請求項5に記載の高周波モジュール。
- 請求項1に記載の誘電体フィルタ、請求項2に記載の誘電体デュプレクサ、または請求項3〜5のいずれかに記載の高周波モジュールを備えてなる通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001358126A JP3765400B2 (ja) | 2001-11-22 | 2001-11-22 | 誘電体フィルタ、誘電体デュプレクサ、高周波モジュールおよび通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001358126A JP3765400B2 (ja) | 2001-11-22 | 2001-11-22 | 誘電体フィルタ、誘電体デュプレクサ、高周波モジュールおよび通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003163505A JP2003163505A (ja) | 2003-06-06 |
JP3765400B2 true JP3765400B2 (ja) | 2006-04-12 |
Family
ID=19169359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001358126A Expired - Fee Related JP3765400B2 (ja) | 2001-11-22 | 2001-11-22 | 誘電体フィルタ、誘電体デュプレクサ、高周波モジュールおよび通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3765400B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113196563B (zh) * | 2018-12-18 | 2023-02-21 | 株式会社村田制作所 | 耦合器模块 |
-
2001
- 2001-11-22 JP JP2001358126A patent/JP3765400B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003163505A (ja) | 2003-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6313797B1 (en) | Dielectric antenna including filter, dielectric antenna including duplexer, and radio apparatus | |
JP3780416B2 (ja) | 誘電体フィルタの実装構造、誘電体フィルタ装置、誘電体デュプレクサの実装構造および通信装置 | |
EP0938153B1 (en) | Bandpass filter, duplexer, high-frequency module and communications device | |
JPH08316870A (ja) | 無線通信送受信装置 | |
JP2008522533A (ja) | 分散型ダイプレクサ | |
JP3327196B2 (ja) | 誘電体フィルタ及び誘電体デュプレクサ | |
JPH11186819A (ja) | 帯域阻止フィルタ及びデュプレクサ | |
CA2235460C (en) | Dielectric filter, transmitting/receiving duplexer, and communication apparatus | |
US7466970B2 (en) | Arrangement for dividing a filter output signal | |
JP2001332906A (ja) | 誘電体フィルタ、デュプレクサおよび、通信装置 | |
US6677836B2 (en) | Dielectric filter device having conductive strip removed for improved filter characteristics | |
KR102211745B1 (ko) | 프론트 엔드 모듈 | |
JP3765400B2 (ja) | 誘電体フィルタ、誘電体デュプレクサ、高周波モジュールおよび通信装置 | |
WO2022044580A1 (ja) | 高周波回路および通信装置 | |
US6867663B2 (en) | Dielectric duplexer | |
US20050221767A1 (en) | High frequency module and high frequency circuit for mobile communications device | |
JP3970735B2 (ja) | 複合フィルタ、アンテナ共用器、及び通信装置 | |
JP3351333B2 (ja) | 誘電体デュプレクサ及びこの誘電体デュプレクサを備えた通信機装置 | |
KR100715379B1 (ko) | 결합형 필터 | |
WO2019198474A1 (ja) | 無線通信装置及び自己測定方法 | |
KR200390812Y1 (ko) | 결합형 필터 | |
CN118473348A (zh) | 电路拓扑及其制作方法、射频模组 | |
JP3909646B2 (ja) | 誘電体フィルタ、送受共用器及びマルチプレクサ | |
GB2257335A (en) | Antenna switching circuit | |
JP2004297369A (ja) | フィルタ回路、デュプレクサおよび通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |