JP3756364B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP3756364B2
JP3756364B2 JP33515399A JP33515399A JP3756364B2 JP 3756364 B2 JP3756364 B2 JP 3756364B2 JP 33515399 A JP33515399 A JP 33515399A JP 33515399 A JP33515399 A JP 33515399A JP 3756364 B2 JP3756364 B2 JP 3756364B2
Authority
JP
Japan
Prior art keywords
power supply
ball
prize ball
game
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33515399A
Other languages
Japanese (ja)
Other versions
JP2001149621A (en
JP2001149621A5 (en
Inventor
詔八 鵜川
史高 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP33515399A priority Critical patent/JP3756364B2/en
Publication of JP2001149621A publication Critical patent/JP2001149621A/en
Publication of JP2001149621A5 publication Critical patent/JP2001149621A5/ja
Application granted granted Critical
Publication of JP3756364B2 publication Critical patent/JP3756364B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機、コイン遊技機、スロット機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。遊技媒体の払い出しは払出機構によって行われる。
【０００３】
払出機構は、一般に、賞球制御基板に搭載された賞球制御手段によって制御される。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、賞球制御基板に送信される。
【０００４】
また、遊技者は、遊技媒体を借り出し、借り出した遊技媒体および入賞に応じて払い出された遊技媒体を用いて遊技を行う。その際、遊技者からの遊技媒体貸し要求はカードユニット等の貸出要求処理装置で一旦受け付けられ、遊技機の貸出制御手段は貸出要求処理装置と通信することによって遊技者からの貸出要求を受け付ける。遊技機は、遊技者からの貸出要求に応じて遊技媒体を貸し出すのであるが、賞球払出を行う払出機構によって玉貸しもなされるように構成されている遊技機も多い。よって、賞球制御手段と貸出制御手段とは一体化された払出制御手段（以下、単に賞球制御手段という。）で構成されていることが多い。また、一般に、賞球制御手段は払出制御マイクロコンピュータを含む構成とされている。
【０００５】
【発明が解決しようとする課題】
遊技機に停電等による電源断状態が発生すると、停電等からの復旧時には、最初の状態（例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態）に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、賞球制御手段が貸出要求処理装置を介した貸出要求に対応する全ての遊技媒体の貸出処理を完了していないうちに、停電等による電源断状態が発生すると、電源が復旧したときに、遊技機の状態が初期状態に戻ると貸出遊技媒体の未払出が生じ、遊技者に不利益がもたらされる。
【０００６】
そこで、本発明は、遊技機に停電等による電源断状態が発生しても、遊技媒体に貸出に関して遊技者に不利益を与えることのない遊技機を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明による遊技機は、遊技者が所定の遊技を行うことが可能な遊技機であって、遊技に用いられる遊技媒体を貸し出すことが可能な払出装置と、遊技媒体貸出要求に応じて払出装置から遊技媒体を払い出す遊技媒体貸出制御を行う払出制御マイクロコンピュータと、遊技機に設けられ払出装置から払い出された遊技媒体を検出する貸し遊技媒体検出手段と、貸し遊技媒体検出手段に供給される電圧よりも高い直流電圧の電源の状態を監視して、該電源の電圧が貸し遊技媒体検出手段に供給される電圧よりも高い電圧である所定電圧に低下したときに所定の検出信号を出力する電源監視手段と、電源監視手段が監視する直流電圧と同一の直流電圧を監視し、該直流電圧が、電源監視手段が所定の検出信号を出力するときの所定電圧よりも低く設定された検出電圧になったときに払出制御マイクロコンピュータの動作を禁止させるためのリセット信号を出力するリセット信号出力手段と、遊技媒体貸出要求にもとづいた遊技媒体の払出数のうち払い出しが完了していない未払出数を特定可能な情報を、遊技機への電力供給が停止されたときであっても少なくとも所定期間において保持可能な記憶手段とを備え、払出制御マイクロコンピュータは、貸し遊技媒体検出手段から検出出力が出力されたときに未払出数を減算する処理を実行する減算手段と、電源監視手段からの所定の検出信号に応じて、払出装置の動作を停止させるとともに、電力供給が停止したことを示す電力供給停止情報を記憶手段に格納する電力供給停止時処理を実行する電力供給停止時処理実行手段と、電力供給が開始されたときに、記憶手段に電力供給停止情報が保存されていたことを条件に、記憶手段に記憶されている未払出数を特定可能な情報にもとづいて遊技媒体の払出制御を再開させる復旧手段とを含み、リセット信号出力手段は、電源監視手段が所定の検出信号を出力するときから少なくとも電力供給停止時処理完了後に成立するように設定された検出条件が成立したときにリセット信号を出力し、払出制御マイクロコンピュータは、リセット信号出力手段からのリセット信号の入力に応じて動作禁止状態とされることを特徴とする。
【００１０】
電力供給停止時処理実行手段は、電力供給停止時処理で、記憶手段へのアクセスを防止する処理を行うように構成されていてもよい。
【００１１】
電力供給停止時処理実行手段は、電力供給停止時処理で、記憶手段の記憶内容に関連した演算の結果得られるチェックデータを記憶手段に保存する処理を行うように構成されていてもよい。
また、払出制御マイクロコンピュータは、電力供給開始時にチェックデータにもとづくチェックを行い、チェック結果が正常でなければ記憶手段に保存されている遊技媒体の未払出数に関する情報を無効化するように構成されていてもよい。
【００１２】
電源監視手段からの検出信号は払出制御マイクロコンピュータの割込端子に入力され、払出制御マイクロコンピュータは、割込端子への入力にもとづいて電力供給停止時処理を実行するように構成されていてもよい。
【００１３】
未払出数を特定可能な情報を少なくとも所定期間において保持可能な記憶手段は、払出制御マイクロコンピュータに内蔵される構成であってもよい。すなわち、記憶手段は、例えば、マイクロコンピュータに内蔵されているメモリ（ＲＡＭ）であってもよい。
【００１７】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図、図２はパチンコ遊技機１の内部構造を示す全体背面図、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。また、画像式の遊技機やスロット機に適用することもできる。
【００１８】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた景品玉を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００１９】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部９と７セグメントＬＥＤによる可変表示器１０とを含む可変表示装置８が設けられている。この実施の形態では、可変表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２０】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
【００２１】
遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球の入賞口１９，２４への入賞は入賞口スイッチ１９ａ，２４ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
【００２２】
そして、この例では、一方のスピーカ２７の近傍に、景品玉払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給玉が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技台１に隣接して設置され、プリペイドカードが挿入されることによって玉貸しを可能にするカードユニット５０も示されている。
【００２３】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００２４】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、可変表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。
【００２５】
可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントスイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００２６】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
【００２７】
次に、パチンコ遊技機１の裏面の構造について図２を参照して説明する。
可変表示装置８の背面では、図２に示すように、機構板３６の上部に景品玉タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク３８に供給される。景品玉タンク３８内の景品玉は、誘導樋３９を通って玉払出装置に至る。
【００２８】
機構板３６には、中継基板３０を介して可変表示部９を制御する可変表示制御ユニット２９、基板ケース３２に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１、可変表示制御ユニット２９と遊技制御基板３１との間の信号を中継するための中継基板３３、および景品玉の払出制御を行う賞球制御用マイクロコンピュータ等が搭載された賞球制御基板（払出制御基板）３７が設置されている。さらに、機構板３６の下部には、モータの回転力を利用して打球を遊技領域７に発射する打球発射装置３４と、遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５が設置されている。
【００２９】
また、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。誘導樋３９を通った玉は、図３に示されるように、球切れ検出器１８７ａ，１８７ｂを通過して玉供給樋１８６ａ，１８６ｂを経て玉払出装置９７に至る。玉払出装置９７から払い出された景品玉は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰玉受皿４に連通する余剰玉通路４６が形成されている。入賞にもとづく景品玉が多数払い出されて打球供給皿３が満杯になり、ついには景品玉が連絡口４５に到達した後さらに景品玉が払い出されると景品玉は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さらに景品玉が払い出されると、感知レバー４７が満タンスイッチ４８を押圧して満タンスイッチ４８がオンする。その状態では、玉払出装置９７内のステッピングモータの回転が停止して玉払出装置９７の動作が停止するとともに、必要に応じて打球発射装置３４の駆動も停止する。
【００３０】
賞球払出制御を行うために、入賞口スイッチ（図示せず）、始動口スイッチ１７およびＶカウントスイッチ２２からの信号が、主基板３１に送られる。主基板３１のＣＰＵ５６は、始動口スイッチ１７がオンすると６個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ２３がオンすると１５個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると１０個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口２４に入賞した遊技球は、入賞口２４からの入賞球流路に設けられている入賞口スイッチ２４ａで検出され、入賞口１９に入賞した遊技球は、入賞口１９からの入賞球流路に設けられている入賞口スイッチ１９ａで検出される。
【００３１】
次に、機構板３６に設置されている中間ベースユニットの構成について説明する。中間ベースユニットには、玉供給樋１８６ａ，１８６ｂや玉払出装置９７が設置される。図４に示すように、中間ベースユニットの上下には連結凹突部１８２が形成されている。連結凹突部１８２は、中間ベースユニットと機構板３６の上部ベースユニットおよび下部ベースユニットを連結固定するものである。
【００３２】
中間ベースユニットの上部には通路体１８４が固定されている。そして、通路体１８４の下部に玉払出装置９７が固定されている。通路体１８４は、カーブ樋１７４（図３参照）によって流下方向を左右方向に変換された２列の景品玉を流下させる景品玉通路１８６ａ，１８６ｂを有する。景品玉通路１８６ａ，１８６ｂの上流側には、球切れスイッチ１８７ａ，１８７ｂが設置されている。球切れスイッチ１８７ａ，１８７ｂは、景品玉通路１８６ａ，１８６ｂ内の景品玉の有無を検出するものであって、球切れスイッチ１８７ａ，１８７ｂが景品玉を検出しなくなると玉払出装置９７における払出モータ（図４において図示せず）の回転を停止して球払出が不動化される。
【００３３】
なお、球切れスイッチ１８７ａ，１８７ｂは、景品玉通路１８６ａ，１８６ｂに２７〜２８個の景品玉が存在することを検出できるような位置に係止片１８８によって係止されている。
【００３４】
通路体１８４の中央部は、内部を流下する景品玉の玉圧を弱めるように、左右に湾曲する形状に形成されている。そして、景品玉通路１８６ａ，１８６ｂの間に止め穴１８９が形成されている。止め穴１８９の裏面は中間ベースユニットに設けられている取付ボスがはめ込まれる。その状態で止めねじがねじ止めされて、通路体１８４は中間ベースユニットに固定される。なお、ねじ止めされる前に、中間ベースユニットに設けられている係止突片１８５によって通路体１８４の位置合わせを行えるようになっている。
【００３５】
通路体１８４の下方には、玉払出装置９７に景品玉を供給するとともに故障時等には玉払出装置９７への景品玉の供給を停止する玉止め装置１９０が設けられている。玉止め装置１９０の下方に設置される玉払出装置９７は、直方体状のケース１９８の内部に収納されている。ケース１９８の左右４箇所には突部が設けられている。各突部が中間ベースユニットに設けられている位置決め突片に係った状態で、中間ベースユニットの下部に設けられている弾性係合片にケース１９８の下端がはめ込まれる。
【００３６】
図５は玉払出装置９７の分解斜視図である。玉払出装置９７の構成および作用を図５を参照して説明する。この実施形態における玉払出装置９７は、ステッピングモータ（払出モータ）２８９がスクリュー２８８を回転させることによりパチンコ玉を１個ずつ払い出す。なお、玉払出装置９７は、入賞にもとづく景品玉だけでなく、貸し出すべき遊技玉も払い出す。
【００３７】
図５に示すように、玉払出装置９７は、２つのケース１９８ａ，１９８ｂを有する。それぞれのケース１９８ａ，１９８ｂの左右２箇所に、玉払出装置９７の設置位置上部に設けられた位置決め突片に当接される係合突部２８０が設けられている。また、それぞれのケース１９８ａ，１９８ｂには、玉供給路２８１ａ，２８１ｂが形成されている。玉供給路２８１ａ，２８１ｂは湾曲面２８２ａ，２８２ｂを有し、湾曲面２８２ａ，２８２ｂの終端の下方には、玉送り水平路２８４ａ，２８４ｂが形成されている。さらに、玉送り水平路２８４ａ，２８４ｂの終端に玉排出路２８３ａ，２８３ｂが形成されている。
【００３８】
玉供給路２８１ａ，２８１ｂ、玉送り水平路２８４ａ，２８４ｂ、玉排出路２８３ａ，２８３ｂは、ケース１９８ａ，１９８ｂをそれぞれ前後に区画する区画壁２９５ａ，２９５ｂの前方に形成されている。また、区画壁２９５ａ，２９５ｂの前方において、玉圧緩衝部材２８５がケース１９８ａ，１９８ｂ間に挟み込まれる。玉圧緩衝部材２８５は、玉払出装置９７に供給される玉を左右側方に振り分けて玉供給路２８１ａ，２８１ｂに誘導する。
【００３９】
また、玉圧緩衝部材２８５の下部には、発光素子（ＬＥＤ）２８６と受光素子（図示せず）とによる払出モータ位置センサが設けられている。発光素子２８６と受光素子とは、所定の間隔をあけて設けられている。そして、この間隔内に、スクリュー２８８の先端が挿入されるようになっている。なお、玉圧緩衝部材２８５は、ケース１９８ａ，１９８ｂが張り合わされたときに、完全にその内部に収納固定される。
【００４０】
玉送り水平路２８４ａ，２８４ｂには、払出モータ２８９によって回転させられるスクリュー２８８が配置されている。払出モータ２８９はモータ固定板２９０に固定され、モータ固定板２９０は、区画壁２９５ａ，２９５ｂの後方に形成される固定溝２９１ａ，２９１ｂにはめ込まれる。その状態で払出モータ２８９のモータ軸が区画壁２９５ａ，２９５ｂの前方に突出するので、その突出の前方にスクリュー２８８が固定される。スクリュー２８８の外周には、払出モータ２８９の回転によって玉送り水平路２８４ａ，２８４ｂに載置された玉を前方に移動させるための螺旋突起２８８ａが設けられている。
【００４１】
そして、スクリュー２８８の先端には、発光素子２８６を収納するように凹部が形成され、その凹部の外周には、２つの切欠部２９２が互いに１８０度離れて形成されている。従って、スクリュー２８８が１回転する間に、発光素子２８６からの光は、切欠部２９２を介して受光素子で２回検出される。
【００４２】
つまり、発光素子２８６と受光素子とによる払出モータ位置センサは、スクリュー２８８を定位置で停止するためのものであり、かつ、払出動作が行われた旨を検出するものである。なお、発光素子２８６、受光素子および払出モータ２８９からの配線は、まとめられてケース１９８ａ，１９８ｂの後部下方に形成された引出穴から外部に引き出されコネクタに結線される。
【００４３】
玉が玉送り水平路２８４ａ，２８４ｂに載置された状態において、払出モータ２８９が回転すると、スクリュー２８８の螺旋突起２８８ａによって、玉は、玉送り水平路２８４ａ，２８４ｂ上を前方に向かって移動する。そして、遂には、玉送り水平路２８４ａ，２８４ｂの終端から玉排出路２８３ａ，２８３ｂに落下する。このとき、左右の玉送り水平路２８４ａ，２８４ｂからの落下は交互に行われる。すなわち、スクリュー２８８が半回転する毎に一方から１個の玉が落下する。従って、１個の玉が落下する毎に、発光素子２８６からの光が受光素子によって検出される。
【００４４】
図４に示すように、玉払出装置９７の下方には、球振分部材３１１が設けられている。球振分部材３１１は、振分用ソレノイド３１０によって駆動される。例えば、ソレノイド３１０のオン時には、球振分部材３１１は右側に倒れ、オフ時には左側に倒れる。振分用ソレノイド３１０の下方には、近接スイッチによる賞球カウントスイッチ３０１Ａおよび玉貸しカウントスイッチ３０１Ｂが設けられている。入賞にもとづく賞球時には、球振分部材３１１は右側に倒れ、玉排出路２８３ａ，２８３ｂからの玉はともに賞球カウントスイッチ３０１Ａを通過する。また、玉貸し時には、球振分部材３１１は左側に倒れ、玉排出路２８３ａ，２８３ｂからの玉はともに玉貸しカウントスイッチ３０１Ｂを通過する。
【００４５】
このように、球振分部材３１１を設けることによって、２条の玉流路を落下してきた玉は、賞球カウントスイッチ３０１Ａと玉貸しカウントスイッチ３０１Ｂとのうちのいずれか一方しか通過しない。従って、賞球であるのか玉貸しであるのかの判断をすることなく、賞球カウントスイッチ３０１Ａと玉貸しカウントスイッチ３０１Ｂの検出出力から、直ちに賞球数または玉貸し数を把握することができる。
【００４６】
図６は、主基板３１における回路構成の一例を示すブロック図である。なお、図６には、賞球制御基板３７、ランプ制御基板３５、音制御基板７０、発射制御基板９１および表示制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖカウントスイッチ２２、カウントスイッチ２３および入賞口スイッチ１９ａ，２４ａからの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を基本回路５３からの指令に従って駆動するソレノイド回路５９と、始動記憶表示器１８の点灯および滅灯を行うとともに７セグメントＬＥＤによる可変表示器１０と装飾ランプ２５とを駆動するランプ・ＬＥＤ回路６０とが搭載されている。
【００４７】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路６４を含む。
【００４８】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段の一例であるＲＡＭ５５、制御用のプログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。また、Ｉ／Ｏポート部５７は、マイクロコンピュータにおける情報入出力可能な端子である。
【００４９】
さらに、主基板３１には、電源投入時に基本回路５３をリセットするための初期リセット回路６５と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７とが設けられている。
なお、玉払出装置９７から主基板３１に入力されるスイッチ情報もあるが、図６ではそれらは省略されている。
【００５０】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００５１】
図７は、電源監視および電源バックアップのためのＣＰＵ５６周りの一構成例を示すブロック図である。図７に示すように、電源基板に搭載されている第１の電源監視回路（第１の電源監視手段）からの電圧低下信号が、ＣＰＵ５６のマスク不能割込端子（ＮＭＩ端子）に接続されている。第１の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。従って、ＣＰＵ５６は、割込処理によって電源断の発生を確認することができる。
【００５２】
主基板３１において、第１の電源監視手段からの電圧低下信号は、入力バッファ回路９００を介してＣＰＵ５６側に入力されている。ここでは、入力バッファ回路９００として７４ＨＣ２４４を例示するが、入力バッファ機能を有する回路であるならばどのような回路を用いてもよい。また、入力バッファ回路９００は、電源基板側から主基板３１の内部側への方向にのみ信号を通過させる不可逆性素子である。
【００５３】
主基板３１には、第２の電源監視回路９０３が搭載されている。この例では、第２の電源監視回路９０３において、電源監視用ＩＣ９０４が、第１の電源監視回路が監視する電源電圧と等しい電源電圧である＋３０Ｖ電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。そして、例えば、電源基板に搭載される第１の電源監視回路の検出電圧（電圧低下信号を出力することになる電圧）を＋２１Ｖとし、第２の電源監視回路９０３の検出電圧を＋９Ｖとする。
【００５４】
よって、この例では、第１の電源監視手段が検出信号を出力することになる第１検出条件は＋３０Ｖ電源電圧が＋２１Ｖにまで低下したことであり、第２の電源監視手段が検出信号を出力することになる第２検出条件は＋３０Ｖ電源電圧が＋９Ｖにまで低下したことになる。ただし、ここで用いられている電圧値は一例であって、他の値を用いてもよい。
【００５５】
そのように構成した場合には、同一の電圧を監視するので、第１の電圧監視回路が電圧低下信号を出力するタイミングと第２の電圧監視回路が電圧低下信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、第１の電源監視回路からの電圧低下信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。
【００５６】
第２の電源監視回路９０３からの電圧低下信号は、初期リセット回路６５からの初期リセット信号と論理和をとられた後に、ＣＰＵ５６のリセット端子に入力される。従って、ＣＰＵ５６は、初期リセット回路６５からの初期リセット信号がローレベルを呈しているとき、または、第２の電源監視回路９０３からの電圧低下信号がローレベルを呈しているときに、リセット状態（非動作状態）になる。
【００５７】
なお、初期リセット回路６５のリセットＩＣ６５１は、遊技機に電源が投入され＋５Ｖ電源の電圧が上昇していくときに、＋５Ｖ電源電圧が所定値以上になると、出力信号をハイレベルにする。すなわち、初期リセット信号をオフ状態にする。
【００５８】
ＣＰＵ５６等の駆動電源である＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【００５９】
図８は、遊技機の電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、表示制御基板８０、音制御基板７０、ランプ制御基板３５および賞球制御基板３７等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＤＣ＋３０Ｖ、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。
【００６０】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コネクタ９１５は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。なお、トランス９１１の入力側には、遊技機に対する電源供給を停止したり開始させたりするための電源スイッチ９１８が設置されている。
【００６１】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの電気部品制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち記憶内容保持状態となりうる記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。
【００６２】
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【００６３】
また、電源基板９１０には、上述した第１の電源回路を構成する電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、＋３０Ｖ電源電圧を導入し、＋３０Ｖ電源電圧を監視することによって電源断の発生を検出する。具体的には、＋３０Ｖ電源電圧が所定値（この例では＋２１Ｖ）以下になったら、電源断が生ずるとして電圧低下信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧である＋３０Ｖが用いられている。電源監視用ＩＣ９０２からの電圧低下信号は、主基板３１や賞球制御基板３７等に供給される。
【００６４】
電源監視用ＩＣ９０２が電源断を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧として＋３０Ｖを用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【００６５】
また、電源監視用ＩＣ９０２は、電気部品制御基板とは別個の電源基板９１０に搭載されているので、第１の電源監視回路から複数の電気部品制御基板に電圧低下信号を供給することができる。電圧低下信号を必要とする電気部品制御基板が幾つあっても第１の電源監視手段は１つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する電源復帰制御を行っても、遊技機のコストはさほど上昇しない。
【００６６】
なお、図８に示された構成では、電源監視用ＩＣ９０２の検出出力（電圧低下信号）は、バッファ回路９１８，９１９を介してそれぞれの電気部品制御基板（この例では、主基板３１と賞球制御基板３７）に伝達されるが、例えば、１つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。
【００６７】
次に遊技機の動作について説明する。
図９は、主基板３１におけるＣＰＵ５６が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、ＣＰＵ５６は、まず、停電からの復旧時であったか否か確認する（ステップＳ１）。停電からの復旧時であったか否かは、例えば、電源断時にバックアップＲＡＭ領域に設定される電源断フラグによって確認される。
【００６８】
停電からの復旧時であった場合には、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ３）。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する（ステップＳ４，Ｓ２）。
【００６９】
チェック結果が正常であれば、ＣＰＵ５６は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行うとともに（ステップＳ５）、電源断フラグをクリアする（ステップＳ６）。
【００７０】
停電からの復旧時でない場合には、ＣＰＵ５６は、通常の初期化処理を実行する（ステップＳ１，Ｓ２）。その後、メイン処理では、タイマ割込フラグの監視（ステップＳ６）の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理（ステップＳ７）も実行される。
【００７１】
なお、ここでは、ステップＳ１で停電からの復旧か否かを確認し、停電からの復旧時であればパリティチェックを行ったが、最初に、パリティチェックを実行し、チェック結果が正常でなければ停電からの復旧ではないと判断してステップＳ２の初期化処理を実行し、チェック結果が正常であれば遊技状態復帰処理を行ってもよい。すなわち、パリティチェックの結果をもって停電からの復旧であるか否かを判断してもよい。
【００７２】
また、停電復旧処理を実行するか否か判断する場合に、すなわち、遊技状態を復旧するか否か判断する際に、保存されていたＲＡＭデータにおける特別プロセスフラグ等や始動入賞記憶数データによって、遊技機が遊技待機状態（特別図柄変動中でなく、大当り遊技中でなく、確変中でなく、また、始動入賞記憶がない状態）であることが確認されたら、遊技状態復旧処理を行わずに初期化処理を実行するようにしてもよい。
【００７３】
通常の初期化処理では、図１０に示すように、レジスタおよびＲＡＭのクリア処理（ステップＳ２ａ）と、必要な初期値設定処理（ステップＳ２ｂ）が行われた後に、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているタイマレジスタの初期設定（タイムアウトが２ｍｓであることと繰り返しタイマが動作する設定）が行われる（ステップＳ２ｃ）。すなわち、ステップＳ２ｃで、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【００７４】
従って、この実施の形態では、ＣＰＵ５６の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、図１１に示すように、タイマ割込が発生すると、ＣＰＵ５６は、タイマ割込フラグをセットする（ステップＳ１１）。
【００７５】
ＣＰＵ５６は、ステップＳ８において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ９）、遊技制御処理を実行する（ステップＳ１０）。以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【００７６】
図１２は、ステップＳ１０の遊技制御処理を示すフローチャートである。遊技制御処理において、ＣＰＵ５６は、まず、表示制御基板８０に送出される表示制御コマンドをＲＡＭ５５の所定の領域に設定する処理を行った後に（表示制御データ設定処理：ステップＳ２１）、表示制御コマンドを出力する処理を行う（表示制御データ出力処理：ステップＳ２２）。
【００７７】
次いで、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う（データ出力処理：ステップＳ２３）。また、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う（ステップＳ２４）。さらに、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２５）。
【００７８】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ２６）。
【００７９】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２７）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２８）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【００８０】
さらに、ＣＰＵ５６は、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７、カウントセンサ２３および入賞口スイッチ１９ａ，２４ａの状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する（スイッチ処理：ステップＳ２９）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ３０）。
【００８１】
また、ＣＰＵ５６は、賞球制御基板３７との間の信号処理を行う（ステップＳ３１）。すなわち、所定の条件が成立すると賞球制御基板３７に賞球制御コマンドを出力する。賞球制御基板３７に搭載されている賞球制御用ＣＰＵは、賞球制御コマンドに応じて玉払出装置９７を駆動する。
【００８２】
以上のように、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセットされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【００８３】
従来の一般的な遊技制御処理は、定期的に発生する外部割込によって、強制的に最初の状態に戻されていた。図１２に示された例に則して説明すると、例えば、ステップＳ３１の処理中であっても、強制的にステップＳ２１の処理に戻されていた。つまり、遊技制御処理中の全ての各処理が実行完了する前に、次回の遊技制御処理が開始されてしまう可能性があった。
【００８４】
なお、ここでは、主基板３１のＣＰＵ５６が実行する遊技制御処理は、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的に（例えば２ｍｓ毎）信号を発生するハードウェア回路を設け、その回路からの信号をＣＰＵ５６の外部割込端子に導入し、割込信号によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。そのように構成した場合にも、遊技制御処理の全てが実行されるまでは、フラグの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証される。
【００８５】
図１３は、電源基板９１０の第１の電源監視回路からの電圧低下信号にもとづくＮＭＩに応じて実行される停電発生ＮＭＩ処理の一例を示すフローチャートである。停電発生ＮＭＩ処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ４１）。停電発生ＮＭＩ処理ではＲＡＭ内容の保存を確実にするためにチェックサムの生成処理を行う。その処理中に他の割込処理が行われたのではチェックサムの生成処理が完了しないうちにＣＰＵが動作し得ない電圧にまで低下してしまうことがことも考えられるので、まず、他の割込が生じないような設定がなされる。
【００８６】
なお、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ４１の処理は不要である。
【００８７】
次いで、ＣＰＵ５６は、電源断フラグが既にセットされているか否か確認する（ステップＳ４２）。電源断フラグが既にセットされていれば、以後の処理を行わない。電源断フラグがセットされていなければ、以下の電力供給停止時処理を実行する。すなわち、ステップＳ４３からステップＳ４９の処理を実行する。
【００８８】
まず、全ての出力ポートをオフ状態にする（ステップＳ４３）。そして、必要ならば各レジスタの内容をバックアップＲＡＭ領域に格納する（ステップＳ４４）。さらに、バックアップＲＡＭ領域のバックアップチェックデータ領域に適当な初期値を設定し（ステップＳ４５）、初期値およびバックアップＲＡＭ領域のデータについて順次排他的論理和をとって（ステップＳ４６）、最終的な演算値をバックアップパリティデータ領域に設定する（ステップＳ４７）。その後、電源断フラグをセットする（ステップＳ４８）。また、ＲＡＭアクセス禁止状態にする（ステップＳ４９）。電源電圧が低下していくときには、各種信号線のレベルが不安定になってＲＡＭ内容が化ける可能性があるが、このようにＲＡＭアクセス禁止状態にしておけば、バックアップＲＡＭ内のデータが化けることはない。
【００８９】
次いで、ＣＰＵ５６は、ループ処理にはいる。すなわち、何らの処理もしない状態になる。従って、図７に示された電源監視用ＩＣ９０４からのリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実にＣＰＵ５６は動作停止する。その結果、上述したＲＡＭアクセス禁止の制御および動作停止制御によって、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するＲＡＭの内容破壊等を確実に防止することができる。
【００９０】
なお、この実施の形態では、停電発生ＮＭＩ処理では最終部でプログラムをループ状態にしたが、ホールト（ＨＡＬＴ）命令を発行するように構成してもよい。
【００９１】
また、ＲＡＭアクセス禁止にする前にセットされる電源断フラグは、上述したように、電源投入時において停電からの復旧か否かを判断する際に使用される。また、ステップＳ４１からＳ４９の処理は、第２の電源監視手段が電圧低下信号を発生する前に完了する。換言すれば、第２の電源監視手段が電圧低下信号を発生する前に完了するように、第１の電圧監視手段および第２の電圧監視手段の検出電圧の設定が行われている。
【００９２】
この実施の形態では、電力供給停止時処理開始時に、電源断フラグの確認が行われる。そして、電源断フラグが既にセットされている場合には電力供給停止時処理を実行しない。上述したように、電源断フラグは、電力供給停止時処理が完了したことを示すフラグである。従って、例えば、リセット待ちのループ状態で何らかの原因で再度ＮＭＩが発生したとしても、電力供給停止時処理が重複して実行されてしまうようなことはない。
【００９３】
ただし、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ４２の判断は不要である。
【００９４】
図１４は、バックアップパリティデータ作成方法を説明するための説明図である。ただし、図１４に示す例では、簡単のために、バックアップデータＲＡＭ領域のデータのサイズを３バイトとする。電源電圧低下にもとづく停電発生処理において、図１４（Ａ）に示すように、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定される。次に、「００Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と「１６Ｈ」の排他的論理和がとられる。さらに、その結果と「ＤＦＨ」の排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）がバックアップパリティデータ領域に設定される。
【００９５】
電源が再投入されたときには、停電復旧処理においてパリティ診断が行われるが、図１４（Ｂ）はパリティ診断の例を示す説明図である。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図１４（Ａ）に示すようなデータがバックアップ領域に設定されている。
【００９６】
ステップＳ５１の処理において、ＣＰＵ５６は、バックアップＲＡＭ領域のバックアップパリティデータ領域に設定されていたデータ（この例では「３９Ｈ」）を初期データとして、バックアップデータ領域の各データについて順次排他的論理和をとる処理を行う。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「００Ｈ」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップＲＡＭ領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「００Ｈ」にならない。
【００９７】
よって、ＣＰＵ５６は、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。
【００９８】
以上のように、この実施の形態では、遊技制御手段には、遊技機の電源が断しても、所定期間電源バックアップされる記憶手段（この例ではバックアップＲＡＭ）が設けられ、電源投入時に、ＣＰＵ５６（具体的にはＣＰＵ５６が実行するプログラム）は、記憶手段がバックアップ状態にあればバックアップデータにもとづいて遊技状態を回復させる遊技状態復旧処理（ステップＳ５）を行うように構成される。
【００９９】
この実施の形態では、図８に示されたように電源基板９１０に第１の電源監視手段が搭載され、図７に示されたように主基板３１に第２の電源監視手段が搭載されている。そして、電源電圧が低下していくときに、第２の電源監視手段（この例では電源監視用ＩＣ９０４）が電圧低下信号を発生する時期は、第１の電源監視手段（この例では電源監視用ＩＣ９０２）が電圧低下信号を発生する時期よりも遅くなるように設定されている。さらに、第２の電源監視手段からの電圧低下信号は、ＣＰＵ５６のリセット端子に入力されている。
【０１００】
すると、ＣＰＵ５６は、第１の電源監視手段（電源監視用ＩＣ９０２）からの電圧低下信号にもとづいて停電発生処理（電力供給停止時処理）を実行した後にループ状態に入るのであるが、ループ状態において、リセット状態に入ることになる。すなわち、ＣＰＵ５６の動作が完全に停止する。ループ状態においては＋５Ｖ電源電圧値が徐々に低下するので入出力状態が不定になるが、ＣＰＵ５６はリセット状態になるので、不定データにもとづいて異常動作してしまうことは防止される。
【０１０１】
このように、この実施の形態では、ＣＰＵ５６が、第１の電源監視手段からの検出出力の入力に応じてループ状態に入るとともに、第２の電源監視手段からの検出出力の入力に応じてシステムリセットされるように構成したので、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができる。
【０１０２】
なお、この実施の形態では、電源監視用ＩＣ９０２，９０４は、同一の電源電圧を監視しているが、異なる電源電圧を監視してもよい。例えば、電源基板９１０の第１の電源監視回路が＋３０Ｖ電源電圧を監視し、主基板３１の第２の電源監視回路が＋５Ｖ電源電圧を監視してもよい。そして、第２の電源監視回路がローレベルの電圧低下信号を発生するタイミングは第１の電源監視回路が電圧低下信号を発生するタイミングに対して遅くなるように、主基板３１の電源監視用ＩＣ９０４のしきい値レベル（電圧低下信号を発生する電圧レベル）が設定される。例えば、しきい値は４．２５Ｖである。４．２５Ｖは、通常時の電圧より低いが、ＣＰＵ５６が暫くの間動作しうる程度の電圧である。
【０１０３】
また、第１の電源監視手段は、電源基板９１０ではなく主基板３１に搭載されていてもよく、他の電気部品制御基板に搭載されていてもよい。
【０１０４】
また、上記の実施の形態では、ＣＰＵ５６は、マスク不能割込端子（ＮＭＩ端子）を介して電源基板からの第１の電圧低下信号（第１の電源監視手段からの電圧低下信号）を検知したが、第１の電圧低下信号をマスク可能割込割込端子（ＩＲＱ端子）に導入してもよい。その場合には、割込処理（ＩＲＱ処理）で電力供給停止時処理が実行される。また、入力ポートを介して電源基板からの第１の電圧低下信号を検知してもよい。その場合には、メイン処理において入力ポートの監視が行われる。
【０１０５】
また、ＩＲＱ端子を介して電源基板からの第１の電圧低下信号を検知する場合に、メイン処理のステップＳ１０の遊技制御処理の開始時にＩＲＱ割込マスクをセットし、遊技制御処理の終了時にＩＲＱ割込マスクを解除するようにしてもよい。そのようにすれば、遊技制御処理の開始前および終了後に割込がかかることになって、遊技制御処理が中途で中断されることはない。従って、賞球制御コマンドを賞球制御基板３７に送出しているときなどにコマンド送出が中断されてしまうようなことはない。よって、停電が発生するようなときでも、賞球制御コマンド等は確実に送出完了する。
【０１０６】
図１５は、賞球制御基板３７および玉払出装置９７の構成要素などの遊技球払出に関連する構成要素を示すブロック図である。図１５に示すように、満タンスイッチ４８からの検出出力は、中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。満タンスイッチ４８は、余剰玉受皿４の満タンを検出するスイッチである。
【０１０７】
球切れスイッチ１８７（１８７ａ，１８７ｂ）からの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。球切れ検出スイッチ１６７は景品玉タンク３８内の補給玉の不足を検出するスイッチであるが、球切れスイッチ１８７は、景品玉通路内の景品玉の有無を検出するスイッチである。
【０１０８】
主基板３１のＣＰＵ５６は、球切れスイッチ１８７からの検出信号が球切れ状態を示していると、賞球制御基板３７に対して遊技玉貸し出し処理を禁止することを示す賞球制御コマンドを送出する。また、賞球開始に関する賞球制御コマンドを送出しない状態になる。さらに、満タンスイッチ４８からの検出信号が満タン状態を示していると、主基板３１のＣＰＵ５６は、打球の発射停止指令を指示する賞球制御コマンドを賞球制御基板３７に出力する。賞球制御基板３７の賞球制御用マイクロコンピュータは、その賞球制御コマンドに応じて発射制御基板９１に発射停止指令を出力する。
【０１０９】
つまり、この実施の形態では、発射停止指令は、主基板３１からは賞球制御コマンドに含められて出力される。よって、主基板３１から発射制御基板９１に至る配線が不要になる。その結果、遊技機内における配線引き回しを簡略化することができ、製造コストの削減を図ることができる。また、主基板３１からの配線を少なくすることによって、不正行為を受けにくくする点でも有利である。
【０１１０】
さらに、賞球カウントスイッチ３０１Ａからの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。なお、賞球カウントスイッチ３０１Ａは、玉払出装置９７に設けられ、実際に払い出された賞球を検出する。
【０１１１】
入賞があると、賞球制御基板３７には、主基板３１の出力ポート（ポートＧ，Ｈ）５７７，５７８から賞球開始を示す賞球制御コマンドが入力される。出力ポート５７７は８ビットのデータを出力し、出力ポート５７８は１ビットのストローブ信号（賞球制御ＩＮＴ信号）を出力する。賞球開始等を示す賞球制御コマンドは、入力バッファ回路３７３を介してＩ／Ｏポート３７２ａに入力される。入力バッファ回路３７３における各バッファは、主基板３１から賞球制御基板３７へ向かう方向にのみ信号を通過させることができる。従って、賞球制御基板３７側から主基板３１側に信号が伝わる余地はない。賞球制御基板３７内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。なお、入力バッファ回路３７３の入力側にノイズフィルタを設けてもよい。
【０１１２】
さらに、主基板３１において、賞球制御コマンドを出力する出力ポート５７７，５７８の外側にバッファ回路６８が設けられている。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、賞球制御基板３７から主基板３１に信号が与えらる可能性がある信号ラインをより確実になくすことができる。
【０１１３】
また、賞球制御用ＣＰＵ３７１は、出力ポート３７２ｇを介して、貸し玉数を示す玉貸し個数信号をターミナル基板１６０に出力し、ブザー駆動信号をブザー基板７５に出力する。ブザー基板７５にはブザーが搭載されている。さらに、出力ポート３７２ｅを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【０１１４】
さらに、賞球制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、賞球カウントスイッチ３０１Ａの検出信号および玉貸しカウントスイッチ３０１Ｂの検出信号が入力される。玉貸しカウントスイッチ３０１Ｂは、実際に貸し出された遊技球を検出する。賞球制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して玉払出装置９７の賞球機構部分における払出モータ２８９に伝えられる。また、振分用ソレノイド３１０を駆動するための信号が、出力ポート３７２ｄおよび中継基板７２を介して振分用ソレノイド３１０に伝えられる。
【０１１５】
遊技機の外部機器（貸出要求処理装置）としてのカードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、端数表示スイッチ１５２、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、玉貸しスイッチおよび返却スイッチが接続される。
【０１１６】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、玉貸しスイッチ信号および返却スイッチ信号が賞球制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および玉貸し可表示信号が賞球制御基板３７を介して与えられる。カードユニット５０と賞球制御基板３７の間では、ユニット操作信号（ＢＲＤＹ信号）、玉貸し要求信号（ＢＲＱ信号）、玉貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）がＩ／Ｏポート３７２ｆを介してやりとりされる。
【０１１７】
パチンコ遊技機１の電源が投入されると、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。カードユニット５０においてカードが受け付けられ、玉貸しスイッチが操作され玉貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、賞球制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、賞球制御基板３７にＢＲＱ信号を出力する。そして、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、払出モータ２８９を駆動し、所定個の貸し玉を遊技者に払い出す。このとき、振分用ソレノイド３１０の駆動を停止している。すなわち、球振分部材３１１を玉貸し側に向ける。そして、払出が完了したら、賞球制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号をオフ状態する。
【０１１８】
なお、ＥＸＳ信号をオン状態になり、その後オフ状態になったらカードユニット５０は、次の回の玉貸し要求を示すＢＲＱ信号をオンにすることができる。
【０１１９】
以上のように、カードユニット５０からの信号は全て賞球制御基板３７に入力される構成になっている。従って、玉貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。なお、主基板３１および賞球制御基板３７には、ソレノイドおよびモータやランプを駆動するためのドライバ回路が搭載されているが、図１５では、それらの回路は省略されている。
【０１２０】
なお、この実施の形態では外部機器（貸出要求処理装置）としてプリペイドカードにより玉貸しを行わせるカードユニット５０が設けられている場合を例にするが、コイン投入に応じてその金額に応じた遊技球を貸し出す場合にも本発明を適用できる。
【０１２１】
図１６は、電源監視および電源バックアップのための賞球制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図１６に示すように、電源基板９１０に搭載されている第１の電源監視回路（第１の電源監視手段）からの電圧低下信号が、賞球制御用ＣＰＵ３７１のマスク不能割込端子（ＮＭＩ端子）に入力されている。従って、賞球制御用ＣＰＵ３７１は、ＮＭＩ処理によって電源断の発生を確認することができる。
【０１２２】
賞球制御用ＣＰＵ３７１等の駆動電源である＋５Ｖ電源から電力が供給されていない間、賞球制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源基板９１０から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路９３５からリセット信号が発せられるので、賞球制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【０１２３】
賞球制御基板３７において、第１の電源監視手段からの電圧低下信号は、入力バッファ回路９３０を介して賞球制御ＣＰＵ３７１側に入力されている。ここでは、入力バッファ回路９３０として７４ＨＣ２４４を例示するが、入力バッファ機能を有する回路であるならばどのような回路を用いてもよい。また、入力バッファ回路９３０は、電源基板側から賞球制御基板３７の内部側への方向にのみ信号を通過させる不可逆性素子である。
【０１２４】
図１６に示す構成では、賞球制御基板３７には、第２の電源監視回路９３３が搭載されている。この例では、第２の電源監視回路９３３において、電源監視用ＩＣ９３４が、電源基板９１０の第１の電源監視回路が監視する電源電圧と等しい電圧である＋３０Ｖ電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。第２の電源監視回路９３３が設けられている場合には、第２の電源監視回路９３３の検出電圧（電圧低下信号を出力することになる電圧）を、電源基板９１０に搭載されている第１の電源監視回路の検出電圧よりも低くする。
【０１２５】
この例では、第１の電源監視手段が検出信号を出力することになる第１検出条件は＋３０Ｖ電源電圧が＋２１Ｖにまで低下したことであり、第２の電源監視手段が検出信号を出力することになる第２検出条件は例えば＋３０Ｖ電源電圧が＋９Ｖにまで低下したことである。ただし、ここで用いられている電圧値は一例であって、他の値を用いてもよい。
【０１２６】
第２の電源監視回路９３３からの電圧低下信号は、初期リセット回路９３５からの初期リセット信号と論理和をとられた後に、賞球制御用ＣＰＵ３７１のリセット端子に入力される。従って、賞球制御用ＣＰＵ３７１は、初期リセット回路９３５からの初期リセット信号がローレベルを呈しているとき、または、第２の電源監視回路９３３からの電圧低下信号がローレベルを呈しているときに、リセット状態（非動作状態）になる。
【０１２７】
図１７は、主基板３１から賞球制御基板３７に送信される賞球制御コマンドのビット構成の一例を示す説明図である。図１７に示すように、１バイト中の上位４ビットが制御指定部として使用され、下位４ビットが賞球数を示す領域として用いられる。
【０１２８】
図１８に示すように、制御指定部において、ビット７，６，５，４が「０，１，０，０」であれば払出個数指定コマンドであることを示し、「０，１，０，１」であれば払出指定コマンドであることを示す。払出個数指定コマンドは、主基板３１のＣＰＵ５６が入賞を検出すると直ちに賞球制御基板３７に送出される。
【０１２９】
ビット７，６，５，４が「１，０，０，０」である球切れ指定コマンドは、補給玉がなくなったことが検出されたときに主基板３１から送信される。また、ビット７，６，５，４が「１，０，０，１」である発射停止指定コマンドは、余剰玉受皿４が満タンになって満タンスイッチ４８がオンしたとき（満タン状態フラグがオンしたとき）に主基板３１から送信される。
【０１３０】
賞球制御コマンドは、主基板３１から賞球制御基板３７に、１バイト（８ビット：賞球制御コマンドＤ７〜Ｄ０）のデータとして出力される。賞球制御コマンドＤ７〜Ｄ０は正論理で出力される。また、賞球制御コマンドＤ７〜Ｄ０が出力されたときには、負論理の賞球制御ＩＮＴ信号が出力される。
【０１３１】
この実施の形態では、図１９に示すように、主基板３１から賞球制御コマンドＤ７〜Ｄ０が出力されるときに、賞球制御ＩＮＴ信号が５μｓ以上ローレベルになる。賞球制御ＩＮＴ信号は、賞球制御基板３７において、賞球制御用ＣＰＵ３７１の割込端子に接続されている。よって、賞球制御用ＣＰＵ３７１は、割り込みがあると、賞球制御コマンドＤ７〜Ｄ０が主基板３１から送出されたことを認識でき、割込処理において賞球制御コマンド受信処理を行う。
【０１３２】
なお、図１７に示されたコマンド構成は一例であって、他の構成にしてもよい。例えば、１バイト中の上位下位を、図１７に示された構成とは逆にしてもよい。また、コマンド構成は１バイト構成でなく複数バイト構成であってもよい。
【０１３３】
図２０は、賞球制御用ＣＰＵ３７１のメイン処理を示すフローチャートである。メイン処理では、賞球制御用ＣＰＵ３７１は、まず、ＲＡＭ領域をクリアする等の初期値設定処理を行う（ステップＳ７０１）。なお、内蔵ＲＡＭの電源バックアップされたＲＡＭ領域（バックアップＲＡＭ領域）にデータが設定されている場合には、それらの領域のクリア処理はなされない。その後、この実施の形態では、賞球制御用ＣＰＵ３７１は、タイマ割込フラグの監視（ステップＳ７０２）の確認を行うループ処理に移行する。
【０１３４】
ステップＳ７０１の初期化処理では、後述する総合個数記憶および貸し玉個数記憶の値が０でない場合には、非バックアップＲＡＭ領域をクリアする。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う。なお、バックアップＲＡＭ領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。さらに、それら処理の他に、２ｍｓ毎に定期的にタイマ割込がかかるように賞球制御用ＣＰＵ３７１に設けられているタイマレジスタの初期設定（タイムアウトが２ｍｓであることと繰り返しタイマが動作する設定）が行われる。すなわち、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【０１３５】
従って、この実施の形態では、賞球制御用ＣＰＵ３７１の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、図２１に示すように、タイマ割込が発生すると、賞球制御用ＣＰＵ３７１は、タイマ割込フラグをセットする（ステップＳ７１１）。
【０１３６】
賞球制御用ＣＰＵ３７１は、ステップＳ７０２において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ７０３）、賞球制御処理を実行する（ステップＳ７０５）。以上の制御によって、この実施の形態では、賞球制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、賞球制御処理はメイン処理において実行されるが、タイマ割込処理で賞球制御処理を実行してもよい。
【０１３７】
図２２は、賞球制御用ＣＰＵ３７１が内蔵するＲＡＭの使用例を示す説明図である。この例では、バックアップＲＡＭ領域に総合個数記憶（例えば２バイト）および貸し玉個数記憶が形成されている。総合個数記憶は、主基板３１の側から指示された払出個数の総数を記憶するものである。貸し玉個数記憶は、未払出の玉貸し個数を記憶するものである。なお、バックアップＲＡＭ領域には、各種フラグ類を設定するための領域もある。また、図２２では、非バックアップ領域も示されているが、賞球制御用ＣＰＵ３７１が内蔵するＲＡＭは全て電源バックアップされていてもよい。
【０１３８】
図２３は、割込処理による賞球制御コマンド受信処理を示すフローチャートである。主基板３１からの賞球制御ＩＮＴ信号は賞球制御用ＣＰＵ３７１の割込端子に入力されている。よって、主基板３１からの賞球制御ＩＮＴ信号がオン状態になると、賞球制御用ＣＰＵ３７１に割込がかかり、図２３に示す賞球制御コマンドの受信処理が開始される。
【０１３９】
賞球制御コマンドの受信処理において、賞球制御用ＣＰＵ３７１は、まず、賞球制御コマンドデータの入力に割り当てられている入力ポートから１バイトのデータを読み込む（ステップＳ８５２）。読み込んだデータが払出個数指示コマンドであれば（ステップＳ８５３）、払出個数指示コマンドで指示された個数を総合個数記憶に加算する（ステップＳ８５５）。そうでなければ、通信終了フラグをセットする（ステップＳ８５４）。なお、通信終了フラグは、この例では、払出個数指示コマンド以外のコマンドを受信したことを示すフラグである。
【０１４０】
以上のように、賞球制御基板３７に搭載された賞球制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６から送られた払出個数指示コマンドに含まれる賞球数をバックアップＲＡＭ領域（総合個数記憶）に記憶する。
【０１４１】
なお、賞球制御コマンドには払出個数指示コマンド以外のコマンドもあるが、図２３では、それらのコマンドの受信処理は省略されている。
【０１４２】
図２４〜図２６は、賞球制御用ＣＰＵ３７１が実行する賞球制御処理を示すフローチャートである。賞球制御処理において、賞球制御用ＣＰＵ３７１は、現在賞球中であるか否か確認する（ステップＳ４８１）。賞球中であれば、ステップＳ５１３の賞球払出中の処理に移行する。賞球中でない場合には、玉貸し処理中であるか否か確認する（ステップＳ４８２）。玉貸し中であれば、図２６に示す玉貸し中の処理に移行する。
【０１４３】
玉貸し中でもなければ、総合個数記憶が０であるか否か確認する（ステップＳ４８３）。総合個数記憶が０であれば、すなわち、賞球払出を開始する必要がない場合には、遊技機の外部機器としてのカードユニット５０からの玉貸し要求信号であるＢＲＱ信号がオンになっているかどうか確認する（ステップＳ４９１）。
【０１４４】
ＢＲＱ信号がオンになっていれば、玉貸し処理中フラグをオンし（ステップＳ４９２）、玉貸し個数カウンタに単位数を設定して（ステップＳ４９３）、ＥＸＳ信号をオンする（ステップＳ４９４）。単位数は、例えば所定単位である１００円で貸し出される遊技球の数（例えば２５個）である。そして。玉払出装置９７の下方の球振分部材３１１を玉貸し側に設定するために振分用ソレノイド３１０を駆動する（ステップＳ４９５）。また、払出モータ２８９をオンして（ステップＳ４９６）、図２６に示す玉貸し中の処理に移行する。なお、玉貸し個数カウンタはバックアップＲＡＭ領域の貸し玉個数記憶に形成されている。また、玉貸し処理中フラグもバックアップＲＡＭ領域に設定される。
【０１４５】
ステップＳ４８３において、総合個数記憶が０でなければ、賞球払出を開始する処理を行う。すなわち、賞球処理中フラグをオンし（ステップＳ５０５）、玉払出装置９７の下方の球振分部材３１１を賞球側に設定し（ステップＳ５０６）、払出モータ２８９をオンする（ステップＳ５０７）。そして、賞球払出中処理に移行する。なお、賞球処理中フラグは、バックアップＲＡＭ領域に設定される。
【０１４６】
ステップＳ５１３以降の処理は賞球払出中の処理である。賞球払出中の処理において、賞球制御用ＣＰＵ３７１は、賞球カウントスイッチ３０１Ａの検出出力によって遊技球の払出がなされたか否かの確認を行う。そして、１個の払出が行われたことを確認したら（ステップＳ５１３）、総合個数記憶の値を−１する（ステップＳ５１４）。また、総合個数記憶の値が０になったら（ステップＳ５１５）、払出モータ２８９をオフするとともに（ステップＳ５１６）、賞球処理中フラグをオフする（ステップＳ５１７）。
【０１４７】
総合個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、賞球制御用ＣＰＵ３７１は、総合個数記憶の内容にもとづいて賞球払出処理を継続することができる。
【０１４８】
賞球制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
【０１４９】
なお、賞球制御用ＣＰＵ３７１は、主基板３１から指示された賞球個数を総合個数記憶で総数として管理したが、賞球数毎（例えば１５個、１０個、６個）に管理してもよい。例えば、賞球数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを＋１する。そして、賞球数毎の賞球払出が終了すると、対応する個数カウンタを−１する。その場合にも、各個数カウンタはバックアップＲＡＭ領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、賞球制御用ＣＰＵ３７１は、各個数カウンタの内容にもとづいて賞球払出処理を継続することができる。
【０１５０】
図２６は、賞球制御用ＣＰＵ３７１による賞球制御処理における玉貸し中の処理を示すフローチャートである。玉貸し処理において、賞球制御用ＣＰＵ３７１は、玉貸しカウントスイッチ３０１Ｂの検出出力によって遊技球の払出がなされたか否かの確認を行う。そして、１個の払出が行われたことを確認したら（ステップＳ５３２）、玉貸し個数カウンタの値を−１する（ステップＳ５３３）。また、玉貸し個数カウンタの値が０になったら（ステップＳ５３４）、カードユニット５０に対して、玉貸し要求の受付を示すＥＸＳ信号をオフにする（ステップＳ５３５）。また、払出モータ２８９をオフするとともに（ステップＳ５３５）、玉貸し処理中フラグをオフする（ステップＳ５３７）。
【０１５１】
なお、玉貸し要求の受付を示すＥＸＳ信号をオフにした後、所定期間内に再び玉貸し要求信号であるＢＲＱ信号がオンしたら、払出モータをオフせずに玉貸し処理を続行するようにしてもよい。すなわち、所定単位（この例では１００円単位）の玉貸し処理を連続して実行するように構成することもできる。
【０１５２】
貸し玉個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、賞球制御用ＣＰＵ３７１は、貸し玉個数記憶の内容にもとづいて玉貸し処理を継続することができる。
【０１５３】
図２７は、賞球制御用ＣＰＵ３７１が第１の電源監視手段からの割込に応じて実行される停電発生割込処理を示すフローチャートである。電源基板９１０の電源監視用ＩＣ９０２が電源電圧の低下を検出すると電圧低下信号が電圧低下を示す状態となり、停電発生割込処理が開始される。停電発生割込処理において、賞球制御用ＣＰＵ３７１は、割込禁止に設定し（ステップＳ８０１）、ＲＡＭアクセス禁止状態に設定して（ステップＳ８０２）、ループ処理に入る。すなわち、何らの処理もしない状態になる。
【０１５４】
従って、図１６に示された電源監視用ＩＣ９３４からのリセット信号によって外部から動作禁止状態（システムリセット）にされる前に、内部的に動作停止状態になる。よって、電源断時に確実に賞球制御用ＣＰＵ３７１は動作停止する。その結果、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するＲＡＭの内容破壊等を確実に防止することができる。
【０１５５】
なお、この実施の形態では、停電発生割込処理では最終部でプログラムをループ状態にしたが、ホールト（ＨＡＬＴ）命令を発行するように構成してもよい。また、割込処理中には他の割込がかからないような仕様のＣＰＵを用いた場合にはステップＳ８０１の処理は不要である。
【０１５６】
図２８は、賞球制御用ＣＰＵ３７１が電源投入時に実行する初期化処理（ステップＳ７０１）の一部を示すフローチャートである。電源が投入され、または、電源が復旧したときには、賞球制御用ＣＰＵ３７１は、まず、バックアップＲＡＭ領域に形成されている総合個数記憶または貸し玉個数記憶の値が０でないかどうか確認する（ステップＳ９０１）。０である場合には、前回の電源オフ時に未払出賞球はなかったことになるので、通常の初期設定処理を行う。すなわち、レジスタおよび全ＲＡＭ領域をクリアして（ステップＳ９０３）、スタックポインタの初期設定を行う（ステップＳ９０４）。
【０１５７】
総合個数記憶または貸し玉個数記憶の値が０でない場合には、アドレスを指定してレジスタと非バックアップＲＡＭ領域をクリアする（ステップＳ９０５）。そして、賞球または玉貸し再開のための設定を行う。例えば、玉貸し処理中フラグのセット等を行う（ステップＳ９０６）。なお、バックアップＲＡＭ領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。
【０１５８】
このように、賞球制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球払出中または玉貸し中の状態を復元するのか決定できる。つまり、未払出の遊技球数および賞球処理中フラグと玉貸し処理中フラグとはバックアップＲＡＭに保存されているので、賞球制御用ＣＰＵ３７１は、賞球処理中フラグまたは玉貸し処理中フラグがセットされていれば、総合個数記憶または貸し玉個数記憶の内容に応じた処理を続行することができる。すなわち、簡単な判断によって、未払出賞球または未払出貸し玉について処理再開を行うことができる。
【０１５９】
上記の実施の形態では、バックアップＲＡＭ領域の貸し玉個数記憶に記憶されている玉貸しに関する情報は、玉貸し個数カウンタの値である。すなわち、１回の所定単位（この例では１００円に対応する単位数：２５個）における未払出遊技球数である。しかし、複数回の所定単位の全てについての未払出貸し玉数を貸し玉個数記憶に記憶してもよい。その場合、例えば、５００円分の玉貸しの要求、すなわち、所定単位の５回分の玉貸し要求を、賞球制御用ＣＰＵ３７１は、あらかじめ全て受け付け、所定単位５回分の玉貸しを行うべき旨の情報をバックアップＲＡＭ領域の貸し玉個数記憶に記憶する。
【０１６０】
図２９は、そのような制御を実現するために、賞球制御用ＣＰＵ３７１が実行する賞球制御処理を示すフローチャートである。この場合には、カードユニット５０からのＢＲＱ信号がオンすると（ステップＳ４９１）、玉貸し個数カウンタの値が０ならば玉貸し個数カウンタに単位数（この例では２５）を設定し、玉貸し個数カウンタの値が０でなければ玉貸し回数カウンタを＋１する（ステップＳ４９７）。この実施の形態では、玉貸し回数カウンタは玉貸し回数（所定単位の何回分かを示す）を計数するものであり、玉貸し個数カウンタは、各回の払出数を計数するものとして用いられる。
【０１６１】
さらに、賞球制御用ＣＰＵ３７１は、ＥＸＳ信号をオン状態にしてカードユニット５０に要求受付を通知すると、次の回のＢＲＱ信号のオンを許可するために直ちにＥＸＳ信号をオフにする（ステップＳ４９８）。なお、カードユニット５０がＥＸＳ信号のオンオフを確実に認識できるように、ステップＳ４９８の実行前にディレイ時間をおいてもよい。
【０１６２】
そして、図３０に示す玉貸し中の処理において、１個の払出が終了していない間、カードユニット５０からの玉貸し要求信号であるＢＲＱ信号がオンになっているかどうか確認する（ステップＳ５４５）。ＢＲＱ信号がオンになっていれば、玉貸し回数カウンタを＋１して（ステップＳ５４６）、玉貸し要求の受付を示すＥＸＳ信号をオン状態にした後に（ステップＳ５４７）、ＥＸＳ信号をオフにする（ステップＳ５４８）。
【０１６３】
また、賞球制御用ＣＰＵ３７１は、玉貸し個数カウンタの値が０になったときには、玉貸し回数カウンタの値が０であるか否か確認し（ステップＳ５４１）、０でなければ玉貸し個数カウンタにあらためて単位数を設定するとともに（ステップＳ５４２）、玉貸し回数カウンタの値を１減らす（ステップＳ５４３）。玉貸し回数カウンタの値が０であれば、所定単位の複数分の玉貸しが全て完了したことになるので、払出モータをオフするとともに（ステップＳ５３６）、玉貸し処理中フラグをオフする（ステップＳ５３７）。
【０１６４】
以上のような制御によって、カードユニット５０から所定回連続して玉貸し要求が出力される場合に、全ての要求が順次受け付けられる。そして、受け付けたが、その受付に対してまだ払い出しが開始されていないものについては玉貸し回数カウンタの値に保存される。
【０１６５】
玉貸し回数カウンタおよび玉貸し個数カウンタの値はバックアップＲＡＭ領域における貸し玉個数記憶に記憶されるので、遊技機に対する電源が断しても所定期間は保存される。そして、その所定期間内に電源が回復すれば、賞球制御用ＣＰＵ３７１は、保存されている玉貸し回数カウンタおよび玉貸し個数カウンタの値にもとづいて玉貸し処理を続行することができる。すなわち、払出制御手段が、複数回の玉貸し要求を全て受け付けて、その後に順次玉貸し処理を実行するように構成されている場合でも、遊技者に対して玉貸しに関する不利益を与えることのない制御が実現される。
【０１６６】
なお、この実施の形態では、複数回の玉貸し要求の受付が開始されると同時に実際の玉貸し処理も開始されるように構成されているが、事前に複数回の玉貸し要求を全て受け付け、受付完了後に実際の玉貸し処理を開始するように構成してもよい。
【０１６７】
上記の実施の形態では、停電等の電源断が生じたときの電力供給停止時処理として単にＲＡＭアクセス禁止を行っただけであるが、ＲＡＭ内のデータを対象としてパリティデータを作成し、作成したパリティデータも保存するようにしてもよい。そして、電源投入時の処理において、パリティデータにもとづく確認を行い、ＲＡＭ内のデータが正しく保存されていたことを確認したら、保存されているデータにもとづく賞球払出処理または玉貸し処理を続行するようにしてもよい。
【０１６８】
図３１は、そのような電力供給停止時処理を示すフローチャートである。賞球制御用ＣＰＵ３７１は、まず、割込禁止に設定する（ステップＳ８０１）。なお、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ８０１の処理は不要である。
【０１６９】
次いで、ＣＰＵ５６は、電源断フラグが既にセットされているか否か確認する（ステップＳ８０３）。電源断フラグが既にセットされていれば、以後の処理を行わない。電源断フラグがセットされていなければ、以下の電力供給停止時処理を実行する。すなわち、ステップＳ８０４からステップＳ８１０の処理を実行する。
【０１７０】
まず、全ての出力ポートをオフ状態にする（ステップＳ８０４）。そして、必要ならば各レジスタの内容をバックアップＲＡＭ領域に格納する（ステップＳ８０５。さらに、バックアップＲＡＭ領域のバックアップチェックデータ領域に適当な初期値を設定し（ステップＳ８０６）、初期値およびバックアップＲＡＭ領域のデータについて順次排他的論理和をとって（ステップＳ８０７）、最終的な演算値（チェックサム）をバックアップパリティデータ領域に設定する（ステップＳ８０８）。その後、電源断フラグをセットする（ステップＳ８０９）。また、ＲＡＭアクセス禁止状態にする（ステップＳ８１０）。
【０１７１】
次いで、賞球制御用ＣＰＵ３７１は、ループ処理にはいる。すなわち、何らの処理もしない状態になる。最終部でプログラムをループ状態にする代わりに、ホールト（ＨＡＬＴ）命令を発行するように構成してもよい。
【０１７２】
図３２は、図３１に示す電力供給停止時処理を行う賞球制御用ＣＰＵ３７１が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、賞球制御用ＣＰＵ３７１は、まず、停電からの復旧時であったか否か確認する（ステップＳ７２１）。停電からの復旧時であったか否かは、例えば、電源断時にバックアップＲＡＭ領域に設定される電源断フラグによって確認される。
【０１７３】
停電からの復旧時であった場合には、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ７２３）。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する（ステップＳ７２４，Ｓ７２２）。よって、バックアップＲＡＭ領域のデータは無効化される。
【０１７４】
チェック結果が正常であれば、賞球制御用ＣＰＵ３７１は、内部状態を電源断時の状態に戻すための状態復旧処理を行うとともに（ステップＳ７２５）、電源断フラグをクリアする（ステップＳ７２６）。ここでの状態復旧処理とは、例えば、バックアップＲＡＭ領域に退避されていたレジスタ値をレジスタに書き戻す処理である。
【０１７５】
その後、賞球制御用ＣＰＵ３７１は、ステップＳ７０２において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ７０３）、賞球制御処理を実行する（ステップＳ７０５）。
【０１７６】
この実施の形態では、電力供給停止時処理において、チェックサムもバックアップＲＡＭ領域に格納され、電源投入時にチェックサムにもとづいて、保存データにもとづく賞球払出処理または玉貸し処理を行うか否か決定するので、電源復旧時の保存データにもとづく処理がさらに確実に行われる。
【０１７７】
以上のように、上記の各実施の形態では、賞球制御手段が、遊技機の電源時に、電源断中でも記憶内容を保持可能なバックアップＲＡＭに玉払出装置９７から貸し出されるべき遊技球の残数を特定可能に保存するための電力供給停止時処理を行うとともに、電源復旧時に、バックアップＲＡＭに遊技球の残数を特定可能な情報が保存されている場合にはその情報にもとづいて貸出制御を続行するように構成されているので、不測の停電等の電源断が生じても、遊技者に対して払い出されない貸し玉が生ずる等の不都合が解消される。
【０１７８】
なお、上記の各実施の形態では、電源断時に、賞球制御手段が、遊技機の電源時に、所定の電力供給停止時処理を行ったが、そのような処理を行わなくても、未払出の遊技球数を特定可能な情報がバックアップＲＡＭに保存されていれば、電源復帰時に、保存されている情報にもとづいて遊技球払出制御を再開することはできる。
【０１７９】
また、賞球制御手段が、遊技球の残数として所定単位（この例では１００円）の遊技球貸出に関する残り数を保存する場合には、所定単位毎の残数が未貸出である場合に、電源復旧時に未貸出遊技球を確実に払い出すことができる。なお、所定単位の遊技球貸出に関する残り数を保存する構成は、賞球制御手段が、カードユニット５０との通信に応じて所定単位の遊技球貸出処理を複数回連続して行うことが可能である場合のみならず、所定単位の払い出しが完了する毎に貸出処理を一旦停止し、その後に次の貸出要求を受け付けることが可能である場合にも適用できる。
【０１８０】
さらに、賞球制御手段が、カードユニット５０との通信に応じて所定単位の遊技球貸出処理を複数回連続して行うことが可能であって、カードユニット５０からの複数回の遊技球貸出要求の全てについて事前に（過去の受付に対する払い出しが開始されない、または開始されても完了していないときに）受付可能であり、賞球制御手段が、複数回の遊技球貸出処理にわたる全てについての未貸出の遊技球数を保存するように構成されている場合には、複数回の遊技球貸出要求の全てを事前に受け付けたとしても、受付がなされているものについては電源復旧時に未貸出遊技球を確実に払い出すことができる。
【０１８１】
なお、上記の各実施の形態では、記憶手段としてＲＡＭを用いた場合を示したが、記憶手段として、電気的に書き換えが可能な記憶手段であればＲＡＭ以外のものを用いてもよい。また、上記の各実施の形態では、払出装置として、遊技球の景品払い出しと貸し出しとをともに行う玉払出装置９７を用いたが、景品遊技球を払い出す払出装置と所定の遊技球を貸し出す払出装置とに分かれているものを用いてもよい。その場合、それらは同一筐体（ケース）内に設けられていてもよいし、別筐体として設置されていてもよい。
【０１８２】
【発明の効果】
以上のように、本発明によれば、遊技機を、遊技媒体払出要求にもとづいた遊技媒体の払出数のうち払い出しが完了していない未払出数を特定可能な情報を、電力停止中であっても少なくとも所定期間において保持可能な記憶手段を備え、払出制御マイクロコンピュータが、電力供給開始時に、記憶手段に記憶されている未払出数を特定可能な情報にもとづいて遊技媒体の払出制御を再開させることが可能であるように構成したので、遊技機に停電等による電源断状態が発生しても、遊技媒体の貸出に関して遊技者に不利益を与えることがないという効果がある。
また、貸し遊技媒体検出手段に供給される電圧よりも高い直流電圧の電源の状態を監視して、該電源の電圧が貸し遊技媒体検出手段に供給される電圧よりも高い電圧である所定電圧に低下したときに所定の検出信号を出力する電源監視手段を備え、払出制御マイクロコンピュータが、電源監視手段からの検出信号に応じて所定の電力供給停止時処理を行うように構成されている場合には、払出制御マイクロコンピュータは、電力供給停止時処理を開始すべきタイミングを容易に認識することができる。
また、電源監視手段が所定の検出信号を出力するときから少なくとも電力供給停止時処理完了後に成立するように設定された検出条件が成立したときにリセット信号を出力するリセット信号出力手段が設けられ、払出制御マイクロコンピュータは、リセット信号出力手段からのリセット信号の入力に応じて動作禁止状態とされることから、払出制御マイクロコンピュータの動作が外部からも停止されるので、電源断時により確実なデータ保存を行うことができる。
【０１８５】
電力供給停止時処理実行手段は、電力供給停止時処理で、記憶手段へのアクセスを防止する処理を行うように構成されている場合には、電源断時に記憶手段内のデータが破壊されることをより確実に防止できる。
【０１８６】
電力供給停止時処理実行手段は、電力供給停止時処理で、記憶手段の記憶内容に関連した演算の結果得られるチェックデータを記憶手段に保存する処理を行うように構成されている場合には、電力供給開始時にチェックデータにもとづいてデータが破壊されていないかどうかチェックするように構成することが可能になり、保存されるデータの信頼性を向上させることができる。
また、払出制御マイクロコンピュータは、電力供給開始時にチェックデータにもとづくチェックを行い、チェック結果が正常でなければ記憶手段に保存されている遊技媒体の未払出数に関する情報を無効化するように構成されている場合には、異常なデータにもとづいて遊技媒体貸出状態が復旧されてしまうことが防止される。
【０１８７】
電源監視手段からの検出信号は払出制御マイクロコンピュータの割込端子に入力され、払出制御マイクロコンピュータが、割込端子への入力にもとづいて電力供給停止時処理を実行するように構成されている場合には、ソフトウェアの負担を増大させることなく所定の電力供給停止時処理を開始することができる。
【０１８８】
未払出数に関する情報を保持することが可能な記憶手段が払出制御マイクロコンピュータに内蔵される場合には、記憶手段が払出制御マイクロコンピュータと一体化されることによって、コストを低減することができる。
【図面の簡単な説明】
【図１】 パチンコ遊技機を正面からみた正面図である。
【図２】 パチンコ遊技機の遊技盤を正面からみた正面図である。
【図３】 パチンコ遊技機を背面からみた背面図である。
【図４】 機構板に設置されている中間ベースユニット周りの構成を示す正面図である。
【図５】 玉払出装置を示す分解斜視図である。
【図６】 遊技制御基板（主基板）の回路構成を示すブロック図である。
【図７】 電源監視および電源バックアップのためのＣＰＵ周りの一構成例を示すブロック図である。
【図８】 電源基板の一構成例を示すブロック図である。
【図９】 主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図１０】 初期化処理を示すフローチャートである。
【図１１】 ２ｍｓタイマ割込処理を示すフローチャートである。
【図１２】 遊技制御処理を示すフローチャートである。
【図１３】 停電発生ＮＭＩ処理を示すフローチャートである。
【図１４】 バックアップパリティデータ作成方法を説明するための説明図である。
【図１５】 賞球制御基板および玉払出装置の構成要素などの賞球に関連する構成要素を示すブロック図である。
【図１６】 電源監視および電源バックアップのための賞球制御用ＣＰＵ周りの一構成例を示すブロック図である。
【図１７】 賞球制御コマンドの構成例を示す説明図である。
【図１８】 賞球制御コマンドのビット構成を示す説明図である。
【図１９】 賞球制御コマンドデータの出力の様子を示すタイミング図である。
【図２０】 賞球制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図２１】 賞球制御用ＣＰＵのタイマ割込処理を示すフローチャートである。
【図２２】 賞球制御手段におけるＲＡＭの一構成例を示す説明図である。
【図２３】 賞球制御用ＣＰＵのコマンド受信処理を示すフローチャートである。
【図２４】 賞球制御処理を示すフローチャートである。
【図２５】 賞球制御処理を示すフローチャートである。
【図２６】 賞球制御処理を示すフローチャートである。
【図２７】 賞球制御用ＣＰＵが実行する停電発生割込処理を示すフローチャートである。
【図２８】 賞球制御用ＣＰＵの初期化処理の一例を示すフローチャートである。
【図２９】 賞球制御処理の他の例を示すフローチャートである。
【図３０】 賞球制御処理の他の例を示すフローチャートである。
【図３１】 賞球制御用ＣＰＵが実行する停電発生割込処理の他の例を示すフローチャートである。
【図３２】 賞球制御用ＣＰＵが実行するメイン処理の他の例を示すフローチャートである。
【符号の説明】
１ パチンコ遊技機
３１ 主基板
３７ 賞球制御基板
５０ カードユニット
５６ ＣＰＵ
９７ 玉払出装置
２８９ 払出モータ
３０１Ａ 賞球カウントスイッチ
３０１Ｂ 玉貸しカウントスイッチ
３１０ 振分用ソレノイド
３１１ 球振分部材
３７１ 賞球制御用ＣＰＵ
９０２，９０４，９３２，９３４ 電源監視用ＩＣ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine, a coin gaming machine, or a slot machine in which a game is performed according to a player's operation, and particularly, a game is performed according to a player's operation in a gaming area on a gaming board. It relates to gaming machines.
[0002]
[Prior art]
As a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium wins a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are paid out to the player. There is something to be done. The game medium is paid out by a payout mechanism.
[0003]
The payout mechanism is generally controlled by prize ball control means mounted on the prize ball control board. Since the progress of the game is controlled by game control means mounted on the main board, the number of winning balls based on winning is determined by the game control means and transmitted to the winning ball control board.
[0004]
Further, the player borrows game media and plays a game using the borrowed game media and the game media paid out in accordance with the winning. At that time, the game medium lending request from the player is received once by a lending request processing device such as a card unit, and the lending control means of the gaming machine receives the lending request from the player by communicating with the lending request processing device. A gaming machine lends a game medium in response to a lending request from a player, but there are many gaming machines that are also configured to lend balls by a payout mechanism that pays out a prize ball. Therefore, the prize ball control means and the lending control means are often constituted by an integrated payout control means (hereinafter simply referred to as prize ball control means). In general, the prize ball control means includes a payout control microcomputer.
[0005]
[Problems to be solved by the invention]
When a power failure occurs due to a power failure, etc., the game machine must be restored to its initial state (for example, the state when the game machine was first turned on that day at the amusement store). , There may be a penalty for the player. For example, when the power-off state occurs when the power-off state occurs due to a power failure or the like, while the prize ball control means has not completed the lending processing of all game media corresponding to the lending request via the lending request processing device. When the state of the gaming machine returns to the initial state, unpaid gaming media occurs, resulting in a disadvantage to the player.
[0006]
In view of the above, an object of the present invention is to provide a gaming machine that does not give a disadvantage to a player regarding lending to a gaming medium even if the gaming machine is turned off due to a power failure or the like.
[0007]
[Means for Solving the Problems]
  The gaming machine according to the present invention allows a player toPredeterminedA game machine capable of playing a game, wherein a payout device capable of renting game media used in the game, and game medium lending control for paying out game media from the payout device in response to a game media loan request The payout control microcomputer, the rental game medium detection means for detecting the game medium provided in the gaming machine and paid out from the payout device, and the state of the power source of DC voltage higher than the voltage supplied to the rental game medium detection means Power supply monitoring means for monitoring and outputting a predetermined detection signal when the voltage of the power supply drops to a predetermined voltage that is higher than the voltage supplied to the rental game medium detection means;When the same DC voltage as the DC voltage monitored by the power supply monitoring means is monitored and the DC voltage becomes a detection voltage set lower than a predetermined voltage when the power supply monitoring means outputs a predetermined detection signal. Reset signal output means for outputting a reset signal for prohibiting the operation of the payout control microcomputer;Retains information that can identify the number of unpaid games that have not been paid out of the number of paid-out game media based on a game media lending request, at least for a specified period even when power supply to the gaming machine is stopped The payout control microcomputer includes a subtracting means for executing a process of subtracting the number of unpaid when the detection output is output from the rental game medium detecting means, and a predetermined detection from the power supply monitoring means. In response to the signal, the operation of the dispensing device is stopped, and the power supply stop time processing execution means for executing the power supply stop time processing for storing the power supply stop information indicating that the power supply is stopped in the storage means, and the power On the condition that the power supply stop information is stored in the storage means when the supply is started, based on information that can specify the number of unpaid items stored in the storage means. Including a recovery means for resuming the payout control of game media TeThe reset signal output means outputs a reset signal when the detection condition set so as to be satisfied at least after completion of the power supply stop process from when the power monitoring means outputs a predetermined detection signal, and pays out. The control microcomputer is in an operation-prohibited state in response to the input of the reset signal from the reset signal output means.It is characterized by that.
[0010]
  The processing execution means at the time of power supply stop isProcessing when power supply is stoppedso,Processing to prevent access to storage meansI doIt may be configured as follows.
[0011]
  The processing execution means at the time of power supply stop isProcessing when power supply is stoppedsoProcessing for storing check data obtained as a result of calculation related to the storage contents of the storage means in the storage meansI doIt may be configured as follows.
  Further, the payout control microcomputer is configured to perform a check based on the check data at the start of power supply, and to invalidate the information regarding the number of unpaid game media stored in the storage means if the check result is not normal. It may be.
[0012]
  ElectricThe detection signal from the source monitoring means is input to the interrupt terminal of the payout control microcomputer, and the payout control microcomputer may be configured to execute the power supply stop process based on the input to the interrupt terminal. Good.
[0013]
  The storage means that can hold information that can specify the number of unpaid out for at least a predetermined period is payout control.MicrocomputerInBuilt-inIt may be a configuration. That is, the storage unit may be, for example, a memory (RAM) built in the microcomputer.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. 1 is a front view of the pachinko gaming machine 1 as seen from the front, FIG. 2 is an overall rear view showing the internal structure of the pachinko gaming machine 1, and FIG. 3 is a rear view of the gaming board of the pachinko gaming machine 1 as seen from the back. Here, a pachinko gaming machine is shown as an example of a gaming machine, but the present invention is not limited to a pachinko gaming machine, and may be, for example, a coin gaming machine. It can also be applied to image-type gaming machines and slot machines.
[0018]
As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. There is a hitting ball supply tray 3 on the lower surface of the glass door frame 2. Below the hitting ball supply tray 3, there are provided an extra ball receiving tray 4 for storing prize balls overflowing from the hitting ball supply tray 3 and a hitting operation handle (operation knob) 5 for firing the hitting ball. A game board 6 is detachably attached to the rear side of the glass door frame 2. A game area 7 is provided in front of the game board 6.
[0019]
Near the center of the game area 7, there is provided a variable display device 8 including a variable display unit 9 for variably displaying a plurality of types of symbols and a variable display 10 using 7 segment LEDs. In this embodiment, the variable display section 9 has three symbol display areas of “left”, “middle”, and “right”. A passing gate 11 for guiding a hit ball is provided on the side of the variable display device 8. The hit ball that has passed through the passing gate 11 is guided to the start winning opening 14 through the ball outlet 13. In the passage between the passage gate 11 and the ball exit 13, there is a gate switch 12 that detects a hit ball that has passed through the passage gate 11. The winning ball that has entered the start winning opening 14 is guided to the back of the game board 6 and detected by the start opening switch 17. A variable winning ball device 15 that opens and closes is provided below the start winning opening 14. The variable winning ball device 15 is opened by a solenoid 16.
[0020]
An open / close plate 20 that is opened by a solenoid 21 in a specific gaming state (big hit state) is provided below the variable winning ball device 15. In this embodiment, the opening / closing plate 20 is a means for opening and closing the special winning opening. Of the winning balls guided from the opening / closing plate 20 to the back of the game board 6, the winning ball entering one (V zone) is detected by the V count switch 22. A winning ball from the opening / closing plate 20 is detected by the count switch 23. At the bottom of the variable display device 8, a start winning memory display 18 having four display units for displaying the number of winning balls that have entered the start winning opening 14 is provided. In this example, with the upper limit being four, each time there is a start prize, the start prize storage display 18 increases the number of lit display units one by one. Then, each time the variable display of the variable display unit 9 is started, the lit display unit is reduced by one.
[0021]
The game board 6 is provided with a plurality of winning openings 19, 24, and winning of the game balls to the winning openings 19, 24 is detected by winning opening switches 19a, 24a. Decorative lamps 25 blinking during the game are provided around the left and right sides of the game area 7, and an outlet 26 for absorbing a hit ball that has not won a prize is provided below. Two speakers 27 that emit sound effects are provided on the left and right upper portions outside the game area 7. On the outer periphery of the game area 7, a game effect LED 28a and game effect lamps 28b and 28c are provided.
[0022]
In this example, a prize ball lamp 51 that is lit when the prize ball is paid out is provided in the vicinity of one speaker 27, and a ball break lamp 52 that is lit when the supply ball is cut is provided in the vicinity of the other speaker 27. Is provided. Further, FIG. 1 also shows a card unit 50 that is installed adjacent to the pachinko gaming machine 1 and enables ball lending by inserting a prepaid card.
[0023]
The card unit 50 has a usable indicator lamp 151 indicating whether or not it is in a usable state, and when the remaining amount information recorded in the card has a fraction (a number less than 100 yen), the fraction is indicated as a hitting tray. 3, a fraction display switch 152 for displaying on a frequency display LED provided in the vicinity of 3, a connecting table direction indicator 153 indicating which side of the pachinko gaming machine 1 corresponds to the card unit 50, in the card unit 50 Check the card insertion indicator lamp 154 indicating that a card is inserted, the card insertion slot 155 into which a card as a recording medium is inserted, and the mechanism of the card reader / writer provided on the back of the card insertion slot 155. In some cases, a card unit lock 156 is provided for releasing the card unit 50.
[0024]
The hit ball fired from the hit ball launching device enters the game area 7 through the hit ball rail, and then descends the game area 7. When the hit ball is detected by the gate switch 12 through the passing gate 11, the display number of the variable display 10 changes continuously. Further, when the hit ball enters the start winning opening 14 and is detected by the start opening switch 17, the symbol in the variable display portion 9 starts to rotate if the variation of the symbol can be started. If it is not in a state where the change of the symbol can be started, the start winning memory is increased by one.
[0025]
The rotation of the image in the variable display unit 9 stops when a certain time has elapsed. If the combination of images at the time of the stop is a combination of jackpot symbols, the game shifts to a jackpot gaming state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or a predetermined number (for example, 10) of hit balls wins. When the hit ball enters the specific winning area while the opening / closing plate 20 is opened and is detected by the V count switch 22, a right to continue is generated and the opening / closing plate 20 is opened again. The generation of the continuation right is allowed a predetermined number of times (for example, 15 rounds).
[0026]
When the combination of images in the variable display section 9 at the time of stop is a combination of jackpot symbols with probability fluctuations, the probability of the next jackpot increases. That is, it becomes a more advantageous state for the player in a high probability state. Further, when the stop symbol on the variable display 10 is a predetermined symbol (winning symbol), the variable winning ball device 15 is opened for a predetermined time. Further, in the high probability state, the probability that the stop symbol in the variable display 10 becomes a winning symbol is increased, and the opening time and the number of times of opening of the variable winning ball device 15 are increased.
[0027]
Next, the structure of the back surface of the pachinko gaming machine 1 will be described with reference to FIG.
On the back surface of the variable display device 8, as shown in FIG. 2, a prize ball tank 38 is provided above the mechanism plate 36, and the prize ball is placed from above in a state where the pachinko gaming machine 1 is installed on the gaming machine installation island. It is supplied to the prize ball tank 38. The prize balls in the prize ball tank 38 pass through the guide rod 39 and reach the ball dispensing device.
[0028]
The mechanism plate 36 includes a variable display control unit 29 for controlling the variable display unit 9 via the relay board 30, a game control board (main board) 31 covered with a board case 32 and mounted with a game control microcomputer, etc. A prize ball control board (payout control) on which a relay board 33 for relaying signals between the variable display control unit 29 and the game control board 31, a prize ball control microcomputer for performing prize ball payout control, and the like are mounted. Substrate) 37 is installed. Further, at the lower part of the mechanism plate 36, a hitting ball launching device 34 that launches a hitting ball into the game area 7 using the rotational force of the motor, game effect lamps / LEDs 28a, 28b, 28c, a prize ball lamp 51, and a ball break lamp A lamp control board 35 for sending a signal to 52 is installed.
[0029]
FIG. 3 is a rear view of the game board of the pachinko gaming machine 1 as seen from the back. As shown in FIG. 3, the ball passing through the guide rod 39 passes through the ball break detectors 187a and 187b and reaches the ball dispensing device 97 via the ball supply rods 186a and 186b. The prize balls paid out from the ball payout device 97 are supplied to the hit ball supply tray 3 provided on the front surface of the pachinko gaming machine 1 through the connection port 45. A surplus ball passage 46 communicating with the surplus ball receiving tray 4 provided on the front surface of the pachinko gaming machine 1 is formed on the side of the communication port 45. A lot of premium balls based on the winnings are paid out and the hitting ball supply tray 3 becomes full. Finally, when the premium balls are paid out after the premium balls reach the contact port 45, the premium balls pass through the surplus ball passage 46 and surplus. It is guided to the ball receiving tray 4. When the prize ball is further paid out, the sensing lever 47 presses the full tank switch 48 and the full tank switch 48 is turned on. In this state, the rotation of the stepping motor in the ball dispensing device 97 is stopped, the operation of the ball dispensing device 97 is stopped, and the driving of the ball striking device 34 is stopped as necessary.
[0030]
In order to perform prize ball payout control, signals from a winning opening switch (not shown), the start opening switch 17 and the V count switch 22 are sent to the main board 31. The CPU 56 of the main board 31 knows that a winning corresponding to six prize ball payout has occurred when the start port switch 17 is turned on. Further, when the count switch 23 is turned on, it is known that a winning corresponding to 15 prize ball payouts has occurred. Then, when the winning opening switch is turned on, it is known that a winning corresponding to ten winning ball payouts has occurred. In this embodiment, for example, a game ball won in the winning opening 24 is detected by a winning opening switch 24 a provided in a winning ball flow path from the winning opening 24 and won in the winning opening 19. Is detected by a winning port switch 19a provided in a winning ball flow path from the winning port 19.
[0031]
Next, the configuration of the intermediate base unit installed on the mechanism plate 36 will be described. In the intermediate base unit, ball supply rods 186a and 186b and a ball dispensing device 97 are installed. As shown in FIG. 4, connection concave protrusions 182 are formed on the upper and lower sides of the intermediate base unit. The connection concave protrusion 182 connects and fixes the intermediate base unit and the upper base unit and the lower base unit of the mechanism plate 36.
[0032]
A passage body 184 is fixed to the upper part of the intermediate base unit. A ball dispensing device 97 is fixed to the lower part of the passage body 184. The passage body 184 includes prize ball paths 186a and 186b for flowing down two rows of prize balls whose flow direction has been changed to the left and right directions by a curve rod 174 (see FIG. 3). Ball break switches 187a and 187b are installed on the upstream side of the prize ball passages 186a and 186b. The ball break switches 187a and 187b detect the presence / absence of a prize ball in the prize ball passages 186a and 186b. When the ball break switches 187a and 187b no longer detect a prize ball, a dispensing motor ( The rotation of the ball (not shown in FIG. 4) is stopped and the ball payout is immobilized.
[0033]
The ball break switches 187a and 187b are locked by a locking piece 188 at a position where it can be detected that 27 to 28 premium balls are present in the premium ball paths 186a and 186b.
[0034]
The central portion of the passage body 184 is formed in a shape that curves to the left and right so as to weaken the ball pressure of the prize ball flowing down inside. A stop hole 189 is formed between the prize ball passages 186a and 186b. A mounting boss provided in the intermediate base unit is fitted into the back surface of the stop hole 189. In this state, the set screw is screwed, and the passage body 184 is fixed to the intermediate base unit. The passage body 184 can be aligned by the locking protrusion 185 provided on the intermediate base unit before being screwed.
[0035]
Below the passage body 184, a ball stop device 190 is provided for supplying premium balls to the ball dispensing device 97 and stopping supply of premium balls to the ball dispensing device 97 in the event of a failure or the like. The ball dispensing device 97 installed below the ball stopper 190 is housed in a rectangular parallelepiped case 198. Projections are provided at four places on the left and right sides of the case 198. The lower end of the case 198 is fitted into the elastic engagement piece provided at the lower part of the intermediate base unit in a state where each protrusion is engaged with the positioning protrusion provided on the intermediate base unit.
[0036]
FIG. 5 is an exploded perspective view of the ball dispensing device 97. The configuration and operation of the ball dispensing device 97 will be described with reference to FIG. In the ball dispensing device 97 in this embodiment, a stepping motor (dispensing motor) 289 rotates a screw 288 to pay out pachinko balls one by one. The ball payout device 97 pays out not only prize balls based on winning prizes but also game balls to be lent out.
[0037]
As shown in FIG. 5, the ball dispensing device 97 has two cases 198a and 198b. Engaging protrusions 280 are provided at two positions on the left and right sides of the respective cases 198a and 198b. The engaging protrusions 280 are in contact with positioning protrusions provided at the upper position of the ball dispensing device 97. Further, ball supply paths 281a and 281b are formed in the respective cases 198a and 198b. The ball supply paths 281a and 281b have curved surfaces 282a and 282b, and ball feed horizontal paths 284a and 284b are formed below the ends of the curved surfaces 282a and 282b. Further, ball discharge paths 283a and 283b are formed at the ends of the ball feed horizontal paths 284a and 284b.
[0038]
The ball supply paths 281a and 281b, the ball feed horizontal paths 284a and 284b, and the ball discharge paths 283a and 283b are formed in front of partition walls 295a and 295b that respectively divide the cases 198a and 198b. Further, a ball pressure buffering member 285 is sandwiched between the cases 198a and 198b in front of the partition walls 295a and 295b. The ball pressure buffering member 285 distributes the balls supplied to the ball dispensing device 97 to the left and right sides and guides the balls to the ball supply paths 281a and 281b.
[0039]
In addition, below the ball pressure buffering member 285, a payout motor position sensor using a light emitting element (LED) 286 and a light receiving element (not shown) is provided. The light emitting element 286 and the light receiving element are provided at a predetermined interval. The tip of the screw 288 is inserted within this interval. The ball pressure buffering member 285 is completely housed and fixed inside the cases 198a and 198b.
[0040]
Screws 288 that are rotated by a payout motor 289 are disposed in the ball feed horizontal paths 284a and 284b. The payout motor 289 is fixed to the motor fixing plate 290, and the motor fixing plate 290 is fitted into fixing grooves 291a and 291b formed at the rear of the partition walls 295a and 295b. In this state, the motor shaft of the payout motor 289 protrudes in front of the partition walls 295a and 295b, so that the screw 288 is fixed in front of the protrusion. On the outer periphery of the screw 288, a spiral projection 288a for moving the balls placed on the ball feed horizontal paths 284a and 284b forward by the rotation of the payout motor 289 is provided.
[0041]
A recess is formed at the tip of the screw 288 so as to accommodate the light emitting element 286, and two notches 292 are formed 180 degrees apart from each other on the outer periphery of the recess. Therefore, during one rotation of the screw 288, the light from the light emitting element 286 is detected twice by the light receiving element through the notch 292.
[0042]
In other words, the payout motor position sensor including the light emitting element 286 and the light receiving element is for stopping the screw 288 at a fixed position, and detects that the payout operation has been performed. The wiring from the light emitting element 286, the light receiving element, and the payout motor 289 are collectively drawn out from a drawing hole formed below the rear portions of the cases 198a and 198b and connected to the connector.
[0043]
When the dispensing motor 289 rotates in a state where the balls are placed on the ball feed horizontal paths 284a and 284b, the balls move forward on the ball feed horizontal paths 284a and 284b by the spiral protrusion 288a of the screw 288. . And finally, it falls to the ball discharge paths 283a and 283b from the end of the ball feed horizontal paths 284a and 284b. At this time, the left and right ball feed horizontal paths 284a and 284b are alternately dropped. That is, each time the screw 288 rotates halfway, one ball falls from one side. Therefore, each time one ball falls, the light from the light emitting element 286 is detected by the light receiving element.
[0044]
As shown in FIG. 4, a ball sorting member 311 is provided below the ball dispensing device 97. The ball sorting member 311 is driven by a sorting solenoid 310. For example, when the solenoid 310 is on, the ball sorting member 311 falls to the right, and when it is off, the ball sorting member 311 falls to the left. Below the sorting solenoid 310, a prize ball count switch 301A and a ball lending count switch 301B by proximity switches are provided. At the time of a winning ball based on winning, the ball sorting member 311 falls to the right, and the balls from the ball discharge paths 283a and 283b both pass the winning ball count switch 301A. In ball lending, the ball sorting member 311 falls to the left, and the balls from the ball discharge paths 283a and 283b both pass the ball lending count switch 301B.
[0045]
As described above, by providing the ball sorting member 311, the ball that has dropped through the two ball flow paths passes only one of the prize ball count switch 301 </ b> A and the ball lending count switch 301 </ b> B. Accordingly, the number of prize balls or the number of balls lent can be immediately determined from the detection outputs of the prize ball count switch 301A and the ball rental count switch 301B without determining whether the ball is a prize ball or a ball lending.
[0046]
FIG. 6 is a block diagram illustrating an example of a circuit configuration in the main board 31. 6 also shows a prize ball control board 37, a lamp control board 35, a sound control board 70, a launch control board 91, and a display control board 80. On the main board 31, the basic circuit 53 for controlling the pachinko gaming machine 1 according to the program and the signals from the gate switch 12, the start port switch 17, the V count switch 22, the count switch 23 and the winning port switches 19a and 24a are the basic circuit. 53, a solenoid circuit 59 for driving the solenoid 16 for opening / closing the variable winning ball apparatus 15 and the solenoid 21 for opening / closing the opening / closing plate 20 according to a command from the basic circuit 53, and lighting of the start memory display 18 A lamp / LED circuit 60 that carries out the extinction lamp and drives the variable display 10 using the 7-segment LED and the decorative lamp 25 is mounted.
[0047]
Further, according to the data given from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the effective starting information indicating the number of starting winning balls used for starting the image display of the variable display unit 9, and the fact that the probability variation has occurred. An information output circuit 64 is provided for outputting the probability variation information and the like to a host computer such as a hall management computer.
[0048]
The basic circuit 53 includes a ROM 54 that stores a game control program and the like, a RAM 55 that is an example of storage means used as a work memory, a CPU 56 that performs a control operation in accordance with a control program, and an I / O port unit 57. In this embodiment, the ROM 54 and RAM 55 are built in the CPU 56. That is, the CPU 56 is a one-chip microcomputer. The one-chip microcomputer only needs to incorporate at least the RAM 55, and the ROM 54 and the I / O port unit 57 may be externally attached or built-in. The I / O port unit 57 is a terminal capable of inputting and outputting information in the microcomputer.
[0049]
Further, the main board 31 includes an initial reset circuit 65 for resetting the basic circuit 53 when power is turned on, and an address signal supplied from the basic circuit 53 to decode any I / O port 57. An address decode circuit 67 for outputting a signal for selecting the / O port is provided.
In addition, although there is switch information input to the main board 31 from the ball dispensing device 97, they are omitted in FIG.
[0050]
A ball hitting device for hitting and launching a game ball is driven by a drive motor 94 controlled by a circuit on the launch control board 91. Then, the driving force of the drive motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the firing control board 91 is controlled so that the hit ball is fired at a speed corresponding to the operation amount of the operation knob 5.
[0051]
FIG. 7 is a block diagram showing a configuration example around the CPU 56 for power supply monitoring and power supply backup. As shown in FIG. 7, the voltage drop signal from the first power supply monitoring circuit (first power supply monitoring means) mounted on the power supply board is connected to the non-maskable interrupt terminal (NMI terminal) of the CPU 56. Yes. The first power supply monitoring circuit is a circuit that monitors the voltage of any one of the various DC power supplies used by the gaming machine and detects a power supply voltage drop. Therefore, the CPU 56 can confirm the occurrence of power interruption by the interrupt process.
[0052]
In the main board 31, the voltage drop signal from the first power supply monitoring unit is input to the CPU 56 side via the input buffer circuit 900. Here, 74HC244 is exemplified as the input buffer circuit 900, but any circuit having an input buffer function may be used. The input buffer circuit 900 is an irreversible element that allows a signal to pass only in the direction from the power supply board side to the inner side of the main board 31.
[0053]
A second power supply monitoring circuit 903 is mounted on the main board 31. In this example, in the second power supply monitoring circuit 903, the power supply monitoring IC 904 monitors the + 30V power supply voltage, which is the same as the power supply voltage monitored by the first power supply monitoring circuit, and the voltage value falls below a predetermined value. Then, a low level voltage drop signal is generated. For example, the detection voltage of the first power supply monitoring circuit mounted on the power supply board (voltage that outputs a voltage drop signal) is + 21V, and the detection voltage of the second power supply monitoring circuit 903 is + 9V.
[0054]
Therefore, in this example, the first detection condition that the first power supply monitoring means outputs the detection signal is that the + 30V power supply voltage has dropped to + 21V, and the second power supply monitoring means outputs the detection signal. The second detection condition to be performed is that the + 30V power supply voltage is lowered to + 9V. However, the voltage value used here is an example, and other values may be used.
[0055]
In such a configuration, since the same voltage is monitored, the difference between the timing at which the first voltage monitoring circuit outputs the voltage drop signal and the timing at which the second voltage monitoring circuit outputs the voltage drop signal is desired. Can be reliably set in a predetermined period. The desired predetermined period is a period from when the power supply stop process is started in response to the voltage drop signal from the first power supply monitoring circuit until the power supply stop process is reliably completed.
[0056]
The voltage drop signal from the second power supply monitoring circuit 903 is logically summed with the initial reset signal from the initial reset circuit 65 and then input to the reset terminal of the CPU 56. Therefore, when the initial reset signal from the initial reset circuit 65 exhibits a low level, or when the voltage drop signal from the second power supply monitoring circuit 903 exhibits a low level, the CPU 56 Inactive state).
[0057]
Note that the reset IC 651 of the initial reset circuit 65 sets the output signal to a high level when the + 5V power supply voltage becomes a predetermined value or more when the gaming machine is turned on and the voltage of the + 5V power supply rises. That is, the initial reset signal is turned off.
[0058]
While power is not supplied from the + 5V power source that is the driving power source of the CPU 56 or the like, at least a part of the RAM is backed up by the backup power source supplied from the power supply board, and the contents are preserved even if the power to the gaming machine is cut off. The When the + 5V power supply is restored, a reset signal is issued from the initial reset circuit 65, so that the CPU 56 returns to a normal operation state. At that time, since necessary data is backed up, it is possible to return to the gaming state at the time of the power failure when recovering from the power failure.
[0059]
FIG. 8 is a block diagram illustrating a configuration example of the power supply board 910 of the gaming machine. The power supply board 910 is installed independently of the electric component control boards such as the main board 31, the display control board 80, the sound control board 70, the lamp control board 35, and the prize ball control board 37, and each electric part control board in the gaming machine. And the voltage used by the mechanical components. In this example, AC24V, DC + 30V, DC + 21V, DC + 12V and DC + 5V are generated. A capacitor 916 serving as a backup power supply is charged from a line of power supply for driving DC + 5V, that is, an IC or the like on each substrate.
[0060]
The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the connector 915. The rectifier circuit 912 also generates a DC voltage of +30 V from AC 24 V and outputs it to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 generates + 21V, + 12V, and + 5V and outputs them to the connector 915. The connector 915 is connected to, for example, a relay board, and power of a voltage necessary for each electric component control board and the mechanism component is supplied from the relay board. Note that a power switch 918 for stopping or starting the power supply to the gaming machine is installed on the input side of the transformer 911.
[0061]
The + 5V line from the DC-DC converter 913 branches to form a backup + 5V line. A large-capacitance capacitor 916 is connected between the backup + 5V line and the ground level. Capacitor 916 has power so that the storage state can be maintained with respect to the backup RAM of the electrical component control board when the power supply to the gaming machine is cut off (RAM that is backed up by power, that is, storage means that can be in the storage content storage state). Backup power supply. Further, a backflow preventing diode 917 is inserted between the + 5V line and the backup + 5V line.
[0062]
A battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used in which the capacity disappears when a state in which no power is supplied from the +5 V power source continues for a predetermined time.
[0063]
The power supply board 910 is mounted with a power monitoring IC 902 that constitutes the first power supply circuit described above. The power supply monitoring IC 902 detects the occurrence of power interruption by introducing the + 30V power supply voltage and monitoring the + 30V power supply voltage. Specifically, when the + 30V power supply voltage becomes equal to or lower than a predetermined value (+ 21V in this example), a voltage drop signal is output because power is cut off. The power supply voltage to be monitored is preferably higher than the power supply voltage (+5 V in this example) of the circuit element mounted on each electric component control board. In this example, +30 V, which is a voltage immediately after being converted from AC to DC, is used. The voltage drop signal from the power monitoring IC 902 is supplied to the main board 31, the prize ball control board 37, and the like.
[0064]
The predetermined value for the power monitoring IC 902 to detect the power-off is lower than the normal voltage, but is a voltage that allows the CPU on each electrical component control board to operate for a while. Further, the power monitoring IC 902 is configured to monitor a voltage that is higher than a voltage for driving a circuit element such as a CPU (+5 V in this example) and immediately after being converted from AC to DC. Therefore, the monitoring range can be expanded for the voltage required by the CPU. Therefore, more precise monitoring can be performed. Furthermore, when + 30V is used as the monitoring voltage, since the voltage supplied to the various switches of the gaming machine is + 12V, prevention of erroneous switch-on detection at the moment of power interruption can be expected. That is, when the voltage of the + 30V power supply is monitored, it is possible to detect a decrease in the level before + 12V created after the creation of + 30V starts to drop. Therefore, when the voltage of the + 12V power supply decreases, the switch output becomes in the on state. However, if the power supply interruption is recognized by monitoring the + 30V power supply voltage that decreases faster than + 12V, the switch output becomes the power It is possible to enter a state of waiting for recovery and not detect switch output.
[0065]
Further, since the power monitoring IC 902 is mounted on the power supply board 910 separate from the electric component control board, the voltage drop signal can be supplied from the first power supply monitoring circuit to the plurality of electric component control boards. Even if there are any number of electrical component control boards that require a voltage drop signal, it is only necessary to provide one first power supply monitoring means. Doing so does not increase the cost of the gaming machine.
[0066]
In the configuration shown in FIG. 8, the detection output (voltage drop signal) of the power monitoring IC 902 is sent to the respective electric component control boards (in this example, the main board 31 and the prize ball via the buffer circuits 918 and 919). For example, a configuration may be adopted in which one detection output is transmitted to the relay board and the same signal is distributed from the relay board to each electrical component control board.
[0067]
Next, the operation of the gaming machine will be described.
FIG. 9 is a flowchart showing main processing executed by the CPU 56 on the main board 31. When the power to the gaming machine is turned on, in the main process, the CPU 56 first confirms whether or not it is a time of recovery from a power failure (step S1). Whether or not the power failure has been recovered is confirmed by, for example, a power-off flag set in the backup RAM area when the power is cut off.
[0068]
If it is time to recover from a power failure, a data check (parity check in this example) of the backup RAM area is performed (step S3). In the case of recovery after an unexpected power failure, the data in the backup RAM area should have been saved, so the check result is normal. If the check result is not normal, the internal state cannot be returned to the state when the power is cut off, and therefore an initialization process that is executed when the power is turned on not when the power failure is restored is executed (steps S4 and S2).
[0069]
If the check result is normal, the CPU 56 performs a game state recovery process for returning the internal state to the state at the time of power-off (step S5) and clears the power-off flag (step S6).
[0070]
If it is not time to recover from a power failure, the CPU 56 executes normal initialization processing (steps S1 and S2). Thereafter, in the main process, the process proceeds to a loop process in which the monitoring of the timer interrupt flag (step S6) is confirmed. In the loop, display random number update processing (step S7) is also executed.
[0071]
Here, it is confirmed in step S1 whether or not the recovery from the power failure, and if the recovery from the power failure, the parity check is performed. First, the parity check is performed and the check result is not normal. If it is determined that the power is not recovered from the power failure, the initialization process of step S2 is executed. If the check result is normal, the game state return process may be performed. That is, it may be determined whether or not recovery from a power failure is made based on the result of the parity check.
[0072]
Further, when determining whether or not to execute the power failure recovery processing, that is, when determining whether or not to restore the gaming state, according to the special process flag or the like in the stored RAM data or the start winning memory number data, If it is confirmed that the gaming machine is in a game standby state (no special symbol change, no big hit game, no probable change, and no start winning memory), the game state restoration process is not performed. An initialization process may be executed.
[0073]
In the normal initialization process, as shown in FIG. 10, after the register and RAM clear process (step S2a) and the necessary initial value setting process (step S2b) are performed, a timer allocation is periodically performed every 2 ms. Initial setting of the timer register provided in the CPU 56 (setting that the time-out is 2 ms and the timer repeatedly operates) is performed so as to cause a delay (step S2c). That is, in step S2c, processing for activating a timer interrupt and processing for setting a timer interrupt interval are executed.
[0074]
Therefore, in this embodiment, the internal timer of the CPU 56 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. Then, as shown in FIG. 11, when a timer interrupt occurs, the CPU 56 sets a timer interrupt flag (step S11).
[0075]
When detecting that the timer interrupt flag is set in step S8, the CPU 56 resets the timer interrupt flag (step S9) and executes a game control process (step S10). With the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, only the flag is set in the timer interrupt process, and the game control process is executed in the main process, but the game control process may be executed in the timer interrupt process.
[0076]
FIG. 12 is a flowchart showing the game control process of step S10. In the game control process, the CPU 56 first performs a process of setting a display control command sent to the display control board 80 in a predetermined area of the RAM 55 (display control data setting process: step S21), and then displays the display control command. An output process is performed (display control data output process: step S22).
[0077]
Next, a process of outputting the contents of the storage area for various output data to each output port is performed (data output process: step S23). Also, output data setting processing is performed for setting output data such as jackpot information, start information, probability variation information, etc., output to the hall management computer in the storage area (step S24). Further, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the pachinko gaming machine 1, and an alarm is issued if necessary according to the result (error process: step S25).
[0078]
Next, a process of updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S26).
[0079]
Further, the CPU 56 performs special symbol process processing (step S27). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to the gaming state. The value of the special symbol process flag is updated during each process according to the gaming state. Further, normal symbol process processing is performed (step S28). In the normal symbol process, the corresponding process is selected and executed in accordance with the normal symbol process flag for controlling the variable display 10 using the 7-segment LED in a predetermined order. The value of the normal symbol process flag is updated during each process according to the gaming state.
[0080]
Further, the CPU 56 inputs the states of the gate sensor 12, the start port sensor 17, the count sensor 23, and the winning port switches 19a and 24a via the switch circuit 58, and determines whether or not there has been a winning for each winning port or winning device. (Switch processing: step S29). The CPU 56 further performs a process of updating a display random number such as a random number that determines the type of stop symbol (step S30).
[0081]
Further, the CPU 56 performs signal processing with the prize ball control board 37 (step S31). That is, when a predetermined condition is satisfied, a prize ball control command is output to the prize ball control board 37. The prize ball control CPU mounted on the prize ball control board 37 drives the ball payout device 97 according to the prize ball control command.
[0082]
As described above, the main process includes a process for determining whether or not to shift to the game control process, and the timer control process based on the timer interrupt periodically generated by the internal timer of the CPU 56 is used for the game control process. Since a flag for determining whether or not to shift is set, all the game control processes are executed reliably. In other words, until all the game control processes are executed, it is not determined whether or not to shift to the next game control process, so it is guaranteed that all the processes in the game control process are completed. ing.
[0083]
Conventional general game control processing is forcibly returned to the initial state by an external interrupt that occurs periodically. If it demonstrates in accordance with the example shown by FIG. 12, for example, even if it was during the process of step S31, it was forcibly returned to the process of step S21. In other words, there is a possibility that the next game control process will be started before all the processes in the game control process are completed.
[0084]
Here, the game control process executed by the CPU 56 of the main board 31 is executed according to the flag set in the timer interrupt process based on the timer interrupt that the internal timer of the CPU 56 periodically generates. A hardware circuit that generates a signal periodically (for example, every 2 ms) is provided, a signal from the circuit is introduced into an external interrupt terminal of the CPU 56, and it is determined whether or not to shift to a game control process by the interrupt signal. A flag may be set for this purpose. Even in such a configuration, the determination of the flag is not performed until all of the game control processes are executed, so that it is guaranteed that all the processes in the game control process are completed.
[0085]
FIG. 13 is a flowchart showing an example of a power failure occurrence NMI process executed in response to the NMI based on the voltage drop signal from the first power supply monitoring circuit of the power supply board 910. In the power failure occurrence NMI process, the CPU 56 first sets the interruption prohibition (step S41). In the power failure occurrence NMI processing, checksum generation processing is performed to ensure the storage of the RAM contents. If another interrupt process is performed during the process, the CPU may not be able to operate before the checksum generation process is completed. Settings are made so that no interruption occurs.
[0086]
Note that the processing in step S41 is not necessary when a CPU having a specification that does not cause other interrupts during the interrupt processing is used.
[0087]
Next, the CPU 56 checks whether or not the power-off flag has already been set (step S42). If the power-off flag is already set, the subsequent processing is not performed. If the power-off flag is not set, the following power supply stop process is executed. That is, the processing from step S43 to step S49 is executed.
[0088]
First, all output ports are turned off (step S43). If necessary, the contents of each register are stored in the backup RAM area (step S44). Further, an appropriate initial value is set in the backup check data area of the backup RAM area (step S45), the exclusive value is sequentially obtained for the initial value and the data in the backup RAM area (step S46), and the final calculation value is obtained. Is set in the backup parity data area (step S47). Thereafter, the power-off flag is set (step S48). Further, the RAM access is prohibited (step S49). When the power supply voltage is lowered, the level of various signal lines may become unstable and the contents of the RAM may be altered, but if the RAM access is prohibited in this manner, the data in the backup RAM will be altered. There is no.
[0089]
Next, the CPU 56 enters a loop process. That is, no processing is performed. Therefore, the operation is internally stopped before the operation is prohibited from the outside by the reset signal from the power monitoring IC 904 shown in FIG. Therefore, the CPU 56 reliably stops operation when the power is turned off. As a result, the RAM access prohibition control and the operation stop control described above can reliably prevent the RAM contents from being destroyed due to an abnormal operation that may occur as the power supply voltage decreases. .
[0090]
In this embodiment, in the power failure occurrence NMI processing, the program is looped at the final part, but a halt (HALT) instruction may be issued.
[0091]
Further, as described above, the power-off flag that is set before the RAM access is prohibited is used when determining whether or not to recover from a power failure when the power is turned on. Further, the processing of steps S41 to S49 is completed before the second power supply monitoring unit generates the voltage drop signal. In other words, the detection voltages of the first voltage monitoring means and the second voltage monitoring means are set so that the second power supply monitoring means is completed before generating the voltage drop signal.
[0092]
In this embodiment, the power-off flag is confirmed at the start of the power supply stop process. When the power-off flag is already set, the power supply stop process is not executed. As described above, the power-off flag is a flag indicating that the power supply stop process has been completed. Therefore, for example, even if NMI occurs again for some reason in a loop waiting for reset, the power supply stop process is not repeatedly executed.
[0093]
However, if a CPU with specifications that do not cause other interrupts during interrupt processing is used, the determination in step S42 is not necessary.
[0094]
FIG. 14 is an explanatory diagram for explaining a backup parity data creation method. However, in the example shown in FIG. 14, the size of the data in the backup data RAM area is 3 bytes for simplicity. In the power failure generation process based on the power supply voltage drop, as shown in FIG. 14A, initial data (00H in this example) is set in the backup check data area. Next, an exclusive logical sum of “00H” and “F0H” is taken, and an exclusive logical sum of “16H” is obtained. Further, an exclusive OR of the result and “DFH” is taken. Then, the result (“39H” in this example) is set in the backup parity data area.
[0095]
When the power is turned on again, parity diagnosis is performed in the power failure recovery process. FIG. 14B is an explanatory diagram showing an example of parity diagnosis. If all the data in the backup area is stored as it is, data as shown in FIG. 14A is set in the backup area when the power is turned on again.
[0096]
In the processing of step S51, the CPU 56 sequentially performs exclusive OR for each data in the backup data area using the data (in this example, “39H”) set in the backup parity data area in the backup RAM area as initial data. Process. If all the data in the backup area is stored as it is, the final calculation result matches “00H”, that is, the data set in the backup check data area. If a bit error has occurred in the data in the backup RAM area, the final calculation result is not “00H”.
[0097]
Therefore, the CPU 56 compares the final calculation result with the data set in the backup check data area, and if they match, the parity diagnosis is normal. If they do not match, the parity diagnosis is abnormal.
[0098]
As described above, in this embodiment, the game control means is provided with a storage means (a backup RAM in this example) that is backed up for a predetermined period even when the power of the gaming machine is cut off. The CPU 56 (specifically, a program executed by the CPU 56) is configured to perform a game state recovery process (step S5) for recovering the game state based on the backup data if the storage means is in the backup state.
[0099]
In this embodiment, the first power supply monitoring means is mounted on the power supply board 910 as shown in FIG. 8, and the second power supply monitoring means is mounted on the main board 31 as shown in FIG. Yes. When the power supply voltage decreases, the second power supply monitoring means (power supply monitoring IC 904 in this example) generates a voltage drop signal when the first power supply monitoring means (power supply monitoring IC in this example) is generated. IC 902) is set to be later than the time when the voltage drop signal is generated. Further, the voltage drop signal from the second power supply monitoring means is input to the reset terminal of the CPU 56.
[0100]
Then, the CPU 56 enters the loop state after executing the power failure generation processing (processing when the power supply is stopped) based on the voltage drop signal from the first power monitoring means (power monitoring IC 902). Will enter the reset state. That is, the operation of the CPU 56 is completely stopped. In the loop state, the + 5V power supply voltage value gradually decreases and the input / output state becomes indefinite. However, since the CPU 56 is in the reset state, the abnormal operation based on the indefinite data is prevented.
[0101]
Thus, in this embodiment, the CPU 56 enters the loop state in response to the detection output input from the first power supply monitoring means, and the system in response to the detection output input from the second power supply monitoring means. Since it is configured to be reset, it is possible to reliably store data when the power is turned off, and to prevent a disadvantage from being brought to the player.
[0102]
In this embodiment, the power supply monitoring ICs 902 and 904 monitor the same power supply voltage, but may monitor different power supply voltages. For example, the first power supply monitoring circuit on the power supply board 910 may monitor the + 30V power supply voltage, and the second power supply monitoring circuit on the main board 31 may monitor the + 5V power supply voltage. Then, the power supply monitoring IC 904 of the main board 31 is delayed so that the timing at which the second power supply monitoring circuit generates the low-level voltage drop signal is later than the timing at which the first power supply monitor circuit generates the voltage drop signal. Threshold level (voltage level for generating a voltage drop signal) is set. For example, the threshold is 4.25V. 4.25 V is lower than the normal voltage, but is a voltage that allows the CPU 56 to operate for a while.
[0103]
Further, the first power supply monitoring means may be mounted on the main board 31 instead of the power supply board 910, or may be mounted on another electrical component control board.
[0104]
In the above embodiment, the CPU 56 detects the first voltage drop signal from the power supply board (voltage drop signal from the first power supply monitoring means) via the non-maskable interrupt terminal (NMI terminal). However, the first voltage drop signal may be introduced to the maskable interrupt terminal (IRQ terminal). In that case, a power supply stop process is executed in the interrupt process (IRQ process). Further, the first voltage drop signal from the power supply board may be detected via the input port. In that case, the input port is monitored in the main process.
[0105]
Further, when detecting the first voltage drop signal from the power supply board via the IRQ terminal, the IRQ interrupt mask is set at the start of the game control process of step S10 of the main process, and the IRQ is set at the end of the game control process. The interrupt mask may be canceled. By doing so, an interruption is applied before and after the start of the game control process, and the game control process is not interrupted. Therefore, the command transmission is not interrupted when the prize ball control command is sent to the prize ball control board 37 or the like. Therefore, even when a power failure occurs, the award ball control command and the like are reliably transmitted.
[0106]
FIG. 15 is a block diagram showing components related to game ball payout, such as components of the prize ball control board 37 and the ball payout device 97. As shown in FIG. 15, the detection output from the full switch 48 is input to the I / O port 57 of the main board 31 via the relay board 71. The full tank switch 48 is a switch for detecting a full tank of the surplus ball receiving tray 4.
[0107]
A detection signal from the ball break switch 187 (187a, 187b) is input to the I / O port 57 of the main board 31 via the relay board 72 and the relay board 71. The ball break detection switch 167 is a switch for detecting the shortage of replenishment balls in the prize ball tank 38, while the ball break switch 187 is a switch for detecting the presence or absence of a prize ball in the prize ball passage.
[0108]
The CPU 56 of the main board 31 sends out a prize ball control command indicating that the game ball lending process is prohibited to the prize ball control board 37 when the detection signal from the ball break switch 187 indicates a ball dead condition. . Also, a prize ball control command related to the start of the prize ball is not sent. Further, when the detection signal from the full tank switch 48 indicates a full state, the CPU 56 of the main board 31 outputs a prize ball control command for instructing a shot stop command to the prize ball control board 37. The prize ball control microcomputer of the prize ball control board 37 outputs a firing stop command to the firing control board 91 in response to the prize ball control command.
[0109]
That is, in this embodiment, the firing stop command is included in the prize ball control command and output from the main board 31. Therefore, wiring from the main board 31 to the launch control board 91 is not necessary. As a result, wiring around in the gaming machine can be simplified, and the manufacturing cost can be reduced. In addition, it is advantageous in that it is less susceptible to fraud by reducing the wiring from the main board 31.
[0110]
Further, a detection signal from the prize ball count switch 301 </ b> A is also input to the I / O port 57 of the main board 31 via the relay board 72 and the relay board 71. The prize ball count switch 301A is provided in the ball payout device 97 and detects the prize ball actually paid out.
[0111]
When there is a prize, a prize ball control command indicating the prize ball start is input to the prize ball control board 37 from the output ports (ports G and H) 577 and 578 of the main board 31. The output port 577 outputs 8-bit data, and the output port 578 outputs a 1-bit strobe signal (prize ball control INT signal). A prize ball control command indicating a prize ball start or the like is input to the I / O port 372a via the input buffer circuit 373. Each buffer in the input buffer circuit 373 can pass a signal only in the direction from the main board 31 toward the prize ball control board 37. Therefore, there is no room for signals to be transmitted from the prize ball control board 37 side to the main board 31 side. Even if unauthorized modification is added to the circuit in the prize ball control board 37, the signal output by the unauthorized modification is not transmitted to the main board 31 side. Note that a noise filter may be provided on the input side of the input buffer circuit 373.
[0112]
Furthermore, a buffer circuit 68 is provided outside the output ports 577 and 578 for outputting a prize ball control command in the main board 31. According to such a configuration, since a signal input from the outside to the inside of the main board 31 is blocked, a signal line that can give a signal from the prize ball control board 37 to the main board 31 is more surely provided. Can be eliminated.
[0113]
The prize ball control CPU 371 outputs a ball lending number signal indicating the number of lending balls to the terminal board 160 and a buzzer driving signal to the buzzer board 75 via the output port 372g. A buzzer is mounted on the buzzer substrate 75. Further, an error signal is output to the error display LED 374 via the output port 372e.
[0114]
Further, the detection signal of the prize ball count switch 301A and the detection signal of the ball lending count switch 301B are input to the input port 372b of the prize ball control board 37 via the relay board 72. The ball lending count switch 301B detects a game ball that is actually lent. A drive signal from the prize ball control board 37 to the payout motor 289 is transmitted to the payout motor 289 in the prize ball mechanism portion of the ball payout device 97 via the output port 372c and the relay board 72. A signal for driving the sorting solenoid 310 is transmitted to the sorting solenoid 310 via the output port 372d and the relay board 72.
[0115]
A card unit control microcomputer is mounted on the card unit 50 as an external device (lending request processing device) of the gaming machine. Further, the card unit 50 is provided with a fraction display switch 152, a connecting table direction indicator 153, a card insertion display lamp 154, and a card insertion slot 155 (see FIG. 1). The balance display board 74 is connected with a frequency display LED, a ball lending switch, and a return switch provided in the vicinity of the hitting ball supply tray 3.
[0116]
A ball lending switch signal and a return switch signal are given from the balance display board 74 to the card unit 50 via the prize ball control board 37 in accordance with the player's operation. A card balance display signal indicating the balance of the prepaid card and a ball lending display signal are given to the balance display board 74 from the card unit 50 via the prize ball control board 37. Between the card unit 50 and the prize ball control board 37, unit operation signals (BRDY signals), ball lending request signals (BRQ signals), ball lending completion signals (EXS signals), and pachinko machine operation signals (PRDY signals) are Exchanged via the O port 372f.
[0117]
When the power of the pachinko gaming machine 1 is turned on, the prize ball control CPU 371 of the prize ball control board 37 outputs a PRDY signal to the card unit 50. When a card is received in the card unit 50, the ball lending switch is operated and a ball lending switch signal is input, the card unit control microcomputer outputs a BRDY signal to the prize ball control board 37. When a predetermined delay time elapses from this point, the card unit control microcomputer outputs a BRQ signal to the prize ball control board 37. Then, the prize ball control CPU 371 of the prize ball control board 37 drives the payout motor 289 to pay out a predetermined number of lending balls to the player. At this time, the driving of the distribution solenoid 310 is stopped. That is, the ball distribution member 311 is directed to the ball lending side. When the payout is completed, the prize ball control CPU 371 turns off the EXS signal for the card unit 50.
[0118]
If the EXS signal is turned on and then turned off, the card unit 50 can turn on the BRQ signal indicating the next ball lending request.
[0119]
As described above, all signals from the card unit 50 are input to the prize ball control board 37. Accordingly, with respect to the ball lending control, no signal is input from the card unit 50 to the main board 31, and there is no room for illegal input of signals from the card unit 50 side to the basic circuit 53 of the main board 31. The main board 31 and the prize ball control board 37 are mounted with a solenoid and a driver circuit for driving a motor and a lamp, but these circuits are omitted in FIG.
[0120]
In this embodiment, a case where a card unit 50 for lending a ball with a prepaid card is provided as an external device (lending request processing device) is an example. The present invention can also be applied to lending a ball.
[0121]
FIG. 16 is a block diagram showing a configuration example around the prize ball control CPU 371 for power supply monitoring and power supply backup. As shown in FIG. 16, the voltage drop signal from the first power supply monitoring circuit (first power supply monitoring means) mounted on the power supply board 910 is sent to the non-maskable interrupt terminal (NMI terminal) of the prize ball control CPU 371. ). Therefore, the winning ball control CPU 371 can confirm the occurrence of power interruption by the NMI processing.
[0122]
While power is not supplied from the + 5V power source that is the driving power source of the prize ball control CPU 371 or the like, at least a part of the built-in RAM of the prize ball control CPU 371 is connected to the backup terminal by the backup power source supplied from the power board The contents are saved even if the power to the gaming machine is cut off. When the +5 V power supply is restored, the reset signal is issued from the initial reset circuit 935, so that the winning ball control CPU 371 returns to the normal operation state. At that time, since necessary data is backed up, it is possible to return to the gaming state at the time of the power failure when recovering from the power failure.
[0123]
In the prize ball control board 37, the voltage drop signal from the first power supply monitoring means is inputted to the prize ball control CPU 371 side via the input buffer circuit 930. Here, 74HC244 is exemplified as the input buffer circuit 930, but any circuit having an input buffer function may be used. The input buffer circuit 930 is an irreversible element that allows a signal to pass only in the direction from the power supply board side to the inside of the prize ball control board 37.
[0124]
In the configuration shown in FIG. 16, a second power supply monitoring circuit 933 is mounted on the winning ball control board 37. In this example, in the second power supply monitoring circuit 933, the power supply monitoring IC 934 monitors the + 30V power supply voltage that is equal to the power supply voltage monitored by the first power supply monitoring circuit of the power supply substrate 910, and the voltage value is predetermined. When the value falls below this value, a low level voltage drop signal is generated. In the case where the second power supply monitoring circuit 933 is provided, the detection voltage (voltage that will output a voltage drop signal) of the second power supply monitoring circuit 933 is mounted on the power supply board 910. Lower than the detection voltage of the power monitoring circuit.
[0125]
In this example, the first detection condition for the first power supply monitoring means to output the detection signal is that the + 30V power supply voltage has dropped to + 21V, and the second power supply monitoring means outputs the detection signal. For example, the second detection condition is that the + 30V power supply voltage is reduced to + 9V. However, the voltage value used here is an example, and other values may be used.
[0126]
The voltage drop signal from the second power supply monitoring circuit 933 is logically summed with the initial reset signal from the initial reset circuit 935 and then input to the reset terminal of the winning ball control CPU 371. Therefore, the prize ball control CPU 371 has a low level when the initial reset signal from the initial reset circuit 935 is low, or when the voltage drop signal from the second power supply monitoring circuit 933 is low. The reset state (non-operating state) is entered.
[0127]
FIG. 17 is an explanatory diagram illustrating an example of a bit configuration of a prize ball control command transmitted from the main board 31 to the prize ball control board 37. As shown in FIG. 17, the upper 4 bits in one byte are used as a control designating unit, and the lower 4 bits are used as an area indicating the number of prize balls.
[0128]
As shown in FIG. 18, if bits 7, 6, 5, and 4 are “0, 1, 0, 0” in the control designation unit, this indicates a payout number designation command, and “0, 1, 0, “1” indicates a payout designation command. The payout number designation command is sent to the winning ball control board 37 as soon as the CPU 56 of the main board 31 detects winning.
[0129]
The ball break designation command whose bits 7, 6, 5, and 4 are “1, 0, 0, 0” is transmitted from the main board 31 when it is detected that there is no supply ball. Further, the firing stop designation command in which bits 7, 6, 5, 4 are “1, 0, 0, 1” is issued when the surplus ball receiving tray 4 is full and the full switch 48 is turned on (full state). (When the flag is turned on).
[0130]
The prize ball control command is output as data of 1 byte (8 bits: prize ball control commands D7 to D0) from the main board 31 to the prize ball control board 37. The prize ball control commands D7 to D0 are output in positive logic. When prize ball control commands D7 to D0 are output, a negative logic prize ball control INT signal is output.
[0131]
In this embodiment, as shown in FIG. 19, when a prize ball control command D7 to D0 is output from the main board 31, the prize ball control INT signal becomes a low level for 5 μs or more. The prize ball control INT signal is connected to the interrupt terminal of the prize ball control CPU 371 on the prize ball control board 37. Therefore, when there is an interruption, the prize ball control CPU 371 can recognize that the prize ball control commands D7 to D0 are sent from the main board 31, and perform a prize ball control command reception process in the interrupt process.
[0132]
Note that the command configuration shown in FIG. 17 is an example, and other configurations may be used. For example, the upper and lower order in one byte may be reversed from the configuration shown in FIG. Further, the command configuration may be a multi-byte configuration instead of a 1-byte configuration.
[0133]
FIG. 20 is a flowchart showing main processing of the prize ball control CPU 371. In the main process, the prize ball control CPU 371 first performs an initial value setting process such as clearing the RAM area (step S701). When data is set in the RAM area (backup RAM area) backed up by the power supply of the built-in RAM, the clearing process of those areas is not performed. Thereafter, in this embodiment, the winning ball control CPU 371 proceeds to a loop process for confirming the monitoring of the timer interrupt flag (step S702).
[0134]
In the initialization process in step S701, the non-backup RAM area is cleared if the values of the total number storage and the lending ball number storage described later are not 0. Then, settings for restarting the prize ball are made. For example, an in-price ball processing flag is set. Even if it is a backup RAM area, if it is an area not related to the number of winning balls, it may be cleared by designating those addresses. In addition to these processes, the timer register provided in the prize ball control CPU 371 is initialized so that a timer interrupt is periodically generated every 2 ms (the timeout is set to 2 ms and the timer is repeatedly operated). ) Is performed. That is, processing for activating a timer interrupt and processing for setting a timer interrupt interval are executed.
[0135]
Therefore, in this embodiment, the internal timer of the winning ball control CPU 371 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. Then, as shown in FIG. 21, when a timer interrupt occurs, the winning ball control CPU 371 sets a timer interrupt flag (step S711).
[0136]
When detecting that the timer interrupt flag has been set in step S702, the prize ball control CPU 371 resets the timer interrupt flag (step S703) and executes a prize ball control process (step S705). With the above control, in this embodiment, the prize ball control process is started every 2 ms. In this embodiment, only the flag is set in the timer interrupt process, and the prize ball control process is executed in the main process, but the prize ball control process may be executed in the timer interrupt process.
[0137]
FIG. 22 is an explanatory diagram showing an example of use of the RAM built in the prize ball control CPU 371. In this example, a total number storage (for example, 2 bytes) and a rental ball number storage are formed in the backup RAM area. The total number storage stores the total number of payouts instructed from the main board 31 side. The rental ball number storage stores the number of balls that have not been paid out. The backup RAM area also has an area for setting various flags. In addition, in FIG. 22, a non-backup area is also shown, but all of the RAM built in the prize ball control CPU 371 may be backed up.
[0138]
FIG. 23 is a flowchart showing a prize ball control command reception process by an interrupt process. The prize ball control INT signal from the main board 31 is input to the interrupt terminal of the prize ball control CPU 371. Therefore, when the prize ball control INT signal from the main board 31 is turned on, the prize ball control CPU 371 is interrupted, and the prize ball control command reception process shown in FIG. 23 is started.
[0139]
In the prize ball control command reception process, the prize ball control CPU 371 first reads 1-byte data from the input port assigned to the prize ball control command data (step S852). If the read data is a payout number instruction command (step S853), the number specified by the payout number instruction command is added to the total number memory (step S855). Otherwise, a communication end flag is set (step S854). In this example, the communication end flag is a flag indicating that a command other than the payout number instruction command has been received.
[0140]
As described above, the prize ball control CPU 371 mounted on the prize ball control board 37 stores the number of prize balls included in the payout number instruction command sent from the CPU 56 of the main board 31 in the backup RAM area (total number memory). Remember.
[0141]
The prize ball control command includes commands other than the payout number instruction command, but in FIG. 23, reception processing of these commands is omitted.
[0142]
24 to 26 are flowcharts showing a prize ball control process executed by the prize ball control CPU 371. FIG. In the prize ball control process, the prize ball control CPU 371 checks whether or not the prize ball is currently being played (step S481). If it is during a prize ball, the process proceeds to a process during award ball payout in step S513. If it is not in the winning ball, it is confirmed whether or not the ball lending process is in progress (step S482). If the ball is being loaned, the process proceeds to the ball lending process shown in FIG.
[0143]
If the ball is not being loaned, it is checked whether the total number storage is 0 (step S483). If the total number storage is 0, that is, if it is not necessary to start paying out a prize ball, is the BRQ signal that is a ball lending request signal from the card unit 50 as an external device of the gaming machine turned on? Whether or not is confirmed (step S491).
[0144]
If the BRQ signal is on, the ball lending process flag is turned on (step S492), the unit number is set in the ball lending number counter (step S493), and the EXS signal is turned on (step S494). The number of units is, for example, the number (for example, 25) of game balls lent out at a predetermined unit of 100 yen. And then. In order to set the ball distribution member 311 below the ball dispensing device 97 to the ball lending side, the distribution solenoid 310 is driven (step S495). Also, the payout motor 289 is turned on (step S496), and the process proceeds to the ball lending process shown in FIG. The ball lending number counter is formed in a lending ball number storage in the backup RAM area. The ball lending process flag is also set in the backup RAM area.
[0145]
In step S483, if the total number storage is not 0, a process of starting a prize ball payout is performed. That is, the prize ball processing flag is turned on (step S505), the ball sorting member 311 below the ball dispensing device 97 is set to the prize ball side (step S506), and the dispensing motor 289 is turned on (step S507). Then, the process shifts to a process for paying out a prize ball. The prize ball processing flag is set in the backup RAM area.
[0146]
The process after step S513 is a process during payout of a prize ball. In the process of paying out a prize ball, the prize ball control CPU 371 checks whether or not a game ball has been paid out based on the detection output of the prize ball count switch 301A. When it is confirmed that one payout has been made (step S513), the total number storage value is decremented by 1 (step S514). Further, when the value of the total number storage becomes 0 (step S515), the payout motor 289 is turned off (step S516), and the prize ball processing flag is turned off (step S517).
[0147]
The contents of the total number storage are saved by the backup power source of the power supply board 910 for a predetermined period even if the gaming machine is turned off. Accordingly, when the power is restored during the predetermined period, the prize ball control CPU 371 can continue the prize ball payout process based on the contents of the total number memory.
[0148]
When the power is turned on, the prize ball control CPU 371 can determine whether to perform normal initial setting processing or restore the state in the prize ball simply by checking the data in the backup RAM area. In other words, it is possible to resume the prize ball processing for the unpaid prize balls by simple determination.
[0149]
The prize ball control CPU 371 manages the number of prize balls instructed from the main board 31 as a total number in the total number memory, but may manage each prize ball number (for example, 15, 10, or 6). Good. For example, a number counter corresponding to the number of winning balls is provided, and when a payout number designation command is received, the number counter corresponding to the number designated by the command is incremented by one. When the prize ball payout for each prize ball number is completed, the corresponding number counter is decremented by one. Also in that case, each number counter is formed in the backup RAM area. Therefore, even if the power of the gaming machine is cut off, if the power is restored during a predetermined period, the prize ball control CPU 371 can continue the prize ball payout process based on the contents of each number counter.
[0150]
FIG. 26 is a flowchart showing a ball lending process in the prize ball control process by the prize ball control CPU 371. In the ball lending process, the prize ball control CPU 371 checks whether or not a game ball has been paid out based on the detection output of the ball lending count switch 301B. When it is confirmed that one payout has been made (step S532), the value of the ball lending number counter is decremented by 1 (step S533). When the value of the ball lending number counter becomes 0 (step S534), the EXS signal indicating acceptance of the ball lending request is turned off for the card unit 50 (step S535). Further, the payout motor 289 is turned off (step S535), and the ball lending process flag is turned off (step S537).
[0151]
After turning off the EXS signal indicating acceptance of a ball lending request, if the BRQ signal, which is a ball lending request signal, is turned on again within a predetermined period, the ball lending process is continued without turning off the payout motor. Also good. In other words, the ball lending process of a predetermined unit (100 yen unit in this example) can be continuously executed.
[0152]
The contents of the rental ball number storage are saved by the backup power source of the power supply board 910 for a predetermined period even when the power of the gaming machine is cut off. Therefore, when the power supply is restored during the predetermined period, the winning ball control CPU 371 can continue the ball lending process based on the contents of the lending ball number storage.
[0153]
FIG. 27 is a flowchart showing a power failure occurrence interrupt process executed by the prize ball control CPU 371 in response to an interrupt from the first power supply monitoring means. When the power monitoring IC 902 on the power supply board 910 detects a drop in the power supply voltage, the voltage drop signal indicates a voltage drop, and the power failure occurrence interrupt process is started. In the power failure occurrence interrupt process, the winning ball control CPU 371 sets the interrupt prohibition (step S801), sets the RAM access prohibited state (step S802), and enters the loop process. That is, no processing is performed.
[0154]
Therefore, before the operation is prohibited (system reset) from the outside by the reset signal from the power monitoring IC 934 shown in FIG. Therefore, the winning ball control CPU 371 reliably stops operation when the power is turned off. As a result, it is possible to reliably prevent the RAM contents from being destroyed due to an abnormal operation that may occur as the power supply voltage decreases.
[0155]
In this embodiment, in the power failure occurrence interrupt process, the program is looped at the final part, but a halt (HALT) instruction may be issued. Further, when a CPU having a specification that does not cause other interrupts during the interrupt process is used, the process of step S801 is not necessary.
[0156]
FIG. 28 is a flowchart showing a part of the initialization process (step S701) executed by the prize ball control CPU 371 when the power is turned on. When the power is turned on or the power is restored, the prize ball control CPU 371 first checks whether the value of the total number storage or the number of lent balls stored in the backup RAM area is 0 (step S901). ). If it is 0, it means that there was no unpaid prize ball at the time of the previous power-off, so normal initial setting processing is performed. That is, the register and the entire RAM area are cleared (step S903), and the stack pointer is initialized (step S904).
[0157]
If the value of the total number storage or the lending ball number storage is not 0, an address is designated and the register and the non-backup RAM area are cleared (step S905). Then, a setting for resuming the lending of the prize balls or balls is performed. For example, a ball lending process flag is set (step S906). Even if it is a backup RAM area, if it is an area not related to the number of winning balls, it may be cleared by designating those addresses.
[0158]
In this way, the prize ball control CPU 371 can determine whether to perform normal initial setting processing, restore the prize ball payout state, or ball lending state, by simply checking the data in the backup RAM area when the power is turned on. . That is, since the number of unpaid game balls and the award ball processing flag and the ball lending processing flag are stored in the backup RAM, the award ball control CPU 371 determines whether the award ball processing flag or the ball lending processing flag is set. If it is set, the processing according to the contents of the total number storage or the rental ball number storage can be continued. That is, processing can be resumed for unpaid prize balls or unpaid lending balls by simple determination.
[0159]
In the above embodiment, the information related to the ball lending stored in the lending ball number storage in the backup RAM area is the value of the ball lending number counter. That is, the number of unpaid game balls in one predetermined unit (in this example, the number of units corresponding to 100 yen: 25). However, the number of unpaid lending balls for all of the predetermined units may be stored in the lending ball number storage. In that case, for example, the prize ball control CPU 371 accepts all the ball lending requests for 500 yen, that is, the ball lending request for 5 times of the predetermined unit in advance, and the ball lending for 5 times of the predetermined unit should be performed. Information is stored in the number of balls lent in the backup RAM area.
[0160]
FIG. 29 is a flowchart showing a prize ball control process executed by the prize ball control CPU 371 in order to realize such control. In this case, when the BRQ signal from the card unit 50 is turned on (step S491), if the value of the ball lending number counter is 0, the unit number (25 in this example) is set in the ball lending number counter, and the ball lending number If the counter value is not 0, the ball lending counter is incremented by 1 (step S497). In this embodiment, the ball lending number counter counts the number of ball lending (indicating how many times it is in a predetermined unit), and the ball lending number counter is used to count the number of payouts each time.
[0161]
Further, when the prize ball control CPU 371 turns on the EXS signal and notifies the card unit 50 of request acceptance, the prize ball control CPU 371 immediately turns off the EXS signal in order to allow the next turn-on of the BRQ signal (step S498). . Note that a delay time may be set before executing step S498 so that the card unit 50 can reliably recognize the ON / OFF of the EXS signal.
[0162]
Then, in the ball lending process shown in FIG. 30, while one payout is not completed, it is confirmed whether or not the BRQ signal, which is a ball lending request signal from the card unit 50, is on (step S545). . If the BRQ signal is on, the ball lending counter is incremented by 1 (step S546), the EXS signal indicating acceptance of the ball lending request is turned on (step S547), and then the EXS signal is turned off (step S547). Step S548).
[0163]
In addition, when the value of the ball lending number counter becomes 0, the prize ball control CPU 371 checks whether or not the value of the ball lending number counter is 0 (step S541). The number of units is set again (step S542), and the value of the ball lending counter is decreased by 1 (step S543). If the value of the ball lending counter is 0, the ball lending for a plurality of predetermined units has been completed, so the payout motor is turned off (step S536) and the ball lending processing flag is turned off (step S536). S537).
[0164]
By the control as described above, when the ball lending request is continuously output from the card unit 50 a predetermined number of times, all the requests are sequentially accepted. Then, those that have been accepted but have not yet started to be paid out are saved in the value of the ball lending counter.
[0165]
Since the value of the ball lending number counter and the ball lending number counter is stored in the lending ball number storage in the backup RAM area, it is stored for a predetermined period even when the power to the gaming machine is cut off. If the power is restored within the predetermined period, the winning ball control CPU 371 can continue the ball lending process based on the stored ball lending number counter and the ball lending number counter. That is, even when the payout control means is configured to accept all ball lending requests multiple times and then sequentially execute the ball lending process, it may give the player a disadvantage related to ball lending. No control is realized.
[0166]
In this embodiment, the configuration is such that the actual ball lending process is started at the same time as the acceptance of a plurality of ball lending requests is started, but all the ball lending requests are accepted in advance. The actual ball lending process may be started after completion of the reception.
[0167]
In the above embodiment, the RAM access is simply prohibited as the power supply stop process when a power interruption such as a power failure occurs, but the parity data is created and created for the data in the RAM. Parity data may also be stored. Then, at the time of power-on processing, confirmation based on the parity data is performed, and if it is confirmed that the data in the RAM is correctly stored, the winning ball payout processing or ball lending processing based on the stored data is continued. You may do it.
[0168]
FIG. 31 is a flowchart showing such a power supply stop process. First, the winning ball control CPU 371 sets the interrupt prohibition (step S801). Note that the processing in step S801 is not necessary when a CPU having a specification that does not cause other interrupts during the interrupt processing is used.
[0169]
Next, the CPU 56 checks whether or not the power-off flag has already been set (step S803). If the power-off flag is already set, the subsequent processing is not performed. If the power-off flag is not set, the following power supply stop process is executed. That is, the processing from step S804 to step S810 is executed.
[0170]
First, all output ports are turned off (step S804). If necessary, the contents of each register are stored in the backup RAM area (step S805. Further, an appropriate initial value is set in the backup check data area of the backup RAM area (step S806), and the initial value and the backup RAM area are stored. The data is sequentially exclusive-ORed (step S807), and the final operation value (checksum) is set in the backup parity data area (step S808), and then the power-off flag is set (step S809). Further, the RAM access is prohibited (step S810).
[0171]
Next, the prize ball control CPU 371 enters a loop process. That is, no processing is performed. Instead of putting the program in a loop state at the last part, a halt (HALT) instruction may be issued.
[0172]
FIG. 32 is a flowchart showing a main process executed by the winning ball control CPU 371 that performs the power supply stop process shown in FIG. When the power to the gaming machine is turned on, in the main process, the prize ball control CPU 371 first confirms whether or not it is a time of recovery from the power failure (step S721). Whether or not the power failure has been recovered is confirmed by, for example, a power-off flag set in the backup RAM area when the power is cut off.
[0173]
If it is at the time of recovery from a power failure, data check of the backup RAM area (parity check in this example) is performed (step S723). In the case of recovery after an unexpected power failure, the data in the backup RAM area should have been saved, so the check result is normal. If the check result is not normal, the internal state cannot be returned to the state at the time of power-off, and therefore initialization processing that is executed at the time of power-on that is not at the time of power failure recovery is executed (steps S724 and S722). Therefore, the data in the backup RAM area is invalidated.
[0174]
If the check result is normal, the winning ball control CPU 371 performs a state restoration process for returning the internal state to the state at the time of power-off (step S725) and clears the power-off flag (step S726). Here, the state restoration process is a process for writing the register value saved in the backup RAM area back to the register, for example.
[0175]
Thereafter, when it is detected in step S702 that the timer interrupt flag has been set, the prize ball control CPU 371 resets the timer interrupt flag (step S703) and executes a prize ball control process (step S705). .
[0176]
In this embodiment, in the power supply stop process, the checksum is also stored in the backup RAM area, and it is determined whether or not to perform a prize ball payout process or a ball lending process based on the stored data based on the checksum when the power is turned on. Therefore, the processing based on the stored data when the power is restored is further reliably performed.
[0177]
As described above, in each of the above embodiments, when the gaming machine is powered on, the remaining number of game balls to be lent from the ball payout device 97 to the backup RAM that can retain the stored contents even when the power is turned off. If the information that can specify the remaining number of game balls is stored in the backup RAM when the power supply is restored, lending control is performed based on that information. Since it is configured to continue, inconveniences such as the occurrence of a lending ball that is not paid out to the player even if the power supply is interrupted such as an unexpected power outage are eliminated.
[0178]
In each of the above embodiments, when the power is cut off, the prize ball control means performs a predetermined power supply stop process when the gaming machine is powered. If the information that can specify the number of game balls is stored in the backup RAM, the game ball payout control can be resumed based on the stored information when the power is restored.
[0179]
Further, when the prize ball control means stores the remaining number relating to the gaming ball lending of a predetermined unit (100 yen in this example) as the remaining number of gaming balls, the remaining number per predetermined unit is not lent out. , It is possible to reliably pay out unrented game balls when power is restored. Note that the configuration in which the remaining number related to a predetermined unit of game ball lending is stored allows the prize ball control means to continuously perform the predetermined unit of game ball lending processing a plurality of times in response to communication with the card unit 50. The present invention can be applied not only to a certain case but also to a case where the lending process is temporarily stopped every time a predetermined unit of payout is completed and the next lending request can be received thereafter.
[0180]
Further, the prize ball control means can continuously perform a predetermined unit of game ball lending processing a plurality of times in response to communication with the card unit 50, and a plurality of game ball lending requests from the card unit 50. Can be accepted in advance (when the payout for the past reception is not started or has not been completed even if it has been started), and the prize ball control means does not accept all of the game ball lending processes. If it is configured to store the number of rented game balls, even if all of the multiple game ball rental requests have been received in advance, those that have been received will be unrented game balls when power is restored Can be paid out reliably.
[0181]
In each of the above embodiments, the case where the RAM is used as the storage means has been described. However, as the storage means, any storage means other than the RAM may be used as long as it is an electrically rewritable storage means. In each of the above embodiments, the ball payout device 97 that performs both payout and rental of game balls is used as the payout device. However, the payout device for paying out the prize game balls and the payout for lending predetermined game balls are used. You may use what is divided with an apparatus. In that case, they may be provided in the same housing (case) or may be installed as separate housings.
[0182]
【The invention's effect】
  As described above, according to the present invention, information indicating the number of game media payouts that have not been paid out of the number of game media payouts based on the game media payout request can be identified by the gaming machine during power outage. However, it is provided with storage means that can be held for at least a predetermined period, and the payout control microcomputer restarts payout control of the game medium based on information that can specify the number of unpaid numbers stored in the storage means at the start of power supply. Therefore, even if a power-off state due to a power failure or the like occurs in the gaming machine, there is an effect that the player is not disadvantaged regarding the rental of the game medium.
  Further, the state of the power source having a DC voltage higher than the voltage supplied to the rental game medium detecting means is monitored, and the voltage of the power source is set to a predetermined voltage that is higher than the voltage supplied to the rental game medium detecting means. Power supply monitoring means for outputting a predetermined detection signal when the voltage drops, and the payout control microcomputer is configured to perform predetermined power supply stop processing in response to the detection signal from the power supply monitoring means The payout control microcomputer can easily recognize the timing at which the power supply stop process should be started.
  Further, there is provided a reset signal output means for outputting a reset signal when a detection condition set to be satisfied at least after completion of the power supply stop process from when the power monitoring means outputs a predetermined detection signal, Since the payout control microcomputer is disabled in response to the input of the reset signal from the reset signal output means, the operation of the payout control microcomputer is also stopped from the outside. Can be saved.
[0185]
  The processing execution means at the time of power supply stop isProcessing when power supply is stoppedso,Processing to prevent access to storage meansI doIn such a configuration, it is possible to more reliably prevent the data in the storage unit from being destroyed when the power is turned off.
[0186]
  The processing execution means at the time of power supply stop isProcessing when power supply is stoppedsoProcessing for storing check data obtained as a result of calculation related to the storage contents of the storage means in the storage meansI doIf configured toPower supply startedIt can be configured to check whether the data has been destroyed based on the check data from time to time, and the reliability of the stored data can be improved.
  Further, the payout control microcomputer is configured to perform a check based on the check data at the start of power supply, and to invalidate the information regarding the number of unpaid game media stored in the storage means if the check result is not normal. In such a case, it is possible to prevent the gaming medium lending state from being restored based on abnormal data.
[0187]
  ElectricWhen the detection signal from the source monitoring means is input to the interrupt terminal of the payout control microcomputer, and the payout control microcomputer is configured to execute the power supply stop process based on the input to the interrupt terminal The predetermined power supply stop process can be started without increasing the software load.
[0188]
  A storage means that can hold information on the number of unpaid items is payout controlMicrocomputerInBuilt-inIf the storage meansMicrocomputerBy being integrated withCoStrikes can be reduced.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
FIG. 2 is a front view of a game board of a pachinko gaming machine as viewed from the front.
FIG. 3 is a rear view of the pachinko gaming machine as viewed from the back.
FIG. 4 is a front view showing a configuration around an intermediate base unit installed on a mechanism plate.
FIG. 5 is an exploded perspective view showing a ball dispensing device.
FIG. 6 is a block diagram showing a circuit configuration of a game control board (main board).
FIG. 7 is a block diagram showing an example of a configuration around a CPU for power monitoring and power backup.
FIG. 8 is a block diagram illustrating a configuration example of a power supply board.
FIG. 9 is a flowchart showing main processing executed by a CPU on the main board.
FIG. 10 is a flowchart showing initialization processing.
FIG. 11 is a flowchart showing a 2 ms timer interrupt process.
FIG. 12 is a flowchart showing a game control process.
FIG. 13 is a flowchart showing a power failure occurrence NMI process.
FIG. 14 is an explanatory diagram for explaining a backup parity data creation method;
FIG. 15 is a block diagram showing components related to a prize ball, such as components of a prize ball control board and a ball payout device.
FIG. 16 is a block diagram showing an example of the configuration around a prize ball control CPU for power supply monitoring and power supply backup.
FIG. 17 is an explanatory diagram showing a configuration example of a prize ball control command.
FIG. 18 is an explanatory diagram showing a bit configuration of a prize ball control command.
FIG. 19 is a timing chart showing a state of outputting prize ball control command data.
FIG. 20 is a flowchart showing main processing executed by a prize ball control CPU.
FIG. 21 is a flowchart showing a timer interrupt process of a prize ball control CPU.
FIG. 22 is an explanatory diagram showing a configuration example of a RAM in the winning ball control means.
FIG. 23 is a flowchart showing command reception processing of a prize ball control CPU;
FIG. 24 is a flowchart showing a prize ball control process.
FIG. 25 is a flowchart showing a prize ball control process.
FIG. 26 is a flowchart showing a prize ball control process.
FIG. 27 is a flowchart showing a power failure occurrence interrupt process executed by the winning ball control CPU.
FIG. 28 is a flowchart illustrating an example of initialization processing of a prize ball control CPU.
FIG. 29 is a flowchart showing another example of the winning ball control process.
FIG. 30 is a flowchart showing another example of the winning ball control process.
FIG. 31 is a flowchart showing another example of a power failure occurrence interrupt process executed by the winning ball control CPU.
FIG. 32 is a flowchart showing another example of the main process executed by the winning ball control CPU.
[Explanation of symbols]
1 Pachinko machine
31 Main board
37 prize ball control board
50 card units
56 CPU
97 Ball dispenser
289 Dispensing motor
301A Prize ball count switch
301B Ball lending count switch
310 Solving solenoid
311 Ball sorting member
371 CPU for prize ball control
902,904,932,934 IC for power supply monitoring

Claims (8)

遊技者が所定の遊技を行うことが可能な遊技機であって、
遊技に用いられる遊技媒体を貸し出すことが可能な払出装置と、
遊技媒体貸出要求に応じて前記払出装置から遊技媒体を払い出す遊技媒体貸出制御を行う払出制御マイクロコンピュータと、
遊技機に設けられ前記払出装置から払い出された遊技媒体を検出する貸し遊技媒体検出手段と、
前記貸し遊技媒体検出手段に供給される電圧よりも高い直流電圧の電源の状態を監視して、該電源の電圧が前記貸し遊技媒体検出手段に供給される電圧よりも高い電圧である所定電圧に低下したときに所定の検出信号を出力する電源監視手段と、
前記電源監視手段が監視する直流電圧と同一の直流電圧を監視し、該直流電圧が、前記電源監視手段が所定の検出信号を出力するときの所定電圧よりも低く設定された検出電圧になったときに前記払出制御マイクロコンピュータの動作を禁止させるためのリセット信号を出力するリセット信号出力手段と、
遊技媒体貸出要求にもとづいた遊技媒体の払出数のうち払い出しが完了していない未払出数を特定可能な情報を、遊技機への電力供給が停止されたときであっても少なくとも所定期間において保持可能な記憶手段とを備え、
前記払出制御マイクロコンピュータは、
前記貸し遊技媒体検出手段から検出出力が出力されたときに前記未払出数を減算する処理を実行する減算手段と、
前記電源監視手段からの所定の検出信号に応じて、前記払出装置の動作を停止させるとともに、電力供給が停止したことを示す電力供給停止情報を前記記憶手段に格納する電力供給停止時処理を実行する電力供給停止時処理実行手段と、
電力供給が開始されたときに、前記記憶手段に前記電力供給停止情報が保存されていたことを条件に、前記記憶手段に記憶されている未払出数を特定可能な情報にもとづいて遊技媒体の払出制御を再開させる復旧手段とを含み、
前記リセット信号出力手段は、前記電源監視手段が前記所定の検出信号を出力するときから少なくとも前記電力供給停止時処理完了後に成立するように設定された検出条件が成立したときに前記リセット信号を出力し、
前記払出制御マイクロコンピュータは、前記リセット信号出力手段からの前記リセット信号の入力に応じて動作禁止状態とされる
ことを特徴とする遊技機。A gaming machine in which a player can play a predetermined game,
A payout device capable of renting game media used in the game;
A payout control microcomputer for performing game medium lending control for paying out game media from the payout device in response to a game medium lending request;
Lending game medium detection means for detecting a game medium provided in the gaming machine and paid out from the payout device;
The state of the power source of a DC voltage higher than the voltage supplied to the rented game medium detecting means is monitored, and the voltage of the power source is set to a predetermined voltage that is higher than the voltage supplied to the rented game medium detecting means. Power monitoring means for outputting a predetermined detection signal when the voltage drops,
The same DC voltage as the DC voltage monitored by the power supply monitoring means is monitored, and the DC voltage becomes a detection voltage set lower than a predetermined voltage when the power supply monitoring means outputs a predetermined detection signal. Reset signal output means for outputting a reset signal for prohibiting the operation of the payout control microcomputer sometimes,
Holds information that can identify the number of unpaid games that have not been paid out of the number of game media paid out based on the game media lending request, at least for a predetermined period even when power supply to the gaming machine is stopped With possible storage means,
The payout control microcomputer includes:
Subtracting means for executing a process of subtracting the unpaid number when a detection output is output from the rental game medium detecting means;
In response to a predetermined detection signal from the power supply monitoring means, the operation of the dispensing device is stopped, and power supply stop processing is performed for storing power supply stop information indicating that power supply has been stopped in the storage means. Power supply stop processing execution means to perform,
On the condition that when the power supply is started, the power supply stop information is stored in the storage unit, the game medium is stored on the basis of the information that can specify the number of unpaid items stored in the storage unit. and recovery means to resume the payout control only including,
The reset signal output means outputs the reset signal when a detection condition set to be satisfied at least after completion of the power supply stop process from when the power supply monitoring means outputs the predetermined detection signal. And
The gaming machine according to claim 1, wherein the payout control microcomputer is in an operation prohibited state in response to the input of the reset signal from the reset signal output means . 電力供給停止時処理実行手段は、電力供給停止時処理で、記憶手段へのアクセスを防止する処理を行う
請求項１記載の遊技機。The power supply stop process execution means performs a process for preventing access to the storage means in the power supply stop process.
The gaming machine according to claim 1 . 電力供給停止時処理実行手段は、電力供給停止時処理で、記憶手段の記憶内容に関連した演算の結果得られるチェックデータを記憶手段に保存する処理を行う
請求項１または請求項２記載の遊技機。 3. The game according to claim 1 , wherein the power supply stop process execution means performs a process of storing check data obtained as a result of an operation related to the storage contents of the storage means in the storage means in the power supply stop process. Machine. 払出制御マイクロコンピュータは、電力供給開始時にチェックデータにもとづくチェックを行い、チェック結果が正常でなければ記憶手段に保存されている遊技媒体の未払出数に関する情報を無効化する
請求項３記載の遊技機。The payout control microcomputer performs a check based on the check data at the start of power supply, and if the check result is not normal, invalidates information on the number of game media that have not been paid out stored in the storage means.
The gaming machine according to claim 3 . 電源監視手段からの検出信号は、払出制御マイクロコンピュータの割込端子に入力され、
前記払出制御マイクロコンピュータは、割込端子への入力にもとづいて電力供給停止時処理を実行する
請求項１から請求項４のうちのいずれかに記載の遊技機。The detection signal from the power monitoring means is input to the interruption terminal of the payout control microcomputer,
The gaming machine according to any one of claims 1 to 4 , wherein the payout control microcomputer executes a power supply stop process based on an input to an interrupt terminal. 未払出数を特定可能な情報を少なくとも所定期間において保持可能な記憶手段は、払出制御マイクロコンピュータに内蔵される
請求項１から請求項５のうちのいずれかに記載の遊技機。The gaming machine according to any one of claims 1 to 5 , wherein a storage unit capable of holding information capable of specifying an unpaid number for at least a predetermined period is built in a payout control microcomputer. 遊技機に設けられている複数の電気部品制御基板で使用される各電圧を生成する電源基板が前記複数の電気部品制御基板とは別個に設けられ、
前記電源基板は、未払出数を特定可能な情報を少なくとも所定期間において保持可能な記憶手段の電源バックアップを行うためのバックアップ電源を備えた
請求項１から請求項６のうちのいずれかに記載の遊技機。A power supply board that generates each voltage used in a plurality of electrical component control boards provided in the gaming machine is provided separately from the plurality of electrical component control boards,
The power supply substrate, according to claims 1 having a backup power source for performing power backup holding a storage means at least a predetermined period information for specifying the non-payout in any one of claims 6 Gaming machine. 遊技機に設けられている複数の電気部品制御基板で使用される各電圧を生成する電源基板が前記複数の電気部品制御基板とは別個に設けられ、
電源監視手段は、前記電源基板に搭載されている
請求項１から請求項７のうちのいずれかに記載の遊技機。A power supply board that generates each voltage used in a plurality of electrical component control boards provided in the gaming machine is provided separately from the plurality of electrical component control boards,
The gaming machine according to claim 1, wherein the power supply monitoring unit is mounted on the power supply board.
JP33515399A 1999-11-25 1999-11-25 Game machine Expired - Fee Related JP3756364B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33515399A JP3756364B2 (en) 1999-11-25 1999-11-25 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33515399A JP3756364B2 (en) 1999-11-25 1999-11-25 Game machine

Publications (3)

Publication Number Publication Date
JP2001149621A JP2001149621A (en) 2001-06-05
JP2001149621A5 JP2001149621A5 (en) 2005-06-30
JP3756364B2 true JP3756364B2 (en) 2006-03-15

Family

ID=18285370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33515399A Expired - Fee Related JP3756364B2 (en) 1999-11-25 1999-11-25 Game machine

Country Status (1)

Country Link
JP (1) JP3756364B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5158741B2 (en) * 2006-10-18 2013-03-06 サミー株式会社 Game machine

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5518732A (en) * 1978-07-26 1980-02-09 Hitachi Ltd Malfunction prevention circuit of microprocessor
JPH06233867A (en) * 1993-02-08 1994-08-23 Sophia Co Ltd Game machine
JP2694521B2 (en) * 1995-11-10 1997-12-24 株式会社ソフィア Gaming machine
JP3142790B2 (en) * 1997-02-19 2001-03-07 株式会社ソフィア Pachinko machine

Also Published As

Publication number Publication date
JP2001149621A (en) 2001-06-05

Similar Documents

Publication Publication Date Title
JP3588016B2 (en) Gaming machine
JP4156149B2 (en) Game machine
JP3583339B2 (en) Gaming machine
JP3583336B2 (en) Gaming machine
JP3609303B2 (en) Game machine
JP3558942B2 (en) Gaming machine
JP3583327B2 (en) Gaming machine
JP2002095806A (en) Game machine
JP3756364B2 (en) Game machine
JP3546163B2 (en) Gaming machine
JP2001178888A (en) Game machine
JP3939479B2 (en) Game machine
JP3647697B2 (en) Game machine
JP4142055B2 (en) Game machine
JP2001187247A (en) Game machine
JP2001198305A (en) Pachinko game machine
JP4382137B2 (en) Game machine
JP4382136B2 (en) Game machine
JP4382138B2 (en) Game machine
JP2002000899A (en) Pachinko game machine
JP3893399B2 (en) Game machine
JP3588026B2 (en) Gaming machine
JP2001161984A (en) Game machine
JP2007296403A (en) Game machine
JP2001347012A (en) Ball shooting game machine

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3756364

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120106

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120106

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120106

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120106

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120106

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130106

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130106

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130106

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140106

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees