JP3588026B2 - Gaming machine - Google Patents

Gaming machine Download PDF

Info

Publication number
JP3588026B2
JP3588026B2 JP2000041937A JP2000041937A JP3588026B2 JP 3588026 B2 JP3588026 B2 JP 3588026B2 JP 2000041937 A JP2000041937 A JP 2000041937A JP 2000041937 A JP2000041937 A JP 2000041937A JP 3588026 B2 JP3588026 B2 JP 3588026B2
Authority
JP
Japan
Prior art keywords
power supply
voltage
ball
state
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000041937A
Other languages
Japanese (ja)
Other versions
JP2001224762A (en
JP2001224762A5 (en
Inventor
詔八 鵜川
武宏 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP2000041937A priority Critical patent/JP3588026B2/en
Publication of JP2001224762A publication Critical patent/JP2001224762A/en
Publication of JP2001224762A5 publication Critical patent/JP2001224762A5/ja
Application granted granted Critical
Publication of JP3588026B2 publication Critical patent/JP3588026B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機、コイン遊技機、スロット機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることや、景品遊技媒体払出の条件が成立しやすくなる状態になることことである。また、所定量の遊技球やコインが付与されたり得点が加算されたりすることも遊技価値に含まれる。
【０００４】
パチンコ遊技機では、特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に確定的な、または一時的な表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「大当り」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【０００６】
そして、遊技球が遊技盤に設けられている入賞口に遊技球が入賞すると、あらかじめ決められている個数の賞球払出が行われる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、払出制御基板に送信される。なお、以下、遊技制御手段およびその他の制御手段を、それぞれ電気部品制御手段と呼ぶことがある。
【０００７】
【発明が解決しようとする課題】
以上のように、遊技機には、遊技制御手段を初めとする種々の電気部品制御手段が搭載されている。一般に、各電気部品制御手段はマイクロコンピュータで構成され、停電が発生した後、初期状態からの復帰となるため、遊技者が獲得したはずの利益を受けることができない等の問題が発生し得る。この様な問題の解決手段の一つとして、停電等による遊技機の電圧値の低下に伴なって発せられる所定の信号に応じて遊技制御を中断して電源断処理を開始し電源断状態として、記憶内容をバックアップ電源により保護させて、電源の復帰を待機させる方法がある。
【０００８】
このような方法を用いた場合などにおいて、各電気部品制御手段が動作中であるときに電源断処理が行われると、各電気部品制御手段の動作途中で電源断状態とされてしまうため、各電気部品制御手段の制御により作動される電気部品が、適切な動作停止状態で停電等からの復旧を待機することができないという問題があった。
【０００９】
そこで、本発明は、電源断処理の際に、各電気部品制御手段に制御される電気部品を適切な動作停止状態として、適切な停止状態で電源復旧を待機することの可能な遊技機を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明による遊技機は、遊技者が所定の遊技を行い、遊技領域に設けられている入賞領域に遊技球が入賞したことに応じて遊技者に賞球を払い出す遊技機であって、遊技機に設けられる電気部品（大入賞口、可変入賞球装置１５、払出モータ２８９など）を制御するための制御処理を行うマイクロコンピュータと、ワークメモリとして用いられ電源バックアップされている記憶手段と、遊技球が入賞領域に入賞したことを検出し、賞球を払い出すためにマイクロコンピュータに検出出力する遊技球検出スイッチと、交流電源からの交流を直流に変換する整流手段と、整流手段によって変換された直流電圧から該直流電圧よりも低い電圧であって遊技機で用いられる遊技球検出スイッチに供給される直流電圧および該遊技球検出スイッチに供給される直流電圧よりもさらに低い電圧であってマイクロコンピュータの駆動電源である直流電圧を生成する直流電圧生成手段と、遊技球検出スイッチに供給される直流電圧よりも高い電圧であって整流手段によって交流から直流に変換された直後の直流電圧を監視し、該監視している直流電圧が前記遊技球検出スイッチに供給される直流電圧よりも高い所定の検出電圧に低下したときに検出信号を出力する第１の電源監視手段と、第１の電源監視手段が監視する直流電圧と同じ、または異なる電源電圧を監視し、該監視している直流電圧が第１の電源監視手段の検出電圧よりも低く、マイクロコンピュータの駆動電源の電圧より高い検出電圧に低下したときにシステムリセット信号を出力可能な第２の電源監視手段とを備え、マイクロコンピュータが搭載された制御基板には、マイクロコンピュータが電気部品の制御にかかわる指令信号を出力するための出力ポートが設けられ、マイクロコンピュータは、第１の電源監視手段からの検出信号により記憶手段の記憶内容が正常であるか否かを診断するためのチェックデータを生成して当該記憶手段に保存する処理を含む電力供給停止時処理を実行する電力供給停止時処理実行手段と、電力供給停止時処理にて前記電気部品の作動を停止させるためのクリア信号を出力して、クリア信号にもとづいて出力ポートをオフ状態とするクリア手段と、を有し、第２の電源監視手段からのシステムリセット信号に応じて非動作状態とされ、第２の電源監視手段は、監視する直流電圧が前記第１の電源監視手段が検出信号を出力したあと第２の電源監視手段がシステムリセット信号を出力するまでの所定期間内に、電力供給停止時処理実行手段により電力供給停止時処理が完了するように設定された検出電圧に低下したときに第２の条件が成立したとしてシステムリセット信号を出力することを特徴とする。なお、マイクロコンピュータの例として、遊技進行を制御する遊技制御マイクロコンピュータや、遊技媒体の払出制御を行う払出制御マイクロコンピュータがある。
【００１２】
遊技機は遊技者が所定の遊技を行った結果が所定の態様となった場合に遊技者に有利な特定遊技状態に制御可能であって、マイクロコンピュータは、特定遊技状態で開閉される大入賞口の開放を指示する指令信号を出力し、大入賞口はクリア信号によって閉状態とされるように構成されていてもよい。
【００１６】
第１の電源監視手段は、マイクロコンピュータが搭載された制御基板とは別個に設けられた電源基板に搭載され、第２の電源監視手段は、制御基板に搭載されていることを特徴とするよう構成されていてもよい。
【００１８】
マイクロコンピュータは、電力供給停止時処理においてバックアップ記憶が格納されている領域へのアクセスを禁止する処理を実行する構成であってもよい。
ことを特徴とする
【００１９】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図、図２はパチンコ遊技機１の内部構造を示す全体背面図、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。なお、以下の実施の形態では、パチンコ遊技機を例に説明を行うが、本発明による遊技機はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。また、画像式の遊技機やスロット機に適用することもできる。
【００２０】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた貯留球を貯留する余剰球受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００２１】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部９と７セグメントＬＥＤによる可変表示器１０とを含む可変表示装置８が設けられている。また、可変表示器１０の下部には、４個のＬＥＤからなる通過記憶表示器（普通図柄用記憶表示器）４１が設けられている。この実施の形態では、可変表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、球出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と球出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２２】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
【００２３】
遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球の入賞口１９，２４への入賞は入賞口スイッチ１９ａ，２４ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
【００２４】
そして、この例では、一方のスピーカ２７の近傍に、景品球払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給球が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技台１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。
【００２５】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００２６】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、可変表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。
【００２７】
可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントスイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００２８】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
【００２９】
次に、パチンコ遊技機１の裏面の構造について図２を参照して説明する。
可変表示装置８の背面では、図２に示すように、機構板３６の上部に遊技球タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から遊技球が遊技球タンク３８に供給される。遊技球タンク３８内の遊技球は、誘導樋３９を通って球払出装置９７に至る。
【００３０】
機構板３６には、中継基板３０を介して可変表示部９を制御する可変表示制御ユニット２９、基板ケース３２に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１、可変表示制御ユニット２９と遊技制御基板３１との間の信号を中継するための中継基板３３、および景品球などの払出制御を行う払出制御用マイクロコンピュータなどが搭載された払出制御基板３７が設置されている。さらに、機構板３６の下部には、モータの回転力を利用して打球を遊技領域７に発射する打球発射装置３４と、遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５が設置されている。
【００３１】
また、図３はパチンコ遊技機１の機構板を背面からみた背面図である。誘導樋３９を通った遊技球は、図３に示されるように、球切れ検出器１８７ａ，１８７ｂを通過して球供給樋１８６ａ，１８６ｂを経て球払出装置９７に至る。球払出装置９７から払い出された遊技球は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰球受皿４に連通する余剰球通路４６が形成されている。入賞にもとづく景品球が多数払い出されて打球供給皿３が満杯になり、ついには遊技球が連絡口４５に到達した後さらに遊技球が払い出されると、遊技球は、余剰球通路４６を経て余剰球受皿４に導かれる。さらに遊技球が払い出されると、感知レバー４７が満タンスイッチ４８を押圧して満タンスイッチ４８がオンする。その状態では、球払出装置９７内のステッピングモータの回転が停止して球払出装置９７の動作が停止するとともに、必要に応じて打球発射装置３４の駆動も停止する。なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す球払出装置として、ステッピングモータの回転によって遊技球が払い出される球払出装置９７を例示するが、その他の駆動源によって遊技球を送り出す構造の球払出装置を用いてもよいし、電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の球払出装置を用いてもよい。
【００３２】
賞球払出制御を行うために、入賞口スイッチ１９ａ，２４ａ、始動口スイッチ１７およびＶカウントスイッチ２２からの信号が、主基板３１に送られる。主基板３１のＣＰＵ５６は、始動口スイッチ１７がオンすると６個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ２３がオンすると１５個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると１０個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口２４に入賞した遊技球は、入賞口２４からの入賞球流路に設けられている入賞口スイッチ２４ａで検出され、入賞口１９に入賞した遊技球は、入賞口１９からの入賞球流路に設けられている入賞口スイッチ１９ａで検出される。
【００３３】
図４は、主基板３１における回路構成の一例を示すブロック図である。なお、図４には、払出制御基板３７、ランプ制御基板３５、音制御基板７０、発射制御基板９１および表示制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖカウントスイッチ２２、カウントスイッチ２３および入賞口スイッチ１９ａ，２４ａからの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。
【００３４】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路６４を含む。
【００３５】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段の一例であるＲＡＭ５５、制御用のプログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。また、Ｉ／Ｏポート部５７は、マイクロコンピュータにおける情報入出力可能な端子である。
【００３６】
さらに、主基板３１には、電源投入時に基本回路５３をリセットするためのシステムリセット回路６５と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７とが設けられている。なお、球払出装置９７から主基板３１に入力されるスイッチ情報もあるが、図４ではそれらは省略されている。
【００３７】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００３８】
なお、この実施の形態では、ランプ制御基板３５に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器１８、ゲート通過記憶表示器４１および装飾ランプ２５の表示制御を行うとともに、枠側に設けられている遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２の表示制御を行う。ここで、ランプ制御手段は発光体制御手段の一例である。また、特別図柄を可変表示する可変表示部９および普通図柄を可変表示する可変表示器１０の表示制御は、表示制御手段（表示制御基板８０）によって行われる。
【００３９】
図５は、払出制御基板３７および球払出装置９７の構成要素などの払出に関連する構成要素を示すブロック図である。図５に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。満タンスイッチ４８は、余剰球受皿４の満タンを検出するスイッチである。
【００４０】
球切れスイッチ１８７（１８７ａ，１８７ｂ）からの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。球切れ検出スイッチ１６７は遊技球タンク３８内の補給球の不足を検出するスイッチであり、球切れスイッチ１８７は、遊技球通路内の遊技球の有無を検出するスイッチである。
【００４１】
主基板３１のＣＰＵ５６は、球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、球貸し禁止を指示する払出制御コマンドを送出する。球貸し禁止を指示する払出制御コマンドを受信すると、払出制御基板３７の払出制御用ＣＰＵ３７１は、球貸し処理を停止する。
【００４２】
さらに、賞球カウントスイッチ３０１Ａからの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。また、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂは、球払出装置９７の払出機構部分に設けられ、実際に払い出された払出球を検出する。
【００４３】
入賞があると、払出制御基板３７には、主基板３１の出力ポート（ポートＧ，Ｈ）５７７，５７８から賞球個数を示す払出制御コマンドが入力される。出力ポート５７７は８ビットのデータを出力し、出力ポート５７８は１ビットのストローブ信号（ＩＮＴ信号）を出力する。賞球個数を示す払出制御コマンドは、入力バッファ回路３７３を介してＩ／Ｏポート３７２ａに入力される。払出制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置９７を駆動して賞球払出を行う。
なお、この実施の形態では、払出制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００４４】
払出制御用ＣＰＵ３７１は、出力ポート３７２ｇを介して、貸し球数を示す球貸し個数信号をターミナル基板１６０に出力し、ブザー駆動信号をブザー基板７５に出力する。ブザー基板７５にはブザーが搭載されている。さらに、出力ポート３７２ｅを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【００４５】
さらに、払出制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂからの検出信号が入力される。払出制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に伝えられる。
【００４６】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、端数表示スイッチ１５２、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、球貸しスイッチおよび返却スイッチが接続される。
【００４７】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が払出制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が払出制御基板３７を介して与えられる。カードユニット５０と払出制御基板３７の間では、接続信号（ＶＬ信号）、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）がＩ／Ｏポート３７２ｆを介してやりとりされる。
【００４８】
パチンコ遊技機１の電源が投入されると、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、ＶＬ信号を出力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状態により接続状態／未接続状態を判定する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。そして、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち上げ、カードユニット５０からのＢＲＱ信号の立ち下がりを検出すると、払出モータ２８９を駆動し、所定個の貸し球を遊技者に払い出す。このとき、振分用ソレノイド３１０は駆動状態とされている。すなわち、球振分部材３１１を球貸し側に向ける。そして、払出が完了したら、払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でなければ、賞球払出制御を実行する。
【００４９】
以上のように、カードユニット５０からの信号は全て払出制御基板３７に入力される構成になっている。従って、球貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。なお、主基板３１および払出制御基板３７には、ソレノイドおよびモータやランプを駆動するためのドライバ回路が搭載されているが、図５では、それらの回路は省略されている。
【００５０】
なお、この実施の形態ではカードユニット５０が設けられている場合を例にするが、コイン投入に応じてその金額に応じた遊技球を貸し出す場合にも本発明を適用できる。また、この実施の形態では遊技球を貸し出す場合を例にしているが、得点が加算されるものであっても本発明を適用できる。
【００５１】
この実施の形態では、主基板３１および払出制御基板３７におけるＲＡＭは、バックアップ電源でバックアップされている。すなわち、遊技機に対する電力供給が停止しても、所定期間はＲＡＭの内容が保存される。そして、各ＣＰＵは、電源電圧の低下を検出すると、所定の処理を行った後に電源復旧待ちの状態になる。また、電源投入時に、各ＣＰＵは、ＲＡＭにデータが保存されている場合には、保存データにもとづいて電源断前の状態を復元する。
【００５２】
図６は、電源監視および電源バックアップのためのＣＰＵ５６周りの一構成例を示すブロック図である。図６に示すように、第１の電源監視回路（電源監視手段、または第１の電源監視手段）からの電圧低下信号が、ＣＰＵ５６のマスク不能割込端子（ＮＭＩ端子）に接続されている。第１の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。この実施の形態では、ＶＳＬの電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。ＶＳＬは、遊技機で使用される直流電圧のうちで最大のものであり、この例では＋３０Ｖである。従って、ＣＰＵ５６は、割込処理によって電源断の発生を確認することができる。なお、この実施の形態では、第１の電源監視回路は、後述する電源基板に搭載されている。
【００５３】
図６には、システムリセット回路６５も示されているが、この実施の形態では、システムリセット回路６５は、第２の電源監視回路（第２の電源監視手段）も兼ねている。すなわち、リセットＩＣ６５１は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げてＣＰＵ５６を動作可能状態にする。また、リセットＩＣ６５１は、第１の電源監視回路が監視する電源電圧と等しい電源電圧であるＶＳＬの電源電圧を監視して電圧値が所定値（第１の電源監視回路が電圧低下信号を出力する電源電圧値よりも低い値）以下になるとローレベルの電圧低下信号を発生する。従って、ＣＰＵ５６は、第１の電源監視回路からの電圧低下信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。なお、この実施の形態では、リセット信号と第２の電源監視回路からの電圧低下信号とは同一の信号である。
【００５４】
図６に示すように、リセットＩＣ６５１からのリセット信号は、ＮＡＮＤ回路９４７に入力されるとともに、反転回路（ＮＯＴ回路）９４４を介してカウンタＩＣ９４１のクリア端子に入力される。カウンタＩＣ９４１は、クリア端子への入力がローレベルになると、発振器９４３からのクロック信号をカウントする。そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９４５，９４６を介してＮＡＮＤ回路９４７に入力される。また、カウンタＩＣ９４１のＱ６出力は、フリップフロップ（ＦＦ）９４２のクロック端子に入力される。フリップフロップ９４２のＤ入力はハイレベルに固定され、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力される。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９４７の出力がＮＯＴ回路９４８を介して導入される。そして、ＯＲ回路９４９の出力がＣＰＵ５６のリセット端子に接続されている。このような構成によれば、電源投入時に、ＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられるので、ＣＰＵ５６は、確実に動作を開始する。
【００５５】
そして、例えば、第１の電源監視回路の検出電圧（電圧低下信号を出力することになる電圧）を＋２２Ｖとし、第２の電源監視回路の検出電圧を＋９Ｖとする。そのように構成した場合には、第１の電源監視回路と第２の電源監視回路とは、同一の電源ＶＳＬの電圧を監視するので、第１の電圧監視回路が電圧低下信号を出力するタイミングと第２の電圧監視回路が電圧低下信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、第１の電源監視回路からの電圧低下信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。
【００５６】
この例では、第１の電源監視手段が検出信号を出力することになる第１検出条件は＋３０Ｖ電源電圧が＋２２Ｖにまで低下したことであり、第２の電源監視手段が検出信号を出力することになる第２検出条件は＋３０Ｖ電源電圧が＋９Ｖにまで低下したことになる。ただし、ここで用いられている電圧値は一例であって、他の値を用いてもよい。
【００５７】
ただし、監視範囲が狭まるが、第１の電圧監視回路および第２の電圧監視回路の監視電圧として＋５Ｖ電源電圧を用いることも可能である。その場合にも、第１の電圧監視回路の検出電圧は、第２の電圧監視回路の検出電圧よりも高く設定される。
【００５８】
ＣＰＵ５６等の駆動電源である＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なバックアップが保存されているため、停電等からの復旧時に停電発生時の遊技状態に復帰することができる。
【００５９】
なお、図６では、電源投入時にＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられる構成が示されたが、リセット信号の立ち上がりタイミングが１回しかなくても確実にリセット解除されるＣＰＵを使用する場合には、符号９４１〜９４９で示された回路素子は不要である。その場合、リセットＩＣ６５１の出力がそのままＣＰＵ５６のリセット端子に接続される。
【００６０】
図７は、遊技機の電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、表示制御基板８０、音声制御基板７０、ランプ制御基板３５および払出制御基板３７等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶＳＬ（ＤＣ＋３０Ｖ）、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。
【００６１】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、＋２２Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コネクタ９１５は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。なお、トランス９１１の入力側には、遊技機に対する電源供給を停止したり開始させたりするための電源スイッチ９１８が設置されている。
【００６２】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの電気部品制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち記憶内容保持状態となりうる記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。
【００６３】
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【００６４】
また、電源基板９１０には、上述した第１の電源監視回路を構成する電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、ＶＳＬ電源電圧を導入し、ＶＳＬ電源電圧を監視することによって電源断の発生を検出する。具体的には、ＶＳＬ電源電圧が所定値（この例では＋２２Ｖ）以下になったら、電源断が生ずるとして電圧低下信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるＶＳＬが用いられている。電源監視用ＩＣ９０２からの電圧低下信号は、主基板３１や払出制御基板３７等に供給される。
【００６５】
電源監視用ＩＣ９０２が電源断を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてＶＳＬ（＋３０Ｖ）を用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【００６６】
また、電源監視用ＩＣ９０２は、電気部品制御基板とは別個の電源基板９１０に搭載されているので、第１の電源監視回路から複数の電気部品制御基板に電圧低下信号を供給することができる。電圧低下信号を必要とする電気部品制御基板が幾つあっても第１の電源監視手段は１つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復帰制御を行っても、遊技機のコストはさほど上昇しない。
【００６７】
なお、図７に示された構成では、電源監視用ＩＣ９０２の検出出力（電圧低下信号）は、バッファ回路９１８，９１９を介してそれぞれの電気部品制御基板（例えば主基板３１と払出制御基板３７）に伝達されるが、例えば、１つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電圧低下信号を必要とする基板数に応じたバッファ回路を設けてもよい。
【００６８】
次に遊技機の動作について説明する。
図８は、主基板３１におけるＣＰＵ５６が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う（ステップＳ１）。
【００６９】
そして、電源断時にバックアップＲＡＭ領域のデータ保護処理（本例ではパリティデータの付加等の停電発生ＮＭＩ処理）が行われたか否かの確認を行う（ステップＳ２）。不測の電源断が生じた場合には、後述するようにバックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。バックアップなしという確認結果であれば、初期化処理を実行する（ステップＳ２，Ｓ３）。なお、本例では、バックアップＲＡＭ領域にバックアップデータがあるか否かは、電源断時にバックアップＲＡＭ領域に設定されるバックアップフラグの状態によって確認する。本例では、バックアップフラグ領域に「５５Ｈ」が設定されていればバックアップあり（オン状態）を意味し、「５５Ｈ」以外の値が設定されていればバックアップなし（オフ状態）を意味する。
【００７０】
バックアップＲＡＭ領域にバックアップデータがある場合には、この実施の形態では、ＣＰＵ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ４）。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する（ステップＳ５，Ｓ３）。
【００７１】
チェック結果が正常であれば、ＣＰＵ５６は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行う（ステップＳ６）。従って、本例では、図９に示すように、バックアップフラグの値が「５５Ｈ」に設定されており、かつチェック結果が正常である場合に、ステップＳ６の遊技状態復旧処理に移行する。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の指すアドレスに復帰する（ステップＳ７）。
【００７２】
通常の初期化処理の実行（ステップＳ２，Ｓ３）を終えると、ＣＰＵ５６により実行されるメイン処理は、タイマ割込フラグの監視（ステップＳ９）の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理（ステップＳ８）も実行される。
【００７３】
なお、この実施の形態では、ステップＳ２でバックアップデータの有無を確認したあと、バックアップデータが存在する場合にステップＳ４でバックアップ領域のチェックを行うようにしていたが、逆に、バックアップ領域のチェック結果が正常であったことを確認したあと、バックアップデータの有無の確認を行うようにしてもよい。また、バックアップデータの有無の確認、またはバックアップ領域のチェックの何れか一方の確認を行うことで、停電復旧処理を実行するか否かを判定する構成としてもよい。
【００７４】
また、例えば停電復旧処理を実行するか否か判断する場合のパリティチェック（ステップＳ４）の際に、すなわち、遊技状態を復旧するか否か判断する際に、保存されていたＲＡＭデータにおける特別プロセスフラグ等や始動入賞記憶数データによって、遊技機が遊技待機状態（図柄変動中でなく、大当り遊技中でなく、確変中でなく、また、始動入賞記憶がない状態）であることが確認されたら、遊技状態復旧処理を行わずに初期化処理を実行するようにしてもよい。
【００７５】
通常の初期化処理では、図１０に示すように、ＲＡＭのクリア処理が行われる（ステップＳ３ａ）。次いで、作業領域初期設定テーブルのアドレス値にもとづいて、所定の作業領域（例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、払出コマンド格納ポインタなど）に初期値を設定する初期値設定処理（ステップＳ３ｂ）が行われる。そして、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているタイマレジスタの初期設定（タイムアウトが２ｍｓであることと繰り返しタイマが動作する設定）が行われる（ステップＳ３ｃ）。すなわち、ステップＳ３ｃで、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。そして、初期設定処理（ステップＳ１）において割込禁止（図１２参照）とされているため、初期化処理を終える前に割込が許可される（ステップＳ３ｄ）。
【００７６】
従って、この実施の形態では、ＣＰＵ５６の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、図１１に示すように、タイマ割込が発生すると、ＣＰＵ５６は、タイマ割込フラグをセットする（ステップＳ１２）。
【００７７】
ＣＰＵ５６は、ステップＳ９において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ１０）、遊技制御処理を実行する（ステップＳ１１）。以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【００７８】
このように、この実施の形態では、バックアップデータの有無により電源断時の状態に復旧するか否かの判断を行うようにしている。従って、停電後の電源復旧時などにおいて電源投入された時に、バックアップデータ記憶領域の内容に応じて電源断時の状態に復旧させるか否かの判断を行うことができる。
【００７９】
また、上述したように、バックアップデータの状態により電源断時の状態に復旧するか否かの判断を行うようにしているため、停電後の電源復旧時などにおいて電源投入された時に、バックアップデータ記憶領域の内容の状態に応じて電源断時の状態に復旧させるか否かの判断を行うことができる。
【００８０】
図１２は、ステップＳ１の初期設定処理を示すフローチャートである。初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１ａ）。割込禁止に設定すると、ＣＰＵ５６は、割込モードを割込モード２に設定し（ステップＳ１ｂ）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ１ｃ）。そして、ＣＰＵ５６は、内蔵デバイスレジスタの初期化（ステップＳ１ｄ）、ＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の初期化（ステップＳ１ｅ）を行ったあと、ＲＡＭをアクセス可能状態に設定する（ステップＳ１ｆ）。
【００８１】
なお、初期設定処理にて設定され得るＩＮＴ信号の入力により割込が許可されるマスカブル割込の割込モードには、以下の３種類のモードがある。
割込モード０：割込要求を行った内蔵デバイスがＲＳＴ命令（１バイト）またはＣＡＬＬ命令（３バイト）をＣＰＵの内部データバス上に送出する。よって、ＣＰＵ５６は、ＲＳＴ命令に対応したアドレスまたはＣＡＬＬ命令で指定されるアドレスの命令を実行する。リセット時に、ＣＰＵ５６は自動的に割込モード０になる。よって、割込モード１または割込モード２に設定したい場合には、初期設定処理において、割込モード１または割込モード２に設定するための処理を行う必要がある。
割込モード１：割込処理プログラムのスタートアドレス（３８（Ｈ））が、予め定められているモードである。
割込モード２：ＣＰＵ５６の特定レジスタの値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込番地を示すモードである。すなわち、割込番地は、上位アドレスが特定レジスタの値とされ、下位アドレスが割込ベクタとされた２バイトで示されるアドレスである。
【００８２】
図１３は、ステップＳ１１の遊技制御処理を示すフローチャートである。遊技制御処理において、ＣＰＵ５６は、まず、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７、カウントセンサ２３および入賞口スイッチ１９ａ，２４ａの状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する（スイッチ処理：ステップＳ２１）。
【００８３】
次いで、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２２）。
【００８４】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ２３）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ２４）。
【００８５】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２５）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２６）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【００８６】
また、ＣＰＵ５６は、表示制御基板８０に送出される表示制御コマンド（特別図柄制御コマンドや普通図柄制御コマンド）をＲＡＭ５５の所定の領域に設定する処理を行った後に、特別図柄制御コマンドや普通図柄制御コマンドを出力する処理を行う（特別図柄コマンド制御処理：ステップＳ２７，普通図柄コマンド制御処理：ステップＳ２８）。
【００８７】
次いで、ＣＰＵ５６は、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う（データ出力処理：ステップＳ２９）。なお、ＣＰＵ５６は、例えばホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理などの他の処理も行う。
【００８８】
また、ＣＰＵ５６は、所定の条件が成立したときにソレノイド回路５９に駆動指令を行う（ステップＳ３０）。ソレノイド回路５９は、駆動指令に応じてソレノイド１６，２１を駆動し、可変入賞球装置１５または開閉板２０を開状態または閉状態とする。
【００８９】
また、ＣＰＵ５６は、各入賞口１７，２３，１９ａ，２４ａの検出に基づく賞球数の設定などを行う（ステップＳ３１）。すなわち、所定の条件が成立すると払出制御基板３７に払出制御コマンドを出力する。払出制御基板３７に搭載されている払出制御用ＣＰＵ３７１は、払出制御コマンドに応じて球払出装置９７を駆動する。
【００９０】
以上のように、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセットされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【００９１】
従来の一般的な遊技制御処理は、定期的に発生する外部割込によって、強制的に最初の状態に戻されていた。図１３に示された例に則して説明すると、例えば、ステップＳ３１の処理中であっても、強制的にステップＳ２１の処理に戻されていた。つまり、遊技制御処理中の全ての各処理が実行完了する前に、次回の遊技制御処理が開始されてしまう可能性があった。
【００９２】
なお、ここでは、主基板３１のＣＰＵ５６が実行する遊技制御処理は、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的に（例えば２ｍｓ毎）信号を発生するハードウェア回路を設け、その回路からの信号をＣＰＵ５６の外部割込端子に導入し、割込信号によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。
【００９３】
そのように構成した場合にも、遊技制御処理の全てが実行されるまでは、フラグの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証される。
【００９４】
図１４は、遊技制御に用いられる大当り決定用乱数等の各乱数を示す説明図である。各乱数は、以下のように使用される。
（１）ランダム１：大当りを発生させるか否か決定する（大当り決定用）
（２）ランダム２−１〜２−３：左右中のはずれ図柄決定用
（３）ランダム３：大当り時の図柄の組合せを決定する（大当り図柄決定用）
（４）ランダム４：確変大当りとするか否か決定する（確変判定用）
（５）ランダム５：はずれ時にリーチするか否か決定する（リーチ判定用）
（６）ランダム６：リーチ種類を決定する（リーチ種類決定用）
（７）ランダム７：普通図柄による当りとするか否か決定する（当り判定用）
【００９５】
なお、遊技効果を高めるために、上記（１）〜（７）の乱数以外の乱数も用いられている。
ステップＳ２３では、ＣＰＵ５６は、（１）の大当り決定用乱数、（３）の大当り図柄決定用乱数、（４）の確変判定用乱数および（７）の当り判定用乱数を生成するためのカウンタのカウントアップ（１加算）を行う。すなわち、それらが判定用乱数である。
【００９６】
次に、始動入賞口１４への入賞にもとづいて可変表示部９に可変表示される図柄（特別図柄）の決定方法について図１５〜図１７のフローチャートを参照して説明する。図１５は打球が始動入賞口１４に入賞したことを判定する処理を示し、図１６は可変表示部９の可変表示の停止図柄を決定する処理を示す。図１７は、大当りとするか否か決定する処理を示すフローチャートである。なお、ここでは、大当りとする場合に、確変とするか否かをも決定したあと停止図柄を決定するようにしているが、大当り停止図柄は確変大当りとは関係なく決定されるようにしても良い。この場合、確変とするか否かの判断については、大当り決定後（例えば、大当り決定直後や、大当り状態終了後など）に別個に行われるようにしてもよい。
【００９７】
打球が遊技盤６に設けられている始動入賞口１４に入賞すると、始動口センサ１７がオンする。遊技制御処理のステップＳ２５の特別図柄プロセス処理において、図１５に示すように、ＣＰＵ５６は、スイッチ回路５８を介して始動口センサ１７がオンしたことを判定すると（ステップＳ７１）、始動入賞記憶数が最大値である４に達しているかどうか確認する（ステップＳ７２）。始動入賞記憶数が４に達していなければ、始動入賞記憶数を１増やし（ステップＳ７３）、大当り決定用乱数の値を抽出する。そして、それを始動入賞記憶数の値に対応した乱数値格納エリアに格納する（ステップＳ７４）。なお、始動入賞記憶数が４に達している場合には、始動入賞記憶数を増やす処理を行わない。すなわち、この実施の形態では、最大４個の始動入賞口１７に入賞した打球数が記憶可能である。
【００９８】
図１６に示すように、ＣＰＵ５６は、ステップＳ２５の特別図柄プロセス処理において始動入賞記憶数の値を確認する（ステップＳ８１）。始動入賞記憶数が０でなければ、始動入賞記憶数＝１に対応する乱数値格納エリアに格納されている値を読み出すとともに（ステップＳ８２）、始動入賞記憶数の値を１減らし、かつ、各乱数値格納エリアの値をシフトする（ステップＳ８３）。すなわち、始動入賞記憶数＝ｎ（ｎ＝２，３，４）に対応する乱数値格納エリアに格納されている値を、始動入賞記憶数＝ｎ−１に対応する乱数値格納エリアに格納する。
【００９９】
そして、ＣＰＵ５６は、ステップＳ８２で読み出した値、すなわち抽出されている大当り決定用乱数の値にもとづいて当たり／はずれを決定する（ステップＳ８４）。ここでは、大当り決定用乱数は０〜２９９の範囲の値をとることにする。図１７に示すように、低確率時には例えばその値が「３」である場合に「大当り」と決定し、それ以外の値である場合には「はずれ」と決定する。高確率時には例えばその値が「３」，「７」，「７９」，「１０３」，「１０７」のいずれかである場合に「大当り」と決定し、それ以外の値である場合には「はずれ」と決定する。
【０１００】
大当りと判定されたときには、ＣＰＵ５６は、確変判定用乱数（ランダム４）の値にもとづいて確変大当りとするか否か決定する（ステップＳ８５）。そして、確変大当りとすることに決定された場合には（ステップＳ８６）、確変フラグをセットする（ステップＳ８７）。なお、確変フラグは、リーチ種類の選択等で使用される。また、大当り図柄決定用乱数（ランダム３）を抽出しその値に従って大当り図柄を決定する（ステップＳ８８）。さらに、リーチ種類決定用乱数（ランダム６）を抽出しその値にもとづいてリーチ種類を決定する（ステップＳ８９）。
【０１０１】
はずれと判定された場合には、ＣＰＵ５６は、リーチとするか否か判定する（ステップＳ９０）。例えば、リーチ判定用の乱数であるランダム４の値が「１０５」〜「１５３０」のいずれかである場合には、リーチとしないと決定する。そして、リーチ判定用乱数の値が「０」〜「１０４」のいずれかである場合にはリーチとすることを決定する。リーチとすることを決定したときには、ＣＰＵ５６は、リーチ図柄の決定を行う。
【０１０２】
この実施の形態では、ランダム２−１の値に従って左右図柄を決定する（ステップＳ９１）。また、ランダム２−２の値に従って中図柄を決定する（ステップＳ９２）。すなわち、ランダム２−１およびランダム２−２の値の０〜１５の値に対応したいずれかの図柄が停止図柄として決定される。ここで、決定された中図柄が左右図柄と一致した場合には、中図柄に対応した乱数の値に１加算した値に対応する図柄を中図柄の確定図柄として、大当り図柄と一致しないようにする。
【０１０３】
さらに、ＣＰＵ５６は、リーチ種類決定用乱数（ランダム６）を抽出しその値にもとづいてリーチ種類を決定する（ステップＳ８９）。ステップＳ９０において、リーチしないことに決定された場合には、ランダム２−１〜２−３の値に応じて左右中図柄を決定する（ステップＳ９３）。
【０１０４】
以上のようにして、始動入賞にもとづく図柄変動の表示態様を大当りとするか、リーチ態様とするか、はずれとするか決定され、それぞれの停止図柄の組合せが決定される。
【０１０５】
なお、高確率状態において、次に大当りとなる確率が上昇するとともに、７セグメントＬＥＤによる可変表示器１０の可変表示の確定までの時間が短縮され、かつ、可変表示器１０の可変表示結果にもとづく当たり時の可変入賞球装置１５の開放回数および開放時間が高められるようにパチンコ遊技機１が構成されていてもよいし、可変表示器１０の可変表示結果にもとづく当たりの確率が高くなるように構成されていてもよい。また、それらのうちのいずれか一つまたは複数の状態のみが生ずるパチンコ遊技機１であってもよい。
【０１０６】
また、この実施の形態で用いられた乱数および乱数値の範囲は一例であって、どのような乱数を用いてもよいし、範囲設定も任意である。
【０１０７】
図１８は、ＣＰＵ５６が実行する特別図柄プロセス処理のプログラムの一例を示すフローチャートである。図１８に示す特別図柄プロセス処理は、図１３のフローチャートにおけるステップＳ２５の具体的な処理である。ＣＰＵ５６は、特別図柄プロセス処理を行う際に、変動短縮タイマ減算処理（ステップＳ３１０）を行ったあと、その内部状態に応じて、図１８に示すステップＳ３００〜Ｓ３０９のうちのいずれかの処理を行う。
【０１０８】
ステップＳ３１０の変動短縮タイマ減算処理では、特別図柄の変動時間短縮の条件を満たしているか否か（例えば、始動入賞検出時から、その始動入賞にもとづく処理が実行されるまでに所定時間が経過しているか否か）を確認するための変動短縮タイマを減算する処理が行われる。そして、ステップＳ３００〜Ｓ３０９の各処理において、以下のような処理が実行される。
【０１０９】
特別図柄変動待ち処理（ステップＳ３００）：始動入賞口１４（この実施の形態では可変入賞球装置１５の入賞口）に打球入賞して始動口センサ１７がオンするのを待つ。始動口センサ１７がオンすると、始動入賞記憶数が満タンでなければ、始動入賞記憶数を＋１するとともに大当り決定用乱数を抽出する。すなわち、図１５に示された処理が実行される。
特別図柄判定処理（ステップＳ３０１）：特別図柄の可変表示が開始できる状態になると、始動入賞記憶数を確認する。始動入賞記憶数が０でなければ、抽出されている大当り決定用乱数の値に応じて大当りとするかはずれとするか決定する。すなわち、図１６に示された処理の前半が実行される。
停止図柄設定処理（ステップＳ３０２）：左右中図柄の停止図柄を決定する。すなわち、図１６に示された処理の中半が実行される。
【０１１０】
リーチ動作設定処理（ステップＳ３０３）：リーチ判定用乱数の値に応じてリーチ動作するか否か決定するとともに、リーチ種類決定用乱数の値に応じてリーチ時の変動期間を決定する。すなわち、図１６に示された処理の後半が実行される。
【０１１１】
全図柄変動開始処理（ステップＳ３０４）：可変表示部９において全図柄が変動開始されるように制御する。このとき、表示制御基板８０に対して、左右中最終停止図柄と変動態様を指令する情報とが送信される。処理を終えると、内部状態（プロセスフラグ）をステップＳ３０５に移行するように更新する。
【０１１２】
全図柄停止待ち処理（ステップＳ３０５）：所定時間（ステップＳ３１０の変動短縮タイマで示された時間）が経過すると、可変表示部９において表示される全図柄が停止されるように制御する。そして、停止図柄が大当り図柄の組み合わせである場合には、内部状態（プロセスフラグ）をステップＳ３０６に移行するように更新する。そうでない場合には、内部状態をステップＳ３００に移行するように更新する。
【０１１３】
大入賞口開放開始処理（ステップＳ３０６）：大入賞口を開放する制御を開始する。具体的には、カウンタやフラグを初期化するとともに、ソレノイド２１を駆動して大入賞口を開放する。また、大当りフラグ（大当り中であることを示すフラグ）のセットを行う。処理を終えると、内部状態（プロセスフラグ）をステップＳ３０７に移行するように更新する。
【０１１４】
大入賞口開放中処理（ステップＳ３０７）：大入賞口ラウンド表示の表示制御コマンドデータを表示制御基板８０に送出する制御や大入賞口の閉成条件の成立を確認する処理等を行う。最終的な大入賞口の閉成条件が成立したら、内部状態をステップＳ３０８に移行するように更新する。
【０１１５】
特定領域有効時間処理（ステップＳ３０８）：Ｖカウントスイッチ２２の通過の有無を監視して、大当り遊技状態継続条件の成立を確認する処理を行う。大当り遊技状態継続の条件が成立し、かつ、まだ残りラウンドがある場合には、内部状態をステップＳ３０６に移行するように更新する。また、所定の有効時間内に大当り遊技状態継続条件が成立しなかった場合、または、全てのラウンドを終えた場合には、内部状態をステップＳ３０９に移行するように更新する。
【０１１６】
大当り終了処理（ステップＳ３０９）：大当り遊技状態が終了したことを遊技者に報知するための表示を行う。その表示が終了したら、内部状態をステップＳ３００に移行するように更新する。
【０１１７】
上述したように、始動入賞口１４に打球が入賞すると、基本回路５３は、ステップＳ２５（図１３参照）の特別図柄プロセス処理において、大当りとするかはずれとするか、停止図柄、リーチ態様、確変とするかしないかを決定するが、その決定に応じた表示制御コマンドなどの制御コマンドを、表示制御手段などの電気部品制御手段に送出する。例えば表示制御手段では、主基板３１からの表示制御コマンドに応じて可変表示部９の表示制御が行われる。
【０１１８】
図１９は、普通図柄プロセス処理（ステップＳ２６）を示すフローチャートである。普通図柄プロセス処理では、ＣＰＵ５６は、ステップＳ６１のゲートスイッチ処理を実行した後に、普通図柄プロセスフラグの値に応じてステップＳ６２〜Ｓ６６に示された処理のうちのいずれかの処理を実行する。
【０１１９】
図２０に示すように、ゲートスイッチ処理では、普通図柄変動開始の条件となる通過ゲート１１の打球通過にもとづくゲートスイッチ１２のオンを検出する（ステップＳ６１１）。ゲートスイッチ１２がオンしていたら、ゲート通過記憶カウンタが最大値（この例では「４」）に達しているか否か確認する（ステップＳ６１２）。達していなければ、ゲート通過記憶カウンタの値を＋１する（ステップＳ６１３）。なお、ゲート通過記憶カウンタの値に応じて通過記憶表示器４１のＬＥＤが点灯される。そして、ＣＰＵ５６は、当り判定用乱数（ランダム７）の値を抽出し、その値を記憶する（Ｓ６１４）。
【０１２０】
ステップＳ６２の普通図柄変動待ち処理では、ＣＰＵ５６は、普通図柄通過記憶カウンタの値が０以外であれば、普通図柄プロセスフラグの値を更新する。普通図柄通過記憶カウンタの値が０であれば何もしない。
【０１２１】
図２１は、この実施の形態での当り判定用乱数（ランダム７）と当り／はずれとの関係を示す説明図である。図２１に示すように、高確率のときには当り値は３〜１２のいずれかであり、低確率のときには３、５または７である。当り判定用乱数の値が当り値と一致すれば、当りと決定される。なお、普通図柄の高確率時は、例えば確変時と一致する。
【０１２２】
図２２は、ステップＳ６３の普通図柄判定処理を示すフローチャートである。普通図柄判定処理では、ＣＰＵ５６は、ゲート通過記憶数＝１に対応する乱数値格納エリアに格納されている値を読み出すとともに（ステップＳ６３１）、ゲート通過記憶カウンタの値を１減らし、かつ、各乱数値格納エリアの値をシフトする（ステップＳ６３２）。すなわち、ゲート通過記憶カウンタ＝ｎ（ｎ＝２，３，４）に対応する乱数値格納エリアに格納されている値を、ゲート通過記憶カウンタ＝ｎ−１に対応する乱数値格納エリアに格納する。
【０１２３】
そして、ＣＰＵ５６は、ステップＳ６３１で読み出した値、すなわち抽出されている当り判定用乱数の値にもとづいて当たり／はずれを決定する（ステップＳ６３３）。すなわち、図２１に示された関係にもとづいて当たり／はずれを決定する。そして、所定の乱数等にもとづいて普通図柄の停止図柄を決定する（ステップＳ６３４）。例えば、普通図柄が０〜９の数字であり、当り図柄が「３」，「７」であるとすると、当りとする場合には停止図柄を「３」または「７」に決定し、はずれの場合には「３」，「７」以外の値に決定する。
【０１２４】
また、普通図柄の停止図柄を表示制御基板８０に通知するために、停止図柄を示す表示制御コマンドを送信するための制御を行う（ステップＳ６３５）。具体的には、所定の格納領域（ＲＡＭ）に停止図柄を示す表示制御コマンドを格納し、コマンド送出要求のフラグをセットする。そのフラグは、遊技制御処理におけるデータ出力処理（ステップＳ２９）で参照される。次いで、普通図柄変動開始を示す表示制御コマンドを送信するための制御を行う（ステップＳ６３６）。具体的には、所定の格納領域（ＲＡＭ）に普通図柄変動開始を示す表示制御コマンドを格納し、コマンド送出要求のフラグをセットする。
【０１２５】
そして、普通図柄変動時間タイマをスタートする（ステップＳ６３７）。例えば、高確率時には、普通図柄変動時間タイマに５．１秒に相当する値を設定する。低確率時には、普通図柄変動時間タイマに２９．２秒に相当する値を設定する。また、普通図柄プロセスフラグを普通図柄変動処理を示す値に更新する（ステップＳ６３８）。
【０１２６】
可変表示器１０における普通図柄の変動制御は、表示制御手段によって実行される。表示制御手段は、普通図柄変動開始を示す表示制御コマンドを受信したら普通図柄の変動を開始する。そして、後述する普通図柄変動停止を示す表示制御コマンドを受信したら普通図柄の変動を停止し、通知されている停止図柄を表示する。
【０１２７】
ステップＳ６４の普通図柄変動処理では、例えば図２３に示すように、普通図柄変動時間タイマがタイムアウトしたか否か確認する（ステップＳ６４１）。タイムアウトしていたら、普通図柄プロセスフラグを普通図柄停止処理を示す値に更新する（ステップＳ６４２）。
【０１２８】
ステップＳ６５の普通図柄停止処理では、例えば図２４に示すように普通図柄変動停止を示す表示制御コマンドを送信するための制御を行う（ステップＳ６５１）。そして、当りとすることに決定されているときには（ステップＳ６５２）、普通電動役物当りフラグを設定（これと共に対応する試験用の信号をＯＮ）すると共に、普通図柄プロセスフラグを始動入賞口開閉処理を示す値に更新する（ステップＳ６５３）。始動入賞口開閉処理では、所定回数だけ所定期間始動入賞口（可変入賞球装置１５）を開放する制御が行われる。また、はずれとすることに決定されているときには、普通図柄プロセスフラグを普通図柄変動待ち処理を示す値に更新する（ステップＳ６５４）。
【０１２９】
なお、始動入賞口開閉処理で用いられる開放パターンは、例えば、低確率時には、可変入賞球装置１５が１回だけ０．２秒間開放するようなパターンである。また、高確率時には、可変入賞球装置１５が１．１５秒間開放した後４．４秒の閉成期間をおいて再度１．１５秒間開放するようなパターンである。可変入賞球装置１５は、開放パターンに従って開閉制御される。なお、この実施の形態では、可変入賞球装置１５は、始動入賞口１４と兼用されている。
【０１３０】
図２５は、電源基板９１０の電源監視回路からの電圧低下信号にもとづくＮＭＩに応じて実行される停電発生ＮＭＩ処理の一例を示すフローチャートである。停電発生ＮＭＩ処理において、ＣＰＵ５６は、まず、停電時などの電源断時直前の割込許可／禁止状態をバックアップするために、割込禁止フラグの内容をパリティフラグに格納する（ステップＳ４１）。次いで、割込禁止に設定する（ステップＳ４２）。停電発生ＮＭＩ処理ではＲＡＭ内容の保存を確実にするためにチェックサムの生成処理を行う。その処理中に他の割込処理が行われたのではチェックサムの生成処理が完了しないうちにＣＰＵが動作し得ない電圧にまで低下してしまうことが考えられるので、まず、他の割込が生じないような設定がなされる。なお、停電発生ＮＭＩ処理におけるステップＳ４４〜Ｓ５０は、電力供給停止時処理の一例である。
なお、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ４２の処理は不要である。
【０１３１】
次いで、ＣＰＵ５６は、バックアップフラグが既にセットされているか否か確認する（ステップＳ４２）。バックアップフラグが既にセットされていれば、以後の処理を行わない。バックアップフラグがセットされていなければ、以下の電力供給停止時処理を実行する。すなわち、ステップＳ４４からステップＳ５０の処理を実行する。
【０１３２】
まず、各レジスタの内容をバックアップＲＡＭ領域に格納する（ステップＳ４４）。その後、バックアップフラグをセットする（ステップＳ４５）。そして、バックアップＲＡＭ領域のバックアップチェックデータ領域に適当な初期値を設定し（ステップＳ４６）、初期値およびバックアップＲＡＭ領域のデータについて順次排他的論理和をとったあと反転し（ステップＳ４７）、最終的な演算値をバックアップパリティデータ領域に設定する（ステップＳ４８）。また、ＲＡＭアクセス禁止状態にする（ステップＳ４９）。電源電圧が低下していくときには、各種信号線のレベルが不安定になってＲＡＭ内容が化ける可能性があるが、このようにＲＡＭアクセス禁止状態にしておけば、バックアップＲＡＭ内のデータが化けることはない。
【０１３３】
さらに、ＣＰＵ５６は、主基板３１に搭載されている全ての出力ポートに対してクリア信号を出力する。すると、全ての出力ポートは、クリア信号によりクリアされオフ状態とされる（ステップＳ５０）。このように、電源断処理の際に出力ポートをクリアする構成としたことで、停止状態となる前に大入賞口を閉成させることができる。さらに、停止状態となる前に可変入賞球装置１５を閉成させるなど、他の電気部品についても作動を停止させた状態で電源断状態とすることができる。従って、主基板３１により制御される各電気部品を適切な動作停止状態とすることができる。なお、出力ポートの一部をクリアする構成としてもよい。
【０１３４】
次いで、ＣＰＵ５６は、ループ処理にはいる。すなわち、何らの処理もしない状態になる。従って、図６に示されたリセットＩＣ６５１からのシステムリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実にＣＰＵ５６は動作停止する。その結果、上述したＲＡＭアクセス禁止の制御および動作停止制御によって、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するＲＡＭの内容破壊等を確実に防止することができる。
【０１３５】
なお、この実施の形態では、停電発生ＮＭＩ処理では最終部でプログラムをループ状態にしたが、ホールト（ＨＡＬＴ）命令を発行するように構成してもよい。
【０１３６】
また、レジスタの内容をＲＡＭ領域に格納した後にセットされるバックアップフラグは、上述したように、電源投入時において復旧すべきバックアップデータがあるか否か（停電からの復旧か否か）を判断する際に使用される。また、ステップＳ４１からＳ５０の処理は、ＣＰＵ５６がシステムリセット回路６５からのシステムリセット信号を受ける前に完了する。換言すれば、システムリセット回路６５からのシステムリセット信号を受ける前に完了するように、電圧監視回路の検出電圧の設定が行われている。
【０１３７】
この実施の形態では、電力供給停止時処理開始時に、バックアップフラグの確認が行われる。そして、バックアップフラグが既にセットされている場合には電力供給停止時処理を実行しない。上述したように、バックアップフラグは、必要なデータのバックアップが完了し、その後電力供給停止時処理が完了したことを示すフラグである。従って、例えば、リセット待ちのループ状態で何らかの原因で再度ＮＭＩが発生したとしても、電力供給停止時処理が重複して実行されてしまうようなことはない。
【０１３８】
ただし、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ４３の判断は不要である。
【０１３９】
図２６は、バックアップパリティデータ作成方法の一例を説明するための説明図である。ただし、図２６に示す例では、簡単のために、バックアップデータＲＡＭ領域のデータのサイズを３バイトとする。電源電圧低下にもとづく停電発生処理において、図２６に示すように、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定される。次に、「００Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と「１６Ｈ」の排他的論理和がとられる。さらに、その結果と「ＤＦＨ」の排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）を反転して得られた値（この例では「Ｃ６Ｈ」）がバックアップパリティデータ領域に設定される。
【０１４０】
電源が再投入されたときには、停電復旧処理においてパリティ診断が行われる。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図２６に示すようなデータがバックアップ領域に設定されている。
【０１４１】
ステップＳ４の処理において、ＣＰＵ５６は、電源発生ＮＭＩ処理にて実行された処理と同様の処理を行う。すなわち、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定され、「００Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と「１６Ｈ」の排他的論理和がとられる。さらに、その結果と「ＤＦＨ」の排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）を反転した最終演算結果を得る。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「Ｃ６Ｈ」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップＲＡＭ領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「Ｃ６Ｈ」にならない。
【０１４２】
よって、ＣＰＵ５６は、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。
【０１４３】
以上のように、この実施の形態では、遊技制御手段には、遊技機の電源が断しても、所定期間電源バックアップされる記憶手段（この例ではバックアップＲＡＭ）が設けられ、電源投入時に、ＣＰＵ５６（具体的にはＣＰＵ５６が実行するプログラム）は、記憶手段がバックアップ状態にあればバックアップデータにもとづいて遊技状態を回復させる遊技状態復旧処理（ステップＳ６）を行うように構成される。
【０１４４】
この実施の形態では、図７に示されたように電源基板９１０に電源監視回路が搭載され、図６に示されたように主基板３１にシステムリセット回路６５が搭載されている。そして、電源電圧が低下していくときに、システムリセット回路６５がローレベルのシステムリセット信号を発生する時期は、電源監視回路（この例では電源監視用ＩＣ９０２）がローレベルのＮＭＩ割込信号を発生する時期よりも遅くなるように設定されている。さらに、システムリセット回路６５からのローレベルのシステムリセット信号は、ＣＰＵ５６のリセット端子に入力されている。
【０１４５】
すると、ＣＰＵ５６は、電源監視手段（電源監視用ＩＣ９０２）からの電圧低下信号にもとづいて停電発生処理（電力供給停止時処理）を実行した後にループ状態に入るのであるが、ループ状態において、リセット状態に入ることになる。すなわち、ＣＰＵ５６の動作が完全に停止する。＋５Ｖ電源電圧値以下においては、ＣＰＵ５６の正常な動作が担保できない（即ち、動作の管理ができない状態が発生する）が、ＣＰＵ５６は正常に動作できる電源が供給されている状態でリセット状態になるので、不定データにもとづいて異常動作してしまうことは防止される。
【０１４６】
このように、この実施の形態では、ＣＰＵ５６が、電源監視回路からの検出出力の入力に応じてループ状態に入るとともに、システムリセット回路６５からの検出出力の入力に応じてシステムリセットされるように構成されている。従って、電源断時に確実なデータ保存が行われ、遊技者に不利益がもたらされることが防止される。
【０１４７】
なお、この実施の形態では、電源監視用ＩＣ９０２と、システムリセット回路６５は、同一の電源電圧を監視しているが、異なる電源電圧を監視してもよい。例えば、電源基板９１０の電源監視回路が＋３０Ｖ電源電圧を監視し、システムリセット回路６５が＋５Ｖ電源電圧を監視してもよい。そして、システムリセット回路６５がローレベルのシステムリセット信号を発生するタイミングは電源監視回路がＮＭＩ割込信号を発生するタイミングに対して遅くなるように、システムリセット回路６５のしきい値レベル（システムリセット信号を発生する電圧レベル）が設定される。例えば、しきい値は４．２５Ｖである。４．２５Ｖは、通常時の電圧より低いが、ＣＰＵ５６が暫くの間動作しうる程度の電圧である。なお、システムリセット回路６５に設けられた遅延手段の遅延時間（本例では、コンデンサの容量）を調整して、システムリセット回路６５がローレベルのシステムリセット信号を発生するタイミングを電源監視回路がＮＭＩ割込信号を発生するタイミングに対して遅らせるようにしてもよい。
【０１４８】
また、上記の実施の形態では、ＣＰＵ５６は、マスク不能割込端子（ＮＭＩ端子）を介して電源基板からのＮＭＩ割込信号（電源監視手段からのＮＭＩ割込信号）を検知したが、ＮＭＩ割込信号をマスク可能割込割込端子（ＩＲＱ端子）に導入してもよい。その場合には、割込処理（ＩＲＱ処理）で電力供給停止時処理が実行される。また、入力ポートを介して電源基板からのＮＭＩ割込信号を検知してもよい。その場合には、メイン処理において入力ポートの監視が行われる。
【０１４９】
また、ＮＭＩ割込信号に変えて、ＩＲＱ端子を介して電源基板からの割込信号を検知する場合に、メイン処理のステップＳ１１における遊技制御処理の開始時にＩＲＱ割込マスクをセットし、遊技制御処理の終了時にＩＲＱ割込マスクを解除するようにしてもよい。そのようにすれば、遊技制御処理の開始前および終了後に割込がかかることになって、遊技制御処理が中途で中断されることはない。従って、払出制御コマンドを払出制御基板３７に送出しているときなどにコマンド送出が中断されてしまうようなことはない。よって、停電が発生するようなときでも、払出制御コマンド等は確実に送出完了する。
【０１５０】
また、この実施の形態では、停電発生処理（電力供給停止時処理）において、既にデータがバックアップされ電力供給停止時処理が既に実行されたことを示すバックアップフラグがセットされている場合には電力供給停止時処理を実行しないように構成されている。電源が断する過程では、再度ＮＭＩが発生する可能性がある。すると、停電発生処理においてバックアップフラグの確認を行わない場合には、再度発生したＮＭＩによって再度電力供給停止時処理が実行される。
【０１５１】
最初に実行された正規の電力供給停止時処理では、レジスタの内容をバックアップＲＡＭに格納する処理が行われる（図２５におけるステップＳ４４参照）。最初に実行された正規の電力供給停止時処理後のリセット待ちの状態では電源電圧は徐々に低下していくので、レジスタの内容が破壊される可能性もある。すなわち、レジスタ値は、電源断が検出されたときの状態（最初にＮＭＩが発生したとき）から変化している可能性がある。そのような状態で再度電力供給停止時処理が実行されると、電源断が検出されたときの状態のレジスタ値とは異なる値がバックアップＲＡＭに格納されてしまう。すると、電源復旧時に実行される停電復旧処理において、電源断が検出されたときの状態のレジスタ値とは異なる値がレジスタに復旧されてしまう。その結果、電源断時の遊技状態とは異なる遊技状態が再現されてしまう可能性が生ずる。
【０１５２】
以下、遊技状態復旧処理について説明する。
図２７は、図８のステップＳ６に示された遊技状態復旧処理の一例を示すフローチャートである。この例では、ＣＰＵ５６は、バックアップＲＡＭに保存されていた値を各レジスタに復元する（ステップＳ５１）。そして、バックアップＲＡＭに保存されていたデータにもとづいて停電時の遊技状態を確認して復帰させる。すなわち、バックアップＲＡＭに保存されていたデータにもとづいて、ソレノイド回路５９を介してソレノイド１６やソレノイド２１を駆動し、始動入賞口１４や開閉板２０の開閉状態の復旧を行う（ステップＳ５２，Ｓ５３）。また、電源断中でも保存されていた特別図柄プロセスフラグおよび普通図柄プロセスフラグの値に応じて、電源断時の特別図柄プロセス処理の進行状況および普通図柄プロセス処理の進行状況に対応した制御コマンドを、表示制御基板８０、ランプ制御基板３５および音声制御基板７０に送出する（ステップＳ５３）。
【０１５３】
以上のように、遊技状態復旧処理では、復元された内部状態に応じて、各種電気部品の状態復元が行われるとともに、表示制御基板８０、ランプ制御基板３５および音声制御基板７０に対して、制御状態を電源断時の状態に戻すための制御コマンド（電源断時の制御状態を生じさせるための制御コマンド）が送出される。そのような制御コマンドは、一般に、電源断前に最後に送出された１つまたは複数の制御コマンドである。
【０１５４】
その結果、この実施の形態では、遊技状態復旧処理によって、以下のような状態復旧が可能である。
【０１５５】
始動入賞口１４および大入賞口（開閉板２０）の状態が復元される。表示制御手段によって制御される普通図柄の表示状態（可変表示器１０の表示状態）は、電源断時に変動中であった場合を除いて復元される。表示制御手段によって制御される特別図柄の表示状態（可変表示部９の表示状態）は、電源断時に変動中であった場合を除いて復元される。さらに、可変表示部９に表示される背景やキャラクタは、特別図柄変動中および大当り遊技中であった場合を除いて復元される。
【０１５６】
特別図柄の変動中に電源断となった場合には、可変表示パターンの変動時間（例えば１０秒）および既に実行した時間（例えば４秒）の情報がバックアップされる。そして、主基板３１は、復旧時に、表示パターンを示す表示制御コマンドおよび停止図柄を示す表示制御コマンドを表示制御基板８０に出力し、残り時間（上述の例では６秒）経過後に、図柄を停止させるため表示制御コマンドを出力する。従って、特別図柄の表示状態は、電源断時に特別図柄の変動中であった場合には、復旧時に、表示されていない残りの時間（上述の例では６秒）につき可変表示が実行される。なお、復旧時に表示制御基板８０に対して出力される表示パターンを示す表示制御コマンドは、電源断前に出力された表示パターンを示す表示制御コマンドと同じものであってもよいが、「停電復旧中です」のような画像を表示させるためのコマンドとしてもよい。この場合、「停電復旧中です」の表示は、残りの時間（上述の例では６秒）表示される。なお、特別図柄の変動中に電源断となった場合の、普通図柄の表示状態にについても、上述と同様の制御が行われる。
【０１５７】
なお、大当り遊技中に電源断となった場合にも、上述した特別図柄の変動中に電源断となった場合と同様に、ラウンド中あるいはラウンド間のインターバルの残り時間について、復旧時に、表示、音、ランプ、ソレノイド２１などを制御するが、主基板３１は、表示制御基板８０に対して電源断前に出力した確定時の図柄（停止図柄）を指定する表示制御コマンドを出力する。これにより、ラウンド中あるいはラウンド間の大当り図柄による演出が可能となり（大当り図柄で大当り演出する機種について）、また、大当り終了後の変動開始時に表示する図柄も表示制御基板８０が認識することができる。
【０１５８】
ランプ制御手段が制御する装飾ランプ２５、始動記憶表示器１８、ゲート通過記憶表示器４１、賞球ランプ５１および球切れランプ５２の表示状態が復元される。遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃの表示状態は、特別図柄変動中および大当り遊技中であった場合を除いて復元される。ただし、電源断時に大当り遊技中であった場合には、各制御区間の最初の状態に復元可能である。各制御区間とは、例えば、大当り開始報知状態、大入賞口開放前状態、大入賞口開放中状態、大当り終了報知状態である。なお、特別図柄変動中に電源断となったあと復旧した場合には、上述した可変表示部９や可変表示装置１０の表示制御と同様に、残り時間分だけ遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃの表示状態を制御するようにしてもよいが、消灯または停電復旧時特有のパターンで点灯／点滅させるようにしてもよい。
【０１５９】
音声制御手段が制御する音発生状態は、特別図柄変動中および大当り遊技中であった場合を除いて復元される。ただし、電源断時に大当り遊技中であった場合には、各制御区間の最初の状態に復元可能である。なお、特別図柄変動中に電源断となったあと復旧した場合には、上述した可変表示部９や可変表示装置１０の表示制御と同様に、残り時間分だけ音発生状態を制御するようにしてもよいが、無音または停電復旧時特有の音声パターン（例えば「停電復旧中です」との音声）を出力するようにしてもよい。
【０１６０】
なお、この実施の形態では、電源断からの復旧時に、主基板３１の遊技制御手段から表示制御手段、ランプ制御手段および音声制御手段に対して状態復元のための制御コマンドが送出されるが、表示制御手段、ランプ制御手段および音声制御手段が電源バックアップされる場合には、主基板３１からの制御コマンドを用いることなく、表示制御手段、ランプ制御手段および音声制御手段が独自に制御状態を復元するように構成してもよい。
【０１６１】
また、後述するように、払出制御基板３７に搭載されている払出制御手段は、電源バックアップされているので、電源断からの復旧時に、賞球払出状態および球貸し制御状態は、電源断時の状態に復旧する。この実施の形態では、発射制御基板は払出制御手段に接続されているので、発射制御基板９１における制御状態も同様に復元される。
【０１６２】
遊技状態を電源断時の状態に復帰させると、この実施の形態では、ＣＰＵ５６は、前回の電源断時の割込許可／禁止状態を復帰させるため、バックアップＲＡＭに保存されていたパリティフラグの値を確認する（ステップＳ５５）。パリティフラグがクリアであれば、割込許可設定を行う（ステップＳ５６）。一方、パリティフラグがオンであれば、そのまま（ステップＳ１ａで設定された割込禁止状態のまま）遊技状態復旧処理を終える。
【０１６３】
なお、ここでは、遊技状態復旧処理が終了するとメイン処理にリターンするように遊技状態復旧処理プログラムが構成されているが、電力供給停止時処理において保存されているスタックポインタが指すスタックエリア（バックアップＲＡＭ領域にある）に記憶されているアドレス（電源断時のＮＭＩ割込発生時に実行されていたアドレス）に戻るようにしてもよい。
【０１６４】
上述したように、初期設定処理を開始したあと、復旧処理を終える前まで、または初期化処理を終える前までの間は、割込禁止状態とする構成としたことで、割込みにより処理が中断されることを防止することができるため、初期設定、バックアップデータ記憶領域の内容に応じて行われる電源断時の状態に復旧させるか否かの判断、および復旧処理（または初期化処理）を確実に完了させることができる。なお、上記のように復旧処理を終える前まで割込禁止状態とする構成とした場合であっても、電源断時の割込禁止／許可状態をパリティフラグによりバックアップしているため、復旧処理において電源断時の割込禁止／許可状態を確実に復旧させることができる。
【０１６５】
なお、上記の実施の形態では、遊技制御手段において、データ保存処理および復旧処理が行われる場合について説明したが、払出制御手段、音声制御手段、ランプ制御手段および表示制御手段におけるＲＡＭの一部も電源バックアップされ、払出制御手段、表示制御手段、音制御手段およびランプ制御手段も、上述したような処理を行ってもよい。ただし、払出制御手段、表示制御手段、音制御手段およびランプ制御手段は、復旧時にコマンド送出処理を行う必要はない。
【０１６６】
図２８は、払出制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、払出制御コマンドは２バイト構成であり、１バイト目はＭＯＤＥ（コマンドの分類）を表し、２バイト目はＥＸＴ（コマンドの種類）を表す。なお、図２８に示されたコマンド形態は一例であって他のコマンド形態を用いてもよい。
【０１６７】
図２９は、払出制御コマンドの内容の一例を示す説明図である。図２９に示された例において、コマンドＦＦ００（Ｈ）は、払出可能状態を指定する払出制御コマンドである。コマンドＦＦ０１（Ｈ）は、払出停止状態を指定する払出制御コマンドである。また、コマンドＦ０ＸＸ（Ｈ）は、賞球個数を指定する払出制御コマンドである。２バイト目の「ＸＸ」が払出個数を示す。
【０１６８】
払出制御手段は、主基板３１の遊技制御手段からＦＦ０１（Ｈ）の払出制御コマンドを受信すると賞球払出および球貸しを停止する状態となり、ＦＦ００（Ｈ）の払出制御コマンドを受信すると賞球払出および球貸しができる状態になる。また、賞球個数を指定する払出制御コマンドを受信すると、受信したコマンドで指定された個数に応じた賞球払出制御を行う。
【０１６９】
図３０は、払出制御コマンドの送出形態の一例を示すタイミング図である。この実施の形態では、払出制御コマンドは２バイト構成であり、例えば、図３０に示されるように、払出制御信号の１バイト目および２バイト目が出力されているときに、それぞれＩＮＴ信号がオン（この例ではローレベル）になる。ＩＮＴ信号のオン期間は例えば１μｓ以上であり、１バイト目と２バイト目との間には例えば１０μｓ以上の期間があけられる。なお、払出制御コマンドは、１バイト構成としてもよい。
【０１７０】
なお、払出制御コマンドは、払出制御手段が認識可能に１回だけ送出される。認識可能とは、この例では、ＩＮＴ信号がオン状態になることであり、認識可能に１回だけ送出されるとは、この例では、払出制御信号の１バイト目および２バイト目のそれぞれに応じてＩＮＴ信号が１回だけオン状態になることである。
【０１７１】
なお、図３１に示すように、払出制御コマンドを１バイト構成としてもよい。その場合、８ビットの払出制御信号ＣＤ〜ＣＤ７によって払出制御コマンドが出力される。そして、払出制御信号が出力されているときに、ＩＮＴ信号がオン（この例ではローレベル）になる。ＩＮＴ信号のオン期間は例えば１μｓ以上である。払出制御手段は、ＩＮＴ信号に応じた割込処理によって払出制御信号ＣＤ〜ＣＤ７を入力する。
【０１７２】
次に、遊技制御手段以外の電気部品制御手段においてデータ保存や出力ポートのクリアおよび復旧処理が行われる場合の例として、払出制御手段においてデータ保存、出力ポートのクリア、および復旧が行われる場合について説明する。
図３２は、払出制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図３２に示すように、第１の電源監視回路（第１の電源監視手段）からの電圧低下信号が、バッファ回路９６０を介して払出制御用ＣＰＵ３７１のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。第１の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。この実施の形態では、ＶＳＬの電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。ＶＳＬは、遊技機で使用される直流電圧のうちで最大のものであり、この例では＋３０Ｖである。従って、払出制御用ＣＰＵ３７１は、割込処理によって電源断の発生を確認することができる
【０１７３】
払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ２端子には、主基板３１からのＩＮＴ信号が接続されている。ＣＬＫ／ＴＲＧ２端子にクロック信号が入力されると、払出制御用ＣＰＵ３７１に内蔵されているタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値がダウンカウントされる。そして、レジスタ値が０になると割込が発生する。従って、タイマカウンタレジスタＣＬＫ／ＴＲＧ２の初期値を「１」に設定しておけば、ＩＮＴ信号の入力に応じて割込が発生することになる。
【０１７４】
払出制御基板３７には、システムリセット回路９７５も搭載されているが、この実施の形態では、システムリセット回路９７５は、第２の電源監視回路（第２の電源監視手段）も兼ねている。すなわち、リセットＩＣ９７６は、電源投入時に、外付けのコンデンサに容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。また、リセットＩＣ９７６は、電源基板９１０に搭載されている第１の電源監視回路が監視する電源電圧と等しい電源電圧であるＶＳＬの電源電圧を監視して電圧値が所定値（例えば＋９Ｖ）以下になるとローレベルの電圧低下信号を発生する。従って、電源断時には、リセットＩＣ９７６からの電圧低下信号がローレベルになることによって払出制御用ＣＰＵ３７１がシステムリセットされる。なお、図３２に示すように、電圧低下信号はリセット信号と同じ出力信号である。
【０１７５】
リセットＩＣ９７６が電源断を検知するための所定値は、通常時の電圧より低いが、払出制御用ＣＰＵ３７１が暫くの間動作しうる程度の電圧である。また、リセットＩＣ９７６が、払出制御用ＣＰＵ３７１が必要とする電圧（この例では＋５Ｖ）よりも高い電圧を監視するように構成されているので、払出制御用ＣＰＵ３７１が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。
【０１７６】
＋５Ｖ電源から電力が供給されていない間、払出制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路９７５からリセット信号が発せられるので、払出制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【０１７７】
以上のように、この実施の形態では、電源基板９１０に搭載されている第１の電源監視回路が、遊技機で使用される直流電圧のうちで最も高い電源ＶＳＬの電圧を監視して、その電源の電圧が所定値を下回ったら電圧低下信号（電源断検出信号）を発生する。電源断検出信号が出力されるタイミングでは、ＩＣ駆動電圧は、まだ各種回路素子を十分駆動できる電圧値になっている。従って、ＩＣ駆動電圧で動作する払出制御基板３７の払出制御用ＣＰＵ３７１が所定の電力供給停止時処理を行うための動作時間が確保されている。
【０１７８】
なお、ここでも、第１の電源監視回路は、遊技機で使用される直流電圧のうちで最も高い電源ＶＳＬの電圧を監視することになるが、電源断検出信号を発生するタイミングが、ＩＣ駆動電圧で動作する電気部品制御手段が所定の電力供給停止時処理を行うための動作時間が確保されるようなタイミングであれば、監視対象電圧は、最も高い電源ＶＳＬの電圧でなくてもよい。すなわち、少なくともＩＣ駆動電圧よりも高い電圧を監視すれば、電気部品制御手段が所定の電力供給停止時処理を行うための動作時間が確保されるようなタイミングで電源断検出信号を発生することができる。
【０１７９】
その場合、上述したように、監視対象電圧は、賞球カウントスイッチ３０１Ａ等の遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源断時のスイッチオン誤検出の防止も期待できる電圧であることが好ましい。すなわち、スイッチに供給される電圧（スイッチ電圧）である＋１２Ｖ電源電圧が落ち始める以前の段階で、電圧低下を検出できることが好ましい。よって、少なくともスイッチ電圧よりも高い電圧を監視することが好ましい。
【０１８０】
なお、図３２に示された構成では、システムリセット回路９７５は、電源投入時に、コンデンサの容量で決まる期間のローレベルを出力し、その後ハイレベルを出力する。すなわち、リセット解除タイミングは１回だけである。しかし、図６に示された主基板３１の場合と同様に、複数回のリセット解除タイミングが発生するような回路構成を用いてもよい。
【０１８１】
図３３は、払出制御用ＣＰＵ３７１のメイン処理を示すフローチャートである。メイン処理では、払出制御用ＣＰＵ３７１は、まず、必要な初期設定を行う（ステップＳ７０１）。
【０１８２】
図３４は、ステップＳ７０１の初期設定処理を示すフローチャートである。初期設定処理において、払出制御用ＣＰＵ３７１は、まず、割込禁止に設定する（ステップＳ７０１ａ）。次に、払出制御用ＣＰＵ３７１は、割込モードを割込モード２に設定し（ステップＳ７０１ｂ）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ７０１ｃ）。また、払出制御用ＣＰＵ３７１は、内蔵デバイスレジスタの初期化（ステップＳ７０１ｄ）、ＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の初期化（ステップＳ７０１ｅ）を行ったあと、ＲＡＭをアクセス可能状態に設定する（ステップＳ７０１ｆ）。
【０１８３】
この実施の形態では、タイマ／カウンタ割込としてＣＨ２，ＣＨ３のカウントアップにもとづく割込を使用する。ＣＨ２のカウントアップにもとづく割込は、上述したタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が「０」になったときに発生する割込である。従って、ステップＳ７０１ｅにおいて、タイマカウンタレジスタＣＬＫ／ＴＲＧ２に初期値「１」が設定される。また、ＣＨ３のカウントアップにもとづく割込は、ＣＰＵの内部クロックをカウントダウンしてレジスタ値が「０」になったら発生する割込であり、後述する２ｍｓタイマ割込として用いられる。具体的には、ＣＨ３のレジスタ値はシステムクロックの１／２５６周期で減算される。ステップＳ７０１ｅにおいて、ＣＨ３のレジスタには、初期値として２ｍｓに相当する値が設定される。なお、ＣＨ２に関する割込番地は００７４Ｈであり、ＣＨ３に関する割込番地は００７６Ｈである。
【０１８４】
そして、払出制御用ＣＰＵ３７１は、払出制御用のバックアップＲＡＭ領域にバックアップデータが存在しているか否かの確認を行う（ステップＳ７０２）。すなわち、例えばバックアップＲＡＭ領域に形成されている後述する総合個数記憶または貸し球個数記憶（図３７参照）を確認して、未払出の賞球個数および貸し球個数に関するバックアップデータがないかどうか確認する。不測の電源断が生じた場合には、多くの場合何らかのデータがバックアップＲＡＭ領域に保存されており、バックアップＲＡＭ領域のデータは保存されていたはずであるから、後に復旧した場合の確認結果の多くはバックアップデータありとなる。バックアップデータなしという確認結果であれば、前回の電源オフ時に未払出の遊技球がなかったことになり、内部状態を電源断時の状態に戻す必要がないので、停電復旧時でない電源投入時に実行される初期化処理を実行する（ステップＳ７０２，Ｓ７０３）。なお、本例では、バックアップＲＡＭ領域にバックアップデータが存在しているか否かは、電源断時にバックアップＲＡＭ領域に設定されるバックアップフラグによって確認する。
【０１８５】
バックアップＲＡＭ領域にバックアップデータが存在している場合には、この実施の形態では、払出制御用ＣＰＵ３７１は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ７０４）。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する（ステップＳ７０５，Ｓ７０３）。
【０１８６】
チェック結果が正常であれば、払出制御用ＣＰＵ３７１は、内部状態を電源断時の状態に戻すための払出状態復旧処理を行う（ステップＳ７０６）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の指すアドレスに復帰する（ステップＳ７０７）。
【０１８７】
通常の初期化処理の実行（ステップＳ７０３）を終えると、払出制御用ＣＰＵ３７１により実行されるメイン処理は、タイマ割込フラグの監視（ステップＳ７０８）の確認が行われるループ処理に移行する。
【０１８８】
なお、この実施の形態では、ステップＳ７０２でバックアップデータの有無を確認したあと、バックアップデータが存在する場合にステップＳ７０４でバックアップ領域のチェックを行うようにしていたが、逆に、バックアップ領域のチェック結果が正常であったことを確認したあと、バックアップデータの有無の確認を行うようにしてもよい。また、バックアップデータの有無の確認、またはバックアップ領域のチェックの何れか一方の確認を行うことで、停電復旧処理を実行するか否か判断するよう構成してもよい。
【０１８９】
また、例えば停電復旧処理を実行するか否か判断する場合のパリティチェック（ステップＳ７０４）の際などに、すなわち、遊技状態を復旧するか否か判断する際に、保存されていたＲＡＭデータにおける払出遊技球数データ等によって、遊技機が払出待機状態（払出途中でない状態）であることが確認されたら、払出状態復旧処理を行わずに初期化処理を実行するようにしてもよい。
【０１９０】
通常の初期化処理では、図３５に示すように、レジスタおよびＲＡＭのクリア処理（ステップＳ９０１）が行われ、所定の初期値の設定が行われる（ステップＳ９０２）。そして、初期設定処理（ステップＳ７０１ａ）において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ９０３）。
【０１９１】
この実施の形態では、払出制御用ＣＰＵ３７１の内部タイマ（ＣＨ３）が繰り返しタイマ割込を発生するように設定される。また、繰り返し周期は２ｍｓに設定される。そして、図３６に示すように、タイマ割込が発生すると、払出制御用ＣＰＵ３７１は、タイマ割込フラグをセットする（ステップＳ７１１）。なお、２ｍｓタイマ割込処理において、必要ならば、ＣＨ３のレジスタに対して初期値再設定が行われる。
【０１９２】
払出制御用ＣＰＵ３７１は、ステップＳ７０８において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ７０９）、払出制御処理を実行する（ステップＳ７１０）。以上の制御によって、この実施の形態では、払出制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、払出制御処理はメイン処理において実行されるが、タイマ割込処理で払出制御処理を実行してもよい。
【０１９３】
払出制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認するだけで、通常の初期設定処理を行うのか払出中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出の遊技球について払出処理再開を行うことができる。
【０１９４】
また、本例では、払出制御用ＣＰＵ３７１も、主基板３１のＣＰＵ５６と同様に、パリティチェックコードによって記憶内容保存の確実化を図っている。
【０１９５】
図３７は、払出制御用ＣＰＵ３７１が内蔵するＲＡＭの使用例を示す説明図である。この例では、バックアップＲＡＭ領域に総合個数記憶（例えば２バイト）および貸し球個数記憶が形成されている。総合個数記憶は、主基板３１の側から指示された払出個数の総数を記憶するものである。貸し球個数記憶は、未払出の球貸し個数を記憶するものである。
【０１９６】
図３８は、割込処理による払出制御コマンド受信処理を示すフローチャートである。主基板３１からの払出制御用のＩＮＴ信号は払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ２端子に入力されている。よって、主基板３１からのＩＮＴ信号がオン状態になると、払出制御用ＣＰＵ３７１に割込がかかり、図３８に示す払出制御コマンドの受信処理が開始される。この実施の形態では、受信した払出制御コマンドを格納するための１２バイトの確定コマンドバッファ領域が設けられている。そして、受信した払出制御コマンドの格納位置を示すためにコマンド受信個数カウンタが用いられる。なお、払出制御コマンドは、２バイト構成であるから、実質的には６個の払出制御コマンドを確定コマンドバッファ領域に格納可能である。
【０１９７】
払出制御コマンドの受信処理において、払出制御用ＣＰＵ３７１は、まず、払出制御コマンドデータの入力に割り当てられている入力ポート３７２ａからデータを読み込む（ステップＳ８５１）。そして、２バイト構成の払出制御コマンドのうちの１バイト目であるか否か確認する（ステップＳ８５２）。１バイト目であるか否かは、受信したコマンドの先頭ビットが「１」であるか否かで確認できる。先頭ビットが「１」であるのは、２バイト構成である払出制御コマンドのうちのＭＯＤＥバイト（１バイト目）のはずである（図２８参照）。先頭ビットが「１」であれば、有効な１バイト目を受信したとして、受信したコマンドを確定コマンドバッファ領域におけるコマンド受信個数カウンタが示す確定コマンドバッファに格納する（ステップＳ８５３）。
【０１９８】
払出制御コマンドのうちの１バイト目でなければ、１バイト目を既に受信したか否か確認する（ステップＳ８５４）。既に受信したか否かは、受信バッファ（ステップＳ８５３における確定コマンドバッファ）に有効なデータが設定されているか否かで確認できる。
【０１９９】
１バイト目を既に受信している場合には、受信した１バイトのうちの先頭ビットが「０」であるか否か確認する。そして、先頭ビットが「０」であれば、有効な２バイト目を受信したとして、受信したコマンドを、確定コマンドバッファ領域におけるコマンド受信個数カウンタ＋１が示す確定コマンドバッファに格納する（ステップＳ８５５）。先頭ビットが「０」であるのは、２バイト構成である払出制御コマンドのうちのＥＸＴバイト（２バイト目）のはずである（図２８参照）。なお、図示はしないが、ステップＳ８５４のＹのあとの確認で、受信した１バイトのうちの先頭ビットが「０」でなければ、処理を終了する。
【０２００】
ステップＳ８５５において、２バイト目のコマンドデータを格納すると、コマンド受信個数カウンタに２を加算する（ステップＳ８５６）。そして、コマンド受信カウンタが１２以上であるか否か確認し（ステップＳ８５７）、１２以上であればコマンド受信個数カウンタをクリアする（ステップＳ８５８）。
【０２０１】
図３９は、ステップＳ７１０の払出制御処理を示すフローチャートである。払出制御処理において、払出制御用ＣＰＵ３７１は、まず、中継基板７２を介して入力ポート３７２ｂに入力される賞球カウントスイッチ３０１Ａ、球貸しカウントスイッチ３０１Ｂがオンしたか否かを判定する（スイッチ処理：ステップＳ７５１）。
【０２０２】
次に、払出制御用ＣＰＵ３７１は、センサ（例えば、払出モータ２８９の回転数を検出するモータ位置センサ）からの信号入力状態を確認してセンサの状態判定などを行う（入力判定処理：ステップＳ７５２）。払出制御用ＣＰＵ３７１は、さらに、受信した払出制御コマンドを解析し、解析結果に応じた処理を実行する（コマンド解析実行処理：ステップＳ７５３）。
【０２０３】
次いで、払出制御用ＣＰＵ３７１は、主基板３１より受信した払出停止指示コマンドに応じて払出停止状態に設定し、あるいは受信した払出開始指示コマンドに応じて払出停止状態の解除を行う（ステップＳ７５４）。また、プリペイドカードユニット制御処理を行う（ステップＳ７５５）。
【０２０４】
また、払出制御用ＣＰＵ３７１は、球貸し要求に応じて貸し球を払い出す制御を行う（ステップＳ７５６）。さらに、払出制御用ＣＰＵ３７１は、総合個数記憶に格納された個数の賞球を払い出す賞球制御処理を行う（ステップＳ７５７）。そして、払出制御用ＣＰＵ３７１は、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に向けて駆動信号を出力し、ステップＳ７５６の球貸し制御処理またはステップＳ７５７の賞球制御処理で設定された回転数分払出モータ２８９を回転させる払出モータ制御処理を行う（ステップＳ７５８）。
【０２０５】
なお、この実施の形態では、払出モータ２８９としてステッピングモータが用いられ、払出モータ２８９を制御するために１−２相励磁方式が用いられる。従って、具体的には、払出モータ制御処理において、８種類の励磁パターンデータが繰り返し払出モータ２８９に出力される。また、この実施の形態では、各励磁パターンデータが４ｍｓずつ出力される。
【０２０６】
次いで、エラー検出処理が行われ、その結果に応じてエラー表示ＬＥＤ３７４に所定の表示を行う（エラー処理：ステップＳ７５９）。検出されるエラーとして、例えば、次の８種類がある。
【０２０７】
賞球経路エラー：賞球払出動作終了したとき、または払出モータ２８９が１回転したときに賞球カウントスイッチ３０１Ａが１個も遊技球の通過を検出しなかったとき。エラー表示ＬＥＤ３７４に「０」が表示される。
【０２０８】
球貸し経路エラー：球貸しの払出動作終了したとき、または払出モータ２８９が１回転したときに球貸しカウントスイッチ３０１Ｂが１個も遊技球の通過を検出しなかったとき。エラー表示ＬＥＤ３７４に「１」が表示される。
【０２０９】
賞球カウントスイッチ球詰まりエラー：賞球カウントスイッチ３０１Ａが０．５秒以上オンを検出したとき。エラー表示ＬＥＤ３７４に「２」が表示される。
【０２１０】
球貸しカウントスイッチ球詰まりエラー：球貸しカウントスイッチ３０１Ｂが０．５秒以上オンを検出したとき。エラー表示ＬＥＤ３７４に「３」が表示される。
【０２１１】
払出モータ球噛みエラー：払出モータ２８９が正常に回転しないとき。具体的には、払出モータ位置センサのオンが所定期間以上継続したり、オフが所定期間以上継続した場合。エラー表示ＬＥＤ３７４に「４」が表示される。なお、払出モータ球噛みエラーが生じた場合には、払出制御用ＣＰＵ３７１は、５０ｍｓの基準励磁相の出力を行った後、１−２相励磁の励磁パターンデータのうちの４種類の励磁パターンデータを８ｍｓ毎に出力することによる払出モータ２８９の逆回転と正回転を繰り返す。
【０２１２】
プリペイドカードユニット未接続エラー：ＶＬ信号のオフが検出されたとき。エラー表示ＬＥＤ３７４に「５」が表示される。
【０２１３】
プリペイドカードユニット通信エラー：規定のタイミング以外でプリペイドカードユニット５０から信号出力されたことを検出したとき。エラー表示ＬＥＤ３７４に「６」が表示される。
【０２１４】
払出停止状態：主基板３１から払出停止を示す払出制御コマンドを受信したとき。エラー表示ＬＥＤ３７４に「７」が表示される。なお、主基板３１から払出開始を示す払出制御コマンドを受信したときには、その時点から２００２ｍｓ後に、払出停止状態から払出可能状態に復帰する。
【０２１５】
さらに、外部接続端子（図示せず）から出力する情報信号を制御する処理を行う（出力処理：ステップＳ７６０）。なお、情報信号は、貸し球の払出一単位（例えば２５個）ごとに所定時間オンとなり、続いて所定時間オフを出力する信号である。
【０２１６】
図４０は、ステップＳ７５１のスイッチ処理の一例を示すフローチャートである。スイッチ処理において、払出制御用ＣＰＵ３７１は、賞球カウントスイッチ３０１Ａがオン状態を示しているか否か確認する（ステップＳ７５１ａ）。オン状態を示していれば、払出制御用ＣＰＵ３７１は、賞球カウントスイッチオンカウンタを＋１する（ステップＳ７５１ｂ）。賞球カウントスイッチオンカウンタは、賞球カウントスイッチ３０１Ａのオン状態を検出した回数を計数するためのカウンタである。
【０２１７】
そして、賞球カウントスイッチオンカウンタの値をチェックし（ステップＳ７５１ｃ）、その値が２になっていれば、一個の賞球の払出が行われたと判断する。一個の賞球の払出が行われたと判断した場合には、払出制御用ＣＰＵ３７１は、賞球未払出カウンタ（総合個数記憶に格納されている賞球数）を−１する（ステップＳ７５１ｄ）。
【０２１８】
ステップＳ７５１ａにおいて賞球カウントスイッチ３０１Ａがオン状態でないことが確認されると、払出制御用ＣＰＵ３７１は、賞球カウントスイッチオンカウンタをクリアする（ステップＳ７５１ｅ）。そして、この実施の形態では、球貸しカウントスイッチ３０１Ｂがオン状態を示しているか否か確認する（ステップＳ７５１ｆ）。オン状態を示していれば、払出制御用ＣＰＵ３７１は、球貸しカウントスイッチオンカウンタを＋１する（ステップＳ７５１ｇ）。球貸しカウントスイッチオンカウンタは、球貸しカウントスイッチ３０１Ｂのオン状態を検出した回数を計数するためのカウンタである。
【０２１９】
そして、球貸しカウントスイッチオンカウンタの値をチェックし（ステップＳ７５１ｈ）、その値が２になっていれば、一個の貸し球の払出が行われたと判断する。一個の貸し球の払出が行われたと判断した場合には、払出制御用ＣＰＵ３７１は、貸し球未払出個数カウンタ（貸し球個数記憶に格納されている貸し球数）を−１する（ステップＳ７５１ｉ）。
【０２２０】
ステップＳ７５１ｆにおいて球貸しカウントスイッチ３０１Ｂがオン状態でないことが確認されると、払出制御用ＣＰＵ３７１は、球貸しカウントスイッチオンカウンタをクリアする（ステップＳ７５１ｊ）。
【０２２１】
図４１は、ステップＳ７５３のコマンド解析実行処理の一例を示すフローチャートである。コマンド解析実行処理において、払出制御用ＣＰＵ３７１は、確定コマンドバッファ領域中に受信コマンドがあるか否かの確認を行う（ステップＳ７５３ａ）。受信コマンドがあれば、受信した払出制御コマンドが払出個数指示コマンドであるか否かの確認を行う（ステップＳ７５３ｂ）。なお、確定コマンドバッファ領域中に複数の受信コマンドがある場合には、受信した払出制御コマンドが払出個数指示コマンドであるか否かの確認は、最も前に受信された受信された受信コマンドについて行われる。
【０２２２】
受信した払出制御コマンドが払出個数指示コマンドであれば、払出個数指示コマンドで指示された個数を総合個数記憶に加算する（ステップＳ７５３ｃ）。すなわち、払出制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６から送られた払出個数指示コマンドに含まれる賞球数をバックアップＲＡＭ領域（総合個数記憶）に記憶する。
【０２２３】
なお、払出制御用ＣＰＵ３７１は、必要ならば、コマンド受信個数カウンタの減算や確定コマンドバッファ領域における受信コマンドシフト処理を行う。
【０２２４】
図４２は、ステップＳ７５４の払出停止状態設定処理の一例を示すフローチャートである。払出停止状態設定処理において、払出制御用ＣＰＵ３７１は、確定コマンドバッファ領域中に受信コマンドがあるか否かの確認を行う（ステップＳ７５４ａ）。確定コマンドバッファ領域中に受信コマンドがあれば、受信した払出制御コマンドが払出停止指示コマンドであるか否かの確認を行う（ステップＳ７５４ｂ）。払出停止指示コマンドであれば、払出制御用ＣＰＵ３７１は、払出停止状態に設定する（ステップＳ７５４ｃ）。
【０２２５】
ステップＳ７５４ｂで受信コマンドが払出停止指示コマンドでないことを確認すると、受信した払出制御コマンドが払出開始指示コマンドであるか否かの確認を行う（ステップＳ７５４ｄ）。払出開始指示コマンドであれば、払出停止状態を解除する（ステップＳ７５４ｅ）。
【０２２６】
図４３は、ステップＳ７５５のプリペイドカードユニット制御処理の一例を示すフローチャートである。プリペイドカードユニット制御処理において、払出制御用ＣＰＵ３７１は、カードユニット制御用マイクロコンピュータより入力されるＶＬ信号を検知したか否かを確認する（ステップＳ７５５ａ）。ＶＬ信号を検知していなければ、ＶＬ信号非検知カウンタを＋１する（ステップＳ７５５ｂ）。また、払出制御用ＣＰＵ３７１は、ＶＬ信号非検知カウンタの値が本例では１２５であるか否か確認する（ステップＳ７５５ｃ）。ＶＬ信号非検知カウンタの値が１２５であれば、払出制御用ＣＰＵ３７１は、発射制御基板９１への発射制御信号出力を停止して、駆動モータ９４を停止させる（ステップＳ７５５ｄ）。
【０２２７】
以上の処理によって、１２５回（２ｍｓ×１２５＝２５０ｍｓ）継続してＶＬ信号のオフが検出されたら、球発射禁止状態に設定される。
【０２２８】
ステップＳ７５５ａにおいてＶＬ信号を検知していれば、払出制御用ＣＰＵ３７１は、ＶＬ信号非検知カウンタをクリアする（ステップＳ７５５ｅ）。そして、払出制御用ＣＰＵ３７１は、発射制御信号出力を停止していれば（ステップＳ７５５ｆ）、発射制御基板９１への発射制御信号出力を開始して駆動モータ９４を動作可能状態にする（ステップＳ７５５ｇ）。
【０２２９】
図４４および図４５は、ステップＳ７５６の球貸し制御処理の一例を示すフローチャートである。なお、この例では、連続的な払出数の最大値を貸し球の一単位（本例では２５個）としているが、他の数であっても良い。
【０２３０】
球貸し制御処理において、払出制御用ＣＰＵ３７１は、貸し球払出中であるか否かの確認を行い（ステップＳ５１１）、貸し球払出中であれば図４５に示す球貸し中の処理に移行する。なお、この確認は、後述する球貸し処理中フラグの状態により判断される。貸し球払出中でなければ、賞球の払出中であるか否かの確認をする（ステップＳ５１２）。この確認は、後述する賞球処理中フラグの状態により判断される。
【０２３１】
貸し球払出中でも賞球払出中でもなければ、払出制御用ＣＰＵ３７１は、カードユニット５０から球貸し要求があったか否かを確認し（ステップＳ５１３）、要求があれば、球貸し処理中フラグをオンするとともに（ステップＳ５１４）、２５（球貸し一単位数：ここでは１００円分）をバックアップＲＡＭ領域の貸し球個数記憶に設定する（ステップＳ５１５）。そして、払出制御用ＣＰＵ３７１は、ＥＸＳ信号をオンする（ステップＳ５１６）。そして、球払出装置９７の下方の球振分部材３１１を球貸し側に設定するために振分用ソレノイド３１０を駆動する（ステップＳ５１７）。また、払出モータ２８９をオンして（ステップＳ５１８）、図４５に示す球貸し中の処理に移行する。
【０２３２】
なお、払出モータ２８９をオンするのは、厳密には、カードユニット５０が受付を認識したことを示すためにＢＲＱ信号をＯＦＦとしてからである。なお、球貸し処理中フラグはバックアップＲＡＭ領域に設定される。
【０２３３】
図４５は、払出制御用ＣＰＵ３７１による払出制御処理における球貸し中の処理を示すフローチャートである。球貸し処理では、払出モータ２８９がオンしていなければオンする。なお、この実施の形態では、ステップＳ７５１のスイッチ処理で、球貸しカウントスイッチ３０１Ｂの検出出力による遊技球の払出がなされたか否かの確認を行うため、球貸し制御処理では貸し球個数記憶の減算などは行われない。球貸し制御処理において、払出制御用ＣＰＵ３７１は、貸し球通過待ち時間中であるか否かの確認を行う（ステップＳ５１９）。貸し球通過待ち時間中でなければ、貸し球の払出を行い（ステップＳ５２０）、払出モータ２８９の駆動を終了すべきか（一単位の払出動作が終了したか）否かの確認を行う（ステップＳ５２１）。具体的には、所定個数の払出に対応した回転が完了したか否かを確認する。所定個数の払出に対応した回転は、払出モータ位置センサの出力によって監視される。所定個数の払出に対応した回転が完了した場合には、払出制御用ＣＰＵ３７１は、払出モータ２８９の駆動を停止し（ステップＳ５２２）、貸し球通過待ち時間の設定を行う（ステップＳ５２３）。
【０２３４】
なお、ステップＳ５２０の球貸し処理では、払出モータ位置センサのオンとオフとがタイマ監視されるが、所定時間以上のオン状態またはオフ状態が継続したら、払出制御用ＣＰＵ３７１は、払出モータ球噛みエラーが生じたと判断する。
【０２３５】
ステップＳ５１９で貸し球通過待ち時間中であれば、払出制御用ＣＰＵ３７１は、貸し球通過待ち時間が終了したか否かの確認を行う（ステップＳ５２４）。貸し球通過待ち時間は、最後の払出球が払出モータ２８９によって払い出されてから球貸しカウントスイッチ３０１Ｂを通過するまでの時間である。貸し球通過待ち時間の終了を確認すると、一単位の貸し球は全て払い出された状態であるので、カードユニット５０に対して次の球貸し要求の受付が可能になったことを示すためにＥＸＳ信号をオフにする（ステップＳ５２４）。また、振分ソレノイドをオフするとともに（ステップＳ５２５）、払出モータ２８９をオフして（ステップＳ５２６）、さらに球貸し処理中フラグをオフする（ステップＳ５２７）。なお、貸し玉通過待ち時間が経過するまでに最後の払出球が球貸しカウントスイッチ３０１Ｂを通過しなかった場合には、球貸し経路エラーとされる。また、この実施の形態では、賞球も球貸しも同じ払出装置で行われる。
【０２３６】
なお、球貸し要求の受付を示すＥＸＳ信号をオフにした後、所定期間内に再び球貸し要求信号であるＢＲＱ信号がオンしたら、振分ソレノイドおよび払出モータをオフせずに球貸し処理を続行するようにしてもよい。すなわち、所定単位（この例では１００円単位）毎に球貸し処理を行うのではなく、球貸し処理を連続して実行するように構成することもできる。
【０２３７】
貸し球個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、払出制御用ＣＰＵ３７１は、貸し球個数記憶の内容にもとづいて球貸し処理を継続することができる。
【０２３８】
図４６および図４７は、ステップＳ７５７の賞球制御処理の一例を示すフローチャートである。なお、この例では、連続的な払出数の最大値を貸し球の一単位と同数（本例では２５個）としているが、他の数であっても良い。
【０２３９】
賞球制御処理において、払出制御用ＣＰＵ３７１は、貸し球払出中であるか否かの確認を行う（ステップＳ５３１）。なお、この確認は、球貸し処理中フラグの状態により判断される。貸し球払出中でなければ賞球の払出中であるか否か確認し（ステップＳ５３２）、賞球の払出中であれば図４７に示す賞球中の処理に移行する。この確認は、後述する賞球処理中フラグの状態により判断される。
【０２４０】
貸し球払出中でも賞球払出中でもなければ、払出制御用ＣＰＵ３７１は、カードユニット５０からの球貸し準備要求があるか否かの確認を行う（ステップＳ５３３）。なお、この確認は、払出制御用ＣＰＵ３７１により、カードユニット５０から入力されるＢＲＤＹ信号のオン（要求あり）またはオフ（要求なし）を確認することにより行われる。
【０２４１】
カードユニット５０からの球貸し準備要求がなければ、払出制御用ＣＰＵ３７１は、総合個数記憶に格納されている賞球数（未払出の賞球数）が０でないか否かの確認を行う（ステップＳ５３４）。総合個数記憶に格納されている賞球数が０でなければ、賞球制御用ＣＰＵ３７１は、賞球処理中フラグをオンし（ステップＳ５３５）、総合個数記憶の値が本例では２５以上であるか否かの確認を行う（ステップＳ５３６）。なお、賞球処理中フラグは、バックアップＲＡＭ領域に設定される。
【０２４２】
総合個数記憶に格納されている賞球数が２５以上であると、払出制御用ＣＰＵ３７１は、２５個分の遊技球を払い出すまで払出モータ２８９を回転させるよう駆動信号出力するために、２５個払出動作の設定を行う（ステップＳ５３７）。一方、総合個数記憶に格納されている賞球数が２５以上でなければ、払出制御用ＣＰＵ３７１は、総合個数記憶に格納されている全ての遊技球を払い出すまで払出モータ２８９を回転させるよう駆動信号出力するために、全個数払出動作の設定を行う（ステップＳ５３８）。そして、ステップＳ５３７またはステップＳ５３８での設定に従って払出モータ２８９をオンする（ステップＳ５３８）。なお、振分ソレノイドはオフ状態であるため、球払出装置９７の下方の球振分部材は賞球側に設定されている。そして、図４７に示す賞球制御処理における賞球払出中の処理に移行する。
【０２４３】
図４７は、払出制御用ＣＰＵ３７１による払出制御処理における賞球中の処理の一例を示すフローチャートである。賞球制御処理では、払出モータ２８９がオンしていなければオンする。なお、この実施の形態では、ステップＳ７５１のスイッチ処理で、賞球カウントスイッチ３０１Ａの検出出力による遊技球の払出がなされたか否かの確認を行うため、賞球制御処理では総合個数記憶の減算などは行われない。賞球中の処理において、払出制御用ＣＰＵ３７１は、賞球通過待ち時間中であるか否かの確認を行う（ステップＳ５４０）。賞球通過待ち時間中でなければ、賞球払出を行い（ステップＳ５４１）、払出モータ２８９の駆動を終了すべきか（本例では２５個または２５個未満の所定の個数の払出動作が終了したか）否かの確認を行う（ステップＳ５４２）。具体的には、所定個数の払出に対応した回転が完了したか否かを確認する。所定個数の払出に対応した回転は、払出モータ位置センサの出力によって監視される。所定個数の払出に対応した回転が完了した場合には、払出制御用ＣＰＵ３７１は、払出モータ２８９の駆動を停止し（ステップＳ５４３）、賞球通過待ち時間の設定を行う（ステップＳ５４２）。賞球通過待ち時間は、最後の払出球が払出モータ２８９によって払い出されてから賞球カウントスイッチ３０１Ａを通過するまでの時間である。
【０２４４】
一方、ステップＳ５４０にて賞球通過待ち時間中であれば、払出制御用ＣＰＵ３７１は、賞球通過待ち時間が終了したか否かの確認を行う（ステップＳ５４４）。貸し球通過待ち時間の終了を確認すると、ステップＳ５３７またはステップＳ５３８で設定された賞球が全て払い出された状態であるので、払出モータ２８９をオフするとともに（ステップＳ５４５）、賞球処理中フラグをオフする（ステップＳ５４６）。なお、賞球通過待ち時間が経過するまでに最後の払出球が賞球カウントスイッチ３０１Ａを通過しなかった場合には、賞球経路エラーとされる。
【０２４５】
また、この実施の形態では、ステップＳ５１１、ステップＳ５３１の判断によって球貸しが賞球処理よりも優先されることになるが、賞球処理が球貸しに優先するようにしてもよい。
【０２４６】
総合個数記憶および貸し球個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、払出制御用ＣＰＵ３７１は、総合個数記憶の内容にもとづいて払出処理を継続することができる。
【０２４７】
なお、払出制御用ＣＰＵ３７１は、主基板３１から指示された賞球個数を賞球個数記憶で総数として管理したが、賞球数毎（例えば１５個、１０個、６個）に管理してもよい。例えば、賞球数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを＋１する。そして、個数カウンタに対応した賞球払出が行われると、その個数カウンタを−１する（この場合、払出制御処理にて減算処理を行うようにする）。その場合にも、各個数カウンタはバックアップＲＡＭ領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、払出制御用ＣＰＵ３７１は、各個数カウンタの内容にもとづいて賞球払出処理を継続することができる。
【０２４８】
図４８は、電源基板９１０の電源監視回路からの電圧低下信号にもとづくＮＭＩに応じて実行される停電発生ＮＭＩ処理の一例を示すフローチャートである。なお、この実施の形態では、ＮＭＩ割込番地は００６６Ｈである。停電発生ＮＭＩ処理において、払出制御用ＣＰＵ３７１は、まず、割込禁止フラグの内容をパリティフラグに格納する（ステップＳ８０１）。次いで、割込禁止に設定する（ステップＳ８０２）。停電発生ＮＭＩ処理では、本例では主基板３１において実行された処理と同様に、ＲＡＭ内容の保存を確実にするためのチェックサムの生成処理を行う。その処理中に他の割込処理が行われたのではチェックサムの生成処理が完了しないうちに払出制御用ＣＰＵ３７１が動作し得ない電圧にまで低下してしまうことがことも考えられるので、まず、他の割込が生じないような設定がなされる。なお、停電発生ＮＭＩ処理におけるステップＳ８０４〜Ｓ８１０は、電力供給停止時処理の一例である。
【０２４９】
なお、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ８０２の処理は不要である。
【０２５０】
次いで、払出制御用ＣＰＵ３７１は、バックアップフラグが既にセットされているか否か確認する（ステップＳ８０３）。バックアップフラグが既にセットされていれば、以後の処理を行わない。バックアップフラグがセットされていなければ、以下の電力供給停止時処理を実行する。すなわち、ステップＳ８０４からステップＳ８１０の処理を実行する。
【０２５１】
まず、各レジスタの内容をバックアップＲＡＭ領域に格納する（ステップＳ８０４）。その後、バックアップフラグをセットする（ステップＳ８０５）。そして、バックアップＲＡＭ領域のバックアップチェックデータ領域に適当な初期値を設定し（ステップＳ８０６）、初期値およびバックアップＲＡＭ領域のデータについて順次排他的論理和をとったあと反転し（ステップＳ８０７）、最終的な演算値をバックアップパリティデータ領域に設定する（ステップＳ８０８）。また、ＲＡＭアクセス禁止状態にする（ステップＳ８０９）。電源電圧が低下していくときには、各種信号線のレベルが不安定になってＲＡＭ内容が化ける可能性があるが、このようにＲＡＭアクセス禁止状態にしておけば、バックアップＲＡＭ内のデータが化けることはない。
【０２５２】
さらに、払出制御用ＣＰＵ３７１は、全ての出力ポート（この実施の形態では、出力ポート３７２ｃ，３７２ｇ，３７２ｅ、およびＩ／Ｏポート３７２ｆの出力ポート部分）に対してクリア信号を出力する。従って、全ての出力ポートは、クリア信号によりオフ状態とされる（ステップＳ８１０）。このように、電源断処理の際に出力ポートをクリアする構成としたことで、停止状態となる前に、例えば、駆動状態にある払出モータ２８９の作動を停止させることができるなど、各電気部品について作動を停止させた状態で電源断状態とすることができる。従って、払出制御基板３７により制御される各電気部品を適切な動作停止状態とすることができる。なお、出力ポートの一部をクリアする構成としてもよい。
【０２５３】
次いで、払出制御用ＣＰＵ３７１は、ループ処理にはいる。すなわち、何らの処理もしない状態になる。従って、図３２に示されたリセットＩＣ９７６からのシステムリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実に払出制御用ＣＰＵ３７１は動作停止する。その結果、上述したＲＡＭアクセス禁止の制御および動作停止制御によって、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するＲＡＭの内容破壊等を確実に防止することができる。
【０２５４】
なお、この実施の形態では、停電発生ＮＭＩ処理では最終部でプログラムをループ状態にしたが、ホールト（ＨＡＬＴ）命令を発行するように構成してもよい。
【０２５５】
また、レジスタの内容をＲＡＭ領域に格納した後にセットされるバックアップフラグは、上述したように、電源投入時において復旧すべきバックアップデータがあるか否か（停電からの復旧か否か）を判断する際に使用される。また、ステップＳ８０１からＳ８１０の処理は、払出制御用ＣＰＵ３７１がシステムリセット回路９７５からのシステムリセット信号を受ける前に完了する。換言すれば、システムリセット回路９７５からのシステムリセット信号を受ける前に完了するように、電圧監視回路の検出電圧の設定が行われている。
【０２５６】
この実施の形態では、電力供給停止時処理開始時に、バックアップフラグの確認が行われる。そして、バックアップフラグが既にセットされている場合には電力供給停止時処理を実行しない。上述したように、バックアップフラグは、必要なデータのバックアップが完了し、その後電力供給停止時処理が完了したことを示すフラグである。従って、例えば、リセット待ちのループ状態で何らかの原因で再度ＮＭＩが発生したとしても、電力供給停止時処理が重複して実行されてしまうようなことはない。
【０２５７】
ただし、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ８０３の判断は不要である。
【０２５８】
また、この実施の形態では、払出制御用ＣＰＵ３７１は、マスク不能外部割込端子（ＮＭＩ端子）を介して電源基板からのＮＭＩ割込信号（電源監視手段からのＮＭＩ割込信号）を検知したが、ＮＭＩ割込信号をマスク可能割込割込端子（ＩＲＱ端子）に導入してもよい。その場合には、ＩＲＱ処理によって図４８に示された停電発生ＮＭＩ処理が実行される。また、入力ポートを介してＮＭＩ割込信号を検知してもよい。その場合には、払出制御用ＣＰＵ３７１が実行するメイン処理において、入力ポートの監視が行われる。
【０２５９】
図４９は、バックアップパリティデータ作成方法の一例を説明するための説明図である。ただし、図４９に示す例では、簡単のために、バックアップデータＲＡＭ領域のデータのサイズを３バイトとする。電源電圧低下にもとづく停電発生処理において、図４９に示すように、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定される。次に、「００Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と「１６Ｈ」の排他的論理和がとられる。さらに、その結果と「ＤＦＨ」の排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）を反転して得られた値（この例では「Ｃ６Ｈ」）がバックアップパリティデータ領域に設定される。
【０２６０】
電源が再投入されたときには、停電復旧処理においてパリティ診断が行われる。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図４９に示すようなデータがバックアップ領域に設定されている。
【０２６１】
ステップＳ７０４の処理において、払出制御用ＣＰＵ３７１は、図４８のステップＳ８０６およびステップＳ８０７にて実行された処理と同様の処理を行う。すなわち、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定され、「００Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と「１６Ｈ」の排他的論理和がとられる。さらに、その結果と「ＤＦＨ」の排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）を反転した最終演算結果を得る。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「Ｃ６Ｈ」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップＲＡＭ領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「Ｃ６Ｈ」にならない。
【０２６２】
よって、払出制御用ＣＰＵ３７１は、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。
【０２６３】
以上のように、この実施の形態では、払出制御手段には、遊技機の電源が断しても、所定期間電源バックアップされる記憶手段（この例ではバックアップＲＡＭ）が設けられ、電源投入時に、払出制御用ＣＰＵ３７１（具体的には払出制御用ＣＰＵ３７１が実行するプログラム）は、記憶手段がバックアップ状態にあればバックアップデータにもとづいて払出状態を回復させる払出状態復旧処理（ステップＳ７０６）を行うように構成される。
【０２６４】
以下、払出状態復旧処理について説明する。
図５０は、図３３のステップＳ７０６に示された払出状態復旧処理の一例を示すフローチャートである。この例では、払出制御用ＣＰＵ３７１は、バックアップＲＡＭに保存されていた値をレジスタに復元する（ステップＳ８６１）。そして、バックアップＲＡＭに保存されていたデータにもとづいて停電時の払出状態を復旧するための処理を行う。例えば、賞球中処理中フラグのセット等を行う。
【０２６５】
払出状態を復帰させると、この実施の形態では、払出制御用ＣＰＵ３７１は、前回の電源断時の割込許可／禁止状態を復帰させるため、バックアップＲＡＭに保存されていたパリティフラグの値を確認する（ステップＳ８６２）。パリティフラグがクリアであれば、割込許可設定を行う（ステップＳ８６３）。一方、パリティフラグがオンであれば、そのまま（ステップＳ７０１ａで設定された割込禁止状態のまま）払出状態復旧処理を終える。
【０２６６】
なお、ここでは、払出状態復旧処理が終了すると払出制御メイン処理にリターンするように払出状態復旧処理プログラムが構成されているが、電力供給停止時処理において保存されているスタックポインタが指すスタックエリア（バックアップＲＡＭ領域にある）に記憶されているアドレス（電源断時のＮＭＩ割込発生時に実行されていたアドレス）に戻るようにしてもよい。
【０２６７】
上述したように、初期設定処理を開始したあと、払出状態復旧処理を終える前まで、または初期化処理を終える前までは、割込禁止状態とする構成としたことで、割込みにより処理が中断されることを防止することができるため、初期設定、バックアップデータ記憶領域の内容に応じて行われる電源断時の払出状態に復旧させるか否かの判断、および復旧処理（または初期化処理）を確実に完了させることができる。なお、上記のように復旧処理を終える前まで割込禁止状態とする構成とした場合であっても、電源断時の割込禁止／許可状態をパリティフラグによりバックアップしているため、復旧処理において電源断時の割込禁止／許可状態を確実に復旧させることができる。
【０２６８】
図５１は、遊技機の電源断時の電源低下やＮＭＩ割込信号（ここでは、電源断信号）の様子を示すタイミング図である。遊技機に対する電力供給が断たれると、最も高い直流電源電圧であるＶＳＬの電圧値は徐々に低下する。そして、この例では、＋２２Ｖにまで低下すると、電源基板９１０に搭載されている電源監視用ＩＣ９０２から電源断信号（電圧低下信号）が出力される（ローレベルになる）。
【０２６９】
電源断信号は、電気部品制御基板（図５１に示す例では主基板３１および払出制御基板３７）に導入され、ＣＰＵ５６および払出制御用ＣＰＵ３７１のＮＭＩ端子に入力される。ＣＰＵ５６および払出制御用ＣＰＵ３７１は、上述したＮＭＩ処理によって、所定の電力供給停止時処理を実行する。
【０２７０】
ＶＳＬの電圧値がさらに低下して所定値（この例では＋９Ｖ）にまで低下すると、主基板３１や払出制御基板３７に搭載されているリセットＩＣ６５１の出力がローレベルになり、ＣＰＵ５６および払出制御用ＣＰＵ３７１がシステムリセット状態になる。なお、ＣＰＵ５６および払出制御用ＣＰＵ３７１は、システムリセット状態とされる前に、電力供給停止時処理を完了している。
【０２７１】
ＶＳＬの電圧値がさらに低下してＶｃｃ（各種回路を駆動するための＋５Ｖ）を生成することが可能な電圧を下回ると、各基板において各回路が動作できない状態となる。しかし、少なくとも主基板３１や払出制御基板３７では、電力供給停止時処理が実行され、ＣＰＵ５６および払出制御用ＣＰＵ３７１がシステムリセット状態とされている。
【０２７２】
リセットＩＣ９７６が電源断を検知するための所定値は、通常時の電圧より低いが、払出制御用ＣＰＵ３７１が暫くの間動作し得る程度の電圧である。また、リセットＩＣ９７６が、払出制御用ＣＰＵ３７１が必要とする電圧（この例では＋５Ｖ）よりも高い電圧を監視するように構成されているので、払出制御用ＣＰＵ３７１が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。
【０２７３】
また、この実施の形態では、電源基板９１０に搭載されている電源監視回路が、遊技機で使用される直流電圧のうちで最も高い電源ＶＳＬの電圧を監視して、その電源の電圧が所定値を下回ったら電圧低下信号（電源断検出信号）を発生する。図５１に示すように、電源断検出信号が出力されるタイミングでは、ＩＣ駆動電圧は、まだ各種回路素子を十分駆動できる電圧値になっている。従って、ＩＣ駆動電圧で動作する払出制御基板３７の払出制御用ＣＰＵ３７１が所定の電力供給停止時処理を行うための動作時間が確保されている。
【０２７４】
なお、ここでも、電源監視回路は、遊技機で使用される直流電圧のうちで最も高い電源ＶＳＬの電圧を監視することになるが、電源断検出信号を発生するタイミングが、ＩＣ駆動電圧で動作する電気部品制御手段が所定の電力供給停止時処理を行うための動作時間が確保されるようなタイミングであれば、監視対象電圧は、最も高い電源ＶＳＬの電圧でなくてもよい。すなわち、少なくともＩＣ駆動電圧よりも高い電圧を監視すれば、電気部品制御手段が所定の電力供給停止時処理を行うための動作時間が確保されるようなタイミングで電源断検出信号を発生することができる。
【０２７５】
この場合、上述したように、監視対象電圧は、賞球カウントスイッチ３０１Ａ等の遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源断時のスイッチオン誤検出の防止も期待できる電圧であることが好ましい。すなわち、スイッチに供給される電圧（スイッチ電圧）である＋１２Ｖ電源電圧が落ち始める以前の段階で、電圧低下を検出できることが好ましい。よって、少なくともスイッチ電圧よりも高い電圧を監視することが好ましい。
【０２７６】
ただし、監視範囲が狭まるが、電圧監視回路および他の電圧監視回路の監視電圧として＋５Ｖ電源電圧を用いることも可能である。その場合にも、電圧監視回路の検出電位は、他の電圧監視回路の検出電位よりも高く設定される。
【０２７７】
以上説明したように、電源断処理の際に電気部品制御手段がクリア信号を出力する構成としたことで、電源断状態となる前に電源断処理の際に出力ポートをクリアすることができるため、電源断状態となる前に各電気部品制御手段により制御される各電気部品を、適切な動作停止状態とすることができる。例えば、開放中の大入賞口を閉成させ、また開放中の可変入賞球装置１５を閉成させ、さらには駆動状態にある払出モータ２８９の作動を停止させるなど、電気部品についての作動を停止させたあとに電源断状態とすることができる。従って、適切な停止状態で電源復旧を待機することが可能となる。
【０２７８】
また、上述したように、電源断処理の際に電気部品制御手段がクリア信号を出力する構成としたことで、主基板３１は電断処理を実行し待機状態となっているにもかかわらず、払出制御基板３７などの他の電気部品制御基板は電源が断たれずに復帰したような場合であっても、出力ポート５７をクリアすることができるため、各電気部品制御手段により制御される各電気部品や各電気部品制御手段の動作状態などを適切な動作停止状態とすることができ、主基板３１が待機状態となっているにもかかわらず各電気部品制御手段が制御動作を継続してしまうなどの誤動作を防止することができる。
【０２７９】
すなわち、例えば、主基板３１が、待機状態となる直前に他の電気部品制御基板に対する制御コマンドの出力中であったとしても、主基板３１が遊技制御を中断しているにもかかわらず、他の電気部品制御基板（例えば、表示制御基板８０、音制御基板７０、ランプ制御基板３５）が演出を継続してしまうなどの誤動作を防止することができる。また、例えば、主基板３１が待機状態となる直前に、大入賞口または可変入賞球装置１５が開放中であったとしても、大入賞口および可変入賞球装置１５が開放状態のままとされるようなことを防止することもできる。さらに、例えば、主基板３１が、待機状態となる直前に管理コンピュータに対して情報を出力中であったとしても、誤った情報を出力してしまうようなことを防止することができる。
【０２８０】
また、上述したように、電源断処理の際に電気部品制御手段がクリア信号を出力する構成としたことで、払出制御基板３７は電断処理を実行し待機状態となっているにもかかわらず、電気部品（例えば払出モータ２８９）などの所定の各部の電源が断たれずに復帰したような場合であっても、出力ポート３７２ｃ，３７２ｅ，３７２ｆ，３７２ｇをクリアすることができるため、所定の各部の動作状態などを適切な動作停止状態とすることができ、払出制御基板３７が待機状態となっているにもかかわらず電気部品などの所定の各部が制御動作を継続してしまうなどの誤動作を防止することができる。
【０２８１】
すなわち、例えば、払出制御基板３７が待機状態となる直前に管理コンピュータに対して情報を出力中であったとしても、誤った球貸し情報を出力し続けてしまうことを防止することができる。また、例えば、払出モータ２８９の駆動状態を継続してしまうなどの誤動作や、エラー表示用ＬＥＤ３７４に誤ったエラー表示がされることを防止することもできる。さらに、例えば、払出制御基板３７が待機状態であるにもかかわらず、カードユニット５０に信号（例えば、ＥＸＳ信号、ＰＲＤＹ信号）を誤って出力してしまうことや、振分ソレノイドに対する不適切な制御を行ってしまうことを防止することができる。
【０２８２】
なお、上述した各実施の形態では、電源監視手段は、電源基板および電気部品制御基板のいずれかに設置されたが、どこに設置されていてもよく、遊技機の構造上の都合等に応じて任意の位置に設置することができる。
【０２８３】
そして、上記の各実施の形態では、記憶手段としてＲＡＭを用いた場合を示したが、記憶手段として、電気的に書き換えが可能な記憶手段であればＲＡＭ以外のものを用いてもよい。
【０２８４】
また、上述した各実施の形態では、遊技制御手段以外の他の電気部品制御手段として払出制御手段を例示したが、表示制御手段、音制御手段およびランプ制御手段についても、上述した制御を行うように構成し、停電発生ＮＭＩ処理においてクリア信号を出力して、それぞれの電気部品制御手段が制御する電気部品の作動を停止するようにしてもよい。このように構成すれば、停止状態となる前に各電気部品の作動を停止状態にすることができ、適切な停止状態で電源復旧を待機することができる。また、各電気部品制御手段が待機状態となったにもかかわらず、それぞれの電気部品制御手段が制御する電気部品などの電源が断たれずに復旧した場合であっても、誤った演出の継続を中断することができる。例えば、ランプ制御手段であれば、始動記憶表示器１８の点灯を誤って継続してしまうことを防止することができる。
【０２８５】
また、上記の実施の形態では、電源監視回路は電源基板９１０に設けられたが、電源監視回路は主基板３１や払出制御基板３７などの電気部品制御基板に設けられていてもよい。なお、電源回路が搭載された電気部品制御基板が構成される場合には、電源基板には、電源監視回路は搭載されない。
【０２８６】
上記の各実施の形態のパチンコ遊技機１は、始動入賞にもとづいて可変表示部９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。
【０２８７】
さらに、パチンコ遊技機に限られず、スロット機等においても、何らかの動作をする電気部品が備えられている場合などには本発明を適用することができる。
【０２８８】
【発明の効果】
以上のように、本発明によれば、遊技機を、マイクロコンピュータが搭載された制御基板には、マイクロコンピュータが電気部品の制御にかかわる指令信号を出力するための出力ポートが設けられ、マイクロコンピュータは、第１の電源監視手段からの検出信号により記憶手段の記憶内容が正常であるか否かを診断するためのチェックデータを生成して当該記憶手段に保存する処理を含む電力供給停止時処理を実行する電力供給停止時処理実行手段と、電力供給停止時処理にて前記電気部品の作動を停止させるためのクリア信号を出力して、クリア信号にもとづいて出力ポートをオフ状態とするクリア手段と、を有し、第２の電源監視手段からのシステムリセット信号に応じて非動作状態とされ、第２の電源監視手段は、監視する直流電圧が前記第１の電源監視手段が検出信号を出力したあと第２の電源監視手段がシステムリセット信号を出力するまでの所定期間内に、電力供給停止時処理実行手段により電力供給停止時処理が完了するように設定された検出電圧に低下したときに第２の条件が成立したとしてシステムリセット信号を出力する構成としたので、クリア信号によって停止状態となる前に電気部品の作動を停止させることができ、マイクロコンピュータに制御される電気部品を適切な状態として電源断状態とすることができるため、適切な停止状態で電源復旧を待機することができる。また、停止状態となる前に出力ポートがクリアされることにより、停止状態となる前に電気部品の作動を停止させることができ、マイクロコンピュータに制御される電気部品を適切な状態として電源断状態とすることができるため、適切な停止状態で電源復旧を待機することができる。また、所定の電力供給停止時処理を確実に実行することができる。従って、電力供給停止時処理の実行の際のクリア信号出力を確実に行うことができる。さらに、第１の電源監視手段による検出信号出力のあとに第２の条件が成立するように調整することにより、電力供給停止時処理の完了後にシステムリセットされるよう構成することができるため、電源断状態となる前に電力供給停止時処理を確実に完了させることができる。従って、電源断状態となる前に、確実に電気部品の作動を停止させることができる。また、早期に電源電圧の低下を検出することができるため、電源電圧の低下にもとづく電力供給停止時処理などの対応を迅速にとることができる。さらに、電力供給停止時処理の完了後にシステムリセット信号を出力することができるため、電源断状態となる前に、電力供給停止時処理を確実に完了させることができる。従って、電源断状態となる前に、確実に電気部品の作動を停止させることができる。
【０２９０】
遊技機は遊技者が所定の遊技を行った結果が所定の態様となった場合に遊技者に有利な特定遊技状態に制御可能であって、マイクロコンピュータが特定遊技状態で開閉される大入賞口の開放を指示する指令信号を出力し大入賞口がクリア信号によって閉状態とされるように構成されている場合には、停止状態となる前に開放状態にある大入賞口を閉成させることができ、大入賞口が開放状態とされたまま電源断状態とされることを回避することができるため、適切な停止状態で電源復旧を待機することができる。
【０２９４】
第１の電源監視手段が、マイクロコンピュータが搭載された制御基板とは別個に設けられた電源基板に搭載され、第２の電源監視手段が、制御基板に搭載されているとした場合には、電源監視手段による検出信号を各制御基板にてそれぞれ取り込むことあできるため、１つの電源監視手段からの検出信号を各制御基板でそれぞれ利用することができる。すなわち、簡単な構成で電源の監視を行うことができる。
【０２９６】
マイクロコンピュータが、電力供給停止時処理においてバックアップ記憶が格納されている領域へのアクセスを禁止する処理を実行するとした場合には、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するバックアップ記憶が格納されている領域（例えば、ＲＡＭ）の内容破壊等を確実に防止することができ、その後の電源投入時に復旧されるＲＡＭの保存データを確実に保護することができる。
【図面の簡単な説明】
【図１】パチンコ遊技機を正面からみた正面図である。
【図２】パチンコ遊技機の遊技盤を正面からみた正面図である。
【図３】パチンコ遊技機の機構板を背面からみた背面図である。
【図４】遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図５】払出制御基板の回路構成例を示すブロック図である。
【図６】電源監視および電源バックアップのためのＣＰＵ周りの一構成例を示すブロック図である。
【図７】電源基板の一構成例を示すブロック図である。
【図８】主基板におけるＣＰＵが実行するメイン処理の例を示すフローチャートである。
【図９】遊技状態復旧処理を実行するか否かの決定方法の例を示す説明図である。
【図１０】初期化処理の例を示すフローチャートである。
【図１１】２ｍｓタイマ割込処理の例を示すフローチャートである。
【図１２】初期設定処理の例を示すフローチャートである。
【図１３】遊技制御処理の例を示すフローチャートである。
【図１４】各乱数を示す説明図である。
【図１５】打球が始動入賞口に入賞したことを判定する処理を示すフローチャートである。
【図１６】可変表示の停止図柄を決定する処理およびリーチ種類を決定する処理を示すフローチャートである。
【図１７】大当り判定の処理を示すフローチャートである。
【図１８】特別図柄プロセス処理を示すフローチャートである。
【図１９】普通図柄プロセス処理を示すフローチャートである。
【図２０】ゲートスイッチ処理を示すフローチャートである。
【図２１】普通図柄に関する当り判定用乱数の当たり／はずれを示す説明図である。
【図２２】普通図柄判定処理を示すフローチャートである。
【図２３】普通図柄変動処理を示すフローチャートである。
【図２４】普通図柄停止処理を示すフローチャートである。
【図２５】停電発生ＮＭＩ処理の例を示すフローチャートである。
【図２６】バックアップパリティデータ作成方法の例を説明するための説明図である。
【図２７】遊技状態復旧処理の例を示すフローチャートである。
【図２８】払出制御コマンドのコマンド形態の一例を示す説明図である。
【図２９】払出制御コマンドの内容の一例を示す説明図である。
【図３０】払出制御コマンドの送出形態の他の例を示すタイミング図である。
【図３１】払出制御コマンドの送出形態の一例を示すタイミング図である。
【図３２】電源監視および電源バックアップのための払出制御用ＣＰＵ周りの一構成例を示すブロック図である。
【図３３】払出制御用ＣＰＵが実行するメイン処理の例を示すフローチャートである。
【図３４】払出制御用ＣＰＵの初期設定処理の一例を示すフローチャートである。
【図３５】払出制御用ＣＰＵの初期化処理の一例を示すフローチャートである。
【図３６】払出制御用ＣＰＵのタイマ割込処理の例を示すフローチャートである。
【図３７】払出制御手段におけるＲＡＭの一構成例を示す説明図である。
【図３８】払出制御用ＣＰＵのコマンド受信処理の例を示すフローチャートである。
【図３９】払出制御用ＣＰＵが実行する払出制御処理の例を示すフローチャートである。
【図４０】スイッチ処理の例を示すフローチャートである。
【図４１】コマンド解析実行処理の例を示すフローチャートである。
【図４２】払出停止状態設定処理の例を示すフローチャートである。
【図４３】プリペイドカードユニット制御処理の例を示すフローチャートである。
【図４４】球貸し制御処理の例を示すフローチャートである。
【図４５】球貸し制御処理の例を示すフローチャートである。
【図４６】賞球制御処理の例を示すフローチャートである。
【図４７】賞球制御処理の例を示すフローチャートである。
【図４８】払出制御用ＣＰＵが実行する停電発生ＮＭＩ処理の例を示すフローチャートである。
【図４９】バックアップパリティデータ作成方法の例を説明するための説明図である。
【図５０】払出制御用ＣＰＵが実行する払出状態復旧処理の例を示すフローチャートである。
【図５１】遊技機の電源断時の電源低下やＮＭＩ信号の様子の例を示すタイミング図である。
【符号の説明】
１ パチンコ遊技機
３１ 主基板
３７ 払出制御基板
３７２ｃ，３７２ｅ，３７２ｆ，３７２ｇ 出力ポート（Ｉ／Ｏポートの出力部）
５３ 基本回路
５６ ＣＰＵ
５７７，５７８ 出力ポート（Ｉ／Ｏポートの出力部）
３７１ 払出制御用ＣＰＵ
６５１，９７６ リセットＩＣ
９０２ 電源監視用ＩＣ
９１０ 電源基板[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine, a coin gaming machine, a slot machine, and the like in which a game is performed according to a player's operation, and in particular, a game is performed according to a player's operation in a gaming area of a gaming board. Related to gaming machines.
[0002]
[Prior art]
As a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium wins a winning area such as a winning opening provided in the game area, a predetermined number of prize balls are paid out to the player. There are things to be done. Further, a variable display unit whose display state can be changed is provided, and when a display result of the variable display unit becomes a predetermined specific display mode, a predetermined game value is provided to the player. There is.
[0003]
In addition, the game value is a right to make the state of the variable prize ball device provided in the game area of the gaming machine advantageous for a player who is easy to win a hit ball, or to a state advantageous to the player. Or that the condition for prize game medium payout becomes easy to be satisfied. Also, the addition of a predetermined amount of game balls or coins or the addition of points is also included in the game value.
[0004]
In a pachinko gaming machine, when a display result of a variable display unit that displays a special symbol is a combination of a predetermined specific display mode, it is generally referred to as a “big hit”. When a big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the state shifts to a big hit game state in which a hit ball is easy to win. Then, in each open period, when a predetermined number (for example, 10) of the winning prizes is won, the winning prize opening is closed. The number of opening of the special winning opening is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and if the opening time elapses even if the number of winnings does not reach a predetermined number, the winning opening is closed. If the predetermined condition (for example, winning in the V zone provided in the special winning opening) is not satisfied at the time when the special winning opening is closed, the big hit gaming state ends.
[0005]
Further, among the combinations of display modes other than the combination of “big hits”, when a part of the display results of the plurality of variable display units is not yet derived and displayed, the final or temporary display result is already displayed. Is referred to as “reach” when the display mode of the variable display unit on which the display mode is displayed satisfies the display condition that is a combination of the specific display modes. If the display result of the identification information variably displayed on the variable display unit does not satisfy the condition of "big hit", the result is "miss" and the variable display state ends. A player plays a game while enjoying how to generate a big hit.
[0006]
When a game ball wins a winning opening provided on the game board, a predetermined number of payout balls are paid out. Since the progress of the game is controlled by the game control means mounted on the main board, the number of winning balls based on the winning is determined by the game control means and transmitted to the payout control board. Hereinafter, the game control means and the other control means may be respectively referred to as electric component control means.
[0007]
[Problems to be solved by the invention]
As described above, the gaming machine is equipped with various electric component control means including the game control means. Generally, each electric component control means is constituted by a microcomputer, and after a power failure occurs, the control is returned from the initial state, so that a problem that the player cannot receive the profit that should have been obtained may occur. As one of means for solving such a problem, the game control is interrupted in response to a predetermined signal issued along with a decrease in the voltage value of the gaming machine due to a power failure or the like, and the power cutoff process is started, and the power cutoff state is set. There is a method in which the stored contents are protected by a backup power supply and the power supply is restored.
[0008]
In the case where such a method is used, for example, if the power-off processing is performed while each electric component control unit is operating, the power is turned off during the operation of each electric component control unit. There has been a problem that an electric component operated under the control of the electric component control means cannot wait for recovery from a power failure or the like in an appropriate operation stop state.
[0009]
In view of the above, the present invention provides a gaming machine capable of setting an electric component controlled by each electric component control unit to an appropriate operation stop state at the time of power supply cutoff processing and waiting for power restoration in an appropriate stop state. The purpose is to do.
[0010]
[Means for Solving the Problems]
A gaming machine according to the present invention is a gaming machine in which a player plays a predetermined game and pays out a prize ball to the player in response to a game ball winning a prize area provided in the game area. Microcomputer which performs control processing for controlling electric components (large winning opening, variable winning ball device 15, payout motor 289, etc.) provided in the machine. When Storage means used as a work memory and backed up by a power supply, a game ball detection switch for detecting that a game ball has won a prize area and detecting and outputting to a microcomputer to pay out a prize ball, Rectifying means for converting alternating current into direct current, and a dc voltage converted by the rectifying means being lower than the dc voltage. Voltage DC voltage supplied to the game ball detection switch used in the gaming machine and A voltage lower than the DC voltage supplied to the game ball detection switch; DC voltage generating means for generating a DC voltage that is a drive power supply of the microcomputer, A voltage higher than the DC voltage supplied to the game ball detection switch, The DC voltage immediately after conversion from AC to DC by the rectifier is monitored, Monitoring DC voltage is higher than DC voltage supplied to the game ball detection switch Predetermined detection voltage Drops to When Power supply monitoring means for outputting a detection signal to the power supply, and first power supply monitoring means DC voltage monitored by Monitor the same or different power supply voltage, The monitored DC voltage is First power supply monitoring means Detection voltage Lower than , Microcomputer Reduced to detection voltage higher than drive power supply voltage Second power supply monitoring means capable of outputting a system reset signal when the Microcomputer Was installed Control board In Microcomputer Is provided with an output port for outputting a command signal related to control of the electric component, Microcomputer A power supply stop process including a process of generating check data for diagnosing whether or not the storage content of the storage unit is normal based on a detection signal from the first power supply monitoring unit and storing the check data in the storage unit And a clearing means for outputting a clear signal for stopping the operation of the electric component in the power supply stopping process and turning off the output port based on the clear signal. When, Has, In response to a system reset signal from the second power supply monitoring means Inactive , The second power supply monitoring means, The DC voltage to be monitored is The first power supply monitoring means detects Signal output After The second power supply monitoring means System reset signal Output Within the prescribed period until , Power supply stop processing By means of execution Processing when power supply is stopped is completed Do Set as Detection voltage dropped A system reset signal is output when the second condition is satisfied. In addition, Microcomputer Game control to control the game progress as an example of Microcomputer And payout control that controls payout of game media Microcomputer There is.
[0012]
The gaming machine can be controlled to a specific gaming state advantageous to the player when the result of the player performing the predetermined game becomes a predetermined mode, Microcomputer May output a command signal instructing opening of a special winning opening that is opened and closed in a specific game state, and the special winning opening may be configured to be closed by a clear signal.
[0016]
The first power monitoring means is Microcomputer Was installed Control board Is mounted on a power supply board provided separately from the power supply board. Control board May be configured to be mounted on a computer.
[0018]
Microcomputer May be configured to execute processing for prohibiting access to the area where the backup storage is stored in the power supply stop processing.
Characterized by
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine, which is an example of a gaming machine, will be described. 1 is a front view of the pachinko gaming machine 1 as viewed from the front, FIG. 2 is an overall rear view showing the internal structure of the pachinko gaming machine 1, and FIG. 3 is a rear view of the gaming board of the pachinko gaming machine 1 as viewed from the back. In the following embodiments, a pachinko gaming machine will be described as an example, but the gaming machine according to the present invention is not limited to a pachinko gaming machine, and may be, for example, a coin gaming machine. Further, the present invention can be applied to a game machine or a slot machine of an image type.
[0020]
As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. On the lower surface of the glass door frame 2 is a hit ball supply tray 3. Below the hitting ball supply tray 3, a surplus ball receiving tray 4 for storing stored balls overflowing from the hitting ball supply tray 3 and a hitting operation handle (operation knob) 5 for firing a hitting ball are provided. A game board 6 is detachably mounted behind the glass door frame 2. A game area 7 is provided on the front of the game board 6.
[0021]
Near the center of the game area 7, a variable display device 8 including a variable display unit 9 for variably displaying a plurality of types of symbols and a variable display 10 using 7-segment LEDs is provided. In addition, a pass storage display (ordinary symbol storage display) 41 including four LEDs is provided below the variable display 10. In this embodiment, the variable display section 9 has three symbol display areas of “left”, “middle”, and “right”. On the side of the variable display device 8, a passing gate 11 for guiding a hit ball is provided. The hit ball that has passed through the passing gate 11 is guided to the starting winning opening 14 via the ball exit 13. In the passage between the passage gate 11 and the ball exit 13, there is a gate switch 12 for detecting a hit ball passing through the passage gate 11. The winning ball that has entered the starting winning port 14 is guided to the back of the game board 6 and detected by the starting port switch 17. In addition, a variable winning ball device 15 that performs opening and closing operations is provided below the starting winning port 14. The variable winning ball device 15 is opened by the solenoid 16.
[0022]
An opening / closing plate 20 that is opened by the solenoid 21 in a specific game state (big hit state) is provided below the variable winning ball device 15. In this embodiment, the opening and closing plate 20 serves as a means for opening and closing the special winning opening. A winning ball that has entered one (V zone) of the winning balls guided from the opening / closing plate 20 to the back of the game board 6 is detected by the V count switch 22. The winning ball from the opening / closing plate 20 is detected by the count switch 23. At the lower part of the variable display device 8, there is provided a starting prize storage display 18 having four display portions for displaying the number of winning balls entering the starting prize port 14. In this example, the start winning prize storage display 18 increases the number of lit display units by one each time there is a starting prize, with the upper limit being four. Then, each time the variable display of the variable display unit 9 is started, the number of the lit display units is reduced by one.
[0023]
The game board 6 is provided with a plurality of winning ports 19 and 24, and winning of the game balls to the winning ports 19 and 24 is detected by the winning port switches 19a and 24a. Decorative lamps 25 that blink during the game are provided around the left and right sides of the game area 7, and the lower part has an out opening 26 for absorbing a hit ball that has not won. In addition, two speakers 27 that emit sound effects are provided at upper left and right sides of the game area 7. A game effect LED 28a and game effect lamps 28b and 28c are provided on the outer periphery of the game area 7.
[0024]
In this example, a prize ball lamp 51 that is lit when a prize ball is paid out is provided near one of the speakers 27, and a ball out lamp 52 that is lit when the supply ball runs out is near the other speaker 27. Is provided. Further, FIG. 1 also shows a card unit 50 which is installed adjacent to the pachinko gaming table 1 and enables lending of a ball by inserting a prepaid card.
[0025]
The card unit 50 has a usable indicator lamp 151 for indicating whether or not the card is in a usable state. If there is a fraction (a number less than 100 yen) in the remaining amount information recorded in the card, the fraction is displayed on the hitting plate. 3, a fraction display switch 152 for displaying on a frequency display LED provided in the vicinity of 3, a connection board direction indicator 153 indicating which side of the pachinko gaming machine 1 the card unit 50 corresponds to, and the inside of the card unit 50. A card insertion indicator 154 indicating that a card has been inserted into the card, a card insertion slot 155 into which a card as a recording medium is inserted, and a mechanism of a card reader / writer provided on the back of the card insertion slot 155 are checked. A card unit lock 156 is provided for releasing the card unit 50 in some cases.
[0026]
The hit ball fired from the hitting ball launching device enters the game area 7 through the hitting rail, and then descends from the game area 7. When a hit ball is detected by the gate switch 12 through the passing gate 11, the display number of the variable display 10 is changed continuously. When a hit ball enters the start winning opening 14 and is detected by the start opening switch 17, the symbols in the variable display section 9 start rotating if the symbols can be changed. If it is not possible to start changing the symbol, the start winning memory is increased by one.
[0027]
The rotation of the image in the variable display unit 9 stops when a certain time has elapsed. If the combination of images at the time of stoppage is a combination of big hit symbols, the game shifts to a big hit game state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or until a predetermined number (for example, 10) of hit balls is won. Then, when a hit ball wins in the specific winning area while the opening and closing plate 20 is opened and is detected by the V count switch 22, a continuation right is generated and the opening and closing plate 20 is opened again. Generation of the continuation right is permitted a predetermined number of times (for example, 15 rounds).
[0028]
If the combination of images in the variable display unit 9 at the time of stoppage is a combination of big hit symbols accompanied by a probability change, the probability of the next big hit increases. In other words, a high probability state, which is more advantageous for the player, is obtained. When the stop symbol on the variable display 10 is a predetermined symbol (hit symbol), the variable winning ball device 15 is opened for a predetermined time. Further, in the high probability state, the probability that the stop symbol on the variable display 10 hits the symbol is increased, and the opening time and the number of times the variable winning ball device 15 is opened are increased.
[0029]
Next, the structure of the back surface of the pachinko gaming machine 1 will be described with reference to FIG.
On the back side of the variable display device 8, as shown in FIG. 2, a game ball tank 38 is provided above the mechanism plate 36, and when the pachinko game machine 1 is installed on the game machine installation island, game balls from above are provided. It is supplied to the game ball tank 38. The game balls in the game ball tank 38 reach the ball payout device 97 through the guiding gutter 39.
[0030]
On the mechanism plate 36, a variable display control unit 29 for controlling the variable display unit 9 via the relay board 30, a game control board (main board) 31, which is covered with a board case 32 and on which a game control microcomputer and the like are mounted, A relay board 33 for relaying a signal between the variable display control unit 29 and the game control board 31 and a payout control board 37 on which a payout control microcomputer for controlling payout of prize balls and the like are mounted. ing. Further, below the mechanism plate 36, a hitting ball firing device 34 for shooting a hitting ball into the game area 7 using the rotational force of the motor, a game effect lamp / LEDs 28a, 28b, 28c, a prize ball lamp 51, and a ball cut lamp A lamp control board 35 for sending a signal to 52 is provided.
[0031]
FIG. 3 is a rear view of the mechanical plate of the pachinko gaming machine 1 as viewed from the rear. As shown in FIG. 3, the game ball that has passed through the guiding gutter 39 passes through the ball-out detectors 187a and 187b and reaches the ball dispensing device 97 through the ball supply gutters 186a and 186b. The game balls paid out from the ball payout device 97 are supplied to the hit ball supply tray 3 provided on the front surface of the pachinko gaming machine 1 through the communication port 45. A surplus ball passage 46 communicating with the surplus ball tray 4 provided on the front surface of the pachinko gaming machine 1 is formed on a side of the communication port 45. When a large number of prize balls are paid out based on the winning and the hitting ball supply tray 3 becomes full, and finally, after the game balls reach the contact port 45, further game balls are paid out, the game balls pass through the surplus ball passage 46. It is led to the surplus ball tray 4. When the game balls are further paid out, the sensing lever 47 presses the full tank switch 48 and the full tank switch 48 is turned on. In this state, the rotation of the stepping motor in the ball discharging device 97 stops, the operation of the ball discharging device 97 stops, and the driving of the hit ball firing device 34 also stops as necessary. In this embodiment, a ball payout device 97 that pays out game balls by rotating a stepping motor is illustrated as a ball payout device that pays out game balls by driving an electric drive source. A ball dispensing device having a structure for sending out a ball may be used, or a ball dispensing device having a structure in which a stopper is removed by driving an electric drive source and the game ball is paid out by its own weight may be used.
[0032]
To perform the prize ball payout control, signals from the winning port switches 19a and 24a, the starting port switch 17 and the V count switch 22 are sent to the main board 31. When the starting port switch 17 is turned on, the CPU 56 of the main board 31 knows that a winning corresponding to the payout of six winning balls has occurred. Further, when the count switch 23 is turned on, it is known that a winning corresponding to the payout of 15 prize balls has occurred. Then, when the winning opening switch is turned on, it is known that a winning corresponding to the payout of 10 winning balls has occurred. In this embodiment, for example, a game ball that has won the winning opening 24 is detected by a winning opening switch 24 a provided in a winning ball flow path from the winning opening 24, and the game ball that has won the winning opening 19 is detected. Is detected by a winning opening switch 19a provided in a winning ball flow path from the winning opening 19.
[0033]
FIG. 4 is a block diagram illustrating an example of a circuit configuration of the main board 31. FIG. 4 also shows the payout control board 37, the lamp control board 35, the sound control board 70, the emission control board 91, and the display control board 80. On the main board 31, a basic circuit 53 for controlling the pachinko gaming machine 1 in accordance with a program, and signals from the gate switch 12, the starting port switch 17, the V count switch 22, the count switch 23, and the winning port switches 19a and 24a are provided. A switch circuit 58 provided to the solenoid 53 and a solenoid circuit 59 for driving the solenoid 16 for opening and closing the variable winning ball device 15 and the solenoid 21 for opening and closing the opening and closing plate 20 in accordance with a command from the basic circuit 53 are mounted.
[0034]
Also, according to the data provided from the basic circuit 53, jackpot information indicating occurrence of a jackpot, effective start information indicating the number of start winning balls used for starting image display of the variable display section 9, and indicating that a probability change has occurred. It includes an information output circuit 64 that outputs probability change information and the like to a host computer such as a hall management computer.
[0035]
The basic circuit 53 includes a ROM 54 that stores a game control program and the like, a RAM 55 that is an example of a storage unit used as a work memory, a CPU 56 that performs a control operation according to a control program, and an I / O port unit 57. In this embodiment, the ROM 54 and the RAM 55 are built in the CPU 56. That is, the CPU 56 is a one-chip microcomputer. The one-chip microcomputer only needs to include at least the RAM 55, and the ROM 54 and the I / O port unit 57 may be externally or internally provided. The I / O port unit 57 is a terminal capable of inputting and outputting information in the microcomputer.
[0036]
Further, the main board 31 has a system reset circuit 65 for resetting the basic circuit 53 when the power is turned on, and decodes an address signal given from the basic circuit 53 to output any one of the I / O ports 57. An address decode circuit 67 for outputting a signal for selecting an / O port is provided. Note that there is also switch information input from the ball dispensing device 97 to the main board 31, but these are omitted in FIG.
[0037]
A hit ball launching device that hits and launches a game ball is driven by a drive motor 94 controlled by a circuit on a launch control board 91. Then, the driving force of the driving motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the launch control board 91 is controlled so that the hit ball is launched at a speed corresponding to the operation amount of the operation knob 5.
[0038]
In this embodiment, the lamp control means mounted on the lamp control board 35 controls the display of the start storage display 18, the gate passage storage display 41 and the decoration lamp 25 provided on the game board. At the same time, display control of the game effect lamps / LEDs 28a, 28b, 28c, the prize ball lamp 51 and the ball out lamp 52 provided on the frame side is performed. Here, the lamp control unit is an example of the illuminant control unit. The display control of the variable display unit 9 for variably displaying special symbols and the variable display 10 for variably displaying ordinary symbols is performed by display control means (display control board 80).
[0039]
FIG. 5 is a block diagram showing components related to payout, such as components of the payout control board 37 and the ball payout device 97. As shown in FIG. 5, a detection signal from the full tank switch 48 is input to the I / O port 57 of the main board 31 via the relay board 71. The full tank switch 48 is a switch that detects whether the excess ball tray 4 is full.
[0040]
The detection signal from the ball out switch 187 (187a, 187b) is input to the I / O port 57 of the main board 31 via the relay board 72 and the relay board 71. The out-of-ball detection switch 167 is a switch for detecting a shortage of supply balls in the game ball tank 38, and the out-of-ball switch 187 is a switch for detecting the presence or absence of a game ball in the game ball passage.
[0041]
The CPU 56 of the main board 31 instructs the ball lending prohibition when the detection signal from the ball out switch 187 indicates the ball out state or the detection signal from the full switch 48 indicates the full state. Send out the payout control command. When receiving the payout control command for prohibiting ball lending, the payout control CPU 371 of the payout control board 37 stops the ball lending process.
[0042]
Further, a detection signal from the award ball count switch 301A is also input to the I / O port 57 of the main board 31 via the relay board 72 and the relay board 71. The prize ball count switch 301A and the ball lending count switch 301B are provided in the payout mechanism of the ball payout device 97, and detect the actually paid out balls.
[0043]
When there is a prize, a payout control command indicating the number of prize balls is input to the payout control board 37 from output ports (ports G, H) 577 and 578 of the main board 31. The output port 577 outputs 8-bit data, and the output port 578 outputs a 1-bit strobe signal (INT signal). The payout control command indicating the number of winning balls is input to the I / O port 372a via the input buffer circuit 373. The payout control CPU 371 inputs a payout control command via the I / O port 372a, and drives the ball payout device 97 in accordance with the payout control command to pay out award balls.
In this embodiment, the payout control CPU 371 is a one-chip microcomputer and has at least a RAM.
[0044]
The payout control CPU 371 outputs a ball lending number signal indicating the lending ball number to the terminal board 160 and a buzzer driving signal to the buzzer board 75 via the output port 372g. A buzzer is mounted on the buzzer board 75. Further, an error signal is output to the error display LED 374 via the output port 372e.
[0045]
Further, detection signals from the prize ball count switch 301A and the ball lending count switch 301B are input to the input port 372b of the payout control board 37 via the relay board 72. The drive signal from the payout control board 37 to the payout motor 289 is transmitted to the payout motor 289 in the payout mechanism of the ball payout device 97 via the output port 372c and the relay board 72.
[0046]
The card unit 50 has a card unit control microcomputer mounted thereon. In addition, the card unit 50 is provided with a fraction display switch 152, a connection stand direction display 153, a card insertion display lamp 154, and a card insertion slot 155 (see FIG. 1). The balance display board 74 is connected to a frequency display LED, a ball lending switch, and a return switch provided near the hit ball supply tray 3.
[0047]
A ball lending switch signal and a return switch signal are given from the balance display board 74 to the card unit 50 via the payout control board 37 in accordance with the operation of the player. A card balance display signal indicating the balance of the prepaid card and a ball lending permission display signal are given from the card unit 50 to the balance display board 74 via the payout control board 37. Between the card unit 50 and the payout control board 37, a connection signal (VL signal), a unit operation signal (BRDY signal), a ball lending request signal (BRQ signal), a ball lending completion signal (EXS signal) and a pachinko machine operation signal ( PRDY signal) is exchanged via the I / O port 372f.
[0048]
When the power of the pachinko gaming machine 1 is turned on, the payout control CPU 371 of the payout control board 37 outputs a PRDY signal to the card unit 50. The card unit control microcomputer outputs a VL signal. The payout control CPU 371 determines the connection state / non-connection state based on the input state of the VL signal. When the card is accepted in the card unit 50 and the ball lending switch is operated to input the ball lending switch signal, the microcomputer for controlling the card unit outputs a BRDY signal to the payout control board 37. When a predetermined delay time has elapsed from this point, the microcomputer for controlling the card unit outputs a BRQ signal to the payout control board 37. Then, the payout control CPU 371 of the payout control board 37 starts up the EXS signal to the card unit 50 and, when detecting the fall of the BRQ signal from the card unit 50, drives the payout motor 289 to dispense a predetermined number of loaned balls. Pay out to players. At this time, the distribution solenoid 310 is in a driving state. That is, the ball distribution member 311 is directed to the ball lending side. When the payout is completed, the payout control CPU 371 causes the EXS signal to the card unit 50 to fall. Thereafter, if the BRDY signal from the card unit 50 is not in the ON state, the winning ball payout control is executed.
[0049]
As described above, all signals from the card unit 50 are input to the payout control board 37. Accordingly, regarding the ball lending control, no signal is input from the card unit 50 to the main board 31, and there is no room for an illegal signal to be input from the card unit 50 side to the basic circuit 53 of the main board 31. The main board 31 and the payout control board 37 are provided with a solenoid and a driver circuit for driving a motor or a lamp, but these circuits are omitted in FIG.
[0050]
In this embodiment, the case where the card unit 50 is provided is described as an example. However, the present invention can be applied to a case where a game ball is lent according to the amount of money when a coin is inserted. Further, in this embodiment, a case where a game ball is lent is taken as an example, but the present invention can be applied to a case where points are added.
[0051]
In this embodiment, the RAM in the main board 31 and the payout control board 37 is backed up by a backup power supply. That is, even if the power supply to the gaming machine is stopped, the contents of the RAM are stored for a predetermined period. When detecting a drop in the power supply voltage, each CPU performs a predetermined process and then enters a power recovery wait state. When the power is turned on, if data is stored in the RAM, each CPU restores the state before the power was turned off based on the stored data.
[0052]
FIG. 6 is a block diagram showing a configuration example around the CPU 56 for power supply monitoring and power supply backup. As shown in FIG. 6, a voltage drop signal from a first power supply monitoring circuit (power supply monitoring means or first power supply monitoring means) is connected to a non-maskable interrupt terminal (NMI terminal) of the CPU 56. The first power supply monitoring circuit is a circuit that monitors the voltage of any one of various DC power supplies used by the gaming machine and detects a drop in the power supply voltage. In this embodiment, the power supply voltage of VSL is monitored, and when the voltage value becomes equal to or less than a predetermined value, a low-level voltage drop signal is generated. VSL is the largest DC voltage used in gaming machines, and is +30 V in this example. Therefore, the CPU 56 can confirm the occurrence of power interruption by the interrupt processing. In this embodiment, the first power supply monitoring circuit is mounted on a power supply board described later.
[0053]
FIG. 6 also shows a system reset circuit 65, but in this embodiment, the system reset circuit 65 also serves as a second power supply monitoring circuit (second power supply monitoring means). That is, the reset IC 651 sets the output to a low level for a predetermined time determined by the capacity of an external capacitor when the power is turned on, and sets the output to a high level after the predetermined time has elapsed. That is, the reset signal is raised to a high level to make the CPU 56 operable. The reset IC 651 monitors the power supply voltage of VSL, which is the same power supply voltage as the power supply voltage monitored by the first power supply monitoring circuit, and sets the voltage value to a predetermined value (the first power supply monitoring circuit outputs a voltage drop signal). When the voltage falls below the power supply voltage value), a low-level voltage drop signal is generated. Therefore, the CPU 56 performs a predetermined power supply stop processing in response to the voltage drop signal from the first power supply monitoring circuit, and then performs a system reset. In this embodiment, the reset signal and the voltage drop signal from the second power supply monitoring circuit are the same signal.
[0054]
As shown in FIG. 6, the reset signal from the reset IC 651 is input to the NAND circuit 947 and also to the clear terminal of the counter IC 941 via the inversion circuit (NOT circuit) 944. When the input to the clear terminal goes low, the counter IC 941 counts the clock signal from the oscillator 943. Then, the Q5 output of the counter IC 941 is input to the NAND circuit 947 via the NOT circuits 945 and 946. The Q6 output of the counter IC 941 is input to a clock terminal of a flip-flop (FF) 942. The D input of the flip-flop 942 is fixed at a high level, and the Q output is input to an OR circuit (OR circuit) 949. The output of the NAND circuit 947 is introduced to the other input of the OR circuit 949 via the NOT circuit 948. The output of the OR circuit 949 is connected to the reset terminal of the CPU 56. According to such a configuration, when the power is turned on, two reset signals (low level signals) are supplied to the reset terminal of the CPU 56, so that the CPU 56 reliably starts operating.
[0055]
Then, for example, the detection voltage of the first power supply monitoring circuit (the voltage at which a voltage drop signal is output) is set to +22 V, and the detection voltage of the second power supply monitoring circuit is set to +9 V. In such a configuration, since the first power supply monitoring circuit and the second power supply monitoring circuit monitor the voltage of the same power supply VSL, the timing at which the first voltage monitoring circuit outputs the voltage drop signal And the timing at which the second voltage monitoring circuit outputs the voltage drop signal can be reliably set to a desired predetermined period. The desired predetermined period is a period from when the power supply stop processing is started in response to the voltage drop signal from the first power supply monitoring circuit to when the power supply stop processing is surely completed.
[0056]
In this example, the first detection condition under which the first power supply monitoring means outputs a detection signal is that the +30 V power supply voltage has dropped to +22 V, and the second power supply monitoring means outputs the detection signal. The second detection condition becomes that the +30 V power supply voltage has dropped to +9 V. However, the voltage value used here is an example, and another value may be used.
[0057]
However, although the monitoring range is narrowed, it is also possible to use a + 5V power supply voltage as the monitoring voltage of the first voltage monitoring circuit and the second voltage monitoring circuit. Also in that case, the detection voltage of the first voltage monitoring circuit is set higher than the detection voltage of the second voltage monitoring circuit.
[0058]
While power is not supplied from the +5 V power supply, which is the driving power supply of the CPU 56 and the like, at least a part of the RAM is backed up by the backup power supply supplied from the power supply board, and the contents are retained even if the power supply to the gaming machine is cut off. You. When the + 5V power supply is restored, a reset signal is issued from the system reset circuit 65, and the CPU 56 returns to a normal operation state. At that time, since the necessary backup is stored, it is possible to return to the gaming state at the time of the occurrence of the power failure upon recovery from a power failure or the like.
[0059]
Although FIG. 6 shows a configuration in which two reset signals (low level signals) are supplied to the reset terminal of the CPU 56 when the power is turned on, the reset is reliably released even if the reset signal rises only once. When a CPU is used, the circuit elements indicated by reference numerals 941 to 949 are unnecessary. In that case, the output of the reset IC 651 is directly connected to the reset terminal of the CPU 56.
[0060]
FIG. 7 is a block diagram illustrating a configuration example of a power supply board 910 of a gaming machine. The power supply board 910 is installed independently of the electric component control boards such as the main board 31, the display control board 80, the audio control board 70, the lamp control board 35, and the payout control board 37, and controls each electric component control board in the gaming machine. Generates voltages used by mechanical components. In this example, AC24V, VSL (DC + 30V), DC + 21V, DC + 12V and DC + 5V are generated. Further, the capacitor 916 serving as a backup power supply is charged from DC + 5V, that is, a power supply line for driving an IC or the like on each substrate.
[0061]
Transformer 911 converts an AC voltage from an AC power supply to 24V. The AC 24 V voltage is output to connector 915. The rectifier circuit 912 generates a DC voltage of +30 V from AC 24 V and outputs the DC voltage to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 generates + 22V, + 12V, and + 5V and outputs the generated voltage to the connector 915. The connector 915 is connected to, for example, a relay board, and power of a voltage required for each electrical component control board and mechanical components is supplied from the relay board. Note that a power switch 918 for stopping and starting power supply to the gaming machine is provided on the input side of the transformer 911.
[0062]
The + 5V line from DC-DC converter 913 branches to form a backup + 5V line. A large-capacity capacitor 916 is connected between the backup + 5V line and the ground level. The capacitor 916 is provided with a power so as to maintain a storage state in a backup RAM (power-backed-up RAM, that is, storage means that can be in a storage content storage state) of the electric component control board when power supply to the gaming machine is cut off. Supply backup power. Further, a diode 917 for preventing backflow is inserted between the + 5V line and the backup + 5V line.
[0063]
Note that a battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used which runs out of capacity when power is not supplied from a + 5V power supply for a predetermined time.
[0064]
The power supply board 910 has a power supply monitoring IC 902 included in the first power supply monitoring circuit. The power supply monitoring IC 902 detects the occurrence of power interruption by introducing the VSL power supply voltage and monitoring the VSL power supply voltage. Specifically, when the VSL power supply voltage becomes equal to or lower than a predetermined value (+22 V in this example), a voltage drop signal is output assuming that power supply is cut off. The power supply voltage to be monitored is preferably higher than the power supply voltage (+5 V in this example) of the circuit element mounted on each electric component control board. In this example, VSL, which is a voltage immediately after conversion from AC to DC, is used. The voltage drop signal from the power supply monitoring IC 902 is supplied to the main board 31, the payout control board 37, and the like.
[0065]
The predetermined value for the power supply monitoring IC 902 to detect the power-off is lower than the normal voltage, but is a voltage at which the CPU on each electric component control board can operate for a while. The power supply monitoring IC 902 is configured to monitor a voltage higher than a voltage for driving a circuit element such as a CPU (+5 V in this example) and a voltage immediately after conversion from AC to DC. Therefore, the monitoring range can be extended for the voltage required by the CPU. Therefore, more precise monitoring can be performed. Further, when VSL (+30 V) is used as the monitoring voltage, since the voltage supplied to various switches of the gaming machine is +12 V, prevention of erroneous switch-on detection at the moment of a power interruption can be expected. That is, if the voltage of the +30 V power supply is monitored, it is possible to detect a decrease in the voltage of +12 V at a stage before +12 V generated after the generation of +30 V starts to fall. Therefore, when the voltage of the + 12V power supply decreases, the switch output comes to the on state. However, if the + 30V power supply voltage that drops earlier than the + 12V is monitored and the power cutoff is recognized, the power supply is turned on before the switch output turns on. It is possible to enter a state of waiting for restoration and to enter a state in which the switch output is not detected.
[0066]
Further, since the power supply monitoring IC 902 is mounted on the power supply board 910 separate from the electric component control board, the first power supply monitoring circuit can supply a voltage drop signal to the plurality of electric component control boards. Regardless of the number of electrical component control boards that require the voltage drop signal, it is sufficient that only one first power supply monitoring means is provided, so that each electrical component control means in each electrical component control board performs return control described later. Doing so does not add much to the cost of the gaming machine.
[0067]
In the configuration shown in FIG. 7, the detection output (voltage drop signal) of the power supply monitoring IC 902 is supplied to the respective electric component control boards (for example, the main board 31 and the payout control board 37) via the buffer circuits 918 and 919. However, for example, a configuration may be employed in which one detection output is transmitted to the relay board, and the same signal is distributed from the relay board to each electric component control board. Further, a buffer circuit may be provided according to the number of substrates requiring a voltage drop signal.
[0068]
Next, the operation of the gaming machine will be described.
FIG. 8 is a flowchart illustrating a main process executed by the CPU 56 on the main board 31. When the power to the gaming machine is turned on, in the main process, the CPU 56 first performs necessary initial settings (step S1).
[0069]
Then, it is confirmed whether or not the data protection processing of the backup RAM area (NMI processing of power failure occurrence such as addition of parity data in this example) is performed when the power is turned off (step S2). When an unexpected power failure occurs, a process for protecting data in the backup RAM area is performed as described later. The case where such protection processing has been performed is regarded as backup. If it is determined that there is no backup, an initialization process is performed (steps S2 and S3). In this example, whether or not there is backup data in the backup RAM area is confirmed by the state of the backup flag set in the backup RAM area when the power is turned off. In this example, if "55H" is set in the backup flag area, it means that there is a backup (ON state), and if a value other than "55H" is set, it means that there is no backup (OFF state).
[0070]
If there is backup data in the backup RAM area, in this embodiment, the CPU 56 performs data check (parity check in this example) of the backup RAM area (step S4). If the power is restored after an unexpected power failure, the data in the backup RAM area should have been saved, and the check result becomes normal. If the check result is not normal, since the internal state cannot be returned to the state at the time of power-off, an initialization process executed at the time of power-on without power recovery is executed (steps S5 and S3).
[0071]
If the check result is normal, the CPU 56 performs a game state restoration process for returning the internal state to the state at the time of power off (step S6). Therefore, in this example, as shown in FIG. 9, when the value of the backup flag is set to "55H" and the check result is normal, the process shifts to the game state restoring process of step S6. Then, the process returns to the address indicated by the PC (program counter) stored in the backup RAM area (step S7).
[0072]
After the execution of the normal initialization process (steps S2 and S3), the main process executed by the CPU 56 shifts to a loop process in which the monitoring of the timer interrupt flag (step S9) is confirmed. In the loop, a display random number update process (step S8) is also executed.
[0073]
In this embodiment, after checking the presence or absence of backup data in step S2, if backup data exists, the backup area is checked in step S4. After confirming that the backup data is normal, the presence or absence of backup data may be confirmed. In addition, a configuration may be adopted in which it is determined whether to execute the power failure recovery process by confirming whether there is backup data or checking the backup area.
[0074]
Further, for example, at the time of the parity check (step S4) when determining whether or not to execute the power failure recovery processing, that is, at the time of determining whether or not to restore the gaming state, a special process in the stored RAM data is performed. If it is confirmed that the gaming machine is in a game waiting state (a state in which no symbol is changing, no big hit game is in progress, and there is no start winning prize memory) by a flag or the like or the data of the number of start winning prizes. Alternatively, the initialization process may be performed without performing the game state restoration process.
[0075]
In the normal initialization process, as shown in FIG. 10, the RAM is cleared (step S3a). Then, based on the address value of the work area initial setting table, a predetermined work area (for example, a normal symbol determination random number counter, a normal symbol determination buffer, a special symbol left middle right symbol buffer, a payout command storage pointer, etc.) is initialized. An initial value setting process for setting a value (step S3b) is performed. Then, the timer register provided in the CPU 56 is initialized (setting that the timeout is 2 ms and the timer operates repeatedly) so that the timer is interrupted periodically every 2 ms (step S3c). That is, in step S3c, a process for activating the timer interrupt and a process for setting the timer interrupt interval are executed. Since the interrupt is prohibited (see FIG. 12) in the initial setting process (step S1), the interrupt is permitted before the initialization process is completed (step S3d).
[0076]
Therefore, in this embodiment, the internal timer of the CPU 56 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. Then, as shown in FIG. 11, when a timer interrupt occurs, the CPU 56 sets a timer interrupt flag (step S12).
[0077]
When detecting that the timer interrupt flag is set in step S9, the CPU 56 resets the timer interrupt flag (step S10) and executes a game control process (step S11). According to the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, only the flag is set in the timer interruption processing, and the game control processing is executed in the main processing. However, the game control processing may be executed in the timer interruption processing.
[0078]
As described above, in this embodiment, it is determined whether or not the power is restored to the state at the time of the power failure based on the presence or absence of the backup data. Therefore, when the power is turned on, for example, when the power is restored after a power failure, it is possible to determine whether or not to restore the state at the time of the power failure according to the contents of the backup data storage area.
[0079]
Further, as described above, since it is determined whether or not the power is restored to the power-off state based on the state of the backup data, the backup data storage is performed when the power is turned on when the power is restored after a power failure. It is possible to determine whether or not to restore the power-off state according to the state of the contents of the area.
[0080]
FIG. 12 is a flowchart showing the initial setting process in step S1. In the initial setting process, the CPU 56 first sets interrupt prohibition (step S1a). When the interrupt is set to be prohibited, the CPU 56 sets the interrupt mode to the interrupt mode 2 (step S1b), and sets a stack pointer designation address to the stack pointer (step S1c). Then, the CPU 56 initializes a built-in device register (step S1d), initializes a CTC (counter / timer) and a PIO (parallel input / output port) (step S1e), and then sets the RAM in an accessible state. (Step S1f).
[0081]
Note that there are the following three types of maskable interrupt interrupt modes in which an interrupt is permitted by inputting an INT signal that can be set in the initial setting process.
Interrupt mode 0: The built-in device that has issued the interrupt request sends an RST instruction (1 byte) or a CALL instruction (3 bytes) onto the internal data bus of the CPU. Therefore, the CPU 56 executes the instruction at the address corresponding to the RST instruction or the address specified by the CALL instruction. Upon reset, the CPU 56 automatically enters the interrupt mode 0. Therefore, when it is desired to set the interrupt mode 1 or the interrupt mode 2, it is necessary to perform a process for setting the interrupt mode 1 or the interrupt mode 2 in the initial setting process.
Interrupt mode 1: A mode in which the start address (38 (H)) of the interrupt processing program is determined in advance.
Interrupt mode 2: In this mode, an address synthesized from the value (1 byte) of a specific register of the CPU 56 and an interrupt vector (1 byte: least significant bit 0) output from the built-in device indicates an interrupt address. That is, the interrupt address is an address indicated by two bytes in which the upper address is the value of the specific register and the lower address is the interrupt vector.
[0082]
FIG. 13 is a flowchart showing the game control processing in step S11. In the game control process, first, the CPU 56 inputs the states of the gate sensor 12, the starting port sensor 17, the count sensor 23, and the winning port switches 19a and 24a via the switch circuit 58, and wins the winning port and the winning device. It is determined whether or not there is (switch processing: step S21).
[0083]
Next, various abnormality diagnosis processes are performed by the self-diagnosis function provided inside the pachinko gaming machine 1, and an alarm is issued if necessary according to the result (error process: step S22).
[0084]
Next, a process of updating each counter indicating a random number for determination, such as a random number for big hit determination, used for game control is performed (step S23). The CPU 56 further performs a process of updating a display random number such as a random number for determining the type of the stop symbol (step S24).
[0085]
Further, the CPU 56 performs a special symbol process (step S25). In the special symbol process control, a corresponding process is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to a gaming state. Then, the value of the special symbol process flag is updated during each processing according to the gaming state. Further, a normal symbol process is performed (step S26). In the normal symbol process process, a corresponding process is selected and executed according to a normal symbol process flag for controlling the variable display 10 using the 7-segment LED in a predetermined order. Then, the value of the normal symbol process flag is updated during each processing according to the gaming state.
[0086]
The CPU 56 sets a display control command (special symbol control command or ordinary symbol control command) sent to the display control board 80 in a predetermined area of the RAM 55, and then executes the special symbol control command or ordinary symbol control command. A command output process is performed (special symbol command control process: step S27, ordinary symbol command control process: step S28).
[0087]
Next, the CPU 56 performs a process of outputting the contents of the storage area for various output data to each output port (data output process: step S29). The CPU 56 also performs other processing such as output data setting processing for setting output data such as big hit information, start information, and probability variation information output to the hall management computer in the storage area.
[0088]
Further, the CPU 56 issues a drive command to the solenoid circuit 59 when a predetermined condition is satisfied (step S30). The solenoid circuit 59 drives the solenoids 16 and 21 according to the drive command, and brings the variable winning ball device 15 or the open / close plate 20 into an open state or a closed state.
[0089]
The CPU 56 also sets the number of prize balls based on the detection of the winning ports 17, 23, 19a, 24a (step S31). That is, when a predetermined condition is satisfied, a payout control command is output to the payout control board 37. The payout control CPU 371 mounted on the payout control board 37 drives the ball payout device 97 according to the payout control command.
[0090]
As described above, the main process includes the process of determining whether or not to shift to the game control process, and the internal timer of the CPU 56 performs the timer control process based on the timer interrupt that is periodically generated. Since the flag for determining whether or not to shift is set, all of the game control processing is reliably executed. That is, until all of the game control processing is executed, it is not determined whether or not to shift to the next game control processing, so that it is guaranteed that all the processing during the game control processing is completed. ing.
[0091]
In a conventional general game control process, an external interrupt that is periodically generated forcibly returns to an initial state. Describing with reference to the example shown in FIG. 13, for example, even during the process of step S31, the process is forcibly returned to the process of step S21. In other words, there is a possibility that the next game control process will be started before all the processes in the game control process are completed.
[0092]
Here, the game control process executed by the CPU 56 of the main board 31 is executed according to the flag set in the timer interrupt process based on the timer interrupt generated by the internal timer of the CPU 56 periodically. A hardware circuit that periodically generates a signal (for example, every 2 ms) is provided, a signal from the circuit is introduced to an external interrupt terminal of the CPU 56, and it is determined whether or not to shift to the game control process based on the interrupt signal. May be set.
[0093]
Even in such a configuration, the flag is not determined until all the game control processes are executed, so that execution of all the processes in the game control process is guaranteed to be completed.
[0094]
FIG. 14 is an explanatory diagram showing random numbers such as a jackpot determining random number used for game control. Each random number is used as follows.
(1) Random 1: Determine whether to generate a big hit (for big hit determination)
(2) Random 2-1 to 2-3: For determining the left and right middle out-of-designs
(3) Random 3: Determine the combination of symbols at the time of the big hit (for big hit symbol determination)
(4) Random 4: Determine whether or not to make a probability change jackpot (for probability change determination)
(5) Random 5: Determine whether to reach at the time of off (for reach judgment)
(6) Random 6: Determine reach type (for determining reach type)
(7) Random 7: Determines whether or not to make a hit with a normal symbol (for hit judgment)
[0095]
In addition, random numbers other than the above-mentioned random numbers (1) to (7) are used to enhance the game effect.
In step S23, the CPU 56 sets a big hit determination random number (1), a big hit symbol determination random number (3), a probability change random number (4), and a hit determination random number (7). Count up (1 addition). That is, they are the random numbers for determination.
[0096]
Next, a method of determining a symbol (special symbol) variably displayed on the variable display section 9 based on a winning in the starting winning port 14 will be described with reference to flowcharts of FIGS. FIG. 15 shows a process of determining that the hit ball has won the start winning opening 14, and FIG. 16 shows a process of determining a variable display stop symbol of the variable display unit 9. FIG. 17 is a flowchart showing a process for determining whether or not to make a big hit. Here, in the case of a big hit, the stop symbol is determined after determining whether or not to make the probability change, but the big hit stop symbol may be determined irrespective of the probability change big hit. good. In this case, the determination as to whether or not to change the probability may be made separately after the determination of the jackpot (for example, immediately after the determination of the jackpot or after the end of the jackpot state).
[0097]
When the hit ball wins the starting winning port 14 provided in the game board 6, the starting port sensor 17 is turned on. In the special symbol process process of step S25 of the game control process, as shown in FIG. 15, when the CPU 56 determines that the starting opening sensor 17 is turned on via the switch circuit 58 (step S71), the starting winning prize storage number is reduced. It is checked whether the maximum value of 4 has been reached (step S72). If the number of stored start winnings has not reached 4, the number of stored start winnings is increased by 1 (step S73), and a value of a random number for determining a jackpot is extracted. Then, it is stored in the random number value storage area corresponding to the value of the number of stored winning prizes (step S74). If the number of stored start winnings has reached 4, the process of increasing the number of stored start winnings is not performed. That is, in this embodiment, the number of hit balls that have won the maximum of four starting winning openings 17 can be stored.
[0098]
As shown in FIG. 16, the CPU 56 checks the value of the number of winning prize stored in the special symbol process in step S25 (step S81). If the start winning prize memory number is not 0, the value stored in the random number value storage area corresponding to the start prize storing number = 1 is read out (step S82), the value of the starting prize storing number is reduced by 1, and The value of the random number storage area is shifted (step S83). That is, the value stored in the random number value storage area corresponding to the number of start winning prizes = n (n = 2, 3, 4) is stored in the random number value storage area corresponding to the number of start prize memories = n-1. .
[0099]
Then, the CPU 56 determines the hit / miss based on the value read in step S82, that is, the value of the extracted big hit determination random number (step S84). Here, the random number for jackpot determination takes a value in the range of 0 to 299. As shown in FIG. 17, when the probability is low, for example, when the value is “3”, “big hit” is determined, and when the value is any other value, “missing” is determined. At the time of a high probability, for example, if the value is any one of “3”, “7”, “79”, “103”, and “107”, it is determined as “big hit”, and if the value is any other value, “ Mistake ".
[0100]
When it is determined that the jackpot is a big hit, the CPU 56 determines whether or not to make the big hit based on the value of the random number for random determination (random 4) (step S85). Then, when it is determined that the jackpot is to be the probability variation jackpot (step S86), the probability variation flag is set (step S87). The probability change flag is used for selecting a reach type or the like. In addition, a big hit symbol determining random number (random 3) is extracted, and a big hit symbol is determined according to the value (step S88). Further, the reach type determining random number (random 6) is extracted, and the reach type is determined based on the value (step S89).
[0101]
If it is determined that there is a loss, the CPU 56 determines whether or not to reach (Step S90). For example, when the value of the random number 4 which is a random number for reach determination is any one of “105” to “1530”, it is determined not to reach. Then, when the value of the reach determination random number is any of “0” to “104”, it is determined that the reach is set. When determining to reach, the CPU 56 determines a reach symbol.
[0102]
In this embodiment, the left and right symbols are determined according to the value of the random 2-1 (step S91). Also, the middle symbol is determined according to the value of the random 2-2 (step S92). That is, one of the symbols corresponding to the values of 0 to 15 of the values of the random 2-1 and the random 2-2 is determined as the stop symbol. Here, when the determined middle symbol matches the left and right symbols, the symbol corresponding to the value obtained by adding 1 to the value of the random number corresponding to the middle symbol is determined as the symbol of the middle symbol so that it does not match the big hit symbol. I do.
[0103]
Further, the CPU 56 extracts a reach type determining random number (random 6) and determines a reach type based on the value (step S89). If it is determined in step S90 that no reach is to be made, the left and right middle symbols are determined according to the values of random 2-1 to 2-3 (step S93).
[0104]
As described above, it is determined whether the display mode of the symbol variation based on the winning start is a big hit, a reach mode, or a loss, and the combination of the respective stop symbols is determined.
[0105]
In the high-probability state, the probability of the next big hit increases, the time required to determine the variable display of the variable display 10 using the 7-segment LED is reduced, and the variable display 10 is based on the variable display result. The pachinko gaming machine 1 may be configured so as to increase the number of times and the opening time of the variable winning prize ball device 15 at the time of hitting, or to increase the probability of hitting based on the variable display result of the variable display 10. It may be configured. Further, the pachinko gaming machine 1 in which only one or a plurality of states among them may occur.
[0106]
The range of the random numbers and the random number values used in this embodiment is an example, and any random numbers may be used, and the range setting is arbitrary.
[0107]
FIG. 18 is a flowchart showing an example of a special symbol process program executed by the CPU 56. The special symbol process process shown in FIG. 18 is a specific process of step S25 in the flowchart of FIG. When performing the special symbol process, the CPU 56 performs a variation reduction timer subtraction process (step S310), and then performs any one of steps S300 to S309 illustrated in FIG. 18 according to the internal state thereof. .
[0108]
In the variation shortening timer subtraction process in step S310, it is determined whether or not a condition for shortening the variation time of the special symbol is satisfied (for example, a predetermined time elapses from the start winning detection to the execution of the process based on the starting winning). Is performed, a process of decrementing a fluctuation shortening timer for confirming whether or not the timer has been performed is performed. Then, in each processing of steps S300 to S309, the following processing is executed.
[0109]
Special symbol change waiting process (step S300): The start winning port 14 (in this embodiment, the winning port of the variable winning ball device 15) is hit and the starting port sensor 17 is turned on. When the starting port sensor 17 is turned on, if the number of stored start winnings is not full, the number of stored start winnings is incremented by one and a random number for determining a jackpot is extracted. That is, the processing shown in FIG. 15 is executed.
Special symbol determination processing (step S301): When a state in which the variable display of the special symbol can be started, the number of stored start winnings is confirmed. If the number of start winning prizes is not 0, it is determined whether to make a jackpot or not according to the value of the extracted jackpot determination random number. That is, the first half of the processing shown in FIG. 16 is executed.
Stop symbol setting process (step S302): A stop symbol for the left and right middle symbols is determined. That is, the middle half of the processing shown in FIG. 16 is executed.
[0110]
Reach operation setting process (step S303): Determine whether or not to perform the reach operation according to the value of the reach determination random number, and determine the fluctuation period during reach according to the value of the reach type determination random number. That is, the latter half of the process shown in FIG. 16 is executed.
[0111]
All symbols change start process (step S304): Control is performed so that all symbols start to change in the variable display unit 9. At this time, the right and left middle final stop symbols and information instructing the variation mode are transmitted to the display control board 80. Upon completion of the processing, the internal state (process flag) is updated so as to shift to step S305.
[0112]
All symbols stop waiting process (step S305): When a predetermined time (time indicated by the variation reduction timer in step S310) has elapsed, control is performed so that all symbols displayed on the variable display unit 9 are stopped. If the stopped symbol is a combination of big hit symbols, the internal state (process flag) is updated so as to shift to step S306. If not, the internal state is updated to shift to step S300.
[0113]
Big winning opening opening process (step S306): Control for opening the big winning opening is started. Specifically, the counter and the flag are initialized, and the solenoid 21 is driven to open the special winning opening. Also, a big hit flag (a flag indicating that a big hit is being made) is set. Upon completion of the process, the internal state (process flag) is updated so as to shift to step S307.
[0114]
Processing during opening of the special winning opening (step S307): Control for transmitting display control command data of the special winning opening round display to the display control board 80, processing for confirming establishment of the closing condition of the special winning opening, and the like are performed. When the final closing condition of the special winning opening is satisfied, the internal state is updated to shift to step S308.
[0115]
Specific area effective time processing (step S308): The presence or absence of the passage of the V count switch 22 is monitored to perform processing for confirming that the big hit game state continuation condition is satisfied. If the condition of the big hit game state continuation is satisfied and there are still remaining rounds, the internal state is updated to shift to step S306. If the big hit game state continuation condition is not satisfied within the predetermined effective time, or if all rounds have been completed, the internal state is updated to shift to step S309.
[0116]
Big hit end processing (step S309): A display for notifying the player that the big hit gaming state has ended is performed. When the display is completed, the internal state is updated so as to shift to step S300.
[0117]
As described above, when a hit ball is won in the starting winning opening 14, the basic circuit 53 determines whether to make a big hit or a lose, a stop symbol, a reach mode, a probability change in the special symbol process process of step S25 (see FIG. 13). Is determined, and a control command such as a display control command according to the determination is transmitted to the electric component control means such as the display control means. For example, in the display control means, display control of the variable display unit 9 is performed according to a display control command from the main board 31.
[0118]
FIG. 19 is a flowchart showing the ordinary symbol processing (step S26). In the ordinary symbol process process, the CPU 56 executes any one of the processes shown in steps S62 to S66 according to the value of the ordinary symbol process flag after performing the gate switch process of step S61.
[0119]
As shown in FIG. 20, in the gate switch processing, the turning on of the gate switch 12 based on the passing of the ball through the passing gate 11, which is a condition for starting the symbol change, is detected (step S611). If the gate switch 12 is on, it is checked whether the gate passage storage counter has reached the maximum value ("4" in this example) (step S612). If not, the value of the gate passage storage counter is incremented by 1 (step S613). The LED of the passage storage display 41 is turned on according to the value of the gate passage storage counter. Then, the CPU 56 extracts the value of the hit determination random number (random 7) and stores the value (S614).
[0120]
In the normal symbol change waiting process of step S62, if the value of the normal symbol passage storage counter is other than 0, the CPU 56 updates the value of the normal symbol process flag. If the value of the normal symbol passage storage counter is 0, nothing is performed.
[0121]
FIG. 21 is an explanatory diagram showing the relationship between the hit determination random number (random 7) and the hit / miss in this embodiment. As shown in FIG. 21, when the probability is high, the hit value is one of 3 to 12, and when the probability is low, it is 3, 5 or 7. If the value of the random number for hit determination matches the hit value, the hit is determined. In addition, the time of the high probability of the normal symbol coincides with the time of the probability change, for example.
[0122]
FIG. 22 is a flowchart showing the ordinary symbol determination processing in step S63. In the ordinary symbol determination processing, the CPU 56 reads out the value stored in the random number value storage area corresponding to the number of stored gate passages = 1 (step S631), decreases the value of the gate passage storage counter by one, and resets each random number. The value of the numerical value storage area is shifted (step S632). That is, the value stored in the random number value storage area corresponding to the gate passage storage counter = n (n = 2, 3, 4) is stored in the random number value storage area corresponding to the gate passage storage counter = n-1. .
[0123]
Then, the CPU 56 determines a hit / miss based on the value read in step S631, that is, the value of the extracted random number for hit determination (step S633). That is, the hitting / losing is determined based on the relationship shown in FIG. Then, a stop symbol of the ordinary symbol is determined based on a predetermined random number or the like (step S634). For example, if the normal symbol is a number from 0 to 9 and the hit symbol is “3” or “7”, the stop symbol is determined to be “3” or “7” when the hit symbol is determined, and In this case, a value other than “3” and “7” is determined.
[0124]
In addition, in order to notify the display control board 80 of the stop symbol of the normal symbol, control for transmitting a display control command indicating the stop symbol is performed (step S635). Specifically, a display control command indicating a stop symbol is stored in a predetermined storage area (RAM), and a flag for a command transmission request is set. The flag is referred to in the data output process (step S29) in the game control process. Next, control is performed to transmit a display control command indicating the start of normal symbol change (step S636). Specifically, a display control command indicating a normal symbol change start is stored in a predetermined storage area (RAM), and a flag for a command transmission request is set.
[0125]
Then, a normal symbol variation time timer is started (step S637). For example, at the time of a high probability, a value equivalent to 5.1 seconds is set in the normal symbol fluctuation time timer. At the time of the low probability, a value equivalent to 29.2 seconds is set to the normal symbol fluctuation time timer. Further, the ordinary symbol process flag is updated to a value indicating the ordinary symbol variation process (step S638).
[0126]
The change control of the ordinary symbol in the variable display 10 is executed by the display control means. When the display control means receives the display control command indicating the start of the normal symbol change, the display control means starts the normal symbol change. Then, when a display control command indicating stop of normal symbol fluctuation described later is received, the fluctuation of the normal symbol is stopped, and the stop symbol that has been notified is displayed.
[0127]
In the ordinary symbol variation process of step S64, it is checked whether or not the ordinary symbol variation time timer has timed out, for example, as shown in FIG. 23 (step S641). If the timeout has occurred, the normal symbol process flag is updated to a value indicating the normal symbol stop processing (step S642).
[0128]
In the normal symbol stop process of step S65, control is performed to transmit a display control command indicating a normal symbol change stop, for example, as shown in FIG. 24 (step S651). Then, when it is determined to be a hit (step S652), the normal electric accessory hit flag is set (and the corresponding test signal is turned on), and the normal symbol process flag is set to start winning opening / closing processing. (Step S653). In the start winning opening opening / closing process, control is performed to open the starting winning opening (variable winning ball device 15) a predetermined number of times for a predetermined period. If it is determined to be a loss, the normal symbol process flag is updated to a value indicating the normal symbol change waiting process (step S654).
[0129]
The opening pattern used in the start winning opening opening / closing process is, for example, a pattern in which the variable winning ball device 15 opens once only for 0.2 seconds at a low probability. In addition, at the time of a high probability, the pattern is such that the variable winning ball device 15 opens for 1.15 seconds and then opens again for 1.15 seconds after a closing period of 4.4 seconds. The variable winning ball device 15 is controlled to open and close according to an opening pattern. In this embodiment, the variable winning ball device 15 is also used as the starting winning port 14.
[0130]
FIG. 25 shows the voltage from the power supply monitoring circuit of the power supply board 910. Decline It is a flowchart which shows an example of the power failure generation | occurrence | production NMI process performed according to the NMI based on a signal. In the power failure occurrence NMI process, first, the CPU 56 stores the contents of the interruption prohibition flag in the parity flag in order to back up the interruption permission / prohibition state immediately before the power failure such as the power failure (step S41). Next, interrupt prohibition is set (step S42). In the power failure occurrence NMI process, a checksum generation process is performed to ensure that the contents of the RAM are preserved. If other interrupt processing is performed during that processing, the voltage may drop to a level where the CPU cannot operate before the checksum generation processing is completed. Is set so as not to occur. Steps S44 to S50 in the power failure occurrence NMI process are an example of a power supply stop process.
Note that if a CPU having a specification that does not cause another interrupt during the interrupt process is used, the process of step S42 is unnecessary.
[0131]
Next, the CPU 56 checks whether or not the backup flag has already been set (step S42). If the backup flag has already been set, no further processing is performed. If the backup flag is not set, the following power supply stop processing is executed. That is, the processing from step S44 to step S50 is executed.
[0132]
First, the contents of each register are stored in the backup RAM area (step S44). Thereafter, a backup flag is set (step S45). Then, an appropriate initial value is set in the backup check data area of the backup RAM area (step S46), exclusive OR is sequentially performed on the initial value and the data of the backup RAM area, and the result is inverted (step S47). The calculated value is set in the backup parity data area (step S48). Further, the RAM access is prohibited (step S49). When the power supply voltage decreases, the levels of various signal lines may become unstable and the contents of the RAM may be corrupted. However, if the RAM access is prohibited in this manner, the data in the backup RAM may be corrupted. There is no.
[0133]
Further, the CPU 56 outputs a clear signal to all output ports mounted on the main board 31. Then, all the output ports are cleared by the clear signal and turned off (step S50). As described above, the configuration in which the output port is cleared at the time of the power-off processing enables the large winning opening to be closed before the stop state. Further, the power supply can be turned off in a state where the operation of other electric components is stopped, such as closing the variable winning ball device 15 before the stop state. Therefore, each electric component controlled by the main board 31 can be brought into an appropriate operation stop state. Note that a configuration in which a part of the output port is cleared may be adopted.
[0134]
Next, the CPU 56 enters a loop process. That is, no processing is performed. Therefore, before the operation is disabled from the outside by the system reset signal from the reset IC 651 shown in FIG. 6, the operation is internally stopped. Therefore, the operation of the CPU 56 is reliably stopped when the power is turned off. As a result, by the above-described RAM access prohibition control and operation stop control, it is possible to reliably prevent the contents of the RAM from being destroyed due to an abnormal operation that may occur as the power supply voltage decreases. .
[0135]
In this embodiment, in the power failure occurrence NMI process, the program is set in a loop state at the last part, but a HALT instruction may be issued.
[0136]
As described above, the backup flag set after storing the contents of the register in the RAM area determines whether there is backup data to be restored at power-on (whether restoration from a power failure or not). Used when Further, the processing of steps S41 to S50 is completed before the CPU 56 receives the system reset signal from the system reset circuit 65. In other words, the detection voltage of the voltage monitoring circuit is set so as to be completed before receiving the system reset signal from the system reset circuit 65.
[0137]
In this embodiment, the backup flag is confirmed at the time of starting the power supply stop processing. If the backup flag has already been set, the power supply stop processing is not executed. As described above, the backup flag is a flag indicating that the backup of necessary data has been completed and then the power supply stop processing has been completed. Therefore, for example, even if the NMI occurs again for some reason in the loop waiting for the reset, the power supply stop processing is not performed repeatedly.
[0138]
However, if a CPU having a specification that does not cause another interrupt during the interrupt processing is used, the determination in step S43 is unnecessary.
[0139]
FIG. 26 is an explanatory diagram for describing an example of a backup parity data creation method. However, in the example shown in FIG. 26, the size of the data in the backup data RAM area is 3 bytes for simplicity. In the power failure generation process based on the power supply voltage drop, as shown in FIG. 26, initial data (00H in this example) is set in the backup check data area. Next, an exclusive OR of “00H” and “F0H” is obtained, and an exclusive OR of the result and “16H” is obtained. Further, an exclusive OR of the result and “DFH” is obtained. Then, a value (“C6H” in this example) obtained by inverting the result (“39H” in this example) is set in the backup parity data area.
[0140]
When the power is turned on again, the parity diagnosis is performed in the power failure recovery processing. If all the data in the backup area is stored as it is, the data as shown in FIG. 26 is set in the backup area when the power is turned on again.
[0141]
In the processing of step S4, the CPU 56 performs the same processing as the processing executed in the power generation NMI processing. That is, initial data (00H in this example) is set in the backup check data area, an exclusive OR of “00H” and “F0H” is obtained, and an exclusive OR of “16H” and the result is obtained. . Further, an exclusive OR of the result and “DFH” is obtained. Then, a final calculation result obtained by inverting the result (“39H” in this example) is obtained. If all data in the backup area is stored as it is, the final calculation result matches “C6H”, that is, the data set in the backup check data area. If a bit error has occurred in the data in the backup RAM area, the final calculation result does not become “C6H”.
[0142]
Therefore, the CPU 56 compares the final operation result with the data set in the backup check data area, and if they match, determines that the parity diagnosis is normal. If they do not match, it is determined that the parity diagnosis is abnormal.
[0143]
As described above, in this embodiment, the game control means is provided with the storage means (backup RAM in this example) which is backed up for a predetermined period of time even when the power of the gaming machine is turned off. The CPU 56 (specifically, a program executed by the CPU 56) is configured to perform a game state restoration process (step S6) for restoring the game state based on the backup data when the storage unit is in the backup state.
[0144]
In this embodiment, the power supply monitoring circuit is mounted on the power supply board 910 as shown in FIG. 7, and the system reset circuit 65 is mounted on the main board 31 as shown in FIG. When the system reset circuit 65 generates a low-level system reset signal when the power supply voltage decreases, the power supply monitoring circuit (the power supply monitoring IC 902 in this example) outputs a low-level NMI interrupt signal. It is set to be later than when it occurs. Further, a low-level system reset signal from the system reset circuit 65 is input to a reset terminal of the CPU 56.
[0145]
Then, the CPU 56 enters the loop state after executing the power failure generation processing (power supply stop processing) based on the voltage drop signal from the power supply monitoring means (power supply monitoring IC 902). Will enter. That is, the operation of the CPU 56 is completely stopped. Below the + 5V power supply voltage value, normal operation of the CPU 56 cannot be ensured (that is, a state in which operation cannot be managed occurs), but the CPU 56 is in a reset state in a state where power supply that can operate normally is supplied. In addition, abnormal operation based on indefinite data is prevented.
[0146]
As described above, in this embodiment, the CPU 56 enters the loop state in response to the input of the detection output from the power supply monitoring circuit, and performs the system reset in response to the input of the detection output from the system reset circuit 65. It is configured. Therefore, when the power is turned off, the data is reliably stored, thereby preventing the player from being disadvantaged.
[0147]
In this embodiment, the power supply monitoring IC 902 and the system reset circuit 65 monitor the same power supply voltage, but may monitor different power supply voltages. For example, the power supply monitoring circuit of the power supply board 910 may monitor the + 30V power supply voltage, and the system reset circuit 65 may monitor the + 5V power supply voltage. The threshold level of the system reset circuit 65 (system reset) is set so that the timing at which the system reset circuit 65 generates the low-level system reset signal is later than the timing at which the power supply monitoring circuit generates the NMI interrupt signal. The voltage level at which a signal is generated is set. For example, the threshold is 4.25V. 4.25 V is lower than the normal voltage, but is a voltage at which the CPU 56 can operate for a while. The power supply monitoring circuit adjusts the delay time (in this example, the capacitance of the capacitor) of the delay means provided in the system reset circuit 65 and determines when the system reset circuit 65 generates a low-level system reset signal by the NMI. You may make it delay with respect to the timing which generates an interrupt signal.
[0148]
In the above embodiment, the CPU 56 detects the NMI interrupt signal from the power supply board (the NMI interrupt signal from the power monitoring means) via the non-maskable interrupt terminal (NMI terminal). An interrupt signal may be introduced to a maskable interrupt interrupt terminal (IRQ terminal). In that case, the power supply stop processing is executed in the interrupt processing (IRQ processing). Also, an NMI interrupt signal from the power supply board via the input port may be detected. In that case, the input port is monitored in the main processing.
[0149]
Further, when an interrupt signal from the power supply board is detected via the IRQ terminal instead of the NMI interrupt signal, an IRQ interrupt mask is set at the start of the game control process in step S11 of the main process, and the game control is performed. The IRQ interrupt mask may be released at the end of the processing. In such a case, an interruption occurs before and after the start of the game control process, so that the game control process is not interrupted halfway. Therefore, there is no possibility that the command transmission is interrupted when the payout control command is transmitted to the payout control board 37 or the like. Therefore, even when a power failure occurs, the delivery control command and the like are surely sent out.
[0150]
In this embodiment, in the power failure occurrence processing (power supply stop processing), if the backup flag indicating that the data has already been backed up and the power supply stop processing has already been executed is set, the power supply is stopped. It is configured not to execute the stop-time processing. In the process of turning off the power, NMI may occur again. Then, if the backup flag is not confirmed in the power failure occurrence processing, the power supply stop processing is executed again by the NMI that has occurred again.
[0151]
In the normal power supply stop processing executed first, processing for storing the contents of the register in the backup RAM is performed (see step S44 in FIG. 25). Since the power supply voltage gradually decreases in the state of waiting for reset after the normal power supply stop processing executed first, the contents of the register may be destroyed. That is, the register value may have changed from the state at the time when the power-off was detected (when the NMI first occurred). If the power supply stop processing is executed again in such a state, a value different from the register value in the state at the time when the power-off is detected is stored in the backup RAM. Then, in the power failure recovery processing executed at the time of power recovery, a value different from the register value in the state at the time when the power failure is detected is restored to the register. As a result, there is a possibility that a game state different from the game state when the power is turned off is reproduced.
[0152]
Hereinafter, the game state restoration processing will be described.
FIG. 27 is a flowchart illustrating an example of the gaming state restoring process shown in step S6 of FIG. In this example, the CPU 56 restores the value stored in the backup RAM to each register (Step S51). Then, based on the data stored in the backup RAM, the game state at the time of the power failure is confirmed and restored. That is, based on the data stored in the backup RAM, the solenoid 16 and the solenoid 21 are driven via the solenoid circuit 59 to restore the open / close state of the start winning port 14 and the open / close plate 20 (steps S52 and S53). . In addition, according to the value of the special symbol process flag and the normal symbol process flag that are saved even when the power is turned off, a control command corresponding to the progress status of the special symbol process process and the progress status of the normal symbol process process when the power is turned off, The information is sent to the display control board 80, the lamp control board 35, and the audio control board 70 (step S53).
[0153]
As described above, in the game state restoring process, the states of various electric components are restored according to the restored internal state, and the display control board 80, the lamp control board 35, and the sound control board 70 are controlled. A control command for returning the state to the state when the power is turned off (control command for causing a control state when the power is turned off) is transmitted. Such a control command is generally one or more control commands last sent out prior to power down.
[0154]
As a result, in this embodiment, the following state restoration can be performed by the game state restoration processing.
[0155]
The states of the start winning port 14 and the large winning port (opening / closing plate 20) are restored. The display state of the ordinary symbols (the display state of the variable display 10) controlled by the display control means is restored except for the case where the display is changing when the power is turned off. The display state of the special symbol controlled by the display control means (the display state of the variable display unit 9) is restored except for the case where it is changing when the power is turned off. Further, the background and the character displayed on the variable display unit 9 are restored except when the special symbol is being changed and the big hit is being played.
[0156]
If the power is turned off during the change of the special symbol, information on the change time (for example, 10 seconds) of the variable display pattern and the time already executed (for example, 4 seconds) are backed up. Then, at the time of restoration, the main board 31 outputs a display control command indicating a display pattern and a display control command indicating a stop symbol to the display control board 80, and stops the symbol after a lapse of the remaining time (6 seconds in the above example). Output a display control command to cause Therefore, when the special symbol is changing when the power is turned off, the display state of the special symbol is variably displayed for the remaining time (6 seconds in the above example) not displayed at the time of restoration. The display control command indicating the display pattern output to the display control board 80 at the time of restoration may be the same as the display control command indicating the display pattern output before the power is turned off. It is good also as a command for displaying an image like "in the middle." In this case, the display "recovering from power failure" is displayed for the remaining time (6 seconds in the above example). The same control as described above is also performed for the display state of the normal symbol when the power is turned off during the change of the special symbol.
[0157]
In addition, when the power is turned off during the big hit game, the remaining time of the round or the interval between rounds is displayed at the time of restoration, as in the case of the power being turned off during the change of the special symbol described above, The main board 31 outputs a display control command to the display control board 80 for designating a symbol at the time of confirmation (stop symbol) output before the power is turned off, while controlling the sound, the lamp, the solenoid 21 and the like. Thereby, the effect by the big hit symbol during the round or between the rounds becomes possible (for a model that performs a big hit with the big hit symbol), and the display control board 80 can also recognize the symbol displayed at the start of the fluctuation after the big hit end. .
[0158]
The display states of the decorative lamp 25, the start memory display 18, the gate passage memory display 41, the prize ball lamp 51, and the ball out lamp 52 controlled by the lamp control means are restored. The display states of the game effect lamps / LEDs 28a, 28b, 28c are restored except when the special symbol is changing and the big hit is being played. However, if a big hit game is being played when the power is turned off, the initial state of each control section can be restored. The control sections are, for example, a jackpot start notification state, a state before opening a special winning opening, a state during opening of a special winning opening, and a state indicating a big hit end. When the power is turned off during the special symbol change and the power is turned off, the game effect lamps / LEDs 28a, 28b, and 28c are provided for the remaining time, similarly to the display control of the variable display unit 9 and the variable display device 10 described above. May be controlled, or may be turned on / flashed in a pattern specific to turning off or recovering from a power failure.
[0159]
The sound generation state controlled by the voice control means is restored except during a special symbol change and a big hit game. However, if a big hit game is being played when the power is turned off, the initial state of each control section can be restored. When the power is turned off during the special symbol change and the power is restored, the sound generation state is controlled for the remaining time in the same manner as the display control of the variable display unit 9 and the variable display device 10 described above. Alternatively, a sound pattern specific to silence or restoration from a power outage (for example, a sound saying “Power restoration is in progress”) may be output.
[0160]
In this embodiment, at the time of recovery from the power interruption, the control command for restoring the state is transmitted from the game control unit of the main board 31 to the display control unit, the lamp control unit, and the voice control unit. When the display control means, the lamp control means, and the sound control means are backed up by a power supply, the display control means, the lamp control means, and the sound control means independently restore the control state without using a control command from the main board 31. May be configured.
[0161]
Further, as described later, the payout control means mounted on the payout control board 37 is backed up by a power supply, so that upon recovery from a power-off, the prize ball payout state and the ball lending control state are changed to the state at the time of the power-off. Restore state. In this embodiment, since the launch control board is connected to the payout control means, the control state of the launch control board 91 is similarly restored.
[0162]
When the game state is returned to the state at the time of power-off, in this embodiment, the CPU 56 returns the value of the parity flag stored in the backup RAM to return to the interrupt permission / prohibition state at the time of the previous power-off. Is confirmed (step S55). If the parity flag is clear, interrupt permission setting is performed (step S56). On the other hand, if the parity flag is on, the game state restoring process is finished as it is (with the interrupt prohibition state set in step S1a).
[0163]
Here, the game state restoring processing program is configured to return to the main processing when the game state restoring processing ends, but the stack area (backup RAM) pointed to by the stack pointer stored in the power supply interruption processing The address may be returned to the address stored in the area (in the area) (the address being executed when the NMI interrupt occurs when the power is turned off).
[0164]
As described above, after the initial setting process is started, until the recovery process is completed, or until the initialization process is completed, the process is interrupted by the interrupt prohibition state. Therefore, it is possible to reliably perform the initial setting, the determination as to whether or not to restore the state at the time of power interruption performed according to the contents of the backup data storage area, and the restoration processing (or initialization processing). Can be completed. Even in the case where the interrupt prohibition state is set before the end of the recovery processing as described above, the interrupt prohibition / permission state at the time of power-off is backed up by the parity flag. The interrupt prohibition / permission state when the power is turned off can be reliably restored.
[0165]
Note that, in the above embodiment, the case where the game control unit performs the data saving process and the restoration process has been described, but a part of the RAM in the payout control unit, the voice control unit, the ramp control unit, and the display control unit is also described. The power supply is backed up, and the payout control unit, the display control unit, the sound control unit, and the lamp control unit may also perform the processing described above. However, the payout control unit, the display control unit, the sound control unit, and the lamp control unit do not need to perform the command sending process at the time of restoration.
[0166]
FIG. 28 is an explanatory diagram illustrating an example of a command form of the payout control command. In this embodiment, the payout control command has a 2-byte configuration, the first byte represents MODE (command classification), and the second byte represents EXT (command type). The command form shown in FIG. 28 is an example, and another command form may be used.
[0167]
FIG. 29 is an explanatory diagram showing an example of the content of the payout control command. In the example shown in FIG. 29, the command FF00 (H) is a payout control command that specifies a payable state. The command FF01 (H) is a payout control command for specifying a payout stop state. The command F0XX (H) is a payout control command for specifying the number of winning balls. “XX” in the second byte indicates the number of payouts.
[0168]
The payout control means stops the prize ball payout and the ball lending when receiving the FF01 (H) payout control command from the game control means of the main board 31, and when receiving the FF00 (H) payout control command, receives the prize ball payout. And the ball can be lent. Further, when a payout control command specifying the number of winning balls is received, award ball payout control according to the number specified by the received command is performed.
[0169]
FIG. 30 is a timing chart showing an example of a delivery mode of the payout control command. In this embodiment, the payout control command has a 2-byte configuration. For example, as shown in FIG. 30, when the first and second bytes of the payout control signal are output, the INT signal is turned on. (Low level in this example). The ON period of the INT signal is, for example, 1 μs or more, and a period of, for example, 10 μs or more is provided between the first byte and the second byte. Note that the payout control command may have a one-byte configuration.
[0170]
The payout control command is sent only once so that the payout control means can recognize it. Recognizable means that the INT signal is turned on in this example, and is transmitted only once so that it can be recognized. In this example, it means that the INT signal is sent to the first and second bytes of the payout control signal. Accordingly, the INT signal is turned on only once.
[0171]
As shown in FIG. 31, the payout control command may have a one-byte configuration. In this case, a payout control command is output by 8-bit payout control signals CD to CD7. Then, when the payout control signal is being output, the INT signal is turned on (low level in this example). The ON period of the INT signal is, for example, 1 μs or more. The payout control means inputs the payout control signals CD to CD7 by an interrupt process according to the INT signal.
[0172]
Next, as an example of the case where the data saving and the clearing and restoring of the output port are performed in the electric component controlling means other than the game controlling means, the case where the data saving, the clearing of the output port and the restoring are performed in the payout controlling means explain.
FIG. 32 is a block diagram illustrating a configuration example around the payout control CPU 371. As shown in FIG. 32, the voltage drop signal from the first power supply monitoring circuit (first power supply monitoring means) is connected to the non-maskable interrupt terminal (XNMI terminal) of the payout control CPU 371 via the buffer circuit 960. Have been. The first power supply monitoring circuit is a circuit that monitors the voltage of any one of various DC power supplies used by the gaming machine and detects a drop in the power supply voltage. In this embodiment, the power supply voltage of VSL is monitored, and when the voltage value becomes equal to or less than a predetermined value, a low-level voltage drop signal is generated. VSL is the largest DC voltage used in gaming machines, and is +30 V in this example. Therefore, the payout control CPU 371 can confirm the occurrence of power interruption by the interrupt processing.
[0173]
The INT signal from the main board 31 is connected to the CLK / TRG2 terminal of the payout control CPU 371. When a clock signal is input to the CLK / TRG2 terminal, the value of the timer counter register CLK / TRG2 incorporated in the payout control CPU 371 is counted down. When the register value becomes 0, an interrupt occurs. Therefore, if the initial value of the timer counter register CLK / TRG2 is set to "1", an interrupt occurs in response to the input of the INT signal.
[0174]
The payout control board 37 is also provided with a system reset circuit 975, but in this embodiment, the system reset circuit 975 also serves as a second power supply monitoring circuit (second power supply monitoring means). That is, the reset IC 976 sets the output to a low level for a predetermined time determined by the capacity of an external capacitor when the power is turned on, and sets the output to a high level after a predetermined time has elapsed. Further, the reset IC 976 monitors the power supply voltage of VSL, which is the power supply voltage equal to the power supply voltage monitored by the first power supply monitoring circuit mounted on the power supply board 910, and the voltage value falls below a predetermined value (for example, + 9V). Then, a low level voltage drop signal is generated. Therefore, when the power is turned off, the voltage drop signal from the reset IC 976 becomes low level, and the payout control CPU 371 is reset. Note that, as shown in FIG. 32, the voltage drop signal is the same output signal as the reset signal.
[0175]
The predetermined value for the reset IC 976 to detect the power-off is lower than the normal voltage, but is a voltage at which the payout control CPU 371 can operate for a while. Further, since the reset IC 976 is configured to monitor a voltage higher than the voltage (+5 V in this example) required by the payout control CPU 371, the monitoring range of the voltage required by the payout control CPU 371 is determined. Can be expanded. Therefore, more precise monitoring can be performed.
[0176]
While power is not supplied from the + 5V power supply, at least a part of the built-in RAM of the payout control CPU 371 is backed up by connecting a backup power supply supplied from a power supply board to a backup terminal, and power to the gaming machine is cut off. Even if the contents are preserved. Then, when the + 5V power supply is restored, a reset signal is issued from the system reset circuit 975, so that the payout control CPU 371 returns to the normal operation state. At that time, since necessary data has been backed up, it is possible to return to the gaming state at the time of the occurrence of the power failure when recovery from a power failure or the like.
[0177]
As described above, in this embodiment, the first power supply monitoring circuit mounted on the power supply board 910 monitors the highest voltage of the power supply VSL among the DC voltages used in the game machine, and When the voltage of the power supply falls below a predetermined value, a voltage drop signal (power-off detection signal) is generated. At the timing when the power-off detection signal is output, the IC drive voltage is still at a voltage value that can sufficiently drive various circuit elements. Therefore, the operation time for the payout control CPU 371 of the payout control board 37 operating at the IC drive voltage to perform the predetermined power supply stop processing is secured.
[0178]
Note that, also in this case, the first power supply monitoring circuit monitors the highest voltage of the power supply VSL among the DC voltages used in the gaming machine. The monitoring target voltage does not need to be the highest voltage of the power supply VSL as long as the operation time for the electric component control means operating at the voltage to perform the predetermined power supply stop processing is secured. That is, if at least the voltage higher than the IC drive voltage is monitored, the power-off detection signal can be generated at a timing such that the operation time for the electric component control means to perform the predetermined power supply stop processing is secured. it can.
[0179]
In this case, as described above, since the voltage to be monitored is +12 V supplied to various switches of the gaming machine such as the prize ball count switch 301A, it can be expected to prevent erroneous switch-on detection when the power is turned off. Preferably, it is a voltage. That is, it is preferable that a voltage drop can be detected before the + 12V power supply voltage which is a voltage (switch voltage) supplied to the switch starts to drop. Therefore, it is preferable to monitor at least a voltage higher than the switch voltage.
[0180]
In the configuration shown in FIG. 32, when the power is turned on, the system reset circuit 975 outputs a low level for a period determined by the capacity of the capacitor, and then outputs a high level. That is, the reset release timing is only once. However, as in the case of the main substrate 31 shown in FIG. 6, a circuit configuration in which a plurality of reset release timings occur may be used.
[0181]
FIG. 33 is a flowchart showing the main processing of the payout control CPU 371. In the main process, the payout control CPU 371 first performs necessary initial settings (step S701).
[0182]
FIG. 34 is a flowchart showing the initial setting process in step S701. In the initial setting process, the payout control CPU 371 first sets interrupt prohibition (step S701a). Next, the payout control CPU 371 sets the interrupt mode to the interrupt mode 2 (step S701b), and sets a stack pointer designation address in the stack pointer (step S701c). Further, the payout control CPU 371 initializes the built-in device register (step S701d), initializes the CTC (counter / timer) and the PIO (parallel input / output port) (step S701e), and then sets the RAM in an accessible state. (Step S701f).
[0183]
In this embodiment, an interrupt based on the count-up of CH2 and CH3 is used as a timer / counter interrupt. The interrupt based on the count-up of CH2 is an interrupt that occurs when the value of the timer counter register CLK / TRG2 becomes “0”. Therefore, in step S701e, the initial value “1” is set in the timer counter register CLK / TRG2. The interrupt based on the count-up of CH3 is an interrupt generated when the internal clock of the CPU counts down and the register value becomes "0", and is used as a 2 ms timer interrupt described later. Specifically, the register value of CH3 is subtracted in 1/256 cycle of the system clock. In step S701e, a value corresponding to 2 ms is set in the register of CH3 as an initial value. The interrupt address for CH2 is 0074H, and the interrupt address for CH3 is 0076H.
[0184]
Then, the payout control CPU 371 checks whether backup data exists in the backup RAM area for payout control (step S702). That is, for example, the later-described total number storage or loaned ball number storage (see FIG. 37) formed in the backup RAM area is checked to determine whether there is backup data relating to the number of unpaid prize balls and the number of loaned balls. . In the event of an unexpected power failure, in most cases, some data is stored in the backup RAM area, and the data in the backup RAM area should have been stored. Indicates that there is backup data. If there is no backup data, it means that there were no unpaid game balls when the power was last turned off, and it is not necessary to return the internal state to the state when the power was turned off. The initialization process is performed (steps S702 and S703). In this example, whether or not backup data exists in the backup RAM area is confirmed by a backup flag set in the backup RAM area when the power is turned off.
[0185]
If the backup data exists in the backup RAM area, in this embodiment, the payout control CPU 371 performs data check (parity check in this example) of the backup RAM area (step S704). If the power is restored after an unexpected power failure, the data in the backup RAM area should have been saved, and the check result becomes normal. If the check result is not normal, since the internal state cannot be returned to the state at the time of power-off, the initialization processing executed at the time of power-on that is not at the time of power failure recovery is executed (steps S705 and S703).
[0186]
If the check result is normal, the payout control CPU 371 performs a payout state restoring process for returning the internal state to the power-off state (step S706). Then, the process returns to the address indicated by the PC (program counter) stored in the backup RAM area (step S707).
[0187]
After the execution of the normal initialization process (step S703), the main process executed by the payout control CPU 371 shifts to a loop process in which the monitoring of the timer interrupt flag is checked (step S708).
[0188]
In this embodiment, after checking the presence or absence of backup data in step S702, if backup data exists, the backup area is checked in step S704. After confirming that the backup data is normal, the presence or absence of backup data may be confirmed. Further, it may be configured to determine whether or not to execute the power failure recovery process by confirming whether there is backup data or checking the backup area.
[0189]
Also, for example, at the time of a parity check (step S704) when determining whether or not to execute the power failure recovery processing, that is, when determining whether or not to restore the gaming state, the payout in the stored RAM data is performed. If it is confirmed from the game ball number data or the like that the gaming machine is in the payout standby state (not in the middle of payout), the initialization processing may be executed without performing the payout state restoration processing.
[0190]
In the normal initialization process, as shown in FIG. 35, a process of clearing the register and the RAM (step S901) is performed, and a predetermined initial value is set (step S902). Since the interrupt is prohibited in the initial setting process (step S701a), the interrupt is permitted before the initialization process is completed (step S903).
[0191]
In this embodiment, the internal timer (CH3) of the payout control CPU 371 is set to repeatedly generate a timer interrupt. Further, the repetition period is set to 2 ms. Then, as shown in FIG. 36, when a timer interrupt occurs, the payout control CPU 371 sets a timer interrupt flag (step S711). In the 2 ms timer interrupt processing, if necessary, the initial value is reset in the CH3 register.
[0192]
When detecting that the timer interrupt flag has been set in step S708, the payout control CPU 371 resets the timer interrupt flag (step S709) and executes a payout control process (step S710). According to the above control, in this embodiment, the payout control process is started every 2 ms. In this embodiment, only the flag is set in the timer interrupt processing, and the payout control processing is executed in the main processing. However, the payout control processing may be executed in the timer interrupt processing.
[0193]
When the power is turned on, the payout control CPU 371 can determine whether to perform the normal initial setting process or restore the payout state only by checking the data in the backup RAM area. That is, the payout process can be restarted for the unpaid game balls by a simple determination.
[0194]
Further, in this example, the payout control CPU 371 ensures the storage of the stored contents by using the parity check code, similarly to the CPU 56 of the main board 31.
[0195]
FIG. 37 is an explanatory diagram showing an example of use of the RAM incorporated in the payout control CPU 371. In this example, a total number storage (for example, 2 bytes) and a rental ball number storage are formed in the backup RAM area. The total number storage stores the total number of payout numbers instructed from the main board 31 side. The loaned ball number storage stores the number of unpaid ball lendings.
[0196]
FIG. 38 is a flowchart showing the payout control command receiving process by the interrupt process. The INT signal for payout control from the main board 31 is input to the CLK / TRG2 terminal of the payout control CPU 371. Therefore, when the INT signal from the main board 31 is turned on, the payout control CPU 371 is interrupted, and the payout control command reception process shown in FIG. 38 is started. In this embodiment, a 12-byte fixed command buffer area for storing the received payout control command is provided. Then, a command reception number counter is used to indicate the storage position of the received payout control command. Since the payout control command has a 2-byte configuration, practically six payout control commands can be stored in the confirmed command buffer area.
[0197]
In the receiving process of the payout control command, the payout control CPU 371 first reads data from the input port 372a assigned to the input of the payout control command data (step S851). Then, it is confirmed whether or not this is the first byte of the payout control command having the 2-byte structure (step S852). Whether it is the first byte or not can be confirmed by checking whether the first bit of the received command is “1”. The first bit should be “1” in the MODE byte (first byte) of the payout control command having a 2-byte configuration (see FIG. 28). If the first bit is “1”, it is determined that a valid first byte has been received, and the received command is stored in the confirmed command buffer indicated by the command reception number counter in the confirmed command buffer area (step S853).
[0198]
If it is not the first byte of the payout control command, it is checked whether the first byte has already been received (step S854). Whether or not the data has already been received can be confirmed based on whether or not valid data is set in the reception buffer (determination command buffer in step S853).
[0199]
If the first byte has already been received, it is checked whether the first bit of the received one byte is “0”. If the first bit is “0”, the valid second byte is received, and the received command is stored in the confirmed command buffer indicated by the command reception number counter + 1 in the confirmed command buffer area (step S855). The first bit should be “0” in the EXT byte (second byte) of the payout control command having a 2-byte configuration (see FIG. 28). Although not shown, if the first bit of the received one byte is not “0” in the confirmation after Y in step S854, the process ends.
[0200]
When the command data of the second byte is stored in step S855, 2 is added to the command reception number counter (step S856). Then, it is checked whether or not the command reception counter is 12 or more (step S857), and if it is 12, the command reception number counter is cleared (step S858).
[0201]
FIG. 39 is a flowchart showing the payout control processing in step S710. In the payout control processing, the payout control CPU 371 first determines whether or not the prize ball count switch 301A and the ball lending count switch 301B input to the input port 372b via the relay board 72 are turned on (switch processing: Step S751).
[0202]
Next, the payout control CPU 371 confirms a signal input state from a sensor (for example, a motor position sensor that detects the number of revolutions of the payout motor 289) and determines the state of the sensor (input determination processing: step S752). . The payout control CPU 371 further analyzes the received payout control command and executes processing according to the analysis result (command analysis execution processing: step S753).
[0203]
Next, the payout control CPU 371 sets the payout stop state according to the payout stop instruction command received from the main board 31, or cancels the payout stop state according to the received payout start instruction command (step S754). Further, a prepaid card unit control process is performed (step S755).
[0204]
Also, the payout control CPU 371 performs control to pay out the lent ball in response to the ball lending request (step S756). Further, the payout control CPU 371 performs a prize ball control process of paying out the prize balls of the number stored in the total number storage (step S757). Then, the payout control CPU 371 outputs a drive signal to the payout motor 289 in the payout mechanism portion of the ball payout device 97 via the output port 372c and the relay board 72, and performs the ball lending control processing in step S756 or the ball lending control processing in step S757. A payout motor control process for rotating the payout motor 289 by the number of revolutions set in the prize ball control process is performed (step S758).
[0205]
In this embodiment, a stepping motor is used as the payout motor 289, and a 1-2-phase excitation method is used to control the payout motor 289. Therefore, specifically, in the payout motor control processing, eight types of excitation pattern data are repeatedly output to the payout motor 289. In this embodiment, each excitation pattern data is output for 4 ms.
[0206]
Next, error detection processing is performed, and a predetermined display is performed on the error display LED 374 according to the result (error processing: step S759). For example, the following eight types of errors are detected.
[0207]
Prize ball path error: when the prize ball payout operation is completed, or when the prize ball count switch 301A does not detect any passing of the game ball when the payout motor 289 makes one rotation. “0” is displayed on the error display LED 374.
[0208]
Ball lending path error: when the ball lending payout operation is completed, or when the payout motor 289 makes one rotation, the ball lending count switch 301B does not detect any passage of the game ball. “1” is displayed on the error display LED 374.
[0209]
Prize ball count switch ball clogging error: when the prize ball count switch 301A detects ON for 0.5 seconds or more. “2” is displayed on the error display LED 374.
[0210]
Ball lending count switch ball clogging error: when the ball lending count switch 301B detects ON for 0.5 seconds or more. “3” is displayed on the error display LED 374.
[0211]
Dispensing motor ball biting error: when dispensing motor 289 does not rotate normally. Specifically, when the payout motor position sensor has been on for a predetermined period or more, or has been turned off for a predetermined period or more. “4” is displayed on the error display LED 374. When a payout motor ball biting error occurs, the payout control CPU 371 outputs the reference excitation phase of 50 ms, and then outputs four types of excitation pattern data of the excitation pattern data of the 1-2 phase excitation. Is output every 8 ms, and the payout motor 289 repeats the reverse rotation and the forward rotation.
[0212]
Prepaid card unit non-connection error: when VL signal off is detected. “5” is displayed on the error display LED 374.
[0213]
Prepaid card unit communication error: When it is detected that a signal is output from the prepaid card unit 50 at a timing other than the prescribed timing. “6” is displayed on the error display LED 374.
[0214]
Dispensing stop state: When a dispensing control command indicating dispensing stop is received from the main board 31. “7” is displayed on the error display LED 374. When a payout control command indicating the start of payout is received from the main board 31, it returns from the payout stop state to the payable state after 2002 ms from that time.
[0215]
Further, processing for controlling an information signal output from an external connection terminal (not shown) is performed (output processing: step S760). Note that the information signal is a signal that is turned on for a predetermined time for each unit (for example, 25 pieces) of loaned balls, and then is output for a predetermined time.
[0216]
FIG. 40 is a flowchart illustrating an example of the switch processing in step S751. In the switch processing, the payout control CPU 371 checks whether or not the winning ball count switch 301A indicates the ON state (step S751a). If it indicates the ON state, the payout control CPU 371 increments the winning ball count switch ON counter by one (step S751b). The winning ball count switch on counter is a counter for counting the number of times that the on state of the winning ball count switch 301A is detected.
[0217]
Then, the value of the prize ball count switch on counter is checked (step S751c). If the value is 2, it is determined that one prize ball has been paid out. If it is determined that one prize ball has been paid out, the payout control CPU 371 decrements the prize ball non-payout counter (the number of prize balls stored in the total number storage) (step S751d).
[0218]
If it is confirmed in step S751a that the prize ball count switch 301A is not in the ON state, the payout control CPU 371 clears the prize ball count switch on counter (step S751e). Then, in this embodiment, it is confirmed whether or not the ball lending count switch 301B indicates an ON state (step S751f). If it indicates the ON state, the payout control CPU 371 increments the ball lending count switch on counter by one (step S751g). The ball lending count switch on counter is a counter for counting the number of times that the ball lending count switch 301B has been turned on.
[0219]
Then, the value of the ball lending count switch on counter is checked (step S751h). If the value is 2, it is determined that one lending ball has been paid out. When determining that one loaned ball has been paid out, the payout control CPU 371 decrements the loaned ball unpaid number counter (the number of loaned balls stored in the loaned ball number storage) by one (step S751i). .
[0220]
If it is confirmed in step S751f that the ball lending count switch 301B is not on, the payout control CPU 371 clears the ball lending count switch on counter (step S751j).
[0221]
FIG. 41 is a flowchart illustrating an example of the command analysis execution process in step S753. In the command analysis execution processing, the payout control CPU 371 checks whether or not there is a received command in the confirmed command buffer area (step S753a). If there is a received command, whether or not the received payout control command is a payout number instruction command is confirmed (step S753b). When there are a plurality of received commands in the confirmed command buffer area, whether or not the received payout control command is the payout number instruction command is checked for the earliest received received command. Is
[0222]
If the received payout control command is the payout number instruction command, the number specified by the payout number instruction command is added to the total number storage (step S753c). That is, the payout control CPU 371 stores the number of prize balls included in the payout number instruction command sent from the CPU 56 of the main board 31 in the backup RAM area (total number storage).
[0223]
Note that the payout control CPU 371 performs a subtraction of the command reception number counter and a reception command shift process in the confirmed command buffer area, if necessary.
[0224]
FIG. 42 is a flowchart illustrating an example of the payout stop state setting process in step S754. In the payout stop state setting process, the payout control CPU 371 checks whether or not there is a received command in the confirmed command buffer area (step S754a). If there is a received command in the confirmed command buffer area, it is confirmed whether or not the received payout control command is a payout stop instruction command (step S754b). If the command is the payout stop instruction command, the payout control CPU 371 sets the payout stop state (step S754c).
[0225]
If it is determined in step S754b that the received command is not a payout stop instruction command, it is checked whether the received payout control command is a payout start instruction command (step S754d). If the command is a payout start instruction command, the payout stop state is released (step S754e).
[0226]
FIG. 43 is a flowchart showing an example of the prepaid card unit control processing in step S755. In the prepaid card unit control process, the payout control CPU 371 checks whether or not the VL signal input from the card unit control microcomputer has been detected (step S755a). If the VL signal has not been detected, the VL signal non-detection counter is incremented by 1 (step S755b). Further, the payout control CPU 371 checks whether or not the value of the VL signal non-detection counter is 125 in this example (step S755c). If the value of the VL signal non-detection counter is 125, the payout control CPU 371 stops outputting the firing control signal to the firing control board 91 and stops the drive motor 94 (step S755d).
[0227]
According to the above processing, if the VL signal is detected to be off 125 times (2 ms × 125 = 250 ms) continuously, the state is set to the ball firing prohibited state.
[0228]
If the VL signal has been detected in step S755a, the payout control CPU 371 clears the VL signal non-detection counter (step S755e). If the output of the firing control signal has been stopped (step S755f), the payout control CPU 371 starts output of the firing control signal to the firing control board 91 to make the drive motor 94 operable (step S755g). .
[0229]
FIGS. 44 and 45 are flowcharts illustrating an example of the ball lending control process in step S756. In this example, the maximum value of the number of continuous payouts is one unit of the lending ball (in this example, 25), but may be another number.
[0230]
In the ball lending control process, the payout control CPU 371 confirms whether or not lending balls are being paid out (step S511). If the lending balls are being paid out, the process proceeds to the ball lending process shown in FIG. This confirmation is determined by the state of the ball lending process flag described later. If the ball is not being paid out, it is confirmed whether or not the prize ball is being paid out (step S512). This determination is made based on the state of a prize ball processing flag described later.
[0231]
If neither the loaned ball payout nor the prize ball payout is being performed, the payout control CPU 371 checks whether or not there has been a ball lending request from the card unit 50 (step S513), and if so, turns on the ball lending process flag. (Step S514), 25 (the number of ball lending units: 100 yen in this case) are set in the lending ball number storage in the backup RAM area (step S515). Then, the payout control CPU 371 turns on the EXS signal (step S516). Then, the distributing solenoid 310 is driven to set the ball distributing member 311 below the ball dispensing device 97 to the ball lending side (step S517). In addition, the payout motor 289 is turned on (step S518), and the process proceeds to the ball lending process shown in FIG.
[0232]
Strictly speaking, the payout motor 289 is turned on after the BRQ signal is turned off in order to indicate that the card unit 50 has recognized the reception. The ball lending process flag is set in the backup RAM area.
[0233]
FIG. 45 is a flowchart showing processing during ball lending in the payout control processing by the payout control CPU 371. In the ball lending process, if the payout motor 289 is not on, it is turned on. In this embodiment, in the switch processing in step S751, it is checked whether or not the game balls have been paid out based on the detection output of the ball rental count switch 301B. Is not performed. In the ball lending control process, the payout control CPU 371 confirms whether or not the lending ball passage waiting time is in progress (step S519). If it is not during the lending ball passage waiting time, the lending ball is paid out (step S520), and it is confirmed whether the driving of the payout motor 289 should be terminated (whether one unit of the payout operation has been completed) (step S521). ). Specifically, it is confirmed whether or not the rotation corresponding to the predetermined number of payouts has been completed. The rotation corresponding to the predetermined number of payouts is monitored by the output of the payout motor position sensor. When the rotation corresponding to the predetermined number of payouts is completed, the payout control CPU 371 stops driving the payout motor 289 (step S522), and sets a loan ball passing waiting time (step S523).
[0234]
In the ball lending process in step S520, the on / off state of the payout motor position sensor is monitored by a timer. If the on state or the off state continues for a predetermined time or more, the payout control CPU 371 issues a payout motor ball bite error. Is determined to have occurred.
[0235]
If it is during the lending ball passage waiting time in step S519, the payout control CPU 371 checks whether or not the lending ball passing waiting time has ended (step S524). The lending ball passing waiting time is the time from when the last payout ball is paid out by the payout motor 289 to when it passes through the ball lending count switch 301B. When confirming the end of the waiting time for passing a lending ball, since all lending balls have been paid out, it is necessary to indicate to the card unit 50 that the next lending ball lending request can be accepted. The EXS signal is turned off (step S524). Further, the distributing solenoid is turned off (step S525), the payout motor 289 is turned off (step S526), and the ball lending process flag is turned off (step S527). If the last payout ball has not passed through the ball lending count switch 301B before the lending ball passage waiting time has elapsed, a ball lending path error is determined. In this embodiment, both the prize ball and the ball lending are performed by the same payout device.
[0236]
After the EXS signal indicating the acceptance of the ball lending request is turned off and the BRQ signal which is the ball lending request signal is turned on again within a predetermined period, the ball lending process is continued without turning off the distribution solenoid and the payout motor. You may make it. That is, instead of performing the ball lending process for each predetermined unit (100 yen unit in this example), the ball lending process may be performed continuously.
[0237]
The contents of the stored number of lent balls are stored by the backup power supply of the power supply board 910 for a predetermined period even if the power of the gaming machine is turned off. Therefore, when the power is restored during the predetermined period, the payout control CPU 371 can continue the ball lending process based on the content of the lending ball number storage.
[0238]
FIGS. 46 and 47 are flowcharts showing an example of the winning ball control process in step S757. In this example, the maximum value of the number of continuous payouts is the same as one unit of the lending ball (in this example, 25), but may be another number.
[0239]
In the prize ball control process, the payout control CPU 371 checks whether or not the rental ball is being paid out (step S531). This confirmation is determined by the state of the ball lending process flag. If the ball is not being paid out, it is checked whether or not the prize ball is being paid out (step S532). If the prize ball is being paid out, the processing shifts to the processing during the prize ball shown in FIG. This determination is made based on the state of a prize ball processing flag described later.
[0240]
If neither the loaned ball is paid out nor the prize ball is paid out, the payout control CPU 371 checks whether or not there is a ball lending preparation request from the card unit 50 (step S533). This confirmation is performed by the payout control CPU 371 confirming whether the BRDY signal input from the card unit 50 is on (with a request) or off (no request).
[0241]
If there is no ball lending preparation request from the card unit 50, the payout control CPU 371 checks whether or not the number of award balls (number of unpaid award balls) stored in the total number memory is not 0 (step). S534). If the number of prize balls stored in the total number storage is not 0, the prize ball control CPU 371 turns on the prize ball processing flag (step S535), and the value of the total number storage is 25 or more in this example. It is confirmed whether or not this is the case (step S536). The award ball processing flag is set in the backup RAM area.
[0242]
If the number of prize balls stored in the total number storage is 25 or more, the payout control CPU 371 outputs a drive signal to rotate the payout motor 289 until paying out 25 game balls. The payout operation is set (step S537). On the other hand, if the number of prize balls stored in the total number storage is not 25 or more, the payout control CPU 371 drives the payout motor 289 to rotate until all the game balls stored in the total number storage are paid out. In order to output a signal, the setting of the total number payout operation is performed (step S538). Then, the payout motor 289 is turned on in accordance with the setting in step S537 or step S538 (step S538). Since the distribution solenoid is off, the ball distribution member below the ball payout device 97 is set to the winning ball side. Then, the flow shifts to a processing during payout of prize balls in a prize ball control processing shown in FIG.
[0243]
FIG. 47 is a flowchart illustrating an example of processing during a winning ball in the payout control processing by the payout control CPU 371. In the prize ball control process, if the payout motor 289 is not turned on, it is turned on. In this embodiment, in the switch processing of step S751, it is checked whether or not the game balls have been paid out based on the detection output of the prize ball count switch 301A. Is not done. In the processing during the prize ball, the payout control CPU 371 checks whether or not the prize ball passage waiting time is in progress (step S540). If it is not during the prize ball passage waiting time, prize ball payout is performed (step S541), and driving of the payout motor 289 should be terminated (in this example, 25 or a predetermined number of less than 25 payout operations have been completed). ) Is checked (step S542). Specifically, it is confirmed whether or not the rotation corresponding to the predetermined number of payouts has been completed. The rotation corresponding to the predetermined number of payouts is monitored by the output of the payout motor position sensor. When the rotation corresponding to the predetermined number of payouts is completed, the payout control CPU 371 stops driving the payout motor 289 (step S543), and sets a prize ball passing waiting time (step S542). The prize ball passage waiting time is the time from when the last payout ball is paid out by the payout motor 289 to when it passes through the prize ball count switch 301A.
[0244]
On the other hand, if the award ball passage waiting time is during the waiting time for passing a prize ball in step S540, the payout control CPU 371 checks whether or not the waiting time for passing a prize ball is completed (step S544). When the end of the lending ball passage waiting time is confirmed, all the prize balls set in step S537 or step S538 have been paid out, so the payout motor 289 is turned off (step S545) and the prize ball processing flag is set. Is turned off (step S546). If the last payout ball has not passed through the prize ball count switch 301A before the prize ball passage waiting time elapses, it is determined that a prize ball path error has occurred.
[0245]
Also, in this embodiment, the ball lending is given priority over the prize ball processing by the determinations in step S511 and step S531, but the prize ball processing may be given priority over the ball lending.
[0246]
The contents of the total number storage and the number of lent balls storage are stored by the backup power supply of the power supply board 910 for a predetermined period even if the power supply of the gaming machine is turned off. Therefore, when the power is restored during the predetermined period, the payout control CPU 371 can continue the payout process based on the contents of the total number storage.
[0247]
Note that the payout control CPU 371 manages the number of prize balls instructed from the main board 31 as a total number in the prize ball number storage, but manages the number of prize balls for each (for example, 15, 10, or 6). Good. For example, a number counter corresponding to each award ball number is provided, and when a payout number designation command is received, the number counter corresponding to the number designated by the command is incremented by one. When the payout corresponding to the number counter is performed, the number counter is decremented by one (in this case, the subtraction processing is performed in the payout control processing). Also in this case, each number counter is formed in the backup RAM area. Therefore, even if the power of the gaming machine is turned off, if the power is restored during the predetermined period, the payout control CPU 371 can continue the prize ball payout process based on the content of each number counter.
[0248]
FIG. 48 shows the voltage from the power supply monitoring circuit of the power supply board 910. Decline It is a flowchart which shows an example of the power failure generation | occurrence | production NMI process performed according to the NMI based on a signal. In this embodiment, the NMI interrupt address is 0066H. In the power failure occurrence NMI process, the payout control CPU 371 first stores the contents of the interrupt prohibition flag in the parity flag (step S801). Next, interrupt prohibition is set (step S802). In the power failure occurrence NMI process, in this example, as in the process executed on the main board 31, a process of generating a checksum for ensuring the preservation of RAM contents is performed. If another interrupt process is performed during that process, the voltage may drop to a level at which the payout control CPU 371 cannot operate before the checksum generation process is completed. Are set so that other interrupts do not occur. Steps S804 to S810 in the power failure occurrence NMI process are an example of a power supply stop process.
[0249]
If a CPU having a specification that does not cause another interrupt during the interrupt process is used, the process of step S802 is unnecessary.
[0250]
Next, the payout control CPU 371 checks whether the backup flag has already been set (step S803). If the backup flag has already been set, no further processing is performed. If the backup flag is not set, the following power supply stop processing is executed. That is, the processing from step S804 to step S810 is executed.
[0251]
First, the contents of each register are stored in the backup RAM area (step S804). Thereafter, a backup flag is set (step S805). Then, an appropriate initial value is set in the backup check data area of the backup RAM area (step S806), exclusive OR is sequentially performed on the initial value and the data of the backup RAM area, and the result is inverted (step S807). The calculated value is set in the backup parity data area (step S808). In addition, the RAM access is prohibited (step S809). When the power supply voltage decreases, the levels of various signal lines may become unstable and the contents of the RAM may be corrupted. However, if the RAM access is prohibited in this manner, the data in the backup RAM may be corrupted. There is no.
[0252]
Furthermore, the payout control CPU 371 outputs a clear signal to all output ports (in this embodiment, output port portions of the output ports 372c, 372g, 372e, and the I / O port 372f). Therefore, all output ports are turned off by the clear signal (step S810). As described above, the configuration in which the output port is cleared at the time of the power supply cutoff process allows each electric component to be stopped, for example, to stop the operation of the dispensing motor 289 in the drive state before the stop state. The power can be turned off in a state where the operation is stopped. Accordingly, each electric component controlled by the payout control board 37 can be brought into an appropriate operation stop state. Note that a configuration in which a part of the output port is cleared may be adopted.
[0253]
Next, the payout control CPU 371 enters a loop process. That is, no processing is performed. Therefore, before the operation is disabled from the outside by the system reset signal from the reset IC 976 shown in FIG. 32, the operation is internally stopped. Therefore, the operation of the payout control CPU 371 is reliably stopped when the power is turned off. As a result, by the above-described RAM access prohibition control and operation stop control, it is possible to reliably prevent the contents of the RAM from being destroyed due to an abnormal operation that may occur as the power supply voltage decreases. .
[0254]
In this embodiment, in the power failure occurrence NMI process, the program is set in a loop state at the last part, but a HALT instruction may be issued.
[0255]
As described above, the backup flag set after storing the contents of the register in the RAM area determines whether there is backup data to be restored at power-on (whether restoration from a power failure or not). Used when Further, the processing of steps S801 to S810 is completed before the payout control CPU 371 receives the system reset signal from the system reset circuit 975. In other words, the detection voltage of the voltage monitoring circuit is set so as to be completed before receiving the system reset signal from the system reset circuit 975.
[0256]
In this embodiment, the backup flag is confirmed at the time of starting the power supply stop processing. If the backup flag has already been set, the power supply stop processing is not executed. As described above, the backup flag is a flag indicating that the backup of necessary data has been completed and then the power supply stop processing has been completed. Therefore, for example, even if the NMI occurs again for some reason in the loop waiting for the reset, the power supply stop processing is not performed repeatedly.
[0257]
However, when a CPU having a specification that does not cause another interrupt during the interrupt processing is used, the determination in step S803 is unnecessary.
[0258]
Further, in this embodiment, the payout control CPU 371 detects the NMI interrupt signal from the power supply board (NMI interrupt signal from the power supply monitoring means) via the non-maskable external interrupt terminal (NMI terminal). , NMI interrupt signal may be introduced into a maskable interrupt interrupt terminal (IRQ terminal). In that case, the power failure occurrence NMI process shown in FIG. 48 is executed by the IRQ process. Further, an NMI interrupt signal may be detected through an input port. In that case, the input port is monitored in the main processing executed by the payout control CPU 371.
[0259]
FIG. 49 is an explanatory diagram for describing an example of a backup parity data creation method. However, in the example shown in FIG. 49, the size of the data in the backup data RAM area is 3 bytes for simplicity. In the power failure generation process based on the power supply voltage drop, as shown in FIG. 49, initial data (00H in this example) is set in the backup check data area. Next, an exclusive OR of “00H” and “F0H” is obtained, and an exclusive OR of the result and “16H” is obtained. Further, an exclusive OR of the result and “DFH” is obtained. Then, a value (“C6H” in this example) obtained by inverting the result (“39H” in this example) is set in the backup parity data area.
[0260]
When the power is turned on again, the parity diagnosis is performed in the power failure recovery processing. If all the data in the backup area is stored as it is, the data as shown in FIG. 49 is set in the backup area when the power is turned on again.
[0261]
In the processing of step S704, the payout control CPU 371 performs the same processing as the processing executed in steps S806 and S807 in FIG. That is, initial data (00H in this example) is set in the backup check data area, an exclusive OR of “00H” and “F0H” is obtained, and an exclusive OR of “16H” and the result is obtained. . Further, an exclusive OR of the result and “DFH” is obtained. Then, a final calculation result obtained by inverting the result (“39H” in this example) is obtained. If all data in the backup area is stored as it is, the final calculation result matches “C6H”, that is, the data set in the backup check data area. If a bit error has occurred in the data in the backup RAM area, the final calculation result does not become “C6H”.
[0262]
Therefore, the payout control CPU 371 compares the final calculation result with the data set in the backup check data area, and if they match, determines that the parity diagnosis is normal. If they do not match, it is determined that the parity diagnosis is abnormal.
[0263]
As described above, in this embodiment, the payout control means is provided with the storage means (backup RAM in this example) which is backed up for a predetermined period even if the power of the gaming machine is turned off. The payout control CPU 371 (specifically, a program executed by the payout control CPU 371) performs payout state restoration processing (step S706) for restoring the payout state based on the backup data if the storage unit is in the backup state. Be composed.
[0264]
Hereinafter, the payout state restoration processing will be described.
FIG. 50 is a flowchart showing an example of the payout state restoration processing shown in step S706 of FIG. In this example, the payout control CPU 371 restores the value stored in the backup RAM to the register (step S861). Then, based on the data stored in the backup RAM, a process for recovering the payout state at the time of the power failure is performed. For example, a flag during processing of a prize ball is set.
[0265]
When the payout state is restored, in this embodiment, the payout control CPU 371 checks the value of the parity flag stored in the backup RAM in order to restore the interrupt permission / prohibition state at the time of the previous power-off. (Step S862). If the parity flag is clear, interrupt permission setting is performed (step S863). On the other hand, if the parity flag is on, the payout state restoring process is ended as it is (with the interrupt prohibition state set in step S701a).
[0266]
Here, the payout state recovery processing program is configured to return to the payout control main processing when the payout state recovery processing ends, but the stack area (pointed by the stack pointer stored in the power supply stop processing) It is also possible to return to the address stored in the backup RAM area (the address that was being executed when the NMI interrupt occurred when the power was turned off).
[0267]
As described above, after the initial setting process is started, until the payout state restoring process is completed, or until the initialization process is completed, the interrupt prohibition state is configured, so that the process is interrupted by an interrupt. Therefore, it is possible to reliably perform the initial setting, the determination as to whether or not to restore the power-off state performed according to the contents of the backup data storage area, and the recovery process (or the initialization process). Can be completed. Even in the case where the interrupt prohibition state is set before the end of the recovery processing as described above, the interrupt prohibition / permission state at the time of power-off is backed up by the parity flag. The interrupt prohibition / permission state when the power is turned off can be reliably restored.
[0268]
FIG. 51 is a timing chart showing a state of a power supply drop when the power of the gaming machine is turned off and an NMI interrupt signal (here, a power-off signal). When the power supply to the gaming machine is cut off, the voltage value of VSL, which is the highest DC power supply voltage, gradually decreases. Then, in this example, when the voltage drops to +22 V, a power-off signal (voltage drop signal) is output from the power-supply monitoring IC 902 mounted on the power supply board 910 (to a low level).
[0269]
The power-off signal is introduced into the electric component control board (the main board 31 and the payout control board 37 in the example shown in FIG. 51), and is input to the NMI terminals of the CPU 56 and the payout control CPU 371. The CPU 56 and the payout control CPU 371 execute predetermined power supply stop processing by the above-described NMI processing.
[0270]
When the voltage value of VSL further decreases to a predetermined value (+9 V in this example), the output of the reset IC 651 mounted on the main board 31 or the payout control board 37 becomes low level, and the CPU 56 and the payout control The CPU 371 enters a system reset state. Note that the CPU 56 and the payout control CPU 371 have completed the power supply stop processing before the system is reset.
[0271]
If the voltage value of VSL is further reduced and becomes lower than a voltage capable of generating Vcc (+5 V for driving various circuits), each circuit cannot operate on each substrate. However, at least on the main board 31 and the payout control board 37, the power supply stop processing is executed, and the CPU 56 and the payout control CPU 371 are in the system reset state.
[0272]
The predetermined value for the reset IC 976 to detect the power-off is lower than the normal voltage, but is a voltage at which the payout control CPU 371 can operate for a while. Further, since the reset IC 976 is configured to monitor a voltage higher than the voltage (+5 V in this example) required by the payout control CPU 371, the monitoring range of the voltage required by the payout control CPU 371 is determined. Can be expanded. Therefore, more precise monitoring can be performed.
[0273]
In this embodiment, the power supply monitoring circuit mounted on the power supply board 910 monitors the highest voltage of the power supply VSL among the DC voltages used in the gaming machine, and the voltage of the power supply is set to the predetermined value. When the voltage falls below the threshold, a voltage drop signal (power-off detection signal) is generated. As shown in FIG. 51, at the timing when the power-off detection signal is output, the IC drive voltage is still a voltage value that can sufficiently drive various circuit elements. Therefore, the operation time for the payout control CPU 371 of the payout control board 37 operating at the IC drive voltage to perform the predetermined power supply stop processing is secured.
[0274]
In this case, the power supply monitoring circuit also monitors the highest voltage of the power supply VSL among the DC voltages used in the gaming machine. The monitoring target voltage need not be the highest voltage of the power supply VSL as long as the operation time for the electrical component control unit to perform the predetermined power supply stop processing is secured. That is, if at least the voltage higher than the IC drive voltage is monitored, the power-off detection signal can be generated at a timing such that the operation time for the electric component control means to perform the predetermined power supply stop processing is secured. it can.
[0275]
In this case, as described above, since the voltage to be monitored is +12 V supplied to various switches of the gaming machine such as the prize ball count switch 301A, it can be expected to prevent erroneous switch-on detection when the power is turned off. Preferably, it is a voltage. That is, it is preferable that a voltage drop can be detected before the + 12V power supply voltage which is a voltage (switch voltage) supplied to the switch starts to drop. Therefore, it is preferable to monitor at least a voltage higher than the switch voltage.
[0276]
However, although the monitoring range is narrowed, a + 5V power supply voltage can be used as a monitoring voltage of the voltage monitoring circuit and another voltage monitoring circuit. Also in that case, the detection potential of the voltage monitoring circuit is set higher than the detection potentials of the other voltage monitoring circuits.
[0277]
As described above, since the electrical component control unit outputs the clear signal at the time of the power-off process, the output port can be cleared at the time of the power-off process before the power-off state. In addition, each electric component controlled by each electric component control unit before the power is turned off can be brought into an appropriate operation stop state. For example, the operation of the electric parts is stopped, such as closing the open big winning opening, closing the open variable winning ball unit 15 being opened, and further stopping the operation of the payout motor 289 in the driven state. After that, the power can be turned off. Therefore, it is possible to wait for power restoration in an appropriate stop state.
[0278]
Further, as described above, since the electrical component control means outputs the clear signal at the time of the power-off processing, the main board 31 executes the power-off processing and is in a standby state. The other electrical component control boards such as the dispensing control board 37 can clear the output port 57 even when the power returns without being cut off. The operation state of the electric parts and the electric part control means can be set to an appropriate operation stop state, and the electric part control means continues the control operation even though the main board 31 is in the standby state. It is possible to prevent erroneous operations such as erroneous operations.
[0279]
That is, for example, even if the main board 31 is outputting a control command to another electric component control board immediately before entering the standby state, the main board 31 suspends the game control, (For example, the display control board 80, the sound control board 70, and the lamp control board 35) can be prevented from malfunctioning. Also, for example, even if the special winning opening or the variable winning ball device 15 is being opened immediately before the main substrate 31 enters the standby state, the special winning opening and the variable winning ball device 15 are kept open. Such a situation can be prevented. Further, for example, even if the main board 31 is outputting information to the management computer immediately before the standby state, the erroneous information can be prevented from being output.
[0280]
Further, as described above, since the electric component control means outputs the clear signal at the time of the power-off processing, the payout control board 37 executes the power-off processing and is in a standby state. Even if the power of predetermined parts such as an electric component (for example, the payout motor 289) is restored without being cut off, the output ports 372c, 372e, 372f, and 372g can be cleared. The operation state of each part can be set to an appropriate operation stop state, and a malfunction such as a predetermined part such as an electric component continuing the control operation even though the payout control board 37 is in a standby state. Can be prevented.
[0281]
That is, for example, even if information is being output to the management computer immediately before the payout control board 37 enters the standby state, it is possible to prevent output of incorrect ball lending information from being continued. Further, for example, it is possible to prevent a malfunction such as continuing the driving state of the payout motor 289 and an error display on the error display LED 374. Further, for example, even though the payout control board 37 is in a standby state, a signal (for example, an EXS signal or a PRDY signal) is erroneously output to the card unit 50 or inappropriate control for the distribution solenoid is performed. Can be prevented.
[0282]
In each of the above-described embodiments, the power supply monitoring unit is provided on either the power supply board or the electric component control board. However, the power supply monitoring means may be provided anywhere, depending on the structural convenience of the gaming machine. It can be installed at any position.
[0283]
In each of the above embodiments, the case where a RAM is used as the storage unit is described. However, any storage unit other than the RAM may be used as long as it is an electrically rewritable storage unit.
[0284]
Further, in each of the above-described embodiments, the payout control unit is exemplified as the electric component control unit other than the game control unit. However, the display control unit, the sound control unit, and the lamp control unit may perform the above-described control. In the power failure occurrence NMI process, a clear signal may be output to stop the operation of the electric components controlled by the respective electric component control means. With this configuration, the operation of each electric component can be stopped before the stop state, and the power can be restored in an appropriate stop state. In addition, even if each electric component control means is in a standby state, even if the power of the electric components controlled by each electric component control means is restored without being cut off, the erroneous production continues. Can be interrupted. For example, if the lamp control means is used, it is possible to prevent the lighting of the start storage display 18 from being erroneously continued.
[0285]
Further, in the above embodiment, the power supply monitoring circuit is provided on the power supply board 910, but the power supply monitoring circuit may be provided on the electric component control board such as the main board 31 and the payout control board 37. When the electric component control board on which the power supply circuit is mounted is configured, the power supply monitoring circuit is not mounted on the power supply board.
[0286]
In the pachinko gaming machine 1 of each of the above-described embodiments, a predetermined game value can be given to a player when a stop symbol of a special symbol variably displayed on the variable display portion 9 is a combination of a predetermined symbol based on a winning start. Was a first-class pachinko gaming machine, but a second-class pachinko gaming machine in which a predetermined gaming value can be given to a player when there is a prize in a predetermined area of an electric accessory that is opened based on a winning start. And a third-type pachinko gaming machine in which a predetermined right is generated or continued when there is a prize in a predetermined electric auditory product which is opened when a stop symbol of a symbol variably displayed based on a start winning prize is a predetermined combination of symbols. Even so, the present invention can be applied.
[0287]
Further, the present invention is not limited to the pachinko gaming machine, but may be applied to a slot machine or the like in a case where an electric component performing some operation is provided.
[0288]
【The invention's effect】
As described above, according to the present invention, Microcomputer Was installed Control board In Microcomputer Is provided with an output port for outputting a command signal related to control of the electric component, Microcomputer A power supply stop process including a process of generating check data for diagnosing whether or not the storage content of the storage unit is normal based on a detection signal from the first power supply monitoring unit and storing the check data in the storage unit And a clearing means for outputting a clear signal for stopping the operation of the electric component in the power supply stopping process and turning off the output port based on the clear signal. When, Has, In response to a system reset signal from the second power supply monitoring means Inactive , The second power supply monitoring means, The DC voltage to be monitored is The first power supply monitoring means detects Signal output After The second power supply monitoring means System reset signal Output Within the prescribed period until , Power supply stop processing By means of execution Processing when power supply is stopped is completed Do Set as Detection voltage dropped Since the system reset signal is output when the second condition is satisfied, the operation of the electric components can be stopped before the stop state is caused by the clear signal. Microcomputer The electric components controlled in the above-mentioned manner can be set in an appropriate state to be in a power-off state, so that it is possible to wait for power restoration in an appropriate stop state. Also, by clearing the output port before the stop state, the operation of the electrical components can be stopped before the stop state, Microcomputer The electric components controlled in the above-mentioned manner can be set in an appropriate state to be in a power-off state, so that it is possible to wait for power restoration in an appropriate stop state. In addition, the predetermined power supply stop processing can be reliably executed. Therefore, it is possible to reliably output the clear signal at the time of executing the processing at the time of stopping the power supply. Further, by adjusting the second condition to be satisfied after the output of the detection signal by the first power supply monitoring unit, the system can be configured to be reset after the completion of the power supply stop processing. The power supply stop processing can be surely completed before the power is turned off. Therefore, before the power is turned off, the operation of the electric components can be surely stopped. Further, since a drop in the power supply voltage can be detected at an early stage, it is possible to quickly take measures such as a power supply stop process based on the drop in the power supply voltage. In addition, the system is reset after the power supply stop processing is completed. Output signal Therefore, before the power is turned off, the power supply stop processing can be surely completed. Therefore, before the power is turned off, the operation of the electric components can be surely stopped.
[0290]
The gaming machine can be controlled to a specific gaming state advantageous to the player when the result of the player performing the predetermined game becomes a predetermined mode, Microcomputer Outputs a command signal instructing the opening of the special winning opening that is opened and closed in the specific gaming state, and if the special winning opening is configured to be closed by the clear signal, the opening is performed before the stop state is established. It is possible to close the special winning opening in the state, and to avoid the power-off state with the large winning opening being opened, so that it is necessary to wait for the power recovery in an appropriate stop state. Can be.
[0294]
The first power supply monitoring means is Microcomputer Was installed Control board Is mounted on a power supply board provided separately from Control board If it is assumed to be installed in the Control board The detection signal from one power supply monitoring means Control board Can be used for each. That is, the power supply can be monitored with a simple configuration.
[0296]
Microcomputer However, if it is assumed that the process for prohibiting access to the area where the backup storage is stored is performed in the process at the time of power supply stop, an abnormal operation that may occur due to a decrease in the power supply voltage may occur. It is possible to reliably prevent the destruction of the contents of the area (for example, RAM) in which the backup storage is stored, and to surely protect the data stored in the RAM which is restored when the power is turned on thereafter.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine viewed from the front.
FIG. 2 is a front view of the gaming board of the pachinko gaming machine as viewed from the front.
FIG. 3 is a rear view of the mechanical plate of the pachinko gaming machine as viewed from the rear.
FIG. 4 is a block diagram showing a circuit configuration example of a game control board (main board).
FIG. 5 is a block diagram illustrating a circuit configuration example of a payout control board.
FIG. 6 is a block diagram illustrating a configuration example around a CPU for power supply monitoring and power supply backup.
FIG. 7 is a block diagram illustrating a configuration example of a power supply board.
FIG. 8 is a flowchart illustrating an example of a main process executed by a CPU on a main board.
FIG. 9 is an explanatory diagram showing an example of a method for determining whether or not to execute a game state restoration process.
FIG. 10 is a flowchart illustrating an example of an initialization process.
FIG. 11 is a flowchart illustrating an example of a 2 ms timer interrupt process.
FIG. 12 is a flowchart illustrating an example of an initial setting process.
FIG. 13 is a flowchart illustrating an example of a game control process.
FIG. 14 is an explanatory diagram showing each random number.
FIG. 15 is a flowchart illustrating a process of determining that a hit ball has won a start winning opening.
FIG. 16 is a flowchart illustrating a process of determining a stop symbol for variable display and a process of determining a reach type.
FIG. 17 is a flowchart illustrating a big hit determination process.
FIG. 18 is a flowchart showing a special symbol process process.
FIG. 19 is a flowchart showing a normal symbol process process.
FIG. 20 is a flowchart showing a gate switch process.
FIG. 21 is an explanatory diagram showing a hit / fall of a hit determination random number for a normal symbol.
FIG. 22 is a flowchart showing a normal symbol determination process.
FIG. 23 is a flowchart showing a normal symbol variation process.
FIG. 24 is a flowchart showing a normal symbol stop process.
FIG. 25 is a flowchart illustrating an example of a power failure occurrence NMI process.
FIG. 26 is an explanatory diagram for describing an example of a backup parity data creation method.
FIG. 27 is a flowchart illustrating an example of a game state restoration process.
FIG. 28 is an explanatory diagram showing an example of a command form of a payout control command.
FIG. 29 is an explanatory diagram showing an example of the content of a payout control command.
FIG. 30 is a timing chart showing another example of the delivery mode of the payout control command.
FIG. 31 is a timing chart showing an example of a delivery mode of a payout control command.
FIG. 32 is a block diagram showing one configuration example around a payout control CPU for power supply monitoring and power supply backup.
FIG. 33 is a flowchart illustrating an example of main processing executed by a payout control CPU.
FIG. 34 is a flowchart illustrating an example of an initial setting process of a payout control CPU;
FIG. 35 is a flowchart illustrating an example of initialization processing of a payout control CPU;
FIG. 36 is a flowchart illustrating an example of a timer interruption process of a payout control CPU.
FIG. 37 is an explanatory diagram showing a configuration example of a RAM in the payout control means.
FIG. 38 is a flowchart illustrating an example of a command receiving process of the payout control CPU.
FIG. 39 is a flowchart illustrating an example of a payout control process executed by a payout control CPU.
FIG. 40 is a flowchart illustrating an example of a switch process.
FIG. 41 is a flowchart illustrating an example of a command analysis execution process.
FIG. 42 is a flowchart illustrating an example of a payout stop state setting process.
FIG. 43 is a flowchart showing an example of a prepaid card unit control process.
FIG. 44 is a flowchart illustrating an example of a ball lending control process.
FIG. 45 is a flowchart illustrating an example of a ball lending control process.
FIG. 46 is a flowchart illustrating an example of a prize ball control process.
FIG. 47 is a flowchart illustrating an example of a prize ball control process.
FIG. 48 is a flowchart illustrating an example of a power failure occurrence NMI process executed by a payout control CPU.
FIG. 49 is an explanatory diagram for describing an example of a backup parity data creation method.
FIG. 50 is a flowchart illustrating an example of a payout state restoration process executed by a payout control CPU.
FIG. 51 is a timing chart showing an example of a state of a power supply drop or an NMI signal when the power of the gaming machine is turned off.
[Explanation of symbols]
1 Pachinko machine
31 Main board
37 Dispensing control board
372c, 372e, 372f, 372g Output port (I / O port output section)
53 Basic Circuit
56 CPU
577,578 output port (I / O port output section)
371 Dispensing control CPU
651,976 reset IC
902 Power supply monitoring IC
910 power supply board

Claims (4)

遊技者が所定の遊技を行い、遊技領域に設けられている入賞領域に遊技球が入賞したことに応じて遊技者に賞球を払い出す遊技機であって、
遊技機に設けられる電気部品を制御するための制御処理を行うマイクロコンピュータと、
ワークメモリとして用いられ電源バックアップされている記憶手段と、
遊技球が前記入賞領域に入賞したことを検出し、賞球を払い出すために前記マイクロコンピュータに検出出力する遊技球検出スイッチと、
交流電源からの交流を直流に変換する整流手段と、
前記整流手段によって変換された直流電圧から該直流電圧よりも低い電圧であって遊技機で用いられる前記遊技球検出スイッチに供給される直流電圧および該遊技球検出スイッチに供給される直流電圧よりもさらに低い電圧であって前記マイクロコンピュータの駆動電源である直流電圧を生成する直流電圧生成手段と、
前記遊技球検出スイッチに供給される直流電圧よりも高い電圧であって前記整流手段によって交流から直流に変換された直後の直流電圧を監視し、該監視している直流電圧が前記遊技球検出スイッチに供給される直流電圧よりも高い所定の検出電圧に低下したときに検出信号を出力する第１の電源監視手段と、
前記第１の電源監視手段が監視する直流電圧と同じ、または異なる電源電圧を監視し、該監視している直流電圧が前記第１の電源監視手段の検出電圧よりも低く、前記マイクロコンピュータの駆動電源の電圧より高い検出電圧に低下したときにシステムリセット信号を出力可能な第２の電源監視手段とを備え、
前記マイクロコンピュータが搭載された制御基板には、前記マイクロコンピュータが電気部品の制御にかかわる指令信号を出力するための出力ポートが設けられ、
前記マイクロコンピュータは、
前記第１の電源監視手段からの検出信号により前記記憶手段の記憶内容が正常であるか否かを診断するためのチェックデータを生成して当該記憶手段に保存する処理を含む電力供給停止時処理を実行する電力供給停止時処理実行手段と、
電力供給停止時処理にて前記電気部品の作動を停止させるためのクリア信号を出力して、前記クリア信号にもとづいて前記出力ポートをオフ状態とするクリア手段と、を有し、
前記第２の電源監視手段からの前記システムリセット信号に応じて非動作状態とされ、
前記第２の電源監視手段は、前記監視する直流電圧が前記第１の電源監視手段が検出信号を出力したあと前記第２の電源監視手段がシステムリセット信号を出力するまでの所定期間内に、前記電力供給停止時処理実行手段により電力供給停止時処理が完了するように設定された検出電圧に低下したときに前記第２の条件が成立したとしてシステムリセット信号を出力する
ことを特徴とする遊技機。A gaming machine in which a player plays a predetermined game and pays out a prize ball to the player in response to a game ball winning in a prize area provided in the game area,
A microcomputer for performing a control process for controlling the electrical components provided in the gaming machine,
Storage means used as a work memory and backed up by a power supply;
A game ball detection switch that detects that a game ball has won the prize area, and detects and outputs the microcomputer to output the prize ball,
Rectifying means for converting alternating current from an alternating current power supply to direct current,
Than the DC voltage supplied to the DC voltage and the recreation ball detection switch is supplied to the gaming ball detection switch used in the gaming machine a voltage lower than the DC voltage from the converted DC voltage by the rectifying means DC voltage generating means for generating a DC voltage which is a lower voltage and is a driving power supply of the microcomputer,
Monitoring the DC voltage immediately after being converted from AC to DC by the rectifier means to a voltage higher than the DC voltage supplied to the gaming ball detection switch, the being monitored DC voltage the gaming ball detection switch First power supply monitoring means for outputting a detection signal when the voltage drops to a predetermined detection voltage higher than the DC voltage supplied to the power supply;
A power supply voltage that is the same as or different from the DC voltage monitored by the first power supply monitoring means is monitored , and the monitored DC voltage is lower than a detection voltage of the first power supply monitoring means , and the microcomputer is driven. Second power supply monitoring means capable of outputting a system reset signal when the detection voltage drops to a detection voltage higher than the power supply voltage ,
On the control board on which the microcomputer is mounted, an output port for the microcomputer to output a command signal related to control of an electric component is provided,
The microcomputer includes:
Power supply stop processing including a process of generating check data for diagnosing whether the storage content of the storage means is normal based on a detection signal from the first power supply monitoring means and storing the check data in the storage means Power supply stop time processing execution means for executing
Clearing means for outputting a clear signal for stopping the operation of the electric component in the power supply stop processing, and turning off the output port based on the clear signal ;
Inactivated in response to the system reset signal from the second power supply monitoring means,
The second power supply monitoring unit may be configured such that the monitored DC voltage is within a predetermined period from when the first power supply monitoring unit outputs a detection signal to when the second power supply monitoring unit outputs a system reset signal . When the power supply stop processing is reduced to a detection voltage set by the power supply stop processing execution means to complete the power supply stop processing, a system reset signal is output assuming that the second condition is satisfied. Machine. 遊技機は遊技者が所定の遊技を行った結果が所定の態様となった場合に遊技者に有利な特定遊技状態に制御可能であって、
マイクロコンピュータは、前記特定遊技状態で開閉される大入賞口の開放を指示する指令信号を出力し、
前記大入賞口は、クリア信号によって閉状態とされる
ことを特徴とする請求項１記載の遊技機。The gaming machine can be controlled to a specific gaming state advantageous to the player when the result of the player performing the predetermined game becomes a predetermined mode,
The microcomputer outputs a command signal for instructing opening of a special winning opening that is opened and closed in the specific game state,
2. The gaming machine according to claim 1, wherein the special winning opening is closed by a clear signal. 第１の電源監視手段は、マイクロコンピュータが搭載された制御基板とは別個に設けられた電源基板に搭載され、
第２の電源監視手段は、前記制御基板に搭載されている
ことを特徴とする請求項１または請求項２記載の遊技機。The first power supply monitoring means is mounted on a power supply board provided separately from the control board on which the microcomputer is mounted,
The gaming machine according to claim 1 or 2, wherein the second power supply monitoring means is mounted on the control board . マイクロコンピュータは、電力供給停止時処理においてバックアップ記憶が格納されている領域へのアクセスを禁止する処理を実行する
ことを特徴とする請求項１ないし請求項３記載の遊技機。 4. The gaming machine according to claim 1, wherein the microcomputer executes a process of prohibiting access to an area in which a backup storage is stored in the power supply stop process.
JP2000041937A 2000-02-18 2000-02-18 Gaming machine Expired - Fee Related JP3588026B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000041937A JP3588026B2 (en) 2000-02-18 2000-02-18 Gaming machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000041937A JP3588026B2 (en) 2000-02-18 2000-02-18 Gaming machine

Publications (3)

Publication Number Publication Date
JP2001224762A JP2001224762A (en) 2001-08-21
JP2001224762A5 JP2001224762A5 (en) 2004-09-09
JP3588026B2 true JP3588026B2 (en) 2004-11-10

Family

ID=18565078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000041937A Expired - Fee Related JP3588026B2 (en) 2000-02-18 2000-02-18 Gaming machine

Country Status (1)

Country Link
JP (1) JP3588026B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3781259B2 (en) * 2000-03-07 2006-05-31 株式会社藤商事 Game machine
JP7413331B2 (en) * 2021-09-22 2024-01-15 株式会社平和 gaming machine

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0467733U (en) * 1990-10-18 1992-06-16
JPH1085421A (en) * 1996-09-17 1998-04-07 Sankyo Kk Game machine
JPH10260912A (en) * 1997-03-17 1998-09-29 Mitsubishi Electric Corp Memory card

Also Published As

Publication number Publication date
JP2001224762A (en) 2001-08-21

Similar Documents

Publication Publication Date Title
JP3583339B2 (en) Gaming machine
JP4156149B2 (en) Game machine
JP2001104610A (en) Game machine
JP2001276373A (en) Game machine
JP3660312B2 (en) Game machine
JP3772069B2 (en) Game machine
JP2001104586A (en) Game machine
JP3583336B2 (en) Gaming machine
JP4290372B2 (en) Game machine
JP3546163B2 (en) Gaming machine
JP3893400B2 (en) Game machine
JP3558942B2 (en) Gaming machine
JP3660313B2 (en) Game machine
JP3583327B2 (en) Gaming machine
JP3588026B2 (en) Gaming machine
JP3857131B2 (en) Game machine
JP2001178888A (en) Game machine
JP3893399B2 (en) Game machine
JP3647697B2 (en) Game machine
JP2001087527A (en) Game machine
JP3857133B2 (en) Game machine
JP4772878B2 (en) Game machine
JP4381525B2 (en) Game machine
JP2007296403A (en) Game machine
JP2003225433A (en) Game machine

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040811

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070820

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100820

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100820

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100820

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100820

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees