JP3754651B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP3754651B2
JP3754651B2 JP2002017432A JP2002017432A JP3754651B2 JP 3754651 B2 JP3754651 B2 JP 3754651B2 JP 2002017432 A JP2002017432 A JP 2002017432A JP 2002017432 A JP2002017432 A JP 2002017432A JP 3754651 B2 JP3754651 B2 JP 3754651B2
Authority
JP
Japan
Prior art keywords
control
sub
command
output
control board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002017432A
Other languages
Japanese (ja)
Other versions
JP2003210799A (en
Inventor
公督 市川
友久 加藤
Original Assignee
株式会社藤商事
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社藤商事 filed Critical 株式会社藤商事
Priority to JP2002017432A priority Critical patent/JP3754651B2/en
Publication of JP2003210799A publication Critical patent/JP2003210799A/en
Application granted granted Critical
Publication of JP3754651B2 publication Critical patent/JP3754651B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、パチンコ機、アレンジボール機、雀球遊技機、回胴式遊技機などの遊技機に関し、特に、主制御基板の出力ポートを一つにした遊技機に関するものである。
【0002】
【従来の技術】
弾球遊技機は、一般に、機能別に分離された複数の回路基板で構成され、複数の回路基板が協働して全体として複雑な遊技動作を実現している。このような遊技機では、遊技制御を統括的に担当する主制御基板と、主制御基板からの制御コマンドに基づいて動作する複数のサブ制御基板とで構成されるのが一般的である。
【0003】
サブ制御基板としては、例えば、液晶ディスプレイを制御する図柄制御基板、遊技球の払出動作を制御する払出制御基板、LEDランプなどを点滅させて遊技動作を盛上げるランプ制御基板、音声的に遊技動作を盛上げる音声制御基板などが存在する。そして、主制御基板から複数個のサブ制御基板にそれぞれ制御コマンドを送出するため、主制御基板には、サブ制御基板と同数の出力ポートが設けられている。
【0004】
この回路構成によれば、或る出力ポートに制御コマンドを出力した後は、その制御コマンドを該当するサブ制御基板が受信したか否かに係わらず、直ちに別の出力ポートに制御コマンドを出力することができ、処理の迅速化という意味で優れている。
【0005】
【発明が解決しようとする課題】
しかしながら、このような回路構成では、サブ制御基板の個数に応じた出力ポートが必要となるので、回路構成のコンパクト化や主制御基板の小型化の障害となっていた。すなわち、より複雑で高度な遊技制御を実現しようとすると、そのための回路構成や回路基板が必要となるところ、それらを遊技機内部の限られた空間に収納するには、全ての回路を極力コンパクト化する必要がある。
【0006】
また、遊技機では、機種によってサブ制御基板の個数も相違するところ、従来の回路構成では主制御基板を共通化できず、機種毎の主制御基板を用意するしかないという問題点もあった。
【0007】
本発明は、上記事情に鑑みてなされたものであって、主制御基板の回路構成をコンパクト化できるだけでなく、サブ制御基板の個数に係わらず主制御基板を共通化することもできる遊技機を提供することを課題とする。
【0008】
上記の課題を解決するため、本発明は、遊技者に有利な利益状態を発生させるか否かの抽選処理を実行し、前記抽選処理の結果に基づいて遊技動作を制御する主制御部と、前記主制御部からの制御コマンドを受信し、受信した制御コマンドに基づいて所定の遊技動作を行う複数のサブ制御部とを設けた遊技機であって、前記主制御部には、前記複数のサブ制御部に対して共通的に制御コマンドを出力する第1回路と、前記サブ制御部の全てに対して共通的に動作制御信号(STB)を出力する第2回路とが設けられ、前記複数のサブ制御部の全部又は一部は、前記第1回路からの制御コマンドを、選択処理を経て取得するようになっており、前記第1回路は、前記制御コマンドを一時記憶するコマンド出力ポートと、前記コマンド出力ポートの出力を受ける第1ドライバとを有する一方、前記第2回路は、前記動作制御信号を一時記憶するSTB出力ポートと、前記STB出力ポートの出力を受ける第2ドライバとを有し、前記第1ドライバのチップイネーブル端子に、前記STB出力ポートの出力が供給されることで、前記制御コマンドが前記動作制御信号に同期して出力されるようになっている。
【0009】
【発明の実施の形態】
以下、本発明の遊技機を実施例に基づいて更に詳細に説明する。図1は、実施例に係るパチンコ機の全体構成を図示したブロック図である。図示のパチンコ機は、遊技動作を中心的に制御する主制御基板1と、液晶ディスプレイ8の動作を制御する図柄制御基板2と、音声的に遊技動作を盛上げる音声制御基板3と、ランプ類の点滅動作させて遊技動作を盛上げるランプ制御基板4と、遊技球を払出す払出制御基板5と、払出制御基板5に制御されて遊技球を発射する発射制御基板7と、AC24Vを受けて装置各部に直流電圧を供給する電源基板6とを中心に構成されている。
【0010】
主制御基板1、図柄制御基板2、音声制御基板3、ランプ制御基板4、払出制御基板5は、Z80CPU相当品などを内蔵したワンチップマイコンを備えるコンピュータ回路で構成されており、サブ制御基板2〜5は、主制御基板1からの制御コマンドに基づいて個別的な制御動作を実現している。この実施例の場合には、制御コマンドは2バイト長であり、一方向のパラレル通信方式によって伝送されている。
【0011】
図2は、主制御基板1の回路構成を示すブロック図である。図示の通り、主制御基板1は、ワンチップマイコンであるCPU回路50と、CPU動作クロックCLKの整数倍の周波数であるクロック信号Φ0を発生するシステムクロック発生部51と、CPUからのアドレス信号に基づき各部のチップセレクト信号CSを生成するデコード回路52と、CPUからのデータを出力するための出力ポート回路53と、外部データをCPUが取り込むための入力ポート回路54と、各サブ制御基板2〜5に制御コマンドを出力する出力駆動回路55と、遊技盤各部のスイッチ類のON/OFF状態を入力するスイッチ入力回路56とを中心に構成されている。
【0012】
図3は、主制御基板1と、サブ制御基板2〜5の接続関係をより詳細に図示したブロック図である。図示の通り、主制御基板1からの制御コマンドとストローブ信号STBは、中継基板TRANを経由して各サブ制御基板2〜5に伝送されている。したがって、図柄制御基板2が存在しないためにサブ制御基板の個数が3個の遊技機であっても、中継基板TRANを別の中継基板TRAN’に代えるだけで対処することができる。
【0013】
図3には、主制御基板1の出力ポート回路53と出力駆動回路55の具体的構成を図示している。出力ポート回路53は、8ビットの制御コマンドを出力する単一のコマンド出力ポート53aと、各サブ制御基板2〜5に共通のストローブ信号STBを出力するSTB出力ポート53bとで構成されている。このように、制御コマンドの伝送に係わる回路が極限的にコンパクト化されているので、回路基板を小型化することができ、また小型化しない場合にも他の回路用の十分な設置スペースを確保できる。
【0014】
図示の通り、本実施例では、複数個のサブ制御基板2〜5に対して、コマンド出力ポート53aは単一である。そして、特定のサブ制御基板に向けた個別の制御コマンドであっても、コマンド出力ポート53aは、これを時間的にも区別することなく共通的に出力している。すなわち、従来装置のように、サブ制御基板毎に別々のコマンド出力ポートを設け、CPUが、各制御コマンドに対してこれを出力すべきコマンド出力ポートを選択するのではなく、全ての制御コマンドを単一のコマンド出力ポート53aを通して共通的に出力する。
【0015】
しかも、ストローブ信号STBも、全てのサブ制御基板2〜5に対して共通的に出力される1ビットデータD0である。そのため、このストローブ信号STBの出力に起因して、各制御基板2〜5では一斉に割込み処理が開始されることになるが、これらの点について更に後述する。なお、出力ポート53a,53bは、チップセレクト信号CS1,CS2に応じて入力データをラッチ(一時記憶)するものであれば特に限定されないが、この実施例では、74273相当品のD型フリップフロップを用いている。
【0016】
出力駆動回路55は、詳細には、STB出力ポート53bの1ビット出力を受けるNOTゲート57と、コマンド出力ポート53aから受けた制御コマンドを出力する第1駆動部(第1ドライバ)55aと、STB出力ポート53bから受けた1ビットのストローブ信号STBを出力する第2駆動部(第2ドライバ)55bとで構成されている。なお、駆動部55a,55bは、ドライバ機能を有するものであれば特に限定されないが、この実施例では、74244相当品のバスバッファを用いている。
【0017】
第1駆動部55aのチップイネーブル端子には、NOTゲート57の出力が供給されている。したがって、NOTゲート57の入力データ(具体的にはストローブ信号STB)がHレベルになると、第1駆動部55aは、コマンド出力ポート53aから受けた制御コマンドを出力コネクタCNに出力することになる。一方、第2駆動部55bのチップイネーブル端子は、Lレベルに固定されているので、第2駆動部55bは、受けたストローブ信号STBを直ちに出力コネクタCNに出力する。
【0018】
中継基板TRANは、主制御基板1から8ビット長の制御コマンドと1ビット長のストローブ信号STBを入力コネクタCNiから受けて、これらを各サブ制御基板向けに分配して出力コネクタCNo0〜CNo3に出力している。すなわち、各出力コネクタCNo0〜CNo3には、8ビット長の制御コマンドが共通的に伝送されると共に、ストローブ信号STBも共通的に伝送される。
【0019】
中継基板TRANの出力コネクタCNo0〜CNo3に伝送された制御コマンド及びストローブ信号STBは、不図示のケーブルを通して、サブ基板2〜5の入力コネクタCNa〜CNdに伝送される。図示を省略しているが、図柄制御基板2の入力コネクタCNa、音声制御基板3の入力コネクタCNb、ランプ制御基板4の入力コネクタCNc、及び払出制御基板5の入力コネクタCNdには、それぞれストローブ信号STBと制御コマンドが伝送される。
【0020】
入力コネクタCNa〜CNdに伝送された制御コマンドは、各サブ制御基板2〜5の入力ポート58a〜58dに供給され、ストローブ信号STBは各サブ制御基板のCPUの割込み端子INTに供給されている。そのため、ストローブ信号STBがHレベルとなると、サブ制御基板2〜5のCPUには割込みがかかることになる。但し、この実施例では、各制御基板には、自己に不要な制御コマンドも含めて伝送されてくるので、各CPUは、割込み処理プログラムにおいて制御コマンドを取捨選択して、必要な制御コマンドのみを取得している。これらの動作を実現する具体的方法について、以下に説明する。
【0021】
図4及び図5は、主制御基板1の制御プログラムを示すフローチャートである。主制御基板1の制御プログラムは、電源投入後に実行され通常は無限ループ処理(ST6)で終わる初期処理プログラム(図4)と、所定時間(2mS)毎に起動されるタイマ割込み処理プログラム(図5)と、電源電圧が所定値を下回るとNMI(Non Maskable interrupt)信号によって駆動されてCPUのレジスタ値をバックアップするNMI処理プログラム(不図示)とで構成されている。
【0022】
以下、図5を参照しつつタイマ割込み処理から説明する。タイマ割込みが生じると、各レジスタの内容はスタック領域に退避され、乱数作成処理、スイッチ入力管理処理、エラー管理処理などが行われる(ST30)。スイッチ入力管理処理は、ゲートや電動チューリップなどを遊技球が通過したか否かの判定であり、エラー管理処理は、機器内部に異常が生じていないかの判定である。また、乱数作成処理とは、ソフトウェア的又はハードウェア的に当り用乱数値や大当たり乱数値を更新する処理を意味する。
【0023】
その後、処理分けカウンタの値が判定されて、ST32〜ST36のうちの該当する処理が行われる(ST31)。上記したエラー管理やスイッチ管理は、短い時間間隔で繰り返し行うべきであるが、一方、パチンコゲームの演出に係わる処理は遊技者のニーズに応じて複雑高度化するため、ある程度以上の処理時間を要することになる。そこで、この実施例では、全ての遊技制御動作を1回の割込み処理で完了させのではなく、5種類の処理に区分し、区分された各処理を割込み毎に分担して実行するようにしている。そのため、0〜4の範囲で循環動作する処理分けカウンタを設けて、処理分けカウンタの値に応じた処理を行うようにしている。
【0024】
具体的に説明すると、処理分けカウンタが0の場合には大入賞口の開放などに関する処理を行い(ST32)、処理分けカウンタが1の場合には当り状態(電動チューリップの開放)か否かに関する普通図柄処理を行い(ST33)、処理分けカウンタが2の場合には大当り状態か否かに関する処理を行っている(ST34)。また、処理分けカウンタが3の場合には、電動チューリップや大入賞口の開閉タイミングに関係するタイマ管理処理や、主制御基板から各制御基板に伝送されるコマンド作成処理が行われる(ST35)。処理分けカウンタが4の場合には、情報出力やエラー表示コマンドの作成処理が行われる(ST36)。
【0025】
ステップST32〜ST36の何れかの処理が終わると、処理分けカウンタの値が更新された後(ST37)、生成されているコマンドが各制御基板に出力される(ST38)。また、各レジスタの値が復帰されると共に割込み許可状態に変更されて、割込み処理ルーチンからメインルーチンに戻る(ST39)。
【0026】
図6(a)は、上記したコマンド出力処理(ST38)を詳細に示すフローチャートであり、図6(b)は、RAMのコマンドバッファ領域を図示したものである。なお、コマンドバッファ領域には、タイマ割込み処理中のコマンド作成処理(ST35,ST36)で、既に必要な制御コマンドが格納されている。
【0027】
また、この実施例では、一回のタイマ割込みによって生成される制御コマンドを単一個としている。そのため、コマンドバッファ領域は2バイトの固定長で足りることになり、十分な容量があるとは言えないRAMエリアを節約することができる。なお、一回のタイマ割込みによって作成される制御コマンドを単一個に限定しなくても、作成量は高々数個であるからRAMエリア節約の利点は維持される。
【0028】
本実施例のパチンコ機には、図柄制御基板2、音声制御基板3、ランプ制御基板4、及び払出制御基板5の4つのサブ制御基板が存在し、それぞれに固有の制御コマンドが存在するが、主制御基板1では、各制御コマンドを選別することなく全サブ制御基板2〜5に伝送する。すなわち、各制御コマンドは、それを受け取るべきサブ制御基板も、受け取るべきタイミングも、本来はそれぞれ異なるが、主制御基板1からは全サブ制御基板に向けて制御コマンドが共通的に出力される。
【0029】
以下、この点を図6(a)のフローチャートに基づいて説明する。先ず、コマンドバッファ領域に制御コマンドデータが存在するか否かが判定される(ST40)。コマンドバッファ領域は、初期状態ではゼロクリアされているので、コマンドバッファ領域がゼロでなければ制御コマンドが存在することになる。なお、この実施例では、制御コマンドは、0000Hを含まない2バイト構成になっており、動作種別を示す上位8ビットのMODEデータと、動作内容を示す下位8ビットのEVENTデータとで構成されている。
【0030】
ステップST40の判定においてコマンドデータの存在が確認できた場合には、2バイト構成の制御コマンドを1バイト毎に分けて出力するべく、変数LOOPに2を格納する(ST41)。その後、制御コマンドデータをコマンド出力ポート53aに出力すると共に、制御コマンドを読み出したコマンドバッファ領域をゼロクリアする(ST42)。なお、コマンドバッファ領域をゼロクリアするのは、同一の制御コマンドを重複して出力しないためである(ST40参照)。
【0031】
ステップST42の処理の結果、デコード回路52からチップセレクト信号CS1が出力され、D型フリップフロップ53aに制御コマンドデータが書き込まれることになる。その後、若干の時間調整がされた後(ST43)、01HであるSTBデータが、ストローブポート53bに向けて出力される(ST44)。その結果、ストローブポート53bから00000001Bのデータが出力され、全てのサブ制御基板2〜5に伝送される。なお、Hは16進数、Bは2進数を意味している。
【0032】
このように、ステップST44の処理によってストローブ信号STBがHレベルとなるので、全てのサブ制御基板2〜5のCPUには割込みがかかることになる。そこで、割込みを受けた各サブ制御基板では、割込み処理プログラムにおいて制御コマンドの取捨選択を行う。
【0033】
ところで、サブ制御基板における割込み処理は、実質的には8ビットデータの入力処理だけであるから、ステップST44の処理から、それほど待機することなく次の処理に進むことができる。そこで、この実施例では、各サブ制御基板が制御コマンドを取捨選択するに先だって行う、制御コマンドの一時記憶に要する時間だけ待機することとし(ST45)、迅速に次の処理に移行する。すなわち、若干の時間消費の後、ストローブポート53bにクリアデータ(=00H)を出力して、ストローブ信号STBをLレベルにする(ST46)。
【0034】
次に、変数LOOPをデクリメントして(ST47)、その値が0になるまでステップST42〜ST47の処理を繰り返す。その結果、特別な待機時間を設けることなくST42〜ST47の処理が2度実行され、MODEデータとEVENTデータとが連続的に迅速に出力される。このように、本実施例では、コマンド出力処理が極めて迅速に完了するので、処理時間の限られたタイマ割込み処理において(少なくとも2mS以内に全処理を終える必要がある)、コマンド出力処理以外の処理に時間を振り分けることが可能となる。
【0035】
図7(a)は、各サブ制御基板における割込み処理プログラムを示すフローチャートである。前述のようにして、サブ制御基板にストローブ信号STBによって割込みが生じると、各レジスタの内容はスタック領域に退避され(ST50)、制御コマンドがバッファ領域に一時記憶された後、その制御コマンドを取得すべきか否かの取捨選択の判定がされる(ST51)。本実施例では、全てのサブ制御基板に対し共通的に制御コマンドを伝送しているので、各サブ制御基板ではその制御コマンドを取捨選択する必要が生じるのである。
【0036】
この取捨選択のために、各サブ制御基板のROMには、入力コマンドの実行の有無を判定するための判定テーブルTBLが設けられている。判定テーブルTBLでは、図7(b)に示すように、本パチンコ機で使用する全制御コマンドと、その制御コマンドを取得すべきか否かを示す判定フラグとが対応して記憶されている。なお、この実施例では、全てのサブ制御基板2〜5には、全制御コマンドについての判定テーブルTBLが設けられており、判定フラグの内容だけがサブ基板毎に異なることになる。
【0037】
判定フラグは、具体的には、取得すべきコマンドには「1」を、無視するコマンドには「0」を立てるようにしている。例えば、同図において8001Hという入力コマンドには、フラグ1が立っているので、取得すべきことが把握される。判定テーブルTBLの構成は以上の通りであり、CPUは、一時記憶している制御コマンドを検索キーにして判定テーブルTBLを検索し、その判定フラグの値が1の場合だけ、バッファ領域から格納エリアへ制御コマンドを取得することになる(ST52,ST53)。
【0038】
その後、各レジスタの値が復帰され(ST54)、サブ制御基板におけるSTB割込み処理が終了する。なお、格納エリアに取得された制御コマンドは、サブ制御基板の他の処理(メイン処理やタイマ割込み処理)で実行されることになる。
【0039】
次に、図4に示す初期処理を説明する。電源が投入されると、CPUが割込み禁止状態に設定された後、CPUのレジスタの初期設定がされ(ST1)、CPUは割込みモード2に設定される(ST2)。その後、RAMクリア信号がチェックされる(ST3)。RAMクリア信号は、初期化スイッチ85に対応したものであり、営業開始時のように、パチンコ機21の前枠24を前方に開いた状態で初期化スイッチ54を押圧操作しながら電源スイッチ53をオン側に切換えると、RAMクリア信号がON状態になっている。
【0040】
RAMクリア信号がOFF状態の場合とは、初期化スイッチ54を押すことなく電源が投入されたことを意味する。この場合は、停電などからの復旧時であると考えられるので、NMI割込み処理においてバックアップされていたデータを復帰させて(ST4)、中断前の処理を再開させる(ST5)。
【0041】
一方、RAMクリア信号がON状態であれば、RAMに記憶保持されている遊技情報の全てが消去された後、CPUは、液晶ディスプレイ8に表示する初期図柄を設定したり、この遊技制御の実行中に周期的に割込み処理を実行させる割込み周期を設定する等の初期処理を行った後、EI命令を実行して自らを割込み許可状態にする(ST6)。
【0042】
その後は、無限ループ状に繰り返される外れ図柄用の乱数処理(ST7)が行われる。なお、外れ図柄用の乱数処理は、タイマ割込み処理において特別図柄の抽選に外れた場合に液晶ディスプレイ8に描かれる外れ図柄パターンを規定するものである。
【0043】
続いて、上記の弾球遊技機について更に追加的に説明する。図8は、本実施例のパチンコ機22を示す斜視図であり、図9は、同パチンコ機22の側面図である。なお、パチンコ機21は、カード式球貸し機22に電気的に接続された状態で、パチンコホールの島構造体の長さ方向に複数個が配設されている。
【0044】
図示のパチンコ機21は、島構造体に着脱可能に装着される矩形枠状の木製外枠23と、外枠23に固着されたヒンジHを介して開閉可能に枢着される前枠24とで構成されている。この前枠24には、遊技盤25が裏側から着脱自在に装着され、その前側には、ガラス扉26と前面板27とが夫々開閉自在に枢着されている。
【0045】
前面板27には発射用の遊技球を貯留する上皿28が装着され、前枠24の下部には、上皿28から溢れ出し又は抜き取った遊技球を貯留する下皿29と、発射ハンドル30とが設けられている。発射ハンドル30は発射モータと連動しており、発射ハンドルの回動角度に応じて動作する打撃槌31(図11参照)によって遊技球が発射される。
【0046】
上皿28の右部には、カード式球貸し機22に対する球貸し操作用の操作パネル32が設けられ、この操作パネル32には、カード残額を3桁の数字で表示するカード残額表示部32aと、所定金額分の遊技球の球貸しを指示する球貸しスイッチ32bと、ゲーム終了時にカードの返却を指令する返却スイッチ32cとが設けられている。ガラス扉26の上部には、大当り状態を示す大当りLEDランプP1が配置されている。また、この大当りLEDランプP1に近接して、補給切れ状態や下皿の満杯状態を示す異常報知LEDランプP2,P3が設けられている。
【0047】
図10に示すように、遊技盤25には、金属製の外レールと内レールとからなるガイドレール33が環状に設けられ、その内側の遊技領域25aの略中央には、液晶カラーディスプレイ8が配置されている。また、遊技領域25aの適所には、図柄始動口35、大入賞口36、複数個の普通入賞口37(大入賞口36の左右に4つ)、2つの通過口であるゲート38が配設されている。これらの入賞口35〜38は、それぞれ内部に検出スイッチを有しており、遊技球の通過を検出できるようになっている。
【0048】
液晶ディスプレイ8は、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。この液晶ディスプレイ8は、中央部に特別図柄表示部Da〜Dcと右上部に普通図柄表示部39を有している。普通図柄表示部39は普通図柄を表示するものであり、ゲート38を通過した遊技球が検出されると、表示される普通図柄が所定時間だけ変動し、遊技球のゲート38の通過時点において抽選された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。
【0049】
図柄始動口35は、左右1対の開閉爪35aを備えた電動式チューリップで開閉され、普通図柄表示部39の変動後の停止図柄が当り図柄を表示した場合には、開閉爪35aが所定時間だけ開放されるようになっている。図柄始動口35に遊技球が入賞すると、特別図柄表示部Da〜Dcの表示図柄が所定時間だけ変動し、図柄始動口35への遊技球の入賞タイミングに応じた抽選結果に基づいて決定される停止図柄パターンで停止する。
【0050】
大入賞口36は、前方に開放可能な開閉板36aで開閉制御されるが、特別図柄表示部Da〜Dcの図柄変動後の停止図柄が「777」などの当り図柄のとき、「大当り」と称する特別遊技が開始され、開閉板36aが開放されるようになっている。大入賞口36の内部に特定領域36bがあり、この特定領域36bを入賞球が通過すると、遊技者に有利な特別遊技が継続される。
【0051】
大入賞口36の開閉板36aが開放された後、所定時間が経過し、又は所定数(例えば10個)の遊技球が入賞すると開閉板36aが閉じる。このとき、遊技球が特定領域36bを通過していない場合には特別遊技が終了するが、特定領域36bを通過していれば、最大で例えば15回まで特別遊技が継続され、遊技者に有利な状態に制御される。さらに、変動後の停止図柄が特別図柄のうちの一定図柄(以下、特定図柄)であった場合には、特別遊技の終了後に高確率状態に移行するという特典が付与される。
【0052】
図11に示すように、前枠24の裏側には、遊技盤25を裏側から押さえる裏機構板40が着脱自在に装着されている。この裏機構板40には開口部40aが形成され、その上側に賞球タンク41と、これから延びるタンクレール42とが設けられている。裏機構板40の側部には、タンクレール42に接続された払出装置43が設けられ、裏機構板40の下側には払出装置43に接続された通路ユニット44が設けられている。払出装置43から払出された遊技球は、通路ユニット44を経由して上皿排出口28a(図8)から上皿28に払出されることになる。
【0053】
裏機構板40の開口部40aには、遊技盤25の裏側に装着された裏カバー45と、入賞口35〜37に入賞した遊技球を排出する入賞球排出樋(不図示)とが嵌合されている。この裏カバー45に装着されたケースCA1の内部に主制御基板1が配設され、その前側に図柄制御基板2が配設されている(図9参照)。主制御基板1の下側で、裏カバー45に装着されたケースCA2の内部にランプ制御基板4が設けられ、隣接するケースCA3の内部に音声制御基板3が設けられている。
【0054】
これらケースCA2,CA3の下側で、裏機構板40に装着されたケースCA4の内部には、電源基板6と払出制御基板5が設けられている。この電源基板6には、電源スイッチ53と初期化スイッチ54とが配置されている。これら両スイッチ53,54に対応する部位は切欠かれ、両スイッチを指で同時に操作可能になっている。発射ハンドル30の後側に装着されたケースCA5の内部には、発射制御基板7が設けられている。そして、これらの回路基板1〜7は夫々独立して構成され、電源基板6と発射制御基板7を除く制御基板2〜6には、ワンチップマイコンを備えるコンピュータ回路が搭載されている。
【0055】
以上、本発明の一実施例について具体的に説明したが、本発明の遊技機は、上記実施例の構成に限らず適宜変更可能である。例えば、上記実施例では、全てのサブ制御基板に全ての制御コマンドを伝送して、全てのサブ制御基板で制御コマンドの取捨選択処理を行ったが、取捨選択処理を実行しないサブ制御基板を設けても良い。
【0056】
例えば、図柄制御基板2が、受信すべき制御コマンドが最も多く(CMD1〜CMDn)N個の場合には、このN個の制御コマンド(CMD1〜CMDn)の範囲内で他のサブ制御基板用の制御コマンドを割り当てれば、図柄制御基板2での取捨選択処理を省略でき、判定テーブルTBLも不要となる。なお、制御コマンドが同一でも、具体的な指令内容は個々のサブ制御基板ごとに変わるのは当然である。
【0057】
また、実施例の場合、制御コマンドを取得すべきか否かの判定に判定テーブルTBLを利用したが、判定テーブルを使用しなくても良く、また判定テーブルTBLの具体的構成も何ら本発明を限定するものではない。例えば、4つのサブ制御基板で取得すべき制御コマンドが、仮にN1個、N2個、N3個、N4個であるとすると(N1<N2<N3<N4)、各制御コマンド群の数値範囲の大小関係を区別するよう構成すれば、その数値範囲(具体的には判定値)の判定によって自己の取得すべき制御コマンドか否を判定できる(図12参照)。
【0058】
具体的な制御コマンドの構成としては、例えば、全てのサブ制御基板で取得すべきCMD1〜CMDN1を最小の数値範囲に設定し、第2〜第4のサブ制御基板で取得すべきCMDN1+1〜CMDN2を次に小さい数値とし、以下同様に、第3及び第4のサブ制御基板で取得すべきCMDN2+1〜CMDN3、第4のサブ制御基板でのみ取得すべきCMDN3+1〜CMDN4の順に数値を大きく設定すれば良い。このような場合には、第1サブ制御基板〜第3サブ制御基板では、判定テーブルTBLに変えて判定値CMDN1,CMDN2,CMDN3を用いることで取捨選択処理が可能となる。具体的には、サブ制御基板は、自己の判定値CMDN1,CMDN2,CMDN3以下の制御コマンドのみ取得することになる。
【0059】
また、上記実施例では、中継基板TRANを設けたが、主制御基板1と中継基板TRANとを一体化させることを排除する趣旨ではない。また、実施例の中継基板TRANは、制御コマンドとストローブ信号STBを、単純に、そのまま各サブ制御基板2〜5に分配するだけであったが、中継基板TRANに、CPUを含む制御回路を搭載して、受信した全制御コマンドを各サブ制御基板向けに振り分けても良い。
【0060】
制御コマンドの振分けの具体的方法は特に限定されないが、全ての制御コマンドを全てのサブ制御基板に伝送するが、伝送した制御コマンドを取得すべきサブ制御基板に対してのみ、ストローブSTBを伝送するのが簡易的である。何れにしても、中継基板TRANに制御機能を持たせると、各サブ制御基板における取捨選択処理が不要となるので、各サブ制御基板では、ストローブ割込み処理(図7(a)のコマンド入力処理)を迅速に終えることができ、本来の遊技制御処理に素早く復帰できる利点がある。音声制御基板などでは特に有効である。
【0061】
さらに、上記実施例では、各サブ制御基板2〜5では、不要な制御コマンドはソフトウェアで排除する例について説明したが、専用の入力回路を設けてハードウェア的に取捨選択しても良いのは勿論である。
【0062】
図13は、更に別の実施例を説明するブロック図である。この実施例では、主制御基板1と中継基板(分配基板)TRANとを双方向通信可能に接続している。なお、ここで双方向通信とは、典型的には、主制御基板から中継基板に制御コマンドを伝送し、それを正常に受信した中継基板TRANが確認信号ACKを返送する態様が該当する。
【0063】
図示例の場合、中継基板TRANは、重要度の高い払出制御基板5と双方向通信可能に接続されると共に、図柄制御基板2と音声ランプ複合制御基板60には一方向通信可能に接続されている。音声ランプ複合制御基板60とは、音声制御部とランプ制御部の機能を備える回路基板である。図13の場合、中継基板TRANは、裏機構板40側に取り付けるのが好ましい。また、分配基板TRANと払出制御基板5の各回路を、単一の回路基板上に配置するのも好適である。
【0064】
また、図1に示す実施例では、サブ制御部としての図柄制御基板2、音声制御基板3、ランプ制御基板4、及び払出制御基板5が夫々別基板構成となっているが、それら複数のサブ制御部のうち、少なくとも2つを同一基板構成としても良い。具体的には、図柄制御部と音声制御部、図柄制御部とランプ制御部、音声制御部とランプ制御部の何れかの組合せを同一基板上に構成するのが典型的である。
【0065】
【発明の効果】
以上説明したように、本発明によれば、主制御基板の回路構成をコンパクト化できるだけでなく、サブ制御基板の個数に係わらず主制御基板を共通化することもできる遊技機を実現できる。
【図面の簡単な説明】
【図1】実施例に係るパチンコ機の全体構成を示すブロック図である。
【図2】主制御基板の構成を示すブロック図である。
【図3】主制御基板とサブ制御基板の接続部を詳細に図示したものである。
【図4】主制御基板におけるシステムリセット処理を示すフローチャートである。
【図5】主制御基板におけるタイマ割込み処理を示すフローチャートである。
【図6】主制御基板におけるコマンド出力処理を示すフローチャートである。
【図7】各サブ制御基板におけるコマンド入力処理を示すフローチャートである。
【図8】実施例に係るパチンコ機の斜視図である。
【図9】図8のパチンコ機の側面図である。
【図10】図8のパチンコ機の正面図である。
【図11】図8のパチンコ機の背面図である。
【図12】別の実施例を説明する図面である。
【図13】別の実施例を説明する図面である。
【符号の説明】
1 主制御部(主制御基板)
2〜5 サブ制御部(サブ制御基板)
53a 第1回路(コマンド出力ポート)
55a 第1回路(第1駆動部)
53b 第2回路(STB出力ポート)
55b 第2回路(第2駆動部)
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko machine, an arrangement ball machine, a sparrow ball game machine, and a revolving game machine, and more particularly to a gaming machine having a single output port of a main control board.
[0002]
[Prior art]
A ball game machine is generally composed of a plurality of circuit boards separated by function, and a plurality of circuit boards cooperate to realize a complex game operation as a whole. Such a gaming machine is generally composed of a main control board that is responsible for overall game control and a plurality of sub-control boards that operate based on control commands from the main control board.
[0003]
Sub-control boards include, for example, a symbol control board that controls a liquid crystal display, a payout control board that controls the payout operation of a game ball, a lamp control board that flashes LED lamps, etc., and a gaming operation that is voiced There is a voice control board and the like. In order to send control commands from the main control board to the plurality of sub control boards, the main control board is provided with the same number of output ports as the sub control boards.
[0004]
According to this circuit configuration, after a control command is output to a certain output port, the control command is immediately output to another output port regardless of whether the corresponding sub-control board receives the control command. It is excellent in terms of speeding up of processing.
[0005]
[Problems to be solved by the invention]
However, in such a circuit configuration, output ports corresponding to the number of sub-control boards are required, which has been an obstacle to downsizing the circuit configuration and downsizing the main control board. In other words, when trying to achieve more complex and advanced game control, a circuit configuration and circuit board for that purpose are required. To store them in a limited space inside the gaming machine, all the circuits are made as compact as possible. It is necessary to make it.
[0006]
In addition, in gaming machines, the number of sub-control boards differs depending on the model. However, the conventional circuit configuration cannot share a main control board, and there is a problem in that only a main control board for each model has to be prepared.
[0007]
The present invention has been made in view of the above circumstances, and not only can the circuit configuration of the main control board be made compact, but also a gaming machine that can share the main control board regardless of the number of sub-control boards. The issue is to provide.
[0008]
  In order to solve the above problems, the present invention executes a lottery process for determining whether or not to generate a profit state advantageous to a player, and controls a game operation based on the result of the lottery process; A gaming machine that includes a plurality of sub-control units that receive a control command from the main control unit and perform a predetermined gaming operation based on the received control command, wherein the main control unit includes the plurality of sub-control units. A first circuit that outputs a control command in common to the sub-control unitA second circuit that outputs an operation control signal (STB) in common to all of the sub-control units;And all or a part of the plurality of sub-control units are configured to obtain a control command from the first circuit through a selection process,The first circuit has a command output port for temporarily storing the control command and a first driver for receiving the output of the command output port, while the second circuit has an STB output for temporarily storing the operation control signal. And an output of the STB output port is supplied to a chip enable terminal of the first driver, so that the control command receives the operation control signal. Is output in synchronization with
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the gaming machine of the present invention will be described in more detail based on examples. FIG. 1 is a block diagram illustrating an overall configuration of a pachinko machine according to an embodiment. The illustrated pachinko machine includes a main control board 1 for centrally controlling the game operation, a symbol control board 2 for controlling the operation of the liquid crystal display 8, a voice control board 3 for accelerating the game operation, and lamps. In response to the lamp control board 4 that activates the flashing of the game operation, the payout control board 5 that pays out the game ball, the launch control board 7 that is controlled by the payout control board 5 to launch the game ball, and AC24V The power supply board 6 supplies a DC voltage to each part of the apparatus.
[0010]
The main control board 1, the symbol control board 2, the voice control board 3, the lamp control board 4, and the payout control board 5 are configured by a computer circuit including a one-chip microcomputer incorporating a Z80 CPU equivalent or the like. -5 implement | achieve individual control operation | movement based on the control command from the main control board 1. FIG. In this embodiment, the control command is 2 bytes long and is transmitted by a one-way parallel communication system.
[0011]
FIG. 2 is a block diagram showing a circuit configuration of the main control board 1. As shown in the figure, the main control board 1 includes a CPU circuit 50 that is a one-chip microcomputer, a system clock generator 51 that generates a clock signal Φ0 that is an integer multiple of the CPU operating clock CLK, and an address signal from the CPU. Based on a decode circuit 52 for generating a chip select signal CS for each part, an output port circuit 53 for outputting data from the CPU, an input port circuit 54 for the CPU to take in external data, and each sub-control board 2 5, an output drive circuit 55 for outputting a control command and a switch input circuit 56 for inputting ON / OFF states of switches of each part of the game board.
[0012]
FIG. 3 is a block diagram illustrating the connection relationship between the main control board 1 and the sub control boards 2 to 5 in more detail. As illustrated, the control command and the strobe signal STB from the main control board 1 are transmitted to the sub control boards 2 to 5 via the relay board TRAN. Accordingly, since the symbol control board 2 does not exist, even a gaming machine having three sub control boards can be dealt with by simply replacing the relay board TRAN with another relay board TRAN '.
[0013]
FIG. 3 shows a specific configuration of the output port circuit 53 and the output drive circuit 55 of the main control board 1. The output port circuit 53 includes a single command output port 53a that outputs an 8-bit control command, and an STB output port 53b that outputs a strobe signal STB common to the sub-control boards 2 to 5. In this way, the circuit related to the transmission of control commands is extremely compact, so the circuit board can be miniaturized, and sufficient installation space for other circuits can be secured even if it is not miniaturized. it can.
[0014]
As shown in the figure, in this embodiment, the command output port 53a is single for the plurality of sub-control boards 2-5. Even for individual control commands directed to a specific sub-control board, the command output port 53a outputs them in common without distinguishing them in terms of time. That is, unlike the conventional device, a separate command output port is provided for each sub-control board, and the CPU does not select a command output port to output this for each control command, but all control commands are output. The data is output in common through a single command output port 53a.
[0015]
Moreover, the strobe signal STB is also 1-bit data D0 output in common to all the sub-control boards 2 to 5. Therefore, due to the output of the strobe signal STB, the interrupt processing is simultaneously started in each of the control boards 2 to 5, and these points will be described later. The output ports 53a and 53b are not particularly limited as long as the input data is latched (temporarily stored) in accordance with the chip select signals CS1 and CS2. In this embodiment, a D-type flip-flop equivalent to 74273 is used. Used.
[0016]
Specifically, the output drive circuit 55 includes a NOT gate 57 that receives a 1-bit output from the STB output port 53b, a first drive unit (first driver) 55a that outputs a control command received from the command output port 53a, and an STB. The second drive unit (second driver) 55b outputs a 1-bit strobe signal STB received from the output port 53b. The driving units 55a and 55b are not particularly limited as long as they have a driver function. In this embodiment, a bus buffer equivalent to 74244 is used.
[0017]
The output of the NOT gate 57 is supplied to the chip enable terminal of the first driver 55a. Therefore, when the input data (specifically, the strobe signal STB) of the NOT gate 57 becomes H level, the first drive unit 55a outputs the control command received from the command output port 53a to the output connector CN. On the other hand, since the chip enable terminal of the second drive unit 55b is fixed at the L level, the second drive unit 55b immediately outputs the received strobe signal STB to the output connector CN.
[0018]
The relay board TRAN receives an 8-bit length control command and a 1-bit length strobe signal STB from the main control board 1 from the input connector CNi, distributes them to each sub-control board, and outputs them to the output connector CNo.0~ CNoThreeIs output. That is, each output connector CNo0~ CNoThreeThe 8-bit control command is transmitted in common and the strobe signal STB is also transmitted in common.
[0019]
Output connector CNo of relay board TRAN0~ CNoThreeThe control command and the strobe signal STB transmitted to are transmitted to the input connectors CNa to CNd of the sub boards 2 to 5 through a cable (not shown). Although not shown, the strobe signal is supplied to the input connector CNa of the symbol control board 2, the input connector CNb of the voice control board 3, the input connector CNc of the lamp control board 4, and the input connector CNd of the payout control board 5, respectively. STB and control commands are transmitted.
[0020]
The control command transmitted to the input connectors CNa to CNd is supplied to the input ports 58a to 58d of the sub control boards 2 to 5, and the strobe signal STB is supplied to the interrupt terminal INT of the CPU of each sub control board. For this reason, when the strobe signal STB becomes H level, the CPUs of the sub control boards 2 to 5 are interrupted. However, in this embodiment, each control board is transmitted including control commands that are not necessary for itself, so each CPU selects control commands in the interrupt processing program and sends only necessary control commands. Have acquired. A specific method for realizing these operations will be described below.
[0021]
4 and 5 are flowcharts showing a control program for the main control board 1. FIG. The control program for the main control board 1 is executed after the power is turned on, and normally ends with an infinite loop process (ST6) (FIG. 4), and a timer interrupt process program (FIG. 5) activated every predetermined time (2 mS). ) And an NMI processing program (not shown) that is driven by an NMI (Non Maskable interrupt) signal to back up the CPU register value when the power supply voltage falls below a predetermined value.
[0022]
Hereinafter, the timer interrupt process will be described with reference to FIG. When a timer interrupt occurs, the contents of each register are saved in the stack area, and random number generation processing, switch input management processing, error management processing, and the like are performed (ST30). The switch input management process is a determination as to whether or not a game ball has passed through a gate or an electric tulip, and the error management process is a determination as to whether an abnormality has occurred inside the device. The random number generation process means a process of updating the hit random number value or the big hit random value in software or hardware.
[0023]
Thereafter, the value of the process division counter is determined, and the corresponding process from ST32 to ST36 is performed (ST31). The above error management and switch management should be repeated at short time intervals. On the other hand, the processing related to the pachinko game production is complicated and sophisticated according to the player's needs, and therefore requires a certain amount of processing time. It will be. Therefore, in this embodiment, not all the game control operations are completed by one interrupt process, but are divided into five types of processes, and each divided process is divided and executed for each interrupt. Yes. Therefore, a processing division counter that circulates in the range of 0 to 4 is provided to perform processing according to the value of the processing division counter.
[0024]
More specifically, when the processing division counter is 0, processing relating to the opening of the big prize opening is performed (ST32), and when the processing division counter is 1, whether the winning state (electric tulip is open) or not. Normal symbol processing is performed (ST33), and when the processing division counter is 2, processing relating to whether or not a big hit state is performed (ST34). When the process division counter is 3, timer management processing related to the opening / closing timing of the electric tulip and the big prize opening and command creation processing transmitted from the main control board to each control board are performed (ST35). If the process division counter is 4, information output and error display command creation processing is performed (ST36).
[0025]
When any one of steps ST32 to ST36 is completed, the value of the process division counter is updated (ST37), and the generated command is output to each control board (ST38). Further, the value of each register is restored and changed to the interrupt enabled state, and the routine returns from the interrupt processing routine to the main routine (ST39).
[0026]
FIG. 6A is a flowchart showing in detail the command output process (ST38) described above, and FIG. 6B shows the command buffer area of the RAM. In the command buffer area, control commands already necessary in the command creation process (ST35, ST36) during the timer interrupt process are stored.
[0027]
In this embodiment, a single control command is generated by one timer interrupt. Therefore, the command buffer area needs only a fixed length of 2 bytes, and a RAM area that cannot be said to have sufficient capacity can be saved. Even if the number of control commands generated by a single timer interrupt is not limited to a single command, the amount of generation is at most several, so the advantage of saving RAM area is maintained.
[0028]
In the pachinko machine of the present embodiment, there are four sub-control boards, the symbol control board 2, the voice control board 3, the lamp control board 4, and the payout control board 5, each having its own control command. The main control board 1 transmits each control command to all the sub-control boards 2 to 5 without sorting. That is, each control command is originally output from the main control board 1 to all the sub-control boards, although the sub-control board to receive it and the timing to receive it are originally different from each other.
[0029]
Hereinafter, this point will be described based on the flowchart of FIG. First, it is determined whether or not control command data exists in the command buffer area (ST40). Since the command buffer area is cleared to zero in the initial state, a control command exists if the command buffer area is not zero. In this embodiment, the control command has a 2-byte structure not including 0000H, and is composed of upper 8 bits of MODE data indicating the operation type and lower 8 bits of EVENT data indicating the operation content. Yes.
[0030]
If the presence of command data can be confirmed in the determination of step ST40, 2 is stored in the variable LOOP to output the control command having a 2-byte structure separately for each byte (ST41). Thereafter, the control command data is output to the command output port 53a, and the command buffer area from which the control command is read is cleared to zero (ST42). The command buffer area is cleared to zero because the same control command is not output repeatedly (see ST40).
[0031]
As a result of the process in step ST42, the chip select signal CS1 is output from the decode circuit 52, and the control command data is written in the D-type flip-flop 53a. Thereafter, after a slight time adjustment (ST43), STB data of 01H is output toward the strobe port 53b (ST44). As a result, data of 00000001B is output from the strobe port 53b and transmitted to all the sub-control boards 2 to 5. Note that H means a hexadecimal number and B means a binary number.
[0032]
As described above, since the strobe signal STB is set to the H level by the processing of step ST44, the CPUs of all the sub control boards 2 to 5 are interrupted. Therefore, each sub control board that has received an interrupt selects control commands in the interrupt processing program.
[0033]
By the way, since the interruption process in the sub-control board is substantially only the input process of 8-bit data, it is possible to proceed from the process of step ST44 to the next process without waiting so much. In this embodiment, therefore, the sub-control board waits for the time required for temporary storage of the control command, which is performed prior to selection of the control command (ST45), and proceeds to the next processing quickly. That is, after some time consumption, clear data (= 00H) is output to the strobe port 53b, and the strobe signal STB is set to L level (ST46).
[0034]
Next, the variable LOOP is decremented (ST47), and the processes of steps ST42 to ST47 are repeated until the value becomes 0. As a result, the processing of ST42 to ST47 is executed twice without providing a special waiting time, and MODE data and EVENT data are continuously and rapidly output. As described above, in this embodiment, the command output process is completed very quickly, and therefore, in the timer interrupt process with a limited processing time (the entire process needs to be completed within at least 2 ms), the processes other than the command output process It becomes possible to distribute time.
[0035]
FIG. 7A is a flowchart showing an interrupt processing program in each sub-control board. As described above, when an interrupt is generated in the sub control board by the strobe signal STB, the contents of each register are saved in the stack area (ST50), and the control command is temporarily stored in the buffer area, and then the control command is acquired. Judgment is made as to whether or not to do so (ST51). In this embodiment, since the control command is transmitted to all the sub-control boards in common, it is necessary to select the control command for each sub-control board.
[0036]
For this selection, the ROM of each sub control board is provided with a determination table TBL for determining whether or not an input command is executed. In the determination table TBL, as shown in FIG. 7B, all control commands used in the pachinko machine and a determination flag indicating whether or not the control command should be acquired are stored in association with each other. In this embodiment, all the sub-control boards 2 to 5 are provided with the determination table TBL for all control commands, and only the contents of the determination flag are different for each sub-board.
[0037]
Specifically, the determination flag is set to “1” for a command to be acquired and “0” for a command to be ignored. For example, the flag 1 is set for the input command 8001H in FIG. The configuration of the determination table TBL is as described above, and the CPU searches the determination table TBL using the temporarily stored control command as a search key, and only when the value of the determination flag is 1, the storage area from the buffer area is stored. Control command is acquired (ST52, ST53).
[0038]
Thereafter, the value of each register is restored (ST54), and the STB interrupt processing in the sub control board is completed. The control command acquired in the storage area is executed in another process (main process or timer interrupt process) of the sub control board.
[0039]
Next, the initial process shown in FIG. 4 will be described. When the power is turned on, after the CPU is set to the interrupt disabled state, the CPU registers are initialized (ST1), and the CPU is set to the interrupt mode 2 (ST2). Thereafter, the RAM clear signal is checked (ST3). The RAM clear signal corresponds to the initialization switch 85, and the power switch 53 is turned on while pressing the initialization switch 54 with the front frame 24 of the pachinko machine 21 opened forward as at the start of business. When switched to the ON side, the RAM clear signal is in the ON state.
[0040]
The case where the RAM clear signal is in the OFF state means that the power is turned on without pressing the initialization switch 54. In this case, since it is considered that the power is restored from a power failure or the like, the data backed up in the NMI interrupt process is restored (ST4), and the process before the interruption is resumed (ST5).
[0041]
On the other hand, if the RAM clear signal is in the ON state, after all the game information stored in the RAM is erased, the CPU sets an initial symbol to be displayed on the liquid crystal display 8 or executes this game control. After performing initial processing such as setting an interrupt cycle for periodically executing interrupt processing, the EI command is executed to place itself in an interrupt enabled state (ST6).
[0042]
Thereafter, random number processing (ST7) for the off symbol repeated in an infinite loop is performed. Note that the random symbol processing for the out symbol defines the out symbol pattern drawn on the liquid crystal display 8 when the special symbol lottery is lost in the timer interrupt processing.
[0043]
Subsequently, the above-mentioned bullet ball game machine will be further described. FIG. 8 is a perspective view showing the pachinko machine 22 of the present embodiment, and FIG. 9 is a side view of the pachinko machine 22. A plurality of pachinko machines 21 are arranged in the length direction of the island structure of the pachinko hall while being electrically connected to the card-type ball lending machine 22.
[0044]
The illustrated pachinko machine 21 includes a rectangular frame-shaped wooden outer frame 23 that is detachably mounted on an island structure, and a front frame 24 that is pivotably mounted via a hinge H fixed to the outer frame 23. It consists of A game board 25 is detachably attached to the front frame 24 from the back side, and a glass door 26 and a front plate 27 are pivotally attached to the front side so as to be freely opened and closed.
[0045]
The front plate 27 is provided with an upper plate 28 for storing game balls for launch. A lower plate 29 for storing game balls overflowing from or extracted from the upper plate 28 and a launch handle 30 are disposed below the front frame 24. And are provided. The launch handle 30 is linked to the launch motor, and a game ball is launched by a striking rod 31 (see FIG. 11) that operates according to the rotation angle of the launch handle.
[0046]
On the right side of the upper plate 28, an operation panel 32 for lending the ball to the card-type ball lending machine 22 is provided, and on this operation panel 32, a card remaining amount display unit 32a for displaying the remaining amount of the card with a three-digit number. A ball lending switch 32b for instructing lending of game balls for a predetermined amount, and a return switch 32c for instructing to return the card at the end of the game. On the upper part of the glass door 26, a big hit LED lamp P1 indicating a big hit state is arranged. In addition, in the vicinity of the big hit LED lamp P1, abnormality notification LED lamps P2 and P3 are provided to indicate a replenishment state or a full state of the lower plate.
[0047]
As shown in FIG. 10, the game board 25 is provided with a guide rail 33 formed of a metal outer rail and an inner rail in an annular shape, and a liquid crystal color display 8 is provided at the approximate center of the game area 25a inside. Has been placed. In addition, at a suitable place in the game area 25a, a symbol start opening 35, a big winning opening 36, a plurality of normal winning openings 37 (four on the right and left of the big winning opening 36), and a gate 38 which is two passage openings are arranged. Has been. Each of these winning openings 35 to 38 has a detection switch inside, and can detect the passage of a game ball.
[0048]
The liquid crystal display 8 is a device that variably displays a specific symbol related to the big hit state, and displays a background image, various characters, and the like in an animated manner. This liquid crystal display 8 has special symbol display portions Da to Dc in the center portion and a normal symbol display portion 39 in the upper right portion. The normal symbol display unit 39 displays a normal symbol. When a game ball that has passed through the gate 38 is detected, the displayed normal symbol fluctuates for a predetermined time, and a lottery is drawn at the time the game ball passes through the gate 38. The stop symbol determined by the random number for lottery is displayed and stopped.
[0049]
The symbol start opening 35 is opened and closed by an electric tulip having a pair of left and right opening and closing claws 35a. When the stop symbol after the fluctuation of the normal symbol display unit 39 hits and the symbol is displayed, the opening and closing claw 35a is held for a predetermined time. Only to be released. When a game ball wins the symbol start opening 35, the display symbols of the special symbol display portions Da to Dc change for a predetermined time, and are determined based on the lottery result corresponding to the winning timing of the game ball to the symbol start opening 35. Stop at the stop symbol pattern.
[0050]
The special winning opening 36 is controlled to be opened and closed by an opening / closing plate 36a that can be opened forward. When the stop symbol after the symbol variation of the special symbol display portions Da to Dc is a winning symbol such as “777”, “big hit” is obtained. A special game is started and the opening / closing plate 36a is opened. There is a specific area 36b inside the big winning opening 36, and when the winning ball passes through the specific area 36b, a special game advantageous to the player is continued.
[0051]
After the opening / closing plate 36a of the big winning opening 36 is opened, the opening / closing plate 36a is closed when a predetermined time elapses or when a predetermined number (for example, 10) of game balls wins. At this time, if the game ball does not pass through the specific area 36b, the special game ends, but if it passes through the specific area 36b, the special game is continued up to, for example, 15 times, which is advantageous to the player. To be controlled. Furthermore, when the stop symbol after the change is a certain symbol of the special symbols (hereinafter referred to as a specific symbol), a privilege of shifting to a high probability state is given after the special game ends.
[0052]
As shown in FIG. 11, on the back side of the front frame 24, a back mechanism plate 40 that presses the game board 25 from the back side is detachably mounted. An opening 40a is formed in the back mechanism plate 40, and a prize ball tank 41 and a tank rail 42 extending therefrom are provided on the upper side thereof. A payout device 43 connected to the tank rail 42 is provided on the side of the back mechanism plate 40, and a passage unit 44 connected to the payout device 43 is provided below the back mechanism plate 40. The game balls paid out from the payout device 43 are paid out to the upper plate 28 from the upper plate discharge port 28a (FIG. 8) via the passage unit 44.
[0053]
The opening 40a of the back mechanism plate 40 is fitted with a back cover 45 mounted on the back side of the game board 25 and a winning ball discharge basket (not shown) for discharging the game balls won in the winning holes 35 to 37. Has been. The main control board 1 is disposed inside the case CA1 attached to the back cover 45, and the symbol control board 2 is disposed on the front side thereof (see FIG. 9). Below the main control board 1, the lamp control board 4 is provided in the case CA2 attached to the back cover 45, and the audio control board 3 is provided in the adjacent case CA3.
[0054]
Below these cases CA2 and CA3, a power supply board 6 and a payout control board 5 are provided in a case CA4 mounted on the back mechanism plate 40. A power switch 53 and an initialization switch 54 are disposed on the power board 6. The parts corresponding to both the switches 53 and 54 are notched, and both switches can be operated simultaneously with a finger. Inside the case CA5 attached to the rear side of the launch handle 30, a launch control board 7 is provided. And these circuit boards 1-7 are each comprised independently, The computer circuit provided with the one-chip microcomputer is mounted in the control boards 2-6 except the power supply board 6 and the launch control board 7. FIG.
[0055]
As mentioned above, although one Example of this invention was described concretely, the game machine of this invention can be suitably changed not only in the structure of the said Example. For example, in the above embodiment, all control commands are transmitted to all sub-control boards, and control command selection processing is performed on all sub-control boards, but a sub-control board that does not execute the selection processing is provided. May be.
[0056]
For example, when the symbol control board 2 has the largest number of control commands (CMD1 to CMDn) to be received (CMD1 to CMDn), it is used for other sub control boards within the range of the N control commands (CMD1 to CMDn). If a control command is assigned, the selection process on the symbol control board 2 can be omitted, and the determination table TBL is also unnecessary. Of course, even if the control commands are the same, the specific command contents change for each sub-control board.
[0057]
In the embodiment, the determination table TBL is used for determining whether or not a control command should be acquired. However, the determination table need not be used, and the specific configuration of the determination table TBL also limits the present invention. Not what you want. For example, if the number of control commands to be acquired by four sub-control boards is N1, N2, N3, and N4 (N1 <N2 <N3 <N4), the numerical range of each control command group is large or small. If the relationship is distinguished, it is possible to determine whether or not the control command is to be acquired by determining the numerical range (specifically, the determination value) (see FIG. 12).
[0058]
As a specific control command configuration, for example, CMD to be acquired in all sub-control boards1~ CMDN1CMD to be acquired by the second to fourth sub-control boardsN1 + 1~ CMDN2CMD to be acquired by the third and fourth sub-control boards in the same manner.N2 + 1~ CMDN3CMD to be acquired only on the fourth sub-control boardN3 + 1~ CMDN4What is necessary is just to set a numerical value large in order of. In such a case, in the first sub-control board to the third sub-control board, the determination value CMD is used instead of the determination table TBL.N1, CMDN2, CMDN3Sorting process becomes possible by using. Specifically, the sub control board determines its own judgment value CMD.N1, CMDN2, CMDN3Only the following control commands will be acquired.
[0059]
In the above embodiment, the relay board TRAN is provided. However, it is not intended to exclude the integration of the main control board 1 and the relay board TRAN. Further, the relay board TRAN of the embodiment simply distributes the control command and the strobe signal STB to the sub-control boards 2 to 5 as they are, but the relay board TRAN has a control circuit including a CPU. Then, all received control commands may be distributed to each sub-control board.
[0060]
Although the specific method of control command distribution is not particularly limited, all control commands are transmitted to all sub-control boards, but the strobe STB is transmitted only to the sub-control boards that should acquire the transmitted control commands. It is simple. In any case, if the relay board TRAN is provided with a control function, the selection process in each sub-control board becomes unnecessary, and therefore, in each sub-control board, the strobe interrupt process (command input process in FIG. 7A) Can be quickly completed, and there is an advantage that the original game control processing can be quickly returned to. This is particularly effective for voice control boards.
[0061]
Furthermore, in the above-described embodiment, an example in which unnecessary control commands are excluded by software in each of the sub-control boards 2 to 5 has been described. However, a dedicated input circuit may be provided and selected in hardware. Of course.
[0062]
FIG. 13 is a block diagram illustrating still another embodiment. In this embodiment, the main control board 1 and the relay board (distribution board) TRAN are connected so as to be capable of bidirectional communication. Note that the bidirectional communication here typically corresponds to a mode in which a control command is transmitted from the main control board to the relay board, and the relay board TRAN that has received it normally returns a confirmation signal ACK.
[0063]
In the case of the illustrated example, the relay board TRAN is connected to the payout control board 5 having high importance so as to be capable of bidirectional communication, and is connected to the symbol control board 2 and the sound lamp composite control board 60 so as to be capable of one-way communication. Yes. The sound lamp composite control board 60 is a circuit board having functions of a sound control unit and a lamp control unit. In the case of FIG. 13, the relay substrate TRAN is preferably attached to the back mechanism plate 40 side. It is also preferable to arrange the circuits of the distribution board TRAN and the payout control board 5 on a single circuit board.
[0064]
In the embodiment shown in FIG. 1, the symbol control board 2, the voice control board 3, the lamp control board 4, and the payout control board 5 as sub-control units have different board configurations. Of the control units, at least two may have the same substrate configuration. Specifically, a combination of any one of the symbol control unit and the voice control unit, the symbol control unit and the lamp control unit, and the voice control unit and the lamp control unit is typically configured on the same substrate.
[0065]
【The invention's effect】
As described above, according to the present invention, it is possible to realize a gaming machine that can not only make the circuit configuration of the main control board compact, but can also share the main control board regardless of the number of sub-control boards.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an overall configuration of a pachinko machine according to an embodiment.
FIG. 2 is a block diagram showing a configuration of a main control board.
FIG. 3 illustrates in detail a connecting portion between a main control board and a sub-control board.
FIG. 4 is a flowchart showing a system reset process in the main control board.
FIG. 5 is a flowchart showing timer interrupt processing in the main control board.
FIG. 6 is a flowchart showing command output processing in the main control board.
FIG. 7 is a flowchart showing command input processing in each sub-control board.
FIG. 8 is a perspective view of a pachinko machine according to an embodiment.
FIG. 9 is a side view of the pachinko machine shown in FIG. 8;
10 is a front view of the pachinko machine shown in FIG. 8. FIG.
11 is a rear view of the pachinko machine shown in FIG. 8. FIG.
FIG. 12 is a diagram illustrating another embodiment.
FIG. 13 is a diagram illustrating another embodiment.
[Explanation of symbols]
1 Main control unit (main control board)
2-5 Sub-control unit (sub-control board)
53a First circuit (command output port)
55a 1st circuit (1st drive part)
53b Second circuit (STB output port)
55b Second circuit (second drive unit)

Claims (5)

遊技者に有利な利益状態を発生させるか否かの抽選処理を実行し、前記抽選処理の結果に基づいて遊技動作を制御する主制御部と、前記主制御部からの制御コマンドを受信し、受信した制御コマンドに基づいて所定の遊技動作を行う複数のサブ制御部とを設けた遊技機であって、
前記主制御部には、前記複数のサブ制御部に対して共通的に制御コマンドを出力する第1回路と、前記サブ制御部の全てに対して共通的に動作制御信号(STB)を出力する第2回路とが設けられ、前記複数のサブ制御部の全部又は一部は、前記第1回路からの制御コマンドを、選択処理を経て取得するようになっており、
前記第1回路は、前記制御コマンドを一時記憶するコマンド出力ポートと、前記コマンド出力ポートの出力を受ける第1ドライバとを有する一方、前記第2回路は、前記動作制御信号を一時記憶するSTB出力ポートと、前記STB出力ポートの出力を受ける第2ドライバとを有し、
前記第1ドライバのチップイネーブル端子に、前記STB出力ポートの出力が供給されることで、前記制御コマンドが前記動作制御信号に同期して出力されるようになっていることを特徴とする遊技機。
A lottery process for determining whether or not to generate a profit state advantageous to a player is executed, a main control unit that controls a gaming operation based on a result of the lottery process, and a control command from the main control unit, A gaming machine provided with a plurality of sub-control units that perform a predetermined gaming operation based on a received control command,
A first control circuit that outputs a control command to the plurality of sub-control units in common and an operation control signal (STB) to all of the sub-control units are output to the main control unit. A second circuit, and all or a part of the plurality of sub-control units are configured to acquire a control command from the first circuit through a selection process,
The first circuit has a command output port for temporarily storing the control command and a first driver for receiving the output of the command output port, while the second circuit has an STB output for temporarily storing the operation control signal. And a second driver for receiving the output of the STB output port,
The gaming machine is characterized in that the control command is output in synchronization with the operation control signal by supplying the output of the STB output port to the chip enable terminal of the first driver. .
前記選択処理では、取捨選択を決定する判定値又は判定テーブルが用いられていることを特徴とする請求項1に記載の遊技機。  The gaming machine according to claim 1, wherein a determination value or a determination table for determining selection is used in the selection process. 前記主制御部と前記複数のサブ制御部との間には、信号中継部が設けられ、前記主制御部から出力された制御コマンド及び/又は動作制御信号は、前記信号中継部を経由してそのまま前記複数のサブ制御部に分配されていることを特徴とする請求項1又は2に記載の遊技機。A signal relay unit is provided between the main control unit and the plurality of sub-control units, and control commands and / or operation control signals output from the main control unit are routed through the signal relay unit. The gaming machine according to claim 1 or 2 , wherein the gaming machine is distributed directly to the plurality of sub-control units. 前記主制御部と前記複数のサブ制御部との間には、信号中継部が設けられ、前記制御コマンド及び/又は動作制御信号は、前記信号中継部で選別されて特定のサブ制御部に出力されることを特徴とする請求項1又は2に記載の遊技機。A signal relay unit is provided between the main control unit and the plurality of sub control units, and the control command and / or operation control signal is selected by the signal relay unit and output to a specific sub control unit. the gaming machine according to claim 1 or 2, characterized in that it is. 前記動作制御信号は、前記複数のサブ制御部の各CPUに対する割込み信号として伝送されていることを特徴とする請求項1〜4のいずれかに記載の遊技機。The operation control signal, the gaming machine according to any of claims 1 to 4, characterized in that it is transmitted as an interrupt signal for each CPU of the plurality of sub-control unit.
JP2002017432A 2002-01-25 2002-01-25 Game machine Expired - Fee Related JP3754651B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002017432A JP3754651B2 (en) 2002-01-25 2002-01-25 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002017432A JP3754651B2 (en) 2002-01-25 2002-01-25 Game machine

Publications (2)

Publication Number Publication Date
JP2003210799A JP2003210799A (en) 2003-07-29
JP3754651B2 true JP3754651B2 (en) 2006-03-15

Family

ID=27653129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002017432A Expired - Fee Related JP3754651B2 (en) 2002-01-25 2002-01-25 Game machine

Country Status (1)

Country Link
JP (1) JP3754651B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006115930A (en) * 2004-10-19 2006-05-11 Sankyo Kk Game machine
JP4704160B2 (en) * 2005-09-09 2011-06-15 株式会社三共 Game machine
JP2007260089A (en) * 2006-03-28 2007-10-11 Samii Kk Game machine
JP2007260090A (en) * 2006-03-28 2007-10-11 Samii Kk Game machine
JP6082919B2 (en) * 2012-08-07 2017-02-22 株式会社ソフイア Game machine

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4403247B2 (en) * 1998-12-09 2010-01-27 株式会社大一商会 Control device for gaming machine
JP2001070586A (en) * 1999-08-31 2001-03-21 Toyomaru Industry Co Ltd Game machine
JP2001070581A (en) * 1999-09-03 2001-03-21 Sophia Co Ltd Game machine
JP2001157758A (en) * 1999-12-03 2001-06-12 Fuji Shoji:Kk Pachinko game machine

Also Published As

Publication number Publication date
JP2003210799A (en) 2003-07-29

Similar Documents

Publication Publication Date Title
JP4197232B2 (en) Game machine
JP4112242B2 (en) Game machine
JP4498383B2 (en) Game machine
JP3002985B1 (en) Gaming equipment
JP4257660B2 (en) Game machine
JP2002369921A (en) Pachinko game machine
JP3754651B2 (en) Game machine
JP4118556B2 (en) Game machine
JP4414971B2 (en) Game machine
JP4044746B2 (en) Game machine
JP4446645B2 (en) Game machine
JPH11192365A (en) Game machine
JP4295770B2 (en) Game machine
JP4084560B2 (en) Game machine
JP4990311B2 (en) Game machine
JP4498388B2 (en) Game machine
JP5074569B2 (en) Game machine
JP4637152B2 (en) Game machine
JP2002315905A (en) Pinball game machine
JP4295769B2 (en) Game machine
JP2003010409A (en) Game machine
JP4688960B2 (en) Game machine
JP5341215B2 (en) Game machine
JP2006122707A (en) Game machine
JP2001347001A (en) Game machine

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3754651

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees