JP3747131B2 - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置 Download PDFInfo
- Publication number
- JP3747131B2 JP3747131B2 JP04866699A JP4866699A JP3747131B2 JP 3747131 B2 JP3747131 B2 JP 3747131B2 JP 04866699 A JP04866699 A JP 04866699A JP 4866699 A JP4866699 A JP 4866699A JP 3747131 B2 JP3747131 B2 JP 3747131B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- semiconductor device
- film
- semiconductor substrate
- voltage semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は高耐圧半導体装置に係り、特に、MOSFET、IGBT等の高耐圧半導体装置に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
一般にMOSFET、IGBT等の高耐圧半導体装置の終端部分は図１１に示すようにアノード層であるp型の拡散層１１とチャネルストッパ層であるn型の拡散層１２とを有するSi等の半導体基板１３が備えられ、この上部にパシべーションとしての絶縁膜１４を形成している。
【０００３】
この高耐圧半導体装置の絶縁膜１４の外部にナトリウムイオン等の電荷が付着すると半導体基板１３の素子を形成する上面１５に誘起電荷が生じ、空乏層の延びに支障をきたすばかりか耐圧劣化等の故障を伴うことがあった。
【０００４】
この高耐圧半導体装置の耐圧を上昇させるには半導体基板１３の不純物濃度を下げるため高耐圧になるにしたがい誘起電荷の影響力が顕著となる。
【０００５】
また、高耐圧半導体装置の半導体基板１３の終端部には図１２に示すようにシリコンに酸素、窒素、炭素のいずれか１つを添加した抵抗率を１０7〜１０13Ωcmにした半導性電膜１６の上部に絶縁膜１４を形成させるものがある。
【０００６】
この半導性電膜１６はある程度のシールド性を有するため高耐圧半導体装置の絶縁膜１４の外部にナトリウムイオン等の電荷が付着しても半導体基板１３の素子を形成する上面１５に誘起する誘起電荷の発生を抑えることができる。
【０００７】
しかし、耐圧が上昇すると半導体基板１３の不純物濃度が下がりそのマージンが少なくなるので半導電性膜１６の膜厚を厚くする等して対応していた。
【０００８】
この半導電性膜１６の膜厚を厚くするとAl等の電極１７のコンタクトをとる際に絶縁膜１４等の幅に対する高さの比であるアスペクト比が大きくなり必然的に製造限界が決まるばかりかパワーデバイスとしての特性に劣化を生じると言う問題があった。
【０００９】
そこで本発明は高耐圧半導体装置の絶縁膜の外部にナトリウムイオン等の電荷が付着しても充分に高電圧に耐えるようにした高耐圧半導体装置を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
本発明の一態様によれば、半導体基板の上面に間隔を置いて形成される第１拡散層および第２拡散層と、これら第１拡散層および第２拡散層との間の半導体基板の上部に形成される第１の絶縁膜と、この第１の絶縁膜の上部に形成される導電性膜と、この導電性膜の上部に形成される第２の絶縁膜とを備え、前記導電性膜は、電気的にフローティング状態に形成されることを特徴とする高耐圧半導体装置が提供される。
【００１１】
また、本発明の一態様によれば、半導体基板の上面に間隔を置いて形成される第１拡散層および第２拡散層と、これら第１拡散層および第２拡散層との間の半導体基板の上部に形成される第１の絶縁膜と、この第１の絶縁膜の上部に形成される導電性膜と、この導電性膜の上部に形成される第２の絶縁膜とを備え、前記第１拡散層は、前記第２拡散層により取り囲まれるように設けられ、且つ前記導電性膜の一端は、前記第１拡散層に電気的に接続されていることを特徴とする高耐圧半導体装置が提供される。
【００１２】
また、本発明の一態様によれば、半導体基板の上面に間隔を置いて形成される第１拡散層および第２拡散層と、これら第１拡散層および第２拡散層との間の半導体基板の上部に形成される半導電性膜と、この半導電性膜の上部に形成される導電性膜と、この導電性膜の上部に形成される絶縁膜と、を備えたことを特徴とする高耐圧半導体装置が提供される。
【００１３】
さらに、請求項４の発明の導電性膜はp型の拡散層に接続される電極に電気的に接続されることを特徴とする高耐圧半導体装置を提供するものである。
【００１４】
さらに、請求項５の発明の半導電性膜はシリコンに酸素、窒素、炭素の少なくともいずれか１つを添加したものであることを特徴とする高耐圧半導体装置を提供するものである。
【００１５】
さらに、請求項６の発明の半導電性膜は抵抗率が１０7〜１０13Ωcmあることを特徴とする高耐圧半導体装置を提供するものである。
【００１６】
【発明の実施の形態】
以下本発明高耐圧半導体装置の第１の実施の形態を図１ないし図６を参照しながら絶縁膜に導電膜を形成したものについて説明する。
【００１７】
本発明高耐圧半導体装置を製造するには図１に示すように比抵抗ρが１７０Ωcm、厚さdが６２５μmのSi等のn型の半導体基板２１が備えられる。
【００１８】
この半導体基板２１の中央部の上面２２には図２に示すようにイオン種B、加速電圧６０keV、ドーズ量１×１０14cm-2、拡散温度１１５０℃、拡散時間６０分の窒素雰囲気中でイオンを注入しアノードであるp型の拡散層２３が選択的に形成される。
【００１９】
この半導体基板２１の上面２２の両側にはイオン種As、加速電圧４０keV、ドーズ量５×１０15cm-2、拡散温度１０００℃、拡散時間２０分の酸素雰囲気中でイオンを注入しチャネルストッパ層であるn型の拡散層２４が選択的に形成される。
【００２０】
また、この半導体基板２１の下部にはイオンを注入しn型のカソード層２５が形成される。
【００２１】
この半導体基板２１の上部には図３に示すように熱酸化法により厚さ４００nmの絶縁性の熱酸化膜２６が形成され、これを第１のパシべーション用の膜とする。
【００２２】
この熱酸化膜２６の上部にはLP-CVD法によりポリシリコン等の導電性膜２７が堆積される。この導電性膜２７は図４に示すように選択的にエッチングされ、拡散層２３と拡散層２４との間にフローティング状に導電性のシールド膜２８を形成する。
【００２３】
このシールド膜２８を含む熱酸化膜２６の上面には図５に示すように常圧CVD法により酸化膜２９が形成され、これを第２のパシべーション用の膜とする。
【００２４】
この酸化膜２９、熱酸化膜２６が図６に示すように選択的にエッチングされ、拡散層２３、２４にコンタクトするAl等のアノード電極３０、チャネルストッパー電極３１を形成する。
【００２５】
さらに、半導体基板２１の下部のカソード層２５にはAl等のカソード電極３２を形成する。
【００２６】
このような高耐圧半導体装置によれば熱酸化膜２６と酸化膜２９との間に導電性のシールド膜２８が形成されているから高耐圧半導体装置の絶縁膜２９の外部にナトリウムイオン等の電荷が付着しても電荷が導電性のシールド膜２８により電磁遮蔽され半導体基板２１の上面に誘起電荷を生じさせることがない。
【００２７】
そのため、高耐圧半導体装置に逆バイアスを印加したときに生じる空乏層の延びを乱すことがないばかりか高耐圧半導体装置の耐圧を劣化させ故障を発生させることがない。その結果高耐圧の高耐圧半導体装置を得ることができる。
【００２８】
図７ないし図１０は半導体基板２１の上部の半導電性膜と絶縁膜との間に導電性膜を形成した本発明高耐圧半導体装置の第２の実施の形態を示すものである。
【００２９】
この第２の実施の形態は基本的には第１の実施の形態とほぼ同一であるから同一部分は同一符号を付し詳細な説明を省略して説明する。
【００３０】
半導体基板２１の上面には図７に示すようにアノード層であるp型の拡散層２３およびチャネルストッパ層であるn型の拡散層２４が形成される。
【００３１】
この半導体基板２１の上部には図８に示すように熱酸化法により厚さ４００nmの絶縁性の熱酸化膜２６が形成され、これを第１のパシべーション用の膜とする。
【００３２】
拡散層２３と拡散層２４との間の上部の熱酸化膜２６が選択的にエッチングされ、このエッチングされた半導体基板２１の上部に７００℃でLP-CVD法により厚さが１．５μmの半導電性膜４２およびポリシリコン等の導電性膜２７とを成膜する。
【００３３】
この半導電性膜４２は酸素、窒素、または炭素の少なくともいずれか１つを添加したシリコンにより構成され、半導体基板２１の上部に形成されるpn接合を短絡させないために抵抗率が１０7Ωcmより高いことが望ましく、また、電磁遮蔽効果を高めるためには抵抗率が１０13Ωcmより低いことが望ましい。
【００３４】
この半導電性膜４２と導電性膜２７は図１０に示すように選択的にエッチングされ、拡散層２３と拡散層２４との間にフローティング状に導電性のシールド膜２８を形成する。
【００３５】
このシールド膜２８等の上部には常圧CVD法により酸化膜２９を形成され、これを第２のパシべーション用の膜とする。
【００３６】
この熱酸化膜２６、酸化膜２９が選択的にエッチングされ、このエッチング部に拡散層２３と拡散層２４とコンタクトするAl等のアノード電極３０とチャネルストッパ電極３１とを形成する。
【００３７】
このような高耐圧半導体装置では半導電性膜４２の上部にシールド膜２８を形成したからナトリウムイオン等の電荷が絶縁膜２９の外部に付着してもこれをほぼ完全に電磁遮蔽し半導体基板２１の上面１５に誘導電荷を生じることがない。
【００３８】
そのため、半導体基板２１の上面での空乏層の延びが乱されず逆バイアスを印加したとき支障をきたさないばかりか耐圧劣化等の故障を生じることがない。
【００３９】
なお、上記実施の形態ではシールド膜２８をフローテイング状としたがこれをアノード電極３０に接続し電荷の残留を防止するようにしてもよい。
【００４０】
また、上記実施の形態ではダイオード型の高耐圧半導体装置について説明したが、アノード層をベースとすることによってトランジスタ，ＭＯＳ，ＦＥＴ，ＩＧＢＴにも同様に使用することができ同等の効果を得ることができる。
【００４１】
【発明の効果】
各請求項の発明は半導体基板の上面に間隔を置いて形成される第１拡散層および第２拡散層と、これら第１拡散層および第２拡散層との間の半導体基板の上部に形成される第１の絶縁膜と、この第１の絶縁膜の上部に形成される導電性膜と、この導電性膜の上部に形成される第２の絶縁膜とを備えたからナトリウムイオン等の電荷が高耐圧半導体装置の絶縁膜に付着しても耐圧劣化させ故障を生じさせることがない。
【００４２】
また、ＳＵＳ耐圧の劣化対策に関しても十分な効果が確証されている。
【図面の簡単な説明】
【図１】本発明高耐圧半導体装置の第１の実施の形態の第１の製造工程を説明する説明図。
【図２】本発明高耐圧半導体装置の第１の実施の形態の第２の製造工程を説明する説明図。
【図３】本発明高耐圧半導体装置の第１の実施の形態の第３の製造工程を説明する説明図。
【図４】本発明高耐圧半導体装置の第１の実施の形態の第４の製造工程を説明する説明図。
【図５】本発明高耐圧半導体装置の第１の実施の形態の第５の製造工程を説明する説明図。
【図６】本発明高耐圧半導体装置の第１の実施の形態の第６の製造工程を説明する説明図。
【図７】本発明高耐圧半導体装置の第２の実施の形態の第１の製造工程を説明する説明図。
【図８】本発明高耐圧半導体装置の第２の実施の形態の第２の製造工程を説明する説明図。
【図９】図８を上部から見た平面図。。
【図１０】本発明高耐圧半導体装置の第２の実施の形態の第３の製造工程を説明する説明図。
【図１１】従来の高耐圧半導体装置の概要を示す断面図。
【図１２】従来の高耐圧半導体装置の他の概要を示す断面図。
【符号の説明】
１１、２３ p型の拡散層
１２、２４ n型の拡散層
１３、２１ 半導体基板
１４ 絶縁膜
１６、４２ 半導電性膜
１７ 電極
２６ 熱酸化膜
２７ 導電性膜
２８ シールド膜
２９ 酸化膜
３０ アノード電極
３１ チャネルストッパ電極
３２ アソード電極
【発明の属する技術分野】
本発明は高耐圧半導体装置に係り、特に、MOSFET、IGBT等の高耐圧半導体装置に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
一般にMOSFET、IGBT等の高耐圧半導体装置の終端部分は図１１に示すようにアノード層であるp型の拡散層１１とチャネルストッパ層であるn型の拡散層１２とを有するSi等の半導体基板１３が備えられ、この上部にパシべーションとしての絶縁膜１４を形成している。
【０００３】
この高耐圧半導体装置の絶縁膜１４の外部にナトリウムイオン等の電荷が付着すると半導体基板１３の素子を形成する上面１５に誘起電荷が生じ、空乏層の延びに支障をきたすばかりか耐圧劣化等の故障を伴うことがあった。
【０００４】
この高耐圧半導体装置の耐圧を上昇させるには半導体基板１３の不純物濃度を下げるため高耐圧になるにしたがい誘起電荷の影響力が顕著となる。
【０００５】
また、高耐圧半導体装置の半導体基板１３の終端部には図１２に示すようにシリコンに酸素、窒素、炭素のいずれか１つを添加した抵抗率を１０7〜１０13Ωcmにした半導性電膜１６の上部に絶縁膜１４を形成させるものがある。
【０００６】
この半導性電膜１６はある程度のシールド性を有するため高耐圧半導体装置の絶縁膜１４の外部にナトリウムイオン等の電荷が付着しても半導体基板１３の素子を形成する上面１５に誘起する誘起電荷の発生を抑えることができる。
【０００７】
しかし、耐圧が上昇すると半導体基板１３の不純物濃度が下がりそのマージンが少なくなるので半導電性膜１６の膜厚を厚くする等して対応していた。
【０００８】
この半導電性膜１６の膜厚を厚くするとAl等の電極１７のコンタクトをとる際に絶縁膜１４等の幅に対する高さの比であるアスペクト比が大きくなり必然的に製造限界が決まるばかりかパワーデバイスとしての特性に劣化を生じると言う問題があった。
【０００９】
そこで本発明は高耐圧半導体装置の絶縁膜の外部にナトリウムイオン等の電荷が付着しても充分に高電圧に耐えるようにした高耐圧半導体装置を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
本発明の一態様によれば、半導体基板の上面に間隔を置いて形成される第１拡散層および第２拡散層と、これら第１拡散層および第２拡散層との間の半導体基板の上部に形成される第１の絶縁膜と、この第１の絶縁膜の上部に形成される導電性膜と、この導電性膜の上部に形成される第２の絶縁膜とを備え、前記導電性膜は、電気的にフローティング状態に形成されることを特徴とする高耐圧半導体装置が提供される。
【００１１】
また、本発明の一態様によれば、半導体基板の上面に間隔を置いて形成される第１拡散層および第２拡散層と、これら第１拡散層および第２拡散層との間の半導体基板の上部に形成される第１の絶縁膜と、この第１の絶縁膜の上部に形成される導電性膜と、この導電性膜の上部に形成される第２の絶縁膜とを備え、前記第１拡散層は、前記第２拡散層により取り囲まれるように設けられ、且つ前記導電性膜の一端は、前記第１拡散層に電気的に接続されていることを特徴とする高耐圧半導体装置が提供される。
【００１２】
また、本発明の一態様によれば、半導体基板の上面に間隔を置いて形成される第１拡散層および第２拡散層と、これら第１拡散層および第２拡散層との間の半導体基板の上部に形成される半導電性膜と、この半導電性膜の上部に形成される導電性膜と、この導電性膜の上部に形成される絶縁膜と、を備えたことを特徴とする高耐圧半導体装置が提供される。
【００１３】
さらに、請求項４の発明の導電性膜はp型の拡散層に接続される電極に電気的に接続されることを特徴とする高耐圧半導体装置を提供するものである。
【００１４】
さらに、請求項５の発明の半導電性膜はシリコンに酸素、窒素、炭素の少なくともいずれか１つを添加したものであることを特徴とする高耐圧半導体装置を提供するものである。
【００１５】
さらに、請求項６の発明の半導電性膜は抵抗率が１０7〜１０13Ωcmあることを特徴とする高耐圧半導体装置を提供するものである。
【００１６】
【発明の実施の形態】
以下本発明高耐圧半導体装置の第１の実施の形態を図１ないし図６を参照しながら絶縁膜に導電膜を形成したものについて説明する。
【００１７】
本発明高耐圧半導体装置を製造するには図１に示すように比抵抗ρが１７０Ωcm、厚さdが６２５μmのSi等のn型の半導体基板２１が備えられる。
【００１８】
この半導体基板２１の中央部の上面２２には図２に示すようにイオン種B、加速電圧６０keV、ドーズ量１×１０14cm-2、拡散温度１１５０℃、拡散時間６０分の窒素雰囲気中でイオンを注入しアノードであるp型の拡散層２３が選択的に形成される。
【００１９】
この半導体基板２１の上面２２の両側にはイオン種As、加速電圧４０keV、ドーズ量５×１０15cm-2、拡散温度１０００℃、拡散時間２０分の酸素雰囲気中でイオンを注入しチャネルストッパ層であるn型の拡散層２４が選択的に形成される。
【００２０】
また、この半導体基板２１の下部にはイオンを注入しn型のカソード層２５が形成される。
【００２１】
この半導体基板２１の上部には図３に示すように熱酸化法により厚さ４００nmの絶縁性の熱酸化膜２６が形成され、これを第１のパシべーション用の膜とする。
【００２２】
この熱酸化膜２６の上部にはLP-CVD法によりポリシリコン等の導電性膜２７が堆積される。この導電性膜２７は図４に示すように選択的にエッチングされ、拡散層２３と拡散層２４との間にフローティング状に導電性のシールド膜２８を形成する。
【００２３】
このシールド膜２８を含む熱酸化膜２６の上面には図５に示すように常圧CVD法により酸化膜２９が形成され、これを第２のパシべーション用の膜とする。
【００２４】
この酸化膜２９、熱酸化膜２６が図６に示すように選択的にエッチングされ、拡散層２３、２４にコンタクトするAl等のアノード電極３０、チャネルストッパー電極３１を形成する。
【００２５】
さらに、半導体基板２１の下部のカソード層２５にはAl等のカソード電極３２を形成する。
【００２６】
このような高耐圧半導体装置によれば熱酸化膜２６と酸化膜２９との間に導電性のシールド膜２８が形成されているから高耐圧半導体装置の絶縁膜２９の外部にナトリウムイオン等の電荷が付着しても電荷が導電性のシールド膜２８により電磁遮蔽され半導体基板２１の上面に誘起電荷を生じさせることがない。
【００２７】
そのため、高耐圧半導体装置に逆バイアスを印加したときに生じる空乏層の延びを乱すことがないばかりか高耐圧半導体装置の耐圧を劣化させ故障を発生させることがない。その結果高耐圧の高耐圧半導体装置を得ることができる。
【００２８】
図７ないし図１０は半導体基板２１の上部の半導電性膜と絶縁膜との間に導電性膜を形成した本発明高耐圧半導体装置の第２の実施の形態を示すものである。
【００２９】
この第２の実施の形態は基本的には第１の実施の形態とほぼ同一であるから同一部分は同一符号を付し詳細な説明を省略して説明する。
【００３０】
半導体基板２１の上面には図７に示すようにアノード層であるp型の拡散層２３およびチャネルストッパ層であるn型の拡散層２４が形成される。
【００３１】
この半導体基板２１の上部には図８に示すように熱酸化法により厚さ４００nmの絶縁性の熱酸化膜２６が形成され、これを第１のパシべーション用の膜とする。
【００３２】
拡散層２３と拡散層２４との間の上部の熱酸化膜２６が選択的にエッチングされ、このエッチングされた半導体基板２１の上部に７００℃でLP-CVD法により厚さが１．５μmの半導電性膜４２およびポリシリコン等の導電性膜２７とを成膜する。
【００３３】
この半導電性膜４２は酸素、窒素、または炭素の少なくともいずれか１つを添加したシリコンにより構成され、半導体基板２１の上部に形成されるpn接合を短絡させないために抵抗率が１０7Ωcmより高いことが望ましく、また、電磁遮蔽効果を高めるためには抵抗率が１０13Ωcmより低いことが望ましい。
【００３４】
この半導電性膜４２と導電性膜２７は図１０に示すように選択的にエッチングされ、拡散層２３と拡散層２４との間にフローティング状に導電性のシールド膜２８を形成する。
【００３５】
このシールド膜２８等の上部には常圧CVD法により酸化膜２９を形成され、これを第２のパシべーション用の膜とする。
【００３６】
この熱酸化膜２６、酸化膜２９が選択的にエッチングされ、このエッチング部に拡散層２３と拡散層２４とコンタクトするAl等のアノード電極３０とチャネルストッパ電極３１とを形成する。
【００３７】
このような高耐圧半導体装置では半導電性膜４２の上部にシールド膜２８を形成したからナトリウムイオン等の電荷が絶縁膜２９の外部に付着してもこれをほぼ完全に電磁遮蔽し半導体基板２１の上面１５に誘導電荷を生じることがない。
【００３８】
そのため、半導体基板２１の上面での空乏層の延びが乱されず逆バイアスを印加したとき支障をきたさないばかりか耐圧劣化等の故障を生じることがない。
【００３９】
なお、上記実施の形態ではシールド膜２８をフローテイング状としたがこれをアノード電極３０に接続し電荷の残留を防止するようにしてもよい。
【００４０】
また、上記実施の形態ではダイオード型の高耐圧半導体装置について説明したが、アノード層をベースとすることによってトランジスタ，ＭＯＳ，ＦＥＴ，ＩＧＢＴにも同様に使用することができ同等の効果を得ることができる。
【００４１】
【発明の効果】
各請求項の発明は半導体基板の上面に間隔を置いて形成される第１拡散層および第２拡散層と、これら第１拡散層および第２拡散層との間の半導体基板の上部に形成される第１の絶縁膜と、この第１の絶縁膜の上部に形成される導電性膜と、この導電性膜の上部に形成される第２の絶縁膜とを備えたからナトリウムイオン等の電荷が高耐圧半導体装置の絶縁膜に付着しても耐圧劣化させ故障を生じさせることがない。
【００４２】
また、ＳＵＳ耐圧の劣化対策に関しても十分な効果が確証されている。
【図面の簡単な説明】
【図１】本発明高耐圧半導体装置の第１の実施の形態の第１の製造工程を説明する説明図。
【図２】本発明高耐圧半導体装置の第１の実施の形態の第２の製造工程を説明する説明図。
【図３】本発明高耐圧半導体装置の第１の実施の形態の第３の製造工程を説明する説明図。
【図４】本発明高耐圧半導体装置の第１の実施の形態の第４の製造工程を説明する説明図。
【図５】本発明高耐圧半導体装置の第１の実施の形態の第５の製造工程を説明する説明図。
【図６】本発明高耐圧半導体装置の第１の実施の形態の第６の製造工程を説明する説明図。
【図７】本発明高耐圧半導体装置の第２の実施の形態の第１の製造工程を説明する説明図。
【図８】本発明高耐圧半導体装置の第２の実施の形態の第２の製造工程を説明する説明図。
【図９】図８を上部から見た平面図。。
【図１０】本発明高耐圧半導体装置の第２の実施の形態の第３の製造工程を説明する説明図。
【図１１】従来の高耐圧半導体装置の概要を示す断面図。
【図１２】従来の高耐圧半導体装置の他の概要を示す断面図。
【符号の説明】
１１、２３ p型の拡散層
１２、２４ n型の拡散層
１３、２１ 半導体基板
１４ 絶縁膜
１６、４２ 半導電性膜
１７ 電極
２６ 熱酸化膜
２７ 導電性膜
２８ シールド膜
２９ 酸化膜
３０ アノード電極
３１ チャネルストッパ電極
３２ アソード電極
Claims (5)
- 半導体基板の上面に間隔を置いて形成される第１拡散層および第２拡散層と、
これら第１拡散層および第２拡散層との間の半導体基板の上部に形成される第１の絶縁膜と、
この第１の絶縁膜の上部に形成される導電性膜と、
この導電性膜の上部に形成される第２の絶縁膜とを備え、
前記導電性膜は、電気的にフローティング状態に形成されることを特徴とする高耐圧半導体装置。 - 半導体基板の上面に間隔を置いて形成される第１拡散層および第２拡散層と、
これら第１拡散層および第２拡散層との間の半導体基板の上部に形成される第１の絶縁膜と、
この第１の絶縁膜の上部に形成される導電性膜と、
この導電性膜の上部に形成される第２の絶縁膜とを備え、
前記第１拡散層は、前記第２拡散層により取り囲まれるように設けられ、且つ前記導電性膜の一端は、前記第１拡散層に電気的に接続されていることを特徴とする高耐圧半導体装置。 - 半導体基板の上面に間隔を置いて形成される第１拡散層および第２拡散層と、
これら第１拡散層および第２拡散層との間の半導体基板の上部に形成される半導電性膜と、
この半導電性膜の上部に形成される導電性膜と、
この導電性膜の上部に形成される絶縁膜と、
を備えたことを特徴とする高耐圧半導体装置。 - 前記導電性膜は、電気的にフローティング状態に形成されることを特徴とする請求項３記載の高耐圧半導体装置。
- 前記第１拡散層は、前記第２拡散層により取り囲まれるように設けられ、且つ前記導電性膜の一端は、前記第一拡散層に電気的に接続されていることを特徴とする請求項３記載の高耐圧半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04866699A JP3747131B2 (ja) | 1999-02-25 | 1999-02-25 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04866699A JP3747131B2 (ja) | 1999-02-25 | 1999-02-25 | 高耐圧半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000252459A JP2000252459A (ja) | 2000-09-14 |
| JP3747131B2 true JP3747131B2 (ja) | 2006-02-22 |
Family
ID=12809666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04866699A Expired - Fee Related JP3747131B2 (ja) | 1999-02-25 | 1999-02-25 | 高耐圧半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3747131B2 (ja) |
-
1999
- 1999-02-25 JP JP04866699A patent/JP3747131B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000252459A (ja) | 2000-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4696335B2 (ja) | 半導体装置およびその製造方法 | |
| JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
| JP3721172B2 (ja) | 半導体装置 | |
| CN108807543B (zh) | 横向扩散金属氧化物半导体器件及其制造方法 | |
| JPH0427712B2 (ja) | ||
| US20110012132A1 (en) | Semiconductor Device | |
| US20120025262A1 (en) | MOS Type Semiconductor Device and Method of Manufacturing Same | |
| EP0036319B1 (en) | Semiconductor device | |
| US10340147B2 (en) | Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same | |
| US6867476B2 (en) | Vertical double diffused MOSFET and method of fabricating the same | |
| KR20180068211A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
| CN112713124A (zh) | 半导体装置 | |
| CN114843346B (zh) | 低阻沟槽型碳化硅晶体管及其制造方法 | |
| JP6771433B2 (ja) | 半導体装置 | |
| JP3747131B2 (ja) | 高耐圧半導体装置 | |
| JP5446404B2 (ja) | 半導体装置 | |
| JP2002026314A (ja) | 半導体装置 | |
| JP3230504B2 (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JP3744196B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP5021862B2 (ja) | ゲートとエミッタとの間の静電気防止のためのダイオードを含むｍｏｓ型半導体素子 | |
| JP2000269520A (ja) | 高耐圧型半導体装置 | |
| JPH07183309A (ja) | 半導体デバイス | |
| EP4243079A1 (en) | Semiconductor device, integrated circuit, and electronic device | |
| JP2008016726A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040506 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |