JP3741629B2 - Disk unit - Google Patents

Disk unit Download PDF

Info

Publication number
JP3741629B2
JP3741629B2 JP2001264352A JP2001264352A JP3741629B2 JP 3741629 B2 JP3741629 B2 JP 3741629B2 JP 2001264352 A JP2001264352 A JP 2001264352A JP 2001264352 A JP2001264352 A JP 2001264352A JP 3741629 B2 JP3741629 B2 JP 3741629B2
Authority
JP
Japan
Prior art keywords
current
signal
power
switching
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001264352A
Other languages
Japanese (ja)
Other versions
JP2002142485A (en
Inventor
誠 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001264352A priority Critical patent/JP3741629B2/en
Publication of JP2002142485A publication Critical patent/JP2002142485A/en
Application granted granted Critical
Publication of JP3741629B2 publication Critical patent/JP3741629B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、回転するディスクの信号再生や信号記録を行うディスク装置と、ディスク装置などへの使用に好適なモータに関するものである。
【０００２】
【従来の技術】
光ディスク装置（ＤＶＤ装置、ＣＤ装置、等）や磁気ディスク装置（ＨＤＤ装置、ＦＤＤ装置、等）などのようなディスク装置では、複数個のトランジスタにより電子的に電流路を切り換えるモータを含んで構成されている。
図４０にディスク装置などに用いられる従来のモータを示し、その動作について簡単に説明する。ロータ２０１１は永久磁石による界磁部を有し、ロータ２０１１の回転に応動して、位置検出器２０４１は２組の３相の電圧信号Ｋ１，Ｋ２，Ｋ３とＫ４，Ｋ５，Ｋ６を発生する。第１の分配器２０４２は電圧信号Ｋ１，Ｋ２，Ｋ３に応動した３相の下側通電制御信号Ｌ１，Ｌ２，Ｌ３を作りだし、下側のＮＰＮ型パワートランジスタ２０２１，２０２２，２０２３のベースに供給し、ＮＰＮ型パワートランジスタ２０２１，２０２２，２０２３の通電を制御する。
【０００３】
第２の分配器２０４３は電圧信号Ｋ４，Ｋ５，Ｋ６に応動した３相の上側通電制御信号Ｍ１，Ｍ２，Ｍ３を作りだし、上側のＰＮＰ型パワートランジスタ２０２５，２０２６，２０２７のベースに供給し、ＰＮＰ型パワートランジスタ２０２５，２０２６，２０２７の通電を制御する。これにより、３相のコイル２０１２，２０１３，２０１４に３相の駆動電圧を供給する。
【０００４】
【発明が解決しようとする課題】
上記の従来の構成では、下記の各種の問題があった。
まず、従来の構成では、ＮＰＮ型パワートランジスタ２０２１，２０２２，２０２３およびＰＮＰ型パワートランジスタ２０２５，２０２６，２０２７は、そのエミッタ−コレクタ間の電圧をアナログ的に制御し、コイル２０１２，２０１３，２０１４に必要な振幅の駆動電流を供給している。各パワートランジスタの残留電圧が大きく、この残留電圧とパワートランジスタの通電電流の積によって、大きな電力損失が生じていた。特に、コイルへの駆動電流が大きいので、電力損失は著しく大きかった。そのため、ディスク装置やモータの電力効率は極めて悪かった。
【０００５】
コストダウンのためには、トランジスタや抵抗類を１チップの集積回路（ＩＣ）にまとめることが有効である。しかし、パワートランジスタの電力損失・発熱が大きく、集積回路化が難しかった。特に、コイルへの駆動電流が大きいので、パワートランジスタの発熱により集積回路の熱破壊を生じる恐れも大きい。また、熱破壊を防止するために放熱板を取り付けた場合には、コストと体積の増加が大きかった。
また、近年のディスク装置では、高密度ディスクの再生や記録を行うために、ディスクの振動や騒音を小さくすることが強く要望されてきた。しかし、従来の構成では、パワートランジスタの急峻な切り換えに伴ってコイルにスパイク電圧が生じ、駆動電流の脈動を生じ、それによる発生駆動力の脈動で、ディスクの振動や騒音が大きくなっていた。
【０００６】
ＤＶＤ−ＲＯＭやＣＤ−ＲＯＭのような光ディスク装置やＨＤＤやＦＤＤのような磁気ディスク装置では、特に、振動や騒音および発熱を小さくすることが要望されている。高品位の音声・映像信号をディジタル的に記録された光ディスクまたは磁気ディスクから情報信号を再生するディスク装置では、再生機構から発生する振動がディスク回転速度のジッタを生じ、ディジタル再生信号のビット誤りを多くするという問題がある。再生機構の騒音が大きいと、音声・映像再生信号の鑑賞（たとえば、再生された映画の鑑賞）を妨害するという問題がある。また、記録可能ディスクは熱に弱いため、記録可能ディスクの記録時または再生時のディスク温度を下げる必要があり、ディスク装置の発熱・消費電力を極力小さくしなければならない。
以上の種々の問題を解決することが、この種のディスク装置、および、モータにおける課題であった。
本発明の目的は、上記の課題をそれぞれまたは同時に解決したディスク装置やモータを提供することにある。
【０００７】
【課題を解決するための手段】
本発明のディスク装置の構成では、
ディスクから信号再生を行うヘッド手段と、
前記ヘッド手段の出力信号を処理して再生情報信号を出力する情報処理手段と、
前記ディスクを直接回転駆動し、複数極の界磁磁束を発生する界磁部を取り付けられたロータと、
３相のコイルと、
直流電圧を供給する電圧供給手段と、
前記電圧供給手段の一方の出力端子側と前記３相のコイルの一つへの電流路を形成する第１のパワートランジスタをそれぞれ含む３個の第１のパワー増幅手段と、
前記電圧供給手段の他方の出力端子側と前記３相のコイルの一つへの電流路を形成する第２のパワートランジスタをそれぞれ含む３個の第２のパワー増幅手段と、
切換信号を作りだす切換作成手段と、
前記３個の第１のパワー増幅手段の動作を制御する第１の分配制御手段と、
前記３個の第２のパワー増幅手段の動作を制御する第２の分配制御手段と、
前記ディスクの回転速度に応動する指令信号を出力する指令手段と、
３個の前記第１のパワートランジスタと３個の前記第２のパワートランジスタのうちで少なくとも１個のパワートランジスタを前記指令手段の出力信号に応動して高周波スイッチング動作させるスイッチング動作手段と、を具備するディスク装置であって、
前記第１の分配制御手段は、それぞれが電気角で１２０度よりも大きな角度幅を有する第１の３相の信号を作り出し、前記第１の３相の信号に応動して前記３個の第１のパワー増幅手段の動作を制御する手段を含んで構成され、
前記第２の分配制御手段は、それぞれが電気角で１２０度よりも大きな角度幅を有する第２の３相の信号を作り出し、前記第２の３相の信号に応動して前記３個の第２のパワー増幅手段の動作を制御する手段を含んで構成され、
前記スイッチング動作手段は、前記電圧供給手段から前記３相のコイルに供給されるパルス的な通電電流に応動したパルス的な電流検出信号を得る電流検出手段と、前記電流検出手段の電流検出信号と前記指令手段の指令信号に基づく信号とを比較し、比較結果のパルス信号に応動して前記３個の第１のパワー増幅手段をパルス的に同時にオフ状態にさせるスイッチング制御手段と、を含んで構成されている。
【０００８】
このように構成することにより、第１のパワー増幅手段および／または第２のパワー増幅手段をディスクの回転速度に応動して高周波スイッチング動作させ、パワー増幅手段における電力損失を大幅に低減し、ディスク装置の消費電力を格段に小さくした。
【０００９】
また、電気角で１２０度よりも大きな角度幅を有する第１の３相の信号に応動して３個の第１のパワー増幅手段の動作を制御し、電気角で１２０度よりも大きな角度幅を有する第２の３相の信号に応動して３個の第２のパワー増幅手段の動作を制御し、電流検出手段の電流検出信号と指令手段の指令信号に基づく信号とを比較し、比較結果に応動して３個の第１のパワー増幅手段をパルス的にオフさせることにより、３相のコイルへの電流路の滑らかな切換を可能にした。
【００１０】
これにより、界磁磁束を発生させる界磁部を取り付けられたロータによって直接回転駆動されるディスクは、その振動が大幅に小さくなり、ディスクからの情報信号の再生誤りを大幅に低減した。
【００１１】
さらに、ディスク振動によって発生するディスク騒音が小さくなった。ディスクからの再生信号鑑賞時の音響妨害を大幅に小さくした。
【００１２】
また、ディスクを回転駆動するための消費電力を大幅に低減し、ディスクやヘッド手段の温度上昇を小さくしたので、ディスクの信号再生が安定になる。すなわち、騒音と振動と消費電力が小さく、安定な信号再生を行う高性能なディスク装置を実現できる。
【００１３】
これらおよびその他の構成や動作については、発明の実施の形態において詳細に説明する。
【００２１】
【発明の実施の形態】
本発明の好ましい数個の実施例を添付の図面を参照して詳細に説明する。
【００２２】
《実施例１》
図１から図９に本発明の実施例１のモータを含んで構成されたディスク装置と、モータを示す。図１に全体構成を示す。移動体１は、たとえば、永久磁石の発生磁束により複数極の界磁磁束を発生する永久磁石界磁部を取り付けられたロータである。ここでは、移動体１の界磁部を２極着磁された永久磁石で示してある。変形例では、多極であっても良く、多数の磁極片によって構成しても良い。３相コイル２，３，４は、固定体であるステータに配設され、移動体１との相対関係に関して、電気的に１２０度相当ずらされて配置されている。３相コイル２，３，４は３相の駆動電流Ｉ１，Ｉ２，Ｉ３により３相の磁束を発生し、移動体１の界磁部との相互作用によって駆動力を発生し、移動体１に駆動力を与える。ディスク１ｂは、移動体１であるロータに一体的に固定して取り付けられ、移動体１によって直接回転駆動されている。
【００２３】
ディスク１ｂにはディジタル的な情報信号（例えば、高品位な音響・映像信号）が記録されており、光学ヘッドもしくは磁気ヘッドによって構成されるヘッド１ｃにより、ディスク１ｂからの信号再生をしている。情報処理器１ｄは、ヘッド１ｃからの出力信号を処理し、再生情報信号（例えば、高品位な音響・映像信号）を出力する。
または、ディスク１ｂにはディジタル的な情報信号を記録可能であり、光学ヘッドもしくは磁気ヘッドによって構成されるヘッド１ｃにより、ディスク１ｂに信号記録している。情報処理器１ｄは、入力された記録情報信号（例えば、高品位な音響・映像信号）を信号処理した記録用信号をヘッド１ｃに供給し、ヘッド１ｃによってディスク１ｂに記録させている。
【００２４】
図３８（ａ）に信号再生動作を行うディスク装置の例を示す。ディスク１ｂは移動体１の回転軸１ａに直接固定され、ロータである移動体１と一体になって直接回転駆動される。ディスク１ｂには高密度にディジタル情報信号が記録されている。ヘッド１ｃは、回転しているディスク１ｂ上の情報信号を信号再生し、再生用信号Ｐｆを出力する。情報処理器１ｄは、ヘッド１ｃからの再生用信号Ｐｆをディジタル的に処理し、再生情報信号Ｐｇを出力する。また、情報処理器１ｄは、ディスク１ｂの再生信号Ｐｆからヘッド１ｃの再生半径位置に対応した位置情報を得て、ヘッド位置情報信号Ｐｔを出力する。なお、ここでは固定体やコイルの図示は省略した。
【００２５】
図３８（ｂ）に信号記録動作を行うディスク装置の例を示す。ディスク１ｂは移動体１の回転軸１ａに直接固定され、ロータである移動体１と一体になって直接回転駆動される。ディスク１ｂは記録可能ディスクであり、高密度にディジタル情報信号を記録できる。情報処理器１ｄは、入力された記録情報信号Ｒｇをディジタル的に処理し、記録用信号Ｒｆをヘッド１ｃに出力する。ヘッド１ｃは、回転しているディスク１ｂ上に記録用信号Ｒｆを高密度に記録し、新たな情報信号をディスク１ｂ上に形成していく。さらに、ディスク装置は間欠的もしくは連続的に再生動作を行い、情報処理器１ｄはディスク１ｂの再生信号からヘッド１ｃの再生半径位置に対応したヘッド位置情報信号Ｐｔを得ている。ＤＶＤ−ＲＡＭやＤＶＤ−ＲやＣＤ−ＲやＣＤ−ＲＷなどのような記録可能ディスクでは、記録用トラックの蛇行によってウォブル信号をあらかじめ有している。このウォブル信号は、記録動作中に再生され、ヘッドの半径位置を含んだヘッド位置情報信号を得ている。
【００２６】
なお、上記ヘッド１ｃとしては、状況に応じて再生専用ヘッド、記録再生兼用ヘッド、または、記録専用ヘッドが用いられる。すなわち、再生専用ディスク装置では再生専用ヘッドが使用され、記録再生ディスク装置では記録再生兼用ヘッドや記録専用ヘッドが使用される。
【００２７】
図１の電圧供給部である直流電源５０は、その負極端子側（−）をアース電位にされ、正極端子側（＋）に所要の直流電圧Ｖｃｃおよび直流電流を供給している。直流電源５０の負極端子側には、電流検出器２１を介して、３個の第１のパワー増幅器１１，１２，１３の電流流出端子側が共通接続されている。第１のパワー増幅器１１は、第１のＮＭＯＳ型パワートランジスタ６１と、第１のＮＭＯＳ型パワートランジスタ６１に並列に逆接続された第１のパワーダイオード６１ｄを含んで構成されている。ここで、ＮＭＯＳ型トランジスタはＮチャンネルＭＯＳ構造の電界効果型トランジスタを意味する。第１のＮＭＯＳ型パワートランジスタ６１の電流流出端子側は直流電源５０の負極端子側に電流検出器２１を介して接続され、電流流入端子側はコイル２の電力供給端子に接続されている。第１のパワーダイオード６１ｄの電流流入端子側は第１のＮＭＯＳ型パワートランジスタ６１の電流流出端子側に接続され、電流流出端子側は第１のＮＭＯＳ型パワートランジスタ６１の電流流入端子側に接続されている。第１のパワー増幅器１１は、第１のＮＭＯＳ型パワートランジスタ６１とＮＭＯＳ型トランジスタ７１により第１の電界効果型パワー部カレントミラー回路を形成し、通電制御端子側への入力電流信号を電流増幅して出力する。ここで、電界効果型パワー部カレントミラー回路は電界効果型パワートランジスタを用いた電界効果型カレントミラー回路を意味する。
【００２８】
第１のＮＭＯＳ型パワートランジスタ６１とＮＭＯＳ型トランジスタ７１のセル面積比を１００倍にし、第１のＮＭＯＳ型パワートランジスタ６１が能動領域でハーフオン動作している場合の第１のパワー部カレントミラー回路の電流増幅率を１００倍にしている。ここで、電界効果型トランジスタの動作状態には、３つの状態：フルオン状態，ハーフオン状態，オフ状態がある。ハーフオン状態では、電界効果型トランジスタは能動領域の増幅動作を行っている。また、フルオン状態とハーフオン状態の時に、電界効果型トランジスタは活性状態または能動状態にある。なお、第１のＮＭＯＳ型パワートランジスタ６１は、たとえば二重拡散ＮチャンネルＭＯＳ構造の電界効果型トランジスタによって構成され、第１のＮＭＯＳ型パワートランジスタ６１の電流流出端子側から電流流入端子側に向けて寄生ダイオード素子が等価回路的に逆接続される。この寄生ダイオード素子を第１のパワーダイオード６１ｄとして使用している。
【００２９】
同様に、第１のパワー増幅器１２は、第１のＮＭＯＳ型パワートランジスタ６２と、第１のＮＭＯＳ型パワートランジスタ６２に並列に逆接続された第１のパワーダイオード６２ｄを含んで構成されている。第１のＮＭＯＳ型パワートランジスタ６２の電流流出端子側は直流電源５０の負極端子側に電流検出器２１を介して接続され、電流流入端子側はコイル３の電力供給端子に接続されている。第１のパワーダイオード６２ｄの電流流入端子側は第１のＮＭＯＳ型パワートランジスタ６２の電流流出端子側に接続され、電流流出端子側は第１のＮＭＯＳ型パワートランジスタ６２の電流流入端子側に接続されている。第１のパワー増幅器１２は、第１のＮＭＯＳ型パワートランジスタ６２とＮＭＯＳ型トランジスタ７２により第１の電界効果型パワー部カレントミラー回路を形成し、通電制御端子側への入力電流信号を電流増幅して出力する（両ＮＭＯＳ型パワートランジスタのセル面積比は１００倍）。なお、第１のＮＭＯＳ型パワートランジスタ６２は、たとえば二重拡散ＮチャンネルＭＯＳ構造の電界効果型トランジスタによって構成され、第１のＮＭＯＳ型パワートランジスタ６２の寄生ダイオード素子を第１のパワーダイオード６２ｄとして使用している。
【００３０】
同様に、第１のパワー増幅器１３は、第１のＮＭＯＳ型パワートランジスタ６３と、第１のＮＭＯＳ型パワートランジスタ６３に並列に逆接続された第１のパワーダイオード６３ｄを含んで構成されている。第１のＮＭＯＳ型パワートランジスタ６３の電流流出端子側は直流電源５０の負極端子側に電流検出器２１を介して接続され、電流流入端子側はコイル４の電力供給端子に接続されている。第１のパワーダイオード６３ｄの電流流入端子側は第１のＮＭＯＳ型パワートランジスタ６３の電流流出端子側に接続され、電流流出端子側は第１のＮＭＯＳ型パワートランジスタ６３の電流流入端子側に接続されている。第１のパワー増幅器１３は、第１のＮＭＯＳ型パワートランジスタ６３とＮＭＯＳ型トランジスタ７３により第１の電界効果型パワー部カレントミラー回路を形成し、通電制御端子側への入力電流信号を電流増幅して出力する（両ＮＭＯＳ型パワートランジスタのセル面積比は１００倍）。なお、第１のＮＭＯＳ型パワートランジスタ６３は、たとえば二重拡散ＮチャンネルＭＯＳ構造の電界効果型トランジスタによって構成され、第１のＮＭＯＳ型パワートランジスタ６３の寄生ダイオード素子を第１のパワーダイオード６３ｄとして使用している。
【００３１】
第１のパワー増幅器１１，１２，１３の各第１のパワー部カレントミラー回路は、それぞれ各通電制御端子側への入力電流信号を電流増幅して出力する。スイッチング制御器２２の制御パルス信号Ｙ１，Ｙ２，Ｙ３は、第１のパワー増幅器１１，１２，１３の第１のＮＭＯＳ型パワートランジスタ６１，６２，６３をオン・オフ制御して高周波スイッチング動作させる。第１のパワー増幅器１１，１２，１３は、コイル２，３，４の各電力供給端子への駆動電圧Ｖ１，Ｖ２，Ｖ３を高周波スイッチングして電力供給し、コイル２，３，４への駆動電流Ｉ１，Ｉ２，Ｉ３の負極側電流を供給する。この動作については、後述する。
【００３２】
直流電源５０の正極端子側には、３個の第２のパワー増幅器１５，１６，１７の電流流入端子側が共通接続されている。第２のパワー増幅器１５は、第２のＮＭＯＳ型パワートランジスタ６５と、第２のＮＭＯＳ型パワートランジスタ６５に並列に逆接続された第２のパワーダイオード６５ｄを含んで構成されている。第２のＮＭＯＳ型パワートランジスタ６５の電流流入端子側は直流電源５０の正極端子側に接続され、電流流出端子側はコイル２の電力供給端子に接続されている。第２のパワーダイオード６５ｄの電流流入端子側は第２のＮＭＯＳ型パワートランジスタ６５の電流流出端子側に接続され、電流流出端子側は第２のＮＭＯＳ型パワートランジスタ６５の電流流入端子側に接続されている。第２のパワー増幅器１５は、第２のＮＭＯＳ型パワートランジスタ６５とＮＭＯＳ型トランジスタ７５により第２の電界効果型パワー部カレントミラー回路を形成し、通電制御端子側への入力電流信号を電流増幅して出力する。第２のＮＭＯＳ型パワートランジスタ６５とＮＭＯＳ型トランジスタ７５のセル面積比を１００倍にし、第２のＮＭＯＳ型パワートランジスタ６５が能動領域で動作している場合の第２のパワー部カレントミラー回路の電流増幅率を１０１倍にしている。なお、第２のＮＭＯＳ型パワートランジスタ６５は、たとえば二重拡散型ＮチャンネルＭＯＳ構造の電界効果型トランジスタによって構成され、第２のＮＭＯＳ型パワートランジスタ６５の電流流出端子側から電流流入端子側に向けて寄生ダイオード素子が等価回路的に逆接続される。この寄生ダイオード素子を第２のパワーダイオード６５ｄとして使用している。
【００３３】
同様に、第２のパワー増幅器１６は、第２のＮＭＯＳ型パワートランジスタ６６と、第２のＮＭＯＳ型パワートランジスタ６６に並列に逆接続された第２のパワーダイオード６６ｄを含んで構成されている。第２のＮＭＯＳ型パワートランジスタ６６の電流流入端子側は直流電源５０の正極端子側に接続され、電流流出端子側はコイル３の電力供給端子に接続されている。第２のパワーダイオード６６ｄの電流流入端子側は第２のＮＭＯＳ型パワートランジスタ６６の電流流出端子側に接続され、電流流出端子側は第２のＮＭＯＳ型パワートランジスタ６６の電流流入端子側に接続されている。第２のパワー増幅器１６は、第２のＮＭＯＳ型パワートランジスタ６６とＮＭＯＳ型トランジスタ７６により第２の電界効果型パワー部カレントミラー回路を形成し、通電制御端子側への入力電流信号を電流増幅して出力する（セル面積比は１００倍）。なお、第２のＮＭＯＳ型パワートランジスタ６６は、たとえば二重拡散型ＮチャンネルＭＯＳ構造の電界効果型トランジスタによって構成され、第２のＮＭＯＳ型パワートランジスタ６６の寄生ダイオード素子を第２のパワーダイオード６６ｄとして使用している。
【００３４】
同様に、第２のパワー増幅器１７は、第２のＮＭＯＳ型パワートランジスタ６７と、第２のＮＭＯＳ型パワートランジスタ６７に並列に逆接続された第２のパワーダイオード６７ｄを含んで構成されている。第２のＮＭＯＳ型パワートランジスタ６７の電流流入端子側は直流電源５０の正極端子側に接続され、電流流出端子側はコイル４の電力供給端子に接続されている。第２のパワーダイオード６７ｄの電流流入端子側は第２のＮＭＯＳ型パワートランジスタ６７の電流流出端子側に接続され、電流流出端子側は第２のＮＭＯＳ型パワートランジスタ６７の電流流入端子側に接続されている。第２のパワー増幅器１７は、第２のＮＭＯＳ型パワートランジスタ６７とＮＭＯＳ型トランジスタ７７により第２の電界効果型パワー部カレントミラー回路を形成し、通電制御端子側への入力電流信号を電流増幅して出力する（セル面積比は１００倍）。なお、第２のＮＭＯＳ型パワートランジスタ６７は、たとえば二重拡散型ＮチャンネルＭＯＳ構造の電界効果型トランジスタによって構成され、第２のＮＭＯＳ型パワートランジスタ６７の寄生ダイオード素子を第２のパワーダイオード６７ｄとして使用している。
【００３５】
第２のパワー増幅器１５，１６，１７の各第２のパワー部カレントミラー回路は、それぞれ各通電制御端子側への入力電流信号を電流増幅して出力し、コイル２，３，４への駆動電流Ｉ１，Ｉ２，Ｉ３の正極側電流を供給する。この動作については、後述する。
このように、第１のパワー増幅器１１，１２，１３は、直流電源５０の負極端子側と正極端子側の間に並列的に接続され、直流電源５０の負極端子側からコイル２，３，４への電流路を電子的に切り換えている。同様に、第２のパワー増幅器１５，１６，１７は、直流電源５０の負極端子側と正極端子側の間に並列的に接続され、直流電源５０の正極端子側からコイル２，３，４への電流路を電子的に切り換えている。
【００３６】
図１の指令器２０は、たとえば、移動体１やディスク１ｂの回転移動速度を所定値に制御する速度制御ブロックを含んで構成され、指令信号Ａｄを電流供給器３０と指令変形器２３に出力する。図３９に指令器２０の構成を示す。指令器２０は、速度指令器２０ａと速度制御器２０ｂを含んで構成されている。速度指令器２０ａはヘッド位置情報信号Ｐｔにもとづいて速度指令信号Ｓｖを出力し、速度指令信号Ｓｖはヘッド１ｃの半径位置に対応してステップ的にもしくは連続的に変化する。速度制御器２０ｂは、切換作成器３４の切換信号Ｊａ１の周波数もしくは周期から移動体１やディスク１ｂの回転移動速度を検出し、この検出移動速度と速度指令信号Ｓｖの差に応動した指令信号Ａｄを出力する。指令信号Ａｄはコイル２，３，４への駆動電流や駆動電圧を制御し、コイルへの供給電力を変化させる。これにより、ディスク１ｂの回転移動速度を速度指令信号Ｓｖに一致させるように速度制御される。速度指令器２０ａと速度制御器２０ｂは、ヘッド１ｃの半径位置に反比例もしくは略反比例して、ディスク１ｂの回転速度を制御する。すなわち、ヘッド１ｃの半径位置が大きくなると、ディスク１ｂの回転速度を遅くしていく。その結果、再生ディスク装置の場合には、ヘッド１ｃの半径位置が変化しても、ディスク１ｂの再生信号のビットレートは一定もしくは略一定になる。また、記録ディスク装置の場合には、ヘッド１ｃの半径位置が変化しても、ディスク１ｂ上への記録密度は一定もしくは略一定になる。
【００３７】
図１の電流供給器３０は、指令信号Ａｄに応動する第１の供給電流信号Ｃ１と第２の供給電流信号Ｃ２を出力する。図３に電流供給器３０の具体的な構成を示す。電圧電流変換回路１５１は、指令信号Ａｄに比例した変換電流信号Ｂｊを出力する。電圧電流変換回路１５１の変換電流信号Ｂｊは、トランジスタ１７１，１７２，１７３と抵抗１７４，１７５，１７６によるカレントミラー回路に供給され、変換電流信号Ｂｊに比例した２つの電流信号をトランジスタ１７２，１７３のコレクタ側に作りだす。トランジスタ１７２のコレクタ電流は、トランジスタ１８１，１８２のカレントミラー回路を介して出力される。トランジスタ１８２のコレクタ電流Ｂｐ１と定電流源１８３の第１の所定電流Ｑｑ１を加算し、第１の供給電流信号Ｃ１として出力する。すなわち、Ｃ１＝Ｂｐ１＋Ｑｑ１。また、トランジスタ１７３のコレクタ電流Ｂｐ２と定電流源１８４の第２の所定電流Ｑｑ２を加算し、第２の供給電流信号Ｃ２として出力する。すなわち、Ｃ２＝Ｂｐ２＋Ｑｑ２。これにより、第１の供給電流信号Ｃ１と第２の供給電流信号Ｃ２は指令信号Ａｄに比例もしくは略比例した電流信号になる。また、第１の供給電流信号Ｃ１と第２の供給電流信号Ｃ２は、定電流源１８３，１８４の電流値Ｑｑ１，Ｑｑ２による所定のバイアス電流を含んでいる。なお、定電流源１８３，１８４の電流値Ｑｑ１，Ｑｑ２は、必要に応じて設定すれば良く、零にする場合もある。
【００３８】
図１の切換作成器３４は、滑らかに変化する３相の切換電流信号Ｄ１，Ｄ２，Ｄ３を出力する。図２に切換作成器３４の具体的な構成を示す。この例では、切換作成器３４は位置検出部１００と切換信号部１０１によって構成されている。
位置検出部１００は、移動体１の発生磁束を検知する磁電変換素子（例えばホール素子）からなる位置検出素子１１１，１１２を含んで構成されている。位置検出素子１１１，１１２は、電気的に１２０度の位相差を有し、移動体１の移動に伴って滑らかな正弦波状に変化する２相の位置検出信号Ｊａ１とＪｂ１、および、Ｊａ２とＪｂ２を出力する。ここで、Ｊａ１とＪａ２は逆相の関係にあり（電気的に１８０度の位相差）、Ｊｂ１とＪｂ２は逆相の関係にある。なお、逆相の信号は新たな相数に数えない。位置検出信号Ｊａ２とＪｂ２は抵抗１１３，１１４により合成されて３相目の位置検出信号Ｊｃ１を作りだし、位置検出信号Ｊａ１とＪｂ１は抵抗１１５，１１６により合成されて３相目の位置検出信号Ｊｃ２を作りだす。これにより、位置検出部１００は電気的に１２０度の位相差を有して正弦波状に変化する３相の位置検出信号Ｊａ１，Ｊｂ１，Ｊｃ１（Ｊａ２，Ｊｂ２，Ｊｃ２）を得ている。なお、３個の位置検出素子を用いて３相の位置検出信号を作りだしても良い。
【００３９】
切換信号部１０１は、３相の位置検出信号に応動して滑らかに変化する正弦波状の切換電流信号Ｄ１，Ｄ２，Ｄ３を作りだす。トランジスタ１２２と１２３は、１相目の位置検出信号Ｊａ１とＪａ２の差電圧に応動して定電流源１２１の電流をコレクタ側に分流する。トランジスタ１２３のコレクタ電流は、トランジスタ１２４，１２５のカレントミラー回路によって２倍に増幅され、トランジスタ１２５のコレクタより出力される。トランジスタ１２５のコレクタ電流は、定電流源１２６の電流値と比較され、両者の差電流が１相目の切換電流信号Ｄ１として出力される。従って、切換電流信号Ｄ１は、位置検出信号Ｊａ１に応動して滑らかに変化し、電気角で１８０度区間は電流が流出し（正極性の電流）、次の１８０度区間は電流が流入する（負極性の電流）。同様に、切換電流信号Ｄ２は、位置検出信号Ｊｂ１に応動して滑らかに変化し、電気角で１８０度区間は電流が流出し（正極性の電流）、次の１８０度区間は電流が流入する（負極性の電流）。同様に、切換電流信号Ｄ３は、位置検出信号Ｊｃ１に応動して滑らかに変化し、電気角で１８０度区間は電流が流出し（正極性の電流）、次の１８０度区間は電流が流入する（負極性の電流）。これにより、切換電流信号Ｄ１，Ｄ２，Ｄ３は所定の位相差を有する正弦波状の３相の電流信号になる。図１０（ａ）に３相の切換電流信号Ｄ１，Ｄ２，Ｄ３の波形を示す。なお。図１０の横軸は移動体１の回転移動位置である。
【００４０】
図１の分配作成器３６は、第１の分配器３７と第２の分配器３８を含んで構成されている。第１の分配器３７は、切換作成器３４の３相の切換電流信号Ｄ１，Ｄ２，Ｄ３に応動して電流供給器３０の第１の供給電流信号Ｃ１を実質的に分配し、滑らかに変化する３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３を作り出す。第２の分配器３８は、切換作成器３４の３相の切換電流信号Ｄ１，Ｄ２，Ｄ３に応動して電流供給器３０の第２の供給電流信号Ｃ２を実質的に分配し、滑らかに変化する３相の第２の分配電流信号Ｇ１，Ｇ２，Ｇ３を作り出す。
図４に分配作成器３６の具体的な構成を示す。第１の分配器３７の第１の分離回路２１６は、切換作成器３４の切換電流信号Ｄ１の負極側電流に相当もしくは応動する第１の分離信号Ｄ１ｎを出力する。第１の分離回路２１７は、切換作成器３４の切換電流信号Ｄ２の負極側電流に相当もしくは応動する第１の分離信号Ｄ２ｎを出力する。第１の分離回路２１８は、切換作成器３４の切換電流信号Ｄ３の負極側電流に相当もしくは応動する第１の分離信号Ｄ３ｎを出力する。これにより、第１の分配器３７の第１の分離回路２１６，２１７，２１８は、３相の切換電流信号Ｄ１，Ｄ２，Ｄ３の負極側電流に相当もしくは応動する３相の第１の分離信号Ｄ１ｎ，Ｄ２ｎ，Ｄ３ｎを得ている。
【００４１】
第１の分配器３７の第１の乗算回路２１１は、第１の分離回路２１６の第１の分離信号Ｄ１ｎと第１の帰還回路２１５の第１の帰還信号Ｅｂを乗算し、乗算結果に比例した第１の分配電流信号Ｅ１を出力する。同様に、第１の分配器３７の第１の乗算回路２１２は、第１の分離回路２１７の第１の分離信号Ｄ２ｎと第１の帰還回路２１５の第１の帰還信号Ｅｂを乗算し、乗算結果に比例した第１の分配電流信号Ｅ２を出力する。同様に、第１の分配器３７の第１の乗算回路２１３は、第１の分離回路２１８の第１の分離信号Ｄ３ｎと第１の帰還回路２１５の第１の帰還信号Ｅｂを乗算し、乗算結果に比例した第１の分配電流信号Ｅ３を出力する。
【００４２】
第１の合成回路２１４は、３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３の加算合成値に応動した第１の合成信号Ｅａを出力する。第１の帰還回路２１５は、第１の合成回路２１４の第１の合成信号Ｅａと電流供給器３０の第１の供給電流信号Ｃ１の差信号に応動した第１の帰還信号Ｅｂを得ている。これにより、第１の乗算回路２１１，２１２，２１３と第１の合成回路２１４と第１の帰還回路２１５は帰還ループを構成し、第１の合成信号Ｅａを第１の供給電流信号Ｃ１に対応した値にしている。第１の合成信号Ｅａは３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３の加算値に対応し、３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３はそれぞれ３相の第１の分離信号Ｄ１ｎ，Ｄ２ｎ，Ｄ３ｎに比例している。その結果、第１の分配器３７の３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３は、切換作成器３４の３相の切換電流信号Ｄ１，Ｄ２，Ｄ３の負極側電流に応動して電流供給器３０の第１の供給電流信号Ｃ１を実質的に分配した３相の電流信号になる。すなわち、第１の分配電流信号Ｅ１，Ｅ２，Ｅ３の大きさは、第１の供給電流信号Ｃ１に比例して変化する。図１０（ｂ）に３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３の波形を示す。第１の分配器３７は、第１の供給電流信号Ｃ１を移動体１の回転移動に伴って１相分もしくは２相分に交互に分配し、電気的に１２０度の位相差を有する３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３を出力する。なお、第１の分配電流信号Ｅ１，Ｅ２，Ｅ３は、正極性電流（流出方向電流）になっている。
【００４３】
第２の分配器３８の第２の分離回路２２６は、切換作成器３４の切換電流信号Ｄ１の正極側電流に相当もしくは応動する第２の分離信号Ｄ１ｐを出力する。第２の分離回路２２７は、切換作成器３４の切換電流信号Ｄ２の正極側電流に相当もしくは応動する第２の分離信号Ｄ２ｐを出力する。第２の分離回路２２８は、切換作成器３４の切換電流信号Ｄ３の正極側電流に相当もしくは応動する第２の分離信号Ｄ３ｐを出力する。これにより、第２の分配器３８の第２の分離回路２２６，２２７，２２８は、３相の切換電流信号Ｄ１，Ｄ２，Ｄ３の正極側電流に相当もしくは応動する３相の第２の分離信号Ｄ１ｐ，Ｄ２ｐ，Ｄ３ｐを得ている。
第２の分配器３８の第２の乗算回路２２１は、第２の分離回路２２６の第２の分離信号Ｄ１ｐと第２の帰還回路２２５の第２の帰還信号Ｇｂを乗算し、乗算結果に比例した第２の分配電流信号Ｇ１を出力する。同様に、第２の分配器３８の第２の乗算回路２２２は、第２の分離回路２２７の第２の分離信号Ｄ２ｐと第２の帰還回路２２５の第２の帰還信号Ｇｂを乗算し、乗算結果に比例した第２の分配電流信号Ｇ２を出力する。同様に、第２の分配器３８の第２の乗算回路２２３は、第２の分離回路２２８の第２の分離信号Ｄ３ｐと第２の帰還回路２２５の第２の帰還信号Ｇｂを乗算し、乗算結果に比例した第２の分配電流信号Ｇ３を出力する。
【００４４】
第２の合成回路２２４は、３相の第２の分配電流信号Ｇ１，Ｇ２，Ｇ３の加算合成値に応動した第２の合成信号Ｇａを出力する。第２の帰還回路２２５は、第２の合成回路２２４の第２の合成信号Ｇａと電流供給器３０の第２の供給電流信号Ｃ２の差信号に応動した第２の帰還信号Ｇｂを得ている。これにより、第２の乗算回路２２１，２２２，２２３と第２の合成回路２２４と第２の帰還回路２２５は帰還ループを構成し、第２の合成信号Ｇａを第２の供給電流信号Ｃ２に対応した値にしている。第２の合成信号Ｇａは３相の第２の分配電流信号Ｇ１，Ｇ２，Ｇ３の加算値に対応し、３相の第２の分配電流信号Ｇ１，Ｇ２，Ｇ３はそれぞれ３相の第２の分離信号Ｄ１ｐ，Ｄ２ｐ，Ｄ３ｐに比例している。その結果、第２の分配器３８の３相の第２の分配電流信号Ｇ１，Ｇ２，Ｇ３は、切換作成器３４の切換電流信号Ｄ１，Ｄ２，Ｄ３に応動して電流供給器３０の第２の供給電流信号Ｃ２を実質的に分配した３相の電流信号になる。すなわち、第２の分配電流信号Ｇ１，Ｇ２，Ｇ３の大きさは、第２の供給電流信号Ｃ２に比例して変化する。図１０（ｃ）に３相の第２の分配電流信号Ｇ１，Ｇ２，Ｇ３の波形を示す。第２の分配器３８は、第２の供給電流信号Ｃ２を移動体１の回転移動に伴って１相分もしくは２相分に交互に分配し、電気的に１２０度の位相差を有する３相の第２の分配電流信号Ｇ１，Ｇ２，Ｇ３を出力する。なお、第２の分配電流信号Ｇ１，Ｇ２，Ｇ３は、実際には負極性電流（流入方向電流）になっている。
【００４５】
また、第１の分配電流信号Ｅ１と第２の分配電流信号Ｇ１は１８０度の位相差を有し、相補的に滑らかに変化する（Ｅ１とＧ１は必ず一方が零になる）。同様に、第１の分配電流信号Ｅ２と第２の分配電流信号Ｇ２は１８０度の位相差を有し、相補的に滑らかに変化する（Ｅ２とＧ２は必ず一方が零になる）。同様に、第１の分配電流信号Ｅ３と第２の分配電流信号Ｇ３は１８０度の位相差を有し、相補的に滑らかに変化する（Ｅ３とＧ３は必ず一方が零になる）。
図１の第１の分配器３７の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３は、それぞれ第１の電流増幅器４１，４２，４３に入力される。第１の電流増幅器４１，４２，４３は、それぞれ第１の分配電流信号Ｅ１，Ｅ２，Ｅ３を所定倍の電流増幅して第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３を作りだす。
【００４６】
図５に第１の電流増幅器４１，４２，４３の具体的な構成を示す。第１の電流増幅器４１は、トランジスタ２３１，２３２による初段のカレントミラー回路と、トランジスタ２３３，２３４と抵抗２３５，２３６による次段のカレントミラー回路を縦続接続した第１の増幅部カレントミラー回路により構成している。トランジスタ２３１と２３２のエミッタ面積は等しくされ、初段のカレントミラー回路の電流増幅率は１倍にされている。また、トランジスタ２３３と２３４のエミッタ面積比を５０倍、抵抗２３６と２３５の抵抗比を５０倍にして、次段のカレントミラー回路では電流増幅率で５０倍の所定の増幅を行う。同様に、第１の電流増幅器４２は、トランジスタ２４１，２４２，２４３，２４４と抵抗２４５，２４６による第１の増幅部カレントミラー回路によって構成され、電流増幅率で５０倍の所定の増幅を行う。同様に、第１の電流増幅器４３は、トランジスタ２５１，２５２，２５３，２５４と抵抗２５５，２５６による第１の増幅部カレントミラー回路によって構成され、電流増幅率で５０倍の所定の増幅を行う。これにより、第１の電流増幅器４１，４２，４３は、３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３をそれぞれ５０倍の増幅し、３相の第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３を出力する。図１０（ｄ）に３相の第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３の波形を示す。
【００４７】
図１の第２の分配器３８の第２の分配電流信号Ｇ１，Ｇ２，Ｇ３は、それぞれ第２の電流増幅器４５，４６，４７に入力される。第２の電流増幅器４５，４６，４７は、それぞれ第２の分配電流信号Ｇ１，Ｇ２，Ｇ３につき所定倍の電流増幅率で増幅をして第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を作りだし、それらを高電圧出力器５１の高電位点Ｖｕから各第２のパワー増幅器１５，１６，１７に供給する。高電圧出力器５１は高周波パルス信号に応動して昇圧用コンデンサに充電・蓄積させることにより、直流電源５０の正極端子側電位Ｖｃｃよりも高い高電位点電位Ｖｕを作り出す。高電圧出力器５１の高電位点Ｖｕから第２のパワー増幅器１５，１６，１７の第２の電界効果型パワー部カレントミラー回路の各通電制御端子側に第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を供給し、第２の電流増幅器４５，４６，４７の出力用トランジスタの飽和を防ぎ、第２のＮＭＯＳ型パワートランジスタ６５，６６，６７を十分な通電状態にする。
【００４８】
図６に第２の電流増幅器４５，４６，４７と高電圧出力器５１の具体的な構成を示す。第２の電流増幅器４５は、トランジスタ２６１，２６２と抵抗２６３，２６４による第２の増幅部カレントミラー回路により構成されている。トランジスタ２６１と２６２のエミッタ面積比を５０倍、抵抗２６４と２６３の抵抗比を５０倍にして、第２の電流増幅器４５は電流増幅率で５０倍の所定の増幅を行う。同様に、第２の電流増幅器４６は、トランジスタ２７１，２７２と抵抗２７３，２７４による第２の増幅部カレントミラー回路によって構成され、電流増幅率で５０倍の増幅を行う。同様に、第２の電流増幅器４７は、トランジスタ２８１，２８２と抵抗２８３，２８４による第２の増幅部カレントミラー回路によって構成され、電流増幅率で５０倍の増幅を行う。これにより、第２の電流増幅器４５，４６，４７は、３相の第２の分配電流信号Ｇ１，Ｇ２，Ｇ３をそれぞれ５０倍の増幅し、３相の第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を出力する。図１０（ｅ）に３相の第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３の波形を示す。
【００４９】
高電圧出力器５１は、１００ｋＨｚ程度の高周波パルス信号Ｐａを出力するパルス発生回路４２１と、第１の昇圧用コンデンサ４１１と、第２の昇圧用コンデンサ４１２と、ダイオード４２５〜４２８からなる第１の電圧制限回路と、ダイオード４２９からなる第２の電圧制限回路を含んで構成されている。パルス発生回路４２１のパルス信号Ｐａに応動してインバータ回路４２２がディジタル的に変化する。インバータ回路４２２が”Ｌ”（直流電源５０の負極端子側電位）の時にダイオード４２３を介して第１の昇圧用コンデンサ４１１が充電される。インバータ回路４２２が”Ｈ”（直流電源５０の正極端子側電位）に変わると、第１の昇圧用コンデンサ４１１に蓄積された電荷は、ダイオード４２４を介して第２の昇圧用コンデンサ４１２に移され、第２の昇圧用コンデンサ４１２を充電・蓄積する。その結果、第２の昇圧用コンデンサ４１２の端子には、直流電源５０の正極端子側電位Ｖｃｃよりも高電位になる高電位点電位Ｖｕが出力される。高電位点電位Ｖｕは第２の電流増幅器４５，４６，４７に接続されている。
【００５０】
また、第２の昇圧用コンデンサ４１２への充電を続けると、高電位点の電圧Ｖｕが非常に高くなり、集積回路化されたトランジスタやダイオードの耐圧破壊を起こす恐れがある。そこで、ダイオード４２５〜４２８による第１の電圧制限回路を設け、高電位点電圧Ｖｕが所定値以上にならないように制限した。なお、耐圧破壊の心配がないならば、第１の電圧制限回路を無くしても良い。
また、第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３は第２の昇圧用コンデンサ４１２の電荷を放電させるように作用する。モータの起動時などの大電流動作が長時間続くと、第２の昇圧用コンデンサ４１２の放電量が多くなり、高電圧出力器５１の出力電圧点の電位Ｖｕが著しく低下する場合もある。そこで、ダイオード４２９による第２の電圧制限回路を設けて、高電圧出力器５１の高電位点電圧Ｖｕが直流電源５０の正極端子側電位Ｖｃｃより大幅に小さくならないように制限した。なお、電流レベルの小さい通常制御状態では、第２の電圧制限回路は動作しない。また、電位Ｖｕの変動が小さい場合には、第２の電圧制限回路を無くしても良い。
【００５１】
図１の指令変形器２３は、指令器２０の指令信号Ａｄを入力され、切換作成器３４の出力信号に応動もしくは連動して変化させた変形指令信号Ａｆを出力する。図７に指令変形器２３の具体的な構成を示す。絶対値回路３６１は、切換作成器３４の位置検出信号Ｊａ１の絶対値に対応した絶対値信号Ｍａを出力する。絶対値回路３６２は、切換作成器３４の位置検出信号Ｊｂ１の絶対値に対応した絶対値信号Ｍｂを出力する。絶対値回路３６３は、切換作成器３４の位置検出信号Ｊｃ１の絶対値に対応した絶対値信号Ｍｃを出力する。最小値回路３６４は、３相の絶対値信号Ｍａ，Ｍｂ，Ｍｃの中で最小の値に応動した最小値信号Ｍｎを得ている。乗算回路３６５は、指令信号Ａｄと最小値信号Ｍｎの乗算結果に応動した乗算指令信号Ａｎを作りだす。これにより、乗算指令信号Ａｎは、指令信号Ａｄに比例もしくは略比例した振幅を有し、切換作成器３４の出力信号Ｊａ１，Ｊｂ１，Ｊｃ１に応動または連動して変化する高調波成分信号になる。演算回路３６６は、指令信号Ａｄと乗算指令信号Ａｎを加算演算もしくは減算演算して合成し、変形指令信号Ａｆを得ている。これにより、変形指令信号Ａｆは、指令信号Ａｄに比例もしくは略比例した振幅を有し、切換作成器３４の出力信号Ｊａ１，Ｊｂ１，Ｊｃ１に応動または連動して変化する高調波成分信号を含んだ信号になる。
【００５２】
変形指令信号Ａｆの有する高調波成分信号は、切換作成器３４の位置検出信号Ｊａ１もしくは切換信号Ｄ１の６倍の高次の信号になり、コイルへの電流路の切換動作に対応して変化する高調波成分になる。すなわち、変形指令信号Ａｆは、指令信号Ａｄに比例した振幅を有し、コイルへの電流路の切換動作に応動もしくは連動して変化する信号成分を含んだものになる。なお、変形指令信号Ａｆにおける高調波成分の含有率は、演算回路３６６における指令信号Ａｄと乗算指令信号Ａｎの合成動作によって決定され、適正な値に設定されている。また、変形指令信号Ａｆは、移動体１の移動動作に応動もしくは連動して変化する高調波成分を含んだ信号にもなっている。図１１に信号波形の関係を示す。図１１（ａ）は切換作成器３４の出力信号Ｊａ１，Ｊｂ１，Ｊｃ１を示し、図１１（ｂ）は３相の絶対値信号Ｍａ，Ｍｂ，Ｍｃを示し、図１１（ｃ）は最小値信号Ｍｎを示し、図１１（ｄ）は変形指令信号Ａｆを示している（指令信号Ａｄが一定の場合）。なお、図１１の横軸は移動体１の回転移動位置に対応している。
【００５３】
図１の電流検出器２１は、直流電源５０からコイル２，３，４に供給する通電電流Ｉｇを検出し、通電電流Ｉｇに応動した電流検出信号Ａｇを出力する。スイッチング制御器２２は、変形指令信号Ａｆと電流検出信号Ａｇを比較し、比較結果に応動して制御パルス信号Ｙ１，Ｙ２，Ｙ３をオン・オフし、第１のパワー増幅器１１，１２，１３の第１のＮＭＯＳ型パワートランジスタ６１，６２，６３を高周波スイッチング動作させる。なお、スイッチング制御器２２と電流検出器２１と指令変形器２３によってスイッチング動作ブロックを構成している。
図８に電流検出器２１とスイッチング制御器２２の具体的な構成を示す。電流検出器２１は、直流電源５０の電流供給路に挿入された電流検出用の抵抗３１１によって構成され、抵抗３１１に生じる電圧降下により直流電源５０の通電電流Ｉｇ（直流電源５０からコイル２，３，４に供給する合成電流）を検出し、電流検出信号Ａｇを出力する。
【００５４】
スイッチング制御器２２は、スイッチング制御信号Ｗ１を得るスイッチングパルス回路３３０を含んで構成されている。スイッチングパルス回路３３０の比較回路３３１は、変形指令信号Ａｆと電流検出信号Ａｇを比較した比較出力信号Ｃｒを得る。トリガ発生回路３３２は、１００ｋＨｚ程度の高周波のトリガパルス信号Ｄｐを出力し、所定時間間隔毎に繰り返し状態保持回路３３３をトリガする。状態保持回路３３３は、トリガパリス信号Ｄｐの立ち上がりエッジにおいてスイッチング制御信号Ｗ１を”Ｌｂ”（低電位状態）に変化させ、比較出力信号Ｃｒの立ち上がりエッジにおいてスイッチング制御信号Ｗ１を”Ｈｂ”（高電位状態）に変化させる。スイッチング制御信号Ｗ１が”Ｌｂ”の時には、制御トランジスタ３４１，３４２，３４３は同時にオフになり、制御パルス信号Ｙ１，Ｙ２，Ｙ３はオフ（非電流通電状態）になる。このとき、第１のパワー増幅器１１，１２，１３はそれぞれ第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３を電流増幅するように動作し、コイル２，３，４に負極性電流を供給する電流路を形成する。
【００５５】
スイッチング制御信号Ｗ１が”Ｈｂ”の時には、制御トランジスタ３４１，３４２，３４３は同時にオンになり、制御パルス信号Ｙ１，Ｙ２，Ｙ３をオン（電流通電状態）にし、第１のパワー増幅器１１，１２，１３の通電制御端子側への入力電流をバイパスする。従って、第１のパワー増幅器１１，１２，１３の第１のＮＭＯＳ型パワートランジスタ６１，６２，６３はすべて同時にオフになる。このようにして、第１のパワー増幅器１１，１２，１３は単一のスイッチング制御信号Ｗ１により通電状態と遮断状態を高周波でスイッチング制御され、コイル２，３，４への駆動電圧Ｖ１，Ｖ２，Ｖ３をパルス的な電圧にし、コイル２，３，４への駆動電流Ｉ１，Ｉ２，Ｉ３を変形指令信号Ａｆに応動するように制御している。これについて説明する。
【００５６】
トリガパルス信号Ｄｐの立ち上がりエッジによって状態保持回路３３３のスイッチング制御信号Ｗ１が”Ｌｂ”に変化した時には、第１の分配器３７によって選択分配された第１の分配電流信号Ｅ１，Ｅ２，Ｅ３および第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３に応動して、第１のパワー増幅器１１，１２，１３の第１のＮＭＯＳ型パワートランジスタが通電状態になる。たとえば、第１の分配電流信号Ｅ１および第１の増幅電流信号Ｆ１のみが選択されている場合を考えると、第１のパワー増幅器１１の第１のＮＭＯＳ型パワートランジスタ６１が通電状態になる。第１のＮＭＯＳ型パワートランジスタ６１はフルオン状態にされ、コイル２に駆動電流Ｉ１の負極側電流を供給する電流路を形成する。ここに、電界効果型トランジスタのフルオン状態とは、電流流入端子側と電流流出端子側の間がオン抵抗による非常に小さな電圧降下のみの動作である。
【００５７】
コイルのインダクタンス作用によって、コイル２の駆動電流Ｉ１の負極側電流値は徐々に増加する。従って、直流電源５０の供給する通電電流Ｉｇも増加し、電流検出器２１の電流検出信号Ａｇは大きくなる。電流検出信号Ａｇが変形指令信号Ａｆより大きくなった瞬間に、比較回路３３１の比較出力信号Ｃｒが立ち上がりエッジを発生し、状態保持回路３３３のスイッチング制御信号Ｗ１は”Ｈｂ”に変化する。スイッチング制御信号Ｗ１が”Ｈｂ”になると、制御トランジスタ３４１，３４２，３４３がオンになる。その結果、第１のパワー増幅器１１，１２，１３の通電制御端子側は同時に直流電源５０の負極端子側に接続され、第１のＮＭＯＳ型パワートランジスタ６１，６２，６３はすべて同時にオフ状態になる。従って、通電電流Ｉｇは零になる。ここに、電界効果型トランジスタのオフ状態とは、電流流入端子側から電流流出端子側にかけてトランジスタ電流を流さない状態である。
【００５８】
このとき、コイル２のインダクタンス作用によって、電力供給端子側の駆動電圧Ｖ１がパルス的に大きくなり、第２のパワー増幅器１５の第２のパワーダイオード６５ｄを通る電流路を形成し、コイル２の駆動電流Ｉ１の負極側電流を連続的に流し続ける。その結果、コイル２の駆動電流Ｉ１の負極側電流値は徐々に小さくなる。少しの時間を経過した後に、トリガパルス信号Ｄｐの次の立ち上がりエッジが到来し、上述のスイッチング動作を繰り返す。これにより、所定の時間間隔毎に繰り返し発生するトリガパルス信号Ｄｐによって、第１のパワー増幅器を高周波スイッチング動作させている。なお、１００ｋＨｚ程度の高周波スイッチング動作を行っているので、コイルの駆動電流の高周波リップル分は非常に小さい。
【００５９】
このようにして、直流電源５０からコイル２，３，４に供給する通電電流Ｉｇを変形指令信号Ａｆに応動した値にパルス的に制御する。これにより、コイル２，３，４への合成供給電流を変形指令信号Ａｆに応動した値に制御し、コイル２，３，４への連続的な駆動電流を制御する。第１のパワー増幅器の第１のＮＭＯＳ型パワートランジスタのオン時の通電電流は、直流電源５０の通電電流Ｉｇを超えることはない。変形指令信号Ａｆは指令信号Ａｄに比例しているので、指令信号Ａｄに応動した第１の供給電流信号Ｃ１を分配増幅して第１のパワー増幅器に供給することにより、第１のパワー増幅器の第１のパワートランジスタを確実にオン状態のスイッチング動作をさせることができる。
【００６０】
さらに、第１の分配器３７は移動体１の移動に伴って第１の分配電流信号を１相分もしくは２相分に交互に滑らかに分配しているので、電流路の切換は滑らかになる。たとえば、第１の分配電流信号Ｅ１，Ｅ２および第１の増幅電流信号Ｆ１，Ｆ２が通電されている場合を考える。トリガパルス信号Ｄｐの立ち上がりエッジによって状態保持回路３３３のスイッチング制御信号Ｗ１が”Ｌｂ”に変化した時には、第１のパワー増幅器１１の第１のＮＭＯＳ型パワートランジスタ６１と第１のパワー増幅器１２の第１のＮＭＯＳ型パワートランジスタ６２が通電状態になる。第１の増幅電流信号Ｆ１に応動して第１のＮＭＯＳ型パワートランジスタ６１はオン状態（フルオン状態もしくはハーフオン状態）になり、コイル２の駆動電流Ｉ１の負極側電流を供給する電流路を形成する。
【００６１】
第１の増幅電流信号Ｆ２に応動して第１のＮＭＯＳ型パワートランジスタ６２はオン状態（フルオン状態もしくはハーフオン状態）になり、コイル３の駆動電流Ｉ２の負極側電流を供給する電流路を形成する。第１のＮＭＯＳ型パワートランジスタ６１と６２は、少なくともいずれか一方はフルオン状態になされている。ここに、電界効果型トランジスタのハーフオン状態とは、能動領域において増幅動作を行っている状態である。特に、パワートランジスタがハーフオン状態で動作している場合には、パワー増幅器の電界効果型カレントミラー回路は通電制御端子側への入力電流信号を所定の電流増幅率で電流増幅動作する。コイル２，３，４に供給される駆動電流Ｉ１，Ｉ２，Ｉ３の負極側電流の合成電流値が、直流電源５０の通電電流Ｉｇになる。
【００６２】
コイルのインダクタンス作用によって、通電電流Ｉｇは徐々に大きくなる。電流検出信号Ａｇが変形指令信号Ａｆより大きくなると比較出力信号Ｃｒが立ち上がりエッジを発生し、スイッチング制御信号Ｗ１が”Ｈｂ”に変化し、制御トランジスタ３４１，３４２，３４３がオンになる。その結果、第１のパワー増幅器１１，１２，１３の通電制御端子側は同時に直流電源５０の負極端子側に接続され、第１のＮＭＯＳ型パワートランジスタ６１，６２，６３はすべて同時にオフ状態になる。従って、通電電流Ｉｇは零になる。コイル２のインダクタンス作用によって、電力供給端子側の駆動電圧Ｖ１がパルス的に大きくなり、第２のパワー増幅器１５の第２のパワーダイオード６５ｄを通る電流路を形成し、コイル２の駆動電流Ｉ１の負極側電流を流し続ける。その結果、コイル２の駆動電流Ｉ１の負極側電流値は徐々に小さくなる。
【００６３】
また、コイル３のインダクタンス作用によって、電力供給端子側の駆動電圧Ｖ２がパルス的に大きくなり、第２のパワー増幅器１６の第２のパワーダイオード６６ｄを通る電流路を形成し、コイル３の駆動電流Ｉ２の負極側電流を流し続ける。その結果、コイル３の駆動電流Ｉ２の負極側電流値は徐々に小さくなる。少しの時間を経過した後に、トリガパルス信号Ｄｐの次の立ち上がりエッジが到来し、上述のスイッチング動作を繰り返す。このようにして、移動体１の移動動作に伴って第１の分配電流信号Ｅ１，Ｅ２および第１の増幅電流信号Ｆ１，Ｆ２を変化させ、コイル２，３の駆動電流Ｉ１，Ｉ２の負極側電流値を滑らかに変化する。他の相の電流路の切換動作も同様である。ここで、３相の第１の増幅電流信号を指令信号Ａｄに比例もしくは略比例して変化させているので、指令信号Ａｄが変化した場合にも常に滑らかな電流路の切り換え動作を行うことができる。
【００６４】
また、第２の分配器３８によって選択分配された第２の分配電流信号Ｇ１，Ｇ２，Ｇ３および第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３に応動して、第２のパワー増幅器１５，１６，１７の第２のＮＭＯＳ型パワートランジスタが通電状態になる。たとえば、第２の分配電流信号Ｇ２および第２の増幅電流信号Ｈ２のみが選択されている場合を考えると、第２のパワー増幅器１６の第２のＮＭＯＳ型パワートランジスタ６６が通電状態になる。第２のＮＭＯＳ型パワートランジスタ６６はフルオン状態にされ、コイル３に駆動電流Ｉ２の正極側電流を供給する電流路を形成する。直流電源５０の通電電流Ｉｇおよびコイルへの合成供給電流は、すでに説明したように、変形指令信号Ａｆに応動した値に制御されているので、コイル３の駆動電流Ｉ２の正極側電流も変形指令信号Ａｆに応動した値になる。従って、指令信号Ａｄに応動して変化する第２の供給電流信号Ｃ２を分配増幅した第２の増幅電流信号を第２のパワー増幅器の通電制御端子側に供給することにより、第２のパワー増幅器の第２のパワートランジスタを確実にフルオン状態にすることができる。
【００６５】
さらに、第２の分配器３８は移動体１の移動に伴って第２の分配電流信号を１相分もしくは２相分に交互に滑らかに分配しているので、電流路の切換は滑らかになる。たとえば、第２の分配電流信号Ｇ２，Ｇ３および第２の増幅電流信号Ｈ２，Ｈ３が通電されている場合を考える。第２のパワー増幅器１６の第２のＮＭＯＳ型パワートランジスタ６６と第２のパワー増幅器１７の第２のＮＭＯＳ型パワートランジスタ６７が通電状態になる。第２の増幅電流信号Ｈ２に応動して第２のＮＭＯＳ型パワートランジスタ６６はオン状態（フルオン状態もしくはハーフオン状態）になり、コイル３の駆動電流Ｉ２の正極側電流を供給する。第２の増幅電流信号Ｈ３に応動して第２のＮＭＯＳ型パワートランジスタ６７はオン状態（フルオン状態もしくはハーフオン状態）になり、コイル４の駆動電流Ｉ３の正極側電流を供給する。
【００６６】
第２のＮＭＯＳ型パワートランジスタ６６と６７は、少なくともいずれか一方がフルオン状態になるようにされている。このようにして、移動体１の移動動作に伴って第２の分配電流信号Ｇ２，Ｇ３および第２の増幅電流信号Ｈ２，Ｈ３を変化させ、コイル３，４の駆動電流Ｉ２，Ｉ３の正極側電流値を滑らかに変化させる。他の相の電流路の切換動作も同様である。ここで、３相の第２の増幅電流信号を指令信号Ａｄに比例もしくは略比例して変化させているので、指令信号Ａｄが変化した場合にも常に滑らかな電流路の切り換え動作を行うことができる。
【００６７】
図１の第１のパワー増幅器１１，１２，１３の第１のＮＭＯＳ型パワートランジスタ６１，６２，６３と第２のパワー増幅器１５，１６，１７の第２のＮＭＯＳ型パワートランジスタ６５，６６，６７は、指令器２０や電流検出器２１やスイッチング制御器２２や指令変形器２３や電流供給器３０や切換作成器３４や分配作成器３６や第１の電流増幅器４１，４２，４３や第２の電流増幅器４５，４６，４７や高電圧出力器５１の所要のトランジスタや抵抗等の半導体素子と一緒に単一のシリコン基板上に接合分離して集積回路化されている。図９に集積回路の構造の一例を示す。Ｐ型シリコン基板上に所要のＮ＋層やＮ−層やＰ＋層やＰ−層等を拡散させて各種のトランジスタを形成している。番号１９１は、二重拡散されたＮＭＯＳ型トランジスタの例であり、第１のＮＭＯＳ型パワートランジスタや第２のＮＭＯＳ型パワートランジスタとして使用する。この二重拡散ＮＭＯＳ型トランジスタの寄生ダイオード素子は、第１のパワーダイオードや第２のパワーダイオードとして使用される。
【００６８】
番号１９２は、ＮＰＮ型バイポーラトランジスタの例であり、信号増幅トランジスタとして使用する。番号１９３は、ＰＮＰ型バイポーラトランジスタの例であり、信号増幅トランジスタとして使用する。番号１９４は、ＰチャンネルおよびＮチャンネルのＣＭＯＳ型電界効果トランジスタの例であり、論理信号処理に使用する。また、各トランジスタの間は、アース電位（０Ｖ）に接続されたシリコン基板と同電位になるＰ層によって接合分離される。接合分離された集積回路は、誘電分離された集積回路と比較して、低コストの製造プロセスを用いて、小さな１チップ基板上に多数のパワー用トランジスタ素子や信号用トランジスタを高密度に集積化できる。すなわち、安価に集積回路化できる。なお、具体的なマスク配置は設計事項であり、詳細な説明を省略する。
【００６９】
次に、実施例１の全体的な動作について説明する。切換作成器３４は、滑らかに変化する３相の切換電流信号Ｄ１，Ｄ２，Ｄ３を作りだし、分配作成器３６の第１の分配器３７と第２の分配器３８に供給する。第１の分配器３７は、３相の第１の分離信号Ｄ１ｎ，Ｄ２ｎ，Ｄ３ｎに応動して、第１の供給電流信号Ｃ１に比例した３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３を出力する。第１の電流増幅器４１，４２，４３は、それぞれ第１の分配電流信号Ｅ１，Ｅ２，Ｅ３を電流増幅した第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３を出力し、第１のパワー増幅器１１，１２，１３の各通電制御端子側に供給する。第１のパワー増幅器１１，１２，１３の第１のＮＭＯＳ型パワートランジスタ６１，６２，６３は、スイッチング制御器２２のスイッチング制御信号Ｗ１に応動した制御パルス信号Ｙ１，Ｙ２，Ｙ３によってオン・オフの高周波スイッチング動作する。スイッチング制御信号Ｗ１が”Ｌｂ”の時には、第１のパワー増幅器１１，１２，１３はそれぞれ第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３を電流増幅動作し、３相のコイル２，３，４に駆動電流Ｉ１，Ｉ２，Ｉ３の負極側電流を供給する電流路を形成する。
【００７０】
スイッチング制御信号Ｗ１が”Ｈｂ”時には、第１のパワー増幅器１１，１２，１３の第１のＮＭＯＳ型パワートランジスタ６１，６２，６３はすべてオフに なる。このとき、３相のコイル２，３，４に駆動電流Ｉ１，Ｉ２，Ｉ３の負極側電流を連続的に供給する電流路は、第２のパワー増幅器１５，１６，１７の第２のパワーダイオード６５ｄ，６６ｄ，６７ｄによって形成される。その結果、第１のパワー増幅器１１，１２，１３が高周波スイッチング動作しているにもかかわらず、コイルへの駆動電流は滑らかに変化させることができる。その結果、第１のパワー増幅器１１，１２，１３による電流路の切換動作は滑らかにできる。
【００７１】
電流検出器２１は直流電源５０からコイル２，３，４に供給する通電電流Ｉｇを検出し、通電電流Ｉｇに応動した電流検出信号Ａｇを出力する。スイッチング制御器２２は、指令変形器２３の変形指令信号Ａｆと電流検出器２１の電流検出信号Ａｇの両者を比較し、その比較結果に応動してスイッチング制御信号Ｗ１を変化させ、第１のパワー増幅器１１，１２，１３の第１のＮＭＯＳ型パワートランジスタ６１，６２，６３（および第１のパワー部カレントミラー回路）を同時にオフさせる。その結果、第１のパワー増幅器１１，１２，１３の第１のＮＭＯＳ型パワートランジスタ６１，６２，６３のうちで１個もしくは２個の電界効果型パワートランジスタが単一のパルス信号Ｗ１に応動してオン・オフの高周波スイッチング動作を行ない、直流電源５０の通電電流Ｉｇおよびコイルへの合成供給電流を変形指令信号Ａｆに応動した値に制御する。なお、電流供給器３０と第１の分配器３７と第１の電流増幅器４１，４２，４３は第１の分配制御ブロックを形成し、第１のパワー増幅器１１，１２，１３の第１のＮＭＯＳ型パワートランジスタ６１，６２，６３の通電区間を制御している。また、スイッチング制御器２２と電流検出器２１と指令変形器２３はスイッチング動作ブロックを形成し、第１のパワー増幅器１１，１２，１３の第１のＮＭＯＳ型パワートランジスタ６１，６２，６３のスイッチング動作を制御している。
【００７２】
一方、第２の分配器３８は、３相の第２の分離信号Ｄ１ｐ，Ｄ２ｐ，Ｄ３ｐに応動して、第２の供給電流信号Ｃ２に比例した３相の第２の分配電流信号Ｇ１，Ｇ２，Ｇ３を出力する。第２の電流増幅器４５，４６，４７は、それぞれ第２の分配電流信号Ｇ１，Ｇ２，Ｇ３を電流増幅した第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を出力し、第２のパワー増幅器１５，１６，１７の各通電制御端子側に供給する。第１のパワー増幅器１１，１２，１３がオン・オフの高周波スイッチング動作しているにもかかわらず、第２のパワー増幅器１５，１６，１７はそれぞれ第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を増幅して出力し、３相のコイル２，３，４に駆動電流Ｉ１，Ｉ２，Ｉ３の正極側電流を供給する。その結果、第２のパワー増幅器１５，１６，１７による電流路の切換動作は滑らかにできる。なお、電流供給器３０と第２の分配器３８と第２の電流増幅器４５，４６，４７は第２の分配制御ブロックを形成し、第２のパワー増幅器１５，１６，１７の第２のＮＭＯＳ型パワートランジスタ６５，６６，６７の通電区間を制御している。
【００７３】
このように、立ち上がり傾斜部分および立ち下がり傾斜部分において滑らかに変化する３相の第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３を第１のパワー増幅器１１，１２，１３の通電制御端子側に供給し、スイッチング制御器２２の制御パルス信号Ｙ１，Ｙ２，Ｙ３によって第１のパワー増幅器１１，１２，１３の通電制御端子側をオン・オフのスイッチングした。これにより、第１のＮＭＯＳ型パワートランジスタ６１，６２，６３を単一のスイッチング制御信号Ｗ１に応動してオン・オフの高周波スイッチング動作させながらも、コイル２，３，４に供給する駆動電流Ｉ１，Ｉ２，Ｉ３の負極側電流を滑らかに変化させることができる。
また、立ち上がり傾斜部分および立ち下がり傾斜部分において滑らかに変化する３相の第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を第２のパワー増幅器１５，１６，１７の通電制御端子側に供給した。これにより、コイル２，３，４への正極側電流を滑らかに変化させることができる。
【００７４】
その結果、第１のパワー増幅器１１，１２，１３と第２のパワー増幅器１５，１６，１７によるコイル２，３，４への駆動電流Ｉ１，Ｉ２，Ｉ３は脈動が少ない滑らかな電流波形になる。これにより、発生駆動力の脈動は小さくなり、ディスク１ｂの振動・騒音が小さい高性能なディスク装置およびモータを実現できる。
【００７５】
また、スイッチング動作ブロックの指令変形器２３において、指令信号Ａｄに比例した振幅を有し、切換作成器３４の出力信号もしくは移動体１の移動動作に応動して変形された変形指令信号Ａｆを得ている。すなわち、切換作成器３４の出力信号に応動して変化する高調波成分を含んだ変形指令信号Ａｆを作りだした。スイッチング制御器２２は、直流電源５０からコイル２，３，４に供給する通電電流Ｉｇをパルス的にし、通電電流Ｉｇのピーク値を変形指令信号Ａｆに応動させて変化させた。３相のコイル２，３，４への駆動電流Ｉ１，Ｉ２，Ｉ３は、変形指令信号Ａｆに応動して変化し、変形指令信号Ａｆの有する高調波成分を含むようになる。これにより、駆動電流Ｉ１，Ｉ２，Ｉ３は、歪みを低減され、滑らかな正弦波状の３相電流にできる。その結果、発生駆動力の脈動や変動を大幅に小さくでき、振動や騒音をさらに小さくできる。このように、コイルへの電流路の切換動作に応動もしくは連動して、直流電源５０の通電電流Ｉｇのピーク値を変化させることにより、電力損失が少なく、振動・騒音のさらに小さいディスク装置やモータを実現できる。
【００７６】
さらに、３相の第１の増幅電流信号を指令信号Ａｄに比例もしくは略比例して変化させ、常に適切な入力電流が第１のパワー増幅器の通電制御端子側に供給されるようにした。これにより、指令信号Ａｄに応動してコイルへの駆動電流が変化した場合であっても、滑らかに変化する駆動電流をコイルに供給でき、常に滑らかな電流路の切換動作を実現できる。
また、３相の増幅電流信号を指令信号Ａｄに比例もしくは略比例して変化させ、常に適切な入力電流が第２のパワー増幅器の通電制御端子側に供給されるようにした。これにより、指令信号Ａｄに応動してコイルへの駆動電流が変化した場合であっても、滑らかに変化する駆動電流をコイルに供給でき、常に滑らかな電流路の切換動作を実現できる。
【００７７】
また、第１の分配器３７と第２の分配器３８の動作によって、同一相の第１の分配電流信号と第２の分配電流信号は相補的に流れるので、第１のパワー増幅器の第１のＮＭＯＳ型パワートランジスタと第２のパワー増幅器の第２のＮＭＯＳ型パワートランジスタも相補的に動作する。従って、滑らかに連続的に変化する両方向の駆動電流がコイルに供給され、かつ、同一相の第１のパワートランジスタと第２のパワートランジスタによる短絡電流は生じない。
【００７８】
本実施例では、コイルに電力を供給するパワー増幅器をオン・オフの高周波スイッチング動作させながら、第１のパワー増幅器と第２のパワー増幅器を電流路の切換動作を滑らかにしている。その結果、ディスク１ｂの回転駆動力の脈動が小さくなり、騒音や振動は大幅に低減される。また、パワー増幅器の電力損失が小さく、損失・発熱を大幅に小さくしている。従って、ディスク１ｂからの信号再生時（たとえば、高品位の音声・映像信号の鑑賞時）においても、再生機構から発生する騒音や振動が小さく、信号再生や信号鑑賞の妨げになることがない。すなわち、ディスクの振動が小さくなることから、ヘッドの再生信号のジッタが小さくなり、再生誤りによる信号障害が極めて少なくなる。
【００７９】
また、ディスク再生に伴う騒音が小さく、再生信号の鑑賞妨害になる不快音が発生しなくなる。また、発熱が小さいことから、ディスク１ｂを高速回転でき、再生信号のデータレートを高くできる。さらに、記録可能ディスクの使用が容易になり、記録可能ディスクへの記録動作や再生動作を安定に行うことができる。たとえば、記録可能ディスクへの信号記録場所の変動を小さくでき、正確かつ安定な記録を実現できる。また、電力損失・発熱が少ないことから、ディスク１ｂの温度上昇を小さくでき、記録可能ディスクへの記録・再生を安定にできる。このように、騒音と振動と消費電力を大幅に小さくした、高品位・高性能なディスク装置を実現できる。
【００８０】
また、本実施例では、ＣＬＶ（Constant Line Velocity)動作もしくはＺＣＬＶ(Zone Constant Line Velocity)動作を行い、ヘッドの半径位置に応動して連続的もしくはステップ的にディスクの回転速度を変化させ、ディスクからの再生信号のビットレートを一定もしくは略一定にしている。また、記録ディスクの場合には、ヘッドの半径位置に応動して連続的もしくはステップ的にディスクの回転速度を変化させ、ディスク上への記録密度を一定もしくは略一定にしている。さらに、本実施例のディスク装置において検索を行う場合には、ディスク振動や騒音や消費電力が小さいので、ディスクの回転移動速度を短時間に加速・減速することが可能でなり、ディスク装置の検索時間を大幅に短縮できるという利点もある。
【００８１】
また、本実施例では、第１のパワー増幅器の第１のＮＭＯＳ型パワートランジスタをオン・オフの高周波スイッチング動作させているので、第１のパワー増幅器の電力損失は小さい。第２のパワー増幅器の第２のＮＭＯＳ型パワートランジスタをオン動作させているので、第２のパワー増幅器の電力損失は小さい。従って、電力効率の非常に良いモータになる。また、第１の増幅電流信号や第２の増幅電流信号を指令信号Ａｄに応動して変化させているので、第１のパワー増幅器や第２のパワー増幅器への入力電流による電力損失も小さくしている。
【００８２】
また、本実施例では、立ち上がり傾斜部分や立ち下がり傾斜部分において滑らかに変化する３相の第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３（第１の３相の電流信号）を３個の第１のパワー増幅器の通電制御端子側に供給した。これにより、第１のパワー増幅器１１，１２，１３の第１のＮＭＯＳ型パワートランジスタ６１，６２，６３のうちで１個もしくは２個の第１のＮＭＯＳ型パワートランジスタをオン・オフの高周波スイッチング動作させながらも、コイル２，３，４への駆動電流Ｉ１，Ｉ２，Ｉ３の負極側電流を滑らかに変化させた。
同様に、立ち上がり傾斜部分や立ち下がり傾斜部分において滑らかに変化する３相の第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３（第２の３相の電流信号）を３個の第２のパワー増幅器の通電制御端子側に供給した。これにより、第２のパワー増幅器１５，１６，１７の第２のＮＭＯＳ型パワートランジスタ６５，６６，６７のうちで１個もしくは２個の第２のＮＭＯＳ型パワートランジスタをオン動作させながらも、コイル２，３，４への駆動電流Ｉ１，Ｉ２，Ｉ３の正極側電流を滑らかに変化させた。
【００８３】
これにより、電流路の切換動作を滑らかにでき、駆動電流の脈動を小さくし、発生駆動力の脈動やディスク振動を著しく低減した。また、第１の３相の電流信号や第２の３相の電流信号の少なくとも傾斜部分を指令信号Ａｄに応動して変化させることにより、ディスク回転数の変化に応動して指令信号Ａｄが変化した場合でも、常に滑らかな電流路の切換動作を実現できる。なお、パワー増幅器の通電制御端子側に供給する電流信号は、実質的に滑らかに変化する電流信号で有れば良く、たとえば、階段状のステップ的もしくは段階状のディジタル的に値を変化させる電流信号であっても良い。また、立ち上がり傾斜部分と立ち下がり傾斜部分と平坦部分などのなかで、少なくとも立ち上がり傾斜部分および／または立ち下がり傾斜部分において実質的に滑らかに変化する電流信号をパワー増幅器の通電制御端子側に供給することにより、電流路の切換動作を滑らかにできる。
【００８４】
本実施例では、電流検出器２１は直流電源５０の通電電流Ｉｇ、すなわち、コイルへの合成供給電流に応動した電流検出信号Ａｇを得ている。すなわち、電流検出器２１の電流検出信号Ａｇは３相のコイルへの合成供給電流（駆動電流Ｉ１，Ｉ２，Ｉ３の負極側電流もしくは正極側電流の合成値）に対応して変化する。スイッチング制御器２２は、指令変形器２３の変形指令信号Ａｆと電流検出器２１の出力信号Ａｇを比較し、その比較結果に応動して第１のパワー増幅器１１，１２，１３の第１のＮＭＯＳ型パワートランジスタ６１，６２，６３をオン・オフのパルス的な高周波スイッチング動作させる。すなわち、トリガパルス信号Ｄｐの繰り返しタイミングにおいてスイッチング制御器２２のスイッチング制御信号Ｗ１を”Ｌｂ”に変化させ、第１の３相電流信号Ｆ１，Ｆ２，Ｆ３に応動して第１のパワー増幅器の第１のＮＭＯＳ型パワートランジスタを通電状態に変化させる。電流検出器２１の出力信号Ａｇが変形指令信号Ａｆよりも大きくなった瞬間に、スイッチング制御器２２のスイッチング制御信号Ｗ１を”Ｈｂ”に変化させ、３個の第１のパワー増幅器１１，１２，１３の第１のＮＭＯＳ型パワートランジスタ６１，６２，６３を同時にオフ状態にする。これにより、１相もしくは２相のコイルに負極側の駆動電流を供給しながらも、パルス的な通電電流Ｉｇのピーク値を変形指令信号Ａｆに応動して制御でき、モータの発生駆動力を指令信号Ａｄおよび変形指令信号Ａｆに応動した値に正確に制御できる。
【００８５】
また、変形指令信号Ａｆと電流検出器２１の出力信号Ａｇの比較結果に応動した単一のパルス信号（スイッチング制御信号Ｗ１）により、３個の第１のパワー増幅器を同時にオン・オフの高周波スイッチング動作をさせた。これにより、極めて簡素な構成によって、３相コイルへの駆動電流の正確な制御を実現した。すなわち、全体構成が極めて簡素になる。また、高周波スイッチングのタイミングを決めるパルス信号が１個であるから、検出タイミングの管理が簡単であり、電流検出動作および電流制御動作が安定になる。なお、スイッチング制御器２２と電流検出器２１と指令変形器２３は、パワー増幅器のスイッチング動作を制御するスイッチング動作ブロックを形成している。
【００８６】
本実施例では、集積回路化に好適のモータ構成になっている。パワー素子としてパワートランジスタとその寄生素子として形成されるパワーダイオードを使用して構成しているので、部品点数が少なく、これらのパワー素子を小さなチップ上に集積回路化することが可能である。また、指令器２０，電流検出器２１，スイッチング制御器２２，指令変形器２３，電流供給器３０，切換作成器３４，分配作成器３６（第１の分配器３７と第２の分配器３８），３個の第１の電流増幅器４１，４２，４３，３個の第２の電流増幅器４５，４６，４７，高電圧出力器５１の所要のトランジスタや抵抗等の半導体素子を、パワートランジスタと同一チップ上に集積回路化できる。
【００８７】
各パワー素子における発熱を極めて小さくしているので、集積回路化に適した構成になっている。すなわち、第１のＮＭＯＳ型パワートランジスタをオン・オフの高周波スイッチング動作させ、第２のＮＭＯＳ型パワートランジスタをオン動作させているので、第１のＮＭＯＳ型パワートランジスタや第２のＮＭＯＳ型パワートランジスタや第１のパワーダイオードや第２のパワーダイオードにおける電力損失・発熱が極めて小さい。従って、これらのパワー素子を１チップに集積回路化しても、熱破壊が生じることはない。また、放熱板等の発熱対策は不要である。
【００８８】
本実施例では、接合分離部分に形成される寄生トランジスタ素子の動作を防止し、集積回路化に適した構成にしている。図９に示したような接合分離技術を用いた集積回路は、高密度集積に適した低コストのＩＣを実現できる。しかし、直流電源の負極端子側（アース電位）に接続された接合分離部分をベース端子とする多数の寄生トランジスタ素子が形成される欠点がある。通常、これらの寄生トランジスタが動作しないように、逆バイアスされている。しかし、集積されたトランジスタの端子電位がアース電位よりもダイオードの順方向電圧分低くなると、寄生トランジスタが動作し、他の集積されたトランジスタから電流を抜き取る現象が生じる。モータのように、インダクタンス作用を有するコイルに大電流を供給する用途では、寄生トランジスタが動作すると、集積トランジスタの働きを著しく妨害する恐れがある。特に、コイルに電流を供給するパワートランジスタをオン・オフの高周波スイッチングを行わせる場合には、コイル電圧がパルス的に暴れやすく、寄生トランジスタが動作しやすい。
【００８９】
これに対して、本実施例では、第１のパワー増幅器の第１のＮＭＯＳ型パワートランジスタのみをオン・オフの高周波スイッチング動作させ、コイルに電流を供給する構成にした。第１のＮＭＯＳ型パワートランジスタの電流流出端子側は直流電源の負極端子側に接続されているので、高周波スイッチング動作を行わせても、第１のＮＭＯＳ型パワートランジスタの電流流入端子側電位および電流流出端子側電位はアース電位以下にならない。また、第１のＮＭＯＳ型パワートランジスタの電流流入端子側電位は直流電源５０の正極端子電位以上になるが、集積トランジスタの動作を妨害する寄生トランジスタの動作は起こらない。従って、第１のＮＭＯＳ型パワートランジスタが高周波スイッチングを行っても、安定な回路動作を得ることができる。
【００９０】
第２のパワー増幅器の第２のＮＭＯＳ型パワートランジスタは電流路を滑らかに切り換えている。従って、第２のＮＭＯＳ型パワートランジスタによる電流路の切換動作を行っても、コイルの各電力供給端子側電位は直流電源５０の負極端子側電位以下にならない。
従って、第１のパワー増幅器の第１のＮＭＯＳ型パワートランジスタや第２のパワー増幅器の第２のＮＭＯＳ型パワートランジスタによる電流路の切換動作や高周波スイッチング動作を行っても、寄生トランジスタによる妨害動作は生じない。その結果、第１のＮＭＯＳ型パワートランジスタや第２のＮＭＯＳ型パワートランジスタを他のトランジスタと一緒に１チップの集積回路化しても、集積回路内のトランジスタを安定に回路動作させることができる。これにより、３相のコイルへの電流路を電子的に滑らかに切り換えるモータの回路部分を、寄生トランジスタ素子による妨害動作を心配することなく、１チップのシリコン基板上に集積回路化することが可能になる。
【００９１】
本実施例では、第１のパワー増幅器を第１の電界効果型パワー部カレントミラー回路によって構成し、第２のパワー増幅器を第２の電界効果型パワー部カレントミラー回路によって構成し、第１のパワー増幅器１１，１２，１３と第２のパワー増幅器１５，１６，１７の電流増幅率のばらつきを大幅に小さくした。また、切換信号に応動して滑らかに変化する第１の３相の電流信号Ｆ１，Ｆ２，Ｆ３を作りだし、立ち上がり傾斜部分と立ち下がり傾斜部分と平坦部分などのなかで、少なくとも立ち上がり傾斜部分および／または立ち下がり傾斜部分において実質的に滑らかに変化する第１の３相の電流信号Ｆ１，Ｆ２，Ｆ３を、３個の第１のパワー増幅器１１，１２，１３の通電制御端子側に供給した。
【００９２】
また、切換信号に応動して滑らかに変化する第２の３相の電流信号Ｈ１，Ｈ２，Ｈ３を作りだし、立ち上がり傾斜部分と立ち下がり傾斜部分と平坦部分などのなかで、少なくとも立ち上がり傾斜部分および／または立ち下がり傾斜部分において実質的に滑らかに変化する第２の３相の電流信号Ｈ１，Ｈ２，Ｈ３を、３個の第２のパワー増幅器１５，１６，１７の通電制御端子側に供給した。これにより、第１のパワー増幅器の第１の電界効果型パワートランジスタ６１，６２，６３をオン・オフの高周波スイッチング動作させながらも、３個の第１の電界効果型パワートランジスタ６１，６２，６３および３個の第２の電界効果型パワートランジスタ６５，６６，６７による電流路の切換動作を滑らかに行わせた。その結果、駆動電流の脈動やディスク振動や騒音は著しく小さくできた。なお、電界効果型パワートランジスタを集積回路化することにより、回路利得のばらつきをさらに低減できる。また、第１のパワー増幅器と第１の分配制御ブロックの合成伝達利得および第２のパワー増幅器と第２の分配制御ブロックの合成伝達利得のばらつきが小さくなる利点もある。
【００９３】
本実施例では、スイッチング動作ブロックの動作によって、直流電源５０からコイル２，３，４に供給する通電電流Ｉｇをパルス的にし、通電電流Ｉｇのピーク値を切換作成器３４の出力信号に応動させて変化させた。これにより、通電電流Ｉｇのピーク値は移動体１やディスク１ｂの移動動作に応動して変化し、３相のコイル２，３，４への駆動電流Ｉ１，Ｉ２，Ｉ３は、滑らかな正弦波状の３相電流にできる。その結果、ディスク振動を大幅に小さくでき、振動・騒音の著しく小さい高性能なディスク装置を実現できる。
【００９４】
切換信号Ｄ１の６倍の次数の最小値信号Ｍｎのような高調波信号を切換作成器３４内で直接に作りだし、その高調波信号を用いて変形指令信号Ａｆを作るようにしても良い。たとえば、図７の絶対値回路３６１，３６２，３６３と最小値回路３６４を切換作成器３４内に含めることにより、切換作成器３４の出力信号として最小値信号Ｍｎを指令変形器２３に入力し、切換作成器３４の一つの出力信号に応動した変形指令信号Ａｆを作りだすことができる。
また、直流電源５０の通電電流Ｉｇのピーク値を、第１のパワー増幅器と第２のパワー増幅器による電流路の切換動作に応動もしくは連動して変化させることにより、滑らかな３相の駆動電流を得ている。従って、たとえば、第１のパワー増幅器と第２のパワー増幅器による電流路の切換動作を直接検出して、切換作成器３４の出力信号に応動した最小値信号Ｍｎのような高調波信号を作りだし、その高調波信号を用いて変形指令信号Ａｆを作ることも可能である。
【００９５】
本実施例では、指令信号Ａｄに応動した変形指令信号Ａｆを作りだし、変形指令信号Ａｆに応動して通電電流Ｉｇのピーク値を変化させた。これにより、簡単な構成で、歪みの少ない正弦波状の駆動電流をコイルに供給するようにした。しかし、ディスク振動やディスク騒音を低減する構成はこのような場合に限定されるものではない。たとえば、変形指令変形器２３を無くし、指令信号Ａｆの代わりに指令信号Ａｄをもちいた場合でも、滑らかな台形波状の駆動電流をコイルに供給することが可能になり、ディスク振動やディスク騒音をかなり小さくすることができる。このように、本実施例では、滑らかな台形波状もしくは正弦波状の３相の駆動電流をコイルに供給する構成を実現しており、消費電力や振動や騒音の少ない高性能なディスク装置を実現できる。
【００９６】
本実施例では指令信号Ａｄに応動して電流供給器３０の第１の供給電流信号Ｃ１や第２の供給電流信号Ｃ２を変化させることにより、第１の３相の電流信号や第２の３相の電流信号を指令信号Ａｄに応動して変化させた。これにより、３個の第１のＮＭＯＳ型パワートランジスタのうちで少なくとも１個の第１のＮＭＯＳ型パワートランジスタをフルオン状態とオフ状態の高周波スイッチング動作させながらも、滑らかに電流路の切換動作を行わせることができた。また、３個の第２のＮＭＯＳ型パワートランジスタのうちで少なくとも１個の第２のＮＭＯＳ型パワートランジスタを確実にフルオン動作させながらも、滑らかに電流路の切換動作を行わせることができた。このように構成することにより、起動時の大電流供給時であっても定常制御時の小電流供給時であっても、指令信号Ａｄに応動し、実質的に滑らかに変化する適切な傾斜部分を持った第１の３相の電流信号を第１のパワー増幅器の通電制御端子側に供給できる。また、指令信号Ａｄに応動し、実質的に滑らかに変化する適切な傾斜部分を持った第２の３相の電流信号を第２のパワー増幅器の通電制御端子側に供給できる。その結果、脈動の少ない駆動電流をコイルに供給でき、発生駆動力の脈動は著しく小さくなる。
【００９７】
滑らかな電流路の切り換えを行うためには、第１の３相の電流信号Ｆ１，Ｆ２，Ｆ３のそれぞれの角度幅を電気角で１２０度よりも広くすることが重要であり、１５０度以上ならばかなりの効果があり、１８０度もしくは略１８０度にすることが最も好ましい。すなわち、上述したように、第１の分配制御ブロックの動作によって、３個の第１のパワー増幅器のそれぞれの通電区間を電気角で（３６０／３）度よりも大きい角度幅にし、３個の第１のパワー増幅器により２相分のコイルに通電する期間を設けることが重要である。このとき、通電区間を１８０度にすることが最も好ましいが、実質的に（３６０／３＋１０）度以上ならば効果があり、１５０度以上ならばかなりの効果がある。
【００９８】
滑らかな電流路の切り換えを行うためには、第２の３相の電流信号Ｈ１，Ｈ２，Ｈ３のそれぞれの角度幅を電気角で１２０度よりも広くすることが重要であり、１５０度以上ならばかなりの効果があり、１８０度もしくは略１８０度にすることが最も好ましい。すなわち、上述したように、第２の分配制御ブロックの動作によって、３個の第２のパワー増幅器のそれぞれの通電区間を電気角で（３６０／３）度よりも大きい角度幅にし、３個の第２のパワー増幅器により２相分のコイルに通電する期間を設けることが重要である。このとき、通電区間を１８０度にすることが最も好ましいが、実質的に（３６０／３＋１０）度以上ならば効果があり、１５０度以上ならばかなりの効果がある。
なお、変形指令信号Ａｆに応動して電流供給器３０の第１の供給電流信号Ｃ１や第２の供給電流信号Ｃ２を変化させ、第１の３相の電流信号や第２の３相の電流信号を変形指令信号Ａｆに応動して変化させても良い。
【００９９】
本実施例では、第１相目を形成する第１の３相の電流信号Ｆ１と第２の３相の電流信号Ｈ１は電気角で１８０度の位相差を有し、相補的に流れるようになっている。第２相目を形成する第１の３相の電流信号Ｆ２と第２の３相の電流信号Ｈ２についても同様に相補的に流れ、第３相目を形成する第１の３相の電流信号Ｆ３と第２の３相の電流信号Ｈ３についても同様に相補的に流れる。これにより、同一相の第１のパワー増幅器と第２のパワー増幅器が同時に通電状態になることが生じない。その結果、短絡電流が発生しないので、パワートランジスタの電流破壊や熱破壊は生じない。
このように、本実施例では、上述の多くの効果のそれぞれもしくはすべてによって、騒音や振動や消費電力を大幅に低減され、高品位・高性能のディスク装置を実現できる。なお、このような効果を発揮する構成には、各種の変形が可能である。たとえば、変形指令信号Ａｆを指令信号Ａｄと同じにしても良い。
【０１００】
本実施例では、第１のパワー増幅器１１，１２，１３と第２のパワー増幅器１５，１６，１７と指令器２０と電流検出器２１とスイッチング制御器２２と指令変形器２３と電流供給器３０と切換作成器３４と分配作成器３６（第１の分配器３７と第２の分配器３８）と第１の電流増幅器４１，４２，４３と第２の電流増幅器４５，４６，４７と高電圧出力器５１によって、３相の負荷（コイル２，３，４）への駆動電流を供給する駆動回路を形成している。
また、本実施例の切換作成器３４は、２個の磁電変換素子を使用して３相の位置検出信号を得る位置検出部１００を含んで構成した。しかし、３個の磁電変換素子を用いても構成できる。また、そのような検出素子を用いることなく、たとえば、コイル２，３，４に生じる逆起電力を利用して切換信号Ｄ１，Ｄ２，Ｄ３を作り出しても良い。このとき、切換信号に応動もしくは連動した高調波信号を得ることにより、移動体の移動動作に応動もしくは連動した変形指令信号Ａｆを作りだすことができる。
【０１０１】
第１の３相の電流信号Ｆ１，Ｆ２，Ｆ３もしくは第２の３相の電流信号Ｈ１，Ｈ２，Ｈ３は、立ち上がり傾斜部分や立ち下がり傾斜部分において実質的に時間的に傾斜を持って切り換わればよい。これにより、駆動電流Ｉ１，Ｉ２，Ｉ３も立ち上がり傾斜部分や立ち下がり傾斜部分において時間的に傾斜を持って滑らかに電流路を切り換えていく。さらに、駆動電流の極性が変化する時に連続的に電流値を変化させることが好ましいが、同一相の第１の３相の電流信号と第２の３相の電流信号が同時に零になる期間があり、その相の駆動電流を零にする時間が存在してもかまわない。しかし、各第１のＮＭＯＳ型パワートランジスタの通電角度幅を電気角で１２０度よりも大きくし（好ましくは１５０度以上）、２個の第１のＮＭＯＳ型パワートランジスタが同時に通電状態になる期間を設けることにより、振動・騒音は小さくなる。各第２のＮＭＯＳ型パワートランジスタの通電角度幅を電気角で１２０度よりも大きくし（好ましくは１５０度以上）、２個の第２のＮＭＯＳ型パワートランジスタが同時に通電状態になる期間を設けることにより、振動・騒音は小さくなる。このとき、各第１のＮＭＯＳ型パワートランジスタの通電角度幅を１８０度に等しくもしくは略等しくすることが、最も好ましい。また、各第２のＮＭＯＳ型パワートランジスタの通電角度幅を１８０度に等しくもしくは略等しくすることが、最も好ましい。
【０１０２】
本実施例において、第１のパワー増幅器１１，１２，１３や第２のパワー増幅器１５，１６，１７は図１に示された構成に限らず、種々の変形が可能である。たとえば、第１のパワー増幅器１１，１２，１３や第２のパワー増幅器１５，１６，１７のそれぞれの代わりに、図１２に示した構成のパワー増幅器４５０を使用しても良い。パワー増幅器４５０は電界効果型パワートランジスタ４５１とパワーダイオード４５１ｄと電界効果型トランジスタ４５２と抵抗４５３を有し、電界効果型パワー部カレントミラー回路を含んで構成されている。
【０１０３】
この電界効果型パワー部カレントミラー回路は、電界効果型パワートランジスタ４５１の制御端子側が電界効果型トランジスタ４５２の制御端子側に（直接あるいは例えば抵抗などの何らかの要素を介して）接続され、電界効果型トランジスタ４５２の電流路端子対の一方の端子側が電界効果型パワートランジスタ４５１の電流路端子対の一方の端子側に抵抗４５３を介して接続され、電界効果型トランジスタ４５２の電流路端子対のもう一方の端子側がパワー増幅器４５０の通電制御端子側に（直接あるいは何らかの要素を介して）接続され、かつ電界効果型トランジスタ４５２の制御端子側がパワー増幅器４５２の通電制御端子側に（直接あるいは何らかの要素を介して）接続されるように構成されている。この電界効果型パワー部カレントミラー回路は、通電制御端子側への入力電流が小さい時から大きな電流増幅率を有し、パワー増幅器への入力電流を小さくできる利点がある。
また、たとえば、図１３に示した構成のパワー増幅器４６０を使用しても良い。
【０１０４】
パワー増幅器４６０はＮＭＯＳ型パワートランジスタ４６１とパワーダイオード４６１ｄとＮＭＯＳ型トランジスタ４６２と抵抗４６３を有し、電界効果型パワー部カレントミラー回路を含んで構成されている。電界効果型パワー部カレントミラー回路は、電界効果型パワートランジスタ４６１の制御端子側が電界効果型トランジスタ４６２の制御端子側に（直接あるいは何らかの要素を介して）接続され、電界効果型トランジスタ４６２の電流路端子対の一方の端子側がパワー増幅器４６０の通電制御端子側に抵抗４６３を介して接続され、電界効果型トランジスタ４６２の電流路端子対のもう一方の端子側が電界効果型パワートランジスタ４６１の電流路端子対の一方の端子側に（直接あるいは何らかの要素を介して）接続され、かつ電界効果型トランジスタ４６２の制御端子側がパワー増幅器４６０の通電制御端子側に（直接あるいは何らかの要素を介して）接続されるように構成されている。この電界効果型パワー部カレントミラー回路は、通電制御端子側への入力電流が小さい内は所定の電流増幅率を有し、入力電流が大きくなると、その電流増幅率が急激に大きくなる。これにより、モータの起動時のように大電流をコイルに供給する場合に、パワー増幅器への入力電流を小さくできる利点がある。
【０１０５】
本実施例において、スイッチング制御器２２のスイッチングパルス回路３３０には、種々の変形が可能である。たとえば、スイッチングパルス回路３３０の代わりに図１４に示した構成のスイッチングパルス回路４８０が使用可能である。スイッチングパルス回路４８０の比較回路４８１は、変形指令信号Ａｆと電流検出信号Ａｇを比較した比較出力信号Ｃｒを出力する。すなわち、電流検出信号Ａｇが変形指令信号Ａｆよりも小さい時に比較出力信号Ｃｒは”Ｌｂ”になり、電流検出信号Ａｇが変形指令信号Ａｆよりも大きくなると比較出力信号Ｃｒは”Ｈｂ”に変わる。時定数回路４８２は、比較回路４８１の比較出力信号Ｃｒの立ち上がりエッジ（”Ｌｂ”から”Ｈｂ”への変化時点）をトリガとして、所定の時間幅Ｗｐだけ”Ｈｂ”になるスイッチング制御信号Ｗ１を発生する。この時間幅Ｗｐはコンデンサ４８３への充放電によって決められる。
【０１０６】
スイッチング制御信号Ｗ１が”Ｌｂ”の時には、制御パルス信号Ｙ１，Ｙ２，Ｙ３をオフ（非通電状態）にし、第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３に応じて第１のパワー増幅器１１，１２，１３がオン状態（フルオン状態もしくはハーフオン状態）になり、コイル２，３，４への電流路を形成する。スイッチング制御信号Ｗ１が”Ｈｂ”になると、制御パルス信号Ｙ１，Ｙ２，Ｙ３がオン（電流通電状態）になり、第１のパワー増幅器１１，１２，１３の第１のＮＭＯＳ型パワートランジスタ６１，６２，６３は同時にオフになる。
【０１０７】
これにより、電流検出信号Ａｇが変形指令信号Ａｆよりも小さい時にスイッチング制御信号Ｗ１が”Ｌｂ”になり、第１のパワー増幅器はオン状態になる。直流電源５０の通電電流Ｉｇが増加し、電流検出信号Ａｇが変形指令信号Ａｆよりも大きくなったタイミングにおいて、比較出力信号Ｃｒは”Ｈｂ”に変化する。比較回路４８１の比較出力信号Ｃｒの立ち上がりエッジによって時定数回路４８２がトリガされ、スイッチング制御器信号Ｗ１は所定時間幅Ｗｐだけ”Ｈｂ”になる。その結果、第１のパワー増幅器１１，１２，１３は所定の時間幅Ｗｐの間は同時にオフ状態になる。第１のパワー増幅器がオフになってから所定時間幅Ｗｐを経過後に、スイッチング制御信号Ｗ１は”Ｌｂ”に変わり、再度、第１のパワー増幅器はオン状態になる。このようにして、第１のパワー増幅器１１，１２，１３の第１のＮＭＯＳ型パワートランジスタ６１，６２，６３はオン・オフの高周波スイッチング動作を行う。また、移動体１の移動動作に伴って、コイル２，３，４への電流路は滑らかに切り換えられていく。
【０１０８】
《実施例２》
図１５から図１７に本発明の実施例２のモータを含んで構成されたディスク装置と、モータを示す。図１５に全体構成を示す。本実施例は、前述の実施例１において、さらに、補助供給器５００と第１の合成器８１，８２，８３と第２の合成器８５，８６，８７を設けたものである。その他の構成において、前述の実施例１と同様なものには同一の番号を付し、詳細な説明を省略する。
図１５の補助供給器５００は、切換作成器３４の出力信号に応動して３相の第１の補助電流信号Ｆ４，Ｆ５，Ｆ６と３相の第２の補助電流信号Ｈ４，Ｈ５，Ｈ６を供給する。図１６に補助供給器５００の具体的な構成を示す。補助供給器５００は補助切換作成部５１０と補助電流切換部５２０によって構成されている。補助切換作成部５１０は、切換作成器３４の３相の位置検出信号Ｊａ１，Ｊｂ１，Ｊｃ１が入力され、これらの位置検出信号に応動した補助切換信号Ｊ４〜Ｊ９を出力する。
【０１０９】
図１７に補助切換作成部５１０の具体的な構成例を示す。補助切換作成部５１０のコンパレータ回路５４１，５４２，５４３は、それぞれ、３相の位置検出信号Ｊａ１，Ｊｂ１，Ｊｃ１の内の２相の信号を比較し、比較結果に応動した３相のディジタル信号Ｊｄ，Ｊｅ，Ｊｆを出力する。図１８（ａ）〜（ｃ）にディジタル信号Ｊｄ，Ｊｅ，Ｊｆの波形関係を示す。これらの３相のディジタル信号Ｊｄ，Ｊｅ，Ｊｆは、反転回路５５１，５５２，５５３とアンド回路５６１〜５６７によって論理合成され、補助切換信号Ｊ４〜Ｊ９を作りだす。図１８（ｄ）〜（ｉ）に補助切換信号Ｊ４〜Ｊ９の波形関係を示す。なお、図１８の各横軸は移動体１の回転移動位置に対応している。ディジタル信号Ｊｄ，Ｊｅ，Ｊｆは、それぞれ電気角で１８０度もしくは略１８０度の角度幅にわたって”Ｈｂ”、残りの１８０度の角度幅にわたって”Ｌｂ”になる。また、ディジタル信号Ｊｄ，Ｊｅ，Ｊｆは、１２０度の位相差を有する３相の信号になる。補助切換信号Ｊ４，Ｊ５，Ｊ６は、それぞれ電気角で１２０度もしくは略１２０度の角度幅にわたって”Ｈｂ”になり、残りの２４０度の角度幅にわたって”Ｌｂ”になる。これらの補助切換信号Ｊ４，Ｊ５，Ｊ６は、順番に変化する３相のディジタル信号である。また、補助切換信号Ｊ７，Ｊ８，Ｊ９は、それぞれ電気角で１２０度もしくは略１２０度の角度幅にわたって”Ｈｂ”になり、残りの２４０度の角度幅にわたって”Ｌｂ”になる。これらの補助切換信号Ｊ７，Ｊ８，Ｊ９は、順番に変化する３相のディジタル信号である。
【０１１０】
図１６の補助切換作成部５１０の補助切換信号Ｊ４〜Ｊ９は、補助電流切換部５２０に入力される。補助電流切換部５２０は、３個の第１の電流源５２１，５２２，５２３と３個の第２の電流源５２５，５２６，５２７と３個の第１のスイッチ回路５３１，５３２，５３３と３個の第２のスイッチ回路５３５，５３６，５３７を有している。第１の電流源５２１，５２２，５２３と第２の電流源５２５，５２６，５２７は、高電圧出力器５１の高電位点電位Ｖｕから流出する方向に接続されている。
【０１１１】
第１のスイッチ回路５３１，５３２，５３３は、補助切換作成部５１０の補助切換信号Ｊ４，Ｊ５，Ｊ６が”Ｈｂ”になるとスイッチをオンにする。これにより、第１の電流源５２１，５２２，５２３の電流を補助切換信号Ｊ４，Ｊ５，Ｊ６に応動して出力し、３相の第１の補助電流信号Ｆ４，Ｆ５，Ｆ６を作りだす。また、第２のスイッチ回路５３５，５３６，５３７は、補助切換作成部５１０の補助切換信号Ｊ７，Ｊ８，Ｊ９が”Ｈｂ”になるとスイッチをオンにする。これにより、第２の電流源５２５，５２６，５２７の電流を補助切換信号Ｊ７，Ｊ８，Ｊ９に応動して出力し、３相の第２の補助電流信号Ｈ４，Ｈ５，Ｈ６を作りだす。図１９（ａ），（ｂ），（ｃ）に第１の補助電流信号Ｆ４，Ｆ５，Ｆ６の波形を示し、図１９（ｄ），（ｅ），（ｆ）に第２の補助電流信号Ｈ４，Ｈ５，Ｈ６の波形を示す。なお、図１９の各横軸は移動体１の回転移動位置に対応している。
【０１１２】
図１５の第１の合成器８１は単純に結節点で構成され、第１の電流増幅器４１の第１の増幅電流信号Ｆ１と第１の補助電流信号Ｆ４を加算合成し、第１の合成電流信号Ｆ１＋Ｆ４を出力する。第１の合成器８２は単純に結節点で構成され、第１の電流増幅器４２の第１の増幅電流信号Ｆ２と第１の補助電流信号Ｆ５を加算合成し、第１の合成電流信号Ｆ２＋Ｆ５を出力する。第１の合成器８３は単純に結節点で構成され、第１の電流増幅器４３の第１の増幅電流信号Ｆ３と第１の補助電流信号Ｆ６を加算合成し、第１の合成電流信号Ｆ３＋Ｆ６を出力する。
【０１１３】
第２の合成器８５は単純に結節点で構成され、第２の電流増幅器４５の第２の増幅電流信号Ｈ１と第２の補助電流信号Ｈ４を加算合成し、第２の合成電流信号Ｈ１＋Ｈ４を出力する。第２の合成器８６は単純に結節点で構成され、第２の電流増幅器４６の第２の増幅電流信号Ｈ２と第２の補助電流信号Ｈ５を加算合成し、第２の合成電流信号Ｈ２＋Ｈ５を出力する。第２の合成器８７は単純に結節点で構成され、第２の電流増幅器４７の第２の増幅電流信号Ｈ３と第２の補助電流信号Ｈ６を加算合成し、第２の合成電流信号Ｈ３＋Ｈ６を出力する。
【０１１４】
図１９（ｇ）に第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３の波形を示し、図１９（ｈ）に第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３の波形を示す。また、図１９（ｉ）に第１の合成電流信号Ｆ１＋Ｆ４，Ｆ２＋Ｆ５，Ｆ３＋Ｆ６の波形を示し、図１９（ｊ）に第２の合成電流信号Ｈ１＋Ｈ４，Ｈ２＋Ｈ５，Ｈ３＋Ｈ６の波形を示す。
第１の合成電流信号Ｆ１＋Ｆ４，Ｆ２＋Ｆ５，Ｆ３＋Ｆ６は、零からの立ち上がり傾斜部分および零への立ち下がり傾斜部分において、約３０度の角度幅（電気角）にわたって滑らかに変化する第１の３相の電流信号になっている。同様に、第２の合成電流信号Ｈ１＋Ｈ４，Ｈ２＋Ｈ５，Ｈ３＋Ｈ６は、零からの立ち上がり傾斜部分および零への立ち下がり傾斜部分において、約３０度の角度幅（電気角）にわたって滑らかに変化する第２の３相の電流信号になっている。
【０１１５】
第１の合成電流信号Ｆ１＋Ｆ４，Ｆ２＋Ｆ５，Ｆ３＋Ｆ６は、それぞれ第１のパワー増幅器１１，１２，１３の通電制御端子側に供給され、第１のＮＭＯＳ型パワートランジスタ６１，６２，６３の通電を分配制御し、コイル２，３，４への電流路を滑らかに切り換える。実際には、第１のＮＭＯＳ型パワートランジスタ６１，６２，６３はスイッチング制御器２２によってオン・オフの高周波スイッチング動作を制御されながら、第１の合成電流信号に応動してコイルへの通電の分配制御を行っている。同様に、第２の合成電流信号Ｈ１＋Ｈ４，Ｈ２＋Ｈ５，Ｈ３＋Ｈ６は、それぞれ第２のパワー増幅器１５，１６，１７の通電制御端子側に供給され、第２のＮＭＯＳ型パワートランジスタ６５，６６，６７の通電を分配制御し、コイル２，３，４への電流路を滑らかに切り換える。
その他の構成及び動作は、前述の実施例１と同様であり、詳細な説明を省略する。
【０１１６】
本実施例では、第１のパワー増幅器の通電制御端子側に供給される３相の第１の合成電流信号（第１の３相の電流信号）を、それぞれ、少なくとも立ち上がり傾斜部分および／または立ち下がり傾斜部分において滑らかに変化させ、第１のＮＭＯＳ型パワートランジスタによる電流路の切換動作を滑らかにし、滑らかに変化する駆動電流をコイルに供給した。このとき、第１の合成電流信号に第１の補助電流信号を含ませることにより、支配的に電流路を形成する第１のＮＭＯＳ型パワートランジスタのオン抵抗を小さくし、電力損失を低減した。また、第１のパワー増幅器の通電制御端子側をスイッチング制御器の制御パルス信号Ｙ１，Ｙ２，Ｙ３によりオン・オフさせ、第１のＮＭＯＳ型パワートランジスタを高周波スイッチング動作させて、電力損失を大幅に低減させた。
【０１１７】
同様に、第２のパワー増幅器の通電制御端子側に供給される３相の第２の合成電流信号（第２の３相の電流信号）を、それぞれ、少なくとも立ち上がり傾斜部分および／または立ち下がり傾斜部分において滑らかに変化させ、第２のＮＭＯＳ型パワートランジスタによる電流路の切換動作を滑らかにし、滑らかに変化する駆動電流をコイルに供給した。このとき、第２の合成電流信号に第２の補助電流信号を含ませることにより、支配的に電流路を形成する第２のＮＭＯＳ型パワートランジスタのオン抵抗を小さくし、電力損失を低減した。
これにより、第１のパワー増幅器の第１のＮＭＯＳ型パワートランジスタと第２のパワー増幅器の第２のＮＭＯＳ型パワートランジスタの電力損失を大幅に低減でき、モータの電力効率は大幅に改善される。また、コイルへの駆動電流の脈動が低減でき、振動や騒音を大幅に小さくできる。
【０１１８】
前述の実施例の具体的な構成では、第１の合成電流信号の通電幅を１８０度もしくは略１８０度にし、第１の補助電流信号の通電幅を１２０度もしくは略１２０度にした。その結果、第１の合成電流信号は、立ち上がり傾斜部分の３０度もしくは略３０度の角度幅を滑らかに変化し、立ち下がり傾斜部分の３０度もしくは略３０度の角度幅を滑らかに変化する。これにより、滑らかな電流路の切換動作と第１のＮＭＯＳ型パワートランジスタのオン抵抗による電力損失の低減を同時に実現した。また、３相の第１の補助電流信号Ｆ４，Ｆ５，Ｆ６を順番に切り換えて供給し、いずれか１個の第１の補助電流信号を供給するようにした。また、同一期間に２個以上の第１の補助電流信号が重複して流れないようにした。
【０１１９】
また、第２の合成電流信号の通電幅を１８０度もしくは略１８０度にし、第２の補助電流信号の通電幅を１２０度もしくは略１２０度にした。その結果、第２の合成電流信号は、立ち上がり傾斜部分の３０度もしくは略３０度の角度幅を滑らかに変化し、立ち下がり傾斜部分の３０度もしくは略３０度の角度幅を滑らかに変化する。これにより、滑らかな電流路の切換動作と第２のＮＭＯＳ型パワートランジスタのオン抵抗による電力損失の低減を同時に実現した。また、３相の第２の補助電流信号Ｈ４，Ｈ５，Ｈ６を順番に切り換えて供給し、いずれか１個の第２の補助電流信号を供給するようにした。また、同一期間に２個以上の第２の補助電流信号が重複して流れないようにした。
【０１２０】
しかし、これらの角度幅は、適時、変更が可能である。第１の合成電流信号や第２の合成電流信号の角度幅は、たとえば、１５０度にしても良い。また、第１の補助電流信号や第２の補助電流信号の角度幅も１２０度と異ならせることも可能である。
さらに、本実施例でも、前述の実施例１と同様な各種の利点を得ることができる。
【０１２１】
《実施例３》
図２０と図２１に本発明の実施例３のモータを含んで構成されたディスク装置と、モータを示す。図２０に全体構成を示す。本実施例は、前述の実施例２において、補助供給器５００の出力電流信号をパワー増幅器の通電制御端子側に直接供給するようにしたものである。その他の構成において、前述の実施例１もしくは実施例２と同様なものには同一の番号を付し、詳細な説明を省略する。
【０１２２】
図２０において、第１のパワー増幅器６１１は、通電制御端子側の第１端子に第１の電流増幅器４１の第１の増幅電流信号Ｆ１が入力され、通電制御端子側の第２端子に補助供給器５００の第１の補助電流信号Ｆ４が入力され、通電制御端子側の第３端子にスイッチング制御器２２の制御パルス信号Ｙ１が入力されている。同様に、第１のパワー増幅器６１２は、通電制御端子側の第１端子に第１の電流増幅器４２の第１の増幅電流信号Ｆ２が入力され、通電制御端子側の第２端子に補助供給器５００の第１の補助電流信号Ｆ５が入力され、通電制御端子側の第３端子にスイッチング制御器２２の制御パルス信号Ｙ２が入力されている。同様に、第１のパワー増幅器６１３は、通電制御端子側の第１端子に第１の電流増幅器４３の第１の増幅電流信号Ｆ３が入力され、通電制御端子側の第２端子に補助供給器５００の第１の補助電流信号Ｆ６が入力され、通電制御端子側の第３端子にスイッチング制御器２２の制御パルス信号Ｙ３が入力されている。
【０１２３】
また、第２のパワー増幅器６１５は、通電制御端子側の第１端子に第２の電流増幅器４５の第２の増幅電流信号Ｈ１が入力され、通電制御端子側の第２端子に補助供給器５００の第２の補助電流信号Ｈ４が入力されている。同様に、第２のパワー増幅器６１６は、通電制御端子側の第１端子に第２の電流増幅器４６の第２の増幅電流信号Ｈ２が入力され、通電制御端子側の第２端子に補助供給器５００の第２の補助電流信号Ｈ５が入力されている。同様に、第２のパワー増幅器６１７は、通電制御端子側の第１端子に第２の電流増幅器４７の第２の増幅電流信号Ｈ３が入力され、通電制御端子側の第２端子に補助供給器５００の第２の補助電流信号Ｈ６が入力されている。
【０１２４】
図２１に第１のパワー増幅器６１１，６１２，６１３や第２のパワー増幅器６１５，６１６，６１７の具体的な構成に相当するパワー増幅器６２０を示す。ここでは、パワー増幅器６２０を第１のパワー増幅器６１１として使用する場合を示している。パワー増幅器６２０は、ＮＭＯＳ型パワートランジスタ６２１と、ＮＭＯＳ型パワートランジスタ６２１に並列に逆接続されたパワーダイオード６２１ｄを含んで構成されている。パワーダイオード６２１ｄの電流流入端子側はＮＭＯＳ型パワートランジスタ６２１の電流流出端子側に接続され、電流流出端子側はＮＭＯＳ型パワートランジスタ６２１の電流流入端子側に接続されている。パワー増幅器６２０は、ＮＭＯＳ型パワートランジスタ６２１とＮＭＯＳ型トランジスタ６２２により電界効果型パワー部カレントミラー回路を形成している（セル面積比は１００倍）。
【０１２５】
パワー増幅器６２０の通電制御端子側の第１端子とＮＭＯＳ型トランジスタ６２２の電流路端子対の一方の端子側の間に抵抗６２３が接続され、通電制御端子側の第１端子と第２端子の間に抵抗６２４が接続され、通電制御端子側の第３端子はＮＭＯＳ型パワートランジスタ６２１の制御端子側に接続されている。これにより、パワー増幅器６２０の電界効果型パワー部カレントミラー回路は、通電制御端子側の第１端子への第１の増幅電流信号Ｆ１が小さい内は所定の電流増幅率を有し、第１の増幅電流信号Ｆ１が大きくなると、その電流増幅率が急激に大きくなる。また、通電制御端子側の第２端子への第１の補助電流信号Ｆ４によってＮＭＯＳ型パワートランジスタ６２１のオン抵抗を低減している。さらに、パワー増幅器６２０のＮＭＯＳ型パワートランジスタ６２１および電界効果型パワー部カレントミラー回路は、通電制御端子側の第３端子への制御パルス信号Ｙ１によってオン・オフの高周波スイッチング動作を行っている。
【０１２６】
なお、ＮＭＯＳ型パワートランジスタ６２１は、たとえば二重拡散ＮチャンネルＭＯＳ構造の電界効果型トランジスタによって構成され、ＮＭＯＳ型パワートランジスタ６２１の寄生ダイオード素子をパワーダイオード６２１ｄとして使用している。なお、パワー増幅器６２０の抵抗６２３または／および抵抗６２４は、零にしても動作上問題はない。また、第１の増幅電流信号Ｆ１と第１の補助電流信号Ｆ４はパワー増幅器６２０の内部で合成され、ＮＭＯＳ型パワートランジスタ６２１やパワー部カレントミラー回路に供給されている。
【０１２７】
パワー増幅器６２０を第１のパワー増幅器６１２，６１３として使用する場合は、図２１に示した構成と同様である。また、パワー増幅器６２０を第２のパワー増幅器６１５，６１６，６１７として使用する場合には、通電制御端子側の第３端子を接続しなければ良い。
その他の構成及び動作は、前述の実施例２もしくは実施例１と同様であり、詳細な説明を省略する。
【０１２８】
本実施例では、第１のパワー増幅器の通電制御端子側の第１端子に供給される３相の第１の増幅電流信号（第１の３相の電流信号）を、それぞれ、少なくとも立ち上がり傾斜部分および／または立ち下がり傾斜部分において滑らかに変化させ、第１のＮＭＯＳ型パワートランジスタによる電流路の切換動作を滑らかにし、滑らかに変化する駆動電流をコイルに供給した。また、第１のパワー増幅器の通電制御端子側の第２端子に第１の補助電流信号を供給し、支配的に電流路を形成する第１のＮＭＯＳ型パワートランジスタのオン抵抗を小さくするようにした。ここに、支配的に電流路を形成する第１のＮＭＯＳ型パワートランジスタとは、３個の第１のＮＭＯＳ型パワートランジスタのうちで最も大きな駆動電流を供給するパワートランジスタを意味する。さらに、第１のパワー増幅器の通電制御端子側の第３端子にスイッチング制御器の制御パルス信号を供給し、第１のＮＭＯＳ型パワートランジスタをオン・オフの高周波スイッチング動作させるようにした。
【０１２９】
同様に、第２のパワー増幅器の通電制御端子側の第２端子に供給される３相の第２の増幅電流信号（第２の３相の電流信号）を、それぞれ、少なくとも立ち上がり傾斜部分および／または立ち下がり傾斜部分において滑らかに変化させ、第２のＮＭＯＳ型パワートランジスタによる電流路の切換動作を滑らかにし、滑らかに変化する駆動電流をコイルに供給した。また、第２のパワー増幅器の通電制御端子側の第２端子に第２の補助電流信号を供給し、支配的に電流路を形成する第２のＮＭＯＳ型パワートランジスタのオン抵抗を小さくするようにした。ここに、支配的に電流路を形成する第２のＮＭＯＳ型パワートランジスタとは、３個の第２のＮＭＯＳ型パワートランジスタのうちで最も大きな駆動電流を供給するパワートランジスタを意味する。
さらに、本実施例でも、前述の実施例と同様な各種の利点を得ることができる。
【０１３０】
また、本実施例において、第１のパワー増幅器６１１，６１２，６１３や第２のパワー増幅器６１５，６１６，６１７は図２１に示された構成のパワー増幅器６２０に限らず、種々の変形が可能である。図２２に第１のパワー増幅器６１１，６１２，６１３や第２のパワー増幅器６１５，６１６，６１７に使用可能な別の構成のパワー増幅器６４０を示す。ここでは、パワー増幅器６４０を第１のパワー増幅器６１１として使用する場合を示している。パワー増幅器６４０は、ＮＭＯＳ型パワートランジスタ６４１と、ＮＭＯＳ型パワートランジスタ６４１に並列に逆接続されたパワーダイオード６４１ｄを含んで構成されている。パワーダイオード６４１ｄの電流流入端子側はＮＭＯＳ型パワートランジスタ６４１の電流流出端子側に接続され、電流流出端子側はＮＭＯＳ型パワートランジスタ６４１の電流流入端子側に接続されている。パワー増幅器６４０は、ＮＭＯＳ型パワートランジスタ６４１とＮＭＯＳ型トランジスタ６４２により電界効果型パワー部カレントミラー回路を形成している（セル面積比は１００倍）。
【０１３１】
パワー増幅器６４０の通電制御端子側の第１端子はＮＭＯＳ型トランジスタ６２２の電流路端子対の一方の端子側に接続され、ＮＭＯＳ型トランジスタ６２２の電流路端子対の他方の端子側とＮＭＯＳ型パワートランジスタ６４１の電流路端子対の一方の端子側の間に抵抗６４３が接続され、通電制御端子側の第１端子と第２端子の間に抵抗６４４が接続され、通電制御端子側の第３端子はＮＭＯＳ型パワートランジスタ６４１の制御端子側に接続されている。これにより、パワー増幅器６４０の電界効果型パワー部カレントミラー回路は、通電制御端子側の第１端子への第１の増幅電流信号Ｆ１が小さいときから大きな電流増幅動作を行うようになる。また、通電制御端子側の第２端子への第１の補助電流信号Ｆ４によってＮＭＯＳ型パワートランジスタ６４１のオン抵抗を低減している。さらに、パワー増幅器６４０のＮＭＯＳ型パワートランジスタ６４１および電界効果型パワー部カレントミラー回路は、通電制御端子側の第３端子への制御パルス信号Ｙ１によってオン・オフの高周波スイッチング動作を行っている。なお、パワー増幅器６４０の抵抗６４３または／および抵抗６４４は、零にしても動作上問題はない。
【０１３２】
《実施例４》
図２３と図２４に本発明の実施例４のモータを含んで構成されたディスク装置と、モータを示す。図２３に全体構成を示す。本実施例は、前述の実施例３において、第１のパワー増幅器の第１のＮＭＯＳ型パワートランジスタと第２のパワー増幅器の第２のＮＭＯＳ型パワートランジスタをオン・オフの高周波スイッチング動作させるスイッチング制御器７００を設けたものである。その他の構成において、前述の実施例１もしくは実施例２もしくは実施例３と同様なものには同一の番号を付し、詳細な説明を省略する。
【０１３３】
図２３のスイッチング制御器７００は、変形指令信号Ａｆと電流検出器２１の電流検出信号Ａｇの比較結果に応動して、制御パルス信号Ｙ１，Ｙ２，Ｙ３，Ｙ４，Ｙ５，Ｙ６を作り、第１のパワー増幅器６１１，６１２，６１３と第２のパワー増幅器６１５，６１６，６１７をオン・オフの高周波スイッチング動作させる。第１のパワー増幅器６１１，６１２，６１３および第２のパワー増幅器６１５，６１６，６１７の具体的な構成は、前述の図２１のパワー増幅器６２０もしくは図２２のパワー増幅器６４０と同様であり、詳細な説明は省略する。
【０１３４】
図２４にスイッチング制御器７００の具体的な構成を示す。スイッチング制御器７００のスイッチングパルス回路３４０の比較回路３４１は、変形指令信号Ａｆと電流検出信号Ａｇを比較した比較出力信号Ｃｒを得る。トリガ発生回路３４２は、１００ｋＨｚ程度の高周波のトリガパルス信号Ｄｐを出力する。トリガパルス信号Ｄｐは、短い時間幅の間だけ”Ｈｂ”になるパルス信号である。状態保持回路３４３は、トリガパルス信号Ｄｐの立ち上がりエッジにおいて保持出力信号Ｗｑを”Ｌｂ”に変化させ、比較出力信号Ｃｒの立ち上がりエッジにおいて保持出力信号Ｗｑを”Ｈｂ”にする。オア回路３４４は、保持出力信号Ｗｑとトリガパルス信号Ｄｐを合成して、スイッチング制御信号Ｗ１を作りだす。図２５（ａ）〜（ｃ）にトリガパルス信号Ｄｐと保持出力信号Ｗｑとスイッチング制御信号Ｗ１の波形関係の一例を示す。なお、図２５の横軸は時間に対応している。
【０１３５】
スイッチング制御信号Ｗ１が”Ｌｂ”の時には、制御トランジスタ７３１，７３２，７３３，７３４，７３５，７３６は同時にオフになり、制御パルス信号Ｙ１，Ｙ２，Ｙ３，Ｙ４，Ｙ５，Ｙ６はオフ（無通電状態）になる。このとき、第１のパワー増幅器６１１，６１２，６１３は、それぞれ第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３を電流増幅し、コイル２，３，４に駆動電流Ｉ１，Ｉ２，Ｉ３の負極側電流を供給する電流路を形成する。また、第２のパワー増幅器６１５，６１６，６１７は、それぞれ第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を電流増幅し、コイル２，３，４に駆動電流Ｉ１，Ｉ２，Ｉ３の正極側電流を供給する電流路を形成する。スイッチング制御信号Ｗ１が”Ｈｂ”の時には、制御トランジスタ７３１，７３２，７３３，７３４，７３５，７３６は同時にオンになり、制御パルス信号Ｙ１，Ｙ２，Ｙ３，Ｙ４，Ｙ５，Ｙ６はオン（通電状態）になる。このとき、第１のパワー増幅器６１１，６１２，６１３の第１のＮＭＯＳ型パワートランジスタはすべて同時にオフになり、かつ、第２のパワー増幅器６１５，６１６，６１７の第２のＮＭＯＳ型パワートランジスタはすべて同時にオフになる。このようにして、第１のパワー増幅器６１１，６１２，６１３および第２のパワー増幅器６１５，６１６，６１７は単一のスイッチング制御信号Ｗ１によりオン状態とオフ状態を高周波スイッチング制御され、コイルへの駆動電流を変形指令信号Ａｆに応動するようにしている。これについて説明する。
【０１３６】
トリガパルス信号Ｄｐの立ち上がりエッジによって状態保持回路３４３の保持出力信号Ｗｑが”Ｌｂ”に変化し、その後に、トリガパルス信号Ｄｐが”Ｌｂ”に変化した時には、スイッチング制御信号Ｗ１は”Ｌｂ”になる。第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３が零でない相の第１のパワー増幅器が通電状態になり、第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３が零でない相の第２のパワー増幅器が通電状態になる。たとえば、第１の増幅電流信号Ｆ１のみが選択され、第２の増幅電流信号Ｈ２のみが選択された場合を考える。第１の増幅電流信号Ｆ１に応動して第１のパワー増幅器６１１の第１のＮＭＯＳ型パワートランジスタが通電状態になり、コイル２への駆動電流Ｉ１の負極側電流を供給する電流路を形成する。第２の増幅電流信号Ｈ２に応動して第２のパワー増幅器６１６の第２のＮＭＯＳ型パワートランジスタが通電状態になり、コイル３への駆動電流Ｉ２の正極側電流を供給する電流路を形成する。
【０１３７】
コイル２，３に十分な駆動電流を供給するために、第１のパワー増幅器６１１の第１のＮＭＯＳ型パワートランジスタおよび第２のパワー増幅器６１６の第２のＮＭＯＳ型パワートランジスタはフルオン状態になる。コイルのインダクタンス作用によって、コイル２，３への駆動電流値は徐々に増加する。従って、直流電源５０の供給する通電電流Ｉｇが増加し、電流検出器２１の電流検出信号Ａｇは大きくなる。電流検出信号Ａｇが変形指令信号Ａｆより大きくなった瞬間に、比較回路３４１の比較出力信号Ｃｒが立ち上がりエッジを発生する。比較出力信号Ｃｒの立ち上がりエッジによって、状態保持回路３４３の保持出力信号Ｗｑは”Ｈｂ”に変化し、スイッチング制御信号Ｗ１は”Ｈｂ”に変化する。スイッチング制御信号Ｗ１が”Ｈｂ”になると制御パルス信号Ｙ１〜Ｙ６がオンになり、第１のパワー増幅器６１１，６１２，６１３の第１のＮＭＯＳ型パワートランジスタおよび第２のパワー増幅器６１５，６１６，６１７の第２のＮＭＯＳ型パワートランジスタはすべて同時にオフ状態に変わる。このとき、コイル２のインダクタンス作用によって、コイル２の電力供給端子側の駆動電圧を急激に大きくし、第２のパワー増幅器６１５の第２のパワーダイオードを通る電流路を形成する。その結果、コイル２への駆動電流Ｉ１の負極側電流は連続的に流れ続ける。
【０１３８】
また、コイル３のインダクタンス作用によって、コイル３の電力供給端子側の駆動電圧を急激に小さくし、第１のパワー増幅器６１２の第１のパワーダイオードを通る電流路を形成する。その結果、コイル３への駆動電流Ｉ２の正極側電流は連続的に流れ続ける。これにより、コイル２，３の駆動電流値は徐々に小さくなる。少しの時間を経過した後に、トリガパルス信号Ｄｐの次のパルスが到来し、上述のスイッチング動作を繰り返す。このようにして、直流電源５０の通電電流Ｉｇのピーク値を変形指令信号Ａｆに応動した値に制御し、コイル２，３，４への駆動電流を制御する。また、第１の補助電流信号Ｆ４が第１のパワー増幅器６１１の通電制御端子側に供給されている場合には、第１のパワー増幅器６１１の第１のＮＭＯＳ型パワートランジスタのオン抵抗を小さくする効果がある。また、第２の補助電流信号Ｈ５が第２のパワー増幅器６１６の通電制御端子側に供給されている場合には、第２のパワー増幅器６１６の第２のＮＭＯＳ型パワートランジスタのオン抵抗を小さくする効果がある。
【０１３９】
この例では、移動体１の移動に伴って第１の増幅電流信号を１相分もしくは２相分に交互に滑らかに分配しているので、第１のパワー増幅器６１１，６１２，６１３による電流路の切換は滑らかになる。第１のパワー増幅器６１１，６１２，６１３の第１のＮＭＯＳ型パワートランジスタの高周波スイッチング動作は、前述の説明と同様である。また、移動体１の移動に伴って第２の増幅電流信号を１相分もしくは２相分に交互に滑らかに分配しているので、第２のパワー増幅器６１５，６１６，６１７による電流路の切換は滑らかになる。第２のパワー増幅器６１５，６１６，６１７の第２のＮＭＯＳ型パワートランジスタの高周波スイッチング動作は、前述の説明と同様である。これにより、駆動電流が滑らかに変化し、電流脈動やディスク振動が著しく小さくなる。なお、第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３や第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を指令信号Ａｄに応動した必要最小限の値に小さくしているので、指令信号Ａｄが変化した場合でも常に滑らかな電流路の切り換え動作を行わせることができる。また、第１の増幅電流信号や第２の増幅電流信号による電力損失を低減できる。なお、第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３や第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を変形指令信号Ａｆに応動して変化させるようにしても良い。
【０１４０】
次に、トリガパルス信号Ｄｐの立ち上がりエッジの到来前に比較出力信号Ｃｒの立ち上がりエッジが発生しない場合の動作について説明する。比較出力信号Ｃｒの立ち上がりエッジが発生しない間は、保持出力信号Ｗｑは”Ｌｂ”の状態を続ける。オア回路３４４は、保持出力信号Ｗｑとトリガパルス信号Ｄｐをオア合成し、スイッチング制御信号Ｗ１を出力する。従って、保持出力信号Ｗｑが”Ｌｂ”を続けても、スイッチング制御信号Ｗ１はトリガパルス信号Ｄｐに応動した短いパルス幅の間”Ｈｂ”になる信号となる。その結果、スイッチング制御信号Ｗ１はトリガパルス信号Ｄｐと同じ周波数のパルス信号になる。すなわち、スイッチング制御信号Ｗ１は、パルス抜けがなくなり、固定された周波数のパルス信号になる。これにより、第１のパワー増幅器や第２のパワー増幅器は固定された周波数の安定なスイッチング動作になり、スイッチング抜けに伴って生じるスイッチング騒音を無くすことができる。図２６（ａ）〜（ｃ）にトリガパルス信号Ｄｐと保持出力信号Ｗｑとスイッチング制御信号Ｗ１の波形関係の一例を示す。なお、図２６の横軸は時間に対応している。
【０１４１】
その他の構成及び動作は、前述の実施例１もしくは実施例２もしくは実施例３と同様であり、詳細な説明を省略する。
本実施例では、第１のパワー増幅器の第１のＮＭＯＳ型パワートランジスタおよび第２のパワー増幅器の第２のＮＭＯＳ型パワートランジスタを高周波スイッチング動作しているので、これらのパワートランジスタにおける電力損失は大幅に低減される。このとき、第１のパワー増幅器と第２のパワー増幅器は単一のスイッチング制御信号Ｗ１に応動して同時にオン・オフするので、高周波スイッチング動作させる構成やコイルへの駆動電流を制御する構成を極めて簡単にできる。
【０１４２】
また、スイッチング制御器７００は、第１のパワー増幅器と第２のパワー増幅器の少なくとも一方のパワー増幅器を所定時間間隔毎に確実に実質的に同時にオフ状態になるようにスイッチングさせている。これにより、高周波スイッチングの抜けを防止し、スイッチング騒音を低減した。また、第１のパワー増幅器と第２のパワー増幅器の少なくとも一方のパワー増幅器が所定時間間隔毎に確実にスイッチングのオフ状態になるため、このオフ期間を利用して、コイルの逆起電力の変化を正確に検出できる。これにより、コイルの逆起電力の零クロスを検出して切換信号を作成する構成にしても、モータ動作は安定になる。
さらに、本実施例でも、前述の実施例１もしくは実施例２もしくは実施例３と同様な各種の利点を得ることができる。
【０１４３】
《実施例５》
図２７から図３１に本発明の実施例５のモータを含んで構成されたディスク装置と、モータを示す。図２７に全体構成を示す。本実施例５では、前述の実施例４において、第２のパワー増幅器８１５，８１６，８１７を第２のＰＭＯＳ型パワートランジスタを使用して構成したものである。また、スイッチング制御器８００，補助供給器８１０，第２の電流増幅器８４５，８４６，８４７を変更している。その他の構成において、前述の実施例１，実施例２，実施例３もしくは実施例４と同様なものには同一の番号を付し、詳細な説明を省略する。
【０１４４】
図２７において、第１のパワー増幅器６１１は、通電制御端子側の第１端子に第１の電流増幅器４１の第１の増幅電流信号Ｆ１が入力され、通電制御端子側の第２端子に補助供給器８１０の第１の補助電流信号Ｆ４が入力され、通電制御端子側の第３端子にスイッチング制御器８００の制御パルス信号Ｙ１が入力されている。同様に、第１のパワー増幅器６１２は、通電制御端子側の第１端子に第１の電流増幅器４２の第１の増幅電流信号Ｆ２が入力され、通電制御端子側の第２端子に補助供給器８１０の第１の補助電流信号Ｆ５が入力され、通電制御端子側の第３端子にスイッチング制御器８００の制御パルス信号Ｙ２が入力されている。同様に、第１のパワー増幅器６１３は、通電制御端子側の第１端子に第１の電流増幅器４３の第１の増幅電流信号Ｆ３が入力され、通電制御端子側の第２端子に補助供給器８１０の第１の補助電流信号Ｆ６が入力され、通電制御端子側の第３端子にスイッチング制御器８００の制御パルス信号Ｙ３が入力されている。
【０１４５】
図２１に示した前述のパワー増幅器６２０を第１のパワー増幅器６１１，６１２，６１３として使用する。図２１のパワー増幅器６２０を第１のパワー増幅器６１１として使用する場合は、すでに説明した通りである。また、第１のパワー増幅器６１２，６１３の場合も同様な構成である。
図２７において、第２のパワー増幅器８１５は、通電制御端子側の第１端子に第２の電流増幅器８４５の第２の増幅電流信号Ｈ１が入力され、通電制御端子側の第２端子に補助供給器８１０の第２の補助電流信号Ｈ４が入力され、通電制御端子側の第３端子にスイッチング制御器８００の制御パルス信号Ｙ４が入力されている。同様に、第２のパワー増幅器８１６は、通電制御端子側の第１端子に第２の電流増幅器８４６の第２の増幅電流信号Ｈ２が入力され、通電制御端子側の第２端子に補助供給器８１０の第２の補助電流信号Ｈ５が入力され、通電制御端子側の第３端子にスイッチング制御器８００の制御パルス信号Ｙ５が入力されている。同様に、第２のパワー増幅器８１７は、通電制御端子側の第１端子に第２の電流増幅器８４７の第２の増幅電流信号Ｈ３が入力され、通電制御端子側の第２端子に補助供給器８１０の第２の補助電流信号Ｈ６が入力され、通電制御端子側の第３端子にスイッチング制御器８００の制御パルス信号Ｙ６が入力されている。
【０１４６】
図３１に第２のパワー増幅器８１５，８１６，８１７の具体的な構成に相当するパワー増幅器９００を示す。ここでは、パワー増幅器９００を第２のパワー増幅器８１５として使用する場合を示している。パワー増幅器９００は、ＰＭＯＳ型パワートランジスタ９０５と、ＰＭＯＳ型パワートランジスタ９０５に並列に逆接続されたパワーダイオード９０５ｄを含んで構成されている。パワーダイオード９０５ｄの電流流入端子側はＰＭＯＳ型パワートランジスタ９０５の電流流出端子側に接続され、電流流出端子側はＰＭＯＳ型パワートランジスタ９０５の電流流入端子側に接続されている。パワー増幅器９００は、ＰＭＯＳ型パワートランジスタ９０５とＰＭＯＳ型トランジスタ９０６により電界効果型パワー部カレントミラー回路を形成している（セル面積比は１００倍）。
【０１４７】
パワー増幅器９００の通電制御端子側の第１端子とＰＭＯＳ型トランジスタ９０６の電流路端子対の一方の端子側の間に抵抗９０７が接続され、通電制御端子側の第１端子と第２端子の間に抵抗９０８が接続され、通電制御端子側の第３端子はＰＭＯＳ型パワートランジスタ９０５の制御端子側に接続されている。これにより、パワー増幅器９００の電界効果型パワー部カレントミラー回路は、通電制御端子側の第１端子への第２の増幅電流信号Ｈ１が小さい内は所定の電流増幅率を有し、第２の増幅電流信号Ｈ１が大きくなると、その電流増幅率が急激に大きくなる。また、通電制御端子側の第２端子への第２の補助電流信号Ｈ４によってＰＭＯＳ型パワートランジスタ９０５のオン抵抗を低減する。さらに、パワー増幅器９００のＰＭＯＳ型パワートランジスタ９０５および電界効果型パワー部カレントミラー回路は、通電制御端子側の第３端子への制御パルス信号Ｙ４がオン・オフの高周波スイッチングする場合に、オン・オフの高周波スイッチング動作を行う。なお、パワー増幅器９００の抵抗９０７または／および抵抗９０８は、零にしても動作上問題はない。
【０１４８】
図２７の第２の電流増幅器８４５，８４６，８４７は、第１の分配電流信号Ｇ１，Ｇ２，Ｇ３を電流増幅した第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を作りだす。第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３は、それぞれ第２のパワー増幅器８１５，８１６，８１７の通電制御端子側の第１端子に供給されている。
図３０に第２の電流増幅器８４５，８４６，８４７の具体的な構成を示す。第２の電流増幅器８４５は、トランジスタ９５１，９５２による初段のカレントミラー回路と、トランジスタ９５３，９５４と抵抗９５５，９５６による次段のカレントミラー回路を縦続接続した第２の増幅部カレントミラー回路によって構成されている。第２の電流増幅器８４５は、電流増幅率で５０倍の所定の増幅を行う。同様に、第２の電流増幅器８４６は、トランジスタ９６１，９６２，９６３，９６４と抵抗９６５，９６６による第２の増幅部カレントミラー回路によって構成され、電流増幅率で５０倍の所定の増幅を行う。同様に、第２の電流増幅器８４７は、トランジスタ９７１，９７２，９７３，９７４と抵抗９７５，９７６による第２の増幅部カレントミラー回路によって構成され、電流増幅率で５０倍の所定の増幅を行う。これにより、第２の電流増幅器８４５，８４６，８４７は、３相の第２の分配電流信号Ｇ１，Ｇ２，Ｇ３をそれぞれ５０倍の増幅し、３相の増幅電流信号Ｈ１，Ｈ２，Ｈ３を出力する。
【０１４９】
図２７のスイッチング制御器８００は、第１のパワー増幅器６１１，６１２，６１３または／および第２のパワー増幅器８１５，８１６，８１７をオン・オフの高周波スイッチング動作させる。図２８にスイッチング制御器８００の具体的な構成を示す。スイッチング制御器８００のスイッチングパルス回路３４０は、前述の図２４に示した構成と同様であり、スイッチング制御信号Ｗ１を出力する。
【０１５０】
選択スイッチ回路８４０の選択スイッチ信号Ｓｆが”Ｌｂ”の場合には、アンド回路８３０の出力は”Ｌｂ”になり、制御トランジスタ８３５，８３６，８３７はオフになる。従って、制御パルス信号Ｙ４，Ｙ５，Ｙ６はオフ状態になる。また、アンド回路８２８の出力はスイッチング制御信号Ｗ１になる。従って、スイッチング制御信号Ｗ１に応動して制御トランジスタ８３１，８３２，８３３がオン・オフ動作し、制御パルス信号Ｙ１，Ｙ２，Ｙ３はオン・オフ出力される。その結果、制御パルス信号Ｙ１，Ｙ２，Ｙ３に応動して第１のパワー増幅器６１１，６１２，６１３の第１のＮＭＯＳ型パワートランジスタがオン・オフの高周波スイッチング動作する。なお、制御パルス信号Ｙ４，Ｙ５，Ｙ６はオフであるから、第２のパワー増幅器８１５，８１６，８１７は第２の電流増幅器８４５，８４６，８４７の第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３に応動して通電を分配制御される（高周波スイッチング動作はしない）。すなわち、第１のパワー増幅器６１１，６１２，６１３が高周波スイッチング動作し、第２のパワー増幅器８１５，８１６，８１７は高周波スイッチング動作しない。
【０１５１】
選択スイッチ回路８４０の選択スイッチ信号Ｓｆが”Ｈｂ”の場合には、アンド回路８２８の出力は”Ｌｂ”になり、制御トランジスタ８３１，８３２，８３３はオフになる。従って、制御パルス信号Ｙ１，Ｙ２，Ｙ３はオフ状態になる。また、アンド回路８３０の出力はスイッチング制御信号Ｗ１になる。従って、スイッチング制御信号Ｗ１に応動して制御トランジスタ８３５，８３６，８３７がオン・オフ動作し、制御パルス信号Ｙ４，Ｙ５，Ｙ６はオン・オフ出力される。その結果、制御パルス信号Ｙ４，Ｙ５，Ｙ６に応動して第２のパワー増幅器８１５，８１６，８１７の第２のＰＭＯＳ型パワートランジスタがオン・オフの高周波スイッチング動作する。なお、制御パルス信号Ｙ１，Ｙ２，Ｙ３はオフであるから、第１のパワー増幅器６１１，６１２，６１３は第１の電流増幅器４１，４２，４３の第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３に応動して通電を分配制御される（高周波スイッチング動作はしない）。すなわち、第２のパワー増幅器８１５，８１６，８１７が高周波スイッチング動作し、第１のパワー増幅器６１１，６１２，６１３は高周波スイッチング動作しない。
【０１５２】
選択スイッチ回路８４０の選択スイッチ信号Ｓｆは、切換作成器３４の出力信号もしくは移動体１の移動動作に応動して変化する。ここでは、切換作成器３４の３相の位置検出信号Ｊａ１，Ｊｂ１，Ｊｃ１が選択スイッチ回路８４０に入力される。波形整形回路８４１，８４２，８４３は、それぞれの位置検出信号Ｊａ１，Ｊｂ１，Ｊｃ１を定電圧源８４８の所定電圧と比較し、３相のディジタル信号Ｊｋ，Ｊｌ，Ｊｍを作りだす。第１の排他的論理和回路８４４（Exclusive OR）は、この３相のディジタル信号Ｊｋ，Ｊｌ，Ｊｍの排他的論理和を取り、ディジタル信号Ｊｐを得る。従って、ディジタル信号Ｊｐは、３相のディジタル信号Ｊｋ，Ｊｌ，Ｊｍのうちで奇数個が”Ｈｂ”の場合に”Ｈｂ”になり、その他の場合に”Ｌｂ”になる。第２の排他的論理和回路８４５は、ディジタル信号Ｊｐと設定信号Ｓｇの排他的論理和を取り、選択スイッチ信号Ｓｆを出力する。従って、設定信号Ｓｇを”Ｌｂ”にすればディジタル信号Ｊｐはそのまま選択スイッチ信号Ｓｆになり、設定信号Ｓｇを”Ｈｂ”にすればディジタル信号Ｊｐの否定信号が選択スイッチ信号Ｓｆになる。
【０１５３】
これにより、選択スイッチ回路８４０の選択スイッチ信号Ｓｆは、切換作成器３４の出力信号もしくは電流路の切換動作に応動して、電気角で６０度もしくは略６０度毎にその極性を変化させる。その結果、第１のパワー増幅器と第２のパワー増幅器は、電気角で６０度もしくは略６０度毎に交互に交替しながら高周波スイッチング動作を行うようになる。
すなわち、設定信号Ｓｇを所定極性に設定することにより、３個の第１のパワー増幅器と３個の第２のパワー増幅器のうちで、電流路の切換動作を行う側のパワー増幅器を選択的に高周波スイッチング動作させることができる。その結果、確実な電流路の切換動作を実現できる。
【０１５４】
設定信号Ｓｇを反対極性に設定することにより、３個の第１のパワー増幅器と３個の第２のパワー増幅器のうちで、電流路の切換動作を行わない側のパワー増幅器を選択的に高周波スイッチング動作させることもできる。その結果、高周波スイッチング動作を行うパワートランジスタの数が少なくなり、スイッチング損失が小さくなる。このような設定信号Ｓｇによる選択のさせ方は、必要に応じて適時変更可能である。
図２７の補助供給器８１０は、切換作成器３４の出力信号に応動して３相の第１の補助電流信号Ｆ４，Ｆ５，Ｆ６を第１のパワー増幅器６１１，６１２，６１３の通電制御端子側に供給し、切換作成器３４の出力信号に応動して３相の第２の補助電流信号Ｈ４，Ｈ５，Ｈ６を第２のパワー増幅器８１５，８１６，８１７の通電制御端子側に供給する。図２９に補助供給器８１０の具体的な構成を示す。補助供給器８１０の補助切換作成部５１０は前述の図１７に示した構成と同様であり、詳細な説明は省略する。補助電流切換部８５０は、３個の第１の電流源８７１，８７２，８７３と３個の第２の電流源８７５，８７６，８７７と３個の第１のスイッチ回路８８１，８８２，８８３と３個の第２のスイッチ回路８８５，８８６，８８７を有している。第１の電流源８７１，８７２，８７３は直流電源５０の正極端子側より流出する方向に接続され、第２の電流源８７５，８７６，８７７は直流電源５０の負極端子側に流入する方向に接続されている。
【０１５５】
第１のスイッチ回路８８１，８８２，８８３は、補助切換作成部５１０の補助切換信号Ｊ４，Ｊ５，Ｊ６が”Ｈｂ”になるとスイッチをオンにし、第１の電流源８７１，８７２，８７３の電流を３相の第１の補助電流信号Ｆ４，Ｆ５，Ｆ６として出力する。第２のスイッチ回路８８５，８８６，８８７は、補助切換作成部５１０の補助切換信号Ｊ７，Ｊ８，Ｊ９が”Ｈｂ”になるとスイッチをオンにし、第２の電流源８７５，８７６，８７７の電流を３相の第２の補助電流信号Ｈ４，Ｈ５，Ｈ６として出力する。
第１の補助電流信号Ｆ４，Ｆ５，Ｆ６と第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３の波形関係は、前述の図１９（ａ）〜（ｃ），（ｇ）に示したものと同様である。また、第２の補助電流信号Ｈ４，Ｈ５，Ｈ６と第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３の波形関係は、前述の図１９（ｄ）〜（ｆ），（ｈ）に示したものと同様である。
【０１５６】
また、指令変形器２３の変形指令信号Ａｆを電流供給器３０に入力し、第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３や第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を変形指令信号Ａｆに応動して変化させている。これにより、指令信号Ａｄが変化した場合にも、第１のパワー増幅器や第２のパワー増幅器により滑らかな電流路の切換動作ができる。
その他の構成及び動作は、前述の実施例１や実施例２や実施例３や実施例４と同様であり、詳細な説明を省略する。
本実施例では、第１のパワー増幅器もしくは第２のパワー増幅器をオン・オフの高周波スイッチング動作させているので、パワー増幅器の電力損失は小さい。従って、電力効率の良いディスク装置やモータになる。また、第１の増幅電流信号や第２の増幅電流信号を変形指令信号Ａｆに応動して変化させ、第１のパワー増幅器や第２のパワー増幅器の入力電流による電力損失も小さくしている。また、直流電源５０からコイル２，３，４に供給するパルス的な通電電流Ｉｇのピーク値を移動体１の移動動作もしくは電流路の切換動作に応動して変化させることにより、滑らかな正弦波状の駆動電流をコイルに供給でき、振動・騒音を著しく小さくできる。
【０１５７】
本実施例では、第１のパワー増幅器に第１のＮＭＯＳ型パワートランジスタを使用し、第２のパワー増幅器に第２のＰＭＯＳ型パワートランジスタを使用し、第１のＮＭＯＳ型パワートランジスタや第２のＰＭＯＳ型パワートランジスタを通電制御するための構成を大幅に簡素にした。すなわち、高電圧出力器をなくし、パワートランジスタを駆動制御するために直流電源５０以外の電圧源を不要にした。これにより、全体の構成は著しく簡素になった。
【０１５８】
本実施例では、非線形な電圧増幅利得を有するＮＭＯＳ型パワートランジスタとＰＭＯＳ型パワートランジスタを使用しながらも、電界効果型パワー部カレントミラー回路を構成し、第１のパワー増幅器と第２のパワー増幅器の電流増幅率のばらつきを大幅に低減した。これにより、電流路の切換動作を滑らかにした。また、本実施例では、第１の増幅電流信号（第１の３相の電流信号）や第２の増幅電流信号（第２の３相の電流信号）を変形指令信号Ａｆに応動して変化させ、指令信号Ａｄが変化した場合であっても常に滑らかな電流路の切換動作を実現した。
さらに、本実施例でも、前述の実施例と同様な各種の利点を得ることができる。
また、本実施例において、第１のパワー増幅器６１１，６１２，６１３は図２１に示された構成のパワー増幅器６２０に限らず、種々の変形が可能である。たとえば、図２２に示したパワー増幅器６４０を第１のパワー増幅器６１１，６１２，６１３として使用可能である。
【０１５９】
本実施例において、第２のパワー増幅器８１５，８１６，８１７は図３１に示された構成のパワー増幅器９００に限らず、種々の変形が可能である。図３２に第２のパワー増幅器８１５，８１６，８１７に使用可能な別の構成のパワー増幅器９２０を示す。ここでは、パワー増幅器９２０を第２のパワー増幅器８１５として使用する場合を示している。パワー増幅器９２０は、ＰＭＯＳ型パワートランジスタ９２５と、ＰＭＯＳ型パワートランジスタ９２５に並列に逆接続されたパワーダイオード９２５ｄを含んで構成されている。パワーダイオード９２５ｄの電流流入端子側はＰＭＯＳ型パワートランジスタ９２５の電流流出端子側に接続され、電流流出端子側はＰＭＯＳ型パワートランジスタ９２５の電流流入端子側に接続されている。パワー増幅器９２０は、ＰＭＯＳ型パワートランジスタ９２５とＰＭＯＳ型トランジスタ９２６により電界効果型パワー部カレントミラー回路を形成している（セル面積比は１００倍）。
【０１６０】
パワー増幅器９２０の通電制御端子側の第１端子はＰＭＯＳ型トランジスタ９２６の電流路端子対の一方の端子側に接続され、ＰＭＯＳ型トランジスタ９２６の電流路端子対の他方の端子側とＰＭＯＳ型パワートランジスタ９２５の電流路端子対の一方の端子側の間に抵抗９２７が接続され、通電制御端子側の第１端子と第２端子の間に抵抗９２８が接続され、通電制御端子側の第３端子はＰＭＯＳ型パワートランジスタ９２５の制御端子に接続されている。これにより、パワー増幅器９２０の電界効果型パワー部カレントミラー回路は、通電制御端子側の第１端子への第２の増幅電流信号Ｈ１が小さいときから、かなり大きな電流増幅動作を行うようになる。また、通電制御端子側の第２端子への第２の補助電流信号Ｈ４によってＰＭＯＳ型パワートランジスタ９２５のオン抵抗による電力損失を低減している。さらに、パワー増幅器９２０のＰＭＯＳ型パワートランジスタ９２５および電界効果型パワー部カレントミラー回路は、通電制御端子側の第３端子への制御パルス信号Ｙ４がオン・オフ動作している場合に、オン・オフの高周波スイッチング動作を行う。なお、パワー増幅器９２０の抵抗９２７または／および抵抗９２８は零にしても動作上問題はない。
【０１６１】
《実施例６》
図３３と図３４に本発明の実施例６のモータを含んで構成されたディスク装置と、モータを示す。図３３に全体構成を示す。本実施例は、前述の実施例３において、さらに、オフ動作器１０００を設けたものである。その他の構成において、前述の実施例１，実施例２，実施例３，実施例４もしくは実施例５と同様なものには同一の番号を付し、詳細な説明を省略する。
【０１６２】
図３３において、第１のパワー増幅器６１１は、通電制御端子側の第１端子に第１の電流増幅器４１の第１の増幅電流信号Ｆ１が入力され、通電制御端子側の第２端子に補助供給器５００の第１の補助電流信号Ｆ４が入力され、通電制御端子側の第３端子にスイッチング制御器２２の制御パルス信号Ｙ１が入力されている。同様に、第１のパワー増幅器６１２は、通電制御端子側の第１端子に第１の電流増幅器４２の第１の増幅電流信号Ｆ２が入力され、通電制御端子側の第２端子に補助供給器５００の第１の補助電流信号Ｆ５が入力され、通電制御端子側の第３端子にスイッチング制御器２２の制御パルス信号Ｙ２が入力されている。同様に、第１のパワー増幅器６１３は、通電制御端子側の第１端子に第１の電流増幅器４３の第１の増幅電流信号Ｆ３が入力され、通電制御端子側の第２端子に補助供給器５００の第１の補助電流信号Ｆ６が入力され、通電制御端子側の第３端子にスイッチング制御器２２の制御パルス信号Ｙ３が入力されている。
【０１６３】
第２のパワー増幅器６１５は、通電制御端子側の第１端子に第２の電流増幅器４５の第２の増幅電流信号Ｈ１が入力され、通電制御端子側の第２端子に補助供給器５００の第２の補助電流信号Ｈ４が入力され、通電制御端子側の第３端子にオフ動作器１０００のオフ電流信号Ｚ４が入力されている。同様に、第２のパワー増幅器６１６は、通電制御端子側の第１端子に第２の電流増幅器４６の第２の増幅電流信号Ｈ２が入力され、通電制御端子側の第２端子に補助供給器５００の第２の補助電流信号Ｈ５が入力され、通電制御端子側の第３端子にオフ動作器１０００のオフ電流信号Ｚ５が入力されている。同様に、第２のパワー増幅器６１７は、通電制御端子側の第１端子に第２の電流増幅器４７の第２の増幅電流信号Ｈ３が入力され、通電制御端子側の第２端子に補助供給器５００の第２の補助電流信号Ｈ６が入力され、通電制御端子側の第３端子にオフ動作器１０００のオフ電流信号Ｚ６が入力されている。
【０１６４】
オフ動作器１０００のオフ電流信号Ｚ４は、少なくとも第１のパワー増幅器６１１が通電状態の高周波スイッチング動作を行っている場合に、同じ相の第２のパワー増幅器６１５の通電制御端子側から電流を流出させ、第２のパワー増幅器６１５を確実にオフ動作させる。また、第２のパワー増幅器６１５が通電状態になるときには、オフ電流信号Ｚ４は無信号状態（零電流）になり、第２のパワー増幅器６１５は通電制御端子側への入力電流に応動して通電制御される。同様に、オフ動作器１０００のオフ電流信号Ｚ５は、少なくとも第１のパワー増幅器６１２が通電状態の高周波スイッチング動作を行っている場合に、同じ相の第２のパワー増幅器６１６の通電制御端子側から電流を流出させ、第２のパワー増幅器６１６を確実にオフ動作させる。また、第２のパワー増幅器６１６が通電状態になるときには、オフ電流信号Ｚ５は無信号状態（零電流）になり、第２のパワー増幅器６１６は通電制御端子側への入力電流に応動して通電制御される。同様に、オフ動作器１０００のオフ電流信号Ｚ６は、少なくとも第１のパワー増幅器６１３が通電状態の高周波スイッチング動作を行っている場合に、同じ相の第２のパワー増幅器６１７の通電制御端子側から電流を流出させ、第２のパワー増幅器６１７を確実にオフ動作させる。また、第２のパワー増幅器６１７が通電状態になるときには、オフ電流信号Ｚ６は無信号状態（零電流）になり、第２のパワー増幅器６１７は通電制御端子側への入力電流に応動して通電制御される。
【０１６５】
図３４にオフ動作器１０００の具体的な構成を示す。オフ動作器１０００のコンパレータ１０１０は、切換作成器３４の出力信号Ｊａ１と所定電圧を比較し、その比較結果に応動して電界効果型トランジスタ１０１２をオン・オフさせる。その結果、オフ電流信号Ｚ４を出力し、第２のパワー増幅器６１５を確実にオフ動作させる。同様に、コンパレータ１０２０は、切換作成器３４の出力信号Ｊｂ１と所定電圧を比較し、その比較結果に応動して電界効果型トランジスタ１０２２をオン・オフさせる。その結果、オフ電流信号Ｚ５を出力し、第２のパワー増幅器６１６を確実にオフ動作させる。同様に、コンパレータ１０３０は、切換作成器３４の出力信号Ｊｃ１と所定電圧を比較し、その比較結果に応動して電界効果型トランジスタ１０３２をオン・オフさせる。その結果、オフ電流信号Ｚ６を出力し、第２のパワー増幅器６１７を確実にオフ動作させる。
【０１６６】
その他の構成及び動作は、前述の実施例３，実施例２もしくは実施例１と同様であり、詳細な説明を省略する。
本実施例では、通電状態にある第１のパワー増幅器が高周波スイッチング動作を行っている場合に、オフ動作器のオフ信号によって同じ相の第２のパワー増幅器をオフにしているので、駆動電圧が大振幅の高周波パルス電圧になっても、第２のパワー増幅器の不要な電流通電を防止することができる。特に、第２のパワー増幅器を電界効果型パワートランジスタを含んで構成している場合に、電界効果型パワートランジスタの特性ばらつきによってこのような不要電流が発生しやすく、オフ動作器によって完全にオフする必要がある。
【０１６７】
前述の構成では、第１のパワー増幅器のみを高周波スイッチング動作させるようにしたが、そのような場合に限定されず、第１のパワー増幅器と第２のパワー増幅器を高周波スイッチング動作させるようにしても良い。また、第１の増幅電流信号が零になって第１のパワー増幅器がオフ状態になる期間に、オフ動作器の新たなオフ信号によって第１のパワー増幅器を強制的にオフ動作させるようにしても良い。
また、本実施例でも、前述の実施例と同様な各種の利点を得ることができる。
【０１６８】
このように、本発明のディスク装置では、騒音や振動や電力損失をそれぞれもしくは同時に大幅に低減でき、高性能なＤＶＤ装置やＣＤ装置やＨＤＤ装置やＦＤＤ装置などを構成できる。たとえば、ディスク振動が小さいことから、ディスクからの再生信号のジッタが大幅に小さくなり、再生誤り率が小さくなる。ディスクへの記録においては、記録場所の変動が大幅に小さくなる。また、ディスクの騒音が小さいことから、ディスクから再生した音声・映像信号の鑑賞において騒音妨害を生じない。また、電力損失が小さいことから、ディスク装置の省電力化がはかれ、ディスクの温度上昇も小さくなる。また、熱に弱い記録可能ディスクを使用して、記録可能ディスクの再生または記録を安定に行うことができる。このように、本発明のディスク装置は、ディスクの使い方を大幅に広げるものである。なかでも、本発明に基づいて、ＤＶＤ装置やＨＤＤ装置などのようなディスク装置を構成した場合には、高品位の音声・映像信号を高密度に記録されたディスクを騒音妨害なく安定に再生鑑賞すること、または／および、高品位の音声・映像信号をディスクに高密度に記録すること、などが容易になり、高性能・高品位なディスク装置を実現できる。
【０１６９】
ＣＬＶ（Constant Line Velocity)動作もしくはＺＣＬＶ(Zone Constant Line Velocity)動作を行い、ヘッドの半径位置に応動して連続的もしくはステップ的にディスクの回転速度を変化させることにより、ディスクからの再生信号のビットレートを一定もしくは略一定にできる。また、記録ディスクの場合には、ヘッドの半径位置に応動して連続的もしくはステップ的にディスクの回転速度を変化させることにより、ディスク上への記録密度を一定もしくは略一定にできる。また、検索などで再生位置を変える場合には、ディスク振動や騒音や消費電力が小さいので、ディスクの回転移動速度を短時間に加速・減速することが可能になり、ディスク装置の検索時間を大幅に短縮できる利点もある。なお、ディスクの回転数を一定に制御することも可能である。
【０１７０】
前述の各実施例の具体的な構成については、各種の変形が可能である。たとえば、分配作成器３６は前述の構成に限定されるものではない。図３５に他の構成の分配作成器１１３６を示す。これについて説明する。分配作成器１１３６は、第１の分配器１１３７と第２の分配器１１３８を含んで構成されている。第１の分配器１１３７は、切換作成器３４の３相の切換電流信号Ｄ１，Ｄ２，Ｄ３に応動して電流供給器３０の第１の供給電流信号Ｃ１を分配し、滑らかに変化する３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３を作り出す。第２の分配器１１３８は、切換作成器３４の３相の切換電流信号Ｄ１，Ｄ２，Ｄ３に応動して電流供給器３０の第２の供給電流信号Ｃ２を分配し、滑らかに変化する３相の第２の分配電流信号Ｇ１，Ｇ２，Ｇ３を作り出す。
【０１７１】
第１の分配器１１３７は、３個の第１の入力トランジスタ１２０１，１２０２，１２０３と３個の第１の分配トランジスタ１２０５，１２０６，１２０７によって構成されている。それぞれの第１の入力トランジスタ１２０１，１２０２，１２０３の通電制御端子と電流路端子対の信号入力端子は、切換作成器３４の３相の切換電流信号Ｄ１，Ｄ２，Ｄ３がそれぞれ供給される電流流入流出端子側に接続されている。第１の入力トランジスタ１２０１，１２０２，１２０３の電流路端子対の信号出力端子は共通接続されている。第１の分配トランジスタ１２０５，１２０６，１２０７の電流信号入力端子側は共通接続され、共通接続端子側に電流供給器３０の第１の供給電流信号Ｃ１が入力される。第１の分配トランジスタ１２０５，１２０６，１２０７は、それぞれの通電制御端子側を３相の切換電流信号Ｄ１，Ｄ２，Ｄ３がそれぞれ供給される電流流入流出端子側に接続されている。これにより、３個の第１の分配トランジスタ１２０５，１２０６，１２０７は、その電流信号出力端子側から３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３を出力する。
【０１７２】
第１の入力トランジスタ１２０１，１２０２，１２０３と第１の分配トランジスタ１２０５，１２０６，１２０７は同じ型のトランジスタを使用している。ここでは、第１の入力トランジスタ１２０１，１２０２，１２０３と第１の分配トランジスタ１２０５，１２０６，１２０７にＰＮＰ型バイポーラトランジスタを使用している。第１の入力トランジスタの通電制御端子はベース端子，電流路端子対の信号入力端子はコレクタ端子，電流路端子対の信号出力端子はエミッタ端子にしている。第１の分配トランジスタの通電制御端子はベース端子，電流信号入力端子はエミッタ端子，電流信号出力端子はコレクタ端子にしている。
【０１７３】
第２の分配器１１３８は、３個の第２の入力トランジスタ１２１１，１２１２，１２１３と３個の第２の分配トランジスタ１２１５，１２１６，１２１７によって構成されている。それぞれの第２の入力トランジスタ１２１１，１２１２，１２１３の通電制御端子と電流路端子対の信号入力端子は、切換作成器３４の３相の切換電流信号Ｄ１，Ｄ２，Ｄ３がそれぞれ供給される電流流入流出端子側に接続されている。第２の入力トランジスタ１２１１，１２１２，１２１３の電流路端子対の信号出力端子は共通接続されている。第２の分配トランジスタ１２１５，１２１６，１２１７の電流信号入力端子側は共通接続され、共通接続端子側に電流供給器３０の第２の供給電流信号Ｃ２が入力される。第２の分配トランジスタ１２１５，１２１６，１２１７は、それぞれの通電制御端子側を３相の切換電流信号Ｄ１，Ｄ２，Ｄ３がそれぞれ供給される電流流入流出端子側に接続されている。これにより、３個の第２の分配トランジスタ１２１５，１２１６，１２１７は、その電流信号出力端子側から３相の第２の分配電流信号Ｇ１，Ｇ２，Ｇ３を出力する。また、第２の入力トランジスタ１２１１，１２１２，１２１３と第２の分配トランジスタ１２１５，１２１６，１２１７は同じ型のトランジスタを使用している。
【０１７４】
さらに、第１の入力トランジスタ１２０１，１２０２，１２０３のトランジスタの型を第２の入力トランジスタ１２１１，１２１２，１２１３のトランジスタの型とは極性が異なるようにしている。ここでは、第２の入力トランジスタ１２１１，１２１２，１２１３と第２の分配トランジスタ１２１５，１２１６，１２１７にＮＰＮ型バイポーラトランジスタを使用している。第２の入力トランジスタの通電制御端子はベース端子，電流路端子対の信号入力端子はコレクタ端子，電流路端子対の信号出力端子はエミッタ端子にしている。第２の分配トランジスタの通電制御端子はベース端子，電流信号入力端子はエミッタ端子，電流信号出力端子はコレクタ端子にしている。さらに、基準電圧源１２２０，トランジスタ１２２１，１２２２は所定電圧供給部を構成し、第１の入力トランジスタ１２０１，１２０２，１２０３の共通接続端に第１の直流電圧を供給し、第２の入力トランジスタ１２１１，１２１２，１２１３の共通接続端に第２の直流電圧を供給している。
【０１７５】
これにより、切換電流信号Ｄ１が負極側電流の時には、第１の入力トランジスタ１２０１に電流を通電し、第２の入力トランジスタ１２１１には電流が流れない。また、切換電流信号Ｄ１が正極側電流の時には、第２の入力トランジスタ１２１１に電流を通電し、第１の入力トランジスタ１２０１には電流が流れない。すなわち、切換電流信号Ｄ１の極性に応じて第１の入力トランジスタ１２０１と第２の入力トランジスタ１２１１に相補的に滑らかな電流を供給し、第１の入力トランジスタ１２０１と第２の入力トランジスタ１２１１に同時に電流が流れることはない。同様に、切換電流信号Ｄ２が負極側電流の時に第１の入力トランジスタ１２０２に電流を通電し、正極側電流の時に第２の入力トランジスタ１２１２に電流を通電する。同様に、切換電流信号Ｄ３が負極側電流の時に第１の入力トランジスタ１２０３に電流を通電し、正極側電流の時に第２の入力トランジスタ１２１３に電流を通電する。
【０１７６】
第１の分配器１１３７の第１の分配トランジスタ１２０５，１２０６，１２０７は、第１の入力トランジスタ１２０１，１２０２，１２０３に流れる３相電流に応動して、第１の供給電流信号Ｃ１をそれぞれの電流信号出力端子側に分配し、３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３を作り出す。従って、３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３は３相の切換電流信号Ｄ１，Ｄ２，Ｄ３の負極側電流に応動して滑らかに変化し、分配電流信号Ｅ１，Ｅ２，Ｅ３の合成値は第１の供給電流信号Ｃ１に等しくなる。同様に、第２の分配器１１３８の第２の分配トランジスタ１２１５，１２１６，１２１７は、第２の入力トランジスタ１２１１，１２１２，１２１３に流れる３相電流に応動して、第２の供給電流信号Ｃ２をそれぞれの電流信号出力端子側に分配し、３相の第２の分配電流信号Ｇ１，Ｇ２，Ｇ３を作り出す。従って、３相の第２の分配電流信号Ｇ１，Ｇ２，Ｇ３は３相の切換電流信号Ｄ１，Ｄ２，Ｄ３の正極側電流に応動して滑らかに変化し、分配電流信号Ｇ１，Ｇ２，Ｇ３の合成値は第２の供給電流信号Ｃ２に等しくなる。３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３や３相の第２の分配電流信号Ｇ１，Ｇ２，Ｇ３の波形は、図１０に示したものと同様になる。これらの電流信号は、立ち上がり傾斜部分および立ち下がり傾斜部分において滑らかに変化する。
【０１７７】
集積回路化において、周知の半導体プロセスによる各種の１チップ集積回路技術が使用可能である。たとえば、二重拡散ＭＯＳ型電界効果トランジスタやＣＭＯＳ型電界効果トランジスタやバイポーラトランジスタを単独種類もしくは複数種類使用できる各種の１チップ集積回路技術がある。集積回路のサブストレートを直流電源の負極端子側の電位（アース電位）に接続して使用し、接合分離技術により高密度の集積回路化が可能である。しかし、誘電分離技術を使用してトランジスタや抵抗を１チップに形成する集積回路技術を使用しても良い。なお、１チップ内の具体的なトランジスタ配置は、個々の集積回路設計によって異なるので、詳細な説明を省略する。
【０１７８】
パワー増幅器のパワーダイオードはパワートランジスタと一緒に集積回路内に形成することが可能であるが、必要に応じて、集積回路に外付けにしても良い。たとえば、パワートランジスタに並列にショットキー型のパワーダイオードを逆接続してもよい。また、第１の電流増幅器の第１の増幅部カレントミラー回路や第２の電流増幅器の第２の増幅部カレントミラー回路は、電流が大きくなると電流増幅率が大きくなるような非線形な電流増幅特性を有していても良い。
【０１７９】
スイッチング制御器は電流検出信号と変形指令信号（もしくは指令信号）の比較結果に応動してパワー増幅器のスイッチング動作を制御し、高精度な電流制御を実現した。しかし、本発明はこのような構成に限定されず、各種の変形が可能である。たとえば、スイッチング制御器が単一のスイッチング制御信号に応動して、第１のパワー増幅器と第２のパワー増幅器のうちの少なくとも１個のパワー増幅器をスイッチング動作させても良い。また、第１のパワー増幅器や第２のパワー増幅器の一方もしくは両方を複数相のスイッチング制御信号でスイッチング動作させるようにしても良い。なお、３個の第１のパワー増幅器のみを高周波スイッチング動作させる場合、３個の第２のパワー増幅器のみを高周波スイッチング動作させる場合、３個の第１のパワー増幅器と３個の第２のパワー増幅器の両方を高周波スイッチング動作させる場合、３個の第１のパワー増幅器の高周波スイッチング動作と３個の第２のパワー増幅器の高周波スイッチング動作を適時切り換えて動作させる場合、など、各種のスイッチング動作の行わせ方がある。また、電流検出器の挿入場所は、直流電源の正極端子側であっても良い。さらに、電流検出器は、直流電源の供給電流を直接に検出する方法に限定されるものではなく、公知の各種の方法が適用可能である。たとえば、電界効果型パワートランジスタの通電電流に応動する信号を得るようにしても良い。
【０１８０】
スイッチング動作ブロックは、直流電源の通電電流をパルス的にし、前記切換作成手段の出力信号もしくは移動体の移動動作もしくはパワー増幅器の電流路の切換動作に応動もしくは連動して、直流電源からコイルへの通電電流のピーク値を変化させた。前述の実施例では、電流検出器や指令変形器やスイッチング制御器を用いたが、具体的な構成には各種の変形が可能である。
また、補助供給器は補助電流信号を出力する構成に限定されるものではなく、パワー増幅器の通電制御端子側に補助電圧信号を供給するようにしても良い。補助供給器の補助信号によって、パワー増幅器の電界効果型パワートランジスタのオン抵抗を小さくし、電流路の滑らかな切換動作を阻害すること無しに、オン抵抗による電力損失を小さくできる。
【０１８１】
コイルに両方向の電流を供給する場合に限らず、片方向の電流を供給するように構成することも可能であり、両方向の電流供給と片方向の電流供給を適時切り換えるようにしても良い。
また、第１のパワー増幅器や第２のパワー増幅器は前述の実施例に示した構成に限定されず、実質的に本発明の主旨に添った動作を行うならば、各種の変形が可能である。前述の形態では、好ましい例として、電界効果型パワートランジスタを用いたパワー部カレントミラー回路を有するパワー増幅器を示したが、このような構成に限定されるものではない。たとえば、ＩＧＢＴトランジスタ(Insulated Gate bipolar Transistor)もしくはＣＯＭＦＥＴトランジスタ(Conductivity modulated Field Effect Transistor)は非線形な電圧増幅特性を有する複合パワートランジスタであり、その増幅特性のばらつきが大きいことからオン・オフのスイッチング素子として利用されている。しかし、ＩＧＢＴトランジスタは入力側に電界効果型トランジスタを有する複合電界効果型パワートランジスタであることから、ＩＧＢＴトランジスタを用いた電界効果型パワー部カレントミラー回路を構成することができ、ＩＧＢＴトランジスタを用いて電流増幅特性を有するパワー増幅器を構成することが可能になる。
【０１８２】
このようなパワー増幅器の通電制御端子側に、少なくとも立ち上がり傾斜部分および／または立ち下がり傾斜部分において滑らかに変化する電流信号を供給することによりによって、滑らかに電流路を切り換えることが可能になる。これにより、複合電界効果型パワートランジスタは多くの欠点（オン電圧が大きい，増幅利得ばらつきが大きい）を有しているけれども、複合電界効果型パワートランジスタを含んだパワー増幅器を用いて、本発明に示した各種の効果を得ることも可能になる。従って、本発明の電界効果型パワートランジスタには、ＩＧＢＴトランジスタもしくは電界効果型トランジスタを入力側に有する複合電界効果型トランジスタも含んでいる。図３６にＩＧＢＴトランジスタのような入力側に電界効果型トランジスタを有する複合電界効果型パワートランジスタ１９１０を用いたパワー増幅器１９００の構成例を示す。
【０１８３】
この例では、パワー増幅器１９００を第１のパワー増幅器６１１に使用したものである。複合電界効果型トランジスタ１９１０と電界効果型トランジスタ１９１１との接続により、等価的に電界効果型パワー部カレントミラー回路を構成している。これにより、パワー増幅器１９００の通電制御端子側への入力電流を電流増幅して、複合電界効果型トランジスタ１９１０の通電電流路に駆動電流を出力する。パワーダイオード１９１０ｄは、複合電界効果型トランジスタ１９１０の通電電流路に並列に逆接続されている。このパワーダイオード１９１０ｄは、複合電界効果型トランジスタ１９１０の寄生ダイオードであっても良い。また、フルオン時の複合電界効果型トランジスタ１９１０は、所要電圧のバイアス値を含んだフルオン動作を行っている。なお、抵抗１９１２または／および１９１３は零であっても良い。
【０１８４】
図３７にＩＧＢＴトランジスタのような入力側に電界効果型トランジスタを有する複合電界効果型パワートランジスタ１９６０を用いたパワー増幅器１９５０の別の構成例を示す。複合電界効果型トランジスタ１９６０と電界効果型トランジスタ１９６１との接続により、等価的に電界効果型パワー部カレントミラー回路を構成している。これにより、パワー増幅器１９５０の通電制御端子側への入力電流を電流増幅して、複合電界効果型トランジスタ１９６０の通電電流路に駆動電流を出力する。パワーダイオード１９６０ｄは、複合電界効果型トランジスタ１９６０の通電電流路に並列に逆接続されている。このパワーダイオード１９６０ｄは、複合電界効果型トランジスタ１９６０の寄生ダイオードであっても良い。なお、抵抗１９６２または／および１９６３は零であっても良い。
また、前述の実施例に示した直流電源５０は、直流電圧や直流電流を供給できるものであれば、各種の構成が可能である。たとえば、電池電源やＳＷレギュレータ電源やＡＣラインの交流電圧をダイオード整流した電源等が使用される。
【０１８５】
本発明のディスク装置に用いたモータは、他の各種の装置の駆動用モータとしても使用可能であり、そのモータ構成には各種の変形が可能である。たとえば、各相のコイルは複数個の部分コイルを直列もしくは並列に接続して構成しても良い。３相のコイルはスター結線に限らず、デルタ結線であってもよい。また、一般に、多相のコイルを用いた構成が可能である。また、移動体の界磁部は図示のものに限定されるものではない。一般に、界磁部は多極構成が可能である。また、移動体の移動動作に伴って変化する磁束をコイルに供給する界磁部は容易に使用可能であり、公知の各種の構成が可能である。さらに、本発明のモータは、移動体もしくは界磁部の構成に限定されるものではなく、一般に、複数相のコイルに滑らかな駆動電流を供給するモータを構成できる。
【０１８６】
本発明に基づいて各種のモータが構成できる。たとえば、ブラシレスモータや永久磁石界磁型ステッピングモータやレラクタンス型ステッピングモータやハイブリッド型ステッピングモータやその他の各種のモータが構成可能であり、本発明に含まれることは言うまでもない。また、本発明のモータを用いて、各種のモータ応用機器が構成可能である。さらに、移動体は回転移動に限らず、直進移動しても良い。また、スイッチング制御器や電流検出器や分配作成器や第１の電流増幅器や第２の電流増幅器などは前述の構成に限定されるものではない。また、スイッチング制御器の機能やその他の所要の機能のすべてもしくは一部を、マイクロプロセッサによってディジタル的に実行しても良い。
その他、本発明の主旨を変えずして種々の変形が可能であり、本発明に含まれることはいうまでもない。
【０１８７】
【発明の効果】
本発明のモータを用いたディスク装置、および、モータでは、パワー増幅器をディスクの回転速度に応動して高周波スイッチング動作させながらも、電流路の切換動作を滑らかにし、滑らかな駆動電流によって円滑な駆動力を得ている。これにより、騒音と振動と消費電力を同時に小さくしたディスク装置、および、モータの実現を可能にした。
【図面の簡単な説明】
【図１】本発明の実施例１における全体構成を示す図である。
【図２】実施例１における切換作成器３４の回路図である。
【図３】実施例１における電流供給器３０の回路図である。
【図４】実施例１における分配作成器３６の構成を示す図である。
【図５】実施例１における第１の電流増幅器４１，４２，４３の回路図である。
【図６】実施例１における第２の電流増幅器４５，４６，４７と高電圧出力器５１の回路図である。
【図７】実施例１における指令変形器２３の構成を示す図である。
【図８】実施例１におけるスイッチング制御器２２と電流検出器２１の回路図である。
【図９】実施例１における集積回路の一部の断面図である。
【図１０】実施例１における切換信号と第１の分配電流信号と第２の分配電流信号と第１の増幅電流信号と第２の増幅電流信号の信号波形を示す図である。
【図１１】実施例１の指令変形器２３の動作を説明するための信号波形を示す図である。
【図１２】本発明の実施例におけるパワー増幅器の別の構成を示す図である。
【図１３】本発明の実施例におけるパワー増幅器の別の構成を示す図である。
【図１４】本発明の実施例におけるスイッチングパルス回路の別の構成を示す図である。
【図１５】本発明の実施例２における全体構成を示す図である。
【図１６】実施例２における補助供給器５００の回路図である。
【図１７】実施例２における補助切換作成部５１０の回路図である。
【図１８】実施例２における補助切換作成部５１０の信号波形を示す図である。
【図１９】実施例２における第１の補助電流信号と第２の補助電流信号と第１の増幅電流信号と第２の増幅電流信号と第１の合成電流信号と第２の合成電流信号の信号波形を示す図である。
【図２０】本発明の実施例３における全体構成を示す図である。
【図２１】実施例３におけるパワー増幅器の回路図である。
【図２２】本発明の実施例におけるパワー増幅器の別の構成を示す図である。
【図２３】本発明の実施例４における全体構成を示す図である。
【図２４】実施例４におけるスイッチング制御器７００の回路図である。
【図２５】実施例４におけるスイッチングパルス回路３４０の信号波形の一例を示す図である。
【図２６】実施例４におけるスイッチングパルス回路３４０の信号波形の別の例を示す図である。
【図２７】本発明の実施例５における全体構成を示す図である。
【図２８】実施例５におけるスイッチング制御器８００の回路図である。
【図２９】実施例５における補助供給器８１０の回路図である。
【図３０】実施例５における第２の電流増幅器８４５，８４６，８４７の回路図である。
【図３１】実施例５における第２のパワー増幅器の回路図である。
【図３２】本発明の実施例における第２のパワー増幅器の別の構成を示す図である。
【図３３】本発明の実施例６における全体構成を示す図である。
【図３４】実施例６におけるオフ動作器１０００の回路図である。
【図３５】本発明の実施例における分配作成器の別の構成を示す図である。
【図３６】本発明の実施例におけるパワー増幅器の別の構成を示す図である。
【図３７】本発明の実施例におけるパワー増幅器の別の構成を示す図である。
【図３８】本発明のディスク装置の再生動作および記録動作を説明するための図である。
【図３９】本発明の実施例における指令器２０の構成を示す図である。
【図４０】従来のモータの構成を示す図である。
【符号の説明】
１ 移動体
１ｂ ディスク
１ｃ 再生ヘッド
１ｄ 情報処理器
２，３，４ コイル
１１，１２，１３，６１１，６１２，６１３ 第１のパワー増幅器
１５，１６，１７，６１５，６１６，６１７，８１５，８１６，８１７ 第２のパワー増幅器
２０ 指令器
２１ 電流検出器
２２，７００，８００ スイッチング制御器
２３ 指令変形器
３０ 電流供給器
３４ 切換作成器
３６，１０３６ 分配作成器
３７，１０３７ 第１の分配器
３８，１０３８ 第２の分配器
４１，４２，４３ 第１の電流増幅器
４５，４６，４７，８４５，８４６，８４７ 第２の電流増幅器
５０ 直流電源
５１ 高電圧出力器
８１，８２，８３ 第１の合成器
８５，８６，８７ 第２の合成器
５００，８１０ 補助供給器
１０００ オフ動作器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a disk device that performs signal reproduction and signal recording on a rotating disk, and a motor that is suitable for use in a disk device or the like.
[0002]
[Prior art]
A disk device such as an optical disk device (DVD device, CD device, etc.) or a magnetic disk device (HDD device, FDD device, etc.) includes a motor that electronically switches a current path using a plurality of transistors. ing.
FIG. 40 shows a conventional motor used in a disk device or the like, and its operation will be briefly described. The rotor 2011 has a field portion made of a permanent magnet, and the position detector 2041 generates two sets of three-phase voltage signals K1, K2, K3 and K4, K5, K6 in response to the rotation of the rotor 2011. The first distributor 2042 generates three-phase lower energization control signals L1, L2, and L3 in response to the voltage signals K1, K2, and K3, and supplies them to the bases of the lower NPN power transistors 2021, 2022, and 2023. , NPN type power transistors 2021, 2022, and 2023 are energized.
[0003]
The second distributor 2043 generates three-phase upper energization control signals M1, M2 and M3 in response to the voltage signals K4, K5 and K6, and supplies them to the bases of the upper PNP type power transistors 2025, 2026 and 2027. The energization of the type power transistors 2025, 2026, 2027 is controlled. Accordingly, a three-phase driving voltage is supplied to the three-phase coils 2012, 2013, and 2014.
[0004]
[Problems to be solved by the invention]
The above conventional configuration has the following various problems.
First, in the conventional configuration, the NPN type power transistors 2021, 2022, and 2023 and the PNP type power transistors 2025, 2026, and 2027 control the voltage between the emitter and the collector in an analog manner, and are necessary for the coils 2012, 2013, and 2014. A drive current with a large amplitude is supplied. The residual voltage of each power transistor is large, and a large power loss occurs due to the product of this residual voltage and the energization current of the power transistor. In particular, since the drive current to the coil is large, the power loss is remarkably large. Therefore, the power efficiency of the disk device and the motor is extremely poor.
[0005]
In order to reduce costs, it is effective to combine transistors and resistors into a one-chip integrated circuit (IC). However, power transistors have large power loss and heat generation, making it difficult to make an integrated circuit. In particular, since the drive current to the coil is large, there is a high possibility that the integrated circuit will be thermally destroyed by the heat generated by the power transistor. Moreover, when a heat sink was attached to prevent thermal destruction, the increase in cost and volume was large.
In recent disk devices, there has been a strong demand for reducing vibration and noise of the disk in order to reproduce and record a high-density disk. However, in the conventional configuration, a spike voltage is generated in the coil with abrupt switching of the power transistor, causing a pulsation of the drive current, and the pulsation of the generated driving force thereby increases the vibration and noise of the disk.
[0006]
In optical disk devices such as DVD-ROM and CD-ROM, and magnetic disk devices such as HDD and FDD, it is particularly desired to reduce vibration, noise, and heat generation. In a disk device that reproduces an information signal from an optical disk or magnetic disk on which a high-quality audio / video signal is digitally recorded, the vibration generated from the reproduction mechanism causes jitter in the disk rotation speed, resulting in a bit error in the digital reproduction signal. There is a problem of increasing it. When the noise of the reproduction mechanism is large, there is a problem that the viewing of the audio / video reproduction signal (for example, the viewing of a reproduced movie) is disturbed. Also, since recordable discs are vulnerable to heat, it is necessary to lower the disc temperature during recording or reproduction of the recordable disc, and the heat generation and power consumption of the disc device must be minimized.
Solving the above various problems has been a problem in this type of disk device and motor.
An object of the present invention is to provide a disk device and a motor that solve the above-mentioned problems respectively or simultaneously.
[0007]
[Means for Solving the Problems]
  In the configuration of the disk device of the present invention,
  A head means for reproducing a signal from a disk;
  Information processing means for processing the output signal of the head means and outputting a reproduction information signal;
  A rotor mounted with a field portion for directly rotating the disk and generating a magnetic flux of a plurality of poles;
  Three-phaseCoils,
  Voltage supply means for supplying a DC voltage;
  One output terminal side of the voltage supply means;The three phasesEach including a first power transistor that forms a current path to one of the coils3First power amplification means,
  The other output terminal side of the voltage supply means;The three phasesEach including a second power transistor forming a current path to one of the coils3Second power amplification means,
  Switching creation means for creating a switching signal;
  3 aboveFirst distribution control means for controlling the operation of the first power amplification means;
  3 aboveSecond distribution control means for controlling the operation of the second power amplification means;
  Command means for outputting a command signal responsive to the rotational speed of the disk;
  3And a switching operation means for causing at least one of the first power transistor and the three second power transistors to perform a high-frequency switching operation in response to an output signal of the command means. A device,
  Each of the first distribution control means is an electrical angle.120 degreesA first having a larger angular width than3 phaseProducing a signal of the first3 phaseIn response to the signal of3 aboveComprising means for controlling the operation of the first power amplification means,
  Each of the second distribution control means is an electrical angle.120 degreesA second having a larger angular width than3 phaseProducing a second signal of the second3 phaseIn response to the signal of3 aboveComprising means for controlling the operation of the second power amplification means,
  The switching operation means is supplied from the voltage supply means.The three phasesResponded to the pulsed current supplied to the coilPulse-likeCurrent detection means for obtaining a current detection signal; andA current detection signal is compared with a signal based on the command signal of the command means, and the three first power amplifying means are turned off simultaneously in response to the pulse signal of the comparison result.Switching control means.
[0008]
  By configuring in this way, the first power amplification meansAnd / orSecond power amplification meansdiskRotational speedEvery timeIn response, high-frequency switching operation was performed to significantly reduce the power loss in the power amplification means, and the power consumption of the disk device was significantly reduced.
[0009]
  Also in electrical angle120 degreesA first having a larger angular width than3 phaseIn response to the signal of3Controlling the operation of the first power amplifying means in electrical angle120 degreesA second having a larger angular width than3 phaseIn response to the signal of3Controlling the operation of the second power amplification means of the current detection meansCurrent detection signalAnd a signal based on the command signal of the command meansWhenIn response to the comparison result3First power amplification meansThe pulseBy turning off3 phaseSmooth switching of the current path to the coil.
[0010]
  This generates field magnetic fluxField partThe disk directly rotated by the rotor attached with the disk has greatly reduced the vibration, and the reproduction error of the information signal from the disk is greatly reduced.
[0011]
  In addition, the disk noise generated by disk vibration is reduced.It was.Significantly reduced acoustic interference when viewing playback signals from discs.
[0012]
  Further, since the power consumption for rotationally driving the disk is greatly reduced and the temperature rise of the disk and the head means is reduced, the signal reproduction of the disk becomes stable.That is, it is possible to realize a high-performance disk device that has low noise, vibration, and power consumption and performs stable signal reproduction.
[0013]
  These and other configurations and operations will be described in detail in the embodiments of the present invention.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Several preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[0022]
Example 1
FIGS. 1 to 9 show a disk device including a motor according to a first embodiment of the present invention and a motor. FIG. 1 shows the overall configuration. The moving body 1 is, for example, a rotor to which a permanent magnet field part that generates a multi-pole field magnetic flux by a magnetic flux generated by a permanent magnet is attached. Here, the field part of the moving body 1 is shown as a permanent magnet with two poles. In the modification, it may be multipole or may be constituted by a large number of magnetic pole pieces. The three-phase coils 2, 3, and 4 are disposed in a stator that is a fixed body, and are electrically shifted by 120 degrees with respect to the relative relationship with the moving body 1. The three-phase coils 2, 3, 4 generate three-phase magnetic fluxes by the three-phase drive currents I 1, I 2, I 3, generate driving force by interaction with the field part of the moving body 1, and Give driving force. The disk 1b is integrally fixed and attached to the rotor which is the moving body 1, and is directly rotated by the moving body 1.
[0023]
A digital information signal (for example, a high-quality audio / video signal) is recorded on the disk 1b, and a signal is reproduced from the disk 1b by a head 1c constituted by an optical head or a magnetic head. The information processor 1d processes an output signal from the head 1c and outputs a reproduction information signal (for example, a high-quality audio / video signal).
Alternatively, a digital information signal can be recorded on the disk 1b, and the signal is recorded on the disk 1b by a head 1c constituted by an optical head or a magnetic head. The information processor 1d supplies a recording signal obtained by performing signal processing on the input recording information signal (for example, a high-quality audio / video signal) to the head 1c, and the head 1c records the signal on the disk 1b.
[0024]
FIG. 38A shows an example of a disk device that performs a signal reproduction operation. The disk 1b is directly fixed to the rotating shaft 1a of the moving body 1, and is directly driven to rotate integrally with the moving body 1 as a rotor. Digital information signals are recorded on the disk 1b with high density. The head 1c reproduces the information signal on the rotating disk 1b and outputs a reproduction signal Pf. The information processor 1d digitally processes the reproduction signal Pf from the head 1c and outputs a reproduction information signal Pg. The information processor 1d obtains position information corresponding to the reproduction radius position of the head 1c from the reproduction signal Pf of the disk 1b, and outputs a head position information signal Pt. Here, illustration of a fixed body and a coil is omitted.
[0025]
FIG. 38B shows an example of a disk device that performs a signal recording operation. The disk 1b is directly fixed to the rotating shaft 1a of the moving body 1, and is directly driven to rotate integrally with the moving body 1 as a rotor. The disc 1b is a recordable disc and can record digital information signals at high density. The information processor 1d digitally processes the input recording information signal Rg and outputs a recording signal Rf to the head 1c. The head 1c records the recording signal Rf with high density on the rotating disk 1b, and forms a new information signal on the disk 1b. Further, the disk device performs a reproduction operation intermittently or continuously, and the information processor 1d obtains a head position information signal Pt corresponding to the reproduction radius position of the head 1c from the reproduction signal of the disk 1b. A recordable disc such as a DVD-RAM, DVD-R, CD-R, or CD-RW has a wobble signal in advance by meandering recording tracks. This wobble signal is reproduced during the recording operation to obtain a head position information signal including the radial position of the head.
[0026]
As the head 1c, a read-only head, a recording / playback head, or a recording-only head is used depending on the situation. That is, a read-only head is used in a read-only disk device, and a recording / playback head or a record-only head is used in a recording / playback disk device.
[0027]
The DC power supply 50, which is the voltage supply unit in FIG. 1, has its negative terminal side (−) grounded and supplies the required DC voltage Vcc and DC current to the positive terminal side (+). The current outlet terminal sides of the three first power amplifiers 11, 12, and 13 are commonly connected to the negative electrode terminal side of the DC power supply 50 via the current detector 21. The first power amplifier 11 includes a first NMOS power transistor 61 and a first power diode 61 d that is reversely connected in parallel to the first NMOS power transistor 61. Here, the NMOS transistor means a field effect transistor having an N channel MOS structure. The current outflow terminal side of the first NMOS power transistor 61 is connected to the negative terminal side of the DC power supply 50 via the current detector 21, and the current inflow terminal side is connected to the power supply terminal of the coil 2. The current inflow terminal side of the first power diode 61 d is connected to the current outflow terminal side of the first NMOS power transistor 61, and the current outflow terminal side is connected to the current inflow terminal side of the first NMOS power transistor 61. ing. The first power amplifier 11 forms a first field effect type power section current mirror circuit by the first NMOS type power transistor 61 and the NMOS type transistor 71 and amplifies the current signal input to the energization control terminal side. Output. Here, the field effect type power mirror current mirror circuit means a field effect type current mirror circuit using a field effect type power transistor.
[0028]
The cell area ratio of the first NMOS type power transistor 61 and the NMOS type transistor 71 is multiplied by 100, and the first power unit current mirror circuit in the case where the first NMOS type power transistor 61 is half-operated in the active region. The current amplification factor is set to 100 times. Here, there are three operation states of the field effect transistor: a full-on state, a half-on state, and an off-state. In the half-on state, the field effect transistor performs an amplification operation of the active region. In the full-on state and the half-on state, the field effect transistor is in an active state or an active state. The first NMOS type power transistor 61 is constituted by, for example, a field effect transistor having a double diffusion N channel MOS structure, and is directed from the current outflow terminal side of the first NMOS type power transistor 61 toward the current inflow terminal side. The parasitic diode element is reversely connected in an equivalent circuit. This parasitic diode element is used as the first power diode 61d.
[0029]
Similarly, the first power amplifier 12 includes a first NMOS power transistor 62 and a first power diode 62 d connected in reverse to the first NMOS power transistor 62 in parallel. The current outflow terminal side of the first NMOS power transistor 62 is connected to the negative terminal side of the DC power supply 50 via the current detector 21, and the current inflow terminal side is connected to the power supply terminal of the coil 3. The current inflow terminal side of the first power diode 62d is connected to the current outflow terminal side of the first NMOS type power transistor 62, and the current outflow terminal side is connected to the current inflow terminal side of the first NMOS type power transistor 62. ing. The first power amplifier 12 forms a first field effect type power section current mirror circuit by the first NMOS type power transistor 62 and the NMOS type transistor 72 and amplifies an input current signal to the energization control terminal side. Output (the cell area ratio of both NMOS power transistors is 100 times). The first NMOS type power transistor 62 is constituted by a field effect transistor having a double diffusion N channel MOS structure, for example, and the parasitic diode element of the first NMOS type power transistor 62 is used as the first power diode 62d. is doing.
[0030]
Similarly, the first power amplifier 13 includes a first NMOS power transistor 63 and a first power diode 63d that is reversely connected in parallel to the first NMOS power transistor 63. The current outflow terminal side of the first NMOS power transistor 63 is connected to the negative terminal side of the DC power supply 50 via the current detector 21, and the current inflow terminal side is connected to the power supply terminal of the coil 4. The current inflow terminal side of the first power diode 63d is connected to the current outflow terminal side of the first NMOS power transistor 63, and the current outflow terminal side is connected to the current inflow terminal side of the first NMOS power transistor 63. ing. The first power amplifier 13 forms a first field effect type power section current mirror circuit by the first NMOS type power transistor 63 and the NMOS type transistor 73, and amplifies the current signal input to the energization control terminal side. Output (the cell area ratio of both NMOS power transistors is 100 times). The first NMOS type power transistor 63 is constituted by, for example, a field effect transistor having a double diffused N-channel MOS structure, and the parasitic diode element of the first NMOS type power transistor 63 is used as the first power diode 63d. is doing.
[0031]
Each of the first power unit current mirror circuits of the first power amplifiers 11, 12, 13 amplifies and outputs an input current signal to each energization control terminal. The control pulse signals Y1, Y2, and Y3 of the switching controller 22 perform on-off control of the first NMOS power transistors 61, 62, and 63 of the first power amplifiers 11, 12, and 13 to perform a high-frequency switching operation. The first power amplifiers 11, 12, 13 supply power by switching the drive voltages V 1, V 2, V 3 to the power supply terminals of the coils 2, 3, 4 at a high frequency and drive them to the coils 2, 3, 4. The negative currents of the currents I1, I2, and I3 are supplied. This operation will be described later.
[0032]
The current inflow terminal sides of the three second power amplifiers 15, 16, and 17 are commonly connected to the positive electrode terminal side of the DC power supply 50. The second power amplifier 15 includes a second NMOS type power transistor 65 and a second power diode 65d reversely connected in parallel to the second NMOS type power transistor 65. The current inflow terminal side of the second NMOS power transistor 65 is connected to the positive terminal side of the DC power supply 50, and the current outflow terminal side is connected to the power supply terminal of the coil 2. The current inflow terminal side of the second power diode 65d is connected to the current outflow terminal side of the second NMOS type power transistor 65, and the current outflow terminal side is connected to the current inflow terminal side of the second NMOS type power transistor 65. ing. The second power amplifier 15 forms a second field effect type power section current mirror circuit by the second NMOS type power transistor 65 and the NMOS type transistor 75 and amplifies the current signal input to the energization control terminal side. Output. The current of the second power section current mirror circuit when the cell area ratio of the second NMOS type power transistor 65 and the NMOS type transistor 75 is multiplied by 100 and the second NMOS type power transistor 65 is operating in the active region. The amplification factor is 101 times. The second NMOS type power transistor 65 is constituted by, for example, a field effect transistor having a double diffusion type N channel MOS structure, and is directed from the current outflow terminal side of the second NMOS type power transistor 65 toward the current inflow terminal side. Thus, the parasitic diode elements are reversely connected in an equivalent circuit. This parasitic diode element is used as the second power diode 65d.
[0033]
Similarly, the second power amplifier 16 includes a second NMOS power transistor 66 and a second power diode 66d connected in reverse to the second NMOS power transistor 66 in parallel. The current inflow terminal side of the second NMOS type power transistor 66 is connected to the positive terminal side of the DC power supply 50, and the current outflow terminal side is connected to the power supply terminal of the coil 3. The current inflow terminal side of the second power diode 66d is connected to the current outflow terminal side of the second NMOS type power transistor 66, and the current outflow terminal side is connected to the current inflow terminal side of the second NMOS type power transistor 66. ing. The second power amplifier 16 forms a second field effect type power section current mirror circuit by the second NMOS type power transistor 66 and the NMOS type transistor 76, and amplifies the current signal input to the energization control terminal side. (Cell area ratio is 100 times). The second NMOS type power transistor 66 is constituted by a field effect transistor having a double diffused N-channel MOS structure, for example, and a parasitic diode element of the second NMOS type power transistor 66 is defined as a second power diode 66d. I am using it.
[0034]
Similarly, the second power amplifier 17 includes a second NMOS power transistor 67 and a second power diode 67 d connected in reverse to the second NMOS power transistor 67 in parallel. The current inflow terminal side of the second NMOS power transistor 67 is connected to the positive terminal side of the DC power supply 50, and the current outflow terminal side is connected to the power supply terminal of the coil 4. The current inflow terminal side of the second power diode 67d is connected to the current outflow terminal side of the second NMOS type power transistor 67, and the current outflow terminal side is connected to the current inflow terminal side of the second NMOS type power transistor 67. ing. The second power amplifier 17 forms a second field effect type power section current mirror circuit by the second NMOS type power transistor 67 and the NMOS type transistor 77, and amplifies the current signal input to the energization control terminal side. (Cell area ratio is 100 times). The second NMOS type power transistor 67 is constituted by, for example, a field effect transistor having a double diffusion type N channel MOS structure, and a parasitic diode element of the second NMOS type power transistor 67 is defined as a second power diode 67d. I am using it.
[0035]
The second power unit current mirror circuits of the second power amplifiers 15, 16 and 17 amplify and output the input current signals to the respective energization control terminals, respectively, and drive the coils 2, 3 and 4 to each other. The positive current of the currents I1, I2, and I3 is supplied. This operation will be described later.
Thus, the first power amplifiers 11, 12, 13 are connected in parallel between the negative terminal side and the positive terminal side of the DC power supply 50, and the coils 2, 3, 4 are connected from the negative terminal side of the DC power supply 50. The current path to is electronically switched. Similarly, the second power amplifiers 15, 16, and 17 are connected in parallel between the negative terminal side and the positive terminal side of the DC power supply 50, and are connected from the positive terminal side of the DC power supply 50 to the coils 2, 3, and 4. The current path is electronically switched.
[0036]
The command device 20 in FIG. 1 includes, for example, a speed control block that controls the rotational movement speed of the moving body 1 and the disk 1b to a predetermined value, and outputs a command signal Ad to the current supply device 30 and the command deformer 23. To do. FIG. 39 shows the configuration of the command device 20. The commander 20 includes a speed commander 20a and a speed controller 20b. The speed commander 20a outputs a speed command signal Sv based on the head position information signal Pt, and the speed command signal Sv changes stepwise or continuously corresponding to the radial position of the head 1c. The speed controller 20b detects the rotational movement speed of the moving body 1 and the disk 1b from the frequency or cycle of the switching signal Ja1 of the switching generator 34, and the command signal Ad that responds to the difference between the detected movement speed and the speed command signal Sv. Is output. The command signal Ad controls the drive current and drive voltage to the coils 2, 3 and 4 and changes the power supplied to the coil. As a result, the speed is controlled so that the rotational movement speed of the disk 1b matches the speed command signal Sv. The speed commander 20a and the speed controller 20b control the rotational speed of the disk 1b in inverse proportion or substantially inversely proportional to the radial position of the head 1c. That is, as the radial position of the head 1c increases, the rotational speed of the disk 1b is decreased. As a result, in the case of a reproduction disk device, the bit rate of the reproduction signal of the disk 1b becomes constant or substantially constant even if the radial position of the head 1c changes. In the case of a recording disk device, the recording density on the disk 1b is constant or substantially constant even if the radial position of the head 1c changes.
[0037]
The current supply 30 in FIG. 1 outputs a first supply current signal C1 and a second supply current signal C2 that respond to the command signal Ad. FIG. 3 shows a specific configuration of the current supplier 30. The voltage-current conversion circuit 151 outputs a converted current signal Bj that is proportional to the command signal Ad. The conversion current signal Bj of the voltage / current conversion circuit 151 is supplied to a current mirror circuit including transistors 171, 172 and 173 and resistors 174, 175 and 176, and two current signals proportional to the conversion current signal Bj are supplied to the transistors 172 and 173. Create on the collector side. The collector current of the transistor 172 is output via the current mirror circuit of the transistors 181 and 182. The collector current Bp1 of the transistor 182 and the first predetermined current Qq1 of the constant current source 183 are added and output as the first supply current signal C1. That is, C1 = Bp1 + Qq1. Further, the collector current Bp2 of the transistor 173 and the second predetermined current Qq2 of the constant current source 184 are added and output as a second supply current signal C2. That is, C2 = Bp2 + Qq2. As a result, the first supply current signal C1 and the second supply current signal C2 become current signals proportional to or substantially proportional to the command signal Ad. The first supply current signal C1 and the second supply current signal C2 include a predetermined bias current based on the current values Qq1 and Qq2 of the constant current sources 183 and 184. The current values Qq1 and Qq2 of the constant current sources 183 and 184 may be set as necessary and may be zero.
[0038]
The switching generator 34 in FIG. 1 outputs three-phase switching current signals D1, D2, and D3 that change smoothly. FIG. 2 shows a specific configuration of the switching generator 34. In this example, the switching generator 34 includes a position detection unit 100 and a switching signal unit 101.
The position detection unit 100 is configured to include position detection elements 111 and 112 including magnetoelectric conversion elements (for example, Hall elements) that detect magnetic flux generated by the moving body 1. The position detection elements 111 and 112 have a phase difference of 120 degrees electrically, and two-phase position detection signals Ja1 and Jb1, and Ja2 and Jb2 that change into a smooth sine wave as the moving body 1 moves. Is output. Here, Ja1 and Ja2 are in a reverse phase relationship (electrically 180 degree phase difference), and Jb1 and Jb2 are in a reverse phase relationship. In addition, the signal of a reverse phase is not counted in the new number of phases. The position detection signals Ja2 and Jb2 are combined by resistors 113 and 114 to produce a third phase position detection signal Jc1, and the position detection signals Ja1 and Jb1 are combined by resistors 115 and 116 to generate a third phase position detection signal Jc2. Create it. As a result, the position detection unit 100 obtains three-phase position detection signals Ja1, Jb1, and Jc1 (Ja2, Jb2, and Jc2) that have a phase difference of 120 degrees and change sinusoidally. A three-phase position detection signal may be created using three position detection elements.
[0039]
The switching signal unit 101 generates sinusoidal switching current signals D1, D2, and D3 that change smoothly in response to the three-phase position detection signals. The transistors 122 and 123 shunt the current of the constant current source 121 to the collector side in response to the voltage difference between the position detection signals Ja1 and Ja2 of the first phase. The collector current of the transistor 123 is doubled by the current mirror circuit of the transistors 124 and 125 and is output from the collector of the transistor 125. The collector current of the transistor 125 is compared with the current value of the constant current source 126, and the difference current between the two is output as the switching current signal D1 for the first phase. Therefore, the switching current signal D1 changes smoothly in response to the position detection signal Ja1, and the current flows out in the 180-degree section (positive current) in terms of electrical angle, and the current flows in the next 180-degree section ( Negative current). Similarly, the switching current signal D2 changes smoothly in response to the position detection signal Jb1, the current flows out in the 180 degree section (positive current) in electrical angle, and the current flows in the next 180 degree section. (Negative current). Similarly, the switching current signal D3 changes smoothly in response to the position detection signal Jc1, and current flows out in the 180 degree section (positive current) in electrical angle, and current flows in the next 180 degree section. (Negative current). As a result, the switching current signals D1, D2, and D3 become sinusoidal three-phase current signals having a predetermined phase difference. FIG. 10A shows the waveforms of the three-phase switching current signals D1, D2, and D3. Note that. The horizontal axis in FIG. 10 is the rotational movement position of the moving body 1.
[0040]
The distribution generator 36 shown in FIG. 1 includes a first distributor 37 and a second distributor 38. The first distributor 37 substantially distributes the first supply current signal C1 of the current supplier 30 in response to the three-phase switching current signals D1, D2 and D3 of the switching generator 34, and changes smoothly. The three-phase first distributed current signals E1, E2, and E3 are generated. The second distributor 38 substantially distributes the second supply current signal C2 of the current supplier 30 in response to the three-phase switching current signals D1, D2 and D3 of the switching generator 34, and changes smoothly. The three-phase second distributed current signals G1, G2 and G3 are generated.
FIG. 4 shows a specific configuration of the distribution generator 36. The first separation circuit 216 of the first distributor 37 outputs a first separation signal D1n corresponding to or responding to the negative side current of the switching current signal D1 of the switching generator 34. The first separation circuit 217 outputs a first separation signal D2n corresponding to or responding to the negative current of the switching current signal D2 of the switching generator 34. The first separation circuit 218 outputs a first separation signal D3n corresponding to or responding to the negative side current of the switching current signal D3 of the switching generator 34. Thereby, the first separation circuits 216, 217, and 218 of the first distributor 37 correspond to or respond to the negative side currents of the three-phase switching current signals D1, D2, and D3. D1n, D2n, D3n are obtained.
[0041]
The first multiplication circuit 211 of the first distributor 37 multiplies the first separation signal D1n of the first separation circuit 216 and the first feedback signal Eb of the first feedback circuit 215, and is proportional to the multiplication result. The first distributed current signal E1 is output. Similarly, the first multiplication circuit 212 of the first distributor 37 multiplies the first separation signal D2n of the first separation circuit 217 and the first feedback signal Eb of the first feedback circuit 215, and multiplies them. A first distribution current signal E2 proportional to the result is output. Similarly, the first multiplication circuit 213 of the first distributor 37 multiplies the first separation signal D3n of the first separation circuit 218 and the first feedback signal Eb of the first feedback circuit 215, and multiplies them. A first distribution current signal E3 proportional to the result is output.
[0042]
The first synthesis circuit 214 outputs a first synthesized signal Ea that is responsive to the added synthesized value of the three-phase first distributed current signals E1, E2, and E3. The first feedback circuit 215 obtains a first feedback signal Eb responsive to a difference signal between the first combined signal Ea of the first combining circuit 214 and the first supply current signal C1 of the current supplier 30. . As a result, the first multiplication circuits 211, 212, 213, the first synthesis circuit 214, and the first feedback circuit 215 form a feedback loop, and the first synthesis signal Ea corresponds to the first supply current signal C1. It is set to the value. The first combined signal Ea corresponds to the added value of the three-phase first distributed current signals E1, E2, and E3, and the three-phase first distributed current signals E1, E2, and E3 are respectively the three-phase first signals. It is proportional to the separation signals D1n, D2n, D3n. As a result, the three-phase first distributed current signals E1, E2, and E3 of the first distributor 37 are responsive to the negative-side currents of the three-phase switching current signals D1, D2, and D3 of the switching generator 34. The first supply current signal C1 of the current supplier 30 is a three-phase current signal substantially distributed. That is, the magnitude of the first distribution current signal E1, E2, E3 changes in proportion to the first supply current signal C1. FIG. 10B shows the waveforms of the three-phase first distribution current signals E1, E2, and E3. The first distributor 37 alternately distributes the first supply current signal C1 into one phase or two phases according to the rotational movement of the moving body 1 and electrically has a three-phase phase difference of 120 degrees. First distributed current signals E1, E2 and E3 are output. The first distribution current signals E1, E2, and E3 are positive currents (outflow direction currents).
[0043]
The second separation circuit 226 of the second distributor 38 outputs a second separation signal D1p that corresponds to or responds to the positive current of the switching current signal D1 of the switching generator 34. The second separation circuit 227 outputs a second separation signal D2p corresponding to or responding to the positive current of the switching current signal D2 of the switching generator 34. The second separation circuit 228 outputs a second separation signal D3p corresponding to or responding to the positive current of the switching current signal D3 of the switching generator 34. As a result, the second separation circuits 226, 227, and 228 of the second distributor 38 correspond to or respond to the positive currents of the three-phase switching current signals D1, D2, and D3. D1p, D2p, and D3p are obtained.
The second multiplication circuit 221 of the second distributor 38 multiplies the second separation signal D1p of the second separation circuit 226 and the second feedback signal Gb of the second feedback circuit 225, and is proportional to the multiplication result. The second distributed current signal G1 is output. Similarly, the second multiplication circuit 222 of the second distributor 38 multiplies the second separation signal D2p of the second separation circuit 227 and the second feedback signal Gb of the second feedback circuit 225, and multiplies them. A second distribution current signal G2 proportional to the result is output. Similarly, the second multiplication circuit 223 of the second distributor 38 multiplies the second separation signal D3p of the second separation circuit 228 and the second feedback signal Gb of the second feedback circuit 225, and multiplies them. A second distribution current signal G3 proportional to the result is output.
[0044]
The second synthesis circuit 224 outputs a second synthesized signal Ga that is responsive to the added synthesized value of the three-phase second distributed current signals G1, G2, and G3. The second feedback circuit 225 obtains a second feedback signal Gb responsive to a difference signal between the second combined signal Ga of the second combining circuit 224 and the second supply current signal C2 of the current supplier 30. . Thus, the second multiplication circuits 221, 222, 223, the second synthesis circuit 224, and the second feedback circuit 225 form a feedback loop, and the second synthesis signal Ga corresponds to the second supply current signal C2. It is set to the value. The second composite signal Ga corresponds to the added value of the three-phase second distribution current signals G1, G2, and G3, and the three-phase second distribution current signals G1, G2, and G3 are the three-phase second distribution signals, respectively. It is proportional to the separation signals D1p, D2p, D3p. As a result, the three-phase second distributed current signals G1, G2, and G3 of the second distributor 38 are responsive to the switching current signals D1, D2, and D3 of the switching generator 34 to generate the second current supply 30. The three-phase current signal is obtained by substantially distributing the supply current signal C2. That is, the magnitude of the second distribution current signal G1, G2, G3 changes in proportion to the second supply current signal C2. FIG. 10C shows the waveforms of the three-phase second distributed current signals G1, G2, and G3. The second distributor 38 alternately distributes the second supply current signal C2 into one phase or two phases in accordance with the rotational movement of the moving body 1, and has an electrical phase difference of 120 degrees. The second distributed current signals G1, G2 and G3 are output. Note that the second distribution current signals G1, G2, and G3 are actually negative currents (inflow direction currents).
[0045]
The first distribution current signal E1 and the second distribution current signal G1 have a phase difference of 180 degrees and change smoothly and complementarily (one of E1 and G1 is always zero). Similarly, the first distribution current signal E2 and the second distribution current signal G2 have a phase difference of 180 degrees and change smoothly and complementarily (one of E2 and G2 is always zero). Similarly, the first distribution current signal E3 and the second distribution current signal G3 have a phase difference of 180 degrees and change smoothly and complementarily (one of E3 and G3 is always zero).
The first distributed current signals E1, E2, and E3 of the first distributor 37 in FIG. 1 are input to the first current amplifiers 41, 42, and 43, respectively. The first current amplifiers 41, 42, and 43 respectively generate first amplified current signals F1, F2, and F3 by amplifying the first distributed current signals E1, E2, and E3 by a predetermined current.
[0046]
FIG. 5 shows a specific configuration of the first current amplifiers 41, 42, and 43. The first current amplifier 41 includes a first-stage current mirror circuit composed of transistors 231 and 232 and a first-amplifier current mirror circuit in which transistors 233 and 234 and current-stage circuits composed of resistors 235 and 236 are cascade-connected. is doing. The emitter areas of the transistors 231 and 232 are made equal, and the current amplification factor of the first-stage current mirror circuit is set to be 1. Further, the emitter area ratio of the transistors 233 and 234 is increased by 50 times and the resistance ratio of the resistors 236 and 235 is increased by 50 times, and the current mirror circuit in the next stage performs predetermined amplification of 50 times with a current amplification factor. Similarly, the first current amplifier 42 is configured by a first amplifying unit current mirror circuit including transistors 241, 242, 243, and 244 and resistors 245 and 246, and performs a predetermined amplification of 50 times with a current amplification factor. Similarly, the first current amplifier 43 includes a first amplifying part current mirror circuit including transistors 251, 252, 253, and 254 and resistors 255 and 256, and performs predetermined amplification of 50 times with a current amplification factor. Accordingly, the first current amplifiers 41, 42, and 43 amplify the three-phase first distributed current signals E1, E2, and E3 by 50 times, respectively, and the three-phase first amplified current signals F1, F2, and F3, respectively. F3 is output. FIG. 10D shows the waveforms of the three-phase first amplified current signals F1, F2, and F3.
[0047]
The second distributed current signals G1, G2, and G3 of the second distributor 38 in FIG. 1 are input to the second current amplifiers 45, 46, and 47, respectively. The second current amplifiers 45, 46, and 47 respectively amplify the second distributed current signals G1, G2, and G3 at a current amplification factor of a predetermined value to generate second amplified current signals H1, H2, and H3. They are supplied from the high potential point Vu of the high voltage output device 51 to the second power amplifiers 15, 16, 17. The high voltage output unit 51 generates a high potential point potential Vu higher than the positive terminal potential Vcc of the DC power supply 50 by charging and accumulating the boosting capacitor in response to the high frequency pulse signal. From the high potential point Vu of the high-voltage output device 51, the second amplified current signals H1, H2, and the second power-amplifier current signals H1, H2, H3 is supplied to prevent saturation of the output transistors of the second current amplifiers 45, 46, and 47, and the second NMOS power transistors 65, 66, and 67 are sufficiently energized.
[0048]
FIG. 6 shows a specific configuration of the second current amplifiers 45, 46 and 47 and the high voltage output device 51. The second current amplifier 45 is configured by a second amplifier current mirror circuit including transistors 261 and 262 and resistors 263 and 264. The emitter area ratio of the transistors 261 and 262 is 50 times, the resistance ratio of the resistors 264 and 263 is 50 times, and the second current amplifier 45 performs a predetermined amplification of 50 times with a current amplification factor. Similarly, the second current amplifier 46 is configured by a second amplifying unit current mirror circuit including transistors 271 and 272 and resistors 273 and 274, and performs amplification of 50 times with a current amplification factor. Similarly, the second current amplifier 47 is configured by a second amplifying unit current mirror circuit including transistors 281 and 282 and resistors 283 and 284, and performs amplification of 50 times with a current amplification factor. Thus, the second current amplifiers 45, 46, 47 amplify the three-phase second distributed current signals G1, G2, G3 by 50 times, respectively, and three-phase second amplified current signals H1, H2, H3 is output. FIG. 10E shows the waveforms of the three-phase second amplified current signals H1, H2, and H3.
[0049]
The high voltage output device 51 includes a pulse generation circuit 421 that outputs a high-frequency pulse signal Pa of about 100 kHz, a first boost capacitor 411, a second boost capacitor 412, and first diodes 425 to 428. A voltage limiting circuit and a second voltage limiting circuit composed of a diode 429 are included. The inverter circuit 422 changes digitally in response to the pulse signal Pa of the pulse generation circuit 421. When the inverter circuit 422 is “L” (the negative terminal side potential of the DC power supply 50), the first boosting capacitor 411 is charged via the diode 423. When the inverter circuit 422 changes to “H” (the positive terminal potential of the DC power supply 50), the charge accumulated in the first boost capacitor 411 is transferred to the second boost capacitor 412 via the diode 424. The second boost capacitor 412 is charged and stored. As a result, a high potential point potential Vu that is higher than the positive terminal potential Vcc of the DC power supply 50 is output to the terminal of the second boosting capacitor 412. The high potential point potential Vu is connected to the second current amplifiers 45, 46 and 47.
[0050]
Further, if the second boost capacitor 412 is continuously charged, the voltage Vu at the high potential point becomes very high, which may cause breakdown of the integrated circuit transistors and diodes. Therefore, a first voltage limiting circuit using diodes 425 to 428 is provided to limit the high potential point voltage Vu so as not to exceed a predetermined value. Note that the first voltage limiting circuit may be eliminated if there is no fear of breakdown voltage breakdown.
The second amplified current signals H1, H2, and H3 act to discharge the charge of the second boost capacitor 412. If a large current operation such as when the motor is started continues for a long time, the discharge amount of the second boost capacitor 412 increases, and the potential Vu at the output voltage point of the high voltage output device 51 may be significantly reduced. Therefore, a second voltage limiting circuit using a diode 429 is provided to limit the high potential point voltage Vu of the high voltage output device 51 so as not to become significantly smaller than the positive terminal side potential Vcc of the DC power supply 50. Note that the second voltage limiting circuit does not operate in the normal control state where the current level is small. Further, when the fluctuation of the potential Vu is small, the second voltage limiting circuit may be omitted.
[0051]
The command deformer 23 in FIG. 1 receives the command signal Ad of the command device 20 and outputs a deformation command signal Af that is changed in response to or in conjunction with the output signal of the switching generator 34. FIG. 7 shows a specific configuration of the command deformer 23. The absolute value circuit 361 outputs an absolute value signal Ma corresponding to the absolute value of the position detection signal Ja1 of the switching generator 34. The absolute value circuit 362 outputs an absolute value signal Mb corresponding to the absolute value of the position detection signal Jb1 of the switching generator 34. The absolute value circuit 363 outputs an absolute value signal Mc corresponding to the absolute value of the position detection signal Jc1 of the switching generator 34. The minimum value circuit 364 obtains a minimum value signal Mn that responds to the minimum value among the three-phase absolute value signals Ma, Mb, and Mc. The multiplication circuit 365 creates a multiplication command signal An that responds to the multiplication result of the command signal Ad and the minimum value signal Mn. As a result, the multiplication command signal An has an amplitude proportional to or approximately proportional to the command signal Ad, and becomes a harmonic component signal that changes in response to or in conjunction with the output signals Ja1, Jb1, Jc1 of the switching generator 34. The arithmetic circuit 366 synthesizes the command signal Ad and the multiplication command signal An by adding or subtracting them to obtain a deformation command signal Af. As a result, the deformation command signal Af has an amplitude proportional to or substantially proportional to the command signal Ad, and includes a harmonic component signal that changes in response to or in conjunction with the output signals Ja1, Jb1, Jc1 of the switching generator 34. Become a signal.
[0052]
The harmonic component signal included in the deformation command signal Af is a higher-order signal that is six times the position detection signal Ja1 or the switching signal D1 of the switching generator 34, and changes corresponding to the switching operation of the current path to the coil. Becomes a harmonic component. That is, the deformation command signal Af has an amplitude proportional to the command signal Ad and includes a signal component that changes in response to or in conjunction with the switching operation of the current path to the coil. Note that the content ratio of the harmonic component in the deformation command signal Af is determined by the synthesis operation of the command signal Ad and the multiplication command signal An in the arithmetic circuit 366, and is set to an appropriate value. Further, the deformation command signal Af is also a signal including a harmonic component that changes in response to or in conjunction with the moving operation of the moving body 1. FIG. 11 shows the relationship of signal waveforms. 11A shows output signals Ja1, Jb1, and Jc1 of the switching generator 34, FIG. 11B shows three-phase absolute value signals Ma, Mb, and Mc, and FIG. 11C shows the minimum value signal. Mn is shown, and FIG. 11D shows the deformation command signal Af (when the command signal Ad is constant). The horizontal axis in FIG. 11 corresponds to the rotational movement position of the moving body 1.
[0053]
The current detector 21 in FIG. 1 detects an energization current Ig supplied from the DC power supply 50 to the coils 2, 3, 4 and outputs a current detection signal Ag corresponding to the energization current Ig. The switching controller 22 compares the deformation command signal Af and the current detection signal Ag, and turns on / off the control pulse signals Y1, Y2, Y3 in response to the comparison result, and the first power amplifiers 11, 12, 13 The first NMOS power transistors 61, 62, and 63 are switched at high frequency. The switching controller 22, the current detector 21, and the command deformer 23 constitute a switching operation block.
FIG. 8 shows a specific configuration of the current detector 21 and the switching controller 22. The current detector 21 is constituted by a current detection resistor 311 inserted in the current supply path of the DC power supply 50, and a current drop Ig (current from the DC power supply 50 to the coils 2, 3) due to a voltage drop generated in the resistor 311. , 4) and a current detection signal Ag is output.
[0054]
The switching controller 22 includes a switching pulse circuit 330 that obtains a switching control signal W1. The comparison circuit 331 of the switching pulse circuit 330 obtains a comparison output signal Cr that compares the deformation command signal Af and the current detection signal Ag. The trigger generation circuit 332 outputs a high-frequency trigger pulse signal Dp of about 100 kHz, and triggers the state holding circuit 333 repeatedly at predetermined time intervals. The state holding circuit 333 changes the switching control signal W1 to “Lb” (low potential state) at the rising edge of the trigger Paris signal Dp, and changes the switching control signal W1 to “Hb” (high potential state) at the rising edge of the comparison output signal Cr. ). When the switching control signal W1 is “Lb”, the control transistors 341, 342, and 343 are simultaneously turned off, and the control pulse signals Y1, Y2, and Y3 are turned off (non-current conducting state). At this time, the first power amplifiers 11, 12, and 13 operate so as to amplify the first amplified current signals F1, F2, and F3, respectively, and current paths that supply negative currents to the coils 2, 3, and 4, respectively. Form.
[0055]
When the switching control signal W1 is “Hb”, the control transistors 341, 342, 343 are simultaneously turned on, the control pulse signals Y1, Y2, Y3 are turned on (current conducting state), and the first power amplifiers 11, 12, 13 bypasses the input current to the energization control terminal side. Accordingly, the first NMOS power transistors 61, 62, 63 of the first power amplifiers 11, 12, 13 are all turned off simultaneously. In this way, the first power amplifiers 11, 12, and 13 are subjected to switching control between the energized state and the cut-off state at a high frequency by the single switching control signal W1, and the drive voltages V1, V2, to the coils 2, 3, 4 are controlled. V3 is set to a pulse voltage, and the drive currents I1, I2, and I3 to the coils 2, 3, and 4 are controlled to respond to the deformation command signal Af. This will be described.
[0056]
When the switching control signal W1 of the state holding circuit 333 is changed to “Lb” by the rising edge of the trigger pulse signal Dp, the first distribution current signals E1, E2, E3 selectively distributed by the first distributor 37 and the first In response to the one amplified current signal F1, F2, F3, the first NMOS power transistors of the first power amplifiers 11, 12, 13 are energized. For example, considering the case where only the first distributed current signal E1 and the first amplified current signal F1 are selected, the first NMOS power transistor 61 of the first power amplifier 11 is energized. The first NMOS type power transistor 61 is brought into a full-on state, and forms a current path for supplying the negative current of the drive current I 1 to the coil 2. Here, the full-on state of the field-effect transistor is an operation with only a very small voltage drop due to the on-resistance between the current inflow terminal side and the current outflow terminal side.
[0057]
Due to the inductance action of the coil, the negative-side current value of the drive current I1 of the coil 2 gradually increases. Accordingly, the energization current Ig supplied from the DC power supply 50 also increases, and the current detection signal Ag of the current detector 21 increases. At the moment when the current detection signal Ag becomes larger than the deformation command signal Af, the comparison output signal Cr of the comparison circuit 331 generates a rising edge, and the switching control signal W1 of the state holding circuit 333 changes to “Hb”. When the switching control signal W1 becomes “Hb”, the control transistors 341, 342, and 343 are turned on. As a result, the energization control terminals of the first power amplifiers 11, 12, and 13 are simultaneously connected to the negative terminal of the DC power supply 50, and all the first NMOS power transistors 61, 62, and 63 are simultaneously turned off. . Therefore, the energization current Ig becomes zero. Here, the OFF state of the field effect transistor is a state in which no transistor current flows from the current inflow terminal side to the current outflow terminal side.
[0058]
At this time, due to the inductance action of the coil 2, the drive voltage V1 on the power supply terminal side increases in a pulse manner, forming a current path through the second power diode 65d of the second power amplifier 15, and driving the coil 2 The negative current of the current I1 is continuously supplied. As a result, the negative side current value of the drive current I1 of the coil 2 gradually decreases. After a short time, the next rising edge of the trigger pulse signal Dp arrives and the above switching operation is repeated. Thus, the first power amplifier is caused to perform a high-frequency switching operation by the trigger pulse signal Dp repeatedly generated at predetermined time intervals. In addition, since the high frequency switching operation | movement of about 100 kHz is performed, the high frequency ripple part of the drive current of a coil is very small.
[0059]
In this manner, the energization current Ig supplied from the DC power supply 50 to the coils 2, 3 and 4 is controlled in a pulse manner to a value corresponding to the deformation command signal Af. As a result, the combined supply current to the coils 2, 3, 4 is controlled to a value corresponding to the deformation command signal Af, and the continuous drive current to the coils 2, 3, 4 is controlled. The energization current when the first NMOS power transistor of the first power amplifier is on does not exceed the energization current Ig of the DC power supply 50. Since the deformation command signal Af is proportional to the command signal Ad, the first supply current signal C1 responsive to the command signal Ad is distributed and amplified and supplied to the first power amplifier. The first power transistor can be reliably switched on.
[0060]
Further, since the first distributor 37 smoothly distributes the first distribution current signal alternately for one phase or two phases as the moving body 1 moves, the switching of the current path becomes smooth. . For example, consider the case where the first distribution current signals E1, E2 and the first amplified current signals F1, F2 are energized. When the switching control signal W1 of the state holding circuit 333 is changed to “Lb” by the rising edge of the trigger pulse signal Dp, the first NMOS power transistor 61 of the first power amplifier 11 and the first power amplifier 12 of the first power amplifier 12 are changed. One NMOS power transistor 62 is energized. In response to the first amplified current signal F1, the first NMOS power transistor 61 is turned on (full-on state or half-on state) to form a current path for supplying a negative-side current of the drive current I1 of the coil 2. .
[0061]
In response to the first amplified current signal F2, the first NMOS power transistor 62 is turned on (full-on state or half-on state) to form a current path for supplying a negative-side current of the drive current I2 of the coil 3. . At least one of the first NMOS power transistors 61 and 62 is in a full-on state. Here, the half-on state of the field effect transistor is a state in which an amplification operation is performed in the active region. In particular, when the power transistor is operating in a half-on state, the field effect current mirror circuit of the power amplifier performs a current amplification operation on the input current signal to the energization control terminal side at a predetermined current amplification factor. The combined current value of the negative currents of the drive currents I 1, I 2, and I 3 supplied to the coils 2, 3, and 4 becomes the conduction current Ig of the DC power supply 50.
[0062]
The energization current Ig gradually increases due to the inductance action of the coil. When the current detection signal Ag becomes larger than the deformation command signal Af, the comparison output signal Cr generates a rising edge, the switching control signal W1 changes to “Hb”, and the control transistors 341, 342, and 343 are turned on. As a result, the energization control terminals of the first power amplifiers 11, 12, and 13 are simultaneously connected to the negative terminal of the DC power supply 50, and all the first NMOS power transistors 61, 62, and 63 are simultaneously turned off. . Therefore, the energization current Ig becomes zero. Due to the inductance action of the coil 2, the drive voltage V1 on the power supply terminal side increases in a pulse manner, forms a current path through the second power diode 65d of the second power amplifier 15, and the drive current I1 of the coil 2 Continue to flow negative current. As a result, the negative side current value of the drive current I1 of the coil 2 gradually decreases.
[0063]
Further, due to the inductance action of the coil 3, the drive voltage V2 on the power supply terminal side increases in a pulse manner, forming a current path passing through the second power diode 66d of the second power amplifier 16, and driving current of the coil 3 Continue to flow the negative current of I2. As a result, the negative side current value of the drive current I2 of the coil 3 gradually decreases. After a short time, the next rising edge of the trigger pulse signal Dp arrives and the above switching operation is repeated. In this way, the first distributed current signals E1 and E2 and the first amplified current signals F1 and F2 are changed in accordance with the moving operation of the moving body 1, and the negative side of the drive currents I1 and I2 of the coils 2 and 3 is changed. The current value changes smoothly. The same applies to the switching operation of the current paths of the other phases. Here, since the three-phase first amplified current signal is changed in proportion to or approximately in proportion to the command signal Ad, a smooth current path switching operation can always be performed even when the command signal Ad changes. it can.
[0064]
Further, in response to the second distribution current signals G1, G2, G3 and the second amplified current signals H1, H2, H3 selectively distributed by the second distributor 38, the second power amplifiers 15, 16, The 17 second NMOS power transistors are energized. For example, considering the case where only the second distributed current signal G2 and the second amplified current signal H2 are selected, the second NMOS power transistor 66 of the second power amplifier 16 is energized. The second NMOS type power transistor 66 is in a full-on state, and forms a current path for supplying the positive current of the drive current I2 to the coil 3. Since the energization current Ig of the DC power supply 50 and the combined supply current to the coil are controlled to values in response to the deformation command signal Af as already described, the positive-side current of the drive current I2 of the coil 3 is also a deformation command. The value corresponds to the signal Af. Therefore, the second power amplifier is supplied by supplying the second amplified current signal obtained by distributing and amplifying the second supply current signal C2 that changes in response to the command signal Ad to the energization control terminal side of the second power amplifier. The second power transistor can be surely brought into a full-on state.
[0065]
Further, since the second distributor 38 smoothly and alternately distributes the second distribution current signal for one phase or two phases as the moving body 1 moves, the switching of the current path becomes smooth. . For example, consider a case where the second distributed current signals G2 and G3 and the second amplified current signals H2 and H3 are energized. The second NMOS power transistor 66 of the second power amplifier 16 and the second NMOS power transistor 67 of the second power amplifier 17 are energized. In response to the second amplified current signal H2, the second NMOS power transistor 66 is turned on (full-on state or half-on state), and supplies the positive-side current of the drive current I2 of the coil 3. In response to the second amplified current signal H3, the second NMOS power transistor 67 is turned on (full-on state or half-on state), and supplies the positive side current of the drive current I3 of the coil 4.
[0066]
At least one of the second NMOS power transistors 66 and 67 is set to a full-on state. In this way, the second distributed current signals G2 and G3 and the second amplified current signals H2 and H3 are changed in accordance with the moving operation of the moving body 1, and the positive side of the drive currents I2 and I3 of the coils 3 and 4 is changed. Change the current value smoothly. The same applies to the switching operation of the current paths of the other phases. Here, since the three-phase second amplified current signal is changed in proportion to or approximately in proportion to the command signal Ad, a smooth current path switching operation can always be performed even when the command signal Ad changes. it can.
[0067]
The first NMOS power transistors 61, 62, 63 of the first power amplifiers 11, 12, 13 of FIG. 1 and the second NMOS power transistors 65, 66, 67 of the second power amplifiers 15, 16, 17 of FIG. The commander 20, the current detector 21, the switching controller 22, the command deformer 23, the current supply device 30, the switching generator 34, the distribution generator 36, the first current amplifiers 41, 42, 43, and the second Along with semiconductor elements such as transistors and resistors required for the current amplifiers 45, 46 and 47 and the high voltage output device 51, they are joined and separated on a single silicon substrate to form an integrated circuit. FIG. 9 shows an example of the structure of an integrated circuit. Various transistors are formed by diffusing necessary N + layers, N− layers, P + layers, P− layers, and the like on a P-type silicon substrate. Reference numeral 191 is an example of a double diffused NMOS transistor, which is used as a first NMOS power transistor or a second NMOS power transistor. The parasitic diode element of the double diffusion NMOS transistor is used as a first power diode or a second power diode.
[0068]
Reference numeral 192 is an example of an NPN bipolar transistor, which is used as a signal amplification transistor. Reference numeral 193 is an example of a PNP-type bipolar transistor, which is used as a signal amplification transistor. Reference numeral 194 is an example of a P-channel and N-channel CMOS field effect transistor, which is used for logic signal processing. The transistors are joined and separated by a P layer having the same potential as that of the silicon substrate connected to the ground potential (0 V). Compared to dielectric-isolated integrated circuits, junction-isolated integrated circuits integrate a large number of power transistor elements and signal transistors on a small one-chip substrate using a low-cost manufacturing process. it can. That is, an integrated circuit can be formed at low cost. The specific mask arrangement is a design matter and will not be described in detail.
[0069]
Next, the overall operation of the first embodiment will be described. The switching generator 34 generates three-phase switching current signals D 1, D 2, D 3 that smoothly change and supplies them to the first distributor 37 and the second distributor 38 of the distribution generator 36. The first distributor 37 is responsive to the three-phase first separation signals D1n, D2n, D3n, and the three-phase first distribution current signals E1, E2, E3 proportional to the first supply current signal C1. Is output. The first current amplifiers 41, 42, 43 output first amplified current signals F1, F2, F3 obtained by current amplification of the first distributed current signals E1, E2, E3, respectively. 12 and 13 are supplied to each energization control terminal side. The first NMOS power transistors 61, 62, 63 of the first power amplifiers 11, 12, 13 are turned on / off by control pulse signals Y 1, Y 2, Y 3 responsive to the switching control signal W 1 of the switching controller 22. High frequency switching operation. When the switching control signal W1 is “Lb”, the first power amplifiers 11, 12, and 13 perform current amplification operations on the first amplified current signals F1, F2, and F3, respectively, and the three-phase coils 2, 3, and 4 A current path for supplying the negative currents of the drive currents I1, I2, and I3 is formed.
[0070]
When the switching control signal W1 is “Hb”, the first NMOS type power transistors 61, 62, 63 of the first power amplifiers 11, 12, 13 are all turned off. At this time, the current path for continuously supplying the negative currents of the drive currents I1, I2, and I3 to the three-phase coils 2, 3, and 4 is the second power diode of the second power amplifiers 15, 16, and 17, respectively. 65d, 66d, 67d. As a result, the drive current to the coil can be smoothly changed even though the first power amplifiers 11, 12, and 13 are performing high-frequency switching operation. As a result, the current path switching operation by the first power amplifiers 11, 12, and 13 can be made smooth.
[0071]
The current detector 21 detects an energization current Ig supplied from the DC power source 50 to the coils 2, 3, and 4 and outputs a current detection signal Ag corresponding to the energization current Ig. The switching controller 22 compares both the deformation command signal Af of the command deformer 23 and the current detection signal Ag of the current detector 21, changes the switching control signal W1 in response to the comparison result, and the first power The first NMOS type power transistors 61, 62, 63 (and the first power section current mirror circuit) of the amplifiers 11, 12, 13 are simultaneously turned off. As a result, one or two field effect type power transistors among the first NMOS type power transistors 61, 62, 63 of the first power amplifiers 11, 12, 13 respond to the single pulse signal W1. Then, an on / off high-frequency switching operation is performed, and the energization current Ig of the DC power supply 50 and the combined supply current to the coil are controlled to values in response to the deformation command signal Af. The current supply 30, the first distributor 37, and the first current amplifiers 41, 42, and 43 form a first distribution control block, and the first NMOSs of the first power amplifiers 11, 12, and 13 are included. The energization section of the type power transistors 61, 62, 63 is controlled. The switching controller 22, the current detector 21, and the command transformer 23 form a switching operation block, and the switching operation of the first NMOS type power transistors 61, 62, 63 of the first power amplifiers 11, 12, 13 is performed. Is controlling.
[0072]
On the other hand, the second divider 38 responds to the three-phase second separated signals D1p, D2p, D3p, and the three-phase second distributed current signals G1, G2 proportional to the second supply current signal C2. , G3 is output. The second current amplifiers 45, 46 and 47 output second amplified current signals H1, H2 and H3 obtained by amplifying the second distributed current signals G1, G2 and G3, respectively. It supplies to each energization control terminal side of 16 and 17. Although the first power amplifiers 11, 12, and 13 are performing on / off high-frequency switching operation, the second power amplifiers 15, 16, and 17 receive the second amplified current signals H1, H2, and H3, respectively. Amplified and output, and the positive currents of the drive currents I1, I2, and I3 are supplied to the three-phase coils 2, 3, and 4. As a result, the current path switching operation by the second power amplifiers 15, 16, and 17 can be made smooth. The current supplier 30, the second distributor 38, and the second current amplifiers 45, 46, and 47 form a second distribution control block, and the second NMOSs of the second power amplifiers 15, 16, and 17 are used. The energization section of the type power transistors 65, 66, and 67 is controlled.
[0073]
In this way, the three-phase first amplified current signals F1, F2, and F3 that smoothly change in the rising slope portion and the falling slope portion are supplied to the energization control terminal side of the first power amplifiers 11, 12, and 13. The energization control terminal side of the first power amplifiers 11, 12, 13 was switched on / off by the control pulse signals Y 1, Y 2, Y 3 of the switching controller 22. As a result, the first NMOS power transistors 61, 62, and 63 are driven to turn on and off in response to a single switching control signal W1, and the drive current I1 supplied to the coils 2, 3, and 4 is operated. , I2 and I3 can be smoothly changed.
Further, the three-phase second amplified current signals H1, H2, and H3 that smoothly change in the rising slope portion and the falling slope portion are supplied to the energization control terminal side of the second power amplifiers 15, 16, and 17. Thereby, the positive electrode side electric current to the coils 2, 3, and 4 can be changed smoothly.
[0074]
As a result, the drive currents I1, I2, and I3 to the coils 2, 3, and 4 by the first power amplifiers 11, 12, and 13 and the second power amplifiers 15, 16, and 17 have smooth current waveforms with little pulsation. . As a result, the pulsation of the generated driving force is reduced, and a high-performance disk device and motor with low vibration and noise of the disk 1b can be realized.
[0075]
Further, in the command deformer 23 of the switching operation block, a deformation command signal Af having an amplitude proportional to the command signal Ad and deformed in response to the output signal of the switching generator 34 or the moving operation of the moving body 1 is obtained. ing. That is, a deformation command signal Af including a harmonic component that changes in response to the output signal of the switching generator 34 is created. The switching controller 22 pulsates the energizing current Ig supplied from the DC power supply 50 to the coils 2, 3, 4, and changes the peak value of the energizing current Ig in response to the deformation command signal Af. The drive currents I1, I2, and I3 to the three-phase coils 2, 3, and 4 change in response to the deformation command signal Af and include harmonic components of the deformation command signal Af. As a result, the drive currents I1, I2, and I3 are reduced in distortion and can be made into a smooth sinusoidal three-phase current. As a result, the pulsation and fluctuation of the generated driving force can be greatly reduced, and vibration and noise can be further reduced. In this way, by changing the peak value of the energization current Ig of the DC power supply 50 in response to or interlocking with the switching operation of the current path to the coil, a disk device or motor with less power loss and further reduced vibration and noise. Can be realized.
[0076]
Further, the three-phase first amplified current signal is changed in proportion to or approximately in proportion to the command signal Ad so that an appropriate input current is always supplied to the energization control terminal side of the first power amplifier. Thus, even when the drive current to the coil changes in response to the command signal Ad, a smoothly changing drive current can be supplied to the coil, and a smooth current path switching operation can be realized at all times.
Further, the three-phase amplified current signal is changed in proportion to or approximately in proportion to the command signal Ad so that an appropriate input current is always supplied to the energization control terminal side of the second power amplifier. Thus, even when the drive current to the coil changes in response to the command signal Ad, a smoothly changing drive current can be supplied to the coil, and a smooth current path switching operation can be realized at all times.
[0077]
Further, since the first distribution current signal and the second distribution current signal having the same phase flow in a complementary manner by the operations of the first distributor 37 and the second distributor 38, the first power amplifier 1 The NMOS type power transistor and the second NMOS type power transistor of the second power amplifier also operate complementarily. Therefore, a drive current in both directions that changes smoothly and continuously is supplied to the coil, and no short-circuit current is generated by the first power transistor and the second power transistor in the same phase.
[0078]
In the present embodiment, the current path switching operation of the first power amplifier and the second power amplifier is made smooth while the power amplifier that supplies power to the coil is turned on and off at a high frequency. As a result, the pulsation of the rotational driving force of the disk 1b is reduced, and noise and vibration are greatly reduced. Further, the power loss of the power amplifier is small, and the loss and heat generation are greatly reduced. Therefore, even when a signal is reproduced from the disc 1b (for example, when a high-quality audio / video signal is viewed), noise and vibration generated from the reproduction mechanism are small, and signal reproduction and signal viewing are not hindered. That is, since the vibration of the disk is reduced, the jitter of the reproduction signal of the head is reduced, and the signal failure due to the reproduction error is extremely reduced.
[0079]
In addition, the noise associated with the reproduction of the disk is small, and unpleasant sound that disturbs the viewing of the reproduction signal is not generated. Further, since the heat generation is small, the disk 1b can be rotated at high speed, and the data rate of the reproduction signal can be increased. Further, the use of the recordable disc is facilitated, and the recording operation and the reproducing operation on the recordable disc can be performed stably. For example, fluctuations in the signal recording location on the recordable disc can be reduced, and accurate and stable recording can be realized. Further, since there is little power loss and heat generation, the temperature rise of the disc 1b can be reduced, and recording / reproduction on a recordable disc can be stabilized. In this way, a high-quality and high-performance disk device with significantly reduced noise, vibration and power consumption can be realized.
[0080]
In this embodiment, CLV (Constant Line Velocity) operation or ZCLV (Zone Constant Line Velocity) operation is performed, and the rotational speed of the disk is changed continuously or stepwise in response to the radial position of the head. The bit rate of the reproduction signal is made constant or substantially constant. In the case of a recording disk, the rotational speed of the disk is changed continuously or stepwise in response to the radial position of the head so that the recording density on the disk is constant or substantially constant. Furthermore, when searching in the disk device of the present embodiment, since the disk vibration, noise and power consumption are small, it is possible to accelerate and decelerate the rotational movement speed of the disk in a short time, and search for the disk device. There is also an advantage that time can be greatly reduced.
[0081]
In this embodiment, since the first NMOS type power transistor of the first power amplifier is turned on / off by high frequency switching operation, the power loss of the first power amplifier is small. Since the second NMOS power transistor of the second power amplifier is turned on, the power loss of the second power amplifier is small. Therefore, it becomes a motor with very good power efficiency. Further, since the first amplified current signal and the second amplified current signal are changed in response to the command signal Ad, the power loss due to the input current to the first power amplifier and the second power amplifier is also reduced. ing.
[0082]
In the present embodiment, the three-phase first amplified current signals F1, F2, and F3 (first three-phase current signals) that smoothly change in the rising slope portion and the falling slope portion are used as the three first phases. The power amplifier was supplied to the energization control terminal side. As a result, one or two of the first NMOS power transistors 61, 62, 63 of the first power amplifiers 11, 12, 13 are turned on / off by a high frequency switching operation. However, the negative side currents of the drive currents I1, I2, and I3 to the coils 2, 3, and 4 were smoothly changed.
Similarly, the three-phase second amplified current signals H1, H2, and H3 (second three-phase current signals) that smoothly change in the rising slope portion and the falling slope portion are supplied to the three second power amplifiers. The power was supplied to the energization control terminal side. As a result, one or two of the second NMOS power transistors 65, 66, and 67 of the second power amplifiers 15, 16, and 17 are turned on while the coil is turned on. The positive currents of the drive currents I1, I2, and I3 to 2, 3, and 4 were smoothly changed.
[0083]
As a result, the switching operation of the current path can be made smooth, the pulsation of the driving current is reduced, and the pulsation of the generated driving force and the disk vibration are significantly reduced. Further, the command signal Ad is changed in response to a change in the number of revolutions of the disk by changing at least the slope of the first three-phase current signal and the second three-phase current signal in response to the command signal Ad. Even in this case, a smooth current path switching operation can always be realized. The current signal supplied to the energization control terminal side of the power amplifier may be a current signal that changes substantially smoothly. For example, a current that changes its value stepwise or stepwise digitally. It may be a signal. In addition, a current signal that changes substantially smoothly in at least the rising slope portion and / or the falling slope portion among the rising slope portion, the falling slope portion, and the flat portion is supplied to the energization control terminal side of the power amplifier. As a result, the switching operation of the current path can be made smooth.
[0084]
In this embodiment, the current detector 21 obtains a current detection signal Ag responsive to the energization current Ig of the DC power supply 50, that is, the combined supply current to the coil. That is, the current detection signal Ag of the current detector 21 changes in accordance with the combined supply current (the negative current or the positive current of the driving currents I1, I2, and I3) to the three-phase coils. The switching controller 22 compares the deformation command signal Af of the command deformer 23 with the output signal Ag of the current detector 21, and responds to the comparison result to the first NMOS of the first power amplifiers 11, 12, and 13. The type power transistors 61, 62, and 63 are turned on and off in a pulse-like high frequency switching operation. That is, the switching control signal W1 of the switching controller 22 is changed to “Lb” at the repetition timing of the trigger pulse signal Dp, and the first power amplifier of the first power amplifier is changed in response to the first three-phase current signals F1, F2, and F3. One NMOS power transistor is changed to an energized state. At the moment when the output signal Ag of the current detector 21 becomes larger than the deformation command signal Af, the switching control signal W1 of the switching controller 22 is changed to “Hb”, and the three first power amplifiers 11, 12,. The 13 first NMOS power transistors 61, 62, and 63 are simultaneously turned off. As a result, while supplying a negative-side drive current to the one-phase or two-phase coil, the peak value of the pulsed current Ig can be controlled in response to the deformation command signal Af, and the generated driving force of the motor can be commanded. The value can be accurately controlled in response to the signal Ad and the deformation command signal Af.
[0085]
In addition, a single pulse signal (switching control signal W1) responsive to the comparison result between the deformation command signal Af and the output signal Ag of the current detector 21 is used to simultaneously turn on and off the three first power amplifiers. I made it work. As a result, accurate control of the drive current to the three-phase coil was realized with a very simple configuration. That is, the overall configuration becomes extremely simple. Further, since there is one pulse signal that determines the timing of the high frequency switching, the management of the detection timing is simple, and the current detection operation and the current control operation become stable. The switching controller 22, the current detector 21, and the command deformer 23 form a switching operation block that controls the switching operation of the power amplifier.
[0086]
In this embodiment, the motor configuration is suitable for integration into an integrated circuit. Since a power transistor and a power diode formed as its parasitic element are used as power elements, the number of components is small, and these power elements can be integrated on a small chip. Further, the commander 20, the current detector 21, the switching controller 22, the command deformer 23, the current supply device 30, the switching generator 34, and the distribution generator 36 (first distributor 37 and second distributor 38). , Three first current amplifiers 41, 42, 43, three second current amplifiers 45, 46, 47, and the required transistors and resistors of the high voltage output device 51 are the same as the power transistors. It can be integrated on a chip.
[0087]
Since the heat generation in each power element is extremely small, the configuration is suitable for integration into an integrated circuit. That is, since the first NMOS type power transistor is turned on / off and the second NMOS type power transistor is turned on, the first NMOS type power transistor, the second NMOS type power transistor, The power loss and heat generation in the first power diode and the second power diode are extremely small. Therefore, even if these power elements are integrated on a single chip, thermal destruction does not occur. Also, no heat generation measures such as a heat sink are required.
[0088]
In this embodiment, the operation of the parasitic transistor element formed in the junction isolation portion is prevented, and a configuration suitable for integration into an integrated circuit is provided. An integrated circuit using the junction separation technique as shown in FIG. 9 can realize a low-cost IC suitable for high-density integration. However, there is a drawback in that a large number of parasitic transistor elements are formed with a junction separation portion connected to the negative electrode terminal side (ground potential) of the DC power supply as a base terminal. Usually, these parasitic transistors are reverse-biased so as not to operate. However, when the terminal potential of the integrated transistor is lower than the ground potential by the forward voltage of the diode, the parasitic transistor operates and a phenomenon occurs in which current is extracted from the other integrated transistors. In an application that supplies a large current to a coil having an inductance action, such as a motor, if the parasitic transistor operates, the function of the integrated transistor may be significantly disturbed. In particular, when the power transistor for supplying current to the coil is switched on and off at high frequency, the coil voltage is likely to be pulsed and the parasitic transistor is likely to operate.
[0089]
On the other hand, in this embodiment, only the first NMOS type power transistor of the first power amplifier is turned on / off for high-frequency switching operation to supply current to the coil. Since the current outflow terminal side of the first NMOS power transistor is connected to the negative terminal side of the DC power supply, even if the high frequency switching operation is performed, the current inflow terminal side potential and current of the first NMOS power transistor are performed. The potential on the outflow terminal side does not fall below the ground potential. Further, although the current inflow terminal side potential of the first NMOS power transistor is equal to or higher than the positive terminal potential of the DC power supply 50, the operation of the parasitic transistor that disturbs the operation of the integrated transistor does not occur. Therefore, a stable circuit operation can be obtained even when the first NMOS power transistor performs high-frequency switching.
[0090]
The second NMOS type power transistor of the second power amplifier switches the current path smoothly. Therefore, even if the current path switching operation by the second NMOS type power transistor is performed, the potential of each power supply terminal of the coil does not become lower than the potential of the negative terminal of the DC power supply 50.
Therefore, even if the current path switching operation and the high frequency switching operation are performed by the first NMOS power transistor of the first power amplifier and the second NMOS power transistor of the second power amplifier, the disturbing operation by the parasitic transistor is not performed. Does not occur. As a result, even if the first NMOS type power transistor or the second NMOS type power transistor is integrated with other transistors into a one-chip integrated circuit, the transistors in the integrated circuit can be stably operated. As a result, the circuit portion of the motor that electronically smoothly switches the current path to the three-phase coil can be integrated on a one-chip silicon substrate without worrying about disturbing operation due to parasitic transistor elements. become.
[0091]
In the present embodiment, the first power amplifier is constituted by a first field effect type power part current mirror circuit, the second power amplifier is constituted by a second field effect type power part current mirror circuit, The variation of the current amplification factor between the power amplifiers 11, 12, 13 and the second power amplifiers 15, 16, 17 is greatly reduced. Also, the first three-phase current signals F1, F2, and F3 that change smoothly in response to the switching signal are generated, and at least the rising slope portion and / or the rising slope portion, the falling slope portion, the flat portion, and the like. Alternatively, the first three-phase current signals F1, F2, and F3 that change substantially smoothly in the falling slope portion are supplied to the energization control terminals of the three first power amplifiers 11, 12, and 13.
[0092]
Also, second current signals H1, H2, and H3 that smoothly change in response to the switching signal are generated, and at least the rising slope portion and / or the rising slope portion, the falling slope portion, the flat portion, and the like. Alternatively, the second three-phase current signals H1, H2, and H3 that change substantially smoothly in the falling slope portions are supplied to the energization control terminal sides of the three second power amplifiers 15, 16, and 17. As a result, the first field effect type power transistors 61, 62, 63 of the first power amplifier are operated while the on / off high frequency switching operation is performed on the first field effect type power transistors 61, 62, 63 of the first power amplifier. In addition, the switching operation of the current path by the three second field effect type power transistors 65, 66, and 67 was smoothly performed. As a result, the drive current pulsation, disk vibration and noise can be significantly reduced. Note that the variation in circuit gain can be further reduced by integrating the field effect power transistor into an integrated circuit. Further, there is an advantage that variations in the combined transmission gain of the first power amplifier and the first distribution control block and the combined transmission gain of the second power amplifier and the second distribution control block are reduced.
[0093]
In the present embodiment, by the operation of the switching operation block, the energization current Ig supplied from the DC power supply 50 to the coils 2, 3, 4 is pulsed, and the peak value of the energization current Ig is made to respond to the output signal of the switching generator 34. Changed. As a result, the peak value of the energization current Ig changes in response to the moving operation of the moving body 1 and the disk 1b, and the driving currents I1, I2, and I3 to the three-phase coils 2, 3, and 4 are in a smooth sine wave shape 3 phase current. As a result, the disk vibration can be greatly reduced, and a high-performance disk device with significantly reduced vibration and noise can be realized.
[0094]
A harmonic signal such as a minimum value signal Mn having an order of 6 times the switching signal D1 may be generated directly in the switching generator 34, and the deformation command signal Af may be generated using the harmonic signal. For example, by including the absolute value circuits 361, 362 and 363 and the minimum value circuit 364 of FIG. 7 in the switching generator 34, the minimum value signal Mn is input to the command deformer 23 as an output signal of the switching generator 34. A deformation command signal Af that responds to one output signal of the switching generator 34 can be generated.
Further, by changing the peak value of the energization current Ig of the DC power supply 50 in response to or in conjunction with the switching operation of the current path by the first power amplifier and the second power amplifier, a smooth three-phase driving current can be obtained. It has gained. Therefore, for example, the switching operation of the current path by the first power amplifier and the second power amplifier is directly detected, and a harmonic signal such as the minimum value signal Mn responding to the output signal of the switching generator 34 is created. It is also possible to create the deformation command signal Af using the harmonic signal.
[0095]
In the present embodiment, a deformation command signal Af that responds to the command signal Ad is created, and the peak value of the energization current Ig changes in response to the deformation command signal Af. Thus, a sinusoidal drive current with a simple configuration and less distortion is supplied to the coil. However, the configuration for reducing disk vibration and disk noise is not limited to such a case. For example, even when the deformation command deformer 23 is eliminated and the command signal Ad is used instead of the command signal Af, it becomes possible to supply a smooth trapezoidal drive current to the coil, which significantly reduces disk vibration and disk noise. Can be small. As described above, in this embodiment, a configuration in which a smooth trapezoidal or sinusoidal three-phase driving current is supplied to the coil is realized, and a high-performance disk device with less power consumption, vibration, and noise can be realized. .
[0096]
In the present embodiment, the first three-phase current signal and the second three-phase current signal are changed by changing the first supply current signal C1 and the second supply current signal C2 of the current supplier 30 in response to the command signal Ad. The phase current signal was changed in response to the command signal Ad. As a result, the current path can be smoothly switched while at least one of the three first NMOS power transistors is switched between the full-on state and the off-state high-frequency switching operation. I was able to. Further, the current path switching operation can be smoothly performed while at least one second NMOS power transistor out of the three second NMOS power transistors is surely fully turned on. By configuring in this way, an appropriate inclined portion that responds to the command signal Ad and changes substantially smoothly regardless of whether a large current is supplied at startup or a small current is supplied during steady control. A first three-phase current signal having a current can be supplied to the energization control terminal side of the first power amplifier. In addition, a second three-phase current signal having an appropriate slope portion that changes substantially smoothly in response to the command signal Ad can be supplied to the energization control terminal side of the second power amplifier. As a result, a drive current with less pulsation can be supplied to the coil, and the pulsation of the generated drive force is significantly reduced.
[0097]
In order to perform smooth current path switching, it is important to make each angular width of the first three-phase current signals F1, F2, and F3 wider than 120 degrees in electrical angle. If it is 180 degree | times or substantially 180 degree | times, it is the most preferable. That is, as described above, the operation of the first distribution control block makes the energization sections of the three first power amplifiers have an electrical angle larger than (360/3) degrees in terms of electrical angle, It is important to provide a period for energizing the coils for two phases by the first power amplifier. At this time, it is most preferable to set the energization section to 180 degrees, but if it is substantially (360/3 + 10) degrees or more, there is an effect, and if it is 150 degrees or more, there is a considerable effect.
[0098]
In order to perform smooth current path switching, it is important to make each angular width of the second three-phase current signals H1, H2, and H3 wider than 120 degrees in electrical angle. If it is 180 degree | times or substantially 180 degree | times, it is the most preferable. That is, as described above, by the operation of the second distribution control block, the energization interval of each of the three second power amplifiers is set to an angle width larger than (360/3) degrees in electrical angle, It is important to provide a period for energizing the coils for two phases by the second power amplifier. At this time, it is most preferable to set the energization section to 180 degrees, but if it is substantially (360/3 + 10) degrees or more, there is an effect, and if it is 150 degrees or more, there is a considerable effect.
The first supply current signal C1 and the second supply current signal C2 of the current supplier 30 are changed in response to the deformation command signal Af, and the first three-phase current signal and the second three-phase current are changed. The signal may be changed in response to the deformation command signal Af.
[0099]
In the present embodiment, the first three-phase current signal F1 and the second three-phase current signal H1 forming the first phase have a phase difference of 180 degrees in electrical angle and flow in a complementary manner. It has become. Similarly, the first three-phase current signal F2 that forms the second phase and the second three-phase current signal H2 flow in a complementary manner, and the first three-phase current signal that forms the third phase. Similarly, F3 and the second three-phase current signal H3 flow complementarily. As a result, the first power amplifier and the second power amplifier of the same phase do not become energized at the same time. As a result, no short-circuit current is generated, so that current destruction and thermal destruction of the power transistor do not occur.
As described above, in this embodiment, noise or vibration and power consumption are greatly reduced by each or all of the above-described many effects, and a high-quality and high-performance disk device can be realized. In addition, various deformation | transformation are possible for the structure which exhibits such an effect. For example, the deformation command signal Af may be the same as the command signal Ad.
[0100]
In the present embodiment, the first power amplifiers 11, 12, 13, the second power amplifiers 15, 16, 17, the command device 20, the current detector 21, the switching controller 22, the command deformer 23, and the current supply device 30. The switching generator 34, the distribution generator 36 (the first distributor 37 and the second distributor 38), the first current amplifiers 41, 42, 43, the second current amplifiers 45, 46, 47 and the high voltage. The output device 51 forms a drive circuit that supplies a drive current to the three-phase loads (coils 2, 3, and 4).
Further, the switching generator 34 of the present embodiment is configured to include a position detection unit 100 that obtains a three-phase position detection signal using two magnetoelectric transducers. However, it can also be configured using three magnetoelectric transducers. Further, for example, the switching signals D1, D2, and D3 may be generated using back electromotive force generated in the coils 2, 3, and 4 without using such a detection element. At this time, by obtaining a harmonic signal responsive to or interlocking with the switching signal, a deformation command signal Af responsive to or interlocking with the moving operation of the moving body can be created.
[0101]
The first three-phase current signals F1, F2, and F3 or the second three-phase current signals H1, H2, and H3 are switched with a temporally slope at the rising slope portion and the falling slope portion. I just need to know. As a result, the drive currents I1, I2, and I3 also smoothly switch the current path with a temporal slope at the rising slope portion and the falling slope portion. Further, it is preferable to continuously change the current value when the polarity of the drive current changes, but there is a period in which the first three-phase current signal and the second three-phase current signal in the same phase are simultaneously zero. There may be a time for the drive current of the phase to be zero. However, the energization angle width of each first NMOS power transistor is set to be larger than 120 degrees in electrical angle (preferably 150 degrees or more), and the period during which the two first NMOS power transistors are energized at the same time is set. By providing it, vibration and noise are reduced. The energization angle width of each second NMOS power transistor is made larger than 120 degrees in electrical angle (preferably 150 degrees or more), and a period in which the two second NMOS power transistors are energized simultaneously is provided. This reduces vibration and noise. At this time, it is most preferable that the energization angle width of each first NMOS power transistor is equal to or approximately equal to 180 degrees. Most preferably, the energization angle width of each second NMOS power transistor is equal to or approximately equal to 180 degrees.
[0102]
In the present embodiment, the first power amplifiers 11, 12, 13 and the second power amplifiers 15, 16, 17 are not limited to the configuration shown in FIG. 1, and various modifications are possible. For example, a power amplifier 450 having the configuration shown in FIG. 12 may be used instead of the first power amplifiers 11, 12, 13 and the second power amplifiers 15, 16, 17, respectively. The power amplifier 450 includes a field-effect power transistor 451, a power diode 451d, a field-effect transistor 452, and a resistor 453, and includes a field-effect power unit current mirror circuit.
[0103]
In this field effect type power section current mirror circuit, the control terminal side of the field effect type power transistor 451 is connected to the control terminal side of the field effect type transistor 452 (directly or via some element such as a resistor). One terminal side of the current path terminal pair of the transistor 452 is connected to one terminal side of the current path terminal pair of the field effect type power transistor 451 via the resistor 453, and the other side of the current path terminal pair of the field effect type transistor 452. Is connected to the energization control terminal side of the power amplifier 450 (directly or via some element), and the control terminal side of the field effect transistor 452 is connected to the energization control terminal side of the power amplifier 452 (directly or via some element). And are configured to be connected. This field effect type power section current mirror circuit has an advantage that it has a large current amplification factor since the input current to the energization control terminal side is small, and can reduce the input current to the power amplifier.
For example, the power amplifier 460 having the configuration shown in FIG. 13 may be used.
[0104]
The power amplifier 460 includes an NMOS type power transistor 461, a power diode 461d, an NMOS type transistor 462, and a resistor 463, and includes a field effect type power unit current mirror circuit. In the field effect power unit current mirror circuit, the control terminal side of the field effect type power transistor 461 is connected to the control terminal side of the field effect type transistor 462 (directly or via some element), and the current path of the field effect type transistor 462 One terminal side of the terminal pair is connected to the energization control terminal side of the power amplifier 460 via the resistor 463, and the other terminal side of the current path terminal pair of the field effect transistor 462 is the current path terminal of the field effect power transistor 461. Connected to one terminal side of the pair (directly or via some element), and the control terminal side of the field effect transistor 462 is connected to the energization control terminal side of the power amplifier 460 (directly or via some element) It is configured as follows. This field effect type power section current mirror circuit has a predetermined current amplification factor when the input current to the energization control terminal side is small, and when the input current increases, the current amplification factor increases rapidly. As a result, there is an advantage that the input current to the power amplifier can be reduced when a large current is supplied to the coil, such as when the motor is started.
[0105]
In this embodiment, the switching pulse circuit 330 of the switching controller 22 can be variously modified. For example, instead of the switching pulse circuit 330, the switching pulse circuit 480 having the configuration shown in FIG. 14 can be used. The comparison circuit 481 of the switching pulse circuit 480 outputs a comparison output signal Cr that compares the deformation command signal Af and the current detection signal Ag. That is, when the current detection signal Ag is smaller than the deformation command signal Af, the comparison output signal Cr becomes “Lb”. When the current detection signal Ag becomes larger than the deformation command signal Af, the comparison output signal Cr changes to “Hb”. The time constant circuit 482 uses the rising edge of the comparison output signal Cr of the comparison circuit 481 (change point from “Lb” to “Hb”) as a trigger to generate the switching control signal W1 that becomes “Hb” for a predetermined time width Wp. appear. This time width Wp is determined by charging / discharging the capacitor 483.
[0106]
When the switching control signal W1 is “Lb”, the control pulse signals Y1, Y2, and Y3 are turned off (non-energized state), and the first power amplifiers 11 and 12 according to the first amplified current signals F1, F2, and F3. , 13 are turned on (full-on state or half-on state), and current paths to the coils 2, 3 and 4 are formed. When the switching control signal W1 becomes “Hb”, the control pulse signals Y1, Y2, and Y3 are turned on (current conducting state), and the first NMOS type power transistors 61 and 62 of the first power amplifiers 11, 12, and 13 are turned on. , 63 are simultaneously turned off.
[0107]
Thus, when the current detection signal Ag is smaller than the deformation command signal Af, the switching control signal W1 becomes “Lb”, and the first power amplifier is turned on. At the timing when the energization current Ig of the DC power supply 50 increases and the current detection signal Ag becomes larger than the deformation command signal Af, the comparison output signal Cr changes to “Hb”. The time constant circuit 482 is triggered by the rising edge of the comparison output signal Cr of the comparison circuit 481, and the switching controller signal W1 becomes “Hb” for a predetermined time width Wp. As a result, the first power amplifiers 11, 12, and 13 are simultaneously turned off during a predetermined time width Wp. After a predetermined time width Wp has elapsed since the first power amplifier was turned off, the switching control signal W1 changes to “Lb”, and the first power amplifier is turned on again. In this way, the first NMOS power transistors 61, 62, 63 of the first power amplifiers 11, 12, 13 perform an on / off high-frequency switching operation. Further, as the moving body 1 moves, the current path to the coils 2, 3 and 4 is switched smoothly.
[0108]
Example 2
FIGS. 15 to 17 show a disk device including a motor and a motor according to a second embodiment of the present invention. FIG. 15 shows the overall configuration. In this embodiment, the auxiliary feeder 500, the first combiners 81, 82, 83, and the second combiners 85, 86, 87 are further provided in the first embodiment. In other configurations, the same components as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
The auxiliary supply 500 of FIG. 15 generates three-phase first auxiliary current signals F4, F5, and F6 and three-phase second auxiliary current signals H4, H5, and H6 in response to the output signal of the switching generator 34. Supply. FIG. 16 shows a specific configuration of the auxiliary feeder 500. The auxiliary feeder 500 includes an auxiliary switching creation unit 510 and an auxiliary current switching unit 520. The auxiliary switching generator 510 receives the three-phase position detection signals Ja1, Jb1, and Jc1 of the switching generator 34 and outputs auxiliary switching signals J4 to J9 corresponding to these position detection signals.
[0109]
FIG. 17 shows a specific configuration example of the auxiliary switching creation unit 510. Comparator circuits 541, 542, and 543 of auxiliary switching creation unit 510 compare two-phase signals among three-phase position detection signals Ja1, Jb1, and Jc1, respectively, and three-phase digital signals Jd that respond to the comparison results. , Je, Jf are output. FIGS. 18A to 18C show the waveform relationships of the digital signals Jd, Je, and Jf. These three-phase digital signals Jd, Je, and Jf are logically synthesized by inverting circuits 551, 552, and 553 and AND circuits 561 to 567 to produce auxiliary switching signals J4 to J9. FIGS. 18D to 18I show the waveform relationships of the auxiliary switching signals J4 to J9. Each horizontal axis in FIG. 18 corresponds to the rotational movement position of the moving body 1. The digital signals Jd, Je, and Jf are “Hb” over the angular width of 180 degrees or approximately 180 degrees in electrical angle, and “Lb” over the remaining 180 degree angular width. The digital signals Jd, Je, and Jf are three-phase signals having a phase difference of 120 degrees. The auxiliary switching signals J4, J5, and J6 become “Hb” over the angular width of 120 degrees or approximately 120 degrees in electrical angle, and become “Lb” over the remaining 240 degrees of angular width. These auxiliary switching signals J4, J5, and J6 are three-phase digital signals that change in order. Further, the auxiliary switching signals J7, J8, and J9 become “Hb” over the angular width of 120 degrees or approximately 120 degrees in electrical angle, and become “Lb” over the remaining 240 degrees of angular width. These auxiliary switching signals J7, J8, J9 are three-phase digital signals that change in order.
[0110]
The auxiliary switching signals J4 to J9 of the auxiliary switching creating unit 510 in FIG. 16 are input to the auxiliary current switching unit 520. The auxiliary current switching unit 520 includes three first current sources 521, 522, 523, three second current sources 525, 526, 527, and three first switch circuits 531, 532, 533, 3. The second switch circuits 535, 536, and 537 are provided. The first current sources 521, 522, 523 and the second current sources 525, 526, 527 are connected in the direction of flowing out from the high potential point potential Vu of the high voltage output device 51.
[0111]
The first switch circuits 531, 532, and 533 turn on the switches when the auxiliary switching signals J4, J5, and J6 of the auxiliary switching creating unit 510 are “Hb”. As a result, the currents of the first current sources 521, 522, and 523 are output in response to the auxiliary switching signals J4, J5, and J6, and three-phase first auxiliary current signals F4, F5, and F6 are generated. The second switch circuits 535, 536, and 537 turn on the switches when the auxiliary switching signals J7, J8, and J9 of the auxiliary switching creating unit 510 become “Hb”. As a result, the currents of the second current sources 525, 526, and 527 are output in response to the auxiliary switching signals J7, J8, and J9, and three-phase second auxiliary current signals H4, H5, and H6 are generated. FIGS. 19A, 19B and 19C show the waveforms of the first auxiliary current signals F4, F5 and F6, and FIGS. 19D, 19E and 19F show the second auxiliary current signals. The waveforms of H4, H5, and H6 are shown. Each horizontal axis in FIG. 19 corresponds to the rotational movement position of the moving body 1.
[0112]
The first synthesizer 81 of FIG. 15 is simply composed of nodal points, and adds and synthesizes the first amplified current signal F1 of the first current amplifier 41 and the first auxiliary current signal F4, thereby obtaining the first synthesized current. The signal F1 + F4 is output. The first synthesizer 82 is simply composed of a nodal point, adds and synthesizes the first amplified current signal F2 of the first current amplifier 42 and the first auxiliary current signal F5, and generates the first synthesized current signal F2 + F5. Output. The first synthesizer 83 is simply composed of a nodal point, and adds and synthesizes the first amplified current signal F3 of the first current amplifier 43 and the first auxiliary current signal F6 to obtain the first synthesized current signal F3 + F6. Output.
[0113]
The second synthesizer 85 is simply composed of nodes, and adds and synthesizes the second amplified current signal H1 of the second current amplifier 45 and the second auxiliary current signal H4, and generates the second synthesized current signal H1 + H4. Output. The second synthesizer 86 is simply composed of a nodal point, adds and synthesizes the second amplified current signal H2 of the second current amplifier 46 and the second auxiliary current signal H5, and generates the second synthesized current signal H2 + H5. Output. The second synthesizer 87 is simply constituted by a nodal point, and adds and synthesizes the second amplified current signal H3 and the second auxiliary current signal H6 of the second current amplifier 47, and generates the second synthesized current signal H3 + H6. Output.
[0114]
FIG. 19 (g) shows the waveforms of the first amplified current signals F1, F2, and F3, and FIG. 19 (h) shows the waveforms of the second amplified current signals H1, H2, and H3. FIG. 19 (i) shows the waveforms of the first combined current signals F1 + F4, F2 + F5, F3 + F6, and FIG. 19 (j) shows the waveforms of the second combined current signals H1 + H4, H2 + H5, H3 + H6.
The first composite current signal F1 + F4, F2 + F5, F3 + F6 is a first three-phase signal that smoothly changes over an angular width (electrical angle) of about 30 degrees in the rising slope portion from zero and the falling slope portion to zero. It is a current signal. Similarly, the second composite current signals H1 + H4, H2 + H5, H3 + H6 are smoothly changed over an angular width (electrical angle) of about 30 degrees at the rising slope portion from zero and the falling slope portion from zero. It is a three-phase current signal.
[0115]
The first combined current signals F1 + F4, F2 + F5, and F3 + F6 are respectively supplied to the energization control terminals of the first power amplifiers 11, 12, and 13, and the energization of the first NMOS power transistors 61, 62, and 63 is distributed and controlled. Then, the current path to the coils 2, 3 and 4 is smoothly switched. Actually, the first NMOS power transistors 61, 62, and 63 are controlled by the switching controller 22 to turn on / off the high-frequency switching operation, and in response to the first combined current signal, the distribution of energization to the coils is performed. Control is in progress. Similarly, the second combined current signals H1 + H4, H2 + H5, H3 + H6 are respectively supplied to the energization control terminals of the second power amplifiers 15, 16, 17 and energized by the second NMOS type power transistors 65, 66, 67. Is distributed and the current path to the coils 2, 3 and 4 is smoothly switched.
Other configurations and operations are the same as those in the first embodiment, and detailed description thereof is omitted.
[0116]
In the present embodiment, the three-phase first combined current signal (first three-phase current signal) supplied to the energization control terminal side of the first power amplifier is at least a rising slope portion and / or a rising edge, respectively. The change was made smoothly in the downward slope, the current path switching operation by the first NMOS type power transistor was made smooth, and a smoothly changing drive current was supplied to the coil. At this time, by including the first auxiliary current signal in the first composite current signal, the on-resistance of the first NMOS power transistor that predominantly forms the current path is reduced, and the power loss is reduced. Also, the energization control terminal side of the first power amplifier is turned on / off by the control pulse signals Y1, Y2, Y3 of the switching controller, and the first NMOS type power transistor is switched at a high frequency to greatly reduce the power loss. Reduced.
[0117]
Similarly, a three-phase second composite current signal (second three-phase current signal) supplied to the energization control terminal side of the second power amplifier is at least a rising slope and / or a falling slope, respectively. The part was changed smoothly, the current path switching operation by the second NMOS type power transistor was made smooth, and a smoothly changing drive current was supplied to the coil. At this time, by including the second auxiliary current signal in the second combined current signal, the on-resistance of the second NMOS power transistor that predominantly forms the current path is reduced, and the power loss is reduced.
As a result, the power loss of the first NMOS power transistor of the first power amplifier and the second NMOS power transistor of the second power amplifier can be greatly reduced, and the power efficiency of the motor is greatly improved. Further, the pulsation of the drive current to the coil can be reduced, and vibration and noise can be greatly reduced.
[0118]
In the specific configuration of the above-described embodiment, the energization width of the first composite current signal is set to 180 degrees or approximately 180 degrees, and the energization width of the first auxiliary current signal is set to 120 degrees or approximately 120 degrees. As a result, the first combined current signal smoothly changes the angular width of 30 degrees or substantially 30 degrees in the rising slope portion and smoothly changes the angular width of 30 degrees or substantially 30 degrees in the falling slope portion. As a result, a smooth current path switching operation and a reduction in power loss due to the on-resistance of the first NMOS power transistor were realized at the same time. Further, the three-phase first auxiliary current signals F4, F5, and F6 are sequentially switched and supplied, and any one of the first auxiliary current signals is supplied. Also, two or more first auxiliary current signals are prevented from flowing in the same period.
[0119]
In addition, the energization width of the second combined current signal is set to 180 degrees or approximately 180 degrees, and the energization width of the second auxiliary current signal is set to 120 degrees or approximately 120 degrees. As a result, the second combined current signal smoothly changes the angular width of 30 degrees or substantially 30 degrees in the rising slope portion and smoothly changes the angular width of 30 degrees or substantially 30 degrees in the falling slope portion. As a result, a smooth current path switching operation and a reduction in power loss due to the on-resistance of the second NMOS power transistor were simultaneously realized. In addition, the three-phase second auxiliary current signals H4, H5, and H6 are sequentially switched and supplied, and any one second auxiliary current signal is supplied. In addition, two or more second auxiliary current signals are prevented from flowing in the same period.
[0120]
However, these angular widths can be changed as appropriate. The angular width of the first combined current signal and the second combined current signal may be 150 degrees, for example. Also, the angular width of the first auxiliary current signal and the second auxiliary current signal can be different from 120 degrees.
Further, in this embodiment, various advantages similar to those of the first embodiment can be obtained.
[0121]
Example 3
FIGS. 20 and 21 show a disk device including a motor according to a third embodiment of the present invention and a motor. FIG. 20 shows the overall configuration. In this embodiment, the output current signal of the auxiliary supply device 500 is directly supplied to the energization control terminal side of the power amplifier in the second embodiment. In other configurations, the same components as those in the first embodiment or the second embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
[0122]
In FIG. 20, in the first power amplifier 611, the first amplified current signal F1 of the first current amplifier 41 is input to the first terminal on the energization control terminal side, and auxiliary supply is provided to the second terminal on the energization control terminal side. The first auxiliary current signal F4 of the controller 500 is input, and the control pulse signal Y1 of the switching controller 22 is input to the third terminal on the energization control terminal side. Similarly, in the first power amplifier 612, the first amplified current signal F2 of the first current amplifier 42 is input to the first terminal on the energization control terminal side, and the auxiliary feeder is supplied to the second terminal on the energization control terminal side. The first auxiliary current signal F5 of 500 is input, and the control pulse signal Y2 of the switching controller 22 is input to the third terminal on the energization control terminal side. Similarly, in the first power amplifier 613, the first amplified current signal F3 of the first current amplifier 43 is input to the first terminal on the energization control terminal side, and the auxiliary feeder is supplied to the second terminal on the energization control terminal side. The first auxiliary current signal F6 of 500 is input, and the control pulse signal Y3 of the switching controller 22 is input to the third terminal on the energization control terminal side.
[0123]
In the second power amplifier 615, the second amplified current signal H1 of the second current amplifier 45 is input to the first terminal on the energization control terminal side, and the auxiliary feeder 500 is supplied to the second terminal on the energization control terminal side. The second auxiliary current signal H4 is input. Similarly, in the second power amplifier 616, the second amplified current signal H2 of the second current amplifier 46 is input to the first terminal on the energization control terminal side, and the auxiliary supply is supplied to the second terminal on the energization control terminal side. 500 second auxiliary current signal H5 is input. Similarly, in the second power amplifier 617, the second amplified current signal H3 of the second current amplifier 47 is input to the first terminal on the energization control terminal side, and the auxiliary supply is supplied to the second terminal on the energization control terminal side. 500 second auxiliary current signals H6 are input.
[0124]
FIG. 21 shows a power amplifier 620 corresponding to a specific configuration of the first power amplifiers 611, 612, 613 and the second power amplifiers 615, 616, 617. Here, a case where the power amplifier 620 is used as the first power amplifier 611 is shown. The power amplifier 620 includes an NMOS power transistor 621 and a power diode 621d connected in reverse to the NMOS power transistor 621 in parallel. The current inflow terminal side of the power diode 621d is connected to the current outflow terminal side of the NMOS power transistor 621, and the current outflow terminal side is connected to the current inflow terminal side of the NMOS power transistor 621. In the power amplifier 620, a field effect type power section current mirror circuit is formed by the NMOS type power transistor 621 and the NMOS type transistor 622 (cell area ratio is 100 times).
[0125]
A resistor 623 is connected between the first terminal on the energization control terminal side of the power amplifier 620 and one terminal side of the current path terminal pair of the NMOS transistor 622, and between the first terminal and the second terminal on the energization control terminal side. The third terminal on the energization control terminal side is connected to the control terminal side of the NMOS type power transistor 621. As a result, the field effect power unit current mirror circuit of the power amplifier 620 has a predetermined current amplification factor as long as the first amplified current signal F1 to the first terminal on the energization control terminal side is small. When the amplified current signal F1 increases, the current amplification factor increases rapidly. Further, the on-resistance of the NMOS power transistor 621 is reduced by the first auxiliary current signal F4 to the second terminal on the energization control terminal side. Further, the NMOS power transistor 621 and the field effect power unit current mirror circuit of the power amplifier 620 perform an on / off high-frequency switching operation by the control pulse signal Y1 to the third terminal on the energization control terminal side.
[0126]
The NMOS type power transistor 621 is constituted by, for example, a field effect transistor having a double diffusion N channel MOS structure, and a parasitic diode element of the NMOS type power transistor 621 is used as the power diode 621d. Even if the resistor 623 and / or the resistor 624 of the power amplifier 620 is zero, there is no problem in operation. The first amplified current signal F1 and the first auxiliary current signal F4 are combined inside the power amplifier 620 and supplied to the NMOS power transistor 621 and the power unit current mirror circuit.
[0127]
When the power amplifier 620 is used as the first power amplifiers 612 and 613, the configuration is the same as that shown in FIG. Further, when the power amplifier 620 is used as the second power amplifier 615, 616, 617, the third terminal on the energization control terminal side may not be connected.
Other configurations and operations are the same as those in the second embodiment or the first embodiment, and detailed description thereof is omitted.
[0128]
In this embodiment, each of the three-phase first amplified current signals (first three-phase current signals) supplied to the first terminal on the energization control terminal side of the first power amplifier is at least a rising slope portion. In addition, the current path switching operation by the first NMOS type power transistor is made smooth by changing smoothly at the falling slope portion, and a smoothly changing drive current is supplied to the coil. In addition, the first auxiliary current signal is supplied to the second terminal on the energization control terminal side of the first power amplifier so as to reduce the on-resistance of the first NMOS power transistor that predominantly forms the current path. did. Here, the first NMOS power transistor that predominantly forms a current path means a power transistor that supplies the largest drive current among the three first NMOS power transistors. Further, the control pulse signal of the switching controller is supplied to the third terminal on the energization control terminal side of the first power amplifier, so that the first NMOS power transistor is turned on / off at high frequency.
[0129]
Similarly, a three-phase second amplified current signal (second three-phase current signal) supplied to the second terminal on the energization control terminal side of the second power amplifier is set to at least a rising slope portion and / or Alternatively, the change is made smoothly at the falling slope portion, the switching operation of the current path by the second NMOS type power transistor is made smooth, and a smoothly changing drive current is supplied to the coil. In addition, the second auxiliary current signal is supplied to the second terminal on the energization control terminal side of the second power amplifier so as to reduce the on-resistance of the second NMOS power transistor that predominantly forms the current path. did. Here, the second NMOS power transistor that predominantly forms a current path means a power transistor that supplies the largest driving current among the three second NMOS power transistors.
Further, in this embodiment, various advantages similar to those of the above-described embodiment can be obtained.
[0130]
In the present embodiment, the first power amplifiers 611, 612, 613 and the second power amplifiers 615, 616, 617 are not limited to the power amplifier 620 having the configuration shown in FIG. 21, and various modifications are possible. is there. FIG. 22 shows a power amplifier 640 having another configuration that can be used for the first power amplifiers 611, 612, and 613 and the second power amplifiers 615, 616, and 617. Here, a case where the power amplifier 640 is used as the first power amplifier 611 is shown. The power amplifier 640 includes an NMOS power transistor 641 and a power diode 641d connected in reverse to the NMOS power transistor 641 in parallel. The current inflow terminal side of the power diode 641d is connected to the current outflow terminal side of the NMOS power transistor 641, and the current outflow terminal side is connected to the current inflow terminal side of the NMOS power transistor 641. In the power amplifier 640, a field effect power part current mirror circuit is formed by the NMOS type power transistor 641 and the NMOS type transistor 642 (cell area ratio is 100 times).
[0131]
The first terminal on the energization control terminal side of the power amplifier 640 is connected to one terminal side of the current path terminal pair of the NMOS transistor 622, and the other terminal side of the current path terminal pair of the NMOS transistor 622 and the NMOS power transistor. A resistor 643 is connected between one terminal side of the current path terminal pair 641, a resistor 644 is connected between the first terminal and the second terminal on the energization control terminal side, and the third terminal on the energization control terminal side is The NMOS type power transistor 641 is connected to the control terminal side. As a result, the field effect power unit current mirror circuit of the power amplifier 640 performs a large current amplification operation from when the first amplified current signal F1 to the first terminal on the energization control terminal side is small. Further, the on-resistance of the NMOS power transistor 641 is reduced by the first auxiliary current signal F4 to the second terminal on the energization control terminal side. Further, the NMOS type power transistor 641 and the field effect type power mirror current mirror circuit of the power amplifier 640 perform an on / off high frequency switching operation by the control pulse signal Y1 to the third terminal on the energization control terminal side. Even if the resistor 643 and / or the resistor 644 of the power amplifier 640 is zero, there is no problem in operation.
[0132]
Example 4
FIG. 23 and FIG. 24 show a disk device including a motor according to a fourth embodiment of the present invention and a motor. FIG. 23 shows the overall configuration. The present embodiment is the same as the third embodiment described above, except that the first NMOS power transistor of the first power amplifier and the second NMOS power transistor of the second power amplifier are switched on and off by a high-frequency switching operation. A container 700 is provided. In other configurations, the same components as those in the first embodiment, the second embodiment, or the third embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
[0133]
The switching controller 700 of FIG. 23 generates control pulse signals Y1, Y2, Y3, Y4, Y5, Y6 in response to the comparison result between the deformation command signal Af and the current detection signal Ag of the current detector 21, and generates the first The power amplifiers 611, 612, and 613 and the second power amplifiers 615, 616, and 617 are turned on and off at high frequency. Specific configurations of the first power amplifiers 611, 612, 613 and the second power amplifiers 615, 616, 617 are the same as those of the power amplifier 620 of FIG. 21 or the power amplifier 640 of FIG. Description is omitted.
[0134]
FIG. 24 shows a specific configuration of the switching controller 700. The comparison circuit 341 of the switching pulse circuit 340 of the switching controller 700 obtains a comparison output signal Cr that compares the deformation command signal Af and the current detection signal Ag. The trigger generation circuit 342 outputs a high-frequency trigger pulse signal Dp of about 100 kHz. The trigger pulse signal Dp is a pulse signal that becomes “Hb” only for a short time width. The state holding circuit 343 changes the holding output signal Wq to “Lb” at the rising edge of the trigger pulse signal Dp, and sets the holding output signal Wq to “Hb” at the rising edge of the comparison output signal Cr. The OR circuit 344 combines the holding output signal Wq and the trigger pulse signal Dp to create a switching control signal W1. FIGS. 25A to 25C show an example of a waveform relationship among the trigger pulse signal Dp, the holding output signal Wq, and the switching control signal W1. The horizontal axis in FIG. 25 corresponds to time.
[0135]
When the switching control signal W1 is “Lb”, the control transistors 731, 732, 733, 734, 735, 736 are simultaneously turned off, and the control pulse signals Y1, Y2, Y3, Y4, Y5, Y6 are turned off (non-energized state) )become. At this time, the first power amplifiers 611, 612, and 613 amplify the first amplified current signals F1, F2, and F3, respectively, and the negative currents of the drive currents I1, I2, and I3 are supplied to the coils 2, 3, and 4, respectively. To form a current path. The second power amplifiers 615, 616, and 617 amplify the second amplified current signals H1, H2, and H3, respectively, and supply the positive currents of the drive currents I1, I2, and I3 to the coils 2, 3, and 4, respectively. A current path to be supplied is formed. When the switching control signal W1 is “Hb”, the control transistors 731, 732, 733, 734, 735, 736 are simultaneously turned on, and the control pulse signals Y1, Y2, Y3, Y4, Y5, Y6 are on (energized state). become. At this time, all the first NMOS power transistors of the first power amplifiers 611, 612, and 613 are simultaneously turned off, and all the second NMOS power transistors of the second power amplifiers 615, 616, and 617 are all turned off. At the same time turn off. In this way, the first power amplifiers 611, 612, 613 and the second power amplifiers 615, 616, 617 are subjected to high-frequency switching control between the on state and the off state by the single switching control signal W1, and are driven to the coil. The current is made to respond to the deformation command signal Af. This will be described.
[0136]
When the holding output signal Wq of the state holding circuit 343 changes to “Lb” by the rising edge of the trigger pulse signal Dp, and then the trigger pulse signal Dp changes to “Lb”, the switching control signal W1 becomes “Lb”. Become. The first power amplifier having a phase in which the first amplified current signals F1, F2, and F3 are not zero is energized, and the second power amplifier having a phase in which the second amplified current signals H1, H2, and H3 are not zero is energized. It becomes a state. For example, consider a case where only the first amplified current signal F1 is selected and only the second amplified current signal H2 is selected. In response to the first amplified current signal F1, the first NMOS power transistor of the first power amplifier 611 is energized to form a current path for supplying the negative current of the drive current I1 to the coil 2. . In response to the second amplified current signal H2, the second NMOS power transistor of the second power amplifier 616 is energized to form a current path for supplying the positive current of the drive current I2 to the coil 3. .
[0137]
In order to supply a sufficient driving current to the coils 2 and 3, the first NMOS power transistor of the first power amplifier 611 and the second NMOS power transistor of the second power amplifier 616 are in a full-on state. Due to the inductance action of the coil, the drive current value to the coils 2 and 3 gradually increases. Therefore, the energization current Ig supplied from the DC power supply 50 increases and the current detection signal Ag of the current detector 21 increases. At the instant when the current detection signal Ag becomes larger than the deformation command signal Af, the comparison output signal Cr of the comparison circuit 341 generates a rising edge. Due to the rising edge of the comparison output signal Cr, the holding output signal Wq of the state holding circuit 343 changes to “Hb”, and the switching control signal W1 changes to “Hb”. When the switching control signal W1 becomes “Hb”, the control pulse signals Y1 to Y6 are turned on, and the first NMOS type power transistors and the second power amplifiers 615, 616, and 617 of the first power amplifiers 611, 612, and 613 are turned on. All of the second NMOS type power transistors are simultaneously turned off. At this time, the drive voltage on the power supply terminal side of the coil 2 is suddenly increased by the inductance action of the coil 2 to form a current path passing through the second power diode of the second power amplifier 615. As a result, the negative side current of the drive current I1 to the coil 2 continues to flow continuously.
[0138]
Further, due to the inductance action of the coil 3, the drive voltage on the power supply terminal side of the coil 3 is abruptly reduced to form a current path passing through the first power diode of the first power amplifier 612. As a result, the positive current of the drive current I2 to the coil 3 continues to flow continuously. Thereby, the drive current values of the coils 2 and 3 are gradually reduced. After a short time, the next pulse of the trigger pulse signal Dp arrives, and the above switching operation is repeated. In this manner, the peak value of the energization current Ig of the DC power supply 50 is controlled to a value corresponding to the deformation command signal Af, and the drive current to the coils 2, 3 and 4 is controlled. When the first auxiliary current signal F4 is supplied to the energization control terminal side of the first power amplifier 611, the on-resistance of the first NMOS type power transistor of the first power amplifier 611 is reduced. effective. Further, when the second auxiliary current signal H5 is supplied to the energization control terminal side of the second power amplifier 616, the on-resistance of the second NMOS type power transistor of the second power amplifier 616 is reduced. effective.
[0139]
In this example, as the moving body 1 moves, the first amplified current signal is distributed smoothly and smoothly for one phase or two phases, so that the current path by the first power amplifiers 611, 612, and 613 The switching is smooth. The high frequency switching operation of the first NMOS type power transistors of the first power amplifiers 611, 612, and 613 is the same as described above. In addition, since the second amplified current signal is smoothly and alternately distributed for one phase or two phases as the moving body 1 moves, the current path is switched by the second power amplifiers 615, 616, and 617. Becomes smooth. The high frequency switching operation of the second NMOS type power transistors of the second power amplifiers 615, 616, and 617 is the same as described above. As a result, the drive current changes smoothly, and current pulsation and disk vibration are significantly reduced. Since the first amplified current signals F1, F2, and F3 and the second amplified current signals H1, H2, and H3 are reduced to the necessary minimum values in response to the command signal Ad, the command signal Ad has changed. Even in this case, it is possible to always perform a smooth current path switching operation. In addition, power loss due to the first amplified current signal and the second amplified current signal can be reduced. The first amplified current signals F1, F2, and F3 and the second amplified current signals H1, H2, and H3 may be changed in response to the deformation command signal Af.
[0140]
Next, an operation when the rising edge of the comparison output signal Cr does not occur before the rising edge of the trigger pulse signal Dp arrives will be described. While the rising edge of the comparison output signal Cr does not occur, the hold output signal Wq continues to be in the “Lb” state. The OR circuit 344 OR-synthesizes the holding output signal Wq and the trigger pulse signal Dp, and outputs the switching control signal W1. Therefore, even if the hold output signal Wq continues to be “Lb”, the switching control signal W1 becomes a signal that becomes “Hb” for a short pulse width corresponding to the trigger pulse signal Dp. As a result, the switching control signal W1 becomes a pulse signal having the same frequency as the trigger pulse signal Dp. That is, the switching control signal W1 becomes a pulse signal having a fixed frequency without missing a pulse. As a result, the first power amplifier and the second power amplifier can perform a stable switching operation at a fixed frequency, and switching noise generated due to switching omission can be eliminated. FIGS. 26A to 26C show examples of the waveform relationship among the trigger pulse signal Dp, the holding output signal Wq, and the switching control signal W1. Note that the horizontal axis in FIG. 26 corresponds to time.
[0141]
Other configurations and operations are the same as those of the first embodiment, the second embodiment, or the third embodiment described above, and a detailed description thereof will be omitted.
In this embodiment, since the first NMOS power transistor of the first power amplifier and the second NMOS power transistor of the second power amplifier are operated for high frequency switching, the power loss in these power transistors is greatly increased. Reduced to At this time, since the first power amplifier and the second power amplifier are simultaneously turned on / off in response to a single switching control signal W1, a configuration for performing a high-frequency switching operation or a configuration for controlling a drive current to the coil is extremely important. Easy to do.
[0142]
In addition, the switching controller 700 switches at least one of the first power amplifier and the second power amplifier so as to be turned off substantially at the same time every predetermined time interval. As a result, high-frequency switching is prevented from being lost and switching noise is reduced. Further, since at least one of the first power amplifier and the second power amplifier is surely turned off at predetermined time intervals, the change in the back electromotive force of the coil is utilized using this off period. Can be detected accurately. Thereby, even if it is the structure which detects the zero cross of the counter electromotive force of a coil and produces a switching signal, motor operation becomes stable.
Further, in this embodiment, various advantages similar to those of the first embodiment, the second embodiment, or the third embodiment can be obtained.
[0143]
Example 5
27 to 31 show a disk device and a motor that are configured to include a motor according to a fifth embodiment of the present invention. FIG. 27 shows the overall configuration. In the fifth embodiment, the second power amplifiers 815, 816, and 817 in the fourth embodiment are configured by using the second PMOS type power transistor. In addition, the switching controller 800, the auxiliary supplier 810, and the second current amplifiers 845, 846, and 847 are changed. In other configurations, the same components as those in the first embodiment, the second embodiment, the third embodiment, or the fourth embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
[0144]
In FIG. 27, in the first power amplifier 611, the first amplified current signal F1 of the first current amplifier 41 is input to the first terminal on the energization control terminal side, and auxiliary supply is provided to the second terminal on the energization control terminal side. The first auxiliary current signal F4 of the controller 810 is input, and the control pulse signal Y1 of the switching controller 800 is input to the third terminal on the energization control terminal side. Similarly, in the first power amplifier 612, the first amplified current signal F2 of the first current amplifier 42 is input to the first terminal on the energization control terminal side, and the auxiliary feeder is supplied to the second terminal on the energization control terminal side. The first auxiliary current signal F5 of 810 is input, and the control pulse signal Y2 of the switching controller 800 is input to the third terminal on the energization control terminal side. Similarly, in the first power amplifier 613, the first amplified current signal F3 of the first current amplifier 43 is input to the first terminal on the energization control terminal side, and the auxiliary feeder is supplied to the second terminal on the energization control terminal side. The first auxiliary current signal F6 810 is input, and the control pulse signal Y3 of the switching controller 800 is input to the third terminal on the energization control terminal side.
[0145]
The aforementioned power amplifier 620 shown in FIG. 21 is used as the first power amplifier 611, 612, 613. When the power amplifier 620 of FIG. 21 is used as the first power amplifier 611, it has already been described. The first power amplifiers 612 and 613 have the same configuration.
In FIG. 27, in the second power amplifier 815, the second amplified current signal H1 of the second current amplifier 845 is input to the first terminal on the energization control terminal side, and auxiliary supply is provided to the second terminal on the energization control terminal side. The second auxiliary current signal H4 of the controller 810 is input, and the control pulse signal Y4 of the switching controller 800 is input to the third terminal on the energization control terminal side. Similarly, in the second power amplifier 816, the second amplified current signal H2 of the second current amplifier 846 is input to the first terminal on the energization control terminal side, and the auxiliary feeder is supplied to the second terminal on the energization control terminal side. The second auxiliary current signal H5 810 is input, and the control pulse signal Y5 of the switching controller 800 is input to the third terminal on the energization control terminal side. Similarly, in the second power amplifier 817, the second amplified current signal H3 of the second current amplifier 847 is input to the first terminal on the energization control terminal side, and the auxiliary feeder is supplied to the second terminal on the energization control terminal side. The second auxiliary current signal H6 810 is input, and the control pulse signal Y6 of the switching controller 800 is input to the third terminal on the energization control terminal side.
[0146]
FIG. 31 shows a power amplifier 900 corresponding to a specific configuration of the second power amplifiers 815, 816, and 817. Here, a case where the power amplifier 900 is used as the second power amplifier 815 is shown. The power amplifier 900 includes a PMOS type power transistor 905 and a power diode 905d reversely connected in parallel to the PMOS type power transistor 905. The current inflow terminal side of the power diode 905 d is connected to the current outflow terminal side of the PMOS power transistor 905, and the current outflow terminal side is connected to the current inflow terminal side of the PMOS power transistor 905. In the power amplifier 900, a PMOS transistor 905 and a PMOS transistor 906 form a field effect power part current mirror circuit (cell area ratio is 100 times).
[0147]
A resistor 907 is connected between the first terminal on the energization control terminal side of the power amplifier 900 and one terminal side of the current path terminal pair of the PMOS transistor 906, and between the first terminal and the second terminal on the energization control terminal side. The third terminal on the energization control terminal side is connected to the control terminal side of the PMOS type power transistor 905. As a result, the field-effect power unit current mirror circuit of the power amplifier 900 has a predetermined current amplification factor while the second amplified current signal H1 to the first terminal on the energization control terminal side is small, When the amplified current signal H1 increases, the current amplification factor increases rapidly. Further, the on-resistance of the PMOS power transistor 905 is reduced by the second auxiliary current signal H4 to the second terminal on the energization control terminal side. Further, the PMOS type power transistor 905 and the field effect type power mirror current mirror circuit of the power amplifier 900 are turned on / off when the control pulse signal Y4 to the third terminal on the conduction control terminal side is turned on / off at high frequency. High-frequency switching operation is performed. Even if the resistance 907 and / or the resistance 908 of the power amplifier 900 is zero, there is no problem in operation.
[0148]
27 generates second amplified current signals H1, H2, and H3 obtained by current amplification of the first distributed current signals G1, G2, and G3. The second amplified current signals H1, H2, and H3 are respectively supplied to the first terminals on the energization control terminal side of the second power amplifiers 815, 816, and 817.
FIG. 30 shows a specific configuration of the second current amplifiers 845, 846, 847. The second current amplifier 845 includes a first-stage current mirror circuit composed of transistors 951 and 952, and a second amplifier current mirror circuit formed by cascading a next-stage current mirror circuit composed of transistors 953 and 954 and resistors 955 and 956. Has been. The second current amplifier 845 performs a predetermined amplification of 50 times with a current amplification factor. Similarly, the second current amplifier 846 is configured by a second amplifying unit current mirror circuit including transistors 961, 962, 963, and 964 and resistors 965 and 966, and performs predetermined amplification of 50 times in current amplification factor. Similarly, the second current amplifier 847 includes a second amplifying part current mirror circuit including transistors 971, 972, 973, 974 and resistors 975, 976, and performs predetermined amplification of 50 times with a current amplification factor. As a result, the second current amplifiers 845, 845, and 847 amplify the three-phase second distributed current signals G1, G2, and G3 by 50 times, respectively, and output the three-phase amplified current signals H1, H2, and H3. To do.
[0149]
The switching controller 800 in FIG. 27 causes the first power amplifiers 611, 612, 613 or / and the second power amplifiers 815, 816, 817 to perform an on / off high-frequency switching operation. FIG. 28 shows a specific configuration of the switching controller 800. The switching pulse circuit 340 of the switching controller 800 has the same configuration as that shown in FIG. 24 described above, and outputs a switching control signal W1.
[0150]
When the selection switch signal Sf of the selection switch circuit 840 is “Lb”, the output of the AND circuit 830 is “Lb”, and the control transistors 835, 836, and 837 are turned off. Therefore, the control pulse signals Y4, Y5, Y6 are turned off. The output of the AND circuit 828 is the switching control signal W1. Accordingly, the control transistors 831, 832, and 833 are turned on / off in response to the switching control signal W1, and the control pulse signals Y1, Y2, and Y3 are output on and off. As a result, the first NMOS power transistors of the first power amplifiers 611, 612, and 613 perform on / off high-frequency switching operation in response to the control pulse signals Y1, Y2, and Y3. Since the control pulse signals Y4, Y5, and Y6 are off, the second power amplifiers 815, 816, and 817 are changed to the second amplified current signals H1, H2, and H3 of the second current amplifiers 845, 846, and 847, respectively. In response, the energization is distributed and controlled (no high-frequency switching operation). That is, the first power amplifiers 611, 612, and 613 perform high-frequency switching operation, and the second power amplifiers 815, 816, and 817 do not perform high-frequency switching operation.
[0151]
When the selection switch signal Sf of the selection switch circuit 840 is “Hb”, the output of the AND circuit 828 is “Lb”, and the control transistors 831, 832, and 833 are turned off. Therefore, the control pulse signals Y1, Y2, Y3 are turned off. Further, the output of the AND circuit 830 becomes the switching control signal W1. Accordingly, the control transistors 835, 836, and 837 are turned on / off in response to the switching control signal W1, and the control pulse signals Y4, Y5, Y6 are output on / off. As a result, in response to the control pulse signals Y4, Y5, Y6, the second PMOS type power transistors of the second power amplifiers 815, 816, 817 perform on / off high-frequency switching operation. Since the control pulse signals Y1, Y2, and Y3 are off, the first power amplifiers 611, 612, and 613 are changed to the first amplified current signals F1, F2, and F3 of the first current amplifiers 41, 42, and 43, respectively. In response, the energization is distributed and controlled (no high-frequency switching operation). That is, the second power amplifiers 815, 816, and 817 perform high frequency switching operation, and the first power amplifiers 611, 612, and 613 do not perform high frequency switching operation.
[0152]
The selection switch signal Sf of the selection switch circuit 840 changes in response to the output signal of the switching generator 34 or the movement operation of the moving body 1. Here, the three-phase position detection signals Ja 1, Jb 1 and Jc 1 of the switching generator 34 are input to the selection switch circuit 840. The waveform shaping circuits 841, 842, 843 compare the respective position detection signals Ja1, Jb1, Jc1 with a predetermined voltage of the constant voltage source 848 to produce three-phase digital signals Jk, Jl, Jm. The first exclusive OR circuit 844 (Exclusive OR) takes an exclusive OR of the three-phase digital signals Jk, Jl, and Jm to obtain a digital signal Jp. Therefore, the digital signal Jp becomes “Hb” when an odd number of the three-phase digital signals Jk, Jl, Jm is “Hb”, and becomes “Lb” in other cases. The second exclusive OR circuit 845 calculates the exclusive OR of the digital signal Jp and the setting signal Sg and outputs the selection switch signal Sf. Therefore, if the setting signal Sg is set to “Lb”, the digital signal Jp becomes the selection switch signal Sf as it is, and if the setting signal Sg is set to “Hb”, the negative signal of the digital signal Jp becomes the selection switch signal Sf.
[0153]
As a result, the selection switch signal Sf of the selection switch circuit 840 changes its polarity every 60 degrees or approximately 60 degrees in electrical angle in response to the output signal of the switching generator 34 or the switching operation of the current path. As a result, the first power amplifier and the second power amplifier perform a high-frequency switching operation while alternately changing the electrical angle every 60 degrees or approximately every 60 degrees.
That is, by setting the setting signal Sg to a predetermined polarity, the power amplifier on the side that performs the switching operation of the current path is selectively selected from the three first power amplifiers and the three second power amplifiers. High frequency switching operation can be performed. As a result, a reliable current path switching operation can be realized.
[0154]
By setting the setting signal Sg to the opposite polarity, the power amplifier that does not perform the current path switching operation among the three first power amplifiers and the three second power amplifiers is selectively high-frequency. Switching operation can also be performed. As a result, the number of power transistors that perform high-frequency switching operation is reduced, and the switching loss is reduced. Such a selection method using the setting signal Sg can be changed as needed.
The auxiliary supplier 810 of FIG. 27 responds to the output signal of the switching generator 34 and supplies the three-phase first auxiliary current signals F4, F5, and F6 to the energization control terminal side of the first power amplifiers 611, 612, and 613. In response to the output signal of the switching generator 34, the three-phase second auxiliary current signals H4, H5, H6 are supplied to the energization control terminal side of the second power amplifiers 815, 816, 817. FIG. 29 shows a specific configuration of the auxiliary feeder 810. The auxiliary switching creation unit 510 of the auxiliary feeder 810 is the same as the configuration shown in FIG. 17 described above, and detailed description thereof is omitted. The auxiliary current switching unit 850 includes three first current sources 871, 872, 873, three second current sources 875, 876, 877, and three first switch circuits 881, 882, 883, 3 The second switch circuits 885, 886, 887 are provided. The first current sources 871, 872, and 873 are connected in the direction of flowing out from the positive electrode terminal side of the DC power supply 50, and the second current sources 875, 876, and 877 are connected in the direction of flowing into the negative electrode terminal side of the DC power supply 50. Has been.
[0155]
The first switch circuits 881, 882, and 883 turn on the switches when the auxiliary switching signals J4, J5, and J6 of the auxiliary switching generation unit 510 become “Hb”, and supply the currents of the first current sources 871, 872, and 873, respectively. The three-phase first auxiliary current signals F4, F5 and F6 are output. The second switch circuits 885, 886, and 887 turn on the switches when the auxiliary switching signals J7, J8, and J9 of the auxiliary switching generation unit 510 become “Hb”, and the currents of the second current sources 875, 876, and 877 are supplied. The three-phase second auxiliary current signals H4, H5, and H6 are output.
The waveform relationship between the first auxiliary current signals F4, F5 and F6 and the first amplified current signals F1, F2 and F3 is the same as that shown in FIGS. 19 (a) to 19 (c) and (g). is there. The waveform relationship between the second auxiliary current signals H4, H5, and H6 and the second amplified current signals H1, H2, and H3 is the same as that shown in FIGS. 19 (d) to 19 (f) and (h). It is the same.
[0156]
Further, the deformation command signal Af of the command deformer 23 is input to the current supplier 30, and the first amplified current signals F1, F2, and F3 and the second amplified current signals H1, H2, and H3 are responsive to the deformation command signal Af. To change. As a result, even when the command signal Ad changes, a smooth current path switching operation can be performed by the first power amplifier and the second power amplifier.
Other configurations and operations are the same as those of the first embodiment, the second embodiment, the third embodiment, and the fourth embodiment described above, and a detailed description thereof is omitted.
In the present embodiment, the power loss of the power amplifier is small because the first power amplifier or the second power amplifier is operated to perform on / off high-frequency switching operation. Therefore, it becomes a disk device and a motor with high power efficiency. Further, the first amplified current signal and the second amplified current signal are changed in response to the deformation command signal Af, and the power loss due to the input current of the first power amplifier and the second power amplifier is also reduced. Further, by changing the peak value of the pulse-like energization current Ig supplied from the DC power source 50 to the coils 2, 3 and 4 in response to the moving operation of the moving body 1 or the switching operation of the current path, a smooth sine wave shape is obtained. The drive current can be supplied to the coil, and vibration and noise can be significantly reduced.
[0157]
In this embodiment, a first NMOS power transistor is used for the first power amplifier, a second PMOS power transistor is used for the second power amplifier, and the first NMOS power transistor and the second NMOS power transistor are used. The configuration for controlling energization of the PMOS type power transistor has been greatly simplified. That is, the high voltage output device is eliminated, and a voltage source other than the DC power source 50 is not required in order to drive and control the power transistor. This greatly simplified the overall configuration.
[0158]
In this embodiment, a field effect type power mirror current mirror circuit is constructed using an NMOS type power transistor and a PMOS type power transistor having nonlinear voltage amplification gain, and the first power amplifier and the second power amplifier are constructed. The variation of the current amplification factor was greatly reduced. This smoothed the switching operation of the current path. In the present embodiment, the first amplified current signal (first three-phase current signal) and the second amplified current signal (second three-phase current signal) change in response to the deformation command signal Af. Even when the command signal Ad changes, a smooth current path switching operation is always realized.
Further, in this embodiment, various advantages similar to those of the above-described embodiment can be obtained.
In the present embodiment, the first power amplifiers 611, 612, and 613 are not limited to the power amplifier 620 having the configuration shown in FIG. 21, and various modifications can be made. For example, the power amplifier 640 shown in FIG. 22 can be used as the first power amplifier 611, 612, 613.
[0159]
In the present embodiment, the second power amplifiers 815, 816, and 817 are not limited to the power amplifier 900 having the configuration shown in FIG. 31, and various modifications can be made. FIG. 32 shows another configuration of the power amplifier 920 that can be used for the second power amplifiers 815, 816, and 817. Here, a case where the power amplifier 920 is used as the second power amplifier 815 is shown. The power amplifier 920 includes a PMOS type power transistor 925 and a power diode 925d connected in reverse to the PMOS type power transistor 925 in parallel. The current inflow terminal side of the power diode 925d is connected to the current outflow terminal side of the PMOS power transistor 925, and the current outflow terminal side is connected to the current inflow terminal side of the PMOS power transistor 925. In the power amplifier 920, a PMOS transistor 926 and a PMOS transistor 926 form a field effect power part current mirror circuit (cell area ratio is 100 times).
[0160]
The first terminal on the energization control terminal side of the power amplifier 920 is connected to one terminal side of the current path terminal pair of the PMOS transistor 926, and the other terminal side of the current path terminal pair of the PMOS transistor 926 and the PMOS power transistor. A resistor 927 is connected between one terminal side of the current path terminal pair of 925, a resistor 928 is connected between the first terminal and the second terminal on the energization control terminal side, and the third terminal on the energization control terminal side is The PMOS type power transistor 925 is connected to the control terminal. As a result, the field effect power unit current mirror circuit of the power amplifier 920 performs a considerably large current amplifying operation from when the second amplified current signal H1 to the first terminal on the energization control terminal side is small. Further, the power loss due to the on-resistance of the PMOS type power transistor 925 is reduced by the second auxiliary current signal H4 to the second terminal on the energization control terminal side. Further, the PMOS type power transistor 925 and the field effect type power mirror current mirror circuit of the power amplifier 920 are turned on / off when the control pulse signal Y4 to the third terminal on the energization control terminal side is turned on / off. High-frequency switching operation is performed. Note that there is no problem in operation even if the resistor 927 and / or the resistor 928 of the power amplifier 920 is zero.
[0161]
Example 6
FIG. 33 and FIG. 34 show a disk device including a motor according to Embodiment 6 of the present invention, and a motor. FIG. 33 shows the overall configuration. In this embodiment, an off operation unit 1000 is further provided in the third embodiment. In other configurations, the same components as those in the first embodiment, the second embodiment, the third embodiment, the fourth embodiment, or the fifth embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
[0162]
33, in the first power amplifier 611, the first amplified current signal F1 of the first current amplifier 41 is input to the first terminal on the energization control terminal side, and auxiliary supply is provided to the second terminal on the energization control terminal side. The first auxiliary current signal F4 of the controller 500 is input, and the control pulse signal Y1 of the switching controller 22 is input to the third terminal on the energization control terminal side. Similarly, in the first power amplifier 612, the first amplified current signal F2 of the first current amplifier 42 is input to the first terminal on the energization control terminal side, and the auxiliary feeder is supplied to the second terminal on the energization control terminal side. The first auxiliary current signal F5 of 500 is input, and the control pulse signal Y2 of the switching controller 22 is input to the third terminal on the energization control terminal side. Similarly, in the first power amplifier 613, the first amplified current signal F3 of the first current amplifier 43 is input to the first terminal on the energization control terminal side, and the auxiliary feeder is supplied to the second terminal on the energization control terminal side. The first auxiliary current signal F6 of 500 is input, and the control pulse signal Y3 of the switching controller 22 is input to the third terminal on the energization control terminal side.
[0163]
In the second power amplifier 615, the second amplified current signal H1 of the second current amplifier 45 is inputted to the first terminal on the energization control terminal side, and the second power amplifier 615 of the auxiliary feeder 500 is inputted to the second terminal on the energization control terminal side. 2 is input, and the off-current signal Z4 of the off-operation device 1000 is input to the third terminal on the energization control terminal side. Similarly, in the second power amplifier 616, the second amplified current signal H2 of the second current amplifier 46 is input to the first terminal on the energization control terminal side, and the auxiliary supply is supplied to the second terminal on the energization control terminal side. The second auxiliary current signal H5 of 500 is input, and the off-current signal Z5 of the off-operation device 1000 is input to the third terminal on the energization control terminal side. Similarly, in the second power amplifier 617, the second amplified current signal H3 of the second current amplifier 47 is input to the first terminal on the energization control terminal side, and the auxiliary supply is supplied to the second terminal on the energization control terminal side. The second auxiliary current signal H6 of 500 is input, and the off-current signal Z6 of the off-operation device 1000 is input to the third terminal on the energization control terminal side.
[0164]
The off-current signal Z4 of the off-operator 1000 flows out from the energization control terminal side of the second power amplifier 615 of the same phase when at least the first power amplifier 611 is performing a high-frequency switching operation in the energized state. The second power amplifier 615 is reliably turned off. Further, when the second power amplifier 615 is energized, the off-current signal Z4 is in the no-signal state (zero current), and the second power amplifier 615 is energized in response to the input current to the energization control terminal side. Be controlled. Similarly, the off-current signal Z5 of the off-operation device 1000 is supplied from the energization control terminal side of the second power amplifier 616 of the same phase when at least the first power amplifier 612 is performing a high-frequency switching operation. The current is allowed to flow, and the second power amplifier 616 is reliably turned off. Further, when the second power amplifier 616 is energized, the off-current signal Z5 is in the no-signal state (zero current), and the second power amplifier 616 is energized in response to the input current to the energization control terminal side. Be controlled. Similarly, the off-current signal Z6 of the off-operation device 1000 is supplied from the energization control terminal side of the second power amplifier 617 in the same phase when at least the first power amplifier 613 performs a high-frequency switching operation in the energized state. The current is discharged, and the second power amplifier 617 is reliably turned off. When the second power amplifier 617 is energized, the off-current signal Z6 is in the no-signal state (zero current), and the second power amplifier 617 is energized in response to the input current to the energization control terminal side. Be controlled.
[0165]
FIG. 34 shows a specific configuration of the off operation unit 1000. The comparator 1010 of the off-operation unit 1000 compares the output signal Ja1 of the switching generator 34 with a predetermined voltage, and turns on / off the field effect transistor 1012 in response to the comparison result. As a result, an off-current signal Z4 is output, and the second power amplifier 615 is reliably turned off. Similarly, the comparator 1020 compares the output signal Jb1 of the switching generator 34 with a predetermined voltage, and turns on / off the field effect transistor 1022 in response to the comparison result. As a result, an off-current signal Z5 is output, and the second power amplifier 616 is reliably turned off. Similarly, the comparator 1030 compares the output signal Jc1 of the switching generator 34 with a predetermined voltage, and turns on / off the field effect transistor 1032 in response to the comparison result. As a result, an off-current signal Z6 is output, and the second power amplifier 617 is reliably turned off.
[0166]
Other configurations and operations are the same as those in the third, second, or first embodiment, and detailed description thereof is omitted.
In this embodiment, when the first power amplifier in the energized state is performing a high-frequency switching operation, the second power amplifier of the same phase is turned off by the off signal of the off-actuator, so that the drive voltage is Even when the high-frequency pulse voltage has a large amplitude, unnecessary current flow through the second power amplifier can be prevented. In particular, when the second power amplifier includes a field effect type power transistor, such unnecessary current is likely to be generated due to variations in characteristics of the field effect type power transistor, and is completely turned off by the off-operator. There is a need.
[0167]
In the above-described configuration, only the first power amplifier is operated for high frequency switching. However, the present invention is not limited to such a case, and the first power amplifier and the second power amplifier may be operated for high frequency switching. good. Further, the first power amplifier is forcibly turned off by a new off signal of the off-operator during a period when the first amplified current signal becomes zero and the first power amplifier is turned off. Also good.
Also in this embodiment, various advantages similar to those of the above-described embodiment can be obtained.
[0168]
As described above, in the disk device of the present invention, noise, vibration, and power loss can be reduced significantly or simultaneously, and a high-performance DVD device, CD device, HDD device, FDD device, or the like can be configured. For example, since the disk vibration is small, the jitter of the reproduction signal from the disk is greatly reduced, and the reproduction error rate is reduced. In recording on a disc, the variation in recording location is greatly reduced. Further, since the noise of the disc is low, noise interference does not occur in the viewing of audio / video signals reproduced from the disc. Further, since the power loss is small, the power saving of the disk device is achieved and the temperature rise of the disk is also reduced. Further, by using a recordable disc that is vulnerable to heat, the recordable disc can be reproduced or recorded stably. Thus, the disk device of the present invention greatly expands the usage of the disk. In particular, when a disc device such as a DVD device or an HDD device is configured based on the present invention, a disc on which high-quality audio / video signals are recorded at high density can be stably reproduced without noise interference. Recording and / or recording high-quality audio / video signals on a disk with high density, and a high-performance, high-quality disk device can be realized.
[0169]
Bits of the playback signal from the disk by performing CLV (Constant Line Velocity) operation or ZCLV (Zone Constant Line Velocity) operation and changing the rotation speed of the disk continuously or stepwise in response to the radial position of the head The rate can be constant or nearly constant. In the case of a recording disk, the recording density on the disk can be made constant or substantially constant by changing the rotational speed of the disk continuously or stepwise in response to the radial position of the head. Also, when changing the playback position for searching, etc., the disk vibration, noise and power consumption are small, so the rotational speed of the disk can be accelerated and decelerated in a short time, greatly increasing the disk device search time. There is also an advantage that can be shortened. It is also possible to control the number of revolutions of the disk to be constant.
[0170]
Various modifications can be made to the specific configuration of each of the embodiments described above. For example, the distribution generator 36 is not limited to the above-described configuration. FIG. 35 shows a distribution generator 1136 having another configuration. This will be described. The distribution generator 1136 includes a first distributor 1137 and a second distributor 1138. The first distributor 1137 distributes the first supply current signal C1 of the current supplier 30 in response to the three-phase switching current signals D1, D2, and D3 of the switching generator 34, and smoothly changes three-phase. First distributed current signals E1, E2, and E3. The second distributor 1138 distributes the second supply current signal C2 of the current supplier 30 in response to the three-phase switching current signals D1, D2, D3 of the switching generator 34, and smoothly changes the three-phase. Second distributed current signals G1, G2, and G3 are generated.
[0171]
The first distributor 1137 includes three first input transistors 1201, 1202, and 1203 and three first distribution transistors 1205, 1206, and 1207. The energization control terminal of each of the first input transistors 1201, 1202, and 1203 and the signal input terminal of the current path terminal pair are current inflows supplied with the three-phase switching current signals D1, D2, and D3 of the switching generator 34, respectively. Connected to the outflow terminal side. The signal output terminals of the current path terminal pairs of the first input transistors 1201, 1202, and 1203 are commonly connected. The current signal input terminal sides of the first distribution transistors 1205, 1206, and 1207 are commonly connected, and the first supply current signal C1 of the current supplier 30 is input to the common connection terminal side. The first distribution transistors 1205, 1206, and 1207 are connected on the current control terminal side to the current inflow / outflow terminal side to which the three-phase switching current signals D 1, D 2, and D 3 are respectively supplied. Thus, the three first distribution transistors 1205, 1206, and 1207 output the three-phase first distribution current signals E1, E2, and E3 from the current signal output terminal side.
[0172]
The first input transistors 1201, 1202, 1203 and the first distribution transistors 1205, 1206, 1207 use the same type of transistors. Here, PNP-type bipolar transistors are used for the first input transistors 1201, 1202, and 1203 and the first distribution transistors 1205, 1206, and 1207. The energization control terminal of the first input transistor is a base terminal, the signal input terminal of the current path terminal pair is a collector terminal, and the signal output terminal of the current path terminal pair is an emitter terminal. The energization control terminal of the first distribution transistor is a base terminal, the current signal input terminal is an emitter terminal, and the current signal output terminal is a collector terminal.
[0173]
The second distributor 1138 includes three second input transistors 1211, 1212 and 1213 and three second distribution transistors 1215, 1216 and 1217. The energization control terminal of each of the second input transistors 1211, 1212 and 1213 and the signal input terminal of the current path terminal pair are current inflows supplied with the three-phase switching current signals D1, D2 and D3 of the switching generator 34, respectively. Connected to the outflow terminal side. The signal output terminals of the current path terminal pairs of the second input transistors 1211, 1212 and 1213 are commonly connected. The current signal input terminal sides of the second distribution transistors 1215, 1216, and 1217 are commonly connected, and the second supply current signal C2 of the current supplier 30 is input to the common connection terminal side. The second distribution transistors 1215, 1216, and 1217 are connected at their respective energization control terminals to the current inflow / outflow terminals to which the three-phase switching current signals D1, D2, and D3 are respectively supplied. Accordingly, the three second distribution transistors 1215, 1216, 1217 output the three-phase second distribution current signals G1, G2, G3 from the current signal output terminal side. The second input transistors 1211, 1212, 1213 and the second distribution transistors 1215, 1216, 1217 use the same type of transistors.
[0174]
Further, the transistor types of the first input transistors 1201, 1202, and 1203 are made different in polarity from the transistor types of the second input transistors 1211, 1212, and 1213. Here, NPN bipolar transistors are used for the second input transistors 1211, 1212, 1213 and the second distribution transistors 1215, 1216, 1217. The energization control terminal of the second input transistor is a base terminal, the signal input terminal of the current path terminal pair is a collector terminal, and the signal output terminal of the current path terminal pair is an emitter terminal. The energization control terminal of the second distribution transistor is a base terminal, the current signal input terminal is an emitter terminal, and the current signal output terminal is a collector terminal. Further, the reference voltage source 1220 and the transistors 1221 and 1222 constitute a predetermined voltage supply unit, supplies the first DC voltage to the common connection terminal of the first input transistors 1201, 1202, and 1203, and the second input transistor 1211. , 1212 and 1213 are supplied with a second DC voltage at their common connection ends.
[0175]
As a result, when the switching current signal D1 is a negative-side current, a current is passed through the first input transistor 1201, and no current flows through the second input transistor 1211. When the switching current signal D1 is a positive current, the second input transistor 1211 is energized and no current flows through the first input transistor 1201. That is, a smooth current is supplied to the first input transistor 1201 and the second input transistor 1211 in a complementary manner according to the polarity of the switching current signal D1, and the first input transistor 1201 and the second input transistor 1211 are simultaneously supplied. No current flows. Similarly, a current is passed through the first input transistor 1202 when the switching current signal D2 is a negative current, and a current is passed through the second input transistor 1212 when the switching current signal D2 is a positive current. Similarly, when the switching current signal D3 is a negative current, a current is passed through the first input transistor 1203, and when the switching current signal D3 is a positive current, a current is passed through the second input transistor 1213.
[0176]
The first distribution transistors 1205, 1206, and 1207 of the first distributor 1137 respond to the three-phase currents flowing through the first input transistors 1201, 1202, and 1203, and the first supply current signal C 1 is supplied to each current. The signal is distributed to the signal output terminal side, and three-phase first distribution current signals E1, E2, and E3 are generated. Accordingly, the three-phase first distribution current signals E1, E2, E3 change smoothly in response to the negative-side currents of the three-phase switching current signals D1, D2, D3, and the distribution current signals E1, E2, E3 The composite value is equal to the first supply current signal C1. Similarly, the second distribution transistors 1215, 1216, and 1217 of the second distributor 1138 generate the second supply current signal C2 in response to the three-phase current flowing through the second input transistors 1211, 1212, and 1213. Each of the current signal output terminals is distributed to generate a three-phase second distribution current signal G1, G2, G3. Therefore, the three-phase second distribution current signals G1, G2, and G3 change smoothly in response to the positive currents of the three-phase switching current signals D1, D2, and D3, and the distribution current signals G1, G2, and G3 The composite value is equal to the second supply current signal C2. The waveforms of the three-phase first distribution current signals E1, E2, E3 and the three-phase second distribution current signals G1, G2, G3 are the same as those shown in FIG. These current signals change smoothly in the rising slope portion and the falling slope portion.
[0177]
Various one-chip integrated circuit technologies using a well-known semiconductor process can be used in the integration. For example, there are various one-chip integrated circuit technologies that can use a single type or a plurality of types of double diffusion MOS field effect transistors, CMOS field effect transistors, and bipolar transistors. A substrate of an integrated circuit is used by being connected to a potential (ground potential) on the negative electrode terminal side of a DC power supply, and a high density integrated circuit can be realized by a junction separation technique. However, an integrated circuit technique in which transistors and resistors are formed on one chip using a dielectric separation technique may be used. Note that the specific transistor arrangement in one chip differs depending on the design of each integrated circuit, and thus detailed description thereof is omitted.
[0178]
The power diode of the power amplifier can be formed in the integrated circuit together with the power transistor, but may be externally attached to the integrated circuit if necessary. For example, a Schottky power diode may be reversely connected in parallel with the power transistor. Further, the first amplifying unit current mirror circuit of the first current amplifier and the second amplifying unit current mirror circuit of the second current amplifier have nonlinear current amplification characteristics in which the current amplification factor increases as the current increases. You may have.
[0179]
The switching controller controls the switching operation of the power amplifier in response to the comparison result between the current detection signal and the deformation command signal (or command signal), and realizes highly accurate current control. However, the present invention is not limited to such a configuration, and various modifications are possible. For example, the switching controller may perform a switching operation of at least one of the first power amplifier and the second power amplifier in response to a single switching control signal. Further, one or both of the first power amplifier and the second power amplifier may be switched with a switching control signal having a plurality of phases. When only the three first power amplifiers are operated for high frequency switching, when only the three second power amplifiers are operated for high frequency switching, the three first power amplifiers and the three second powers are operated. When both of the amplifiers are operated with high frequency switching, the high frequency switching operations of the three first power amplifiers and the high frequency switching operation of the three second power amplifiers are switched at appropriate times. There is a way to do it. Further, the current detector may be inserted on the positive electrode terminal side of the DC power supply. Furthermore, the current detector is not limited to the method of directly detecting the supply current of the DC power supply, and various known methods can be applied. For example, a signal that responds to the energization current of the field effect type power transistor may be obtained.
[0180]
The switching operation block makes the energization current of the DC power source into a pulse, and responds to or interlocks with the output signal of the switching generation means, the moving operation of the moving body, or the switching operation of the current path of the power amplifier, and from the DC power source to the coil. The peak value of the energization current was changed. In the above-described embodiment, the current detector, the command deformer, and the switching controller are used, but various modifications can be made to the specific configuration.
Further, the auxiliary supply is not limited to the configuration for outputting the auxiliary current signal, and the auxiliary voltage signal may be supplied to the energization control terminal side of the power amplifier. With the auxiliary signal of the auxiliary supply device, the on-resistance of the field-effect power transistor of the power amplifier can be reduced, and the power loss due to the on-resistance can be reduced without hindering the smooth switching operation of the current path.
[0181]
The present invention is not limited to supplying current in both directions to the coil, and it is possible to supply current in one direction, and switching between current supply in one direction and current supply in one direction may be performed as appropriate.
Further, the first power amplifier and the second power amplifier are not limited to the configurations shown in the above-described embodiments, and various modifications are possible as long as the operation substantially conforms to the gist of the present invention is performed. . In the above-described embodiment, a power amplifier having a power part current mirror circuit using a field effect type power transistor is shown as a preferred example. However, the present invention is not limited to such a configuration. For example, an IGBT transistor (Insulated Gate bipolar Transistor) or a COMFET transistor (Conductivity modulated Field Effect Transistor) is a composite power transistor having a non-linear voltage amplification characteristic. It's being used. However, since the IGBT transistor is a composite field effect power transistor having a field effect transistor on the input side, a field effect power part current mirror circuit using the IGBT transistor can be configured. A power amplifier having current amplification characteristics can be configured.
[0182]
By supplying a current signal that smoothly changes at least at the rising slope portion and / or the falling slope portion to the energization control terminal side of such a power amplifier, the current path can be switched smoothly. As a result, the composite field effect power transistor has many disadvantages (large on-voltage and large amplification gain variation), but the present invention uses a power amplifier including the composite field effect power transistor. It is also possible to obtain the various effects shown. Therefore, the field effect power transistor of the present invention includes a composite field effect transistor having an IGBT transistor or a field effect transistor on the input side. FIG. 36 shows a configuration example of a power amplifier 1900 using a composite field effect power transistor 1910 having a field effect transistor on the input side such as an IGBT transistor.
[0183]
In this example, the power amplifier 1900 is used as the first power amplifier 611. A connection between the composite field effect transistor 1910 and the field effect transistor 1911 constitutes a field effect power section current mirror circuit equivalently. As a result, the input current to the energization control terminal side of the power amplifier 1900 is amplified, and the drive current is output to the energization current path of the composite field effect transistor 1910. The power diode 1910d is reversely connected in parallel to the energization current path of the composite field effect transistor 1910. The power diode 1910d may be a parasitic diode of the composite field effect transistor 1910. In addition, the composite field effect transistor 1910 at full on performs a full on operation including a bias value of a required voltage. Note that the resistor 1912 and / or 1913 may be zero.
[0184]
FIG. 37 shows another configuration example of a power amplifier 1950 using a composite field effect power transistor 1960 having a field effect transistor on the input side such as an IGBT transistor. A connection between the composite field effect transistor 1960 and the field effect transistor 1961 constitutes a field effect power section current mirror circuit equivalently. As a result, the input current to the energization control terminal side of the power amplifier 1950 is amplified, and the drive current is output to the energization current path of the composite field effect transistor 1960. The power diode 1960d is reversely connected in parallel to the energization current path of the composite field effect transistor 1960. The power diode 1960d may be a parasitic diode of the composite field effect transistor 1960. The resistor 1962 and / or 1963 may be zero.
Further, the DC power source 50 shown in the above-described embodiment can have various configurations as long as it can supply a DC voltage or a DC current. For example, a battery power supply, a SW regulator power supply, a power supply obtained by diode rectification of an AC line AC voltage, or the like is used.
[0185]
The motor used in the disk device of the present invention can also be used as a drive motor for other various devices, and various modifications can be made to the motor configuration. For example, each phase coil may be configured by connecting a plurality of partial coils in series or in parallel. The three-phase coil is not limited to the star connection but may be a delta connection. In general, a configuration using multi-phase coils is possible. Further, the field part of the moving body is not limited to the illustrated one. In general, the field part can have a multi-pole configuration. Moreover, the field part which supplies the magnetic flux which changes with the moving operation | movement of a moving body to a coil can be used easily, and various well-known structures are possible. Furthermore, the motor of the present invention is not limited to the configuration of the moving body or the field part, and in general, a motor that supplies a smooth drive current to a plurality of phase coils can be configured.
[0186]
Various motors can be constructed based on the present invention. For example, a brushless motor, a permanent magnet field type stepping motor, a reluctance type stepping motor, a hybrid type stepping motor, and other various motors can be configured, and it goes without saying that they are included in the present invention. Moreover, various motor application apparatuses can be comprised using the motor of this invention. Furthermore, the moving body is not limited to rotational movement, and may move straight. The switching controller, current detector, distribution generator, first current amplifier, second current amplifier, and the like are not limited to the above-described configuration. Further, all or part of the functions of the switching controller and other required functions may be executed digitally by a microprocessor.
In addition, various modifications can be made without changing the gist of the present invention, and it goes without saying that they are included in the present invention.
[0187]
【The invention's effect】
In the disk device using the motor of the present invention and the motor, the power amplifier is made to perform high-frequency switching operation in response to the rotational speed of the disk, and the current path switching operation is smoothed, and smooth drive is performed with a smooth drive current. Gaining power. This makes it possible to realize a disk device and a motor that simultaneously reduce noise, vibration, and power consumption.
[Brief description of the drawings]
FIG. 1 is a diagram showing an overall configuration in Embodiment 1 of the present invention.
FIG. 2 is a circuit diagram of a switching generator 34 according to the first embodiment.
FIG. 3 is a circuit diagram of a current supplier 30 according to the first embodiment.
FIG. 4 is a diagram illustrating a configuration of a distribution creation unit 36 according to the first embodiment.
5 is a circuit diagram of first current amplifiers 41, 42, and 43 in Embodiment 1. FIG.
6 is a circuit diagram of second current amplifiers 45, 46 and 47 and a high voltage output device 51 in Embodiment 1. FIG.
7 is a diagram showing a configuration of a command deformer 23 in Embodiment 1. FIG.
8 is a circuit diagram of a switching controller 22 and a current detector 21 in Embodiment 1. FIG.
9 is a cross-sectional view of a part of the integrated circuit in Example 1. FIG.
10 is a diagram illustrating signal waveforms of a switching signal, a first distributed current signal, a second distributed current signal, a first amplified current signal, and a second amplified current signal in Embodiment 1. FIG.
FIG. 11 is a diagram showing signal waveforms for explaining the operation of the command deformer 23 according to the first embodiment.
FIG. 12 is a diagram showing another configuration of the power amplifier in the embodiment of the present invention.
FIG. 13 is a diagram showing another configuration of the power amplifier in the embodiment of the present invention.
FIG. 14 is a diagram showing another configuration of the switching pulse circuit in the embodiment of the present invention.
FIG. 15 is a diagram showing an overall configuration in Embodiment 2 of the present invention.
16 is a circuit diagram of an auxiliary feeder 500 in Embodiment 2. FIG.
17 is a circuit diagram of an auxiliary switching creation unit 510 in Embodiment 2. FIG.
FIG. 18 is a diagram illustrating a signal waveform of an auxiliary switching creation unit in Example 2.
FIG. 19 is a diagram illustrating a first auxiliary current signal, a second auxiliary current signal, a first amplified current signal, a second amplified current signal, a first combined current signal, and a second combined current signal according to the second embodiment; It is a figure which shows a signal waveform.
FIG. 20 is a diagram showing an overall configuration in Embodiment 3 of the present invention.
FIG. 21 is a circuit diagram of a power amplifier according to a third embodiment.
FIG. 22 is a diagram showing another configuration of the power amplifier in the embodiment of the present invention.
FIG. 23 is a diagram showing an overall configuration in Embodiment 4 of the present invention.
24 is a circuit diagram of a switching controller 700 in Embodiment 4. FIG.
25 is a diagram illustrating an example of a signal waveform of a switching pulse circuit 340 in Embodiment 4. FIG.
FIG. 26 is a diagram illustrating another example of a signal waveform of the switching pulse circuit 340 according to the fourth embodiment.
FIG. 27 is a diagram showing an overall configuration in Embodiment 5 of the present invention.
FIG. 28 is a circuit diagram of a switching controller in the fifth embodiment.
FIG. 29 is a circuit diagram of an auxiliary feeder 810 according to a fifth embodiment.
30 is a circuit diagram of second current amplifiers 845, 846, 847 in Embodiment 5. FIG.
FIG. 31 is a circuit diagram of a second power amplifier according to the fifth embodiment.
FIG. 32 is a diagram showing another configuration of the second power amplifier in the embodiment of the present invention.
FIG. 33 is a diagram showing an overall configuration in Embodiment 6 of the present invention.
FIG. 34 is a circuit diagram of an off-operation device 1000 according to the sixth embodiment.
FIG. 35 is a diagram showing another configuration of the distribution creator in the embodiment of the present invention.
FIG. 36 is a diagram showing another configuration of the power amplifier according to the embodiment of the present invention.
FIG. 37 is a diagram showing another configuration of the power amplifier according to the embodiment of the present invention.
FIG. 38 is a diagram for explaining a reproducing operation and a recording operation of the disk device of the present invention.
FIG. 39 is a diagram showing a configuration of a command device 20 in the embodiment of the present invention.
FIG. 40 is a diagram showing a configuration of a conventional motor.
[Explanation of symbols]
1 Mobile object
1b disc
1c Playback head
1d Information processor
2,3,4 coils
11, 12, 13, 611, 612, 613 First power amplifier
15, 16, 17, 615, 616, 617, 815, 816, 817 Second power amplifier
20 Commander
21 Current detector
22,700,800 switching controller
23 Command deformer
30 Current supply
34 Changeover generator
36,1036 distribution generator
37, 1037 first distributor
38,1038 Second distributor
41, 42, 43 First current amplifier
45, 46, 47, 845, 846, 847 Second current amplifier
50 DC power supply
51 High voltage output device
81, 82, 83 First synthesizer
85, 86, 87 Second synthesizer
500,810 Auxiliary feeder
1000 off actuator

Claims (3)

ディスクから信号再生を行うヘッド手段と、
前記ヘッド手段の出力信号を処理して再生情報信号を出力する情報処理手段と、
前記ディスクを直接回転駆動し、複数極の界磁磁束を発生する界磁部を取り付けられたロータと、
３相のコイルと、
直流電圧を供給する電圧供給手段と、
前記電圧供給手段の一方の出力端子側と前記３相のコイルの一つへの電流路を形成する第１のパワートランジスタをそれぞれ含む３個の第１のパワー増幅手段と、
前記電圧供給手段の他方の出力端子側と前記３相のコイルの一つへの電流路を形成する第２のパワートランジスタをそれぞれ含む３個の第２のパワー増幅手段と、
切換信号を作りだす切換作成手段と、
前記３個の第１のパワー増幅手段の動作を制御する第１の分配制御手段と、
前記３個の第２のパワー増幅手段の動作を制御する第２の分配制御手段と、
前記ディスクの回転速度に応動する指令信号を出力する指令手段と、
３個の前記第１のパワートランジスタと３個の前記第２のパワートランジスタのうちで少なくとも１個のパワートランジスタを前記指令手段の出力信号に応動して高周波スイッチング動作させるスイッチング動作手段と、を具備するディスク装置であって、
前記第１の分配制御手段は、それぞれが電気角で１２０度よりも大きな角度幅を有する第１の３相の信号を作り出し、前記第１の３相の信号に応動して前記３個の第１のパワー増幅手段の動作を制御する手段を含んで構成され、
前記第２の分配制御手段は、それぞれが電気角で１２０度よりも大きな角度幅を有する第２の３相の信号を作り出し、前記第２の３相の信号に応動して前記３個の第２のパワー増幅手段の動作を制御する手段を含んで構成され、
前記スイッチング動作手段は、前記電圧供給手段から前記３相のコイルに供給されるパルス的な通電電流に応動したパルス的な電流検出信号を得る電流検出手段と、前記電流検出手段の電流検出信号と前記指令手段の指令信号に基づく信号とを比較し、比較結果のパルス信号に応動して前記３個の第１のパワー増幅手段をパルス的に同時にオフ状態にさせるスイッチング制御手段と、を含んで構成された、ディスク装置。A head means for reproducing a signal from a disk;
Information processing means for processing the output signal of the head means and outputting a reproduction information signal;
A rotor mounted with a field portion for directly rotating the disk and generating a magnetic flux of a plurality of poles;
A three-phase coil;
Voltage supply means for supplying a DC voltage;
Three first power amplifying means each including a first power transistor forming a current path to one output terminal side of the voltage supply means and one of the three-phase coils;
Three second power amplifying means each including a second power transistor forming a current path to the other output terminal side of the voltage supply means and one of the three-phase coils;
Switching creation means for creating a switching signal;
First distribution control means for controlling operations of the three first power amplification means;
Second distribution control means for controlling the operation of the three second power amplification means;
Command means for outputting a command signal responsive to the rotational speed of the disk;
Switching operation means for causing at least one of the three first power transistors and the three second power transistors to perform a high-frequency switching operation in response to an output signal of the command means. A disk unit that
The first distribution control means generates a first three-phase signal each having an electrical angle greater than 120 degrees in electrical angle, and responds to the first three-phase signal to generate the three third phase signals. Comprising means for controlling the operation of the power amplifying means.
The second distribution control means generates a second three-phase signal each having an electrical angle greater than 120 degrees in electrical angle, and responds to the second three-phase signal to generate the three third phase signals. Comprising means for controlling the operation of the two power amplifying means,
Said switching operation means includes: a current detecting means for obtaining a pulsed current detection signal responding with the said voltage supply means to the pulse-like electric current supplied to the coil of the three-phase current detection signal of said current detecting means and Switching control means for comparing with a signal based on the command signal of the command means, and for simultaneously turning off the three first power amplification means in response to a pulse signal as a comparison result. Configured disk unit. 前記第１の分配制御手段は、それぞれが電気角で１２０度よりも大きな角度幅を有し、前記第１の３相の信号である第１の３相の電流信号を前記３個の第１のパワー増幅手段の通電制御端子側に供給する手段を含んで構成された、請求項１に記載のディスク装置。  Each of the first distribution control means has an electrical angle greater than 120 degrees in electrical angle, and outputs the first three-phase current signal, which is the first three-phase signal, to the three first first-phase signals. 2. The disk device according to claim 1, comprising means for supplying the power amplification means to the energization control terminal side. 前記３個の第１のパワー増幅手段のうちの少なくとも１個の第１のパワー増幅手段は、前記第１のパワートランジスタとして電界効果型パワートランジスタを含んで構成され、
前記第１の分配制御手段は、立ち上がり傾斜部分と立ち下がり傾斜部分のうちの少なくとも一方の傾斜部分において電流振幅が滑らかに変化する少なくとも１つの電流信号を前記第１の３相の信号の１つとして前記少なくとも１個の第１のパワー増幅手段の通電制御端子側に供給する手段を含んで構成された、
請求項１または請求項２のいずれかに記載のディスク装置。At least one first power amplifying means of the three first power amplifying means includes a field effect type power transistor as the first power transistor,
The first distribution control means outputs at least one current signal whose current amplitude smoothly changes in at least one of the rising slope portion and the falling slope portion to one of the first three-phase signals. Including means for supplying to the energization control terminal side of the at least one first power amplification means,
3. A disk device according to claim 1 or claim 2 .
JP2001264352A 1998-09-02 2001-08-31 Disk unit Expired - Fee Related JP3741629B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001264352A JP3741629B2 (en) 1998-09-02 2001-08-31 Disk unit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP26570498 1998-09-02
JP10-265704 1998-09-02
JP2001264352A JP3741629B2 (en) 1998-09-02 2001-08-31 Disk unit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP24624999A Division JP3647684B2 (en) 1998-09-02 1999-08-31 Disk unit

Publications (2)

Publication Number Publication Date
JP2002142485A JP2002142485A (en) 2002-05-17
JP3741629B2 true JP3741629B2 (en) 2006-02-01

Family

ID=26547101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001264352A Expired - Fee Related JP3741629B2 (en) 1998-09-02 2001-08-31 Disk unit

Country Status (1)

Country Link
JP (1) JP3741629B2 (en)

Also Published As

Publication number Publication date
JP2002142485A (en) 2002-05-17

Similar Documents

Publication Publication Date Title
KR100329723B1 (en) Disk drive apparatus and motor
US5982118A (en) Motor with electronic distributing configuration
US6639372B2 (en) Motor and disk drive apparatus
JP3741629B2 (en) Disk unit
JP3647684B2 (en) Disk unit
JP3771824B2 (en) Disk unit
JP3813061B2 (en) motor
JP4079702B2 (en) Motor drive control circuit and motor drive device
JP2002125386A (en) Motor
JP2002142487A (en) Disc drive
JP3441435B2 (en) motor
JP3352032B2 (en) motor
JPH11225494A (en) Disc device with motor, and the motor
JP2000149394A (en) Disk device with motor, and motor
JP2000050671A (en) Disc drive and motor
JP3300637B2 (en) Brushless DC motor
JP2002209395A (en) Disk unit and motor
JP2005184932A (en) Disk device
JPH07298671A (en) Driving gear for brushless motor
JP4112209B2 (en) Disk unit and motor
JP2002084775A (en) Motor and disc apparatus therewith
JP2003169491A (en) Motor driver
JP2000228889A (en) Motor
JPH06169589A (en) Motor drive circuit
JP2003088162A (en) Disk unit and motor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050523

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051108

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees