JP3739274B2 - 2系統映像の位置ずれ補正装置 - Google Patents
2系統映像の位置ずれ補正装置 Download PDFInfo
- Publication number
- JP3739274B2 JP3739274B2 JP2000332666A JP2000332666A JP3739274B2 JP 3739274 B2 JP3739274 B2 JP 3739274B2 JP 2000332666 A JP2000332666 A JP 2000332666A JP 2000332666 A JP2000332666 A JP 2000332666A JP 3739274 B2 JP3739274 B2 JP 3739274B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- image
- line
- pixel
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
- H04N5/067—Arrangements or circuits at the transmitter end
- H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
- H04N5/0736—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations using digital storage buffer techniques
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Picture Signal Circuits (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Television Systems (AREA)
Description
【発明の属する技術分野】
この発明は2系統映像の位置ずれ補正装置に関し、特に、2本の経路に同じ映像を伝送して、伝送の高信頼性を図るようにしたシステムに使用して好適な2系統映像の位置ずれ補正装置に関する。
【0002】
【従来の技術】
高信頼性を目的とした画像の2重化伝送においては、同一画像を2本の経路に分けて伝送し、受信側では、人がそれらの2系統の映像を監視するシステムが、従来から実施されている。このシステムにおいては、前記2本の経路のうちのいずれかの経路で障害が発生した場合には、該2系統の映像の監視員が該障害を察知し、手動によりスイッチを正常な経路を選択するように切り替えるようにしている。
【0003】
【発明が解決しようとする課題】
しかしながら、前記した従来技術では、映像障害の発見および正常な経路を選択するためのスイッチの切り替えを人手に頼っているため、映像障害が発生した場合に、正常な系統に切り替えるまでに、2〜3秒以上の時間を要し、該2〜3秒以上の間は、障害をもつ画像が出力されてしまうという問題があった。
【0004】
そこで、本出願人は映像障害の発見および正常な経路への切り替えを自動化する装置を発明し、特許出願した(特願平11−156432号「冗長2重化伝送における画像障害検出装置」)。この発明では、該画像障害検出装置に入力されてくる2系統の映像は、既に画面の位置が合致し、また処理遅延ずれがない状態にあることを前提としている。
【0005】
しかし、2重化伝送においては、2系統が地理的に別の場所を通って行くことが多く、伝送遅延差があることが普通である。また、各系統に含まれる伝送装置、例えば画像圧縮符号化装置、復号装置等の種類が異なる場合、装置によっては、1枚々々の映像中の有効画面の位置が、上下、左右方向(垂直、水平方向)にわずかにずれているものも場合によってはありうる。あるいは、前記2系統のうち一方の系統が衛星回線であった場合、両系統の伝送時間に1秒程度の差(時間軸方向のずれ)が出て、2系統の映像間には30枚程度の画面差が出ることもありうる。
【0006】
本発明は、前記した従来技術に鑑みてなされたものであり、その目的は、2系統の映像間に、水平、垂直および時間軸方向のずれが生じないようにする2系統映像の位置ずれ補正装置を提供することにある。
【0007】
【課題を解決するための手段】
前記した目的を達成するために、本発明は、第1系統の受信映像が入力する第1の可変遅延手段、および第2系統の受信映像が入力する第2の可変遅延手段と、該第1および第2の可変遅延手段の各々に接続され、少なくともフレーム遅延画像、ライン遅延画像、および画素遅延画像を生ずるフレームメモリ、ラインメモリおよび画素メモリと、該フレーム遅延画像、ライン遅延画像、および画素遅延画像の所定の組み合わせの位置ずれまたは遅延ずれを、前記第1、第2系統間で比較する比較手段と、前記比較手段により得られた最小の位置ずれまたは遅延ずれを補正する位置ずれ補正制御信号を生成する補正制御信号生成手段とを具備し、該補正制御信号生成手段で得られた位置ずれ補正信号を前記第1または第2の可変遅延手段に供給して、前記位置ずれまたは遅延ずれを補正し、該補正された前記第1又は第2の受信映像を再度前記フレームメモリ、ラインメモリおよび画素メモリに供給して、フレーム遅延画像、ライン遅延画像、および画素遅延画像を生じ、以降前記の各手段および各メモリを用いて前記と同じ処理を繰り返すことにより、位置ずれまたは遅延ずれを漸次補正するようにした点に特徴がある。
【0008】
この特徴によれば、第1、第2系統で受信した画像の位置ずれまたは遅延ずれを補正することができるようになる。
【0009】
【発明の実施の形態】
以下に、図面を参照して、本発明を詳細に説明する。まず、本発明の原理を説明する。
【0010】
本発明は、2系統の映像の画素値の比較や特徴量の比較を、入力画像をわずかずつずらしたもの同士で行うことにより、位置補正を漸次行い、最終的に正確に2系統の映像の位置合わせを行う。2系統の映像では、圧縮符号化装置、および復号装置が、系統間で別種類である場合があり、その場合には、符号化雑音が2系統では異なるものとなる。しかし、この場合においても、主たる元の映像信号が支配的であるから、2系統の映像の比較は自己相関と言える。
【0011】
以上のように、2系統の映像のずれが小さくなる程、漸次、相関が大きくなっていくという性質を利用して、漸次2系統の映像の位置合わせを行うというのが、本発明の原理である。
【0012】
次に、本発明の一実施形態を、図1を参照して説明する。図示されているように、2系統(以下、A、B系統と呼ぶ)の映像信号が、それぞれ、可変遅延手段の一つである読出し位置を変更可能な第1、第2のFIFO型フレームメモリ1、2に入力する。該メモリ1、2は、一例として、2フレーム分の記憶容量をもつのが好適であるが、これに限定されるものでははなく、もっと大きな記憶容量のメモリを使用することができる。該メモリ1、2は第3、4のフレームメモリ3、4に接続されており、該メモリ1、2から読み出された信号は、それぞれ、第3、4のフレームメモリ3、4に入力する。該第3のフレームメモリ3は比較部10と第5のフレームメモリ5に接続され、一方第4のフレームメモリ4は比較部10と第6のフレームメモリ6に接続されている。このため、前記第3のフレームメモリ3から出力された信号は、比較部10と第5のフレームメモリ5に入力し、第4のフレームメモリ4から出力された信号は比較部10と第6のフレームメモリ6に入力する。ここに、前記第3〜6のフレームメモリ3〜6は、それぞれ、1フレーム分の遅延を生ずることは、明らかである。
【0013】
図1における第3のフレームメモリ3の出力信号をA、第4のフレームメモリ4の出力信号をB、第5のフレームメモリ5の出力信号をAF、および第6のフレームメモリ6の出力信号をBFとして、前記比較部10の具体例を図2を参照して説明する。
【0014】
該比較部10は、前記出力信号A、AF、B、およびBFを1画素遅延する1画素遅延部11、13、15、および17と、該出力信号A、AF、B、およびBFを1ライン遅延する1ライン遅延部12、14、16、および18と、相関計算部19とから構成されている。
【0015】
該相関計算部19には、前記出力信号Aと、該信号Aの1画素遅延信号ADと、該信号Aの1ライン遅延信号ALと、該出力信号Aの1フレーム遅延信号AFと、該信号AFの1画素遅延信号AFDと、該信号AFの1ライン遅延信号AFLとのA系統に関する6種類の信号と、前記出力信号Bと、該信号Bの1画素遅延信号BDと、該信号Bの1ライン遅延信号BLと、該出力信号Bの1フレーム遅延信号BFと、該信号BFの1画素遅延信号BFDと、該信号BFの1ライン遅延信号BFLとのB系統に関する6種類の信号とが入力する。
【0016】
次に、前記相関計算部19の一具体例を、図3を参照して説明する。該相関計算部19は、画素値差分絶対値和演算部(SAD)21〜35と、該画素値差分絶対値和演算部21〜35の各出力が入力する最小値比較器40と、該最小値比較器40の出力Rをデコードしてメモリ制御信号42、43を出力するデコーダ41とから構成されている。
【0017】
例えば、画素値差分絶対値和演算部21には、図2の信号A,B(すなわち、画素値Ai 、Bi )が入力する。そこで、該画素値差分絶対値和演算部21は、下記の演算により、画素値差分絶対値和S0 を求める。
ここに、Nは1画面の画素数である。
【0018】
以下同様に、画素値差分絶対値和演算部22〜35は、信号(A,AD,AL,AF,AFD,AFL)と信号(B,BD,BL,BF,BFD,BFL)との組合わせから画素値差分絶対値和S1 〜S14を求める。そして、該画素値差分絶対値和演算部21〜35の15個の出力信号S0 〜S14は、最小値比較器40に入力する。該最小値比較器40は、該出力信号S0 〜S14から最小となる値を求め、該最小値となった端子の番号(インデックス)0〜14を、その出力Rとしてデコーダ41に通知する。デコーダ41は、例えば、図4に示されているような、どちらの方向に補正すれば2系統の画像の差異がより小さくなるかを示すテーブルをもっており、該テーブルを参照して、前記SADが最小値となる端子番号0〜14をA,Bメモリ制御信号に変換する。例えば、端子番号“1”が最小値であれば、Bメモリを「D(=1画素)」だけ遅延させる制御信号43が、デコーダ41から出力される。なお、該端子番号“1”が最小値になるということは、B系統がA系統に比べて、1画素だけ進んでいることを意味する。
【0019】
該デコーダ41からAメモリ制御信号42またはBメモリ制御信号43が出力されると、前記第1または第2のFIFO型フレームメモリ1、2(図1参照)は該制御信号42、43により遅延量を制御される。例えば、Bメモリを「D(=1画素)」だけ遅延させる制御信号43が、デコーダ41から出力されると、前記第2のFIFO型フレームメモリ2が1画素だけ遅延量を増加する。これにより、A,B系統の画像のずれが、より相関が高くなるように補正されたことになる。
【0020】
以上の処理を繰り返し行い、これに応じて前記第1または第2のFIFO型フレームメモリ1、2の遅延量を制御する。そうすると、A系統とB系統の画像の位置ずれまたは遅延ずれは、相関がより高くなるように漸次補正され、最終的には、該位置ずれまたは遅延ずれ(水平、垂直および時間軸方向のずれ)は完全に補正される。すなわち、前記A,Bメモリ制御信号42、43が共に0になるまで、前記の補正処理が繰り返され、該A,Bメモリ制御信号42、43が共に0になると、該補正処理を終了する。なお、前記水平ずれは画素ずれ、垂直ずれはラインずれ、時間軸方向のずれはフレームずれを意味する。
【0021】
この結果、第1または第2のFIFO型フレームメモリ1、2の出力44、45(図1参照)の位置ずれはなくなり、該出力44、45は例えば本出願人による特願平11−156432号に記されている画像障害検出装置の入力映像信号として利用することができるようになる。
【0022】
次に、前記相関計算部19の他の具体例を、図5を参照して説明する。この具体例は、差分絶対値和演算部(SAD)51〜65と、その前段に、画質特徴量計算部51a,51b〜65a,65bとを設けた点に特徴がある。なお、図3と同一の符号は同一または同等物を示すので、その動作説明は省略する。
【0023】
該画質特徴量計算部21a,21b〜35a,35bの各々は、A,B各系統の画面をブロック分割して形成された各ブロック(例えば、16画素×16ライン)内の画質特徴量を計算する。該画質特徴量の例としては、ブロック内の画素値の平均値や、ブロック内の画素値の分散値を上げることができる。差分絶対値和演算部(SAD)51〜65は、該画質特徴量のA,B各系統間での差分絶対値の和を計算する。すなわち、該差分絶対値はブロックに1個出るので、差分絶対値和演算部(SAD)51〜65はこれを全画面で合計する。この差分絶対値和が小さい程、A,B両系統の画像同士の相関が大きいことになる。
【0024】
次に、本発明の第2実施形態を、図6を参照して説明する。この実施形態は、第1実施形態(図1)に比べて、第7、第8のフレームメモリ7、8を、それぞれ第5、第6のフレームメモリ5、6の後段にさらに接続して、第1実施形態よりさらに1フレーム分遅延させた信号を作成し、これらを比較部10に供給できるようにした点である。この実施形態によれば、回路の部品数は増加するが、A系統とB系統の画像の位置ずれの補正を高速に行うことができるようになる。
【0025】
次に、本発明の第3実施形態を、図7を参照して説明する。この実施形態は、第1、第2のFIFO型フレームメモリ1、2と並列に、第3、第4のFIFO型フレームメモリ70、71を回路に並列に設け、第1、第2のFIFO型フレームメモリ1、2による画像の位置ずれの補正量が最終的に決定してから、該第3、第4のFIFO型フレームメモリ70、71による位置ずれを行うようにした点に特徴がある。なお、図1と同一の符号は、同一または同等物を示す。
【0026】
制御信号記憶部72は、第1、第2のFIFO型フレームメモリ1、2を用いた画像の位置ずれ補正が行われている間、A,Bメモリ制御信号42、43を記憶する。位置ずれ補正完了信号73(つまり、A,Bメモリ制御信号42、43が共に0の信号)が比較部10から出力されると、スイッチ74が閉じて、該制御信号記憶部72に記憶されていたA,Bメモリ制御信号42a、42bがまとめて第3、第4のFIFO型フレームメモリ70、71に送られる。
【0027】
この実施形態によれば、A、B両系統の画像の位置ずれを完全に補正した時点から、該位置ずれを完全に補正した画像を、出力44、45として出力できるようになる。
【0028】
【発明の効果】
以上の説明から明らかなように、本発明によれば、2系統の受信画像間において、画面の位置ずれまたは伝送処理遅延による遅延ずれ(水平、垂直および時間軸方向のずれ)があっても、該位置ずれまたは遅延ずれの補正処理を繰り返すことにより、最終的にはこれらのずれを完全に補正することができるようになる。また、本発明は、少ない容量のメモリを用いて、前記補正処理を行うことができるようになる。
【図面の簡単な説明】
【図1】 本発明の一実施形態の概略の構成を示すブロック図である。
【図2】 図1の比較器の一具体的構成を示すブロック図である。
【図3】 図2の相関計算部の一具体的構成を示すブロック図である。
【図4】 図3のデコーダがもつテーブルの一例を示す図である。
【図5】 前記相関計算部の他の具体的構成を示すブロック図である。
【図6】 本発明の第2実施形態の概略の構成を示すブロック図である。
【図7】 本発明の第3実施形態の概略の構成を示すブロック図である。
【符号の説明】
1、2…第1、第2のFIFO型フレームメモリ(可変遅延手段)、3〜6…第3〜6のフレームメモリ、10…比較部、11、13、15、17…1画素遅延部、12、14、16、18…1ライン遅延部、19…相関計算部、21〜35…画素値差分絶対値和演算部(SAD)、40…最小値比較部、41…デコーダ、42…Aメモリ制御信号、43…Bメモリ制御信号、51〜65…差分絶対値和演算部、51a〜65a,51b〜65b…画質特徴量計算部。
Claims (7)
- 第1系統の受信映像が入力する第1の可変遅延手段、および第2系統の受信映像が入力する第2の可変遅延手段と、
該第1および第2の可変遅延手段の各々に接続され、少なくともフレーム遅延画像、ライン遅延画像、および画素遅延画像を生ずるフレームメモリ、ラインメモリおよび画素メモリと、
該フレーム遅延画像、ライン遅延画像、および画素遅延画像の所定の組み合わせの位置ずれまたは遅延ずれを、前記第1、第2系統間で比較する比較手段と、
前記比較手段により得られた最小の位置ずれまたは遅延ずれを補正する位置ずれ補正制御信号を生成する補正制御信号生成手段とを具備し、
該補正制御信号生成手段で得られた位置ずれ補正信号を前記第1または第2の可変遅延手段に供給して、前記位置ずれまたは遅延ずれを補正し、該補正された前記第1又は第2の受信映像を再度前記フレームメモリ、ラインメモリおよび画素メモリに供給して、フレーム遅延画像、ライン遅延画像、および画素遅延画像を生じ、以降前記の各手段および各メモリを用いて前記と同じ処理を繰り返すことにより、位置ずれまたは遅延ずれを漸次補正するようにしたことを特徴とする2系統映像の位置ずれ補正装置。 - 請求項1に記載の2系統映像の位置ずれ補正装置において、 前記フレームメモリをN個(Nは、正の整数)直列に接続して、1〜Nフレーム遅延画像を生成すると共に、各フレームメモリに前記ラインメモリと画素メモリを並列に接続して、1〜Nフレーム遅延画像に対して、ライン遅延画像、および画素遅延画像を生成し、前記比較手段に入力するようにしたことを特徴とする2系統映像の位置ずれ補正装置。
- 請求項1または2に記載の2系統映像の位置ずれ補正装置において、
前記比較手段は、前記フレーム遅延画像、ライン遅延画像、および画素遅延画像の前記所定の組み合わせの相関値を求める相関計算手段を具備し、
該相関計算手段で求められた相関値の大きい2つの画像を、最小の位置ずれまたは遅延ずれ画像と判定することを特徴とする2系統映像の位置ずれ補正装置。 - 請求項3に記載の2系統映像の位置ずれ補正装置において、 前記相関計算手段は、画像の画素値差分絶対値和を演算することを特徴とする2系統映像の位置ずれ補正装置。
- 請求項3に記載の2系統映像の位置ずれ補正装置において、 前記相関計算手段は、画像の画質特徴量を演算することを特徴とする2系統映像の位置ずれ補正装置。
- 請求項5に記載の2系統映像の位置ずれ補正装置において、 前記相関手段は、前記第1、第2系統間の画像のブロック毎の特徴量を計算し、その特徴量の各系統間での差分を取ることにより、画像間の相関を求めることを特徴とする2系統映像の位置ずれ補正装置。
- 請求項1に記載の2系統映像の位置ずれ補正装置において、 前記第1、第2系統の受信映像に対して、前記第1、第2の可変遅延手段と並列に第3、第4の可変遅延手段を設け、前記第1、第2の可変遅延手段を用いて前記位置ずれまたは遅延ずれを最終的に補正した制御信号を、前記第3、第4の可変遅延手段に供給して、前記受信画像の前記位置ずれまたは遅延ずれを補正して出力するようにしたことを特徴とする2系統映像の位置ずれ補正装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000332666A JP3739274B2 (ja) | 2000-10-31 | 2000-10-31 | 2系統映像の位置ずれ補正装置 |
US09/984,585 US6909468B2 (en) | 2000-10-31 | 2001-10-30 | Positional difference correcting apparatus between two-route videos |
EP01125420A EP1202562B1 (en) | 2000-10-31 | 2001-10-31 | Apparatus for correcting the delay difference between two-route video signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000332666A JP3739274B2 (ja) | 2000-10-31 | 2000-10-31 | 2系統映像の位置ずれ補正装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002142131A JP2002142131A (ja) | 2002-05-17 |
JP3739274B2 true JP3739274B2 (ja) | 2006-01-25 |
Family
ID=18808842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000332666A Expired - Fee Related JP3739274B2 (ja) | 2000-10-31 | 2000-10-31 | 2系統映像の位置ずれ補正装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6909468B2 (ja) |
EP (1) | EP1202562B1 (ja) |
JP (1) | JP3739274B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002374312A (ja) * | 2001-06-18 | 2002-12-26 | Matsushita Electric Ind Co Ltd | 差動信号遅延装置、並びに、それを用いた受信装置及び通信システム |
CA2525812C (en) * | 2003-08-22 | 2011-11-22 | Nippon Telegraph And Telephone Corporation | Video quality assessing apparatus, video quality assessing method, video quality assessing program, video aligning apparatus, video aligning method, and video aligning program |
US7738664B2 (en) | 2003-10-07 | 2010-06-15 | Kddi Corporation | Apparatus for fault detection for parallelly transmitted audio signals and apparatus for delay difference detection and adjustment for parallelly transmitted audio signals |
JP4504714B2 (ja) * | 2004-03-26 | 2010-07-14 | リーダー電子株式会社 | 外部同期信号生成回路および位相差測定回路 |
WO2006008508A1 (en) | 2004-07-16 | 2006-01-26 | Danisco A/S | Enzymatic oil-degumming method |
JP4783724B2 (ja) * | 2006-12-28 | 2011-09-28 | 日本放送協会 | 地上デジタル放送用ts切替器及び方法 |
US8692937B2 (en) * | 2010-02-25 | 2014-04-08 | Silicon Image, Inc. | Video frame synchronization |
US10674180B2 (en) | 2015-02-13 | 2020-06-02 | Netflix, Inc. | Techniques for identifying errors introduced during encoding |
CN117294809B (zh) * | 2023-09-23 | 2024-04-23 | 北京流金岁月传媒科技股份有限公司 | 一种主备信号画面比对方法、系统、装置及介质 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US241389A (en) * | 1881-05-10 | Railway-tie | ||
CA1311063C (en) * | 1988-12-16 | 1992-12-01 | Tokumichi Murakami | Digital signal processor |
JPH04207788A (ja) * | 1990-11-30 | 1992-07-29 | Sony Corp | 画像信号符号化装置及び方法 |
US5241389A (en) | 1991-07-29 | 1993-08-31 | Intelligent Resources Integrated Systems, Inc. | Video display system providing for synchronization of multiple video data streams |
US5446492A (en) * | 1993-01-19 | 1995-08-29 | Wolf; Stephen | Perception-based video quality measurement system |
US5530483A (en) * | 1994-10-11 | 1996-06-25 | Pixel Instruments Corp. | Delay detector apparatus and method for plural image sequences |
JP3025415B2 (ja) * | 1995-01-20 | 2000-03-27 | ケイディディ株式会社 | ディジタル圧縮・再生画像の画質評価装置 |
US6330033B1 (en) * | 1995-12-07 | 2001-12-11 | James Carl Cooper | Pulse detector for ascertaining the processing delay of a signal |
IL119504A (en) | 1996-10-28 | 2000-09-28 | Elop Electrooptics Ind Ltd | Audio-visual content verification method and system |
JP3631868B2 (ja) * | 1996-12-20 | 2005-03-23 | 株式会社東芝 | 動きベクトル検出装置および方法 |
JP3951391B2 (ja) | 1997-11-25 | 2007-08-01 | Jfeスチール株式会社 | 固相接合管の製造方法 |
US5894324A (en) * | 1997-12-03 | 1999-04-13 | Tektronix, Inc. | Video alignment using a selected partial picture |
US6127950A (en) * | 1998-02-16 | 2000-10-03 | Matsushita Electric Industrial Co., Ltd. | Transmission circuit and reception circuit |
JP3053607B2 (ja) * | 1998-04-08 | 2000-06-19 | 三菱電機株式会社 | データ照合方法およびその装置 |
US6259477B1 (en) | 1998-06-23 | 2001-07-10 | Tektronix, Inc. | Joint spatial-temporal alignment of video sequences |
-
2000
- 2000-10-31 JP JP2000332666A patent/JP3739274B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-30 US US09/984,585 patent/US6909468B2/en not_active Expired - Lifetime
- 2001-10-31 EP EP01125420A patent/EP1202562B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1202562A2 (en) | 2002-05-02 |
JP2002142131A (ja) | 2002-05-17 |
US20020071054A1 (en) | 2002-06-13 |
EP1202562A3 (en) | 2005-01-12 |
US6909468B2 (en) | 2005-06-21 |
EP1202562B1 (en) | 2013-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6340990B1 (en) | System for deinterlacing television signals from camera video or film | |
US8063984B2 (en) | Subtitle detection apparatus, subtitle detection method and pull-down signal detection apparatus | |
KR100955444B1 (ko) | 상태 머신에 기초한 역 텔레시네 알고리즘을 이용한 복수의 비디오 프레임 처리 방법, 장치, 머신 판독가능 매체, 및 비디오 인코딩 프로세서 | |
US20100271554A1 (en) | Method And Apparatus For Motion Estimation In Video Image Data | |
US20050259950A1 (en) | Film mode correction in still areas | |
EP2227902B1 (en) | Interpolation frame generation apparatus, interpolation frame generation method, and broadcast receiving apparatus | |
US7453518B2 (en) | Field interpolation method determination device | |
JP3739274B2 (ja) | 2系統映像の位置ずれ補正装置 | |
US6351545B1 (en) | Motion picture enhancing system | |
US7356439B2 (en) | Motion detection apparatus and method | |
JP2618916B2 (ja) | 動き補償のブロックサイズ決定方法 | |
WO2003055211A1 (fr) | Processeur de signaux d'image et procede de traitement | |
US20080204593A1 (en) | Scan Convertion Image Filtering | |
AU2004200237B2 (en) | Image processing apparatus with frame-rate conversion and method thereof | |
JPS60119185A (ja) | テレビジョン伝送方法および伝送装置 | |
JP4573301B2 (ja) | 映像信号のフレーム同期方式 | |
US9055176B1 (en) | Method and apparatus for performing multi-cadence detection in a motion adaptive video deinterlacer | |
US20070125936A1 (en) | Image processing system with horizontal line registration for improved imaging with scene motion | |
US9516198B2 (en) | Video processing system providing interlaced video field inversion detection features and related methods | |
JP3130210B2 (ja) | 雑音除去装置 | |
JP2002203247A (ja) | 動きベクトル検出装置及び方法、並びに、画像の振動補正装置及び方法 | |
JP2003169300A (ja) | 映像信号処理装置 | |
JP2002330453A (ja) | サブリミナル画像除去装置 | |
JP2007005978A (ja) | 画像送信装置 | |
JPH02237285A (ja) | 情報の紛失が起こる系での画像品質補償方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051101 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |