JP3729992B2 - 半導体装置の製造方法およびそれに使用されるテープキャリア - Google Patents

半導体装置の製造方法およびそれに使用されるテープキャリア Download PDF

Info

Publication number
JP3729992B2
JP3729992B2 JP24999897A JP24999897A JP3729992B2 JP 3729992 B2 JP3729992 B2 JP 3729992B2 JP 24999897 A JP24999897 A JP 24999897A JP 24999897 A JP24999897 A JP 24999897A JP 3729992 B2 JP3729992 B2 JP 3729992B2
Authority
JP
Japan
Prior art keywords
tape carrier
displaying
tape
display
joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24999897A
Other languages
English (en)
Other versions
JPH1174412A (ja
Inventor
博司 森口
恒雄 遠藤
浩一 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP24999897A priority Critical patent/JP3729992B2/ja
Publication of JPH1174412A publication Critical patent/JPH1174412A/ja
Application granted granted Critical
Publication of JP3729992B2 publication Critical patent/JP3729992B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造技術、特に、テープキャリアを使用して半導体装置を製造する際の制御技術に関し、例えば、チップ・オン・ボードパッケージ(以下、COBという。)やテープ・キャリア・パッケージ(以下、TCPという。)を備えている半導体装置の製造に利用して有効なものに関する。
【0002】
【従来の技術】
一般に、COBを備えている半導体集積回路装置(以下、COB・ICという。)はICカードに広く使用されている。すなわち、ICカードはCOB・ICがプラスチック製カードに内蔵されて構成されている。ICカードのうちCOB・ICによってマイクロコンピュータが構築されたものは、スマートカードと呼ばれており、また、EEPROMやフラッシュメモリ等を有するICを用いるものはメモリカードと呼ばれている。COB・ICはプラスチック製カードの一端部寄りの表面に没設されている収納凹部内に挿入されて接着剤によって接着されており、アウタリードが収納凹部外に露出されている。
【0003】
ICカードに使用される従来のCOB・ICとして、絶縁性を有するシートの一方の主面に複数個のアウタリードが固着されているとともにシートの所定のアウタリードに対向した位置に複数個の接続孔が開設されているキャリアと、前記シートの他方の主面の上に固着されている半導体チップと、一端部が前記各アウタリードに各接続孔においてボンディングされ他端部が前記半導体チップの各電極パッドにボンディングされて各アウタリードと半導体チップとを電気的に接続しているワイヤと、前記半導体チップおよび前記ワイヤ群を樹脂封止している樹脂封止体とを備えているものがある。
【0004】
なお、この種の半導体装置とその製造方法およびそれを用いたICカードを述べてある例としては、特開平2−112264号公報がある。
【0005】
【発明が解決しようとする課題】
ICカードの需要の増加に伴って、COB・ICをテープキャリアを使用して大量生産する技術の開発が要望されている。ここで、テープキャリアを使用したICの製造方法において大量生産を実現するには、テープキャリアを粘着テープによって繋ぎ合わせることにより生産を継続させて行く必要がある。また、COB・ICをテープキャリアを使用して製造する方法においては、テープキャリアに樹脂封止体をトランスファ成形方法によって成形する必要がある。ところが、テープキャリアへの樹脂封止体のトランスファ成形方法の実施に際して、テープキャリアの繋ぎ目である粘着テープの段差部がトランスファ成形装置の成形型における合わせ面間に挟み込まれると、粘着テープの段差部から成形材料である液状の樹脂が漏洩するため、樹脂封止体の成形不良や成形型の汚損等の問題が発生する。
【0006】
本発明の目的は、テープキャリア自体によって製造を制御することができる半導体装置の製造技術を提供することにある。
【0007】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0008】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
【0009】
すなわち、長手方向に送られるテープキャリアに半導体チップが長手方向に間隔を置かれて順次搭載されて行く搭載工程と、前記半導体チップを樹脂封止する樹脂封止体が前記テープキャリアに成形される樹脂封止体成形工程とを備えている半導体装置の製造方法において、
前記テープキャリアのテープには、品種やロットの変更を表示する変更表示部と、開始を表示するスタート表示部と、終了を表示するエンド表示部と、ピッチを表示するピッチ表示部と、テープキャリアの繋ぎ目を表示する繋ぎ目表示部と、が付されることを特徴とする。
【0010】
前記した手段において、例えば、品種やロットの変更を表示する変更表示部を付することにより、途中で品種やロットが変っても対応できる。また、テープキャリアの繋ぎ目を表示する繋ぎ目表示部をテープキャリアにおける繋ぎ目の上手に付することにより、トランスファ成形方法の実施に際して繋ぎ目を予め認識することができるため、繋ぎ目を避けることができる。その結果、テープキャリアへの樹脂封止体のトランスファ成形方法による成形を実現することができる。
【0011】
【発明の実施の形態】
図1は本発明の一実施の形態であるCOB・ICの製造方法を示しており、(a)はその製造装置の模式図、(b)はその製品の一部省略平面図、(c)は(b)のc−c線に沿う拡大部分断面図である。図2はCOB・ICを示しており、(a)は正面断面図、(b)は一部切断側面図、(c)は(b)のc−c線に沿う拡大部分正面断面図である。図3はCOB・ICの一部切断平面図である。図4以降図10まではCOB・ICの製造方法における各工程を説明するための各説明図である。図11は本発明のCOB・ICが使用されたICカードを示し、(a)は平面図、(b)は(a)のb−b線に沿う拡大部分断面図である。
【0012】
本実施形態において、本発明に係る半導体装置の製造方法は、ICカードに使用されるCOB・ICの製造方法として構成されており、COB・ICの一貫製造装置(以下、一貫製造装置という。)1によって実施される。一貫製造装置1はローディング装置2、チップボンディング装置3、情報表示装置4、キュア装置5、ワイヤボンディング装置6、バッファ装置7、トランスファ成形装置40、残渣成形体除去装置8およびアンローディング装置9を備えており、これらが直列に並べられている。
【0013】
ローディング装置2はリールに巻回されたテープキャリアをチップボンディング装置3に繰り出すとともに、ピッチ送りする。チップボンディング装置3は半導体チップをテープキャリアに接着剤によって固着する。情報表示装置4はテープキャリアのテープに製造制御情報表示部を表示する。キュア装置5は接着剤を硬化させる。ワイヤボンディング装置6は半導体チップとアウタリードとの間を電気的に接続するためのワイヤをボンディングする。バッファ装置7はワイヤボンディング装置6とトランスファ成形装置40との間のタイムラグを調整する。トランスファ成形装置40はテープキャリアに搭載された半導体チップおよびワイヤを樹脂封止する樹脂封止体を成形する。残渣成形体除去装置8はテープキャリアに付着したランナ成形体やゲート成形体の残渣成形体を除去する。
【0014】
本実施形態に係るCOB・IC10はキャリア12および半導体チップ21を備えている。キャリア12は絶縁性および可撓性を有する略正方形薄板形状のシート15を備えており、シート15の一方の主面には9個のアウタリード16が固着されている。9個のアウタリード16は1個の長方形のアウタリード(以下、中央部のアウタリードという。)16aの両長辺の脇に他の8個のアウタリード(以下、両脇のアウタリードということがある。)が対称形に配置されている。アウタリード16のそれぞれは互いに切り離されて電気的に非接続の状態になっている。すなわち、両脇のアウタリード16のそれぞれは互いに電気的に非接続の状態になっているとともに、両脇のアウタリード16群と中央部のアウタリード16aとは電気的に非接続の状態になっている。
【0015】
シート15における中央部のアウタリード16aに対向する位置には半導体チップ収容孔17が開設されており、中央部のアウタリード16aは半導体チップ収容孔17の一端開口を閉塞して底において露出した状態になっている。半導体チップ21は半導体チップ収容孔17の底で露出した中央部のアウタリード16aの上に固着されている。シート15の両脇のアウタリード16に対向した位置には複数個の接続孔18がそれぞれ開設されている。半導体チップ21のシート15と反対側の主面に形成された各電極パッド22には、一端部が両脇のアウタリード16のそれぞれに各接続孔18においてボンディングされたワイヤ26の他端部がボンディングされており、両脇のアウタリード16と半導体チップ21とは各ワイヤ26によって電気的に接続されている。ここで、両脇のアウタリード16群と中央部のアウタリード16aとは電気的に非接続の状態になっているので、中央部のアウタリード16aは両脇のアウタリード16群と電気的に非接続の状態になっている。半導体チップ21およびワイヤ26群は樹脂封止体28によって樹脂封止されている。
【0016】
以下、本発明の一実施形態であるCOB・ICの製造方法を説明する。この説明により、前記構成に係るCOB・ICの構成の詳細が共に明らかにされる。
【0017】
本実施形態に係るCOB・ICの製造方法には、図4に示されているテープキャリア11が使用される。テープキャリア11は多数のキャリア(以下、単位キャリアという。)12から構成されており、シートの素材になるテープ13を備えている。テープ13は絶縁性および可撓性を有する樹脂が使用されて、一定幅の細長いテープ形状に形成されている。テープ13の両端辺には送り孔14が多数個、長手方向に等間隔に整列されてそれぞれ開設されている。テープ13の両方の送り孔14群の列の間には一対のシート15、15が短手方向に隣合わせに並べられて仮想的に形成されており、両方のシート15群はテープ13の両側においてそれぞれ一列ずつに整列した状態になっている。
【0018】
各単位キャリア12のシート15において一方の主面(以下、第1主面という。)には9個のアウタリード16が、中央部のアウタリード16aの両脇に両脇のアウタリード16が4個ずつ左右対称形にそれぞれ配されて固着されている。アウタリード16群はテープ13の第1主面に貼着された銅箔がリソグラフィー処理およびエッチング処理によってパターニングされて形成され、5μmのニッケルめっき被膜および0.1μmの金めっき被膜(いずれも図示せず)が被着されたものである。アウタリード16のそれぞれは互いに切り離されて電気的に非接続の状態になっている。
【0019】
シート15の中央部には半導体チップ収容孔(以下、収容孔という。)17が、第1主面とは他方の主面(以下、第2主面という。)側から開設されており、収容孔17の底には中央部のアウタリード16aが露出した状態になっている。シート15の収容孔17の両脇には8個の接続孔18が4個ずつ、対称形に配されて第2主面側から開設されており、各接続孔18の底には両脇のアウタリード16のそれぞれが露出した状態になっている。
【0020】
各単位キャリア12のシート15において第2主面にはキャビティー用レジスト層19が収容孔17および接続孔18群を取り囲むように略正方形枠形状に形成されており、キャビティー用レジスト層19は後述するトランスファ成形装置におけるキャビティーの外縁に対応するように設定されている。キャビティー用レジスト層19の外周における送り孔14側の所定の部位にはゲート用レジスト層20が一定幅の略矩形形状に形成されており、ゲート用レジスト層20は後述するトランスファ成形装置におけるゲートに対応するように設定されている。キャビティー用レジスト層19およびゲート用レジスト層20はスクリーン印刷法によって塗布された後に紫外線によって硬化されて形成されており、厚さは10〜30μmに設定されている。
【0021】
以上のように構成されたテープキャリア11は、リールに巻回された状態で一貫製造装置1のローディング装置2に供給される。ローディング装置2はテープキャリア11を巻き終わり端からチップボンディング装置3に繰り出して行く。ローディング装置2から繰り出されたテープキャリア11はピッチ送りされる。チップボンディング装置3においては繰り出されたテープキャリア11に半導体チップ(以下、チップという。)を固着させるチップボンディング工程が、図5に示されているように実施される。チップ21はICの製造工程における所謂前工程において半導体ウエハの状態でマイクロコンピュータの集積回路を作り込まれた後に、同じく後工程のダイシング工程において収容孔17の大きさよりも小さい小片にダイシングされることにより、製造されたIC構造物である。チップ21の一方の主面(以下、第1主面という。)における外周辺部には電極パッド22が複数個(本実施形態では6個)、形成されている。ちなみに、電極パッド22も半導体ウエハの状態で形成される。チップ21の第1主面と反対側の主面(以下、第2主面という。)にはVCC電極23が設定されている。
【0022】
チップボンディング装置3において、テープキャリア11における収容孔17の底で露出した中央部のアウタリード16aの上には、絶縁性を有する接着剤がディスペンサ(図示せず)によって塗布され、接着剤層24が形成される。接着剤層24を組成する接着剤の中には絶縁性を有するフィラー25が混入されており、フィラー25の粒径は20〜100μmに形成されている。続いて、コレット(図示せず)によって真空吸着保持されたチップ21が接着剤層24に接着される。接着剤には粒径20〜100μmの絶縁性を有するフィラー25が混入されているため、接着剤層24によって収容孔17の中央部のアウタリード16aの上に接着された状態において、チップ21は中央部のアウタリード16aに対して完全に絶縁を維持した状態になる。
【0023】
チップボンディング装置3を通過したテープキャリア11は情報表示装置4に至る。情報表示装置4はテープキャリア11のテープ13における所定位置に、製造の制御に関する情報を表示する表示部を図1に示されているようにそれぞれ表示する。まず、テープキャリア11の始端部には、これから製造しようとする製品の品種名やロット名等の製品を特定するのに必要な情報を表示する表示マーク70が表示される。例えば、表示マーク70は英字や数字等によって予め表現されており、ドットプリンタ等(図示せず)が使用されてテープ13に印刷されることにより表示される。ちなみに、チップボンディング装置3において、テープキャリア11の始端部にはチップ21が所定行数(図示例では5行)だけ連続してチップボンディングされない。したがって、情報表示装置4はこのチップボンディングされていないエリアを認識することにより、表示マーク70を自動的に表示する。
【0024】
また、テープキャリア11の始端部には、開始を表示するスタート表示部としてのスタート表示孔71が所定の位置に穿孔される。ちなみに、穿孔はテープキャリア11のテープ13にパンチングすることによって実行される。本実施形態において、スタート表示孔71は一方の収容孔17群列の線上に穿孔された1個の小孔によって構成されている。情報表示装置4はチップボンディングされていないエリアを認識することにより、スタート表示孔71を自動的に穿孔する。
【0025】
例えば、テープキャリア11のアウタリード16に不良があると、テープキャリア11の収容孔17にはチップ21がボンディングされない。そこで、情報表示装置4はチップ21がボンディングされていない収容孔17を認識すると、テープキャリア11のテープ13における当該収容孔17の指定されたコーナ部に不良を表示する不良表示孔72を穿孔する。
【0026】
情報表示装置4はピッチを表示するピッチ表示孔73を予め設定された所定のピッチ数毎に順次穿孔して行く。ピッチ表示孔73の位置は収容孔17の行数や送り孔14の数を予め設定された所定数だけ計数することにより特定される。本実施形態において、ピッチ表示孔73はテープ13の中心線上に穿孔された1個の小孔によって構成されており、このピッチ表示孔73が所定の間隔をもってテープ13に穿孔されて行く。
【0027】
ところで、テープキャリアを使用したICの製造方法において大量生産を実現するには、テープキャリアを粘着テープによって繋ぎ合わせることにより生産を継続させて行く必要がある。そのため、図1に示されているように、テープキャリア11の途中には粘着テープ74の粘着によって繋ぎ合わされた繋ぎ目75が構成されている。粘着テープ74はポリイミド製の粘着テープをテープ13の幅と同一の幅の長方形に切断されて形成されている。情報表示装置4はテープキャリア11の繋ぎ目75を表示する繋ぎ目表示孔76を、テープ13における粘着テープ74の始端側寄り位置に穿孔する。繋ぎ目表示孔76の位置は粘着テープ74を認識することにより特定される。本実施形態において、繋ぎ目表示孔76は互いに隣合わせに並べられてそれぞれ穿孔された2個の小孔によって構成されている。すなわち、一方の小孔はテープ13の中心線上に穿孔され、他方の小孔はスタート表示孔71が配置された収容孔17群列と異なる他方の収容孔17群列の線上に穿孔される。
【0028】
ところで、テープキャリアによる製造が長く継続されると、ロット変更や品種の変更が途中に介在する状況になる。このような場合には、テープキャリア11には途中でロットや品種が変更されていることを表示する必要がある。そのため、図1に示されているように、テープキャリア11の変更があった箇所にはチップボンディング装置3によってチップ21が所定行数(図示例では2行)だけ連続してチップボンディングされない変更表示エリア77が形成される。なお、チップボンディングされない場所は不良箇所と認識されるため、変更表示エリア77の収容孔17の片脇には不良表示孔72が、情報表示装置4によって自動的に穿孔されることになる。
【0029】
情報表示装置4はこのチップボンディングされていない変更表示エリア77を認識することにより変更表示孔78を表示する。本実施形態において、変更表示孔78は互いに隣合わせに並べられてそれぞれ穿孔された2個の小孔によって構成されている。すなわち、一方の小孔はテープ13の中心線上に穿孔され、他方の小孔はスタート表示孔71が配置された収容孔17群列の線上に穿孔される。また、変更された製品の品種名やロット名等の製品を特定するのに必要な情報を表示するために、変更表示エリア77には表示マーク70が表示される。
【0030】
最後に、テープキャリア11の終端部には終了を表示するエンド表示部としてのエンド表示孔79が、所定の位置に穿孔される。本実施形態において、エンド表示孔79はスタート表示孔71が配置された収容孔17群列とは異なる他方の収容孔17群列の線上に穿孔された1個の小孔によって構成されている。情報表示装置4はチップボンディング装置3から送信されて来る終了信号によって、エンド表示孔79を自動的に穿孔する。
【0031】
以上のようにして情報表示装置4によって所定の位置に製造制御に関する情報を表示する表示部を表示されたテープキャリア11は、キュア装置5に送り込まれる。キュア装置5はテープキャリア11を全体的に加熱することにより、チップ21を中央部のアウタリード16aに接着した接着剤層24を硬化(キュア)させる。
【0032】
次いで、ワイヤボンディング装置6において、図6に示されているように、チップ21の各電極パッド22と各接続孔18の底で露出した両脇のアウタリード16のそれぞれとの間には各ワイヤ26がボンディングされる。ワイヤ26を構成する線材としては金線が使用される。アウタリード16の表面には金めっき被膜(図示せず)が被着されているため、ボンダビリティーはきわめて良好となる。これにより、チップ21は各ワイヤ26を介して両脇のアウタリード16のそれぞれに電気的に接続された状態になる。ちなみに、中央部のアウタリード16aはチップ21および両脇のアウタリード16群から電気的にフローティングされた状態になっている。
【0033】
以上のようにして、テープキャリア11にチップおよびワイヤボンディングが実施された組立体27は、バッファ装置7を介してトランスファ成形装置40に送り込まれる。トランスファ成形装置40はテープキャリア11に複数個の樹脂封止体28をバッチ処理によって一括して成形する。そこで、バッファ装置7はワイヤボンディング装置6のピッチ送りによる処理時間と、トランスファ成形装置40のバッチ処理による処理時間との差をテープキャリア11を弛ませることによって吸収する。また、バッファ装置7はテープキャリア11に形成された繋ぎ目表示孔76を検出した場合には、繋ぎ目75に粘着された粘着テープ74がトランスファ成形装置40に挟み込まれるのを未然に防止する。
【0034】
図7に示されているトランスファ成形装置40は型締め装置(図示せず)等により互いに型合わせされる上型41と下型42とを備えている。上型41の合わせ面にはキャビティー43が複数個、2列横隊に整列されて没設されている。下型42の合わせ面にはポット44が一対、キャビティー43の2列の外側にそれぞれ開設されており、各ポット44にはシリンダ装置(図示せず)によって上下駆動されるプランジャ45が進退自在に嵌入されている。
【0035】
上型41の合わせ面には各カル46が各ポット44にそれぞれ対向されて没設されており、各カル46にはキャビティー43の2列に対応した一対のランナ47、47がそれぞれ接続されている。両ランナ47、47はキャビティー43の両列の外側において各列と平行にそれぞれ敷設されており、両ランナ47、47には各列におけるキャビティー43毎に開設された各ゲート48がそれぞれ接続されている。また、両ランナ47、47は後述するように組立体27がトランスファ成形装置40に設置された状態において、テープキャリア11の両端辺に接した状態になるようにそれぞれ敷設されている。
【0036】
図8に示されているように、各キャビティー43の穴底に相当する天井面には凹形状部としての凹面鏡形状部49が形成されており、この凹面鏡形状部49によって樹脂封止体28の上面には凸形状部としての凸面鏡形状部29が成形されるようになっている。また、各キャビティー43の天井面のゲート48と反対側の端辺における中央部には、平面視が略半長円形状の凸部50が一定高さで低く突設されている。凸部50の中心線上にはエジェクタピン案内孔51が開設されており、エジェクタピン案内孔51にはエジェクタピン52が進退自在に挿通されている。
【0037】
以上のように構成されたトランスファ成形装置40によって樹脂封止体28が樹脂成形される際に、組立体27は下型42の上に各チップ21を上向きにされた状態でセットされる。成形材料としての成形用樹脂が突き固められたタブレット(図示せず)はポット44に投入される。この際、成形用樹脂としては、後記するICカードのカード本体の色と同一または近い色の成形用樹脂が使用される。例えば、COB・ICの使用されるICカードのカード本体の色が白である場合には、白に着色された成形用樹脂が使用される。つまり、ICパッケージの樹脂封止体の成形材料として通常使用されるカーボン(黒)が混入された成形用樹脂だけではなく他の成形用樹脂も使用される。この理由は、COB・ICがICカードに使用された際に、ICカードの保護カバーを透かして樹脂封止体28の色が見えるのを避けるためである。
【0038】
次いで、上型41と下型42とが型締めされる。この際、テープキャリア11における粘着テープ74が型合わせ面間に挟み込まれることを、繋ぎ目表示孔76の検出による制御によって予め回避される。型締めされると、上型41のキャビティー43の内部にチップ21が収容された状態になるとともに、キャビティー43の外周縁およびゲート48がテープキャリア11のキャビティー用レジスト層19およびゲート用レジスト層20にそれぞれ押接した状態になる。この状態において、両ランナ47、47の内側端辺はテープキャリア11の両端辺にそれぞれ接した状態になる。
【0039】
タブレットがヒータ(図示せず)によって加熱されて溶融し液状の樹脂(以下、レジンという。)53になると、レジン53がプランジャ45によってポット44から押し出され、ランナ47およびゲート48を通じてキャビティー43にそれぞれ充填される。所定時間が経過すると、充填されたレジン53は熱硬化する。レジン53はランナ47およびゲート48を搬送(トランスファ)されてキャビティー43に充填されるため、途中の搬送路であるランナ47およびゲート48においてもレジン53が充填されて硬化した状態になる。
【0040】
搬送および充填される際に、液状のレジン53は上型41と下型42との合わせ面間から漏洩しようとするが、キャビティー43の外周縁およびゲート48に押接したテープキャリア11のキャビティー用レジスト層19およびゲート用レジスト層20が丁度パッキングの役目を果たすため、漏洩の発生は防止される。したがって、レジンフラッシュの発生は防止される。また、型締めに伴って、アウタリード16には所謂圧痕が付くが、キャビティー43の外周縁およびゲート48に押接したテープキャリア11のキャビティー用レジスト層19およびゲート用レジスト層20が丁度クッションになるため、アウタリード16に所謂圧痕が付く現象は防止される。ちなみに、繋ぎ目表示孔76の検出による制御によって粘着テープ74が型合わせ面間に挟み込まれるのを防止されているため、粘着テープ74の段差による漏洩は起こらない。
【0041】
キャビティー43に充填されたレジン53が熱硬化された後に、上型41と下型42とが型開きされるとともに、キャビティー43によって成形された樹脂封止体28がキャビティー43からエジェクタピン52によって突き出されて離型される。
【0042】
樹脂封止体28において、テープキャリア11と反対側の主面にはキャビティー43の凹面鏡形状部49によって凸面鏡形状部29が成形されている。凸面鏡形状部29の外周辺の一部にはキャビティー43の凸部50によって凹部50Aが没設されており、この凹部50Aの底にはエジェクタピン52によってエジェクタピン痕52Aが形成されている。
【0043】
万一、図8(b)に示されているように、エジェクタピン案内孔51とエジェクタピン52との隙間によってエジェクタピン痕52Aの周囲に突起形状のバリ51Aが形成されたとしても、エジェクタピン痕52Aが凹部50Aの底に形成されるため、バリ51Aは凸面鏡形状部29の上には突出しない。このようにバリ51Aが凸面鏡形状部29の上に突出しない場合には、例え、バリ51Aが発生した場合であっても、COB・IC10のICカードへの実装に際しての障害の発生は回避することができる。
【0044】
以上のようにして樹脂封止体28が成形され離型されると、図9に示されている成形品30が製造された状態になる。図9に示されている成形品30において、テープキャリア11の各単位キャリア12のシート15には樹脂封止体28が成形され、アウタリード16群は樹脂封止体28の一主面において露出した状態になっている。テープキャリア11の両端辺には一対のランナ47、47の成形体(以下、ランナ成形体という。)47A、47Aがそれぞれ添着された状態になっている。すなわち、各ランナ成形体47Aの内側端辺はテープ13の端辺に付着した状態になっている。各ランナ成形体47Aに連結した各ゲート48の成形体(以下、ゲート成形体という。)48Aはテープキャリア11のゲート用レジスト層20の上に付着した状態になっている。
【0045】
成形品30はトランスファ成形装置40から残渣成形体除去装置8に送り込まれる。残渣成形体除去装置8は成形品30のランナ成形体47Aおよびゲート成形体48A等をテープキャリア11から図10に示されているように除去する。この際、ランナ成形体47Aの内側端辺はテープ13の端辺に添着した状態になっているため、ランナ成形体47Aがテープ13から外されると、テープ13の端面はレジンフラッシュが残存することのない綺麗な表面状態になる。すなわち、ランナ47から漏洩したレジン53がテープ13の端面に薄く付着してレジンフラッシュを形成している場合には、レジンフラッシュがテープ13の端面の表面に付着したまま残ってしまうが、ランナ成形体47Aがテープ13の端面に添着している場合には、レジンフラッシュは発生せず、テープ13の端面の表面にはレジンフラッシュを残さずにランナ成形体47Aを外すことができる。
【0046】
また、ランナ成形体47Aに連結した各ゲート成形体48Aはテープキャリア11のゲート用レジスト層20の上に付着した状態になっているため、ゲート用レジスト層20とテープ13との界面において綺麗に剥離される。その結果、ゲート成形体48Aは樹脂封止体28との境目において所謂チョコレートブレーキング作用によって切断されるため、樹脂封止体28から容易かつ綺麗に切り離される。
【0047】
以上のようにしてランナ成形体およびゲート成形体等が除去されテープキャリア11に樹脂封止体28群が成形された図10に示されている成形品(以下、中間製品という。)31は、アンローディング装置9に送り込まれてリール形状に巻き取られる。この際、中間製品31のテープ13は可撓性を有しているため、リール形状に巻回することができる。また、テープキャリア11のテープ13における両方の端面にはレジンフラッシュが残存していないため、中間製品31が巻回されても、レジンフラッシュによる異物は発生しない。
【0048】
巻回されると、樹脂封止体28に外力が作用する状態になる。しかし、チップ21自体がテープ13すなわちシート15の厚さ分だけ厚く設定されていることにより、強度が増強されているため、障害が発生することはない。
【0049】
リール形状に巻回された中間製品31はICカードへの実装に際して、シート15の外形線において略長方形形状に切断される。これにより、図2および図3に示されている前記構成に係るCOB・IC10が製造されたことになる。
【0050】
以上のようにして製造されたCOB・IC10はICカード32に図11に示されているように実装される。ICカード32は塩化ビニール等の樹脂が使用されて長方形のカード形状に成形された本体33を備えており、本体33の一主面(以下、表側面とする。)には収納凹部34が長手方向における一端部の中央部に没設されている。収納凹部34はCOB・IC10のシート15と略等しい大きさの大径凹部35と、COB・IC10の樹脂封止体28と略等しい大きさの小径凹部36とを備え、大径凹部35と小径凹部36とが同心的に配置された段付き穴形状に形成されている。
【0051】
COB・IC10は収納凹部34に樹脂封止体28側を内側に向けられて収納され、収納凹部34の内部における大径凹部35と小径凹部36との間の段差面に薄く形成された接着剤層37によって接着される。この際、エジェクタピン痕52Aにバリ51A(図8参照)が突出していたとしても、凹部50Aの内部に収まった状態になっているため、収納凹部34内へのCOB・IC10の収納の障害物とはならない。
【0052】
接着剤層37によって収納凹部34に固定された状態において、COB・IC10のアウタリード16は収納凹部34において本体33の表面に露出した状態になっている。本体33の表側面および裏側面にはアウタリード16群の領域を除いて透明の保護カバー(図示せず)がそれぞれ形成される。
【0053】
ところで、ICカード32は人が携帯して使用するものであるため、多種多様の強度試験が実施される。その一例として、ICカード32のCOB・IC10の樹脂封止体28における中央部をボールで押す点圧試験がある。前記構成に係るCOB・IC10の樹脂封止体28は凸面鏡形状部29を備えているため、点圧試験に対する強度はきわめて高い。すなわち、樹脂封止体28の中央部は厚くなっているばかりでなく、凸面鏡形状部29の曲面によって点圧が分散されるため、点圧試験に対する耐力はきわめて良好になる。
【0054】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0055】
例えば、前記実施形態においてはCOB・ICの製造方法について説明したが、他のTCP・ICの製造方法にも適用することができる。
【0056】
テープキャリアにチップを搭載する搭載工程は、チップがテープキャリアに固着される固着工程、および、テープキャリアに固着されたアウタリードとチップの電極パッケージとが電気的に接続される接続工程によって構成するに限らない。例えば、テープ・オートメイテッド・ボンディング(TAB)技術を使用したTCP・ICの製造方法においては、搭載工程はチップがテープキャリアに機械的かつ電気的に接続されるように構成してもよい。
【0057】
テープキャリアに樹脂封止体を成形する樹脂封止体成形工程は、樹脂封止体を加圧成形法の一例であるトランスファ成形方法によって成形するように構成するに限らない。例えば、TCP・ICの製造方法においては、樹脂封止体成形工程は樹脂封止体をポッティング法によって成形するように構成してもよい。
【0058】
表示部はテープに開設される小孔によって構成するに限らず、印刷法やスタンピング法等によって構成してもよい。
【0059】
表示部としては、開始を表示するスタート表示部、終了を表示するエンド表示部、変更を表示する変更表示部、不良を表示する不良表示部、ピッチを表示するピッチ表示部、テープキャリアの繋ぎ目を表示する繋ぎ目表示部とを設定するに限らず、適宜増減することができる。
【0060】
一貫製造装置における各工程を実施する実行装置のレイアウトは、前記実施形態に限定されるものではない。
【0061】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるスマートカードやメモリカードのICカードおよびそれに使用されるCOB・ICに適用した場合について説明したが、それに限定されるものではなく、他のICカード、さらには、携帯電話等の電子機器等に使用されるCOB・ICやTCP・ICに適用することができる。
【0062】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
【0063】
長手方向に送られて半導体チップが搭載されて行くテープキャリアのテープに、例えば、テープキャリアの繋ぎ目を表示する繋ぎ目表示部をテープキャリアにおける繋ぎ目の上手に付することにより、トランスファ成形方法の実施に際して繋ぎ目を予め認識することができるため、繋ぎ目を避けることができ、その結果、テープキャリアへの樹脂封止体のトランスファ成形方法による成形を実現することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態であるCOB・ICの製造方法を示しており、(a)はその製造装置の模式図、(b)はその製品の一部省略平面図、(c)は(b)のc−c線に沿う拡大部分断面図である。
【図2】COB・ICを示しており、(a)は正面断面図、(b)は一部切断側面図、(c)は(b)のc−c線に沿う拡大部分正面断面図である。
【図3】COB・ICの一部切断平面図である。
【図4】本発明の一実施の形態であるCOB・ICの製造方法に使用されるテープキャリアを示しており、(a)は右側が一部省略平面図で、左側が一部省略底面図であり、(b)は(a)のb−b線に沿う正面断面図である。
【図5】チップ固着工程後を示しており、(a)は右側が一部省略平面図で、左側が一部省略底面図であり、(b)は(a)のb−b線に沿う正面断面図である。
【図6】接続工程後を示しており、(a)は右側が一部省略平面図で、左側が一部省略底面図であり、(b)は(a)のb−b線に沿う正面断面図である。
【図7】樹脂封止体成形工程を示しており、(a)は上型の一部省略底面図、(b)は正面断面図である。
【図8】同じく樹脂封止体成形工程を示しており、(a)は拡大部分断面図、(b)は離型後を示す拡大部分断面図である。
【図9】樹脂封止体成形工程後を示しており、(a)は一部省略平面図、(b)は正面断面図である。
【図10】ランナ成形体およびゲート成形体除去後を示しており、(a)は右側が一部省略平面図で、左側が一部省略底面図であり、(b)は(a)のb−b線に沿う正面断面図である。
【図11】COB・ICが使用されたICカードを示しており、(a)は平面図、(b)は(a)のb−b線に沿う拡大部分断面図である。
【符号の説明】
1…COB・ICの一貫製造装置(一貫製造装置)、2…ローディング装置、3…チップボンディング装置、4…情報表示装置、5…キュア装置、6…ワイヤボンディング装置、7…バッファ装置、8…残渣成形体除去装置、9…アンローディング装置、10…COB・IC(半導体装置)、11…テープキャリア、12…キャリア(単位キャリア)、13…テープ、14…送り孔、15…シート、16…アウタリード、16a…中央部のアウタリード、17…半導体チップ収容孔(収容孔)、18…接続孔、19…キャビティー用レジスト層、20…ゲート用レジスト層、21…チップ(半導体チップ)、22…電極パッド、23…VCC電極、24…接着剤層、25…フィラー、26…ワイヤ、27…組立体、28…樹脂封止体、29…凸面鏡形状部(凸形状部)、30…成形品、31…成形品(中間製品)、32…ICカード、33…本体、34…収納凹部、35…大径凹部、36…小径凹部、37…接着剤層、40…トランスファ成形装置、41…上型、42…下型、43…キャビティー、44…ポット、45…プランジャ、46…カル、47…ランナ、47A…ランナ成形体、48…ゲート、48A…ゲート成形体、49…凹面鏡形状部(凹形状部)、50…凸部、50A…凹部、51…エジェクタピン案内孔、51A…バリ、52…エジェクタピン、52A…エジェクタピン痕、53…液状の樹脂(レジン)、70…表示マーク(表示部)、71…スタート表示孔(スタート表示部)、72…不良表示孔(不良表示部)、73…ピッチ表示孔(ピッチ表示部)、74…粘着テープ、75…繋ぎ目、76…繋ぎ目表示孔(繋ぎ目表示部)、77…変更表示エリア、78…変更表示孔(変更表示部)、79…エンド表示孔(エンド表示部)。

Claims (7)

  1. 長手方向に送られるテープキャリアに半導体チップが長手方向に間隔を置かれて順次搭載されて行く搭載工程と、前記半導体チップを樹脂封止する樹脂封止体が前記テープキャリアに成形される樹脂封止体成形工程とを備えている半導体装置の製造方法において、
    前記テープキャリアのテープには、品種やロットの変更を表示する変更表示部と、開始を表示するスタート表示部と、終了を表示するエンド表示部と、ピッチを表示するピッチ表示部と、テープキャリアの繋ぎ目を表示する繋ぎ目表示部と、が付されることを特徴とする半導体装置の製造方法。
  2. 前記樹脂封止体成形工程が、前記樹脂封止体を加圧成形法によって成形するように構成されていることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記樹脂封止体成形工程が、前記樹脂封止体をポッティング法によって成形するように構成されていることを特徴とする請求項に記載の半導体装置の製造方法。
  4. 前記表示部が前記テープに開設される小孔によって構成されていることを特徴とする請求項1、2または3に記載の半導体装置の製造方法。
  5. 長手方向に間隔をおいて複数の半導体チップが搭載される搭載領域と、品種やロットの変更を表示する変更表示部と、開始を表示するスタート表示部と、終了を表示するエンド表示部と、ピッチを表示するピッチ表示部と、テープキャリアの繋ぎ目を表示する繋ぎ目表示部と、を備えたことを特徴とするテープキャリア。
  6. 前記搭載領域には半導体チップが搭載されていることを特徴とする請求項5に記載のテープキャリア。
  7. さらに、不良を表示する不良表示部を備えたことを特徴とする請求項5または6に記載のテープキャリア。
JP24999897A 1997-08-28 1997-08-28 半導体装置の製造方法およびそれに使用されるテープキャリア Expired - Lifetime JP3729992B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24999897A JP3729992B2 (ja) 1997-08-28 1997-08-28 半導体装置の製造方法およびそれに使用されるテープキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24999897A JP3729992B2 (ja) 1997-08-28 1997-08-28 半導体装置の製造方法およびそれに使用されるテープキャリア

Publications (2)

Publication Number Publication Date
JPH1174412A JPH1174412A (ja) 1999-03-16
JP3729992B2 true JP3729992B2 (ja) 2005-12-21

Family

ID=17201331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24999897A Expired - Lifetime JP3729992B2 (ja) 1997-08-28 1997-08-28 半導体装置の製造方法およびそれに使用されるテープキャリア

Country Status (1)

Country Link
JP (1) JP3729992B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1115152A4 (en) 1997-07-18 2001-08-29 Hitachi Chemical Co Ltd PUNCHED ADHESIVE TAPE FOR SEMICONDUCTORS, PRODUCTION METHOD OF A LADDER FRAME WITH SUCH ADHESIVE TAPE, LADDER FRAME WITH ADHESIVE TAPE AND SEMICONDUCTOR ARRANGEMENT WITH ONE LADDER FRAME
JP2000294580A (ja) * 1999-04-12 2000-10-20 Nitto Denko Corp 半導体チップの樹脂封止方法及びリ−ドフレ−ム等貼着用粘着テ−プ

Also Published As

Publication number Publication date
JPH1174412A (ja) 1999-03-16

Similar Documents

Publication Publication Date Title
US7377031B2 (en) Fabrication method of semiconductor integrated circuit device
KR100829278B1 (ko) 반도체장치 및 그 제조방법
US5776799A (en) Lead-on-chip type semiconductor chip package using an adhesive deposited on chip active surfaces at a wafer level and method for manufacturing same
US6350113B1 (en) Resin molding machine
KR100849181B1 (ko) 반도체 패키지, 이의 제조방법, 및 이를 제조하기 위한반도체 패키지 몰딩장치 및 몰딩방법
US8476113B2 (en) Method of manufacturing semiconductor device
JP3194917B2 (ja) 樹脂封止方法
US20060216867A1 (en) Method of manufacturing a semiconductor device
US6680220B2 (en) Method of embedding an identifying mark on the resin surface of an encapsulated semiconductor package
KR20160005649A (ko) 반도체 장치의 제조방법
JP2001028420A (ja) 半導体装置及びその製造方法
JP4454608B2 (ja) 半導体集積回路装置の製造方法
US9368424B2 (en) Method of fabricating a semiconductor device used in a stacked-type semiconductor device
JP3729992B2 (ja) 半導体装置の製造方法およびそれに使用されるテープキャリア
JP4803855B2 (ja) 半導体装置の製造方法
US7952179B2 (en) Semiconductor package having through holes for molding back side of package
JPH1092856A (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
JP3710942B2 (ja) 半導体装置の製造方法
JPH10199910A (ja) 半導体装置およびその製造方法並びにそれを用いたicカード
JPH1174422A (ja) 半導体装置およびその樹脂封止体の成形方法並びに成形装置
CN213184260U (zh) 一种芯片的封装结构
KR101089801B1 (ko) 반도체 패키지 제조용 금형 장치
CN111863637A (zh) 一种半导体芯片的封装方法
JP3119243B2 (ja) 樹脂封止型半導体装置
JPH11312754A (ja) 半導体パッケージ、その製造方法及びウェハキャリア

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050708

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051005

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081014

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091014

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091014

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101014

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131014

Year of fee payment: 8

EXPY Cancellation because of completion of term