JP3720887B2 - Contact device - Google Patents

Contact device Download PDF

Info

Publication number
JP3720887B2
JP3720887B2 JP30016695A JP30016695A JP3720887B2 JP 3720887 B2 JP3720887 B2 JP 3720887B2 JP 30016695 A JP30016695 A JP 30016695A JP 30016695 A JP30016695 A JP 30016695A JP 3720887 B2 JP3720887 B2 JP 3720887B2
Authority
JP
Japan
Prior art keywords
test
wire
electrode
substrate
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30016695A
Other languages
Japanese (ja)
Other versions
JPH09113578A (en
Inventor
俊介 元岡
茂樹 原田
正孝 水越
秀一郎 高橋
達晴 松田
邦雄 児玉
城次 藤森
正司 竹中
達郎 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP30016695A priority Critical patent/JP3720887B2/en
Priority to US08/612,750 priority patent/US5831441A/en
Publication of JPH09113578A publication Critical patent/JPH09113578A/en
Application granted granted Critical
Publication of JP3720887B2 publication Critical patent/JP3720887B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

PROBLEM TO BE SOLVED: To improve the reliability of a projecting electrode and testing efficiency. SOLUTION: In this testing board, by loading a semiconductor device 22 in a substrate body 23 and electrically connecting a wire bump 24 to a projecting electrode 27 in this loading condition, the semiconductor device 22 is tested. The wire bump 24 is formed in an electrode structure projecting in a vertical direction against the body 23 and with the semiconductor device 22 loaded in the body 23 and by using a testing board 20 constructed such that the wire bump 24 is inserted into the projecting electrode 27 provided in the semiconductor electrode 27, the semiconductor device 22 is tested.

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の試験用基板及び半導体装置の試験方法及び接触子装置及びこれを使用する試験方法及び半導体装置の試験治具に係り、特に突起電極を有する半導体装置の試験に用いて好適な半導体装置の試験用基板及び半導体装置の試験方法及び接触子装置及びこれを使用する試験方法及び半導体装置の試験治具に関する。
【０００２】
近年、半導体装置の高密度化，高速化，小型化が要求されており、この要求に対応すべく、パッケージに封止されていない半導体チップ（いわゆるベアチップ）を回路基板上に直接複数個搭載する実装方法（例えばマルチチップモジュール）が多用されるようになってきている。
【０００３】
この実装方法においては、複数個配設されるベアチップの内、一つに異常があればマルチチップモジュール全体が不良品となるため、個々のベアチップに高い信頼性が要求される。
そこで、個々のベアチップが正常に機能するか否かを調べる試験が重要な課題となってきている。
【０００４】
【従来の技術】
従来より、突起電極を有する半導体装置（以下、樹脂封止されていないベアチップ及び樹脂封止された半導体装置を総称して半導体装置という）の試験方法として種々の試験方法が提案されており、また実施されている。以下、その代表的なものについて説明する。
【０００５】
従来より一般的に行われている試験としては、プローブ（試験針）を用いた試験方法（以下、プローブ試験法という）がある。このプローブ試験法は、半導体装置に形成された突起電極に対応するよう試験用基板に複数のプローブを配設しておき、このプローブの先端を直接突起電極に接触させることにより試験を行う方法である。
【０００６】
また図３７に示される試験方法は、半導体装置１に設けられた突起電極２（以下、ハンダバンプという）をテスト用基板３に形成されている試験用電極４に半田付けし、これによりハンダバンプ２と試験用電極４とを電気的に接続することにより試験を行う方法（以下、実装試験法という）である。この方法では、半導体装置１はテスト用基板３に実装されたと同様の構成で試験が行われる。
【０００７】
図３８に示される試験方法は、固定治具５を用いて半導体装置１をテスト用基板３に形成されている試験用電極４に圧接させ、この圧接力によりハンダバンプ２と試験用電極４とを電気的に接続することにより試験を行う方法（以下、圧接試験法という）である。この圧接試験法ではハンダバンプ２は溶融されることはなく、ハンダバンプ２と試験用電極４とは固定治具５による機械的な圧接力により電気的に接続される。
【０００８】
尚、固定治具５は、半導体装置１の上部に当接する圧接板６、この圧接板６及びテスト用基板３を挿通する固定ネジ７，及びテスト用基板３の背面部に位置するボルト８等により構成されており、固定ネジ７をボルト８に螺着させることにより圧接板６を介して半導体装置１がテスト用基板３に向け圧着される構成とされている。
【０００９】
また、図３９に示される試験方法は、テスト用基板３に形成されている試験用電極４に導電性樹脂９を配設し、この導電性樹脂９によりハンダバンプ２と試験用電極４とを電気的に接続することにより試験を行う方法（以下、導電性樹脂試験法という）である。この導電性樹脂９としては、例えば弾性を有する樹脂の内部に導電性金属粉を介在させた構成を有し、圧縮方向にのみ導通が図れる構成とされたものが用いられている。
【００１０】
更に、図４０に示される試験方法は、バンプとして金バンプ１０を用いた半導体装置１に適用されるものであり、半導体装置１とテスト用基板３との間に熱収縮性の絶縁樹脂１１を介装する試験方法である（以下、熱収縮試験法という）。この熱収縮試験法では、半導体装置１とテスト用基板３との間に絶縁樹脂１１を介装した上で熱を印加して絶縁樹脂１１を収縮させ、この収縮力により半導体装置１とテスト用基板３とを近接させる。これにより、金バンプ１０は半導体装置１とテスト用基板３との間で挟持される構成となり、よって金バンプ１０は試験用電極４に圧着され電気的に接続される。
【００１１】
図４１は、従来の他の例である接触子装置１１０を示す。１１１は試験装置本体、１１２は半導体チップである。接触子装置１１０は、プローブカードと呼ばれるものであり、円盤状の基板１１３に、多数の長い針１１４が、その先端が半導体チップ１１２の電極１１５の配列に対応した配列とされて、斜めに且つ放射状に並んで固定された構成である。
【００１２】
半導体チップ１１２の特性を試験するときには、図４１に示すように、各針１１４の先端が、半導体チップ１１２の電極１１５と接触される。
【００１３】
【発明が解決しようとする課題】
しかるに、上記したプローブ試験法では、半導体素子の高集積化によりハンダバンプ２の配設ピッチが狭ピッチ化すると、これに伴いプローブも微細化する必要があり、また各プローブの位置決めを行う際にも高い精度が必要となる。ところが、プローブの微細化及び位置決めの精度出しには限界があり、高集積化された半導体素子の試験には対応できないという問題点がある。
【００１４】
また、上記した実装試験法では、ハンダバンプ２をテスト用基板３に形成されている試験用電極４に半田付けするため、試験終了後にはハンダバンプ２を試験用電極４から剥離させる作業が必要となる。よって、この試験方法では半田付け時及び剥離作業時の２回にわたりハンダバンプ２に加熱溶融処理が行われるためハンダバンプ２に劣化が発生してしまうという問題点がある。更に、ハンダバンプ２を試験用電極４から剥離させる際に、ハンダバンプ２に不純物が混入したり、またハンダバンプ２の一部が試験用電極４に残留することが考えられ、ハンダバンプ２の信頼性が低下するという問題点がある。
【００１５】
また、上記した圧接試験法では、個々のハンダバンプ２と試験用電極４とを電気的接続を行うのにかなり大きな圧接力を必要とするため、この圧接力によりハンダバンプ２或いは試験用電極４が変形或いは破損するおそれがあるという問題点がある。更に、上記のように高集積化により半導体装置１が多数のハンダバンプ２を有する場合、全体とて半導体装置１をテスト用基板３に圧接する力は非常に大きくなり、固定治具５が大型化するという問題点もある。
【００１６】
また、上記した導電性樹脂試験法では、試験終了後に半導体装置１をテスト用基板３から取り外した際、導電性樹脂９がハンダバンプ２側に残留するおそれがある。このように導電性樹脂９がハンダバンプ２側に残留すると、半導体装置１の実装時にハンダバンプ２を溶融した際、導電性樹脂９がハンダ内に入り込むおそれがあり、ハンダバンプ２の信頼性が低下するという問題点がある。また、導電性樹脂９は接続時における電気抵抗が高く、試験精度が低下するという問題点もある。
【００１７】
また、上記した熱収縮試験法においても、試験終了後に半導体装置１をテスト用基板３から取り外した際に絶縁樹脂１１が半導体装置１側に残留してしまい、金バンプ１０の信頼性が低下するおそれがある。更に、絶縁樹脂１１は半導体装置１とテスト用基板３との間全面に配設さてれいるため、半導体装置１をテスト用基板３から取外し難く作業性が悪いという問題点がある。
【００１８】
上記説明してきたように、従来から行われている各試験方法では、バンプの信頼性及び試験の効率が低下するという問題点があった。
更に、図４１に示した従来の接触子装置１１０は、針１１４が斜めの向きで設けてあるため、針１１４の長さＬ１は数１０ｍｍと長い。このため、信号が高周波数となると、針１１４のインダクタンスが無視出来ない程度にまで増え、半導体チップ１１２の特性の試験が影響を受けるおそれがある。
【００１９】
また、針１１４が斜めの向きにあって、かつ長さが長いため、先端を位置精度良く並べることは困難であり、従って接触子装置１１０は製作は困難となり製品コストが上昇してしまう。
また、針１１４が斜めの向きにあって、且つ長さが長いために先端に小さい衝撃が加わっただけで先端のピッチがずれてしまい、試験時に一部の針については半導体チップ１１２の電極１１５から外れて電極１１５に接触しなくなってしまい、試験が出来なくなってしまうおそれがある。
【００２０】
本発明は上記の点に鑑みてなされたものであり、突起電極の信頼性及び試験の効率を向上しうる接触子装置を提供することを目的とする。
【００３１】
【課題を解決するための手段】
上記課題を解決するために、本発明では下記の種々の手段を講じたことを特徴とするものである。
【００３２】
請求項１記載の発明では、
上面に多数の電極を有する基板と、
一端を該基板の電極と電気的に接続されて固定してあり、且つ、該基板に対して直立しており、軸線方向の力が作用したときに、弾性的に座屈しうる程度に細い多数の線材小片と、
該多数の線材小片が貫通しており、該線材小片のうち長さ方向上中央部分を支持する軟質製のシートと、
上記被測定対象物の電極の配列に対応した配列で並んでいる貫通孔を有し、該貫通孔が上記各線材小片のうち上記軟質製のシートより上方に突き出ている部分と嵌合し、該上方に突き出ている部分の先端部分が該貫通孔を貫通して突き出した状態で軟質製のシートの上側に設けてあり、上記多数の線材小片を夫々の先端部分が上記被測定対象物の電極の配列に対応した配列で並ぶように位置規制する上側板部材と、
上記被測定対象物の電極の配列に対応した配列で並んでいる貫通孔を有し、該貫通孔が上記各線材小片のうち上記軟質製のシートより下方に突き出ている部分と嵌合した状態で軟質製のシートの下側に設けてあり、上記各線材小片のうち上記軟質製のシートより下方に突き出ている部分を上記被測定対象物の電極の配列に対応した配列で並ぶように位置規制する下側板部材とよりなり、
上記線材小片の先端が上記被測定対象物の電極に接触し、該線材小片のうち長さ方向上中央部分が弾性的に座屈する構成としたことを特徴とするものである。
【００３４】
また、請求項２記載の発明では、
上面に多数の電極を有する基板と、
一端を該基板の電極と電気的に接続されて固定してあり、且つ、該基板に対して直立しており、軸線方向の力が作用したときに、弾性的に座屈しうる程度に細い多数の線材小片と、
上記被測定対象物の電極の配列に対応した配列で並んでいる貫通孔を有し、該貫通孔が上記各線材小片のうち上記基板の電極と電気的に接続されて固定してある上記一端寄りの部分と嵌合して、この部分を上記被測定対象物の電極の配列に対応した配列で並ぶように位置規制する下側板部材と、
該下側板部材上に設けてあり、該下側板部材と上側板部材との間に空間を形成する支持枠と、
上記被測定対象物の電極の配列に対応した配列で並んでいる貫通孔を有し、該貫通孔が上記各線材小片のうち上端寄りの部分と嵌合し、該上方に突き出ている部分の先端部分が該貫通孔を貫通して突き出した状態で支持枠の上側に設けてあり、上記多数の線材小片を夫々の先端部分が上記被測定対象物の電極の配列に対応した配列で並ぶように位置規制する上側板部材と、
上記空間内に充填してある軟質材とよりなり、
上記線材小片の先端が上記被測定対象物の電極に接触し、該線材小片のうち上記軟質材内を貫通している部分が弾性的に座屈する構成としたことを特徴とするものである。
【００４７】
このように、試験用電極が突起電極内部に装入されることにより、試験用電極と突起電極内部との電気的接続を図ることができ、かつ外部からの機械的圧力を用いることなく装着時における半導体装置と基板本体との装着強度出しを行うことができる。よって、試験用電極及び突起電極に変形，損傷が発生するのを防止することができる。また、突起電極表面に酸化膜が形成されている場合には、試験用電極はこの酸化膜を破って突起電極と接続するため、電気的接続を確実に行うことができる。
【００４８】
また、試験用電極を突起電極内部に装入する際、熱を印加する必要はなく、常温下で試験用電極と突起電極内部との電気的接続を図ることが可能となり、突起電極の熱による劣化を防止する事が出来る。
更に、試験用電極と突起電極との電気的接続を行うに際し、試験用電極と突起電極との間、及び半導体装置と基板本体との間に他の導電性部材を介在させる必要がなくなるため、突起電極の信頼性を向上させることができる。
【００４９】
また、試験用電極を基材に添加物を加えた構成とすることにより、使用温度で試験用電極を形成する材料が突起電極を形成する材料に混ざり合金または金属化合物が生成されることを防止できるため、突起電極の劣化を防止することができる。
【００５６】
このため、半導体装置装着工程において突起電極に不純物が侵入するようなことはなく、その後に実施される試験工程において精度の高い試験を行うことが可能となる。また、加熱処理が不要となるため、試験装置の簡略化を図ることができる。
【００５７】
また、試験工程後に実施される取外し工程においては、半導体装置は単に試験用電極が突起電極に装入することにより試験用基板に装着された構成であり、よって半導体装置を引き抜くだけの作業で半導体装置を試験用基板から取り外すことができる。この際、加熱処理は不要であり、よって突起電極の劣化発生を防止することができる。
【００５９】
即ち、半導体装置に形成された突起電極は、一般にメッキ処理により形成される場合が多いが、メッキ処理時に突起電極内に空隙（ボイド）が形成されることがある。このようにボイドが形成された突起電極の形状は、ボイドが存在しない正常な突起電極に比べて変形した形状となる。このため、ウエットバック工程が実施されるが、単にウエットバック工程を行ったのではボイドが確実に除去されないことが知られている。
【００６０】
しかるに、試験用電極を装入することにより、突起電極には試験用電極の形状に対応した凹部が形成される。この際、突起電極に形成されたボイドは凹部と連通するため、この状態でウエットバック工程を行うことにより、ボイドを確実に除去することが可能となる。よって、取外し工程を実施した後、即ち突起電極に凹部が形成された後にウエットバック工程を実施することにより、ボイドを確実に除去でき、突起電極の整形処理を良好に行うことができる。
【００６１】
上記した各手段は、下記のように作用する。
【００６２】
請求項１または２記載の発明によれば、上側板部材は線材小片の先端の位置を規制するように作用する。また、下側板部材は線材小片の下端寄りの部分を規制するように作用する。
【００６３】
請求項１に記載された軟質製のシート、及び請求項２に記載された軟質材は、線材小片が弾性的な座屈変形をし、かつ座屈変形した部分同士が短絡しないように作用する。
【００６６】
また、支持部材は外部端子の配設位置と対応する位置で接続部材を固定し立設状態で支持するため、配線基板に形成された挿通孔に接続部材を一括的に挿通させることができる。また、支持部材は絶縁部材により形成されているため、複数の接続部材が支持部材により短絡してしまうことはない。
【００６７】
更に、配線基板には接続部材と電気的に接続する接続端子部と、この接続端子部を外部に引き出す引き出し配線とが形成されているため、接続部材との電気的接続は配線基板を用いて行うことが可能となる。このように、配線基板を用いて接続部材を電気的に引き出すことにより、接続端子部の引き出し構造を簡単化することができる。
【００７５】
【発明の実施の形態】
つぎに本発明の実施例について図面と共に説明する。
図１は、本発明の一実施例である半導体装置の試験用基板２０（以下、テスト用基板という）を示している。同図は、試験工程にあるテスト用基板２０を示している。この試験工程においてテスト用基板２０はバーインテストボード２１に装着され、かつ、テスト用基板２０の上部には被試験物となる半導体装置２２が装着された状態となっている。
【００７６】
尚、以下の説明では、被試験物としてベアチップ状の半導体素子を用いる例を示すが、被試験物として樹脂封止が行われた半導体装置で突起電極を有するもの、例えばＢＧＡ(Ball Grid Array) 構造の半導体装置に対しても適用することは可能である。よって、本明細書においては、突起電極を有する構成であれば、ベアチップ状の半導体素子及び樹脂封止が行われた半導体装置を含め、総称して半導体装置２２というものとする。
【００７７】
テスト用基板２０の構成について、図１及び図２を用いて説明する。尚、図２は図１に示した試験用基板２０，バーインテストボード２１，半導体装置２２を分解して示す図である。
試験用基板２０は、大略すると基板本体２３，試験用電極２４，ボード接続用端子２５等により構成されている。基板本体２３は、例えば多層プリント基板であり、その上面には多数の試験用電極２４が形成されている。この試験用電極２４はワイヤバンプ構造を有しており、例えば金（Ａｕ）により形成されている。従って、試験用電極２４（以下、ワイヤバンプという）は、金ワイヤが基板本体２３より上方に立設された構成となっている。
【００７８】
このワイヤバンプ２４は、基板本体２３の上面に形成されている配線パターン（図示せず）に形成されるが、この形成は半導体製造プロセスで汎用されているワイヤボンディング装置を用いて形成できるため、容易にかつ効率良く形成することができる。
【００７９】
また、ワイヤボンディング装置は、金ワイヤの切断位置を任意に変更できる構成とされており、よってワイヤバンプ２４の基板本体２３上面からの高さは、ワイヤボンディング装置を制御することにより任意に設定することができ、また複数配設されるワイヤバンプ２４毎にその高さを異ならせることも可能である。
【００８０】
更に、図１及び図２は簡略化して図示されているが、ワイヤバンプ２４の実際の形状は図９に示される形状とされている。具体的には、ワイヤバンプ２４は、所定の底面積を有する台座部２４ａと、この台座部２４ａの上方に延出した突起部２４ｂとにより構成されている。この突起部２４ｂの断面積は、台座部２４ａの底面積よりも小さく設定されており、後述するように半導体装置に設けられた突起電極内部に装入され易い形状とされている。尚、図中矢印Ａで示す寸法は約４０μｍであり、矢印Ｂで示す寸法は約３０μｍであり、更に矢印Ｃで示す寸法は約１００μｍである。
【００８１】
ボード接続用端子２５は、基板本体２３にその下部に延出するよう設けられたピン状電極である。このボード接続用端子２５の上端部は、基板本体２３に植設されることにより支持されており、またその上端部は基板本体２３に形成されている内部配線或いは表面配線を介してワイヤバンプ２４と電気的に接続されている。従って、ワイヤバンプ２４とボード接続用端子２５とは、上記の各配線を介して電気的に接続された構成とされている。
【００８２】
一方、ボード接続用端子２５の下端部は、バーインテストボード２１に接続されている。バーインテストボード２１はバーインテスト装置（図示せず）に接続されている。そして、バーインテスト装置が被試験物となる半導体装置２２に対してバーインテストボード２１，テスト用基板２０を介して所定の信号を供給し、また半導体装置２２が生成する信号をテスト用基板２０，バーインテストボード２１を介して受信することにより、バーインテスト装置は半導体装置２２の良否を検査する。
【００８３】
尚、テスト用基板２０はバーインテストボード２１上に複数個配設できる構成とされており、同時に複数個の半導体装置２２の試験を行うことが可能な構成とされている。
テスト用基板２０に装着される半導体装置２２は、例えばマルチチップモジュール（ＭＣＭ）に用いるものであり、ベアチップ状の素子本体２６の下面（基板本体２３と対向する側の面）には複数の突起電極（バンプ）２７が形成されている。この突起電極２７は、鉛（Ｐｂ）と錫（Ｓｎ）との合金である半田により構成されている。半田（Ｐｂ／Ｓｎ）は金（Ａｕ）よりも柔らかい。従って、金（Ａｕ）よりなるワイヤバンプ２４の機械的強度（固さ）は、半田により構成された突起電極２７の機械的強度（固さ）よりも大きくなっている。
【００８４】
続いて、上記構成とされたテスト用基板２０を用いて半導体装置２２の試験を行う方法について説明する。
半導体装置２２に対して試験を行うには、先ずテスト用基板２０に半導体装置２２を装着する半導体装置装着工程を実施する。尚、この半導体装置装着工程に先立ち、テスト用基板２０は予めバーインテストボード２１に装着しておく。
【００８５】
テスト用基板２０に形成されたワイヤバンプ２４の配設位置と、半導体装置２２に形成されている突起電極２７の形成位置とは対応するよう構成されている。従って、ワイヤバンプ２４と突起電極２７とを位置決めした上で、半導体装置２２をテスト用基板２０に向け押圧する。上記の処理は、常温環境下（半田により構成される突起電極２７を溶融しない温度）で実施される。
【００８６】
前記したように、突起電極２７を構成する半田（Ｐｂ／Ｓｎ）はワイヤバンプ２４を構成する金（Ａｕ）よりも機械的強度（固さ）が小さい。従って、半導体装置２２をテスト用基板２０に向け押圧することにより、ワイヤバンプ２４は突起電極２７内に装入されることとなる。
【００８７】
このようにワイヤバンプ２４を突起電極２７の内部に装入する処理は常温環境下で行われるため、半導体装置装着工程において熱を印加する必要はなくなり、突起電極２７の熱による劣化を防止する事が出来る。
ここで、ワイヤバンプ２４が突起電極２７内に装入された状態とは、図３に示されるように、ワイヤバンプ２４が突起電極２７の内部に突き刺さった状態をいう。尚、図３は装着状態におけるワイヤバンプ２４及び突起電極２７を拡大して示す図である。
【００８８】
このように、半導体装置装着工程においてワイヤバンプ２４が突起電極２７内部に装入されることにより、ワイヤバンプ２４と突起電極２７との電気的接続を図ることができる。このワイヤバンプ２４が突起電極２７に装入される際、若干の押圧力（１バンプ当たり、５〜２０グラム）を必要とするが、ワイヤバンプ２４が突起電極２７内に装入された後は、半導体装置２２をテスト用基板２０に押圧し続ける必要はない。
【００８９】
また、上記押圧力も、従来に比べて小さな値となっている。具体的には、前記した図３８に示す構成を例に挙げれば、図３８に示す構成では１バンプ当たり６〜２０グラムの押圧力が印加されていたのに対し、本実施例においては１バンプ当たり２〜５グラムに押圧力を低減することができる。
【００９０】
よって、ワイヤバンプ２４及び突起電極１７に変形や損傷が発生するのを確実に防止することができ、また図３８を用いて説明した従来構成と異なり固定治具５が不要となりテスト用基板２０の構造の簡単化を図ることができる。
また、半導体装置２２がテスト用基板２０に装着された状態において、ワイヤバンプ２４は突起電極２７内に嵌まり込んだ状態となるため、ワイヤバンプ２４と突起電極２７との機械的接合力（特に横方向の接合力）は強い。このため、半導体装置２２がテスト用基板２０から容易に離脱してしまうようなことはない。
【００９１】
また、半田の表面には酸化膜が形成されることが知られているが、上記のようにワイヤバンプ２４が突起電極２７内に装入される際、ワイヤバンプ２４は突起電極２７の表面に形成された酸化膜を破って突起電極２７と接続するため、電気的接続を確実に行うことができる。
【００９２】
更に、ワイヤバンプ２４と突起電極２７とを電気的に接続するに際し、ワイヤバンプ２４と突起電極２７との間、及び半導体装置２２と基板本体２３との間に他の導電性部材を介在させる必要がなくなるため、突起電極２７に他の導電性部材が侵入することはなく、よって突起電極２７の信頼性を向上させることができる。
【００９３】
上記した半導体装置装着工程が終了すると、続いて突起電極２７と接続されたワイヤバンプ２４を用いて半導体装置２２に対して所定の試験を行う試験工程が実施される。この試験工程は、前記したようにバーインテスト装置が被試験物となる半導体装置２２に対してバーインテストボード２１，テスト用基板２０を介して所定の信号を供給し、また半導体装置２２が生成する信号をテスト用基板２０，バーインテストボード２１を介して受信することにより、バーインテスト装置は半導体装置２２の良否を検査する。
【００９４】
この際、上記のように半導体装置２２はテスト用基板２０に確実に装着されており、またワイヤバンプ２４と突起電極２７とは確実に電気的に接続されているため、精度の高い試験（バーインテスト）を行うことができる。
試験工程が終了すると、続いて半導体装置２２をテスト用基板２０から取り外す取外し工程が実施される。図４は取外し工程を示している。
【００９５】
同図に示されるように、取外し工程においては半導体装置２２が装着されたテスト用基板２０を吸着装置２８にセットする。吸着装置２８は、下部吸着部２９と上部吸着部３０とにより構成されており、夫々図示しない真空ポンプに接続されている。また、下部吸着部２９と上部吸着部３０は、夫々図中上下方向に移動可能な構成とされている。
【００９６】
吸着装置２８がセットされた状態において、下部吸着部２９はテスト用基板２０の背面中央近傍に当接し、また上部吸着部３０は半導体装置２２の上面に当接している。そして、各吸着部２９，３０に真空ポンプの吸引力を印加し、下部吸着部２９によりテスト用基板２０を吸着し、また上部吸着部３０により半導体装置２２を吸着しつつ、各吸着部２９，３０を離間するよう移動させる。上記一連の動作により、半導体装置２２はテスト用基板２０から取り外される。
【００９７】
この際、半導体装置２２とテスト用基板２０とは、ワイヤバンプ２４が突起電極２７内に装入されることにより装着された状態であるため、上記のように半導体装置２２をテスト用基板２０に対して離間させことにより、容易にワイヤバンプ２４と突起電極２７とを引き離すことができる。また、この取外し作業は常温環境下で行うことができ、よって取外し工程時に突起電極２７が熱により劣化してしまうようなことはない。
【００９８】
更に、突起電極２７をワイヤバンプ２４から引き離す際、突起電極２７の一部がワイヤバンプ２４に残留したり、逆にワイヤバンプ２４の一部が突起電極２７に残留することはない。よって、テスト用基板２０を再利用することが可能となり、かつ試験実施毎にワイヤバンプ２４を調整する作業も不要となる。また、突起電極２７に不純物が混入することを防止することができ信頼性を向上させることができる。
【００９９】
上記の取外し工程が終了すると、続いてウエットバック工程が実施される。
このウエットバック工程は、突起電極２７の整形を行うために実施されるものであり、従来においても行われている処理である。このウエットバック工程は、突起電極２７を加熱溶融することにより、突起電極２７の形状及び光沢を良好にし、また、突起電極２７をメッキにより形成した場合にはメッキ時に突起電極２７内に形成されるボイド（空隙）を除去することを目的としている。
【０１００】
このウエットバック工程を取外し工程を実施した後に実施することにより、突起電極２７の整形処理を良好に行うことができる。以下、この点について説明する。
突起電極２７を形成する方法の一つとしてメッキ法が知られている。このメッキ法により突起電極２７を形成すると、ハンダのメッキ処理時に突起電極２７内に空隙（ボイド）が形成されることがある。このようにボイドが内部に形成された突起電極２７は、ボイドが存在しない正常な突起電極に比べて変形した形状となる。このため、ボイドを除去することにより突起電極２７の形状を整形するウエットバック工程が実施される。しかるに、単にウエットバック工程を行ったのではホールが確実に除去されないことは前記した通りである。
【０１０１】
図５（Ａ）は、メッキ処理を実施した後に球形に整形した突起電極２７を示している。同図における右端部に位置する突起電極２７Ａにはボイド３１が発生している。このようにボイド３１が発生した突起電極２７Ａに、単にウエットバック処理を行ってもボイド３１が残留してしまう可能性が高い。
【０１０２】
しかるに、半導体装置装着工程においてワイヤバンプ２４を突起電極２７に装入することにより、図５（Ｂ）に示されるように、突起電極２７にはワイヤバンプ２４の形状に対応した凹部３２が形成される。この際、突起電極２７Ａに形成されたボイド３１は凹部３２と連通する。
【０１０３】
このようにボイド３１が凹部３２と連通し外部に露出した状態でウエットバック処理を行うことにより、ボイド３１を確実に除去することが可能となり、よって取外し工程を実施した後にウエットバック工程を実施することにより、図５（Ｃ）に示されるような、ボイド３１の存在しない良好な球形を呈した突起電極２７を形成することができる。
【０１０４】
図６乃至図８は上記した実施例の変形例を示している。
図６に示す構成は、メッキ法により形成した突起電極２７に対して直接ワイヤバンプ２４を用いて試験を行うよう構成したものである。メッキ法により形成した直後の突起電極２７Ｂは、図６に示されるように、先端部が鍔状となった形状を呈している。このため、半導体装置２２の製造工程には先端部が鍔状となった突起電極２７Ｂを球形状の突起電極２７に整形する処理が行われる。この整形処理においては、先端部が鍔状となった突起電極２７Ｂに対して加熱処理を行い、表面張力を利用して球形状とする。
【０１０５】
しかるに、半導体装置２２の製造工程において突起電極２７Ｂを球形状としても、ワイヤバンプ２４を装入することにより整形された突起電極２７には凹部３２が形成されしまい（図５参照）、その後にウエットバック処理を行うことにより再び突起電極２７の整形が行われる。
【０１０６】
本変形例では、上記した実施例では突起電極２７に対して２回実施される整形処理を１回にすることにより、半導体装置２２の製造及び試験工程を簡略化することを目的としている。このため、半導体装置２２に対して試験を実施する前に実施されていた突起電極２７の整形処理を行わないこととし、メッキ法により形成されたまま状態の突起電極２７Ｂに対してワイヤバンプ２４を装入し試験を行う構成としたものである。
【０１０７】
上記構成としたことにより、突起電極２７に対し行われる熱処理の回数を低減することができ、突起電極２７の劣化を防止することができると共に、半導体装置２２の製造及び試験工程を簡略化することができる。
図７は、平板状の電極３３（以下、平板状電極３３という）に対して試験を行う方法を示している。
【０１０８】
周知のように、半導体装置の電極としては突起電極２７ばかりではなく、平板状電極３３を設けたものが提供されている。この平板状電極３３を設けた半導体装置３４に対しても、本発明に係るテスト用基板２０を用いて試験を行うことは可能である。
【０１０９】
テスト用基板２０を用いて平板状電極３３を設けた半導体装置３４の試験を行うには、素子本体２６の平板状電極３３が形成されていない部位に、予めダミーバンプ３５を形成しておくと共に、ワイヤバンプ２４は平板状電極３３及びダミーバンプ３５の形成位置と対応する位置に夫々形成しておく。
【０１１０】
また、ワイヤバンプ２４をダミーバンプ３５に装入した状態で、平板状電極３３と対応する位置に形成されたワイヤバンプ２４が平板状電極３３と当接するようワイヤバンプ２４の高さ位置を設定しておく。尚、前記したようにワイヤバンプ２４はワイヤボンディング装置を用いて形成するため、その高さを任意に設定することができる。
【０１１１】
上記構成とすることにより、ワイヤバンプ２４がダミーバンプ３５に装入することにより半導体装置２２をテスト用基板２０に確実に保持させることが可能となり、かつ平板形状を有する平板状電極３３であってもワイヤバンプ２４と平板状電極３３との電気的接続を行うことができる。
【０１１２】
図８は、複数配設された突起電極２７に選択的にワイヤバンプ２４を接続させて試験を行う方法を示している。
半導体装置２２には多数の電極が形成されているが、電源電極，グランド電極等の特定の電極に対しては試験を行う必要がない電極もある。このような試験の不要な突起電極に対してワイヤバンプ２４を接続すると、突起電極に不要な変形を発生させることなり突起電極の劣化を招くこととなる。
【０１１３】
このため本変形例では、ワイヤバンプ２４の高さを調整したり、またワイヤバンプ２４の配設位置を調整することにより試験の不要な突起電極に対してはワイヤバンプ２４が装入しないよう構成したことを特徴とするものである。
図８に示す２個のワイヤバンプ２４Ａは試験に際して接続を必要とする突起電極２７Ｃに対応するものであり、試験を必要としない突起電極２７Ｄに対向配設されたワイヤバンプ２４Ｂに対して基板本体２３からの高さが高くなっている。また、試験を必要としない突起電極２７Ｅと対向する位置にはワイヤバンプは配設されていない。
【０１１４】
上記のように、ワイヤバンプ２４の高さ及び配設位置を試験を要する突起電極２７Ｃ及び試験が不要な突起電極２７Ｄ，２７Ｅに応じて適宜設定することにより、試験を要する突起電極２７Ｃに対してのみ選択的に試験を行うことが可能となり、試験の不要な突起電極に不要な変形を発生させることを防止できる。
【０１１５】
ここで、図３に示されるように、ワイヤバンプ２４が突起電極２７内に装入された状態におけるワイヤバンプ２４と突起電極２７との金属的関係について考察する。
上記のように、ワイヤバンプ２４が金（Ａｕ）により形成され、また突起電極２７が半田（Ｐｂ／Ｓｎ）により形成された構成では、常温下で半導体装置２２がテスト用基板２０に装着され、よってワイヤバンプ２４が突起電極２７の内部に突き刺さった状態となっても、ワイヤバンプ２４と突起電極２７とが反応し、合金或いは金属化合物が生成されるようなことはない。
【０１１６】
しかるに、本発明者の実験により、ワイヤバンプ２４が突起電極２７に装入された状態でバーインを行い１５０℃（以下、この温度を使用温度という）に加熱処理が実施されると、ワイヤバンプ２４を形成する金（Ａｕ）が突起電極２７内に混ざり込み、突起電極２７内に金−錫（Ａｕ／Ｓｎ）の合金が生成されることが判った。また、バーイン終了後における突起電極２７内の金（Ａｕ）の含有率を測定したところ、その値は１００〜２００ＰＰＭ以下であり極めて微量であることも判った。
【０１１７】
周知のように、半田（Ｐｂ／Ｓｎ）内に金−錫（Ａｕ／Ｓｎ）合金が発生すると、半田が脆くなり機械的強度が低下することが知られている。しかるに、上記のように突起電極２７内に入り込む金（Ａｕ）の量が微量であれば、半田が劣化するようなことはなく、半導体装置２２を実装基板に半田付けしても高い実装性及び信頼性を維持することができる。
【０１１８】
しかるに、半導体装置２２が使用される機器，装置によっては、半導体装置２２に対して極めて高い信頼性が要求される場合があり、このような場合には極めて微量の金（Ａｕ）であっても突起電極２７内に含有されることを嫌う場合が生じる。以下、上記のような場合にも対応できるよう、ワイヤバンプ２４を形成する材料が突起電極２７に影響を与えないようにする手段について説明する。
【０１１９】
先ず第１の手段は、ワイヤバンプ２４（試験用電極）を形成する基材（上記した実施例では金（Ａｕ））に添加物を加え、バーイン時における使用温度でワイヤバンプ２４と突起電極２７とが合金または金属化合物を生成しないよう構成するものである。
【０１２０】
この際、基材となる金（Ａｕ）に添加する添加物としては、シリコン（Ｓｉ），モリブデン（Ｍｏ），クロム（Ｃｒ），バナジウム（Ｖ），鉄（Ｆｅ），ニッケル（Ｎｉ），マンガン（Ｍｎ）等が考えられる。また、ワイヤバンプ２４を形成する基材は金（Ａｕ）に限定されるものではなく、パラジウム（Ｐｄ），銅（Ｃｕ），アルミニウム（Ａｌ），半田（Ｐｂ／Ｓｎ），低融点半田（Ｐｂ／Ｉｎ／Ａｕ），金−錫（Ａｕ／Ｓｎ）等を用いてもよい。
【０１２１】
更に、これらの金（Ａｕ）以外の材質を基材として用いた場合にも、添加物としては上記したシリコン（Ｓｉ），モリブデン（Ｍｏ），クロム（Ｃｒ），バナジウム（Ｖ），鉄（Ｆｅ），ニッケル（Ｎｉ），マンガン（Ｍｎ）等を用いる構成とすればよい。
【０１２２】
ここで、基材の材質として上記各材料を選定したのは次の理由による。即ち、上記した各材料は比較的融点が高い材質であり、これを基材に添加することによりワイヤバンプ２４の融点は上昇する。このように、ワイヤバンプ２４の融点が上昇することにより、上記の使用温度下においてワイヤバンプ２４は溶融することはなく、突起電極２７にワイヤバンプ２４を形成する材料が入り込むことを防止することができる。
【０１２３】
尚、本発明者がパラジウム（Ｐｄ）を基材として用いた実験を行ったところ、バーイン終了後における突起電極２７内のパラジウム（Ｐｄ）の含有率は１００〜２００ＰＰＭ以下であり極めて微量であった。
一方、ワイヤバンプ２４として上記各材料を選定したのは次の理由による。即ち、パラジウム（Ｐｄ），銅（Ｃｕ），アルミニウム（Ａｌ）は融点の比較的高い材料であり、よって上記と同様の理由により突起電極２７にワイヤバンプ２４を形成する材料が入り込むことを防止することができる。
【０１２４】
また、半田（Ｐｂ／Ｓｎ），低融点半田（Ｐｂ／Ｉｎ／Ａｕ）は、突起電極２７と同種の材質であり、これが突起電極２７に入り込んでも何ら不都合は発生しない。更に、金−錫（Ａｕ／Ｓｎ）は、本来的には突起電極２７に混入して欲しくない金（Ａｕ）を含んでいるが、錫（Ｓｎ）が添加されているため突起電極２７に入り込む金（Ａｕ）の量を殆ど無くすることができる。
【０１２５】
上記した第１の手段を用いることにより、使用温度でワイヤバンプ２４を形成する材料が突起電極２７を形成する材料に混ざり合金または金属化合物が生成されることを防止できるため、突起電極２７の劣化を防止することができる。
また第２の手段は、図１０に示されるように、ワイヤバンプ２４を形成する基材４０の表面に、上記使用温度で突起電極２７と合金または金属化合物を生成しない材質よりなる被覆膜４１を形成するものである。
【０１２６】
被覆膜４１は、上記のように使用温度で半田（Ｐｂ／Ｓｎ）よりなる突起電極２７と合金または金属化合物を生成しない材質とする必要があり、これに適合する材料としては錫（Ｓｎ）或いはニッケル（Ｎｉ）等が考えられる。この被覆膜４１は、例えばスパッタリング等の一般に半導体製造工程で用いられている設備を用いて用意に基材４０の表面に形成することができる。また、被覆膜４１と基材４０がその界面において合金を形成していても何ら不都合はない。
【０１２７】
上記した第２の手段を用いることによっても、使用温度でワイヤバンプ２４を形成する基材４０が突起電極２７を形成する材料に混ざり合金または金属化合物が生成されることを防止でき、よって突起電極２７の劣化を防止することができる。
【０１２８】
続いて、本発明の第２実施例について説明する。図１１，図１２及び図１３は本発明の第２実施例である接触子装置１２０を示している。図１２に示される試験装置本体１３５はコンピュータによって制御されるものであり、この試験装置本体１３５にはマザーボード１３６が接続してある。試験装置１３７は、マザーボード１３６に取り付けてある接触子装置１２０と試験装置本体１３５とにより構成される。
【０１２９】
接触子装置１２０は、接触子組立体１２１と基板１２３とよりなる。接触子組立体１２１は、多数の線小片１２４と、シリコーンゴム製のシート１２５と、２枚のガラス板１２６、１２７とを有する。２枚のガラス板１２６、１２７が並べ手段を構成する。また、ガラス板１２６が上側板部材を構成し、ガラス板１２７が下側板部材を構成する。上記構成の接触子装置１２０は、接触子組立体１２１を組立て、この接触子組立体１２１を基板２３に取り付けることにより製造される。
【０１３０】
多数の線材小片１２４は接触子を構成するものであり、例えば銅・ＢｅＣｕ・ＴｉＮｉ等により形成されている。また、線材小片１２４の形状は、例えば径Ｄ１が約０．０５ｍｍ、長さＬ２が約５ｍｍの寸法を有するよう構成されている。この多数の線材小片１２４は、シート１２５を貫通しており、長さ方向上中央部分１２４ａをシート１２５に固定してあり、被測定対象物である半導体チップ（半導体装置）１１２の多数の電極１１５（図１４に現れる）の配列に対応した配列及びピッチｐ１で並んでいる。また、各線材小片１２４は、シート１２５より上方及び下方に突き出ている。図中、１２４ｂはシート１２５より上方に突き出ている部分、１２４ｃはシート１２５より下方に突き出ている部分を示している。
【０１３１】
また、シリコーンゴム製のシート１２５は、その厚さｔ１が例えば約４ｍｍとされている。ここで、シリコーンゴムは軟質であり、線材小片１２４が弾性的な座屈変形することを妨げない。したがって、後述するように、線材小片１２４のうち長さ方向上中央部分１２４ａが弾性的に座屈変形する。
【０１３２】
ここで、線材小片１２４のうち長さ方向上中央部分１２４ａの長さＬ３は、シート１２５の厚さｔ１に対応する。また、中央部分１２４ａの長さＬ３（シート１２５の厚さｔ１）は、線材小片１２４に軸線方向の力が作用したときに、上記の中央部分１２４ａが容易に弾性的な座屈変形を起こしうる長さ、例えば、４ｍｍとしてある。
【０１３３】
尚、上記の多数の線材小片１２４がシート１２５を貫通した構造体は、例えば多数のワイヤを整列させて張り渡し、これをシリコーンゴムでくるみ込み、これをワイヤと直交するようにスライスし、更にスライスしたものをエッチングしてシリコーンゴムを溶かしてワイヤを露出させることにより製造される。
ガラス板１２６、１２７は、夫々多数の貫通孔１２８、１２９を有する。多数の貫通孔１２８、１２９は０．１ｍｍより若干大きい径Ｄ２を有し、且つ上記半導体チップ１１２の多数の電極１１５の配列に対応した配列及びピッチｐ１で並んでいる。
【０１３４】
ガラス板１２６は、貫通孔１２８が線材小片１２４の上方突き出し部分１２４ｂと嵌合した状態でシート１２５の上側に設けてある。上方突き出し部分１２４ｂは、貫通孔１２８を貫通して一部が上方に突き出している。１２４ｄは線材小片１２４のうち上端側の部分であって、ガラス板１２６より上方に突き出ている部分である。この部分１２４ｄの長さＬ４は、例えば約０．２５ｍｍとされている。また、１２４ｅは線材小片１２４（部分１２４ｄ）の上端である。
【０１３５】
一方、ガラス板１２７は、貫通孔１２９が線材小片１２４の下方突き出し部分１２４ｃと嵌合した状態でシート１２５の上側に位置するよう設けられている。下方突き出し部分１２４ｃは、貫通孔１２９を貫通してその一部が上方に突き出している。１２４ｆは線材小片１２４のうち下端側の部分であって、ガラス板１２７より下方に突き出ている部分である。更に、１２４ｇは線材小片１２４の下方突き出し部分１２４ｃの下端である。上記したガラス板１２６、１２７は、周囲を合成樹脂部１３０によって接着されて、シート１２５を間に挟みこんだ状態で固定されている。
【０１３６】
基板１２３は、前記したシート１２５及びガラス板１２６、１２７より一まわり大きいサイズを有し、上面１２３ａの中央部分に多数の電極１４０を有した構成とされている。この電極１４０は、半導体チップ１１２の多数の電極１１５の配列に対応した配列及びピッチｐ１で並んでいる。
【０１３７】
更に、基板１２３の上面には、特に図１３に示すように、上記の各電極１４０から外側に放射状に延在している配線パターン１４１、及び各配線パターン１４１の先端の外部接続用の電極１４２が形成してある。この外部接続用の電極１４２のピッチｐ２は、上記の電極１４０のピッチｐ１よりかなり大きくワイヤボンディングが行い易い構成となっている。
【０１３８】
また、上記の線材小片１２４の下端１２４ｇは、半田１４５によって基板１２３上の電極１４０に半田付けしてある。これにより、接触子組立体１２１は基板１２３に載置された状態で固定されると共に、各線材小片１２４は電極１４０と電気的に接続された状態で基板１２３に対し立設された状態となる。
【０１３９】
ここで、接触子組立体１２１の構造に注目すると、前記したように線材小片１２４の下端１２４ｇはガラス板１２７によって位置規制されてピッチｐ１で並んでいる。このため、接触子組立体１２１を基板１２３に載せた状態において、全部の線材小片１２４の下端１２４ｇが基板１２３上に形成された電極１４０に一括的に対向することになる。よって、線材小片１２４の下端１２４ｇと基板１２３上の電極１４０との半田付けを一括して行うことができ、よって半田付け処理を簡単にかつ信頼性良く行うことができる。
【０１４０】
また、線材小片１２４の上方突き出し部分１２４ｂは、ガラス板１２６の貫通孔１２８によって位置規制されており、しかもガラス板１２６より上方に突き出ている部分の長さＬ３は約４ｍｍと短いため、線材小片１２４がシート１２５を貫通しているだけの状態における線材小片１２４のピッチ精度の如何に関係なく、上端１２４ｅのピッチはｐ１に精度良く定まっている。
【０１４１】
即ち、上端１２４ｅのピッチがガラス板１２６の貫通孔１２８によって位置規制される構成であるため、接触子装置１２０は従来のものに比べて比較的簡単に製造することができる。
また図１２に示すように、接触子装置１２０はマザーボード１３６上に交換可能な状態で取り付けてあり、基板１２３上の外部接続用の電極１４２とマザーボード１３６上の電極１４６とはボンディングされたワイヤ１４８によって電気的に接続してある。上記の電極１４６より、配線パターン１４７が放射状にのび、マザーボード１３６の周囲寄りの部位に形成してある外部接続用の電極（図示せず）に到っている。マザーボード１３６は、外部接続用の電極（図示せず）を介して試験装置本体１３５と接続してある。
【０１４２】
次に、上記構成の接触子装置１２０を被測定対象物である半導体チップ１１２に突きあてたときの状態について図１４を参照して説明する。
突きあて処理を行うには、先ず接触子装置１２０と半導体チップ１１２との相対的位置を決め、次いで接触子装置１２０と半導体チップ１１２とを両者の間の間隔１５０が所定の寸法ｚ１となるまで近づけることによって行う。寸法ｚ１は、前記の部分１２４ｄの長さＬ４より寸法ａだけ短い。
【０１４３】
ここで、全部の線材小片１２４の上端１２４ｅのピッチはｐ１に精度良く定まっているため、接触子装置１２０と半導体チップ１１２とを近づけたときに、一つの線材小片も半導体チップ１１２の電極１１５から外れることなく、全部の線材小片１２４の上端１２４ｅが半導体チップ１１２の対応する電極１１５に接触する。
【０１４４】
この状態から接触子装置１２０と半導体チップ１１２とを最終位置まで近づける過程において、各線材小片１２４には上端１２４ｅに線材小片の軸線方向の力が作用し、各線材小片１２４は座屈する。
ここで、線材小片１２４のうちガラス板１２６、１２７の貫通孔１２８、１２９内に入っている部分は、貫通孔１２８、１２９の内壁によって拘束されており座屈しない。これに対し、線材小片１２４のうちガラス板１２６とガラス板１２７との間に位置する部分（長さＬ３の中央部分１２４ａ）は、シリコーンゴム製のシート１２５内を貫通しているため可撓変形可能な状態となっており、よって符号１５１で示すように座屈する。この座屈は、シリコーンゴム製のシート１２５を圧縮伸長させつつ行われる。尚、シリコーンゴム製のシート１２５は、座屈した部分１５１同士が接触して短絡しないよう機能する。
【０１４５】
また、上記の各寸法ｚ１，Ｌ３，ａ等は、上記の線材小片１２４の中央部分１２４ａの座屈１５１の程度が弾性限度を越えずに弾性限度内にとどまるように定めてある。よって、接触子装置１２０と半導体チップ１１２とが最終位置まで近づいた状態において、各線材小片１２４の中央部分１２４ａは符号１５１で示すように弾性限度内で座屈する。
【０１４６】
また、座屈が元の状態に復元する際には、線材小片１２４に蓄成された弾性力によって各線材小片１２４の上端１２４ｅは半導体チップ１１２の対応する電極１１５を力Ｆで押圧する。これにより、接触子装置１２０の各線材小片１２４と半導体チップ１１２の各電極１１５との電気的接続を確実に行うことができる。
【０１４７】
ここで、線材小片１２４のうち上端１２４ｅ寄りの部分はガラス板１２６の貫通孔１２９内に入っているため、上端１２４ｅが押されて座屈する時、線材小片１２４のうち上端１２４ｅ寄りの部分は貫通孔１２９によって案内されつつ下動し、また上端１２４ｅは真下に（即ち，Ｚ１方向に）変位する。従って、上端１２４ｅが下方に変位する過程において、上端１２４ｅが横にずれて電極１１５から外れてしまうおそれはない。
【０１４８】
また、線材小片１２４のうち上端１２４ｅ寄りの部分が貫通孔１２９によって案内されているため、座屈が復元する際に作用する線材小片１２４に蓄成された弾性力は、上端１２４ｅにおいては真上に（即ち，Ｚ２方向に）作用する。このことによっても、上端１２４ｅが横にずれて電極１１５から外れてしまうことを防止できる。よって、電極１１５のサイズが小さくても、接触子装置１２０の各線材小片１２４と半導体チップ１１２の各電極１１５との電気的接続を高い信頼性をもって行うことができる。
【０１４９】
以上によって、半導体チップ１１２が接触子装置１２０を介して図１１中の試験装置１３５と接続され、半導体チップ１１２が試験装置１３５によって試験される。
ここで、各線材小片１２４が中間基板１２３に対して直立しているため、線材小片１２４の長さＬ２は約５ｍｍと、従来の接触子装置１１０の針１１４の長さＬ１に比べて大幅に短くなっている。このため、線材小片１２４のインダクタンスを従来に比べて大幅に小さくすることができ、線材小片１２４に高い周波数の信号を伝播させる場合であっても、線材小片１２４のインダクタンスの影響を無視出来る程度とすることができる。よって、半導体チップ１１２が従来に比べて高い周波数の信号を取り扱うものである場合であっても、その特性の試験を正常に行うことが可能となる。
【０１５０】
しかも、全部の線材小片１２４の長さＬ２が短い長さに揃っているため、線材小１２４片の長さの不揃いに起因する試験への悪影響も無く、この点でも上記の特性試験は精度良く行うことができる。
図１５は、本発明の第３実施例である接触子装置１２０Ａを示している。尚、図１５において、図１２に示した構成部分と同一部分には同一符号を附してその説明を省略する。
【０１５１】
本実施例に係る接触子装置１２０Ａは、上記第２実施例の接触子装置１２０において、シリコーンゴム製のシート１２５を除去し、代わりに矩形枠状の支持枠１６０を２枚のガラス板１２６、１２７の間に挟み込み、このガラス板１２６、１２７間に厚さｔ１の空間１６１が形成されるよう固定した構成とされている。この構成では、線材小片１２４の長さ方向上中央部分１２４ａは、上記空間１６１内に位置した構成となる。
【０１５２】
図１６は、上記構成の接触子装置１２０Ａを半導体チップ１１２に突きあてたときの状態を示す。接触子装置１２０Ａを半導体チップ１１２に突きあてた状態において、線材小片２４の空間１６１内に位置している中央部分１２４ａは、符号１６２で示すように空間１６１内において弾性限度内で座屈する。また、座屈が復元使用とする弾性力によって、各線材小片１２４の上端１２４ｅは力Ｆで半導体チップ１１２の対応する電極１１５を押圧する。
【０１５３】
従って、第３実施例に係る接触子装置１２０Ａの構成とすることによっても、線材小片１２４は空間１６１内で座屈し、またその上端部分及び加担部分はガラス板１２６、１２７に支持されるため、第２実施例に係る接触子装置１２０と同様の効果を実現することができる。
【０１５４】
図１５の接触子装置１２０Ａは、図１７（Ａ）乃至（Ｃ）に示す製造方法により製造される。
先ず、同図（Ａ）に示すように、線材小片１２４が貫通してるシート１２５の下側にガラス板１２７を組み付けた状態で、線材小片１２４の下端を中間基板１２３上の電極１４０に半田付けする。次いで、同図（Ｂ）に示すように、シート１２５を抜いて取り除く。最後に、同図（Ｃ）に示すように、矩形枠状の支持枠１６０及びガラス板１２６を重ねて取り付けることにより、接触子装置１２０Ａが形成される。
【０１５５】
続いて、本発明の第４実施例について説明する。図１８は本発明の第４実施例の接触子装置１２０Ｂを示している。尚、図１８において、図１５に示す構成部分と同一部分には同一符号を付してその説明は省略する。
本実施例に係る接触子装置１２０Ｂは、上記した第３実施例の接触子装置１２０Ａにおいて、空間１６１内にシリコーンゴム１７０を充填した構成としたことを特徴とするものである。この構成とすることにより、線材小片１２４が座屈した場合に、隣接する線材小片１２４間で短絡が発生することを確実に防止することができる。
【０１５６】
続いて、本発明の第５実施例について説明する。図１９は本発明の第５実施例の接触子装置１２０Ｃを示している。尚、図１８において、図１５に示す構成部分と同一部分には同一符号を付してその説明は省略する。
本実施例に係る接触子装置１２０Ｃは、上記第３実施例の接触子装置１２０Ａにおいて、矩形枠状の支持枠１６０及び下側のガラス板１２７を取り除き、上側のガラス板１２６のみを残した構成としたことを特徴とするものである。本実施例に係る接触子装置１２０Ｃでは、その構成を極めて簡単にすることができ、かつ前記した第２実施例と略同等の作用を実現することができる。
【０１５７】
続いて、本発明の第６実施例について説明する。図２０は本発明の第６実施例である接触子装置１２０Ｄを示している。本実施例に係る接触子装置１２０Ｄは、線材小片１２４の下端１２４ｇが基板１２３上の電極１４０に半田付けされておらず、単に電極１４０に当接した構成とされている。
【０１５８】
接触子装置１２０Ｄは、図１１に示したと同様の構成を有する接触子組立体１２１と、基板１２３と、この基板１２３上に固定してある位置決め用枠１８０とより構成されている。枠１８０は矩形状であり、接触子組立体１２１と同じ大きさを有している。
【０１５９】
また、接触子組立体１２１は、枠１８０に嵌合させて枠１８０内に落としこんである。接触子組立体１２１は枠１８０によって位置規制されており、各線材小片１２４の下端１２４ｇが基板１２３上の対応する電極１４０に当接しており、接触子組立体１２１が基板１２３と電気的に接続してある。
【０１６０】
本実施例の接触子装置１２０Ｄによれば、外形寸法が同じで線材小片の配列が異なる複数種類の接触子組立体を予め準備しておき、被測定対象物に応じて接触子組立体を交換すればよい。
また、上記実施例において基板１２３とマザーボード１３６とを、図２１（Ａ）に示すようにガルウイング形状のリード１９０で接続した構成としても良い。更に、図２１（Ｂ）に示すように、スルーホール１９１を用いて接続した構成としても良い。
【０１６１】
尚、上記した第２乃至第６実施例においては、接触子装置を半導体チップの試験に用いる構成を示したが、本発明の接触子装置による被測定対象物は半導体チップに限定されるものではなく、例えばボールグリッドアレイ型の半導体装置も被測定対象物となる。
【０１６２】
また、半導体チップ用の接触子装置、ボールグリッドアレイ型の半導体装置用の接触子装置というように複数種類の接触子装置を予め用意しておき、マザーボード１３６上において接触子装置を交換することによって、マザーボード１３６を取り替えることなく複数種類の被測定対象物に対応する構成としてもよい。
【０１６３】
続いて本発明の第７実施例について説明する。
図２２は、本発明の第７実施例である半導体装置の試験治具（以下、試験治具という）２００を適用したＩＣソケット２０１を示している。ＩＣソケット２０１は、大略するとソケット本体２０２，蓋体２０３，ロック部材２０４，及び試験治具２００等により構成されている。
【０１６４】
ソケット本体２０２及び蓋体２０３は絶縁性樹脂により形成されており、蓋体２０３はソケット本体２０２の一端部に配設された軸２０５によりソケット本体２０２に対し回動自在に軸承されている。また、蓋体２０３が閉蓋した状態において、ソケット本体２０２と蓋体２０３との間には空間部２０６が形成されるよう構成されており、この空間部２０６内に試験治具２００が配設されている。更に、ソケット本体２０２には試験治具２００に配設されたピン状端子２１３が貫通する貫通孔２１４が形成されている。
【０１６５】
また、ソケット本体２０２の他端部にも軸２０７が配設されており、この軸２０７にはロック部材２０４が回動可能に軸承されている。蓋体２０３に形成された鍔部２０８はロック部材２０４と係合するよう構成されており、蓋体２０３がソケット本体２０２を閉蓋した状態においてロック部材２０４は鍔部２０８と係合し、蓋体２０３を閉蓋状態にロックする構成とされている（図２２は、蓋体２０３が閉蓋された状態を示している）。
【０１６６】
試験治具２００は、後に詳述するように、複数配設された線材状の接続部材２０９の上部に被試験物となる半導体装置２１０を載置し、半導体装置２１０に対し所定の試験を行う構成とされている。半導体装置２１０は、その底面に外部端子として複数のバンプ２１１が形成されており、接続部材２０９はバンプ２１１と当接することにより電気的に接続される構成とされている。
【０１６７】
従って、接続部材２０９とバンプ２１１とが当接するように半導体装置２１０を試験治具２００に位置決めする必要があり、接続部材２０９とバンプ２１１とがずれた場合には正確な試験を行うことができなくなってしまう。しかるに、蓋体２０３の所定位置には半導体装置２１０と係合する位置決め用凹部２１２が形成されている。よって、半導体装置２１０が位置決め用凹部２１２と係合することにより、ＩＣソケット２０１内における半導体装置２１０の位置ずれを防止することができ、正確な試験を実施することができる。
【０１６８】
続いて、試験治具２００の構成について、図２２に加え図２３を用いて説明する。尚、図２３は試験治具２００を拡大して示す図であり、また後述するピン状端子２１３の図示は省略している。
試験治具２００は、大略すると接続部材２０９，支持部材２１５，及び配線基板２１６等により構成されている。接続部材２０９は、例えば銅，ＢｅＣｕ，ＴｉＮｉ等の材質により形成された線材状部材であり、前記したようにその上端部２０９ａが半導体装置２１０に設けられたバンプ２１１と当接し電気的に接続される構成とされている。また、試験治具２００に装着された状態において、接続部材２０９は配線基板２１６の上面より若干量突出するよう構成されており、バンプ２１１との電気的接続が良好に行えるよう構成されている。
【０１６９】
支持部材２１５は例えばシリコンゴム等の弾性を有しかつ絶縁性を有した材料により形成されており、前記した接続部材２０９の下端部２０９ｂはこの支持部材２１５に植設された状態で固定されている。よって、複数の接続部材２０９は立設状態で支持部材２１５に支持される。また、支持部材２１５に対する複数の接続部材２０９の配設位置は、半導体装置２１０に配設されたバンプ２１１の形成位置と対応するよう構成されている。
【０１７０】
配線基板２１６は、本実施例ではガラスエポキシ製のプリント配線基板が用いられており低コスト化が図られている。この配線基板２１６は前記した接続部材２０９が挿通される挿通孔（バンプ２１１の形成位置と対応するよう構成されている）を有しており、この挿通孔内には導電性材料が被膜形成されておりスルーホール状の接続端子部２１７が形成されている。
【０１７１】
接続部材２０９は配線基板２１６に形成された挿通孔に挿通されることにより接続端子部２１７と接触し電気的に接続される。また、接続部材２０９を挿通孔に挿通する際、前記したように接続部材２０９は半導体装置２１０に配設されたバンプ２１１の形成位置と対応するよう支持部材２１５に支持されているため、一括的に複数の接続部材２０９を配線基板２１６に形成された挿通孔に挿通することができ挿通作業を容易に行うことができる。また、支持部材２１５は絶縁部材により形成されているため、複数の接続部材２０９が支持部材２１５により短絡してしまうこともない。
【０１７２】
また、上記の配線基板２１６の外周位置にはピン状端子２１３が挿通される端子挿通孔２１８が形成されている。更に、配線基板２１６の上面には、接続端子部２１７を配線基板２１６の外周位置まで引き出す引き出し配線２１９が形成されている。この引き出し配線２１９は配線基板２１６にプリント形成されたものであり、前記した端子挿通孔２１８の形成位置近傍まで引き出された構成とされている。この端子挿通孔２１８にも導電性材料が被膜形成されておりスルーホールを形成している。また、引き出し配線２１９と接続端子部２１７、及び引き出し配線２１９と端子挿通孔２１８内に形成された導電性膜とは一体化され電気的に接続した構成とされている。
【０１７３】
ピン状端子２１３は端子挿通孔２１８に挿通されることにより引き出し配線２１９と電気的に接続される。また、ピン状端子２１３の上端部には、端子挿通孔２１８の径寸法より大径とされた頭部２１３ａが形成されている。従って、ピン状端子２１３を端子挿通孔２１８に挿通することにより、頭部２１３ａは引き出し配線２１９と接触し、この部位においても電気的な接続が行われる。
【０１７４】
この際、ピン状端子２１３と引き出し配線２１９との電気的接続を更に確実に行うため、図３０に示されるように頭部２１３ａと引き出し配線２１９とを半田付けする構成としてもよい（半田接合部を符号２２６で示す）。また、図３１に示されるように、ピン状端子２１３と引き出し配線２１９との間に導電性ペースト（導電性部材）２２７を塗布した構成としてもよい。
【０１７５】
上記のようにピン状端子２１３が引き出し配線２１９と電気的に接続されることにより、ピン状端子２１３は引き出し配線２１９，接続端子部２１７を介して接続部材２０９と電気的に接続される。
本実施例に係る試験治具２００は、上記のように線材状の接続部材２０９の上端部２０９ａは試験が行われる半導体装置２１０に設けられたバンプ２１１と当接して電気的に接続される。この際、接続部材２０９は線材状とされているため近接して配設することが可能である。よって、μＢＧＡ等のバンプ２１１が高密度に配設された半導体装置２１０に対し、本実施例に係る試験治具２００を適用することが可能となる。
【０１７６】
また、支持部材２１５はシリコンゴム等の弾性材料により形成されているため、支持部材２１５が弾性変形することにより各接続部材２０９は上下に変位することが可能となる。よって、接続端子部２１７を接続部材２０９がその内部で電気的接続を維持しつつ上下に移動可能な構成とすることにより、寸法誤差等により接続部材２０９の長さ等にバラツキが生じた場合であっても、このバラツキに拘わらず接続部材２１７を確実に半導体装置２１０のバンプ２１１に接続することができる。よって、上記構成とすることにより、半導体試験の信頼性を向上させることができる。
【０１７７】
更に、本実施例に係る試験治具２００に設けられた配線基板２１６には、接続部材２０９と電気的に接続する接続端子部２１７と、この接続端子部２１７をピン状端子２１３に引き出す引き出し配線２１９とが形成されている。このため、接続部材２０９を試験治具２００の外部に引き出すピン状端子２１３と、接続部材２０９との電気的接続を配線基板２１６を用いて行うことが可能となる。
【０１７８】
ここで、先に図１２を用いて説明した接触子装置１２０を注目すると、同図に示される構成では線材小片１２４（本実施例の接続部材２０９に相当する）を基板１２３に個々半田付けを行うことにより接続していたため半田付け処理が非常に面倒となる。これは、線材小片１２４の配設ピッチが狭ピッチ化すると一層重要な問題となる。
【０１７９】
これに対し、本実施例では接続部材２０９を配線基板２１６に形成された接続端子部２１７に挿通するだけで接続部材２０９をピン状端子２１３に引き出すことができ、接続部材２０９と配線基板２１６との接続構造を簡単化することができる。また、各接続部材２０９の配設ピッチが狭ピッチ化しても、単に接続端子部２１７に挿通するだけで配線基板２１６と電気的に接続できるため、容易に狭ピッチ化に対応させることができる。
【０１８０】
また、上記のように接続部材２０９は配線基板２１６に形成された接続端子部２１７に挿通することにより接続端子部２１７と電気的に接続される。よって、接続部材２０９と接続端子部２１７との電気的接続をより確実にするため、図２８に示されるように接続部材２０９の表面に半田或いは金等により表面メッキ層２２４を形成した構成としてもよい。
【０１８１】
更に、図２９に示されるように、接続部材２０９の上端部と接続端子部２１７との間に導電性ペースト（導電性部材）２２５を塗布し、これにより接続部材２０９と接続端子部２１７との電気的接続性を向上させる構成としてもよい。
図２４及び図２５は、上記した第７実施例に係る試験治具２００の変形例である試験治具２００Ａ，２００Ｂを示している。尚、各図において図２２及び図２３に示した第７実施例に係る試験治具２００の構成と同一構成については同一符号を附してその説明を省略する。
【０１８２】
図２４に示す試験治具２００Ａは配線基板２１６Ａの基材としてセラミック基板を用いたことを特徴とするものであり、また図２５に示す試験治具２００Ｂは配線基板２１６Ａの基材としてポリイミドフィルム基板を用いたことを特徴とするものである。
【０１８３】
このように、配線基板２１６Ａ，２１６Ｂの基材としてセラミック基板或いはポリイミドフィルム基板を用いることにより、接続部材２０９の配設ピッチを微細化することができ、高密度化された半導体装置２１０に対応することが可能となる。
【０１８４】
図２６は本発明の第８実施例である試験治具２００Ｃを示している。尚、同図においても図２２及び図２３に示した第７実施例に係る試験治具２００の構成と同一構成については同一符号を附してその説明を省略する。
本実施例に係る試験治具２００Ｃは、２個の配線基板２２０，２２１を用い、この配線基板２２０，２２１をその間に支持部材２１５を介在させて積層した構成としたことを特徴とするものである。本実施例においては、配線基板２２０として図２２及び図２３で示した配線基板２１６と同一構成とされたガラスエポキシ基板を用いており、また配線基板２２１としては図２５で示した配線基板２１６Ｂと同一構成とされたポリイミドフィルム基板を用いている。
【０１８５】
また本実施例においては、支持部材２１５Ａは一対の配線基板２２０，２２１の間に介装されており、また接続部材２０９はその中央部分を支持部材２１５Ａにより支持された構成とされている。更に、接続部材２０９は、各配線基板２２０，２２１に形成された接続端子部２１７を共に挿通するよう構成されている。
【０１８６】
本実施例に係る試験治具２００Ｃによれば、複数個の配線基板２２０，２２１を積層状態で配設したことにより、各配線基板２２０，２２１に形成される引き出し配線２１９の配設位置に自由度を持たせることができ、これに伴い接続部の配設ピッチを狭ピッチ化することができる。
【０１８７】
具体的には、１個の配線基板により試験治具を構成した場合に比べ、本実施例では各配線基板２２０，２２１に形成する引き出し配線２１９の数を半分にすることができ、よって引き出し配線２１９の配設位置に自由度を持たせることができる。
【０１８８】
図２７は本発明の第９実施例である試験治具２００Ｄを示している。尚、同図において図２６に示した第８実施例に係る試験治具２００Ｃの構成と同一構成については同一符号を附してその説明を省略する。
本実施例に係る試験治具２００Ｄは、第８実施例に係る試験治具２００Ｃの下部に更に配線基板２２２を積層し、合計３個の配線基板２２０〜２２２を積層した構成とされている。また、配線基板２２０と配線基板２２２との間には絶縁部材２２３が介装されている。
【０１８９】
本実施例においては、配線基板２２２として図２５で示した配線基板２１６Ｂと同一構成とされたポリイミドフィルム基板を用いている。また、絶縁部材２２３は図２６に示す支持部材２１５Ａと同一構成とされており、接続部材２０９はその上部を支持部材２１５Ａにより支持されると共に、下部を絶縁部材２２３により支持された構成とされている。更に、接続部材２０９は、各配線基板２２０〜２２２に形成された接続端子部２１７を共に挿通するよう構成されている。
【０１９０】
本実施例に係る試験治具２００Ｄによれば、積層された配線基板２２０と配線基板２２２との間に接続部材２０９が挿通する絶縁部材２２３を介装したことにより、各配線基板２２０，２２２に形成された接続端子部２１７及び引き出し配線２１９が各層間で短絡することを防止することができる（この機能は、支持部材２１５，２１５Ａも有している）。また、絶縁部材２２３は接続部材２０９を支持する機能を有するため、接続部材２０９の機械的強度を向上させることもできる。
【０１９１】
尚、上記した第８及び第９実施例では、２個或いは３個の配線基板を積層し、また絶縁部材２２は１個のみ配設した構成を示したが、配線基板の数はこれに限定されるものではなく３個以上としてもよく、また絶縁部材も配線基板の数に対応させて複数個設ける構成としてもよい。
【０１９２】
図３２は本発明の第１０実施例である試験治具２００Ｅを示している。尚、同図において図２２及び図２３に示した第７実施例に係る試験治具２００、及び図２６に示した第８実施例に係る試験治具２００Ｃの構成と同一構成については同一符号を附してその説明を省略する。
【０１９３】
本実施例に係る試験治具２００Ｅは、２個の配線基板２２０，２２１を積層した構成を有している。また、配線基板２２０と配線基板２２１との間には支持部材２１５Ａが介装されている。更に、本実施例では配線基板２２０とソケット本体２０２との間にも絶縁部材２２３Ａが介装されている。
【０１９４】
また、本実施例に係る試験治具２００Ｅは、各配線基板２２０，２２１を電気的に接続するのにＴＡＢ(Tape Automated Bonding)方式を用いたことを特徴とするものである。具体的には、上部に位置する配線基板２２１上に、この配線基板２２１と電気的に接続するようＴＡＢリード２２８を配設し、このＴＡＢリード２２８を下部に位置する配線基板２２０まで引き回し、引き出し配線２１９に接続した構成とされている。
【０１９５】
ＴＡＢリード２２８は可撓性を有しているため、上部に位置する配線基板２２１から下部に位置する配線基板２２０まで容易にＴＡＢリード２２８を引き回すことができる。よつて、上部に位置する配線基板２２１と下部に位置する配線基板２２０との電気的接続を容易かつ確実に行うことができる。
【０１９６】
図３３は本発明の第１１実施例である試験治具２００Ｆを示している。尚、同図において図３２に示した第１０実施例に係る試験治具２００Ｅの構成と同一構成については同一符号を附してその説明を省略する。
本実施例に係る試験治具２００Ｆは、配線基板２２０の上部にセラミック基板である配線基板２２９を積層した構成とされている。また、セラミック基板に形成された引き出し配線２１９Ａは、配線基板２２０と対向する面に形成されている。本実施例に係る試験治具２００Ｆは、各配線基板２２０，２２９を電気的に接続するのにバンプ方式を用いたことを特徴とするものである。
【０１９７】
具体的には、配線基板２２０に形成された引き出し配線２１９の配線基板２２９と対向する位置に層間接続用バンプ２３０を形成しておき、この層間接続用バンプ２３０により配線基板２２０に形成された引き出し配線２１９と配線基板２２９に形成された引き出し配線２１９Ａとを電気的に接続する。
【０１９８】
従って、配線基板２２９と配線基板２２０との接続をフェイスダウンボンディングと同様の処理で行うことができ、上部に位置する配線基板２２９と下部に位置する配線基板２２０との電気的接続を容易かつ確実に行うことができる。また、層間接続用バンプ２３０を用いて接続するため、各引き出し配線２１９，２１９Ａの配設数が多い場合であってもこれに容易に対応することができる。
【０１９９】
図３４は本発明の第１２実施例である試験治具２００Ｇを示している。同図に示す試験治具２００Ｇは、配線基板２１６Ｃに形成された引き出し配線２１９とピン状端子２１３との接続をワイヤ２３１を用いて行ったことを特徴とするものである。
【０２００】
本実施例のように、引き出し配線２１９とピン状端子２１３とをワイヤ２３１を用いて接続する構成とすることにより、半導体製造技術として一般に用いられているワイヤボンディング装置を用いることが可能となり、引き出し配線２１９とピン状端子２１３との接続を容易かつ効率的に行うことができる。
【０２０１】
また、本実施例では一層構造の配線基板２１６Ｃとピン状端子２１３をワイヤ２３１にて接続する構成を示したが、例えば図３１に示した第１０実施例に係る試験治具２００Ｅのように複数の配線基板２２０，２２１を積層した構成では、ＴＡＢリード２２８に代えてワイヤ２３１を用いることにより、層間接続をワイヤ２３１にて行うことも可能である。この構成においても、複数の配線基板２２０，２２１間の接続を容易かつ効率的に行うことが可能となる。
【０２０２】
図３５は本発明の第１３実施例である試験治具２００Ｈ，２００Ｉを示している。尚、同図において図２２，図２３に示した第７実施例に係る試験治具２００、及び図２５に示した変形例に係る試験治具２００Ｂの構成と同一構成については同一符号を附してその説明を省略する。
【０２０３】
前記した各実施例に係る試験治具２００，２００Ａ〜２００Ｇは、先に図１２を用いて説明した接触子装置１２０と同様にマザーボード１３６上に取り付けられた状態で半導体装置２１０に対して試験が行われる。即ち、マザーボード１３６には試験装置本体１３５が接続されており、この試験装置本体１３５と半導体装置２１０はマザーボード１３６及び試験治具２００，２００Ａ〜２００Ｇを介して電気的に接続され、よって半導体装置２１０に対して試験が行われる。
【０２０４】
従って、試験治具２００，２００Ａ〜２００Ｇをマザーボード１３６に接続する必要があるが、前記した各実施例に係る試験治具２００，２００Ａ〜２００Ｇでは、マザーボード１３６との接続をピン状端子２１３を用いて行っていた。
これに対し、本実施例に係る試験治具２００Ｈ，２００Ｉは、試験治具２００Ｈ，２００Ｉをマザーボード１３６に直接配設したことを特徴とするものである。尚、図３５（Ａ）に示す試験治具２００Ｈはガラスエポキシ基板を配線基板２１６として用いた構成であり、また図３５（Ｂ）に示す試験治具２００Ｉはポリイミドフィルム基板を配線基板２１６Ｂとして用いた構成である。
【０２０５】
本実施例に係る試験治具２００Ｈ，２００Ｉは、ＩＣソケット２０１を用いることなく、直接マザーボード１３６上に載置された構成とされておる。また、試験治具２００Ｈ，２００Ｉとマザーボード１３６との接続は、ピン状端子２１３に代えて、試験治具２００Ｈではボード接続用ワイヤ２３２を用いており、また試験治具２００Ｉではボード接続用ＴＡＢリード２３３が用いられている。
【０２０６】
上記のように本実施例に係る試験治具２００Ｈ，２００Ｉによれば、配線基板２１６，２１６Ｂをマザーボード１３６に直接電気的に接続した構成としたため、配線基板２１６，２１６Ｂとマザーボード１３６とを接続するのにピン状端子２１３等の構成物は不要となる。このため、簡単な構成でかつ簡単な接続作業で試験治具２００Ｈ，２００Ｉとマザーボード１３６とを電気的に接続することができる。
【０２０７】
尚、図３５に示す実施例では、ガラスエポキシ基板を配線基板２１６として用いた実施例、及びポリイミドフィルム基板を配線基板２１６Ｂとして用いた実施例についてのみ説明したが、セラミック基板により構成される配線基板２００Ａを用いても、上記と同様にマザーボード１３６と直接電気的に接続する構成とすることは可能である。
【０２０８】
図３６は本発明の第１４実施例である試験治具２００Ｊを用いたＩＣソケット２０１Ａを示している。尚、同図において図２２に示した第７実施例に係る試験治具２００及びＩＣソケット２０１の構成と同一構成については同一符号を附してその説明を省略する。
【０２０９】
本実施例に係る試験治具２００Ｊは、複数（本実施例では２個）の半導体装置２１０Ａ，２１０Ｂを配設できる構成としたことを特徴とするものである。これに対応するよう、ＩＣソケット２０１Ａの蓋体２０３Ａには、半導体装置２１０Ａ，２１０Ｂを位置決めする２個の位置決め用凹部２１２Ａ，２１２Ｂが形成されている。
【０２１０】
上記のように、本実施例に係る試験治具２００Ｊは複数の半導体装置２１０Ａ，２１０Ｂを同時に配設できる構成としたことにより、複数の半導体装置２１０Ａ，２１０Ｂに対して一括的に試験を実施することが可能となり、試験効率を向上させることができる。
【０２１２】
また、試験用電極を突起電極内部に装入する際、熱を印加する必要はなく、常温下で試験用電極と突起電極内部との電気的接続を図ることが可能となり、突起電極の熱による劣化を防止する事が出来る。
【０２１３】
更に、試験用電極と突起電極との電気的接続を行うに際し、試験用電極と突起電極との間、及び半導体装置と基板本体との間に他の導電性部材を介在させる必要がなくなるため、突起電極の信頼性を向上させることができる。
また、使用温度で試験用電極を形成する材料が突起電極を形成する材料に混ざり合金または金属化合物が生成されることを防止できるため、突起電極の劣化を防止することができる。
【０２１９】
また、試験工程後に実施される取外し工程においては、半導体装置は単に試験用電極が突起電極に装入することにより試験用基板に装着された構成であり、よって半導体装置を引き抜くだけの作業で半導体装置を試験用基板から取り外すことができる。この際、加熱処理は不要であり、よって突起電極の劣化発生を防止することができる。
【０２２１】
【発明の効果】
上述の如く請求項１，２記載の発明によれば、従来に比べて高い周波数の信号を取り扱う被測定対象物についても、その特性の試験を正常に行うことが出来る。
【０２２２】
また、線材小片が基板に対して直立した構成であるため、線材小片の弾性的な座屈変形により発生した弾性力が、線材小片の被測定対象物の電極への接触圧となり、接触子が線材小片よりなる構成であっても、十分な接触圧を得ることが出来、被測定対象物の特性の試験を正常に行うことが出来る。
【０２２３】
また、並べ手段を設けた構成であるため、接触子が線材小片であって先端の位置出しが難しいにも拘わらず、線材小片の先端を位置精度良く並べることが出来、製造が容易である。しかも、取り扱い中に誤って線材小片の先端に衝撃を加えてしまったような場合であっても、線材小片の先端のピッチがずれることが効果的に防止され、線材小片の先端のピッチは正常に保たれ、電極が狭いピッチで並んでいる被測定対象物に対しても全部の線材小片の先端を電極へ接触させることが出来、電極が狭いピッチで並んでいる被測定対象物についても特性の試験を正常に行うことが出来る。
【０２２４】
また、軟質製のシート、及び軟質材によって、線材小片の座屈変形した部分同士が短絡しないようにし得、よって、信頼性の向上を図ることが出来る。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体装置の試験用基板（テスト用基板）が、試験工程にある状態を示す図である。
【図２】図１に示した半導体装置の試験用基板の分解図である。
【図３】半導体装置がテスト用基板に装着された状態におけるワイヤバンプ及び突起電極を拡大して示す図である。
【図４】取外し工程を説明するための図である。
【図５】ボイドが除去される理由を説明するための図である。
【図６】第１の変形例を説明するための図である。
【図７】第２の変形例を説明するための図である。
【図８】第３の変形例を説明するための図である。
【図９】ワイヤバンプの形状を説明するため図である。
【図１０】被覆膜が形成された構成のワイヤバンプを示す図である。
【図１１】図１２の接触子装置の一部を切截して示す斜視図である。
【図１２】本発明の第２実施例の接触子装置の縦断面図である。
【図１３】図１２の接触子装置の平面図である。
【図１４】図１１の接触子装置を半導体チップに突きあてたときの状態を示す図である。
【図１５】本発明の第３実施例の接触子装置の縦断面図である。
【図１６】図１５の接触子装置を半導体チップに突きあてたときの状態を示す図である。
【図１７】図１５の接触子装置の製造方法を説明する図である。
【図１８】本発明の第４実施例の接触子装置の縦断面図である。
【図１９】本発明の第５実施例の接触子装置の縦断面図である。
【図２０】本発明の第６実施例の接触子装置を示す図である。
【図２１】基板とマザーボードとの電気的接続の変形例を示す図である。
【図２２】本発明の第７実施例である半導体装置の試験治具を用いたＩＣソケット示す断面図である。
【図２３】本発明の第７実施例である試験治具を拡大して示す断面図である。
【図２４】第７実施例の変形例である試験治具を拡大して示す断面図である。
【図２５】第７実施例の変形例である試験治具を拡大して示す断面図である。
【図２６】本発明の第８実施例である試験治具を拡大して示す断面図である。
【図２７】本発明の第９実施例である試験治具を拡大して示す断面図である。
【図２８】接続部材に形成されたメッキ部を拡大して示す断面図である。
【図２９】接続部材と接続端子との間に配設された導電性部材を拡大して示す断面図である。
【図３０】ピン状端子と引き出し配線との間に配設されたメッキ材を拡大して示す断面図である。
【図３１】ピン状端子と引き出し配線との間に配設された導電性部材を拡大して示す断面図である。
【図３２】本発明の第１０実施例である試験治具を拡大して示す断面図である。
【図３３】本発明の第１１実施例である試験治具を拡大して示す断面図である。
【図３４】本発明の第１２実施例である試験治具を拡大して示す断面図である。
【図３５】本発明の第１３実施例である試験治具を拡大して示す断面図である。
【図３６】本発明の第１４実施例である試験治具を拡大して示す断面図である。
【図３７】従来の半導体装置の試験方法を説明するための図である。
【図３８】従来の半導体装置の試験方法を説明するための図である。
【図３９】従来の半導体装置の試験方法を説明するための図である。
【図４０】従来の半導体装置の試験方法を説明するための図である。
【図４１】従来の接触子装置を示す図である。
【符号の説明】
２０ テスト用基板
２１ バーインテストボード
２２，３４ 半導体装置
２３ 基板本体
２４，２４Ａ，２４Ｂ ワイヤバンプ（試験用電極）
２６ 素子本体
２７，２７Ａ〜２７Ｅ 突起電極
２８ 吸着装置
３１ ボイド
３３ 平板状電極
３５ ダミーバンプ
１１２ 半導体チップ
１１５ 電極
１２０，１２０Ａ，１２０Ｂ，１２０Ｃ，１２０Ｄ 接触子装置
１２３ 基板
１２３ａ 上面
１２４ 線材小片
１２４ａ 長さ方向上中央部分
１２４ｂ シートより上方に突き出ている部分
１２４ｃ シートより下方に突き出ている部分
１２４ｄ 線材小片のうち、ガラス板より上方に突き出ている部分
１２４ｅ 上端
１２４ｆ 線材小片のうち、ガラス板より下方に突き出ている部分
１２４ｇ 下端
１２５ シリコーンゴム製のシート
１２６，１２７ ガラス板
１２８，１２９ 貫通孔
１３０ 合成樹脂部
１３５ 試験装置本体
１３６ マザーボード
１３７ 試験装置
１４０ 電極
１４１ 配線パターン
１４２ 外部接続用の電極
１４５ 半田
１４６ 電極
１４７ 配線パターン
１４８ ワイヤ
１５０ 間隔
１５１，１６２ 座屈変形した部分
１６０ 支持枠
１６１ 空間
１７０ 充填されたシリコーンゴム
１８０ 位置決め用枠
１９０ ガルウイング形状のリード
１９１ スルーホール
２００，２００Ａ〜２００Ｊ 試験治具
２０１，２０１Ａ ＩＣソケット
２０２ ソケット本体
２０３，２０３Ａ 蓋体
２０４ ロック部材
２０９ 接続部材
２０９ａ 上端部
２０９ｂ 下端部
２１０，２１０Ａ，２１０Ｂ 半導体装置
２１１ バンプ
２１２，２１２Ａ，２１２Ｂ 位置決め用凹部
２１３ ピン状端子
２１５，２１５Ａ 支持部材
２１６，２１６Ａ〜２１６Ｃ，２２０〜２２２，２２９ 配線基板
２１７ 接続端子部
２１８ 端子挿入孔
２１９ 引き出し配線
２２３，２２３Ａ 絶縁部材
２２４ 表面メッキ層
２２５，２２７ 導電性ペースト
２２８ ＴＡＢリード
２３０ 層間接続用バンプ
２３１ ワイヤ
２３２ ボード接続用ワイヤ
２３３ ボード接続用ＴＡＢリード[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device test substrate, a semiconductor device test method, a contact device, a test method using the same, and a semiconductor device test jig, and is particularly suitable for testing a semiconductor device having a protruding electrode. The present invention relates to a semiconductor device test substrate, a semiconductor device test method, a contact device, a test method using the contact device, and a semiconductor device test jig.
[0002]
In recent years, there has been a demand for higher density, higher speed, and miniaturization of semiconductor devices. In order to meet this demand, a plurality of semiconductor chips (so-called bare chips) that are not sealed in a package are mounted directly on a circuit board. A mounting method (for example, a multi-chip module) has been frequently used.
[0003]
In this mounting method, if one of the plurality of bare chips is abnormal, the entire multi-chip module becomes a defective product. Therefore, high reliability is required for each bare chip.
Therefore, a test for examining whether or not each bare chip functions normally has become an important issue.
[0004]
[Prior art]
Conventionally, various test methods have been proposed as a test method for a semiconductor device having a protruding electrode (hereinafter, a bare chip not sealed with resin and a semiconductor device sealed with resin are collectively referred to as a semiconductor device), and It has been implemented. Hereinafter, typical ones will be described.
[0005]
As a test generally performed conventionally, there is a test method using a probe (test needle) (hereinafter referred to as a probe test method). In this probe test method, a plurality of probes are arranged on a test substrate so as to correspond to the protruding electrodes formed in the semiconductor device, and the test is performed by directly contacting the tips of the probes with the protruding electrodes. is there.
[0006]
37, solder bumps 2 (hereinafter referred to as solder bumps) provided on the semiconductor device 1 are soldered to test electrodes 4 formed on the test substrate 3, whereby the solder bumps 2 and This is a method of performing a test by electrically connecting the test electrode 4 (hereinafter referred to as a mounting test method). In this method, the semiconductor device 1 is tested with the same configuration as that mounted on the test substrate 3.
[0007]
In the test method shown in FIG. 38, the semiconductor device 1 is brought into pressure contact with the test electrode 4 formed on the test substrate 3 using the fixing jig 5, and the solder bump 2 and the test electrode 4 are brought into contact with each other by this pressure contact force. This is a method of conducting a test by electrical connection (hereinafter referred to as a pressure contact test method). In this pressure contact test method, the solder bump 2 is not melted, and the solder bump 2 and the test electrode 4 are electrically connected by a mechanical pressure force by the fixing jig 5.
[0008]
The fixing jig 5 includes a pressure contact plate 6 that contacts the upper portion of the semiconductor device 1, a fixing screw 7 that passes through the pressure contact plate 6 and the test substrate 3, and a bolt 8 that is positioned on the back surface of the test substrate 3. The semiconductor device 1 is pressed against the test substrate 3 via the pressure contact plate 6 by screwing the fixing screw 7 to the bolt 8.
[0009]
Further, in the test method shown in FIG. 39, a conductive resin 9 is provided on the test electrode 4 formed on the test substrate 3, and the solder bump 2 and the test electrode 4 are electrically connected by the conductive resin 9. It is the method (henceforth a conductive resin test method) which performs a test by connecting to an electric field. As the conductive resin 9, for example, a conductive resin that has a configuration in which conductive metal powder is interposed inside an elastic resin and that can conduct only in the compression direction is used.
[0010]
Further, the test method shown in FIG. 40 is applied to the semiconductor device 1 using the gold bumps 10 as bumps, and a heat-shrinkable insulating resin 11 is provided between the semiconductor device 1 and the test substrate 3. It is a test method to be interposed (hereinafter referred to as a heat shrink test method). In this heat shrinkage test method, an insulating resin 11 is interposed between the semiconductor device 1 and the test substrate 3 and then heat is applied to shrink the insulating resin 11, and the shrinkage force causes the semiconductor device 1 to be tested. The substrate 3 is brought close to the substrate 3. As a result, the gold bump 10 is sandwiched between the semiconductor device 1 and the test substrate 3, so that the gold bump 10 is crimped to and electrically connected to the test electrode 4.
[0011]
FIG. 41 shows a contact device 110 as another conventional example. Reference numeral 111 denotes a test apparatus main body, and 112 denotes a semiconductor chip. The contact device 110 is called a probe card. A long substrate 114 is formed on a disk-shaped substrate 113, and the tip thereof is arranged corresponding to the arrangement of the electrodes 115 of the semiconductor chip 112. It is the structure fixed along with radial.
[0012]
When testing the characteristics of the semiconductor chip 112, the tip of each needle 114 is brought into contact with the electrode 115 of the semiconductor chip 112 as shown in FIG. 41.
[0013]
[Problems to be solved by the invention]
However, in the above-described probe test method, when the pitch of the solder bumps 2 is narrowed due to high integration of semiconductor elements, the probe needs to be miniaturized, and also when positioning each probe. High accuracy is required. However, there is a limit to miniaturization and positioning accuracy of the probe, and there is a problem that it cannot cope with a test of a highly integrated semiconductor element.
[0014]
In the mounting test method described above, the solder bumps 2 are soldered to the test electrodes 4 formed on the test substrate 3, and therefore, an operation of peeling the solder bumps 2 from the test electrodes 4 is required after the test is completed. . Therefore, this test method has a problem that the solder bumps 2 are deteriorated because the solder bumps 2 are heated and melted twice during soldering and peeling. Further, when the solder bump 2 is peeled off from the test electrode 4, impurities may be mixed into the solder bump 2 or a part of the solder bump 2 may remain on the test electrode 4, and the reliability of the solder bump 2 is lowered. There is a problem of doing.
[0015]
Further, in the above-described pressure contact test method, since a considerably large pressure contact force is required to electrically connect each solder bump 2 and the test electrode 4, the solder bump 2 or the test electrode 4 is deformed by this pressure contact force. Or there is a problem that it may be damaged. Further, when the semiconductor device 1 has a large number of solder bumps 2 due to high integration as described above, the force for pressing the semiconductor device 1 against the test substrate 3 as a whole becomes very large, and the fixing jig 5 becomes large. There is also the problem of doing.
[0016]
In the conductive resin test method described above, when the semiconductor device 1 is removed from the test substrate 3 after the test is completed, the conductive resin 9 may remain on the solder bump 2 side. If the conductive resin 9 remains on the solder bump 2 side in this way, when the solder bump 2 is melted when the semiconductor device 1 is mounted, the conductive resin 9 may enter the solder, and the reliability of the solder bump 2 decreases. There is a problem. Further, the conductive resin 9 has a problem that the electrical resistance at the time of connection is high and the test accuracy is lowered.
[0017]
Also in the above-described thermal shrinkage test method, when the semiconductor device 1 is removed from the test substrate 3 after the test is completed, the insulating resin 11 remains on the semiconductor device 1 side, and the reliability of the gold bump 10 decreases. There is a fear. Furthermore, since the insulating resin 11 is disposed on the entire surface between the semiconductor device 1 and the test substrate 3, there is a problem in that the semiconductor device 1 is difficult to remove from the test substrate 3 and the workability is poor.
[0018]
As described above, each of the conventional test methods has a problem that the reliability of the bump and the efficiency of the test are lowered.
Furthermore, in the conventional contact device 110 shown in FIG. 41, since the needle 114 is provided in an oblique direction, the length L1 of the needle 114 is as long as several tens of millimeters. For this reason, when the signal has a high frequency, the inductance of the needle 114 increases to a level that cannot be ignored, and the characteristic test of the semiconductor chip 112 may be affected.
[0019]
Further, since the needle 114 is in an oblique direction and is long, it is difficult to arrange the tips with high positional accuracy. Therefore, the contact device 110 is difficult to manufacture and the product cost increases.
Further, since the needle 114 is inclined and is long, the tip pitch is shifted only by applying a small impact to the tip. For some needles during the test, the electrode 115 of the semiconductor chip 112 is shifted. And the electrode 115 may not be contacted, and the test may not be possible.
[0020]
  The present invention has been made in view of the above points, and a contactor capable of improving the reliability of a protruding electrode and the efficiency of a test.Provide equipmentThe purpose is to do.
[0031]
[Means for Solving the Problems]
  In order to solve the above problems, the present invention has taken the following various measures.aboutIt is characterized byThe
[0032]
  Claim 1In the described invention,
  A substrate having a number of electrodes on its upper surface;
  One end is electrically connected and fixed to the electrode of the substrate, and stands upright with respect to the substrate, and is thin enough to be elastically buckled when an axial force is applied. Wire rods of
  A plurality of the wire rod pieces penetrating, a soft sheet that supports the upper central portion in the length direction of the wire rod pieces; and
  Having through-holes arranged in an arrangement corresponding to the arrangement of the electrodes of the object to be measured, the through-holes being fitted to a portion of each of the wire rod pieces protruding above the soft sheet, The tip portion of the portion protruding upward is provided on the upper side of the soft sheet in a state of protruding through the through-hole, and each of the tip portions of the numerous wire rod pieces is the object to be measured. An upper plate member that regulates the position so as to be arranged in an arrangement corresponding to the arrangement of the electrodes;
  A state having through holes arranged in an arrangement corresponding to the arrangement of the electrodes of the object to be measured, the through holes being fitted to a portion of each of the wire rod pieces protruding downward from the soft sheet Provided on the lower side of the soft sheet and positioned so that the portion of each wire rod piece protruding below the soft sheet is arranged in an arrangement corresponding to the arrangement of the electrodes of the object to be measured It consists of a lower plate member that regulates,
  The tip of the wire rod piece is in contact with the electrode of the object to be measured, and the upper middle portion of the wire rod piece is elastically buckled.
[0034]
  Also,Claim 2In the described invention,
  A substrate having a number of electrodes on its upper surface;
  One end is electrically connected and fixed to the electrode of the substrate, and stands upright with respect to the substrate, and is thin enough to be elastically buckled when an axial force is applied. Wire rods of
  The one end having through holes arranged in an array corresponding to the array of electrodes of the object to be measured, the through holes being electrically connected and fixed to the electrodes of the substrate among the small pieces of each wire A lower plate member that fits with a portion closer to the position and regulates the position so that this portion is arranged in an arrangement corresponding to the arrangement of the electrodes of the object to be measured;
  A support frame provided on the lower plate member and forming a space between the lower plate member and the upper plate member;
  A through hole arranged in an arrangement corresponding to the arrangement of the electrodes of the object to be measured, the through hole being fitted to a portion near the upper end of each of the wire rod pieces, and a portion protruding upward The tip portion is provided above the support frame in a state of protruding through the through-hole, and the plurality of wire pieces are arranged in an arrangement corresponding to the arrangement of the electrodes of the object to be measured. An upper plate member that restricts the position to
  It consists of a soft material filled in the space,
  The tip of the wire piece is in contact with the electrode of the object to be measured, and the portion of the wire piece passing through the soft material is elastically buckled.
[0047]
In this way, by inserting the test electrode into the protruding electrode, electrical connection between the test electrode and the protruding electrode can be achieved, and when mounting without using mechanical pressure from the outside The mounting strength between the semiconductor device and the substrate body can be increased. Therefore, it is possible to prevent the test electrode and the protruding electrode from being deformed or damaged. Further, when an oxide film is formed on the surface of the protruding electrode, the test electrode breaks the oxide film and connects to the protruding electrode, so that the electrical connection can be reliably performed.
[0048]
In addition, when inserting the test electrode into the protruding electrode, it is not necessary to apply heat, and it becomes possible to achieve electrical connection between the test electrode and the protruding electrode at room temperature. Deterioration can be prevented.
Furthermore, when performing electrical connection between the test electrode and the protruding electrode, it is not necessary to interpose another conductive member between the test electrode and the protruding electrode and between the semiconductor device and the substrate body. The reliability of the protruding electrode can be improved.
[0049]
Also, test electrodesBy adopting a configuration in which an additive is added to the base material, it is possible to prevent the material that forms the test electrode at the operating temperature from being mixed with the material that forms the projecting electrode, thereby preventing formation of an alloy or metal compound. Deterioration can be prevented.
[0056]
For this reason, impurities do not enter the protruding electrode in the semiconductor device mounting step, and a highly accurate test can be performed in the test step performed thereafter. In addition, since the heat treatment is unnecessary, the test apparatus can be simplified.
[0057]
Further, in the removal process performed after the test process, the semiconductor device is configured to be mounted on the test substrate simply by inserting the test electrode into the protruding electrode, so that the semiconductor device can be simply pulled out. The device can be removed from the test substrate. At this time, no heat treatment is required, and therefore, the deterioration of the protruding electrode can be prevented.
[0059]
That is, the protruding electrode formed in the semiconductor device is generally formed by plating, but a void may be formed in the protruding electrode during the plating process. Thus, the shape of the protruding electrode in which the void is formed is a deformed shape as compared with a normal protruding electrode in which no void exists. For this reason, although a wet-back process is implemented, it is known that voids are not reliably removed by simply performing a wet-back process.
[0060]
However, by inserting the test electrode, a concave portion corresponding to the shape of the test electrode is formed in the protruding electrode. At this time, since the void formed on the protruding electrode communicates with the concave portion, the void can be surely removed by performing the wet-back process in this state. Therefore, by performing the wet-back process after performing the removal process, that is, after the recesses are formed in the projecting electrodes, the voids can be reliably removed, and the projecting electrodes can be well shaped.
[0061]
  Each of the above-mentioned means operates as follows.To do.
[0062]
  Claim 1 or 2According to the described invention, the upper plate member acts to regulate the position of the tip of the wire rod piece. Further, the lower plate member acts so as to regulate a portion near the lower end of the wire rod piece.
[0063]
  Claim 1A soft sheet described in 1.Claim 2The soft material described in (1) acts so that the wire rod pieces undergo elastic buckling deformation and the buckled deformation portions do not short-circuit.
[0066]
In addition, since the support member fixes the connection member at a position corresponding to the position where the external terminal is disposed and supports the connection member in an upright state, the connection member can be collectively inserted through the insertion hole formed in the wiring board. Moreover, since the support member is formed of an insulating member, the plurality of connecting members are not short-circuited by the support member.
[0067]
Furthermore, the wiring board is formed with a connection terminal portion that is electrically connected to the connection member, and a lead-out wiring that draws the connection terminal portion to the outside. Therefore, the wiring board is used for electrical connection with the connection member. Can be done. In this way, by pulling out the connecting member electrically using the wiring board, it is possible to simplify the drawing structure of the connecting terminal portion.
[0075]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows a test substrate 20 (hereinafter referred to as a test substrate) of a semiconductor device according to an embodiment of the present invention. The figure shows the test substrate 20 in the test process. In this test process, the test substrate 20 is mounted on the burn-in test board 21, and the semiconductor device 22 to be tested is mounted on the test substrate 20.
[0076]
In the following description, an example in which a bare chip-like semiconductor element is used as a device under test is shown, but a semiconductor device having a resin seal as the device under test having a protruding electrode, for example, a BGA (Ball Grid Array) The present invention can also be applied to a semiconductor device having a structure. Therefore, in this specification, if it is the structure which has a projecting electrode, the semiconductor device 22 shall be named generically including the semiconductor device in which the bare chip-shaped semiconductor element and the resin sealing were performed.
[0077]
The configuration of the test substrate 20 will be described with reference to FIGS. 2 is an exploded view of the test substrate 20, the burn-in test board 21, and the semiconductor device 22 shown in FIG.
The test substrate 20 is roughly composed of a substrate body 23, test electrodes 24, board connection terminals 25, and the like. The substrate body 23 is, for example, a multilayer printed board, and a large number of test electrodes 24 are formed on the upper surface thereof. The test electrode 24 has a wire bump structure, and is formed of, for example, gold (Au). Therefore, the test electrode 24 (hereinafter referred to as a wire bump) has a configuration in which the gold wire is erected above the substrate body 23.
[0078]
The wire bumps 24 are formed on a wiring pattern (not shown) formed on the upper surface of the substrate body 23. This formation can be easily performed using a wire bonding apparatus widely used in a semiconductor manufacturing process. And can be formed efficiently.
[0079]
Further, the wire bonding apparatus is configured so that the cutting position of the gold wire can be arbitrarily changed, and therefore the height of the wire bump 24 from the upper surface of the substrate body 23 can be arbitrarily set by controlling the wire bonding apparatus. It is also possible to vary the height of each of the plurality of wire bumps 24 arranged.
[0080]
Further, FIGS. 1 and 2 are simplified, but the actual shape of the wire bump 24 is the shape shown in FIG. Specifically, the wire bump 24 is configured by a pedestal portion 24a having a predetermined bottom area and a protrusion 24b extending above the pedestal portion 24a. The cross-sectional area of the projecting portion 24b is set smaller than the bottom area of the pedestal portion 24a, and is shaped to be easily inserted into the projecting electrode provided in the semiconductor device as will be described later. In the figure, the dimension indicated by arrow A is about 40 μm, the dimension indicated by arrow B is about 30 μm, and the dimension indicated by arrow C is about 100 μm.
[0081]
The board connection terminal 25 is a pin-like electrode provided on the substrate body 23 so as to extend below the board body 23. The upper end portion of the board connection terminal 25 is supported by being implanted in the substrate body 23, and the upper end portion is connected to the wire bump 24 via the internal wiring or the surface wiring formed in the substrate body 23. Electrically connected. Therefore, the wire bump 24 and the board connection terminal 25 are configured to be electrically connected via the above-described wirings.
[0082]
On the other hand, the lower end of the board connection terminal 25 is connected to the burn-in test board 21. The burn-in test board 21 is connected to a burn-in test apparatus (not shown). Then, the burn-in test apparatus supplies a predetermined signal to the semiconductor device 22 as a test object via the burn-in test board 21 and the test substrate 20, and the signal generated by the semiconductor device 22 is transmitted to the test substrate 20, By receiving via the burn-in test board 21, the burn-in test apparatus inspects the quality of the semiconductor device 22.
[0083]
Note that a plurality of test substrates 20 can be arranged on the burn-in test board 21, and a plurality of semiconductor devices 22 can be tested at the same time.
The semiconductor device 22 mounted on the test substrate 20 is used for, for example, a multi-chip module (MCM), and has a plurality of protrusions on the lower surface (surface facing the substrate body 23) of the bare chip-shaped element body 26. Electrodes (bumps) 27 are formed. The protruding electrode 27 is made of solder which is an alloy of lead (Pb) and tin (Sn). Solder (Pb / Sn) is softer than gold (Au). Therefore, the mechanical strength (hardness) of the wire bump 24 made of gold (Au) is larger than the mechanical strength (hardness) of the protruding electrode 27 made of solder.
[0084]
Next, a method for testing the semiconductor device 22 using the test substrate 20 configured as described above will be described.
In order to perform a test on the semiconductor device 22, first, a semiconductor device mounting step for mounting the semiconductor device 22 on the test substrate 20 is performed. Prior to the semiconductor device mounting step, the test substrate 20 is mounted on the burn-in test board 21 in advance.
[0085]
The arrangement positions of the wire bumps 24 formed on the test substrate 20 correspond to the formation positions of the protruding electrodes 27 formed on the semiconductor device 22. Accordingly, the semiconductor device 22 is pressed toward the test substrate 20 after positioning the wire bumps 24 and the protruding electrodes 27. The above processing is performed in a room temperature environment (a temperature at which the protruding electrode 27 made of solder is not melted).
[0086]
As described above, the solder (Pb / Sn) constituting the protruding electrode 27 has a lower mechanical strength (hardness) than the gold (Au) constituting the wire bump 24. Therefore, the wire bumps 24 are inserted into the protruding electrodes 27 by pressing the semiconductor device 22 toward the test substrate 20.
[0087]
As described above, since the process of inserting the wire bumps 24 into the protruding electrodes 27 is performed in a room temperature environment, it is not necessary to apply heat in the semiconductor device mounting process, and deterioration of the protruding electrodes 27 due to heat can be prevented. I can do it.
Here, the state in which the wire bumps 24 are inserted into the protruding electrodes 27 refers to a state in which the wire bumps 24 are stuck into the protruding electrodes 27 as shown in FIG. FIG. 3 is an enlarged view showing the wire bumps 24 and the protruding electrodes 27 in the mounted state.
[0088]
As described above, the wire bump 24 is inserted into the protruding electrode 27 in the semiconductor device mounting step, whereby the wire bump 24 and the protruding electrode 27 can be electrically connected. When this wire bump 24 is inserted into the protruding electrode 27, a slight pressing force (5 to 20 grams per bump) is required. After the wire bump 24 is inserted into the protruding electrode 27, the semiconductor It is not necessary to continue to press the device 22 against the test substrate 20.
[0089]
  Moreover, the said pressing force is also a small value compared with the past. Specifically, as described aboveFIG.For example, the configuration shown inFIG.In the configuration shown in FIG. 6, a pressing force of 6 to 20 grams per bump is applied, whereas in this embodiment, the pressing force can be reduced to 2 to 5 grams per bump.
[0090]
  Therefore, it is possible to reliably prevent the wire bump 24 and the protruding electrode 17 from being deformed or damaged, andFIG.Unlike the conventional configuration described with reference to FIG. 1, the fixing jig 5 is not required, and the structure of the test substrate 20 can be simplified.
  Further, when the semiconductor device 22 is mounted on the test substrate 20, the wire bumps 24 are fitted into the protruding electrodes 27, so that the mechanical bonding force between the wire bumps 24 and the protruding electrodes 27 (particularly in the lateral direction). Is strong. For this reason, the semiconductor device 22 is not easily detached from the test substrate 20.
[0091]
Further, it is known that an oxide film is formed on the surface of the solder. However, when the wire bump 24 is inserted into the protruding electrode 27 as described above, the wire bump 24 is formed on the surface of the protruding electrode 27. Since the oxide film is broken and connected to the protruding electrode 27, the electrical connection can be reliably performed.
[0092]
Further, when the wire bump 24 and the protruding electrode 27 are electrically connected, it is not necessary to interpose another conductive member between the wire bump 24 and the protruding electrode 27 and between the semiconductor device 22 and the substrate body 23. Therefore, another conductive member does not enter the protruding electrode 27, so that the reliability of the protruding electrode 27 can be improved.
[0093]
When the semiconductor device mounting process described above is completed, a test process for performing a predetermined test on the semiconductor device 22 using the wire bumps 24 connected to the protruding electrodes 27 is subsequently performed. In this test process, as described above, a predetermined signal is supplied via the burn-in test board 21 and the test substrate 20 to the semiconductor device 22 in which the burn-in test device is a device under test, and the semiconductor device 22 generates the test signal. By receiving the signal via the test substrate 20 and the burn-in test board 21, the burn-in test apparatus inspects the quality of the semiconductor device 22.
[0094]
At this time, as described above, the semiconductor device 22 is securely mounted on the test substrate 20 and the wire bumps 24 and the protruding electrodes 27 are securely electrically connected. )It can be performed.
When the test process is completed, a removal process for removing the semiconductor device 22 from the test substrate 20 is subsequently performed. FIG. 4 shows the removal process.
[0095]
As shown in the figure, in the removal process, the test substrate 20 on which the semiconductor device 22 is mounted is set on the suction device 28. The adsorption device 28 includes a lower adsorption unit 29 and an upper adsorption unit 30 and is connected to a vacuum pump (not shown). Further, the lower suction portion 29 and the upper suction portion 30 are configured to be movable in the vertical direction in the drawing.
[0096]
In a state where the suction device 28 is set, the lower suction portion 29 is in contact with the vicinity of the center of the back surface of the test substrate 20, and the upper suction portion 30 is in contact with the upper surface of the semiconductor device 22. Then, the suction force of the vacuum pump is applied to each suction part 29, 30, the test substrate 20 is sucked by the lower suction part 29, and the semiconductor device 22 is sucked by the upper suction part 30, while each suction part 29, 30 30 is moved away. The semiconductor device 22 is removed from the test substrate 20 by the series of operations described above.
[0097]
At this time, since the semiconductor device 22 and the test substrate 20 are mounted by inserting the wire bumps 24 into the protruding electrodes 27, the semiconductor device 22 is mounted on the test substrate 20 as described above. By separating them, the wire bumps 24 and the protruding electrodes 27 can be easily separated. Further, the removal operation can be performed in a room temperature environment, and therefore, the protruding electrode 27 is not deteriorated by heat during the removal process.
[0098]
Further, when the protruding electrode 27 is separated from the wire bump 24, a part of the protruding electrode 27 does not remain on the wire bump 24, and conversely, a part of the wire bump 24 does not remain on the protruding electrode 27. Therefore, the test substrate 20 can be reused, and the work of adjusting the wire bumps 24 every time the test is performed becomes unnecessary. Further, it is possible to prevent impurities from entering the protruding electrode 27 and to improve reliability.
[0099]
When the above removal process is completed, a wetback process is subsequently performed.
This wet-back process is performed to shape the protruding electrode 27, and is a process that is also performed in the past. In this wet-back process, the protruding electrode 27 is heated and melted to improve the shape and gloss of the protruding electrode 27. When the protruding electrode 27 is formed by plating, it is formed in the protruding electrode 27 during plating. The purpose is to remove voids.
[0100]
By performing the wet-back process after the removal process is performed, the projecting process of the protruding electrode 27 can be performed satisfactorily. Hereinafter, this point will be described.
A plating method is known as one of the methods for forming the protruding electrode 27. When the protruding electrode 27 is formed by this plating method, voids may be formed in the protruding electrode 27 during the solder plating process. Thus, the protruding electrode 27 in which the void is formed has a deformed shape as compared with a normal protruding electrode in which no void exists. For this reason, the wet-back process which shapes the shape of the protruding electrode 27 by removing a void is implemented. However, as described above, the hole is not reliably removed by simply performing the wet-back process.
[0101]
FIG. 5A shows the protruding electrode 27 shaped into a spherical shape after the plating process is performed. A void 31 is generated in the protruding electrode 27A located at the right end in FIG. As described above, there is a high possibility that the void 31 remains even if the wet electrode is simply applied to the protruding electrode 27A where the void 31 is generated.
[0102]
However, by inserting the wire bump 24 into the protruding electrode 27 in the semiconductor device mounting step, the protruding electrode 27 is formed with a recess 32 corresponding to the shape of the wire bump 24 as shown in FIG. At this time, the void 31 formed in the protruding electrode 27 </ b> A communicates with the recess 32.
[0103]
By performing the wet back process in such a manner that the void 31 communicates with the recess 32 and is exposed to the outside as described above, the void 31 can be reliably removed, and thus the wet back process is performed after the removal process is performed. As a result, as shown in FIG. 5C, the protruding electrode 27 having a good spherical shape without the void 31 can be formed.
[0104]
6 to 8 show modifications of the above-described embodiment.
The configuration shown in FIG. 6 is a configuration in which the test is performed using the wire bumps 24 directly on the protruding electrodes 27 formed by the plating method. As shown in FIG. 6, the protruding electrode 27B immediately after being formed by the plating method has a shape in which the tip portion has a hook shape. For this reason, in the manufacturing process of the semiconductor device 22, a process is performed in which the protruding electrode 27 </ b> B having a hook-like tip is shaped into a spherical protruding electrode 27. In this shaping process, a heat treatment is performed on the protruding electrode 27B having a hook-like tip, and a spherical shape is obtained using surface tension.
[0105]
However, even if the protruding electrode 27B is formed into a spherical shape in the manufacturing process of the semiconductor device 22, the recessed portion 32 is formed in the protruding electrode 27 shaped by inserting the wire bumps 24 (see FIG. 5), and then wetback is performed. By performing the processing, the protruding electrode 27 is shaped again.
[0106]
In the present modification, the above-described embodiment aims to simplify the manufacturing and testing process of the semiconductor device 22 by performing the shaping process performed twice on the protruding electrode 27 once. For this reason, the shaping process of the protruding electrode 27 that was performed before the test is performed on the semiconductor device 22 is not performed, and the wire bump 24 is mounted on the protruding electrode 27B that is still formed by the plating method. In this configuration, the test is performed.
[0107]
With the above configuration, the number of heat treatments performed on the protruding electrode 27 can be reduced, deterioration of the protruding electrode 27 can be prevented, and the manufacturing and testing steps of the semiconductor device 22 can be simplified. Can do.
FIG. 7 shows a method for testing a flat electrode 33 (hereinafter referred to as a flat electrode 33).
[0108]
As is well known, not only the protruding electrode 27 but also a flat electrode 33 is provided as an electrode of a semiconductor device. The semiconductor device 34 provided with the flat electrode 33 can be tested using the test substrate 20 according to the present invention.
[0109]
In order to test the semiconductor device 34 provided with the flat electrode 33 using the test substrate 20, the dummy bumps 35 are formed in advance on the portion of the element body 26 where the flat electrode 33 is not formed. The wire bumps 24 are formed at positions corresponding to the positions at which the flat electrode 33 and the dummy bump 35 are formed.
[0110]
Further, the height position of the wire bump 24 is set so that the wire bump 24 formed at a position corresponding to the flat electrode 33 abuts the flat electrode 33 in a state where the wire bump 24 is inserted into the dummy bump 35. Since the wire bumps 24 are formed using a wire bonding apparatus as described above, the height can be set arbitrarily.
[0111]
With the above configuration, the semiconductor device 22 can be reliably held on the test substrate 20 by inserting the wire bumps 24 into the dummy bumps 35, and even if the flat electrode 33 has a flat plate shape, the wire bumps 24 and the flat electrode 33 can be electrically connected.
[0112]
FIG. 8 shows a method of performing a test by selectively connecting wire bumps 24 to a plurality of protruding electrodes 27.
Although many electrodes are formed in the semiconductor device 22, there are some electrodes that do not need to be tested for specific electrodes such as a power supply electrode and a ground electrode. If the wire bumps 24 are connected to the protruding electrodes that do not require such a test, unnecessary deformation occurs in the protruding electrodes, leading to deterioration of the protruding electrodes.
[0113]
For this reason, in this modification, the configuration is such that the wire bump 24 is not inserted into the protruding electrode that does not need to be tested by adjusting the height of the wire bump 24 or adjusting the position of the wire bump 24. It is a feature.
The two wire bumps 24A shown in FIG. 8 correspond to the protruding electrodes 27C that need to be connected in the test. From the substrate main body 23 to the wire bumps 24B that are arranged to face the protruding electrodes 27D that do not need the test. The height of is high. Further, no wire bumps are disposed at positions facing the protruding electrodes 27E that do not require testing.
[0114]
As described above, by appropriately setting the height and arrangement position of the wire bump 24 according to the protruding electrode 27C that requires the test and the protruding electrodes 27D and 27E that do not require the test, only the protruding electrode 27C that requires the test. It becomes possible to perform a test selectively, and it is possible to prevent unnecessary deformation from occurring in the protruding electrode that does not need to be tested.
[0115]
Here, as shown in FIG. 3, the metallic relationship between the wire bump 24 and the protruding electrode 27 when the wire bump 24 is inserted into the protruding electrode 27 will be considered.
As described above, in the configuration in which the wire bumps 24 are formed of gold (Au) and the protruding electrodes 27 are formed of solder (Pb / Sn), the semiconductor device 22 is mounted on the test substrate 20 at room temperature. Even when the wire bumps 24 are stuck into the protruding electrodes 27, the wire bumps 24 and the protruding electrodes 27 do not react to generate an alloy or a metal compound.
[0116]
However, when the wire bump 24 is inserted into the protruding electrode 27 and the heat treatment is performed at 150 ° C. (hereinafter, this temperature is referred to as the use temperature), the wire bump 24 is formed by the experiment of the present inventor. It was found that gold (Au) to be mixed into the protruding electrode 27 and an alloy of gold-tin (Au / Sn) was generated in the protruding electrode 27. Further, when the content of gold (Au) in the protruding electrode 27 after the burn-in was measured, the value was 100 to 200 PPM or less, which was found to be extremely small.
[0117]
As is well known, it is known that when a gold-tin (Au / Sn) alloy is generated in the solder (Pb / Sn), the solder becomes brittle and the mechanical strength decreases. However, if the amount of gold (Au) that enters the protruding electrode 27 is very small as described above, the solder will not deteriorate, and even if the semiconductor device 22 is soldered to the mounting substrate, high mountability and Reliability can be maintained.
[0118]
However, depending on the equipment and devices in which the semiconductor device 22 is used, the semiconductor device 22 may be required to have extremely high reliability. In such a case, even a very small amount of gold (Au) is required. There is a case where it does not like to be contained in the protruding electrode 27. Hereinafter, a means for preventing the material forming the wire bump 24 from affecting the protruding electrode 27 will be described so as to cope with the above case.
[0119]
First, the first means is to add an additive to the base material (gold (Au) in the above-described embodiment) for forming the wire bump 24 (test electrode), and the wire bump 24 and the protruding electrode 27 are formed at the operating temperature during burn-in. It is configured not to produce an alloy or a metal compound.
[0120]
At this time, as additives to be added to the base material gold (Au), silicon (Si), molybdenum (Mo), chromium (Cr), vanadium (V), iron (Fe), nickel (Ni), manganese (Mn) and the like are conceivable. The base material on which the wire bumps 24 are formed is not limited to gold (Au), but palladium (Pd), copper (Cu), aluminum (Al), solder (Pb / Sn), low melting point solder (Pb / In / Au), gold-tin (Au / Sn), or the like may be used.
[0121]
Furthermore, even when these materials other than gold (Au) are used as a base material, the above-mentioned silicon (Si), molybdenum (Mo), chromium (Cr), vanadium (V), iron (Fe) are used as additives. ), Nickel (Ni), manganese (Mn), or the like.
[0122]
Here, the reason why the above materials are selected as the material of the base material is as follows. That is, each of the materials described above is a material having a relatively high melting point, and the melting point of the wire bump 24 is increased by adding it to the base material. As described above, since the melting point of the wire bump 24 is increased, the wire bump 24 is not melted at the above-described use temperature, and the material for forming the wire bump 24 can be prevented from entering the protruding electrode 27.
[0123]
In addition, when this inventor performed experiment using palladium (Pd) as a base material, the content rate of the palladium (Pd) in the bump electrode 27 after completion | finish of a burn-in was 100-200PPM or less, and was very trace amount. .
On the other hand, the above materials are selected as the wire bumps 24 for the following reason. That is, palladium (Pd), copper (Cu), and aluminum (Al) are materials having a relatively high melting point, and therefore prevent the material for forming the wire bumps 24 from entering the protruding electrode 27 for the same reason as described above. Can do.
[0124]
Also, solder (Pb / Sn) and low melting point solder (Pb / In / Au) are the same kind of material as the protruding electrode 27, and no inconvenience occurs even if this enters the protruding electrode 27. Further, gold-tin (Au / Sn) originally contains gold (Au) that is not desired to be mixed in the protruding electrode 27, but enters the protruding electrode 27 because tin (Sn) is added. The amount of gold (Au) can be almost eliminated.
[0125]
By using the first means described above, it is possible to prevent the material forming the wire bumps 24 from being mixed with the material forming the bump electrode 27 at the operating temperature, thereby preventing the formation of an alloy or metal compound. Can be prevented.
Further, as shown in FIG. 10, the second means is that a coating film 41 made of a material that does not generate an alloy or a metal compound with the protruding electrode 27 at the above operating temperature is formed on the surface of the substrate 40 on which the wire bumps 24 are formed. To form.
[0126]
The coating film 41 needs to be made of a material that does not generate an alloy or a metal compound with the protruding electrode 27 made of solder (Pb / Sn) at the operating temperature as described above. As a material suitable for this, tin (Sn) is used. Or nickel (Ni) etc. can be considered. The coating film 41 can be formed on the surface of the base material 40 in advance using equipment generally used in the semiconductor manufacturing process such as sputtering. Further, there is no problem even if the coating film 41 and the base material 40 form an alloy at the interface.
[0127]
Also by using the second means described above, it is possible to prevent the base material 40 on which the wire bumps 24 are formed at the operating temperature from being mixed with the material forming the bump electrode 27 and preventing the formation of an alloy or metal compound. Can be prevented.
[0128]
Next, a second embodiment of the present invention will be described. 11, 12 and 13 show a contact device 120 according to a second embodiment of the present invention. A test apparatus main body 135 shown in FIG. 12 is controlled by a computer, and a mother board 136 is connected to the test apparatus main body 135. The test apparatus 137 includes a contact device 120 and a test apparatus main body 135 that are attached to the mother board 136.
[0129]
The contact device 120 includes a contact assembly 121 and a substrate 123. The contactor assembly 121 includes a large number of wire pieces 124, a silicone rubber sheet 125, and two glass plates 126 and 127. The two glass plates 126 and 127 constitute the arrangement means. Further, the glass plate 126 constitutes an upper plate member, and the glass plate 127 constitutes a lower plate member. The contact device 120 configured as described above is manufactured by assembling the contact assembly 121 and attaching the contact assembly 121 to the substrate 23.
[0130]
The large number of wire rod pieces 124 constitute a contact, and are formed of, for example, copper, BeCu, TiNi, or the like. Further, the shape of the wire rod piece 124 is configured such that, for example, the diameter D1 is about 0.05 mm and the length L2 is about 5 mm. The large number of small wire rods 124 penetrate the sheet 125, and the longitudinally central portion 124 a is fixed to the sheet 125, and the large number of electrodes 115 of the semiconductor chip (semiconductor device) 112 that is the object to be measured. They are arranged at an arrangement corresponding to the arrangement (appearing in FIG. 14) and the pitch p1. Each wire rod piece 124 protrudes upward and downward from the sheet 125. In the figure, 124b indicates a portion protruding upward from the sheet 125, and 124c indicates a portion protruding downward from the sheet 125.
[0131]
Further, the thickness 125 of the silicone rubber sheet 125 is about 4 mm, for example. Here, the silicone rubber is soft and does not prevent the wire piece 124 from undergoing elastic buckling deformation. Therefore, as will be described later, the lengthwise upper central portion 124a of the wire piece 124 is elastically buckled and deformed.
[0132]
Here, the length L3 of the upper middle portion 124a in the length direction of the wire rod piece 124 corresponds to the thickness t1 of the sheet 125. The length L3 of the central portion 124a (the thickness t1 of the sheet 125) is such that when the axial force is applied to the wire piece 124, the central portion 124a can easily undergo elastic buckling deformation. The length is, for example, 4 mm.
[0133]
In addition, the structure in which the above-described many wire pieces 124 penetrate the sheet 125 is, for example, a large number of wires aligned and stretched, wrapped with silicone rubber, and sliced so as to be orthogonal to the wires. It is manufactured by etching the sliced material to melt the silicone rubber and expose the wire.
The glass plates 126 and 127 have a large number of through holes 128 and 129, respectively. The large number of through holes 128 and 129 have a diameter D2 slightly larger than 0.1 mm, and are arranged at an arrangement corresponding to the arrangement of the multiple electrodes 115 of the semiconductor chip 112 and the pitch p1.
[0134]
The glass plate 126 is provided on the upper side of the sheet 125 in a state where the through hole 128 is fitted to the upward protruding portion 124 b of the wire piece 124. The upward protruding portion 124b penetrates through the through hole 128 and partially protrudes upward. 124 d is a portion on the upper end side of the small wire rod 124 and is a portion protruding upward from the glass plate 126. The length L4 of this portion 124d is, for example, about 0.25 mm. Reference numeral 124e denotes an upper end of the wire rod piece 124 (part 124d).
[0135]
On the other hand, the glass plate 127 is provided so that the through-hole 129 is positioned on the upper side of the sheet 125 in a state in which the through-hole 129 is fitted to the downward protruding portion 124 c of the wire rod piece 124. The downward protruding portion 124c penetrates the through hole 129 and a part thereof protrudes upward. Reference numeral 124f denotes a lower end portion of the wire rod piece 124, which protrudes downward from the glass plate 127. Furthermore, 124g is the lower end of the downward protruding portion 124c of the wire rod piece 124. The glass plates 126 and 127 described above are bonded together with the synthetic resin portion 130 and fixed with the sheet 125 sandwiched therebetween.
[0136]
The substrate 123 has a size that is slightly larger than the sheet 125 and the glass plates 126 and 127 described above, and has a large number of electrodes 140 in the central portion of the upper surface 123a. The electrodes 140 are arranged with an arrangement corresponding to the arrangement of the multiple electrodes 115 of the semiconductor chip 112 and a pitch p1.
[0137]
Furthermore, on the upper surface of the substrate 123, as shown particularly in FIG. 13, a wiring pattern 141 extending radially outward from each of the electrodes 140 and an electrode 142 for external connection at the tip of each wiring pattern 141 are provided. Is formed. The pitch p2 of the external connection electrodes 142 is considerably larger than the pitch p1 of the electrodes 140, and the wire bonding is easily performed.
[0138]
Further, the lower end 124 g of the wire rod piece 124 is soldered to the electrode 140 on the substrate 123 with the solder 145. Thereby, the contactor assembly 121 is fixed in a state where it is placed on the substrate 123, and each wire rod piece 124 is erected with respect to the substrate 123 while being electrically connected to the electrode 140. .
[0139]
Here, paying attention to the structure of the contactor assembly 121, as described above, the lower ends 124g of the wire rod pieces 124 are regulated by the glass plate 127 and arranged at the pitch p1. For this reason, in a state where the contactor assembly 121 is placed on the substrate 123, the lower ends 124 g of all the wire rod pieces 124 collectively face the electrodes 140 formed on the substrate 123. Therefore, the lower end 124g of the wire rod piece 124 and the electrode 140 on the substrate 123 can be soldered together, so that the soldering process can be performed easily and reliably.
[0140]
Further, the position of the upward protruding portion 124b of the wire rod piece 124 is restricted by the through hole 128 of the glass plate 126, and the length L3 of the portion protruding upward from the glass plate 126 is as short as about 4 mm. Regardless of the pitch accuracy of the wire rod piece 124 in a state where only the sheet 124 passes through the sheet 125, the pitch of the upper end 124e is accurately determined at p1.
[0141]
That is, since the position of the pitch of the upper end 124e is regulated by the through holes 128 of the glass plate 126, the contact device 120 can be manufactured relatively easily as compared with the conventional one.
Further, as shown in FIG. 12, the contact device 120 is mounted on the mother board 136 in a replaceable state, and the electrode 142 for external connection on the substrate 123 and the electrode 146 on the mother board 136 are bonded to each other with a wire 148. Are electrically connected. The wiring pattern 147 extends radially from the electrode 146 and reaches an external connection electrode (not shown) formed in a portion near the periphery of the motherboard 136. The motherboard 136 is connected to the test apparatus main body 135 via an external connection electrode (not shown).
[0142]
Next, a state when the contact device 120 having the above-described configuration is brought into contact with the semiconductor chip 112 which is the object to be measured will be described with reference to FIG.
In order to perform the abutting process, first, the relative position between the contact device 120 and the semiconductor chip 112 is determined, and then the contact device 120 and the semiconductor chip 112 are moved until the distance 150 between them reaches a predetermined dimension z1. This is done by bringing them closer together. The dimension z1 is shorter by the dimension a than the length L4 of the portion 124d.
[0143]
Here, since the pitch of the upper ends 124e of all the wire rod pieces 124 is accurately determined to p1, when the contact device 120 and the semiconductor chip 112 are brought close to each other, one wire rod piece is also removed from the electrode 115 of the semiconductor chip 112. The upper ends 124 e of all the wire rod pieces 124 come into contact with the corresponding electrodes 115 of the semiconductor chip 112 without being detached.
[0144]
In the process of bringing the contact device 120 and the semiconductor chip 112 close to the final position from this state, a force in the axial direction of the wire rod piece acts on the upper end 124e of each wire rod piece 124, and each wire rod piece 124 buckles.
Here, portions of the wire piece 124 that are in the through holes 128 and 129 of the glass plates 126 and 127 are restrained by the inner walls of the through holes 128 and 129 and do not buckle. On the other hand, the portion (the central portion 124a having a length L3) located between the glass plate 126 and the glass plate 127 in the small piece of wire 124 passes through the silicone rubber sheet 125 and is thus flexibly deformed. It is in a possible state and therefore buckles as indicated by reference numeral 151. This buckling is performed while compressing and extending the silicone rubber sheet 125. In addition, the sheet | seat 125 made from a silicone rubber functions so that the buckled parts 151 may contact and may not short-circuit.
[0145]
The dimensions z1, L3, a, etc. are determined so that the degree of buckling 151 of the central portion 124a of the wire piece 124 does not exceed the elastic limit but stays within the elastic limit. Therefore, when the contact device 120 and the semiconductor chip 112 are close to the final position, the central portion 124 a of each wire rod piece 124 buckles within the elastic limit as indicated by reference numeral 151.
[0146]
When the buckling is restored to the original state, the upper end 124 e of each wire rod piece 124 presses the corresponding electrode 115 of the semiconductor chip 112 with the force F by the elastic force accumulated in the wire rod piece 124. Thereby, electrical connection between each wire rod piece 124 of the contact device 120 and each electrode 115 of the semiconductor chip 112 can be reliably performed.
[0147]
Here, since the portion near the upper end 124e of the wire rod piece 124 is in the through hole 129 of the glass plate 126, when the upper end 124e is pushed and buckled, the portion near the upper end 124e of the wire rod piece 124 penetrates. It moves downward while being guided by the hole 129, and the upper end 124e is displaced directly below (that is, in the Z1 direction). Therefore, in the process in which the upper end 124e is displaced downward, there is no possibility that the upper end 124e is shifted laterally and is not detached from the electrode 115.
[0148]
Further, since the portion near the upper end 124e of the wire rod piece 124 is guided by the through hole 129, the elastic force accumulated in the wire rod piece 124 that acts when buckling is restored is directly above the upper end 124e. (Ie, in the Z2 direction). This also prevents the upper end 124e from being displaced laterally and coming off the electrode 115. Therefore, even if the size of the electrode 115 is small, the electrical connection between each wire rod piece 124 of the contact device 120 and each electrode 115 of the semiconductor chip 112 can be performed with high reliability.
[0149]
Thus, the semiconductor chip 112 is connected to the test apparatus 135 in FIG. 11 via the contact device 120, and the semiconductor chip 112 is tested by the test apparatus 135.
Here, since each wire rod piece 124 stands upright with respect to the intermediate substrate 123, the length L2 of the wire rod piece 124 is about 5 mm, which is significantly larger than the length L1 of the needle 114 of the conventional contact device 110. It is getting shorter. For this reason, the inductance of the wire rod piece 124 can be significantly reduced as compared with the conventional case, and even when a high frequency signal is propagated through the wire rod piece 124, the influence of the inductance of the wire rod piece 124 can be ignored. can do. Therefore, even when the semiconductor chip 112 handles a signal having a higher frequency than the conventional one, it is possible to perform a test of the characteristics normally.
[0150]
In addition, since the length L2 of all the wire rod pieces 124 are aligned to a short length, there is no adverse effect on the test due to the uneven length of the wire rod pieces 124, and the above characteristic test is also accurate in this respect. It can be carried out.
FIG. 15 shows a contact device 120A according to a third embodiment of the present invention. In FIG. 15, the same components as those shown in FIG. 12 are denoted by the same reference numerals, and the description thereof is omitted.
[0151]
The contact device 120A according to the present embodiment is the same as the contact device 120 according to the second embodiment except that the silicone rubber sheet 125 is removed, and a rectangular frame-shaped support frame 160 is replaced with two glass plates 126, 127, and the glass plate 126 and 127 are fixed so that a space 161 having a thickness t1 is formed. In this configuration, the lengthwise upper central portion 124 a of the wire rod piece 124 is configured to be located in the space 161.
[0152]
FIG. 16 shows a state when the contact device 120 </ b> A having the above configuration is abutted against the semiconductor chip 112. In a state where the contact device 120 </ b> A is in contact with the semiconductor chip 112, the central portion 124 a located in the space 161 of the wire piece 24 is buckled within the elastic limit in the space 161 as indicated by reference numeral 162. Moreover, the upper end 124e of each wire rod piece 124 presses the corresponding electrode 115 of the semiconductor chip 112 with the force F by the elastic force used for restoring buckling.
[0153]
Therefore, even with the configuration of the contact device 120A according to the third embodiment, the wire piece 124 is buckled in the space 161, and the upper end portion and the supporting portion thereof are supported by the glass plates 126 and 127. The same effect as the contact device 120 according to the second embodiment can be realized.
[0154]
The contact device 120A of FIG. 15 is manufactured by the manufacturing method shown in FIGS.
First, as shown in FIG. 2A, the lower end of the wire rod piece 124 is soldered to the electrode 140 on the intermediate substrate 123 with the glass plate 127 assembled to the lower side of the sheet 125 through which the wire rod piece 124 passes. To do. Next, as shown in FIG. 5B, the sheet 125 is pulled out and removed. Finally, as shown in FIG. 5C, a rectangular frame-shaped support frame 160 and a glass plate 126 are stacked and attached to form a contact device 120A.
[0155]
Subsequently, a fourth embodiment of the present invention will be described. FIG. 18 shows a contact device 120B according to a fourth embodiment of the present invention. In FIG. 18, the same components as those shown in FIG. 15 are denoted by the same reference numerals, and the description thereof is omitted.
The contact device 120B according to the present embodiment is characterized in that, in the contact device 120A of the third embodiment described above, the space 161 is filled with silicone rubber 170. By adopting this configuration, it is possible to reliably prevent a short circuit from occurring between adjacent wire rod pieces 124 when the wire rod pieces 124 are buckled.
[0156]
Next, a fifth embodiment of the present invention will be described. FIG. 19 shows a contact device 120C according to a fifth embodiment of the present invention. In FIG. 18, the same components as those shown in FIG. 15 are denoted by the same reference numerals, and the description thereof is omitted.
The contact device 120C according to the present embodiment is configured such that, in the contact device 120A of the third embodiment, the rectangular frame-shaped support frame 160 and the lower glass plate 127 are removed, and only the upper glass plate 126 is left. It is characterized by that. In the contact device 120C according to the present embodiment, the configuration can be extremely simplified, and an operation substantially equivalent to that of the second embodiment described above can be realized.
[0157]
Next, a sixth embodiment of the present invention will be described. FIG. 20 shows a contact device 120D according to a sixth embodiment of the present invention. The contact device 120 </ b> D according to the present embodiment is configured such that the lower end 124 g of the wire rod piece 124 is not soldered to the electrode 140 on the substrate 123 but is simply in contact with the electrode 140.
[0158]
The contact device 120D includes a contact assembly 121 having the same configuration as that shown in FIG. 11, a substrate 123, and a positioning frame 180 fixed on the substrate 123. The frame 180 is rectangular and has the same size as the contact assembly 121.
[0159]
The contactor assembly 121 is fitted into the frame 180 and dropped into the frame 180. The position of the contact assembly 121 is regulated by a frame 180, the lower end 124 g of each wire rod piece 124 is in contact with the corresponding electrode 140 on the substrate 123, and the contact assembly 121 is electrically connected to the substrate 123. It is.
[0160]
According to the contactor device 120D of the present embodiment, a plurality of types of contactor assemblies having the same outer dimensions and different arrangements of wire rod pieces are prepared in advance, and the contactor assemblies are exchanged according to the object to be measured. do it.
In the above embodiment, the substrate 123 and the mother board 136 may be connected by a gull-wing lead 190 as shown in FIG. Further, as shown in FIG. 21B, a connection may be made using a through hole 191.
[0161]
In the second to sixth embodiments described above, the configuration in which the contact device is used for the test of the semiconductor chip is shown. However, the object to be measured by the contact device of the present invention is not limited to the semiconductor chip. For example, a ball grid array type semiconductor device is also an object to be measured.
[0162]
A plurality of types of contact devices such as a contact device for a semiconductor chip and a contact device for a ball grid array type semiconductor device are prepared in advance, and the contact devices are exchanged on the mother board 136. Further, a configuration corresponding to a plurality of types of objects to be measured may be used without replacing the motherboard 136.
[0163]
Next, a seventh embodiment of the present invention will be described.
FIG. 22 shows an IC socket 201 to which a semiconductor device test jig (hereinafter referred to as a test jig) 200 according to a seventh embodiment of the present invention is applied. The IC socket 201 is roughly composed of a socket body 202, a lid 203, a lock member 204, a test jig 200, and the like.
[0164]
The socket body 202 and the lid body 203 are formed of an insulating resin, and the lid body 203 is rotatably supported with respect to the socket body 202 by a shaft 205 disposed at one end of the socket body 202. In addition, a space 206 is formed between the socket body 202 and the lid 203 when the lid 203 is closed, and the test jig 200 is disposed in the space 206. Has been. Further, the socket body 202 is formed with a through hole 214 through which the pin-shaped terminal 213 disposed in the test jig 200 passes.
[0165]
A shaft 207 is also provided at the other end of the socket body 202, and a lock member 204 is rotatably supported on the shaft 207. The flange 208 formed on the lid 203 is configured to engage with the lock member 204. When the lid 203 closes the socket body 202, the lock member 204 engages with the flange 208 and the lid The body 203 is configured to be locked in the closed state (FIG. 22 shows a state in which the lid 203 is closed).
[0166]
As will be described in detail later, the test jig 200 places a semiconductor device 210 serving as a device under test on a plurality of wire-like connecting members 209 arranged therein, and performs a predetermined test on the semiconductor device 210. It is configured. The semiconductor device 210 has a plurality of bumps 211 formed on its bottom surface as external terminals, and the connection member 209 is configured to be electrically connected by contacting the bumps 211.
[0167]
Therefore, it is necessary to position the semiconductor device 210 on the test jig 200 so that the connection member 209 and the bump 211 come into contact with each other. When the connection member 209 and the bump 211 are displaced, an accurate test can be performed. It will disappear. However, a positioning recess 212 that engages with the semiconductor device 210 is formed at a predetermined position of the lid 203. Therefore, when the semiconductor device 210 is engaged with the positioning recess 212, the semiconductor device 210 can be prevented from being displaced in the IC socket 201, and an accurate test can be performed.
[0168]
Next, the configuration of the test jig 200 will be described with reference to FIG. 23 in addition to FIG. FIG. 23 is an enlarged view of the test jig 200, and a pin-like terminal 213 to be described later is omitted.
The test jig 200 generally includes a connection member 209, a support member 215, a wiring board 216, and the like. The connection member 209 is a wire-like member formed of a material such as copper, BeCu, or TiNi, for example. As described above, the upper end portion 209a is in contact with and electrically connected to the bump 211 provided on the semiconductor device 210. It is set as the structure. In addition, the connection member 209 is configured to protrude slightly from the upper surface of the wiring board 216 when mounted on the test jig 200, so that electrical connection with the bumps 211 can be satisfactorily performed.
[0169]
The support member 215 is formed of an elastic and insulating material such as silicon rubber, and the lower end portion 209b of the connection member 209 is fixed in a state where it is implanted in the support member 215. Yes. Therefore, the plurality of connection members 209 are supported by the support member 215 in a standing state. The arrangement positions of the plurality of connection members 209 with respect to the support member 215 are configured to correspond to the formation positions of the bumps 211 arranged in the semiconductor device 210.
[0170]
In this embodiment, a printed wiring board made of glass epoxy is used for the wiring board 216, and cost reduction is achieved. The wiring board 216 has an insertion hole (configured to correspond to the position where the bump 211 is formed) through which the connection member 209 is inserted, and a conductive material film is formed in the insertion hole. Through-hole-like connection terminal portions 217 are formed.
[0171]
The connection member 209 is brought into contact with and electrically connected to the connection terminal portion 217 by being inserted through an insertion hole formed in the wiring board 216. Further, when the connection member 209 is inserted through the insertion hole, the connection member 209 is supported by the support member 215 so as to correspond to the formation positions of the bumps 211 provided in the semiconductor device 210 as described above. In addition, a plurality of connection members 209 can be inserted through the insertion holes formed in the wiring board 216, and the insertion operation can be easily performed. Further, since the support member 215 is formed of an insulating member, the plurality of connection members 209 are not short-circuited by the support member 215.
[0172]
Further, a terminal insertion hole 218 through which the pin-like terminal 213 is inserted is formed at the outer peripheral position of the wiring board 216. Further, on the upper surface of the wiring board 216, a lead wiring 219 is formed for drawing the connection terminal portion 217 to the outer peripheral position of the wiring board 216. The lead-out wiring 219 is printed on the wiring board 216 and is configured to be drawn out to the vicinity of the position where the terminal insertion hole 218 is formed. The terminal insertion hole 218 is also coated with a conductive material to form a through hole. The lead wiring 219 and the connection terminal portion 217, and the lead wiring 219 and the conductive film formed in the terminal insertion hole 218 are integrated and electrically connected.
[0173]
The pin-shaped terminal 213 is electrically connected to the lead wiring 219 by being inserted into the terminal insertion hole 218. Further, a head portion 213 a having a diameter larger than the diameter dimension of the terminal insertion hole 218 is formed at the upper end portion of the pin-shaped terminal 213. Therefore, by inserting the pin-shaped terminal 213 through the terminal insertion hole 218, the head 213a comes into contact with the lead-out wiring 219, and electrical connection is also performed at this portion.
[0174]
At this time, in order to further ensure electrical connection between the pin-shaped terminal 213 and the lead-out wiring 219, the head 213a and the lead-out wiring 219 may be soldered as shown in FIG. Is denoted by reference numeral 226). Further, as shown in FIG. 31, a conductive paste (conductive member) 227 may be applied between the pin-shaped terminal 213 and the lead-out wiring 219.
[0175]
As described above, the pin-like terminal 213 is electrically connected to the lead wiring 219, whereby the pin-like terminal 213 is electrically connected to the connection member 209 via the lead wiring 219 and the connection terminal portion 217.
In the test jig 200 according to the present embodiment, as described above, the upper end portion 209a of the wire-like connection member 209 comes into contact with the bumps 211 provided on the semiconductor device 210 to be tested and is electrically connected. At this time, since the connection member 209 is formed in a wire shape, the connection member 209 can be disposed close to the connection member 209. Therefore, the test jig 200 according to the present embodiment can be applied to the semiconductor device 210 in which bumps 211 such as μBGA are arranged at a high density.
[0176]
Further, since the support member 215 is formed of an elastic material such as silicon rubber, the connection members 209 can be displaced up and down when the support member 215 is elastically deformed. Therefore, when the connection terminal portion 217 is configured so that the connection member 209 can move up and down while maintaining the electrical connection therein, the length of the connection member 209 varies due to a dimensional error or the like. Even in this case, the connection member 217 can be reliably connected to the bump 211 of the semiconductor device 210 regardless of this variation. Therefore, with the above structure, the reliability of the semiconductor test can be improved.
[0177]
Further, on the wiring board 216 provided in the test jig 200 according to the present embodiment, a connection terminal portion 217 that is electrically connected to the connection member 209 and a lead-out wiring that pulls out the connection terminal portion 217 to the pin-like terminal 213. 219. For this reason, it is possible to perform electrical connection between the pin-shaped terminal 213 that draws the connection member 209 to the outside of the test jig 200 and the connection member 209 using the wiring board 216.
[0178]
Here, paying attention to the contact device 120 described with reference to FIG. 12, in the configuration shown in FIG. 12, the wire small piece 124 (corresponding to the connecting member 209 of this embodiment) is individually soldered to the substrate 123. Since it was connected by doing, soldering processing becomes very troublesome. This becomes a more important problem when the arrangement pitch of the wire rod pieces 124 is narrowed.
[0179]
On the other hand, in the present embodiment, the connection member 209 can be pulled out to the pin-like terminal 213 simply by inserting the connection member 209 into the connection terminal portion 217 formed on the wiring substrate 216, and the connection member 209, the wiring substrate 216, The connection structure can be simplified. Further, even if the arrangement pitch of each connection member 209 is narrowed, it can be electrically connected to the wiring board 216 simply by being inserted through the connection terminal portion 217, so that the pitch can be easily reduced.
[0180]
Further, as described above, the connection member 209 is electrically connected to the connection terminal part 217 by being inserted into the connection terminal part 217 formed on the wiring board 216. Therefore, in order to make the electrical connection between the connection member 209 and the connection terminal portion 217 more reliable, as shown in FIG. 28, the surface plating layer 224 may be formed on the surface of the connection member 209 with solder or gold. Good.
[0181]
Furthermore, as shown in FIG. 29, a conductive paste (conductive member) 225 is applied between the upper end portion of the connection member 209 and the connection terminal portion 217, and thereby the connection member 209 and the connection terminal portion 217 are connected. It is good also as a structure which improves electrical connectivity.
24 and 25 show test jigs 200A and 200B which are modifications of the test jig 200 according to the seventh embodiment described above. In addition, in each figure, the same code | symbol is attached | subjected about the structure same as the structure of the test jig 200 based on 7th Example shown in FIG.22 and FIG.23, and the description is abbreviate | omitted.
[0182]
The test jig 200A shown in FIG. 24 is characterized by using a ceramic substrate as the base material of the wiring board 216A, and the test jig 200B shown in FIG. 25 is a polyimide film board as the base material of the wiring board 216A. It is characterized by using.
[0183]
As described above, by using a ceramic substrate or a polyimide film substrate as the base material of the wiring boards 216A and 216B, the arrangement pitch of the connection members 209 can be miniaturized, which corresponds to the semiconductor device 210 with high density. It becomes possible.
[0184]
FIG. 26 shows a test jig 200C according to the eighth embodiment of the present invention. In the figure, the same components as those of the test jig 200 according to the seventh embodiment shown in FIGS. 22 and 23 are designated by the same reference numerals, and the description thereof is omitted.
The test jig 200C according to the present embodiment is characterized in that two wiring boards 220 and 221 are used and the wiring boards 220 and 221 are stacked with a support member 215 interposed therebetween. is there. In this embodiment, a glass epoxy substrate having the same configuration as the wiring board 216 shown in FIGS. 22 and 23 is used as the wiring board 220, and the wiring board 221 is the same as the wiring board 216B shown in FIG. A polyimide film substrate having the same configuration is used.
[0185]
In this embodiment, the support member 215A is interposed between the pair of wiring boards 220 and 221, and the connection member 209 is configured such that the central portion thereof is supported by the support member 215A. Further, the connection member 209 is configured to be inserted through the connection terminal portions 217 formed on the respective wiring boards 220 and 221.
[0186]
According to the test jig 200 </ b> C according to the present embodiment, a plurality of wiring boards 220 and 221 are arranged in a stacked state, so that the placement positions of the lead wirings 219 formed on the wiring boards 220 and 221 can be freely set. A degree can be given, and the arrangement pitch of the connection portions can be narrowed accordingly.
[0187]
More specifically, in this embodiment, the number of lead-out wirings 219 formed on each of the wiring boards 220 and 221 can be halved in comparison with the case where the test jig is constituted by one wiring board. The arrangement position of 219 can have a degree of freedom.
[0188]
FIG. 27 shows a test jig 200D according to the ninth embodiment of the present invention. In the figure, the same components as those of the test jig 200C according to the eighth embodiment shown in FIG.
The test jig 200D according to the present embodiment has a configuration in which a wiring board 222 is further laminated below the test jig 200C according to the eighth embodiment, and a total of three wiring boards 220 to 222 are laminated. An insulating member 223 is interposed between the wiring board 220 and the wiring board 222.
[0189]
In this embodiment, a polyimide film substrate having the same configuration as that of the wiring substrate 216B shown in FIG. In addition, the insulating member 223 has the same configuration as the supporting member 215A shown in FIG. 26, and the connecting member 209 is configured such that the upper portion is supported by the supporting member 215A and the lower portion is supported by the insulating member 223. Yes. Further, the connection member 209 is configured to be inserted through the connection terminal portions 217 formed on the respective wiring boards 220 to 222.
[0190]
According to the test jig 200 </ b> D according to the present embodiment, the insulating member 223 through which the connecting member 209 is inserted is interposed between the laminated wiring board 220 and the wiring board 222. It is possible to prevent the formed connection terminal portion 217 and lead wiring 219 from being short-circuited between the layers (this function also includes support members 215 and 215A). Further, since the insulating member 223 has a function of supporting the connection member 209, the mechanical strength of the connection member 209 can be improved.
[0191]
In the above-described eighth and ninth embodiments, two or three wiring boards are laminated and only one insulating member 22 is disposed. However, the number of wiring boards is limited to this. The number of insulating members may be three or more, and a plurality of insulating members may be provided corresponding to the number of wiring boards.
[0192]
FIG. 32 shows a test jig 200E that is the tenth embodiment of the present invention. In the figure, the same components as those of the test jig 200 according to the seventh embodiment shown in FIGS. 22 and 23 and the test jig 200C according to the eighth embodiment shown in FIG. A description thereof will be omitted.
[0193]
The test jig 200E according to the present embodiment has a configuration in which two wiring boards 220 and 221 are stacked. In addition, a support member 215A is interposed between the wiring board 220 and the wiring board 221. Further, in this embodiment, an insulating member 223A is also interposed between the wiring board 220 and the socket body 202.
[0194]
The test jig 200E according to the present embodiment is characterized in that a TAB (Tape Automated Bonding) method is used to electrically connect the wiring boards 220 and 221. Specifically, a TAB lead 228 is disposed on the wiring board 221 located at the upper part so as to be electrically connected to the wiring board 221, and the TAB lead 228 is routed to the wiring board 220 located at the lower part and pulled out. It is configured to be connected to the wiring 219.
[0195]
Since the TAB lead 228 has flexibility, the TAB lead 228 can be easily routed from the wiring board 221 located at the upper part to the wiring board 220 located at the lower part. Therefore, the electrical connection between the wiring substrate 221 located at the upper portion and the wiring substrate 220 located at the lower portion can be easily and reliably performed.
[0196]
FIG. 33 shows a test jig 200F according to the eleventh embodiment of the present invention. In the figure, the same components as those of the test jig 200E according to the tenth embodiment shown in FIG.
The test jig 200F according to the present embodiment has a configuration in which a wiring substrate 229, which is a ceramic substrate, is laminated on the wiring substrate 220. Further, the lead wiring 219 </ b> A formed on the ceramic substrate is formed on a surface facing the wiring substrate 220. The test jig 200F according to the present embodiment is characterized in that a bump system is used to electrically connect the wiring boards 220 and 229.
[0197]
Specifically, an interlayer connection bump 230 is formed at a position facing the wiring board 229 of the lead wiring 219 formed on the wiring board 220, and the lead formed on the wiring board 220 by the interlayer connection bump 230. The wiring 219 and the lead wiring 219A formed on the wiring board 229 are electrically connected.
[0198]
Therefore, the connection between the wiring board 229 and the wiring board 220 can be performed by the same process as the face-down bonding, and the electrical connection between the wiring board 229 located above and the wiring board 220 located below is easy and reliable. Can be done. Further, since the connection is made using the interlayer connection bumps 230, it is possible to easily cope with the case where the number of the lead wires 219 and 219A is large.
[0199]
FIG. 34 shows a test jig 200G that is the twelfth embodiment of the present invention. The test jig 200G shown in the figure is characterized in that the lead wire 219 formed on the wiring substrate 216C and the pin-like terminal 213 are connected using the wire 231.
[0200]
By adopting a configuration in which the lead-out wiring 219 and the pin-like terminal 213 are connected using the wire 231 as in this embodiment, it becomes possible to use a wire bonding apparatus generally used as a semiconductor manufacturing technique. The wiring 219 and the pin-shaped terminal 213 can be easily and efficiently connected.
[0201]
Further, in the present embodiment, the configuration in which the wiring substrate 216C having a single layer structure and the pin-like terminal 213 are connected by the wire 231 is shown. However, a plurality of test jigs 200E according to the tenth embodiment shown in FIG. In the configuration in which the wiring substrates 220 and 221 are stacked, the wires 231 can be used instead of the TAB leads 228, so that the interlayer connection can be performed with the wires 231. Even in this configuration, the connection between the plurality of wiring boards 220 and 221 can be easily and efficiently performed.
[0202]
FIG. 35 shows test jigs 200H and 200I according to the thirteenth embodiment of the present invention. In the figure, the same components as those of the test jig 200 according to the seventh embodiment shown in FIGS. 22 and 23 and the test jig 200B according to the modification shown in FIG. The description is omitted.
[0203]
The test jigs 200, 200A to 200G according to the respective embodiments described above are tested on the semiconductor device 210 in a state of being mounted on the mother board 136 in the same manner as the contact device 120 described with reference to FIG. Done. That is, the test apparatus main body 135 is connected to the motherboard 136, and the test apparatus main body 135 and the semiconductor device 210 are electrically connected via the mother board 136 and the test jigs 200 and 200 </ b> A to 200 </ b> G. Are tested.
[0204]
Therefore, it is necessary to connect the test jigs 200 and 200A to 200G to the mother board 136. In the test jigs 200 and 200A to 200G according to the above-described embodiments, the pin-like terminals 213 are used for connection to the mother board 136. I was going.
On the other hand, the test jigs 200H and 200I according to the present embodiment are characterized in that the test jigs 200H and 200I are directly arranged on the mother board 136. The test jig 200H shown in FIG. 35A has a configuration using a glass epoxy board as the wiring board 216, and the test jig 200I shown in FIG. 35B uses a polyimide film board as the wiring board 216B. It was the composition that was.
[0205]
The test jigs 200H and 200I according to the present embodiment are configured to be mounted directly on the mother board 136 without using the IC socket 201. Further, the connection between the test jigs 200H and 200I and the mother board 136 is performed by using the board connection wire 232 in the test jig 200H instead of the pin-shaped terminal 213, and the board TAB lead for board connection in the test jig 200I. 233 is used.
[0206]
As described above, according to the test jigs 200H and 200I according to the present embodiment, since the wiring boards 216 and 216B are directly electrically connected to the mother board 136, the wiring boards 216 and 216B and the mother board 136 are connected. However, components such as the pin-like terminal 213 are not necessary. Therefore, the test jigs 200H and 200I and the mother board 136 can be electrically connected with a simple configuration and a simple connection operation.
[0207]
In the embodiment shown in FIG. 35, only the embodiment using the glass epoxy substrate as the wiring substrate 216 and the embodiment using the polyimide film substrate as the wiring substrate 216B have been described. Even when 200A is used, it is possible to have a configuration in which the board is directly electrically connected to the mother board 136 as described above.
[0208]
FIG. 36 shows an IC socket 201A using a test jig 200J according to the fourteenth embodiment of the present invention. In the figure, the same components as those of the test jig 200 and the IC socket 201 according to the seventh embodiment shown in FIG.
[0209]
The test jig 200J according to the present embodiment is characterized in that a plurality (two in this embodiment) of semiconductor devices 210A and 210B can be disposed. Correspondingly, two positioning recesses 212A and 212B for positioning the semiconductor devices 210A and 210B are formed in the lid 203A of the IC socket 201A.
[0210]
As described above, the test jig 200J according to the present embodiment is configured such that a plurality of semiconductor devices 210A and 210B can be disposed at the same time, whereby a plurality of semiconductor devices 210A and 210B are collectively tested. And the test efficiency can be improved.
[0212]
In addition, when inserting the test electrode into the protruding electrode, it is not necessary to apply heat, and it becomes possible to achieve electrical connection between the test electrode and the protruding electrode at room temperature. Deterioration can be prevented.
[0213]
Furthermore, when performing electrical connection between the test electrode and the protruding electrode, it is not necessary to interpose another conductive member between the test electrode and the protruding electrode and between the semiconductor device and the substrate body. The reliability of the protruding electrode can be improved.
Also at the operating temperatureSince it is possible to prevent the material forming the test electrode from being mixed with the material forming the bump electrode and generating an alloy or metal compound, it is possible to prevent deterioration of the bump electrode.
[0219]
Further, in the removal process performed after the test process, the semiconductor device is configured to be mounted on the test substrate simply by inserting the test electrode into the protruding electrode, so that the semiconductor device can be simply pulled out. The device can be removed from the test substrate. At this time, no heat treatment is required, and therefore, the deterioration of the protruding electrode can be prevented.
[0221]
【The invention's effect】
  As aboveAccording to the first and second aspects of the present invention, it is possible to normally test the characteristics of an object to be measured that handles a signal having a higher frequency than conventional ones.
[0222]
In addition, since the wire rod piece stands upright with respect to the substrate, the elastic force generated by the elastic buckling deformation of the wire rod piece becomes the contact pressure of the wire piece to the electrode of the object to be measured, and the contact Even with a configuration composed of small wire rods, a sufficient contact pressure can be obtained, and the characteristics of the object to be measured can be normally tested.
[0223]
In addition, since the arrangement means is provided, the tips of the wire rod pieces can be arranged with high positional accuracy even though the contact piece is a wire rod piece and it is difficult to position the tip, and manufacturing is easy. Moreover, even if an impact is accidentally applied to the tip of the wire rod piece during handling, the tip pitch of the wire rod piece is effectively prevented from shifting, and the tip pitch of the wire rod piece is normal. The tip of all of the wire rods can be brought into contact with the electrode even when the electrode is held at a narrow pitch, and the characteristics of the measured object with the electrodes arranged at a narrow pitch This test can be performed normally.
[0224]
  SoftThe quality-made sheet and the soft material can prevent the buckled deformation portions of the wire pieces from being short-circuited, thereby improving the reliability.
[Brief description of the drawings]
FIG. 1 is a diagram showing a state in which a test substrate (test substrate) of a semiconductor device according to an embodiment of the present invention is in a test process.
2 is an exploded view of a test substrate of the semiconductor device shown in FIG. 1. FIG.
FIG. 3 is an enlarged view showing wire bumps and protruding electrodes in a state where the semiconductor device is mounted on a test substrate.
FIG. 4 is a view for explaining a removal step.
FIG. 5 is a diagram for explaining the reason why voids are removed.
FIG. 6 is a diagram for explaining a first modification.
FIG. 7 is a diagram for explaining a second modification.
FIG. 8 is a diagram for explaining a third modification.
FIG. 9 is a diagram for explaining a shape of a wire bump.
FIG. 10 is a view showing a wire bump having a configuration in which a coating film is formed.
FIG. 11 is a perspective view showing a part of the contact device of FIG.
FIG. 12 is a longitudinal sectional view of a contact device according to a second embodiment of the present invention.
13 is a plan view of the contact device of FIG. 12. FIG.
14 is a view showing a state when the contact device of FIG. 11 is abutted against a semiconductor chip. FIG.
FIG. 15 is a longitudinal sectional view of a contact device according to a third embodiment of the present invention.
16 is a view showing a state when the contact device of FIG. 15 is abutted against a semiconductor chip. FIG.
17 is a view for explaining a method of manufacturing the contact device of FIG. 15. FIG.
FIG. 18 is a longitudinal sectional view of a contact device according to a fourth embodiment of the present invention.
FIG. 19 is a longitudinal sectional view of a contact device according to a fifth embodiment of the present invention.
FIG. 20 is a view showing a contact device according to a sixth embodiment of the present invention.
FIG. 21 is a diagram showing a modified example of electrical connection between a board and a motherboard.
FIG. 22 is a sectional view showing an IC socket using a test jig for a semiconductor device according to a seventh embodiment of the present invention.
FIG. 23 is an enlarged sectional view showing a test jig according to a seventh embodiment of the present invention.
24 is an enlarged cross-sectional view of a test jig that is a modification of the seventh embodiment. FIG.
FIG. 25 is an enlarged cross-sectional view of a test jig that is a modification of the seventh embodiment.
FIG. 26 is an enlarged sectional view showing a test jig according to an eighth embodiment of the present invention.
FIG. 27 is an enlarged sectional view showing a test jig according to a ninth embodiment of the present invention.
FIG. 28 is an enlarged sectional view showing a plated portion formed on a connection member.
FIG. 29 is an enlarged cross-sectional view of a conductive member disposed between a connection member and a connection terminal.
FIG. 30 is an enlarged cross-sectional view showing a plating material disposed between a pin-like terminal and a lead-out wiring.
FIG. 31 is an enlarged cross-sectional view of a conductive member disposed between a pin-shaped terminal and a lead-out wiring.
FIG. 32 is an enlarged sectional view showing a test jig according to a tenth embodiment of the present invention.
FIG. 33 is an enlarged sectional view showing a test jig according to an eleventh embodiment of the present invention.
FIG. 34 is an enlarged sectional view showing a test jig according to a twelfth embodiment of the present invention.
FIG. 35 is an enlarged sectional view showing a test jig according to a thirteenth embodiment of the present invention.
FIG. 36 is an enlarged sectional view showing a test jig according to a fourteenth embodiment of the present invention.
FIG. 37 is a diagram for explaining a conventional semiconductor device testing method;
FIG. 38 is a diagram for explaining a conventional semiconductor device testing method;
FIG. 39 is a diagram for explaining a conventional semiconductor device testing method;
FIG. 40 is a diagram for explaining a conventional semiconductor device testing method;
FIG. 41 is a view showing a conventional contact device.
[Explanation of symbols]
20 Test board
21 Burn-in test board
22, 34 Semiconductor device
23 Board body
24, 24A, 24B Wire bump (Test electrode)
26 Element body
27, 27A-27E Projection electrode
28 Adsorption device
31 void
33 Flat electrode
35 dummy bump
112 Semiconductor chip
115 electrodes
120, 120A, 120B, 120C, 120D Contact device
123 Substrate
123a top surface
124 Wire rod
124a Longitudinal upper center part
124b Projecting part above the sheet
124c Projecting part below the seat
124d The part which protrudes upwards from a glass plate among wire small pieces
124e top
124f The part which protrudes below a glass plate among wire rod small pieces
124g bottom
125 Silicone rubber sheet
126,127 glass plate
128,129 through hole
130 Synthetic resin part
135 Test equipment
136 Motherboard
137 test equipment
140 electrodes
141 Wiring pattern
142 Electrode for external connection
145 solder
146 electrode
147 Wiring pattern
148 wire
150 intervals
151,162 Buckled parts
160 Support frame
161 space
170 Filled silicone rubber
180 Positioning frame
190 Gullwing-shaped lead
191 Through hole
200, 200A ~ 200J Test jig
201, 201A IC socket
202 Socket body
203, 203A lid
204 Locking member
209 Connection member
209a Upper end
209b Lower end
210, 210A, 210B Semiconductor device
211 Bump
212, 212A, 212B Recess for positioning
213 Pin-shaped terminal
215, 215A Support member
216, 216A to 216C, 220 to 222, 229 Wiring board
217 Connection terminal
218 Terminal insertion hole
219 Lead-out wiring
223, 223A Insulating member
224 Surface plating layer
225, 227 conductive paste
228 TAB lead
230 Bump for interlayer connection
231 wire
232 Wire for board connection
233 Board connection TAB lead

Claims (2)

上面に多数の電極を有する基板と、
一端を該基板の電極と電気的に接続されて固定してあり、且つ、該基板に対して直立しており、軸線方向の力が作用したときに、弾性的に座屈しうる程度に細い多数の線材小片と、
該多数の線材小片が貫通しており、該線材小片のうち長さ方向上中央部分を支持する軟質製のシートと、
上記被測定対象物の電極の配列に対応した配列で並んでいる貫通孔を有し、該貫通孔が上記各線材小片のうち上記軟質製のシートより上方に突き出ている部分と嵌合し、該上方に突き出ている部分の先端部分が該貫通孔を貫通して突き出した状態で軟質製のシートの上側に設けてあり、上記多数の線材小片を夫々の先端部分が上記被測定対象物の電極の配列に対応した配列で並ぶように位置規制する上側板部材と、
上記被測定対象物の電極の配列に対応した配列で並んでいる貫通孔を有し、該貫通孔が上記各線材小片のうち上記軟質製のシートより下方に突き出ている部分と嵌合した状態で軟質製のシートの下側に設けてあり、上記各線材小片のうち上記軟質製のシートより下方に突き出ている部分を上記被測定対象物の電極の配列に対応した配列で並ぶように位置規制する下側板部材とよりなり、
上記線材小片の先端が上記被測定対象物の電極に接触し、該線材小片のうち長さ方向上中央部分が弾性的に座屈する構成としたことを特徴とする接触子装置。A substrate having a number of electrodes on its upper surface;
One end is electrically connected and fixed to the electrode of the substrate, and stands upright with respect to the substrate, and is thin enough to be elastically buckled when an axial force is applied. Wire rods of
A plurality of the wire rod pieces penetrating, a soft sheet that supports the upper central portion in the length direction of the wire rod pieces; and
Having through-holes arranged in an arrangement corresponding to the arrangement of the electrodes of the object to be measured, the through-holes being fitted to a portion of each of the wire rod pieces protruding above the soft sheet, The tip portion of the portion protruding upward is provided on the upper side of the soft sheet in a state of protruding through the through-hole, and each of the tip portions of the numerous wire rod pieces is the object to be measured. An upper plate member that regulates the position so as to be arranged in an arrangement corresponding to the arrangement of the electrodes;
A state having through holes arranged in an arrangement corresponding to the arrangement of the electrodes of the object to be measured, the through holes being fitted to a portion of each of the wire rod pieces protruding downward from the soft sheet Provided on the lower side of the soft sheet and positioned so that the portion of each wire rod piece protruding below the soft sheet is arranged in an arrangement corresponding to the arrangement of the electrodes of the object to be measured It consists of a lower plate member that regulates,
A contact device characterized in that the tip of the wire rod piece is in contact with the electrode of the object to be measured, and the upper middle portion of the wire rod piece is elastically buckled. 上面に多数の電極を有する基板と、
一端を該基板の電極と電気的に接続されて固定してあり、且つ、該基板に対して直立しており、軸線方向の力が作用したときに、弾性的に座屈しうる程度に細い多数の線材小片と、
上記被測定対象物の電極の配列に対応した配列で並んでいる貫通孔を有し、該貫通孔が上記各線材小片のうち上記基板の電極と電気的に接続されて固定してある上記一端寄りの部分と嵌合して、この部分を上記被測定対象物の電極の配列に対応した配列で並ぶように位置規制する下側板部材と、
該下側板部材上に設けてあり、該下側板部材と上側板部材との間に空間を形成する支持枠と、
上記被測定対象物の電極の配列に対応した配列で並んでいる貫通孔を有し、該貫通孔が上記各線材小片のうち上端寄りの部分と嵌合し、該上方に突き出ている部分の先端部分が該貫通孔を貫通して突き出した状態で支持枠の上側に設けてあり、上記多数の線材小片を夫々の先端部分が上記被測定対象物の電極の配列に対応した配列で並ぶように位置規制する上側板部材と、
上記空間内に充填してある軟質材とよりなり、
上記線材小片の先端が上記被測定対象物の電極に接触し、該線材小片のうち上記軟質材内を貫通している部分が弾性的に座屈する構成としたことを特徴とする接触子装置。A substrate having a number of electrodes on its upper surface;
One end is electrically connected and fixed to the electrode of the substrate, and stands upright with respect to the substrate, and is thin enough to be elastically buckled when an axial force is applied. Wire rods of
The one end having through holes arranged in an array corresponding to the array of electrodes of the object to be measured, the through holes being electrically connected and fixed to the electrodes of the substrate among the small pieces of each wire A lower plate member that fits with a portion closer to the position and regulates the position so that this portion is arranged in an arrangement corresponding to the arrangement of the electrodes of the object to be measured;
A support frame provided on the lower plate member and forming a space between the lower plate member and the upper plate member;
A through hole arranged in an arrangement corresponding to the arrangement of the electrodes of the object to be measured, the through hole being fitted to a portion near the upper end of each of the wire rod pieces, and a portion protruding upward The tip portion is provided on the upper side of the support frame so as to protrude through the through hole, and the plurality of wire pieces are arranged in an arrangement corresponding to the arrangement of the electrodes of the object to be measured. An upper plate member that restricts the position to
It consists of a soft material filled in the space,
A contactor device characterized in that a tip of the wire piece touches an electrode of the object to be measured, and a portion of the wire piece passing through the soft material is elastically buckled .
JP30016695A 1994-11-18 1995-11-17 Contact device Expired - Lifetime JP3720887B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30016695A JP3720887B2 (en) 1994-11-18 1995-11-17 Contact device
US08/612,750 US5831441A (en) 1995-06-30 1996-03-08 Test board for testing a semiconductor device, method of testing the semiconductor device, contact device, test method using the contact device, and test jig for testing the semiconductor device

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP6-285342 1994-11-18
JP28534294 1994-11-18
JP16629295 1995-06-30
JP7-166292 1995-08-14
JP20721995 1995-08-14
JP7-207219 1995-08-14
JP30016695A JP3720887B2 (en) 1994-11-18 1995-11-17 Contact device

Publications (2)

Publication Number Publication Date
JPH09113578A JPH09113578A (en) 1997-05-02
JP3720887B2 true JP3720887B2 (en) 2005-11-30

Family

ID=27474064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30016695A Expired - Lifetime JP3720887B2 (en) 1994-11-18 1995-11-17 Contact device

Country Status (1)

Country Link
JP (1) JP3720887B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE260470T1 (en) * 1997-11-05 2004-03-15 Feinmetall Gmbh TEST HEAD FOR MICROSTRUCTURES WITH INTERFACE
JPH11326379A (en) 1998-03-12 1999-11-26 Fujitsu Ltd Contactor for electronic component and manufacturing method thereof and apparatus for manufacturing contactor
JP4391717B2 (en) * 2002-01-09 2009-12-24 富士通マイクロエレクトロニクス株式会社 Contactor, manufacturing method thereof and contact method
JP5055149B2 (en) * 2008-01-25 2012-10-24 株式会社日本マイクロニクス Electrical connection device
JP5333291B2 (en) * 2010-03-01 2013-11-06 富士通株式会社 Semiconductor circuit test method and test apparatus
KR101326298B1 (en) * 2012-05-25 2013-11-11 하동호 Semiconductor test socket
CN103926518A (en) * 2014-04-26 2014-07-16 中国科学院新疆理化技术研究所 Quantitative testing method for ionizing radiation damage of longitudinal NPN transistor
CN104569778A (en) * 2014-12-20 2015-04-29 佛山市多谱光电科技有限公司 LED integrated ageing and life rapid detection device
KR101726399B1 (en) * 2016-03-17 2017-04-13 주식회사 오킨스전자 Test socket having bottom metal plate bump and method for manufacturing thereof

Also Published As

Publication number Publication date
JPH09113578A (en) 1997-05-02

Similar Documents

Publication Publication Date Title
US5831441A (en) Test board for testing a semiconductor device, method of testing the semiconductor device, contact device, test method using the contact device, and test jig for testing the semiconductor device
JP3694546B2 (en) Method for probing a semiconductor wafer
US6830460B1 (en) Controlled compliance fine pitch interconnect
CA1304170C (en) Highly integrated circuit and method for the production thereof
US6062873A (en) Socket for chip package test
US7900347B2 (en) Method of making a compliant interconnect assembly
US6559666B2 (en) Method and device for semiconductor testing using electrically conductive adhesives
JP2570637B2 (en) MCM carrier
KR100281667B1 (en) Semiconductor device mounting structure and semiconductor device mounting method
US6849945B2 (en) Multi-layered semiconductor device and method for producing the same
JP2000111576A (en) Packaging and mutual connection of contact structure
JP5342422B2 (en) Semiconductor device and manufacturing method thereof
US20050067687A1 (en) Device for establishing non-permanent electrical connection between an integrated circuit device lead element and a substrate
KR100228472B1 (en) Test instrument plate and its test method
US20010040464A1 (en) Electric contact device for testing semiconductor device
JP3720887B2 (en) Contact device
JPH0883878A (en) Package for semiconductor ic chip, production thereof and lead frame
JP2715793B2 (en) Semiconductor device and manufacturing method thereof
JP5666366B2 (en) Manufacturing method of semiconductor device
US6281693B1 (en) Semiconductor device test board and a method of testing a semiconductor device
WO1999021227A1 (en) Connector assembly for accommodating bga-style components
JP3741222B2 (en) Manufacturing method of semiconductor integrated circuit device
JP4081309B2 (en) ELECTRONIC COMPONENT SOCKET, MANUFACTURING METHOD THEREOF, AND MOUNTING STRUCTURE USING ELECTRONIC COMPONENT SOCKET
JP3485424B2 (en) IC package
JPH0822875A (en) Ic socket

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050909

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080916

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100916

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100916

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130916

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term