JPH09113578A - Semiconductor device testing board, semiconductor device testing method, contact device and testing method using this and semiconductor device testing jig - Google Patents

Semiconductor device testing board, semiconductor device testing method, contact device and testing method using this and semiconductor device testing jig

Info

Publication number
JPH09113578A
JPH09113578A JP7300166A JP30016695A JPH09113578A JP H09113578 A JPH09113578 A JP H09113578A JP 7300166 A JP7300166 A JP 7300166A JP 30016695 A JP30016695 A JP 30016695A JP H09113578 A JPH09113578 A JP H09113578A
Authority
JP
Japan
Prior art keywords
test
semiconductor device
substrate
electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7300166A
Other languages
Japanese (ja)
Other versions
JP3720887B2 (en
Inventor
Shunsuke Motooka
俊介 元岡
Shigeki Harada
茂樹 原田
Masataka Mizukoshi
正孝 水越
Hideichiro Takahashi
秀一郎 高橋
Tatsuharu Matsuda
達晴 松田
Kunio Kodama
邦雄 児玉
Kuniji Fujimori
城次 藤森
Masaji Takenaka
正司 竹中
Tatsuro Yamashita
達郎 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP30016695A priority Critical patent/JP3720887B2/en
Priority to US08/612,750 priority patent/US5831441A/en
Publication of JPH09113578A publication Critical patent/JPH09113578A/en
Application granted granted Critical
Publication of JP3720887B2 publication Critical patent/JP3720887B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

PROBLEM TO BE SOLVED: To improve the reliability of a projecting electrode and testing efficiency. SOLUTION: In this testing board, by loading a semiconductor device 22 in a substrate body 23 and electrically connecting a wire bump 24 to a projecting electrode 27 in this loading condition, the semiconductor device 22 is tested. The wire bump 24 is formed in an electrode structure projecting in a vertical direction against the body 23 and with the semiconductor device 22 loaded in the body 23 and by using a testing board 20 constructed such that the wire bump 24 is inserted into the projecting electrode 27 provided in the semiconductor electrode 27, the semiconductor device 22 is tested.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の試験用
基板及び半導体装置の試験方法及び接触子装置及びこれ
を使用する試験方法及び半導体装置の試験治具に係り、
特に突起電極を有する半導体装置の試験に用いて好適な
半導体装置の試験用基板及び半導体装置の試験方法及び
接触子装置及びこれを使用する試験方法及び半導体装置
の試験治具に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device test substrate, a semiconductor device test method, a contact device, a test method using the same, and a semiconductor device test jig.
In particular, the present invention relates to a semiconductor device test substrate, a semiconductor device test method, a contact device, a test method using the same, and a semiconductor device test jig that are suitable for testing a semiconductor device having a bump electrode.

【0002】近年、半導体装置の高密度化,高速化,小
型化が要求されており、この要求に対応すべく、パッケ
ージに封止されていない半導体チップ(いわゆるベアチ
ップ)を回路基板上に直接複数個搭載する実装方法(例
えばマルチチップモジュール)が多用されるようになっ
てきている。
In recent years, there has been a demand for higher density, higher speed, and smaller size of semiconductor devices. In order to meet these demands, a plurality of semiconductor chips (so-called bare chips) not sealed in a package are directly mounted on a circuit board. A mounting method for mounting individual pieces (for example, a multi-chip module) has been widely used.

【0003】この実装方法においては、複数個配設され
るベアチップの内、一つに異常があればマルチチップモ
ジュール全体が不良品となるため、個々のベアチップに
高い信頼性が要求される。そこで、個々のベアチップが
正常に機能するか否かを調べる試験が重要な課題となっ
てきている。
In this mounting method, if one of the plurality of bare chips has an abnormality, the entire multi-chip module becomes a defective product, and therefore high reliability is required for each bare chip. Therefore, a test for checking whether or not each bare chip functions normally has become an important issue.

【0004】[0004]

【従来の技術】従来より、突起電極を有する半導体装置
(以下、樹脂封止されていないベアチップ及び樹脂封止
された半導体装置を総称して半導体装置という)の試験
方法として種々の試験方法が提案されており、また実施
されている。以下、その代表的なものについて説明す
る。
2. Description of the Related Art Conventionally, various test methods have been proposed as a test method for a semiconductor device having a protruding electrode (hereinafter, a bare chip not resin-sealed and a resin-sealed semiconductor device are collectively referred to as a semiconductor device). Has been and is being implemented. Hereinafter, typical ones will be described.

【0005】従来より一般的に行われている試験として
は、プローブ(試験針)を用いた試験方法(以下、プロ
ーブ試験法という)がある。このプローブ試験法は、半
導体装置に形成された突起電極に対応するよう試験用基
板に複数のプローブを配設しておき、このプローブの先
端を直接突起電極に接触させることにより試験を行う方
法である。
As a test generally performed conventionally, there is a test method using a probe (test needle) (hereinafter referred to as a probe test method). In this probe test method, a plurality of probes are arranged on a test substrate so as to correspond to the protruding electrodes formed on the semiconductor device, and the tip is directly contacted with the protruding electrodes to perform the test. is there.

【0006】また図37に示される試験方法は、半導体
装置1に設けられた突起電極2(以下、ハンダバンプと
いう)をテスト用基板3に形成されている試験用電極4
に半田付けし、これによりハンダバンプ2と試験用電極
4とを電気的に接続することにより試験を行う方法(以
下、実装試験法という)である。この方法では、半導体
装置1はテスト用基板3に実装されたと同様の構成で試
験が行われる。
Further, in the test method shown in FIG. 37, the bump electrodes 2 (hereinafter, referred to as solder bumps) provided on the semiconductor device 1 are formed on the test substrate 3 and the test electrodes 4 are formed.
This is a method of conducting a test by soldering to the solder bumps 2 and electrically connecting the solder bumps 2 and the test electrodes 4 (hereinafter referred to as a mounting test method). In this method, the semiconductor device 1 is tested with the same configuration as that mounted on the test substrate 3.

【0007】図38に示される試験方法は、固定治具5
を用いて半導体装置1をテスト用基板3に形成されてい
る試験用電極4に圧接させ、この圧接力によりハンダバ
ンプ2と試験用電極4とを電気的に接続することにより
試験を行う方法(以下、圧接試験法という)である。こ
の圧接試験法ではハンダバンプ2は溶融されることはな
く、ハンダバンプ2と試験用電極4とは固定治具5によ
る機械的な圧接力により電気的に接続される。
The test method shown in FIG.
The semiconductor device 1 is pressed against the test electrode 4 formed on the test substrate 3 by using, and a test is performed by electrically connecting the solder bump 2 and the test electrode 4 by this press contact force (hereinafter , Called the pressure contact test method). In this pressure contact test method, the solder bumps 2 are not melted, and the solder bumps 2 and the test electrodes 4 are electrically connected by the mechanical pressure contact force of the fixing jig 5.

【0008】尚、固定治具5は、半導体装置1の上部に
当接する圧接板6、この圧接板6及びテスト用基板3を
挿通する固定ネジ7,及びテスト用基板3の背面部に位
置するボルト8等により構成されており、固定ネジ7を
ボルト8に螺着させることにより圧接板6を介して半導
体装置1がテスト用基板3に向け圧着される構成とされ
ている。
The fixing jig 5 is located on the pressure contact plate 6 that contacts the upper portion of the semiconductor device 1, the fixing screw 7 that inserts the pressure contact plate 6 and the test substrate 3, and the rear surface of the test substrate 3. The semiconductor device 1 is configured by a bolt 8 and the like, and the semiconductor device 1 is pressure-bonded to the test substrate 3 via the pressure contact plate 6 by screwing the fixing screw 7 onto the bolt 8.

【0009】また、図39に示される試験方法は、テス
ト用基板3に形成されている試験用電極4に導電性樹脂
9を配設し、この導電性樹脂9によりハンダバンプ2と
試験用電極4とを電気的に接続することにより試験を行
う方法(以下、導電性樹脂試験法という)である。この
導電性樹脂9としては、例えば弾性を有する樹脂の内部
に導電性金属粉を介在させた構成を有し、圧縮方向にの
み導通が図れる構成とされたものが用いられている。
Further, in the test method shown in FIG. 39, a conductive resin 9 is provided on the test electrode 4 formed on the test substrate 3, and the solder bump 2 and the test electrode 4 are formed by the conductive resin 9. This is a method for conducting a test by electrically connecting and (hereinafter referred to as a conductive resin test method). The conductive resin 9 has, for example, a structure in which a conductive metal powder is interposed inside a resin having elasticity, and is configured to be conductive only in the compression direction.

【0010】更に、図40に示される試験方法は、バン
プとして金バンプ10を用いた半導体装置1に適用され
るものであり、半導体装置1とテスト用基板3との間に
熱収縮性の絶縁樹脂11を介装する試験方法である(以
下、熱収縮試験法という)。この熱収縮試験法では、半
導体装置1とテスト用基板3との間に絶縁樹脂11を介
装した上で熱を印加して絶縁樹脂11を収縮させ、この
収縮力により半導体装置1とテスト用基板3とを近接さ
せる。これにより、金バンプ10は半導体装置1とテス
ト用基板3との間で挟持される構成となり、よって金バ
ンプ10は試験用電極4に圧着され電気的に接続され
る。
Further, the test method shown in FIG. 40 is applied to the semiconductor device 1 using the gold bumps 10 as bumps, and the heat shrinkable insulation is provided between the semiconductor device 1 and the test substrate 3. This is a test method in which the resin 11 is interposed (hereinafter referred to as a heat shrinkage test method). In this heat shrinkage test method, the insulating resin 11 is interposed between the semiconductor device 1 and the test substrate 3, and then heat is applied to shrink the insulating resin 11, and the shrinking force causes the semiconductor device 1 and the test substrate 3 to be tested. The substrate 3 is brought into close proximity. As a result, the gold bumps 10 are sandwiched between the semiconductor device 1 and the test substrate 3, so that the gold bumps 10 are pressed and electrically connected to the test electrodes 4.

【0011】図41は、従来の他の例である接触子装置
110を示す。111は試験装置本体、112は半導体
チップである。接触子装置110は、プローブカードと
呼ばれるものであり、円盤状の基板113に、多数の長
い針114が、その先端が半導体チップ112の電極1
15の配列に対応した配列とされて、斜めに且つ放射状
に並んで固定された構成である。
FIG. 41 shows another conventional contactor device 110. Reference numeral 111 is a test apparatus main body, and 112 is a semiconductor chip. The contact device 110 is called a probe card, and includes a disk-shaped substrate 113, a large number of long needles 114, and tips of the electrodes 1 of the semiconductor chip 112.
The arrangement corresponds to the arrangement of 15 and is fixed diagonally and radially.

【0012】半導体チップ112の特性を試験するとき
には、図41に示すように、各針114の先端が、半導
体チップ112の電極115と接触される。
When testing the characteristics of the semiconductor chip 112, the tips of the needles 114 are brought into contact with the electrodes 115 of the semiconductor chip 112, as shown in FIG.

【0013】[0013]

【発明が解決しようとする課題】しかるに、上記したプ
ローブ試験法では、半導体素子の高集積化によりハンダ
バンプ2の配設ピッチが狭ピッチ化すると、これに伴い
プローブも微細化する必要があり、また各プローブの位
置決めを行う際にも高い精度が必要となる。ところが、
プローブの微細化及び位置決めの精度出しには限界があ
り、高集積化された半導体素子の試験には対応できない
という問題点がある。
However, in the probe test method described above, when the pitch of the solder bumps 2 is narrowed due to the high integration of the semiconductor element, the probe must be miniaturized accordingly. High accuracy is also required when positioning each probe. However,
There is a limit to the miniaturization and positioning accuracy of the probe, and there is a problem that it cannot be applied to the test of highly integrated semiconductor devices.

【0014】また、上記した実装試験法では、ハンダバ
ンプ2をテスト用基板3に形成されている試験用電極4
に半田付けするため、試験終了後にはハンダバンプ2を
試験用電極4から剥離させる作業が必要となる。よっ
て、この試験方法では半田付け時及び剥離作業時の2回
にわたりハンダバンプ2に加熱溶融処理が行われるため
ハンダバンプ2に劣化が発生してしまうという問題点が
ある。更に、ハンダバンプ2を試験用電極4から剥離さ
せる際に、ハンダバンプ2に不純物が混入したり、また
ハンダバンプ2の一部が試験用電極4に残留することが
考えられ、ハンダバンプ2の信頼性が低下するという問
題点がある。
Further, in the above-mentioned mounting test method, the solder bump 2 and the test electrode 4 formed on the test substrate 3 are used.
Since soldering is performed on the solder bumps 2, it is necessary to peel off the solder bumps 2 from the test electrodes 4 after the test. Therefore, this test method has a problem that the solder bumps 2 are deteriorated because the solder bumps 2 are heated and melted twice during soldering and peeling. Furthermore, when the solder bump 2 is peeled off from the test electrode 4, impurities may be mixed in the solder bump 2 or a part of the solder bump 2 may remain on the test electrode 4, which lowers the reliability of the solder bump 2. There is a problem of doing.

【0015】また、上記した圧接試験法では、個々のハ
ンダバンプ2と試験用電極4とを電気的接続を行うのに
かなり大きな圧接力を必要とするため、この圧接力によ
りハンダバンプ2或いは試験用電極4が変形或いは破損
するおそれがあるという問題点がある。更に、上記のよ
うに高集積化により半導体装置1が多数のハンダバンプ
2を有する場合、全体とて半導体装置1をテスト用基板
3に圧接する力は非常に大きくなり、固定治具5が大型
化するという問題点もある。
Further, in the above-described pressure contact test method, a considerably large pressure contact force is required to electrically connect the individual solder bumps 2 and the test electrodes 4, so that the solder bumps 2 or the test electrodes 4 are used by this pressure contact force. There is a problem that 4 may be deformed or damaged. Furthermore, when the semiconductor device 1 has a large number of solder bumps 2 due to high integration as described above, the force for pressing the semiconductor device 1 to the test substrate 3 as a whole becomes very large, and the fixing jig 5 becomes large. There is also the problem of doing.

【0016】また、上記した導電性樹脂試験法では、試
験終了後に半導体装置1をテスト用基板3から取り外し
た際、導電性樹脂9がハンダバンプ2側に残留するおそ
れがある。このように導電性樹脂9がハンダバンプ2側
に残留すると、半導体装置1の実装時にハンダバンプ2
を溶融した際、導電性樹脂9がハンダ内に入り込むおそ
れがあり、ハンダバンプ2の信頼性が低下するという問
題点がある。また、導電性樹脂9は接続時における電気
抵抗が高く、試験精度が低下するという問題点もある。
Further, in the above-described conductive resin test method, when the semiconductor device 1 is removed from the test substrate 3 after the test is completed, the conductive resin 9 may remain on the solder bump 2 side. When the conductive resin 9 remains on the solder bump 2 side in this way, the solder bump 2 is not mounted when the semiconductor device 1 is mounted.
When melted, the conductive resin 9 may enter into the solder, which causes a problem that the reliability of the solder bump 2 is lowered. In addition, the conductive resin 9 has a high electric resistance at the time of connection, which causes a problem that the test accuracy is lowered.

【0017】また、上記した熱収縮試験法においても、
試験終了後に半導体装置1をテスト用基板3から取り外
した際に絶縁樹脂11が半導体装置1側に残留してしま
い、金バンプ10の信頼性が低下するおそれがある。更
に、絶縁樹脂11は半導体装置1とテスト用基板3との
間全面に配設さてれいるため、半導体装置1をテスト用
基板3から取外し難く作業性が悪いという問題点があ
る。
In the heat shrinkage test method described above,
When the semiconductor device 1 is removed from the test substrate 3 after the test is completed, the insulating resin 11 may remain on the semiconductor device 1 side, and the reliability of the gold bump 10 may deteriorate. Furthermore, since the insulating resin 11 is disposed on the entire surface between the semiconductor device 1 and the test substrate 3, there is a problem that the semiconductor device 1 is difficult to remove from the test substrate 3 and the workability is poor.

【0018】上記説明してきたように、従来から行われ
ている各試験方法では、バンプの信頼性及び試験の効率
が低下するという問題点があった。更に、図41に示し
た従来の接触子装置110は、針114が斜めの向きで
設けてあるため、針114の長さL1は数10mmと長
い。このため、信号が高周波数となると、針114のイ
ンダクタンスが無視出来ない程度にまで増え、半導体チ
ップ112の特性の試験が影響を受けるおそれがある。
As described above, each of the conventional test methods has a problem that the reliability of the bump and the test efficiency are lowered. Further, in the conventional contact device 110 shown in FIG. 41, since the needle 114 is provided in an oblique direction, the length L1 of the needle 114 is as long as several tens mm. Therefore, when the signal has a high frequency, the inductance of the needle 114 increases to a non-negligible level and the test of the characteristics of the semiconductor chip 112 may be affected.

【0019】また、針114が斜めの向きにあって、か
つ長さが長いため、先端を位置精度良く並べることは困
難であり、従って接触子装置110は製作は困難となり
製品コストが上昇してしまう。また、針114が斜めの
向きにあって、且つ長さが長いために先端に小さい衝撃
が加わっただけで先端のピッチがずれてしまい、試験時
に一部の針については半導体チップ112の電極115
から外れて電極115に接触しなくなってしまい、試験
が出来なくなってしまうおそれがある。
Further, since the needles 114 are in a slanting direction and have a long length, it is difficult to align the tips with high positional accuracy. Therefore, the contactor device 110 is difficult to manufacture and the product cost increases. I will end up. Further, since the needle 114 is in an oblique direction and has a long length, even if a small impact is applied to the tip, the pitch of the tip is displaced, and for some of the needles, electrodes 115 of the semiconductor chip 112 are tested.
There is a possibility that the test may not be performed because the test piece cannot be contacted with the electrode 115 by being detached from it.

【0020】本発明は上記の点に鑑みてなされたもので
あり、突起電極の信頼性及び試験の効率を向上しうる半
導体装置の試験用基板及び半導体装置の試験方法及び接
触子装置及びこれを使用する試験方法及び半導体装置の
試験治具を提供することを目的とする。
The present invention has been made in view of the above points, and a semiconductor device test substrate, a semiconductor device test method, a contact device, and the like, which can improve the reliability of the protruding electrodes and the efficiency of the test. An object is to provide a test method to be used and a test jig for a semiconductor device.

【0021】[0021]

【課題を解決するための手段】上記課題を解決するため
に、本発明では下記の種々の手段を講じた事を特徴とす
るものである。請求項1記載の発明では、突起電極が形
成された半導体装置を基板本体に装着し、装着状態にお
いて基板本体上に形成された試験用電極を突起電極に電
気的に接続することにより、試験用電極を介して半導体
装置の試験を行う構成とされた半導体装置の試験用基板
において、上記試験用電極を基板本体に対し垂直上方に
突出した突出電極構造とし、上記半導体装置が基板本体
に装着された状態で、試験用電極が半導体装置に設けら
れた突起電極内部に装入されるよう構成したことを特徴
とするものである。
Means for Solving the Problems In order to solve the above problems, the present invention is characterized by taking the following various means. According to the first aspect of the present invention, the semiconductor device on which the protruding electrode is formed is mounted on the substrate main body, and the test electrode formed on the substrate main body in the mounted state is electrically connected to the protruding electrode to perform the test. In a test substrate for a semiconductor device configured to test a semiconductor device via an electrode, the test electrode has a protruding electrode structure protruding vertically upward with respect to the substrate body, and the semiconductor device is mounted on the substrate body. In this state, the test electrode is inserted into the protruding electrode provided in the semiconductor device.

【0022】また、請求項2記載の発明では、上記請求
項1記載の半導体装置の試験用基板において、上記試験
用電極を基材に添加物を加えた構成とし、使用温度で試
験用電極と突起電極とが合金または金属化合物を生成し
ない構成としたことを特徴とするものである。
According to a second aspect of the present invention, in the test substrate of the semiconductor device according to the first aspect, the test electrode has a structure in which an additive is added to a base material, and the test electrode is used at a working temperature. It is characterized in that the bump electrode does not generate an alloy or a metal compound.

【0023】また、請求項3記載の発明では、上記請求
項2記載の半導体装置の試験用基板において、上記基材
として、金(Au)またはパラジウム(Pd)を用いた
ことを特徴とするものである。
Further, in the invention according to claim 3, in the test substrate of the semiconductor device according to claim 2, gold (Au) or palladium (Pd) is used as the base material. Is.

【0024】また、請求項4記載の発明では、上記請求
項1記載の半導体装置の試験用基板において、上記試験
用電極を形成する基材の表面に、使用温度で突起電極と
合金または金属化合物を生成しない材質よりなる被覆膜
を形成したことを特徴とするものである。
Further, in the invention of claim 4, in the test substrate of the semiconductor device of claim 1, on the surface of the base material forming the test electrode, the projection electrode and the alloy or metal compound are used at the operating temperature. It is characterized in that a coating film made of a material that does not generate is formed.

【0025】また、請求項5記載の発明では、上記請求
項4記載の半導体装置の試験用基板において、上記被覆
膜として、ニッケル(Ni)を用いたことを特徴とする
ものである。また、請求項6記載の発明では、上記請求
項1乃至5のいずれかに記載の半導体装置の試験用基板
において、上記試験用電極を、ワイヤーバンブにより構
成したことを特徴とするものである。
According to the invention of claim 5, in the test substrate of the semiconductor device according to claim 4, nickel (Ni) is used as the coating film. Further, the invention according to claim 6 is characterized in that, in the test substrate for a semiconductor device according to any one of claims 1 to 5, the test electrode is constituted by a wire bump.

【0026】また、請求項7記載の発明では、上記請求
項1乃至6のいずれかに記載の半導体装置の試験用基板
において、複数設けられる上記試験用電極の基板本体か
らの突出高さを異ならせて配設したことを特徴とするも
のである。
Further, in the invention according to claim 7, in the test substrate of the semiconductor device according to any one of claims 1 to 6, a plurality of the above-mentioned test electrodes are different in projection height from the substrate body. It is characterized in that it is arranged so as to be.

【0027】また、請求項8記載の発明では、上記請求
項1乃至7のいずれかに記載の半導体装置の試験用基板
において、上記試験用電極の機械的強度を、上記突起電
極の機械的強度よりも強く設定してなることを特徴とす
るものである。
Further, in the invention of claim 8, in the test substrate of the semiconductor device according to any one of claims 1 to 7, the mechanical strength of the test electrode is the mechanical strength of the protruding electrode. It is characterized in that the setting is made stronger than that.

【0028】また、請求項9記載の発明では、上記請求
項1乃至8のいずれかに記載の半導体装置の試験用基板
において、前記試験用電極を、所定の底面積を有する台
座部と、この台座部の上方に延出すると共に台座部より
も小さな断面積を有する突起部とにより構成したことを
特徴とするものである。
In the invention according to claim 9, in the test substrate of the semiconductor device according to any one of claims 1 to 8, the test electrode includes a pedestal portion having a predetermined bottom area, and It is characterized in that it is constituted by a protrusion extending above the pedestal and having a cross-sectional area smaller than that of the pedestal.

【0029】また、請求項10記載の発明では、上記請
求項1乃至9のいずれかに記載の半導体装置の試験用基
板を用いて半導体装置の試験を行う半導体装置の試験方
法であって、常温環境下で該半導体装置を該試験用基板
の基板本体に装着することにより、上記半導体装置に形
成された突起電極を上記試験用基板に設けられた試験用
電極に装入させることにより、突起電極と試験用電極と
を電気的に接続する半導体装置装着工程と、突起電極と
接続された試験用電極を用いて半導体装置に対して所定
の試験を行う試験工程と、この試験工程終了後に、常温
環境下で半導体装置を試験用基板から取り外す取外し工
程とを有することを特徴とするものである。
According to a tenth aspect of the present invention, there is provided a semiconductor device testing method for testing a semiconductor device using the test substrate for a semiconductor device according to any one of the first to ninth aspects, which is a room temperature test method. By mounting the semiconductor device on the substrate body of the test substrate under an environment, the protruding electrode formed on the semiconductor device is loaded into the test electrode provided on the test substrate, thereby forming the protruding electrode. A semiconductor device mounting step of electrically connecting the test electrode electrically connected to the test electrode, a test step of performing a predetermined test on the semiconductor device using the test electrode connected to the protruding electrode, and a room temperature after completion of the test step. And a removal step of removing the semiconductor device from the test substrate under the environment.

【0030】また、請求項11記載の発明では、上記請
求項10記載の半導体装置の試験方法において、上記取
外し工程を実施した後に、半導体装置に設けられた突起
電極の整形処理を行うウエットバック工程を実施するこ
とを特徴とするものである。
According to the eleventh aspect of the present invention, in the method for testing a semiconductor device according to the tenth aspect, a wet-back step of performing a shaping process of a protruding electrode provided on the semiconductor device after the removing step is performed. Is carried out.

【0031】また、請求項12記載の発明では、上面に
多数の電極を有する基板と、一端を該基板の電極と電気
的に接続されて固定してあり、且つ、該基板に対して直
立しており、軸線方向の力が作用したときに、弾性的に
座屈しうる程度に細い多数の線材小片と、上記被測定対
象物の電極の配列に対応した配列で並んでいる貫通孔を
有し、上記各線材小片が該貫通孔を貫通して突き出した
状態で取り付けてあり、上記多数の線材小片を夫々の先
端が上記被測定対象物の電極の配列に対応した配列で並
ぶように位置規制する並べ手段とよりなり、上記線材小
片の先端が上記被測定対象物の電極に接触し、該線材小
片が弾性的に座屈する構成としたことを特徴とするもの
である。
According to the twelfth aspect of the invention, a substrate having a large number of electrodes on its upper surface is fixed to one end of the substrate by being electrically connected to the electrodes of the substrate and standing upright with respect to the substrate. It has a large number of small wire rods that can elastically buckle when an axial force is applied, and through holes that are arranged in an array corresponding to the array of electrodes of the object to be measured. , The wire rod pieces are attached so as to project through the through hole, and the position of the plurality of wire rod pieces is regulated so that the tips of the wire rod pieces are arranged in an array corresponding to the array of the electrodes of the object to be measured. It is characterized in that the tip of the wire rod piece comes into contact with the electrode of the object to be measured, and the wire rod piece is elastically buckled.

【0032】また、請求項13記載の発明では、上面に
多数の電極を有する基板と、一端を該基板の電極と電気
的に接続されて固定してあり、且つ、該基板に対して直
立しており、軸線方向の力が作用したときに、弾性的に
座屈しうる程度に細い多数の線材小片と、該多数の線材
小片が貫通しており、該線材小片のうち長さ方向上中央
部分を支持する軟質製のシートと、上記被測定対象物の
電極の配列に対応した配列で並んでいる貫通孔を有し、
該貫通孔が上記各線材小片のうち上記軟質製のシートよ
り上方に突き出ている部分と嵌合し、該上方に突き出て
いる部分の先端部分が該貫通孔を貫通して突き出した状
態で軟質製のシートの上側に設けてあり、上記多数の線
材小片を夫々の先端部分が上記被測定対象物の電極の配
列に対応した配列で並ぶように位置規制する上側板部材
と、上記被測定対象物の電極の配列に対応した配列で並
んでいる貫通孔を有し、該貫通孔が上記各線材小片のう
ち上記軟質製のシートより下方に突き出ている部分と嵌
合した状態で軟質製のシートの下側に設けてあり、上記
各線材小片のうち上記軟質製のシートより下方に突き出
ている部分を上記被測定対象物の電極の配列に対応した
配列で並ぶように位置規制する下側板部材とよりなり、
上記線材小片の先端が上記被測定対象物の電極に接触
し、該線材小片のうち長さ方向上中央部分が弾性的に座
屈する構成としたことを特徴とするものである。
According to the thirteenth aspect of the present invention, a substrate having a large number of electrodes on its upper surface and one end of which is electrically connected and fixed to the electrodes of the substrate and which is upright with respect to the substrate. In addition, a large number of wire rod pieces that are thin enough to elastically buckle when a force in the axial direction is applied and the wire rod pieces pass through, and the central portion in the longitudinal direction of the wire rod pieces. A sheet made of a soft material for supporting, and through holes arranged in an array corresponding to the array of the electrodes of the object to be measured,
The through hole is fitted with a portion of each of the wire rod pieces protruding above the soft sheet, and the tip end portion of the portion protruding above is soft in a state of protruding through the through hole. An upper plate member that is provided on the upper side of the sheet made of metal and positions the plurality of wire rod small pieces so that their tip portions are arranged in an array corresponding to the array of the electrodes of the measured object, and the measured object. The through holes are arranged in an array corresponding to the array of the electrodes of the object, and the through holes are made of a soft material in a state of being fitted to a portion of each of the wire rod pieces protruding below the soft sheet. A lower plate that is provided on the lower side of the sheet and that positions the portions of the wire rod pieces that project downward from the soft sheet so that they are aligned in an array corresponding to the array of the electrodes of the measured object. Consisting of members,
The tip of the wire rod piece comes into contact with the electrode of the object to be measured, and the central portion in the lengthwise direction of the wire rod piece is elastically buckled.

【0033】また、請求項14記載の発明では、上面に
多数の電極を有する基板と、一端を該基板の電極と電気
的に接続されて固定してあり、且つ、該基板に対して直
立しており、軸線方向の力が作用したときに、弾性的に
座屈しうる程度に細い多数の線材小片と、上記被測定対
象物の電極の配列に対応した配列で並んでいる貫通孔を
有し、該貫通孔が上記各線材小片のうち上記基板の電極
と電気的に接続されて固定してある上記一端寄りの部分
と嵌合して、この部分を上記被測定対象物の電極の配列
に対応した配列で並ぶように位置規制する下側板部材
と、該下側板部材上に設けてあり、該下側板部材と上側
板部材との間に空間を形成する支持枠と、上記被測定対
象物の電極の配列に対応した配列で並んでいる貫通孔を
有し、該貫通孔が上記各線材小片のうち上端寄りの部分
と嵌合し、該上方に突き出ている部分の先端部分が該貫
通孔を貫通して突き出した状態で支持枠の上側に設けて
あり、上記多数の線材小片を夫々の先端部分が上記被測
定対象物の電極の配列に対応した配列で並ぶように位置
規制する上側板部材とよりなり、上記線材小片の先端が
上記被測定対象物の電極に接触し、該線材小片のうち上
記空間内を延在している部分が弾性的に座屈する構成と
したことを特徴とするものである。
According to the fourteenth aspect of the present invention, a substrate having a large number of electrodes on its upper surface and one end thereof are electrically connected and fixed to the electrodes of the substrate, and are upright with respect to the substrate. It has a large number of small wire rods that can elastically buckle when an axial force is applied, and through holes that are arranged in an array corresponding to the array of electrodes of the object to be measured. , The through hole is fitted to a portion of each of the wire rod pieces, which is electrically connected to and fixed to the electrode of the substrate, near the one end, and this portion is arranged in the electrode array of the measurement object. A lower plate member that is positionally regulated so as to be aligned in a corresponding array, a support frame that is provided on the lower plate member and forms a space between the lower plate member and the upper plate member, and the object to be measured. Through holes arranged in an array corresponding to the array of the electrodes of The plurality of wire rod small pieces are provided on the upper side of the support frame in a state that the tip end portions of the portions protruding upward from the wire rod small pieces are fitted to the upper frame of the support frame. Each of which is composed of an upper plate member that positions the tip portions so that they are aligned in an array corresponding to the array of the electrodes of the object to be measured, and the tips of the wire rod pieces contact the electrodes of the object to be measured, A part of the wire rod piece extending in the space is elastically buckled.

【0034】また、請求項15記載の発明では、上面に
多数の電極を有する基板と、一端を該基板の電極と電気
的に接続されて固定してあり、且つ、該基板に対して直
立しており、軸線方向の力が作用したときに、弾性的に
座屈しうる程度に細い多数の線材小片と、上記被測定対
象物の電極の配列に対応した配列で並んでいる貫通孔を
有し、該貫通孔が上記各線材小片のうち上記基板の電極
と電気的に接続されて固定してある上記一端寄りの部分
と嵌合して、この部分を上記被測定対象物の電極の配列
に対応した配列で並ぶように位置規制する下側板部材
と、該下側板部材上に設けてあり、該下側板部材と上側
板部材との間に空間を形成する支持枠と、上記被測定対
象物の電極の配列に対応した配列で並んでいる貫通孔を
有し、該貫通孔が上記各線材小片のうち上端寄りの部分
と嵌合し、該上方に突き出ている部分の先端部分が該貫
通孔を貫通して突き出した状態で支持枠の上側に設けて
あり、上記多数の線材小片を夫々の先端部分が上記被測
定対象物の電極の配列に対応した配列で並ぶように位置
規制する上側板部材と、上記空間内に充填してある軟質
材とよりなり、上記線材小片の先端が上記被測定対象物
の電極に接触し、該線材小片のうち上記軟質材内を貫通
している部分が弾性的に座屈する構成としたことを特徴
とするものである。
Further, in the invention described in claim 15, a substrate having a large number of electrodes on its upper surface, one end of which is electrically connected and fixed to the electrodes of the substrate, and which is upright with respect to the substrate. It has a large number of small wire rods that can elastically buckle when an axial force is applied, and through holes that are arranged in an array corresponding to the array of electrodes of the object to be measured. , The through hole is fitted to a portion of each of the wire rod pieces, which is electrically connected to and fixed to the electrode of the substrate, near the one end, and this portion is arranged in the electrode array of the measurement object. A lower plate member that is positionally regulated so as to be aligned in a corresponding array, a support frame that is provided on the lower plate member and forms a space between the lower plate member and the upper plate member, and the object to be measured. Through holes arranged in an array corresponding to the array of the electrodes of The plurality of wire rod small pieces are provided on the upper side of the support frame in a state that the tip end portions of the portions protruding upward from the wire rod small pieces are fitted to the upper frame of the support frame. An upper plate member for regulating the position of each tip so that they are arranged in an array corresponding to the array of the electrodes of the object to be measured, and a soft material filled in the space, the tip of the wire rod small piece Is in contact with the electrode of the object to be measured, and the portion of the wire rod piece penetrating the inside of the soft material is elastically buckled.

【0035】また、請求項16記載の発明では、上面に
多数の電極を有する基板と、一端を該基板の電極と電気
的に接続されて固定してあり、且つ、該基板に対して直
立しており、軸線方向の力が作用したときに、弾性的に
座屈しうる程度に細い多数の線材小片と、上記被測定対
象物の電極の配列に対応した配列で並んでいる貫通孔を
有し、該貫通孔が上記各線材小片のうち上端寄りの部分
と嵌合し、該上方に突き出ている部分の先端部分が該貫
通孔を貫通して突き出した状態で設けてあり、上記多数
の線材小片を夫々の先端部分が上記被測定対象物の電極
の配列に対応した配列で並ぶように位置規制する上側板
部材とよりなり、上記線材小片の先端が上記被測定対象
物の電極に接触し、該線材小片のうち上記上側板部材よ
り下側の部分が弾性的に座屈する構成としたことを特徴
とするものである。
According to the sixteenth aspect of the present invention, a substrate having a large number of electrodes on its upper surface and one end of which is electrically connected and fixed to the electrodes of the substrate and which is upright with respect to the substrate. It has a large number of small wire rods that can elastically buckle when an axial force is applied, and through holes that are arranged in an array corresponding to the array of electrodes of the object to be measured. The plurality of wire rods are provided in such a state that the through hole is fitted to a portion of each of the wire rod pieces near the upper end, and a tip portion of the portion protruding upwardly protrudes through the through hole. Each of the small pieces is composed of an upper plate member that positions the tip portions so that they are aligned in an array corresponding to the array of the electrodes of the object to be measured, and the tips of the wire rod pieces contact the electrodes of the object to be measured. , The part of the wire rod smaller than the upper plate member is elastic. It is characterized in that the manner buckled configuration.

【0036】また、請求項17記載の発明では、上面に
多数の電極を有し、且つ上面に位置決め用枠が固定して
ある基板と、接触子組立体とよりなり、該接触子組立体
は、軟質製のシートと、該軟質製のシートを貫通して長
さ方向上中央部分を支持されており、軸線方向の力が作
用したときに、弾性的に座屈しうる程度に細い多数の線
材小片と、上記被測定対象物の電極の配列に対応した配
列で並んでいる貫通孔を有し、該貫通孔が上記各線材小
片のうち上記軟質製のシートより上方に突き出ている部
分と嵌合し、該上方に突き出ている部分の先端部分が該
貫通孔を貫通して突き出した状態で軟質製のシートの上
側に設けてあり、上記多数の線材小片を夫々の先端部分
が上記被測定対象物の電極の配列に対応した配列で並ぶ
ように位置規制する上側板部材と、上記被測定対象物の
電極の配列に対応した配列で並んでいる貫通孔を有し、
該貫通孔が上記各線材小片のうち上記軟質製のシートよ
り下方に突き出ている部分と嵌合し、該下方に突き出て
いる部分の下端部分が該貫通孔を貫通して突き出した状
態で軟質製のシートの下側に設けてあり、上記多数の線
材小片を夫々の下端部分が上記被測定対象物の電極の配
列に対応した配列で並ぶように位置規制する下側板部材
とよりなり、上記接触子組立体が、上記位置決め用枠内
に嵌合してあり、上記線材小片の下端が、上記基板の電
極に当接してあり、且つ、上記線材小片の先端が上記被
測定対象物の電極に接触し、該線材小片のうち長さ方向
上中央部分が弾性的に座屈する構成としたことを特徴と
するものである。
According to a seventeenth aspect of the present invention, the contactor assembly comprises a substrate having a large number of electrodes on the upper surface and a positioning frame fixed to the upper surface, and a contactor assembly. , A soft sheet, and a large number of thin wires that penetrate through the soft sheet and are supported at the central portion in the longitudinal direction and are elastically buckled when an axial force is applied. It has a small piece and a through hole arranged in an array corresponding to the array of the electrodes of the object to be measured, and the through hole is fitted with a portion of each of the wire rod small pieces protruding above the soft sheet. And the tip portion of the portion projecting upward is provided on the upper side of the soft sheet with the tip portion penetrating the through hole and projecting, and each tip portion of the numerous wire rod pieces is the above-mentioned measured portion. Position is regulated so that it is lined up in an array corresponding to the array of electrodes of the target object. It has an upper plate member, a through hole are arranged in an array corresponding to the array of electrodes of the object to be measured,
The through-hole is fitted in a portion of each of the wire rod pieces protruding downward from the soft sheet, and the lower end portion of the portion protruding downward is soft in a state of protruding through the through-hole. The lower plate member provided on the lower side of the sheet made of a plurality of wire rods, and the lower end portion of each of the plurality of wire rod pieces is positionally regulated so as to be arranged in an array corresponding to the array of the electrodes of the object to be measured. The contactor assembly is fitted in the positioning frame, the lower end of the wire rod piece is in contact with the electrode of the substrate, and the tip of the wire rod piece is the electrode of the object to be measured. And a central portion in the lengthwise direction of the wire rod piece is elastically buckled.

【0037】また、請求項18記載の発明では、前記請
求項12乃至18のうち、いずれか一項記載の接触子装
置と、該接触子装置に交換可能に取り付けられているマ
ザーボードと、該マザーボードと電気的に接続してある
試験装置本体とを使用して試験を行う構成としたことを
特徴とするものである。
Further, in the eighteenth aspect of the present invention, the contactor device according to any one of the twelfth to eighteenth aspects, a motherboard which is attached to the contactor device in a replaceable manner, and the motherboard. The test apparatus main body electrically connected to the test apparatus main body is used to perform the test.

【0038】また、請求項19記載の発明では、上端部
が試験が行われる半導体装置に設けられた外部端子と当
接し電気的に接続される複数の接続部材と、前記接続部
材を固定することにより、前記接続部材を前記外部端子
の配設位置と対応する位置に立設状態で支持する絶縁部
材よりなる支持部材と、前記接続部材が挿通される挿通
孔を有しており、前記接続部材と電気的に接続する接続
端子部とこの接続端子部を外部に引き出す引き出し配線
とを形成してなる配線基板とを具備することを特徴とす
るものである。
According to the nineteenth aspect of the present invention, a plurality of connecting members, the upper ends of which are brought into contact with and electrically connected to external terminals provided on the semiconductor device to be tested, are fixed to the connecting members. A connecting member having a supporting member made of an insulating member that supports the connecting member in a standing state at a position corresponding to the disposition position of the external terminal, and an insertion hole through which the connecting member is inserted. The present invention is characterized by including a connection terminal portion electrically connected to the wiring board, and a wiring board formed with a lead wiring for drawing the connection terminal portion to the outside.

【0039】また、請求項20記載の発明では、前記請
求項19記載の半導体装置の試験治具において、前記配
線基板の基材として、ガラスエポキシ基板,セラミック
基板,またはポリイミドフィルム基板のいずれかを用い
たことを特徴とするものである。
According to the twentieth aspect of the present invention, in the semiconductor device test jig according to the nineteenth aspect, any one of a glass epoxy substrate, a ceramic substrate, and a polyimide film substrate is used as a base material of the wiring board. It is characterized by being used.

【0040】また、請求項21記載の発明では、前記請
求項19または20記載の半導体装置の試験治具におい
て、前記配線基板を複数個積層状態で配設したことを特
徴とするものである。また、請求項22記載の発明で
は、前記請求項21記載の半導体装置の試験治具におい
て、前記複数の配線基板の間に、前記接続部材が挿通す
る絶縁部材を介装したことを特徴とするものである。
The invention according to claim 21 is the test jig for a semiconductor device according to claim 19 or 20, characterized in that a plurality of the wiring boards are arranged in a laminated state. The invention according to claim 22 is characterized in that, in the test jig for a semiconductor device according to claim 21, an insulating member through which the connecting member is inserted is interposed between the plurality of wiring boards. It is a thing.

【0041】また、請求項23記載の発明では、前記請
求項19乃至22のいずれかに記載の半導体装置の試験
治具において、前記支持部材を弾性材料により形成した
ことを特徴とするものである。また、請求項24記載の
発明では、前記請求項19乃至23のいずれかに記載の
半導体装置の試験治具において、前記接続部材の前記配
線基板から突出した部分に、前記接続端子部と電気的に
接続する導電性部材を配設したことを特徴とするもので
ある。
The invention according to claim 23 is the test jig for a semiconductor device according to any one of claims 19 to 22, characterized in that the support member is formed of an elastic material. . According to a twenty-fourth aspect of the invention, in the semiconductor device test jig according to any one of the nineteenth to twenty-third aspects, a portion of the connection member that protrudes from the wiring board is electrically connected to the connection terminal portion. It is characterized in that a conductive member for connecting to is disposed.

【0042】また、請求項25記載の発明では、前記請
求項21記載の半導体装置の試験治具において、積層状
態で配設された複数の前記配線基板を電気的に接続する
手段として、TAB(Tape Automated Bonding)方式、バ
ンプ方式,またはワイヤ方式の何れかを用いたことを特
徴とするものである。
According to the invention of claim 25, in the test jig for a semiconductor device according to claim 21, as a means for electrically connecting a plurality of the wiring boards arranged in a stacked state, TAB ( It is characterized by using either the Tape Automated Bonding) method, the bump method, or the wire method.

【0043】また、請求項26記載の発明では、前記請
求項19乃至25のいずれかに記載の半導体装置の試験
治具において、試験実施時に装着されるマザーボードと
前記配線基板とを電気的に接続する手段として、前記配
線基板に形成された挿通孔に前記引き出し配線と接続さ
れる構成でピン状端子を設け、このピン状端子が前記マ
ザーボードに電気的に接続されるよう構成したことを特
徴とするものである。
According to a twenty-sixth aspect of the present invention, in the semiconductor device test jig according to any one of the nineteenth to twenty-fifth aspects, a mother board mounted during a test is electrically connected to the wiring board. As a means for doing so, a pin-shaped terminal is provided in the insertion hole formed in the wiring board so as to be connected to the lead-out wiring, and the pin-shaped terminal is electrically connected to the motherboard. To do.

【0044】また、請求項27記載の発明では、前記請
求項19乃至25のいずれかに記載の半導体装置の試験
治具において、試験実施時に装着されるマザーボードと
前記配線基板とを電気的に接続する手段として、前記配
線基板を前記マザーボードに直接電気的に接続した構成
としたことを特徴とするものである。
According to the twenty-seventh aspect of the present invention, in the semiconductor device test jig according to any one of the nineteenth to twenty-fifth aspects, the mother board mounted during the test is electrically connected to the wiring board. As a means for doing so, the wiring substrate is directly electrically connected to the mother board.

【0045】また、請求項28記載の発明では、前記請
求項19乃至27のいずれかに記載の半導体装置の試験
治具において、前記半導体装置を複数個配設できる構成
としたことを特徴とするものである。更に、請求項29
記載の発明では、前記請求項19乃至28のいずれかに
記載の半導体装置の試験治具において、前記接続部材,
支持部材,及び配線基板をソケット内に収納し、このソ
ケットが有する蓋体を閉蓋することにより前記半導体装
置を前記接続部材に向け押圧する構成としたことを特徴
とするものである。
Further, the invention according to claim 28 is characterized in that, in the semiconductor device test jig according to any one of claims 19 to 27, a plurality of the semiconductor devices can be arranged. It is a thing. Further, claim 29
In the above described invention, in the test jig for a semiconductor device according to any one of claims 19 to 28, the connection member,
The supporting member and the wiring board are housed in a socket, and the lid of the socket is closed to press the semiconductor device toward the connecting member.

【0046】上記した各手段は、下記のように作用す
る。請求項1記載の発明によれば、半導体装置が基板本
体に装着された状態で、基板本体に対し垂直上方に突出
した突出電極構造とされた試験用電極は、半導体装置に
設けられた突起電極内部に装入される。即ち、装着状態
において、試験用電極は突起電極内部に突き刺さった状
態となる。
Each of the above means operates as follows. According to the first aspect of the present invention, the test electrode having a protruding electrode structure that protrudes vertically upward with respect to the substrate body when the semiconductor device is mounted on the substrate body is a protruding electrode provided on the semiconductor device. It is charged inside. That is, in the mounted state, the test electrode is pierced inside the protruding electrode.

【0047】このように、試験用電極が突起電極内部に
装入されることにより、試験用電極と突起電極内部との
電気的接続を図ることができ、かつ外部からの機械的圧
力を用いることなく装着時における半導体装置と基板本
体との装着強度出しを行うことができる。よって、試験
用電極及び突起電極に変形,損傷が発生するのを防止す
ることができる。また、突起電極表面に酸化膜が形成さ
れている場合には、試験用電極はこの酸化膜を破って突
起電極と接続するため、電気的接続を確実に行うことが
できる。
As described above, by inserting the test electrode inside the protruding electrode, it is possible to electrically connect the test electrode and the inside of the protruding electrode, and use mechanical pressure from the outside. Therefore, the mounting strength between the semiconductor device and the substrate body at the time of mounting can be obtained. Therefore, it is possible to prevent the test electrode and the protruding electrode from being deformed or damaged. Further, when the oxide film is formed on the surface of the bump electrode, the test electrode breaks the oxide film and connects to the bump electrode, so that the electrical connection can be surely made.

【0048】また、試験用電極を突起電極内部に装入す
る際、熱を印加する必要はなく、常温下で試験用電極と
突起電極内部との電気的接続を図ることが可能となり、
突起電極の熱による劣化を防止する事が出来る。更に、
試験用電極と突起電極との電気的接続を行うに際し、試
験用電極と突起電極との間、及び半導体装置と基板本体
との間に他の導電性部材を介在させる必要がなくなるた
め、突起電極の信頼性を向上させることができる。
Further, when the test electrode is loaded inside the bump electrode, it is not necessary to apply heat, and the test electrode and the bump electrode can be electrically connected at room temperature.
It is possible to prevent deterioration of the protruding electrodes due to heat. Furthermore,
When electrically connecting the test electrode and the bump electrode, it is not necessary to interpose another conductive member between the test electrode and the bump electrode, and between the semiconductor device and the substrate body. The reliability of can be improved.

【0049】また、請求項2及び3記載の発明によれ
ば、試験用電極を基材に添加物を加えた構成とすること
により、使用温度で試験用電極を形成する材料が突起電
極を形成する材料に混ざり合金または金属化合物が生成
されることを防止できるため、突起電極の劣化を防止す
ることができる。
According to the second and third aspects of the invention, the test electrode is formed by adding the additive to the base material, so that the material forming the test electrode at the working temperature forms the protruding electrode. Since it is possible to prevent an alloy or a metal compound from being mixed with the material to be produced, it is possible to prevent deterioration of the bump electrode.

【0050】また、請求項4及び5記載の発明によれ
ば、試験用電極を形成する基材の表面に、使用温度で突
起電極と合金または金属化合物を生成しない材質よりな
る被覆膜を形成したことにより、被覆膜は試験用電極を
形成する材料が突起電極を形成する材料に混入されるこ
とを防止するため、これによっても突起電極の劣化を防
止することができる。
Further, according to the inventions of claims 4 and 5, a coating film made of a material which does not form an alloy or a metal compound with the protruding electrode is formed on the surface of the base material forming the test electrode. By doing so, the coating film prevents the material forming the test electrode from being mixed into the material forming the protruding electrode, and thus the deterioration of the protruding electrode can also be prevented.

【0051】また、請求項6記載の発明によれば、試験
用電極をワイヤーバンブにより構成したことにより、試
験用電極の基板本体からの高さを任意に設定することが
可能となる。また、ワイヤーバンブは半導体製造プロセ
スで汎用されているワイヤボンディング装置を用いて形
成できるため、試験用電極を効率良くかつ低コストで形
成することができる。
According to the sixth aspect of the invention, since the test electrode is constituted by the wire bump, the height of the test electrode from the substrate body can be set arbitrarily. Moreover, since the wire bump can be formed by using a wire bonding apparatus that is widely used in the semiconductor manufacturing process, the test electrode can be formed efficiently and at low cost.

【0052】また、請求項7記載の発明によれば、複数
設けられる試験用電極の基板本体からの突出高さを異な
らせて配設することにより、試験の不要な突起電極に対
応する試験用電極はその高さを低くして電気的接続を行
わないようにし、また試験の必要な突起電極に対応する
試験用電極はその高さを高くして電気的接続を行う構成
とすることが可能となる。即ち、選択的に突起電極に対
して試験を行うことが可能となる。これにより、試験を
行う必要がない突起電極が不要に試験用電極により変形
することを防止することができる。
According to the seventh aspect of the invention, the test electrodes corresponding to the projecting electrodes which do not need to be tested are arranged by disposing the plurality of test electrodes with different projecting heights from the substrate body. The electrodes can be configured so that their height is reduced to prevent electrical connection, and that the test electrodes corresponding to the protruding electrodes that need to be tested are increased in height to make electrical connection. Becomes That is, the test can be selectively performed on the protruding electrode. Accordingly, it is possible to prevent the protruding electrode that does not need to be tested from being unnecessarily deformed by the test electrode.

【0053】また、請求項8記載の発明によれば、試験
用電極の機械的強度を突起電極の機械的強度よりも強く
設定したことにより、試験用電極の変形を防止すること
ができ、試験用基板の再利用が可能なり、かつ試験用基
板を試験実施毎に試験用電極を調整する必要もなくな
る。
According to the invention of claim 8, the mechanical strength of the test electrode is set to be stronger than the mechanical strength of the projecting electrode, whereby the deformation of the test electrode can be prevented, and the test electrode can be prevented from deforming. The test substrate can be reused, and it is not necessary to adjust the test electrode every time the test substrate is tested.

【0054】また、請求項9記載の発明によれば、基板
本体に比較的底面積の広い台座部が接続されるため、試
験用電極を基板本体に強固に固定することができる。ま
た、台座部よりも小さな断面積を有する突起部が突起電
極に装入されるため、突起部の突起電極への装入処理を
容易かつ確実に行うことができる。
According to the ninth aspect of the invention, since the pedestal portion having a relatively large bottom area is connected to the substrate body, the test electrode can be firmly fixed to the substrate body. Further, since the protrusion having a smaller cross-sectional area than the pedestal is inserted into the protrusion electrode, the process of inserting the protrusion into the protrusion electrode can be performed easily and reliably.

【0055】また、請求項10記載の発明によれば、上
記請求項1乃至9のいずれかに記載の半導体装置の試験
用基板を用いることにより、半導体装置装着工程におい
て常温環境下(即ち、突起電極を溶融させない環境下)
で半導体装置に形成された突起電極を試験用基板に設け
られた試験用電極に装入させ突起電極と試験用電極とを
電気的に接続することが可能となる。また、試験終了後
の取外し工程においても常温環境下で半導体装置を試験
用基板から取り外すことが可能となる。
According to the tenth aspect of the present invention, by using the semiconductor device test substrate according to any one of the first to ninth aspects, the semiconductor device mounting step is performed under a normal temperature environment (that is, protrusions). (Under environment where electrodes are not melted)
Thus, it becomes possible to insert the protruding electrode formed on the semiconductor device into the test electrode provided on the test substrate to electrically connect the protruding electrode and the test electrode. Also, the semiconductor device can be removed from the test substrate in a room temperature environment even in the removal step after the test is completed.

【0056】このため、半導体装置装着工程において突
起電極に不純物が侵入するようなことはなく、その後に
実施される試験工程において精度の高い試験を行うこと
が可能となる。また、加熱処理が不要となるため、試験
装置の簡略化を図ることができる。
For this reason, impurities do not enter the protruding electrodes in the semiconductor device mounting process, and it is possible to perform a highly accurate test in the subsequent test process. Moreover, since the heat treatment is not required, the test apparatus can be simplified.

【0057】また、試験工程後に実施される取外し工程
においては、半導体装置は単に試験用電極が突起電極に
装入することにより試験用基板に装着された構成であ
り、よって半導体装置を引き抜くだけの作業で半導体装
置を試験用基板から取り外すことができる。この際、加
熱処理は不要であり、よって突起電極の劣化発生を防止
することができる。
Further, in the removal process performed after the test process, the semiconductor device is configured to be mounted on the test substrate by simply inserting the test electrode into the protruding electrode, so that the semiconductor device is simply pulled out. The semiconductor device can be removed from the test substrate by operation. At this time, no heat treatment is necessary, and therefore, it is possible to prevent deterioration of the protruding electrodes.

【0058】また、請求項11記載の発明によれば、取
外し工程を実施した後に半導体装置に設けられた突起電
極の整形処理を行うウエットバック工程を実施すること
により、突起電極の整形処理を良好に行うことができ
る。
According to the eleventh aspect of the present invention, by performing the wet-back step of shaping the protruding electrode provided on the semiconductor device after the removing step, the shaping of the protruding electrode is performed well. Can be done.

【0059】即ち、半導体装置に形成された突起電極
は、一般にメッキ処理により形成される場合が多いが、
メッキ処理時に突起電極内に空隙(ボイド)が形成され
ることがある。このようにボイドが形成された突起電極
の形状は、ボイドが存在しない正常な突起電極に比べて
変形した形状となる。このため、ウエットバック工程が
実施されるが、単にウエットバック工程を行ったのでは
ボイドが確実に除去されないことが知られている。
That is, the protruding electrodes formed on the semiconductor device are generally formed by plating in many cases.
Voids may be formed in the protruding electrodes during the plating process. The shape of the bump electrode in which the void is formed in this way is a deformed shape as compared with a normal bump electrode having no void. Therefore, although the wet back process is performed, it is known that the voids cannot be reliably removed by simply performing the wet back process.

【0060】しかるに、試験用電極を装入することによ
り、突起電極には試験用電極の形状に対応した凹部が形
成される。この際、突起電極に形成されたボイドは凹部
と連通するため、この状態でウエットバック工程を行う
ことにより、ボイドを確実に除去することが可能とな
る。よって、取外し工程を実施した後、即ち突起電極に
凹部が形成された後にウエットバック工程を実施するこ
とにより、ボイドを確実に除去でき、突起電極の整形処
理を良好に行うことができる。
However, by inserting the test electrode, a concave portion corresponding to the shape of the test electrode is formed in the protruding electrode. At this time, since the void formed on the bump electrode communicates with the recess, the void can be reliably removed by performing the wet back process in this state. Therefore, by performing the wet-back step after performing the removing step, that is, after forming the concave portion in the protruding electrode, it is possible to reliably remove the voids and perform the shaping process of the protruding electrode in a favorable manner.

【0061】また、請求項12記載の発明によれば、線
材小片が基板に対して直立した構成であるため、線材小
片の長さが短くて足りるように作用すると共に、弾性的
な座屈変形により発生した弾性力が、線材小片の先端の
被測定対象物の電極への接触圧となるように作用する。
また、並べ手段は、線材小片の先端の位置出しが難しい
にも拘わらず、線材小片の先端が位置精度良く並ぶよう
に作用する。
According to the twelfth aspect of the invention, since the wire rod pieces are upright with respect to the substrate, the length of the wire rod pieces is short and sufficient, and the elastic buckling deformation is achieved. The elastic force generated by the action acts as a contact pressure at the tip of the wire rod piece to the electrode of the object to be measured.
Further, the arranging means acts so that the tip ends of the wire rod pieces are lined up with good positional accuracy, although it is difficult to position the tip ends of the wire rod pieces.

【0062】請求項13乃至17記載の発明によれば、
上側板部材は線材小片の先端の位置を規制するように作
用する。また、請求項13,14,15,及び17に記
載された下側板部材は、線材小片の下端寄りの部分を規
制するように作用する。
According to the thirteenth to seventeenth inventions,
The upper plate member acts to regulate the position of the tip of the wire rod piece. Further, the lower plate member described in claims 13, 14, 15 and 17 acts so as to regulate the portion of the wire rod piece near the lower end.

【0063】また、請求項14に記載された空間は、線
材小片が弾性的な座屈変形をするように作用する。ま
た、請求項13に記載された軟質製のシート、及び請求
項15に記載された軟質材は、線材小片が弾性的な座屈
変形をし、かつ座屈変形した部分同士が短絡しないよう
に作用する。
The space described in claim 14 acts so that the wire rod pieces undergo elastic buckling deformation. Further, the soft sheet according to claim 13 and the soft material according to claim 15 prevent the wire rod pieces from elastically buckling and prevent buckling-deformed parts from short-circuiting. To work.

【0064】また、請求項17に記載された位置決め用
枠を設けると共に接触子組立体が位置決め用枠内に嵌合
した構成は、接触子組立体の交換を容易となるように作
用する。請求項18に記載された、請求項12乃至17
のうちいずれか一項記載の接触子装置を交換可能に設け
た構成は、試験装置の汎用性を高めるように作用する。
In addition, the structure in which the positioning frame according to the seventeenth aspect is provided and the contactor assembly is fitted in the positioning frame works so as to facilitate replacement of the contactor assembly. Claims 12 to 17 described in Claim 18
The configuration in which the contactor device according to any one of the above is replaceably provided functions to increase the versatility of the test device.

【0065】また、請求項19記載の発明によれば、線
材状の接続部材の上端部は試験が行われる半導体装置に
設けられた外部端子と当接して電気的に接続される。こ
の接続部材は線材状とされているため近接して配設する
ことができる。よって、高密度化されることにより外部
端子の配設ピッチが狭い半導体装置に対しても試験を行
うことが可能となる。
According to the nineteenth aspect of the invention, the upper end portion of the wire-shaped connecting member is brought into contact with an external terminal provided on the semiconductor device to be tested to be electrically connected. Since this connecting member is in the form of a wire, it can be arranged close to each other. Therefore, the higher density makes it possible to perform a test even on a semiconductor device in which the arrangement pitch of external terminals is narrow.

【0066】また、支持部材は外部端子の配設位置と対
応する位置で接続部材を固定し立設状態で支持するた
め、配線基板に形成された挿通孔に接続部材を一括的に
挿通させることができる。また、支持部材は絶縁部材に
より形成されているため、複数の接続部材が支持部材に
より短絡してしまうことはない。
Further, since the support member fixes the connection member at a position corresponding to the position of the external terminal and supports the connection member in an upright state, the connection member can be inserted all at once through the insertion holes formed in the wiring board. You can Further, since the supporting member is formed of the insulating member, the plurality of connecting members will not be short-circuited by the supporting member.

【0067】更に、配線基板には接続部材と電気的に接
続する接続端子部と、この接続端子部を外部に引き出す
引き出し配線とが形成されているため、接続部材との電
気的接続は配線基板を用いて行うことが可能となる。こ
のように、配線基板を用いて接続部材を電気的に引き出
すことにより、接続端子部の引き出し構造を簡単化する
ことができる。
Further, since the wiring board is formed with the connection terminal portion for electrically connecting to the connection member and the lead wiring for drawing out the connection terminal portion to the outside, the electric connection with the connection member is performed by the wiring board. Can be performed by using. As described above, by electrically pulling out the connecting member using the wiring board, the lead-out structure of the connecting terminal portion can be simplified.

【0068】また、請求項20記載の発明によれば、配
線基板の基材としてガラスエポキシ基板を用いることに
よりコスト低減を図ることができる。また、配線基板の
基材としてセラミック基板,ポリイミドフィルム基板を
用いることにより、接続部材の配設ピッチを微細化する
ことができる。
According to the twentieth aspect of the invention, the cost can be reduced by using the glass epoxy substrate as the base material of the wiring substrate. Further, by using a ceramic substrate or a polyimide film substrate as the base material of the wiring substrate, the arrangement pitch of the connecting members can be miniaturized.

【0069】また、請求項21記載の発明によれば、配
線基板を複数個積層状態で配設したことにより、配線基
板に形成される引き出し配線の配設位置に自由度を持た
せることができ、これに伴い接続部材の配設ピッチを狭
ピッチ化することができる。また、請求項22記載の発
明によれば、積層された配線基板間に接続部材が挿通す
る絶縁部材を介装したことにより、各配線基板に形成さ
れた接続端子部及び引き出し配線が各層間で短絡するこ
とを防止することができる。また、絶縁部材は接続部材
を支持する機能を有するため、接続部材の機械的強度を
向上させることもできる。
According to the twenty-first aspect of the present invention, since a plurality of wiring boards are arranged in a laminated state, it is possible to give flexibility to the arrangement position of the lead wiring formed on the wiring board. Accordingly, the arrangement pitch of the connecting members can be narrowed. In addition, according to the invention of claim 22, since the insulating member in which the connecting member is inserted is interposed between the laminated wiring boards, the connection terminal portion and the lead wiring formed on each wiring board are provided between the respective layers. It is possible to prevent a short circuit. Moreover, since the insulating member has a function of supporting the connecting member, the mechanical strength of the connecting member can be improved.

【0070】また、請求項23記載の発明によれば、支
持部材を弾性材料により形成したことにより、支持部材
が弾性変形することにより各接続部材が上下に変位する
ことが可能となる。このため、寸法誤差等により接続部
材の長さ等にバラツキが生じたとしても、接続部材の先
端部を確実に半導体装置の外部端子と電気的に接続させ
ることができる。
According to the twenty-third aspect of the invention, since the supporting member is made of the elastic material, the supporting member is elastically deformed, so that the connecting members can be vertically displaced. Therefore, even if the length or the like of the connecting member varies due to dimensional error or the like, the tip of the connecting member can be reliably electrically connected to the external terminal of the semiconductor device.

【0071】また、請求項24記載の発明によれば、接
続部材の配線基板から突出した部分に接続端子部と電気
的に接続される導電性部材を配設したことにより、接続
部材と接続端子部とを確実に電気的に接続することがで
きる。また、請求項25記載の発明によれば、積層状態
で配設された複数の配線基板を電気的に接続する手段と
して、TAB(Tape Automated Bonding)方式,バンプ方
式,またはワイヤ方式の何れかを用いることにより、積
層された各配線基板間の電気的接続を容易かつ確実に行
うことができる。
According to the twenty-fourth aspect of the present invention, the conductive member electrically connected to the connection terminal portion is disposed in the portion of the connection member protruding from the wiring board, whereby the connection member and the connection terminal are connected. It is possible to reliably electrically connect the parts. Further, according to the invention of claim 25, as a means for electrically connecting a plurality of wiring boards arranged in a laminated state, any one of a TAB (Tape Automated Bonding) method, a bump method, and a wire method is used. By using it, electrical connection between the laminated wiring boards can be easily and reliably performed.

【0072】また、請求項26記載の発明によれば、試
験実施時に装着されるマザーボードと配線基板とを電気
的に接続する手段として、配線基板と電気的に接続され
たピン状端子を設け、このピン状端子がマザーボードに
電気的に接続されるよう構成したことにより、ピン状端
子を用いて試験治具をマザーボードに接続できるため容
易に接続処理を行うことができる。
According to the twenty-sixth aspect of the present invention, a pin-shaped terminal electrically connected to the wiring board is provided as means for electrically connecting the mother board and the wiring board mounted during the test, Since the pin-shaped terminal is electrically connected to the mother board, the test jig can be connected to the mother board by using the pin-shaped terminal, so that the connection process can be easily performed.

【0073】また、請求項27記載の発明によれば、試
験実施時に装着されるマザーボードと配線基板とを電気
的に接続する手段として、配線基板をマザーボードに直
接電気的に接続した構成としたため、他に配線基板とマ
ザーボードとを接続する構成は不要となり、簡単な構成
で配線基板とマザーボードとを電気的に接続することが
できる。
According to the twenty-seventh aspect of the present invention, the wiring board is directly electrically connected to the mother board as means for electrically connecting the mother board and the wiring board mounted during the test. Besides, the configuration for connecting the wiring board and the mother board is unnecessary, and the wiring board and the mother board can be electrically connected with a simple structure.

【0074】また、請求項28記載の発明によれば、半
導体装置を複数個配設できる構成としたことにより、試
験効率を向上させることができる。更に、請求項29記
載の発明によれば、前記の接続部材,支持部材,及び配
線基板をソケット内に収納し、このソケットが有する蓋
体を閉蓋することにより半導体装置を接続部材に向け押
圧する構成としたことにより、試験時における半導体装
置の位置決めを確実に行うことができる。従って、半導
体装置の位置ずれに起因した外部端子接続部材との接続
不良を防止できる。
According to the twenty-eighth aspect of the present invention, the test efficiency can be improved by providing a plurality of semiconductor devices. According to a twenty-ninth aspect of the invention, the connection member, the support member, and the wiring board are housed in a socket, and the lid body of the socket is closed to press the semiconductor device toward the connection member. With this configuration, the semiconductor device can be reliably positioned during the test. Therefore, it is possible to prevent a defective connection with the external terminal connection member due to the displacement of the semiconductor device.

【0075】[0075]

【発明の実施の形態】つぎに本発明の実施例について図
面と共に説明する。図1は、本発明の一実施例である半
導体装置の試験用基板20(以下、テスト用基板とい
う)を示している。同図は、試験工程にあるテスト用基
板20を示している。この試験工程においてテスト用基
板20はバーインテストボード21に装着され、かつ、
テスト用基板20の上部には被試験物となる半導体装置
22が装着された状態となっている。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 shows a test substrate 20 (hereinafter referred to as a test substrate) of a semiconductor device according to an embodiment of the present invention. The figure shows the test substrate 20 in the test process. In this test process, the test substrate 20 is mounted on the burn-in test board 21, and
A semiconductor device 22, which is an object to be tested, is mounted on the upper portion of the test substrate 20.

【0076】尚、以下の説明では、被試験物としてベア
チップ状の半導体素子を用いる例を示すが、被試験物と
して樹脂封止が行われた半導体装置で突起電極を有する
もの、例えばBGA(Ball Grid Array) 構造の半導体装
置に対しても適用することは可能である。よって、本明
細書においては、突起電極を有する構成であれば、ベア
チップ状の半導体素子及び樹脂封止が行われた半導体装
置を含め、総称して半導体装置22というものとする。
In the following description, an example in which a bare chip-shaped semiconductor element is used as the DUT is shown. However, as the DUT, a resin-sealed semiconductor device having a protruding electrode, for example, a BGA (Ball) is used. It is also possible to apply to a semiconductor device having a Grid Array) structure. Therefore, in this specification, the semiconductor device 22 is collectively referred to as a bare chip-shaped semiconductor element and a resin-sealed semiconductor device as long as the structure has the protruding electrode.

【0077】テスト用基板20の構成について、図1及
び図2を用いて説明する。尚、図2は図1に示した試験
用基板20,バーインテストボード21,半導体装置2
2を分解して示す図である。試験用基板20は、大略す
ると基板本体23,試験用電極24,ボード接続用端子
25等により構成されている。基板本体23は、例えば
多層プリント基板であり、その上面には多数の試験用電
極24が形成されている。この試験用電極24はワイヤ
バンプ構造を有しており、例えば金(Au)により形成
されている。従って、試験用電極24(以下、ワイヤバ
ンプという)は、金ワイヤが基板本体23より上方に立
設された構成となっている。
The structure of the test substrate 20 will be described with reference to FIGS. 2 shows the test substrate 20, burn-in test board 21, semiconductor device 2 shown in FIG.
It is a figure which decomposes | disassembles and shows 2. The test substrate 20 is roughly composed of a substrate body 23, a test electrode 24, a board connecting terminal 25, and the like. The board body 23 is, for example, a multilayer printed board, and a large number of test electrodes 24 are formed on the upper surface thereof. The test electrode 24 has a wire bump structure and is made of, for example, gold (Au). Therefore, the test electrode 24 (hereinafter, referred to as a wire bump) has a structure in which the gold wire is erected above the substrate body 23.

【0078】このワイヤバンプ24は、基板本体23の
上面に形成されている配線パターン(図示せず)に形成
されるが、この形成は半導体製造プロセスで汎用されて
いるワイヤボンディング装置を用いて形成できるため、
容易にかつ効率良く形成することができる。
The wire bumps 24 are formed on a wiring pattern (not shown) formed on the upper surface of the substrate main body 23, and this formation can be performed by using a wire bonding apparatus generally used in the semiconductor manufacturing process. For,
It can be formed easily and efficiently.

【0079】また、ワイヤボンディング装置は、金ワイ
ヤの切断位置を任意に変更できる構成とされており、よ
ってワイヤバンプ24の基板本体23上面からの高さ
は、ワイヤボンディング装置を制御することにより任意
に設定することができ、また複数配設されるワイヤバン
プ24毎にその高さを異ならせることも可能である。
Further, the wire bonding apparatus is constructed so that the cutting position of the gold wire can be arbitrarily changed. Therefore, the height of the wire bumps 24 from the upper surface of the substrate body 23 can be arbitrarily controlled by controlling the wire bonding apparatus. The height can be set, and the height can be made different for each of the plurality of wire bumps 24 arranged.

【0080】更に、図1及び図2は簡略化して図示され
ているが、ワイヤバンプ24の実際の形状は図9に示さ
れる形状とされている。具体的には、ワイヤバンプ24
は、所定の底面積を有する台座部24aと、この台座部
24aの上方に延出した突起部24bとにより構成され
ている。この突起部24bの断面積は、台座部24aの
底面積よりも小さく設定されており、後述するように半
導体装置に設けられた突起電極内部に装入され易い形状
とされている。尚、図中矢印Aで示す寸法は約40μm
であり、矢印Bで示す寸法は約30μmであり、更に矢
印Cで示す寸法は約100μmである。
Further, although FIGS. 1 and 2 are shown in a simplified manner, the actual shape of the wire bump 24 is the shape shown in FIG. Specifically, the wire bump 24
Is composed of a pedestal portion 24a having a predetermined bottom area and a protrusion 24b extending above the pedestal portion 24a. The cross-sectional area of the protruding portion 24b is set smaller than the bottom area of the pedestal portion 24a, and has a shape that can be easily inserted into the protruding electrode provided in the semiconductor device as described later. The size indicated by arrow A in the figure is approximately 40 μm.
And the dimension indicated by arrow B is about 30 μm, and the dimension indicated by arrow C is about 100 μm.

【0081】ボード接続用端子25は、基板本体23に
その下部に延出するよう設けられたピン状電極である。
このボード接続用端子25の上端部は、基板本体23に
植設されることにより支持されており、またその上端部
は基板本体23に形成されている内部配線或いは表面配
線を介してワイヤバンプ24と電気的に接続されてい
る。従って、ワイヤバンプ24とボード接続用端子25
とは、上記の各配線を介して電気的に接続された構成と
されている。
The board connecting terminal 25 is a pin-shaped electrode provided on the substrate main body 23 so as to extend to the lower portion thereof.
The upper end portion of the board connecting terminal 25 is supported by being embedded in the substrate body 23, and the upper end portion thereof is connected to the wire bumps 24 via internal wiring or surface wiring formed in the substrate body 23. It is electrically connected. Therefore, the wire bump 24 and the board connecting terminal 25
And are electrically connected to each other through the respective wirings described above.

【0082】一方、ボード接続用端子25の下端部は、
バーインテストボード21に接続されている。バーイン
テストボード21はバーインテスト装置(図示せず)に
接続されている。そして、バーインテスト装置が被試験
物となる半導体装置22に対してバーインテストボード
21,テスト用基板20を介して所定の信号を供給し、
また半導体装置22が生成する信号をテスト用基板2
0,バーインテストボード21を介して受信することに
より、バーインテスト装置は半導体装置22の良否を検
査する。
On the other hand, the lower end of the board connection terminal 25 is
It is connected to the burn-in test board 21. The burn-in test board 21 is connected to a burn-in test device (not shown). Then, the burn-in test device supplies a predetermined signal to the semiconductor device 22 as the DUT via the burn-in test board 21 and the test substrate 20,
In addition, the signal generated by the semiconductor device 22 is transmitted to the test substrate 2
0, the burn-in test device checks whether the semiconductor device 22 is good or bad by receiving it via the burn-in test board 21.

【0083】尚、テスト用基板20はバーインテストボ
ード21上に複数個配設できる構成とされており、同時
に複数個の半導体装置22の試験を行うことが可能な構
成とされている。テスト用基板20に装着される半導体
装置22は、例えばマルチチップモジュール(MCM)
に用いるものであり、ベアチップ状の素子本体26の下
面(基板本体23と対向する側の面)には複数の突起電
極(バンプ)27が形成されている。この突起電極27
は、鉛(Pb)と錫(Sn)との合金である半田により
構成されている。半田(Pb/Sn)は金(Au)より
も柔らかい。従って、金(Au)よりなるワイヤバンプ
24の機械的強度(固さ)は、半田により構成された突
起電極27の機械的強度(固さ)よりも大きくなってい
る。
A plurality of test substrates 20 can be arranged on the burn-in test board 21, and a plurality of semiconductor devices 22 can be tested at the same time. The semiconductor device 22 mounted on the test board 20 is, for example, a multi-chip module (MCM).
A plurality of protruding electrodes (bumps) 27 are formed on the lower surface of the bare chip-shaped element body 26 (the surface facing the substrate body 23). This protruding electrode 27
Is composed of solder which is an alloy of lead (Pb) and tin (Sn). Solder (Pb / Sn) is softer than gold (Au). Therefore, the mechanical strength (hardness) of the wire bump 24 made of gold (Au) is larger than the mechanical strength (hardness) of the bump electrode 27 made of solder.

【0084】続いて、上記構成とされたテスト用基板2
0を用いて半導体装置22の試験を行う方法について説
明する。半導体装置22に対して試験を行うには、先ず
テスト用基板20に半導体装置22を装着する半導体装
置装着工程を実施する。尚、この半導体装置装着工程に
先立ち、テスト用基板20は予めバーインテストボード
21に装着しておく。
Subsequently, the test substrate 2 having the above structure
A method of testing the semiconductor device 22 using 0 will be described. To perform a test on the semiconductor device 22, first, a semiconductor device mounting step of mounting the semiconductor device 22 on the test substrate 20 is performed. Prior to this semiconductor device mounting step, the test substrate 20 is mounted on the burn-in test board 21 in advance.

【0085】テスト用基板20に形成されたワイヤバン
プ24の配設位置と、半導体装置22に形成されている
突起電極27の形成位置とは対応するよう構成されてい
る。従って、ワイヤバンプ24と突起電極27とを位置
決めした上で、半導体装置22をテスト用基板20に向
け押圧する。上記の処理は、常温環境下(半田により構
成される突起電極27を溶融しない温度)で実施され
る。
The positions of the wire bumps 24 formed on the test substrate 20 and the positions of the protruding electrodes 27 formed on the semiconductor device 22 are arranged to correspond to each other. Therefore, after positioning the wire bumps 24 and the protruding electrodes 27, the semiconductor device 22 is pressed toward the test substrate 20. The above process is performed in a normal temperature environment (a temperature at which the protruding electrode 27 made of solder is not melted).

【0086】前記したように、突起電極27を構成する
半田(Pb/Sn)はワイヤバンプ24を構成する金
(Au)よりも機械的強度(固さ)が小さい。従って、
半導体装置22をテスト用基板20に向け押圧すること
により、ワイヤバンプ24は突起電極27内に装入され
ることとなる。
As described above, the solder (Pb / Sn) forming the bump electrode 27 has a mechanical strength (hardness) smaller than that of the gold (Au) forming the wire bump 24. Therefore,
By pressing the semiconductor device 22 toward the test substrate 20, the wire bumps 24 are loaded into the protruding electrodes 27.

【0087】このようにワイヤバンプ24を突起電極2
7の内部に装入する処理は常温環境下で行われるため、
半導体装置装着工程において熱を印加する必要はなくな
り、突起電極27の熱による劣化を防止する事が出来
る。ここで、ワイヤバンプ24が突起電極27内に装入
された状態とは、図3に示されるように、ワイヤバンプ
24が突起電極27の内部に突き刺さった状態をいう。
尚、図3は装着状態におけるワイヤバンプ24及び突起
電極27を拡大して示す図である。
In this way, the wire bumps 24 are connected to the protruding electrodes 2
Since the process of charging the inside of 7 is performed in a room temperature environment,
It is not necessary to apply heat in the semiconductor device mounting process, and it is possible to prevent deterioration of the protruding electrodes 27 due to heat. Here, the state in which the wire bumps 24 are inserted into the protruding electrodes 27 means a state in which the wire bumps 24 are stuck inside the protruding electrodes 27, as shown in FIG.
3 is an enlarged view showing the wire bumps 24 and the protruding electrodes 27 in the mounted state.

【0088】このように、半導体装置装着工程において
ワイヤバンプ24が突起電極27内部に装入されること
により、ワイヤバンプ24と突起電極27との電気的接
続を図ることができる。このワイヤバンプ24が突起電
極27に装入される際、若干の押圧力(1バンプ当た
り、5〜20グラム)を必要とするが、ワイヤバンプ2
4が突起電極27内に装入された後は、半導体装置22
をテスト用基板20に押圧し続ける必要はない。
As described above, by mounting the wire bumps 24 inside the protruding electrodes 27 in the semiconductor device mounting step, the wire bumps 24 and the protruding electrodes 27 can be electrically connected. When the wire bump 24 is loaded on the bump electrode 27, a slight pressing force (5 to 20 grams per bump) is required.
4 is inserted into the protruding electrode 27, the semiconductor device 22
Need not be kept pressed against the test substrate 20.

【0089】また、上記押圧力も、従来に比べて小さな
値となっている。具体的には、前記した図12に示す構
成を例に挙げれば、図12に示す構成では1バンプ当た
り6〜20グラムの押圧力が印加されていたのに対し、
本実施例においては1バンプ当たり2〜5グラムに押圧
力を低減することができる。
Further, the pressing force is also a value smaller than the conventional one. Specifically, taking the configuration shown in FIG. 12 as an example, in the configuration shown in FIG. 12, a pressing force of 6 to 20 grams per bump is applied.
In this embodiment, the pressing force can be reduced to 2 to 5 grams per bump.

【0090】よって、ワイヤバンプ24及び突起電極1
7に変形や損傷が発生するのを確実に防止することがで
き、また図12を用いて説明した従来構成と異なり固定
治具5が不要となりテスト用基板20の構造の簡単化を
図ることができる。また、半導体装置22がテスト用基
板20に装着された状態において、ワイヤバンプ24は
突起電極27内に嵌まり込んだ状態となるため、ワイヤ
バンプ24と突起電極27との機械的接合力(特に横方
向の接合力)は強い。このため、半導体装置22がテス
ト用基板20から容易に離脱してしまうようなことはな
い。
Therefore, the wire bump 24 and the protruding electrode 1
It is possible to reliably prevent the deformation or damage of the test piece 7, and unlike the conventional configuration described with reference to FIG. 12, the fixing jig 5 is not necessary, and the structure of the test board 20 can be simplified. it can. Further, when the semiconductor device 22 is mounted on the test substrate 20, the wire bumps 24 are fitted into the protruding electrodes 27, so that the mechanical bonding force between the wire bumps 24 and the protruding electrodes 27 (especially in the lateral direction). The bonding strength of is strong. Therefore, the semiconductor device 22 does not easily come off from the test substrate 20.

【0091】また、半田の表面には酸化膜が形成される
ことが知られているが、上記のようにワイヤバンプ24
が突起電極27内に装入される際、ワイヤバンプ24は
突起電極27の表面に形成された酸化膜を破って突起電
極27と接続するため、電気的接続を確実に行うことが
できる。
Also, it is known that an oxide film is formed on the surface of the solder.
Since the wire bumps 24 break the oxide film formed on the surface of the bump electrodes 27 and connect with the bump electrodes 27 when the bumps are loaded into the bump electrodes 27, the electrical connection can be reliably performed.

【0092】更に、ワイヤバンプ24と突起電極27と
を電気的に接続するに際し、ワイヤバンプ24と突起電
極27との間、及び半導体装置22と基板本体23との
間に他の導電性部材を介在させる必要がなくなるため、
突起電極27に他の導電性部材が侵入することはなく、
よって突起電極27の信頼性を向上させることができ
る。
Further, when electrically connecting the wire bumps 24 and the protruding electrodes 27, another conductive member is interposed between the wire bumps 24 and the protruding electrodes 27 and between the semiconductor device 22 and the substrate body 23. Because you don't have to
No other conductive member enters the protruding electrode 27,
Therefore, the reliability of the bump electrode 27 can be improved.

【0093】上記した半導体装置装着工程が終了する
と、続いて突起電極27と接続されたワイヤバンプ24
を用いて半導体装置22に対して所定の試験を行う試験
工程が実施される。この試験工程は、前記したようにバ
ーインテスト装置が被試験物となる半導体装置22に対
してバーインテストボード21,テスト用基板20を介
して所定の信号を供給し、また半導体装置22が生成す
る信号をテスト用基板20,バーインテストボード21
を介して受信することにより、バーインテスト装置は半
導体装置22の良否を検査する。
When the above semiconductor device mounting process is completed, the wire bumps 24 connected to the protruding electrodes 27 are subsequently formed.
A test process of performing a predetermined test on the semiconductor device 22 is performed by using. In this test process, as described above, the burn-in test apparatus supplies a predetermined signal to the semiconductor device 22 as the DUT via the burn-in test board 21 and the test substrate 20, and the semiconductor device 22 generates the signal. Signal test board 20, burn-in test board 21
The burn-in test device inspects whether the semiconductor device 22 is good or bad.

【0094】この際、上記のように半導体装置22はテ
スト用基板20に確実に装着されており、またワイヤバ
ンプ24と突起電極27とは確実に電気的に接続されて
いるため、精度の高い試験(バーインテスト)を行うこ
とができる。試験工程が終了すると、続いて半導体装置
22をテスト用基板20から取り外す取外し工程が実施
される。図4は取外し工程を示している。
At this time, since the semiconductor device 22 is securely mounted on the test substrate 20 and the wire bumps 24 and the protruding electrodes 27 are securely electrically connected as described above, a highly accurate test is performed. (Burn-in test) can be performed. When the test process is completed, a detaching process for removing the semiconductor device 22 from the test substrate 20 is subsequently performed. FIG. 4 shows the removing process.

【0095】同図に示されるように、取外し工程におい
ては半導体装置22が装着されたテスト用基板20を吸
着装置28にセットする。吸着装置28は、下部吸着部
29と上部吸着部30とにより構成されており、夫々図
示しない真空ポンプに接続されている。また、下部吸着
部29と上部吸着部30は、夫々図中上下方向に移動可
能な構成とされている。
As shown in the figure, in the removing step, the test substrate 20 on which the semiconductor device 22 is mounted is set in the suction device 28. The adsorption device 28 is composed of a lower adsorption portion 29 and an upper adsorption portion 30 and is connected to a vacuum pump (not shown). The lower suction part 29 and the upper suction part 30 are configured to be movable in the vertical direction in the drawing.

【0096】吸着装置28がセットされた状態におい
て、下部吸着部29はテスト用基板20の背面中央近傍
に当接し、また上部吸着部30は半導体装置22の上面
に当接している。そして、各吸着部29,30に真空ポ
ンプの吸引力を印加し、下部吸着部29によりテスト用
基板20を吸着し、また上部吸着部30により半導体装
置22を吸着しつつ、各吸着部29,30を離間するよ
う移動させる。上記一連の動作により、半導体装置22
はテスト用基板20から取り外される。
With the suction device 28 set, the lower suction portion 29 is in contact with the vicinity of the center of the back surface of the test substrate 20, and the upper suction portion 30 is in contact with the upper surface of the semiconductor device 22. Then, a suction force of a vacuum pump is applied to each of the suction portions 29 and 30, the test substrate 20 is sucked by the lower suction portion 29, and the semiconductor device 22 is sucked by the upper suction portion 30, while each suction portion 29, 30 is sucked. Move 30 apart. By the series of operations described above, the semiconductor device 22
Are removed from the test substrate 20.

【0097】この際、半導体装置22とテスト用基板2
0とは、ワイヤバンプ24が突起電極27内に装入され
ることにより装着された状態であるため、上記のように
半導体装置22をテスト用基板20に対して離間させこ
とにより、容易にワイヤバンプ24と突起電極27とを
引き離すことができる。また、この取外し作業は常温環
境下で行うことができ、よって取外し工程時に突起電極
27が熱により劣化してしまうようなことはない。
At this time, the semiconductor device 22 and the test substrate 2
0 means that the wire bumps 24 are mounted by being inserted into the protruding electrodes 27. Therefore, by separating the semiconductor device 22 from the test substrate 20 as described above, the wire bumps 24 can be easily mounted. And the protruding electrode 27 can be separated from each other. Further, this removing work can be performed in a room temperature environment, and therefore, the protruding electrode 27 is not deteriorated by heat during the removing process.

【0098】更に、突起電極27をワイヤバンプ24か
ら引き離す際、突起電極27の一部がワイヤバンプ24
に残留したり、逆にワイヤバンプ24の一部が突起電極
27に残留することはない。よって、テスト用基板20
を再利用することが可能となり、かつ試験実施毎にワイ
ヤバンプ24を調整する作業も不要となる。また、突起
電極27に不純物が混入することを防止することができ
信頼性を向上させることができる。
Further, when the protruding electrode 27 is separated from the wire bump 24, a part of the protruding electrode 27 is partially removed from the wire bump 24.
, Or conversely, a part of the wire bump 24 does not remain on the bump electrode 27. Therefore, the test substrate 20
Can be reused, and the work of adjusting the wire bumps 24 each time a test is performed becomes unnecessary. Further, it is possible to prevent impurities from being mixed into the bump electrode 27, and it is possible to improve reliability.

【0099】上記の取外し工程が終了すると、続いてウ
エットバック工程が実施される。このウエットバック工
程は、突起電極27の整形を行うために実施されるもの
であり、従来においても行われている処理である。この
ウエットバック工程は、突起電極27を加熱溶融するこ
とにより、突起電極27の形状及び光沢を良好にし、ま
た、突起電極27をメッキにより形成した場合にはメッ
キ時に突起電極27内に形成されるボイド(空隙)を除
去することを目的としている。
When the above removing step is completed, a wet back step is subsequently carried out. This wet back process is performed to shape the protruding electrodes 27, and is a process that has been performed in the past. In this wet back step, the protruding electrode 27 is heated and melted to improve the shape and luster of the protruding electrode 27, and when the protruding electrode 27 is formed by plating, it is formed in the protruding electrode 27 during plating. The purpose is to remove voids.

【0100】このウエットバック工程を取外し工程を実
施した後に実施することにより、突起電極27の整形処
理を良好に行うことができる。以下、この点について説
明する。突起電極27を形成する方法の一つとしてメッ
キ法が知られている。このメッキ法により突起電極27
を形成すると、ハンダのメッキ処理時に突起電極27内
に空隙(ボイド)が形成されることがある。このように
ボイドが内部に形成された突起電極27は、ボイドが存
在しない正常な突起電極に比べて変形した形状となる。
このため、ボイドを除去することにより突起電極27の
形状を整形するウエットバック工程が実施される。しか
るに、単にウエットバック工程を行ったのではホールが
確実に除去されないことは前記した通りである。
By performing this wet-back process after performing the removing process, the shaping process of the protruding electrode 27 can be favorably performed. Hereinafter, this point will be described. A plating method is known as one of the methods for forming the protruding electrodes 27. By this plating method, the protruding electrode 27
When the solder is formed, voids (voids) may be formed in the protruding electrode 27 during the solder plating process. The protrusion electrode 27 having the void formed therein has a deformed shape as compared with a normal protrusion electrode having no void.
For this reason, a wet-back step of shaping the shape of the bump electrode 27 by removing the void is performed. However, as described above, the holes are not surely removed by simply performing the wet back process.

【0101】図5(A)は、メッキ処理を実施した後に
球形に整形した突起電極27を示している。同図におけ
る右端部に位置する突起電極27Aにはボイド31が発
生している。このようにボイド31が発生した突起電極
27Aに、単にウエットバック処理を行ってもボイド3
1が残留してしまう可能性が高い。
FIG. 5A shows the protruding electrode 27 shaped into a sphere after being subjected to the plating treatment. A void 31 is generated in the protruding electrode 27A located at the right end in FIG. Even if the projection electrode 27A in which the void 31 has been generated in this way is simply subjected to a wet-back process, the void 3
1 is likely to remain.

【0102】しかるに、半導体装置装着工程においてワ
イヤバンプ24を突起電極27に装入することにより、
図5(B)に示されるように、突起電極27にはワイヤ
バンプ24の形状に対応した凹部32が形成される。こ
の際、突起電極27Aに形成されたボイド31は凹部3
2と連通する。
However, by mounting the wire bumps 24 on the protruding electrodes 27 in the semiconductor device mounting process,
As shown in FIG. 5B, a concave portion 32 corresponding to the shape of the wire bump 24 is formed on the bump electrode 27. At this time, the void 31 formed in the protruding electrode 27A is not
Communicate with 2.

【0103】このようにボイド31が凹部32と連通し
外部に露出した状態でウエットバック処理を行うことに
より、ボイド31を確実に除去することが可能となり、
よって取外し工程を実施した後にウエットバック工程を
実施することにより、図5(C)に示されるような、ボ
イド31の存在しない良好な球形を呈した突起電極27
を形成することができる。
By performing the wet-back process with the voids 31 communicating with the recesses 32 and exposed to the outside, the voids 31 can be reliably removed.
Therefore, by performing the wet-back process after the removal process, the projection electrode 27 having a good spherical shape without the void 31 as shown in FIG.
Can be formed.

【0104】図6乃至図8は上記した実施例の変形例を
示している。図6に示す構成は、メッキ法により形成し
た突起電極27に対して直接ワイヤバンプ24を用いて
試験を行うよう構成したものである。メッキ法により形
成した直後の突起電極27Bは、図6に示されるよう
に、先端部が鍔状となった形状を呈している。このた
め、半導体装置22の製造工程には先端部が鍔状となっ
た突起電極27Bを球形状の突起電極27に整形する処
理が行われる。この整形処理においては、先端部が鍔状
となった突起電極27Bに対して加熱処理を行い、表面
張力を利用して球形状とする。
6 to 8 show a modification of the above embodiment. The configuration shown in FIG. 6 is configured such that a test is performed by directly using the wire bumps 24 on the protruding electrodes 27 formed by the plating method. Immediately after the projection electrode 27B is formed by the plating method, as shown in FIG. 6, the tip portion has a brim-like shape. For this reason, in the manufacturing process of the semiconductor device 22, a process of shaping the protruding electrode 27B having a flange-shaped tip portion into the spherical protruding electrode 27 is performed. In this shaping process, the protruding electrode 27B having a brim-shaped tip is subjected to a heating process to make it spherical by utilizing surface tension.

【0105】しかるに、半導体装置22の製造工程にお
いて突起電極27Bを球形状としても、ワイヤバンプ2
4を装入することにより整形された突起電極27には凹
部32が形成されしまい(図5参照)、その後にウエッ
トバック処理を行うことにより再び突起電極27の整形
が行われる。
However, even if the protruding electrode 27B is formed into a spherical shape in the manufacturing process of the semiconductor device 22, the wire bump 2
A concave portion 32 is formed in the protruding electrode 27 that has been shaped by inserting 4 (see FIG. 5), and the protruding electrode 27 is shaped again by performing a wet back process.

【0106】本変形例では、上記した実施例では突起電
極27に対して2回実施される整形処理を1回にするこ
とにより、半導体装置22の製造及び試験工程を簡略化
することを目的としている。このため、半導体装置22
に対して試験を実施する前に実施されていた突起電極2
7の整形処理を行わないこととし、メッキ法により形成
されたまま状態の突起電極27Bに対してワイヤバンプ
24を装入し試験を行う構成としたものである。
The present modification aims at simplifying the manufacturing process and the testing process of the semiconductor device 22 by performing the shaping process which is performed twice for the protruding electrode 27 in the above-described embodiment once. There is. Therefore, the semiconductor device 22
Electrode 2 which was carried out before the test was carried out on
The shaping process of No. 7 is not performed, and the wire bump 24 is inserted into the protruding electrode 27B that is still formed by the plating method and the test is performed.

【0107】上記構成としたことにより、突起電極27
に対し行われる熱処理の回数を低減することができ、突
起電極27の劣化を防止することができると共に、半導
体装置22の製造及び試験工程を簡略化することができ
る。図7は、平板状の電極33(以下、平板状電極33
という)に対して試験を行う方法を示している。
With the above structure, the protruding electrode 27
It is possible to reduce the number of heat treatments that are performed on the semiconductor device 22, to prevent deterioration of the protruding electrodes 27, and to simplify the manufacturing and testing processes of the semiconductor device 22. FIG. 7 shows a flat electrode 33 (hereinafter, the flat electrode 33).
I said) to show how to test.

【0108】周知のように、半導体装置の電極としては
突起電極27ばかりではなく、平板状電極33を設けた
ものが提供されている。この平板状電極33を設けた半
導体装置34に対しても、本発明に係るテスト用基板2
0を用いて試験を行うことは可能である。
As is well known, not only the protruding electrode 27 but also the plate electrode 33 is provided as the electrode of the semiconductor device. Also for the semiconductor device 34 provided with the flat plate-shaped electrode 33, the test substrate 2 according to the present invention is used.
It is possible to perform a test with 0.

【0109】テスト用基板20を用いて平板状電極33
を設けた半導体装置34の試験を行うには、素子本体2
6の平板状電極33が形成されていない部位に、予めダ
ミーバンプ35を形成しておくと共に、ワイヤバンプ2
4は平板状電極33及びダミーバンプ35の形成位置と
対応する位置に夫々形成しておく。
The plate-shaped electrode 33 is formed by using the test substrate 20.
To test the semiconductor device 34 provided with the element main body 2
The dummy bumps 35 are formed in advance on the portions of the flat electrode 33 of FIG.
4 are formed at positions corresponding to the formation positions of the plate electrode 33 and the dummy bumps 35, respectively.

【0110】また、ワイヤバンプ24をダミーバンプ3
5に装入した状態で、平板状電極33と対応する位置に
形成されたワイヤバンプ24が平板状電極33と当接す
るようワイヤバンプ24の高さ位置を設定しておく。
尚、前記したようにワイヤバンプ24はワイヤボンディ
ング装置を用いて形成するため、その高さを任意に設定
することができる。
The wire bumps 24 are replaced by the dummy bumps 3
The height position of the wire bumps 24 is set so that the wire bumps 24 formed at the positions corresponding to the flat plate-shaped electrodes 33 come into contact with the flat plate-shaped electrodes 33 in the state of being loaded in the No.
Since the wire bumps 24 are formed using the wire bonding apparatus as described above, their height can be set arbitrarily.

【0111】上記構成とすることにより、ワイヤバンプ
24がダミーバンプ35に装入することにより半導体装
置22をテスト用基板20に確実に保持させることが可
能となり、かつ平板形状を有する平板状電極33であっ
てもワイヤバンプ24と平板状電極33との電気的接続
を行うことができる。
With the above-described structure, the semiconductor device 22 can be securely held on the test substrate 20 by mounting the wire bumps 24 on the dummy bumps 35, and the flat plate-shaped electrode 33 having a flat plate shape is used. However, it is possible to electrically connect the wire bumps 24 and the flat plate-shaped electrodes 33.

【0112】図8は、複数配設された突起電極27に選
択的にワイヤバンプ24を接続させて試験を行う方法を
示している。半導体装置22には多数の電極が形成され
ているが、電源電極,グランド電極等の特定の電極に対
しては試験を行う必要がない電極もある。このような試
験の不要な突起電極に対してワイヤバンプ24を接続す
ると、突起電極に不要な変形を発生させることなり突起
電極の劣化を招くこととなる。
FIG. 8 shows a method of conducting a test by selectively connecting the wire bumps 24 to a plurality of protruding electrodes 27 arranged. Although a large number of electrodes are formed in the semiconductor device 22, there are some electrodes that do not need to be tested with respect to specific electrodes such as a power electrode and a ground electrode. If the wire bumps 24 are connected to the protruding electrodes that do not require such a test, unnecessary deformation will occur in the protruding electrodes, which will lead to deterioration of the protruding electrodes.

【0113】このため本変形例では、ワイヤバンプ24
の高さを調整したり、またワイヤバンプ24の配設位置
を調整することにより試験の不要な突起電極に対しては
ワイヤバンプ24が装入しないよう構成したことを特徴
とするものである。図8に示す2個のワイヤバンプ24
Aは試験に際して接続を必要とする突起電極27Cに対
応するものであり、試験を必要としない突起電極27D
に対向配設されたワイヤバンプ24Bに対して基板本体
23からの高さが高くなっている。また、試験を必要と
しない突起電極27Eと対向する位置にはワイヤバンプ
は配設されていない。
Therefore, in the present modification, the wire bump 24
It is characterized in that the wire bumps 24 are not inserted into the protruding electrodes for which the test is unnecessary by adjusting the height of the wire bumps and adjusting the position of the wire bumps 24. Two wire bumps 24 shown in FIG.
Reference symbol A corresponds to the protruding electrode 27C that requires connection during the test, and does not require the testing.
The height from the substrate main body 23 is higher than that of the wire bumps 24B disposed opposite to each other. Further, no wire bump is provided at a position facing the protruding electrode 27E which does not require a test.

【0114】上記のように、ワイヤバンプ24の高さ及
び配設位置を試験を要する突起電極27C及び試験が不
要な突起電極27D,27Eに応じて適宜設定すること
により、試験を要する突起電極27Cに対してのみ選択
的に試験を行うことが可能となり、試験の不要な突起電
極に不要な変形を発生させることを防止できる。
As described above, by appropriately setting the height and placement position of the wire bump 24 in accordance with the protruding electrode 27C requiring the test and the protruding electrodes 27D and 27E not requiring the test, the protruding electrode 27C requiring the test can be obtained. It is possible to selectively perform the test only on the contrary, and it is possible to prevent unnecessary deformation from occurring in the protruding electrode that does not require the test.

【0115】ここで、図3に示されるように、ワイヤバ
ンプ24が突起電極27内に装入された状態におけるワ
イヤバンプ24と突起電極27との金属的関係について
考察する。上記のように、ワイヤバンプ24が金(A
u)により形成され、また突起電極27が半田(Pb/
Sn)により形成された構成では、常温下で半導体装置
22がテスト用基板20に装着され、よってワイヤバン
プ24が突起電極27の内部に突き刺さった状態となっ
ても、ワイヤバンプ24と突起電極27とが反応し、合
金或いは金属化合物が生成されるようなことはない。
Here, as shown in FIG. 3, the metal relationship between the wire bumps 24 and the protruding electrodes 27 in the state where the wire bumps 24 are inserted in the protruding electrodes 27 will be considered. As described above, the wire bump 24 is gold (A
u) and the protruding electrodes 27 are soldered (Pb /
In the structure formed by Sn), even if the semiconductor device 22 is mounted on the test substrate 20 at room temperature and the wire bumps 24 are stuck inside the protruding electrodes 27, the wire bumps 24 and the protruding electrodes 27 are not separated from each other. It does not react to form alloys or metal compounds.

【0116】しかるに、本発明者の実験により、ワイヤ
バンプ24が突起電極27に装入された状態でバーイン
を行い150℃(以下、この温度を使用温度という)に
加熱処理が実施されると、ワイヤバンプ24を形成する
金(Au)が突起電極27内に混ざり込み、突起電極2
7内に金−錫(Au/Sn)の合金が生成されることが
判った。また、バーイン終了後における突起電極27内
の金(Au)の含有率を測定したところ、その値は10
0〜200PPM以下であり極めて微量であることも判
った。
However, according to the experiment of the present inventor, when the burn-in is carried out with the wire bumps 24 inserted in the protruding electrodes 27 and the heat treatment is carried out to 150 ° C. (hereinafter, this temperature is referred to as operating temperature), the wire bumps Gold (Au) forming 24 is mixed in the protruding electrode 27, and the protruding electrode 2
It was found that an alloy of gold-tin (Au / Sn) was formed in No. 7. Further, when the content ratio of gold (Au) in the bump electrode 27 after the burn-in was measured, the value was 10
It was also found that the amount was 0 to 200 PPM or less, which was an extremely small amount.

【0117】周知のように、半田(Pb/Sn)内に金
−錫(Au/Sn)合金が発生すると、半田が脆くなり
機械的強度が低下することが知られている。しかるに、
上記のように突起電極27内に入り込む金(Au)の量
が微量であれば、半田が劣化するようなことはなく、半
導体装置22を実装基板に半田付けしても高い実装性及
び信頼性を維持することができる。
As is well known, it is known that when gold-tin (Au / Sn) alloy is generated in solder (Pb / Sn), the solder becomes brittle and the mechanical strength is lowered. However,
As described above, when the amount of gold (Au) entering the protruding electrodes 27 is very small, the solder does not deteriorate, and even if the semiconductor device 22 is soldered to the mounting substrate, high mountability and reliability are achieved. Can be maintained.

【0118】しかるに、半導体装置22が使用される機
器,装置によっては、半導体装置22に対して極めて高
い信頼性が要求される場合があり、このような場合には
極めて微量の金(Au)であっても突起電極27内に含
有されることを嫌う場合が生じる。以下、上記のような
場合にも対応できるよう、ワイヤバンプ24を形成する
材料が突起電極27に影響を与えないようにする手段に
ついて説明する。
However, depending on the equipment and device in which the semiconductor device 22 is used, extremely high reliability may be required for the semiconductor device 22, and in such a case, an extremely small amount of gold (Au) may be used. Even if there is, there is a case where it is disliked to be contained in the protruding electrode 27. Hereinafter, a means for preventing the material forming the wire bumps 24 from affecting the protruding electrodes 27 will be described so as to cope with the above case.

【0119】先ず第1の手段は、ワイヤバンプ24(試
験用電極)を形成する基材(上記した実施例では金(A
u))に添加物を加え、バーイン時における使用温度で
ワイヤバンプ24と突起電極27とが合金または金属化
合物を生成しないよう構成するものである。
First, the first means is to use a base material (gold (A) in the above-mentioned embodiment) for forming the wire bumps 24 (test electrodes).
u)) is added with an additive so that the wire bumps 24 and the protruding electrodes 27 do not form an alloy or a metal compound at the operating temperature during burn-in.

【0120】この際、基材となる金(Au)に添加する
添加物としては、シリコン(Si),モリブデン(M
o),クロム(Cr),バナジウム(V),鉄(F
e),ニッケル(Ni),マンガン(Mn)等が考えら
れる。また、ワイヤバンプ24を形成する基材は金(A
u)に限定されるものではなく、パラジウム(Pd),
銅(Cu),アルミニウム(Al),半田(Pb/S
n),低融点半田(Pb/In/Au),金−錫(Au
/Sn)等を用いてもよい。
At this time, as additives to be added to gold (Au) as a base material, silicon (Si), molybdenum (M
o), chromium (Cr), vanadium (V), iron (F)
e), nickel (Ni), manganese (Mn), etc. are considered. The base material for forming the wire bumps 24 is gold (A
u), but not limited to palladium (Pd),
Copper (Cu), Aluminum (Al), Solder (Pb / S)
n), low melting point solder (Pb / In / Au), gold-tin (Au)
/ Sn) or the like may be used.

【0121】更に、これらの金(Au)以外の材質を基
材として用いた場合にも、添加物としては上記したシリ
コン(Si),モリブデン(Mo),クロム(Cr),
バナジウム(V),鉄(Fe),ニッケル(Ni),マ
ンガン(Mn)等を用いる構成とすればよい。
Further, when a material other than gold (Au) is used as the base material, the additives such as silicon (Si), molybdenum (Mo), chromium (Cr),
Vanadium (V), iron (Fe), nickel (Ni), manganese (Mn), or the like may be used.

【0122】ここで、基材の材質として上記各材料を選
定したのは次の理由による。即ち、上記した各材料は比
較的融点が高い材質であり、これを基材に添加すること
によりワイヤバンプ24の融点は上昇する。このよう
に、ワイヤバンプ24の融点が上昇することにより、上
記の使用温度下においてワイヤバンプ24は溶融するこ
とはなく、突起電極27にワイヤバンプ24を形成する
材料が入り込むことを防止することができる。
Here, each of the above materials was selected as the material of the base material for the following reason. That is, each of the above-mentioned materials has a relatively high melting point, and the melting point of the wire bump 24 is increased by adding it to the base material. Thus, the melting point of the wire bumps 24 is increased, so that the wire bumps 24 are not melted under the above-mentioned use temperature, and it is possible to prevent the material forming the wire bumps 24 from entering the protruding electrodes 27.

【0123】尚、本発明者がパラジウム(Pd)を基材
として用いた実験を行ったところ、バーイン終了後にお
ける突起電極27内のパラジウム(Pd)の含有率は1
00〜200PPM以下であり極めて微量であった。一
方、ワイヤバンプ24として上記各材料を選定したのは
次の理由による。即ち、パラジウム(Pd),銅(C
u),アルミニウム(Al)は融点の比較的高い材料で
あり、よって上記と同様の理由により突起電極27にワ
イヤバンプ24を形成する材料が入り込むことを防止す
ることができる。
When the inventor conducted an experiment using palladium (Pd) as a base material, the content ratio of palladium (Pd) in the protruding electrode 27 after the burn-in was 1
The amount was 0.00 to 200 PPM or less, which was an extremely small amount. On the other hand, the above materials are selected as the wire bumps 24 for the following reasons. That is, palladium (Pd), copper (C
u) and aluminum (Al) are materials having a relatively high melting point, so that it is possible to prevent the material forming the wire bumps 24 from entering the protruding electrodes 27 for the same reason as above.

【0124】また、半田(Pb/Sn),低融点半田
(Pb/In/Au)は、突起電極27と同種の材質で
あり、これが突起電極27に入り込んでも何ら不都合は
発生しない。更に、金−錫(Au/Sn)は、本来的に
は突起電極27に混入して欲しくない金(Au)を含ん
でいるが、錫(Sn)が添加されているため突起電極2
7に入り込む金(Au)の量を殆ど無くすることができ
る。
Further, the solder (Pb / Sn) and the low melting point solder (Pb / In / Au) are the same kind of material as the bump electrode 27, and even if this enters the bump electrode 27, no trouble occurs. Further, gold-tin (Au / Sn) originally contains gold (Au) which is not desired to be mixed in the protruding electrode 27, but since tin (Sn) is added, the protruding electrode 2
The amount of gold (Au) entering 7 can be almost eliminated.

【0125】上記した第1の手段を用いることにより、
使用温度でワイヤバンプ24を形成する材料が突起電極
27を形成する材料に混ざり合金または金属化合物が生
成されることを防止できるため、突起電極27の劣化を
防止することができる。また第2の手段は、図10に示
されるように、ワイヤバンプ24を形成する基材40の
表面に、上記使用温度で突起電極27と合金または金属
化合物を生成しない材質よりなる被覆膜41を形成する
ものである。
By using the above-mentioned first means,
Since it is possible to prevent the material forming the wire bumps 24 from mixing with the material forming the protruding electrodes 27 at the operating temperature to form an alloy or a metal compound, deterioration of the protruding electrodes 27 can be prevented. As a second means, as shown in FIG. 10, a coating film 41 made of a material that does not form an alloy or a metal compound with the bump electrode 27 at the above-mentioned operating temperature is formed on the surface of the base material 40 on which the wire bumps 24 are formed. To form.

【0126】被覆膜41は、上記のように使用温度で半
田(Pb/Sn)よりなる突起電極27と合金または金
属化合物を生成しない材質とする必要があり、これに適
合する材料としては錫(Sn)或いはニッケル(Ni)
等が考えられる。この被覆膜41は、例えばスパッタリ
ング等の一般に半導体製造工程で用いられている設備を
用いて用意に基材40の表面に形成することができる。
また、被覆膜41と基材40がその界面において合金を
形成していても何ら不都合はない。
The coating film 41 must be made of a material that does not form an alloy or a metal compound with the projecting electrodes 27 made of solder (Pb / Sn) at the operating temperature as described above. (Sn) or nickel (Ni)
And so on. The coating film 41 can be easily formed on the surface of the base material 40 by using equipment generally used in semiconductor manufacturing processes such as sputtering.
Further, there is no problem even if the coating film 41 and the base material 40 form an alloy at the interface.

【0127】上記した第2の手段を用いることによって
も、使用温度でワイヤバンプ24を形成する基材40が
突起電極27を形成する材料に混ざり合金または金属化
合物が生成されることを防止でき、よって突起電極27
の劣化を防止することができる。
By using the above-mentioned second means, it is possible to prevent the base material 40 for forming the wire bumps 24 from being mixed with the material for forming the bump electrodes 27 at the working temperature to form an alloy or a metal compound. Protruding electrode 27
Degradation can be prevented.

【0128】続いて、本発明の第2実施例について説明
する。図11,図12及び図13は本発明の第2実施例
である接触子装置120を示している。図12に示され
る試験装置本体135はコンピュータによって制御され
るものであり、この試験装置本体135にはマザーボー
ド136が接続してある。試験装置137は、マザーボ
ード136に取り付けてある接触子装置120と試験装
置本体135とにより構成される。
Next, a second embodiment of the present invention will be described. 11, 12 and 13 show a contactor device 120 which is a second embodiment of the present invention. The test apparatus main body 135 shown in FIG. 12 is controlled by a computer, and a mother board 136 is connected to the test apparatus main body 135. The test apparatus 137 includes a contact device 120 attached to the motherboard 136 and a test apparatus body 135.

【0129】接触子装置120は、接触子組立体121
と基板123とよりなる。接触子組立体121は、多数
の線小片124と、シリコーンゴム製のシート125
と、2枚のガラス板126、127とを有する。2枚の
ガラス板126、127が並べ手段を構成する。また、
ガラス板126が上側板部材を構成し、ガラス板127
が下側板部材を構成する。上記構成の接触子装置120
は、接触子組立体121を組立て、この接触子組立体1
21を基板23に取り付けることにより製造される。
The contact device 120 includes a contact assembly 121.
And the substrate 123. The contactor assembly 121 includes a large number of small wire pieces 124 and a sheet 125 made of silicone rubber.
And two glass plates 126 and 127. The two glass plates 126 and 127 form an arranging means. Also,
The glass plate 126 constitutes the upper plate member, and the glass plate 127
Constitutes the lower plate member. Contact device 120 having the above configuration
Assembles the contactor assembly 121, and the contactor assembly 1
It is manufactured by attaching 21 to the substrate 23.

【0130】多数の線材小片124は接触子を構成する
ものであり、例えば銅・BeCu・TiNi等により形
成されている。また、線材小片124の形状は、例えば
径D1が約0.05mm、長さL2が約5mmの寸法を
有するよう構成されている。この多数の線材小片124
は、シート125を貫通しており、長さ方向上中央部分
124aをシート125に固定してあり、被測定対象物
である半導体チップ(半導体装置)112の多数の電極
115(図14に現れる)の配列に対応した配列及びピ
ッチp1で並んでいる。また、各線材小片124は、シ
ート125より上方及び下方に突き出ている。図中、1
24bはシート125より上方に突き出ている部分、1
24cはシート125より下方に突き出ている部分を示
している。
A large number of wire rod pieces 124 constitute a contactor, and are made of, for example, copper, BeCu, TiNi or the like. Further, the shape of the wire rod piece 124 is configured such that the diameter D1 is about 0.05 mm and the length L2 is about 5 mm. This large number of wire rod pieces 124
Has a plurality of electrodes 115 (shown in FIG. 14) of the semiconductor chip (semiconductor device) 112, which is the object to be measured, which penetrates the sheet 125 and has the central portion 124a in the lengthwise direction fixed to the sheet 125. Are arranged at a pitch p1 corresponding to the arrangement. Further, each wire rod piece 124 projects above and below the sheet 125. In the figure, 1
24b is a portion protruding above the seat 125, 1
Reference numeral 24c indicates a portion projecting downward from the seat 125.

【0131】また、シリコーンゴム製のシート125
は、その厚さt1が例えば約4mmとされている。ここ
で、シリコーンゴムは軟質であり、線材小片124が弾
性的な座屈変形することを妨げない。したがって、後述
するように、線材小片124のうち長さ方向上中央部分
124aが弾性的に座屈変形する。
The sheet 125 made of silicone rubber
Has a thickness t1 of, for example, about 4 mm. Here, the silicone rubber is soft and does not prevent the small wire rod pieces 124 from elastically buckling. Therefore, as will be described later, the longitudinal upper central portion 124a of the wire rod piece 124 elastically buckles and deforms.

【0132】ここで、線材小片124のうち長さ方向上
中央部分124aの長さL3は、シート125の厚さt
1に対応する。また、中央部分124aの長さL3(シ
ート125の厚さt1)は、線材小片124に軸線方向
の力が作用したときに、上記の中央部分124aが容易
に弾性的な座屈変形を起こしうる長さ、例えば、4mm
としてある。
Here, the length L3 of the central portion 124a in the lengthwise direction of the wire rod piece 124 is equal to the thickness t of the sheet 125.
Corresponds to 1. Further, the length L3 (thickness t1 of the sheet 125) of the central portion 124a can easily cause elastic buckling deformation of the central portion 124a when an axial force acts on the wire rod piece 124. Length, eg 4mm
There is.

【0133】尚、上記の多数の線材小片124がシート
125を貫通した構造体は、例えば多数のワイヤを整列
させて張り渡し、これをシリコーンゴムでくるみ込み、
これをワイヤと直交するようにスライスし、更にスライ
スしたものをエッチングしてシリコーンゴムを溶かして
ワイヤを露出させることにより製造される。ガラス板1
26、127は、夫々多数の貫通孔128、129を有
する。多数の貫通孔128、129は0.1mmより若
干大きい径D2を有し、且つ上記半導体チップ112の
多数の電極115の配列に対応した配列及びピッチp1
で並んでいる。
In the structure in which the small number of wire rod pieces 124 penetrate the sheet 125, for example, a large number of wires are aligned and stretched, and wrapped with silicone rubber,
It is manufactured by slicing this so as to be orthogonal to the wire and then etching the sliced product to melt the silicone rubber and expose the wire. Glass plate 1
26 and 127 have a large number of through holes 128 and 129, respectively. The large number of through holes 128 and 129 have a diameter D2 slightly larger than 0.1 mm, and the arrangement and pitch p1 correspond to the arrangement of the large number of electrodes 115 of the semiconductor chip 112.
In line.

【0134】ガラス板126は、貫通孔128が線材小
片124の上方突き出し部分124bと嵌合した状態で
シート125の上側に設けてある。上方突き出し部分1
24bは、貫通孔128を貫通して一部が上方に突き出
している。124dは線材小片124のうち上端側の部
分であって、ガラス板126より上方に突き出ている部
分である。この部分124dの長さL4は、例えば約
0.25mmとされている。また、124eは線材小片
124(部分124d)の上端である。
The glass plate 126 is provided on the upper side of the sheet 125 with the through hole 128 fitted to the upward protruding portion 124b of the wire rod piece 124. Upward protruding part 1
24b penetrates through hole 128, and a part thereof projects upward. Reference numeral 124d denotes a portion on the upper end side of the wire rod piece 124, which is a portion protruding above the glass plate 126. The length L4 of the portion 124d is, for example, about 0.25 mm. Further, 124e is the upper end of the wire rod piece 124 (portion 124d).

【0135】一方、ガラス板127は、貫通孔129が
線材小片124の下方突き出し部分124cと嵌合した
状態でシート125の上側に位置するよう設けられてい
る。下方突き出し部分124cは、貫通孔129を貫通
してその一部が上方に突き出している。124fは線材
小片124のうち下端側の部分であって、ガラス板12
7より下方に突き出ている部分である。更に、124g
は線材小片124の下方突き出し部分124cの下端で
ある。上記したガラス板126、127は、周囲を合成
樹脂部130によって接着されて、シート125を間に
挟みこんだ状態で固定されている。
On the other hand, the glass plate 127 is provided so as to be positioned above the sheet 125 with the through hole 129 fitted to the downward protruding portion 124c of the wire rod piece 124. The downward protruding portion 124c penetrates the through hole 129 and a part thereof protrudes upward. 124f is a lower end side portion of the wire rod piece 124,
It is a portion protruding below 7. Furthermore, 124g
Is the lower end of the downward protruding portion 124c of the wire rod piece 124. The glass plates 126 and 127 are fixed to each other with the sheet 125 sandwiched between the glass plates 126 and 127, which are adhered to each other by the synthetic resin portion 130.

【0136】基板123は、前記したシート125及び
ガラス板126、127より一まわり大きいサイズを有
し、上面123aの中央部分に多数の電極140を有し
た構成とされている。この電極140は、半導体チップ
112の多数の電極115の配列に対応した配列及びピ
ッチp1で並んでいる。
The substrate 123 has a size slightly larger than the sheet 125 and the glass plates 126 and 127 described above, and has a large number of electrodes 140 in the central portion of the upper surface 123a. The electrodes 140 are arranged in an array corresponding to the array of many electrodes 115 of the semiconductor chip 112 and at a pitch p1.

【0137】更に、基板123の上面には、特に図13
に示すように、上記の各電極140から外側に放射状に
延在している配線パターン141、及び各配線パターン
141の先端の外部接続用の電極142が形成してあ
る。この外部接続用の電極142のピッチp2は、上記
の電極140のピッチp1よりかなり大きくワイヤボン
ディングが行い易い構成となっている。
Further, especially on the upper surface of the substrate 123, as shown in FIG.
As shown in FIG. 5, the wiring pattern 141 radially extending outward from each electrode 140 and the electrode 142 for external connection at the tip of each wiring pattern 141 are formed. The pitch p2 of the electrodes 142 for external connection is considerably larger than the pitch p1 of the electrodes 140 described above, so that wire bonding can be easily performed.

【0138】また、上記の線材小片124の下端124
gは、半田145によって基板123上の電極140に
半田付けしてある。これにより、接触子組立体121は
基板123に載置された状態で固定されると共に、各線
材小片124は電極140と電気的に接続された状態で
基板123に対し立設された状態となる。
Also, the lower end 124 of the above-mentioned wire rod piece 124 is
g is soldered to the electrode 140 on the substrate 123 with the solder 145. As a result, the contactor assembly 121 is fixed in a state of being mounted on the substrate 123, and each wire rod piece 124 is erected on the substrate 123 in a state of being electrically connected to the electrode 140. .

【0139】ここで、接触子組立体121の構造に注目
すると、前記したように線材小片124の下端124g
はガラス板127によって位置規制されてピッチp1で
並んでいる。このため、接触子組立体121を基板12
3に載せた状態において、全部の線材小片124の下端
124gが基板123上に形成された電極140に一括
的に対向することになる。よって、線材小片124の下
端124gと基板123上の電極140との半田付けを
一括して行うことができ、よって半田付け処理を簡単に
かつ信頼性良く行うことができる。
Here, paying attention to the structure of the contactor assembly 121, as described above, the lower end 124g of the wire rod small piece 124g.
Are aligned by the glass plate 127 and are arranged at the pitch p1. Therefore, the contactor assembly 121 is attached to the substrate 12
In the state of being placed on the substrate 3, the lower ends 124g of all the wire rod pieces 124 collectively face the electrodes 140 formed on the substrate 123. Therefore, the lower end 124g of the wire rod piece 124 and the electrode 140 on the substrate 123 can be collectively soldered, so that the soldering process can be easily and reliably performed.

【0140】また、線材小片124の上方突き出し部分
124bは、ガラス板126の貫通孔128によって位
置規制されており、しかもガラス板126より上方に突
き出ている部分の長さL3は約4mmと短いため、線材
小片124がシート125を貫通しているだけの状態に
おける線材小片124のピッチ精度の如何に関係なく、
上端124eのピッチはp1に精度良く定まっている。
Further, the upper protruding portion 124b of the wire rod piece 124 is position-regulated by the through hole 128 of the glass plate 126, and the length L3 of the portion protruding above the glass plate 126 is as short as about 4 mm. , Regardless of the pitch accuracy of the wire rod pieces 124 when the wire rod pieces 124 only penetrate the sheet 125,
The pitch of the upper end 124e is accurately set to p1.

【0141】即ち、上端124eのピッチがガラス板1
26の貫通孔128によって位置規制される構成である
ため、接触子装置120は従来のものに比べて比較的簡
単に製造することができる。また図12に示すように、
接触子装置120はマザーボード136上に交換可能な
状態で取り付けてあり、基板123上の外部接続用の電
極142とマザーボード136上の電極146とはボン
ディングされたワイヤ148によって電気的に接続して
ある。上記の電極146より、配線パターン147が放
射状にのび、マザーボード136の周囲寄りの部位に形
成してある外部接続用の電極(図示せず)に到ってい
る。マザーボード136は、外部接続用の電極(図示せ
ず)を介して試験装置本体135と接続してある。
That is, the pitch of the upper end 124e is the glass plate 1
Since the position of the contact device 120 is regulated by the through holes 128 of 26, the contact device 120 can be manufactured relatively easily as compared with the conventional device. Also, as shown in FIG.
The contact device 120 is mounted on the mother board 136 in a replaceable manner, and the external connection electrode 142 on the substrate 123 and the electrode 146 on the mother board 136 are electrically connected by a bonded wire 148. . A wiring pattern 147 extends radially from the electrode 146 to reach an electrode (not shown) for external connection formed in a portion near the periphery of the mother board 136. The mother board 136 is connected to the test apparatus main body 135 via an electrode (not shown) for external connection.

【0142】次に、上記構成の接触子装置120を被測
定対象物である半導体チップ112に突きあてたときの
状態について図14を参照して説明する。突きあて処理
を行うには、先ず接触子装置120と半導体チップ11
2との相対的位置を決め、次いで接触子装置120と半
導体チップ112とを両者の間の間隔150が所定の寸
法z1となるまで近づけることによって行う。寸法z1
は、前記の部分124dの長さL4より寸法aだけ短
い。
Next, a state in which the contact device 120 having the above-mentioned configuration is abutted against the semiconductor chip 112 which is the object to be measured will be described with reference to FIG. In order to perform the butting process, first, the contact device 120 and the semiconductor chip 11
2 is determined, and then the contact device 120 and the semiconductor chip 112 are brought close to each other until the distance 150 between them becomes a predetermined dimension z1. Dimension z1
Is shorter than the length L4 of the portion 124d by a dimension a.

【0143】ここで、全部の線材小片124の上端12
4eのピッチはp1に精度良く定まっているため、接触
子装置120と半導体チップ112とを近づけたとき
に、一つの線材小片も半導体チップ112の電極115
から外れることなく、全部の線材小片124の上端12
4eが半導体チップ112の対応する電極115に接触
する。
Here, the upper ends 12 of all the wire rod pieces 124.
Since the pitch of 4e is accurately set to p1, when one contact device 120 and the semiconductor chip 112 are brought close to each other, even one wire rod piece is the electrode 115 of the semiconductor chip 112.
The upper end 12 of all the wire rod pieces 124 without coming off
4e contacts the corresponding electrode 115 of the semiconductor chip 112.

【0144】この状態から接触子装置120と半導体チ
ップ112とを最終位置まで近づける過程において、各
線材小片124には上端124eに線材小片の軸線方向
の力が作用し、各線材小片124は座屈する。ここで、
線材小片124のうちガラス板126、127の貫通孔
128、129内に入っている部分は、貫通孔128、
129の内壁によって拘束されており座屈しない。これ
に対し、線材小片124のうちガラス板126とガラス
板127との間に位置する部分(長さL3の中央部分1
24a)は、シリコーンゴム製のシート125内を貫通
しているため可撓変形可能な状態となっており、よって
符号151で示すように座屈する。この座屈は、シリコ
ーンゴム製のシート125を圧縮伸長させつつ行われ
る。尚、シリコーンゴム製のシート125は、座屈した
部分151同士が接触して短絡しないよう機能する。
In the process of bringing the contact device 120 and the semiconductor chip 112 closer to the final position from this state, a force in the axial direction of the wire rod piece acts on the upper end 124e of each wire rod piece 124, and each wire rod piece 124 buckles. . here,
The portions of the wire rod pieces 124 that are inside the through holes 128 and 129 of the glass plates 126 and 127 are the through holes 128,
It is restrained by the inner wall of 129 and does not buckle. On the other hand, a portion of the wire rod piece 124 located between the glass plate 126 and the glass plate 127 (the central portion 1 of the length L3).
24a) is in a state in which it can be flexibly deformed because it penetrates through the silicone rubber sheet 125, and therefore buckles as indicated by reference numeral 151. The buckling is performed while compressing and expanding the silicone rubber sheet 125. The silicone rubber sheet 125 functions so that the buckled portions 151 do not come into contact with each other to cause a short circuit.

【0145】また、上記の各寸法z1,L3,a等は、
上記の線材小片124の中央部分124aの座屈151
の程度が弾性限度を越えずに弾性限度内にとどまるよう
に定めてある。よって、接触子装置120と半導体チッ
プ112とが最終位置まで近づいた状態において、各線
材小片124の中央部分124aは符号151で示すよ
うに弾性限度内で座屈する。
The above-mentioned dimensions z1, L3, a, etc. are
Buckling 151 of the central portion 124a of the wire rod piece 124
It is specified that the degree of does not exceed the elastic limit and stays within the elastic limit. Therefore, when the contact device 120 and the semiconductor chip 112 are close to the final position, the central portion 124a of each wire rod piece 124 buckles within the elastic limit as indicated by reference numeral 151.

【0146】また、座屈が元の状態に復元する際には、
線材小片124に蓄成された弾性力によって各線材小片
124の上端124eは半導体チップ112の対応する
電極115を力Fで押圧する。これにより、接触子装置
120の各線材小片124と半導体チップ112の各電
極115との電気的接続を確実に行うことができる。
When the buckling is restored to the original state,
The upper end 124e of each wire rod piece 124 presses the corresponding electrode 115 of the semiconductor chip 112 with force F by the elastic force accumulated in the wire rod piece 124. As a result, electrical connection between the wire rod pieces 124 of the contactor device 120 and the electrodes 115 of the semiconductor chip 112 can be reliably established.

【0147】ここで、線材小片124のうち上端124
e寄りの部分はガラス板126の貫通孔129内に入っ
ているため、上端124eが押されて座屈する時、線材
小片124のうち上端124e寄りの部分は貫通孔12
9によって案内されつつ下動し、また上端124eは真
下に(即ち,Z1方向に)変位する。従って、上端12
4eが下方に変位する過程において、上端124eが横
にずれて電極115から外れてしまうおそれはない。
Here, the upper end 124 of the wire rod piece 124 is
Since the portion near the e is in the through hole 129 of the glass plate 126, when the upper end 124e is pushed and buckled, the portion of the wire rod small piece 124 near the upper end 124e is the through hole 12.
It moves downward while being guided by 9, and the upper end 124e is displaced directly below (that is, in the Z1 direction). Therefore, the upper end 12
There is no possibility that the upper end 124e will be laterally displaced and disengaged from the electrode 115 in the process of the downward displacement of 4e.

【0148】また、線材小片124のうち上端124e
寄りの部分が貫通孔129によって案内されているた
め、座屈が復元する際に作用する線材小片124に蓄成
された弾性力は、上端124eにおいては真上に(即
ち,Z2方向に)作用する。このことによっても、上端
124eが横にずれて電極115から外れてしまうこと
を防止できる。よって、電極115のサイズが小さくて
も、接触子装置120の各線材小片124と半導体チッ
プ112の各電極115との電気的接続を高い信頼性を
もって行うことができる。
The upper end 124e of the wire rod piece 124
Since the portion near the end is guided by the through hole 129, the elastic force stored in the wire rod piece 124, which acts when the buckling is restored, acts right above the upper end 124e (that is, in the Z2 direction). To do. This also prevents the upper end 124e from shifting laterally and coming off the electrode 115. Therefore, even if the size of the electrode 115 is small, the electrical connection between the wire rod pieces 124 of the contact device 120 and the electrodes 115 of the semiconductor chip 112 can be performed with high reliability.

【0149】以上によって、半導体チップ112が接触
子装置120を介して図11中の試験装置135と接続
され、半導体チップ112が試験装置135によって試
験される。ここで、各線材小片124が中間基板123
に対して直立しているため、線材小片124の長さL2
は約5mmと、従来の接触子装置110の針114の長
さL1に比べて大幅に短くなっている。このため、線材
小片124のインダクタンスを従来に比べて大幅に小さ
くすることができ、線材小片124に高い周波数の信号
を伝播させる場合であっても、線材小片124のインダ
クタンスの影響を無視出来る程度とすることができる。
よって、半導体チップ112が従来に比べて高い周波数
の信号を取り扱うものである場合であっても、その特性
の試験を正常に行うことが可能となる。
As described above, the semiconductor chip 112 is connected to the test device 135 in FIG. 11 via the contact device 120, and the semiconductor chip 112 is tested by the test device 135. Here, each wire rod small piece 124 is an intermediate substrate 123.
Since it is upright with respect to the length L2 of the wire rod piece 124
Is about 5 mm, which is significantly shorter than the length L1 of the needle 114 of the conventional contact device 110. For this reason, the inductance of the wire rod piece 124 can be significantly reduced compared to the conventional one, and even when a high frequency signal is propagated to the wire rod piece 124, the influence of the inductance of the wire rod piece 124 can be ignored. can do.
Therefore, even when the semiconductor chip 112 handles a signal having a higher frequency than the conventional one, it is possible to normally perform the characteristic test.

【0150】しかも、全部の線材小片124の長さL2
が短い長さに揃っているため、線材小124片の長さの
不揃いに起因する試験への悪影響も無く、この点でも上
記の特性試験は精度良く行うことができる。図15は、
本発明の第3実施例である接触子装置120Aを示して
いる。尚、図15において、図12に示した構成部分と
同一部分には同一符号を附してその説明を省略する。
Moreover, the length L2 of all the wire rod pieces 124
Have a short length, there is no adverse effect on the test due to the non-uniform length of the small wire pieces 124, and in this respect also, the above characteristic test can be performed accurately. FIG.
The contactor device 120A which is 3rd Example of this invention is shown. In FIG. 15, the same parts as those shown in FIG. 12 are designated by the same reference numerals and the description thereof will be omitted.

【0151】本実施例に係る接触子装置120Aは、上
記第2実施例の接触子装置120において、シリコーン
ゴム製のシート125を除去し、代わりに矩形枠状の支
持枠160を2枚のガラス板126、127の間に挟み
込み、このガラス板126、127間に厚さt1の空間
161が形成されるよう固定した構成とされている。こ
の構成では、線材小片124の長さ方向上中央部分12
4aは、上記空間161内に位置した構成となる。
The contact device 120A according to the present embodiment is the same as the contact device 120 of the second embodiment except that the sheet 125 made of silicone rubber is removed, and a rectangular support frame 160 is replaced with two glass plates. It is sandwiched between the plates 126 and 127 and fixed so that a space 161 having a thickness t1 is formed between the glass plates 126 and 127. In this configuration, the central portion 12 in the lengthwise direction of the wire rod piece 124 is
4a is located in the space 161.

【0152】図16は、上記構成の接触子装置120A
を半導体チップ112に突きあてたときの状態を示す。
接触子装置120Aを半導体チップ112に突きあてた
状態において、線材小片24の空間161内に位置して
いる中央部分124aは、符号162で示すように空間
161内において弾性限度内で座屈する。また、座屈が
復元使用とする弾性力によって、各線材小片124の上
端124eは力Fで半導体チップ112の対応する電極
115を押圧する。
FIG. 16 shows a contact device 120A having the above structure.
3 shows a state in which the semiconductor chip 112 is pressed against the semiconductor chip 112.
When the contact device 120A is abutted against the semiconductor chip 112, the central portion 124a located in the space 161 of the wire piece 24 buckles within the elastic limit in the space 161 as indicated by reference numeral 162. Further, due to the elastic force for which the buckling is restored, the upper end 124e of each wire rod piece 124 presses the corresponding electrode 115 of the semiconductor chip 112 with the force F.

【0153】従って、第3実施例に係る接触子装置12
0Aの構成とすることによっても、線材小片124は空
間161内で座屈し、またその上端部分及び加担部分は
ガラス板126、127に支持されるため、第2実施例
に係る接触子装置120と同様の効果を実現することが
できる。
Therefore, the contact device 12 according to the third embodiment.
Even with the configuration of 0 A, the wire rod small piece 124 buckles in the space 161, and the upper end portion and the supporting portion are supported by the glass plates 126, 127, so that the contactor device 120 according to the second embodiment is provided. The same effect can be realized.

【0154】図15の接触子装置120Aは、図17
(A)乃至(C)に示す製造方法により製造される。先
ず、同図(A)に示すように、線材小片124が貫通し
てるシート125の下側にガラス板127を組み付けた
状態で、線材小片124の下端を中間基板123上の電
極140に半田付けする。次いで、同図(B)に示すよ
うに、シート125を抜いて取り除く。最後に、同図
(C)に示すように、矩形枠状の支持枠160及びガラ
ス板126を重ねて取り付けることにより、接触子装置
120Aが形成される。
The contact device 120A shown in FIG.
It is manufactured by the manufacturing method shown in (A) to (C). First, as shown in FIG. 3A, the lower end of the wire rod piece 124 is soldered to the electrode 140 on the intermediate substrate 123 with the glass plate 127 attached to the lower side of the sheet 125 through which the wire rod piece 124 penetrates. To do. Then, the sheet 125 is pulled out and removed as shown in FIG. Finally, as shown in FIG. 7C, the contact device 120A is formed by stacking and attaching the rectangular frame-shaped support frame 160 and the glass plate 126.

【0155】続いて、本発明の第4実施例について説明
する。図18は本発明の第4実施例の接触子装置120
Bを示している。尚、図18において、図15に示す構
成部分と同一部分には同一符号を付してその説明は省略
する。本実施例に係る接触子装置120Bは、上記した
第3実施例の接触子装置120Aにおいて、空間161
内にシリコーンゴム170を充填した構成としたことを
特徴とするものである。この構成とすることにより、線
材小片124が座屈した場合に、隣接する線材小片12
4間で短絡が発生することを確実に防止することができ
る。
Next, a fourth embodiment of the present invention will be described. FIG. 18 shows a contactor device 120 according to the fourth embodiment of the present invention.
B is shown. In FIG. 18, the same parts as those shown in FIG. 15 are designated by the same reference numerals, and the description thereof will be omitted. The contactor device 120B according to the present embodiment is different from the contactor device 120A according to the third embodiment described above in the space 161.
It is characterized in that the inside is filled with silicone rubber 170. With this configuration, when the wire rod pieces 124 buckle, the adjacent wire rod pieces 12
It is possible to reliably prevent a short circuit from occurring between the four.

【0156】続いて、本発明の第5実施例について説明
する。図19は本発明の第5実施例の接触子装置120
Cを示している。尚、図18において、図15に示す構
成部分と同一部分には同一符号を付してその説明は省略
する。本実施例に係る接触子装置120Cは、上記第3
実施例の接触子装置120Aにおいて、矩形枠状の支持
枠160及び下側のガラス板127を取り除き、上側の
ガラス板126のみを残した構成としたことを特徴とす
るものである。本実施例に係る接触子装置120Cで
は、その構成を極めて簡単にすることができ、かつ前記
した第2実施例と略同等の作用を実現することができ
る。
Next, a fifth embodiment of the present invention will be described. FIG. 19 shows a contactor device 120 according to the fifth embodiment of the present invention.
C is shown. In FIG. 18, the same parts as those shown in FIG. 15 are designated by the same reference numerals, and the description thereof will be omitted. The contact device 120C according to the present embodiment is the third device described above.
The contact device 120A of the embodiment is characterized in that the support frame 160 having a rectangular frame shape and the lower glass plate 127 are removed, and only the upper glass plate 126 is left. In the contactor device 120C according to the present embodiment, its configuration can be extremely simplified, and an operation substantially equivalent to that of the second embodiment described above can be realized.

【0157】続いて、本発明の第6実施例について説明
する。図20は本発明の第6実施例である接触子装置1
20Dを示している。本実施例に係る接触子装置120
Dは、線材小片124の下端124gが基板123上の
電極140に半田付けされておらず、単に電極140に
当接した構成とされている。
The sixth embodiment of the present invention will be described next. FIG. 20 shows a contactor device 1 according to a sixth embodiment of the present invention.
20D is shown. Contact device 120 according to the present embodiment
In D, the lower end 124g of the wire rod piece 124 is not soldered to the electrode 140 on the substrate 123, but is simply in contact with the electrode 140.

【0158】接触子装置120Dは、図11に示したと
同様の構成を有する接触子組立体121と、基板123
と、この基板123上に固定してある位置決め用枠18
0とより構成されている。枠180は矩形状であり、接
触子組立体121と同じ大きさを有している。
The contact device 120D includes a contact assembly 121 having the same structure as that shown in FIG. 11, and a substrate 123.
And the positioning frame 18 fixed on the substrate 123.
0. The frame 180 has a rectangular shape and has the same size as the contactor assembly 121.

【0159】また、接触子組立体121は、枠180に
嵌合させて枠180内に落としこんである。接触子組立
体121は枠180によって位置規制されており、各線
材小片124の下端124gが基板123上の対応する
電極140に当接しており、接触子組立体121が基板
123と電気的に接続してある。
Further, the contactor assembly 121 is fitted into the frame 180 and dropped into the frame 180. The position of the contactor assembly 121 is regulated by the frame 180, the lower end 124g of each wire rod piece 124 is in contact with the corresponding electrode 140 on the substrate 123, and the contactor assembly 121 is electrically connected to the substrate 123. I am doing it.

【0160】本実施例の接触子装置120Dによれば、
外形寸法が同じで線材小片の配列が異なる複数種類の接
触子組立体を予め準備しておき、被測定対象物に応じて
接触子組立体を交換すればよい。また、上記実施例にお
いて基板123とマザーボード136とを、図21
(A)に示すようにガルウイング形状のリード190で
接続した構成としても良い。更に、図21(B)に示す
ように、スルーホール191を用いて接続した構成とし
ても良い。
According to the contact device 120D of this embodiment,
A plurality of types of contactor assemblies having the same outer dimensions and different arrangements of the wire rod pieces may be prepared in advance, and the contactor assemblies may be exchanged according to the object to be measured. Further, in the above embodiment, the board 123 and the mother board 136 are connected to each other as shown in FIG.
As shown in (A), it may be configured to be connected by a lead 190 having a gull wing shape. Further, as shown in FIG. 21B, a structure may be used in which the through holes 191 are used for connection.

【0161】尚、上記した第2乃至第6実施例において
は、接触子装置を半導体チップの試験に用いる構成を示
したが、本発明の接触子装置による被測定対象物は半導
体チップに限定されるものではなく、例えばボールグリ
ッドアレイ型の半導体装置も被測定対象物となる。
In the above second to sixth embodiments, the contact device is used for testing the semiconductor chip, but the object to be measured by the contact device of the present invention is not limited to the semiconductor chip. For example, a ball grid array type semiconductor device is also an object to be measured.

【0162】また、半導体チップ用の接触子装置、ボー
ルグリッドアレイ型の半導体装置用の接触子装置という
ように複数種類の接触子装置を予め用意しておき、マザ
ーボード136上において接触子装置を交換することに
よって、マザーボード136を取り替えることなく複数
種類の被測定対象物に対応する構成としてもよい。
Further, a plurality of types of contact devices such as a contact device for a semiconductor chip and a contact device for a ball grid array type semiconductor device are prepared in advance, and the contact device is exchanged on the motherboard 136. By doing so, the motherboard 136 may be replaced with a plurality of types of objects to be measured.

【0163】続いて本発明の第7実施例について説明す
る。図22は、本発明の第7実施例である半導体装置の
試験治具(以下、試験治具という)200を適用したI
Cソケット201を示している。ICソケット201
は、大略するとソケット本体202,蓋体203,ロッ
ク部材204,及び試験治具200等により構成されて
いる。
Next, a seventh embodiment of the present invention will be described. FIG. 22 shows an I to which a semiconductor device test jig (hereinafter referred to as a test jig) 200 according to the seventh embodiment of the present invention is applied.
The C socket 201 is shown. IC socket 201
Is composed of a socket body 202, a lid 203, a lock member 204, a test jig 200, and the like.

【0164】ソケット本体202及び蓋体203は絶縁
性樹脂により形成されており、蓋体203はソケット本
体202の一端部に配設された軸205によりソケット
本体202に対し回動自在に軸承されている。また、蓋
体203が閉蓋した状態において、ソケット本体202
と蓋体203との間には空間部206が形成されるよう
構成されており、この空間部206内に試験治具200
が配設されている。更に、ソケット本体202には試験
治具200に配設されたピン状端子213が貫通する貫
通孔214が形成されている。
The socket body 202 and the lid body 203 are made of an insulating resin, and the lid body 203 is rotatably supported by the socket body 202 by a shaft 205 arranged at one end of the socket body 202. There is. Further, when the lid body 203 is closed, the socket body 202
A space 206 is formed between the cover 203 and the lid 203, and the test jig 200 is formed in the space 206.
Are arranged. Further, the socket body 202 is formed with a through hole 214 through which the pin-shaped terminal 213 arranged in the test jig 200 penetrates.

【0165】また、ソケット本体202の他端部にも軸
207が配設されており、この軸207にはロック部材
204が回動可能に軸承されている。蓋体203に形成
された鍔部208はロック部材204と係合するよう構
成されており、蓋体203がソケット本体202を閉蓋
した状態においてロック部材204は鍔部208と係合
し、蓋体203を閉蓋状態にロックする構成とされてい
る(図22は、蓋体203が閉蓋された状態を示してい
る)。
A shaft 207 is also arranged at the other end of the socket body 202, and a lock member 204 is rotatably supported on the shaft 207. The collar portion 208 formed on the lid body 203 is configured to engage with the locking member 204, and when the lid body 203 closes the socket body 202, the locking member 204 engages with the collar portion 208, The body 203 is configured to be locked in the closed state (FIG. 22 shows the state in which the lid 203 is closed).

【0166】試験治具200は、後に詳述するように、
複数配設された線材状の接続部材209の上部に被試験
物となる半導体装置210を載置し、半導体装置210
に対し所定の試験を行う構成とされている。半導体装置
210は、その底面に外部端子として複数のバンプ21
1が形成されており、接続部材209はバンプ211と
当接することにより電気的に接続される構成とされてい
る。
The test jig 200 is, as will be described in detail later,
A semiconductor device 210 to be tested is placed on the upper part of a plurality of wire-shaped connecting members 209, and the semiconductor device 210
Is configured to perform a predetermined test. The semiconductor device 210 has a plurality of bumps 21 as external terminals on its bottom surface.
1 is formed, and the connection member 209 is configured to be electrically connected by contacting the bump 211.

【0167】従って、接続部材209とバンプ211と
が当接するように半導体装置210を試験治具200に
位置決めする必要があり、接続部材209とバンプ21
1とがずれた場合には正確な試験を行うことができなく
なってしまう。しかるに、蓋体203の所定位置には半
導体装置210と係合する位置決め用凹部212が形成
されている。よって、半導体装置210が位置決め用凹
部212と係合することにより、ICソケット201内
における半導体装置210の位置ずれを防止することが
でき、正確な試験を実施することができる。
Therefore, it is necessary to position the semiconductor device 210 on the test jig 200 so that the connection member 209 and the bump 211 come into contact with each other, and the connection member 209 and the bump 21.
If it deviates from 1, an accurate test cannot be performed. However, a positioning recess 212 that engages with the semiconductor device 210 is formed at a predetermined position of the lid 203. Therefore, by engaging the semiconductor device 210 with the positioning recess 212, it is possible to prevent the semiconductor device 210 from being displaced in the IC socket 201, and to perform an accurate test.

【0168】続いて、試験治具200の構成について、
図22に加え図23を用いて説明する。尚、図23は試
験治具200を拡大して示す図であり、また後述するピ
ン状端子213の図示は省略している。試験治具200
は、大略すると接続部材209,支持部材215,及び
配線基板216等により構成されている。接続部材20
9は、例えば銅,BeCu,TiNi等の材質により形
成された線材状部材であり、前記したようにその上端部
209aが半導体装置210に設けられたバンプ211
と当接し電気的に接続される構成とされている。また、
試験治具200に装着された状態において、接続部材2
09は配線基板216の上面より若干量突出するよう構
成されており、バンプ211との電気的接続が良好に行
えるよう構成されている。
Next, regarding the structure of the test jig 200,
It demonstrates using FIG. 23 in addition to FIG. Note that FIG. 23 is an enlarged view of the test jig 200, and the pin-shaped terminals 213 described later are omitted. Test jig 200
Is composed of a connection member 209, a support member 215, a wiring board 216, and the like. Connection member 20
Reference numeral 9 is a wire-shaped member made of, for example, a material such as copper, BeCu, or TiNi, and the upper end portion 209a thereof is the bump 211 provided on the semiconductor device 210 as described above.
Is abutted against and electrically connected. Also,
The connection member 2 in the state of being attached to the test jig 200
09 is configured so as to slightly project from the upper surface of the wiring substrate 216, and is configured so that good electrical connection with the bumps 211 can be achieved.

【0169】支持部材215は例えばシリコンゴム等の
弾性を有しかつ絶縁性を有した材料により形成されてお
り、前記した接続部材209の下端部209bはこの支
持部材215に植設された状態で固定されている。よっ
て、複数の接続部材209は立設状態で支持部材215
に支持される。また、支持部材215に対する複数の接
続部材209の配設位置は、半導体装置210に配設さ
れたバンプ211の形成位置と対応するよう構成されて
いる。
The supporting member 215 is formed of a material having elasticity and insulating properties such as silicon rubber, and the lower end portion 209b of the connecting member 209 is planted in the supporting member 215. It is fixed. Therefore, the plurality of connecting members 209 are erected to support member 215.
Supported by Further, the arrangement positions of the plurality of connection members 209 with respect to the support member 215 are configured to correspond to the formation positions of the bumps 211 arranged in the semiconductor device 210.

【0170】配線基板216は、本実施例ではガラスエ
ポキシ製のプリント配線基板が用いられており低コスト
化が図られている。この配線基板216は前記した接続
部材209が挿通される挿通孔(バンプ211の形成位
置と対応するよう構成されている)を有しており、この
挿通孔内には導電性材料が被膜形成されておりスルーホ
ール状の接続端子部217が形成されている。
As the wiring board 216, a printed wiring board made of glass epoxy is used in the present embodiment, and the cost is reduced. The wiring board 216 has an insertion hole (configured so as to correspond to the formation position of the bump 211) through which the above-mentioned connection member 209 is inserted, and a film of a conductive material is formed in the insertion hole. A through-hole-shaped connection terminal portion 217 is formed.

【0171】接続部材209は配線基板216に形成さ
れた挿通孔に挿通されることにより接続端子部217と
接触し電気的に接続される。また、接続部材209を挿
通孔に挿通する際、前記したように接続部材209は半
導体装置210に配設されたバンプ211の形成位置と
対応するよう支持部材215に支持されているため、一
括的に複数の接続部材209を配線基板216に形成さ
れた挿通孔に挿通することができ挿通作業を容易に行う
ことができる。また、支持部材215は絶縁部材により
形成されているため、複数の接続部材209が支持部材
215により短絡してしまうこともない。
The connection member 209 is inserted into the insertion hole formed in the wiring board 216 to come into contact with the connection terminal portion 217 to be electrically connected. Further, when the connecting member 209 is inserted through the insertion hole, the connecting member 209 is supported by the supporting member 215 so as to correspond to the formation position of the bump 211 arranged on the semiconductor device 210, as described above, so that the connecting member 209 is collectively supported. Further, the plurality of connection members 209 can be inserted into the insertion holes formed in the wiring board 216, and the insertion work can be easily performed. Moreover, since the support member 215 is formed of an insulating member, the plurality of connection members 209 will not be short-circuited by the support member 215.

【0172】また、上記の配線基板216の外周位置に
はピン状端子213が挿通される端子挿通孔218が形
成されている。更に、配線基板216の上面には、接続
端子部217を配線基板216の外周位置まで引き出す
引き出し配線219が形成されている。この引き出し配
線219は配線基板216にプリント形成されたもので
あり、前記した端子挿通孔218の形成位置近傍まで引
き出された構成とされている。この端子挿通孔218に
も導電性材料が被膜形成されておりスルーホールを形成
している。また、引き出し配線219と接続端子部21
7、及び引き出し配線219と端子挿通孔218内に形
成された導電性膜とは一体化され電気的に接続した構成
とされている。
Further, a terminal insertion hole 218 into which the pin-shaped terminal 213 is inserted is formed at the outer peripheral position of the wiring board 216. Further, on the upper surface of the wiring board 216, a lead-out wiring 219 for drawing the connection terminal portion 217 to the outer peripheral position of the wiring board 216 is formed. The lead wiring 219 is formed by printing on the wiring board 216, and is drawn to the vicinity of the formation position of the terminal insertion hole 218. The terminal insertion hole 218 is also coated with a conductive material to form a through hole. In addition, the lead wiring 219 and the connection terminal portion 21
7, and the lead wiring 219 and the conductive film formed in the terminal insertion hole 218 are integrated and electrically connected.

【0173】ピン状端子213は端子挿通孔218に挿
通されることにより引き出し配線219と電気的に接続
される。また、ピン状端子213の上端部には、端子挿
通孔218の径寸法より大径とされた頭部213aが形
成されている。従って、ピン状端子213を端子挿通孔
218に挿通することにより、頭部213aは引き出し
配線219と接触し、この部位においても電気的な接続
が行われる。
The pin-shaped terminal 213 is electrically connected to the lead wiring 219 by being inserted into the terminal insertion hole 218. Further, a head portion 213a having a diameter larger than that of the terminal insertion hole 218 is formed at the upper end portion of the pin-shaped terminal 213. Therefore, by inserting the pin-shaped terminal 213 into the terminal insertion hole 218, the head portion 213a comes into contact with the lead wiring 219, and electrical connection is also made at this portion.

【0174】この際、ピン状端子213と引き出し配線
219との電気的接続を更に確実に行うため、図30に
示されるように頭部213aと引き出し配線219とを
半田付けする構成としてもよい(半田接合部を符号22
6で示す)。また、図31に示されるように、ピン状端
子213と引き出し配線219との間に導電性ペースト
(導電性部材)227を塗布した構成としてもよい。
At this time, in order to ensure the electrical connection between the pin-shaped terminal 213 and the lead wire 219, the head portion 213a and the lead wire 219 may be soldered as shown in FIG. Reference numeral 22 for the solder joint
6). Alternatively, as shown in FIG. 31, a conductive paste (conductive member) 227 may be applied between the pin-shaped terminal 213 and the lead wiring 219.

【0175】上記のようにピン状端子213が引き出し
配線219と電気的に接続されることにより、ピン状端
子213は引き出し配線219,接続端子部217を介
して接続部材209と電気的に接続される。本実施例に
係る試験治具200は、上記のように線材状の接続部材
209の上端部209aは試験が行われる半導体装置2
10に設けられたバンプ211と当接して電気的に接続
される。この際、接続部材209は線材状とされている
ため近接して配設することが可能である。よって、μB
GA等のバンプ211が高密度に配設された半導体装置
210に対し、本実施例に係る試験治具200を適用す
ることが可能となる。
Since the pin-shaped terminal 213 is electrically connected to the lead wiring 219 as described above, the pin-shaped terminal 213 is electrically connected to the connecting member 209 via the lead wiring 219 and the connection terminal portion 217. It In the test jig 200 according to the present embodiment, as described above, the upper end portion 209a of the wire-shaped connecting member 209 is the semiconductor device 2 to be tested.
The bumps 211 provided in 10 are brought into contact with each other to be electrically connected. At this time, since the connecting member 209 is in the form of a wire, it can be arranged close to each other. Therefore, μB
The test jig 200 according to the present embodiment can be applied to the semiconductor device 210 in which the bumps 211 such as GA are densely arranged.

【0176】また、支持部材215はシリコンゴム等の
弾性材料により形成されているため、支持部材215が
弾性変形することにより各接続部材209は上下に変位
することが可能となる。よって、接続端子部217を接
続部材209がその内部で電気的接続を維持しつつ上下
に移動可能な構成とすることにより、寸法誤差等により
接続部材209の長さ等にバラツキが生じた場合であっ
ても、このバラツキに拘わらず接続部材217を確実に
半導体装置210のバンプ211に接続することができ
る。よって、上記構成とすることにより、半導体試験の
信頼性を向上させることができる。
Further, since the supporting member 215 is made of an elastic material such as silicon rubber, each connecting member 209 can be vertically displaced by elastically deforming the supporting member 215. Therefore, the connection terminal portion 217 is configured to be movable up and down while the connection member 209 maintains electrical connection inside the connection terminal portion 217, so that the length of the connection member 209 may vary due to dimensional error or the like. Even if there is such variation, the connection member 217 can be reliably connected to the bump 211 of the semiconductor device 210 regardless of this variation. Therefore, with the above structure, the reliability of the semiconductor test can be improved.

【0177】更に、本実施例に係る試験治具200に設
けられた配線基板216には、接続部材209と電気的
に接続する接続端子部217と、この接続端子部217
をピン状端子213に引き出す引き出し配線219とが
形成されている。このため、接続部材209を試験治具
200の外部に引き出すピン状端子213と、接続部材
209との電気的接続を配線基板216を用いて行うこ
とが可能となる。
Further, on the wiring board 216 provided on the test jig 200 according to this embodiment, the connection terminal portion 217 electrically connected to the connection member 209 and the connection terminal portion 217 are provided.
Is formed on the pin-shaped terminal 213. Therefore, it is possible to use the wiring board 216 to electrically connect the connection member 209 to the pin-shaped terminal 213 that draws the connection member 209 out of the test jig 200.

【0178】ここで、先に図12を用いて説明した接触
子装置120を注目すると、同図に示される構成では線
材小片124(本実施例の接続部材209に相当する)
を基板123に個々半田付けを行うことにより接続して
いたため半田付け処理が非常に面倒となる。これは、線
材小片124の配設ピッチが狭ピッチ化すると一層重要
な問題となる。
Here, paying attention to the contact device 120 described above with reference to FIG. 12, the wire rod piece 124 (corresponding to the connecting member 209 of the present embodiment) in the configuration shown in FIG.
Since they are connected to the board 123 by soldering them individually, the soldering process becomes very troublesome. This becomes a more important problem when the arrangement pitch of the wire rod pieces 124 is narrowed.

【0179】これに対し、本実施例では接続部材209
を配線基板216に形成された接続端子部217に挿通
するだけで接続部材209をピン状端子213に引き出
すことができ、接続部材209と配線基板216との接
続構造を簡単化することができる。また、各接続部材2
09の配設ピッチが狭ピッチ化しても、単に接続端子部
217に挿通するだけで配線基板216と電気的に接続
できるため、容易に狭ピッチ化に対応させることができ
る。
On the other hand, in this embodiment, the connecting member 209 is used.
The connecting member 209 can be pulled out to the pin-shaped terminal 213 only by inserting the connector into the connecting terminal portion 217 formed on the wiring board 216, and the connection structure between the connecting member 209 and the wiring board 216 can be simplified. Also, each connection member 2
Even if the arrangement pitch of 09 is narrowed, it can be electrically connected to the wiring board 216 simply by inserting it into the connection terminal portion 217, so that it is possible to easily cope with the narrowed pitch.

【0180】また、上記のように接続部材209は配線
基板216に形成された接続端子部217に挿通するこ
とにより接続端子部217と電気的に接続される。よっ
て、接続部材209と接続端子部217との電気的接続
をより確実にするため、図28に示されるように接続部
材209の表面に半田或いは金等により表面メッキ層2
24を形成した構成としてもよい。
Further, as described above, the connecting member 209 is electrically connected to the connecting terminal portion 217 by being inserted into the connecting terminal portion 217 formed on the wiring board 216. Therefore, in order to ensure the electrical connection between the connection member 209 and the connection terminal portion 217, as shown in FIG. 28, the surface plating layer 2 is formed on the surface of the connection member 209 by solder or gold.
24 may be formed.

【0181】更に、図29に示されるように、接続部材
209の上端部と接続端子部217との間に導電性ペー
スト(導電性部材)225を塗布し、これにより接続部
材209と接続端子部217との電気的接続性を向上さ
せる構成としてもよい。図24及び図25は、上記した
第7実施例に係る試験治具200の変形例である試験治
具200A,200Bを示している。尚、各図において
図22及び図23に示した第7実施例に係る試験治具2
00の構成と同一構成については同一符号を附してその
説明を省略する。
Further, as shown in FIG. 29, a conductive paste (conductive member) 225 is applied between the upper end portion of the connection member 209 and the connection terminal portion 217, whereby the connection member 209 and the connection terminal portion 217 are formed. It may be configured to improve the electrical connectivity with 217. 24 and 25 show test jigs 200A and 200B which are modified examples of the test jig 200 according to the seventh embodiment described above. Incidentally, in each drawing, the test jig 2 according to the seventh embodiment shown in FIG. 22 and FIG.
The same components as those of No. 00 are denoted by the same reference numerals and the description thereof will be omitted.

【0182】図24に示す試験治具200Aは配線基板
216Aの基材としてセラミック基板を用いたことを特
徴とするものであり、また図25に示す試験治具200
Bは配線基板216Aの基材としてポリイミドフィルム
基板を用いたことを特徴とするものである。
The test jig 200A shown in FIG. 24 is characterized by using a ceramic substrate as the base material of the wiring board 216A, and the test jig 200 shown in FIG.
B is characterized by using a polyimide film substrate as a base material of the wiring substrate 216A.

【0183】このように、配線基板216A,216B
の基材としてセラミック基板或いはポリイミドフィルム
基板を用いることにより、接続部材209の配設ピッチ
を微細化することができ、高密度化された半導体装置2
10に対応することが可能となる。
Thus, the wiring boards 216A, 216B
By using the ceramic substrate or the polyimide film substrate as the base material of the above, it is possible to miniaturize the arrangement pitch of the connection members 209, and the density of the semiconductor device 2 is increased.
It becomes possible to correspond to 10.

【0184】図26は本発明の第8実施例である試験治
具200Cを示している。尚、同図においても図22及
び図23に示した第7実施例に係る試験治具200の構
成と同一構成については同一符号を附してその説明を省
略する。本実施例に係る試験治具200Cは、2個の配
線基板220,221を用い、この配線基板220,2
21をその間に支持部材215を介在させて積層した構
成としたことを特徴とするものである。本実施例におい
ては、配線基板220として図22及び図23で示した
配線基板216と同一構成とされたガラスエポキシ基板
を用いており、また配線基板221としては図25で示
した配線基板216Bと同一構成とされたポリイミドフ
ィルム基板を用いている。
FIG. 26 shows a test jig 200C which is an eighth embodiment of the present invention. Note that, also in this figure, the same components as those of the test jig 200 according to the seventh embodiment shown in FIGS. 22 and 23 are denoted by the same reference numerals, and the description thereof will be omitted. The test jig 200C according to the present embodiment uses two wiring boards 220 and 221.
It is characterized in that 21 is laminated with a supporting member 215 interposed therebetween. In this embodiment, a glass epoxy substrate having the same structure as the wiring board 216 shown in FIGS. 22 and 23 is used as the wiring board 220, and the wiring board 221 is the wiring board 216B shown in FIG. The same polyimide film substrate is used.

【0185】また本実施例においては、支持部材215
Aは一対の配線基板220,221の間に介装されてお
り、また接続部材209はその中央部分を支持部材21
5Aにより支持された構成とされている。更に、接続部
材209は、各配線基板220,221に形成された接
続端子部217を共に挿通するよう構成されている。
In addition, in this embodiment, the supporting member 215 is used.
A is interposed between the pair of wiring boards 220 and 221, and the connecting member 209 has the central portion thereof at the support member 21.
It is configured to be supported by 5A. Further, the connection member 209 is configured to pass through the connection terminal portions 217 formed on the wiring boards 220 and 221 together.

【0186】本実施例に係る試験治具200Cによれ
ば、複数個の配線基板220,221を積層状態で配設
したことにより、各配線基板220,221に形成され
る引き出し配線219の配設位置に自由度を持たせるこ
とができ、これに伴い接続部の配設ピッチを狭ピッチ化
することができる。
According to the test jig 200C of the present embodiment, the plurality of wiring boards 220 and 221 are arranged in a laminated state, so that the lead wiring 219 formed on each wiring board 220 and 221 is arranged. The position can be provided with a degree of freedom, and accordingly, the arrangement pitch of the connection portions can be narrowed.

【0187】具体的には、1個の配線基板により試験治
具を構成した場合に比べ、本実施例では各配線基板22
0,221に形成する引き出し配線219の数を半分に
することができ、よって引き出し配線219の配設位置
に自由度を持たせることができる。
Specifically, compared with the case where the test jig is composed of one wiring board, each wiring board 22 is used in this embodiment.
It is possible to halve the number of the lead wirings 219 formed in 0 and 221, so that the arrangement position of the lead wirings 219 can have flexibility.

【0188】図27は本発明の第9実施例である試験治
具200Dを示している。尚、同図において図26に示
した第8実施例に係る試験治具200Cの構成と同一構
成については同一符号を附してその説明を省略する。本
実施例に係る試験治具200Dは、第8実施例に係る試
験治具200Cの下部に更に配線基板222を積層し、
合計3個の配線基板220〜222を積層した構成とさ
れている。また、配線基板220と配線基板222との
間には絶縁部材223が介装されている。
FIG. 27 shows a test jig 200D which is a ninth embodiment of the present invention. In the figure, the same components as those of the test jig 200C according to the eighth embodiment shown in FIG. 26 are designated by the same reference numerals, and the description thereof will be omitted. The test jig 200D according to the present embodiment further includes a wiring board 222 laminated under the test jig 200C according to the eighth embodiment,
A total of three wiring boards 220 to 222 are laminated. An insulating member 223 is interposed between the wiring board 220 and the wiring board 222.

【0189】本実施例においては、配線基板222とし
て図25で示した配線基板216Bと同一構成とされた
ポリイミドフィルム基板を用いている。また、絶縁部材
223は図26に示す支持部材215Aと同一構成とさ
れており、接続部材209はその上部を支持部材215
Aにより支持されると共に、下部を絶縁部材223によ
り支持された構成とされている。更に、接続部材209
は、各配線基板220〜222に形成された接続端子部
217を共に挿通するよう構成されている。
In this embodiment, as the wiring board 222, a polyimide film board having the same structure as the wiring board 216B shown in FIG. 25 is used. Further, the insulating member 223 has the same structure as the supporting member 215A shown in FIG. 26, and the connecting member 209 has an upper portion thereof as the supporting member 215.
In addition to being supported by A, the lower part is supported by the insulating member 223. Further, the connecting member 209
Are configured to be inserted together with the connection terminal portions 217 formed on the wiring boards 220 to 222.

【0190】本実施例に係る試験治具200Dによれ
ば、積層された配線基板220と配線基板222との間
に接続部材209が挿通する絶縁部材223を介装した
ことにより、各配線基板220,222に形成された接
続端子部217及び引き出し配線219が各層間で短絡
することを防止することができる(この機能は、支持部
材215,215Aも有している)。また、絶縁部材2
23は接続部材209を支持する機能を有するため、接
続部材209の機械的強度を向上させることもできる。
According to the test jig 200D of this example, the insulating member 223 through which the connecting member 209 is inserted is interposed between the laminated wiring boards 220 and 222, so that the wiring boards 220 can be connected. , 222 can be prevented from short-circuiting the connection terminal portion 217 and the lead wiring 219 formed between the layers (this function also has the supporting members 215 and 215A). Also, the insulating member 2
Since 23 has a function of supporting the connection member 209, the mechanical strength of the connection member 209 can also be improved.

【0191】尚、上記した第8及び第9実施例では、2
個或いは3個の配線基板を積層し、また絶縁部材22は
1個のみ配設した構成を示したが、配線基板の数はこれ
に限定されるものではなく3個以上としてもよく、また
絶縁部材も配線基板の数に対応させて複数個設ける構成
としてもよい。
In the eighth and ninth embodiments described above, 2
Although the configuration is shown in which one or three wiring boards are laminated and only one insulating member 22 is provided, the number of wiring boards is not limited to this, and may be three or more. A plurality of members may be provided corresponding to the number of wiring boards.

【0192】図32は本発明の第10実施例である試験
治具200Eを示している。尚、同図において図22及
び図23に示した第7実施例に係る試験治具200、及
び図26に示した第8実施例に係る試験治具200Cの
構成と同一構成については同一符号を附してその説明を
省略する。
FIG. 32 shows a test jig 200E which is a tenth embodiment of the present invention. 22 and 23, the same components as those of the test jig 200 according to the seventh embodiment shown in FIGS. 22 and 23 and the test jig 200C according to the eighth embodiment shown in FIG. The description is omitted.

【0193】本実施例に係る試験治具200Eは、2個
の配線基板220,221を積層した構成を有してい
る。また、配線基板220と配線基板221との間には
支持部材215Aが介装されている。更に、本実施例で
は配線基板220とソケット本体202との間にも絶縁
部材223Aが介装されている。
The test jig 200E according to this embodiment has a structure in which two wiring boards 220 and 221 are laminated. Further, a supporting member 215A is interposed between the wiring board 220 and the wiring board 221. Further, in this embodiment, the insulating member 223A is also interposed between the wiring board 220 and the socket body 202.

【0194】また、本実施例に係る試験治具200E
は、各配線基板220,221を電気的に接続するのに
TAB(Tape Automated Bonding)方式を用いたことを特
徴とするものである。具体的には、上部に位置する配線
基板221上に、この配線基板221と電気的に接続す
るようTABリード228を配設し、このTABリード
228を下部に位置する配線基板220まで引き回し、
引き出し配線219に接続した構成とされている。
Also, the test jig 200E according to the present embodiment.
Is characterized by using a TAB (Tape Automated Bonding) method for electrically connecting the wiring boards 220 and 221. Specifically, the TAB lead 228 is disposed on the wiring board 221 located on the upper side so as to be electrically connected to the wiring board 221, and the TAB lead 228 is routed to the wiring board 220 located on the lower side.
It is configured to be connected to the lead wiring 219.

【0195】TABリード228は可撓性を有している
ため、上部に位置する配線基板221から下部に位置す
る配線基板220まで容易にTABリード228を引き
回すことができる。よつて、上部に位置する配線基板2
21と下部に位置する配線基板220との電気的接続を
容易かつ確実に行うことができる。
Since the TAB lead 228 has flexibility, the TAB lead 228 can be easily routed from the wiring board 221 located above to the wiring board 220 located below. Therefore, the wiring board 2 located above
Electrical connection between the wiring board 21 and the wiring board 220 located below can be easily and reliably performed.

【0196】図33は本発明の第11実施例である試験
治具200Fを示している。尚、同図において図32に
示した第10実施例に係る試験治具200Eの構成と同
一構成については同一符号を附してその説明を省略す
る。本実施例に係る試験治具200Fは、配線基板22
0の上部にセラミック基板である配線基板229を積層
した構成とされている。また、セラミック基板に形成さ
れた引き出し配線219Aは、配線基板220と対向す
る面に形成されている。本実施例に係る試験治具200
Fは、各配線基板220,229を電気的に接続するの
にバンプ方式を用いたことを特徴とするものである。
FIG. 33 shows a test jig 200F which is an eleventh embodiment of the present invention. In the figure, the same components as those of the test jig 200E according to the tenth embodiment shown in FIG. 32 are designated by the same reference numerals, and the description thereof will be omitted. The test jig 200F according to the present embodiment includes the wiring board 22.
The wiring board 229, which is a ceramic board, is laminated on the upper part of 0. The lead wiring 219A formed on the ceramic substrate is formed on the surface facing the wiring substrate 220. Test jig 200 according to the present embodiment
F is characterized by using a bump method for electrically connecting the wiring boards 220 and 229.

【0197】具体的には、配線基板220に形成された
引き出し配線219の配線基板229と対向する位置に
層間接続用バンプ230を形成しておき、この層間接続
用バンプ230により配線基板220に形成された引き
出し配線219と配線基板229に形成された引き出し
配線219Aとを電気的に接続する。
Specifically, an interlayer connection bump 230 is formed in a position of the lead-out wiring 219 formed on the wiring board 220 facing the wiring board 229, and the interlayer connection bump 230 is formed on the wiring board 220. The drawn-out wiring 219 and the drawn-out wiring 219A formed on the wiring board 229 are electrically connected.

【0198】従って、配線基板229と配線基板220
との接続をフェイスダウンボンディングと同様の処理で
行うことができ、上部に位置する配線基板229と下部
に位置する配線基板220との電気的接続を容易かつ確
実に行うことができる。また、層間接続用バンプ230
を用いて接続するため、各引き出し配線219,219
Aの配設数が多い場合であってもこれに容易に対応する
ことができる。
Therefore, the wiring board 229 and the wiring board 220
Can be performed by the same process as the face-down bonding, and the electrical connection between the wiring board 229 located above and the wiring board 220 located below can be easily and reliably performed. In addition, the bump 230 for interlayer connection
To connect using the lead wires 219, 219.
Even if the number of A's arranged is large, this can be easily dealt with.

【0199】図34は本発明の第12実施例である試験
治具200Gを示している。同図に示す試験治具200
Gは、配線基板216Cに形成された引き出し配線21
9とピン状端子213との接続をワイヤ231を用いて
行ったことを特徴とするものである。
FIG. 34 shows a test jig 200G which is a twelfth embodiment of the present invention. The test jig 200 shown in FIG.
G is a lead wire 21 formed on the wiring board 216C.
9 and the pin-shaped terminal 213 are connected using a wire 231.

【0200】本実施例のように、引き出し配線219と
ピン状端子213とをワイヤ231を用いて接続する構
成とすることにより、半導体製造技術として一般に用い
られているワイヤボンディング装置を用いることが可能
となり、引き出し配線219とピン状端子213との接
続を容易かつ効率的に行うことができる。
By adopting the structure in which the lead wiring 219 and the pin-shaped terminal 213 are connected using the wire 231, as in the present embodiment, it is possible to use the wire bonding apparatus generally used in the semiconductor manufacturing technology. Therefore, the connection between the lead wiring 219 and the pin-shaped terminal 213 can be easily and efficiently performed.

【0201】また、本実施例では一層構造の配線基板2
16Cとピン状端子213をワイヤ231にて接続する
構成を示したが、例えば図31に示した第10実施例に
係る試験治具200Eのように複数の配線基板220,
221を積層した構成では、TABリード228に代え
てワイヤ231を用いることにより、層間接続をワイヤ
231にて行うことも可能である。この構成において
も、複数の配線基板220,221間の接続を容易かつ
効率的に行うことが可能となる。
Further, in this embodiment, the wiring board 2 having a single layer structure is used.
16C and the pin-shaped terminal 213 are connected by the wire 231, a plurality of wiring boards 220, such as the test jig 200E according to the tenth embodiment shown in FIG.
In the structure in which the layers 221 are stacked, the wires 231 may be used instead of the TAB leads 228, so that the interlayer connection can be made by the wires 231. Also in this configuration, it is possible to easily and efficiently connect the plurality of wiring boards 220 and 221.

【0202】図35は本発明の第13実施例である試験
治具200H,200Iを示している。尚、同図におい
て図22,図23に示した第7実施例に係る試験治具2
00、及び図25に示した変形例に係る試験治具200
Bの構成と同一構成については同一符号を附してその説
明を省略する。
FIG. 35 shows test jigs 200H and 200I which are the thirteenth embodiment of the present invention. Incidentally, the test jig 2 according to the seventh embodiment shown in FIGS.
00 and a test jig 200 according to the modification shown in FIG.
The same configurations as those of B are given the same reference numerals and the description thereof will be omitted.

【0203】前記した各実施例に係る試験治具200,
200A〜200Gは、先に図12を用いて説明した接
触子装置120と同様にマザーボード136上に取り付
けられた状態で半導体装置210に対して試験が行われ
る。即ち、マザーボード136には試験装置本体135
が接続されており、この試験装置本体135と半導体装
置210はマザーボード136及び試験治具200,2
00A〜200Gを介して電気的に接続され、よって半
導体装置210に対して試験が行われる。
The test jig 200 according to each of the above-mentioned embodiments,
The semiconductor devices 200A to 200G are tested on the semiconductor device 210 in a state in which they are mounted on the motherboard 136 similarly to the contact device 120 described above with reference to FIG. That is, the tester body 135 is attached to the mother board 136.
Are connected to each other, and the test apparatus main body 135 and the semiconductor device 210 are connected to the mother board 136 and the test jigs 200 and 2.
The semiconductor device 210 is electrically connected through 00A to 200G, and thus the semiconductor device 210 is tested.

【0204】従って、試験治具200,200A〜20
0Gをマザーボード136に接続する必要があるが、前
記した各実施例に係る試験治具200,200A〜20
0Gでは、マザーボード136との接続をピン状端子2
13を用いて行っていた。これに対し、本実施例に係る
試験治具200H,200Iは、試験治具200H,2
00Iをマザーボード136に直接配設したことを特徴
とするものである。尚、図35(A)に示す試験治具2
00Hはガラスエポキシ基板を配線基板216として用
いた構成であり、また図35(B)に示す試験治具20
0Iはポリイミドフィルム基板を配線基板216Bとし
て用いた構成である。
Therefore, the test jigs 200, 200A to 20
It is necessary to connect 0G to the mother board 136, but the test jigs 200, 200A to 20 according to the above-described embodiments are connected.
In 0G, the pin-shaped terminal 2 is used to connect to the motherboard 136.
I was using 13. On the other hand, the test jigs 200H and 200I according to the present embodiment are similar to the test jigs 200H and 2H.
00I is directly arranged on the motherboard 136. The test jig 2 shown in FIG.
00H is a configuration in which a glass epoxy board is used as the wiring board 216, and the test jig 20 shown in FIG.
0I is a configuration using a polyimide film substrate as the wiring substrate 216B.

【0205】本実施例に係る試験治具200H,200
Iは、ICソケット201を用いることなく、直接マザ
ーボード136上に載置された構成とされておる。ま
た、試験治具200H,200Iとマザーボード136
との接続は、ピン状端子213に代えて、試験治具20
0Hではボード接続用ワイヤ232を用いており、また
試験治具200Iではボード接続用TABリード233
が用いられている。
The test jigs 200H and 200 according to this embodiment.
I is directly mounted on the motherboard 136 without using the IC socket 201. Also, the test jigs 200H and 200I and the mother board 136
Instead of the pin-shaped terminal 213, the test jig 20 is connected.
0H uses the board connecting wire 232, and the test jig 200I uses the board connecting TAB lead 233.
Is used.

【0206】上記のように本実施例に係る試験治具20
0H,200Iによれば、配線基板216,216Bを
マザーボード136に直接電気的に接続した構成とした
ため、配線基板216,216Bとマザーボード136
とを接続するのにピン状端子213等の構成物は不要と
なる。このため、簡単な構成でかつ簡単な接続作業で試
験治具200H,200Iとマザーボード136とを電
気的に接続することができる。
As described above, the test jig 20 according to the present embodiment.
According to OH, 200I, since the wiring boards 216 and 216B are directly electrically connected to the mother board 136, the wiring boards 216 and 216B and the mother board 136 are connected.
The components such as the pin-shaped terminal 213 are not required to connect the and. Therefore, it is possible to electrically connect the test jigs 200H and 200I and the motherboard 136 with a simple configuration and a simple connection work.

【0207】尚、図35に示す実施例では、ガラスエポ
キシ基板を配線基板216として用いた実施例、及びポ
リイミドフィルム基板を配線基板216Bとして用いた
実施例についてのみ説明したが、セラミック基板により
構成される配線基板200Aを用いても、上記と同様に
マザーボード136と直接電気的に接続する構成とする
ことは可能である。
In the embodiment shown in FIG. 35, only the embodiment using the glass epoxy substrate as the wiring substrate 216 and the embodiment using the polyimide film substrate as the wiring substrate 216B are described, but it is constituted by the ceramic substrate. Even if the wiring board 200A is used, it is possible to directly electrically connect to the mother board 136 in the same manner as described above.

【0208】図36は本発明の第14実施例である試験
治具200Jを用いたICソケット201Aを示してい
る。尚、同図において図22に示した第7実施例に係る
試験治具200及びICソケット201の構成と同一構
成については同一符号を附してその説明を省略する。
FIG. 36 shows an IC socket 201A using a test jig 200J which is a fourteenth embodiment of the present invention. In the figure, the same components as those of the test jig 200 and the IC socket 201 according to the seventh embodiment shown in FIG. 22 are designated by the same reference numerals and the description thereof will be omitted.

【0209】本実施例に係る試験治具200Jは、複数
(本実施例では2個)の半導体装置210A,210B
を配設できる構成としたことを特徴とするものである。
これに対応するよう、ICソケット201Aの蓋体20
3Aには、半導体装置210A,210Bを位置決めす
る2個の位置決め用凹部212A,212Bが形成され
ている。
The test jig 200J according to this embodiment includes a plurality of (two in this embodiment) semiconductor devices 210A and 210B.
It is characterized in that it can be arranged.
Corresponding to this, the lid 20 of the IC socket 201A
Two positioning recesses 212A and 212B for positioning the semiconductor devices 210A and 210B are formed in 3A.

【0210】上記のように、本実施例に係る試験治具2
00Jは複数の半導体装置210A,210Bを同時に
配設できる構成としたことにより、複数の半導体装置2
10A,210Bに対して一括的に試験を実施すること
が可能となり、試験効率を向上させることができる。
As described above, the test jig 2 according to this example.
00J has a structure in which a plurality of semiconductor devices 210A and 210B can be arranged at the same time.
It is possible to collectively perform the test on 10A and 210B, and it is possible to improve the test efficiency.

【0211】[0211]

【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現することができる。請求項1記載の発明に
よれば、試験用電極が突起電極内部に装入されることに
より、試験用電極と突起電極内部との電気的接続を図る
ことができ、かつ外部からの機械的圧力を用いることな
く装着時における半導体装置と基板本体との装着強度出
しを行うことができる。よって、試験用電極及び突起電
極に変形,損傷が発生するのを防止することができる。
また、突起電極表面に酸化膜が形成されている場合に
は、試験用電極はこの酸化膜を破って突起電極と接続す
るため、電気的接続を確実に行うことができる。
According to the present invention as described above, the following various effects can be realized. According to the invention described in claim 1, by inserting the test electrode into the inside of the protruding electrode, electrical connection between the test electrode and the inside of the protruding electrode can be achieved, and mechanical pressure from the outside can be achieved. It is possible to obtain the mounting strength between the semiconductor device and the substrate body during mounting without using. Therefore, it is possible to prevent the test electrode and the protruding electrode from being deformed or damaged.
Further, when the oxide film is formed on the surface of the bump electrode, the test electrode breaks the oxide film and connects to the bump electrode, so that the electrical connection can be surely made.

【0212】また、試験用電極を突起電極内部に装入す
る際、熱を印加する必要はなく、常温下で試験用電極と
突起電極内部との電気的接続を図ることが可能となり、
突起電極の熱による劣化を防止する事が出来る。
Further, it is not necessary to apply heat when the test electrode is loaded inside the bump electrode, and the test electrode and the bump electrode can be electrically connected at room temperature.
It is possible to prevent deterioration of the protruding electrodes due to heat.

【0213】更に、試験用電極と突起電極との電気的接
続を行うに際し、試験用電極と突起電極との間、及び半
導体装置と基板本体との間に他の導電性部材を介在させ
る必要がなくなるため、突起電極の信頼性を向上させる
ことができる。また、請求項2及び3記載の発明によれ
ば、使用温度で試験用電極を形成する材料が突起電極を
形成する材料に混ざり合金または金属化合物が生成され
ることを防止できるため、突起電極の劣化を防止するこ
とができる。
Further, when electrically connecting the test electrode and the bump electrode, it is necessary to interpose other conductive members between the test electrode and the bump electrode and between the semiconductor device and the substrate body. Since it is eliminated, the reliability of the protruding electrode can be improved. Further, according to the inventions of claims 2 and 3, since it is possible to prevent the material forming the test electrode from being mixed with the material forming the bump electrode at the operating temperature to form an alloy or a metal compound, It is possible to prevent deterioration.

【0214】また、請求項4及び5記載の発明によれ
ば、被覆膜は試験用電極を形成する材料が突起電極を形
成する材料に混入されることを防止するため、これによ
っても突起電極の劣化を防止することができる。また、
請求項6記載の発明によれば、試験用電極をワイヤーバ
ンブにより構成したことにより、試験用電極の基板本体
からの高さを任意に設定することが可能となる。また、
ワイヤーバンブは半導体製造プロセスで汎用されている
ワイヤボンディング装置を用いて形成できるため、試験
用電極を効率良くかつ低コストで形成することができ
る。
According to the fourth and fifth aspects of the invention, the coating film prevents the material forming the test electrode from being mixed into the material forming the bump electrode. Can be prevented from deteriorating. Also,
According to the invention of claim 6, since the test electrode is constituted by the wire bump, the height of the test electrode from the substrate main body can be arbitrarily set. Also,
Since the wire bump can be formed by using a wire bonding device that is widely used in the semiconductor manufacturing process, the test electrode can be formed efficiently and at low cost.

【0215】また、請求項7記載の発明によれば、複数
設けられる試験用電極の基板本体からの突出高さを異な
らせて配設することにより、試験の不要な突起電極に対
応する試験用電極はその高さを低くして電気的接続を行
わないようにし、また試験の必要な突起電極に対応する
試験用電極はその高さを高くして電気的接続を行う構成
とすることが可能となる。即ち、選択的に突起電極に対
して試験を行うことが可能となる。これにより、試験を
行う必要がない突起電極が不要に試験用電極により変形
することを防止することができる。
Further, according to the invention described in claim 7, by disposing the plurality of test electrodes with different projecting heights from the substrate main body, the test electrodes corresponding to the projecting electrodes which do not need to be tested can be provided. The electrodes can be configured so that their height is reduced to prevent electrical connection, and that the test electrodes corresponding to the protruding electrodes that need to be tested are increased in height to make electrical connection. Becomes That is, the test can be selectively performed on the protruding electrode. Accordingly, it is possible to prevent the protruding electrode that does not need to be tested from being unnecessarily deformed by the test electrode.

【0216】また、請求項8記載の発明によれば、試験
用電極の機械的強度を突起電極の機械的強度よりも強く
設定したことにより、試験用電極の変形を防止すること
ができ、試験用基板の再利用が可能なり、かつ試験用基
板を試験実施毎に試験用電極を調整する必要もなくな
る。
Further, according to the invention of claim 8, the mechanical strength of the test electrode is set to be stronger than the mechanical strength of the protruding electrode, whereby the deformation of the test electrode can be prevented, The test substrate can be reused, and it is not necessary to adjust the test electrode every time the test substrate is tested.

【0217】また、請求項9記載の発明によれば、基板
本体に比較的底面積の広い台座部が接続されるため、試
験用電極を基板本体に強固に固定することができる。ま
た、台座部よりも小さな断面積を有する突起部が突起電
極に装入されるため、突起部の突起電極への装入処理を
容易かつ確実に行うことができる。
According to the ninth aspect of the invention, since the pedestal portion having a relatively large bottom area is connected to the substrate body, the test electrode can be firmly fixed to the substrate body. Further, since the protrusion having a smaller cross-sectional area than the pedestal is inserted into the protrusion electrode, the process of inserting the protrusion into the protrusion electrode can be performed easily and reliably.

【0218】また、請求項10記載の発明によれば、半
導体装置装着工程において常温環境下で半導体装置に形
成された突起電極を試験用基板に設けられた試験用電極
に装入させ突起電極と試験用電極とを電気的に接続する
ことが可能となる。また、試験終了後の取外し工程にお
いても常温環境下で半導体装置を試験用基板から取り外
すことが可能となる。このため、半導体装置装着工程に
おいて突起電極に不純物が侵入するようなことはなく、
その後に実施される試験工程において精度の高い試験を
行うことが可能となる。また、加熱処理が不要となるた
め、試験装置の簡略化を図ることができる。
According to the tenth aspect of the invention, in the step of mounting the semiconductor device, the protruding electrode formed on the semiconductor device under normal temperature environment is inserted into the test electrode provided on the test substrate to form the protruding electrode. It becomes possible to electrically connect with the test electrode. Also, the semiconductor device can be removed from the test substrate in a room temperature environment even in the removal step after the test is completed. Therefore, impurities do not enter the protruding electrodes during the semiconductor device mounting process,
It is possible to perform a highly accurate test in the test process performed thereafter. Moreover, since the heat treatment is not required, the test apparatus can be simplified.

【0219】また、試験工程後に実施される取外し工程
においては、半導体装置は単に試験用電極が突起電極に
装入することにより試験用基板に装着された構成であ
り、よって半導体装置を引き抜くだけの作業で半導体装
置を試験用基板から取り外すことができる。この際、加
熱処理は不要であり、よって突起電極の劣化発生を防止
することができる。
Further, in the removal step carried out after the test step, the semiconductor device has a structure in which the test electrode is simply mounted on the test substrate by inserting the test electrode into the projecting electrode, so that the semiconductor device is simply pulled out. The semiconductor device can be removed from the test substrate by operation. At this time, no heat treatment is necessary, and therefore, it is possible to prevent deterioration of the protruding electrodes.

【0220】また、請求項11記載の発明によれば、取
外し工程を実施した後に半導体装置に設けられた突起電
極の整形処理を行うウエットバック工程を実施すること
により、突起電極の整形処理を良好に行うことができ
る。
According to the eleventh aspect of the invention, by performing the wet-back step of shaping the protruding electrodes provided on the semiconductor device after the removing step, the shaping of the protruding electrodes can be performed well. Can be done.

【0221】また、請求項12の発明によれば、線材小
片が基板に対して直立した構成であるため、従来のよう
に長い針を斜めにして放射状に並べた構成に比べて、線
材小片の長さが大幅に短くて足りるようになり、よっ
て、線材小片が形成する信号の伝送路の長さを短くし
得、線材小片のインダクタンスを従来に比べて大幅に小
さく出来る。これによって、従来に比べて高い周波数の
信号を取り扱う被測定対象物についても、その特性の試
験を正常に行うことが出来る。
According to the twelfth aspect of the present invention, since the wire rod pieces are arranged upright with respect to the substrate, the wire rod pieces can be made smaller than in the conventional arrangement in which long needles are obliquely arranged radially. The length can be shortened significantly, and therefore, the length of the signal transmission path formed by the wire rod pieces can be shortened, and the inductance of the wire rod pieces can be made significantly smaller than the conventional one. As a result, it is possible to normally test the characteristics of an object to be measured that handles a signal having a frequency higher than that of the conventional one.

【0222】また、線材小片が基板に対して直立した構
成であるため、線材小片の弾性的な座屈変形により発生
した弾性力が、線材小片の被測定対象物の電極への接触
圧となり、接触子が線材小片よりなる構成であっても、
十分な接触圧を得ることが出来、被測定対象物の特性の
試験を正常に行うことが出来る。
Further, since the wire rod pieces are upright with respect to the substrate, the elastic force generated by the elastic buckling deformation of the wire rod pieces becomes the contact pressure of the wire rod pieces to the electrode of the object to be measured, Even if the contactor is composed of small wire pieces,
A sufficient contact pressure can be obtained, and the characteristic test of the measured object can be normally performed.

【0223】また、並べ手段を設けた構成であるため、
接触子が線材小片であって先端の位置出しが難しいにも
拘わらず、線材小片の先端を位置精度良く並べることが
出来、製造が容易である。しかも、取り扱い中に誤って
線材小片の先端に衝撃を加えてしまったような場合であ
っても、線材小片の先端のピッチがずれることが効果的
に防止され、線材小片の先端のピッチは正常に保たれ、
電極が狭いピッチで並んでいる被測定対象物に対しても
全部の線材小片の先端を電極へ接触させることが出来、
電極が狭いピッチで並んでいる被測定対象物についても
特性の試験を正常に行うことが出来る。
Since the arrangement means is provided,
Although the contactor is a wire rod piece and it is difficult to position the tip of the wire rod, the tip ends of the wire rod pieces can be aligned with high positional accuracy, and the manufacturing is easy. In addition, even if the tip of the wire rod piece is accidentally impacted during handling, the pitch of the tip of the wire rod piece is effectively prevented from shifting, and the pitch of the tip of the wire rod piece is normal. Kept in
The tips of all the wire rod pieces can be brought into contact with the electrodes even for the object to be measured in which the electrodes are arranged at a narrow pitch.
It is possible to normally perform the characteristic test on the object to be measured in which the electrodes are arranged at a narrow pitch.

【0224】また、請求項13乃至17の発明によれ
ば、基本的には、上記の請求項12の発明による効果と
同様の効果を有する。また、請求項13及び請求項15
の発明によれば、軟質製のシート、及び軟質材によっ
て、線材小片の座屈変形した部分同士が短絡しないよう
にし得、よって、信頼性の向上を図ることが出来る。
According to the thirteenth to seventeenth inventions, basically, the same effects as the above-mentioned twelfth invention are obtained. Further, claim 13 and claim 15
According to the invention, the soft sheet and the soft material can prevent the buckled and deformed portions of the wire rod pieces from short-circuiting, and thus the reliability can be improved.

【0225】また、請求項17の発明によれば、位置決
め用枠を設け、接触子組立体がこの位置決め用枠内に嵌
合した構成としてあるため、接触子組立体の交換を容易
することが出来る。また、請求項18の発明によれば、
接触子装置を交換可能に設けた構成としてあるため、予
め複数の接触子装置を用意しておき、試験を行う被測定
対象物が替わった場合には今までの接触子装置を取り外
し、別の接触子装置を取付けるだけで試験を行うことが
出来、よって、試験方法の汎用性を高めることが出来
る。
According to the seventeenth aspect of the invention, since the positioning frame is provided and the contact assembly is fitted in the positioning frame, the replacement of the contact assembly can be facilitated. I can. According to the invention of claim 18,
Since the contactor device is configured to be replaceable, a plurality of contactor devices are prepared in advance, and when the measured object to be tested is changed, the contactor device up to now is removed and another contactor device is replaced. The test can be performed only by mounting the contactor device, and thus the versatility of the test method can be enhanced.

【0226】また、請求項19記載の発明によれば、高
密度化されることにより外部端子の配設ピッチが狭い半
導体装置に対しても試験を行うことが可能となる。ま
た、配線基板に形成された挿通孔に接続部材を一括的に
挿通させることができる。また、支持部材は絶縁部材に
より形成されているため、複数の接続部材が支持部材に
より短絡してしまうことはない。更に、接続部材との電
気的接続を配線基板を用いて行うことが可能となるた
め、接続部材を外部に電気的に引き出す構造を簡単化す
ることができる。
According to the nineteenth aspect of the present invention, the high density makes it possible to perform a test even on a semiconductor device in which external terminals are arranged at a narrow pitch. In addition, the connection member can be collectively inserted into the insertion hole formed in the wiring board. Further, since the supporting member is formed of the insulating member, the plurality of connecting members will not be short-circuited by the supporting member. Further, since it is possible to electrically connect with the connecting member using the wiring board, it is possible to simplify the structure for electrically pulling out the connecting member to the outside.

【0227】また、請求項20記載の発明によれば、配
線基板の基材としてガラスエポキシ基板を用いることに
よりコスト低減を図ることができる。また、配線基板の
基材としてセラミック基板,ポリイミドフィルム基板を
用いることにより、接続部材の配設ピッチを微細化する
ことができる。
According to the twentieth aspect of the invention, the cost can be reduced by using the glass epoxy substrate as the base material of the wiring board. Further, by using a ceramic substrate or a polyimide film substrate as the base material of the wiring substrate, the arrangement pitch of the connecting members can be miniaturized.

【0228】また、請求項21記載の発明によれば、配
線基板に形成される引き出し配線の配設位置に自由度を
持たせることができ、これに伴い接続部材の配設ピッチ
を狭ピッチ化することができる。また、請求項22記載
の発明によれば、各配線基板に形成された接続端子部及
び引き出し配線が各層間で短絡することを防止すること
ができると共に、絶縁部材は接続部材を支持する機能を
有するため接続部材の機械的強度を向上させることがで
きる。
According to the twenty-first aspect of the invention, it is possible to provide the lead wires formed on the wiring board with a high degree of freedom in the arrangement position, and accordingly, the arrangement pitch of the connection members can be narrowed. can do. According to the twenty-second aspect of the present invention, it is possible to prevent the connection terminal portion and the lead wiring formed on each wiring board from being short-circuited between the layers, and the insulating member has a function of supporting the connection member. Since it has, the mechanical strength of the connecting member can be improved.

【0229】また、請求項23記載の発明によれば、支
持部材が弾性変形することにより各接続部材が上下に変
位することが可能となり、このため寸法誤差等により接
続部材の長さ等にバラツキが生じたとしても、接続部材
の先端部を確実に半導体装置の外部端子と電気的に接続
させることができる。
According to the twenty-third aspect of the invention, each connecting member can be vertically displaced by elastically deforming the supporting member, so that the length of the connecting member varies due to dimensional error or the like. Even if this occurs, the tip of the connecting member can be reliably electrically connected to the external terminal of the semiconductor device.

【0230】また、請求項24記載の発明によれば、接
続部材と接続端子部とを確実に電気的に接続することが
できる。また、請求項25記載の発明によれば、積層さ
れた各配線基板間の電気的接続を容易かつ確実に行うこ
とができる。
According to the invention as set forth in claim 24, the connection member and the connection terminal portion can be surely electrically connected. According to the twenty-fifth aspect of the invention, electrical connection between the laminated wiring boards can be easily and reliably performed.

【0231】また、請求項26記載の発明によれば、ピ
ン状端子を用いて試験治具をマザーボードに接続できる
ため容易に接続処理を行うことができる。また、請求項
27記載の発明によれば、他に配線基板とマザーボード
とを接続する構成は不要となり、簡単な構成で配線基板
とマザーボードとを電気的に接続することができる。
According to the twenty-sixth aspect of the invention, since the test jig can be connected to the mother board by using the pin-shaped terminals, the connection process can be easily performed. According to the twenty-seventh aspect of the present invention, there is no need to additionally connect the wiring board and the mother board, and the wiring board and the mother board can be electrically connected with a simple structure.

【0232】また、請求項28記載の発明によれば、半
導体装置を複数個配設できる構成としたことにより、試
験効率を向上させることができる。更に、請求項29記
載の発明によれば、試験時における半導体装置の位置決
めを確実に行うことができ、従って半導体装置の位置ず
れに起因した外部端子接続部材との接続不良を防止でき
る。
According to the twenty-eighth aspect of the present invention, the test efficiency can be improved by the configuration in which a plurality of semiconductor devices can be arranged. Furthermore, according to the twenty-ninth aspect of the invention, the semiconductor device can be surely positioned at the time of the test, so that the connection failure with the external terminal connecting member due to the position shift of the semiconductor device can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例である半導体装置の試験用基
板(テスト用基板)が、試験工程にある状態を示す図で
ある。
FIG. 1 is a diagram showing a state in which a test substrate (test substrate) of a semiconductor device according to an embodiment of the present invention is in a test process.

【図2】図1に示した半導体装置の試験用基板の分解図
である。
FIG. 2 is an exploded view of a test substrate of the semiconductor device shown in FIG.

【図3】半導体装置がテスト用基板に装着された状態に
おけるワイヤバンプ及び突起電極を拡大して示す図であ
る。
FIG. 3 is an enlarged view showing a wire bump and a bump electrode when a semiconductor device is mounted on a test substrate.

【図4】取外し工程を説明するための図である。FIG. 4 is a diagram for explaining a removing step.

【図5】ボイドが除去される理由を説明するための図で
ある。
FIG. 5 is a diagram for explaining the reason why voids are removed.

【図6】第1の変形例を説明するための図である。FIG. 6 is a diagram for explaining a first modified example.

【図7】第2の変形例を説明するための図である。FIG. 7 is a diagram for explaining a second modified example.

【図8】第3の変形例を説明するための図である。FIG. 8 is a diagram for explaining a third modified example.

【図9】ワイヤバンプの形状を説明するため図である。FIG. 9 is a diagram for explaining the shape of a wire bump.

【図10】被覆膜が形成された構成のワイヤバンプを示
す図である。
FIG. 10 is a diagram showing a wire bump having a coating film formed thereon.

【図11】図12の接触子装置の一部を切截して示す斜
視図である。
11 is a perspective view showing a part of the contactor device of FIG. 12 by cutting it.

【図12】本発明の第2実施例の接触子装置の縦断面図
である。
FIG. 12 is a vertical cross-sectional view of a contact device according to a second embodiment of the present invention.

【図13】図12の接触子装置の平面図である。13 is a plan view of the contact device of FIG.

【図14】図11の接触子装置を半導体チップに突きあ
てたときの状態を示す図である。
FIG. 14 is a diagram showing a state in which the contactor device of FIG. 11 is abutted against a semiconductor chip.

【図15】本発明の第3実施例の接触子装置の縦断面図
である。
FIG. 15 is a vertical sectional view of a contactor device according to a third embodiment of the present invention.

【図16】図15の接触子装置を半導体チップに突きあ
てたときの状態を示す図である。
16 is a diagram showing a state in which the contactor device of FIG. 15 is abutted against a semiconductor chip.

【図17】図15の接触子装置の製造方法を説明する図
である。
FIG. 17 is a diagram illustrating a method of manufacturing the contactor device of FIG. 15.

【図18】本発明の第4実施例の接触子装置の縦断面図
である。
FIG. 18 is a vertical sectional view of a contact device according to a fourth embodiment of the present invention.

【図19】本発明の第5実施例の接触子装置の縦断面図
である。
FIG. 19 is a vertical sectional view of a contactor device of a fifth embodiment of the present invention.

【図20】本発明の第6実施例の接触子装置を示す図で
ある。
FIG. 20 is a diagram showing a contact device according to a sixth embodiment of the present invention.

【図21】基板とマザーボードとの電気的接続の変形例
を示す図である。
FIG. 21 is a diagram showing a modification of the electrical connection between the board and the motherboard.

【図22】本発明の第7実施例である半導体装置の試験
治具を用いたICソケット示す断面図である。
FIG. 22 is a sectional view showing an IC socket using a test jig for a semiconductor device according to a seventh embodiment of the present invention.

【図23】本発明の第7実施例である試験治具を拡大し
て示す断面図である。
FIG. 23 is an enlarged sectional view showing a test jig that is a seventh embodiment of the present invention.

【図24】第7実施例の変形例である試験治具を拡大し
て示す断面図である。
FIG. 24 is an enlarged sectional view showing a test jig which is a modified example of the seventh embodiment.

【図25】第7実施例の変形例である試験治具を拡大し
て示す断面図である。
FIG. 25 is an enlarged sectional view showing a test jig which is a modified example of the seventh embodiment.

【図26】本発明の第8実施例である試験治具を拡大し
て示す断面図である。
FIG. 26 is an enlarged sectional view showing a test jig which is an eighth embodiment of the present invention.

【図27】本発明の第9実施例である試験治具を拡大し
て示す断面図である。
FIG. 27 is an enlarged sectional view showing a test jig which is a ninth embodiment of the present invention.

【図28】接続部材に形成されたメッキ部を拡大して示
す断面図である。
FIG. 28 is an enlarged cross-sectional view showing a plated portion formed on the connection member.

【図29】接続部材と接続端子との間に配設された導電
性部材を拡大して示す断面図である。
FIG. 29 is an enlarged cross-sectional view showing a conductive member arranged between a connection member and a connection terminal.

【図30】ピン状端子と引き出し配線との間に配設され
たメッキ材を拡大して示す断面図である。
FIG. 30 is an enlarged cross-sectional view showing a plated material provided between a pin-shaped terminal and a lead wire.

【図31】ピン状端子と引き出し配線との間に配設され
た導電性部材を拡大して示す断面図である。
FIG. 31 is an enlarged cross-sectional view showing a conductive member arranged between a pin-shaped terminal and a lead wire.

【図32】本発明の第10実施例である試験治具を拡大
して示す断面図である。
FIG. 32 is an enlarged sectional view showing a test jig which is a tenth embodiment of the present invention.

【図33】本発明の第11実施例である試験治具を拡大
して示す断面図である。
FIG. 33 is an enlarged sectional view showing a test jig which is an eleventh embodiment of the present invention.

【図34】本発明の第12実施例である試験治具を拡大
して示す断面図である。
FIG. 34 is an enlarged sectional view showing a test jig which is a twelfth embodiment of the present invention.

【図35】本発明の第13実施例である試験治具を拡大
して示す断面図である。
FIG. 35 is an enlarged sectional view showing a test jig that is a thirteenth embodiment of the present invention.

【図36】本発明の第14実施例である試験治具を拡大
して示す断面図である。
FIG. 36 is an enlarged sectional view showing a test jig that is a fourteenth embodiment of the present invention.

【図37】従来の半導体装置の試験方法を説明するため
の図である。
FIG. 37 is a diagram for explaining a conventional semiconductor device testing method.

【図38】従来の半導体装置の試験方法を説明するため
の図である。
FIG. 38 is a diagram for explaining a conventional semiconductor device testing method.

【図39】従来の半導体装置の試験方法を説明するため
の図である。
FIG. 39 is a diagram for explaining a conventional semiconductor device testing method.

【図40】従来の半導体装置の試験方法を説明するため
の図である。
FIG. 40 is a diagram for explaining a conventional semiconductor device testing method.

【図41】従来の接触子装置を示す図である。FIG. 41 is a diagram showing a conventional contact device.

【符号の説明】[Explanation of symbols]

20 テスト用基板 21 バーインテストボード 22,34 半導体装置 23 基板本体 24,24A,24B ワイヤバンプ(試験用電極) 26 素子本体 27,27A〜27E 突起電極 28 吸着装置 31 ボイド 33 平板状電極 35 ダミーバンプ 112 半導体チップ 115 電極 120,120A,120B,120C,120D
接触子装置 123 基板 123a 上面 124 線材小片 124a 長さ方向上中央部分 124b シートより上方に突き出ている部分 124c シートより下方に突き出ている部分 124d 線材小片のうち、ガラス板より上方に突き出
ている部分 124e 上端 124f 線材小片のうち、ガラス板より下方に突き出
ている部分 124g 下端 125 シリコーンゴム製のシート 126,127 ガラス板 128,129 貫通孔 130 合成樹脂部 135 試験装置本体 136 マザーボード 137 試験装置 140 電極 141 配線パターン 142 外部接続用の電極 145 半田 146 電極 147 配線パターン 148 ワイヤ 150 間隔 151,162 座屈変形した部分 160 支持枠 161 空間 170 充填されたシリコーンゴム 180 位置決め用枠 190 ガルウイング形状のリード 191 スルーホール 200,200A〜200J 試験治具 201,201A ICソケット 202 ソケット本体 203,203A 蓋体 204 ロック部材 209 接続部材 209a 上端部 209b 下端部 210,210A,210B 半導体装置 211 バンプ 212,212A,212B 位置決め用凹部 213 ピン状端子 215,215A 支持部材 216,216A〜216C,220〜222,229
配線基板 217 接続端子部 218 端子挿入孔 219 引き出し配線 223,223A 絶縁部材 224 表面メッキ層 225,227 導電性ペースト 228 TABリード 230 層間接続用バンプ 231 ワイヤ 232 ボード接続用ワイヤ 233 ボード接続用TABリード
20 Test Substrate 21 Burn-in Test Board 22, 34 Semiconductor Device 23 Substrate Main Body 24, 24A, 24B Wire Bump (Test Electrode) 26 Element Main Body 27, 27A to 27E Projection Electrode 28 Adsorption Device 31 Void 33 Flat Plate Electrode 35 Dummy Bump 112 Semiconductor Chip 115 Electrodes 120, 120A, 120B, 120C, 120D
Contact device 123 Substrate 123a Top surface 124 Wire rod small piece 124a Lengthwise central part 124b Portion protruding upward from the sheet 124c Portion protruding downward from the sheet 124d Wire rod small portion protruding above the glass plate 124e Upper end 124f Part of wire rod small piece protruding below the glass plate 124g Lower end 125 Silicone rubber sheet 126, 127 Glass plate 128, 129 Through hole 130 Synthetic resin part 135 Test device body 136 Motherboard 137 Test device 140 Electrode 141 Wiring pattern 142 Electrode for external connection 145 Solder 146 Electrode 147 Wiring pattern 148 Wire 150 Interval 151, 162 Buckling deformed portion 160 Support frame 161 Space 170 Filled silicone rubber 18 Positioning frame 190 Gull wing-shaped lead 191 Through hole 200, 200A to 200J Test jig 201, 201A IC socket 202 Socket body 203, 203A Lid body 204 Lock member 209 Connection member 209a Upper end 209b Lower end 210, 210A, 210B Semiconductor Device 211 Bumps 212, 212A, 212B Positioning recess 213 Pin-shaped terminals 215, 215A Supporting members 216, 216A to 216C, 220 to 222, 229
Wiring board 217 Connection terminal part 218 Terminal insertion hole 219 Lead wiring 223, 223A Insulation member 224 Surface plating layer 225, 227 Conductive paste 228 TAB lead 230 Inter-layer connection bump 231 wire 232 Board connection wire 233 Board connection TAB lead

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/92 604T (72)発明者 水越 正孝 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 高橋 秀一郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 松田 達晴 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 児玉 邦雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 藤森 城次 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 竹中 正司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 山下 達郎 鹿児島県薩摩郡入来町副田5950番地 株式 会社九州富士通エレクトロニクス内Continuation of the front page (51) Int.Cl. 6 Identification number Reference number within the agency FI Technical indication location H01L 21/92 604T (72) Inventor Masataka Mizukoshi 1015 Uedoda, Nakahara-ku, Kawasaki-shi, Kanagawa Within Fujitsu Limited (72 ) Inventor Shuichiro Takahashi 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited (72) Inventor Tatsuharu Matsuda, 1015, Uedotachu, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Fujitsu Limited (72) Inventor, Kunio Kodama, Kanagawa Prefecture 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Fujitsu Limited (72) Inventor: Joji Fujimori, 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Kanagawa Prefecture, Ltd. (72) Shoji Takenaka, 1015, Uedotaka, Nakahara-ku, Kawasaki-shi, Kanagawa Address within Fujitsu Limited (72) Inventor Tatsuro Yamashita 5950 Soeda, Iriki-cho, Satsuma-gun, Kagoshima Prefecture Kyushu Fujitsu Electronics Limited

Claims (29)

【特許請求の範囲】[Claims] 【請求項1】 突起電極が形成された半導体装置を基板
本体に装着し、装着状態において該基板本体上に形成さ
れた試験用電極を該突起電極に電気的に接続することに
より、該試験用電極を介して該半導体装置の試験を行う
構成とされた半導体装置の試験用基板において、 該試験用電極を該基板本体に対し垂直上方に突出した突
出電極構造とし、 該半導体装置が該基板本体に装着された状態で、該試験
用電極が該半導体装置に設けられた突起電極内部に装入
されるよう構成したことを特徴とする半導体装置の試験
用基板。
1. A semiconductor device having a protruding electrode formed thereon is mounted on a substrate main body, and a test electrode formed on the substrate main body is electrically connected to the protruding electrode in the mounted state, thereby performing the test. In a test substrate of a semiconductor device configured to test the semiconductor device via an electrode, the test electrode has a protruding electrode structure protruding vertically upward with respect to the substrate body, and the semiconductor device has the substrate body. A test substrate for a semiconductor device, wherein the test electrode is mounted inside a protruding electrode provided in the semiconductor device in a state of being mounted on the test substrate.
【請求項2】 請求項1記載の半導体装置の試験用基板
において、 該試験用電極を基材に添加物を加えた構成とし、使用温
度で該試験用電極と該突起電極とが合金または金属化合
物を生成しない構成としたことを特徴とする半導体装置
の試験用基板。
2. The test substrate for a semiconductor device according to claim 1, wherein the test electrode has a structure in which an additive is added to a base material, and the test electrode and the protruding electrode are alloy or metal at a working temperature. A test substrate for a semiconductor device, which has a structure that does not generate a compound.
【請求項3】 請求項2記載の半導体装置の試験用基板
において、 該基材として、金(Au)またはパラジウム(Pd)を
用いたことを特徴とする半導体装置の試験用基板。
3. The test substrate for a semiconductor device according to claim 2, wherein gold (Au) or palladium (Pd) is used as the base material.
【請求項4】 請求項1記載の半導体装置の試験用基板
において、 該試験用電極を形成する基材の表面に、使用温度で該突
起電極と合金または金属化合物を生成しない材質よりな
る被覆膜を形成したことを特徴とする半導体装置の試験
用基板。
4. The test substrate for a semiconductor device according to claim 1, wherein a surface of a base material forming the test electrode is coated with a material that does not form an alloy or a metal compound with the protruding electrode at a use temperature. A test substrate for a semiconductor device, wherein a film is formed.
【請求項5】 請求項4記載の半導体装置の試験用基板
において、 該被覆膜として、ニッケル(Ni)を用いたことを特徴
とする半導体装置の試験用基板。
5. The test substrate for a semiconductor device according to claim 4, wherein nickel (Ni) is used as the coating film.
【請求項6】 請求項1乃至5のいずれかに記載の半導
体装置の試験用基板において、 該試験用電極を、ワイヤーバンブにより構成したことを
特徴とする半導体装置の試験用基板。
6. The test substrate for a semiconductor device according to claim 1, wherein the test electrode is constituted by a wire bump.
【請求項7】 請求項1乃至6のいずれかに記載の半導
体装置の試験用基板において、 複数設けられる該試験用電極の該基板本体からの突出高
さを異ならせて配設したことを特徴とする半導体装置の
試験用基板。
7. The test substrate for a semiconductor device according to claim 1, wherein the plurality of test electrodes are arranged so that the projecting heights from the substrate body are different. Test board for semiconductor device.
【請求項8】 請求項1乃至7のいずれかに記載の半導
体装置の試験用基板において、 該試験用電極の機械的強度を、該突起電極の機械的強度
よりも強く設定してなることを特徴とする半導体装置の
試験用基板。
8. The test substrate for a semiconductor device according to claim 1, wherein the mechanical strength of the test electrode is set higher than the mechanical strength of the protruding electrode. Characteristic semiconductor device test substrate.
【請求項9】 請求項1乃至8のいずれかに記載の半導
体装置の試験用基板において、 前記試験用電極が、所定の底面積を有する台座部と、該
台座部の上方に延出すると共に該台座部よりも小さな断
面積を有する突起部とにより構成されていることを特徴
とする半導体装置の試験用基板。
9. The test substrate for a semiconductor device according to claim 1, wherein the test electrode is a pedestal portion having a predetermined bottom area, and extends above the pedestal portion. A test substrate for a semiconductor device, comprising a protrusion having a cross-sectional area smaller than that of the pedestal.
【請求項10】 請求項1乃至9のいずれかに記載の半
導体装置の試験用基板を用いて半導体装置の試験を行う
半導体装置の試験方法であって、 常温環境下で該半導体装置を該試験用基板の基板本体に
装着することにより、該半導体装置に形成された突起電
極を該試験用基板に設けられた試験用電極に装入させる
ことにより、該突起電極と該試験用電極とを電気的に接
続する半導体装置装着工程と、 該突起電極と接続された該試験用電極を用いて該半導体
装置に対して所定の試験を行う試験工程と、 該試験工程終了後に、常温環境下で該半導体装置を該試
験用基板から取り外す取外し工程とを有することを特徴
とする半導体装置の試験方法。
10. A semiconductor device testing method for testing a semiconductor device using the test substrate for a semiconductor device according to claim 1, wherein the semiconductor device is tested under a normal temperature environment. By mounting the projecting electrode formed on the semiconductor device on the test electrode provided on the test substrate by mounting it on the substrate body of the test substrate, the projecting electrode and the test electrode are electrically connected. A semiconductor device mounting step of electrically connecting the semiconductor device, a test step of performing a predetermined test on the semiconductor device using the test electrode connected to the protruding electrode, and a test step after completion of the test step in a room temperature environment. And a step of removing the semiconductor device from the test substrate.
【請求項11】 請求項10記載の半導体装置の試験方
法において、 該取外し工程を実施した後に、該半導体装置に設けられ
た突起電極の整形処理を行うウエットバック工程を実施
することを特徴とする半導体装置の試験方法。
11. The method for testing a semiconductor device according to claim 10, wherein after the removing process is performed, a wet back process is performed to perform a shaping process for a protruding electrode provided on the semiconductor device. Semiconductor device testing method.
【請求項12】上面に多数の電極を有する基板と、 一端を該基板の電極と電気的に接続されて固定してあ
り、且つ、該基板に対して直立しており、軸線方向の力
が作用したときに、弾性的に座屈しうる程度に細い多数
の線材小片と、 上記被測定対象物の電極の配列に対応した配列で並んで
いる貫通孔を有し、上記各線材小片が該貫通孔を貫通し
て突き出した状態で取り付けてあり、上記多数の線材小
片を夫々の先端が上記被測定対象物の電極の配列に対応
した配列で並ぶように位置規制する並べ手段とよりな
り、 上記線材小片の先端が上記被測定対象物の電極に接触
し、該線材小片が弾性的に座屈する構成としたことを特
徴とする接触子装置。
12. A substrate having a large number of electrodes on its upper surface, one end of which is electrically connected and fixed to the electrodes of the substrate, and which is upright with respect to the substrate, and has a force in the axial direction. A large number of small wire rod pieces that are elastically buckled when actuated and through holes arranged in an array corresponding to the array of the electrodes of the object to be measured are provided. Attached in a state of penetrating through the holes, each of the plurality of wire rod pieces is constituted by an aligning unit that regulates the position so that each tip is aligned in an array corresponding to the array of the electrodes of the object to be measured, A contact device, wherein the tip of the wire rod is in contact with the electrode of the object to be measured, and the wire rod is elastically buckled.
【請求項13】上面に多数の電極を有する基板と、 一端を該基板の電極と電気的に接続されて固定してあ
り、且つ、該基板に対して直立しており、軸線方向の力
が作用したときに、弾性的に座屈しうる程度に細い多数
の線材小片と、 該多数の線材小片が貫通しており、該線材小片のうち長
さ方向上中央部分を支持する軟質製のシートと、 上記被測定対象物の電極の配列に対応した配列で並んで
いる貫通孔を有し、該貫通孔が上記各線材小片のうち上
記軟質製のシートより上方に突き出ている部分と嵌合
し、該上方に突き出ている部分の先端部分が該貫通孔を
貫通して突き出した状態で軟質製のシートの上側に設け
てあり、上記多数の線材小片を夫々の先端部分が上記被
測定対象物の電極の配列に対応した配列で並ぶように位
置規制する上側板部材と、 上記被測定対象物の電極の配列に対応した配列で並んで
いる貫通孔を有し、該貫通孔が上記各線材小片のうち上
記軟質製のシートより下方に突き出ている部分と嵌合し
た状態で軟質製のシートの下側に設けてあり、上記各線
材小片のうち上記軟質製のシートより下方に突き出てい
る部分を上記被測定対象物の電極の配列に対応した配列
で並ぶように位置規制する下側板部材とよりなり、 上記線材小片の先端が上記被測定対象物の電極に接触
し、該線材小片のうち長さ方向上中央部分が弾性的に座
屈する構成としたことを特徴とする接触子装置。
13. A substrate having a large number of electrodes on its upper surface, one end of which is electrically connected and fixed to the electrodes of the substrate, and which is upright with respect to the substrate, so that a force in the axial direction is exerted. A large number of wire rod pieces that are thin enough to elastically buckle when acted, and a soft sheet that penetrates through the wire rod pieces and that supports the central portion in the longitudinal direction of the wire rod pieces. , Having through holes arranged in an array corresponding to the array of the electrodes of the object to be measured, and the through holes are fitted to a portion of each of the wire rod pieces protruding above the soft sheet. , The tip portion of the portion protruding upward is provided on the upper side of the soft sheet in a state of protruding through the through hole, and each of the plurality of wire rod pieces has the tip portion of the object to be measured. Positionally regulated so that the electrodes are aligned in an array that corresponds to the array of electrodes A member and through holes arranged in an array corresponding to the array of electrodes of the object to be measured, and the through holes are fitted to a portion of each of the wire rod pieces projecting downward from the soft sheet. It is provided on the lower side of the soft sheet in a combined state, and the portions of the wire rod pieces protruding downward from the soft sheet are arranged in an array corresponding to the array of the electrodes of the measured object. The lower plate member that regulates the position so that the tip of the wire rod piece comes into contact with the electrode of the object to be measured, and the central portion in the lengthwise direction of the wire rod piece is elastically buckled. A contact device.
【請求項14】上面に多数の電極を有する基板と、 一端を該基板の電極と電気的に接続されて固定してあ
り、且つ、該基板に対して直立しており、軸線方向の力
が作用したときに、弾性的に座屈しうる程度に細い多数
の線材小片と、 上記被測定対象物の電極の配列に対応した配列で並んで
いる貫通孔を有し、該貫通孔が上記各線材小片のうち上
記基板の電極と電気的に接続されて固定してある上記一
端寄りの部分と嵌合して、この部分を上記被測定対象物
の電極の配列に対応した配列で並ぶように位置規制する
下側板部材と、 該下側板部材上に設けてあり、該下側板部材と上側板部
材との間に空間を形成する支持枠と、 上記被測定対象物の電極の配列に対応した配列で並んで
いる貫通孔を有し、該貫通孔が上記各線材小片のうち上
端寄りの部分と嵌合し、該上方に突き出ている部分の先
端部分が該貫通孔を貫通して突き出した状態で支持枠の
上側に設けてあり、上記多数の線材小片を夫々の先端部
分が上記被測定対象物の電極の配列に対応した配列で並
ぶように位置規制する上側板部材とよりなり、 上記線材小片の先端が上記被測定対象物の電極に接触
し、該線材小片のうち上記空間内を延在している部分が
弾性的に座屈する構成としたことを特徴とする接触子装
置。
14. A substrate having a large number of electrodes on its upper surface, one end of which is electrically connected to and fixed to the electrodes of the substrate, and which is upright with respect to the substrate, and has a force in the axial direction. It has a large number of small wire rod pieces that can elastically buckle when actuated, and through holes arranged in an array corresponding to the array of the electrodes of the object to be measured, and the through holes are the wire rods. The small piece is fitted with a portion near the one end which is electrically connected and fixed to the electrode of the substrate, and this portion is positioned so as to be arranged in an arrangement corresponding to the arrangement of the electrodes of the measured object. A lower plate member to be regulated, a support frame provided on the lower plate member and forming a space between the lower plate member and the upper plate member, and an array corresponding to the array of the electrodes of the object to be measured. Has a through hole arranged in line, and the through hole is located near the upper end of each of the wire rod small pieces. Is provided on the upper side of the support frame in a state in which the tip portion of the portion which is fitted to the above portion and protrudes upward penetrates through the through hole, and each of the plurality of wire rod pieces has its tip portion covered by the above-mentioned covered portion. It consists of an upper plate member that regulates the position so that it is aligned in an array corresponding to the array of electrodes of the measurement object, the tip of the wire rod piece comes into contact with the electrode of the measurement object, and within the space of the wire rod pieces. A contact device, wherein the extending portion is elastically buckled.
【請求項15】上面に多数の電極を有する基板と、 一端を該基板の電極と電気的に接続されて固定してあ
り、且つ、該基板に対して直立しており、軸線方向の力
が作用したときに、弾性的に座屈しうる程度に細い多数
の線材小片と、 上記被測定対象物の電極の配列に対応した配列で並んで
いる貫通孔を有し、該貫通孔が上記各線材小片のうち上
記基板の電極と電気的に接続されて固定してある上記一
端寄りの部分と嵌合して、この部分を上記被測定対象物
の電極の配列に対応した配列で並ぶように位置規制する
下側板部材と、 該下側板部材上に設けてあり、該下側板部材と上側板部
材との間に空間を形成する支持枠と、 上記被測定対象物の電極の配列に対応した配列で並んで
いる貫通孔を有し、該貫通孔が上記各線材小片のうち上
端寄りの部分と嵌合し、該上方に突き出ている部分の先
端部分が該貫通孔を貫通して突き出した状態で支持枠の
上側に設けてあり、上記多数の線材小片を夫々の先端部
分が上記被測定対象物の電極の配列に対応した配列で並
ぶように位置規制する上側板部材と、 上記空間内に充填してある軟質材とよりなり、 上記線材小片の先端が上記被測定対象物の電極に接触
し、該線材小片のうち上記軟質材内を貫通している部分
が弾性的に座屈する構成としたことを特徴とする接触子
装置。
15. A substrate having a large number of electrodes on its upper surface, one end of which is electrically connected and fixed to the electrodes of the substrate, and which is upright with respect to the substrate, and has a force in the axial direction. It has a large number of small wire rod pieces that can elastically buckle when actuated, and through holes arranged in an array corresponding to the array of the electrodes of the object to be measured, and the through holes are the wire rods. The small piece is fitted with a portion near the one end which is electrically connected and fixed to the electrode of the substrate, and this portion is positioned so as to be arranged in an arrangement corresponding to the arrangement of the electrodes of the measured object. A lower plate member to be regulated, a support frame provided on the lower plate member and forming a space between the lower plate member and the upper plate member, and an array corresponding to the array of the electrodes of the object to be measured. Has a through hole arranged in line, and the through hole is located near the upper end of each of the wire rod small pieces. Is provided on the upper side of the support frame in a state in which the tip portion of the portion which is fitted to the above portion and protrudes upward penetrates through the through hole, and each of the plurality of wire rod pieces has its tip portion covered by the above-mentioned covered portion. The upper plate member that regulates the position so as to be aligned in an array corresponding to the array of the electrodes of the measurement object, and the soft material filled in the space, and the tip of the wire rod piece is the electrode of the measurement object. And a portion of the wire rod piece penetrating the inside of the soft material is elastically buckled.
【請求項16】上面に多数の電極を有する基板と、 一端を該基板の電極と電気的に接続されて固定してあ
り、且つ、該基板に対して直立しており、軸線方向の力
が作用したときに、弾性的に座屈しうる程度に細い多数
の線材小片と、 上記被測定対象物の電極の配列に対応した配列で並んで
いる貫通孔を有し、該貫通孔が上記各線材小片のうち上
端寄りの部分と嵌合し、該上方に突き出ている部分の先
端部分が該貫通孔を貫通して突き出した状態で設けてあ
り、上記多数の線材小片を夫々の先端部分が上記被測定
対象物の電極の配列に対応した配列で並ぶように位置規
制する上側板部材とよりなり、 上記線材小片の先端が上記被測定対象物の電極に接触
し、該線材小片のうち上記上側板部材より下側の部分が
弾性的に座屈する構成としたことを特徴とする接触子装
置。
16. A substrate having a large number of electrodes on its upper surface, one end of which is electrically connected and fixed to the electrodes of the substrate, and which is upright with respect to the substrate, and has a force in the axial direction. It has a large number of small wire rod pieces that can elastically buckle when actuated, and through holes arranged in an array corresponding to the array of the electrodes of the object to be measured, and the through holes are the wire rods. The small pieces are provided in such a state that they are fitted to a portion near the upper end and the tip portions of the portions projecting upward penetrate through the through holes and project from the plurality of wire rod small pieces. It consists of an upper plate member that regulates the position so that it is aligned in an array corresponding to the array of electrodes of the object to be measured, the tip of the wire rod small piece contacts the electrode of the object to be measured, The part below the side plate member is elastically buckled. Contact device according to claim.
【請求項17】上面に多数の電極を有し、且つ、上面に
位置決め用枠が固定してある基板と、 接触子組立体とよりなり、 該接触子組立体は、 軟質製のシートと、 該軟質製のシートを貫通して長さ方向上中央部分を支持
されており、軸線方向の力が作用したときに、弾性的に
座屈しうる程度に細い多数の線材小片と、 上記被測定対象物の電極の配列に対応した配列で並んで
いる貫通孔を有し、該貫通孔が上記各線材小片のうち上
記軟質製のシートより上方に突き出ている部分と嵌合
し、該上方に突き出ている部分の先端部分が該貫通孔を
貫通して突き出した状態で軟質製のシートの上側に設け
てあり、上記多数の線材小片を夫々の先端部分が上記被
測定対象物の電極の配列に対応した配列で並ぶように位
置規制する上側板部材と、 上記被測定対象物の電極の配列に対応した配列で並んで
いる貫通孔を有し、該貫通孔が上記各線材小片のうち上
記軟質製のシートより下方に突き出ている部分と嵌合
し、該下方に突き出ている部分の下端部分が該貫通孔を
貫通して突き出した状態で軟質製のシートの下側に設け
てあり、上記多数の線材小片を夫々の下端部分が上記被
測定対象物の電極の配列に対応した配列で並ぶように位
置規制する下側板部材とよりなり、 上記接触子組立体が、上記位置決め用枠内に嵌合してあ
り、上記線材小片の下端が、上記基板の電極に当接して
あり、且つ、上記線材小片の先端が上記被測定対象物の
電極に接触し、該線材小片のうち長さ方向上中央部分が
弾性的に座屈する構成としたことを特徴とする接触子装
置。
17. A substrate having a large number of electrodes on an upper surface thereof and a positioning frame fixed to the upper surface, and a contactor assembly, wherein the contactor assembly comprises a soft sheet. A large number of wire rod small pieces that penetrate the soft sheet and are supported in the central portion in the lengthwise direction and elastically buckle when an axial force acts, and the object to be measured. The through holes are arranged in an array corresponding to the array of the electrode of the object, and the through holes are fitted to the portions of the wire rod pieces protruding above the soft sheet, and protrudes upward. Is provided on the upper side of the soft sheet in a state in which the tip portion of the portion protruding through the through hole protrudes, and each of the plurality of wire rod small pieces is arranged in the electrode array of the object to be measured. The upper plate member that regulates the position so as to line up in a corresponding array, and the above It has through-holes arranged in an array corresponding to the array of electrodes of the object, and the through-holes are fitted to the portions of the wire rod pieces protruding below the soft sheet, The lower end portion of the protruding portion is provided on the lower side of the soft sheet in a state of protruding through the through hole, and each of the plurality of wire rod pieces has a lower end portion of the electrode of the measured object. It is composed of a lower plate member that is positionally regulated so as to be arranged in an array corresponding to the array, the contact assembly is fitted in the positioning frame, and the lower end of the wire rod piece is attached to the electrode of the substrate. A contact characterized in that the contact is made, and the tip of the wire rod piece comes into contact with the electrode of the object to be measured, and the central portion in the lengthwise direction of the wire rod piece buckles elastically. Child device.
【請求項18】請求項12乃至17のうち、いずれか一
項記載の接触子装置と、 該接触子装置に交換可能に取り付けられているマザーボ
ードと、 該マザーボードと電気的に接続してある試験装置本体と
を使用して試験を行う構成としたことを特徴とする試験
方法。
18. A contact device according to any one of claims 12 to 17, a motherboard replaceably attached to the contact device, and a test electrically connected to the motherboard. A test method characterized in that a test is performed using the device body.
【請求項19】 上端部が試験が行われる半導体装置に
設けられた外部端子と当接し電気的に接続される複数の
線材状接続部材と、 前記接続部材を固定することにより、前記接続部材を前
記外部端子の配設位置と対応する位置に立設状態で支持
する絶縁部材よりなる支持部材と、 前記接続部材が挿通される挿通孔を有しており、前記接
続部材と電気的に接続する接続端子部と該接続端子部を
外部に引き出す引き出し配線とを形成してなる配線基板
とを具備することを特徴とする半導体装置の試験治具。
19. A plurality of wire-shaped connecting members, the upper ends of which are brought into contact with and electrically connected to external terminals provided on a semiconductor device to be tested, and the connecting members are fixed by fixing the connecting members. A support member made of an insulating member that supports the external terminal in a standing state at a position corresponding to the position where the external terminal is provided, and an insertion hole through which the connection member is inserted are provided, and are electrically connected to the connection member. A test jig for a semiconductor device, comprising: a wiring board having a connection terminal portion and a lead-out wiring for drawing the connection terminal portion to the outside.
【請求項20】 請求項19記載の半導体装置の試験治
具において、 前記配線基板の基材として、ガラスエポキシ基板,セラ
ミック基板,またはポリイミドフィルム基板のいずれか
を用いたことを特徴とする半導体装置の試験治具。
20. The semiconductor device test jig according to claim 19, wherein a glass epoxy substrate, a ceramic substrate, or a polyimide film substrate is used as a base material of the wiring substrate. Test jig.
【請求項21】 請求項19または20記載の半導体装
置の試験治具において、 前記配線基板を複数個積層状態で配設したことを特徴と
する半導体装置の試験治具。
21. The test jig for a semiconductor device according to claim 19, wherein a plurality of the wiring boards are arranged in a stacked state.
【請求項22】 請求項21記載の半導体装置の試験治
具において、 前記複数の配線基板の間に、前記接続部材が挿通する絶
縁部材を介装したことを特徴とする半導体装置の試験治
具。
22. The test jig for a semiconductor device according to claim 21, wherein an insulating member through which the connecting member is inserted is interposed between the plurality of wiring boards. .
【請求項23】 請求項19乃至22のいずれかに記載
の半導体装置の試験治具において、 前記支持部材を弾性材料により形成したことを特徴とす
る半導体装置の試験治具。
23. The test jig for a semiconductor device according to claim 19, wherein the support member is made of an elastic material.
【請求項24】 請求項19乃至23のいずれかに記載
の半導体装置の試験治具において、 前記接続部材の前記配線基板から突出した部分に、前記
接続端子部と電気的に接続される導電性部材を配設した
ことを特徴とする半導体装置の試験治具。
24. The test jig for a semiconductor device according to claim 19, wherein the portion of the connection member protruding from the wiring board is electrically connected to the connection terminal portion. A test jig for a semiconductor device, in which members are provided.
【請求項25】 請求項21記載の半導体装置の試験治
具において、 積層状態で配設された複数の前記配線基板を電気的に接
続する手段として、TAB(Tape Automated Bonding)方
式,バンプ方式,またはワイヤ方式の何れかを用いたこ
とを特徴とする半導体装置の試験治具。
25. The semiconductor device test jig according to claim 21, wherein a means for electrically connecting the plurality of wiring boards arranged in a stacked state is a TAB (Tape Automated Bonding) method, a bump method, Alternatively, a test jig for a semiconductor device characterized by using either a wire method or a wire method.
【請求項26】 請求項19乃至25のいずれかに記載
の半導体装置の試験治具において、 試験実施時に装着されるマザーボードと前記配線基板と
を電気的に接続する手段として、前記配線基板に形成さ
れた挿通孔に前記引き出し配線と接続される構成でピン
状端子を設け、該ピン状端子が前記マザーボードに電気
的に接続されるよう構成したことを特徴とする半導体装
置の試験治具。
26. The test jig for a semiconductor device according to claim 19, which is formed on the wiring board as a means for electrically connecting a mother board mounted during a test and the wiring board. A test jig for a semiconductor device, characterized in that a pin-shaped terminal is provided in the formed insertion hole so as to be connected to the lead wiring, and the pin-shaped terminal is electrically connected to the motherboard.
【請求項27】 請求項19乃至25のいずれかに記載
の半導体装置の試験治具において、 試験実施時に装着されるマザーボードと前記配線基板と
を電気的に接続する手段として、前記配線基板を前記マ
ザーボードに直接電気的に接続した構成としたことを特
徴とする半導体装置の試験治具。
27. The test jig for a semiconductor device according to claim 19, wherein the wiring board is used as a means for electrically connecting a mother board mounted during a test and the wiring board. A semiconductor device test jig characterized in that it is electrically connected directly to a mother board.
【請求項28】 請求項19乃至27のいずれかに記載
の半導体装置の試験治具において、 前記半導体装置を複数個配設できる構成としたことを特
徴とする半導体装置の試験治具。
28. The test jig for a semiconductor device according to claim 19, wherein a plurality of the semiconductor devices can be arranged.
【請求項29】 請求項19乃至28のいずれかに記載
の半導体装置の試験治具において、 前記接続部材,支持部材,及び配線基板をソケット内に
収納し、該ソケットが有する蓋体を閉蓋することにより
前記半導体装置を前記接続部材に向け押圧する構成とし
たことを特徴とする半導体装置の試験治具。
29. The test jig for a semiconductor device according to claim 19, wherein the connection member, the support member, and the wiring board are housed in a socket, and a lid body of the socket is closed. By doing so, the semiconductor device test jig is configured to press the semiconductor device toward the connection member.
JP30016695A 1994-11-18 1995-11-17 Contact device Expired - Lifetime JP3720887B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30016695A JP3720887B2 (en) 1994-11-18 1995-11-17 Contact device
US08/612,750 US5831441A (en) 1995-06-30 1996-03-08 Test board for testing a semiconductor device, method of testing the semiconductor device, contact device, test method using the contact device, and test jig for testing the semiconductor device

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP6-285342 1994-11-18
JP28534294 1994-11-18
JP16629295 1995-06-30
JP7-166292 1995-06-30
JP20721995 1995-08-14
JP7-207219 1995-08-14
JP30016695A JP3720887B2 (en) 1994-11-18 1995-11-17 Contact device

Publications (2)

Publication Number Publication Date
JPH09113578A true JPH09113578A (en) 1997-05-02
JP3720887B2 JP3720887B2 (en) 2005-11-30

Family

ID=27474064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30016695A Expired - Lifetime JP3720887B2 (en) 1994-11-18 1995-11-17 Contact device

Country Status (1)

Country Link
JP (1) JP3720887B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11248747A (en) * 1997-11-05 1999-09-17 Feinmetall Gmbh Test head for microscopic structure with interface
US6555764B1 (en) 1998-03-12 2003-04-29 Fujitsu Limited Integrated circuit contactor, and method and apparatus for production of integrated circuit contactor
JP2003207523A (en) * 2002-01-09 2003-07-25 Fujitsu Ltd Contactor, manufacturing method thereof, and contact method
KR101013107B1 (en) * 2008-01-25 2011-02-14 가부시키가이샤 니혼 마이크로닉스 Electrical Connecting Apparatus
JP2011179958A (en) * 2010-03-01 2011-09-15 Fujitsu Ltd Test method and tester of semiconductor circuit
KR101326298B1 (en) * 2012-05-25 2013-11-11 하동호 Semiconductor test socket
CN103926518A (en) * 2014-04-26 2014-07-16 中国科学院新疆理化技术研究所 Quantitative testing method for ionizing radiation damage of longitudinal NPN transistor
CN104569778A (en) * 2014-12-20 2015-04-29 佛山市多谱光电科技有限公司 LED integrated ageing and life rapid detection device
KR101726399B1 (en) * 2016-03-17 2017-04-13 주식회사 오킨스전자 Test socket having bottom metal plate bump and method for manufacturing thereof

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11248747A (en) * 1997-11-05 1999-09-17 Feinmetall Gmbh Test head for microscopic structure with interface
US6555764B1 (en) 1998-03-12 2003-04-29 Fujitsu Limited Integrated circuit contactor, and method and apparatus for production of integrated circuit contactor
US7174629B2 (en) 1998-03-12 2007-02-13 Fujitsu Limited Integrated circuit contactor, and method and apparatus for production of integrated circuit contactor
JP2003207523A (en) * 2002-01-09 2003-07-25 Fujitsu Ltd Contactor, manufacturing method thereof, and contact method
KR100847034B1 (en) * 2002-01-09 2008-07-18 후지쯔 가부시끼가이샤 Contactor and manufacturing method thereof
KR101013107B1 (en) * 2008-01-25 2011-02-14 가부시키가이샤 니혼 마이크로닉스 Electrical Connecting Apparatus
JP2011179958A (en) * 2010-03-01 2011-09-15 Fujitsu Ltd Test method and tester of semiconductor circuit
KR101326298B1 (en) * 2012-05-25 2013-11-11 하동호 Semiconductor test socket
CN103926518A (en) * 2014-04-26 2014-07-16 中国科学院新疆理化技术研究所 Quantitative testing method for ionizing radiation damage of longitudinal NPN transistor
CN104569778A (en) * 2014-12-20 2015-04-29 佛山市多谱光电科技有限公司 LED integrated ageing and life rapid detection device
KR101726399B1 (en) * 2016-03-17 2017-04-13 주식회사 오킨스전자 Test socket having bottom metal plate bump and method for manufacturing thereof

Also Published As

Publication number Publication date
JP3720887B2 (en) 2005-11-30

Similar Documents

Publication Publication Date Title
CA1304170C (en) Highly integrated circuit and method for the production thereof
JP2570637B2 (en) MCM carrier
US5367763A (en) TAB testing of area array interconnected chips
US6559666B2 (en) Method and device for semiconductor testing using electrically conductive adhesives
US5831441A (en) Test board for testing a semiconductor device, method of testing the semiconductor device, contact device, test method using the contact device, and test jig for testing the semiconductor device
US7122905B2 (en) Microelectronic devices and methods for mounting microelectronic packages to circuit boards
US6062873A (en) Socket for chip package test
US6573609B2 (en) Microelectronic component with rigid interposer
US6849945B2 (en) Multi-layered semiconductor device and method for producing the same
US20040029411A1 (en) Compliant interconnect assembly
KR20010090540A (en) Semiconductor device and process of prodution of same
KR19980070993A (en) Semiconductor device mounting structure and semiconductor device mounting method
KR100228472B1 (en) Test instrument plate and its test method
JPH09113578A (en) Semiconductor device testing board, semiconductor device testing method, contact device and testing method using this and semiconductor device testing jig
JP2715793B2 (en) Semiconductor device and manufacturing method thereof
JP2894594B2 (en) Manufacturing method of know good die having solder bump
US6628136B2 (en) Method and apparatus for testing a semiconductor package
US6281693B1 (en) Semiconductor device test board and a method of testing a semiconductor device
WO1997001865A1 (en) Semiconductor device and method of manufacturing the same
JP4081309B2 (en) ELECTRONIC COMPONENT SOCKET, MANUFACTURING METHOD THEREOF, AND MOUNTING STRUCTURE USING ELECTRONIC COMPONENT SOCKET
JP3485424B2 (en) IC package
KR20000007516A (en) Flip chip burn-in test substrate and burn-in testing method using thereof
JPH0846077A (en) Ball grid array type semiconductor device and its manufacture
JPH07174818A (en) Test receptacle and preparation of kgd using test receptacle
JP3190734B2 (en) Semiconductor device manufacturing method and manufacturing apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050909

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080916

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100916

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100916

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130916

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term