JP3715950B2 - Image display device - Google Patents

Description

として（式１）で表される電流である。
【００７６】
また、走査配線の両端の電位が図５（ａ）の例ではＶｓであるのに対し、図５（ｂ）ではＧＮＤ電位としているのは、縮退モデルでは、変調配線から選択した走査配線に流れ込む電流を上記電流源によりモデリングしたことにより、走査配線上の各部の電圧降下量は、その給電部を基準（ＧＮＤ）電位として各部の電圧（電位差）を算出することにより計算できるためである（つまり、電圧降下を算出する上での基準電位として規定した。）。
【００７７】
また、ＳＣＥを省略しているのは、選択された走査配線から見た場合に、列配線から同等の電流が流れ込めば、ＳＣＥの有無によらず、発生する電圧降下自体は変わらないためである。従って、ここでは、各ブロックの電流源から流れ込む電流値を各ブロック内の素子電流の総和の電流値（式１）に設定することでＳＣＥを省略した。
【００７８】
また、各ブロックの走査配線の配線抵抗は一区間の走査配線の配線抵抗ｒのｎ倍とした（ここで一区間とは走査配線の、ある列配線との交差部とその隣の列配線との交差部との間のことを指している。また本実施の形態では、一区間の走査配線の配線抵抗は均一であるものとした。）。
【００７９】
このような縮退モデルにおいて、走査配線上の各ノードにおいて発生する電圧降下量ＤＶ０〜ＤＶ４は以下のような積和形式の式により、簡単に計算することができる。
【００８０】
【数２】

となる。
【００８１】
すなわち、
【数３】

が成立する。
【００８２】
ただし、ａｉｊは縮退モデルにおいてｊ番目のブロックだけに単位電流を注入したときに、ｉ番目のノードに発生する電圧である（以下、これをａｉｊと定義する。）。
【００８３】
上記のａｉｊはキルヒホフの法則により導出され、一度計算しておけば、テーブルとして記憶しておけばよい。
【００８４】
さらに、式１で定めた各ブロックの総和電流ＩＦ０〜ＩＦ３に対し、
【数４】

に示す近似を行った。
【００８５】
ただし、上式においてＣｏｕｎｔｉは選択された走査線上のｉ番目のピクセルが点灯状態である場合には１をとり、消灯状態である場合には０をとる変数である。
【００８６】
ＩＦＳはＳＣＥ１素子の両端に電圧ＶＳＥＬを印加したときに流れる素子電流ＩＦに対し、０〜１の間の値をとる係数αをかけた量である。
【００８７】
すなわち、
【数５】

と定義した。
【００８８】
式２は、選択された走査配線に対し各ブロックの列配線から該ブロック内の点灯数に比例した素子電流が流れ込むものとしている。この際１素子の素子電流ＩＦに係数αをかけたものを１素子の素子電流ＩＦＳとしたのは以下の理由による。
【００８９】
本来、電圧降下量を計算するためには、電圧降下による走査配線の電圧上昇とそれによる素子電流の減少量とを繰り返し計算することが必要であるが、この収束計算をハードウエアで計算するのは現実的でない。
【００９０】
そこで、本発明においては、ＩＦの収束値として近似的にαＩＦを用いる。
【００９１】
具体的には、電圧降下量が最大となるとき（全白のとき）のＩＦの低下率（＝α１）と、電圧降下量が（最小＝０）となるときのＩＦの低下率（＝α２）を予め見積もっておいて、α１とα２の平均値または０．８×α１として求められる。
【００９２】
図５（ｃ）は、ある点灯状態において、縮退モデルにより各ノードの電圧降下量ＤＶ０〜ＤＶ４を計算した結果の一例である。
【００９３】
電圧降下は非常に滑らかなカーブとなるため、ノードとノードの間の電圧降下は近似的には図５（ｃ）の点線に示したような値をとると想定される。
【００９４】
このように、本縮退モデルを用いれば、入力された画像データに対し所望の時点でのノードの位置での電圧降下を計算することが可能である。
【００９５】
以上、ある点灯状態における電圧降下量を縮退モデルを用いて簡単に計算した。
【００９６】
選択された走査配線上に発生する電圧降下は一水平走査期間内で時間的に変化するが、これについては前述したように一水平走査期間中のいくつかの時刻に対して、その時の点灯状態を求め、その点灯状態に対し縮退モデルを用いて電圧降下を計算することにより予測した。
【００９７】
なお、一水平走査期間のある時点での各ブロック内の点灯数は各ブロックの画像データを参照すれば簡単に求めることができる。
【００９８】
いま、１つの例としてパルス幅変調回路への入力データのビット数が８ビットであるものとし、パルス幅変調回路は入力データの大きさに応じたパルス幅を出力する。
【００９９】
すなわち入力データが０のときは、出力は”Ｌ”となり、入力データが２５５のとき一水平走査期間の間は”Ｈ”を出力し、入力データが１２８のときには一水平走査期間のうち初めの半分の期間は”Ｈ”を出力し、後の半分の期間は”Ｌ”を出力するものとする。
【０１００】
このような場合、パルス幅変調信号の開始時刻（本例の変調信号の例では立ち上がりの時刻）の点灯数は、パルス幅変調回路への入力データが０よりも大きいものの数をカウントすれば簡単に検出できる。
【０１０１】
同様に一水平走査期間の中央の時刻の点灯数は、パルス幅変調回路への入力データが１２８よりも大きいものの数をカウントすれば簡単に検出できる。
【０１０２】
このように画像データをある閾値に対してコンパレートし、コンパレータの出力が真である数をカウントすれば、任意の時間における点灯数が簡単に計算することができる。
【０１０３】
ここで以降の説明を簡単化するため、タイムスロットという時間量を定義する。
【０１０４】
すなわち、タイムスロットとは、一水平走査期間のなかのパルス幅変調信号の立ち上がりからの時間を表しており、タイムスロット＝０とは、パルス幅変調信号の開始時刻直後の時刻を表すものと定義する。
【０１０５】
タイムスロット＝６４とは、パルス幅変調信号の開始時刻から、６４階調分の時間が経過した時刻を表すものと定義する。
【０１０６】
同様にタイムスロット＝１２８とは、パルス幅変調信号の開始時刻から、１２８階調分の時間が経過した時刻を表すものと定義する。
【０１０７】
なお、本例ではパルス幅変調は立ち上がり時刻を基準として、そこからのパルス幅を変調した例を示したが、同様に、パルスの立ち下がり時刻を基準として、パルス幅を変調する場合でも、時間軸の進む方向とタイムスロットの進む方向が逆となるが、同様に適用することができることはいうまでもない。
【０１０８】
（電圧降下量から補正データの計算）
上述したように、縮退モデルを用いて繰り返し計算を行うことで一水平走査期間中の電圧降下の時間変化を近似的かつ離散的に計算することができた。
【０１０９】
図６は、ある画像データに対して、電圧降下を繰り返し計算し、走査配線での電圧降下の時間変化を計算した例である（ここに示されている電圧降下及びその時間変化は、ある画像データに対する一例であって、別の画像データに対する電圧降下は、また別の変化をすることは当然である。）。
【０１１０】
図６ではタイムスロット＝０，６４，１２８，１９２の４つの時点に対して、各々縮退モデルを適用して計算を行うことに、それぞれの時刻の電圧降下を離散的に計算した。
【０１１１】
図６では各ノードにおける電圧降下量を点線で結んでいるが、点線は図を見やすくするために記載したものであって、本縮退モデルにより計算された電圧降下は□、○、●、△で示した各ノードの位置において離散的に計算した。
【０１１２】
本発明者らは、電圧降下の大きさとその時間変化を計算可能となった次の段階として、電圧降下量から画像データを補正する補正データを算出する方法について検討を行った。
【０１１３】
図７は、選択した走査配線上に図６に示した電圧降下が発生した際に、点灯状態にあるＳＣＥから放出される放出電流を見積もったグラフである。
【０１１４】
縦軸は電圧降下がないときに放出される放出電流の大きさを１００％として、各時間、各位置の放出電流の量を百分率で表しており、横軸は水平位置を表している。
【０１１５】
図７に示すように、ノード２の水平位置（基準点）において、
タイムスロット＝０の時の放出電流をＩｅ０，
タイムスロット＝６４の時の放出電流をＩｅ１，
タイムスロット＝１２８の時の放出電流をＩｅ２，
タイムスロットが１９２の時の放出電流をＩｅ３
とする。
【０１１６】
図７は、図６の電圧降下量と図３の”駆動電圧対放出電流”のグラフから計算した。具体的には電圧ＶＳＥＬから電圧降下量を引いた電圧が印加された際の放出電流の値を機械的にプロットしたものである。
【０１１７】
したがって、図７はあくまで点灯状態にあるＳＣＥから放出される電流を意味しており、消灯状態にあるＳＣＥが電流を放出することはない。
【０１１８】
以下に、電圧降下量から画像データを補正する補正データを算出する方法として、以下に説明を行う。
【０１１９】
（補正データ算出方法）
図８（ａ），（ｂ），（ｃ）は図７の放出電流の時間変化から、電圧降下量の補正データを計算する方法を説明するための図である。図８は大きさが６４の画像データに対する補正データを算出した例である。
【０１２０】
輝度の発光量は、放出電流パルスによる放出電流を時間的に積分した、放出電荷量に他ならない。したがって以降では、電圧降下による輝度の変動を考えるのにあたって、放出電荷量をもとに説明を行う。
【０１２１】
いま、電圧降下の影響がない場合の放出電流をＩＥとし、パルス幅変調の１階調に相当する時間をΔｔとするならば、画像データが６４のときの、放出電流パルスによって放出されるべき放出電荷量Ｑ０は放出電流パルスの振幅ＩＥにパルス幅（６４×Δｔ）をかけて、
【数６】

として表すことができる。
【０１２２】
しかし、実際には、走査配線上の電圧降下によって放出電流が低下する現象が発生する。
【０１２３】
電圧降下の影響を考慮した放出電流パルスによる放出電荷量は、近似的には次のように計算できる。すなわち、ノード２のタイムスロット＝０，６４の放出電流をそれぞれＩｅ０，Ｉｅ１とし、０〜６４の間の放出電流はＩｅ０とＩｅ１の間を直線的に変化するものと近似すれば、この間の放出電荷量Ｑ１は図８（ｂ）の台形の面積となる。
【０１２４】
すなわち、
【数７】

として計算できる。
【０１２５】
次に、図８（ｃ）に示すように、電圧降下による放出電流の低下分を補正するために、パルス幅をＤＣ１だけ伸ばしたとき、電圧降下の影響を除去できたとする。
【０１２６】
また、電圧降下の補正を行い、パルス幅を伸ばした場合には、各タイムスロットにおける放出電流量は変化すると考えられるが、ここでは簡単化のため、図８（ｃ）のように、タイムスロット＝０では、放出電流がＩｅ０、タイムスロット＝（６４＋ＤＣ１）における放出電流がＩｅ１になるものとする。
【０１２７】
また、タイムスロット０とタイムスロット（６４＋ＤＣ１）の間の放出電流は、２点の放出電流を直線で結んだ線上の値をとるものと近似する。
【０１２８】
すると、補正後の放出電流パルスによる放出電荷量Ｑ２は、
【数８】

として計算できる。
【０１２９】
これが前述のＱ０と等しいとすれば、
【数９】

となる。
【０１３０】
これをＤＣ１について解けば、
【数１０】

となる。
【０１３１】
このようにして、画像データが６４の場合の補正データを算出した。
【０１３２】
すなわち、ノード２の位置の大きさが６４の画像データに対しては式８に記載のように、ＣＤａｔａ＝ＤＣ１だけ補正量ＣＤａｔａを加算すればよい。
【０１３３】
同様に、大きさが１９２の画像データに対しては、図９のように、３つの期間の各々に対して補正量を求めることができる。
【０１３４】
また、パルス幅が０の時には、当然ながら放出電流に対する電圧降下の影響はないため、補正データは０とし画像データに加算する補正データＣＤａｔａも０とした。
【０１３５】
なお、このように０，６４，１２８，１９２というように、とびとびの画像データに対して補正データを計算しているのは、計算量を減らすことを狙ったものである。
【０１３６】
本方法により求めた、ある入力データに対する離散的補正データた例を図１０（ａ）に示す。
【０１３７】
同図において横軸は水平表示位置に対応しており、各ノードの位置が記載されている。また、縦軸は補正データの大きさである。
【０１３８】
離散補正データは図の□、○、●、△で示したノードの位置と画像データDataの大きさ（画像データ基準値＝０，６４，１２８，１９２）に対して計算されているものである。
【０１３９】
（離散補正データの補間方法）
離散的に算出された補正データは、各ノードの位置に対する離散的なものであって、任意の水平位置（列配線番号）における補正データを与えるものではない。またそれと同時に、各ノード位置においていくつかの予め定められた画像データの基準値の大きさをもつ画像データに対する補正データであって実際の画像データの大きさに応じた補正データを与えるものではない。
【０１４０】
そこで、本発明者らは、各列配線における入力画像データの大きさに適合した補正データを、離散的に算出した補正データを補間することにより算出した。
【０１４１】
図１０（ｂ）はノードｎとノードｎ＋１の間に位置するｘにおける、画像データＤａｔａに相当する補正データを算出する方法を示した図である。
【０１４２】
なお前提として、補正データはすでにノードｎ及びノードｎ＋１の位置Ｘｎ及びＸｎ＋１において離散的に計算されているものとする。
【０１４３】
また、入力画像データであるＤａｔａは画像データ基準値のＤｋとＤｋ＋１の間の値をとるものとする。
【０１４４】
いま、ノードｎのｋ番目の画像データの基準値に対する離散補正データをＣＤａｔａ［ｋ］［ｎ］と表記するならば、位置ｘにおけるパルス幅Ｄｋの補正データＣＡは、ＣＤａｔａ［ｋ］［ｎ］とＣＤａｔａ［ｋ］［ｎ＋１］の値を用いて、直線近似により、以下のように計算できる。
【０１４５】
すなわち、
【数１１】

となる。
【０１４６】
ただし、Ｘｎ、Ｘｎ＋１はそれぞれノードｎ、（ｎ＋１）の水平表示位置であって、前述したブロックを決定するときに定められる定数である。
【０１４７】
また、位置ｘにおける画像データＤｋ＋１の補正データＣＢは以下のように計算できる。
【０１４８】
すなわち
【数１２】

となる。
【０１４９】
ＣＡとＣＢの補正データを直線近似することにより、位置ｘにおける画像データＤａｔａに対する補正データＣＤは、以下のように計算できる。
【０１５０】
すなわち、
【数１３】

となる。
【０１５１】
以上のように、離散補正データから実際の位置や画像データの大きさに適合した補正データを算出するためには、式９〜式１１に記載した方法により簡単に計算できる。
【０１５２】
このようにして算出した補正データを画像データに加算して画像データを補正し、補正後の画像データ（補正画像データと呼ぶ）に応じてパルス幅変調を行えば、従来からの課題であった表示画像における、電圧降下による影響を低減することができ、画質を向上させることができる。
【０１５３】
また、予てからの課題であった補正のためのハードウエアも、これまで説明してきた縮退化などの近似を導入することにより、計算量を低減化することができるため非常に小規模なハードウエアで構成することができるという優れたメリットがあった。
【０１５４】
（システム全体と各部分の機能説明）
次に、補正データ算出手段を内蔵した画像表示装置のハードウエアについて説明する。
【０１５５】
図１１はその回路構成の概略を示すブロック図である。図において１は図１の表示パネル、Ｄｘ１〜ＤｘＭ及びＤｘ１’〜ＤｘＭ’は表示パネル１の走査配線の電圧供給端子、Ｄｙ１〜ＤｙＮは表示パネル１の変調配線の電圧供給端子、Ｈｖはフェースプレートとリアプレートの間に加速電圧を印加するための高圧供給端子、Ｖａは高圧電源、２は走査回路、３は同期信号分離回路、４はタイミング発生回路、７は同期分離回路３によりＹＰｂＰｒ信号をＲＧＢに変換するためのＲＧＢ変換回路、２３はテレビジョンの映像信号とコンピュータの映像信号を切り替えるためのセレクタ、１７は逆γ処理部、５は画像データ１ライン分のシフトレジスタ、６は画像データ１ライン分のラッチ回路、８は表示パネルの変調配線に変調信号を出力するパルス幅変調手段、１２は加算器、１４は補正データ算出手段、２０は最大値検出手段、２１はゲイン算出手段である。
【０１５６】
また、図１１においてＲ、Ｇ、ＢはＲＧＢパラレルの入力映像データ、Ｒａ，Ｇａ，Ｂａは後述する逆γ変換処理を施したＲＧＢパラレルの映像データ、Ｄａｔａはデータ配列変換部９によりパラレル・シリアル変換された画像データ、ＣＤは補正データ算出手段１４により算出された補正データ、Ｄｏｕｔは加算器により画像データに補正データを加算することにより、補正された画像データ（補正画像データ）である。
【０１５７】
（同期分離回路、セレクタ）
本実施の形態の画像表示装置は、ＮＴＳＣや、ＰＡＬ、ＳＥＣＡＭ、ＨＤＴＶなどのテレビジョン信号や、コンピュータの出力であるＶＧＡなどをともに表示することができる。
【０１５８】
ＨＤＴＶ方式の映像信号は、まず同期分離回路３により同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃを分離し、タイミング発生回路４に供給する。同期分離された映像信号は、ＲＧＢ変換手段に供給される。ＲＧＢ変換手段の内部には、ＹＰｂＰｒからＲＧＢへの変換回路の他に、不図示のローパスフィルタやＡ／Ｄ変換器などが設けられており、ＹＰｂＰｒをディジタルＲＧＢ信号へと変換し、セレクタ２３へと供給されている。
【０１５９】
ＶＧＡなどのコンピュータの出力する映像信号は、不図示のＡ／Ｄ変換器によりＡ／Ｄ変換され、セレクタ２３へと供給される。
【０１６０】
セレクタ２３はユーザーが表示したい映像信号がいずれであるかに基づいて、テレビジョン信号と、コンピュータ信号を適宜切り替えて出力する。
【０１６１】
（タイミング発生回路）
タイミング発生回路４は、ＰＬＬ回路を内蔵しており、様々な映像フォーマットに対応したタイミング信号を発生し、各部の動作タイミング信号を発生する回路である。
【０１６２】
タイミング発生回路４が発生するタイミング信号としては、シフトレジスタ５の動作タイミングを制御するＴｓｆｔ、シフトレジスタ５からラッチ回路６へデータをラッチするための制御信号Ｄａｔａｌｏａｄ、変調手段８のパルス幅変調開始信号Ｐｗｍｓｔａｒｔ，パルス幅変調のためのクロックＰｗｍｃｌｋ、走査回路２の動作を制御するＴｓｃａｎなどがある。
【０１６３】
（走査回路）
図１２に示すように、走査回路２及び２’は、表示パネルを一水平走査期間に１行ずつ順次走査するために、接続端子Ｄｘ１〜ＤｘＭに対して選択電位Ｖｓまたは非選択電位Ｖｎｓを出力する回路である。
【０１６４】
走査回路２及び２’はタイミング発生回路４からのタイミング信号Ｔｓｃａｎに同期して、一水平期間ごとに選択している走査配線を順次切り替え、走査を行う回路である。
【０１６５】
なお、Ｔｓｃａｎは垂直同期信号及び水平同期信号などから作られるタイミング信号群である。
【０１６６】
走査回路２及び２’は、図１２に示すようにそれぞれＭ個のスイッチとシフトレジスタなどから構成される。これらのスイッチはトランジスタやＦＥＴにより構成するのが好ましい。
【０１６７】
なお、走査配線での電圧降下を低減するためには、走査回路は図１１に示したように、表示パネル１の走査配線の両端に接続され、両端からドライブされることが好ましい。
【０１６８】
一方、本発明の実施の形態では、走査回路が走査配線の両端に接続されていない場合でも有効であり、パラメータを変更するだけで適用できる。
【０１６９】
（逆γ処理部）
ＣＲＴは入力に対しほぼ２．２乗の発光特性（以降逆γ特性とよぶ）を備えている。
【０１７０】
入力映像信号はＣＲＴのこのような特性が考慮されており、ＣＲＴに表示した際にリニアな発光特性となるように一般に０．４５乗のγ特性にしたがって変換される。
【０１７１】
一方、本発明の実施の形態に係る画像表示装置の表示パネルは駆動電圧の印加時間により変調を施す場合、印加時間に対しほぼリニアな発光特性を有しているため、入力映像信号を逆γ特性に基づいて変換（以降逆γ変換とよぶ）する必要がある。
【０１７２】
図１１に記載した逆γ処理部１７は、入力映像信号を逆γ変換するための回路である。
【０１７３】
本実施の形態の逆γ処理部１７は、上記逆γ変換処理をメモリによって構成した。
【０１７４】
逆γ処理部１７は、映像信号Ｒ，Ｇ，Ｂのビット数を８ビットとし、逆γ処理部１７の出力である映像信号Ｒａ，Ｇａ，Ｂａのビット数を同じく８ビットとして、アドレス８ビット、データ８ビットのメモリを各色ごと用いることにより構成した（図１３）。
【０１７５】
（データ配列変換部）
データ配列変換部９は、ＲＧＢパラレルな映像信号であるＲａ，Ｇａ，Ｂａを表示パネルの画素配列に合わせてパラレル・シリアル変換する回路である。データ配列変換部９の構成は、図１４に示したようにＲＧＢ各色ごとのＦＩＦＯ（ＦｉｒｓｔＩｎＦｉｒｓｔＯｕｔ）メモリ２０２１Ｒ，２０２１Ｇ、２０２１Ｂとセレクタ２０２２から構成される。
【０１７６】
図１４では図示していないが、ＦＩＦＯメモリは水平画素数ワードのメモリを奇数ライン用と偶数ライン用の２本備えている。奇数行目の映像データが入力された際には、奇数ライン用のＦＩＦＯにデータが書き込まれる一方、偶数ライン用のＦＩＦＯメモリから一つ前の水平走査期間に蓄積された画像データが読み出される。偶数行目の映像データが入力された際には偶数ライン用のＦＩＦＯにデータが書き込まれる一方、奇数ライン用ＦＩＦＯメモリから一つ前の水平期間に蓄積された画像データが読み出される。
【０１７７】
ＦＩＦＯメモリから読み出されたデータは、セレクタにより表示パネルの画素配列にしたがって、パラレル・シリアル変換され、ＲＧＢのシリアル画像データＳＤａｔａとして出力される。詳細については記載しないが、タイミング発生回路４からのタイミング制御信号に基づいて動作する。
【０１７８】
（遅延回路１９）
データ配列変換部９により並び替えが行われた画像データＳＤａｔａは補正データ算出手段１４と遅延回路１９に入力される。後述する補正データ算出手段１４の補正データ補間部はタイミング制御回路からの水平位置情報ｘと画像データＳＤａｔａの値を参照して、それらにあった補正データＣＤを算出する。
【０１７９】
遅延回路１９は、補正データ算出（前述の補正データの補間処理）にかかる時間を吸収するために設けられており、加算器１２で画像データＤａｔａに補正データＣＤが加算される際に、画像データＤａｔａにそれに対応した補正データＣＤが正しく加算されるよう遅延を行う手段である。同手段はフリップフロップを用いることにより構成できる。
【０１８０】
（加算器１２）
加算器１２は、補正データ算出手段１４からの補正データＣＤと画像データＤａｔａを加算する手段である。加算を行うことにより画像データＤａｔａは補正が施され、補正画像データＤｏｕｔとして最大値検出回路２０及び乗算器へ転送される。
【０１８１】
なお加算器１２の出力である補正画像データＤｏｕｔのビット数は画像データに補正データを加算した際にオーバーフローが起きないように決定することが好ましい。
【０１８２】
より具体的には、画像データＤａｔａが８ビットのデータ幅であって、最大値が２５５、補正データＣＤは７ビットのデータ幅を持っていて、最大値が１２０であったとする。
【０１８３】
このとき加算結果の最大値は、２５５＋１２０＝３７５になった。
【０１８４】
これに対して加算器１２の出力である補正画像データＤｏｕｔは、オーバーフローが起きないように、出力ビット幅として９ビット出力であることが好ましい。
【０１８５】
（オーバーフロー処理（振幅調整手段））
本発明では、算出した補正データＣＤを画像データＤａｔａに加算した補正画像データＤｏｕｔによって補正を実現することについてはすでに述べたとおりである。
【０１８６】
いま、変調手段８のビット数が８ビットであって、加算器１２の出力である補正画像データＤｏｕｔのビット数が９ビットであるものとする。
【０１８７】
すると、補正画像データＤｏｕｔを変調手段８の入力にそのまま接続してしまうと、オーバーフローが起きることになる。
【０１８８】
すなわち８ビット以上のデータは８ビット分の変調手段では折り返して変調されてしまうため、画質が著しく低下することになる。
【０１８９】
そこで変調手段８に入力される前に、補正画像データの振幅を調整する必要がある。
【０１９０】
変調手段８の入力ビット数を多くすれば、変調手段８の入力でのオーバーフローを防止することはできるが、その一方で変調信号の出力するパルスのパルス幅をどこまでも伸ばせるというものではない。
【０１９１】
すなわち、本発明の画像表示装置は走査配線を順次選択して駆動を行うものであるため、変調手段８が出力するパルス幅は割り当てられた走査時間を超えてパルスを伸ばすことはできない。
【０１９２】
したがって、変調手段８の入力範囲の上限は、変調手段８のビット数によって定まる最大入力値か、もしくは変調を行うことができる最大パルス幅（すなわち１行の走査配線を選択する時間）に対応した入力データ値によって規定される。
【０１９３】
なお、本実施の形態では、変調手段８の入力範囲の上限は、変調手段８の入力データの最大値によって規定された場合の例として以降説明を行うものとする。
【０１９４】
オーバーフローを防止するための構成として、入力画像データが最大である全白パターン（画像データのビット数を８ビットとすると、（Ｒ，Ｇ，Ｂ）＝（ＦＦｈ，ＦＦｈ，ＦＦｈ））を入力した際の、補正画像データＤｏｕｔの最大値を予め見積もり、それが変調手段８の入力範囲に収まるようなゲインを補正画像データＤｏｕｔに乗算してもよい。以下、本方法を固定ゲイン法と呼ぶ。
【０１９５】
固定ゲイン法では、オーバーフローは発生しないが、平均輝度が低い画像については、より大きなゲインで表示ができるのにもかかわらず、小さなゲインが乗算されてしまうため、表示画像の輝度が暗くなることがある。
【０１９６】
これに対し、フレームごとの補正画像データＤｏｕｔの最大値を検出し、この最大値が変調手段８の入力範囲に収まるようなゲインを算出し、ゲインと補正画像データＤｏｕｔを乗算してオーバーフローを防止してもよい。以下、本方法を適応型ゲイン法とよぶ。
【０１９７】
適応型ゲイン法では、補正画像データＤｏｕｔのフレームごとの最大値ＭＡＸを検出するための最大値検出手段２０と、最大値から補正画像データＤｏｕｔに乗算するためのゲインＧ１を算出するためのゲイン算出手段２１、及び補正画像データＤｏｕｔとゲインＧ１を乗算するための乗算器などが必要である。
【０１９８】
なお、適応型ゲイン法では、オーバーフローを防止するためのゲインを算出するのは、フレームを単位として算出することが好ましい。
【０１９９】
たとえば１水平ラインごとにゲインを算出してオーバーフローを防止することもできるが、その場合１水平ラインごとのゲインの違いにより、表示画像に違和感が発生するため好ましくない。
【０２００】
以上、固定ゲイン法、及び適応型ゲイン法の概略について説明した。
【０２０１】
本発明者らは、いずれの方法でゲインを算出しても好適に補正画像データの振幅を調整できることを確認している。
【０２０２】
そこで本実施の形態では、適応型ゲイン法により振幅調整を行うこととした。
【０２０３】
以降、本実施の形態では適応型ゲイン法により補正画像データの振幅調整を行うための手段としての、回路構成について詳しく説明する。
【０２０４】
（最大値検出手段（最大値検出部））
本発明の最大値検出手段２０は図１１に示すように、各部と接続されている。
【０２０５】
最大値検出手段２０は、１フレーム分の補正画像データＤｏｕｔのなかで、最大となる値を検出する手段である。
【０２０６】
最大値検出手段２０は、コンパレータとレジスタなどによって簡単に構成できる回路である。最大値検出手段２０は、レジスタに記憶されている値と、順次転送されてくる補正画像データＤｏｕｔの大きさを比較し、補正画像データＤｏｕｔの方がレジスタの値よりも大きければ、レジスタの値をそのデータ値で更新する回路である。
【０２０７】
レジスタの値は、フレームの先頭で０にクリアすれば、フレームの終了時には、そのフレーム中の補正画像データの最大値がレジスタに格納される。
【０２０８】
このようにして検出された補正画像データＤｏｕｔの最大値は、ゲイン算出手段２１へと転送される。
【０２０９】
（ゲイン算出手段（ゲイン算出部））
ゲイン算出手段２１は、適応型ゲイン法に基づいて補正画像データＤｏｕｔが変調手段８の入力範囲に収まるように、振幅調整を行うためのゲインを算出する手段である。
【０２１０】
ゲインは、最大値検出手段２０の検出した最大値をＭＡＸ、変調手段の入力範囲の最大値をＩＮＭＡＸとすると、
【数１４】

となるように決定すればよい（第１の方法）。
【０２１１】
ゲイン算出手段２１では、垂直帰線期間においてゲインを更新して１フレーム毎にゲインの値が変更される。
【０２１２】
なお、本発明の画像表示装置の構成では、１フレーム前の補正画像データの最大値を用いて、現在のフレームの補正画像データに乗算するゲインを算出する構成となっている。
【０２１３】
したがって厳密には、フレームごとの補正画像データの違いから、オーバーフローが起きることがある。
【０２１４】
このような課題に対し、補正画像データとゲインを乗算する乗算器の出力に対し後述するリミッタ手段を設け、乗算器の出力が変調手段の入力範囲に収まるように回路を設計したところ好ましかった。上記のオーバーフロー処理は、隣接するフレーム間の補正画像データ（画像データ）の相関を利用してオーバーフロー処理を行っていると考えることができる。
【０２１５】
なお、最大値検出回路と、乗算器の間にフレームメモリを設ければ、時間的な遅延のない構成でオーバーフローを防止することができる。
【０２１６】
また、本発明者らは、適応型ゲイン法のゲイン決定方法は、以下のような方法によってゲインを算出してもよいことを確認している。
【０２１７】
すなわち、現在のフレームの補正画像データに施すゲインとしては、現在のフレームよりも以前のフレームで検出された補正画像データの最大値をフレーム方向に平滑化（平均化）し、その平均値ＡＭＡＸに対し、ゲインＧ１’は、
【数１５】

となるように決定すればよい（第２の方法）。
【０２１８】
また、３番目の方法は、式１２により各々のフレームごとのゲインＧ１を算出し、それを平均化して現在のゲインを算出してもよい。
【０２１９】
本発明者らは、これら３つの方法のうち、どの方法も好ましいことを確認しているが、その一方で第１の方法よりも、第２、第３の方法の方が、表示画像におけるフリッカが大きく減少されるという別の効果があり非常に好適である（これについては後で図１５〜図１７を用いて説明する。）。
【０２２０】
本発明者らは、第２の方法、第３の方法に対して、平均化するフレームの枚数について検討を行ったが、たとえば１６フレーム〜６４フレームを平均化したところフリッカの少ない、好ましい画像が得られた。
【０２２１】
なお、第２、第３の方法の場合においても、第１の方法と同様に（補正）画像データにフレーム間の相関があることにより、オーバーフローが発生する確率を減少させることができるが、完全にオーバーフローを防止することができない。
【０２２２】
このための対策としては、上述の方法で概略的にオーバーフローを防止するとともに、乗算器の出力にリミッタを設けて完全にオーバーフローを防止したところ、さらに好ましかった。
【０２２３】
図１５は、第１の方法と、第２の方法を例に挙げて、フリッカについて説明するための図である。
【０２２４】
図１５は、グレーの背景のなかで、白い棒が反時計周りに回転する動画像の例である。このような画像を表示する場合、棒が回転するのに合わせて、フレーム毎に補正データＣＤの大きさが変化する。
【０２２５】
図１６は、このような動画像を補正した際の補正画像データを説明するための図である。図１６では各々の補正画像データのうち、各々のフレームで最大となったものを抜き出してグラフ化したものである。
【０２２６】
なお、図１６の白の部分は元々の画像データ、灰色の部分は補正を行うことによって伸長された部分に相当する。
【０２２７】
図１５のような画像を表示した場合、連続するフレームの補正画像データの最大値が図１６に示すように変動する。
【０２２８】
したがって、式１２に示したようにフレームごとにゲインを設定すると、図１７（ａ）に示すようにフレーム毎のゲインの変動が激しくなるため、結果として表示画像の輝度変動が激しくなり、フリッカ感が発生する。
【０２２９】
これに対し式１３によってゲインを決定した場合は、ゲインが平均化されるため、図１７（ｂ）に示したように、ゲインの変動が小さくなり、輝度の変動が少なくなるためフリッカ感が減少するという優れた効果があった。
【０２３０】
なお、図１７（ｂ）では、白丸のグラフが式１２によるゲイン、黒丸のグラフが式１３による平均化されたゲインである。
【０２３１】
第３の方法についてはここでは詳しく考察しなかったが、第２の方法と同様にゲインの変動が小さくなるためフリッカが減少することを本発明者らは確認している。
【０２３２】
また、ゲイン算出手段２１は、上述のような連続的なシーンの画面に対しては、ゲインを平均化するが、一方、画像のシーンが変わった際には、シーンが変わったあとのゲインに速やかに変化させることが好ましかった。
【０２３３】
これに対しゲイン算出手段２１は、シーン切り替えしきい値Ｇｔｈなる、予め設定された閾値を設けておき、式１２によって計算した１つ前のフレームのゲインをＧＢ、前のフレームの最大値検出手段２０が検出した前記補正画像データの最大値から式１２によって計算されるゲインをＧＮ、ＧＮ−ＧＢの差の絶対値をΔＧとすると、
【数１６】

として演算する一方、
【数１７】

として次のフレームのゲインを平滑化して算出したところ好ましかった。
【０２３４】
とくにＡ，及びＢの値としては、
Ａ＝１、Ｂ＝１／１６〜１／６４
程度に設定したところ好ましかった。
【０２３５】
なお、シーンの切り替えの判定、及びゲインの算出方法はこれに限らず、後述の第８の実施の形態に示すような構成によって検出してもよい。
【０２３６】
（乗算器）
ゲイン算出手段２１で算出されたゲインＧ１と加算器１２の出力である補正画像データＤｏｕｔは、図１１の乗算器によって乗算され、振幅が調整された補正画像データＤｍｕｌｔとしてリミッタ回路へ転送される。
【０２３７】
（リミッタ手段（制限手段））
以上のようにして、オーバーフローが起きないようにゲインを決定できれば問題ないが、上述したいくつかのゲイン決定方法によれば、必ずオーバーフローが起きないようにゲインを決定することは困難であるので、リミッタ（Ｌｉｍｉｔｅｒ）を設けておくこともできる。
【０２３８】
リミッタは、予め設定されたリミット値を有し、リミッタに入力される出力データＤｍｕｌｔとリミット値を比較し、出力データよりもリミット値が小さければ、リミット値を出力し、出力データよりもリミット値が大きければ、出力データを出力する（図１１における信号名は補正画像データＤｌｉｍ）。
【０２３９】
リミッタ手段によって、変調手段８の入力範囲に完全に制限された補正画像データＤｌｉｍは、シフトレジスタ、ラッチを介して変調手段８へと供給される。
【０２４０】
（シフトレジスタ、ラッチ回路）
リミッタ回路の出力である補正画像データＤｌｉｍは、シフトレジスタ５により、シリアルなデータフォーマットから、各変調配線毎のパラレルな画像データＩＤ１〜ＩＤＮへとシリアル／パラレル変換されラッチ回路６へ出力される。ラッチ回路６では、１水平期間が開始される直前にタイミング信号Ｄａｔａｌｏａｄにより、シフトレジスタ５からのデータをラッチする。ラッチ回路６の出力は、パラレルな画像データＤ１〜ＤＮとして変調手段８へと供給される。
【０２４１】
本実施の形態では画像データＩＤ１〜ＩＤＮ、Ｄ１〜ＤＮはそれぞれ８ビットの画像データとした。これらの動作タイミングはタイミング発生回路４（図１１）からのタイミング制御信号ＴＳＦＴ及びＤａｔａｌｏａｄに基づいて動作する。
【０２４２】
（変調手段の詳細）
ラッチ回路６の出力であるパラレル画像データＤ１〜ＤＮは変調手段８へと供給される。
【０２４３】
変調手段８は、図１８（ａ）に示したように、ＰＷＭカウンタと、各変調配線ごとにコンパレータとスイッチ（同図ではＦＥＴ）を備えたパルス幅変調回路（ＰＷＭ回路）である。
【０２４４】
画像データＤ１〜ＤＮと変調手段の出力パルス幅の関係は、図１８（ｂ）のようなリニアな関係にある。
【０２４５】
図１８（ｃ）に変調手段の出力波形の例を３つ示す。
【０２４６】
図１８（ｃ）において、上側の波形は、変調手段への入力データが０の時の波形、中央の波形は、変調手段への入力データが１２８の時の波形、下側の波形は、変調手段への入力データが２５５の時の波形である。
【０２４７】
なお、本例では変調手段への入力データＤ１〜ＤＮのビット数は８ビットとした。
【０２４８】
なお、前述の説明では、変調手段の入力データが２５５のときは、一水平走査期間に相当するパルス幅の変調信号が出力されると記載した箇所があるが、詳細には同図（ｃ）のように非常に短い時間ではあるがパルスの立ち上がる前と、立ち下がった後にわずかではあるが駆動しない期間を設けタイミング的な余裕を持たせている。
【０２４９】
図１９は、本発明の変調手段の動作を示すタイミングチャートである。
【０２５０】
図１９において、Ｈｓｙｎｃは水平同期信号、Ｄａｔａｌｏａｄはラッチ回路６へのロード信号、Ｄ１〜ＤＮは前述の変調手段の列１〜Ｎへの入力信号、ＰｗｍｓｔａｒｔはＰＷＭカウンタの同期クリア信号、ＰｗｍｃｌｋはＰＷＭカウンタのクロックである。また、ＸＤ１〜ＸＤＮは変調手段の第１〜第Ｎ列の出力を表している。
【０２５１】
図１９にあるように１水平走査期間が始まると、ラッチ回路６は画像データをラッチするとともに変調手段８へデータを転送する。
【０２５２】
ＰＷＭカウンタは、同図に示したように、Ｐｗｍｓｔａｒｔ、Ｐｗｍｃｌｋに基づいてカウントを開始し、カウント値が２５５になるとカウンタをストップしカウント値２５５を保持する。
【０２５３】
各列毎に設けられているコンパレータは、ＰＷＭカウンタのカウント値と各列の画像データを比較し、ＰＷＭカウンタの値が画像データ以上のときＨｉｇｈを出力し、それ以外の期間はＬｏｗを出力する。
【０２５４】
コンパレータの出力は、各列のスイッチのゲートに接続されており、コンパレータの出力がＬｏｗの期間は同図の上側（Ｖｐｗｍ側）のスイッチがＯＮ、下側（ＧＮＤ側）のスイッチがＯＦＦとなり、変調配線を電圧Ｖｐｗｍに接続する。
【０２５５】
逆にコンパレータの出力がＨｉｇｈの期間は、同図の上側のスイッチがＯＦＦし、下側のスイッチがＯＮするとともに、変調配線の電圧をＧＮＤ電位に接続する。
【０２５６】
各部が以上のように動作することで、変調手段が出力するパルス幅変調信号は、図１９のＤ１、Ｄ２、ＤＮに示したような、パルスの立ち上がりが同期した波形となる。
【０２５７】
（補正データ算出手段）
補正データ算出手段１４は前述した補正データ算出方法により、電圧降下の補正データを算出する回路である。補正データ算出手段１４は、図２０に示すように離散補正データ算出部と補正データ補間部の２つのブロックから構成される。
【０２５８】
離散補正データ算出部では、入力された映像信号から電圧降下量を算出し、電圧降下量から補正データを離散的に計算する。離散補正データ算出部は、計算量やハードウエア量を減少させるために、前述の縮退モデルの概念を導入して、補正データを離散的に算出する。
【０２５９】
離散的に算出された補正データは補正データ補間部により補間され、画像データの大きさやその水平表示位置ｘに適合した補正データＣＤが算出される。
【０２６０】
（離散補正データ算出部）
図２１は、本発明の離散的に補正データを算出するための離散補正データ算出部である。
【０２６１】
離散補正データ算出部は、以下に述べるように、画像データをブロックわけし、ブロックごとの統計量（点灯数）を算出するとともに、統計量から各ノードの位置における、電圧降下量の時間変化を計算する電圧降下量算出部としての機能と、各時間ごとの電圧降下量を発光輝度量に変換する機能、及び発光輝度量を時間方向に積分して、発光輝度総量を算出する機能、及びそれらから離散的な基準点における、画像データの基準値に対する補正データを算出する手段である。
【０２６２】
図２１において１００ａ〜１００ｄは点灯数カウント手段、１０１ａ〜１０１ｄは各ブロックごとの、各時刻における点灯数を格納するレジスタ群、１０２はＣＰＵ、１０３は式２及び式３で記載したパラメータａｉｊを記憶するためのテーブルメモリ、１０４は計算結果を一時記憶するためのテンポラリレジスタ、１０５はＣＰＵのプログラムが格納されているプログラムメモリ、１１１は、電圧降下量を放出電流量に変換する変換データが記載されたテーブルメモリ、１０６は、前述した離散補正データの計算結果を格納するためのレジスタ群である。
【０２６３】
点灯数カウント手段１００ａ〜１００ｄは、図２１（ｂ）に記載したようなコンパレータと加算器などから構成されている。映像信号Ｒａ，Ｇａ，Ｂａはそれぞれコンパレータ１０７ａ〜ｃに入力され、逐次Ｃｖａｌの値と比較される。
【０２６４】
なお、Ｃｖａｌは前述してきた画像データに対して設定した、画像データ基準値に相当する。
【０２６５】
コンパレータ１０７ａ〜ｃはＣｖａｌと画像データの比較を行い画像データの方が大きければＨｉｇｈを出力し小さければＬｏｗを出力する。
【０２６６】
コンパレータの出力は加算器１０８及び１０９により互いに足し算され、さらに加算器１１０によりブロックごとに加算を行い、ブロックごとの加算結果を各々のブロックごとの点灯数としてレジスタ群１０１ａ〜ｄへと格納する。
【０２６７】
点灯数カウント手段１００ａ〜ｄにはコンパレータの比較値Ｃｖａｌとしてそれぞれ０、６４、１２８、１９２が入力されている。
【０２６８】
結果として、点灯数カウント手段１００ａは画像データのうち、０より大きい画像データの個数をカウントしそのブロックごとの総計をレジスタ１０１ａに格納する。
【０２６９】
同様に、点灯数カウント手段１００ｂは画像データのうち、６４より大きい画像データの個数をカウントし、そのブロックごとの総計をレジスタ１０１ｂに格納する。
【０２７０】
同様に、点灯数カウント手段１００ｃは画像データのうち、１２８より大きい画像データの個数をカウントし、そのブロックごとの総計をレジスタ１０１ｃに格納する。
【０２７１】
同様に、点灯数カウント手段１００ｄは画像データのうち、１９２より大きい画像データの個数をカウントし、そのブロックごとの総計をレジスタ１０１ｄに格納する。
【０２７２】
ブロックごと、時間ごとの点灯数カウントされると、ＣＰＵはテーブルメモリ１０３に格納されたパラメータテーブルａｉｊを随時読み出して、式２〜式４に従い、電圧降下量を計算し、計算結果をテンポラリレジスタ１０４に格納する。
【０２７３】
本実施の形態ではＣＰＵに式２の計算を円滑に行うための積和演算機能を設けた。
【０２７４】
式２に挙げた演算を実現する手段としては、ＣＰＵで積和演算を行わないでもよく、例えば、その計算結果をメモリに入れておいてもよい。
【０２７５】
すなわち、各ブロックの点灯数を入力とし、考えられるすべての入力パターンに対し、各ノード位置の電圧降下量をメモリに記憶させておいてもかまわない。
【０２７６】
電圧降下量の計算が完了するとともに、ＣＰＵはテンポラリレジスタ１０４から、各時間、各ブロックごとの電圧降下量をよみだし、テーブルメモリ２（１１１）を参照して、電圧降下量を放出電流量に変換し、式５〜式８に従って、離散補正データを算出した。
【０２７７】
計算した離散補正データは、レジスタ群１０６に格納した。
【０２７８】
（補正データ補間部）
補正データ補間部は画像データの表示される位置（水平位置）及び、画像データの大きさに対応した補正データを算出するための手段である。同手段は離散的に算出された補正データを補間することにより、画像データの表示位置（水平位置）及び、画像データの大きさに応じた補正データを算出する。
【０２７９】
図２２は補正データ補間部を説明するための図である。
【０２８０】
図２２において、デコーダ１２３は、画像データの表示位置（水平位置）ｘから、補間に用いる離散補正データのノード番号ｎ及びｎ＋１を決定するためのデコーダであり、デコーダ１２４は、画像データの大きさから、式９〜式１１のｋ及びｋ＋１を決定するためのデコーダである。
【０２８１】
また、セレクタ１２５〜１２８は、離散補正データを選択して、直線近似手段１２０，１２１に供給するためのセレクタである。
【０２８２】
また、直線近似手段１２０〜１２２は、それぞれ式９〜式１１の直線近似を行うための直線近似手段ａ〜ｃである。
【０２８３】
図２３に直線近似手段ａの構成例を示す。一般に直線近似手段は式９〜式１１の演算子にあらわされるように、減算器、積算器、加算器、割り算器などによって構成可能である。
【０２８４】
しかし、望ましくは離散補正データを算出するノードとノードの間の列配線本数や、離散補正データを算出する画像データ基準値の間隔（すなわち電圧降下を算出する時間間隔）が２のべき乗になるように構成するとハードウエアを非常に簡単に構成できるというメリットがある。それらを２のべき乗に設定すれば、図２３に示した割り算器において、Ｘｎ＋１−Ｘｎは２のべき乗の値となり、ビットシフトすればよい。
【０２８５】
Ｘｎ＋１−Ｘｎの値がいつも一定の値であって、２のべき乗で表される値であるならば、加算器の加算結果をべき乗の乗数分だけシフトして出力すればよく、あえて割り算器を作製する必要がない。
【０２８６】
また、これ以外の箇所でも離散補正データを算出するノードの間隔や、画像データの間隔を２のべき乗とすることにより、たとえばデコーダ１２３〜１２４を簡単に作製することが可能となるとともに、図２３の減算器で行っている演算を簡単なビット演算に置き換えることができるなど、非常にメリットが多い。
【０２８７】
（各部の動作タイミング）
図２４に各部の動作タイミングのタイミングチャートを示す。
【０２８８】
なお、図２４においてＨｓｙｎｃは水平同期信号、ＤｏｔＣＬＫはタイミング発生回路の中のＰＬＬ回路により水平同期信号Ｈｓｙｎｃから作成したクロック、Ｒ、Ｇ、Ｂは入力切り替え回路からのディジタル画像データ、Ｄａｔａはデータ配列変換後の画像データ、Ｄｌｉｍはリミッタ手段の出力であって、電圧降下補正を施された補正画像データ、ＴＳＦＴはシフトレジスタ５へ補正画像データＤｌｉｍを転送するためのシフトクロック、Ｄａｔａｌｏａｄはラッチ回路６へデータをラッチするためのロードパルス、Ｐｗｍｓｔａｒｔは前述のパルス幅変調の開始信号、変調信号ＸＤ１は変調配線１へ供給されるパルス幅変調信号の一例である。
【０２８９】
１水平期間の開始とともに、セレクタ２３からディジタル画像データＲＧＢが転送される。図２４では水平走査期間Ｉにおいて、入力される画像データをＲ＿Ｉ、Ｇ＿Ｉ、Ｂ＿Ｉで表すと、それらは、データ配列変換回路９では１水平期間の間、画像データを蓄えられ、水平走査期間Ｉ＋１において、表示パネルの画素配置に合わせてディジタル画像データＤａｔａ＿Ｉとして出力される。
【０２９０】
Ｒ＿Ｉ、Ｇ＿Ｉ、Ｂ＿Ｉは、水平走査期間Ｉにおいて補正データ算出手段１４に入力される。補正データ算出手段１４では、前述した点灯数をカウントし、カウントの終了とともに、電圧降下量が算出される。
【０２９１】
電圧降下量が算出されるのにつづいて、離散補正データが算出され、算出結果がレジスタに格納される。
【０２９２】
走査期間Ｉ＋１に移り、データ配列変換部から、１水平走査期間前の画像データＤａｔａ＿Ｉが出力されるのに同期して、補正データ補間手段では離散補正データが補間され、補正データが算出される。補間された補正データは、加算器１２に供給される。
【０２９３】
加算器１２では、画像データＤａｔａと補正データＣＤを順次加算し、補正された補正画像データＤｌｉｍをシフトレジスタ５へ転送する。シフトレジスタ５はＴＳＦＴにしたがって、一水平期間分の補正画像データＤｌｉｍを記憶するとともにシリアル・パラレル変換を行い、パラレルな画像データＩＤ１〜ＩＤＮをラッチ回路６に出力する。ラッチ回路６はＤａｔａｌｏａｄの立ち上がりにしたがってシフトレジスタ５からのパラレル画像データＩＤ１〜ＩＤＮをラッチし、ラッチされた画像データＤ１〜ＤＮをパルス幅変調手段８へと転送する。
【０２９４】
パルス幅変調手段８は、ラッチされた画像データに応じたパルス幅のパルス幅変調信号を出力する。本実施の形態の画像表示装置では、結果として、変調手段が出力するパルス幅は、入力された画像データに対し、２水平走査期間分おくれて表示される。
【０２９５】
このような画像表示装置により画像の表示を行ったところ、従来からの課題であった走査配線における電圧降下量を補正することができ、それに起因する表示画像の劣化を改善することができ、非常に良好な画像を表示することができた。
【０２９６】
また、いくつかの近似を導入したことにより、電圧降下を補正するための、画像データの補正量を簡単に好適に計算することができ、非常に簡単なハードウエアでそれを実現することができるなど、非常に優れた効果があった。
【０２９７】
（第２の実施の形態）
第１の実施の形態では、補正画像データの最大値を検出し、該最大値が，変調手段の入力範囲の最大値に対応するように、ゲインを算出し、該ゲインと補正画像データを乗算し、オーバーフローを防止していた。
【０２９８】
これに対し、第２の実施の形態では、補正画像データの最大値を検出するのは同様であるが、該最大値が変調手段の入力範囲の最大値に対応するように、補正を施す前の画像データの大きさを制限することとした。
【０２９９】
すなわち、オーバーフローが起きないように、予め入力された画像データにゲインを乗算してその振幅範囲を小さくしておき、オーバーフローを防止する。
【０３００】
以降、図２５を用いて、本実施の形態のオーバーフロー処理について説明する。
【０３０１】
図２５において２２Ｒ，２２Ｇ，２２Ｂは乗算器、９はデータ配列変換部、５は画像データ１ライン分のシフトレジスタ、６は画像データ１ライン分のラッチ回路、８は表示パネルの変調配線に変調信号を出力するパルス幅変調手段、１２は加算器、１４は補正データ算出手段、２０はフレーム内の補正画像データＤｏｕｔの最大値を検出するための最大値検出回路（手段）、２１はゲイン算出手段である。
【０３０２】
また、Ｒ、Ｇ、ＢはＲＧＢパラレルの入力映像データ、Ｒａ，Ｇａ，Ｂａは逆γ変換処理を施したＲＧＢパラレルの映像データ、Ｒｘ，Ｇｘ，Ｂｘは乗算器により、ゲインＧ２が乗算された画像データ、ゲインＧ２は、ゲイン算出部が算出したゲイン、Ｄａｔａはデータ配列変換部９によりパラレル・シリアル変換された画像データ、ＣＤは補正データ算出手段１４により算出された補正データ、Ｄｏｕｔは加算器１２により画像データＤａｔａに補正データＣＤを加算することにより、補正された画像データ（補正画像データ）、ＤｌｉｍはリミッタによってＤｏｕｔを変調手段の入力範囲の上限以下に制限した補正画像データである。
【０３０３】
（乗算器２２Ｒ、２２Ｇ、２２Ｂ）
乗算器２２Ｒ，２２Ｇ，２２Ｂは逆γ変換後の画像データＲａ，Ｇａ，Ｂａに対し、ゲインＧ２を乗算するための手段である。
【０３０４】
より詳しくは、乗算器はゲイン算出手段２１が決定したゲインに従って画像データにゲインＧ２を乗算し、乗算後の画像データＲｘ，Ｇｘ、Ｂｘを出力する。
【０３０５】
ゲインＧ２は、ゲイン算出手段２１が算出する値であって、後述する加算器１２での画像データＤａｔａと補正データＣＤの加算結果である補正画像データＤｏｕｔが、変調手段８の入力範囲に収まるように決定される値である。
【０３０６】
（最大値検出手段（最大値検出部））
次に、最大値検出手段２０について説明を行う。
【０３０７】
本発明の最大値検出手段２０は、図２５に示すように、各部と接続されている。
【０３０８】
最大値検出手段２０は、１フレーム分の補正画像データＤｏｕｔのなかで、最大となる値を検出する手段であってその構成及び動作は第１の実施の形態と同じである。検出された補正画像データの最大値ＭＡＸは、ゲイン算出手段２１へと転送される。
【０３０９】
（ゲイン算出手段（ゲイン算出部））
ゲイン算出手段２１は、最大値検出手段２０の検出値ＭＡＸを参照して、補正画像データＤｏｕｔが変調手段の入力範囲に収まるようにゲインを算出する手段である。本実施の形態においても、ゲイン算出手段２１は適応型ゲイン法に基づいて補正画像データの振幅を調整するためのゲインを算出する。
【０３１０】
一方、別のゲインを算出する方法として、本実施の形態（図２５）の構成においてゲインは固定ゲイン法によって算出してもよい。
【０３１１】
ゲインの決定方法は、１フレーム内の補正画像データＤｏｕｔの最大値をＭＡＸ、変調手段の入力範囲の最大値をＩＮＭＡＸ、前のフレームに対してゲイン算出手段が算出したゲインＧ２をＧＢとすると、
【数１８】

となるように決定すればよい。
【０３１２】
このゲイン算出手段２１では、垂直帰線期間においてゲインを更新して１フレーム毎にゲインの値が変更される。
【０３１３】
なお、本実施の形態の画像表示装置の構成では、１フレーム前の補正画像データの最大値を用いて、現在のフレームの補正画像データに乗算するゲインを算出する構成となっている（すなわち、フレーム間の補正画像データ（画像データ）の相関を利用して、オーバーフローを防止する構成になっている。）。
【０３１４】
したがって厳密には、フレームごとの補正画像データの違いから、オーバーフローが起きることある。
【０３１５】
このような課題に対し、補正画像データとゲインを乗算する乗算器の出力に対しリミッタ手段を設け、乗算器の出力が必ず変調手段の入力範囲に収まるように回路を設計したところ、さらに好ましかった。
【０３１６】
また、本発明者らは、第１の実施の形態と同様に、フリッカを防止するという別の効果を得るために、現在のフレームよりも以前のフレームで検出された補正画像データの最大値を平均し、その平均値ＡＭＡＸに対し、
【数１９】

となるように決定してもよい。ただしＧＢは１つ前のフレームに対してゲイン算出手段が算出したゲインＧ２である。
【０３１７】
また、別の方法は、式１４により各々のフレームごとのゲインＧ２を算出し、それを平均化して現在のゲインを算出してもよい。
【０３１８】
本発明者らは、これら３つの方法のうち、どの方法でもオーバーフローを防止する意味では好ましいことを確認しているが、第１の実施の形態で述べたようにフリッカが発生することを考慮すれば、平均化を行って算出することが好ましい。
【０３１９】
本発明者らは、式１５のゲイン算出法において、補正画像データの最大値を平均化するフレームの枚数について検討を行ったが、現在のフレームから１６〜６４フレーム前までの補正画像データの最大値を平均化したところ、好ましかった。
【０３２０】
なお、本方法でも、より好ましくは図２５に示したように、加算器の出力を制限するリミッタを設けて完全にオーバーフローを防止することが好ましいことはいうまでもない。
【０３２１】
また、第１の実施の形態と同様にシーンチェンジの検出を行って、ゲインの算出の方法を変更してもよい。
【０３２２】
（第３の実施の形態）
第１の実施の形態では、入力画像データに対し、離散的な画像データの基準値を設定するとともに、行配線上に基準点を設定し、該基準点における、画像データ基準値の大きさの画像データに対する補正データを算出していた。
【０３２３】
さらに離散的に算出された補正データを補間することにより、入力された画像データの水平表示位置と、その大きさに応じた補正データを算出し、加算器によって画像データと加算することにより、補正を実現していた。
【０３２４】
一方、図２６の構成によっても同様な補正が行うことができる。以下に図２６を用いて第３の実施の形態を説明する。
【０３２５】
図２６において、図１１との差異は、１４の補正データ算出手段、加算器１２を削除し、その代わりに離散補正画像データ算出部（手段）１４ａ、補正画像データ補間回路（手段）１４ｂを新たに設けた点である。
【０３２６】
下記に図２６の画像表示装置の補正画像データを算出する流れを説明する。
【０３２７】
（１）離散的な水平位置と、画像データ基準値に対する、離散補正画像データＣＤＡ（すなわち前記離散補正データと画像データ基準値の和である補正の結果）を算出する（離散補正画像データ算出部）。
【０３２８】
（２）離散的に算出された補正画像データを補間し、入力された画像データＤａｔａの大きさと、その水平表示位置ｘに応じた補正画像データを算出する（補正画像データ補間回路）。
【０３２９】
（３）補間された補正画像データの最大値を検出し（最大値検出手段）、これが変調手段の入力範囲に収まるように、ゲインＧ１を算出する（ゲイン算出手段）。算出されたゲインＧ１と補正画像データＤｏｕｔを乗算し（乗算器）、さらにリミッタで補正画像データの振幅を完全に制限して、シフトレジスタ、ラッチ、変調手段へと入力する。
【０３３０】
なお、（１）で述べた離散補正画像データＣＤＡの算出方法は、これまでの離散補正データ算出の方法（式５〜式８）を変形すれば簡単に計算できる。
【０３３１】
すなわち、式５〜式８は画像データ基準値＝０，６４，１２８，１９２に対する離散補正データを算出するための式であったが、この離散補正データにそれぞれの画像データ基準値を加算した値を離散補正画像データＣＤＡとすればよい。
【０３３２】
このような構成では、離散的に計算を行う段階で、画像データと補正データが加算された補正画像データを算出しているため、補間後に画像データと補正データの加算を行う必要はない。このため、図１１の加算器１２は不要となった。
【０３３３】
また、補正画像データ補間回路の構成は、第１の実施の形態で説明した図２２の補正データ補間部と同じ構成で構成できる。
【０３３４】
以上、このような構成によっても、電圧降下の影響を好適に補正することができ、非常に好ましかった。
【０３３５】
なお本実施の形態では、補正画像データのオーバーフローを防止するための構成は、第１の実施の形態の構成を採用したが、特にこれに限定されることはなく、第２の実施の形態の構成を採用してもよいことはいうまでもない。
【０３３６】
（第４の実施の形態）
第３の実施の形態では入力画像データに対し、離散的な画像データの基準値を設定するとともに行配線上に基準点を設定し、該基準点における、画像データ基準値の大きさの画像データに対する補正画像データを算出していた。
【０３３７】
さらに離散的に算出された補正画像データを補間することにより、入力された画像データの水平表示位置と、その大きさに応じた補正画像データを算出していた。
【０３３８】
さらに算出された補正画像データＤｏｕｔにゲインを乗算することによって、補正画像データＤｏｕｔの振幅を調整し、変調手段の入力範囲に対応するように調整を行っていた。
【０３３９】
さらにゲインは、１フレーム前の補正画像データの最大値が、変調手段の入力範囲の最大値に対応するように、式１４にしたがって算出していた。
【０３４０】
また、ゲインはフリッカ感を防止するという別の目的から、式１５にしたがって算出していた。
【０３４１】
一方、図２７の構成によっても同様な効果を得ることができる。以下に図２７を用いて第４の実施の形態を説明する。
【０３４２】
図２７において、図２６との差異は、ゲイン算出手段２１が算出したゲインの値を離散補正画像データＣＤＡに乗算している点である。
【０３４３】
ゲインが乗算されることによって、離散補正画像データＣＤＡはその振幅が調整され、ＣＤＬとして補正画像データ補間回路１４ｂに出力される。
【０３４４】
補正画像データ補間回路１４ｂは、振幅が調整された離散補正画像データであるＣＤＬに基づいて、入力された画像データＤａｔａの大きさと、その水平表示位置ｘに応じた補正画像データＤｏｕｔを算出する。
【０３４５】
なお、この際に補正画像データ補間回路１４ｂの出力Ｄｏｕｔは、すでに変調手段の入力範囲に収まるように振幅調整が行われていることになる。
【０３４６】
ただし、厳密には離散補正画像データに乗算する際のゲインＧ３は、
【数２０】

または、フリッカ感を防止する目的で
【数２１】

によって決定されている。
【０３４７】
ただし、
ＩＮＭＡＸ：変調手段の入力範囲の最大値
ＭＡＸ：フレームごとの補正画像データＤｏｕｔの最大値
ＡＭＡＸ：フレームごとの最大値ＭＡＸを平均化した値
ＧＢ：一つ前のフレームにおいてゲイン算出手段が算出したゲインＧ３
である。
【０３４８】
したがって、上述の構成では、オーバーフローの発生頻度を大きく減少させることができるが、厳密には、完全にオーバーフローを防止することはできない。
【０３４９】
そこで、本実施の形態でも、図２７のように補正画像データ補間回路１４ｂとシフトレジスタ５の間にリミッタを設けることにより、変調手段の入力範囲と等しい振幅範囲を持つ、補正画像データＤｌｉｍを作成したところ好ましかった。
【０３５０】
なお、リミッタを設ける位置としては、図２７の位置でもよいが特にこれに限定されることはない。
【０３５１】
例えば、図２７に示したリミッタを設けずに、離散補正画像データＣＤＬを変調手段の入力範囲に収まるように、リミットする別のリミッタを設けても同様な効果を得ることができる。
【０３５２】
（第５の実施の形態）
第１の実施の形態ではゲインを決定する方法として、固定ゲイン法と適応型ゲイン法について説明した。
【０３５３】
適応型ゲイン法はフレームごとの補正画像データの最大値を検出し、それがオーバーフローしないように適応的にゲインを算出する方法である。
【０３５４】
適応型ゲイン法では明るい画像のときも暗い画像のときも、適応的にレンジを調整するため、固定ゲイン法と比較して、表示画像が明るくできるという利点があるが、一方で前述したようなゲインの変動によって、輝度の変動が見られることがある。
【０３５５】
そこで、発明者らがさらに検討を行ったところ、このようなゲインの変動による輝度の変動はテレビジョン映像を表示しているときにはさほど気にならないが、コンピュータの出力する映像を表示する際には、非常に気になることがわかってきた。
【０３５６】
たとえば、コンピュータの出力する映像でよく見られるようなウインドウ画面を想定してみる。
【０３５７】
例として、グリーン（８ビットで（Ｒ、Ｇ、Ｂ）＝（０、ＦＦｈ、０））の背景に白いウインドウ（Ｒ，Ｇ，Ｂ）＝（ＦＦｈ、ＦＦｈ、ＦＦｈ）を表示した場合（以下表示パターン１とする）を考える。
【０３５８】
この場合、フレーム内で補正画像データが最大になる箇所は、白いウインドウを表示している箇所となる。
【０３５９】
一方、白いウインドウを閉じて、グリーンの背景だけにしたとき（以下表示パターン２）には、グリーンの背景によって補正画像データの最大値が決定される。
【０３６０】
本発明の画像表示装置では、表示パターン１の方が表示パターン２よりも補正画像データの最大値が大きくなるため、ゲインとしては、
”表示パターン１のゲイン”＜”表示パターン２のゲイン”
となる。
【０３６１】
すると、グリーンの背景の箇所では、表示パターン１を表示しているときの方が、表示パターン２を表示しているときよりも暗くなる。
【０３６２】
表示パターン１から、表示パターン２へ連続した動作で切り替えた場合には、グリーンの背景部の輝度が白のウインドウを閉じたことによって、明るくなることになる。
【０３６３】
このような輝度の変動による違和感は、前述したゲインを平均化する処理によって目立たなくできるが、コンピュータの映像信号などのような、映像信号の大きさが画面の中で平坦な映像信号では、非常に緩やかではあるが輝度が変動するため、あまり好ましくなかった。
【０３６４】
そこで本発明者らは、コンピュータの映像信号を表示している際には、固定ゲイン法でゲインを算出し、テレビジョン信号を表示する際には、適応型ゲイン法によってゲインを算出したところ、非常に好ましかった。
【０３６５】
図２８は、本実施の形態の画像表示装置を示した図である。
【０３６６】
図２８において、第１の実施の形態の全系図（図１１）との差異は、セレクタ２３から選択された映像信号の種別信号ＳＶＳがゲイン算出手段２１へと供給されている点にある。
【０３６７】
これによりゲイン算出手段２１は、表示する映像信号がコンピュータの映像出力である場合には、固定ゲイン法でゲインを算出し、テレビジョン映像である場合には、適応型ゲイン法によりゲインＧ１を算出した。
【０３６８】
図２９は、本実施の形態のゲイン算出手段２１を説明するための図である。
【０３６９】
ゲイン算出手段２１では、最大値検出手段２０によって検出された補正画像データの最大値に基づいて、適応型ゲイン算出回路による適応型ゲイン法によりゲインが算出される。算出されたゲインＧＤは、セレクタへと供給される。
【０３７０】
また、固定ゲイン法のゲインＧＳも同じくセレクタへと供給される。
【０３７１】
セレクタは、映像種別信号ＳＶＳを参照して、表示する映像信号がテレビジョン信号である場合には、セレクタの出力Ｇ１は適応型ゲイン法によるゲインＧＤが選択されるとともに、コンピュータ映像信号である場合には、固定ゲイン法のゲインＧＳが選択される。
【０３７２】
なお、本実施の形態ではコンピュータ映像信号を表示する際は固定ゲイン法を用い、テレビジョン映像信号を表示する際は、適応型ゲイン法を用いてゲインを算出した例を示したが、たとえばリモコンなどのインターフェースによってユーザがどちらのモードで設定するかを選択してもよい。
【０３７３】
また、コンピュータ用の映像入力端子と、テレビジョン用の映像入力端子を備え、現在表示している映像がどちらであるかに基づいて自動的にモードのきりかえを行ってよい。
【０３７４】
また、画像表示装置の表示品位を選択するモードとして、ピーク輝度を優先して明るい画面を表示させたいときには、適応型ゲイン法を選び、ピーク輝度よりも画面の忠実性を優先したいときには、固定ゲイン法を選んでもよい。
【０３７５】
このように、テレビジョン映像信号を表示する場合には適応型ゲイン法によってゲインを算出し、コンピュータの映像信号を表示する場合には固定ゲイン法によってゲインを算出したことによって、テレビジョン映像信号を表示するときは明るい画面を表示することができる一方、コンピュータからの映像信号を表示するときも、違和感のない好ましい映像を表示することができた。
【０３７６】
なお、本実施の形態では、図２８に示したように、補正画像データのオーバーフローを防止するための構成としては、第１の実施の形態の構成を採用したが、特にこれに限定されることはない。
【０３７７】
すなわち、第２の実施の形態（図２５）に示した、入力画像データの振幅範囲を調整する構成であっても、同様な効果を得ることができる。
【０３７８】
また、第４の実施の形態（図２７）のように離散補正画像データの振幅範囲を調整する構成であっても、同様な効果を得ることができる。
【０３７９】
（第６の実施の形態）
第５の実施の形態では、コンピュータ映像信号を表示するとき、固定ゲイン法によりゲインを決定し、テレビジョン映像信号を表示するとき、適応型ゲイン法によりゲインを決定していた（図２９）。
【０３８０】
第６の実施の形態では、図２９のゲイン算出回路２１を図３０（ａ）のように構成したところ、さらに好ましかった。
【０３８１】
図３０（ａ）では、最大値検出手段２０からの補正画像データの最大値ＭＡＸを参照して、適応型ゲイン算出回路によって適応型ゲインＧＤを算出する。算出されたゲインＧＤは、リミッタへと入力される。
【０３８２】
リミッタは、リミッタ用レジスタが出力するリミット値に応じてゲインＧＤをリミットし、ゲインＧ１として出力する回路である。
【０３８３】
なお、リミッタ用レジスタには複数のリミット値を格納した。
【０３８４】
複数のリミット値のうち、いずれを出力するかは、図３０（ａ）に図示した映像種別信号ＳＶＳ及び、ダイナミックモード・低電力モード切り替え信号ＳＭＯＤＥにより決定した。
【０３８５】
本実施の形態では複数のリミッタ値の関係を下記のように設定したところ、好ましかった。
【０３８６】
ダイナミックモード＞低電力モード＞コンピュータ・モード
このようにして決定したリミッタ値に対する、リミッタの入出力特性を図３０（ｂ）に示す。
【０３８７】
図３０（ｂ）に示したように、ダイナミックモード時は、リミッタのリミット値は、非常に大きな値に設定されるため、リミッタの出力は適応型ゲインＧＤに等しくなる。
【０３８８】
一方、低電力モード時は、リミッタの出力は、適応型ゲインＧＤが小さい範囲では、適応型ゲインＧＤと同じになるが、ゲインが大きくなるとリミッタにより、リミットされる。これにより、入力画像データが明るいときには、適応型ゲイン法によりゲインを算出し、入力画像データが暗いときには、固定ゲイン法によりゲインを算出することで、画面が明るいときには明るく、暗いときには輝度変動がないように忠実に画像を表示することができ、好ましかった。
【０３８９】
また、コンピュータ・モード時は、リミッタの出力はコンピュータ・モード時のリミット値となるようにリミット値を選択したところ、前述した違和感のない好適な画像を表示することができた。
【０３９０】
なお本実施の形態では、適応型ゲイン法でゲインＧＤを算出した後にリミッタにより制限をかけたが、特にこれに限定される必要はなく、たとえば適応型ゲイン算出回路への入力である補正画像データの最大値に対し、その最小値を規定するような最小値規定手段を設けても、結果的として同様な効果を得ることができることはいうまでもない。
【０３９１】
また、本実施の形態の構成としては、補正画像データの振幅範囲を調整するための構成としては、第１の実施の形態（図１１）、第２の実施の形態（図２５）、第４の実施の形態（図２７）のいずれの構成であっても好適である。
【０３９２】
（第７の実施の形態）
第１の実施の形態では、補正画像データのオーバーフローを防止するための構成として、補正画像データにゲインを乗算して、その振幅範囲を制限していた。
【０３９３】
また、振幅調整された補正画像データの振幅範囲の上限を変調手段の入力上限値でリミットすることにより、その振幅範囲を完全に制限することについても説明した。
【０３９４】
一方、オーバーフローを防止しつつ好適に補正を行うための構成としては、補正画像データにゲインを乗算せずに、単に補正画像データの振幅範囲の上限を変調手段の入力上限値でリミットするだけでも好適である。
【０３９５】
また、第２の実施の形態では、補正画像データのオーバーフローを防止するための構成として、補正を施す前の画像データにゲインを乗算してその振幅範囲を制限し、ゲインを乗算された画像データに対して、補正画像データを算出し、該補正画像データの振幅の上限値が変調手段の入力上限値に対応するようにゲインを算出する構成について述べてきた。
【０３９６】
一方、オーバーフローを防止しつつ好適に補正を行うための別の構成としては、補正を施す前の画像データをリミットし、リミットされた画像データに対して補正画像データを算出するとともに、算出された補正画像データが変調手段の入力範囲をオーバーフローしないように、リミッタのリミット値を調整しても好適である。
【０３９７】
（第８の実施の形態）
本実施の形態では、第１の実施の形態において説明したオーバーフロー処理を基本としてその改良を行った構成についてである。図３１は、第８の実施の形態に係る画像表示装置の概略構成を示すブロック図である。
【０３９８】
なお本実施の形態のオーバーフロー処理の手法は第１の実施の形態に限るものではなく、他の実施の形態においても適用することができるものである。
【０３９９】
本実施の形態では、フレームごとの補正画像データの最大値を検出する最大値検出手段２０と、最大値検出手段２０の出力であるフレームごとの補正画像データの最大値を入力し、高域を遮断する（フレーム間の最大値の大きな変動を抑える）フィルタ手段４０と、フィルタ手段４０の出力を受け加算器１２の出力が変調手段の入力範囲に収まるようなゲインを算出するゲイン算出手段２１、及び算出されたゲインと、加算器の出力を乗算する乗算器によって、フレームごとにゲインを算出することにより、オーバーフローを防止している。
【０４００】
この際に、表示画像のシーンが変わったことを検出する手段として以下に述べるような特徴量算出手段６０を備えた。
【０４０１】
また、特徴量算出手段（シーン切り替え判別部）６０の判別結果に基づいて下記に示すようにフィルタの動作を行うことにより好ましい表示を行うことができた。
【０４０２】
（特徴量算出手段（シーン切り替え判別部））
本実施の形態の特徴量算出手段６０は、図３１に示すように、各部と接続されている。
【０４０３】
特徴量算出手段６０は、１フレーム分の画像データの平均輝度レベル（ＡＰＬ）を算出しさらにフレーム間の差分をとり絶対値を計算する手段である。
【０４０４】
平均輝度レベル（ＡＰＬ）算出は、加算器とレジスタなどによって構成できる回路である。平均輝度レベル（ＡＰＬ）算出は、レジスタに記憶されている値と、順次転送されてくる画像データを加算して再度レジスタに記憶する。そして順次、入力される画像データを加算する。
【０４０５】
レジスタの値は、フレームの先頭で０にクリアすれば、フレームの終了時にはそのフレーム内の画像データの加算値（１フレームの画素数は固定であるので、平均値に比例した値）が求まる。この値は平均輝度レベル（ＡＰＬ）となる。本実施の形態において、平均輝度レベル（ＡＰＬ）の最大値は２５５であるとする。
【０４０６】
次に、フレーム間の平均輝度レベル（ＡＰＬ）の差分を計算し、さらに絶対値を計算する。
【０４０７】
そして、特徴量算出手段６０は、前記フレーム間の平均輝度レベル（ＡＰＬ）の差分の絶対値を出力する。
【０４０８】
（フィルタ手段）
本実施の形態のフィルタ手段４０は、図３１に示すように、最大値検出手段２０の出力と、特徴量算出手段６０の出力を入力し、後述する処理を行いゲイン算出手段２１に出力する。
【０４０９】
フィルタ手段４０の詳しい構成を図３２に示す。
【０４１０】
図３２において、４１、４２は乗算器、４３は加算器、４４はディジタルフィルタの遅延素子にあたるラッチ回路、４５，４６及び５３は係数レジスタ、５１はスイッチ、５２はコンパレータである。
【０４１１】
上記構成において、フィルタ手段４０の動作を説明する。
【０４１２】
（１）コンパレータ５２に入力される特徴量算出手段６０の出力（ＡＰＬのフレーム間差分の絶対値）が係数レジスタ５３の値以下の場合、スイッチ５１の出力としてコンパレータ５２の出力によって加算器４３の出力が選択され、加算器４３の出力が、フィルタ手段４０の出力ならびにラッチ４４への出力となる。
【０４１３】
この場合、係数レジスタ４５，４６、並びに、乗算器４１，４２、加算器４３、ラッチ回路４４は再帰型ディジタルフィルタを構成する。
【０４１４】
すなわち、現在の補正画像データの最大値は、乗算器４１により係数レジスタ４５に格納されている係数１／ａが乗算される。
【０４１５】
一方、１フレーム前のフィルタ手段４０の出力はラッチ回路４４に格納され、係数レジスタ４６に格納されている係数（１−１／ａ）が乗算器４２により乗算される。
【０４１６】
これら二つの乗算結果を加算器４３によって加算する。
【０４１７】
本発明者は、以上のフィルタ手段においてａ＝６４としたものを用いて、ローパスフィルタを実現した。
【０４１８】
なお、係数レジスタ４５，４６は上述した値でなくても、ローパスフィルタを形成できればどのような値であっても良い。上述した値で構成した場合、乗算器４１，４２で扱う乗算係数の自然数ａを２のｎ（ｎは自然数）乗とすると、ビットシフトと減算によって同等の計算がハードウエア化でき、回路規模を、少なくすることができる。
【０４１９】
（２）コンパレータ５２に入力される特徴量算出手段６０の出力（ＡＰＬのフレーム間差分の絶対値）が係数レジスタ５３の値より大きな場合（後述するが、シーンが変わったと判断したときである）、スイッチ５１の出力としてコンパレータ５２の出力によってフィルタ手段４０の入力が選択され、フィルタ手段４０の入力が、フィルタ手段４０の出力並びにラッチ回路４４への出力となる。
【０４２０】
すなわちフィルタ手段４０は、
・フィルタ手段４０に入力された補正画像データの最大値をそのまま出力する。
【０４２１】
・ラッチ回路４４の内容を補正画像データの最大値に置き換える。
【０４２２】
以上の動作を行う。
【０４２３】
（フィルタ手段の他の実施の形態）
本実施の形態のフィルタ手段４０の他の実施の形態を次に説明する。
【０４２４】
フィルタ手段４０の他の実施の形態を図３３に示す。
【０４２５】
図３３において４１ａ，４１ｂ，４１ｃ，４１ｄ，４１ｅは乗算器、４３ａは加算器、４４ａ，４４ｂ，４４ｃ，４４ｄはディジタルフィルタの遅延素子にあたるラッチ回路、４５ａ，４５ｂ，４５ｃ，４５ｄ，４５ｅ，５３は係数レジスタ、５２はコンパレータである。
【０４２６】
図３３において、フィルタ手段４０の他の実施の形態の動作を説明する。
【０４２７】
（１）コンパレータ５２に入力される特徴量算出手段６０の出力（ＡＰＬのフレーム間差分の絶対値）が係数レジスタ５３の値以下の場合、コンパレータ５２は出力せず、乗算器４１ａ，４１ｂ，４１ｃ，４１ｄ，４１ｅと、係数レジスタ４５ａ，４５ｂ，４５ｃ，４５ｄ，４５ｅと、加算器４３ａと、ラッチ回路４４ａ，４４ｂ，４４ｃ，４４ｄは非再帰型ディジタルフィルタを構成する。
【０４２８】
では説明のため遅延素子の少ない（タップ数の少ない）フィルタの例を示したが、実際は１６から１２８タップ程度、好ましくは３０〜９０タップ程度のフィルタが視覚的に良好であった。図３２で説明した再帰型のディジタルフィルタ同様に、図３３のディジタルフィルタも、係数レジスタ４５ａ、４５ｂ、４５ｃ、４５ｄ、４５ｅの値として、ローパス特性を持つものを使用した。
【０４２９】
（２）コンパレータ５２に入力される特徴量算出手段６０の出力（ＡＰＬのフレーム間差分の絶対値）が係数レジスタ５３の値より大きな場合（後述するが、シーンが変わったと判断したときである）、コンパレータ５２は、ディジタルフィルタの遅延素子であるラッチ回路４４ａ，４４ｂ，４４ｃ，４４ｄのロードパルス（Ｌｄ）を出力する。
【０４３０】
そして、ラッチ回路４４ａ，４４ｂ，４４ｃ，４４ｄの内容を入力されたデータに置き換える。そして、フィルタ手段４０に入力された補正画像データの最大値をそのまま出力する。
【０４３１】
そして、図３２で示したディジタルフィルタ回路と同等の動作を行う（係数レジスタ４５ａ，４５ｂ，４５ｃ，４５ｄ，４５ｅの総和は１となるように選ぶ。）。
【０４３２】
（ゲイン算出手段（ゲイン算出部））
ゲイン算出手段２１は、補正画像データＤｏｕｔが変調手段の入力範囲に収まるようにゲインを算出する手段である。
【０４３３】
本実施の形態ではゲインはフィルタ手段４０の出力をＭＡＸ’、定数をＫｆ１とすると
【数２２】

として算出したところ良好であった。
【０４３４】
上式では、多少オーバーフローが発生しても、自然画などのではゲインを大きめにした場合、明るく表示できるので主観的にきれいに見えることを示している。
【０４３５】
本実施の形態では、
Ｋｆ１＝１
と本発明者らは決定し、良好な画像を得ることができた。
【０４３６】
本実施の形態でもゲインは１フレーム毎にゲインの値が変更される。
【０４３７】
なお、本実施の形態では、フレーム単位でのゲインの変動を抑えるためのフィルタを設けたことにより、厳密にはオーバーフローが起きることがある。
【０４３８】
このような課題に対し、補正画像データとゲインを乗算する乗算器の出力に対し後述するリミッタ手段を設け、乗算器の出力が変調手段の入力範囲に収まるように回路を設計した。
【０４３９】
（オーバーフロー処理の動作）
（１）フリッカの低減
オーバーフロー処理を行う場合、前述したようにフレーム単位で輝度を明るくすることができる。
【０４４０】
フィルタ手段４０がない場合は、以下のような妨害感（フリッカ）が発生する場合があった。
【０４４１】
例えば、わかりやすい例として、下半分海で上半分空のような画像で、下半分海の部分のさざ波により太陽の反射光がきらきらしているシーンを考える。
【０４４２】
この場合、波のうねりにより太陽の反射光がきらきらしている部分に対応して補正画像データの最大値が小刻みに変化する。前述したようにフレーム単位でゲインを決定する場合、ゲインがフレーム単位で小刻みに変化するため、オーバーフロー処理した画像は、特に空部分の明るさがゲインの変化に応じて小刻みに変化し妨害感（フリッカ）が発生する。
【０４４３】
本実施の形態で示した構成では、オーバーフロー処理を行う場合、フィルタ手段４０によって高域を除去し、最大補正画像データの変化を緩やかにする。
【０４４４】
そのため、上記のような、小刻みに補正画像データの最大値が変化するような画像であってもゲインが緩やかな変化となり、妨害感を発生せず輝度を上げることができる。
【０４４５】
前述したように、妨害感（フリッカ）を除去するためには、最大補正画像データの小刻みな変化を除去するローパスフィルタを用いたが、カットオフ周波数を下げすぎると実際に追従したいゲイン変化もしなくなる。
【０４４６】
そのため本発明者らが確認したところ、前述した図３２の再帰型のフィルタにおいて、ａ＝１２８または、ａ＝６４または、ａ＝３２または、ａ＝１６が良好であった。特に、ａ＝６４またはａ＝３２が、主観評価の結果最適であった。また図３３で示した非再帰型のフィルタでは１６から１２８タップ程度が良好であり、特に３０から９０タップが主観的に良好であった。
【０４４７】
実際の画像データのフレーム番号対補正画像データの最大値（最大補正画像データ）のグラフを図３４に示す。また、同じ画像のフレーム番号対本発明のフィルタ手段４０の出力（図３２の再帰型フィルタでａ＝６４時）のグラフを図３５に示す。両グラフを見てもわかるようにゲインの小刻みの変動が抑えられていることがわかる。図３５は説明を簡単にするため係数レジスタ５３の値が大きく（例えば絶対値が２５５相当）、シーンチェンジを行わない場合の例を示した。
【０４４８】
（２）シーンチェンジにおける違和感の低減
上述した画像において、妨害感（フリッカ）をなくすことができた。
【０４４９】
しかしながら、画像が、あるシーンから次のシーンへ移るとき（シーンチェンジ）、妨害感が発生する場合があった。
【０４５０】
具体的には、例えば白い砂浜のような明るいシーンから、夜空のような暗いシーンにシーンチェンジした場合を説明する。
【０４５１】
白い砂浜のシーンでは画像データが大きく、前述したように補正画像データも大きな値である、そのためゲインは小さな値となる。
【０４５２】
次に、夜空のような暗いシーンに変わった直後では、画像データは小さくさらに前述したように補正画像データも小さな値である（大きなゲインとなる）。しかし、フィルタ手段４０により補正画像データにはローパスフィルタがかかるので、フィルタ手段４０の出力は現在の最大補正画像データより大きな値となり、ゲインは小さな値となる。
【０４５３】
その後、時間の経過とともに（数秒）ゲインが大きな値に変化していく。
【０４５４】
そのため、夜空のような暗いシーンに変わった直後はとても暗く、数秒間でだんだん明るく表示され、画像を見ている人にとって違和感が生じていた。
【０４５５】
上記違和感を除去するために、本実施の形態において、上述したフィルタ手段４０のローパスフィルタの特性は、特徴量算出手段６０の出力（ＡＰＬのフレーム間差分の絶対値）が係数レジスタ５３の値より大きな場合に、
・フィルタ手段４０に入力された最大補正画像データをそのまま出力する
・ラッチ回路４４の内容を最大補正画像データに置き換える
ことを、行う。
【０４５６】
実際の係数レジスタ５３の値として、特徴量算出手段６０の出力（ＡＰＬのフレーム間差分の絶対値）の最大値が２５５の時（ＡＰＬの最大値が２５５の時）に２０〜５の範囲、特に１０の値が最適であった。
【０４５７】
すなわち、ＡＰＬのフレーム間の差が１０以上のときはシーンチェンジとみなしローパルフィルタの遅延素子の内容を入力データに変更し、ゲインの追従性をあげた。
【０４５８】
図３４で示した画像のフレーム番号対ＡＰＬ値のグラフを図３６に示す。係数レジスタ５３の値が１０の時の、フレーム番号対フィルタ手段４０の出力（図３２の再帰型フィルタでａ＝６４時）のグラフを図３７に示す。両図において、入力される画像は２４０フレームごとにシーンの異なる動画像である。図３７を見てわかるように、シーンチェンジ時、フィルタ手段の出力は追従性よく変化し、さらにフリッカが抑えられているのがわかる。実際に表示された画像もフリッカ妨害感や、シーンチェンジ時の違和感が無く良好であった。
【０４５９】
ここで、入力画像データを逆ガンマ変換する前のデータを特徴量算出手段６０に入力したが、逆ガンマ処理部の出力を特徴量算出手段６０に入力し、平均輝度レベル（ＡＰＬ）のフレーム間差分を算出しても同様の効果が得られた。
【０４６０】
（第９の実施の形態）
本発明の第９の実施の形態として、図３８に示す構成を説明する。
【０４６１】
第８の実施の形態においては、フィルタ手段４０を最大値検出手段２０の出力に対して備え、フィルタ手段４０の出力値に対してゲインを算出する構成であったが、本実施の形態においては、最大値検出手段２０の出力からゲイン算出手段２１でゲインを算出し、算出したゲインに対してフィルタ手段４０を備える構成とした。
【０４６２】
すなわち、フィルタ手段４０においてゲインの変動を抑える処理を行う構成である。その他の各構成、及びフィルタ手段４０の構成は第８の実施の形態と同様とすることで、好適な補正画像データを表示することができた。
【０４６３】
（第１０の実施の形態）
第１０の実施の形態においては、図３９に示すように接続し、特徴量算出手段６０は、入力された画像データの１フレーム単位のＡＰＬのフレーム間差分の絶対値と、補正画像データの最大値ＭＡＸのフレーム間差分の絶対値の両方を算出する構成とした。
【０４６４】
またフィルタ手段４０内には、図４０に示すように、ＡＰＬのフレーム間差分の絶対値を判定するためのコンパレータ５２ａと係数レジスタ５３ａ、ＭＡＸのフレーム間差分の絶対値を判定するためのコンパレータ５２ｂと係数レジスタ５３ｂ、二つの判定結果を参照するための判定手段５４を用意した。本実施の形態においては、判定手段５４をＯＲ回路とした。他の構成は、ここまでの実施の形態と同じである。
【０４６５】
特徴量としてＡＰＬのフレーム間差分のみを扱っていた場合、例えば黒い画面の１／３に白ベタの横ラインが表示されている画面（ＭＡＸは大きくなる）から画面全体に単色ベタが表示されている画面（ＭＡＸは小さくなる）に切り替わった時（両者のＡＰＬ値は同じ）にシーンチェンジと判定されず、数秒間違和感が現れてしまう。本実施の形態においては、この場合もＭＡＸのフレーム間差分の判定によりシーンチェンジと判断され、良好な画像を得ることができた。
【０４６６】
また、本実施の形態においても、ＡＰＬのフレーム間差分の絶対値を算出する際に、逆ガンマ処理部の出力を扱っても同様の効果が得られた。
【０４６７】
（第１１の実施の形態）
これまでいくつかの実施の形態をもとに本発明の画像表示装置について説明してきた。
【０４６８】
一方、上記のすべての実施の形態に共通する問題として、入力される画像の品質に応じて下記のような問題が発生することがあった。
【０４６９】
入力画像データにノイズが乗っており、そのノイズを含んだ入力画像データに対して補正を行った場合、補正の結果として算出される補正画像データにおいてもノイズが乗ってしまうために、ノイズによってゲインがフレーム単位で変動し、表示画像の明るさがちらつく（フリッカがおこる）場合があった。
【０４７０】
本発明者らは検討した結果、このようなノイズは、
１）放送局で作られた画像の周辺部分、
２）スケーラなどを行って作成した画像の周辺部分、
３）インターレース信号をプログレッシブ信号に変換するＩ／Ｐ変換機の出力画像の周辺部であって、特に画像の上下数水平走査ラインの映像データ、
などの画像に多く発生していることがわかっている。
【０４７１】
画像１）〜３）は一例ではあるが、これらの場合、画像の周辺部分という特定の位置にノイズが多く発生していることがわかってきた。そしてこのノイズによりゲインが変化し表示画像に妨害感を与えていた。
【０４７２】
画像１）〜３）の原因は元画像を変換した場合に多く発生する。すなわち、元画像をフィルタ演算して新しい画像を生成する際、画像の周辺部（特にエッジ部分）はフィルタ演算の入力に元画像がない状態で処理しなくてはならない。そのため無いデータに対応する処理の違いなどから、画像の周辺部（特にエッジ部分）の画像データの値が劣化する（ノイズが発生する）場合が多い。
【０４７３】
特に、３）のＩ／Ｐ変換機の出力画像は、奇数フィールドと偶数フィールドでフィルタ演算する元画像が１水平ラインずれているので、元画像のフィールド単位すなわちＩ／Ｐ変換後のフレーム単位で、画像の上下水平ライン画像データの値が変化する。
【０４７４】
そして、３）の場合、ノイズに対する補正画像データが、最大値検出手段２０において最大値として検出されると、そのノイズがフレーム単位で変化し、ゲインがフレーム単位で変動し、表示画像の明るさがちらついた（フリッカ）。
【０４７５】
一例として、後述する本発明の範囲選択手段４００がない場合に、インターレース信号をプログレッシブ信号に変換するＩ／Ｐ変換機のからのある出力画像に対して補正を行ったときの最大値検出手段２０からの出力を図４１に示す。
【０４７６】
ある連続した入力画像データの最大補正画像データが、１フレームごとに大幅に変動している。これはすなわち、１フレームごとに大幅にゲインが変わり、フリッカとして出力画像に現れてしまうことを表している。
【０４７７】
前述したように、この原因となっているノイズは、元画像をフィルタ演算して新しい画像を生成する際に画像の周辺部（特にエッジ部分）に現れることがある。
【０４７８】
そのため本発明者らは、以下に示す範囲選択手段４００を設けた。図４２において４００は範囲選択手段、２０は最大値検出手段である。
【０４７９】
なお本実施の形態のオーバーフロー処理は第１の実施の形態の構成を例にとって説明しているが、他の実施の形態のオーバーフロー処理の形態においても適用できることはいうまでもない。
【０４８０】
範囲選択手段４００は、例えば図４３に示すように構成でき、４０１、４０２、４０３、４０４はそれぞれレジスタＡ１、Ａ２、Ｂ１、Ｂ２である。４０５、４０６、４０７、４０８はそれぞれコンパレータＡ１、Ａ２、Ｂ１、Ｂ２である。４０９はデコーダ、４１０はスイッチ、４１１はレジスタＣである。
【０４８１】
レジスタＡ１（４０１）には最大値として検出したい補正画像データの垂直範囲の最小値が記憶されており、コンパレータＡ１（４０５）によりＤｏｕｔの垂直位置情報である入力値Ｙと比較し、Ｙの方が大きい時に選択信号を発生する。
【０４８２】
一方、レジスタＡ２（４０２）には最大値として検出したい補正画像データの垂直範囲の最大値が記憶されており、コンパレータＡ２（４０６）によりＤｏｕｔの垂直位置情報である入力値Ｙと比較し、Ｙの方が小さい時に選択信号を発生する。
【０４８３】
さらに、レジスタＢ、コンパレータＢは水平位置についての選択部であり、上記レジスタＡ、コンパレータＡと同様の構成とした。
【０４８４】
これらの選択信号から、ＡＮＤ回路等によって構成されるデコーダ４０９は、検出したい範囲内の補正画像データがＤｏｕｔとしてスイッチ４１０に入力されている時の選択信号を発生する。レジスタＣ（４１１）には、例えば０が格納されており、スイッチ４１０は選択信号が発生しているときはＤｏｕｔをスルーし、発生していないときは０を出力する構成とした。
【０４８５】
具体的に補正画像データの最大値を検出する範囲としては、前述したノイズを十分除去できるとともに、表示画像の特徴を取り入れることができる範囲として選択され、例えば、表示領域の上下の端部から、1本以上且つ全行配線数の1/10以下の本数の行配線に対する補正画像データを除いて、それ以外の中央部の行配線に対する補正画像データを選択することが好ましい。
【０４８６】
特に３）のＩ／Ｐ変換機の出力画像を入力する時、選択手段は、全行配線数を７６８本として、画像の上下水平ライン数本（１本以上１０本以下）にあたる出力を０にするのみでも有効である。
【０４８７】
図４４は、範囲選択手段４００を用い、図４１に示した画像データを入力した時の最大値検出手段２０の出力を示している。
【０４８８】
図４４から、最大補正画像データの１フレームごとの大幅な変動（すなわちゲイン変動）がなくなっているのがわかる。以上のように表示画像のフリッカの発生を防止できた。
【０４８９】
また、他の実施の形態として、範囲選択手段４００を、例えば、図４５に示す構成としても同様の効果が得られた。図４５において４１２は乗算器、４１３はメモリである。メモリ４１３は、最大値として検出したくない補正画像データを小さい値にするための重みを、補正画像データの位置をアドレスとして格納したものであり、入力された補正画像データとメモリ４１３からの出力を乗算器４１２によって順次乗算して出力とした。例えば上下端付近の補正画像データを最大値として検出したくない場合、図４６に示すような上下端を０、中央部を１とした滑らかな凸状の重みをメモリ４１３に格納すればよい。
【０４９０】
画像表示装置外においてＩ／Ｐ変換された画像など、前述したノイズの乗った画像も多く存在するため、以上説明した構成によって、最大補正画像データのノイズによる変動、すなわちゲイン変動を好適に抑えることが可能となった。
【０４９１】
（第１２の実施の形態）
本発明における第１２の実施の形態として、図４７に示すように、補正データ算出手段１４の出力に対して範囲選択手段４００を備えた構成としても同様の効果が得られた。
【０４９２】
図４７において、１４は補正データ算出手段、４００は範囲選択手段である。この場合、最大値として検出したくない位置の入力データに対しては補正データの加算を行わない、あるいは補正データを小さく重み付けし加算するように、範囲選択手段４００によって、補正データを選択しない、あるいは重みをかけるといった処理が行われる。その他の各構成は第１１の実施の形態と同様とすることで、好適な補正画像データを表示することができた。
【０４９３】
（第１３の実施の形態）
本発明における第１３の実施の形態として、図４８に示す構成を説明する。２０は最大値検出手段、２１はゲイン算出手段、２２Ｒ，２２Ｇ，２２Ｂは乗算器である。ここでは、ゲイン算出手段２１によって算出されたゲインを、逆γ処理部１７から出力であるＲａ、Ｇａ、Ｂａにフィードバックして乗算器２２Ｒ，２２Ｇ，２２Ｂによって乗算する構成とした。すなわち、補正する前のデータに対して、補正後も変調手段８の必要とする入力範囲に収まる値になるよう、予め縮めておく構成である。その他の各構成は第１１、第１２の実施の形態と同様とすることで、好適な補正画像データを表示することができた。
【０４９４】
（第１４の実施の形態）
本発明における第１４の実施の形態として、図４９に示す構成を説明する。本実施の形態では第１２の実施の形態のように範囲選択手段４００を接続し、第１３の実施の形態のようにゲイン算出手段２１によって算出されたゲインを、逆γ処理部１７からの出力であるＲａ、Ｇａ、Ｂａにフィードバックして乗算器２２Ｒ，２２Ｇ，２２Ｂによって乗算する構成である。その他の各構成は第１１〜第１３の実施の形態と同様とすることで、好適な補正画像データを表示することができた。
【０４９５】
（第１５の実施の形態）
発明者らはこれまで述べてきたようなオーバーフロー処理において入力される画像によっては、以下のような問題点が生じることがわかってきた。
【０４９６】
以下、第１の実施の形態のオーバーフロー処理を例にとって説明を行う。なお、本実施の形態のオーバーフロー処理は第１の実施の形態を例にとって説明するが、他の実施の形態においても適用することができることはいうまでもない。
【０４９７】
たとえば、変調手段への入力ビット数が８ビットであって、補正画像データＤｏｕｔのビット数が９ビットの時、あるフレームの補正画像データの最大値すなわち最大値検出手段の出力が２５５以上の時はゲインは１倍以下となり、補正画像データＤｏｕｔに１倍以下のゲインを乗じることによる画質低下の問題はほとんど認知されない。
【０４９８】
しかしながら、夜景のような画面全体が暗い画像が入力された場合、そのフレームの補正画像データの最大値は小さな値になる。例えば、一例として補正画像データの値が２５であったとすると、この時ゲインの値は約１０（＝２５５／２５）になる。このゲインを補正画像データＤｏｕｔに乗じると、以下の問題が生じた。
【０４９９】
第１に、本来暗い画像が、非常に明るく表示されてしまう、第２に、表示分解能がゲイン倍され粗くなり擬似輪郭が目立つ、という問題である。このため、表示画像の質が著しく低下する。すなわち、ゲインが大きな値の場合に上記問題が生じることになる。
【０５００】
図５０は、第１５の実施の形態に係る画像表示装置の概略構成を示すブロック図である。
【０５０１】
本実施の形態においては、先に述べた表示画像の悪化を防止するために、後述するように、フレームごとの補正画像データの最大値を検出する最大値検出手段９０１と、加算器の出力（補正画像データ）が変調手段の入力範囲に収まるようなゲインを算出するゲイン算出手段９０２、ゲイン算出手段から算出されたゲインの最大値を制限するゲイン制限部９０３、及びゲイン制限部の出力と補正画像データとを乗算する乗算器９０４によって、全体的に暗い入力画像に対してゲインが必要以上に大きくならないように制御し、明るい入力画像に対してはオーバーフローを防止することが可能となる。
【０５０２】
（最大値検出手段（最大値検出部））
本実施の形態の最大値検出手段９０１は、図５０に示すように、各部と接続されている。
【０５０３】
最大値検出手段９０１は、１フレーム分の補正画像データＤｏｕｔのなかで、最大となる値を検出する手段である。検出された補正画像データの最大値（最大補正画像データ）は、ゲイン算出手段９０２へと転送される。
【０５０４】
（ゲイン算出手段（ゲイン算出部））
ゲイン算出手段９０２は、補正画像データＤｏｕｔが変調手段の入力範囲に収まるようにゲインを算出する手段である。
【０５０５】
ゲインの決定方法は、第１の実施の形態の構成では、式１２や式１３により決定してもよい。
【０５０６】
また、ゲインは、垂直帰線期間に更新して１フレーム毎にゲインの値が変更される。
【０５０７】
また、本実施の形態でも第１の実施の形態と同様に、補正画像データとゲインを乗算する乗算器の出力に対し後述するリミッタ手段９０５を設けてもよい。
【０５０８】
（ゲイン制限部）
図５０において、ゲイン制限部９０３はゲイン算出手段９０２で算出されたゲインの最大値を制限し乗算器９０４に出力する。
【０５０９】
ゲイン制限部９０３の構成はリミッタ回路（ゲインリミッタとも記す）であり、具体的な構成は図５１に示すとおりである。
【０５１０】
ゲイン算出手段９０２の出力は、比較器９０３２の入力とスイッチ９０３３の接点ａに入力される。比較器９０３２の他方の入力とスイッチ９０３３の接点ｂにはゲイン制限レジスタ９０３１からの出力が接続される。
【０５１１】
ゲイン制限レジスタ９０３１には予め最大ゲイン値が記憶されており、この最大ゲイン値とゲイン算出手段９０２で算出されたゲインとを比較器９０３２は比較し、ゲイン算出手段９０２で算出されたゲインがゲイン制限レジスタ９０３１に記憶されている最大ゲイン値より大きければ、スイッチ９０３３は接点ｂを選択し、ゲイン制限レジスタ９０３１に記憶されている最大ゲイン値を出力する。
【０５１２】
一方、ゲイン算出手段９０２で算出されたゲインがゲイン制限レジスタ９０３１に記憶されている最大ゲイン値より小さければ、スイッチ９０３３は接点ａを選択し、ゲイン算出手段９０２で算出されたゲインを出力する。
【０５１３】
ゲイン制限レジスタ９０３１に記憶されている最大ゲイン値として０．５〜２程度が良好であり、とくに中でも、１としたところ良好であった。
【０５１４】
また、本発明者らは、上述したゲイン制限部９０３の構成以外に、図５２のような構成によってゲインを制限してもよいことを確認している。
【０５１５】
図５２において９０３４はゲイン制限テーブルであり、予めゲインの制限特性が記憶されているメモリ（ゲインテーブルメモリとも記す）である。
【０５１６】
ゲイン制限テーブル９０３４（ゲインテーブルメモリ）のアドレス線はゲイン算出手段９０２の出力に、ゲイン制限テーブル９０３４（ゲインテーブルメモリ）のデータ線は乗算器９０４に接続される。
【０５１７】
前記ゲインの制限特性は、例えば、図５１で示したゲイン制限部９０３の特性を実現するためには図５３（ａ）の特性をゲイン制限テーブル９０３４に記憶させておく（本例では最大ゲイン値を１としたが、０．５〜２の中から選ぶと良好である）。
【０５１８】
また、前記ゲインの制限特性を、図５３（ｂ）の特性のようになだらかに制限すると、さらに画像を良好に表示できた（本例では最大ゲイン値を１としたが、０．５〜２の中から選ぶと良好である）。
【０５１９】
本実施の形態ではゲイン算出手段９０２と、ゲイン制限部９０３をまとめて制限ゲイン算出手段と呼ぶ。
【０５２０】
制限ゲイン算出手段において、ゲイン算出手段９０２は最大値検出手段９０１で求めた１フレーム分の補正画像データＤｏｕｔの中の最大値（最大補正画像データ）を入力とし、補正画像データＤｏｕｔが変調手段の入力範囲に収まるために乗算すべきゲインを算出した。
【０５２１】
次に、ゲイン算出手段９０２で算出されたゲインの最大値を、ゲイン制限部９０３は制限し乗算器９０４に出力した。
【０５２２】
また、制限ゲイン算出手段は以下の構成であっても同様の効果が得られる。
【０５２３】
制限ゲイン算出手段は、最大値検出手段９０１で求めた１フレーム分の最大補正画像データに対し、その最小値を制限（最小値の下限を設定）する手段（不図示の補正画像最大値制限手段）を設ける。さらに、補正画像最大値制限手段の出力をゲイン算出手段９０２でゲインに算出する。
【０５２４】
不図示の補正画像最大値制限手段の実施の形態は、前出のゲイン制限部９０３の構成とほぼ同じであるので図は省略する。
【０５２５】
以上、本実施の形態の画像表示装置を用いれば、通常の画像では、走査配線に生じる電圧降下の影響を補正し、かつ表示画像の輝度を上げることができる。また平均輝度が低い画像が入力された場合には、走査配線に生じる電圧降下の影響を補正し、暗い画像が非常に明るく表示されてしまうことや、この時表示分解能がゲイン倍され粗くなり擬似輪郭が目立つことを防止でき、非常に好ましかった。
【０５２６】
（第１６の実施の形態）
本発明者らは、これまで述べてきたようなオーバーフロー処理において、さらに検討を行ったところ、特徴量算出手段（シーン切り替え判別手段）としては以下のような処理を行う方がより精密に判別することができることを確認した。
【０５２７】
（特徴量算出手段（シーン切り替え判別部））
本実施の形態の特徴量算出手段６０は、図５４に示すように、各部と接続されている。
【０５２８】
図５５に示す特徴量算出手段６０は、所定エリアごとに１フレーム毎の画像データの部分平均輝度レベル（Ｌ＿ＡＰＬ）を算出し、さらにフレーム間の差分をとり絶対値を計算し、各エリアの計算結果をそれぞれ所定値と比較した結果を加算する手段である。
【０５２９】
本実施の形態においては、所定エリアとして３箇所選んだ構成を説明する。
【０５３０】
図５５において、６１ａ，６１ｂ，６１ｃはエリア判定手段、６２ａ，６２ｂ，６２ｃはラッチ、６３ａ，６３ｂ，６３ｃは差分算出手段、６４ａ，６４ｂ，６４ｃはコンパレータ、６５ａ，６５ｂ，６５ｃは係数レジスタ、６６ａ，６６ｂ，６６ｃ，６７は加算器である。
【０５３１】
加算器６６ａ，６６ｂ，６６ｃにおいて、それぞれラッチ６２ａ，６２ｂ，６２ｃに記憶されている値と、順次転送されてくる画像データを加算して再度ラッチ６２ａ，６２ｂ，６２ｃに記憶する。そして順次、入力される画像データを加算する。
【０５３２】
ここで、エリア判定手段６１ａ，６１ｂ，６１ｃは、入力された画像データの位置情報と、それぞれの内部に格納された所定エリア情報を比較し、一致している時にそれぞれラッチ６２ａ，６２ｂ，６２ｃに対してｅｎａｂｌｅ信号を出力する。
【０５３３】
ラッチ６２ａ，６２ｂ，６２ｃの値は、フレームの先頭で０にクリアすれば、フレームの終了時にはそのフレーム内の画像データの加算値（１フレームの各エリアの画素数は固定であるので、平均値に比例した値）が所定エリアごとに求まる。この値は各所定エリアの部分平均輝度レベル（Ｌ＿ＡＰＬ）となる。
【０５３４】
次に、差分算出手段６３ａ，６３ｂ，６３ｃにおいて、所定エリアごとにフレーム間の部分平均輝度レベル（Ｌ＿ＡＰＬ）の差分を計算し、さらに絶対値を計算する。
【０５３５】
そして、各所定エリアの絶対値をそれぞれコンパレータ６４ａ，６４ｂ，６４ｃにより、係数レジスタ６５ａ，６５ｂ，６５ｃに格納された所定値と比較し、所定値より大きければ各所定エリアにおいて部分的にシーンチェンジがあったとして１を出力する。各所定エリアの絶対値が各所定値より小さい時は０を出力する。
【０５３６】
さらに加算器６７において各コンパレータ６４ａ，６４ｂ，６４ｃの出力を加算し、特徴量算出手段６０の出力とする。したがって、特徴量算出手段６０の出力はシーンチェンジと判断されたエリアが多いほど大きい値となる。
【０５３７】
（判定手段）
本実施の形態の判定手段８０は図５４に示すように、特徴量算出手段６０の出力を入力し、所定の値と比較した結果を後述するフィルタ手段４０に出力する。
【０５３８】
判定手段８０の構成を示した図５６において、８３は係数レジスタ、８４はコンパレータである。
【０５３９】
特徴量算出手段６０からの出力を、コンパレータ８４により係数レジスタ８３に格納された所定値と比較し、入力値が所定値より大きければシーンチェンジであるとしてＨｉｇｈが出力される。
【０５４０】
ここで、特徴量算出手段６０に備えた加算器６７は、ＡＮＤ回路やＯＲ回路を組み合わせたものとしてもよく、この場合には判定手段８０は不要となるが、ＡＮＤ回路やＯＲ回路の組み合わせを複雑にする必要がある。
【０５４１】
（シーンチェンジの判定）
上述したように、シーンチェンジ判定によってフィルタ手段４０の出力を変更することで違和感が除去できたが、フレーム間の画面全体の平均輝度（ＡＰＬ）の変化によってシーンチェンジを判定した場合、シーンチェンジの誤検出が生じる場合があった。
【０５４２】
具体的には同一の背景に対して画面下に白い文字でテロップが現れた時であった。この場合、テロップによって画面全体の平均輝度（ＡＰＬ）が上がり、それに応じてシーンチェンジと判断されたため、テロップが現れた直後に急激に画面が暗くなってしまっていた。
【０５４３】
この現象を防ぐために本実施の形態においては、特徴量算出手段６０における所定エリアとして、画面を上下に３分割したエリアを格納し、それぞれのエリア内の部分平均輝度（Ｌ＿ＡＰＬ）を算出する構成とした。
【０５４４】
本構成によれば、テロップが現れた時に変化するのは画面下のエリアの部分平均輝度（Ｌ＿ＡＰＬ）のみとなり、加算器６７の出力（すなわち特徴量算出手段の出力）は１となる。したがって、係数レジスタ８３ａの値として、２を格納しておくことで、シーンチェンジの誤検出が防げた。
【０５４５】
ここで、実際の各係数レジスタ６５ａ，６５ｂ，６５ｃに格納した値として、差分検出手段６３ａ，６３ｂ，６３ｃの最大値が２５５の時に５〜２０の範囲、特に１０の値が最適であった。
【０５４６】
以上に述べた構成によって実際に表示された画像は、シーンチェンジが誤検出されることなく、フリッカ妨害感やシーンチェンジ時の違和感が除去され、良好であった。
【０５４７】
なお、上記の例においては、簡単のため横のテロップに対する違和感を除去する構成を述べたが、縦のテロップが現れるシーンにおける違和感の除去には、エリアを左右に区切れば効果的であった。実際にはそれらの複合による違和感を除去するために、位置情報で細かく区切ったエリアを採用すると効果的であった。また、各エリアは必ずしも独立している必要は無かった。
【０５４８】
また、逆ガンマ処理部の出力を特徴量算出手段６０に入力し、各エリアの部分平均輝度レベル（Ｌ＿ＡＰＬ）のフレーム間差分に基づいて判定しても同様の効果が得られた。
【０５４９】
また、補正画像データを特徴量算出手段６０に入力し、各エリアの部分平均輝度レベル（Ｌ＿ＡＰＬ）のフレーム間差分に基づいて判定しても同様の効果が得られた。
【０５５０】
また、特徴量算出手段６０の構成を図５７に示すようにし、補正画像データを特徴量算出手段６０に入力し、各エリアの部分最大値のフレーム間差分に基づいて判定しても同様の効果が得られた。
【０５５１】
図５７において、６１ａ，６１ｂ，６１ｃはエリア判定手段、６２ａ，６２ｂ，６１ｃはラッチ、６３ａ，６３ｂ，６３ｃは差分算出手段、６４ａ，６４ｂ，６４ｃ，６６ａ，６６ｂ，６６ｃはコンパレータ、６５ａ，６５ｂ，６５ｃは係数レジスタ、６７は加算器である。
【０５５２】
コンパレータ６６ａ，６６ｂ，６６ｃにおいて、それぞれラッチ６２ａ，６２ｂ，６２ｃに記憶されている値と、順次転送されてくる補正画像データを比較して大きい方の値を再度ラッチ６２ａ，６２ｂ，６２ｃに記憶する。そして順次、入力される画像データを比較する。
【０５５３】
ここで、エリア判定手段６１ａ，６１ｂ，６１ｃは、入力された補正画像データの位置情報と、それぞれの内部に格納された所定エリア情報を比較し、一致している時にそれぞれラッチ６２ａ，６２ｂ，６２ｃに対してｅｎａｂｌｅ信号を出力する。ラッチの値は、フレームの先頭で０にクリアすれば、フレームの終了時にはそのフレーム内の補正画像データの部分最大値が所定エリアごとに求まる。
【０５５４】
次に、差分算出手段６３ａ，６３ｂ，６３ｃにおいて、所定エリアごとに部分最大値の差分を計算し、さらに絶対値を計算する。
【０５５５】
そして、各所定エリアの絶対値をそれぞれコンパレータ６４ａ，６４ｂ，６４ｃにより、係数レジスタ６５ａ，６５ｂ，６５ｃに格納された所定値と比較し、所定値より大きければ各所定エリアにおいてシーンチェンジがあったとして１を出力する。各所定エリアの絶対値が各所定値より小さい時は０を出力する。
【０５５６】
さらに、加算器６７において各コンパレータ６４ａ，６４ｂ，６４ｃの出力を加算し、特徴量算出手段６０の出力とする。したがって、特徴量算出手段６０の出力はシーンチェンジと判断されたエリアが多いほど大きい値となる。
【０５５７】
また、特徴量算出手段６０は、メモリとして各エリアの算出値を格納するアドレスを確保し、ＣＰＵによって判定や計算を行う構成としても同様の効果が得られた。
【０５５８】
以上説明したように、本実施の形態によれば電圧降下補正を行った際のオーバーフロー処理を行う際に発生する場合がある妨害感（フリッカ）やシーンチェンジ時の違和感を、低減することが可能となり、画像の品質を良好にすることができた。
【０５５９】
（第１７の実施の形態）
本発明者らは、これまで述べてきたようなオーバーフロー処理において、さらに検討を行ったところ、以下のようにゲインを算出する処理を行ったところさらに好ましいことを確認した。
【０５６０】
たとえば、第１の実施の形態に示したようなオーバーフロー処理を例とすると、オーバーフロー処理として補正画像データに乗算するためのゲインＧとしては以下に示すようなことがわかってきた。
【０５６１】
Ａ．オーバフローしないように計算されたゲインＧ以下の値を用いると、ゲインＧの値に比例して輝度が変化する。ただしゲインＧの値が小さい時は輝度が暗く、さらに階調性が悪くなる。
【０５６２】
Ｂ．オーバフローしないように計算されたゲインＧより大きな値を用いると、ゲインＧの値に従って輝度が増加する。ただしゲインＧの値が大きな時は前記リミッタ９０５により忠実に画像を表示できなくなる。
【０５６３】
さらに、このようなゲインＧを補正画像データＤｏｕｔに乗算して画像を表示する検討をしていくと、外部環境、特に画像表示する場所の照度によって、主観的な表示画像に対する評価値が変化することがわかってきた。
【０５６４】
すなわち、
Ｃ．画像表示する場所の照度が基準値より低い時（暗い部屋で画面を見る時）、画面の輝度がより高くなるように表示するより（すなわち明るく表示するより）、前記走査配線の影響による画質劣化を正確に補正した方が、主観的な表示画像に対する評価値が良くなった。
【０５６５】
Ｄ．画像表示する場所の照度が基準値より高い時（明るい部屋で画面を見る時）、前記走査配線の影響による画質劣化を正確に補正するより、画面の輝度がより高くなるように表示する方が（すなわち明るく表示する方が）、主観的な表示画像に対する評価値が良くなった。
【０５６６】
ここで、基準値とは、必ずしも一義的に決定されるものではないが、画像表示装置の特性や、その使用者、使用分野等を勘案して、最適な値を基準値とすればよい。例えば、画像表示装置が最も使用される環境における照度を基準値とすることが考えられる。
【０５６７】
このような、構成的な特徴と主観的な評価から、本発明者らは以下のような構成で前記ゲインを補正画像データに乗算して画像を表示することによって良好な表示画像を得ることができた。
【０５６８】
図５８は、第１７の実施の形態に係る画像表示装置の概略構成を示すブロック図である。
【０５６９】
すなわち、前記構成に加え、外部環境を入力する外部環境入力手段９０６と、外部環境入力手段９０６の出力をＫＧＡＩＮに変換するＫＧＡＩＮテーブル（変換手段）９０７を有し、さらに、ゲイン算出手段９０２は、最大値検出手段９０１の出力と前記ＫＧＡＩＮから後述するようにゲインＧを算出し、さらに、算出されたゲインＧと、補正画像データの出力を乗算する乗算器によって、フレームごとにゲインを算出し、変調手段の入力データを計算することによって、良好な表示画像を得ることができた。
【０５７０】
詳細は、以下に説明する。
【０５７１】
（最大値検出手段（最大値検出部））
本発明の最大値検出手段は図５８に示すように、各部と接続されている。
【０５７２】
最大値検出手段９０１は、１フレーム分の補正画像データＤｏｕｔのなかで、最大となる値を検出する手段である。
【０５７３】
検出された補正画像データの最大値（最大補正画像データ）は、ゲイン算出手段９０２へと転送される。
【０５７４】
（ゲイン算出手段（ゲイン算出部））
ゲイン算出手段９０２は、補正画像データＤｏｕｔに乗算する乗数（ゲインＧ）を算出する手段である。ゲイン算出手段９０２の実際の計算式の一例を、以下に示す。
【０５７５】
ゲインの決定方法は、１フレーム内で、最大値検出部で検出した加算器の出力データの最大値をＭＡＸ、変調手段の入力範囲の最大値をＩＮＭＡＸ、後述するＫＧＡＩＮテーブル（変換手段）の出力をＫＧＡＩＮとすると、
【数２３】

となるように決定する。
【０５７６】
この方法によりゲインＧを決定すれば、ＫＧＡＩＮの値を１より大きくすることによってゲインＧを大きめにでき、表示画像の輝度を明るくすることができる。
【０５７７】
このゲイン算出手段９０２で求めたゲインＧは、垂直帰線期間に更新して１フレーム毎にゲインの値が変更される。
【０５７８】
ＫＧＡＩＮが１より大きい場合、乗算器９０４の出力は変調手段８の入力範囲の最大値を超えるデータがより多く発生する。後述するように、補正画像データにＫＧＡＩＮを乗じた補正画像データＤｍｕｌｔはオーバフローを起こす。
【０５７９】
さらに、本実施の形態の画像表示装置の構成では、１フレーム前の補正画像データの最大値を用いて、現在のフレームの補正画像データに乗算するゲインを算出する構成となっている。
【０５８０】
従って、厳密には、フレームごとの補正画像データの違いから、オーバーフローが起きることがある。
【０５８１】
このように上記２つのオーバフローの原因に対して、ＫＧＡＩＮを乗じた補正画像データＤｍｕｌｔ（乗算器の出力）に対し後述するリミッタ手段９０５を設け、乗算器９０４の出力が変調手段８の入力範囲に収まるように回路を設計した。
【０５８２】
前述した主観評価の結果Ｃ．から、表示装置が置かれている環境が暗いときは、表示画像は忠実度を高く（その代わり輝度を抑え）するようにＫＧＡＩＮ＝１に設定する。
【０５８３】
また、前述した主観評価の結果Ｄ．から、表示装置が置かれている環境が明るいときは、輝度を上げ（その代わり表示画像の忠実度を下げ）るためにＫＧＡＩＮ＝１〜２を設定する。
【０５８４】
以上のようにＫＧＡＩＮを設定することによって、主観的に良好な画像表示を行える。
【０５８５】
ＫＧＡＩＮの具体的な作成法については後述する。
【０５８６】
（乗算器）
ゲイン算出手段９０２の出力と、補正画像データＤｏｕｔは、図５８の乗算器９０４によって乗算され、補正画像データＤｍｕｌｔとしてリミッタ手段９０５へ転送される。乗算器９０４はいわゆるロジック回路によって構成してもよいし、テーブルメモリ（ＲＯＭまたはＲＡＭ）に乗算結果を格納しておいて、乗算する２つのパラメータをアドレスに入力し、データから乗算結果を出力してもよい。
【０５８７】
また、乗算器９０４の出力が接続されているリミッタ手段９０５もテーブルメモリで構成できることから、リミッタ手段９０５と、乗算器９０４をひとつのテーブルメモリによって構成することもできる。
【０５８８】
この場合、テーブルメモリに格納するべき内容は、乗算結果をリミットするデータが記載されていればよい。
【０５８９】
なお、好ましいリミッタの特性については以下に述べる。
【０５９０】
（リミッタ手段）
以上のようにして、ゲインＧを決定するが、前述したように、しばしばオーバーフローが起きる。そのため、変調器がオーバーフローしないように、リミッタ（Ｌｉｍｉｔｅｒ）を設けておく。
【０５９１】
リミッタ手段９０５は、予め設定されたリミット値を有し、リミッタ手段９０５に入力される出力データＤｍｕｌｔとリミット値とを比較し、出力データＤｍｕｌｔよりもリミット値が小さければ、リミット値を出力し、出力データＤｍｕｌｔよりもリミット値が大きければ、出力データＤｍｕｌｔを出力する（図５８における信号名は補正画像データＤｌｉｍ）。
【０５９２】
リミッタ手段９０５は、図５９（ａ）に示すように最大値まで一定の傾きの直線である折れ線の特性を示すものでもよいし、図５９（ｂ）に示すように最大値で飽和する飽和特性のような曲線の特性を示すものでもよい。図５９（ａ）の特性のリミッタはコンパレータによって実現することができ、図５９（ｂ）の特性のリミッタはテーブルメモリなどにより実現することができる。
【０５９３】
リミッタ手段９０５によって、変調手段８の入力範囲に完全に制限された補正画像データＤｌｉｍは、シフトレジスタ５、ラッチ６を介して変調手段８へと供給される。
【０５９４】
（外部環境入力手段）
外部環境入力手段９０６は、例えばＣｄＳ受光素子やホトダイオード等のセンサからなり、表示パネル近傍に設置されている。そして表示装置の置かれている環境の照度を電気信号に変換し、さらに、アナログ／ディジタル変換器で、ディジタル信号に変換し出力する。
【０５９５】
外部環境入力手段９０６は、不図示のローパスフィルタを持ち、環境（照度）の時間的な変化に対して、出力をゆっくり変化するように設計すると表示画像はさらに良好になった。
【０５９６】
（ユーザー入力手段）
ユーザー入力手段９０８は、例えばスイッチなどで実現され、ユーザーの好みに応じて後述するＫＧＡＩＮテーブルに記憶されている変換特性を選択する。当然、リモコン等の手段によってもかまわない。
【０５９７】
（ＫＧＡＩＮテーブル）
ＫＧＡＩＮテーブル９０７は、前記外部環境入力手段の出力をＫＧＡＩＮに変換する変換手段である。ＫＧＡＩＮは、例えば、図６０（ａ）に示したように、暗い時は１を、明るいときは１．５を出力するようなテーブルであり、予め前記特性が記憶されているメモリで構成される。
【０５９８】
また、前記ユーザー入力手段の出力によって、ユーザーの好みに応じて、特性を、図６０（ａ），（ｂ），（ｃ）等に選択することが可能である。この機能はＫＧＡＩＮテーブル９０７を構成する前記メモリの上位アドレスに前記ユーザー入力手段の出力を接続し、バンクを切り替えることによって実現する。
【０５９９】
（ａ）の特性は、外部環境が暗いときにＫＧＡＩＮを１、外部環境が明るいときにＫＧＡＩＮを１．５に変換する例である。
【０６００】
この場合、後述するように外部環境が暗い時は、補正画像データＤｍｕｌｔをオーバフロー無しに表示するためのゲインＧを算出する。そして忠実に画像を表示できる。
【０６０１】
外部環境が明るい時は、ゲインＧを大きめに算出し、表示輝度を大きくさせる。外部環境が明るい時は、補正画像データＤｍｕｌｔは変調手段８をオーバフローするので、リミッタ９０５は乗算器９０４の出力（補正画像データＤｍｕｌｔ）をリミットしている。そのため輝度が大きくなる代わりに忠実度が悪くなる。
【０６０２】
このようなＫＧＡＩＮのテーブルを使うことによって、前述した主観評価（Ｃ．Ｄ．）で示したように、主観的に良好な表示が可能になった。
【０６０３】
（ｂ）の特性は、外部環境が暗い時にＫＧＡＩＮを１、外部環境が明るい時にＫＧＡＩＮを２に変換する例である。この場合、（ａ）に比べ外部環境が明るい時のＫＧＡＩＮを大きくしたので、忠実度は悪くなるが（ａ）に比べ、より明るく画像を表示できる。ユーザーは、表示される入力画像の種類によって、ユーザー入力手段によって良好な変換テーブルを選択する。
【０６０４】
（ｃ）の特性は、ＫＧＡＩＮを１に固定にする例である。この場合、外部環境の明るさに係わらず、ＫＧＡＩＮは１に設定するので補正画像データＤｍｕｌｔをオーバフロー無しに表示することができる。入力画像に対して忠実に画像を表示したいときにユーザーは選択するとよい。
【０６０５】
さらに本発明者らは、検討を重ね、ＫＧＡＩＮテーブル９０７は以下のような特性を持つことによっても、良好な結果を得ることがわかった。
【０６０６】
例えば、図６１（ｄ）に示すようにＫＧＡＩＮ＝１の領域を低照度から中照度までとした例である。この場合外部環境がやや明るくとも忠実に画像を表示できる。また、図６１（ｅ）の様に外部照度に対してなめらかにＫＧＡＩＮを変化させた特性であると外部照度が変化した際にも、画像表示パネルを見る人にとって違和感が少ない。
【０６０７】
また、図６２（ｆ），（ｇ）に示すようなカーブも有効であった。
【０６０８】
以上記述した特性をユーザー入力手段の出力によって選択できるようにすることによって、ユーザーの好み・入力画像等の種類によって良好に表示できる。
【０６０９】
以上のように本発明では、外部環境入力手段を設けることにより、外部環境情報（照度）を入力し、その値をＫＧＡＩＮに変換する変換手段（ＫＧＡＩＮテーブル）を用いＫＧＡＩＮを得る。
【０６１０】
そしてゲイン算出手段より、ゲインＧを算出し、算出されたゲインＧを補正画像データあるいは入力画像データに乗じることによって、画像表示する場所の照度が基準値より低い時（暗い部屋で画面を見る時）、画面の輝度を大きくせず（すなわち明るく表示するより）前記走査配線の影響による画質劣化を正確に補正し、画像表示する場所の照度が基準値より高い時（明るい部屋で画面を見る時）、前記走査配線の影響による画質劣化を正確に補正することにより画面の輝度を大きくする（すなわち明るく表示する）ことによって、主観的に良好な表示画像を得ることができた。
【０６１１】
【発明の効果】
以上説明したように、本発明の画像表示装置によれば、従来からの課題であった、走査配線上の電圧降下による表示画像の劣化を好適に改善することができた。
【０６１２】
また、いくつかの近似を導入したことにより、電圧降下の影響を補正した、補正画像データを簡単に好適に計算することができ、非常に簡単なハードウエアでそれを実現することができるなど、非常に優れた効果があった。
【０６１３】
また、補正後の画像データが変調手段の入力範囲をオーバーフローしないように、オーバーフロー処理回路を備え、オーバーフロー処理においてはテレビジョン映像信号と、コンピュータ映像信号とで、オーバーフロー処理の方法を変えることにより高品位に画像を表示することができた。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る画像表示装置の概観を示す図である。
【図２】表示パネルの電気的な接続を示す図である。
【図３】表面伝導型放出素子の特性を示す図である。
【図４】表示パネルの駆動方法を示す図である。
【図５】縮退モデルを説明する図である。
【図６】離散的に算出した電圧降下量を示すグラフである。
【図７】離散的に算出した放出電流の変化量を示すグラフである。
【図８】補正データの他の算出方法を説明するための図である。
【図９】画像データの大きさが１９２の場合の補正データの算出例を示す図である。
【図１０】補正データの補間方法を説明するための図である。
【図１１】第１の実施の形態に係る画像表示装置の概略構成を示すブロック図である。
【図１２】画像表示装置の走査回路の構成を示すブロック図である。
【図１３】画像表示装置の逆γ処理部の構成を示すブロック図である。
【図１４】画像表示装置のデータ配列変換部の構成を示すブロック図である。
【図１５】連続するフレームの例を示す図である。
【図１６】連続するフレームでの画像データの大きさを示すグラフである。
【図１７】連続するフレームでのゲインを示すグラフである。
【図１８】画像表示装置の変調手段の構成及び動作を説明する図である。
【図１９】画像表示装置の変調手段のタイミングチャートである。
【図２０】画像表示装置の補正データ算出手段の構成を示すブロック図である。
【図２１】画像表示装置の離散補正データ算出部の構成を示すブロック図である。
【図２２】補正データ補間部の構成を示すブロック図である。
【図２３】直線近似手段の構成を示すブロック図である。
【図２４】画像表示装置のタイミングチャートである。
【図２５】第２の実施の形態に係る画像表示装置の概略構成を示すブロック図である。
【図２６】第３の実施の形態に係る画像表示装置の概略構成を示すブロック図である。
【図２７】第４の実施の形態に係る画像表示装置の概略構成を示すブロック図である。
【図２８】第５の実施の形態に係る画像表示装置の概略構成を示すブロック図である。
【図２９】第５の実施の形態のゲイン算出部のブロック図である。
【図３０】第６の実施の形態のゲイン算出部のブロック図である。
【図３１】第８の実施の形態の画像表示装置の概略構成を示すブロック図である。
【図３２】第８の実施の形態のフィルタ手段の構成を示すブロック図である。
【図３３】第８の実施の形態のフィルタ手段の他の構成を示すブロック図である。
【図３４】第８の実施の形態で説明した、ある動画像における最大補正画像データの変動を示す図である。
【図３５】第８の実施の形態で説明した、フレーム番号対フィルタ手段の出力グラフである。
【図３６】第８の実施の形態で説明した、フレーム番号対平均輝度（ＡＰＬ）グラフである。
【図３７】第８の実施の形態で説明した、シーンチェンジを行ったフレーム番号対フィルタ手段の出力グラフである。
【図３８】第９の実施の形態に係る画像表示装置の概略構成を示すブロック図である。
【図３９】第１０の実施の形態に係る画像表示装置の概略構成を示すブロック図である。
【図４０】第１０の実施の形態のフィルタ手段の構成を示すブロック図である。
【図４１】第１１の実施の形態で説明した、ノイズが乗った動画像の最大補正画像データの変化を示す図である。
【図４２】第１１の実施の形態に係る画像表示装置の概略構成を示すブロック図である。
【図４３】第１１の実施の形態の範囲選択手段の構成を示すブロック図である。
【図４４】第１１の実施の形態で説明した、ノイズ部を無視した時の最大補正画像データの変化を示す図である。
【図４５】第１１の実施の形態の範囲選択手段の他の構成を示すブロック図である。
【図４６】第１１の実施の形態の範囲選択手段の重みの特性を示す図である。
【図４７】第１２の実施の形態に係る画像表示装置の概略構成を示すブロック図である。
【図４８】第１３の実施の形態に係る画像表示装置の概略構成を示すブロック図である。
【図４９】第１４の実施の形態に係る画像表示装置の概略構成を示すブロック図である。
【図５０】第１５の実施の形態に係る画像表示装置の概略構成を示すブロック図である。
【図５１】第１５の実施の形態のゲイン制限部の第１の構成を示すブロック図である。
【図５２】第１５の実施の形態のゲイン制限部の第２の構成を示すブロック図である。
【図５３】第１５の実施の形態のゲイン制限テーブルのゲインの制限特性例である。
【図５４】第１６の実施の形態に係る画像表示装置の概略構成を示すブロック図である。
【図５５】第１６の実施の形態の特徴量算出手段の構成を示すブロック図である。
【図５６】第１６の実施の形態の判定手段の構成を示すブロック図である。
【図５７】第１６の実施の形態の特徴量算出手段の他の構成を示すブロック図である。
【図５８】第１７の実施の形態に係る画像表示装置の概略構成を示すブロック図である。
【図５９】第１７の実施の形態のリミッタ手段の特性を示す図である。
【図６０】第１７の実施の形態のＫＧＡＩＮテーブルの特性の一例を示す図である。
【図６１】第１７の実施の形態のＫＧＡＩＮテーブルの特性の一例を示す図である。
【図６２】第１７の実施の形態のＫＧＡＩＮテーブルの特性の一例を示す図である。
【図６３】従来の画像表示装置の概略構成を示すブロック図である。
【符号の説明】
１ 表示パネル
２ 走査回路
３ 同期分離回路
４ タイミング発生回路
５ シフトレジスタ
６ ラッチ
８ パルス幅変調手段
９ データ配列変換部
１２ 加算器
１４ 補正データ算出手段
１４ａ 離散補正画像データ算出手段
１４ｂ 補正画像データ補間回路
１７ 逆γ処理部
１９ 遅延回路
２０ 最大値検出手段
２１ ゲイン算出手段
２２ 乗算器
２３ セレクタ
４０ フィルタ手段
５４ 判定手段
６０ 特徴量算出手段
８０ 判定手段
１００ａ，１００ｂ，１００ｃ，１００ｄ 点灯数カウント手段
１０１ａ，１０１ｂ，１０１ｃ，１０１ｄ レジスタ
１０３ テーブルメモリ
１０７ａ，１０７ｂ，１０７ｃ コンパレータ
１１１ テーブルメモリ
１２３，１２４ デコーダ
４００ 範囲選択手段
４０９ デコーダ
９０１ 最大値検出手段
９０２ ゲイン算出手段
９０３ ゲイン制限部
９０４ 乗算器
９０５ リミッタ
９０６ 外部環境入力手段
９０７ テーブル
９０８ ユーザー入力手段
１００１ 基板
１００２ 冷陰極素子
１００３ 行配線（走査配線）
１００４ 列配線（変調配線）
１００７ フェースプレート
１００８ 蛍光膜
１００９ メタルバック
９０３１ ゲイン制限レジスタ
９０３２ 比較器
９０３３ スイッチ
９０３４ ゲイン制限テーブル[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image display apparatus including image forming elements arranged in a matrix, for example, a display including a plurality of surface conductive elements arranged in a matrix and a phosphor screen that emits light when irradiated with the electron beam. This is applied to a television receiver or a display device that receives a display signal from a television signal or a computer using a panel and displays an image, and in particular, a drive voltage caused by an electric resistance of a matrix wiring or the like of the display panel. The present invention relates to digital image data processing means having image data correcting means for correcting a voltage drop and amplitude adjusting means for controlling the amplitude of the corrected image data.
[0002]
[Prior art]
Conventionally, this type of image display device calculates the correction data by statistical calculation in order to correct the luminance drop due to the voltage drop due to the wiring resistance such as the electrical connection wiring to the electron-emitting device, and the electron beam Japanese Patent Laid-Open No. 8-248920 discloses an image display device having a configuration for combining a required value and a correction value.
[0003]
FIG. 63 is a schematic block diagram of an image display device according to the prior art. A configuration related to the correction of image data will be described below.
[0004]
First, luminance data for one line of the digital image signal is added by the adder 206, and correction rate data corresponding to the added value is read from the memory 207.
[0005]
On the other hand, the digital image signal is serial / parallel converted in the shift register 204, held in the latch circuit 205 for a predetermined time, and then input to a multiplier 208 provided for each column wiring at a predetermined timing.
[0006]
The multiplier 208 multiplies the luminance data and the correction data read from the memory 207 for each column wiring, and the corrected data obtained is transferred to the modulation signal generator 209 to be converted into corrected data. A corresponding modulation signal is generated in the modulation signal generator 209, and an image is displayed on the display panel based on the modulation signal.
[0007]
Here, a statistical calculation process such as calculating the sum or average of the digital image signal is performed as in the summation process of luminance data for one line of the digital image signal in the adder 206, and this value is obtained. Based on the correction.
[0008]
On the other hand, as a general signal processing means, Japanese Patent Laid-Open No. 01-091515 discloses a pulse width modulation device having an overflow detector and a limiter, and Japanese Patent Laid-Open No. 07-273650 has an overflow detector and a gain controller. An A / D conversion circuit is disclosed.
[0009]
[Problems to be solved by the invention]
However, in the case of the prior art as described above, large-scale hardware such as a multiplier for each column wiring, a memory for outputting correction data, and a summer for giving an address signal to the memory is necessary. It was.
[0010]
Further, the correction may cause an overflow in the image data and disturb the display image.
[0011]
The present invention has been made to solve the above-mentioned problems of the prior art, and its object is to reduce the voltage drop due to the resistance of the matrix wiring of the display panel and the internal resistance of the scanning means with a small amount of hardware. An object of the present invention is to provide an image display device that corrects the influence appropriately and has excellent image quality.
[0012]
[Means for Solving the Problems]
  In order to achieve the above object, the present invention provides:The following configuration is adopted. A plurality of row wirings and column wirings, a display panel connected to them and including image forming elements arranged on a matrix, scanning means for sequentially selecting and scanning the row wirings, and corresponding to input image data A corrected image data calculating unit that calculates corrected image data having a data value larger than the input image data value, an adjusting unit that adjusts the corrected image data or the value of the image data, and the column wiring. And a modulation unit that outputs a modulation signal to the column wiring, using the output from the adjustment unit as an input, and the adjustment unit corresponds to the whole or a part of the display area. A maximum value detection unit that detects a maximum value among the values of the correction image data, and a gain calculation unit that calculates a gain to be multiplied by the correction image data or the image data, The gain calculating unit calculates the gain so that a value obtained by smoothing the maximum value or a plurality of maximum values detected corresponding to a plurality of frames is within an input range of the modulation means. Image display device.
  The corrected image data may be data for correcting the influence of a voltage drop generated by at least the resistance of the row wiring corresponding to the image data.
  The corrected image data may be data obtained by performing correction on the image data to compensate for a decrease in luminance caused by a voltage drop due to a resistance of the row wiring.
  It is preferable to have a limiter that limits the value of the adjusted corrected image data to be completely within the input range of the modulation means.
  The gain may be an adaptive gain calculated for each frame.
  The adjusting means includes a filter means for limiting the gain variation for each frame.
Good.
  The adjustment unit further includes a scene switching determination unit that detects that the scene of the display image has changed, and the filter unit does not perform processing that restricts the variation in the gain when switching of the scene is determined. Is preferred.
  The scene switching determination unit determines scene switching based on an inter-frame difference in average luminance level (APL) for each frame of input image data and / or a maximum inter-frame difference in corrected image data for each frame. Is preferred.
  The adjustment unit preferably includes a gain limiting unit that limits the gain to a preset upper limit value or less.
  It is preferable that the maximum value detection unit detects the maximum value of the corrected image data in a predetermined area, not the entire display area, of the corrected image data in the frame.
  Preferably, the scene switching determination unit divides the display area into a plurality of areas, determines scene switching for each area, and determines scene switching for the entire screen from the determination result for each area. .
  The adjustment unit includes an external illuminance input unit that detects illuminance around the image display device and outputs a signal corresponding to the detection result, and modulates the gain according to an output signal of the external illuminance input unit. Is preferred.
  The adjustment means includes at least a first operation mode for outputting the adaptive gain calculated for each frame and a second operation mode for outputting a preset fixed gain that does not change for each frame, It is preferable to have two modes of operation.
  The adjusting means selects the first operation mode when the input video signal is a television video signal, and the second adjustment unit selects the second operation mode when the input video signal is a computer video signal. It is preferable to select the operation mode.
  A plurality of row wirings and column wirings, a display panel including image forming elements connected to them and arranged on a matrix, scanning means for sequentially selecting and scanning the row wirings, and modulation connected to the column wirings A correction image data calculation unit that calculates correction image data having a data value larger than the value of the input image data corresponding to the input image data, and the image display device comprising: So that the value of the corrected image data is within the input range of the modulating means. An adjustment unit that adjusts the correction image data or the value of the image data, and the modulation unit receives the output of the adjustment unit, outputs a modulation signal to the column wiring, and calculates the correction image data Means for calculating a voltage drop amount due to resistance of the row wiring at each of a discrete horizontal display position and a discrete time within one horizontal scanning period based on the input image data; Discrete corrected image data calculating means for calculating corrected image data corresponding to a discrete horizontal display position where the amount of voltage drop is calculated and a discrete time within one horizontal scanning period from the amount of voltage drop; An image display apparatus comprising: corrected image data interpolating means for interpolating the output of the corrected image data calculating means and calculating interpolated corrected image data.
  The adjusting unit is configured to multiply the output of the discrete corrected image data calculating unit by a gain for adjusting a value, and so that the output of the corrected image data interpolating unit is within the input range of the modulating unit. It is preferable to have a limiter for limiting the value of the corrected image data.
  The modulated signal is preferably a signal whose pulse width is modulated based on the image data.
  The image forming element is preferably a surface conduction type emitting element.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
A preferred embodiment of the present invention will be described below in detail with reference to the drawings, taking as an example an image display apparatus using a surface conduction electron-emitting device (hereinafter referred to as SCE).
[0022]
(First embodiment)
(Overview)
In a display device in which SCEs are arranged in a simple matrix, there is a phenomenon that a voltage drop occurs due to the current flowing into the scanning wiring and the wiring resistance of the scanning wiring, and the display image is deteriorated. Therefore, the image display apparatus according to the embodiment of the present invention is provided with a processing circuit that suitably corrects the influence of the voltage drop in the scanning wiring on the display image, and realizes it with a relatively small circuit scale. Configured.
[0023]
The correction circuit predicts and calculates the deterioration of the display image caused by the voltage drop according to the input image data, obtains correction data for correcting the deterioration, and corrects the input image data.
[0024]
As an image display device incorporating such a correction circuit, the present inventors have intensively studied an image display device of the following type.
[0025]
Hereinafter, in describing the present invention, first, an overview of a display panel of an image display device according to an embodiment of the present invention, electrical connection of the display panel, SCE characteristics, display panel driving method, and electrical resistance of scanning wiring The mechanism of the voltage drop caused by the above and the correction method and apparatus for the influence of the voltage drop will be described.
[0026]
(Overview of image display device)
FIG. 1 is a perspective view of a display panel used in the image display apparatus according to the present embodiment, and a part of the panel is cut away to show the internal structure. In the figure, 1005 is a rear plate, 1006 is a side wall, and 1007 is a face plate, and 1005 to 1007 form an airtight container for maintaining the inside of the display panel in a vacuum.
[0027]
A substrate 1001 is fixed to the rear plate 1005, and N × M SCEs 1002 as image forming elements are formed on the substrate. The row wiring (scanning wiring) 1003, the column wiring (modulation wiring) 1004, and the SCE are connected as shown in FIG.
[0028]
On the lower surface of the face plate 1007, phosphors 1008 of three primary colors of red, blue, and green are formed corresponding to each pixel.
[0029]
A metal back 1009 is formed on the lower surface of the fluorescent film 1008.
[0030]
Hv is a high-voltage terminal and is electrically connected to the metal back 1009. By applying a high voltage to the Hv terminal, a high voltage is applied between the rear plate 1005 and the face plate 1007.
[0031]
(Characteristics of SCE)
The SCE has (emitter current Ie) vs. (element applied voltage Vf) characteristics and (element current If) vs. (element applied voltage Vf) characteristics as shown in FIG. Since the emission current Ie is remarkably smaller than the device current If and it is difficult to illustrate on the same scale, the two graphs are illustrated on different scales.
[0032]
The SCE has the following three characteristics with respect to the emission current Ie.
[0033]
First, when a voltage higher than a certain voltage (referred to as a threshold voltage Vth) is applied to the device, the emission current Ie increases rapidly. On the other hand, the emission current Ie is hardly detected at a voltage lower than the threshold voltage Vth.
[0034]
Second, since the emission current Ie changes depending on the voltage Vf applied to the element, the magnitude of the emission current Ie can be controlled by varying the voltage Vf.
[0035]
Third, since it has high-speed response, the emission time of the emission current Ie can be controlled by the application time of the voltage Vf.
[0036]
In the image display apparatus using the display panel shown in FIG. 1, if the first characteristic is used, it is possible to perform display by sequentially scanning the display screen. That is, a voltage equal to or higher than the threshold voltage Vth is appropriately applied to the driven element according to the desired light emission luminance, and a voltage lower than the threshold voltage Vth is applied to the non-selected element. By sequentially switching the elements to be driven, it is possible to perform display by sequentially scanning the display screen.
[0037]
Further, by utilizing the second characteristic, the light emission luminance of the phosphor can be controlled by the voltage Vf applied to the element, and image display can be performed.
[0038]
Further, by utilizing the third characteristic, the light emission time of the phosphor can be controlled by the time during which the voltage Vf is applied to the element, and an image can be displayed.
[0039]
In the image display device of the present invention, modulation is performed using the third characteristic.
[0040]
(Display panel drive method)
FIG. 4 shows an example of voltages applied to the voltage supply terminals of the scanning wiring and the modulation wiring when the display panel of the present invention is driven.
[0041]
Here, the horizontal scanning period I is a period during which the pixels in the i-th row emit light.
[0042]
In order to cause the pixels in the i-th row to emit light, the scanning wiring in the i-th row is set in a selected state, and the selection potential Vs is applied to the voltage supply terminal Dxi. Further, the voltage supply terminals Dxk (k = 1, 2,... N, where k ≠ i) of the other scanning wirings are set in a non-selected state, and a non-selection potential Vns is applied.
[0043]
In this embodiment, the selection potential Vs is set to -0.5 VSEL, which is half of the voltage VSEL shown in FIG. 3, and the non-selection potential Vns is set to the GND potential.
[0044]
A pulse width modulation signal having a voltage amplitude Vpwm was supplied to the voltage supply terminal of the modulation wiring. Conventionally, the pulse width of the pulse width modulation signal supplied to the j-th modulation wiring is determined according to the size of the image data of the pixel in the i-th row and j-th column of the image to be displayed unless correction is performed, A pulse width modulation signal corresponding to the size of image data of each pixel is supplied to all the modulation wirings.
[0045]
In the present invention, as will be described later, the pulse width of the pulse width modulation signal supplied to the j-th modulation wiring in order to correct the decrease in luminance due to the influence of the voltage drop is the i th of the image to be displayed. The pulse width modulation signal is supplied to all the modulation wirings according to the size of the image data of the pixel in the row and column j and the correction amount.
[0046]
In the present embodiment, the voltage Vpwm is set to +0.5 VSEL.
[0047]
(Voltage drop in scanning wiring)
As described above, the fundamental problem of the image display apparatus according to the present invention is that the voltage applied to the SCE decreases due to the potential on the scan line rising due to the voltage drop in the scan line of the display panel. The emission current from the SCE is reduced. Hereinafter, this voltage drop mechanism will be described.
[0048]
Although it depends on the design specifications and manufacturing method of the SCE, the element current for one element of the SCE is about several hundred μA when the voltage VSEL is applied.
[0049]
For this reason, when only one pixel on the selected scanning line is caused to emit light during a certain horizontal scanning period and the other pixels are not allowed to emit light, the element current flowing from the modulation wiring into the scanning wiring of the selected row is equivalent to one pixel. Since there is only a current (that is, the above-mentioned several hundreds of μA), a voltage drop hardly occurs and the light emission luminance does not decrease.
[0050]
However, when all the pixels in the selected row are caused to emit light in a certain horizontal scanning period, the current for all pixels flows from all the modulation wirings to the scanning wiring in the selected state. 100 mA to several A, and a voltage drop occurred on the scanning wiring due to the wiring resistance of the scanning wiring.
[0051]
If a voltage drop occurs on the scanning wiring, the voltage applied to both ends of the SCE is lowered. For this reason, the emission current emitted from the SCE is reduced, and as a result, the emission luminance is reduced.
[0052]
Further, more complicatedly, the magnitude of the voltage drop has a property of changing even during one horizontal scanning period by performing modulation by pulse width modulation.
[0053]
The case where the pulse width modulation signal supplied to each column outputs a pulse width modulation signal whose pulse width depends on the size of the data and whose rising edge is synchronized as shown in FIG. I'll think about it. In such a case, although depending on the input image data, in general, in one horizontal scanning period, the number of pixels that are lit increases as soon as the pulse rises, and then the pixels are turned off in order from the lower luminance. Therefore, the number of pixels to be lit decreases with time in one horizontal scanning period.
[0054]
Therefore, the magnitude of the voltage drop generated on the scanning wiring also tends to decrease gradually as the beginning of one horizontal scanning period.
[0055]
Since the output of the pulse width modulation signal changes every time corresponding to one gradation of modulation, the temporal change in voltage drop also changes every time corresponding to one gradation of the pulse width modulation signal.
[0056]
The voltage drop in the scanning wiring has been described above.
[0057]
(Voltage drop calculation method)
Next, a correction method for the influence of the voltage drop will be described in detail.
[0058]
In order to obtain the correction amount for reducing the influence of the voltage drop, as the first step, hardware for predicting the magnitude of the voltage drop and its time change in real time is required. As a display panel of an image display device, it is common to have thousands of modulation wirings, and it is very difficult to calculate the voltage drop at the intersection of all the modulation wirings and the scanning wiring. It is not realistic to create hardware that calculates the real time.
[0059]
Therefore, the voltage drop amount is calculated by blocking the position in the same row and also blocking the image data in the size direction.
[0060]
Such blocking is based on the following characteristics of the voltage drop.
[0061]
i) At a certain point in one horizontal scanning period, the voltage drop generated on the scanning wiring is a spatially continuous amount on the scanning wiring and is a very smooth curve.
[0062]
ii) Although the magnitude of the voltage drop varies depending on the display image, it changes with time corresponding to one gradation of pulse width modulation, and is roughly larger at the rising edge of the pulse, and gradually becomes smaller in time. Or keep its size.
[0063]
That is, in the driving method as shown in FIG. 4, the magnitude of the voltage drop does not increase within one horizontal scanning period.
[0064]
More specifically, the voltage change over time was roughly predicted by calculating the voltage drop based on the degenerate model described below for a plurality of times.
[0065]
(Calculation of voltage drop by degenerate model)
FIG. 5A is a diagram for explaining blocks and nodes when performing degeneration.
[0066]
In FIG. 5, only the selected scanning wiring, each modulation wiring, and the SCE connected to the intersection are shown for the sake of simplicity.
[0067]
Now, at a certain time in one horizontal scanning period, the lighting state of each pixel on the selected scanning wiring (that is, whether the output of the modulation means is “H” or “L”) is known. It shall be.
[0068]
In this lighting state, an element current flowing from each modulation wiring to the selected scanning wiring is defined as Ifi (i = 1, 2,... N, i is a column number).
[0069]
Also, as shown in FIG. 5, a block is defined with a group of n modulation wirings and a portion of the selected scanning wiring that intersects the SCEs arranged at the intersection. In this embodiment, the block is divided into four blocks.
[0070]
In addition, a position called a node is set at the boundary position of each block. The node is a horizontal position (reference point) for discretely calculating a voltage drop amount generated on the scanning wiring in the degenerate model.
[0071]
In the present embodiment, five nodes, node 0 to node 4, are set at the block boundary positions.
[0072]
FIG. 5B is a diagram for explaining a degenerate model.
[0073]
In the degeneration model, n modulation wirings included in one block in FIG. 5A are degenerated into one, and one degenerated modulation wiring is connected so as to be located at the center of the scanning wiring block. .
[0074]
Further, it is assumed that a current source is connected to the demodulated modulation wiring of each block, and the total current IF0 to IF3 in each block flows from each current source.
[0075]
That is, IFj (j = 0, 1,... 3) is
[Expression 1]

As a current expressed by (Equation 1).
[0076]
In addition, the potential at both ends of the scan wiring is Vs in the example of FIG. 5A, whereas the GND potential in FIG. 5B flows into the scan wiring selected from the modulation wiring in the degenerate model. This is because the voltage drop amount of each part on the scanning wiring can be calculated by calculating the voltage (potential difference) of each part with the power supply part as a reference (GND) potential by modeling the current by the current source (that is, , Defined as a reference potential for calculating the voltage drop.)
[0077]
The SCE is omitted because, when viewed from the selected scanning wiring, if an equivalent current flows from the column wiring, the generated voltage drop itself does not change regardless of the presence or absence of the SCE. is there. Therefore, here, the SCE is omitted by setting the current value flowing from the current source of each block to the total current value (Equation 1) of the element currents in each block.
[0078]
In addition, the wiring resistance of the scanning wiring of each block is set to n times the wiring resistance r of the scanning wiring in one section (here, one section is the intersection of the scanning wiring with a certain column wiring and the adjacent column wiring. (In the present embodiment, the wiring resistance of the scanning wiring in one section is assumed to be uniform.)
[0079]
In such a degenerate model, the voltage drop amounts DV0 to DV4 generated at each node on the scanning wiring can be easily calculated by the following product-sum formula.
[0080]
[Expression 2]

It becomes.
[0081]
That is,
[Equation 3]

Is established.
[0082]
However, aij is a voltage generated at the i-th node when a unit current is injected only into the j-th block in the degenerate model (hereinafter, this is defined as aij).
[0083]
The above aij is derived by Kirchhoff's law, and once calculated, it may be stored as a table.
[0084]
Furthermore, for the total current IF0 to IF3 of each block defined by Equation 1,
[Expression 4]

The approximation shown in FIG.
[0085]
However, in the above equation, “County” is a variable that takes 1 when the i-th pixel on the selected scanning line is in a lighting state, and takes 0 when it is in a light-off state.
[0086]
IFS is an amount obtained by multiplying the element current IF flowing when the voltage VSEL is applied to both ends of the SCE1 element by a coefficient α that takes a value between 0 and 1.
[0087]
That is,
[Equation 5]

It was defined as
[0088]
Equation 2 assumes that an element current proportional to the number of lighting in the block flows from the column wiring of each block into the selected scanning wiring. At this time, the element current IFS of one element is obtained by multiplying the element current IF of one element by the coefficient α for the following reason.
[0089]
Originally, in order to calculate the voltage drop amount, it is necessary to repeatedly calculate the voltage rise of the scanning wiring due to the voltage drop and the decrease amount of the element current due to this, but this convergence calculation is calculated by hardware. Is not realistic.
[0090]
Therefore, in the present invention, αIF is approximately used as the convergence value of IF.
[0091]
Specifically, the IF reduction rate (= α1) when the voltage drop amount is the maximum (when all white), and the IF reduction rate (= α2) when the voltage drop amount is (minimum = 0). ) Is estimated in advance, and is obtained as an average value of α1 and α2 or 0.8 × α1.
[0092]
FIG. 5C is an example of a result of calculating the voltage drop amounts DV0 to DV4 of each node using a degenerate model in a certain lighting state.
[0093]
Since the voltage drop becomes a very smooth curve, it is assumed that the voltage drop between the nodes approximately takes a value as shown by a dotted line in FIG.
[0094]
As described above, by using this degenerate model, it is possible to calculate the voltage drop at the node position at a desired point in time for the input image data.
[0095]
As described above, the voltage drop amount in a certain lighting state is simply calculated using the degenerate model.
[0096]
The voltage drop generated on the selected scanning wiring changes with time in one horizontal scanning period. As described above, this is the lighting state at that time for several times in one horizontal scanning period. And predicted by calculating the voltage drop for the lighting state using a degenerate model.
[0097]
Note that the number of lighting in each block at a certain point in one horizontal scanning period can be easily obtained by referring to the image data of each block.
[0098]
As an example, assume that the number of bits of input data to the pulse width modulation circuit is 8 bits, and the pulse width modulation circuit outputs a pulse width corresponding to the size of the input data.
[0099]
That is, when the input data is 0, the output is “L”, when the input data is 255, “H” is output during one horizontal scanning period, and when the input data is 128, the output is the first in one horizontal scanning period. It is assumed that “H” is output during the half period and “L” is output during the latter half period.
[0100]
In such a case, the number of lighting at the start time of the pulse width modulation signal (the rise time in the example of the modulation signal in this example) is simple if the number of input data to the pulse width modulation circuit is greater than 0. Can be detected.
[0101]
Similarly, the number of lighting at the center of one horizontal scanning period can be easily detected by counting the number of input data to the pulse width modulation circuit that is greater than 128.
[0102]
Thus, if the image data is compared with respect to a certain threshold and the number of outputs of the comparator being true is counted, the number of lightings at an arbitrary time can be easily calculated.
[0103]
Here, in order to simplify the following explanation, an amount of time called a time slot is defined.
[0104]
That is, the time slot represents the time from the rise of the pulse width modulation signal in one horizontal scanning period, and time slot = 0 is defined to represent the time immediately after the start time of the pulse width modulation signal. To do.
[0105]
Time slot = 64 is defined as representing the time when 64 gradations have elapsed from the start time of the pulse width modulation signal.
[0106]
Similarly, time slot = 128 is defined as representing the time when 128 gradations have elapsed from the start time of the pulse width modulation signal.
[0107]
In this example, the pulse width modulation is shown by using the rise time as a reference, and the pulse width is modulated from the rise time, but similarly, even when the pulse width is modulated using the pulse fall time as a reference, The direction in which the axis advances and the direction in which the time slot advances are opposite, but it goes without saying that the same applies.
[0108]
(Calculation of correction data from voltage drop)
As described above, the time change of the voltage drop during one horizontal scanning period can be calculated approximately and discretely by repeatedly calculating using the degenerate model.
[0109]
FIG. 6 is an example in which the voltage drop is repeatedly calculated for a certain image data, and the time change of the voltage drop in the scanning wiring is calculated (the voltage drop and the time change shown here are the same image). It is an example for the data, and the voltage drop for the other image data is naturally subject to other changes.)
[0110]
In FIG. 6, the voltage drop at each time is discretely calculated by performing the calculation by applying the degeneracy model to each of the four time points of time slots = 0, 64, 128, and 192.
[0111]
In FIG. 6, the amount of voltage drop at each node is connected by a dotted line, but the dotted line is shown for easy viewing of the figure. The voltage drop calculated by this degenerate model is □, ○, It was calculated discretely at the position of each node shown.
[0112]
The present inventors examined a method for calculating correction data for correcting image data from a voltage drop amount as the next stage in which the magnitude of the voltage drop and its time change can be calculated.
[0113]
FIG. 7 is a graph in which the emission current emitted from the SCE in the lighting state is estimated when the voltage drop shown in FIG. 6 occurs on the selected scanning wiring.
[0114]
The vertical axis represents the amount of emission current at each position in percentage with the magnitude of the emission current emitted when there is no voltage drop as 100%, and the horizontal axis represents the horizontal position.
[0115]
As shown in FIG. 7, at the horizontal position (reference point) of node 2,
The emission current when time slot = 0 is Ie0,
The emission current when time slot = 64 is Ie1,
The emission current at time slot = 128 is Ie2,
The emission current when the time slot is 192 is Ie3
And
[0116]
FIG. 7 is calculated from the voltage drop amount of FIG. 6 and the graph of “driving voltage versus emission current” of FIG. Specifically, the value of the emission current when a voltage obtained by subtracting the amount of voltage drop from the voltage VSEL is mechanically plotted.
[0117]
Accordingly, FIG. 7 merely means the current discharged from the SCE in the lit state, and the SCE in the unlit state does not release the current.
[0118]
Hereinafter, a method for calculating correction data for correcting image data from the voltage drop amount will be described below.
[0119]
(Correction data calculation method)
FIGS. 8A, 8B, and 8C are diagrams for explaining a method for calculating correction data of the voltage drop amount from the time change of the emission current of FIG. FIG. 8 shows an example in which correction data for image data having a size of 64 is calculated.
[0120]
The amount of light emission with brightness is nothing but the amount of emitted charge obtained by temporally integrating the emission current caused by the emission current pulse. Therefore, in the following, the description will be made based on the amount of emitted charges when considering the variation in luminance due to the voltage drop.
[0121]
If the emission current when there is no voltage drop effect is IE and the time corresponding to one gradation of pulse width modulation is Δt, it should be emitted by the emission current pulse when the image data is 64. The discharge charge amount Q0 is obtained by multiplying the amplitude IE of the discharge current pulse by the pulse width (64 × Δt),
[Formula 6]

Can be expressed as
[0122]
However, in practice, a phenomenon occurs in which the emission current decreases due to a voltage drop on the scanning wiring.
[0123]
The amount of charge emitted by the emission current pulse considering the influence of the voltage drop can be approximately calculated as follows. That is, if the emission currents at time slot = 0 and 64 of node 2 are Ie0 and Ie1, respectively, and the emission current between 0 and 64 is approximated to change linearly between Ie0 and Ie1, The amount of charge Q1 is the trapezoidal area of FIG.
[0124]
That is,
[Expression 7]

Can be calculated as
[0125]
Next, as shown in FIG. 8C, it is assumed that the influence of the voltage drop can be removed when the pulse width is increased by DC1 in order to correct the decrease in the emission current due to the voltage drop.
[0126]
Further, when the voltage drop is corrected and the pulse width is increased, the amount of emission current in each time slot is considered to change, but here, for simplicity, as shown in FIG. When = 0, the emission current is Ie0, and the emission current at time slot = (64 + DC1) is Ie1.
[0127]
Further, the emission current between the time slot 0 and the time slot (64 + DC1) is approximated to take a value on a line obtained by connecting two emission currents with a straight line.
[0128]
Then, the emission charge amount Q2 due to the emission current pulse after correction is
[Equation 8]

Can be calculated as
[0129]
If this is equal to the aforementioned Q0,
[Equation 9]

It becomes.
[0130]
Solving this for DC1,
[Expression 10]

It becomes.
[0131]
In this way, correction data when the image data is 64 was calculated.
[0132]
That is, the correction amount CDdata may be added to CDdata = DC1 as described in Expression 8 for image data with a node 2 position size of 64.
[0133]
Similarly, for image data having a size of 192, correction amounts can be obtained for each of the three periods as shown in FIG.
[0134]
When the pulse width is 0, naturally, there is no influence of the voltage drop on the emission current, so that the correction data is 0 and the correction data CData added to the image data is also 0.
[0135]
In this way, the correction data is calculated for the discrete image data such as 0, 64, 128, and 192 in order to reduce the calculation amount.
[0136]
FIG. 10A shows an example of discrete correction data for certain input data obtained by this method.
[0137]
In the figure, the horizontal axis corresponds to the horizontal display position, and the position of each node is described. The vertical axis represents the size of the correction data.
[0138]
The discrete correction data is calculated with respect to the position of the node indicated by □, ○, ●, △ and the size of the image data Data (image data reference value = 0, 64, 128, 192). .
[0139]
(Interpolation method for discrete correction data)
The correction data calculated discretely is discrete with respect to the position of each node, and does not give correction data at an arbitrary horizontal position (column wiring number). At the same time, it is correction data for image data having a predetermined reference value size of image data at each node position, and does not give correction data according to the actual image data size. .
[0140]
Therefore, the inventors calculated correction data suitable for the size of the input image data in each column wiring by interpolating discretely calculated correction data.
[0141]
FIG. 10B is a diagram showing a method for calculating correction data corresponding to the image data Data at x located between the node n and the node n + 1.
[0142]
As a premise, it is assumed that the correction data has already been discretely calculated at the positions Xn and Xn + 1 of the nodes n and n + 1.
[0143]
Data that is input image data takes a value between Dk and Dk + 1 as image data reference values.
[0144]
Now, if the discrete correction data with respect to the reference value of the k-th image data at the node n is expressed as CDdata [k] [n], the correction data CA of the pulse width Dk at the position x is CDdata [k] [n]. And the value of CData [k] [n + 1] can be calculated as follows by linear approximation.
[0145]
That is,
## EQU11 ##

It becomes.
[0146]
However, Xn and Xn + 1 are the horizontal display positions of the nodes n and (n + 1), respectively, and are constants determined when determining the above-described block.
[0147]
Further, the correction data CB of the image data Dk + 1 at the position x can be calculated as follows.
[0148]
Ie
[Expression 12]

It becomes.
[0149]
By linearly approximating the correction data of CA and CB, the correction data CD for the image data Data at the position x can be calculated as follows.
[0150]
That is,
[Formula 13]

It becomes.
[0151]
As described above, in order to calculate the correction data suitable for the actual position and the size of the image data from the discrete correction data, it can be easily calculated by the methods described in Expressions 9 to 11.
[0152]
If the correction data calculated in this way is added to the image data to correct the image data, and pulse width modulation is performed according to the corrected image data (referred to as corrected image data), it has been a conventional problem. The influence of the voltage drop in the display image can be reduced, and the image quality can be improved.
[0153]
In addition, the hardware for correction, which has been a problem for some time, can be reduced by introducing the approximation such as degeneration described so far, so the amount of calculation can be reduced. There was an excellent merit that it could be configured.
[0154]
(Explanation of functions of the entire system and each part)
Next, the hardware of an image display device incorporating correction data calculation means will be described.
[0155]
FIG. 11 is a block diagram showing an outline of the circuit configuration. In the figure, 1 is the display panel of FIG. 1, Dx1 to DxM and Dx1 ′ to DxM ′ are voltage supply terminals of the scanning wiring of the display panel 1, Dy1 to DyN are voltage supply terminals of the modulation wiring of the display panel 1, and Hv is a face plate. A high voltage supply terminal for applying an acceleration voltage between the rear plate and the rear plate, Va is a high voltage power source, 2 is a scanning circuit, 3 is a synchronization signal separation circuit, 4 is a timing generation circuit, and 7 is a synchronization separation circuit 3 to output a YPbPr signal RGB conversion circuit for converting to RGB, 23 is a selector for switching between a television video signal and a computer video signal, 17 is an inverse γ processing unit, 5 is a shift register for one line of image data, and 6 is image data. A latch circuit for one line, 8 is a pulse width modulation means for outputting a modulation signal to the modulation wiring of the display panel, 12 is an adder, and 14 is correction data Means out, 20 is the maximum value detecting means, 21 is a gain calculation means.
[0156]
In FIG. 11, R, G, and B are RGB parallel input video data, Ra, Ga, and Ba are RGB parallel video data that has been subjected to inverse γ conversion processing, which will be described later, and Data is parallel / serial by the data array conversion unit 9. The converted image data, CD is correction data calculated by the correction data calculation means 14, and Dout is image data (corrected image data) corrected by adding correction data to the image data by an adder.
[0157]
(Synchronous separation circuit, selector)
The image display apparatus according to the present embodiment can display both television signals such as NTSC, PAL, SECAM, and HDTV, and VGA that is an output of a computer.
[0158]
The HDTV video signal is first separated into synchronization signals Vsync and Hsync by the synchronization separation circuit 3 and supplied to the timing generation circuit 4. The synchronized and separated video signal is supplied to the RGB conversion means. In addition to the conversion circuit from YPbPr to RGB, a low-pass filter (not shown), an A / D converter, and the like are provided inside the RGB conversion means. The YPbPr is converted into a digital RGB signal and sent to the selector 23. And are supplied.
[0159]
A video signal output from a computer such as a VGA is A / D converted by an A / D converter (not shown) and supplied to the selector 23.
[0160]
The selector 23 switches and outputs a television signal and a computer signal as appropriate based on which video signal the user wants to display.
[0161]
(Timing generation circuit)
The timing generation circuit 4 includes a PLL circuit, generates a timing signal corresponding to various video formats, and generates an operation timing signal for each unit.
[0162]
The timing signal generated by the timing generation circuit 4 includes Tsft for controlling the operation timing of the shift register 5, a control signal Dataload for latching data from the shift register 5 to the latch circuit 6, and a pulse width modulation start signal for the modulation means 8. Pwmstart, clock Pwmclk for pulse width modulation, Tscan for controlling the operation of the scanning circuit 2, and the like.
[0163]
(Scanning circuit)
As shown in FIG. 12, the scanning circuits 2 and 2 ′ output the selection potential Vs or the non-selection potential Vns to the connection terminals Dx1 to DxM in order to sequentially scan the display panel row by row in one horizontal scanning period. Circuit.
[0164]
The scanning circuits 2 and 2 ′ are circuits that perform scanning by sequentially switching the scanning wiring selected every horizontal period in synchronization with the timing signal Tscan from the timing generation circuit 4.
[0165]
Tscan is a timing signal group generated from a vertical synchronization signal, a horizontal synchronization signal, and the like.
[0166]
Each of the scanning circuits 2 and 2 'includes M switches and a shift register as shown in FIG. These switches are preferably composed of transistors and FETs.
[0167]
In order to reduce the voltage drop in the scanning wiring, the scanning circuit is preferably connected to both ends of the scanning wiring of the display panel 1 and driven from both ends as shown in FIG.
[0168]
On the other hand, the embodiment of the present invention is effective even when the scanning circuit is not connected to both ends of the scanning wiring, and can be applied only by changing the parameters.
[0169]
(Reverse γ processing part)
The CRT has a light emission characteristic (hereinafter referred to as an inverse γ characteristic) of approximately 2.2 to the input.
[0170]
The input video signal considers such characteristics of the CRT, and is generally converted in accordance with a γ characteristic of the power of 0.45 so as to have a linear light emission characteristic when displayed on the CRT.
[0171]
On the other hand, when the display panel of the image display apparatus according to the embodiment of the present invention modulates according to the application time of the driving voltage, it has a light emission characteristic that is almost linear with respect to the application time, and therefore, the input video signal is converted to the inverse γ. It is necessary to perform conversion (hereinafter referred to as inverse γ conversion) based on the characteristics.
[0172]
The inverse γ processing unit 17 illustrated in FIG. 11 is a circuit for performing inverse γ conversion on an input video signal.
[0173]
The inverse γ processing unit 17 according to the present embodiment configures the inverse γ conversion process using a memory.
[0174]
The inverse γ processing unit 17 sets the number of bits of the video signals R, G, and B to 8 bits, sets the number of bits of the video signals Ra, Ga, and Ba that are the outputs of the inverse γ processing unit 17 to 8 bits, and addresses 8 bits. The memory is configured by using an 8-bit data memory for each color (FIG. 13).
[0175]
(Data array converter)
The data array conversion unit 9 is a circuit that performs parallel-serial conversion of Ra, Ga, Ba, which are RGB parallel video signals, in accordance with the pixel array of the display panel. As shown in FIG. 14, the data array conversion unit 9 includes FIFO (FirstInFirstOut) memories 2021R, 2021G, and 2021B and selectors 2022 for each color of RGB.
[0176]
Although not shown in FIG. 14, the FIFO memory is provided with two horizontal pixels of memory for odd lines and even lines. When odd-numbered video data is input, data is written to the odd-line FIFO, while image data stored in the previous horizontal scanning period is read from the even-line FIFO memory. When the even-numbered video data is input, the data is written in the even-line FIFO, while the image data stored in the previous horizontal period is read from the odd-line FIFO memory.
[0177]
The data read from the FIFO memory is parallel-serial converted by the selector according to the pixel arrangement of the display panel, and output as RGB serial image data SData. Although not described in detail, it operates based on a timing control signal from the timing generation circuit 4.
[0178]
(Delay circuit 19)
The image data SData rearranged by the data array conversion unit 9 is input to the correction data calculation means 14 and the delay circuit 19. A correction data interpolation unit of the correction data calculation means 14 described later refers to the horizontal position information x and the value of the image data SData from the timing control circuit, and calculates correction data CD corresponding to them.
[0179]
The delay circuit 19 is provided to absorb the time required for correction data calculation (the correction data interpolation process described above). When the correction data CD is added to the image data Data by the adder 12, the image data This is means for delaying so that correction data CD corresponding to Data is correctly added to Data. This means can be configured by using a flip-flop.
[0180]
(Adder 12)
The adder 12 is a means for adding the correction data CD from the correction data calculation means 14 and the image data Data. By performing addition, the image data Data is corrected and transferred to the maximum value detection circuit 20 and the multiplier as corrected image data Dout.
[0181]
Note that the number of bits of the corrected image data Dout that is the output of the adder 12 is preferably determined so that overflow does not occur when the correction data is added to the image data.
[0182]
More specifically, it is assumed that the image data Data has a data width of 8 bits, the maximum value is 255, the correction data CD has a data width of 7 bits, and the maximum value is 120.
[0183]
At this time, the maximum value of the addition result was 255 + 120 = 375.
[0184]
On the other hand, the corrected image data Dout, which is the output of the adder 12, is preferably 9-bit output as the output bit width so that overflow does not occur.
[0185]
(Overflow processing (amplitude adjustment means))
In the present invention, as described above, the correction is realized by the corrected image data Dout obtained by adding the calculated correction data CD to the image data Data.
[0186]
Now, it is assumed that the number of bits of the modulation means 8 is 8 bits and the number of bits of the corrected image data Dout that is the output of the adder 12 is 9 bits.
[0187]
Then, if the corrected image data Dout is directly connected to the input of the modulation means 8, overflow occurs.
[0188]
That is, since the data of 8 bits or more is folded and modulated by the modulation means for 8 bits, the image quality is remarkably lowered.
[0189]
Therefore, it is necessary to adjust the amplitude of the corrected image data before being input to the modulation means 8.
[0190]
If the number of input bits of the modulation means 8 is increased, overflow at the input of the modulation means 8 can be prevented, but on the other hand, the pulse width of the pulse output from the modulation signal cannot be extended to any extent.
[0191]
In other words, since the image display apparatus of the present invention performs driving by sequentially selecting scanning lines, the pulse width output from the modulation means 8 cannot extend the pulse beyond the assigned scanning time.
[0192]
Therefore, the upper limit of the input range of the modulation means 8 corresponds to the maximum input value determined by the number of bits of the modulation means 8 or the maximum pulse width (that is, the time for selecting one line of scanning wiring) that can be modulated. Defined by input data value.
[0193]
In the present embodiment, the upper limit of the input range of the modulation means 8 will be described below as an example when it is defined by the maximum value of the input data of the modulation means 8.
[0194]
As a configuration for preventing overflow, an all-white pattern having the maximum input image data ((R, G, B) = (FFh, FFh, FFh)) is input when the number of bits of the image data is 8 bits. At this time, the maximum value of the corrected image data Dout may be estimated in advance, and the corrected image data Dout may be multiplied by a gain such that the corrected image data Dout falls within the input range of the modulation unit 8. Hereinafter, this method is referred to as a fixed gain method.
[0195]
In the fixed gain method, overflow does not occur, but an image with a low average luminance can be displayed with a larger gain, but a small gain is multiplied, so the luminance of the display image may become darker. is there.
[0196]
On the other hand, the maximum value of the corrected image data Dout for each frame is detected, a gain is calculated so that the maximum value is within the input range of the modulation means 8, and the gain is multiplied by the corrected image data Dout to prevent overflow. May be. Hereinafter, this method is referred to as an adaptive gain method.
[0197]
In the adaptive gain method, the maximum value detecting means 20 for detecting the maximum value MAX for each frame of the corrected image data Dout and the gain calculation for calculating the gain G1 for multiplying the corrected image data Dout from the maximum value. Means 21 and a multiplier for multiplying the corrected image data Dout and the gain G1 are necessary.
[0198]
In the adaptive gain method, the gain for preventing overflow is preferably calculated in units of frames.
[0199]
For example, it is possible to prevent the overflow by calculating the gain for each horizontal line. However, in this case, the display image is uncomfortable due to the difference in gain for each horizontal line, which is not preferable.
[0200]
The outline of the fixed gain method and the adaptive gain method has been described above.
[0201]
The present inventors have confirmed that the amplitude of the corrected image data can be suitably adjusted regardless of which method is used to calculate the gain.
[0202]
Therefore, in the present embodiment, amplitude adjustment is performed by the adaptive gain method.
[0203]
Hereinafter, in the present embodiment, a circuit configuration as means for adjusting the amplitude of the corrected image data by the adaptive gain method will be described in detail.
[0204]
(Maximum value detection means (maximum value detection unit))
The maximum value detecting means 20 of the present invention is connected to each part as shown in FIG.
[0205]
The maximum value detecting means 20 is a means for detecting the maximum value in the corrected image data Dout for one frame.
[0206]
The maximum value detection means 20 is a circuit that can be easily configured by a comparator and a register. The maximum value detecting means 20 compares the value stored in the register with the size of the corrected image data Dout transferred sequentially, and if the corrected image data Dout is larger than the value of the register, the value of the register Is updated with the data value.
[0207]
If the value of the register is cleared to 0 at the beginning of the frame, the maximum value of the corrected image data in the frame is stored in the register at the end of the frame.
[0208]
The maximum value of the corrected image data Dout detected in this way is transferred to the gain calculating means 21.
[0209]
(Gain calculation means (gain calculation unit))
The gain calculating means 21 is a means for calculating a gain for performing amplitude adjustment so that the corrected image data Dout is within the input range of the modulating means 8 based on the adaptive gain method.
[0210]
As for the gain, when the maximum value detected by the maximum value detecting means 20 is MAX and the maximum value of the input range of the modulating means is INMAX,
[Expression 14]

(First method).
[0211]
The gain calculation means 21 updates the gain in the vertical blanking period and changes the gain value for each frame.
[0212]
In the configuration of the image display device of the present invention, the gain multiplied by the corrected image data of the current frame is calculated using the maximum value of the corrected image data of the previous frame.
[0213]
Therefore, strictly speaking, overflow may occur due to a difference in corrected image data for each frame.
[0214]
For such a problem, it is preferable to provide a limiter means to be described later for the output of the multiplier that multiplies the corrected image data and the gain, and to design the circuit so that the output of the multiplier falls within the input range of the modulation means. It was. It can be considered that the above overflow processing is performed using the correlation of the corrected image data (image data) between adjacent frames.
[0215]
If a frame memory is provided between the maximum value detection circuit and the multiplier, an overflow can be prevented with a configuration without a time delay.
[0216]
In addition, the present inventors have confirmed that the gain determination method of the adaptive gain method may calculate the gain by the following method.
[0217]
That is, as the gain to be applied to the corrected image data of the current frame, the maximum value of the corrected image data detected in the frame before the current frame is smoothed (averaged) in the frame direction, and the average value AMAX is obtained. On the other hand, the gain G1 ′ is
[Expression 15]

(Second method).
[0218]
In the third method, the gain G1 for each frame may be calculated by Expression 12, and the current gain may be calculated by averaging the gain G1.
[0219]
The present inventors have confirmed that any of these three methods is preferable. On the other hand, the second and third methods are more likely to flicker in the display image than the first method. There is another effect that is greatly reduced, which is very suitable (this will be described later with reference to FIGS. 15 to 17).
[0220]
The present inventors have examined the number of frames to be averaged with respect to the second method and the third method. For example, when 16 frames to 64 frames are averaged, a preferable image with less flicker is obtained. Obtained.
[0221]
Even in the case of the second and third methods, there is a correlation between frames in the (corrected) image data as in the first method, so that the probability of occurrence of overflow can be reduced. Overflow cannot be prevented.
[0222]
As a countermeasure for this, it was further preferable that the overflow was generally prevented by the above-described method, and a limiter was provided at the output of the multiplier to completely prevent the overflow.
[0223]
FIG. 15 is a diagram for explaining flicker by taking the first method and the second method as examples.
[0224]
FIG. 15 is an example of a moving image in which a white bar rotates counterclockwise in a gray background. When such an image is displayed, the size of the correction data CD changes for each frame as the bar rotates.
[0225]
FIG. 16 is a diagram for explaining corrected image data when such a moving image is corrected. In FIG. 16, the corrected image data having the maximum value in each frame is extracted and graphed.
[0226]
Note that the white portion in FIG. 16 corresponds to the original image data, and the gray portion corresponds to the portion expanded by performing the correction.
[0227]
When an image as shown in FIG. 15 is displayed, the maximum value of the corrected image data of consecutive frames varies as shown in FIG.
[0228]
Therefore, when the gain is set for each frame as shown in Expression 12, the fluctuation of the gain for each frame becomes intense as shown in FIG. 17A. As a result, the luminance fluctuation of the display image becomes intense, and flicker sensation occurs. Will occur.
[0229]
On the other hand, when the gain is determined by Expression 13, since the gain is averaged, as shown in FIG. 17B, the fluctuation of the gain is reduced and the fluctuation of the luminance is reduced, so that the flicker feeling is reduced. There was an excellent effect.
[0230]
In FIG. 17B, the white circle graph represents the gain according to Equation 12, and the black circle graph represents the gain averaged according to Equation 13.
[0231]
Although the third method has not been discussed in detail here, the present inventors have confirmed that the flicker is reduced because the gain variation is reduced as in the second method.
[0232]
The gain calculation means 21 averages the gain for the continuous scene screen as described above. On the other hand, when the image scene changes, the gain calculation means 21 uses the gain after the scene change. It was preferred to change quickly.
[0233]
On the other hand, the gain calculating means 21 is provided with a preset threshold value, which is a scene switching threshold value Gth, and the gain of the previous frame calculated by Expression 12 is GB, and the maximum value detecting means of the previous frame is detected. When the gain calculated by Expression 12 from the maximum value of the corrected image data detected by 20 is GN, and the absolute value of the difference between GN−GB is ΔG,
[Expression 16]

While computing as
[Expression 17]

As a result of smoothing the gain of the next frame, it was preferable.
[0234]
Especially as the values of A and B,
A = 1, B = 1/16 to 1/64
It was preferable when we set to degree.
[0235]
The scene switching determination and the gain calculation method are not limited to this, and may be detected by a configuration as shown in an eighth embodiment described later.
[0236]
(Multiplier)
The gain G1 calculated by the gain calculating means 21 and the corrected image data Dout that is the output of the adder 12 are multiplied by the multiplier of FIG. 11, and transferred to the limiter circuit as corrected image data Dmult whose amplitude is adjusted.
[0237]
(Limiter means (limitation means))
As described above, there is no problem if the gain can be determined so that overflow does not occur, but according to some of the gain determination methods described above, it is difficult to determine the gain so that overflow does not occur. A limiter can also be provided.
[0238]
The limiter has a preset limit value. The limit value is compared with the output data Dmul input to the limiter. If the limit value is smaller than the output data, the limit value is output and the limit value is greater than the output data. Is larger, output data is output (the signal name in FIG. 11 is the corrected image data Dlim).
[0239]
The corrected image data Dlim completely limited to the input range of the modulation means 8 by the limiter means is supplied to the modulation means 8 via a shift register and a latch.
[0240]
(Shift register, latch circuit)
The corrected image data Dlim, which is the output of the limiter circuit, is serial / parallel converted from the serial data format to the parallel image data ID1 to IDN for each modulation wiring by the shift register 5, and is output to the latch circuit 6. In the latch circuit 6, the data from the shift register 5 is latched by the timing signal Dataload immediately before one horizontal period is started. The output of the latch circuit 6 is supplied to the modulation means 8 as parallel image data D1 to DN.
[0241]
In this embodiment, the image data ID1 to IDN and D1 to DN are each 8-bit image data. These operation timings operate based on the timing control signals TSFT and Dataload from the timing generation circuit 4 (FIG. 11).
[0242]
(Details of modulation means)
Parallel image data D <b> 1 to DN as outputs of the latch circuit 6 are supplied to the modulation means 8.
[0243]
As shown in FIG. 18A, the modulation means 8 is a pulse width modulation circuit (PWM circuit) including a PWM counter and a comparator and a switch (FET in the figure) for each modulation wiring.
[0244]
The relationship between the image data D1 to DN and the output pulse width of the modulation means is linear as shown in FIG.
[0245]
FIG. 18C shows three examples of the output waveform of the modulation means.
[0246]
In FIG. 18C, the upper waveform is the waveform when the input data to the modulation means is 0, the middle waveform is the waveform when the input data to the modulation means is 128, and the lower waveform is the modulation waveform. It is a waveform when the input data to the means is 255.
[0247]
In this example, the number of bits of input data D1 to DN to the modulation means is 8 bits.
[0248]
In the above description, there is a place where a modulation signal having a pulse width corresponding to one horizontal scanning period is output when the input data of the modulation means is 255. For details, FIG. As described above, although there is a very short time before the pulse rises and after the fall, there are a few periods during which the pulses are not driven to provide a timing margin.
[0249]
FIG. 19 is a timing chart showing the operation of the modulating means of the present invention.
[0250]
In FIG. 19, Hsync is a horizontal synchronizing signal, Dataload is a load signal to the latch circuit 6, D1 to DN are input signals to the above-mentioned modulation means columns 1 to N, Pwmstart is a PWM counter synchronization clear signal, and Pwmclk is PWM. This is the counter clock. XD1 to XDN represent outputs of the first to Nth columns of the modulation means.
[0251]
As shown in FIG. 19, when one horizontal scanning period starts, the latch circuit 6 latches image data and transfers the data to the modulation means 8.
[0252]
As shown in the figure, the PWM counter starts counting based on Pwmstart and Pwmclk. When the count value reaches 255, the counter is stopped and the count value 255 is held.
[0253]
The comparator provided for each column compares the count value of the PWM counter with the image data of each column, and outputs High when the value of the PWM counter is equal to or greater than the image data, and outputs Low during other periods. .
[0254]
The output of the comparator is connected to the gate of the switch in each column. During the period when the output of the comparator is Low, the upper switch (Vpwm side) in the figure is ON, and the lower switch (GND side) is OFF. The modulation wiring is connected to the voltage Vpwm.
[0255]
On the contrary, during the period when the output of the comparator is High, the upper switch in the figure is turned OFF, the lower switch is turned ON, and the voltage of the modulation wiring is connected to the GND potential.
[0256]
As each unit operates as described above, the pulse width modulation signal output from the modulation means has a waveform in which the rising edges of the pulses are synchronized as shown by D1, D2, and DN in FIG.
[0257]
(Correction data calculation means)
The correction data calculation means 14 is a circuit that calculates correction data for the voltage drop by the correction data calculation method described above. As shown in FIG. 20, the correction data calculation means 14 includes two blocks, a discrete correction data calculation unit and a correction data interpolation unit.
[0258]
The discrete correction data calculation unit calculates a voltage drop amount from the input video signal, and calculates correction data discretely from the voltage drop amount. The discrete correction data calculation unit calculates the correction data discretely by introducing the concept of the above-described degeneration model in order to reduce the calculation amount and the hardware amount.
[0259]
The correction data calculated discretely is interpolated by a correction data interpolation unit, and correction data CD suitable for the size of the image data and the horizontal display position x is calculated.
[0260]
(Discrete correction data calculation unit)
FIG. 21 shows a discrete correction data calculation unit for calculating correction data discretely according to the present invention.
[0261]
As described below, the discrete correction data calculation unit divides the image data into blocks, calculates the statistic (number of lightings) for each block, and calculates the time change of the voltage drop at each node position from the statistic. A function as a voltage drop amount calculation unit to calculate, a function to convert the voltage drop amount for each time into a light emission luminance amount, a function to calculate the light emission luminance total amount by integrating the light emission luminance amount in the time direction, and those To correction data for a reference value of image data at discrete reference points.
[0262]
In FIG. 21, 100a to 100d are lighting number counting means, 101a to 101d are register groups for storing the number of lighting at each time for each block, 102 is a CPU, 103 is a parameter aij described in equations 2 and 3. Table memory 104, temporary register 104 for temporarily storing calculation results, 105 a program memory storing a CPU program, and 111 a conversion data for converting a voltage drop amount into a discharge current amount The table memory 106 is a register group for storing the calculation result of the discrete correction data described above.
[0263]
The lighting number counting means 100a to 100d are composed of a comparator and an adder as shown in FIG. The video signals Ra, Ga, Ba are respectively input to the comparators 107a to 107c and are sequentially compared with the value of Cval.
[0264]
Cval corresponds to the image data reference value set for the image data described above.
[0265]
The comparators 107a to 107c compare Cval and image data, and output High when the image data is larger, and output Low when the image data is smaller.
[0266]
The outputs of the comparators are added to each other by the adders 108 and 109, and addition is performed for each block by the adder 110, and the addition result for each block is stored in the register groups 101a to 101d as the number of lightings for each block.
[0267]
0, 64, 128, and 192 are input to the lighting number counting means 100a to 100d as comparison values Cval of the comparators, respectively.
[0268]
As a result, the lighting number counting means 100a counts the number of image data larger than 0 among the image data, and stores the total for each block in the register 101a.
[0269]
Similarly, the lighting number counting means 100b counts the number of image data larger than 64 of the image data, and stores the total for each block in the register 101b.
[0270]
Similarly, the lighting number counting means 100c counts the number of image data larger than 128 among the image data, and stores the total for each block in the register 101c.
[0271]
Similarly, the lighting number counting means 100d counts the number of image data larger than 192 in the image data, and stores the total for each block in the register 101d.
[0272]
When the number of lightings for each block and time is counted, the CPU reads the parameter table aij stored in the table memory 103 at any time, calculates the voltage drop amount according to Equations 2 to 4, and the calculation result is stored in the temporary register 104. To store.
[0273]
In this embodiment, a product-sum operation function for smoothly performing the calculation of Equation 2 is provided in the CPU.
[0274]
As a means for realizing the calculation shown in Equation 2, the CPU does not have to perform the product-sum operation. For example, the calculation result may be stored in a memory.
[0275]
That is, the number of lighting of each block may be input, and the voltage drop amount at each node position may be stored in the memory for all possible input patterns.
[0276]
When the calculation of the voltage drop amount is completed, the CPU reads the voltage drop amount for each block for each time from the temporary register 104, and refers to the table memory 2 (111) to determine the voltage drop amount as the emission current amount. After conversion, discrete correction data was calculated according to Equations 5 to 8.
[0277]
The calculated discrete correction data was stored in the register group 106.
[0278]
(Correction data interpolation unit)
The correction data interpolation unit is a means for calculating correction data corresponding to the position (horizontal position) where the image data is displayed and the size of the image data. The means interpolates discretely calculated correction data, thereby calculating correction data corresponding to the display position (horizontal position) of the image data and the size of the image data.
[0279]
FIG. 22 is a diagram for explaining the correction data interpolation unit.
[0280]
In FIG. 22, a decoder 123 is a decoder for determining the node numbers n and n + 1 of the discrete correction data used for interpolation from the display position (horizontal position) x of the image data. The decoder 124 is the size of the image data. The decoder for determining k and k + 1 in Equations 9 to 11.
[0281]
Further, the selectors 125 to 128 are selectors for selecting discrete correction data and supplying them to the linear approximation means 120 and 121.
[0282]
Further, the straight line approximation means 120 to 122 are straight line approximation means a to c for performing straight line approximation of Expressions 9 to 11, respectively.
[0283]
FIG. 23 shows a configuration example of the linear approximation means a. In general, the linear approximation means can be constituted by a subtractor, an integrator, an adder, a divider, etc., as represented by the operators of Expressions 9 to 11.
[0284]
However, preferably, the number of column wirings between nodes for calculating discrete correction data and the interval between image data reference values for calculating discrete correction data (that is, the time interval for calculating a voltage drop) are a power of 2. This configuration has the advantage that the hardware can be configured very easily. If they are set to a power of 2, in the divider shown in FIG. 23, Xn + 1−Xn becomes a power of 2 and may be bit-shifted.
[0285]
If the value of Xn + 1−Xn is always a constant value and is a value represented by a power of 2, the addition result of the adder may be shifted by the power of the power and output. There is no need to make it.
[0286]
Further, by setting the interval between the nodes for calculating the discrete correction data and the interval between the image data to powers of 2 at other locations, for example, the decoders 123 to 124 can be easily manufactured, and FIG. There are many merits such as that the operation performed by the subtractor can be replaced with a simple bit operation.
[0287]
(Operation timing of each part)
FIG. 24 shows a timing chart of the operation timing of each part.
[0288]
In FIG. 24, Hsync is a horizontal synchronization signal, DotCLK is a clock generated from the horizontal synchronization signal Hsync by a PLL circuit in the timing generation circuit, R, G, and B are digital image data from the input switching circuit, and Data is a data array. The converted image data, Dlim is the output of the limiter means, the corrected image data subjected to the voltage drop correction, TSFT is the shift clock for transferring the corrected image data Dlim to the shift register 5, and Dataload is the latch circuit 6 The load pulse for latching data, Pwmstart is an example of the pulse width modulation start signal, and the modulation signal XD1 is an example of a pulse width modulation signal supplied to the modulation wiring 1.
[0289]
With the start of one horizontal period, the digital image data RGB is transferred from the selector 23. In FIG. 24, when the input image data is represented by R_I, G_I, and B_I in the horizontal scanning period I, they are stored in the data array conversion circuit 9 for one horizontal period, and in the horizontal scanning period I + 1. The digital image data Data_I is output in accordance with the pixel arrangement of the display panel.
[0290]
R_I, G_I, and B_I are input to the correction data calculation unit 14 in the horizontal scanning period I. The correction data calculation means 14 counts the number of lighting described above, and calculates the amount of voltage drop as the count ends.
[0291]
Following the calculation of the voltage drop amount, discrete correction data is calculated, and the calculation result is stored in the register.
[0292]
In the scanning period I + 1, the correction data interpolating means interpolates the discrete correction data and calculates the correction data in synchronization with the output of the image data Data_I one horizontal scanning period before from the data array conversion unit. The interpolated correction data is supplied to the adder 12.
[0293]
The adder 12 sequentially adds the image data Data and the correction data CD, and transfers the corrected image data Dlim to the shift register 5. The shift register 5 stores the corrected image data Dlim for one horizontal period according to TSFT, performs serial / parallel conversion, and outputs parallel image data ID1 to IDN to the latch circuit 6. The latch circuit 6 latches the parallel image data ID1 to IDN from the shift register 5 in accordance with the rising edge of Dataload, and transfers the latched image data D1 to DN to the pulse width modulation means 8.
[0294]
The pulse width modulation means 8 outputs a pulse width modulation signal having a pulse width corresponding to the latched image data. In the image display apparatus according to the present embodiment, as a result, the pulse width output from the modulation unit is displayed with a distance of two horizontal scanning periods with respect to the input image data.
[0295]
When an image is displayed using such an image display device, it is possible to correct the amount of voltage drop in the scanning wiring, which has been a problem in the past, and to improve the deterioration of the display image caused by that. A good image could be displayed.
[0296]
In addition, by introducing several approximations, the correction amount of image data for correcting the voltage drop can be easily and suitably calculated, and can be realized with very simple hardware. And so on.
[0297]
(Second Embodiment)
In the first embodiment, the maximum value of the corrected image data is detected, the gain is calculated so that the maximum value corresponds to the maximum value of the input range of the modulation means, and the gain and the corrected image data are multiplied. And overflow was prevented.
[0298]
In contrast, in the second embodiment, the maximum value of the corrected image data is detected in the same manner, but before correction is performed so that the maximum value corresponds to the maximum value of the input range of the modulation means. The size of the image data is limited.
[0299]
In other words, in order to prevent overflow, the input image data is multiplied by a gain to reduce the amplitude range, thereby preventing overflow.
[0300]
Hereinafter, the overflow processing according to the present embodiment will be described with reference to FIG.
[0301]
In FIG. 25, 22R, 22G, and 22B are multipliers, 9 is a data array conversion unit, 5 is a shift register for one line of image data, 6 is a latch circuit for one line of image data, and 8 is modulated to a modulation wiring of the display panel. Pulse width modulation means for outputting a signal, 12 is an adder, 14 is correction data calculation means, 20 is a maximum value detection circuit (means) for detecting the maximum value of the corrected image data Dout in the frame, and 21 is a gain calculation. Means.
[0302]
Also, R, G, and B are RGB parallel input video data, Ra, Ga, and Ba are RGB parallel video data that has been subjected to inverse γ conversion, and Rx, Gx, and Bx are multiplied by a gain G2 by a multiplier. Image data, gain G2 is the gain calculated by the gain calculation unit, Data is image data that has been parallel-serial converted by the data array conversion unit 9, CD is correction data calculated by the correction data calculation means 14, and Dout is an adder 12 is corrected image data (corrected image data) by adding the correction data CD to the image data Data, and Dlim is corrected image data in which Dout is limited to the upper limit of the input range of the modulation means by the limiter.
[0303]
(Multipliers 22R, 22G, 22B)
Multipliers 22R, 22G, and 22B are means for multiplying image data Ra, Ga, and Ba after inverse γ conversion by a gain G2.
[0304]
More specifically, the multiplier multiplies the image data by the gain G2 in accordance with the gain determined by the gain calculation means 21, and outputs the multiplied image data Rx, Gx, Bx.
[0305]
The gain G2 is a value calculated by the gain calculation means 21 so that corrected image data Dout, which is the result of adding image data Data and correction data CD in an adder 12 described later, falls within the input range of the modulation means 8. Is a value determined by
[0306]
(Maximum value detection means (maximum value detection unit))
Next, the maximum value detection means 20 will be described.
[0307]
The maximum value detection means 20 of the present invention is connected to each part as shown in FIG.
[0308]
The maximum value detecting means 20 is a means for detecting the maximum value in the corrected image data Dout for one frame, and its configuration and operation are the same as those in the first embodiment. The detected maximum value MAX of the corrected image data is transferred to the gain calculating means 21.
[0309]
(Gain calculation means (gain calculation unit))
The gain calculation unit 21 is a unit that calculates the gain with reference to the detection value MAX of the maximum value detection unit 20 so that the corrected image data Dout falls within the input range of the modulation unit. Also in the present embodiment, the gain calculating means 21 calculates a gain for adjusting the amplitude of the corrected image data based on the adaptive gain method.
[0310]
On the other hand, as another method of calculating the gain, the gain may be calculated by the fixed gain method in the configuration of the present embodiment (FIG. 25).
[0311]
The gain determination method is as follows. The maximum value of the corrected image data Dout in one frame is MAX, the maximum value of the input range of the modulation means is INMAX, and the gain G2 calculated by the gain calculation means for the previous frame is GB.
[Expression 18]

What is necessary is just to determine so that it may become.
[0312]
In the gain calculation means 21, the gain is updated in the vertical blanking period, and the gain value is changed for each frame.
[0313]
Note that the configuration of the image display apparatus according to the present embodiment is configured to calculate the gain by which the corrected image data of the current frame is multiplied using the maximum value of the corrected image data of the previous frame (that is, (It is configured to prevent overflow using the correlation of corrected image data (image data) between frames.)
[0314]
Therefore, strictly speaking, overflow may occur due to a difference in corrected image data for each frame.
[0315]
To solve this problem, it is more preferable to provide a limiter means for the output of the multiplier that multiplies the corrected image data and the gain, and to design the circuit so that the output of the multiplier always falls within the input range of the modulation means. won.
[0316]
In addition, as in the first embodiment, the inventors set the maximum value of the corrected image data detected in a frame earlier than the current frame in order to obtain another effect of preventing flicker. Average, and for the average value AMAX,
[Equation 19]

You may decide so that it may become. However, GB is the gain G2 calculated by the gain calculation means for the previous frame.
[0317]
As another method, the gain G2 for each frame may be calculated by Expression 14, and the current gain may be calculated by averaging the gain G2.
[0318]
The present inventors have confirmed that any of these three methods is preferable in terms of preventing overflow, but considering that flicker occurs as described in the first embodiment. For example, it is preferable to calculate by averaging.
[0319]
The present inventors examined the number of frames for averaging the maximum value of the corrected image data in the gain calculation method of Expression 15, but the maximum of the corrected image data from 16 to 64 frames before the current frame is examined. When the values were averaged, it was favorable.
[0320]
In this method, as shown in FIG. 25, it is needless to say that it is preferable to provide a limiter for limiting the output of the adder to completely prevent overflow.
[0321]
Further, as in the first embodiment, a scene change may be detected to change the gain calculation method.
[0322]
(Third embodiment)
In the first embodiment, a reference value of discrete image data is set for input image data, a reference point is set on the row wiring, and the size of the image data reference value at the reference point is set. Correction data for image data was calculated.
[0323]
Furthermore, the correction data calculated according to the horizontal display position of the input image data and its size is calculated by interpolating the correction data calculated discretely, and corrected by adding the image data with an adder. Was realized.
[0324]
On the other hand, the same correction can be performed by the configuration of FIG. The third embodiment will be described below with reference to FIG.
[0325]
26 differs from FIG. 11 in that 14 correction data calculation means and adder 12 are deleted, and instead, a discrete correction image data calculation unit (means) 14a and a correction image data interpolation circuit (means) 14b are newly added. It is a point provided in.
[0326]
The flow for calculating the corrected image data of the image display device of FIG. 26 will be described below.
[0327]
(1) Discrete corrected image data CDA (that is, a correction result that is the sum of the discrete correction data and the image data reference value) for the discrete horizontal position and the image data reference value is calculated (discrete corrected image data calculation unit ).
[0328]
(2) The corrected image data calculated discretely is interpolated, and corrected image data corresponding to the size of the input image data Data and the horizontal display position x is calculated (corrected image data interpolation circuit).
[0329]
(3) The maximum value of the interpolated corrected image data is detected (maximum value detection means), and the gain G1 is calculated (gain calculation means) so that it is within the input range of the modulation means. The calculated gain G1 is multiplied by the corrected image data Dout (multiplier), and the amplitude of the corrected image data is completely limited by a limiter, which is input to the shift register, latch, and modulation means.
[0330]
Note that the calculation method of the discrete correction image data CDA described in (1) can be easily calculated by modifying the conventional method of calculating the discrete correction data (formulas 5 to 8).
[0331]
That is, Equations 5 to 8 are equations for calculating discrete correction data for image data reference values = 0, 64, 128, and 192, but values obtained by adding the respective image data reference values to the discrete correction data. May be the discrete corrected image data CDA.
[0332]
In such a configuration, since the corrected image data obtained by adding the image data and the correction data is calculated at the discrete calculation stage, it is not necessary to add the image data and the correction data after the interpolation. For this reason, the adder 12 of FIG. 11 becomes unnecessary.
[0333]
Further, the configuration of the corrected image data interpolation circuit can be configured with the same configuration as that of the correction data interpolation unit of FIG. 22 described in the first embodiment.
[0334]
As described above, even with such a configuration, the influence of the voltage drop can be suitably corrected, which is very preferable.
[0335]
In the present embodiment, the configuration for preventing overflow of the corrected image data is the configuration of the first embodiment. However, the configuration of the second embodiment is not particularly limited thereto. Needless to say, the configuration may be adopted.
[0336]
(Fourth embodiment)
In the third embodiment, a reference value of discrete image data is set for input image data, a reference point is set on the row wiring, and image data of the size of the image data reference value at the reference point is set. The corrected image data for is calculated.
[0337]
Further, the corrected image data corresponding to the horizontal display position and the size of the input image data is calculated by interpolating the corrected image data calculated discretely.
[0338]
Further, by multiplying the calculated corrected image data Dout by a gain, the amplitude of the corrected image data Dout is adjusted and adjusted so as to correspond to the input range of the modulation means.
[0339]
Furthermore, the gain is calculated according to Equation 14 so that the maximum value of the corrected image data one frame before corresponds to the maximum value of the input range of the modulation means.
[0340]
Further, the gain was calculated according to Equation 15 for another purpose of preventing flicker.
[0341]
On the other hand, the same effect can be obtained by the configuration of FIG. The fourth embodiment will be described below with reference to FIG.
[0342]
27 differs from FIG. 26 in that the discrete correction image data CDA is multiplied by the gain value calculated by the gain calculation means 21. In FIG.
[0343]
By multiplying the gain, the amplitude of the discrete corrected image data CDA is adjusted and output to the corrected image data interpolation circuit 14b as CDL.
[0344]
The corrected image data interpolation circuit 14b calculates the corrected image data Dout corresponding to the size of the input image data Data and the horizontal display position x based on the CDL that is the discrete corrected image data whose amplitude is adjusted.
[0345]
At this time, the amplitude adjustment is performed so that the output Dout of the corrected image data interpolation circuit 14b is already within the input range of the modulation means.
[0346]
However, strictly speaking, the gain G3 when multiplying the discrete corrected image data is
[Expression 20]

Or to prevent flickering
[Expression 21]

Is determined by.
[0347]
However,
INMAX: Maximum value of the input range of the modulation means
MAX: Maximum value of the corrected image data Dout for each frame
AMAX: A value obtained by averaging the maximum value MAX for each frame
GB: Gain G3 calculated by the gain calculation means in the previous frame
It is.
[0348]
Therefore, in the above configuration, the frequency of occurrence of overflow can be greatly reduced, but strictly speaking, overflow cannot be completely prevented.
[0349]
Therefore, also in the present embodiment, by providing a limiter between the corrected image data interpolation circuit 14b and the shift register 5 as shown in FIG. 27, corrected image data Dlim having an amplitude range equal to the input range of the modulation means is created. I liked it.
[0350]
The position where the limiter is provided may be the position shown in FIG. 27, but is not particularly limited thereto.
[0351]
For example, the same effect can be obtained by providing another limiter for limiting the discrete corrected image data CDL to be within the input range of the modulation means without providing the limiter shown in FIG.
[0352]
(Fifth embodiment)
In the first embodiment, the fixed gain method and the adaptive gain method have been described as the method for determining the gain.
[0353]
The adaptive gain method is a method of detecting the maximum value of the corrected image data for each frame and adaptively calculating the gain so that it does not overflow.
[0354]
The adaptive gain method has the advantage that the display image can be brightened compared to the fixed gain method because the range is adaptively adjusted for both bright and dark images. Variations in luminance may be observed due to variations in gain.
[0355]
Therefore, the inventors further studied, and as a result, the luminance fluctuation due to the gain fluctuation is not so noticeable when the television video is displayed, but when the video output from the computer is displayed. I ’ve found that I ’m very worried.
[0356]
For example, consider a window screen that is often seen in video output by a computer.
[0357]
As an example, when a white window (R, G, B) = (FFh, FFh, FFh) is displayed on the background of green (8 bits (R, G, B) = (0, FFh, 0)) Consider display pattern 1).
[0358]
In this case, the portion where the corrected image data is maximized in the frame is a portion displaying a white window.
[0359]
On the other hand, when the white window is closed to have only a green background (hereinafter referred to as display pattern 2), the maximum value of the corrected image data is determined by the green background.
[0360]
In the image display device of the present invention, the maximum value of the corrected image data is larger in the display pattern 1 than in the display pattern 2, so that the gain is
“Gain of display pattern 1” <“Gain of display pattern 2”
It becomes.
[0361]
Then, when the display pattern 1 is displayed, it is darker at the green background than when the display pattern 2 is displayed.
[0362]
When switching from display pattern 1 to display pattern 2 in a continuous operation, the brightness of the green background becomes brighter by closing the white window.
[0363]
Such a sense of incongruity due to fluctuations in brightness can be made inconspicuous by the process of averaging the gains described above, but it is extremely difficult for video signals that are flat in the screen, such as computer video signals. However, since the luminance fluctuates, it is not so preferable.
[0364]
Therefore, the present inventors calculated the gain by the fixed gain method when displaying the video signal of the computer, and calculated the gain by the adaptive gain method when displaying the television signal. I liked it very much.
[0365]
FIG. 28 is a diagram showing an image display apparatus according to the present embodiment.
[0366]
In FIG. 28, the difference from the entire system diagram of the first embodiment (FIG. 11) is that the type signal SVS of the video signal selected from the selector 23 is supplied to the gain calculating means 21.
[0367]
Thereby, the gain calculating means 21 calculates the gain by the fixed gain method when the video signal to be displayed is the video output of the computer, and calculates the gain G1 by the adaptive gain method when it is a television image. did.
[0368]
FIG. 29 is a diagram for explaining the gain calculating means 21 of the present embodiment.
[0369]
In the gain calculation means 21, the gain is calculated by an adaptive gain method using an adaptive gain calculation circuit based on the maximum value of the corrected image data detected by the maximum value detection means 20. The calculated gain GD is supplied to the selector.
[0370]
The gain GS of the fixed gain method is also supplied to the selector.
[0371]
The selector refers to the video type signal SVS, and when the video signal to be displayed is a television signal, the output G1 of the selector is selected as the gain GD by the adaptive gain method and is a computer video signal The gain GS of the fixed gain method is selected.
[0372]
In the present embodiment, the fixed gain method is used when displaying a computer video signal, and the adaptive gain method is used when displaying a television video signal. The user may select which mode to set in accordance with the interface.
[0373]
Further, a video input terminal for a computer and a video input terminal for a television may be provided, and the mode switching may be automatically performed based on which is the currently displayed video.
[0374]
As a mode for selecting the display quality of the image display device, select the adaptive gain method when you want to display a bright screen with priority on peak luminance, and select a fixed gain when you want to prioritize screen fidelity over peak luminance. You may choose the law.
[0375]
As described above, when a television video signal is displayed, the gain is calculated by the adaptive gain method, and when a computer video signal is displayed, the gain is calculated by the fixed gain method. While displaying a bright screen, it was possible to display a preferable image without a sense of incongruity when displaying a video signal from a computer.
[0376]
In the present embodiment, as shown in FIG. 28, the configuration of the first embodiment is adopted as the configuration for preventing the overflow of the corrected image data. However, the configuration is particularly limited to this. There is no.
[0377]
That is, the same effect can be obtained even in the configuration for adjusting the amplitude range of the input image data shown in the second embodiment (FIG. 25).
[0378]
In addition, similar effects can be obtained even when the amplitude range of the discrete corrected image data is adjusted as in the fourth embodiment (FIG. 27).
[0379]
(Sixth embodiment)
In the fifth embodiment, the gain is determined by the fixed gain method when displaying the computer video signal, and the gain is determined by the adaptive gain method when displaying the television video signal (FIG. 29).
[0380]
In the sixth embodiment, when the gain calculation circuit 21 of FIG. 29 is configured as shown in FIG. 30A, it is more preferable.
[0381]
In FIG. 30A, the adaptive gain calculation circuit calculates the adaptive gain GD with reference to the maximum value MAX of the corrected image data from the maximum value detection means 20. The calculated gain GD is input to the limiter.
[0382]
The limiter is a circuit that limits the gain GD in accordance with the limit value output from the limiter register and outputs it as the gain G1.
[0383]
The limiter register stores a plurality of limit values.
[0384]
Which of the plurality of limit values is output is determined by the video type signal SVS and the dynamic mode / low power mode switching signal SMODE shown in FIG.
[0385]
In the present embodiment, the relationship between a plurality of limiter values is set as follows, which is preferable.
[0386]
Dynamic mode> Low power mode> Computer mode
FIG. 30B shows the input / output characteristics of the limiter with respect to the limiter value thus determined.
[0387]
As shown in FIG. 30B, since the limit value of the limiter is set to a very large value in the dynamic mode, the output of the limiter is equal to the adaptive gain GD.
[0388]
On the other hand, in the low power mode, the limiter output is the same as the adaptive gain GD when the adaptive gain GD is small, but is limited by the limiter when the gain is large. Thus, when the input image data is bright, the gain is calculated by the adaptive gain method, and when the input image data is dark, the gain is calculated by the fixed gain method, so that the screen is bright when the screen is bright and there is no luminance fluctuation when the screen is dark. Was able to display the image faithfully, and was preferable.
[0389]
In the computer mode, when the limit value was selected so that the output of the limiter would be the limit value in the computer mode, a suitable image without the above-mentioned uncomfortable feeling could be displayed.
[0390]
In this embodiment, the gain GD is calculated by the adaptive gain method and then limited by the limiter. However, the present invention is not particularly limited to this. For example, corrected image data that is input to the adaptive gain calculation circuit It goes without saying that the same effect can be obtained as a result even if a minimum value defining means for defining the minimum value for the maximum value is provided.
[0390]
In addition, as the configuration of the present embodiment, the configuration for adjusting the amplitude range of the corrected image data includes the first embodiment (FIG. 11), the second embodiment (FIG. 25), and the fourth. Any configuration of the embodiment (FIG. 27) is suitable.
[0392]
(Seventh embodiment)
In the first embodiment, as a configuration for preventing the overflow of the corrected image data, the corrected image data is multiplied by a gain to limit the amplitude range.
[0393]
In addition, it has been described that the amplitude range is completely limited by limiting the upper limit of the amplitude range of the corrected image data whose amplitude has been adjusted by the input upper limit value of the modulation means.
[0394]
On the other hand, as a configuration for suitably performing correction while preventing overflow, the upper limit of the amplitude range of the corrected image data is simply limited by the input upper limit value of the modulation means without multiplying the corrected image data by a gain. Is preferred.
[0395]
In the second embodiment, as a configuration for preventing overflow of the corrected image data, the image data before correction is multiplied by a gain to limit the amplitude range, and the image data multiplied by the gain is used. In contrast, a configuration has been described in which corrected image data is calculated and the gain is calculated so that the upper limit value of the amplitude of the corrected image data corresponds to the input upper limit value of the modulation means.
[0396]
On the other hand, as another configuration for suitably correcting while preventing overflow, the image data before correction is limited, and the corrected image data is calculated for the limited image data. It is also preferable to adjust the limit value of the limiter so that the corrected image data does not overflow the input range of the modulation means.
[0397]
(Eighth embodiment)
In the present embodiment, the improvement is made on the basis of the overflow processing described in the first embodiment. FIG. 31 is a block diagram showing a schematic configuration of an image display apparatus according to the eighth embodiment.
[0398]
Note that the overflow processing method of the present embodiment is not limited to the first embodiment, and can be applied to other embodiments.
[0399]
In the present embodiment, the maximum value detecting means 20 for detecting the maximum value of the corrected image data for each frame and the maximum value of the corrected image data for each frame, which is the output of the maximum value detecting means 20, are input, A filter unit 40 that cuts off (suppresses a large variation in the maximum value between frames), and a gain calculation unit 21 that receives the output of the filter unit 40 and calculates a gain such that the output of the adder 12 falls within the input range of the modulation unit; Further, overflow is prevented by calculating the gain for each frame by a multiplier that multiplies the calculated gain by the output of the adder.
[0400]
At this time, a feature amount calculating means 60 as described below is provided as means for detecting that the scene of the display image has changed.
[0401]
Further, based on the determination result of the feature amount calculation means (scene switching determination unit) 60, a preferable display can be performed by performing the filter operation as described below.
[0402]
(Feature amount calculation means (scene switching determination unit))
As shown in FIG. 31, the feature value calculating means 60 of this embodiment is connected to each part.
[0403]
The feature amount calculation means 60 is a means for calculating an average luminance level (APL) of image data for one frame, and further calculating an absolute value by taking a difference between frames.
[0404]
The average luminance level (APL) calculation is a circuit that can be configured by an adder and a register. In calculating the average luminance level (APL), the value stored in the register and the sequentially transferred image data are added and stored again in the register. Then, sequentially input image data is added.
[0405]
If the value of the register is cleared to 0 at the beginning of the frame, the addition value of the image data in the frame is obtained at the end of the frame (since the number of pixels in one frame is fixed), a value proportional to the average value is obtained. This value is the average luminance level (APL). In the present embodiment, it is assumed that the maximum value of the average luminance level (APL) is 255.
[0406]
Next, a difference in average luminance level (APL) between frames is calculated, and an absolute value is further calculated.
[0407]
And the feature-value calculation means 60 outputs the absolute value of the difference of the average luminance level (APL) between the said frames.
[0408]
(Filter means)
As shown in FIG. 31, the filter unit 40 of the present embodiment receives the output of the maximum value detection unit 20 and the output of the feature amount calculation unit 60, performs the process described later, and outputs it to the gain calculation unit 21.
[0409]
A detailed configuration of the filter means 40 is shown in FIG.
[0410]
In FIG. 32, 41 and 42 are multipliers, 43 is an adder, 44 is a latch circuit corresponding to a delay element of the digital filter, 45, 46 and 53 are coefficient registers, 51 is a switch, and 52 is a comparator.
[0411]
In the above configuration, the operation of the filter means 40 will be described.
[0412]
(1) When the output of the feature amount calculation means 60 input to the comparator 52 (the absolute value of the APL interframe difference) is less than or equal to the value of the coefficient register 53, the output of the comparator 52 as the output of the switch 51 The output is selected, and the output of the adder 43 becomes the output of the filter means 40 and the output to the latch 44.
[0413]
In this case, the coefficient registers 45 and 46, the multipliers 41 and 42, the adder 43, and the latch circuit 44 constitute a recursive digital filter.
[0414]
That is, the maximum value of the current corrected image data is multiplied by the coefficient 1 / a stored in the coefficient register 45 by the multiplier 41.
[0415]
On the other hand, the output of the filter means 40 one frame before is stored in the latch circuit 44, and the multiplier 42 multiplies the coefficient (1-1 / a) stored in the coefficient register 46.
[0416]
These two multiplication results are added by the adder 43.
[0417]
The inventor has realized a low-pass filter by using the above filter means in which a = 64.
[0418]
The coefficient registers 45 and 46 are not limited to the values described above, but may be any values as long as a low-pass filter can be formed. In the case of the above-described values, if the natural number a of the multiplication coefficient handled by the multipliers 41 and 42 is set to 2 to the power of n (n is a natural number), equivalent calculation can be realized by hardware by bit shift and subtraction, and the circuit scale can be reduced. , Can be less.
[0419]
(2) When the output of the feature value calculation means 60 (the absolute value of the APL interframe difference) input to the comparator 52 is larger than the value of the coefficient register 53 (described later, this is when it is determined that the scene has changed). The input of the filter means 40 is selected by the output of the comparator 52 as the output of the switch 51, and the input of the filter means 40 becomes the output of the filter means 40 and the output to the latch circuit 44.
[0420]
That is, the filter means 40
The maximum value of the corrected image data input to the filter unit 40 is output as it is.
[0421]
Replace the contents of the latch circuit 44 with the maximum value of the corrected image data.
[0422]
The above operation is performed.
[0423]
(Other embodiments of filter means)
Another embodiment of the filter means 40 of this embodiment will be described next.
[0424]
Another embodiment of the filter means 40 is shown in FIG.
[0425]
In FIG. 33, 41a, 41b, 41c, 41d and 41e are multipliers, 43a is an adder, 44a, 44b, 44c and 44d are latch circuits corresponding to delay elements of the digital filter, 45a, 45b, 45c, 45d, 45e and 53 are The coefficient register 52 is a comparator.
[0426]
In FIG. 33, the operation of another embodiment of the filter means 40 will be described.
[0427]
(1) When the output of the feature value calculation means 60 input to the comparator 52 (the absolute value of the APL interframe difference) is less than or equal to the value of the coefficient register 53, the comparator 52 does not output and the multipliers 41a, 41b, 41c. , 41d, 41e, coefficient registers 45a, 45b, 45c, 45d, 45e, adder 43a, and latch circuits 44a, 44b, 44c, 44d constitute a non-recursive digital filter.
[0428]
For the sake of explanation, an example of a filter with a small number of delay elements (a small number of taps) has been shown. However, a filter with about 16 to 128 taps, preferably about 30 to 90 taps, was visually good. Similar to the recursive digital filter described with reference to FIG. 32, the digital filter of FIG. 33 has a low-pass characteristic as the values of the coefficient registers 45a, 45b, 45c, 45d, and 45e.
[0429]
(2) When the output of the feature value calculation means 60 (the absolute value of the APL interframe difference) input to the comparator 52 is larger than the value of the coefficient register 53 (described later, this is when it is determined that the scene has changed). The comparator 52 outputs the load pulse (Ld) of the latch circuits 44a, 44b, 44c and 44d which are delay elements of the digital filter.
[0430]
Then, the contents of the latch circuits 44a, 44b, 44c, 44d are replaced with the input data. Then, the maximum value of the corrected image data input to the filter means 40 is output as it is.
[0431]
Then, an operation equivalent to that of the digital filter circuit shown in FIG. 32 is performed (the sum of coefficient registers 45a, 45b, 45c, 45d, and 45e is selected to be 1).
[0432]
(Gain calculation means (gain calculation unit))
The gain calculation means 21 is a means for calculating the gain so that the corrected image data Dout is within the input range of the modulation means.
[0433]
In the present embodiment, the gain is assumed that the output of the filter means 40 is MAX 'and the constant is Kf1.
[Expression 22]

As a result, it was good.
[0434]
The above equation shows that even if a slight overflow occurs, if the gain is increased in a natural image or the like, it can be displayed brightly, so that it looks subjectively beautiful.
[0435]
In this embodiment,
Kf1 = 1
The present inventors determined that a good image could be obtained.
[0436]
Also in this embodiment, the gain value is changed every frame.
[0437]
In the present embodiment, strictly speaking, an overflow may occur due to the provision of a filter for suppressing gain fluctuations in units of frames.
[0438]
In order to solve such a problem, a limiter means to be described later is provided for the output of the multiplier that multiplies the corrected image data and the gain, and the circuit is designed so that the output of the multiplier falls within the input range of the modulation means.
[0439]
(Overflow processing operation)
(1) Reduction of flicker
When the overflow process is performed, the luminance can be increased in units of frames as described above.
[0440]
When there is no filter means 40, the following interference (flicker) may occur.
[0441]
For example, as an easy-to-understand example, consider a scene in which the reflected light of the sun is shining due to the ripples in the lower half of the sea in the image of the lower half of the sea in the upper half of the sky.
[0442]
In this case, the maximum value of the corrected image data changes in small increments corresponding to the portion where the reflected light of the sun is shining due to the wave swell. As described above, when the gain is determined in units of frames, the gain changes in small increments in units of frames. Flicker) occurs.
[0443]
In the configuration shown in the present embodiment, when the overflow process is performed, the high frequency is removed by the filter means 40, and the change in the maximum corrected image data is moderated.
[0444]
For this reason, even for an image in which the maximum value of the corrected image data changes in small increments as described above, the gain becomes a gradual change, and the luminance can be increased without causing a sense of interference.
[0445]
As described above, in order to remove the feeling of interference (flicker), a low-pass filter that removes small changes in the maximum corrected image data is used. .
[0446]
Therefore, the present inventors confirmed that a = 128, a = 64, a = 32, or a = 16 was good in the recursive filter shown in FIG. In particular, a = 64 or a = 32 was optimum as a result of subjective evaluation. In the non-recursive filter shown in FIG. 33, about 16 to 128 taps are good, and in particular, 30 to 90 taps are subjectively good.
[0447]
A graph of the frame number of actual image data versus the maximum value of corrected image data (maximum corrected image data) is shown in FIG. FIG. 35 shows a graph of the frame number of the same image versus the output of the filter means 40 of the present invention (when the recursive filter of FIG. 32 is a = 64). As can be seen from both graphs, it can be seen that the fluctuation of the gain in small increments is suppressed. FIG. 35 shows an example in which the value of the coefficient register 53 is large (for example, the absolute value is equivalent to 255) and the scene change is not performed to simplify the explanation.
[0448]
(2) Reduction of discomfort during scene changes
It was possible to eliminate the feeling of interference (flicker) in the image described above.
[0449]
However, when an image moves from one scene to the next (scene change), there is a case where a feeling of interference occurs.
[0450]
Specifically, for example, a case where a scene is changed from a bright scene such as a white sand beach to a dark scene such as a night sky will be described.
[0451]
In a white sandy scene, the image data is large, and the correction image data is also a large value as described above. Therefore, the gain is a small value.
[0452]
Next, immediately after changing to a dark scene such as the night sky, the image data is small, and the corrected image data is also a small value (having a large gain) as described above. However, since the corrected image data is low-pass filtered by the filter means 40, the output of the filter means 40 has a larger value than the current maximum corrected image data, and the gain has a small value.
[0453]
Thereafter, the gain changes to a large value as time passes (several seconds).
[0454]
Therefore, immediately after changing to a dark scene such as the night sky, it was very dark and gradually displayed brightly in a few seconds, which made the viewers feel uncomfortable.
[0455]
In this embodiment, in order to eliminate the sense of discomfort, the low-pass filter characteristic of the filter means 40 described above is that the output of the feature quantity calculation means 60 (the absolute value of the APL interframe difference) is greater than the value of the coefficient register 53. If big,
The maximum corrected image data input to the filter means 40 is output as it is.
Replace the contents of the latch circuit 44 with the maximum corrected image data
Do that.
[0456]
As the actual value of the coefficient register 53, when the maximum value of the output of the feature amount calculation means 60 (the absolute value of the difference between the frames of APL) is 255 (when the maximum value of APL is 255), In particular, a value of 10 was optimal.
[0457]
That is, when the difference between the APL frames is 10 or more, it is regarded as a scene change, and the content of the delay element of the low-pass filter is changed to the input data, thereby improving the gain followability.
[0458]
A graph of the frame number versus APL value of the image shown in FIG. 34 is shown in FIG. FIG. 37 shows a graph of frame number versus output of the filter means 40 when the value of the coefficient register 53 is 10 (when a = 64 in the recursive filter of FIG. 32). In both figures, the input image is a moving image having a different scene every 240 frames. As can be seen from FIG. 37, at the time of a scene change, it can be seen that the output of the filter means changes with good follow-up and further flicker is suppressed. The actually displayed image was also good with no flicker disturbance or uncomfortable feeling at the scene change.
[0459]
Here, the data before the input image data is subjected to the inverse gamma conversion is input to the feature amount calculation unit 60, but the output of the inverse gamma processing unit is input to the feature amount calculation unit 60, and the average luminance level (APL) between frames. Even if the difference was calculated, the same effect was obtained.
[0460]
(Ninth embodiment)
The configuration shown in FIG. 38 will be described as a ninth embodiment of the present invention.
[0461]
In the eighth embodiment, the filter means 40 is provided for the output of the maximum value detection means 20, and the gain is calculated for the output value of the filter means 40. However, in the present embodiment, The gain calculation means 21 calculates the gain from the output of the maximum value detection means 20, and the filter means 40 is provided for the calculated gain.
[0462]
In other words, the filter unit 40 performs processing for suppressing fluctuations in gain. By making the other respective configurations and the configuration of the filter means 40 the same as those in the eighth embodiment, suitable corrected image data could be displayed.
[0463]
(Tenth embodiment)
In the tenth embodiment, the connection is made as shown in FIG. 39, and the feature amount calculating means 60 calculates the absolute value of the APL interframe difference of the input image data in units of one frame and the maximum of the corrected image data. Both absolute values of the difference between the frames of the value MAX are calculated.
[0464]
Further, in the filter means 40, as shown in FIG. 40, a comparator 52a for determining the absolute value of the APL inter-frame difference, a coefficient register 53a, and a comparator 52b for determining the absolute value of the inter-frame difference of MAX. And a coefficient register 53b, and determination means 54 for referring to two determination results are prepared. In the present embodiment, the determination means 54 is an OR circuit. Other configurations are the same as those in the above embodiments.
[0465]
When only the difference between frames of APL is handled as a feature amount, for example, a solid color is displayed on the entire screen from a screen in which a horizontal line of white solid is displayed on 1/3 of a black screen (MAX increases). When the screen is switched to a screen (MAX becomes smaller) (the APL values of both are the same), the scene change is not determined and a sense of incongruity appears for several seconds. In this embodiment, in this case as well, a scene change is determined by determining the difference between MAX frames, and a good image can be obtained.
[0466]
Also in this embodiment, the same effect can be obtained even when the output of the inverse gamma processing unit is handled when calculating the absolute value of the APL inter-frame difference.
[0467]
(Eleventh embodiment)
The image display device of the present invention has been described so far based on some embodiments.
[0468]
On the other hand, as a problem common to all the above embodiments, the following problem may occur depending on the quality of an input image.
[0469]
When noise is added to the input image data and the input image data including the noise is corrected, the noise is also added to the corrected image data calculated as a result of the correction. May fluctuate in units of frames, and the brightness of the displayed image may flicker (flickering).
[0470]
As a result of studies by the present inventors, such noise is
1) Peripheral parts of images made by broadcast stations,
2) Peripheral parts of images created using scalers, etc.
3) A peripheral portion of an output image of an I / P converter that converts an interlace signal into a progressive signal, in particular, video data of several horizontal scanning lines above and below the image;
It is known that many images are generated.
[0471]
Although the images 1) to 3) are only examples, it has been found that in these cases, a lot of noise is generated at a specific position in the peripheral portion of the image. The gain is changed by this noise, and the display image is disturbed.
[0472]
Many causes of images 1) to 3) occur when the original image is converted. That is, when a new image is generated by performing a filter operation on the original image, the peripheral portion (especially the edge portion) of the image must be processed without the original image being input to the filter operation. For this reason, there are many cases where the value of the image data in the peripheral portion (especially the edge portion) of the image deteriorates (noise occurs) due to a difference in processing corresponding to missing data.
[0473]
In particular, in the output image of the I / P converter of 3), since the original image filtered by the odd field and the even field is shifted by one horizontal line, the field unit of the original image, that is, the frame unit after the I / P conversion. The value of the upper and lower horizontal line image data of the image changes.
[0474]
In the case of 3), when the corrected image data for noise is detected as the maximum value by the maximum value detecting means 20, the noise changes in units of frames, the gain changes in units of frames, and the brightness of the display image I flickered (flicker).
[0475]
As an example, when there is no range selection unit 400 of the present invention, which will be described later, the maximum value detection unit 20 when correcting an output image from an I / P converter that converts an interlace signal into a progressive signal. The output from is shown in FIG.
[0476]
The maximum corrected image data of certain continuous input image data varies greatly from frame to frame. This means that the gain changes greatly every frame and appears as flicker in the output image.
[0477]
As described above, the noise that causes this may appear in the peripheral portion (especially the edge portion) of the image when the original image is filtered to generate a new image.
[0478]
Therefore, the present inventors provided the range selection means 400 shown below. In FIG. 42, 400 is a range selection means, and 20 is a maximum value detection means.
[0479]
Although the overflow processing of the present embodiment has been described by taking the configuration of the first embodiment as an example, it is needless to say that the overflow processing can be applied to the forms of overflow processing of other embodiments.
[0480]
The range selection unit 400 can be configured as shown in FIG. 43, for example, and 401, 402, 403, and 404 are registers A1, A2, B1, and B2, respectively. Reference numerals 405, 406, 407, and 408 denote comparators A1, A2, B1, and B2, respectively. 409 is a decoder, 410 is a switch, and 411 is a register C.
[0481]
The register A1 (401) stores the minimum value of the vertical range of the corrected image data to be detected as the maximum value, and the comparator A1 (405) compares it with the input value Y which is the vertical position information of Dout. When the signal is large, a selection signal is generated.
[0482]
On the other hand, the maximum value of the vertical range of the corrected image data to be detected as the maximum value is stored in the register A2 (402), and is compared with the input value Y which is the vertical position information of Dout by the comparator A2 (406). When is smaller, a selection signal is generated.
[0483]
Further, the register B and the comparator B are selection units for the horizontal position, and have the same configuration as the register A and the comparator A.
[0484]
From these selection signals, the decoder 409 constituted by an AND circuit or the like generates a selection signal when corrected image data within a range to be detected is input to the switch 410 as Dout. For example, 0 is stored in the register C (411), and the switch 410 outputs Dout when the selection signal is generated, and outputs 0 when the selection signal is not generated.
[0485]
Specifically, the range for detecting the maximum value of the corrected image data is selected as a range that can sufficiently remove the above-described noise and can incorporate the characteristics of the display image. For example, from the upper and lower ends of the display area, It is preferable to select correction image data for the other row wirings in the central portion, except for the correction image data for one or more row wirings of 1/10 or less of the total number of row wirings.
[0486]
In particular, when the output image of the I / P converter of 3) is input, the selection means sets the number of wirings in all rows to 768, and sets the output corresponding to several horizontal lines (1 to 10) in the image to 0. Even just doing it is effective.
[0487]
FIG. 44 shows the output of the maximum value detection means 20 when the range selection means 400 is used and the image data shown in FIG. 41 is input.
[0488]
From FIG. 44, it can be seen that there is no significant fluctuation (that is, gain fluctuation) for each frame of the maximum corrected image data. As described above, the flicker of the display image can be prevented.
[0489]
Further, as another embodiment, the same effect can be obtained even when the range selection unit 400 is configured as shown in FIG. 45, for example. In FIG. 45, 412 is a multiplier and 413 is a memory. The memory 413 stores weights for reducing the corrected image data that is not desired to be detected as the maximum value, with the position of the corrected image data as an address. The input corrected image data and the output from the memory 413 are stored in the memory 413. Were sequentially multiplied by a multiplier 412 to obtain an output. For example, if it is not desired to detect the corrected image data near the upper and lower ends as the maximum value, smooth convex weights with the upper and lower ends as 0 and the central portion as shown in FIG. 46 may be stored in the memory 413.
[0490]
Since there are many images with noise as described above, such as I / P converted images outside the image display device, the above-described configuration suitably suppresses fluctuations due to noise in the maximum corrected image data, that is, gain fluctuations. Became possible.
[0491]
(Twelfth embodiment)
As the twelfth embodiment of the present invention, as shown in FIG. 47, the same effect can be obtained even when the range selection unit 400 is provided for the output of the correction data calculation unit 14.
[0492]
In FIG. 47, 14 is a correction data calculation means, and 400 is a range selection means. In this case, correction data is not added to input data at a position that is not desired to be detected as the maximum value, or correction data is not selected by the range selection unit 400 so that the correction data is weighted and added. Alternatively, processing such as weighting is performed. Other configurations are the same as those in the eleventh embodiment, so that suitable corrected image data can be displayed.
[0493]
(Thirteenth embodiment)
The configuration shown in FIG. 48 will be described as a thirteenth embodiment of the present invention. 20 is a maximum value detecting means, 21 is a gain calculating means, and 22R, 22G and 22B are multipliers. Here, the gain calculated by the gain calculating means 21 is fed back to Ra, Ga, Ba as outputs from the inverse γ processing unit 17 and multiplied by the multipliers 22R, 22G, 22B. In other words, the data before correction is preliminarily contracted so that the value is within the input range required by the modulation means 8 even after correction. Other configurations are the same as those in the eleventh and twelfth embodiments, so that suitable corrected image data can be displayed.
[0494]
(Fourteenth embodiment)
The configuration shown in FIG. 49 will be described as a fourteenth embodiment of the present invention. In the present embodiment, the range selection unit 400 is connected as in the twelfth embodiment, and the gain calculated by the gain calculation unit 21 is output from the inverse γ processing unit 17 as in the thirteenth embodiment. In this configuration, feedback is given to Ra, Ga, and Ba, which are multiplied by multipliers 22R, 22G, and 22B. Other configurations are the same as those in the 11th to 13th embodiments, so that suitable corrected image data can be displayed.
[0495]
(Fifteenth embodiment)
The inventors have found that the following problems occur depending on the image input in the overflow processing as described above.
[0496]
Hereinafter, an explanation will be given by taking the overflow process of the first embodiment as an example. The overflow processing of this embodiment will be described by taking the first embodiment as an example, but it is needless to say that it can be applied to other embodiments.
[0497]
For example, when the number of input bits to the modulation means is 8 bits and the number of bits of the corrected image data Dout is 9 bits, the maximum value of the corrected image data in a certain frame, that is, the output of the maximum value detecting means is 255 or more. The gain becomes 1 or less, and the problem of image quality degradation caused by multiplying the corrected image data Dout by a gain of 1 or less is hardly recognized.
[0498]
However, when an image having a dark entire screen such as a night view is input, the maximum value of the corrected image data of the frame becomes a small value. For example, if the value of the corrected image data is 25 as an example, the gain value at this time is about 10 (= 255/25). When this gain is multiplied by the corrected image data Dout, the following problems occur.
[0499]
The first problem is that an originally dark image is displayed very brightly, and the second problem is that the display resolution is increased by a factor of two and becomes rough, and the pseudo contour is conspicuous. For this reason, the quality of a display image falls remarkably. That is, the above problem occurs when the gain is a large value.
[0500]
FIG. 50 is a block diagram showing a schematic configuration of the image display apparatus according to the fifteenth embodiment.
[0501]
In this embodiment, in order to prevent the above-described deterioration of the display image, as will be described later, the maximum value detecting means 901 for detecting the maximum value of the corrected image data for each frame and the output of the adder ( Gain calculation means 902 for calculating a gain such that the corrected image data) falls within the input range of the modulation means, a gain limiter 903 for limiting the maximum value of the gain calculated from the gain calculator, and the output and correction of the gain limiter The multiplier 904 for multiplying the image data is controlled so that the gain for the entire dark input image is not increased more than necessary, and overflow for the bright input image can be prevented.
[0502]
(Maximum value detection means (maximum value detection unit))
As shown in FIG. 50, the maximum value detecting means 901 of this embodiment is connected to each part.
[0503]
The maximum value detecting means 901 is a means for detecting the maximum value in the corrected image data Dout for one frame. The detected maximum value of the corrected image data (maximum corrected image data) is transferred to the gain calculating unit 902.
[0504]
(Gain calculation means (gain calculation unit))
The gain calculation unit 902 is a unit that calculates the gain so that the corrected image data Dout is within the input range of the modulation unit.
[0505]
The gain determination method may be determined by Expression 12 or Expression 13 in the configuration of the first embodiment.
[0506]
Also, the gain is updated during the vertical blanking period, and the gain value is changed for each frame.
[0507]
Also in this embodiment, similarly to the first embodiment, a limiter unit 905 described later may be provided for the output of the multiplier that multiplies the corrected image data and the gain.
[0508]
(Gain limiter)
In FIG. 50, the gain limiting unit 903 limits the maximum value of gain calculated by the gain calculating unit 902 and outputs it to the multiplier 904.
[0509]
The configuration of the gain limiting unit 903 is a limiter circuit (also referred to as a gain limiter), and the specific configuration is as shown in FIG.
[0510]
The output of the gain calculation means 902 is input to the input of the comparator 9032 and the contact a of the switch 9033. The output from the gain limit register 9031 is connected to the other input of the comparator 9032 and the contact b of the switch 9033.
[0511]
The gain limit register 9031 stores a maximum gain value in advance, and the comparator 9032 compares the maximum gain value and the gain calculated by the gain calculation unit 902, and the gain calculated by the gain calculation unit 902 is the gain. If it is larger than the maximum gain value stored in the limit register 9031, the switch 9033 selects the contact b and outputs the maximum gain value stored in the gain limit register 9031.
[0512]
On the other hand, if the gain calculated by the gain calculating means 902 is smaller than the maximum gain value stored in the gain limit register 9031, the switch 9033 selects the contact a and outputs the gain calculated by the gain calculating means 902.
[0513]
As the maximum gain value stored in the gain limit register 9031, about 0.5 to 2 is favorable.
[0514]
Further, the present inventors have confirmed that the gain may be limited by a configuration as shown in FIG. 52 in addition to the configuration of the gain limiting unit 903 described above.
[0515]
In FIG. 52, reference numeral 9034 denotes a gain limit table, which is a memory (also referred to as gain table memory) in which gain limit characteristics are stored in advance.
[0516]
The address line of the gain limit table 9034 (gain table memory) is connected to the output of the gain calculation means 902, and the data line of the gain limit table 9034 (gain table memory) is connected to the multiplier 904.
[0517]
For example, in order to realize the characteristics of the gain limiting unit 903 shown in FIG. 51, the gain limiting characteristics are stored in the gain limiting table 9034 (in this example, the maximum gain value). 1 is selected, but it is preferable to select from 0.5 to 2.)
[0518]
Further, when the gain limiting characteristic is gently limited as shown in FIG. 53B, an image can be displayed more satisfactorily (in this example, the maximum gain value is set to 1, but 0.5 to 2). It is good to choose from.)
[0519]
In the present embodiment, the gain calculation means 902 and the gain limiter 903 are collectively referred to as limit gain calculation means.
[0520]
In the limit gain calculating means, the gain calculating means 902 receives the maximum value (maximum corrected image data) in the corrected image data Dout for one frame obtained by the maximum value detecting means 901, and the corrected image data Dout is the modulation means. The gain to be multiplied to fall within the input range was calculated.
[0521]
Next, the gain limiting unit 903 limits the maximum gain value calculated by the gain calculating unit 902 and outputs the maximum value to the multiplier 904.
[0522]
Further, the same effect can be obtained even if the limiting gain calculating means has the following configuration.
[0523]
The limit gain calculating means limits the minimum value (sets a minimum value lower limit) for the maximum corrected image data for one frame obtained by the maximum value detecting means 901 (corrected image maximum value limiting means (not shown)). ). Further, the output of the corrected image maximum value limiting unit is calculated as a gain by the gain calculating unit 902.
[0524]
Since the embodiment of the corrected image maximum value limiting means (not shown) is substantially the same as the configuration of the above-described gain limiting unit 903, the illustration is omitted.
[0525]
As described above, by using the image display device according to the present embodiment, it is possible to correct the influence of the voltage drop generated in the scanning wiring and increase the luminance of the display image in a normal image. Also, when an image with low average brightness is input, the effect of the voltage drop that occurs in the scanning wiring is corrected, and a dark image is displayed very brightly. It was possible to prevent the outline from being conspicuous and was very preferable.
[0526]
(Sixteenth embodiment)
As a result of further investigation in the overflow processing as described above, the present inventors discriminate more precisely when the following processing is performed as the feature amount calculation means (scene switching discrimination means). Confirmed that it can.
[0527]
(Feature amount calculation means (scene switching determination unit))
As shown in FIG. 54, the feature value calculating means 60 of this embodiment is connected to each part.
[0528]
55 calculates a partial average luminance level (L_APL) of image data for each frame for each predetermined area, calculates an absolute value by taking a difference between frames, and calculates each area. It is means for adding the results of comparing the results with predetermined values.
[0529]
In the present embodiment, a configuration in which three locations are selected as the predetermined area will be described.
[0530]
In FIG. 55, 61a, 61b and 61c are area determination means, 62a, 62b and 62c are latches, 63a, 63b and 63c are difference calculation means, 64a, 64b and 64c are comparators, 65a, 65b and 65c are coefficient registers, and 66a. , 66b, 66c, 67 are adders.
[0531]
In the adders 66a, 66b, and 66c, the values stored in the latches 62a, 62b, and 62c and the sequentially transferred image data are added and stored again in the latches 62a, 62b, and 62c. Then, sequentially input image data is added.
[0532]
Here, the area determination means 61a, 61b, 61c compares the position information of the input image data with the predetermined area information stored in each of them, and when they match, the area determination means 61a, 61b, 61c respectively store them in the latches 62a, 62b, 62c. An enable signal is output.
[0533]
If the values of the latches 62a, 62b, and 62c are cleared to 0 at the beginning of the frame, the added value of the image data in the frame at the end of the frame (the number of pixels in each area of one frame is fixed, so the average value) For each predetermined area. This value is the partial average luminance level (L_APL) of each predetermined area.
[0534]
Next, the difference calculation means 63a, 63b, 63c calculate the difference of the partial average luminance level (L_APL) between frames for each predetermined area, and further calculate the absolute value.
[0535]
Then, the absolute value of each predetermined area is compared with the predetermined value stored in the coefficient registers 65a, 65b, and 65c by the comparators 64a, 64b, and 64c. If the absolute value is larger than the predetermined value, a scene change is partially performed in each predetermined area. If there is, 1 is output. When the absolute value of each predetermined area is smaller than each predetermined value, 0 is output.
[0536]
Further, the adder 67 adds the outputs of the comparators 64 a, 64 b, and 64 c to obtain the output of the feature amount calculation means 60. Therefore, the output of the feature amount calculating means 60 becomes larger as the area determined to be a scene change increases.
[0537]
(Judgment means)
As shown in FIG. 54, the determination unit 80 of the present embodiment inputs the output of the feature amount calculation unit 60 and outputs the result of comparison with a predetermined value to the filter unit 40 described later.
[0538]
In FIG. 56 showing the configuration of the determining means 80, 83 is a coefficient register, and 84 is a comparator.
[0539]
The output from the feature amount calculation means 60 is compared with a predetermined value stored in the coefficient register 83 by the comparator 84, and if the input value is larger than the predetermined value, High is output as a scene change.
[0540]
Here, the adder 67 provided in the feature quantity calculation means 60 may be a combination of an AND circuit and an OR circuit. In this case, the determination means 80 is unnecessary, but a combination of the AND circuit and the OR circuit is used. It needs to be complicated.
[0541]
(Determination of scene change)
As described above, the uncomfortable feeling can be eliminated by changing the output of the filter means 40 by the scene change determination. However, when the scene change is determined by the change of the average luminance (APL) of the entire screen between frames, the scene change There was a case where a false detection occurred.
[0542]
Specifically, it was when a telop appeared in white letters at the bottom of the screen against the same background. In this case, the average luminance (APL) of the entire screen is increased by the telop, and the scene change is determined accordingly, so that the screen is darkened immediately after the telop appears.
[0543]
In order to prevent this phenomenon, in the present embodiment, as a predetermined area in the feature amount calculation means 60, an area obtained by dividing the screen into three parts in the vertical direction is stored, and a partial average luminance (L_APL) in each area is calculated. did.
[0544]
According to this configuration, only the partial average luminance (L_APL) of the area at the bottom of the screen changes when the telop appears, and the output of the adder 67 (that is, the output of the feature amount calculation means) is 1. Therefore, by storing 2 as the value of the coefficient register 83a, erroneous detection of a scene change can be prevented.
[0545]
Here, as the values stored in the actual coefficient registers 65a, 65b, and 65c, when the maximum value of the difference detection means 63a, 63b, and 63c is 255, the range of 5 to 20, particularly 10 is optimal.
[0546]
The image actually displayed with the above-described configuration was good because the scene change was not erroneously detected, and the flicker disturbance feeling and the uncomfortable feeling at the scene change were removed.
[0547]
In the above example, a configuration has been described for removing the uncomfortable feeling with respect to the horizontal telop for the sake of simplicity, but it was effective to divide the area into left and right to remove the uncomfortable feeling in the scene where the vertical telop appears. . Actually, in order to remove the sense of incongruity due to their combination, it is effective to adopt an area finely divided by position information. Also, each area did not necessarily have to be independent.
[0548]
Further, the same effect can be obtained by inputting the output of the inverse gamma processing unit to the feature amount calculating means 60 and making a determination based on the inter-frame difference of the partial average luminance level (L_APL) of each area.
[0549]
Further, the same effect can be obtained by inputting the corrected image data to the feature amount calculating means 60 and making a determination based on the inter-frame difference of the partial average luminance level (L_APL) of each area.
[0550]
Also, the same effect can be obtained by making the configuration of the feature amount calculating means 60 as shown in FIG. 57, inputting the corrected image data to the feature amount calculating means 60, and making a determination based on the inter-frame difference of the partial maximum value of each area. was gotten.
[0551]
57, 61a, 61b, 61c are area determination means, 62a, 62b, 61c are latches, 63a, 63b, 63c are difference calculation means, 64a, 64b, 64c, 66a, 66b, 66c are comparators, 65a, 65b, 65c is a coefficient register and 67 is an adder.
[0552]
In the comparators 66a, 66b, and 66c, the values stored in the latches 62a, 62b, and 62c are compared with the corrected image data sequentially transferred, and the larger value is stored in the latches 62a, 62b, and 62c again. . Then, sequentially compare the input image data.
[0553]
Here, the area determination means 61a, 61b, 61c compares the positional information of the input corrected image data with the predetermined area information stored therein, and when they match, the latches 62a, 62b, 62c are respectively matched. Output an enable signal. If the value of the latch is cleared to 0 at the beginning of the frame, the partial maximum value of the corrected image data in the frame is obtained for each predetermined area at the end of the frame.
[0554]
Next, the difference calculation means 63a, 63b, and 63c calculate the difference between the partial maximum values for each predetermined area, and further calculate the absolute value.
[0555]
Then, the absolute value of each predetermined area is compared with the predetermined value stored in the coefficient registers 65a, 65b, and 65c by the comparators 64a, 64b, and 64c. If the absolute value is larger than the predetermined value, it is assumed that there is a scene change in each predetermined area. 1 is output. When the absolute value of each predetermined area is smaller than each predetermined value, 0 is output.
[0556]
Further, the adder 67 adds the outputs of the comparators 64 a, 64 b, and 64 c to obtain the output of the feature amount calculation means 60. Therefore, the output of the feature amount calculating means 60 becomes larger as the area determined to be a scene change increases.
[0557]
Further, the same effect can be obtained when the feature amount calculating means 60 secures an address for storing the calculated value of each area as a memory and performs determination and calculation by the CPU.
[0558]
As described above, according to the present embodiment, it is possible to reduce the feeling of interference (flicker) that may occur when performing overflow processing when voltage drop correction is performed, and the uncomfortable feeling at the time of a scene change. As a result, the image quality was improved.
[0559]
(Seventeenth embodiment)
The inventors of the present invention have further studied the overflow process as described above, and have confirmed that it is more preferable to perform the process of calculating the gain as follows.
[0560]
For example, taking the overflow process as shown in the first embodiment as an example, it has been found that the gain G for multiplying the corrected image data as the overflow process is as follows.
[0561]
A. If a value less than or equal to the gain G calculated so as not to overflow is used, the luminance changes in proportion to the value of the gain G. However, when the value of the gain G is small, the luminance is dark and the gradation is further deteriorated.
[0562]
B. If a value larger than the gain G calculated so as not to overflow is used, the luminance increases according to the value of the gain G. However, when the value of the gain G is large, the limiter 905 cannot faithfully display an image.
[0563]
Further, when the image is displayed by multiplying the corrected image data Dout by such a gain G, the evaluation value for the subjective display image changes depending on the external environment, particularly the illuminance of the place where the image is displayed. I understand that.
[0564]
That is,
C. When the illuminance at the place where the image is displayed is lower than the reference value (when the screen is viewed in a dark room), the image quality is deteriorated due to the influence of the scanning wiring, rather than displaying the screen with higher brightness (that is, displaying it brighter). The evaluation value with respect to the subjective display image was improved by correcting correctly.
[0565]
D. When the illuminance at the image display location is higher than the reference value (when viewing the screen in a bright room), it is better to display the screen with higher brightness than to correct the image quality degradation due to the influence of the scanning wiring. The evaluation value with respect to the subjective display image was improved (that is, the display was brighter).
[0566]
Here, the reference value is not necessarily determined uniquely, but an optimum value may be set as the reference value in consideration of the characteristics of the image display apparatus, the user, the field of use, and the like. For example, it is conceivable that the illuminance in the environment where the image display device is most used is used as the reference value.
[0567]
From such structural features and subjective evaluation, the present inventors can obtain a good display image by displaying the image by multiplying the corrected image data by the gain in the following configuration. did it.
[0568]
FIG. 58 is a block diagram showing a schematic configuration of the image display apparatus according to the seventeenth embodiment.
[0569]
That is, in addition to the above-described configuration, it has an external environment input unit 906 that inputs an external environment, a KGAIN table (conversion unit) 907 that converts the output of the external environment input unit 906 into KGAIN, and the gain calculation unit 902 further includes: A gain G is calculated from the output of the maximum value detecting means 901 and the KGAIN as described later, and further, a gain is calculated for each frame by a multiplier that multiplies the calculated gain G and the output of the corrected image data. An excellent display image could be obtained by calculating the input data of the modulation means.
[0570]
Details will be described below.
[0571]
(Maximum value detection means (maximum value detection unit))
The maximum value detecting means of the present invention is connected to each part as shown in FIG.
[0572]
The maximum value detecting means 901 is a means for detecting the maximum value in the corrected image data Dout for one frame.
[0573]
The detected maximum value of the corrected image data (maximum corrected image data) is transferred to the gain calculating unit 902.
[0574]
(Gain calculation means (gain calculation unit))
The gain calculating unit 902 is a unit that calculates a multiplier (gain G) by which the corrected image data Dout is multiplied. An example of an actual calculation formula of the gain calculation means 902 is shown below.
[0575]
The gain determination method is as follows: within one frame, the maximum value of the output data of the adder detected by the maximum value detection unit is MAX, the maximum value of the input range of the modulation means is INMAX, and the output of a KGAIN table (conversion means) described later is output. Is KGAIN,
[Expression 23]

To be determined.
[0576]
If the gain G is determined by this method, the gain G can be increased by increasing the value of KGAIN above 1, and the brightness of the display image can be increased.
[0577]
The gain G obtained by the gain calculation means 902 is updated during the vertical blanking period, and the gain value is changed for each frame.
[0578]
When KGAIN is larger than 1, the output of the multiplier 904 generates more data exceeding the maximum value of the input range of the modulation means 8. As will be described later, the corrected image data Dmul obtained by multiplying the corrected image data by KGAIN overflows.
[0579]
Furthermore, in the configuration of the image display apparatus according to the present embodiment, the gain that is multiplied by the corrected image data of the current frame is calculated using the maximum value of the corrected image data of the previous frame.
[0580]
Therefore, strictly speaking, overflow may occur due to a difference in corrected image data for each frame.
[0581]
Thus, for the above two causes of overflow, a limiter means 905 described later is provided for the corrected image data Dmul (multiplier output) multiplied by KGAIN, and the output of the multiplier 904 is within the input range of the modulation means 8. The circuit was designed to fit.
[0582]
As a result of the aforementioned subjective evaluation C. Therefore, when the environment where the display device is placed is dark, the display image is set to KGAIN = 1 so that the fidelity is high (instead, the luminance is suppressed).
[0583]
In addition, as a result of the subjective evaluation described above, D.E. Therefore, when the environment in which the display device is placed is bright, KGAIN = 1 to 2 is set to increase the brightness (instead of decreasing the fidelity of the display image).
[0584]
By setting KGAIN as described above, a subjectively good image display can be performed.
[0585]
A specific method for creating KGAIN will be described later.
[0586]
(Multiplier)
The output of the gain calculating means 902 and the corrected image data Dout are multiplied by the multiplier 904 shown in FIG. 58 and transferred to the limiter means 905 as corrected image data Dmult. The multiplier 904 may be configured by a so-called logic circuit, or the multiplication result is stored in a table memory (ROM or RAM), two parameters to be multiplied are input to the address, and the multiplication result is output from the data. May be.
[0587]
Further, since the limiter unit 905 to which the output of the multiplier 904 is connected can also be configured by a table memory, the limiter unit 905 and the multiplier 904 can also be configured by one table memory.
[0588]
In this case, the content to be stored in the table memory only needs to describe data that limits the multiplication result.
[0589]
Preferred limiter characteristics are described below.
[0590]
(Limiter means)
As described above, the gain G is determined. As described above, overflow often occurs. Therefore, a limiter is provided so that the modulator does not overflow.
[0591]
The limiter unit 905 has a preset limit value, compares the output data Dmult input to the limiter unit 905 with the limit value, and outputs a limit value if the limit value is smaller than the output data Dmult, If the limit value is larger than the output data Dmult, the output data Dmult is output (the signal name in FIG. 58 is the corrected image data Dlim).
[0592]
The limiter 905 may show a characteristic of a broken line that is a straight line having a constant slope up to the maximum value as shown in FIG. 59A, or a saturation characteristic that saturates at the maximum value as shown in FIG. 59B. It is also possible to show the characteristics of a curve such as The characteristic limiter shown in FIG. 59A can be realized by a comparator, and the characteristic limiter shown in FIG. 59B can be realized by a table memory or the like.
[0593]
The corrected image data Dlim completely limited to the input range of the modulation unit 8 by the limiter unit 905 is supplied to the modulation unit 8 via the shift register 5 and the latch 6.
[0594]
(External environment input means)
The external environment input unit 906 is formed of a sensor such as a CdS light receiving element or a photodiode, for example, and is installed in the vicinity of the display panel. Then, the illuminance of the environment where the display device is placed is converted into an electric signal, and further converted into a digital signal by an analog / digital converter and output.
[0595]
When the external environment input unit 906 has a low-pass filter (not shown) and is designed to change the output slowly with respect to the temporal change of the environment (illuminance), the display image is further improved.
[0596]
(User input means)
The user input unit 908 is realized by, for example, a switch, and selects a conversion characteristic stored in a KGAIN table described later according to the user's preference. Of course, means such as a remote controller may be used.
[0597]
(KGAIN table)
The KGAIN table 907 is conversion means for converting the output of the external environment input means into KGAIN. For example, as shown in FIG. 60A, KGAIN is a table that outputs 1 when it is dark and 1.5 when it is bright, and is composed of a memory in which the above characteristics are stored in advance. .
[0598]
Further, according to the user's preference, the characteristics can be selected as shown in FIGS. 60A, 60B, 60C, etc. according to the output of the user input means. This function is realized by connecting the output of the user input means to the upper address of the memory constituting the KGAIN table 907 and switching the bank.
[0599]
The characteristic (a) is an example of converting KGAIN to 1 when the external environment is dark and converting KGAIN to 1.5 when the external environment is bright.
[0600]
In this case, as described later, when the external environment is dark, a gain G for displaying the corrected image data Dmult without overflow is calculated. And an image can be displayed faithfully.
[0601]
When the external environment is bright, the gain G is calculated to be large and the display luminance is increased. When the external environment is bright, the corrected image data Dmul overflows the modulation means 8, so that the limiter 905 limits the output of the multiplier 904 (corrected image data Dmult). As a result, the fidelity deteriorates instead of increasing the luminance.
[0602]
By using such a KGAIN table, subjectively good display is possible as shown in the subjective evaluation (CD) described above.
[0603]
The characteristic (b) is an example in which KGAIN is converted to 1 when the external environment is dark, and KGAIN is converted to 2 when the external environment is bright. In this case, since KGAIN when the external environment is brighter than (a) is increased, the fidelity is deteriorated, but an image can be displayed brighter than (a). The user selects a good conversion table by user input means depending on the type of input image to be displayed.
[0604]
The characteristic (c) is an example in which KGAIN is fixed to 1. In this case, KGAIN is set to 1 regardless of the brightness of the external environment, so that the corrected image data Dmul can be displayed without overflow. The user may select this when displaying an image faithfully with respect to the input image.
[0605]
Furthermore, the present inventors have repeatedly studied and found that the KGAIN table 907 can obtain good results also by having the following characteristics.
[0606]
For example, as shown in FIG. 61 (d), the area of KGAIN = 1 is from low to medium illuminance. In this case, an image can be displayed faithfully even if the external environment is slightly bright. Also, as shown in FIG. 61 (e), when the external illuminance changes when the KGAIN is smoothly changed with respect to the external illuminance, there is little uncomfortable feeling for the person viewing the image display panel.
[0607]
Further, curves as shown in FIGS. 62 (f) and (g) were also effective.
[0608]
By making it possible to select the characteristics described above according to the output of the user input means, it is possible to display well according to the type of user preference, input image, and the like.
[0609]
As described above, in the present invention, by providing the external environment input means, KGAIN is obtained using the conversion means (KGAIN table) for inputting the external environment information (illuminance) and converting the value into KGAIN.
[0610]
Then, the gain calculating means calculates the gain G and multiplies the calculated gain G by the corrected image data or the input image data, so that the illuminance at the place where the image is displayed is lower than the reference value (when the screen is viewed in a dark room) ) Corrects image quality degradation due to the influence of the scanning wiring without increasing the brightness of the screen (that is, brighter display), and when the illuminance of the place where the image is displayed is higher than the reference value (when viewing the screen in a bright room) ), By accurately correcting the image quality deterioration due to the influence of the scanning wiring, the display brightness can be subjectively improved by increasing the luminance of the screen (that is, displaying brightly).
[0611]
【The invention's effect】
As described above, according to the image display device of the present invention, it has been possible to suitably improve the deterioration of the display image due to the voltage drop on the scanning wiring, which has been a problem in the past.
[0612]
In addition, by introducing several approximations, it is possible to easily calculate the corrected image data, which corrects the influence of the voltage drop, can be realized with very simple hardware, etc. There was a very good effect.
[0613]
In addition, an overflow processing circuit is provided so that the corrected image data does not overflow the input range of the modulation means. In the overflow processing, the overflow processing method is changed by changing the method of overflow processing between the television video signal and the computer video signal. I was able to display an image with high quality.
[Brief description of the drawings]
FIG. 1 is a diagram showing an overview of an image display apparatus according to an embodiment of the present invention.
FIG. 2 is a diagram showing an electrical connection of a display panel.
FIG. 3 is a diagram showing characteristics of a surface conduction electron-emitting device.
FIG. 4 is a diagram showing a display panel driving method.
FIG. 5 is a diagram illustrating a degenerate model.
FIG. 6 is a graph showing voltage drop amounts calculated discretely.
FIG. 7 is a graph showing the amount of change in emission current calculated discretely.
FIG. 8 is a diagram for explaining another calculation method of correction data;
FIG. 9 is a diagram illustrating an example of calculation of correction data when the size of image data is 192;
FIG. 10 is a diagram for explaining a correction data interpolation method;
FIG. 11 is a block diagram showing a schematic configuration of the image display apparatus according to the first embodiment.
FIG. 12 is a block diagram illustrating a configuration of a scanning circuit of the image display device.
FIG. 13 is a block diagram illustrating a configuration of an inverse γ processing unit of the image display apparatus.
FIG. 14 is a block diagram illustrating a configuration of a data array conversion unit of the image display device.
FIG. 15 is a diagram illustrating an example of continuous frames.
FIG. 16 is a graph showing the size of image data in consecutive frames.
FIG. 17 is a graph showing gain in consecutive frames.
FIG. 18 is a diagram illustrating the configuration and operation of a modulation unit of an image display device.
FIG. 19 is a timing chart of the modulation means of the image display device.
FIG. 20 is a block diagram illustrating a configuration of correction data calculation means of the image display device.
FIG. 21 is a block diagram illustrating a configuration of a discrete correction data calculation unit of the image display device.
FIG. 22 is a block diagram illustrating a configuration of a correction data interpolation unit.
FIG. 23 is a block diagram showing a configuration of a linear approximation means.
FIG. 24 is a timing chart of the image display device.
FIG. 25 is a block diagram showing a schematic configuration of an image display apparatus according to a second embodiment.
FIG. 26 is a block diagram showing a schematic configuration of an image display apparatus according to a third embodiment.
FIG. 27 is a block diagram showing a schematic configuration of an image display apparatus according to a fourth embodiment.
FIG. 28 is a block diagram illustrating a schematic configuration of an image display apparatus according to a fifth embodiment.
FIG. 29 is a block diagram of a gain calculation unit according to the fifth embodiment.
FIG. 30 is a block diagram of a gain calculation unit according to the sixth embodiment.
FIG. 31 is a block diagram illustrating a schematic configuration of an image display device according to an eighth embodiment;
FIG. 32 is a block diagram showing a configuration of filter means according to an eighth embodiment.
FIG. 33 is a block diagram showing another configuration of the filter means of the eighth embodiment.
FIG. 34 is a diagram illustrating fluctuations in maximum corrected image data in a certain moving image described in the eighth embodiment.
FIG. 35 is an output graph of frame number versus filter means described in the eighth embodiment.
FIG. 36 is a frame number vs. average luminance (APL) graph described in the eighth embodiment.
FIG. 37 is an output graph of frame number vs. filter means subjected to scene change described in the eighth embodiment.
FIG. 38 is a block diagram showing a schematic configuration of an image display apparatus according to a ninth embodiment.
FIG. 39 is a block diagram showing a schematic configuration of an image display apparatus according to a tenth embodiment.
FIG. 40 is a block diagram showing a configuration of filter means of a tenth embodiment.
FIG. 41 is a diagram illustrating a change in maximum corrected image data of a moving image with noise described in the eleventh embodiment.
FIG. 42 is a block diagram showing a schematic configuration of an image display apparatus according to an eleventh embodiment.
FIG. 43 is a block diagram showing a configuration of range selection means of the eleventh embodiment.
FIG. 44 is a diagram illustrating a change in maximum correction image data when a noise portion is ignored as described in the eleventh embodiment.
FIG. 45 is a block diagram showing another configuration of the range selection means of the eleventh embodiment.
FIG. 46 is a diagram illustrating weight characteristics of the range selection unit according to the eleventh embodiment.
FIG. 47 is a block diagram showing a schematic configuration of an image display apparatus according to a twelfth embodiment.
FIG. 48 is a block diagram showing a schematic configuration of an image display apparatus according to a thirteenth embodiment.
FIG. 49 is a block diagram showing a schematic configuration of an image display apparatus according to a fourteenth embodiment.
FIG. 50 is a block diagram showing a schematic configuration of an image display apparatus according to a fifteenth embodiment.
FIG. 51 is a block diagram showing a first configuration of a gain limiting unit according to a fifteenth embodiment.
FIG. 52 is a block diagram showing a second configuration of the gain limiting unit according to the fifteenth embodiment.
FIG. 53 is a gain limiting characteristic example of the gain limiting table according to the fifteenth embodiment;
FIG. 54 is a block diagram showing a schematic configuration of an image display apparatus according to a sixteenth embodiment.
FIG. 55 is a block diagram illustrating a configuration of a feature amount calculating unit according to a sixteenth embodiment.
FIG. 56 is a block diagram illustrating a configuration of a determination unit according to a sixteenth embodiment.
FIG. 57 is a block diagram showing another configuration of the feature value calculating means of the sixteenth embodiment.
FIG. 58 is a block diagram showing a schematic configuration of an image display apparatus according to a seventeenth embodiment.
FIG. 59 is a diagram showing characteristics of limiter means in the seventeenth embodiment.
FIG. 60 is a diagram illustrating an example of characteristics of a KGAIN table according to the seventeenth embodiment;
FIG. 61 is a diagram illustrating an example of characteristics of a KGAIN table according to a seventeenth embodiment;
FIG. 62 is a diagram illustrating an example of characteristics of the KGAIN table according to the seventeenth embodiment;
FIG. 63 is a block diagram showing a schematic configuration of a conventional image display apparatus.
[Explanation of symbols]
1 Display panel
2 Scanning circuit
3 Sync separation circuit
4 Timing generator
5 Shift register
6 Latch
8 Pulse width modulation means
9 Data array converter
12 Adder
14 Correction data calculation means
14a Discrete correction image data calculation means
14b Correction image data interpolation circuit
17 Reverse γ processing section
19 Delay circuit
20 Maximum value detection means
21 Gain calculation means
22 multiplier
23 Selector
40 Filter means
54 judgment means
60 feature amount calculation means
80 judging means
100a, 100b, 100c, 100d Lighting number counting means
101a, 101b, 101c, 101d registers
103 Table memory
107a, 107b, 107c comparator
111 table memory
123,124 decoder
400 range selection means
409 decoder
901 Maximum value detection means
902 Gain calculation means
903 Gain limiter
904 multiplier
905 Limiter
906 External environment input means
907 table
908 User input means
1001 Substrate
1002 Cold cathode devices
1003 Row wiring (scanning wiring)
1004 Column wiring (modulation wiring)
1007 Face plate
1008 Fluorescent film
1009 Metal back
9031 Gain limit register
9032 comparator
9033 switch
9034 Gain limit table

Claims (18)

A plurality of row wirings and column wirings, and a display panel connected to them and including image forming elements arranged on a matrix;
Scanning means for sequentially selecting and scanning the row wiring;
Corresponding to the input image data, corrected image data calculating means for calculating corrected image data whose data value is larger than the input image data value;
Adjusting means for adjusting the corrected image data or the value of the image data;
Modulation means connected to the column wiring, using the output from the adjustment means as an input, and outputting a modulation signal to the column wiring ;
A has,
The adjustment unit includes a maximum value detection unit that detects a maximum value among the values of the corrected image data corresponding to all or a part of a display area, and a gain that calculates a gain to be multiplied by the corrected image data or the image data. And a calculation unit,
The gain calculating unit calculates the gain so that a value obtained by smoothing the maximum value or a plurality of maximum values detected corresponding to a plurality of frames is within an input range of the modulation means. Image display device. The corrected image data, the corresponding to the image data, the image display apparatus according to claim 1 is a data for correcting the influence of the voltage drop therefore occurs in resistance of at least the row wiring. The image display device according to claim 1, wherein the corrected image data is data obtained by performing correction for compensating for a decrease in luminance caused by a voltage drop due to a resistance of the row wiring on the image data. The image display apparatus according to any one of claims 1 to 3, characterized in that the value of the corrected image data to which the adjusted has a limiter to limit to fit perfectly to the input range of the modulating means. The gain is the image display apparatus according to any one of claims 1 to 4, characterized in that adaptive gain is calculated for each frame. The image display apparatus according to claim 5 , wherein the adjustment unit includes a filter unit for limiting variation in the gain for each frame. The adjustment unit further includes a scene switching determination unit that detects that the scene of the display image has changed,
The image display apparatus according to claim 6 , wherein the filter unit does not perform a process that restricts a change in the gain when a scene change is determined. The scene switching determining unit determines scene switching based on an inter-frame difference in average luminance level (APL) for each frame of input image data and / or a maximum inter-frame difference in corrected image data for each frame. The image display device according to claim 7 . The adjusting means, the image display apparatus according to any one of claims 1 to 3, characterized in that it has a gain limiting section for limiting the gain to less than a preset upper-limit value. Said maximum value detecting unit, among the corrected image data in the frame, not the entire display region, any of claims 1 to 3, characterized in that for detecting the maximum value of the corrected image data of the predetermined area whether the image display apparatus according to item 1. The scene switching determination unit
The display area is divided into a plurality of areas, scene switching is determined for each area,
8. The image display device according to claim 7 , wherein scene switching of the entire screen is determined from the determination result for each area. It said adjusting means detects the illuminance around the image display device, an external illuminance input unit for outputting a signal corresponding to the detection result, modulating the gain according to the output signal of the external illuminance input unit The image display device according to claim 1, wherein: The adjusting means includes
Comprising a first operation mode for outputting the proper応型gain that will be calculated for each frame, and a second operation mode for outputting the fixed gain set in advance does not change from frame to frame, at least two modes of operation The image display apparatus according to claim 1 , wherein the image display apparatus is an image display apparatus. The adjusting means includes
When the input video signal is a television video signal, the first operation mode is selected ,
14. The image display apparatus according to claim 13 , wherein when the input video signal is a video signal for a computer, the second operation mode is selected . A plurality of row wirings and column wirings, and a display panel connected to them and including image forming elements arranged on a matrix;
Scanning means for sequentially selecting and scanning the row wiring;
An image display device comprising: modulation means connected to the column wiring;
Corresponding to the input image data, corrected image data calculating means for calculating corrected image data whose data value is larger than the input image data value;
Adjusting means for adjusting the value of the corrected image data or the image data so that the value of the corrected image data falls within the input range of the modulating means;
The modulation means receives the output of the adjustment means as an input and outputs a modulation signal to the column wiring;
The corrected image data calculating means includes
Means for calculating the amount of voltage drop due to the resistance of the row wiring at each of a discrete horizontal display position and a discrete time within one horizontal scanning period based on the input image data;
Discrete corrected image data calculating means for calculating corrected image data corresponding to a discrete horizontal display position where the amount of voltage drop is calculated and a discrete time within one horizontal scanning period from the amount of voltage drop;
An image display apparatus comprising: corrected image data interpolating means for interpolating the output of the discrete corrected image data calculating means to calculate interpolated corrected image data. The adjusting means includes
Means for multiplying the output of the discrete corrected image data calculating means by a gain for adjusting a value ; and further, the output of the corrected image data so that the output of the corrected image data interpolating means falls within the input range of the modulating means. The image display device according to claim 15 , further comprising a limiter for limiting the value . The image display apparatus according to claim 1, wherein the modulation signal is a signal whose pulse width is modulated based on the image data. The image display apparatus according to any one of claims 1 to 17, wherein the image forming device is a surface conduction electron-emitting devices.

Images