JP3713424B2 - Constant voltage circuit - Google Patents
Constant voltage circuit Download PDFInfo
- Publication number
- JP3713424B2 JP3713424B2 JP2000260994A JP2000260994A JP3713424B2 JP 3713424 B2 JP3713424 B2 JP 3713424B2 JP 2000260994 A JP2000260994 A JP 2000260994A JP 2000260994 A JP2000260994 A JP 2000260994A JP 3713424 B2 JP3713424 B2 JP 3713424B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage circuit
- circuit
- reference voltage
- constant current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体集積回路の定電圧回路に関するもので、特に、それぞれ別の電位を発生する2つの基準電圧源の電位差を電圧増幅用のオペアンプにて増幅することで安定した出力を得る定電圧回路に関する。
【0002】
【従来の技術】
従来、それぞれ別の電位を発生する2つの基準電圧源を使用し、その2つの基準電圧源の電位差を電圧増幅用のオペアンプにて増幅することで、電源電圧の変動に対して安定した出力を得ることができる定電圧回路が知られている。
【0003】
図6は、従来の定電圧回路の構成例を示すものである。
【0004】
この定電圧回路の場合、基準電圧回路1,2は、しきい値変動や電源電圧変動の影響を受けずに常に一定の電流を流すことができる理想的な定電流回路3と、その出力端がエミッタにつながっており、ベースとコレクタとが接地されているバイポーラトランジスタ4とで構成されている。
【0005】
基準電圧回路1の出力Vaは、出力インピーダンス変換用のオペアンプ5の非反転入力端子に供給されるようになっている。このオペアンプ5は、反転入力端子と出力端子とが接続された非反転回路となっている。
【0006】
また、オペアンプ5の出力端子は、抵抗R1の一端に接続されている。抵抗R1の他の一端は、抵抗R2の一端と差動増幅用のオペアンプ6の反転入力端子とに接続されている。このオペアンプ6の非反転入力端子には、基準電圧回路1よりも高い電圧を出力する基準電圧回路2の出力Vbが供給されるようになっている。オペアンプ6の出力端子は抵抗R2の他の一端と接続され、この端子の出力が従来の定電圧回路の出力となっている。
【0007】
ここで、基準電圧回路2は、基準電圧回路1と同様の構成だが、基準電圧回路1よりも定電流回路3の出力電流を多く流すことで出力電圧を高くしている(Va<Vb)。
【0008】
従来の定電圧回路では、基準電圧回路1,2の出力の電位差(Vb−Va)を、オペアンプ5,6にて抵抗比分(R2/R1)だけ増幅し、基準電圧回路2の出力Vbに上乗せして出力する。よって、従来の定電圧回路の出力は、R2/R1・(Vb−Va)+Vbの式で表される。
【0009】
従来の定電圧回路で安定した出力を得るには、抵抗比R2/R1をできるだけ小さくし、オペアンプ5,6のオフセット誤差の影響を小さくする必要がある。そのためには、基準電圧回路1,2の出力電位差を大きくすればよい。
【0010】
しかしながら、従来の定電圧回路において、基準電圧回路1,2の出力電位差を大きくするためには、定電流回路3の電流量を増やすことで電位差をつけなければならなかった(外部ノイズの影響が多くなるため、電流量を減らすことはできない)。
【0011】
【発明が解決しようとする課題】
上記したように、従来においては、基準電圧回路の出力電位差を大きくすることによって、安定した出力を得ることができるものの、基準電圧回路の出力電位差を大きくするためには、定電流回路の電流量を増やすことで電位差をつけなければならず、消費電流が増えるという問題があった。
【0012】
そこで、この発明は、消費電流を増やすことなく、基準電圧回路の出力電位差を広げることができ、安定した出力を容易に得ることが可能な定電圧回路を提供することを目的としている。
【0013】
【課題を解決するための手段】
本願発明の一態様によれば、第一の定電流回路、および、この第一の定電流回路の出力端がエミッタに接続され、かつ、ベースとコレクタとが接地されている第一のバイポーラトランジスタからなる第一の基準電圧回路と、第二の定電流回路、および、この第二の定電流回路の出力端がエミッタに接続され、かつ、コレクタが接地されるとともに、ベースが前記第一のバイポーラトランジスタのエミッタに接続された第二のバイポーラトランジスタからなる第二の基準電圧回路と、前記第一のバイポーラトランジスタのエミッタが非反転入力端子に接続され、その出力端子および第一の抵抗の一端が反転入力端子に接続された出力インピーダンス変換用の第一のオペアンプと、前記第一の抵抗の他の一端および第二の抵抗の一端が反転入力端子に接続され、前記第二のバイポーラトランジスタのエミッタが非反転入力端子に接続されるとともに、その出力端子が前記第二の抵抗の他の一端に接続された差動増幅用の第二のオペアンプとを具備したことを特徴とする定電圧回路が提供される。
【0014】
この発明の定電圧回路によれば、電圧増幅用のオペアンプの増幅率を小さくできるようになる。これにより、定電流回路の電流量を増やすことなしに、オフセット誤差の影響を軽減することが可能となるものである。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0016】
(第1の実施形態)
図1は、本発明の第1の実施形態にかかる定電流回路の構成例を示すものである。この定電圧回路の場合、基準電圧回路(第一の基準電圧回路)11aは、しきい値変動や電源電圧変動の影響を受けずに常に一定の電流を流すことができる理想的な定電流回路(第一の定電流回路)12aと、その出力端がエミッタにつながっており、ベースとコレクタとが接地されているPNP型のバイポーラトランジスタ(第一のバイポーラトランジスタ)13aとで構成されている。
【0017】
また、基準電圧回路(第二の基準電圧回路)11bは、しきい値変動や電源電圧変動の影響を受けずに常に一定の電流を流すことができる理想的な定電流回路(第二の定電流回路)12bと、その出力端がエミッタにつながっており、コレクタが接地されるとともに、ベースが上記基準電圧回路11aの上記バイポーラトランジスタ13aのエミッタに接続されているPNP型のバイポーラトランジスタ(第二のバイポーラトランジスタ)13bとで構成されている。
【0018】
基準電圧回路11aの出力(バイポーラトランジスタ13aのエミッタ電圧)Vaは、出力インピーダンス変換用のオペアンプ(第一のオペアンプ)21の非反転入力端子に供給されるようになっている。このオペアンプ21は、反転入力端子と出力端子とが接続された非反転回路となっている。
【0019】
また、オペアンプ21の出力端子は、抵抗(第一の抵抗)R1の一端に接続されている。この抵抗R1の他の一端は、抵抗(第二の抵抗)R2の一端と差動増幅用のオペアンプ(第二のオペアンプ)31の反転入力端子とに接続されている。このオペアンプ31の非反転入力端子には、上記基準電圧回路11aよりも高い電圧を出力する上記基準電圧回路11bの出力(基準電圧)Vbが供給されるようになっている。オペアンプ31の出力端子は抵抗R2の他の一端と接続されるとともに、この端子の出力が本定電圧回路の出力Voutとなる。
【0020】
ここで、定電流回路12a,12bの電流能力およびバイポーラトランジスタ13a,13bの特性が同じだとすると、基準電圧Vbは、
Vb=Va(バイポーラトランジスタ13aのエミッタ電圧)+Va(バイポーラトランジスタ13bのベース−エミッタ間電圧VBE)
となる。
【0021】
よって、その出力Voutは、
Vout=R2/R1・(Va)+2×Va
となる。
【0022】
このように、本発明の定電圧回路の場合、抵抗比R2/R1が従来の定電圧回路に比べてVa/(Vb−Va)だけ小さくなる。
【0023】
たとえば、VDD=5.0V、Va=0.5V、Vb=0.6V、Ia=0.07μA、Ib=1.40μA、Vout=1.6Vとすると、従来の定電圧回路(図6参照)の場合、差動増幅用のオペアンプ6の抵抗比はR2:R1=11:1となり、定電圧回路の消費電流は1.47μAとなる。
【0024】
これに対し、本発明の定電圧回路の場合、基準電圧Vbは、
Vb=Va×2=1.0V
となる。
【0025】
そのため、差動増幅用のオペアンプ31の抵抗比は、R2:R1=1.4:1と小さくなる。これにより、オペアンプ31のオフセット誤差の影響を約1/7%に軽減することができ、安定した出力Voutを得ることが可能となる。
【0026】
また、各トランジスタ13a,13bを流れる電流Ia,Ibは、
Ia=Ib=0.07μA
となり、この発明の定電圧回路の消費電流は0.14μAとなる。したがって、従来の定電圧回路の約10%の電流消費で済む。
【0027】
すなわち、本発明の定電圧回路は、定電流回路12bの電流量を増加させて、基準電圧回路11a,11bの出力電位差を広げる必要がない。そのため、定電流回路12bの電流量を、外部ノイズの影響を受けない程度の最小電流量に設定できる。したがって、定電流回路12a,12bの電流能力およびバイポーラトランジスタ13a,13bの特性を同じにすることで、最小消費電流の設計とすることができる。なお、そのときの基準電圧回路11a,11bの各出力Va,Vbは、
Vb=Va×2
となる。
【0028】
特に、従来の定電圧回路において、本発明の定電圧回路の抵抗比1.4:1に合わせて、基準電圧回路2の出力Vbが1.0Vとなるようにした場合、Ib=1.97mAとなって、約28000倍の電流量が必要となる。この場合、トランジスタ4のサイズがトランジスタ13bの25倍にもなり、チップ面積が大きくなる。
【0029】
上記したように、電圧増幅用のオペアンプの増幅率を小さくできるようにしている。すなわち、基準電圧を生成するためのバイポーラトランジスタのベースを、バイポーラトランジスタのエミッタに接続するようにしている。これにより、定電流回路の電流量を増やすことなしに、オフセット誤差の影響を軽減することが可能となる。したがって、消費電流を増やすことなく、基準電圧回路の出力電位差を広げることができ、安定した出力を容易に得ることが可能となるものである。
【0030】
(第2の実施形態)
図2は、本発明の第2の実施形態にかかる定電圧回路の構成例を示すものである。なお、この定電圧回路は、上述した第1の実施形態にかかる定電圧回路と基本的に同じ構成のため、ここでは異なる部分についてのみ説明する。
【0031】
図2において、基準電圧回路11b’は、定電流回路12bの出力端とバイポーラトランジスタ13bのエミッタとの間に抵抗(第三の抵抗)R3が挿入され、この抵抗R3と定電流回路12bとの接続点(基準電圧回路11b’の出力Vb’)がオペアンプ31の非反転入力端子に接続されてなる構成とされている。
【0032】
この構成の定電圧回路の場合、抵抗R3と定電流回路12bとの接続点の電圧を基準電圧Vb’として用いることにより、温度特性をさらに改善することができる。
【0033】
図3は、基準電圧回路11a,11b、11b’の各出力Va,Vb,Vb’を比較して示すものである。
【0034】
この図からも明らかなように、基準電圧Vb’はほぼ2Vaとなるので、第1の実施形態の場合と同様に、その出力Voutは、
Vout=R2/R1・(Va)+2×Va
となる。
【0035】
(第3の実施形態)
図4は、本発明の第3の実施形態にかかる定電圧回路の構成例を示すものである。ここでは、基準電圧回路を複数段つなげる構成とした場合について説明する。
【0036】
この定電圧回路の場合、たとえば、5つ(五段分)の基準電圧回路11a〜11eを用いて構成されている。
【0037】
すなわち、基準電圧回路11aは、しきい値変動や電源電圧変動の影響を受けずに常に一定の電流を流すことができる理想的な定電流回路12aと、その出力端がエミッタにつながっており、ベースとコレクタとが接地されているPNP型のバイポーラトランジスタ13aとで構成されている。
【0038】
また、基準電圧回路11bは、しきい値変動や電源電圧変動の影響を受けずに常に一定の電流を流すことができる理想的な定電流回路12bと、その出力端がエミッタにつながっており、コレクタが接地されるとともに、ベースが上記基準電圧回路11aの上記バイポーラトランジスタ13aのエミッタに接続されているPNP型のバイポーラトランジスタ13bとで構成されている。
【0039】
また、基準電圧回路11cは、しきい値変動や電源電圧変動の影響を受けずに常に一定の電流を流すことができる理想的な定電流回路12cと、その出力端がエミッタにつながっており、コレクタが接地されるとともに、ベースが上記基準電圧回路11bの上記バイポーラトランジスタ13bのエミッタに接続されているPNP型のバイポーラトランジスタ13cとで構成されている。
【0040】
また、基準電圧回路11dは、しきい値変動や電源電圧変動の影響を受けずに常に一定の電流を流すことができる理想的な定電流回路12dと、その出力端がエミッタにつながっており、コレクタが接地されるとともに、ベースが上記基準電圧回路11cの上記バイポーラトランジスタ13cのエミッタに接続されているPNP型のバイポーラトランジスタ13dとで構成されている。
【0041】
さらに、基準電圧回路11eは、しきい値変動や電源電圧変動の影響を受けずに常に一定の電流を流すことができる理想的な定電流回路12eと、その出力端がエミッタにつながっており、コレクタが接地されるとともに、ベースが上記基準電圧回路11dの上記バイポーラトランジスタ13dのエミッタに接続されているPNP型のバイポーラトランジスタ13eとで構成されている。
【0042】
基準電圧回路11aの出力(バイポーラトランジスタ13aのエミッタ電圧)Vaは、出力インピーダンス変換用のオペアンプ21の非反転入力端子に供給されるようになっている。このオペアンプ21は、反転入力端子と出力端子とが接続された非反転回路となっている。
【0043】
また、オペアンプ21の出力端子は、抵抗R1の一端に接続されている。この抵抗R1の他の一端は、抵抗R2の一端と差動増幅用のオペアンプ31の反転入力端子とに接続されている。このオペアンプ31の非反転入力端子には、上記基準電圧回路11aよりも高い電圧を出力する上記基準電圧回路11b,11c,11d,11eの各出力(基準電圧)Vb,Vc,Vd,Veが選択的に供給されるようになっている。オペアンプ31の出力端子は抵抗R2の他の一端と接続されるとともに、この端子の出力が本定電圧回路の出力Voutとなる。
【0044】
図5は、上記した構成の定電圧回路において、基準電圧回路11a〜11eの段数を変化させた際の特性の違いを比較して示すものである。
【0045】
たとえば、出力Vout=4.0V、基準電圧Va=0.4V,Vb=0.8V,Vc=1.2V,Vd=1.6V,Ve=2.0Vとした場合において、オペアンプ31の非反転入力端子に基準電圧回路11bの出力Vbが供給されるように、2つの基準電圧回路11a,11bをつなげた定電圧回路(二段接続)の場合、差動増幅用のオペアンプ31の抵抗比をR2:R1=8:1にしなければならない。
【0046】
これに対し、オペアンプ31の非反転入力端子に基準電圧回路11cの出力Vcが供給されるように、3つの基準電圧回路11a,11b,11cをつなげた定電圧回路(三段接続)の場合、差動増幅用のオペアンプ31の抵抗比をR2:R1=3.5:1に抑えることができ、オペアンプ21,31のオフセット誤差を44%に低減できる。
【0047】
また、オペアンプ31の非反転入力端子に基準電圧回路11dの出力Vdが供給されるように、4つの基準電圧回路11a,11b,11c,11dをつなげた定電圧回路(四段接続)の場合、差動増幅用のオペアンプ31の抵抗比をR2:R1=2:1に抑えることができ、オペアンプ21,31のオフセット誤差を25%に低減できる。
【0048】
さらに、オペアンプ31の非反転入力端子に基準電圧回路11eの出力Veが供給されるように、5つの基準電圧回路11a,11b,11c,11d,11eをつなげた定電圧回路(五段接続)の場合、差動増幅用のオペアンプ31の抵抗比をR2:R1=1.25:1に抑えることができ、オペアンプ21,31のオフセット誤差を16%に低減できる。
【0049】
このような構成の定電圧回路によれば、基準電圧回路の段数をさらに増加させて、基準電圧の電位差を広げることにより、オペアンプ21,31のオフセット誤差(オペアンプ31の増幅率)をさらに低減させることが可能である。
【0050】
また、この構成の定電圧回路において、上述した第2の実施形態の場合と同様に、定電流回路12b〜12eとバイポーラトランジスタ13b〜13eとの接続点にそれぞれ抵抗R3を挿入することによって、温度特性をさらに改善することも可能である。
【0051】
なお、本願発明は、上記各実施形態に限定されるものではなく、各実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、各実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【0052】
【発明の効果】
以上、詳述したようにこの発明によれば、消費電流を増やすことなく、基準電圧回路の出力電位差を広げることができ、安定した出力を容易に得ることが可能な定電圧回路を提供できる。
【図面の簡単な説明】
【図1】この発明の第1の実施形態にかかる定電流回路の概略を示す回路構成図。
【図2】この発明の第2の実施形態にかかる定電圧回路の概略を示す回路構成図。
【図3】同じく、基準電圧の温度特性を示す概略特性図。
【図4】この発明の第3の実施形態にかかる定電圧回路の概略を示す回路構成図。
【図5】同じく、基準電圧回路の段数を変化させた際の回路特性を比較して示す概略図。
【図6】従来技術とその問題点を説明するために示す定電圧回路の回路構成図。
【符号の説明】
11a,11b,11b’,11c,11d,11e…基準電圧回路
12a,12b,12c,12d,12e…定電流回路
13a,13b,13c,13d,13e…バイポーラトランジスタ
21…出力インピーダンス変換用のオペアンプ
31…差動(電圧)増幅用のオペアンプ
R1,R2,R3…抵抗
Va,Vb,Vb’,Vc,Vd,Ve…基準電圧回路出力
Vout…定電圧回路出力
Ia,Ib…基準電圧回路電流[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a constant voltage circuit of a semiconductor integrated circuit, and in particular, a constant voltage that obtains a stable output by amplifying a potential difference between two reference voltage sources that generate different potentials by an operational amplifier for voltage amplification. Regarding the circuit.
[0002]
[Prior art]
Conventionally, two reference voltage sources that generate different potentials are used, and the potential difference between the two reference voltage sources is amplified by an operational amplifier for voltage amplification, thereby providing a stable output against fluctuations in power supply voltage. Constant voltage circuits that can be obtained are known.
[0003]
FIG. 6 shows a configuration example of a conventional constant voltage circuit.
[0004]
In the case of this constant voltage circuit, the
[0005]
The output Va of the
[0006]
The output terminal of the operational amplifier 5 is connected to one end of the resistor R1. The other end of the resistor R1 is connected to one end of the resistor R2 and the inverting input terminal of the operational amplifier 6 for differential amplification. The non-inverting input terminal of the operational amplifier 6 is supplied with the output Vb of the
[0007]
Here, the
[0008]
In the conventional constant voltage circuit, the potential difference (Vb−Va) between the outputs of the
[0009]
In order to obtain a stable output with the conventional constant voltage circuit, it is necessary to make the resistance ratio R2 / R1 as small as possible and to reduce the influence of the offset error of the operational amplifiers 5 and 6. For this purpose, the output potential difference between the
[0010]
However, in the conventional constant voltage circuit, in order to increase the output potential difference between the
[0011]
[Problems to be solved by the invention]
As described above, in the prior art, a stable output can be obtained by increasing the output potential difference of the reference voltage circuit, but in order to increase the output potential difference of the reference voltage circuit, the current amount of the constant current circuit Therefore, there is a problem that a potential difference needs to be increased by increasing the current consumption, resulting in an increase in current consumption.
[0012]
Therefore, an object of the present invention is to provide a constant voltage circuit that can widen the output potential difference of the reference voltage circuit without increasing the current consumption and can easily obtain a stable output.
[0013]
[Means for Solving the Problems]
According to one aspect of the present invention, a first constant current circuit, and a first bipolar transistor in which an output terminal of the first constant current circuit is connected to an emitter and a base and a collector are grounded A first reference voltage circuit, a second constant current circuit, and an output terminal of the second constant current circuit is connected to the emitter, the collector is grounded, and the base is the first constant voltage circuit. A second reference voltage circuit comprising a second bipolar transistor connected to the emitter of the bipolar transistor; and the emitter of the first bipolar transistor is connected to a non-inverting input terminal, its output terminal and one end of the first resistor There inverting a first operational amplifier for output impedance converter which is connected to the input terminal, the first other end and the second end inverting input terminal of the resistance of the resistor A second operational amplifier for differential amplification in which the emitter of the second bipolar transistor is connected to the non-inverting input terminal and the output terminal of the second bipolar transistor is connected to the other end of the second resistor. A constant voltage circuit is provided .
[0014]
According to the constant voltage circuit of the present invention, the gain of the operational amplifier for voltage amplification can be reduced. As a result, the influence of the offset error can be reduced without increasing the current amount of the constant current circuit.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0016]
(First embodiment)
FIG. 1 shows a configuration example of a constant current circuit according to a first embodiment of the present invention. In the case of this constant voltage circuit, the reference voltage circuit (first reference voltage circuit) 11a is an ideal constant current circuit that can always flow a constant current without being affected by threshold voltage fluctuations or power supply voltage fluctuations. (First constant current circuit) 12a and a PNP-type bipolar transistor (first bipolar transistor) 13a whose output terminal is connected to the emitter and whose base and collector are grounded.
[0017]
Further, the reference voltage circuit (second reference voltage circuit) 11b is an ideal constant current circuit (second constant voltage circuit) that can always flow a constant current without being affected by fluctuations in threshold voltage or power supply voltage. (Current circuit) 12b and its output terminal are connected to the emitter, the collector is grounded, and the base is connected to the emitter of the
[0018]
The output of the
[0019]
The output terminal of the
[0020]
If the current capability of the constant
Vb = Va (emitter voltage of the
It becomes.
[0021]
Therefore, the output Vout is
Vout = R2 / R1 · (Va) + 2 × Va
It becomes.
[0022]
Thus, in the case of the constant voltage circuit of the present invention, the resistance ratio R2 / R1 is smaller by Va / (Vb−Va) than the conventional constant voltage circuit.
[0023]
For example, when VDD = 5.0V, Va = 0.5V, Vb = 0.6V, Ia = 0.07 μA, Ib = 1.40 μA, and Vout = 1.6 V, a conventional constant voltage circuit (see FIG. 6) In this case, the resistance ratio of the operational amplifier 6 for differential amplification is R2: R1 = 11: 1, and the current consumption of the constant voltage circuit is 1.47 μA.
[0024]
On the other hand, in the case of the constant voltage circuit of the present invention, the reference voltage Vb is
Vb = Va × 2 = 1.0V
It becomes.
[0025]
Therefore, the resistance ratio of the
[0026]
The currents Ia and Ib flowing through the
Ia = Ib = 0.07 μA
Thus, the consumption current of the constant voltage circuit of the present invention is 0.14 μA. Therefore, the current consumption is about 10% of the conventional constant voltage circuit.
[0027]
That is, the constant voltage circuit of the present invention does not need to increase the current amount of the constant
Vb = Va × 2
It becomes.
[0028]
In particular, in the conventional constant voltage circuit, when the output Vb of the
[0029]
As described above, the amplification factor of the voltage amplification operational amplifier can be reduced. That is, the base of the bipolar transistor for generating the reference voltage is connected to the emitter of the bipolar transistor. As a result, the influence of the offset error can be reduced without increasing the current amount of the constant current circuit. Therefore, the output potential difference of the reference voltage circuit can be widened without increasing the current consumption, and a stable output can be easily obtained.
[0030]
(Second Embodiment)
FIG. 2 shows a configuration example of a constant voltage circuit according to the second embodiment of the present invention. Since this constant voltage circuit has basically the same configuration as the constant voltage circuit according to the first embodiment described above, only different parts will be described here.
[0031]
In FIG. 2, in the
[0032]
In the case of the constant voltage circuit having this configuration, the temperature characteristic can be further improved by using the voltage at the connection point between the resistor R3 and the constant
[0033]
FIG. 3 shows the comparison of the outputs Va, Vb, Vb ′ of the
[0034]
As is clear from this figure, since the reference voltage Vb ′ is approximately 2 Va, as in the case of the first embodiment, the output Vout is
Vout = R2 / R1 · (Va) + 2 × Va
It becomes.
[0035]
(Third embodiment)
FIG. 4 shows a configuration example of a constant voltage circuit according to the third embodiment of the present invention. Here, a case will be described in which a plurality of reference voltage circuits are connected.
[0036]
In the case of this constant voltage circuit, for example, it is configured by using five (five stages)
[0037]
That is, the
[0038]
The
[0039]
The
[0040]
The
[0041]
Furthermore, the
[0042]
The output of the
[0043]
The output terminal of the
[0044]
FIG. 5 shows a comparison of the difference in characteristics when the number of stages of the
[0045]
For example, when the output Vout = 4.0V, the reference voltage Va = 0.4V, Vb = 0.8V, Vc = 1.2V, Vd = 1.6V, Ve = 2.0V, the non-inversion of the
[0046]
On the other hand, in the case of a constant voltage circuit (three-stage connection) in which three
[0047]
In the case of a constant voltage circuit (four-stage connection) in which four
[0048]
Further, a constant voltage circuit (five-stage connection) in which five
[0049]
According to the constant voltage circuit having such a configuration, the offset error of the
[0050]
Further, in the constant voltage circuit having this configuration, as in the case of the second embodiment described above, the resistance R3 is inserted into the connection point between the constant
[0051]
The present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention at each stage of implementation. Furthermore, the above embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. For example, even if some constituent elements are deleted from all the constituent elements shown in each embodiment, the problems described in the column of the problem to be solved by the invention can be solved, and are described in the column of the effect of the invention. When an effect is obtained, a configuration from which the configuration requirements are deleted can be extracted as an invention.
[0052]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a constant voltage circuit that can widen the output potential difference of the reference voltage circuit without increasing the current consumption, and can easily obtain a stable output.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram schematically showing a constant current circuit according to a first embodiment of the present invention.
FIG. 2 is a circuit configuration diagram schematically showing a constant voltage circuit according to a second embodiment of the present invention.
FIG. 3 is a schematic characteristic diagram showing a temperature characteristic of a reference voltage, similarly;
FIG. 4 is a circuit configuration diagram showing an outline of a constant voltage circuit according to a third embodiment of the present invention.
FIG. 5 is a schematic diagram showing a comparison of circuit characteristics when the number of stages of the reference voltage circuit is similarly changed.
FIG. 6 is a circuit configuration diagram of a constant voltage circuit shown for explaining the prior art and its problems.
[Explanation of symbols]
11a, 11b, 11b ′, 11c, 11d, 11e...
Claims (5)
第二の定電流回路、および、この第二の定電流回路の出力端がエミッタに接続され、かつ、コレクタが接地されるとともに、ベースが前記第一のバイポーラトランジスタのエミッタに接続された第二のバイポーラトランジスタからなる第二の基準電圧回路と、
前記第一のバイポーラトランジスタのエミッタが非反転入力端子に接続され、その出力端子および第一の抵抗の一端が反転入力端子に接続された出力インピーダンス変換用の第一のオペアンプと、
前記第一の抵抗の他の一端および第二の抵抗の一端が反転入力端子に接続され、前記第二のバイポーラトランジスタのエミッタが非反転入力端子に接続されるとともに、その出力端子が前記第二の抵抗の他の一端に接続された差動増幅用の第二のオペアンプと
を具備したことを特徴とする定電圧回路。A first constant current circuit, and a first reference voltage circuit including a first bipolar transistor having an output terminal of the first constant current circuit connected to an emitter and a base and a collector grounded ,
A second constant current circuit, and a second constant current circuit having an output terminal connected to the emitter, a collector grounded, and a base connected to the emitter of the first bipolar transistor A second reference voltage circuit comprising bipolar transistors of
A first operational amplifier for converting output impedance, wherein an emitter of the first bipolar transistor is connected to a non-inverting input terminal, and an output terminal and one end of a first resistor are connected to the inverting input terminal;
The other end of the first resistor and one end of the second resistor are connected to the inverting input terminal, the emitter of the second bipolar transistor is connected to the non-inverting input terminal, and the output terminal is connected to the second inverting input terminal. And a second operational amplifier for differential amplification connected to the other end of the resistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000260994A JP3713424B2 (en) | 2000-08-30 | 2000-08-30 | Constant voltage circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000260994A JP3713424B2 (en) | 2000-08-30 | 2000-08-30 | Constant voltage circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002073180A JP2002073180A (en) | 2002-03-12 |
JP3713424B2 true JP3713424B2 (en) | 2005-11-09 |
Family
ID=18748918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000260994A Expired - Fee Related JP3713424B2 (en) | 2000-08-30 | 2000-08-30 | Constant voltage circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3713424B2 (en) |
-
2000
- 2000-08-30 JP JP2000260994A patent/JP3713424B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002073180A (en) | 2002-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6437645B1 (en) | Slew rate boost circuitry and method | |
JP2007133533A (en) | Reference voltage generation circuit | |
JPH08250941A (en) | Low-distortion differential amplifier circuit | |
JP2953383B2 (en) | Voltage-current converter | |
JP4158214B2 (en) | Semiconductor integrated circuit | |
JP3713424B2 (en) | Constant voltage circuit | |
JPH09105763A (en) | Comparator circuit | |
JP2003344181A (en) | Temperature sensor circuit | |
US7170337B2 (en) | Low voltage wide ratio current mirror | |
JP3178716B2 (en) | Maximum value output circuit, minimum value output circuit, maximum value minimum value output circuit | |
JP3134343B2 (en) | Bandgap reference voltage generation circuit | |
JP3922906B2 (en) | Wideband differential amplifier circuit | |
JP3736077B2 (en) | Voltage comparison circuit | |
JP3507530B2 (en) | Logarithmic conversion circuit | |
US6400184B1 (en) | Transistor output circuit | |
JP2830516B2 (en) | Current comparator | |
JP4753968B2 (en) | Semiconductor integrated circuit | |
JP3391293B2 (en) | n-th power circuit | |
KR900005303B1 (en) | Bias circuit following source voltage | |
JP3082247B2 (en) | Constant voltage circuit | |
JPH063868B2 (en) | Differential type comparator circuit | |
JPH0332096Y2 (en) | ||
JP2017138801A (en) | Semiconductor integrated circuit | |
JPH04215309A (en) | Reference voltage generating circuit for differential amplifier | |
JPH02218205A (en) | Current/voltage converting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050816 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050822 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100826 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100826 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |