JP3713028B2 - 電子論理ブロック - Google Patents
電子論理ブロック Download PDFInfo
- Publication number
- JP3713028B2 JP3713028B2 JP2003278881A JP2003278881A JP3713028B2 JP 3713028 B2 JP3713028 B2 JP 3713028B2 JP 2003278881 A JP2003278881 A JP 2003278881A JP 2003278881 A JP2003278881 A JP 2003278881A JP 3713028 B2 JP3713028 B2 JP 3713028B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- logic block
- electronic logic
- output
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Instructional Devices (AREA)
Description
この発明は論理回路を構築するためのブロック型要素に関し、特に、互いに接続して機能回路を形成可能なブロック型論理回路要素に関する。
電子玩具の人気が高くなっている。このような玩具の典型は、電子ブロックセットである。電子ブロックセットは、ペグボードと多数のブロックとを含む。ブロックの各々は一つ以上の入力と、電子的アナログ回路とを含み、回路から信号を出力する端子が含まれることもある。場合によっては、アナログ回路はスピーカ、ダイオード、モータ、電源等の機能要素を含んでもよい。
後掲の特許文献1は立方体形状の先行技術の玩具ブロックを開示している。このブロックは、端子又はコネクタを介して他のブロックに接続できる。このコネクタは立方体ブロックの6面の各々の中心にある円形突起上に形成されおり、それによって、ブロックは隣接するいずれのブロックにも接続可能である。
先行技術の電子玩具は、予め選択された機能を実現する様に設計されたアナログ回路を含む。主に若年層であるユーザは、予め定められたアナログ回路設計に従ってブロックを配置するだけでよい。最終的な結果は精神を刺激するものかも知れないが、取付ける作業そのものは実質的に精神的な活動を必要としない。回路は、すべての要素がそれぞれの定位置に置かれないかぎり、完全には動作しない。さらに、これらはブール論理の教育又は論理合成の調査研究には不向きである。なぜなら、これは論理動作の結果を示さないからである。
伝統的な電子玩具の別の例は、配線と従来からのチップの使用を必要とする、ブレッドボードキットである。このようなキットはユーザの精神的活動を必要とするが、チップに関してある程度の知識が必要とされ、さらに配線に長時間を要する。
従って、広範な種類の論理回路を構築するのに適し、論理動作を容易に理解できる様に回路の動作を示すようなブロック型電子要素が必要である。
この発明の別の目的は、広範な種類の論理回路を構築するのに適し、論理動作を容易に理解できる様に回路の動作を示し、さらに精神的な刺激のある、ブロック型電子要素を提供することである。
この発明のさらに他の目的は、回路を仮構築するのに適し、さらに仮構築した論理回路の動作を示すことができる、ブロック型電子要素を提供することである。
この発明の一局面に従った電子論理ブロックは、複数の側壁を有するブロックハウジングと、ブロックハウジングの下部に設けられ、外部からクロック信号を受信するための一組の端子と、複数個の側壁のうち最初のものに設けられた入力コンタクトと、ブロックハウジング内に設けられ、外部入力論理信号を受信する様に入力コンタクトに接続された論理機能回路と、ブロックハウジング内に設けられ、論理機能回路の出力に接続されたフリップフロップ回路とを含む。このフリップフロップ回路は上記した一組の端子を介して受信したクロック信号によって駆動される。電子論理ブロックはさらに、フリップフロップ回路の状態を示す表示器を含む。
この電子論理ブロックはさらに、ブロックハウジングの上部に設けられ、ユーザの操作に応じてトグル信号を発生するスイッチを含んでも良く、前記フリップフロップ回路はトグル信号に応じてその状態が変化する。
好ましくは、表示器は発光ダイオードを含む。
ブロックハウジングは、4つの側壁と上部水平壁とを備えた立方体形状を有してもよい。
より好ましくは、発光ダイオードが上部水平壁上に設けられる。
電子論理ブロックはさらに、他の側壁の一つ以上に設けられた一つ以上の出力コンタクトを含んでも良い。出力コンタクトはフリップフロップ回路の出力に接続されてもよい。
好ましくは、複数個の側壁が入力コンタクト又は出力コンタクトのいずれかを有する。
この電子論理ブロックは、入力コンタクト及び複数個の出力コンタクトを複数個含んでも良い。
好ましくは、電子論理ブロックはさらに、入力コンタクトが設けられた側壁を示すマーカを含んでも良い。
この発明の一実施の形態は一組の「論理ブロック」に関する。「論理ブロック」は遅延を含むブール関数をあらわすプラスチックでできた要素である。これらブロックはペグボードのペグに押し込まれる。どのブロックも、隣接するブロックにパルスを送り、又は隣接するブロックからパルスを受け、ペグボードから電圧とクロックパルスを得て、ユーザにより定義された状態をとるためのコンタクト点を有する。連続したクロックに伴うブロックの論理状態を示す発光ダイオード(LED)があるため、回路の挙動を容易に観察できる。デバイスを追加して、特定の入力点に特定のスパイク信号列を与え、特定の点での状態の経過を表示することもできる。
この発明の一実施の形態に従った論理ブロックは、遊戯用ブロックの思想を論理合成と組み合わせたものである。これは、ブレッドボードキットに替わるものである。どの論理ブロックについても、その役割と入出力点は即座に理解可能である。ブレッドボードの設計と異なり、論理ブロックは、たとえ所与の回路が完成する前であっても、現在の状態についての、連続的な情報を提供する。
図1はこの発明の一実施の形態に従った論理ブロックキット20の全体を示す。図1を参照して、キット20は、コンソール30及びペグボード32を有するメインフレーム22を含む。ペグボード32にはペグ38、40が設けられ、ここに論理ブロック42が取付けられる。ペグボード32は電源線、接地線、及びクロック信号線を有し、ペグ38及び40に取付けられた論理ブロック42に電力と駆動クロック信号を供給する。これらの線はコンソール30に接続される。
コンソール30は、論理ブロック42に電力を供給する図示しない電源回路と、電源をオン/オフするメインスイッチ34とを含む。コンソール30はさらに、二つの動作モード、すなわち手動モードと自動モードとのいずれかで動作可能な、図示しないクロック発生回路を含む。手動モードでは、クロック発生回路は単一のクロックパルスを発生してこれをペグボード32に与える。自動モードでは、クロック発生回路は連続したクロック信号を発生してこれをペグボード32に与える。
さらに、コンソール30はクロック発生回路の動作モードの切替に用いられる自動/手動切替ボタンを含む。手動モードでは、クロック発生回路はこのボタンが押下されるとクロックパルスを一つ発生する。
キット20はさらに、いくつかのブロック42を含む。各ブロック42は実質的に立法体形状であるが、その構成により、互いにわずかに異なっていても良い。図2にさまざまなブロック50A、50B、50Cを示す。
図3は論理ブロック50Aの外観を示す。図3を参照して、一個の論理ブロック50Aは、4個の側壁60、62、64、66と上部水平壁68とを有する、下部水平壁が取除かれた立方体形状のハウジング52を有する。壁62の下部に入力コンタクト92が設けられる。他の壁60、64、66にはそれぞれ、下部に出力コンタクトが設けられる。例えば、壁60には出力コンタクト90がある。壁66及び64にはそれぞれ出力コンタクトがあるが、図3には示されていない。つまり、論理ブロック50Aは1個の入力と3個の出力とを有する。論理ブロック50Aは所与のブール関数を表す電子部品と、フリップフロップとを有するが、これらは図3には示されない。
上部水平壁68の中央に、LED(発光ダイオード)100が設けられる。上部壁68とLED100との表面上にはメンブレインスイッチが設けられる。壁68の表面上の、壁62に隣接する側には三角形のマークが形成され、その壁62に入力コンタクトが設けられていることを示す。
他のブロックも同様の構成を有する。再び図2を参照して、ブロック50Bは2個の入力と2個の出力とを有する。ブロック50Cは3個の入力と1個の出力とを有する。他の構成も可能である。ブロックは全て、それぞれ所定数の入力を持つ所与のブール関数を表す電子部品と、このブール関数の出力を受ける様に接続されたフリップフロップとを含む。
図4は図3に示す論理ブロック50Aを図3の線IV−IVに沿って切断した断面を示す。図4を参照して、ブロック50Aはハウジング52内の下部位置に固定されたベース114を含む。ベース114は中央が凹んだ円筒形突起部120を有し、ここにペグ40(図1)を挿入することができる。凹みの内側には、電源端子116、接地端子118及びクロック入力端子122が設けられている。
ベース114の上面には回路基板130が設けられている。上記したブール関数及びフリップフロップを実現する電子回路132が回路基板130上に設けられる。端子92及び94は回路基板130を介して電子回路132に接続されている。電子回路132と回路基板130とはベース114の上表面に取付けられたプラスチックケース134に覆われている。
論理ブロック50Aの上部水平壁68の中央には円形開口部112があり、ここにLED100が挿入される。ケース134上のバネ136とシャフト138とがLED100を支持する。メンブレインスイッチ80は図示しない配線により電子回路132に接続される。メンブレインスイッチ80に触れると、スイッチ80はトグル信号を発生させ、このトグル信号に応答して回路132がそのフリップフロップをトグルする。LED100はフリップフロップの状態を反映するので、そのオン/オフもまた、ユーザがメンブレインスイッチ80に触れるたびにトグルされる。
ここで、すでに述べた通り、各論理ブロック内の電子部品は入力を受け、機能に応じた結果を出力する。フリップフロップは駆動クロックパルスの立上がり縁のタイミングで出力を取込み、入力の信号値を保持するが、これはその状態を示すものである。従って、LED100はまた、論理動作の結果をも反映する。
ブロックを適正に使用するためには以下の手順に従う。
1.キット20を適切な電池に接続する。
2.ブロックをとり、ペグボード32に押込む。
3.別のブロックをとり、先のブロックのすぐ隣になる様にペグボードに押込む。ここで、あるブロックの入力点を別のブロックの入力点と接触させてはならない。
4.ユーザが設計のテストをしたいと思うまで、3の動作を繰返す。この様にして接続されたブロックは、設計が完成する前でもテストすることができる。
5.クロックのモードを所望のものに設定する。
6.所望のブロックの状態を、上部水平壁の適当なコンタクト点に触れることによって「1」に変更する。ブロックのLEDがオンになるはずである。
7.ステップモードで連続してクロックを与えるか、又は自動ステッピングを実行して、この設計において状態「1」がどの様に伝搬するかを観察する。
8.クロック供給をオフにスイッチすることなく、設計を修正する。どのような部分的な設計であっても、同時に設計とテストとを行なうことができる。
図5に論理ブロック設計のサンプルを示す。図5を参照して、この設計は7個のブロック200、202、204、206、208、210及び212を含む。ブロック200、202、204、206、208、210及び212は全て1クロック遅延ブロックであってそれぞれフリップフロップを備える。ブロック204は1クロック遅延のXORブロックである。ブロック202及び206の上部壁の接続点に触れると、これらブロックのLEDが図6に示す様に点灯する。これは、ブロック202及び206のフリップフロップの状態が「1」であり、他のブロックの状態が「0」であることを示す。
これらブロックに1クロックパルスが与えられると、ブロック204の状態は、ブロック210からの「0」入力とブロック202からの「1」入力のXOR機能の結果、「1」となる。ブロック208および212の状態は「1」となる。他のブロックの状態は「0」となる。これを図7に示す。
別のクロックパルスが与えられると、図8に示す様に、ブロック206及び210の状態は「1」となり、他のブロックの状態は「0」となる。こうして、連続したパルスが与えられると、ブロックの状態がブロック間で伝搬していくのを見ることができる。
図9および図10に示す様に、クロック信号をオフにすることなくブロック200をブロック212の隣まで移動することができる。次のクロック信号で、ブロック212の状態がブロック200に伝搬する。
ブロックの別の設計を図11に示す。このブロック240は、図3に示すブロック50と異なり、入力点が設けられる壁の各々に突起壁部があり、出力点が設けられる壁の各々には溝がある。突起壁部を溝に嵌合させることができるので、突起壁部頂点の入力点が、溝底部の出力点と適切に接触することになる。
出力点は溝の底部に設けられているので、隣接するブロックの出力点同士が互いに接触することはない。さらに、隣接するブロックの入力点同士が互いに接触することもない。ブロックが互いに嵌合しないからである。
この実施の形態の論理ブロックは、側壁全てにコンタクト点を有する。コンタクト点のない側壁があっても良い。図11に例を示す。図11はブロック240Aから240Fを示し、このうち全ての側壁にコンタクト点があるのはブロック240Eと240Fだけである。ブロック240Aと240Bは各々、1入力、1出力を有する。ブロック240Cは1入力、2出力を有する。ブロック240Dは2入力、1出力である。
図11のブロックでは、入力コンタクトのある側壁には突起があり、出力コンタクトのある側壁には溝があることが注目される。この構成により、出力点同士、又は入力点同士の接触が起こるのを防止できる。
この発明の実施の形態を立法形の論理ブロックに関連して説明したが、ブロックは必ずしも立法形状でなくても良い。隣接するブロックの入力コンタクトと出力コンタクトとが互いに接触できるのであれば、どのような形状であっても良い。さらに、キットはいくつかのブロックを組合わせたブロックを含んでも良く、こうすることで、組合わされたブロックはマルチプレクサ、セレクタ、乗算器、加算器、又は他の複雑な論理機能等の予め定められた機能を有する。このような組合せブロックの形状は、ペグボードに嵌合させることができ、適当な位置にコンタクト点と端子がありさえすれば、普通のブロックより大きくても良い。
この実施の形態のブロックはブロックの状態を示すLEDを有する。各ブロックは、交互に点灯してブロックの2つの状態のいずれかを示す2個のLEDを有しても良い。ブロックは3以上の状態をとることも有りうる。この場合、ブロックは、ブロックの種々の状態を示すために、さらなるLEDを有しても良い。
LEDに代えて、ブロックの状態を示すことができる何らかの他の装置を用いても良い。例えば、小型のLCD(液晶表示装置)、又はELD(エレクトロルミネセント表示装置)を用いても良い。
今回開示された実施の形態は単に例示であって、本発明が上記した実施の形態のみに制限されるわけではない。本発明の範囲は、発明の詳細な説明の記載を参酌した上で、特許請求の範囲の各請求項によって示され、そこに記載された文言と均等の意味及び範囲内でのすべての変更を含む。
この発明の論理ブロックはブール関数及びスパイク信号処理の教育、次世代ハードウェアのための論理合成の調査研究、及び精神的な刺激を与える玩具に用いることができる。
20 論理ブロックキット、22 メインフレーム、30 コンソール、32 ペグボード、34 メインスイッチ、36 自動/手動切替ボタン、42,50A−50C,200−212,240A−240F 論理ブロック、80 メンブレインスイッチ、100 LED、60、62、64、66 側壁、90、94 出力コンタクト、132 回路
Claims (9)
- 複数の側壁を有するブロックハウジングと、
前記ブロックハウジングの下部に設けられ、外部からクロック信号を受信するための一組の端子と、
前記複数個の側壁のうち最初のものに設けられた入力コンタクトと、
ブロックハウジング内に設けられ、前記入力コンタクトに外部入力論理信号を受信する様に接続された論理機能回路と、
ブロックハウジング内に設けられ、論理機能回路の出力に接続されたフリップフロップ回路とを含み、前記フリップフロップ回路は前記一組の端子を介して受信したクロック信号によって駆動され、さらに、
前記フリップフロップ回路の状態を示す表示器を含む、電子論理ブロック。 - 前記ブロックハウジングの上部に設けられ、ユーザの操作に応じてトグル信号を発生するスイッチをさらに含み、
前記フリップフロップ回路は前記トグル信号に応じてその状態を変える、請求項1に記載の電子論理ブロック。 - 前記表示器が発光ダイオードを含む、請求項2に記載の電子論理ブロック。
- 前記ブロックハウジングが、4つの側壁と上部水平壁とを備えた立方体形状を有する、請求項3に記載の電子論理ブロック。
- 前記発光ダイオードが前記上部水平壁上に設けられる、請求項4に記載の電子論理ブロック。
- 一以上の他の側壁に設けられた一以上の出力コンタクトをさらに含み、当該出力コンタクトが前記フリップフロップ回路の出力に接続されている、請求項1に記載の電子論理ブロック。
- 前記複数個の側壁の各々が、入力コンタクト又は出力コンタクトのいずれかを有する、請求項1に記載の電子論理ブロック。
- 入力コンタクト及び出力コンタクトを複数個含む、請求項6又は請求項7に記載の電子論理ブロック。
- 前記入力コンタクトが設けられた側壁を示すマーカをさらに含む、請求項1に記載の電子論理ブロック。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003278881A JP3713028B2 (ja) | 2003-07-24 | 2003-07-24 | 電子論理ブロック |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003278881A JP3713028B2 (ja) | 2003-07-24 | 2003-07-24 | 電子論理ブロック |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005043738A JP2005043738A (ja) | 2005-02-17 |
JP3713028B2 true JP3713028B2 (ja) | 2005-11-02 |
Family
ID=34265156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003278881A Expired - Fee Related JP3713028B2 (ja) | 2003-07-24 | 2003-07-24 | 電子論理ブロック |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3713028B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5678226B1 (ja) * | 2014-06-04 | 2015-02-25 | アットマーク・インタラクティブ株式会社 | デジタル回路システム及びブロックユニット |
JP6375179B2 (ja) * | 2014-08-28 | 2018-08-15 | 電子ブロック機器製造株式会社 | 電子ブロック装置 |
CN113990158B (zh) * | 2021-11-16 | 2024-02-27 | 中国民航大学 | 一种积木式数电实验装置 |
-
2003
- 2003-07-24 JP JP2003278881A patent/JP3713028B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005043738A (ja) | 2005-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10256568B2 (en) | Modular electronic building systems with magnetic interconnections and methods of using the same | |
AU2018203907B2 (en) | Modular electronic building systems with magnetic interconnections and methods of using the same | |
US10244630B2 (en) | Modular electronic building systems with magnetic interconnections and methods of using the same | |
EP1560332A3 (en) | Flip-flops, shift registers, and active-matrix display devices | |
US20170263155A1 (en) | Simplified circuit building block device and method of use | |
US11330714B2 (en) | Modular electronic building systems with magnetic interconnections and methods of using the same | |
JP3713028B2 (ja) | 電子論理ブロック | |
WO2019126128A1 (en) | Modular electronic building systems and methods of using the same | |
US6241527B1 (en) | Interactive educational display board | |
US20050041534A1 (en) | Timer with multiple and personalized audio indicators | |
KR100435122B1 (ko) | 에이직 트레이너 | |
US11791589B2 (en) | Modular electronic building systems and methods of using the same | |
EP0852783A1 (en) | Apparatus for use as an educational toy | |
CN202258050U (zh) | 一种新型数字电子技术与单片机综合实验箱 | |
CN211375968U (zh) | 一种电子计算器儿童益智教具 | |
KR100420112B1 (ko) | 라이터 일체형 씨피엘디 에프피지에이 보드 | |
EP4109436A1 (en) | Assemblable module for toy electric circuits | |
KR200244712Y1 (ko) | 라이터 일체형 씨피엘디 에프피지에이 보드 | |
RU2792655C2 (ru) | Модульные электронные строительные системы с магнитными взаимосвязями и способы их применения | |
CN216486908U (zh) | 一种兼容积木和螺钉安装固定的编程教育主控板 | |
KR200247792Y1 (ko) | 에이직 트레이너 | |
CN201845452U (zh) | 互动学习机 | |
JP2005095461A (ja) | 電子論理ブロック及び機能転送装置 | |
JP2902561B2 (ja) | 幼児用学習装置 | |
JP3751167B2 (ja) | 電子機器のフロントパネル構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |