JP3712454B2 - 分割されたプロセッサを持つ単一段電話通信スイッチ - Google Patents
分割されたプロセッサを持つ単一段電話通信スイッチ Download PDFInfo
- Publication number
- JP3712454B2 JP3712454B2 JP33290995A JP33290995A JP3712454B2 JP 3712454 B2 JP3712454 B2 JP 3712454B2 JP 33290995 A JP33290995 A JP 33290995A JP 33290995 A JP33290995 A JP 33290995A JP 3712454 B2 JP3712454 B2 JP 3712454B2
- Authority
- JP
- Japan
- Prior art keywords
- tsi
- processor
- module
- time slot
- slice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/08—Time only switching
Description
【産業上の利用分野】
本発明は大きな電話通信交換網を制御するための装置に関する。
【0002】
【従来の技術】
プロセッサパワーを網容量と整合させるための最適構成は、内蔵プログラム制御電子交換システムの設計者に対して常に挑戦的な課題を提供してきた。オリジナルな交換システム、例えば、No.1ESSTM においては、単一の強力なプロセッサがそのプロセッサの最大能力までの任意のサイズの多段網スイッチを制御するために使用される。
【0003】
単一プロセッサ構成は、通常、補助的な専用のプロセッサによって増強され、引き続き人気があるが、ただし、ローカル及びタンデム交換システムのサイズを制限する。さらに、任意サイズシステムに要求される単一プロセッサは、小さな交換システムに対してコスト面で重い罰則を課す。AT&Tの5ESSRスイッチは、AT&T Technical Journal、 Vol.64、 No.6、 Part 2、1985年7月/8月、ページ1305-1564において詳細に説明されているように、この問題を、おのおのがそれ自身の交換モジュールプロセッサを持つ複数のスイッチモジュールと、スイッチの共通機能を制御するための中央ユニプロセッサを提供することによって部分的に解決する。ただし、このシステムは、まだ、このユニプロセッサの能力によって制限され、この中央ユニプロセッサの負荷を複数のモジュールプロセッサに割り当てることによって軽減しようとする試みは、この短所を完全には克服していない。さらに、現在使用されている従来の時間−空間−時間網は、全て、望ましくない閉塞を持ち、殆どの接続において使用される二つのタイムスロットインターチェンジ(TSI)ユニットのおのおの内に生来的な望ましくないクロスオフィス遅延を導入し、要求される経路ハントと関連するリアルタイムに起因するポストダイアル遅延を増加させる。さらに、AT&T Technical Journal、1994年11月/12月、ページ 28-38 において説明される、AT&Tの5ESS(登録商標)スイッチをベースとするAT&T SM-2000(登録商標)網などの時分割多重網の機能の改良の結果として、このユニプロセッサが、再びボトルネックとなりはじめた。これらシステムは、大きな単一段デジタルスイッチ、例えば、大きなタイムスロットインターチェンジ(TSI)ユニットの使用を好とするが、ただし、大きなスイッチに対して要求される単一段交換網を制御するために利用できるようなプロセッサが存在しない。
【0004】
【発明が解決しようとする課題】
従って、従来の技術における一つの問題は、大小両サイズのTSIユニットに対してコスト効率がよく、プロセッサ資源を処理需要に整合することができ、さらに、技術の進歩とともにTSIユニットのサイズを増加することを可能にする処理装置が存在しないことである。
【0005】
【課題を解決するための手段】
本出願人による発明によって上記の問題が解決され、従来の技術に対する貢献がなされる。本発明は、単一段タイムスロットインターチェンジ(TSI)ユニット(タイムスイッチ)を使用し、さらに、このタイムスイッチの要素の各サブグループに対して一つのモジュールプロセッサを使用する。そして、このサブグループのサイズが、このモジュールプロセッサの能力に整合される。長所として、単一段タイムスイッチにおいては、任意の入力を任意の出力に閉塞に遭遇することなしに接続することができる。
【0006】
一つの好ましい実施例によると、このTSIユニットは、スタンドアロン中央局、市外局、タンデム局或は結合された交換システムに対する全ての交換網接続を確立する。
【0007】
本発明の一つの好ましい実施例によると、このタイムスイッチは、複数の相互接続されたタイムスライスに分割され、おのおののタイムスライスが大きなタイムスロットインターチェンジユニットのタイムスロットの一つのグループへの送信及びこれからの送信のために使用される。各モジュールプロセッサは、タイムスライスの一つのグループを制御し、このグループのサイズは、そのモジュールプロセッサの能力及びそのモジュールプロセッサのタイムスライスを通じて交換されるトラヒックのタイプに整合するように選択される。長所として、タイムスイッチ全体の内の各モジュールプロセッサによって制御される部分のサイズがそのモジュールプロセッサの処理能力に整合される。
【0008】
本出願人の発明の一つの特定の実現によると、このタイムスイッチに対する呼制御プロセッサは一群のスイッチモジュールプロセッサと一つの中央プロセッサから構成される。これらモジュールプロセッサはパケット網を通じて互いにフレキシブルに交信する。
【0009】
別の方法として、各プロセッサが、メッセージを送信するための、タイムスイッチを通じて他の全てのプロセッサに接続された、自身の専用のタイムスロットを持つようにすることも考えられる。長所として、これらプロセッサは、タイムスロットインターチェンジユニットの能力を使用して互いに交信するために専用のパケット網を必要としない。
【0010】
本発明の一つの好ましい実施例によると、中央プロセッサは、出呼に対するトランクの選択などの機能を遂行する。一方、タイムスロットインターチェンジユニットは無閉塞スイッチであるために、その接続の一端の所の交換モジュールプロセッサには、他端の所の端末と通信するために、選択された周辺タイムスロットのある接続に使用されるタイムスロットを指定する識別を知ることのみを要求される。経路ハントは必要でないためにこの機能は中央プロセッサによって遂行される必要はない。
【0011】
発信呼を別の交換システムに接続したい場合、終端番号の識別が発信元を処理する交換モジュールプロセッサ、つまり、発信プロセッサから、中央プロセッサに送信される。中央プロセッサは、すると、この呼を処理するためのトランクを選択し、発信交換モジュールプロセッサに、そのプロセッサに出トランクの識別を通知する一つのメッセージを送り返す。発信モジュールプロセッサは、次に、その出トランクが接続されたタイムスライスを制御するプロセッサ(つまり、終端モジュールプロセッサ)に一つのメッセージを送り、そしてそのプロセッサに、発信回線を出トランクに接続するためのタイムスロットの識別を送る。終端モジュールプロセッサは、すると、その出トランクを捕捉する。出トランクの周辺タイムスロットは発信回線に接続されるべきタイムスロットを識別する。終端モジュールプロセッサは、次に、発信交換モジュールプロセッサによって示されたタイムスロットへのそのタイムスロットの接続を制御し、発信モジュールプロセッサに対応する接続を制御するように要求する。
【0012】
本出願人の発明の一つの代替構成においては、中央プロセッサは使用されず、代わりに、中央プロセッサの機能が一つ或は複数のモジュールプロセッサに割り当てられる。ただし、この機能は、集中方式にとどまる。長所として、小さなスイッチの場合、追加の中央プロセッサが必要とされない。
【0013】
被呼電話番号(局内呼或は入り呼)への接続の場合は、その中に宛先電話番号が発見されるべき1000個の電話番号のブロックに対する翻訳情報を持つモジュールプロセッサがその宛先回線を処理するタイムスイッチ位置及び従ってプロセッサを指定する。
【0014】
局内トランクの使用を必要とする発信呼の場合は、発信プロセッサにある与えられたセットの宛先に対するトランクをハントする任務を持つプロセッサの識別が提供される。これは、この好ましい実施例においては、中央プロセッサとされ、代替実施例においては、モジュールプロセッサの一つとされる。トランクハントプロセッサは、次に、トランクを選択し、その選択を発信プロセッサに報告する。発信プロセッサは、次に、選択されたトランクを制御するための終端プロセッサを識別する。終端プロセッサはトランクにアクセスするためのタイムスロットを選択する。代替実施例においては、異なるセットの宛先へのトランクをハントするために別個の異なるモジュールプロセッサが使用される。
【0015】
長所として、この好ましい或は代替実施例においては、任意の呼に対して、一つのプロセッサが発信或は入りプロセスを制御する任務を持ち、第二のプロセッサ(これは、第一のプロセッサと同一であってもよい)が、終端及び出プロセスを制御する責務を持つ。長所として、多くの交換システムが、発信及び着信プロセスと協力するように設計されるために、これら交換システムを制御するためのソフトウエア変換が比較的単純になる。
【0016】
【実施例】
図1は本出願人の発明の基本原理を説明するブロック図である。図面全体を指すブロック1は、複数のTSIスライス(図3に詳細に示される)と別の複数の交換モジュールプロセッサ3を含む一つの大きな単一段タイムスロットインターチェンジ網から構成される。個々の交換モジュールプロセッサはグループのTSIスライスを制御して、一つのTSIスライスグループ2を形成する。このTSIスライスグループは制御の点から見ると一つの実体であるが、ただし、TSIユニット1全体として、その中においては、ユニット1の任意のTSIスライスの任意のタイムスロットと、同一或は他の任意のTSIスライスの任意の他のタイムスロットとの間で接続を作ることができる一つの単一段TSIシステムを構成する。これら接続は、第一のタイムスロットから第二のタイムスロットにデータを運ぶために接続が確立されると、反対方向の第二のタイムスロットから第一のタイムスロットにデータを運ぶ対応する接続が自動的に確立されるような双方向接続として設定される。幾つかの代替の実施例においては、実際に経路を確立する制御信号は、制御されているタイムスライスグループのモジュールプロセッサではなく、他の別のTSIユニットのプロセッサから発せられるが;ただし、この場合も、接続を確立するための情報源は、制御されているタイムスライスグループのモジュールプロセッサである。
【0017】
ここに開示される好ましい実施例によると、各TSIスライスグループは、そのTSIスライスグループに接続された回線及びトランクを処理するために、それ自身のサービス回路グループに接続される。図2及び3との関連で後に説明されるように、これらサービス回路は、そのグループの一つ或は複数のTSIスライスに、周辺装置をそのTSIスライスに接続するための装置を介して接続される。これは、回線或はトランクと、一つのサービス回路との間に接続を確立することを可能にする。サービス回路としては、二重トーン多重周波数(DTMF)受信機、トーン生成器及びデータトランシーバ(例えば、CCS7メッセージを他の交換システムと交換するための装置)、警報(呼出し音)回路などのユニットが含まれる。幾つかのケースにおいては、これらサービス回路は、回線或はトランクユニットと関連付けられる。例えば、警報(呼出し音)回路は、回線ユニットと直接に関連する回路によって提供される。会議回路などのような、ロウラナー複合(グローバル)サービス回路に対しては、サービス回路は個々の全てのTSIグループに対しては提供されず、サービス回路への接続は、二つのTSIスライスグループのモジュールプロセッサによって、これらの制御下にて処理される。
【0018】
各モジュールプロセッサには、そのプロセッサが制御するTSIスライス内の一つ或は複数のタイムスロットへの接続も提供される。これによって、あるモジュールプロセッサと、サービス回路或はデータリンクコントローラなどのユニットとの間の、直接データ接続が可能となり、あるいは、適当である場合は、TSIユニットに交換可能に接続された設備と、モジュールプロセッサとの間に、データ接続を確立することが可能になる。
【0019】
共通チャネル信号法を使用するトランクの場合は、共通チャネル信号法メッセージは、TSIユニットに、一つ或は複数のTSIスライスの一つ或は複数のタイムスロットにおいて入り、そのTSIスライスを制御するためのモジュールプロセッサにルートされる。このプロセッサは、次に、CCS7メッセージを、そのCCS7メッセージと関連するトランクがそれに終端するTSIスライスを制御するモジュールプロセッサにルートする。
【0020】
図2は一つのTSIスライスグループの図である。加えて、図2は、TSIユニット1全体を処理するクロック生成器35と、TSIスライスグループ2の全てのTSIスライスを処理する同期生成回路36を示す。幾つかの代替実施例においては、単一の同期生成器によって数個のタイムスライスグループが処理される。図2は、さらに、入力/出力リード28が、このTSIスライスグループに接続された回線、トランク、データリンク、及び他の回路とインタフェースするために、周辺ユニット29に接続されることを示す。これらユニットの一つは、図1との関連で前に説明されたサービス回路27である。もう一つは、このTSIスライスグループのモジュールプロセッサであるが、これは、あるTSIスライスへのアクセスを得るための周辺システム29の一つへの接続31を持つ。この好ましい実施例の基本TSIスライスグループについては、1994年7月19日付けで、C.Aaron とR.J.Canniff に交付された米国特許5,331,632号において説明されているのでこれを参照されたい。
【0021】
図2は、TSIスライスグループ間の接続についても示す。これら接続は、バックプレーンとリード束48として作られ、これは、ある特定のTSIスライスグループに専用に使用されるバックプレーンの部分から外に延び、次のグループへのリード束46として扱われる。同様に、前のグループからのリード束48は、このグループの第一のモジュールのリード束46となる。リード束47は、全てのTSIスライスグループを横断し、最終的には、第一のTSIスライスグループ内の第一のTSIスライスのリード束46として終端される。
【0022】
図2は、本発明によるタイムスロットインターチェンジスライスグループ2の一つの実施例を示す。複数のタイムスロットインターチェンジスライス32は、実質的に同一の機能及び動作を持つ物理的に別個のモジュール或は印刷回路基板を表わす。この実施例においては、タイムスロットインターチェンジスライスTSI/0−TSI/nが、タイムスロットインターチェンジグループ2を構成するために採用される。各TSIスライス32は、バックプレーン34に結合される。バックプレーン34は、これら複数のTSIスライスを互いに相互接続し、さらに、チャネル28を介して、インタフェースユニット(図示なし)に相互接続する機能を持つ。共通のクロック生成器35(この出力はTSIユニット1全体によって使用される)と、個別の同期生成器36(この出力はTSIグループ2によって使用される)によって、これらTSIスライス及び直列並列変換器38にクロック情報と、同期情報が提供される。同期生成器は、モジュールプロセッサ20にも結合され、スイッチコントローラとタイムスロットインターチェンジスライス32との間のクロック及び同期動作を可能にする。直列並列変換器38は、スイッチコントローラとタイムスロットインターチェンジスライスとの間のデータ通信リンクを提供する。スイッチコントローラは、制御バス52を介して、タイムスロットインターチェンジスライスにインストラクションを提供し、TSIスライスの入力タイムスロットと出力タイムスロットの相関、及び後に説明されるTSIスライスの他の幾つかの機能を制御する。ここでは、バスという用語は、全ての形式の通信路を指すために使用される。
【0023】
各TSIスライス32と他のデバイスとの間には、バックプレーン34を介して、複数の通信チャネルが存在する。双方向入力/出力チャネル(I/O)40は、外部ソースから送られた入力データを、チャネル28とバックプレーン34を介して、TSIスライス32に結合する。チャネル40は、また、TSIスライスから送出される出力データを、チャネル28とバックプレーン34を介して、外部デバイスに運ぶ。この出力データは、TSIスライス32内に格納される入り方向タイムスロット情報の選択された一つの中に含まれる情報から派生される。通信チャネル42は、クロック情報と同期情報を、TSIスライス32とクロック/同期生成器36との間で結合する。
【0024】
各TSIスライスによってチャネル40上に受信される入力データは、入り方向スロットデータ(ISD)としてチャネル44上に再配達され、チャネル46上で、入り方向タイムスロット情報の並列フレームとして結合される。こうして、配達バス46は、これら複数のTSIスライスによって各TSIフレームにおいて受信された入り方向データの全てのフレームを含む。1TSIフレームは、その間に、ある入力データのフレームがチャネル40を介して受信され、対応する出力データのフレームがチャネル40上に送信される時間期間から構成される。バス46から送られる入り方向フレーム内に含まれる情報は、1TSIクロック期間だけTSIスライス0内に格納され、通信チャネル48を介して、次の隣りのTSIスライス1に再送される。1TSIクロック期間は、バス46を介して、入力データの1セットのフレームを受信するために要求される時間であり;これは、また、バス48を介して、入力データの1セットのフレームを送出するために要求される時間でもある。こうして、1TSIフレームにおいて受信される入力データの全体は、次々と、チャネル46を介して、各TSIスライスによって受信され、各スライス内のメモリ要素49内に格納され、チャネル48を介して、隣接する次のTSIスライスに送出される。このようにして、各スライスは、これら情報を、“ディジーチェーン”技法を用いて、隣接する次のスライスに再伝送する。当業者においては、この一例としてのスライスグループ実施例において最後のスライスであるTSIスライスnは、さらに、この最後のTSIグループの最後のスライス内の情報を、次のグループの最初のTSIスライスに再伝送する要件を持つことを理解できるものである。TSIスライスの製造を標準化し、更なる成長を収容するために、バス48が、最後のTSIスライスグループのTSIスライスnによってバックプレーンにルートバックされる。ただし、このバックプレーンの所のこのバス上への情報の転送は使用されない。
【0025】
出方向タイムスロットデータ(OSD)は、チャネル或はバス50によって運ばれる。出方向タイムスロットデータ(OSD)は、各TSIスライス内に格納された選択された入り方向タイムスロット情報から構成され、チャネル40上の出力データとして、バックプレーン34を介して、外部デバイスに再伝送される。入り方向タイムスロット情報の選択機能には、一つの入り方向タイムスロットを一つの出方向タイムスロットに交換する技法が用いられる。各TSIスライスがあるTSIフレーム間の全ての入り方向タイムスロットを格納するために、出方向タイムスロットデータ(OSD)は、任意の入り方向タイムスロット内に含まれる情報に対応する出方向タイムスロット情報を運ぶことができる。後に詳細に説明されるように、出方向タイムスロットデータ(OSD)の選択は、各TSIスライス上の制御ランダムアクセスメモリ(CRAM)によって決定される。この制御メモリは、スイッチコントローラ20から、直列並列変換器38によって、各TSIスライスの制御メモリに向かう制御バス52上に伝送される制御情報を格納する。
【0026】
TSIスライスの数が増加すると、TSIスライス0から最後のTSIスライスに配達されるべき入り方向データに対する伝播遅延も増加する。各TSIスライスは少なくとも1TSIクロック期間の遅延を導入する。ただし、タイミング上の考慮のために、追加のTSIクロック期間(遅延)、例えば、バス46上にタイムスロットデータを受信するための1クロック期間(遅延)、及びタイムスロットデータをバス48を介して次のTSIスライスに送出するための1つのクロック期間(遅延)を導入することが要望される。データは外部源から、各TSIスライスによって、チャネル40を介して、フレーム同期にて、受信される。同様にして、出力データは、望ましくは、各TSIスライスによってチャネル40を通じて、外部デバイスに、フレーム同期にて、送出される。このディジーチェーン配達技法によって導入されるこの遅延のために、各TSIスライスは、好ましくは、チャネル40上に送出されるべき出力データを、そのTSIスライスのTSIスライス0に対する相対的な位置との関係で再同期する。一つのTSIスライス当り2つのTSIクロック期間が使用される場合は、TSIスライス0は、ディジーチェーンデータ伝送によるTSIユニットのTSIスライス0と、そのTSIユニットのTSIスライスNとの間の遅延を考慮するために、最高、2×(N−1)クロック期間の伝送再同期遅延を導入する。ここで、Nは、そのTSIユニットに対するTSIスライスの数に等しい。各TSIスライスは、入りタイムスロットデータをチャネル46と48上に異なるTSIクロック期間において受信するが、出力データについては、好ましくは、チャネル40を介して、フレーム同期にて、送出する。
【0027】
バスはTSIスライスを相互接続するための二重リグの機能を果たす。従来の技術、例えば、合衆国特許第4,460,994号において示されるように、二重リングは、このリングの一つのポイントの所のノードの故障が検出されたときにあるリングからのデータを他方のリングに伝送するためのリング間バイパスを提供することによって、より信頼性を向上させることができる。この場合、各TSIスライス(或は各TSIスライスグループ)の所で、バス46と47の間に交換可能な接続を提供することによって、このリングをより信頼性の高いものにし、TSIスライスの一つが故障したときに、生き残ることができるようにすることができる。
【0028】
図3は、本発明の一つの実施例に従うタイムスロットインターチェンジスライス32のブロック図である。インタフェースモジュールIF0−IF3は、8個のペアから成る二重通信チャネルの4つ、つまり、TSIリンク0−0、0−1;1−0、1−1;2−0、2−1;3−0、3−1を、4つの入りスロットデータ(ISD)チャネルと、4つの出方向スロットデータ回線OSD0−OSD3にリンクする。各インタフェースモジュールは、データの2:1ファンイン/ファンアウトを許すマルチプレクサとして機能し、交換モジュール20によって、制御バス52を通じて送られるコマンドによって制御される。
【0029】
制御ランダムアクセスメモリユニットCRAM0-CRAM3 は、スイッチコントローラから、制御バス52を介して送信された制御(コマンド)データを受信及び格納する。各CRAMは、バス54によって、静的ランダムアクセスメモリユニットSRAM0-SRAM9 と関連するアドレス及びチップ選択回線に接続される。あるTSIフレーム内の各入り方向タイムスロットは、SRAM0-SRAM9 内の別個のあらかじめ定められたメモリアドレスの所に格納される。各CRAMは、各SRAM内の各メモリ位置にアドレスする能力を持つ。このアクセス能力は、出力タイムスロットの際に、伝送のための一つの入り方向タイムスロットに対応する情報を選択するために使用される。
【0030】
各CRAMは、また、チャネル56によって、対応する振幅制御読出し専用メモリAROM0-AROM3 にも接続される。各AROMは、検索テーブルとして機能し、SRAMから選択された情報を出力データとして再伝送する前に調節(コンディショニング)するために使用される。AROMアドレシングは、SRAM内のある位置から取り出されたPCMデータと、対応するCRAMからチャネル56を通じてAROMに送信される制御データによって決定される。チャネル61上にAROMによって出力されるデータは、SRAMから受信された、増加された、変化されない、或は低減された振幅を持つPCMデータを表わす。各CRAMは、対応するAROMに、減衰或は増幅が提供されるべきであるか否か、及び、そうである場合は、その量を決定する制御情報を提供する。各CRAMは、チャネル58によって、対応するセレクタSEL0-SEL3 に接続される。CRAMからチャネル58を介して送信された選択コマンドに応答して、各セレクタは、SRAMの一つを選択し、選択されたSRAMのあるアドレス位置に格納されている情報をそのセレクタの出力として回線60上に結合する。
【0031】
入力バス46が各SRAMに結合されるが、これは、各TSIスライス当り4つのバスから構成される。こうして、この実施例においては、バス46は、40(4×10)個の別個のバスから構成され、おのおののバスは、1TSIフレームにおいて入り方向タイムスロットデータの一つのフレームを運ぶ。各SRAMに結合された出力バス48も、同様に構成され、SRAM内に格納された情報を次のTSIスライスに運ぶ。こうして、SRAM0-SRAM9 は、全部で、情報の40フレームを格納する必要がある。各SRAMとCRAMの編成が以下に説明される。読み易さのために、図3にはクロック信号は示されない。ただし、当業者においては、クロック信号が図3に示される各要素に配達されることを理解できるものである。
【0032】
図4は、本出願人の発明のプロセッサ複合体の好ましい実施例のブロック図である。各モジュールプロセッサ3は、パケットスイッチ7に接続される。このタイプの構成は、多数の短いメッセージがTSIユニットを制御する全てのプロセッサの間で交換されるために必要となる。このパケットスイッチは、例えば、上に言及のAT&T Technical Joural、1985年7月、8月、ページ1341-2において説明されているAT&Tの 5ESS Rスイッチのメッセージスイッチのようなユニットであり得る。この好ましい実施例においては、中央プロセッサ5も、このパケットスイッチに接続される。この好ましい実施例においては、この中央プロセッサは、集中ベースにて遂行された方がよい機能を遂行する。この一例として、出呼に対する出トランクを選択するプロセスがあり、このプロセスの集中制御により、管理上の大きな長所が得られる。この集中プロセッサの役割を、複数のモジュールプロセッサの一つの機能の一部として実現することも、或は、異なる中央プロセッサの機能を異なるモジュールプロセッサに割り当てることも考えられる。これら代替間の選択は、これら機能に対して要求される処理の量に依存する。つまり、分散処理構成と比較した場合の集中構成によって達成される効果に依存する。
【0033】
パケットスイッチ7は、また、データリンクを介して、オプレーション支援システム9に接続されるが、このデータリンクは、TSIユニットを通じて交換することも、或は直接に接続することも考えられる。この接続は、オペレーション支援システムが、モジュールプロセッサ及び中央プロセッサの局データベースなどのデータメモリを更新することを可能にし、また、オペレーション支援システムが、これらプロセッサから状態情報を読出すことを可能にする。
【0034】
モジュールプロセッサとパケットスイッチの間の接続は、専用のデータリンクを介して行なうこともできるが、この好ましい実施例においては、TSIユニットを介して行なわれる。
【0035】
一つの代替の実施例においては、プロセッサ間の通信は、専用のタイムスロットを介して直接に行なわれる。ただし、このような構成では、各プロセッサが、複数のチャネルを通じてメッセージを受信することを要求され、パケットスイッチを通じての一つの接続を使用する場合と比較して、率直でないように考えられる。これは、特に、プロセッサ間で、短いデータが多数、流れる場合はそうである。
【0036】
図5−7は、このシステム内で処理される基本タイプの電話呼、つまり、局内呼、出呼、及び入り呼を示す。局内呼或は出呼は、電話加入者がオフフックになったときに開始される(動作ブロック102、図5)。この発呼を検出した回線ユニットは、この事象を報告するメッセージを、それにその電話加入者が接続されているTSIスライスを制御するモジュールプロセッサに送る(動作ブロック104)。回線ユニットは、この状態をモジュールプロセッサに、オンフックとなった回線の識別をそれから導出することができるメッセージと、報告される信号がオフフックへの遷移であることを示す指標とを、送ることによって報告する。これらメッセージは、制御バス52を通じて、モジュールプロセッサに送られる。モジュールプロセッサは、すると、加入者と、加入者信号を検出するためのサービス回路を含むデジタルサービスユニット27との間に、TSIスライスグループを通じて、双方向接続を設定する。モジュールプロセッサは、モジュールプロセッサ内に格納されているレコードから発呼加入者のサービスのクラスを得る(このレコードは、オペレーション支援システム及び/或は集中プロセッサの大容量メモリ内にバックアップされている)。このサービスのクラスの翻訳を使用して、モジュールプロセッサは、デジタルサービスユニット27から送信された受信数字を解析し、被呼者の基本特性を決定する。テスト110において、これが局内呼であるか否か決定される。局内呼でない場合は、図6の動作が、動作ブロック200から開始・実行される。局内呼である場合は、発呼加入者を処理するモジュールプロセッサが、被呼者を処理するモジュールプロセッサの識別を決定する(動作ブロック112)。この決定は、以下の幾つかの方法の一つによって行なわれる。つまり、例えば、各モジュールプロセッサが各番号ブロックに対する装置番号翻訳のためのダイレクトリを持ち、各モジュールプロセッサがどのモジュールプロセッサが電話番号のどのブロックに対する翻訳を持つかを示すテーブルを持つようにすることもできる。次に、該当するモジュールプロセッサが、被呼電話番号と関連するモジュールプロセッサを識別するために、或はその電話番号が単一の回線を持つ場合は、装置番号を識別するために、照会される。この該当するモジュールプロセッサが、次に、発信加入者を処理するモジュールプロセッサに、この情報を送り、発信加入者のモジュールプロセッサが、この情報から終端モジュールプロセッサの識別を決定する。これが好ましい実施例による方法である。別の方法として、各モジュールプロセッサが、各電話番号に対する終端回線、従って、終端モジュールプロセッサを直接に識別する完全のセットの翻訳を持つようにすることもできる。第三の代替として、中央プロセッサを使用して、終端回線及び終端モジュールプロセッサを識別するために、及び、終端モジュールプロセッサによってその呼の終端部分を正しく制御するために要求される装置番号翻訳に対するダイレクトリを作成することも可能である。
【0037】
その終端番号が、一つの終端番号が通常異なるTSIスライス及びTSIスライスグループに終端する傾向のある多重回線ハントグループの番号である場合は、特別な問題が発生する。このために、この好ましい実施例においては、装置番号翻訳に対するダイレクトリを作成するプロセッサは、そのグループの空いた回線から要求される終端回線を選択する動作も遂行する。この方法は、一つのプロセッサのみが、任意の特定の電話番号に対する翻訳を遂行する場合には、単純であるが、ただし、全てのプロセッサに電話番号翻訳機能を付与される場合は、それほど簡単ではない。従って、後者のケースにおいては、ある一つのプロセッサが、多重回線ハントグループに対する選択を遂行するように割り当てられ、このプロセッサによって発信プロセッサに必要とされる情報が提供される。
【0038】
この時点で、発信プロセッサは、終端回線及びその終端回線を処理するモジュールプロセッサ(終端モジュールプロセッサ)の識別を持つこととなる。発信モジュールプロセッサは、終端モジュールプロセッサと通信し、これら二つは、協力して、TSIユニットを通じて、発呼加入者と被呼加入者との間に接続を確立する(動作ブロック114)。この協力は、発信モジュールプロセッサが発信加入者に接続可能なタイムスロットを選択し、終端モジュールプロセッサが終端加入者に接続可能なタイムスロットを選択することによって達成される。こうして選択されるタイムスロットは当初アイドルであるために(そうでない場合はこれらは選択されない)、これら二つのタイムスロットの間には、自動的に一つの経路が存在し、この経路は、発信加入者に接続されたTSIスライス内のメモリと、終端加入者に接続されたTSIスライス内のメモリを初期化することによって確立される。
【0039】
その後、発信モジュールプロセッサが発信回線を制御し(動作ブロック116)、終端モジュールプロセッサが終端回線を制御する(動作ブロック118)。これは、呼制御の一つの好ましいモードに準拠するものであり、ここでは、別個のプロセスが、回線から回線、或は回線からトランクへの接続の各半分を制御するために、一つのプロセッサの制御下で、使用される。その後、電話加入者の片方がオンフックとなる(動作ブロック120)。この動作に応答して、発信モジュールプロセッサがTSIユニットを通じてのこの接続を切断する(動作ブロック122)。発信モジュールプロセッサが次に発信回線を回復させ(動作ブロック124)、次に、終端モジュールプロセッサが終端回線を回復させる(動作ブロック126)。
【0040】
図6は、出呼に関して遂行される動作の流れ図である。初期動作に関しては、図5に、判定ブロック110まで示される。判定ブロック110の判定において、これが局内呼でないことが決定された場合は、これは出呼であり、発信モジュールプロセッサは中央プロセッサによるトランクハントを要求する(動作ブロック200)。(これは、図4との関連で説明された好ましい実施例に対するものであり、本出願人の発明による代替実施例においては、別個の中央プロセッサは要求されないことに注意する。)中央プロセッサは、その呼を完結するためのトランクグループと、そのトランクグループ内の空いたトランクを識別し、発信モジュールプロセッサに、そのトランクグループと選択された空いたトランクの設備位置と識別を通知する。呼に対して空いたトランクを選択するための様々なオプションが当業者においては理解できるものである。例えば、中央プロセッサが、モジュールプロセッサによる選択のために空いたトランクのリストを送る方法も考えられる。次に、発信モジュールプロセッサが出トランクを処理するためのモジュールプロセッサ(つまり、出モジュールプロセッサ)を識別する(動作ブロック204)。発信モジュールプロセッサと出モジュールプロセッサが協力して、TSIユニットを通じて接続を確立する(動作ブロック206)。その後、発信モジュールプロセッサが発信回線を制御し(動作ブロック208)、出モジュールプロセッサが出トランクを制御する(動作ブロック210)。後者の動作には、出トランクの他端の所の交換システムに制御信号を送る動作が含まれる。これに用いられる信号法が、共通チャネル信号法である場合は、出モジュールプロセッサが、出トランクの他端の所の交換システムに伝送されるべきCCS7メッセージ、このケースにおいては、初期アドレスメッセージを作成する。このメッセージが、次に、出モジュールプロセッサからデータリンクコントローラに送られる。この好ましい実施例においては、このメッセージは、TSIを通じての接続を使用してデータリンクコントローラに伝送される。ただし、替実施例として、これらモジュールプロセッサを相互接続するパケットスイッチをデータリンクコントローラに接続することも考えられる。多重周波数(MF)信号法が使用される場合は、出モジュールプロセッサは、被呼番号を、こうして接続された交換システムに伝送するためのMF送信機を捕捉する。ここで、このMF送信機は、この送信及びその後の対話を、TSIユニット内の、動作ブロック206との関連で説明された出トランクにアクセスするために使用されたそれと同一のタイムスロットを使用する接続を使用して行なう。
【0041】
図7は、入り呼を処理するために遂行される動作の流れ図である。入り呼は、以降、入りモジュールプロセッサと称されるモジュールプロセッサによって処理されるトランクとの関連で受信される。入りモジュールプロセッサが受信するCCS7メッセージは、CCS7メッセージを受信するモジュールプロセッサからその入りモジュールプロセッサにルートされたCCS7メッセージか、特定の入りトランクを含むトランクグループに向けられたCCS7メッセージのいずれかである。入りモジュールプロセッサは、終端モジュールプロセッサを識別するが(動作ブロック254)、これは、本質的に動作ブロック112(図5)において説明された動作と同一である。終端モジュールプロセッサは、次に、終端回線のクラスの翻訳を得るが(動作ブロック256)、これは、本質的に図5との関連で前に説明された動作ブロック113と同一の動作である。タンデム呼の場合は、遂行されるトランク翻訳動作は、出呼に対するそれと類似し、終端動作は、発信モジュールプロセッサによって遂行されたこれら動作が、ここでは、入りモジュールプロセッサによって遂行される点を除いて、出呼に対して遂行されたそれと同一である。その後、入り呼の場合は、入りモジュールプロセッサと終端モジュールプロセッサが協力して、TSIを通じて、入りトランクから終端回線への接続を確立するが(動作ブロック258)、これは、図5の動作ブロック114において遂行される動作と本質的に同一である。その後、終端モジュールプロセッサが終端回線を制御し(動作ブロック260)、入りモジュールプロセッサが入りトランクを制御する(動作ブロック262)。出トランクとの関連で説明されたように、入りモジュールプロセッサによる入りトランクの制御には、そのトランクが共通チャネル信号法トランクである場合は、そのトランクの他端の所の交換システムとのCCS7メッセージの交換が含まれる。
【0042】
図8は、TSIユニットのグループ1が、時分割多重スイッチ(TMS)15を使用していかに相互接続されるかを示す。この時分割多重スイッチは、例えば、前述の文献において説明されているAT&Tの5ESSスイッチ内で使用されるタイプのスイッチである。このタイプのスイッチに対しては、TSIユニット1への接続は、5ESSスイッチにおいて使用されるのと類似する網制御及びタイミング(NCT)リンク16を介して確立される。各TSIスライスグループ2からTMS15への複数の接続を確立することによって、各TSIスライスグループのモジュールプロセッサは、時分割多重スイッチ(TMS)への接続を作るために中間プロセッサを必要としないために、5ESSスイッチ内の個々のモジュールプロセッサによって遂行されるのと本質的に同一の機能を遂行することができる。さらに、各TSIユニットは、前に述べたように、そのTSIユニット内で、呼を確立することができる。遠隔TSIユニットに対しては、このTSIユニット内で呼を確立する機能によって、遠隔ユニットに対する重要な要件であるスタンドアロン機能が達成される。長所として、この構成は、ここに説明されるTSIユニットを使用する非常に大きなスイッチを可能にする。
【0043】
このTMSはまた各モジュールプロセッサからパケットスイッチ7(図4)にアクセスするために使用することもできる。別の方法として、各TSIユニットから直接リンクによってこれらモジュールプロセッサをパケットスイッチに接続することもできる。
【0044】
比較的少数のTSIユニットを持つ大きなスイッチに対しては、TSIユニット間リンク、例えば、図8に示される点線のリンク17を時分割多重スイッチの代わりに使用することもできる。これは、TSIユニット間を流れるトラヒックの量が比較的少ない場合に、1992年6月2日付けでArdon らに交付された米国特許第5,119,366号において説明されているようにTSIユニット内接続を優先する意識的な努力がなされるときは、ここに開示されるユニットと同じ位い大きなユニットに対して有効である。
【0045】
上の説明は本発明の一つの好ましい実現にすぎないことを理解されるべきである。当業者においては本発明の範囲から逸脱することなく他の様々な構成を考案できるものである。本発明は、従って、特許請求の範囲に示される定義によってのみ限定されるものである。
【図面の簡単な説明】
【図1】大きな単一段TSIユニットとそのコントロールを示すブロック図である。
【図2】図1のTSIユニットのサブユニットのブロック図である。
【図3】図1のTSIユニットのサブユニットのブロック図である。
【図4】図1のTSIユニットを制御するためのプロセッサ複合体のブロック図である。
【図5】本出願人の発明に従う局内呼、出呼及び入り呼を確立する方法の流れ図である。
【図6】本出願人の発明に従う局内呼、出呼及び入り呼を確立する方法の流れ図である。
【図7】本出願人の発明に従う局内呼、出呼及び入り呼を確立する方法の流れ図である。
【図8】時分割多重スイッチによって相互接続された図1の複数のTSIユニットを含む大きな交換システムのブロック図である。
Claims (9)
- 単一段のタイムスロットインターチェンジ(TSI)ユニット装置であって、
各々が一つのグループのタイムスロットの信号を送信及び受信するために使用されるものである複数のTSIスライスであって、前記複数のTSIスライスの全てのタイムスロットを相互接続する単一段TSIスイッチを形成するように相互接続されている複数のTSIスライスと、
各々が前記TSIスライスの別個のサブセットを制御するために使用される複数のモジュールプロセッサとを含み、
接続が、前記複数のプロセッサの第一のプロセッサによって制御される第一のTSIスライスに接続された電話通信トランシーバと前記複数のモジュールプロセッサの第二のプロセッサによって制御される第二のTSIスライスに接続された第二の電話通信トランシーバとの間に、前記第一と第二のモジュールプロセッサの共同動作を通じて確立され、および
前記第一のモジュールプロセッサが前記第二のモジュールプロセッサに第一のタイムスロットを識別するメッセージを送信し、前記第二のモジュールプロセッサが前記第一のモジュールプロセッサに第二のタイムスロットを識別するメッセージを送信し、前記第一のモジュールプロセッサが前記第一のTSIスライスを前記第一のタイムスロットと第二のタイムスロットとの間に接続を確立するように制御し、前記第二のモジュールプロセッサが前記第二のTSIスライスを前記第二のタイムスロットと第一のタイムスロットとの間に接続を確立するように制御することによって、接続が確立され、こうして、前記第一の電話通信トランシーバに接続可能なタイムスロットと前記第二の電話通信トランシーバに接続可能なタイムスロットの間に、接続が確立されるようになっていることを特徴とする装置。 - 前記第一と第二のTSIスライスをそれぞれ前記第一と第二の電話通信トランシーバに接続するための手段がさらに含まれ、前記第一と第二のモジュールプロセッサがそれぞれ前記第一と第二のトランシーバと前記第一と第二のタイムスロットとの間の接続を制御することを特徴とする請求項1の装置。
- 前記複数のモジュールプロセッサを相互接続するためのパケットスイッチ手段がさらに含まれることを特徴とする請求項1の装置。
- 前記パケットスイッチ手段が、前記複数の電話通信トランシーバ及びTSIユニットに対する管理及び保守機能の動作を遂行するためのオペレーション支援システムに接続可能であることを特徴とする請求項3の装置。
- 前記モジュールプロセッサが前記パケットスイッチ手段に前記複数のTSIスライスの幾つかを介して接続されることを特徴とする請求項3の装置。
- 前記複数のモジュールプロセッサに対するセットの機能を実行するための中央プロセッサがさらに含まれ、前記中央プロセッサが前記複数のTSIスライスの一つに接続可能な電話通信トランシーバからの出呼に対する出トランクを選択する機能を遂行することを特徴とする請求項1の装置。
- 前記第一のモジュールプロセッサが、前記第一のトランシーバ局からの電話番号の受信に応答して、どのモジュールプロセッサが前記第二のモジュールプロセッサの識別を決定するための翻訳データを含むか決定し、ここで、前記第二のトランシーバ局が前記電話番号によって識別される局であることを特徴とする請求項1の装置。
- 前記第一のプロセッサが電話通信呼の発信プロセスを制御し、前記第二のプロセッサが前記呼の終端プロセスを制御することを特徴とする請求項1の装置。
- 前記第二のプロセッサがもう一つの電話通信呼の発信プロセスを制御し、前記第一のプロセッサが前記もう一つの電話通信呼の終端プロセスを制御することを特徴とする請求項8の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/361414 | 1994-12-22 | ||
US08/361,414 US5590129A (en) | 1994-12-22 | 1994-12-22 | Single stage telecommunications switch with partitioned processors |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08331676A JPH08331676A (ja) | 1996-12-13 |
JP3712454B2 true JP3712454B2 (ja) | 2005-11-02 |
Family
ID=23421949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33290995A Expired - Fee Related JP3712454B2 (ja) | 1994-12-22 | 1995-12-21 | 分割されたプロセッサを持つ単一段電話通信スイッチ |
Country Status (5)
Country | Link |
---|---|
US (1) | US5590129A (ja) |
EP (1) | EP0719069A3 (ja) |
JP (1) | JP3712454B2 (ja) |
CN (1) | CN1134097A (ja) |
CA (1) | CA2159382C (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5953330A (en) * | 1997-03-24 | 1999-09-14 | Lucent Technologies Inc. | Communication switch |
US6741588B1 (en) * | 1997-06-03 | 2004-05-25 | Lucent Technologies, Inc. | Elimination of operational loop-around trunks |
US6226288B1 (en) * | 1997-09-10 | 2001-05-01 | Excel Switching Corporation | Sub-rate switching telecommunications switch |
US6147988A (en) * | 1997-10-27 | 2000-11-14 | Bell Atlantic Network Services, Inc. | IP packet switching in a Telco switch |
US6650637B1 (en) * | 1998-12-14 | 2003-11-18 | Lucent Technologies Inc. | Multi-port RAM based cross-connect system |
EP1170907B1 (en) * | 2000-07-05 | 2005-09-28 | Roke Manor Research Limited | Improvements in or relating to switching devices |
JP2006133968A (ja) * | 2004-11-04 | 2006-05-25 | Fujitsu Ltd | 情報処理装置 |
US8259712B2 (en) * | 2005-05-19 | 2012-09-04 | Genband Us Llc | Methods and apparatus for interconnection of media gateways |
KR101412942B1 (ko) | 2012-12-21 | 2014-07-02 | 삼성전기주식회사 | 전자 선반 시스템 및 전자 선반 시스템의 운영 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4201889A (en) * | 1978-03-17 | 1980-05-06 | International Telephone And Telegraph | Distributed control digital switching system |
US5014268A (en) * | 1989-01-11 | 1991-05-07 | Alcatel Na, Inc. | Parallel time slot interchanger matrix and switch block module for use therewith |
US5291479A (en) * | 1991-07-16 | 1994-03-01 | Digital Technics, Inc. | Modular user programmable telecommunications system with distributed processing |
US5303229A (en) * | 1991-07-31 | 1994-04-12 | Alcatel Network Systems, Inc. | Optical network unit |
US5331632A (en) * | 1992-01-31 | 1994-07-19 | At&T Bell Laboratories | Expandable time slot interchanger |
-
1994
- 1994-12-22 US US08/361,414 patent/US5590129A/en not_active Expired - Lifetime
-
1995
- 1995-09-28 CA CA002159382A patent/CA2159382C/en not_active Expired - Fee Related
- 1995-12-06 EP EP95308830A patent/EP0719069A3/en not_active Withdrawn
- 1995-12-18 CN CN95120858.6A patent/CN1134097A/zh active Pending
- 1995-12-21 JP JP33290995A patent/JP3712454B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08331676A (ja) | 1996-12-13 |
CN1134097A (zh) | 1996-10-23 |
EP0719069A2 (en) | 1996-06-26 |
CA2159382C (en) | 1999-05-04 |
US5590129A (en) | 1996-12-31 |
CA2159382A1 (en) | 1996-06-23 |
EP0719069A3 (en) | 1999-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4720854A (en) | Architecture for distributed control telecommunication systems | |
US4592048A (en) | Integrated packet switching and circuit switching system | |
US4596010A (en) | Distributed packet switching arrangement | |
CA2195490C (en) | Merging the functions of switching and cross connect in telecommunications networks | |
US6163535A (en) | Distributed voice processing system | |
EP0976255A2 (en) | Signaling network gateway | |
JPH06205105A (ja) | ローカル交換機を通じての広帯域通信チャネルのダイアルアップ交換及び伝送 | |
US5696761A (en) | Method and apparatus for interfacing low speed access links to a high speed time multiplexed switch fabric | |
US5907548A (en) | Telephone network local access using data messaging | |
US5784449A (en) | Telecommunications network for serving users from two switches | |
JP3712454B2 (ja) | 分割されたプロセッサを持つ単一段電話通信スイッチ | |
US4480330A (en) | Arrangement for digital tone distribution | |
US6324176B1 (en) | Switching internet traffic through digital switches having a time slot interchange network | |
JP2001523426A (ja) | インターネット呼をルーチングする方法及び装置 | |
US4602363A (en) | Expansion apparatus for use in communication systems | |
EP0969689A2 (en) | Switching internet traffic through digital switches having a time slot interchange network | |
US6834060B1 (en) | Distributing local services telecommunications switching system | |
US5446732A (en) | Method of and apparatus for signalling between nodes in network | |
EP1051878B1 (en) | Distributed control of a digital loop carrier | |
US6724751B1 (en) | Distributed voice processing system | |
JPH11355869A (ja) | 大容量電子交換装置及び方法 | |
Barberis et al. | Handling packet services within ISDN | |
US6970549B2 (en) | Intracall feature for access network | |
Joel Jr | SWITCHING SYSTEMS | |
JP2000270127A (ja) | 局間制御情報転送方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040114 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040414 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050817 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |