JP3710857B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP3710857B2
JP3710857B2 JP26945595A JP26945595A JP3710857B2 JP 3710857 B2 JP3710857 B2 JP 3710857B2 JP 26945595 A JP26945595 A JP 26945595A JP 26945595 A JP26945595 A JP 26945595A JP 3710857 B2 JP3710857 B2 JP 3710857B2
Authority
JP
Japan
Prior art keywords
data
processing
determined
setting
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26945595A
Other languages
Japanese (ja)
Other versions
JPH0991162A (en
Inventor
詔八 鵜川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP26945595A priority Critical patent/JP3710857B2/en
Publication of JPH0991162A publication Critical patent/JPH0991162A/en
Application granted granted Critical
Publication of JP3710857B2 publication Critical patent/JP3710857B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)
  • Retry When Errors Occur (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、たとえばパチンコ遊技機やコイン遊技機あるいはスロットマシン等で代表される遊技機に関し、詳しくは、遊技制御用コンピュータを有し、遊技制御用コンピュータにより遊技動作が制御される遊技機に関する。
【０００２】
【従来の技術】
この種の遊技機において、従来から一般的に知られているものに、ＲＯＭ等のメモリに記憶されている制御用プログラムを実行することにより遊技機を制御するマイクロコンピュータを有するものがあった。このような従来の遊技機においては、遊技動作の制御に用いられる制御データを記憶手段であるＲＡＭに記憶し、その制御データを用い、制御用プログラムを実行することにより遊技動作が制御されるようになっていた。
【０００３】
そのような遊技機では、ノイズが侵入することに起因して、ＲＡＭに記憶された制御データが異常なデータに書き換えられてしまい、それによって、遊技動作の制御に異常が生じる場合があった。このため、従来の遊技機においては、ＲＡＭの記憶データに異常が生じたか否かを判別し、異常が生じた場合には、遊技機を正常な状態に復帰させる処理が行なわれていた。
【０００４】
ＲＡＭの記憶データの異常を判別し、遊技機を正常な状態に復帰させる処理の代表例としては、ＲＡＭの記憶データをチェックし、チェックした記憶データが異常なデータになっている場合に、ＲＡＭの記憶データを初期化（クリア）する処理が行なわれている。
【０００５】
具体的には、次のような処理が行なわれている。ＲＡＭに異常判別用のパターンデータ（所定のデータパターンを有するデータ）を２種類書込んでおき、それらのパターンデータを適宜サンプリングし、サンプリングした各パターンデータと、その各パターンデータに対応する正しいパターンデータとが一致するか否かを判別する。そして、一方のパターンデータが正しいパターンデータと一致しないと判別された場合に、ＲＡＭの記憶データが異常なデータになったとみなしてＲＡＭの記憶データを初期化する処理が行なわれていた。
【０００６】
【発明が解決しようとする課題】
しかし、前述のようなパターンデータの異常判別処理を行なうこの種の従来の遊技機では、次のような問題があった。２種類のパターンデータのうちの一方が異常なデータになった場合にＲＡＭの記憶データが初期化されるため、たとえば、遊技者にとって有利な大当り状態（特定遊技状態）が生じている際に、遊技動作の進行に大きな支障がない軽微な異常が生じた場合であっても、遊技動作が初期化され、遊技者にとって不利益な状態になるおそれがあった。
【０００７】
このように、従来の遊技機では、２種類のパターンデータのうちの一方のパターンデータが異常になった場合であってもＲＡＭの記憶データが初期化されるため、遊技動作の進行に大きな支障がない軽微な異常が生じた場合であっても、遊技機の動作が初期化されてしまうという問題があった。
【０００８】
この発明は、係る実情に鑑み考え出されたものであり、その目的は、遊技制御に用いるデータに軽微な異常が生じた場合にそのデータが初期化されてしまうことを防ぐことが可能な遊技機を提供することである。言い換えると、その目的は、遊技制御の正常な進行に支障を来す場合にのみ、遊技制御に用いるデータを初期化することが可能な遊技機を提供することである。
【００１１】
【課題を解決するための手段】
請求項１に記載の本発明は、遊技制御用コンピュータを有し、該遊技制御用コンピュータにより遊技動作が制御され、予め定められた条件が成立した場合に、遊技者にとって有利な特定遊技状態に制御される遊技機であって、
前記遊技動作の制御に用いられる制御データおよび該制御データの異常の判別に用いられる複数の異常判別データを含むデータが記憶される記憶手段と、
前記複数の異常判別データを読出してその読出されたデータが異常なデータになっているか否かを判別する異常判別手段と、
前記遊技機が前記特定遊技状態に制御されていない状態において、前記複数の異常判別データのうちの特定の異常判別データが異常であると前記異常判別手段により判別された場合に、前記記憶手段の記憶データを初期化する第１の初期化手段と、
前記遊技機が前記特定遊技状態に制御されている状態において、前記特定の異常判別データに加えて所定数の異常判別データが異常であると前記異常判別手段により判断された場合に、前記記憶手段の記憶データを初期化する第２の初期化手段とを含むことを特徴とする。
【００１５】
【作用】
請求項１に記載の本発明によれば、記憶手段に、遊技動作の制御に用いられる制御データおよびその制御データの異常の判別に用いられる複数の異常判別データを含むデータが記憶される。異常判別手段の働きにより、複数の異常判別データを読出してその読出されたデータが異常なデータになっているか否かが判断される。遊技機が特定遊技状態に制御されていない状態において、複数の異常判別データのうちの特定の異常判別データが異常であると異常判別手段により判別された場合に、第１の初期化手段の働きにより、記憶手段の記憶データが初期化される。遊技機が特定遊技状態に制御されている状態において、特定の異常判別データに加えて所定数の異常判別データが異常であると異常判別手段により判別された場合に、第２の初期化手段の働きにより、記憶手段の記憶データが初期化される。したがって、遊技機が特定遊技状態に制御されている状態においては、遊技機が特定遊技状態に制御されていない状態と比べて、記憶手段の記憶データが初期化されにくくされる。
【００１７】
【発明の実施の形態】
以下に、本発明の実施の形態を図面に基づいて詳細に説明する。なお、以下の実施の形態においては、遊技機の一例としてパチンコ遊技機を示すが、本発明は、これに限らず、たとえばコイン遊技機やスロットマシン等であってもよく、遊技制御用マイクロコンピュータを有し、該遊技制御用マイクロコンピュータにより遊技動作が制御される遊技機であれば、すべてに適用することが可能である。
【００１８】
図１は、本発明にかかる遊技機の一例のパチンコ遊技機の遊技盤面の構成を示す正面図である。パチンコ遊技機の遊技盤１の前面には、遊技領域３が形成されている。パチンコ遊技機は、遊技者が打球操作するための打球操作ハンドル（図示せず）が設けられており、この打球操作ハンドルを遊技者が操作することにより、パチンコ玉を１個ずつ発射することができる。発射されたパチンコ玉は、区画レール２の間を通って遊技領域３内に導かれる。遊技領域３内に打込まれたパチンコ玉を以下の説明では「打玉」と呼ぶ。
【００１９】
遊技領域３の中央には、複数種類の図柄等からなる識別情報（特別図柄）を含む複数種類の画像を可変表示するための可変表示装置４が設けられている。可変表示装置４は、この実施の形態の場合にはＣＲＴからなる可変表示部５を有している。この可変表示部５に画像が表示される。
【００２０】
可変表示装置４で表示される特別図柄は、たとえば３つである。すなわち、特別図柄は、可変表示部５の画面上において、左，中，右の各可変表示部に表示される。可変表示部５においては、背景画像が表示され、その手前に左，中，右の可変表示部の特別図柄（以下、左図柄，中図柄，右図柄という）が所定間隔で横一列に表示される。これらの左，中，右図柄は、それぞれ、左リール，中リール，右リールとも呼ばれる。可変表示装置４の下方には、可変入賞球装置１１が設けられている。可変入賞球装置１１の左側方の通称「袖部」と呼ばれる位置には、いわゆる電動役物を有する可変始動口装置１６が設けられている。
【００２１】
遊技領域３の左端および右端のそれぞれには、サイドランプ１８が設けられている。各サイドランプ１８の斜め上方には、風車ランプ３０が設けられている。可変表示装置４の上部には、通常の入賞口９が設けられている。また、遊技領域３の右下の「袖部」と呼ばれる位置には、通常の入賞口１０が設けられている。
【００２２】
次に、可変入賞球装置１１について詳細に説明する。可変入賞球装置１１には、遊技領域３の前後方向に所定範囲で傾動可能な開閉板１４が設けられている。開閉板１４は、遊技盤１の裏面に設けられたソレノイド２４（破線で図示）により駆動される。
【００２３】
可変入賞球装置１１は、通常時には、開閉板１４が閉成状態にされ、打玉が入賞しないあるいは入賞しにくい遊技者にとって不利な状態（以下、この状態を「第２の状態」という）となっている。一方、可変始動口装置１６の始動口１９または可変入賞球装置１１の上部に設けられた始動口１３に打玉が入賞したことに基づいて、可変表示装置４の表示部５において、３つの特別図柄の変動表示（可変表示）が行なわれる。この変動表示が停止したとき、３つの特別図柄の組合せが、予め定められた特定の組合せ（たとえば７７７）となった場合に「大当り」が発生する。この大当り状態を特定遊技状態と呼ぶ。
【００２４】
大当りが発生した場合、可変入賞球装置１１は、開閉板１４が開成状態にされ、その開成によって現れる可変入賞球装置１１の大入賞口に打玉が入賞することが可能な遊技者にとって有利な第１の状態となる。
【００２５】
可変入賞球装置１１の第１の状態は、開閉板１４が開成状態となった後に予め定められた時間、たとえば２９．５秒が経過するか、または可変入賞球装置１１の大入賞口に打玉が所定個数（たとえば１０個）入賞するかのうちの、いずれか早い方の条件が成立したことにより終了する。すなわち、上記の条件が成立したとき、開閉板１４が閉成状態となり、可変入賞球装置１１が第２の状態となる。
【００２６】
大入賞口に入賞した打玉は、遊技盤１の裏面に設けられた入賞玉検出器２３（破線で図示）により検出される。この検出が行なわれたことに応答して、所定の個数のパチンコ玉（賞球）が払出される。一方、大入賞口の内部の中央部分には、通称「Ｖポケット」と呼ばれる特定領域が設けられている。大入賞口に入った打玉が、この特定領域に入賞すれば、その入賞玉は、遊技盤１の裏面に設けられた特定玉検出器２２（破線で図示）により検出される。
【００２７】
可変入賞球装置１１が第１の状態となっている期間中に進入した打玉が特定領域に入賞して特定玉検出器２２により検出されれば、その回（ラウンド）の第１の状態が終了するのを待って一旦第２の状態になって再度可変入賞球装置１１を第１の状態にする繰り返し継続制御が実行される。この繰り返し継続制御の実行回数（ラウンド数）の上限値は、たとえば１５回と定められている。可変入賞球装置１１に入賞した打玉の数は、７セグメント表示器よりなる個数表示器１５によって表示される。
【００２８】
次に、始動入賞について説明する。始動口１３または１９に打玉が入賞することを特に「始動入賞」と呼ぶ。始動口１３または１９に入賞した打玉は、遊技盤１の裏面に設けられた始動玉検出器２１または２５（破線で図示）によってそれぞれ検出される。始動口１３または１９に打玉が入賞したことをきっかけとして、可変表示装置４の可変表示部５において特別図柄の可変表示が開始される。この可変表示の停止時に特定の特別図柄の組合せ（たとえば７７７）が表示された場合に、前述のように可変入賞球装置１１が第１の状態となる。
【００２９】
特別図柄の可変表示が行なわれている間および特別図柄の可変表示の結果に基づいて可変入賞球装置１１が第１の状態となっている間に始動口１３または１９に打玉が入賞すれば、その始動入賞がＲＡＭ（後述する）に記憶される。これを始動記憶（または始動入賞記憶）と呼ぶ。始動記憶の個数は、ＬＥＤよりなる始動記憶表示器６の点灯により遊技者に報知される。始動記憶数の上限は、所定個数（たとえば４個）に定められている。始動記憶がある場合には、可変表示部５における特別図柄の可変表示が停止した後または可変入賞球装置１１の大当り状態が終了した後に、その始動記憶に基づいて再び可変表示部５による特別図柄の可変表示が開始される。
【００３０】
次に、可変始動口装置１６の構成について詳細に説明する。可変始動口装置１６は、前述のように、始動口１９を有している。始動口１９に入賞した打玉が始動玉検出器２５（破線で図示）で検出された場合には、可変表示装置４による可変表示が開始される。この可変始動口装置１６は、開閉可能な１対の可動片１７を有しており、その可動片１７が開成することにより始動口１９内に打玉が入賞可能な状態になる。
【００３１】
遊技領域３の左側領域には、通過口２０が設けられている。可変始動口装置１６には、普通図柄可変表示装置２８が設けられている。この普通図柄可変表示装置２８は、たとえば７セグメント表示器よりなり、複数種類の識別情報（普通図柄）を可変表示可能に構成されている。
【００３２】
可変始動口装置１６において可動片１７を開成するか否かは、次のようにして決定される。打玉が通過口２０を通過すれば、その打玉は通過玉検出器２７（破線で図示）により検出される。その検出出力に基づいて可変始動口装置１６に設けられた普通図柄可変表示装置２８の可変表示が開始される。その可変表示は、所定時間（たとえば２５秒）継続される。
【００３３】
普通図柄可変表示装置２８の可変停止時における表示結果が予め定められた特定の識別情報（たとえば７）になれば、可変始動口１６の可動片１７がソレノイド２６（破線で図示）により駆動されて開成し、打玉が始動口１９に入賞可能な遊技者にとって有利な状態となる。その開成期間は、所定時間（たとえば０．６秒）が経過するまで、または、所定個数の入賞があるまで継続される。この可変始動口装置１６の始動口１９内に打玉が入賞すればその打玉が始動玉検出器２５（破線で図示）により検出される。その検出出力に基づいて可変表示装置４の可変表示部５の可変表示が開始される。
【００３４】
普通図柄可変表示装置２８が可変表示している最中に再度打玉が通過口２０を通過して通過玉検出器２７により検出されれば、その通過玉が記憶される。そして、普通図柄可変表示装置２８の可変表示が停止した後、再度可変表示を開始できる状態になってから、前記通過玉の記憶に基づいて再度普通図柄可変表示装置２８の可変表示が開始される。この通過玉の記憶は、所定個数（たとえば最大「４」）までと定められている。その通過玉の記憶数が、ＬＥＤよりなる普通図柄始動記憶表示器２９の点灯により表示される。
【００３５】
可変表示装置４の下方位置の左右には、ワープ入口７と名付けられた、打玉を案内する部材が設けられている。このワープ入口７に入賞した打玉は、始動口１３の上方に設けられたワープ出口８まで案内されて再度遊技領域３内に放出されて落下する。このため、ワープ入口７に進入した打玉は、始動口１３に比較的入賞しやすくなる。このワープ入口７およびワープ出口８が設けられていることにより、それらが設けられていない場合と比べて、より遊技者の興趣が高くなるという効果が生じる。
【００３６】
また、可変入賞球装置１１の左右には、通常の入賞口１２が設けられている。遊技領域３の下部中央には、アウト玉を収容するためのアウト口３０が設けられている。ワープ出口８の近傍には、飾りＬＥＤ３１が設けられており、開閉板１４にも、飾りＬＥＤ３２が設けられている。入賞口１０の近傍には、袖ランプ３３が設けられている。始動記憶表示器６の近傍には、センターランプ３４が設けられている。各入賞口１２の下方部分には、飾りＬＥＤ３５が設けられており、個数表示器１５の左右にも飾りＬＥＤ３６が設けられている。
【００３７】
次に、このパチンコ遊技機に設けられる制御回路について説明する。まず、パチンコ遊技機の遊技制御を行なう制御回路を説明する。図２および図３は、パチンコ遊技機の遊技制御を行なう制御回路を示すブロック図である。この図２および図３に示された制御回路は、主基板に形成されている。
【００３８】
図２および図３を参照して、この遊技制御回路は、基本回路４０、入力回路４１、情報出力回路４２、初期リセット回路４３、定期リセット回路４４、アドレスデコード回路４５、ＬＥＤ回路４６、ソレノイド回路４７、ランプ回路４８、電飾信号回路４９、ＣＲＴ回路５０、音声合成回路５１、音量増幅回路５２、賞球個数信号出力回路５３および電源回路５４を含む。さらに、ＣＲＴ回路５０には、ＣＲＴ表示器５５が接続されている。
【００３９】
基本回路４０の内部には、制御用プログラムを記憶しているＲＯＭ４０１、その制御用プログラムに従って制御動作を行なうためのＣＰＵ４０２、そのＣＰＵ４０２のワーク用メモリとして機能するＲＡＭ４０３、およびＩ／Ｏポート（図示せず）等が設けられている。
【００４０】
アドレスデコード回路４５は、基本回路４０から送られてきたアドレス信号を解読（デコード）し、基本回路４０の内部に含まれるＲＯＭ４０１、ＲＡＭ４０３、Ｉ／Ｏポート等のうちのいずれかを選択するための信号を出力する回路である。初期リセット回路４４は、電源投入時に基本回路４０をリセットするための初期リセットパルスを出力する回路である。この初期リセット回路４４から送られてきた初期リセットパルスに応じて、基本回路４０がＲＡＭ４０３およびＩ／Ｏポートを初期化する。
【００４１】
定期リセット回路４４は、定期リセット用のクロックパルスであるリセットパルスを基本回路４０に供給するための回路である。基本回路４０のＣＰＵ４０２は、定期リセット回路４４から定期的に送られてくるリセットパルスに応答して所定の制御用プログラムを先頭から繰り返し実行するためのリセット処理を行なう。この定期リセット回路４４からのリセットパルスは、たとえば、０．００２秒ごとに送られてくる。
【００４２】
入力回路４１には、始動玉検出器２１，２５、入賞玉検出器２３、特定玉検出器２２および通過玉検出器２７等が接続されている。打玉が始動口１３に入賞して始動玉検出器２１により検出されれば、その検出信号が、入力回路４１を介して基本回路４０に入力される。打玉が始動口１９に入賞して始動玉検出器２５により検出されれば、この検出信号が入力回路４１を介して基本回路４０に入力される。打玉が大入賞口に入賞して入賞玉検出器２３により検出されれば、その検出信号が入力回路４１を介して基本回路４０に入力される。打玉が特定領域に入賞して特定玉検出器２２により検出されれば、その検出信号が入力回路４１を介して基本回路４０に入力される。
【００４３】
このパチンコ遊技機には、入賞に伴って景品玉を払出す払出制御を行なうための払出制御基板（図示せず）が設けられている。そして、可変入賞球装置１１に打玉が入賞すれば、１個の入賞玉につきたとえば１５個の景品玉（賞球）が払出制御される。また、それ以外の入賞口に入賞した場合には、１個の入賞玉につきたとえば５個の景品玉（賞球）が払出制御される。
【００４４】
このように、このパチンコ遊技機は、入賞に伴って払出される景品玉の個数が異なるように入賞領域が複数種類に分類されている。そして、打玉が入賞すれば、払出制御基板から、どの分類に属する入賞領域に打玉が入賞したかを特定するための当り玉信号Ａまたは当り玉信号Ｂが入力回路４１に入力される。そして、その信号が基本回路４０に入力される。
【００４５】
基本回路４０では、その入力されてきた当り玉信号の種類に応じて、払出すべき景品玉の個数である賞球個数信号０〜３を賞球個数信号出力回路５３を介して払出制御基板に出力する。この賞球個数信号０〜３は、０，１，２，３の４ビットの信号から構成されている。
【００４６】
入力回路４１には、確率設定キースイッチ（図示せず）も接続されている。この確率設定キースイッチは、キースイッチで構成されている。遊技場の係員がこの確率設定キースイッチに所定の鍵を差し込んでキー操作することにより、後述するように、設定１，設定２，設定３の３段階で大当りを発生させる確率が可変設定可能となる。
【００４７】
基本回路４０は、ＬＥＤ回路４６を介して、個数表示器１５、始動記憶表示器６、飾りＬＥＤ３６，３１，３２，３５、普通図柄可変表示装置２８、および、普通図柄始動記憶表示器２９に接続されており、これらの表示器をそれぞれ表示制御する。基本回路４０は、ソレノイド回路４７を介してソレノイド２４，２６と接続されており、これらのソレノイドを励磁制御する。
【００４８】
基本回路４０は、情報出力回路４２を介して、有効始動情報、大当り情報および確率変動情報を、ホストコンピュータであるホール用管理コンピュータ等に対して出力する。ここで、有効始動情報とは、始動口１３，１９へ入賞した打玉の入賞個数のうち実際に可変表示装置４における図柄の可変表示の始動に使用された個数を示すための情報である。大当り情報とは、可変表示装置４の可変表示による大当りの発生に関する情報である。また、確率変動情報とは、後述する高確率状態（確率向上状態）の発生に関する情報である。
【００４９】
基本回路４０は、ＣＲＴ回路５０を介してＣＲＴ表示器５５に表示制御用の指令信号を出力する。ＣＲＴ回路５０は、その指令信号を受けて、ＣＲＴ表示器５５に画像表示を行なわせる。そして、このＣＲＴ表示器５５が画像表示することにより可変表示部５に画像が表示される。基本回路４０からＣＲＴ回路５０を介してＣＲＴ表示器５５に送信される信号の中には、コマンドデータ（可変表示指令情報）ＣＤ０〜ＣＤ７と、表示制御通信用のトリガ信号である割込信号ＩＮＴとが含まれる。さらに、ＣＲＴ回路５０と、ＣＲＴ表示器４１とを接続する信号線には、電源電圧供給のための＋５Ｖ線、＋１２Ｖ線およびＧＮＤ線（グランド信号線）が含まれる。
【００５０】
基本回路４０は、ランプ回路４８を介して、風車ランプ３０、サイドランプ１８、センタランプ３４および袖ランプ３３等の各種ランプを点灯または点滅表示させる制御を行なう。
【００５１】
基本回路４０は、音声合成回路５１に音データ信号を出力し、音声合成回路５１から音信号が音量増幅回路５２に供給される。音量増幅回路５２では、音信号を増幅し、電飾基板（図示せず）へ供給する。これにより、パチンコ遊技機に設けられたスピーカ等から効果音等が発せられる。
【００５２】
電源回路５４は、ＡＣ２４Ｖの交流電源に接続され、＋３０Ｖ、＋２１Ｖ、＋１２Ｖ、＋５Ｖ、ＧＮＤ等の複数種類の直流電圧である電源電圧を各回路に供給するための回路である。電源回路５４から発生される＋３０ＶおよびＧＮＤの電源電圧は、ＣＲＴユニット（ＣＲＴ表示器５５に含まれる）へ供給される。
【００５３】
電飾信号回路４９は、基本回路４０から制御信号を受け、その信号に応答して、パチンコ遊技機に設けられた複数種類の電飾（図示せず）の点灯状態を制御する電飾基板へランプ制御データＤ０〜Ｄ３を送信する。ランプ制御データＤ０〜Ｄ３は、電飾の点灯状態を制御するためのデータであり、大当り時、あるいは高確率状態等における電飾の点灯状態を指定する。なお、ランプ制御データコモンは、共通線信号である。
【００５４】
前述したＣＲＴ表示器５５は、表示制御基板（図示せず）を含む。この表示制御基板には、可変表示部５に表示される画像の表示制御を行なうための制御回路が形成されている。次に、表示制御基板に形成された制御回路を詳細に説明する。
【００５５】
図４は、表示制御基板に形成された制御回路を示すブロック図である。表示制御基板には、ＣＲＴコントロール回路６０、リセット回路６１、発振回路６２、ＶＤＰ（Video Display Processer ）Ａ６３、ＶＤＰ Ｂ６４、映像切換回路６７を含む。
【００５６】
リセット回路６１からリセット信号がＣＲＴコントロール回路６０に入力される。発振回路６２からクロック信号がＣＲＴコントロール回路６０に入力される。ＣＲＴコントロール回路６０は、演算および制御を行なうＣＰＵ６０１、ワークエリアとして用いられるＲＡＭ６０２および制御用プログラムを記憶したＲＯＭ６０３を含む。ＣＲＴコントロール回路６０では、受信したコマンドデータに基づいてＣＰＵ６０１が、ＲＯＭ６０３の制御用プログラムを適宜実行し、ＲＡＭ６０２を作業領域として用いて制御回路全体の制御を行なう。このＣＲＴコントロール回路６０は、リセット信号およびクロック信号に応答して動作する。
【００５７】
ＶＤＰ Ａ６３は、ＶＲＡＭ（ビデオＲＡＭ）６３１を内蔵している。ＶＤＰＢ６４は、ＶＲＡＭ６４１を内蔵している。キャラクタＲＯＭ６５および６６のそれぞれには、可変表示装置４に表示される画像の画像データが予め記憶されている。その画像データには、特別図柄の画像データ、特別図柄の以外のキャラクタの画像データ、および、背景画像の画像データ等が含まれる。
【００５８】
ＣＲＴコントロール回路６０は、ＶＤＰ Ａ６３に各種指令信号を与え、キャラクタＲＯＭ６５に記憶されている画像データをＶＲＡＭ６３１へ転送させ、この画像データを映像切換回路６７を介してＣＲＴ表示部７０へ出力させる制御を行なう。さらに、ＣＲＴコントロール回路６０は、各種指令信号をＶＤＰ Ｂ６４に与え、キャラクタＲＯＭ６６に記憶されている画像データをＶＲＡＭ６４１へ転送させ、その画像データを、映像切換回路６７を介してＣＲＴ表示部７０へ出力する制御を行なう。ＣＲＴコントロール回路６０は、ＶＤＰ Ａ６３およびＶＤＰ Ｂ６４から映像切換回路６７に供給される画像データを適宜切換えて出力させる制御を行なう。
【００５９】
ＣＲＴコントロール回路６０は、主基板の基本回路４０から送られてくるコマンドデータＣＯＭ０〜ＣＯＭ７および割込信号ＩＮＴを受け、割込信号ＩＮＴの入力に応じた割込動作を行ない、コマンドデータＣＯＭ０〜ＣＯＭ７を内部に読込む。そして、その読込んだコマンドデータに基づいて、可変表示装置４に画像を表示するために前述したような制御を行なう。
【００６０】
この表示制御基板内における主な信号のやりとりは、以下のとおりである。ＣＲＴコントロール回路６０は、ＶＤＰ Ａ６３に対し、ＶＤＰ Ａアドレス信号、ＶＤＰ Ａリード信号、ＶＤＰ Ａライト信号および映像同期信号を適宜供給する。そして、ＶＤＰ Ａ６３からＣＲＴコントロール回路６０には、ＶＤＰＡデータが供給される。同様に、ＣＲＴコントロール回路６０は、ＶＤＰ Ｂ６４に対し、ＶＤＰ Ｂアドレス信号、ＶＤＰ Ｂリード信号、ＶＤＰ Ｂライト信号および映像同期信号を適宜供給する。ＶＤＰ Ｂ６４からＣＲＴコントロール回路６０には、ＶＤＰ Ｂデータが供給される。
【００６１】
ＶＤＰ Ａ６３は、ＣＲＴコントロール回路６０から送られてきたＶＤＰ Ａアドレス信号に従って、ＶＲＡＭ６３１内の指定されたアドレスに記憶されている画像データを映像切換回路６７へ出力する。ＶＤＰ Ｂ６４は、同様に、ＣＲＴコントロール回路６０から送られてきたＶＤＰ Ｂアドレス信号に従って、ＶＲＡＭ６４１内の指定されたアドレスに記憶されている画像データを映像切換回路６７へ出力する。
【００６２】
ＶＤＰ Ａ６３は、キャラクタＲＯＭ６５にＶＲＯＭ Ａアドレス信号を与える。キャラクタＲＯＭ６５、ＶＲＯＭ Ａアドレス信号に従って、キャラクタＲＯＭ６５内の指定されたアドレスに記憶されている画像データであるＶＲＯＭＡデータ信号をＶＤＰ Ａ６３へ与える。これにより、キャラクタＲＯＭ６５の画像データがＶＲＡＭ６３１に転送される。ＶＤＰ Ｂ６４は、ＶＲＯＭ Ｂアドレス信号をキャラクタＲＯＭ６６に与える。キャラクタＲＯＭ６６は、ＶＲＯＭ Ｂアドレス信号に従って、キャラクタＲＯＭ６６内の指定されたアドレスに記憶されている画像データをＶＤＰ Ｂ６４に与える。これにより、キャラクタＲＯＭ６６に記憶されている画像データがＶＲＡＭ６４１に転送される。
【００６３】
ＣＲＴコントロール回路６０は、映像切換回路６７に対し、映像Ａ，Ｂ選択信号を出力する。この選択信号は、ＶＤＰ Ａ６３から送られてきた画像データまたはＶＤＰ Ｂ６４から送られてきた画像データのいずれを選択して表示させるかを指令するための信号である。映像切換回路６７は、その映像Ａ，Ｂ選択信号に従って、一方のＶＤＰから送られてきた画像データを選択し、それに応じたＲＧＢ信号をカラーＣＲＴであるＣＲＴ表示部７０に出力する。これにより、特別図柄の画像および背景画像等の画像が、可変表示装置４の可変表示部５に表示制御される。
【００６４】
このように、このパチンコ遊技機では、主基板におけるＣＰＵ４０２を有する基本回路４０から、表示制御基板におけるＣＰＵ６０１を有するＣＲＴコントロール回路６０へ単方向のデータ転送が行なわれる。そして、このように転送されたデータに基づいて、表示制御基板では、ＣＲＴコントロール回路６０が表示画像の制御を行なうことにより、可変表示装置４の可変表示部５に表示される画像の制御が行なわれるのである。
【００６５】
図５は、遊技制御，可変表示装置４の可変表示制御に用いられる各種ランダムカウンタを説明するための説明図である。特別図柄の表示に関連するランダムカウンタは、以下に示すように５種類ある。それぞれのランダムカウンタは、前述した基本回路４０によりカウント動作される。
【００６６】
ＷＣ ＲＮＤ１は、大当り状態（特定遊技状態）を発生させるか否かを事前決定するために用いられ、「０」からカウントアップしてその上限（２９３，３７７または４０７）までカウントアップし、再度「０」からカウントアップし直すように構成されている。このＷＣ ＲＮＤ１のカウント上限値は、設定１，設定２，設定３によりそれぞれ相違しており、設定１では「２９３」、設定２では「３７７」、設定３では「４０７」となっている。この設定１，設定２，設定３は、前述したように、パチンコ遊技機の遊技盤裏面側や機構板等の場所のように、遊技者が操作できず遊技場の係員が操作可能な位置に設けられた確率設定キースイッチ（図示せず）により遊技場の係員が３段階設定するものである。
【００６７】
このＷＣ ＲＮＤ１のカウントアップの加算更新は、０．００２秒ごとにＷＣＲＮＤ１が１ずつ加算されることにより行なわれる。前述の基本回路４０に設けられたＣＰＵ４０２は、定期的（０．００２秒ごと）に定期リセット回路４４からリセット信号が入力され、プログラムを先頭から実行してその最後まで実行したアドレスでリセット待ち状態となっており、前記リセット信号が入力されることにより再度プログラムを先頭から実行し直すことを繰り返し、リセット信号の入力ごとにプログラムを先頭から最後まで実行することを繰り返すことにより、パチンコ遊技機の遊技状態を制御できるように構成されている。
【００６８】
始動記憶があった場合には、その際のＷＣ ＲＮＤ１の値が基本回路４０のＲＡＭ４０３の大当りランダム格納バンクに格納される。大当りランダム格納バンクは、第１〜第４の４つのバンクで構成されており、始動記憶がある場合には、第１のバンクから順にＷＣ ＲＮＤ１の値が格納されていく。そして、第１のバンクの始動記憶に基づく可変表示が行なわれて始動記憶が消化されるごとに、各大当りランダム格納バンクに格納されたデータが第４のバンクから第１のバンクに向けて１バンクずつ移動する態様で格納場所が変更される。
【００６９】
ＷＣ ＲＮＤ Ｌは、左可変表示部の停止時に表示される特別図柄の左図柄（左予定停止図柄）を事前に決定するために用いられる。このＷＣ ＲＮＤ Ｌは、「０」からカウントアップしてその上限である「１２」までカウントアップした後再度「０」からカウントアップし直されるものである。このＷＣ ＲＮＤＬは、ＷＣ ＲＮＤ１と同様に０．００２秒ごとに１ずつ加算更新される。このＷＣ ＲＮＤ Ｌの値も、ＷＣ ＲＮＤ１と同様に、前述した大当りランダム格納バンクに格納される。その詳細については、後述する。
【００７０】
ＷＣ ＲＮＤ Ｃは、中可変表示部の停止時に表示される特別図柄の中図柄（中予定停止図柄）を事前に決定するために用いられる。このＷＣ ＲＮＤ Ｃは、「０」からカウントアップしてその上限である「１５」までカウントアップし、その後再度「０」からカウントアップし直すように構成されている。このパチンコ遊技機の遊技用のプログラムは、０．００２秒ごとに先頭から実行開始されてプログラムの最後まで実行され、それを０．００２秒ごとに繰り返し実行することにより遊技制御が実行されるのであり、プログラムの先頭からその最後までの実行が通常は０．００２秒かからないために、その０．００２秒が終了するまでの割込処理余り時間が生じる。このＷＣ ＲＮＤ Ｃは、０．００２秒ごとに加算更新されるとともに、前記割込処理余り時間を利用して無限ループにより加算更新される。
【００７１】
ＷＣ ＲＮＤ Ｒは、右可変表示部の停止時に表示される特別図柄の右図柄（右予定停止図柄）を事前に決定するために用いられる。このＷＣ ＲＮＤ Ｒは、「０」からカウントアップしてその上限である「１２」までカウントアップし、再度「０」からカウントアップし直すように構成されている。このＷＣ ＲＮＤ Ｒは、ＷＣ ＲＮＤ Ｃの桁上げのときに１ずつ加算更新される。すなわち、ＷＣ ＲＮＤ Ｃの値が「１５」から「０」に変化したときに１ずつこのＷＣＲＮＤ Ｒが加算更新されるのである。
【００７２】
ＷＣ ＲＮＤ ＲＣＨは、リーチ（たとえば、左，中，右の可変表示部の表示結果の一部がまだ導出表示されていない段階で、既に導出表示されている表示結果が前記特定の表示態様の組合せとなる条件を満たしている表示状態等の特定の組合せを導出表示可能な１段階前の状態）の種類を決定するために用いられるものである。このＷＣ ＲＮＤ ＲＣＨは、「０」からカウントアップしてその上限である「９」までカウントアップした後、再度「０」からカウントアップし直されるものである。
【００７３】
このＷＣ ＲＮＤ ＲＣＨのカウントアップの更新は、ＷＣ ＲＮＤ Ｃと同様に、０．００２秒ごと、および割込処理余り時間に実行される。このＷＣ ＲＮＤ ＲＣＨの値と、リーチの種類とが予め関係づけられており、その抽出値に応じて、リーチの種類が決定される。このパチンコ遊技機においては、リーチ１〜リーチ６の６種類のリーチが設定されている。
【００７４】
これらのリーチは、リーチごとにそのリーチ状態における可変表示装置４の表示画像等が異なるものである。なお、普通図柄の当り判定も、所定のランダムカウンタを用いて行なわれる。普通図柄の当り判定用のランダムカウンタの値も、ＷＣ ＲＮＤ１の場合と同様に、ランダム格納バンク（普通図柄用）に格納される。そのバンクは、始動記憶に対応して４つのバンクに分けられている。
【００７５】
図６は、可変表示装置４において可変表示される図柄の配列構成を示す説明図である。この図６においては、ＷＣ ＲＮＤ Ｌ，Ｃ，Ｒの抽出値と、左，中，右図柄の種類との関係が示される。左可変表示部に表示される特別図柄である左図柄および右可変表示部に表示される特別図柄である右図柄は、それぞれ０〜９，花，ドリンク，貝の１３種類の図柄に定められている。そして、図柄の配列も左，右図柄において同一の配列となっている。それらの図柄は、ＷＣ ＲＮＤＬ，Ｒの０〜１２に割振られている。
【００７６】
また、中可変表示部に表示される特別図柄である中図柄は、０〜９，花，ドリンク，貝，ＣＨＡＮＣＥ，ＮＧ！，ＢＡＤの１６種類の図柄に定められている。それらの図柄は、ＷＣ ＲＮＤ Ｃの０〜１５に割振られている。ＷＣ ＲＮＤＬ，Ｃ，Ｒの各抽出値の番号と一致する場所の図柄が、予定停止図柄として選択決定される。このパチンコ遊技機では、左，中，右の図柄が同一図柄に揃った場合に大当り状態が発生する。
【００７７】
次に、ランダムカウンタの値により大当りを発生させるか否かを事前に決定するための手順を、大当り発生確率の設定１，設定２，設定３に分けて説明する。図７は、設定１の場合にランダムカウンタの値により大当りを発生させるか否かを事前に決定するための手順を示すフローチャートである。打玉が始動口１３に入賞して始動玉検出器２２により検出されるか、または、打玉が始動口１９に入賞して始動玉検出器２５により検出されれば、その時点におけるＷＣ ＲＮＤ１の値を抽出し、その値が「７」のときに大当りを発生させることが事前決定される。その場合、ＷＣ ＲＮＤ Ｌの抽出値により、大当りとなる図柄が決定される。
【００７８】
一方、ＷＣ ＲＮＤ１の抽出値が「７」以外のときには、外れが事前決定される。その場合には、ＷＣ ＲＮＤ Ｌの抽出値により左予定停止図柄が決定され、ＷＣ ＲＮＤ Ｃの値により中予定停止図柄が決定され、ＷＣ ＲＮＤ Ｒの抽出値により右予定停止図柄が決定される。
【００７９】
なお、これら３つの予定停止図柄を決定した際に、その決定内容がたとえばぞろめとなり大当りを発生させるための図柄の組合せが偶然一致した場合には、ＷＣ ＲＮＤ Ｃの抽出値に「１」を加算して強制的に外れの図柄となるように制御する。
【００８０】
また、遊技状態が確率向上状態（以下高確率状態という）のときには、ＷＣＲＮＤ１の抽出値が、「７，１１，７９」のときに大当りを発生させることが事前決定され、それ以外のときに外れが事前決定される。
【００８１】
ここで、高確率状態について説明する。高確率状態とは、大当りが発生する確率が向上した状態であり、確率向上状態または確率変動状態と呼ばれる。この高確率状態においては、以下のような制御が行なわれる。大当り状態の発生時における可変表示装置４の表示結果が予め定められた特別の識別情報の組合せ（本実施の形態では「１１１」，「３３３」，「５５５」，「７７７」）となっていた場合に、以降の大当りが発生する確率が向上する高確率状態に制御される。
【００８２】
そして、この高確率状態中においては、可変表示装置４により表示される大当りとなるように予め定められた特定の識別情報の組合せ（特定の表示態様）の表示される確率が向上するのであり、その可変表示装置４により特定の識別情報の組合せが表示された場合には、再度大当り制御が開始される。
【００８３】
また、この高確率状態においては、普通図柄可変表示装置２８において当り（表示結果が特定の識別情報になること）が発生する確率が高くなるように制御される。この当りは、小当りとも呼ばれる。このような制御が行なわれると、可変始動口装置１６の可動片１７が頻繁に開き、打玉が多数始動入賞して可変表示装置４の可変表示頻度（ＷＣ ＲＮＤ１の抽出頻度）が高くなるため、大当りが発生しやすくなり、またこの状態では始動入賞が増えることにより遊技機より払出される払出玉が増加するため、遊技者は、持玉（遊技者が手元に所有する遊技球）を減らすことなく遊技を行なえるという、遊技者にとって有利な状態が生じる。
【００８４】
また、このパチンコ遊技機においては、特別図柄の可変表示期間を短縮する変動時間短縮制御（短縮モード）も行なわれる。その変動時間短縮制御は、たとえば、始動記憶数が所定数になったことを条件として実行される。その制御が行なわれると、無駄な始動入賞を減らすことができる。
【００８５】
次に、設定２の場合を説明する。図８は、設定２の場合にランダムカウンタの値により大当りを発生させるか否かを事前に決定するための手順を示すフローチャートである。ここでは、図７に示す設定１の場合との相違点について説明する。
【００８６】
設定２の場合が設定１の場合と異なるのは次の点である。まず、ＷＣ ＲＮＤ１の上限値（３７７）が異なる。さらに、高確率状態のときに大当りを発生させるＷＣ ＲＮＤ１の抽出値が異なる。すなわち、高確率状態のときには、ＷＣＲＮＤ１の抽出値が、７，１１，７９，３０７，３１１，３３１，３７３のときに大当りを発生させることが事前決定され、それ以外のときに外れが事前決定される。このように、設定２の場合は、設定１の場合と比べて通常時（高確率状態でないとき）に大当りを発生させる確率が低いが、高確率時に大当りを発生させる確率が高いのである。
【００８７】
次に、設定３の場合を説明する。図９は、設定３の場合にランダムカウンタの値により大当りを発生させるか否かを事前に決定するための手順を示すフローチャートである。ここでは、設定１および設定２との相違点を説明する。
【００８８】
設定３が、設定１，設定２と異なるのは次の点である。まず、ＷＣ ＲＮＤ１の上限値（４０７）が異なる。さらに、高確率状態のときに大当りを発生させることが事前決定されるＷＣ ＲＮＤ１の抽出値が異なる。すなわち、高確率状態のときには、ＷＣ ＲＮＤ１の抽出値が、７，１１，７９，３０７，３１１，３３１，３７３，４０１のときに大当りを発生させることが事前決定され、それ以外のときに外れが事前決定される。このように、設定３では、設定１，設定２と比べて、通常時に大当りを発生させる確率が低いが、高確率状態のときに大当りを発生させる確率が高い。
【００８９】
ここで、高確率状態へ移行するように設定された大当り図柄について説明する。前述したように、大当り図柄は、「１，１，１」〜「貝，貝，貝」の１３種類存在する。これらの１３種類の大当り図柄のうち、「１，１，１」，「３，３，３」，「５，５，５」，「７，７，７」が、高確率状態へ移行する大当り図柄である。
【００９０】
次に、基本回路４０に含まれるＲＡＭの記憶内容を詳細に説明する。図１０は、ＲＡＭ４０３の記憶内容を示すメモリマップである。
【００９１】
図１０を参照して、ＲＡＭ４０３は、ＲＡＭアドレスごとに８ビットの記憶エリアを有する。ＲＡＭ４０３には、制御データ等の各種のデータが単アドレスまたは複数アドレスを使用して記憶される。図１０を用いて具体的に説明すると、制御データとして、たとえば、大当りフラグ１〜３およびプロセスフラグ等の制御データが、予め定められたアドレスに記憶されている。
【００９２】
大当りフラグとは、大当り状態（特定遊技状態）を発生させるか否かを示すフラグデータである。大当りフラグ１〜大当りフラグ３の各々の値は、たとえば、「００Ｈ」（大当りでない場合）または「０１Ｈ」（大当りである場合）のいずれかの値をとり得る。大当りフラグ１〜大当りフラグ３には、大当りを発生させるか否かに応じて同じ値のデータが記憶される。これらの大当りフラグは、後述する図４５および図４６に示される通常時処理においてセットされる。このパチンコ遊技機の遊技制御の制御動作は、後述するように複数段階の処理プロセスに分割されている。プロセスフラグは、実行すべき処理プロセスを示すフラグデータである。このような大当りフラグ１〜大当りフラグ３およびプロセスフラグにより代表される制御データは、ＲＡＭ４０３のワークエリアと呼ばれるアドレスに記憶されている。
【００９３】
また、ＲＡＭ４０３のワークエリアには、複数種類のパターンデータとしてパターンデータ１およびパターンデータ２が記憶されている。パターンデータ１およびパターンデータ２の各々は、予め定められたデータパターンを有するデータであり、ＲＡＭ４０３の記憶エリアに分散して記憶されている。たとえば、パターンデータ１のエリアには、「５５ＡＡＨ」のデータが書込まれ、パターンデータ２のエリアには、「１０６８Ｈ」のデータが書込まれる。これらのデータは、固定的に記憶されるものであり、通常の遊技中には原則として書換えられない。これらのパターンデータ１およびパターンデータ２は、ＲＡＭ４０３の記憶データの異常判別のために用いられる。
【００９４】
パターンデータ１は、大当りフラグ１〜大当りフラグ３およびプロセスフラグ等の遊技機の遊技制御に重要な制御データが記憶されたアドレスの近傍のアドレスに記憶されている。パターンデータ２は、制御データが異常になった場合に遊技制御の進行に大きな支障を来さないような制御データが記憶されたアドレスの近傍のアドレスに記憶されている。
【００９５】
大当りフラグおよびプロセスフラグがパチンコ遊技機の遊技制御に重要な制御データである理由は、次のとおりである。このパチンコ遊技機においては、大当り状態が発生すると、遊技者にとって有利な状態になるが、大当りフラグ１〜大当りフラグ３は、このような大当り状態を発生させるか否かを示すフラグであり、遊技機の制御に重大な影響を及ぼす制御データの１つである。このパチンコ遊技機の遊技制御は、複数段階の処理プロセスに分割されているため、プロセスフラグの値が異常な値になった場合には正常な遊技動作が行なわれないため、プロセスフラグも、遊技制御に重要な制御データの１つである。
【００９６】
基本回路４０内にノイズが侵入した場合には、ＲＡＭ４０３の記憶データが異常なデータに書換えられるおそれがある。ノイズによる異常なデータへの書換えは、１つのアドレスに限らず、ＲＡＭ４０３内のある一定範囲のアドレスにおいて生じる場合が多い。したがって、大当りフラグ１〜大当りフラグ３およびプロセスフラグ等の遊技制御に重要な制御データに異常が生じた場合には、それに伴ってパターンデータ１も異常が生じる。同様に、パターンデータ２も、その近傍のアドレスの制御データに異常が生じた場合には異常なデータになる。
【００９７】
したがって、パターンデータ１のデータが異常になった場合には、大当りフラグ１〜大当りフラグ３およびプロセスフラグ等の重要な制御データに異常が生じたとみなされる。同様に、パターンデータ２のデータが異常なデータになった場合には、その近傍のアドレスに記憶された制御データに異常が生じたとみなされる。
【００９８】
なお、図１０においては、大当りフラグ１〜大当りフラグ３が、隣接するアドレスの記憶エリアに記憶された場合を示したが、これに限らず、大当りフラグ１〜大当りフラグ３は、記憶エリアが隣接しないようにＲＡＭ４０３の記憶エリア内において分散記憶させてもよい。そのようにすれば、大当りフラグを隣接して記憶させる場合よりも、ＲＡＭ４０３の異常状態による誤った大当り状態の発生を高い感度で防ぐことができる。
【００９９】
次に、遊技制御基板の基本回路４０から表示制御基板のＣＲＴコントロール回路６０へ伝送されるコマンドデータＣＯＭ０〜ＣＯＭ７の種類について説明する。図１１は、コマンドデータＣＯＭ０〜ＣＯＭ７の種類を表形式で示す図である。
【０１００】
図１１を参照して、ＣＯＭ０は、ヘッダコマンドである。ＣＲＴコントロール回路６０は、このＣＯＭ０を読込むことにより、基本回路４０からコマンドデータが送られてきたと判断する。ＣＯＭ１は、メインステータスであり、可変表示装置４の可変表示部５の表示制御の種類（コード）を指定するためのコマンドである。このＣＯＭ１が指定する表示制御の種類には、画面オフ、デモ表示、ゲーム表示、フィーバ開始表示、フィーバラウンド表示、終了デモ、エラー表示、および、フィーバラウンドタイトル表示が含まれる。これらの制御は、ＣＯＭ１のデータ値に応じて指定される。
【０１０１】
画面オフとは、表示画面をオフすることを示す。デモ表示とは、デモンストレーション画面の表示を示す。ゲーム表示とは、特別図柄の変動および停止等のゲームに関する表示を示し、その特別図柄の停止に関しては、リーチの種類が含まれる。フィーバ開始表示とは、大当り状態開始の表示を示す。フィーバラウンド表示とは、大当り状態の繰返し継続制御の各ラウンドの表示を示す。終了デモとは、大当り状態の終了時のデモンストレーション表示を示す。エラー表示とは、障害（故障）の発生を表示することを示す。ラウンドタイトル表示とは、大当り状態の各ラウンドのタイトルの表示を示す。
【０１０２】
ＣＯＭ２は、特別図柄の可変表示において左図柄の停止図柄を指定するためのコマンドである。ＣＯＭ３は、特別図柄の可変表示において中図柄の停止図柄を指定するためのコマンドである。ＣＯＭ４は、特別図柄の可変表示において右図柄の停止図柄を指定するためのコマンドである。ＣＯＭ５は、特別図柄の変動時間（可変表示時間）を指定するためのコマンドである。ＣＯＭ６は、画像表示の色を指定するためのコマンドである。ＣＯＭ７は、チェックサムの実行を指定するためのコマンドである。
【０１０３】
このようなコマンドデータＣＯＭ０〜ＣＯＭ７の通信は、８ビットパラレル転送で行なわれる。１回の転送により８ビットのデータが転送される。また、必要なデータを転送するために、１コマンドは、以下に説明するブロックで構成される。
【０１０４】
まず、１コマンドは、ある一定の時間間隔で常に転送される。また、コマンドブロックのデータ長およびデータ順序は、どのシーケンスでも同じである。さらに、コマンドデータには、前述したように、最終バイトにチェックサムのコマンドが付加されており、これにより、コマンドデータの受信をより確実に行なうことができる。コマンドデータの受信側であるＣＲＴコントロール回路６０では、ヘッダコマンドＣＯＭ０の受信により、新規コマンド受信を開始して、規定バイトのコマンドデータを受信した後、チェックサムによりコマンドデータの検査を行なう。ここで、コマンドブロック長は、８バイト一定であり、有効コマンドデータは７バイト、チェックサムは１バイトの構成である。
【０１０５】
次に、コマンドデータの転送方法を説明する。図１２は、コマンドデータの転送方法を説明するためのタイミングチャートである。
【０１０６】
図１２を参照して、コマンドブロックは、８バイト連続でコマンドデータが送信されるが、コマンドデータの間隔は２ｍｓｅｃである。基本回路４０から出力される信号は、８ビットのデータラインと、１本の割込信号ＩＮＴのラインとの合計９本の単一方向バスで構成される。送信側である基本回路４０は、出力データであるコマンドデータＣＯＭ０をデータラインに出力する（データラインはラッチ出力）と、その都度割込信号ＩＮＴが５００μＳの間Ｈレベルの状態で送信される。以降、同様にコマンドデータＣＯＭ１、コマンドデータＣＯＭ２〜コマンドデータＣＯＭ７が順次基本回路４０からＣＲＴコントロール回路６０へ転送される。なお、コマンドブロックの先頭は、ヘッダコマンドであるＣＯＭ０により判別される。
【０１０７】
次に、ＣＲＴコントロール回路６０のＣＰＵ６０１から見たアドレスのメモリマップについて簡単に説明する。図１３は、ＣＲＴコントロール回路６０のＣＰＵ６０１から見たアドレスのメモリマップである。
【０１０８】
図１３を参照して、このメモリマップは、次に説明するエリアに分かれている。アドレス０００００ｈから始まるエリアは、プログラムエリアおよびデータエリアである。０６０００ｈから始まるエリアは、スプライト管理テーブルおよびスロット用パターン管理テーブルのエリアである。ここで、スプライトとは、背景画像の手前に表示され、画面上で移動可能な特別図柄をいい、左，中，右の各図柄を意味する。スプライト管理テーブルは、スプライトの画面上の位置等を管理するテーブルである。スロット用パターン管理テーブルとは、スプライトの図柄パターンを管理するためのテーブルである。
【０１０９】
０Ｆ０００ｈから始まるエリアは、ＶＤＰ Ａ６３の内部レジスタのエリアである。０Ｆ１００ｈから始まるエリアは、ＶＤＰ Ｂ６４の内部レジスタのエリアである。０Ｆ２００ｈから始まるエリアは、キャラクタＲＯＭ６５のメモリバンクの切換用のポートのエリアである。０Ｆ３００ｈから始まるエリアは、キャラクタＲＯＭ６６のメモリバンクの切換用のポートのエリアである。
【０１１０】
０Ｆ４００ｈから始まるエリアは、Ｈデータ（画像の水平表示位置のデータ）の設定に用いられるポートのエリアである。０Ｆ５００ｈから始まるエリアは、Ｈデータの設定用のポートおよび画像の表示モードの切換用のポートのエリアである。０Ｆ６００ｈから始まるエリアおよび０Ｆ７００ｈから始まるエリアのそれぞれは、Ｖデータ（画像の垂直表示位置のデータ）の設定に用いられるポートのエリアである。０ＦＣ００ｈから始まるエリアは、Ｉ／Ｏポートのエリアである。
【０１１１】
０ＦＤＣ０ｈから始まるエリアは、ワークエリアおよびスタックエリアであり、ＲＡＭエリアを構成する。１００００ｈから始まるエリアは、パターン管理テーブルのエリアであり、ＲＯＭエリアを構成する。パターン管理テーブルは、大当り時の繰返し継続制御の際のラウンド表示の画像を管理するデータテーブルであり、各ラウンドの表示に用いられる画像が記憶されているアドレスの管理等を行なうためのものである。
【０１１２】
次に、主基板の基本回路４０により実行される遊技制御の内容について説明する。図１４〜図８３は、基本回路４０のＲＯＭ４０１に格納されている遊技制御のための制御用プログラムの処理手順を示すフローチャートである。基本回路４０は、以下に説明する各フローチャートに従い、遊技制御を行なう。
【０１１３】
図１４は、遊技制御を行なうためのメインプログラムの処理手順を示すフローチャートである。基本回路４０内のＣＰＵ４０２がＲＯＭ４０１から読出した制御用プログラムにおけるメインプログラムを実行すると、始めに、初期化処理が行なわれる（ＥＥ１２Ｈ）。次に、確率設定処理が行なわれる（ＥＥ１５Ｈ）。次に、当り玉信号処理が実行される（ＥＥ１８Ｈ）。次に、データ出力処理が実行される（ＥＥ１ＢＨ）。次に、音処理が実行される（ＥＥ１ＥＨ）。次に、表示制御処理が実行される（ＥＥ２１Ｈ）。次に、出力データ制御処理が実行される（ＥＥ２４Ｈ）。次に、出力データセット処理が実行される（ＥＥ２７Ｈ）。次に、警告処理が実行される（ＥＥ２ＡＨ）。
【０１１４】
そして、次に、情報出力処理が実行される（ＥＥ２ＤＨ）。次に、表示図柄ランダム更新処理が実行される（ＥＥ３０ＣＨ）。次に、プロセス処理が実行される（ＥＥ３３Ｈ）。次に、普通図柄プロセス処理が実行される（ＥＥ３６Ｈ）。次に、当り判定用ランダム更新処理が実行される（ＥＥ３９Ｈ）。次に、スイッチ処理が実行される（ＥＥ３ＣＨ）。最後に、表示図柄ランダム更新処理が繰返し実行される（ＥＥ３ＦＨ）。これらの各処理は、サブルーチンプログラムである。以下に、各処理について詳細に説明する。
【０１１５】
次に、前述のプロセス処理に伴って実行される図柄プロセス処理（各プロセス処理）について説明する。図１５は、図柄プロセス処理の処理手順を示すフローチャートである。図１５を参照して、まず、図柄プロセスの分岐が行なわれる（Ｆ００１Ｈ）。図柄プロセスの分岐は、基本回路４０のＲＡＭ４０３に格納されたプロセスフラグであるＷＦ ＰＲＯにより行なわれる。
【０１１６】
まず、ＷＦ ＰＲＯの値が「００Ｈ」のとき、図４５および図４６を用いて後述する通常時処理が実行される（Ｆ１ＣＦＨ）。また、ＷＦ ＰＲＯの値が「０５Ｈ」のとき、図５３を用いて後述する中リール停止処理が実行される（Ｆ３５６Ｈ）。通常時処理または中リール停止処理が終了した後、図柄プロセス処理が終了する。
【０１１７】
次に、ＷＦ ＰＲＯの値が「０１Ｈ」のとき、図４７を用いて後述する変動開始処理が実行される（Ｆ２５９Ｈ）。また、ＷＦ ＰＲＯの値が「０６Ｈ」のとき、図５８を用いて後述するフィーバーチェック処理が実行される（Ｆ３ＦＦＨ）。変動開始処理またはフィーバーチェック処理が終了した後、図柄プロセス処理が終了する。
【０１１８】
次に、ＷＦ ＰＲＯの値が「０２Ｈ」のとき、図５０を用いて後述する全リール変動処理が実行される（Ｆ２Ｆ５Ｈ）。また、ＷＦ ＰＲＯの値が「０７Ｈ」のとき、図５９を用いて後述する大入賞口開放前処理が実行される（Ｆ４３４Ｈ）。全リール変動処理または大入賞口開放前処理が終了した後、図柄プロセス処理が終了する。
【０１１９】
次に、ＷＦ ＰＲＯの値が「０３Ｈ」のとき、図５１を用いて後述する左リール停止処理が実行される（Ｆ３２６Ｈ）。また、ＷＦ ＰＲＯの値が「０８Ｈ」のとき、図６０を用いて後述する大入賞口開放中処理が実行される（Ｆ４４ＥＨ）。左リール停止処理または大入賞口開放中処理が終了した後、図柄プロセス処理が終了する。
【０１２０】
次に、ＷＦ ＰＲＯの値が「０４Ｈ」のとき、図５２を用いて後述する右リール停止処理が実行される（Ｆ３３５Ｈ）。また、ＷＦ ＰＲＯの値が「０９Ｈ」のとき、図６１を用いて後述する大入賞口開放後処理が実行される（Ｆ４７３Ｈ）。右リール停止処理または大入賞口開放後処理が終了した後、図柄プロセス処理が終了する。
【０１２１】
次に、普通図柄プロセス処理について説明する。図１６は、普通図柄プロセス処理の処理手順を示すフローチャートである。図１６を参照して、まず、普通図柄プロセスの分岐が行なわれる（Ｆ５Ｂ１Ｈ）。普通図柄プロセスの分岐は、基本回路４０のＲＡＭ４０３に格納された普通図柄プロセスフラグであるＷＦ ＰＲＯＦに基いて行なわれる。
【０１２２】
まず、ＷＦ ＰＲＯＦの値が「００Ｈ」のとき、図６７を用いて後述する普通図柄通常時処理が実行される（Ｆ５Ｃ３Ｈ）。また、ＷＦ ＰＲＯＦの値が「０１Ｈ」のとき、図６８を用いて後述する普通図柄変動時処理が実行される（Ｆ５ＦＤＨ）。また、ＷＦ ＰＲＯＦの値が「０２Ｈ」のとき、図６９を用いて後述する普通図柄フィーバーチェック時処理が実行される（Ｆ６３ＢＨ）。これらの処理のうちの１つの処理が終了した後、普通図柄プロセス処理が終了する。
【０１２３】
図１７は、タイマ割込処理の処理手順を示すフローチャートである。タイマ割込処理は、タイマ割込を行なう処理である。まず、表示器割込信号（割込信号ＩＮＴ）が出力される（ＥＥ００Ｈ）。次に、割込信号ＩＮＴがクリアされる（ＥＥ０９Ｈ）。
【０１２４】
次に、図１４に示すメインプログラムについてさらに詳細に説明する。図１８は、メイン処理の処理手順を示すフローチャートである。メイン処理は、リセット毎（２ｍｓｅｃ毎）に実行され、スタックポインタの設定および各モジュールを実行する処理である。
【０１２５】
まず、スタックポインタのアドレスがセットされる（ＥＥＤＦＨ）。次に、ＲＡＭデータチェック処理が実行される（ＥＥ１０Ｈ）。ＲＡＭデータチェック処理については図２０を用いて後述する。次に、初期化処理（Ｐ ＩＮＩ）が実行される（ＥＥ１２Ｈ）。初期化処理については、図２１〜図２５を用いて後述する。次に、確率設定処理（ＰＲＤＳＴ）が実行される（ＥＥ１５Ｈ）。確率設定処理については図７２を用いて後述する。次に、当り玉信号処理（ＰＳＩＧ）が実行される（ＥＥ１８Ｈ）。当り玉信号処理については図８３を用いて後述する。次に、データ出力処理（Ｐ ＯＵＴ）が実行される（ＥＥ１ＢＨ）。データ出力処理については図２６を用いて後述する。
【０１２６】
次に、音処理（Ｐ ＳＯＵＮＤ）が実行される（ＥＥ１ＥＨ）。音処理については図４１を用いて後述する。次に、表示制御処理（Ｐ ＤＩＳＰ）が実行される（ＥＥ２１Ｈ）。表示制御処理については図２７を用いて後述する。次に、出力データ制御処理（Ｐ ＬＣＮＴ）が実行される（ＥＥ２４Ｈ）。出力データ制御処理については図２８を用いて後述する。
【０１２７】
次に、出力データセット処理（Ｐ ＬＳＥＴ）が実行される（ＥＥ２７Ｈ）。出力データセット処理については図２９を用いて後述する。次に、警告処理（ＰＷＡＲ）が実行される（ＥＥ２ＡＨ）。警告処理については図３０を用いて後述する。次に、情報出力処理（Ｐ ＪＹＯＵＨＯＵ）が実行される（ＥＥ２ＤＨ）。情報出力処理については図３１を用いて後述する。次に、表示図柄ランダム更新処理（Ｐ ＲＮＤ ＺＵ）が実行される（ＥＥ３ＤＨ）。表示図柄ランダム更新処理については図４３を用いて後述する。次に、プロセス処理（Ｐ ＰＲＯＣ）が実行される（ＥＥ３３Ｈ）。プロセス処理については図３２を用いて後述する。
【０１２８】
次に、普通図柄プロセス処理（Ｐ ＰＲＯＣＦ）が実行される（ＥＥ３６Ｈ）。普通図柄プロセス処理については図６６を用いて後述する。次に、ランダム更新処理（Ｐ ＲＡＮＤＯＭ）が実行される（ＥＥ３９Ｈ）。ランダム更新処理については図３３を用いて後述する。次に、スイッチ処理（Ｐ ＳＷＣＫ）が実行される（ＥＥ３ＣＨ）。スイッチ処理については図３４を用いて後述する。次に、図１９に示す内容のループ処理が実行される。
【０１２９】
図１９は、図１８に示されたメイン処理におけるループ処理の処理手順を示すフローチャートである。図１９を参照して、このループ処理においては、表示図柄ランダム更新処理（Ｐ ＲＮＤ ＺＵ）を繰返し実行する（ＥＥ３ＦＨ）。表示図柄ランダム更新処理については図４３を用いて後述する。
【０１３０】
図２０は、ＲＡＭデータチェック処理の処理手順を示すフローチャートである。ＲＡＭデータチェック処理は、基本回路４０に含まれるＲＡＭ４０３の記憶データの異常判別を行なう処理である。
【０１３１】
まず、ステップＳＡ（以下、単にＳＡと呼ぶ）１により、大当りフラグ１〜大当りフラグ３が異常であるか否かの判断がなされる。具体的には、大当りフラグ１〜大当りフラグ３の値が一致するか否かの判断が行なわれる。ここで、大当りフラグ１〜大当りフラグ３の値が一致しないと判断された場合には、大当りフラグが異常であるとみなされる。一方、大当りフラグ１〜大当りフラグ３の値が一致する場合には大当りフラグが異常ではないと判断される。
【０１３２】
大当りフラグ１〜大当りフラグ３が異常であると判断された場合には、ＳＡ２に進み、異常が生じた大当りフラグの値を書換える処理がなされる。具体的には、「００Ｈ」または「０１Ｈ」の値のうち、大当りフラグ１〜大当りフラグ３において多数（２つ）のフラグが示す値を正しい値とみなし、少数（１つ）のフラグの値を多数のフラグの方の値に書換える処理が行なわれる。その後、ＲＡＭデータチェック処理が終了する。
【０１３３】
一方、ＳＡ１において大当りフラグが異常ではないと判断された場合には、ＳＡ３に進み、大当り状態であるか否かの判断がなされる。具体的には、大当りフラグ１〜大当りフラグ３の値に基づいて大当りであるか否かが判断される。ＳＡ３で、大当りではないと判断された場合には、後述するＳＡ１０に進む。一方、大当りであると判断された場合には、ＳＡ４に進む。
【０１３４】
ＳＡ４では、パターンデータ１が異常なデータになっているか否かの判断がなされる。具体的には、ＲＡＭ４０３に記憶されているパターンデータ１をサンプリングし、そのサンプリングされた値と、正しいパターンデータ１の値とが一致するか否かが判断される。その結果、データが一致しない場合にはパターンデータ１が異常であると判断され、一方、データが一致すると判断された場合には、パターンデータ１が正常であると判断される。パターンデータ１が異常であると判断された場合には、後述するＳＡ７に進む。
【０１３５】
一方、パターンデータ１が異常ではないと判断された場合には、ＳＡ５に進み、パターンデータ２が異常なデータになっているか否かの判断がなされる。具体的には、ＲＡＭ４０３に記憶されているパターンデータ２をサンプリングし、そのサンプリングされた値と、正しいパターンデータ２の値とが一致するか否かが判断される。その結果、データが一致しないと判断された場合にはパターンデータ２が異常なデータになっていると判断され、一方、データが一致する場合にはパターンデータ２が正常なデータであると判断される。
【０１３６】
ＳＡ５で、パターンデータ２が異常なデータになっていないと判断された場合には、パターンデータ１およびパターンデータ２がともに正常なデータであるため、そのままＲＡＭデータチェック処理が終了する。一方、ＳＡ５でパターンデータ２が異常なデータになっていると判断された場合には、ＳＡ６に進み、異常が生じたパターンデータ２を正常なデータに書換える処理が行なわれ、その後ＲＡＭデータチェック処理が終了する。
【０１３７】
ＳＡ４においてパターンデータ１が異常なデータになっていると判断された場合に実行されるＳＡ７では、パターンデータ２が異常なデータになっているか否かの判断がなされる。具体的には、前述したＳＡ５と同じ判断が行なわれる。ＳＡ７で、パターンデータ２が異常なデータになっていないと判断された場合には、ＳＡ８に進み、異常が生じたパターンデータ１を正常なデータに書換える処理がなされ、その後、ＲＡＭデータチェック処理が終了する。
【０１３８】
一方、ＳＡ７でパターンデータ２が異常なデータになっていると判断された場合には、ＳＡ９に進み、初期化フラグ１を「００００Ｈ」にクリア（０クリア）する処理がなされる。初期化フラグ１は、後述する図２１〜図２５で説明する初期化処理（ＥＥ１２Ｈ）等において用いられるフラグである。初期化フラグ１が０クリアされた場合には、その初期化処理において、ＲＡＭ４０３の記憶データを初期化（０クリア）する処理が実行される。したがって、大当り状態においてパターンデータ１およびパターンデータ２がともに異常なデータになったと判断された場合には、初期化処理においてＲＡＭ４０３の記憶データが初期化されるのである。
【０１３９】
また、ＳＡ３で、大当りではないと判断された場合に実行されるＳＡ１０では、パターンデータ１が異常なデータになっているか否かの判断がなされる。具体的には、前述したＳＡ４と同様の判断が行なわれる。パターンデータ１が異常なデータになっていると判断された場合には、ＳＡ１１に進み、初期化フラグ１を０クリアする処理がなされる。具体的には、ＳＡ９と同じ処理が行なわれる。このように、大当り状態でない場合においてパターンデータ１に異常が生じた場合には、後述する初期化処理においてＲＡＭ４０３の記憶データが初期化されるのである。
【０１４０】
一方、ＳＡ１０においてパターンデータ１が異常なデータになっていないと判断された場合には、ＳＡ１２に進み、パターンデータ２が異常なデータになっているか否かの判断がなされる。具体的には、前述したＳＡ５およびＳＡ７と同様の判断が行なわれる。
【０１４１】
ＳＡ１２により、パターンデータ２が異常ではないと判断された場合には、パターンデータ１およびパターンデータ２がともに異常ではないため、そのままＲＡＭデータチェック処理を終了する。一方、ＳＡ１２で、パターンデータ２が異常なデータになっていると判断された場合には、ＳＡ１３に進み、パターンデータ２を正常なデータに書換える処理がなされ、その後、ＲＡＭデータチェック処理が終了する。
【０１４２】
このように、大当りでない場合にパターンデータ２のみが異常なデータになっている場合には、ＲＡＭ４０３の初期化を行なわずに、異常が生じたパターンデータ２のみを正常なデータに書換える処理が行なわれる。その理由は、パターンデータ２は、遊技動作の制御において遊技の進行に大きな支障がない制御データに対応する異常判別用のデータであるため、このデータに異常が生じても、現在進行している遊技動作を継続することが妥当であるからである。
【０１４３】
図２０に示されたＲＡＭデータチェック処理が行なわれることにより、次のような効果が得られる。まず、大当りフラグ１〜大当りフラグ３が異常なデータになっている場合には、その異常が生じた大当りフラグが正常なデータに書換えられるため、たとえば、大当り状態が発生している場合においてデータの軽微な異常により大当り状態が終了してしまうという不都合を防ぐことができる。
【０１４４】
また、大当り状態でない場合において、遊技動作の進行に大きな支障を来すおそれがある制御データに対応するパターンデータ１の異常が生じた場合にのみＲＡＭ４０３の記憶データを初期化するため、データの軽微な異常によりＲＡＭ４０３の記憶データが初期化されてしまうことを防ぐことができる。言い換えると、遊技制御の正常な進行に支障を来すデータに異常が生じた場合にのみＲＡＭ４０３の記憶データを初期化することができる。
【０１４５】
また、大当り状態である場合において、パターンデータ１およびパターンデータ２がともに異常なデータになった場合にのみＲＡＭ４０３の記憶データが初期化されるため、遊技動作の制御に用いるデータに軽微な異常が生じた場合にＲＡＭ４０３の記憶データが初期化されてしまうことを防ぐことができる。
【０１４６】
また、大当り状態でない場合には、パターンデータ１が異常なデータになった場合にのみＲＡＭ４０３の記憶データが初期化され、一方、大当り状態である場合にはパターンデータ１およびパターンデータ２がともに異常なデータになった場合にのみＲＡＭ４０３の記憶データが初期化されるようになっている。すなわち、大当り状態である場合には、大当り状態でない場合と比べてデータの異常を判別する感度が低くされている。このため、大当り状態である場合に、大当り状態でない場合と比べて制御データの軽微な異常により大当り状態が終了してしまうという遊技者にとって不利な状況が生じることを極力防ぐことができる。
【０１４７】
なお、図２０のＲＡＭデータチェック処理においては、大当りフラグ１〜大当りフラグ３が異常な値になっている場合に、異常が生じた大当りフラグの値を正しい値に書換える処理を説明した。しかし、これに限らず、大当りフラグが異常である場合の処理は次のように行なってもよい。
【０１４８】
すなわち、大当りフラグが３つの値をとり得るデータにしておく。そして、大当りフラグ１〜大当りフラグ３の値を相互に比較し、それらの値が一致しない場合において次のような制御を行なう。３つのうちの２つの大当りフラグの値が一致する場合には、一致しない少数（１つ）の大当りフラグの値を、一致した多数（２つ）の方の値に書換える処理を行なう。一方、大当りフラグ１〜大当りフラグ３のそれぞれの値がすべて異なる場合には、初期化フラグ１を０クリアする処理を行なうことにより、ＲＡＭ４０３の記憶データを初期化する。
【０１４９】
このような処理を行なうことにより次のような効果を得ることができる。すなわち、大当りフラグ１〜大当りフラグ３のデータに軽微な異常がある場合には、異常が生じた大当りフラグを正常な値に書換えることにより、大当り状態中に大当りが終了してしまうという遊技者にとって不都合な状態を防ぐことができ、さらに、大当りフラグ１〜大当りフラグ３に重大な異常が生じた場合にＲＡＭ４０３の記憶データを初期化することにより、データの異常によって大当り状態が誤って発生する不都合を防ぐことができる。
【０１５０】
なお、図２０のＲＡＭデータチェック処理においては、大当り状態でない際にパターンデータ１のみが異常になった場合に初期化フラグ１を０クリアする処理を説明したが、これに限らず、そのような０クリアの処理は、パターンデータ１またはパターンデータ２の一方が異常になった場合に行なってもよい。
【０１５１】
図２１は、初期化処理の処理手順を示すフローチャートである。初期化処理は、初期化フラグ１および初期化フラグ２の判定を行ない、各種初期化処理へ分岐する処理である。まず、初期化の開始前であるか否かが判断される（ＥＥ４４Ｈ）。具体的には、初期化フラグ１が、初期化済みであることを示す「１０６８Ｈ」にセットされているか否かの判断と、初期化フラグ２が、「０１Ｈ」にセットされているか否かの判断とがなされる。初期化フラグ１が「１０６８Ｈ」にセットされており、かつ、初期化フラグ２が「００Ｈ」にセットされている場合は、初期化開始前であると判断され、それ以外の場合は、初期化開始前ではないと判断される。
【０１５２】
初期化開始前であると判断された場合は、後述する図２５に示すレジスタ初期値セット処理が実行される。一方、初期化開始前ではないと判断された場合は、初期化中であるか否かが判断される（ＥＥ５４Ｈ）。具体的には、初期化フラグ１が、初期化中であることを示す「５５ＡＡＨ」にセットされているか否かが判断される。初期化フラグ１が「５５ＡＡＨ」である場合は、初期化中であると判断される。初期化中であると判断された場合は、後述する図２２に示す初期化１回目処理が実行される。
【０１５３】
一方、初期化中ではないと判断された場合は、初期化中フラグをセットする処理がなされる（ＥＥ５ＢＨ）。具体的には、初期化フラグ１が「５５ＡＡＨ」にセットされ、初期化フラグ２が「００Ｈ」にクリアされる。次に、割込待ち処理が繰り返される（ＥＥ６３Ｈ）。
【０１５４】
図２２は、初期化１回目処理の処理手順を示すフローチャートである。初期化１回目処理は、基本回路４０に内蔵されたＲＡＭ４０３のデータをクリアする処理である。
【０１５５】
まず、ＲＡＭ４０３が初期化済みであるか否かが判断される（ＥＥ６５Ｈ）。具体的には、初期化フラグ２が「００Ｈ」であるか否かが判断される。初期化フラグ２が「００Ｈ」である場合には初期化済みではないと判断され、一方、初期化フラグ２が「００Ｈ」でない場合には初期化済みであると判断される。
【０１５６】
初期化済みであると判断された場合は、初期化２回目処理が実行される。初期化２回目処理については、図２３を用いて後述する。一方、初期化済みではないと判断された場合は、初期化準備をセットする処理がなされる。次に、ＲＡＭ４０３の００番地をクリアする処理がなされる（ＥＥ６ＤＨ）。次に、ＲＡＭ４０３の初期化するアドレスを更新（−１）する処理がなされる（ＥＥ６ＦＨ）。
【０１５７】
次に、初期化中であるか否かが判断される（ＥＥ７０Ｈ）。初期化中であると判断された場合は、ＲＡＭ４０３のクリアおよび初期化アドレスの更新が繰り返し行なわれる。一方、初期化中ではないと判断された場合は、初期化フラグを、初期化中であることを示すようにセットする処理がなされる（ＥＥ７２Ｈ）。具体的には、初期化フラグ１が「５５ＡＡＨ」にセットされ、初期化フラグ２が「０１Ｈ」にセットされる。次に、割込待ち処理が繰り返される（ＥＥ７ＢＨ）。
【０１５８】
図２３は、初期化２回目処理の処理手順を示すフローチャートである。初期化２回目処理は、初期値データの設定を行なう処理である。まず、初期化フラグが正常であるか否かが判断される（ＥＥ７ＤＨ）。具体的には、初期化フラグ２が「０１Ｈ」であるか否かの判断が行なわれる。初期化フラグ２が「０１Ｈ」である場合には初期化フラグが正常であると判断される。一方、初期化フラグ２が「０１Ｈ」以外である場合には、初期化フラグが正常ではないと判断される。初期化フラグが正常ではないと判断された場合は、初期化失敗処理が実行される。初期化失敗処理については、図２４を用いて後述する。
【０１５９】
一方、初期化フラグが正常であると判断された場合は、通常時のデモ表示のプロセスデータをセットするためにプロセスデータ／タイマ処理（Ｐ ＰＲＯ ＴＭ）が実行される（ＥＥ８０Ｈ）。プロセスデータ／タイマ処理については、図６２を用いて後述する。次に、リール図柄（特別図柄）のデータを初期化するために、データセット処理（Ｐ ＤＡＴＡＳＥＴ）が実行される（ＥＥ８６Ｈ）。データセット処理については、図７１を用いて後述する。
【０１６０】
次に、初期化が終了したことを示すように、初期化フラグがセットされる（ＥＥ８ＣＨ）。具体的には、初期化フラグ１が「１０６８Ｈ」にセットされ、初期化フラグ２が「００Ｈ」にクリアされる。次に、カウントスイッチ（入賞玉検出器２３）の有効時間をセットする処理がなされる（ＥＥ９４Ｈ）。この処理は、電源投入後において、有効時間内に入賞玉検出器２３が入賞玉を検出してもエラー設定が行なわれないようにするための処理である。次に、割込待ち処理が繰り返される（ＥＥ９９Ｈ）。
【０１６１】
図２４は、初期化失敗処理の処理手順を示すフローチャートである。初期化失敗処理は、初期化失敗時に行なわれる処理であり、初期化が正常に行なわれなかった場合に初期化フラグをクリアしてもう一度初めから初期化が行なえるようにする処理である。まず、初期化が失敗したことを示すように初期化フラグをセットする処理（初期化フラグのクリア）が行なわれる（ＥＥ９ＢＨ）。具体的には、初期化フラグ１を「００００Ｈ」にセット（０クリア）し、初期化フラグ２を「００Ｈ」にクリアする処理が行なわれる。次に、割込待ち処理が繰り返される（ＥＥＡ３Ｈ）。
【０１６２】
図２５は、レジスタ初期値セット処理の処理手順を示すフローチャートである。レジスタ初期値セット処理は、基本回路４０のＣＰＵ４０２に内蔵されたデバイスレジスタの初期設定を行なう処理である。まず、内蔵デバイスレジスタのデータをセットするためのデータセット処理（Ｐ ＤＡＴＡＳＥＴ）が実行される（ＥＥＡ５Ｈ）。データセット処理については、図７１を用いて後述する。その後、レジスタ初期値セット処理が出力する。
【０１６３】
図２６は、データ出力処理の処理手順を示すフローチャートである。データ出力処理は、出力データ等のデータを基本回路４０の出力ポートへ出力する処理である。まず、デジット出力をクリアする処理がなされる（ＥＥＡＣＨ）。次に、デジット対応の表示データをクリアする処理がなされる（ＥＥＢ５Ｈ）。次に、デジットカウンタを更新するためにカウンタ更新処理（Ｐ ＣＯＵＮＴ）が実行される（ＥＥＢＢＨ）。次に、デジット対応のデータをセットする処理がなされる（ＥＥＣ３Ｈ）。次に、デジットデータをセットする処理がなされる（ＥＥＣＤＨ）。次に、セットされたデジットデータを各出力ポートにセットするためのデータ出力処理がなされる（ＥＥＤ９Ｈ）。その後、データ出力処理が終了する。
【０１６４】
図２７は、表示制御処理の処理手順を示すフローチャートである。表示制御処理は、表示器制御コードすなわち、可変表示装置４の表示制御に関するコマンドデータＣＯＭ０〜ＣＯＭ７を出力する処理である。まず、表示通信コマンドヘッダ（ヘッダコマンド）をセットする処理がなされる（ＥＥＥ９Ｈ）。次に、表示制御に対応するコマンドデータを出力する処理がなされる（ＥＥＥＤＨ）。
【０１６５】
次に、チェックサムデータを更新する処理がなされる（ＥＥＦＡＨ）。次に、ヘッダコマンドの転送時以外であるか否かの判断がなされる（ＥＦ００Ｈ）。ヘッダコマンドの転送時以外でないと判断された場合は、チェックサムデータをクリアする処理がなされる（ＥＦ０４Ｈ）。チェックサムデータのクリア後である場合またはヘッダコマンドの転送時以外であると判断された場合は、表示制御転送カウンタの更新を行なうためにカウンタ更新処理（Ｐ ＣＯＵＮＴ）が実行される（ＥＦ０６Ｈ）。カウンタ更新処理については、図４４を用いて後述する。表示制御転送カウンタは、出力するコマンドデータをカウントするカウンタであり、そのカウント値に基いてコマンドデータの種類が認識される。
【０１６６】
次に、割込処理を利用して割込信号ＩＮＴを５００μ秒間出力するために、タイマ割込をセットする処理がさなれる。次に、割込信号（表示器割込信号）ＩＮＴをクリアする処理がなされる。次に、前述したようにセットしたタイマ割込を許可する処理がなされる（ＥＦ２５Ｈ）。その後、表示制御処理が終了する。この表示制御処理が行なわれることにより、コマンドデータＣＯＭ０〜ＣＯＭ７がそれぞれ２ｍｓ毎に出力され、割込信号ＩＮＴが所定周期で５００μ秒間出力される。
【０１６７】
図２８は、出力データ制御処理の処理手順を示すフローチャートである。出力データ制御処理は、ＬＥＤ、ランプおよびセグメントＬＥＤ等の表示データの制御処理を行なう処理である。
【０１６８】
まず、ランプタイマ（ランプ用タイマ）が終了したか否かが判断される（ＥＦ２７Ｈ）。具体的には、基本回路４０のＲＡＭ４０３に記憶されているランプ用タイマの値が０であるか否かが判断される。すなわち、このランプ用タイマは、時間経過に応じてその値が減算更新されるものである。ランプ用タイマが終了してないと判断された場合は、ランプ用タイマを減算更新（−１）する処理がなされる（ＥＦ２ＢＨ）。次に、ランプ用タイマが演算中（減算中）であるか否かが判断される（ＥＦ２ＥＨ）。ランプ用タイマが演算中である場合は、出力データ制御処理が終了する。
【０１６９】
一方、ランプ用タイマが演算中ではない場合またはランプ用タイマが終了した場合には、ランプデータのアドレスが加算更新（＋５）される（ＥＦ３０Ｈ）。これにより、ランプデータのアドレスが次のランプデータのアドレスに更新される。次に、ランプデータの終了以外であるか否かが判断される。すなわち、ランプデータが作動中のものであるか否かが判断される。ランプデータの終了である場合には、ランプデータの先頭アドレスがセットされる。次に、ランプデータ終了以外である場合またはランプデータの先頭アドレスのセットが終了した場合には、ランプデータのアドレスの更新値がセットされる（ＥＦ３ＢＨ）。次に、ランプ用タイマがセットされる（ＥＦ３ＤＨ）。ランプ用タイマのセット後、出力データ制御処理が終了する。
【０１７０】
図２９は、出力データセット処理の処理手順を示すフローチャートである。出力データセット処理は、各出力データを出力形式に変換してセットする処理である。
【０１７１】
まず、汎用タイマを加算更新（＋１）する処理がなされる（ＥＦ４２Ｈ）。汎用タイマとは、汎用性があるタイマである。次に、ポートＣのデータをセットする処理がなされる（ＥＦ４５Ｈ）。ポートＣは、飾りＬＥＤ３２，３６の制御等に用いられるポートである。次に、デジット２出力データ（飾りＬＥＤ用出力データ）をセットする処理がなされる（ＥＦ５１Ｈ）。
【０１７２】
次に、エラー中以外であるか否かの判断がなされる。エラー中以外ではない場合（エラー中である場合）には、表示切換タイミング中であるか否かの判断がさなれる（ＥＦ５ＦＨ）。表示切換タイミング中ではないと判断された場合は、エラー表示（Ｅ表示）をオフセットする処理がなされる（ＥＦ６３Ｈ）。すなわち、エラー表示を通常の場合と異なる位置に表示させる処理がなされる。
【０１７３】
次に、入賞個数のカウントデータを算出する処理がなされる（ＥＦ６７Ｈ）。入賞個数のカウントデータの算出後の場合または表示切換タイミング中である場合には、デジット１出力（個数表示出力）データをセットする処理がなされる（ＥＦ６９Ｈ）。次にデジット２出力データ（始動記憶表示データ）をセットする処理がなされる（ＥＦ７１Ｈ）。次に、デジット３出力データ（飾りＬＥＤ表示データ）をセットする処理がなされる（ＥＦ７ＤＨ）。次に、デジット４出力データ（普通図柄表示データ）をセットする処理がなされる（ＥＦ８３Ｈ）。次に、デジット５出力データ（普通図柄始動記憶表示データ）をセットする処理がなされる（ＥＦ９４Ｈ）。次に、ランプ制御データをポートＤにセットする処理がなされる（ＥＦＡ０Ｈ）。その後、出力データセット処理が終了する。
【０１７４】
図３０は、警告処理の処理手順を示すフローチャートである。警告処理は、警告フラグを監視して、警告状態のセットを行なう処理である。まず、警告フラグをチェックし、エラー中以外であるか否か判断がなされる（ＥＦＢＤＨ）。エラー中以外であると判断された場合（エラー中でない場合）は、警告処理が終了する。エラー中以外ではないと判断された場合（エラー中である場合）は、警告時ランプデータをセットする処理がなされる（ＥＦＣ１Ｈ）。これにより、警告時に用いられるランプデータがセットされる。次に、表示器警告時データをセットする処理がなされる（ＥＦＤ０Ｈ）。これにより、警告時に表示されるデータがセットされる。次に、警告時の音がセットされる（ＥＦＤ４Ｈ）。これにより、警告時に発生される音がセットされる。その後、警告処理が終了する。
【０１７５】
図３１は、情報出力処理の処理手順を示すフローチャートである。情報出力処理は、各情報出力データ信号の設定を行なう処理である。
【０１７６】
まず、情報出力をクリアする処理がなされる（ＥＦＤ９Ｈ）。次に、フィーバーチェック中以外であるか否かの判断がなされる（ＥＦＤＣＨ）。フィーバーチェック中以外ではない（フィーバーチェック中である場合）は、有効始動情報タイマが終了しているか否かの判断がなされる（ＥＦＥ２Ｈ）。有効始動情報タイマは、有効始動情報を出力する期間を規定するタイマであり、基本回路４０のＲＡＭ４０３にタイマの値が記憶されている。この有効始動情報タイマは、所定値から減算更新されるものである。
【０１７７】
有効始動情報タイマが終了していないと判断された場合には、有効始動情報タイマを減算更新（−１）する処理がなされる（ＥＦＥ６Ｈ）。次に、有効始動情報をセットする処理がなされる（ＥＦＥ９Ｈ）。フィーバーチェック中以外である場合、有効始動情報タイマ終了である場合、または、有効始動情報のセット後である場合には、プロセスフラグが示すプロセス状態が大入賞口開放前以前の状態であるか否かが判断される（ＥＦＥＣＨ）。大入賞口開放前以前の状態ではないと判断された場合は、大当り情報をセットする処理がなされる（ＥＦＦ２Ｈ）。
【０１７８】
大入賞口開放前以前の状態であると判断された場合または大当り情報のセット後には、現在の状態が確率変動中（高確率状態）以外の状態であるか否かの判断がなされる（ＥＦＦ５Ｈ）。確率変動中以外の状態であると判断された場合は、情報出力処理が終了する。一方、確率変動中以外の状態ではないと判断された場合（確率変動中である場合）には、確率変動情報をセットする処理がなされる（ＥＦＦ９Ｈ）。その後、情報出力処理が終了する。
【０１７９】
図３２は、プロセス処理の処理手順を示すフローチャートである。プロセス処理は、プロセスフラグＷＦ ＰＲＯを判断して、ゲーム実行別に各モジュールが分岐実行される処理である。まず、エラー中であるか否かが判断される（ＥＦＦＤＨ）。具体的には、警告フラグがセットされているか否かが判断される。エラー中ではないと判断された場合は、各プロセス処理が実行される（Ｆ００１Ｈ）。この各プロセス処理とは、図１５に示した図柄プロセス処理であり、プロセスフラグに応じて各プロセス処理が実行される。各プロセス処理が実行された後の場合またはエラー中であると判断された場合には、プロセス処理が終了する。
【０１８０】
図３３は、ランダム作成処理の処理手順を示すフローチャートである。ランダム作成処理は、大当り判定用のランダムカウンタＷＣ ＲＮＤ１（ランダムカウンタ１）の更新、普通図柄用当り決定用ランダムカウンタ（ランダムカウンタ２）、左図柄表示用のランダムカウンタＷＣ ＲＮＤＬの更新を行なう処理である。
【０１８１】
まず、ランダムカウンタ１の値を更新（＋１）する処理がなされる（Ｆ０２１Ｈ）。次に、ランダムカウンタ１の値が、カウンタがとり得る最大値未満であるか否かが判断される（Ｆ０２４Ｈ）。ランダムカウンタ１の値が最大値未満ではないと判断された場合は、ランダムカウンタ１をクリアする処理がなされる（Ｆ０２８Ｈ）。
【０１８２】
ランダムカウンタ１がクリアされた後の場合またはランダムカウンタ１が最大値未満であると判断された場合には、ランダムカウンタ１の更新値をセットする処理がなされる（Ｆ０２ＢＨ）。次に、ランダムカウンタ２の値を更新（＋１）する処理がなされる（Ｆ０２ＤＨ）。次に、ランダムカウンタ２の値が、ランダムカウンタ２がとり得る最大値以下であるか否かが判断される（Ｆ０３０Ｈ）。
【０１８３】
ランダムカウンタ２の値が最大値以下ではないと判断された場合は、ランダムカウンタ２の最小値を算出する処理がなされる（Ｆ０３４Ｈ）。ランダムカウンタ２の最小値の算出後の場合またはランダムカウンタ２の値が最大値以下であると判断された場合には、ランダムカウンタ２の更新値をセットする処理がなされる（Ｆ０３６Ｈ）。次に、左図柄表示用のランダムカウンタＷＣ ＲＮＤ Ｌの値を更新するためにカウンタ更新処理（Ｐ ＣＯＵＮＴ）が実行される（Ｆ０３８Ｈ）。カウンタ更新処理については図４４を用いて後述する。その後、ランダム作成処理が終了する。
【０１８４】
図３４は、スイッチ処理の処理手順を示すフローチャートである。スイッチ処理は、検出スイッチ（検出器）のスイッチ別の論理判定処理を行なう処理である。まず、現在の状態が確率設定中であるか否かの判断がなされる（Ｆ０４１Ｈ）。確率設定中ではないと判断された場合は、エラー中であるか否かの判断がなされる（Ｆ０４５Ｈ）。具体的には、警告フラグがセットされているか否かの判断がなされる。エラー中ではないと判断された場合には、第１種始動口スイッチ１処理（Ｐ ＳＷ１ １）が実行される（Ｆ０４９Ｈ）。この処理については、図３５を用いて後述する。
【０１８５】
次に、第１種始動口スイッチ２処理（Ｐ ＳＷ１ ２）が実行される（Ｆ０４ＣＨ）。この処理については、図３６を用いて後述する。次に、普通図柄スイッチ処理（Ｐ ＳＷＺＵ）が実行される（Ｆ０４ＦＨ）。この処理については、図４０を用いて後述する。
【０１８６】
普通図柄スイッチ処理の実行後の場合、確率設定中であると判断された場合、または、エラー中であると判断された場合には、カウントスイッチ処理（Ｐ ＳＷ０９）が実行される（Ｆ０５２Ｈ）。この処理については、図３８を用いて後述する。次に、特定領域スイッチ処理（Ｐ ＳＷＶ）が実行される（Ｆ０５５Ｈ）。この処理については、図３９を用いて後述する。その後、スイッチ処理が終了する。
【０１８７】
図３５は、第１種始動口スイッチ１入賞判定処理の処理手順を示すフローチャートである。第１種始動口スイッチ１入賞判定処理は、第１種始動口スイッチ１（始動玉検出器２１）の入賞判定をして、ランダムカウンタＷＣ ＲＮＤ１の値の大当りランダム格納バンクへの格納を行なう処理である。
【０１８８】
まず、スイッチチェック処理（Ｐ ＳＷ ＣＨＫ）が実行される（Ｆ０５９Ｈ）。この処理については、図６４を用いて後述する。次に、スイッチオンチェック値（スイッチチェック処理でスイッチがオンしたとチェックされた場合を示し、以下の説明においても同様の意味で用いる。）以外であるか否かが判断される（Ｆ０５ＦＨ）。スイッチオンチェック値以外の場合（スイッチがオフ状態である場合）には、第１種始動口スイッチ１入賞判定処理が終了する。一方、スイッチオンチェック値以外ではない場合には、ランダム格納処理（Ｐ ＢＡＮＫ ＳＥＴ）が実行される（Ｆ０６１Ｈ）。この処理については、図３７を用いて後述する。その後、第１種始動口スイッチ１入賞判定処理が終了する。
【０１８９】
図３６は、第１種始動口スイッチ２入賞判定処理の処理手順を示すフローチャートである。第１種始動口スイッチ２入賞判定処理は、第１種始動口スイッチ２（始動玉検出器２５）の入賞判定をして、ランダムカウンタＷＣ ＲＮＤ１の値の大当りランダム格納バンクへの格納を行なう処理である。
【０１９０】
まず、スイッチチェック処理（Ｐ ＳＷ ＣＨＫ）が実行される（Ｆ０６４Ｈ）。この処理については、図６４を用いて後述する。次に、スイッチオンチェック値以外であるか否かが判断される（Ｆ０６ＡＨ）。スイッチオンチェック値以外であると判断された場合には、第１種始動口スイッチ２入賞判定処理が終了する。一方、スイッチオンチェック値以外ではないと判断された場合には、電動役物入賞カウンタを加算更新（＋）する処理がなされる（Ｆ０６ＣＨ）。電動役物入賞カウンタとは、可変始動口装置１６に入賞した打玉の個数をカウントするためのカウンタである。次に、ランダム格納処理（Ｐ ＢＡＮＫ ＳＥＴ）が実行される（Ｆ０６ＦＨ）。この処理については、図３７を用いて後述する。
【０１９１】
図３７は、ランダム格納処理の処理手順を示すフローチャートである。ランダム格納処理は、大当り判定用のランダムカウンタＷＣ ＲＮＤ１の値の格納および左図柄表示用ランダムカウンタＷＣ ＲＮＤ Ｌの値を大当りランダム格納バンクに格納する処理である。
【０１９２】
まず、始動入賞記憶数が最大値であるか否かの判断がなされる（Ｆ０７２Ｈ）。始動入賞記憶数が最大値である場合には、ランダム格納処理が終了する。一方、始動入賞記憶数が最大値でない場合には、現在の始動入賞記憶数に基づいて、ランダムカウンタ１の値の格納先の大当りランダム格納バンクを算出する処理がなされる（Ｆ０７８Ｈ）。
【０１９３】
次に、算出された大当りランダム格納バンクにランダムカウンタ１の値を格納する処理がなされる（Ｆ０８１Ｈ）。次に、左図柄表示用ランダムカウンタＷＣＲＮＤ Ｌの値を、算出された大当りランダム格納バンクに格納する処理がなされる（Ｆ０８５Ｈ）。次に、入賞記憶カウンタを加算更新（＋１）する処理がなされる（Ｆ０８９Ｈ）。入賞記憶カウンタとは、始動入賞記憶数をカウントするカウンタである。その後、バンク格納処理が終了する。
【０１９４】
図３８は、カウントスイッチ入賞判定処理の処理手順を示すフローチャートである。カウントスイッチ入賞判定処理は、カウントスイッチ（入賞玉検出器２３）の入賞判定をして、カウント処理を行なう処理である。
【０１９５】
先ず、エラー中であるか否かが判断される（Ｆ０８ＤＨ）。具体的には、警告フラグがセットされているか否かの判断がなされる。エラー中ではないと判断された場合は、カウントスイッチ有効タイマが終了しているか否かの判断がなされる（Ｆ０９１Ｈ）。カウンタとスイッチ有効タイマとは、入賞玉検出器２３による入賞玉の検出が有効とされる期間を規定するタイマである。
【０１９６】
カウントスイッチ有効タイマが終了していないと判断された場合には、カウントスイッチ有効タイマを減算更新（−１）する処理がなされる（Ｆ０９５Ｈ）。カウントスイッチ有効タイマの減算更新後の場合、エラー中であると判断された場合、または、カウントスイッチ有効タイマが終了していると判断された場合には、入賞玉検出器２３に関してスイッチチェック処理（Ｐ ＳＷ ＣＨＫ）が実行される（Ｆ０９８Ｈ）。この処理については、図６４を用いて後述する。
【０１９７】
次に、スイッチオンチェック値以外であるか否かの判断がなされる（Ｆ０９ＥＨ）。スイッチオンチェック値以外であると判断された場合には、カウントスイッチ入賞判定処理が終了する。一方、スイッチオンチェック値以外ではないと判断された場合には、賞球記憶カウンタを加算更新（＋１）する処理がなされる（Ｆ０Ａ０Ｈ）。賞球記憶カウンタとは、賞球回数を記憶するカウンタである。
【０１９８】
次に、不正入賞時以外であるか否かの判断がなされる（Ｆ０Ａ３Ｈ）。不正入賞以外ではないと判断された場合（不正入賞である場合）には、不正入賞エラーをセットする処理がなされる（Ｆ０Ａ７Ｈ）。これにより、不正入賞に対する警告フラグがセットされる。次に、不正入賞エラーがセットされた後または不正入賞以外であると判断された場合には、カウント処理（Ｐ ＮＩＮＥ）が実行される（Ｆ０ＡＡＨ）。この処理については、図６５を用いて後述する。その後、カウントスイッチ入賞判定処理が終了する。
【０１９９】
図３９は、特定領域スイッチ入賞判定処理の処理手順を示すフローチャートである。特定領域スイッチ入賞判定処理は、特定玉検出器２２の入賞判定をして、特定領域作動処理を行なう処理である。
【０２００】
まず、特定玉検出器２２に関してスイッチチェック処理が実行される（Ｆ０ＡＥＨ）。次に、スイッチオンチェック値以外であるか否かが判断される（Ｆ０Ｂ４Ｈ）。スイッチオンチェック値以外であると判断された場合は、特定領域スイッチ入賞判定処理が終了する。一方、スイッチオンチェック値以外ではないと判定された場合には、賞球記憶カウンタを加算更新（＋１）する処理がなされる（Ｆ０Ｂ６Ｈ）。
【０２０１】
次に、不正入賞であるか否かが判断される（Ｆ０Ｂ９Ｈ）。具体的には、カウントスイッチ有効タイマが終了しているか否かが判断される。不正入賞以外ではないと判断された場合（不正入賞であると判断された場合）は、不正入賞エラーセットが行なわれる（Ｆ０ＢＤＨ）。具体的には、警告フラグがセットされる。不正入賞以外であると判断された場合または不正入賞エラーセットが行なわれた場合には、エラー中であるか否かが判断される（Ｆ０Ｃ０Ｈ）。具体的には、警告フラグがセットされているか否かが判断される。
【０２０２】
エラー中ではないと判断された場合は、特定領域への入賞の有効時間中以外であるか否かが判断される（Ｆ０Ｃ４Ｈ）。具体的には、基本回路４０のＲＡＭ４０３に記憶されている特定領域スイッチ有効タイマの値が０であるか否か（タイマが終了したか否か）が判断される。特定領域の有効時間中以外であると判断された場合は、特定領域スイッチ入賞判定処理が終了する。
【０２０３】
一方、特定領域の有効時間中以外ではないと判断された場合には、可変入賞球装置１１の開放回数が最大値（１５回）以上であるか否かが判断される（Ｆ０Ｃ８Ｈ）。具体的には、基本回路４０のＲＡＭ４０３に記憶されている開放回数カウンタの値がチェックされる。開放回数カウンタとは、大当状態時に開閉板１４が開放された回数をカウントするカウンタである。
【０２０４】
開放回数が最大値以上ではないと判断された場合は、特定領域スイッチオンフラグがセットされているか否かが判断される（Ｆ０ＣＥＨ）。具体的には、特定玉検出器２２の検出に応答して特定領域スイッチオンフラグがセットされているか否かが判断される。特定領域スイッチオンフラグとは、特定玉検出器２２が入賞玉を検出したことを示すフラグである。特定領域スイッチオンフラグがセットされていないと判断された場合には、特定領域スイッチオンフラグをセットする処理がなされる（Ｆ０Ｄ２Ｈ）。
【０２０５】
エラー中であると判断された場合、開放回数が最大値以上であると判断された場合、特定領域スイッチオンフラグがセットされていると判断された場合、または、特定領域スイッチオンフラグをセットした後の場合には、カウント処理（ＰＮＩＮＥ）が実行される（Ｆ０Ｄ５Ｈ）。カウント処理については、図６３を用いて後述する。その後、特定領域スイッチ入賞判定処理が終了する。
【０２０６】
図４０は、普通図柄スイッチ入賞判定処理の処理手順を示すフローチャートである。普通図柄スイッチ入賞判定処理は、通過玉検出器２７の入賞判定をして、普通図柄の始動入賞記憶が最大値未満であれば普通図柄の当り判定用のランダムカウンタ（ランダムカウンタ２）の値の格納を行なう処理であり、さらに、この処理では、普通図柄入賞記憶カウンタの加算更新（＋１）も行なわれる。
【０２０７】
まず、通過玉検出器２７に関してスイッチチェック処理（Ｐ ＳＷ ＣＨＫ）が実行される（Ｆ０Ｄ９Ｈ）。スイッチチェック処理については、図６４を用いて後述する。次に、通過玉検出器２７がオフ状態であるか否かが判断される（Ｆ０ＤＦＨ）。通過玉検出器２７がオフ状態であると判断された場合には、普通図柄スイッチ入賞判定処理が終了する。
【０２０８】
一方、通過玉検出器２７がオフ状態ではないと判断された場合には、普通図柄始動記憶数が最大値以上であるか否かが判断される（Ｆ０Ｅ１Ｈ）。最大値以上であると判断された場合には、普通図柄スイッチ入賞判定処理が終了する。一方、最大値以上ではないと判断された場合には、ランダムカウンタ２の値を格納するＲＡＭ４０３の普通図柄ランダム格納バンクのアドレスを算出する処理がなされる（Ｆ０Ｅ７Ｈ）。
【０２０９】
次に、算出された普通図柄ランダム格納バンクにランダムカウンタ２の値を格納する処理がなされる（Ｆ０ＥＤＨ）。次に、普通図柄入賞記憶カウンタを加算更新（＋１）する処理がなされる（Ｆ０Ｆ１Ｈ）。その後、普通図柄スイッチ入賞判定処理が終了する。
【０２１０】
図４１は、音処理の処理手順を示すフローチャートである。音処理は、演奏データポインタの更新・音演奏処理を行なう処理である。演奏に用いられる音のデータは、ＲＯＭ４０１に記憶されたデータテーブルに設定されている。まず、音データテーブルに関し、指定音データのアドレスの算出が行なわれる（Ｆ０Ｆ５Ｈ）。音演奏は、チャネル１演奏と、チャネル２演奏とに分かれている。
【０２１１】
次に、チャネル１演奏が指定されているか否かが判断される（Ｆ１０５Ｈ）。チャネル１演奏が指定されていないと判断された場合には、チャネル２演奏を指定するアドレスを算出する処理がなされる（Ｆ１０８Ｈ）。チャネル１演奏の指定がなされていると判断された場合またはチャネル２演奏を指定するアドレスが算出された後の場合には、チャネル１演奏について指定された演奏データに基づく演奏中であるか否かが判断される（Ｆ１０ＤＨ）。その演奏中ではないと判断された場合には、音データテーブルの新規アドレスのセットおよび演奏タイマのセットが行なわれる（Ｆ１１１Ｈ）。これにより、チャネル１演奏に関し、音データがセットされる。次に、チャネル１演奏に関して演奏データ出力のための音演奏処理（Ｐ ＰＬＡＹ）が実行される（Ｆ１１９Ｈ）。音演奏処理については、図４２を用いて後述する。
【０２１２】
次に、チャネル２演奏の演奏データをセットする処理がなされる（Ｆ１２４Ｈ）。次に、チャネル２演奏の指定データに基づく演奏中であるか否かが判断される（Ｆ１２７Ｈ）。その演奏中ではないと判断された場合には、チャネル２演奏に関し、音データテーブルの新規アドレスのセットが行なわれる（Ｆ１２ＢＨ）。これにより、チャネル２演奏に関し、新たな音データが設定される。
【０２１３】
次に、チャネル２演奏に関し、演奏指定なしであるか否かが判断される（Ｆ１２ＦＨ）。演奏指定なしであると判断された場合には、音処理が終了する。一方、演奏指定なしではないと判断された場合には、チャネル２演奏に関して新たな演奏タイマをセットする処理がなされる（Ｆ１３１Ｈ）。チャネル２の指定データに基づく演奏中であると判断された場合またはチャネル２に関して新たな演奏タイマがセットされた後の場合には、チャネル２演奏に関し、演奏データ出力のための音演奏処理（Ｐ ＰＬＡＹ）が実行される（Ｆ１３５Ｈ）。音演奏処理については、図４２を用いて後述する。その後、音処理が終了する。
【０２１４】
図４２は、音演奏処理の処理手順を示すフローチャートである。音演奏処理は、演奏コードに従い音演奏処理を行なう処理である。具体的に説明すると次のとおりである。音処理において出力された演奏データに基づいて、指定された音データテーブル内を動作コードを算出しながら動作し、演奏制御コードに従って音データおよび音ＩＣを制御する。
【０２１５】
まず、演奏準備のために演奏準備データを出力する処理がなされる（Ｆ１４１Ｈ）。次に、音用タイマがあるか否かが判断される（Ｆ１４ＡＨ）。音用タイマとは、音演奏に用いられるタイマであり、このタイマが終了した場合に、音演奏処理が終了される。音用タイマがないと判断された場合には、音演奏処理が終了する。一方、音用タイマがあると判断された場合には、音用タイマを減算更新（−１）するとともに、演奏中であるか否かが判断される（Ｆ１４ＤＨ）。
【０２１６】
演奏中であると判断された場合には、音演奏処理が終了する。一方、演奏中ではないと判断された場合には、音データテーブルにおいて、演奏に用いる音データが終了したか否かが判断される（Ｆ１５０Ｈ）。音データが終了したと判断された場合には、音演奏処理が終了する。一方、音データが終了していないと判断された場合には、演奏ジャンプコード以外であるか否かが判断される（Ｆ１５４Ｈ）。演奏ジャンプコードとは、動作コードの１種類であり、音データテーブルにおいてアドレスをジャンプさせるためのコードである。演奏ジャンプコード以外ではないと判断された場合には、演奏ジャンプ先のアドレスを算出する処理がなされる（Ｆ１５ＡＨ）。その場合には、音データが終了したか否かの判断以下の処理が繰返される。
【０２１７】
一方、演奏ジャンプコード以外であると判断された場合には、演奏リセットコード以外であるか否かが判断される（Ｆ１５ＥＨ）。演奏リセットコードは、動作コードの１種類であり、演奏をリセットさせるためのコードである。演奏リセットコード以外ではない（演奏リセットコードである）と判断された場合には、リセット信号をセットするリセット指定出力処理がなされる（Ｆ１６２Ｈ）。
【０２１８】
次に、新規の音データのアドレスおよびタイマを算出する処理がなされる（Ｆ１６９Ｈ）。これにより、音データおよび音用タイマが更新される。次に、リセット信号をクリアするリセット指定解除処理がなされる（Ｆ１６ＣＨ）。その後、音演奏処理が終了する。
【０２１９】
一方、演奏リセットコード以外であると判断された場合には、演奏待ちコードであるか否かが判断される（Ｆ１７５Ｈ）。演奏待ちコードは、動作コードの１種であり、音データを次のアドレスへ移行させるためのコードである。演奏待ちコードではないと判断された場合には、音データを出力する処理がなされる（Ｆ１７ＢＨ）。次に、チャネル１の演奏の指定以外であるか否かが判断される（Ｆ１８０Ｈ）。チャネル１の演奏の指定以外であると判断された場合には、チャネル２の演奏を指定するための出力が行なわれる（Ｆ１８４Ｈ）。チャネル１の演奏の指定以外ではないと判断された場合またはチャネル２の演奏の指定出力の後の場合には、書込信号を出力する処理がなされる（Ｆ１８ＤＨ）。
【０２２０】
次に、出力をラッチする処理がなされる（Ｆ１９４Ｈ）。演奏待ちコードであると判断された場合または出力をラッチした後である場合には、音データのアドレスを更新（＋２）する処理がなされ（Ｆ１９ＢＨ）、音演奏処理が終了する。
【０２２１】
図４３は、ランダム更新処理の処理手順を示すフローチャートである。ランダム更新処理は、普通図柄表示用、リーチ動作指定用、中図柄表示用および右図柄表示用の各種ランダムカウンタの更新を行なう処理である。
【０２２２】
まず、普通図柄表示用のランダムカウンタを更新するためにカウンタ更新処理（Ｐ ＣＯＵＮＴ）が実行される（Ｆ１９ＥＨ）。カウンタ更新処理については、図４４を用いて後述する。次に、リーチ動作を指定するためにランダムカウンタ更新処理（Ｐ ＣＯＵＮＴ）が実行される（Ｆ１Ａ５Ｈ）。次に、中図柄表示用のランダムカウンタＷＣ ＲＮＤ Ｃを更新するためにカウンタ更新処理（Ｐ
ＣＯＵＮＴ）が実行される（Ｆ１ＡＣＨ）。
【０２２３】
次に、ＷＣ ＲＮＤ Ｃの桁上りがあるか否かが判断される（Ｆ１Ｂ３Ｈ）。桁上りがないと判断された場合には、ランダム更新処理が終了する。一方、桁上りがあると判断された場合には、右図柄表示用のランダムカウンタＷＣ ＲＮＤＲを更新するためにランダムカウンタ更新処理Ｐ ＣＯＵＮＴが実行される（Ｆ１Ｂ５Ｈ）。その後、ランダム更新処理が終了する。
【０２２４】
図４４は、カウンタ更新処理の処理手順を示すフローチャートである。カウンタ更新処理は、各種カウンタのカウント値を更新する処理である。まず、カウンタの値を加算更新（＋１）する処理がなされる（Ｆ１ＢＤＨ）。次に、更新されたカウンタの値が最大値未満であるか否かが判断される。最大値未満ではないと判断された場合には、そのカウンタの値をクリアする処理がなされる（Ｆ１Ｃ３Ｈ）。カウンタの値が最大値未満であると判断された場合またはカウンタの値のクリアが行なわれた後の場合には、更新されたカウンタの値をセットする処理がなされる（Ｆ１Ｃ４Ｈ）。その後、カウンタ更新処理が終了する。
【０２２５】
図４５および図４６は、通常時処理の処理手順を示すフローチャートである。通常時処理は、次のような内容の処理である。始動記憶（入賞記憶）がない場合には、通常時プロセスデータ設定処理を行なう。始動記憶がある場合には、短縮モードの実行の判定、確率設定に対応する当り判定テーブルの算出、大当り判定処理、および、バンクシフト処理を行ない、始動記憶数を減算する。
【０２２６】
まず、通常時ワークのためにデータセット処理（Ｐ ＤＡＴＡＳＥＴ）が実行される（Ｆ１Ｃ７Ｈ）。次に、入賞記憶があるか否かの判断がなされる（Ｆ１ＣＤＨ）。入賞記憶がないと判断された場合には、通常時のためのプロセス／タイマ処理（Ｐ ＰＲＯ ＴＭ）が実行され（Ｆ１Ｄ１Ｈ）、通常時処理が終了する。
【０２２７】
一方、入賞記憶があると判断された場合には、有効始動情報出力タイマをセットする処理がなされる（Ｆ１Ｄ９Ｈ）。有効始動情報出力タイマとは、有効始動情報の出力時間を規定するタイマである。次に、短縮モード実行フラグをクリアする処理がなされる（Ｆ１ＤＤＨ）。短縮モード実行フラグとは、短縮モードが実行中であるか否かを示すフラグである。
【０２２８】
次に、入賞記憶数が短縮モードの実行判定のために予め定められた短縮実行数以上であるか否かが判断される（Ｆ１Ｅ３Ｈ）。短縮実行数以上ではないと判断された場合には、入賞記憶数が短縮モードの継続を有効とするか否かの判定のために予め定められた短縮有効数以上であるか否かの判断がなされる（Ｆ１Ｅ９Ｈ）。短縮有効数以上ではないと判断された場合には、短縮モード有効フラグをクリアする処理がなされる（Ｆ１ＥＤＨ）。短縮モード有効フラグとは、短縮モードを許可するか否かを示すフラグである。その後、後述する大当りフラグクリア処理（Ｆ２００Ｈ）に進む。
【０２２９】
一方、入賞記憶数が短縮実行数以上であると判断された場合には、短縮モードの有効以外であるか否かの判断がなされる（Ｆ１Ｆ２Ｈ）。具体的には、短縮モード有効フラグがセットされているか否かが判断される。短縮モード有効以外ではないと判断された場合には、短縮モードを実行するために表示器用短縮コマンドをセットする処理がなされる（Ｆ１Ｆ６Ｈ）。次に、短縮モード実行フラグをセットする処理がなされる（Ｆ１ＦＡＨ）。
【０２３０】
入賞記憶数が短縮有効数以上である場合、短縮モード有効以外である場合、または、短縮モード実行フラグのセット後である場合には、短縮モード有効フラグをセットする処理がなされる（Ｆ１ＦＤＨ）。入賞記憶数が短縮有効数以上である場合または短縮モード有効フラグをセットした後の場合には、大当りフラグをクリアする処理がなされる（Ｆ２００Ｈ）。大当りフラグとは、大当りが発生したことを示すためのフラグである。
【０２３１】
次に、通常確率時当り判定値テーブルを算出する処理がなされる（Ｆ２０３Ｈ）。当り判定値テーブルとは、大当りを判定するためのテーブルであり、通常時と、高確率時とに分けて予め設定されている。高確率時の当り判定テーブルは、設定１，設定２および設定３の３種類の当り判定テーブルが予め設定されている。次に、確率変動中以外であるか否かの判断がなされる（Ｆ２０６Ｈ）。具体的には、高確率時以外であるか否かの判断がなされる。確率変動中以外であると判断された場合には、後述するランダムチェック終了処理（Ｆ２１ＦＨ）に進む。一方、確率変動中以外ではないと判断された場合には、設定３の高確率時の当り判定テーブルを算出する処理がなされる（Ｆ２０ＡＨ）。
【０２３２】
次に、確率設定が設定３であるか否かの判断がなされる（Ｆ２０ＤＨ）。設定３であると判断された場合には、後述するランダムチェック終了処理（Ｆ２１ＦＨ）に進む。一方、設定３ではないと判断された場合には、設定２の高確率時の当り判定テーブルを算出する処理がなされる（Ｆ２１３Ｈ）。次に、確率設定が設定２であるか否かの判断がなされる（Ｆ２１６Ｈ）。設定２であると判断された場合には、後述するランダムチェック終了処理（Ｆ２１ＦＨ）に進む。一方、設定２ではないと判断された場合には、設定１の高確率時の当り判定テーブルを算出する処理がなされる（Ｆ２１ＣＨ）。
【０２３３】
次に、算出された当り判定テーブルによる当り判定のチェック（ランダムチェック）が終了したか否かの判断がなされる（Ｆ２１ＦＨ）。ランダムチェックが終了していないと判断された場合には、ＷＣ ＲＮＤ１が大当り値以外であるか否かの判断がなされる（Ｆ２２７Ｈ）。ＷＣ ＲＮＤ１が大当り値以外ではない（大当り値である）と判断された場合には、大当りフラグ（大当りフラグ１〜大当りフラグ３）をセットする処理がなされる（Ｆ２２ＣＨ）。
【０２３４】
ＷＣ ＲＮＤ１の値が大当り値以外であると判断された場合または大当りフラグがセットされた後である場合には、当り判定テーブルにおいてチェックするアドレスを加算更新（＋２）する処理がなされ（Ｆ２２ＦＨ）、ランダムチェック終了か否かの判定の処理（Ｆ２１ＦＨ）に戻る。以上のようなランダム値のチェックは、ランダムチェックの終了まで繰返される。
【０２３５】
一方、ランダムチェックが終了したと判断された場合には、バンクシフト処理がなされる（Ｆ２３３Ｈ）。ここでは、大当り判定が終了したランダム値をクリアし、次のランダム値の大当り判定のために大当りランダム格納バンクのデータを１バンクずつシフトする処理が行なわれる。次に、入賞記憶数を減算更新（−１）する処理がなされる（Ｆ２４ＦＨ）。次に、プロセスフラグを更新（＋１）する処理がなされる（Ｆ２５２Ｈ）。これにより、プロセスが次の処理へ進む。その後、通常時処理が終了する。
【０２３６】
図４７は、変動開始処理の処理手順を示すフローチャートである。変動開始処理は、特別図柄の変動開始（可変開始）処理を行なう処理である。まず、図柄変動開始のためにプロセスデータ／タイマ処理（Ｐ ＰＲＯ ＴＭ）が実行される（Ｆ２５９Ｈ）。この処理については、図６２を用いて後述する。
【０２３７】
次に、プロセスタイマが演算中であるか否かが判断される（Ｆ２５ＦＨ）。演算中であると判断された場合には、変動開始処理が終了する。一方、演算中ではないと判断された場合には、停止図柄セット処理（Ｐ ＺＵＳＥＴ）が実行される（Ｆ２６１Ｈ）。この処理については、図４８を用いて後述する。
【０２３８】
次に、確率変動中（高確率状態中）であるか否かが判断される（Ｆ２６４Ｈ）。確率変動中ではないと判断された場合には、リーチ動作設定処理（Ｐ ＲＣＨＳＥＴ）が実行される（Ｆ２６８Ｈ）。この処理については、図４９を用いて後述する。一方、確率変動中であると判断された場合には、短縮モード以外であるか否かが判断される（Ｆ２６ＤＨ）。具体的には、短縮モード実行フラグがセットされているか否かが判断される。
【０２３９】
短縮モード以外ではないと判断された場合には、特別図柄の全図柄を一斉停止させるフラグを算出する処理がなされる（Ｆ２７２Ｈ）。短縮モード以外であると判断された場合または全図柄一斉停止フラグ算出後である場合には、確率変動リーチで当り図柄の前後停止以外であるか否かの判断がなされる（Ｆ２７４Ｈ）。確率変動リーチで当りの前後停止以外ではないと判断された場合には、リーチ４を示すフラグを算出する処理がなされる（Ｆ２８６Ｈ）。
【０２４０】
確率変動リーチで当り図柄の前後停止以外ではないと判断された場合またはリーチ４のフラグ算出後である場合には、リーチフラグをセットする処理がなされる（Ｆ２８８Ｈ）。リーチ動作設定処理の後またはリーチフラグのセット後の場合には、プロセスフラグを更新（＋１）する処理がなされる（Ｆ２８ＡＨ）。このプロセスフラグの更新により、プロセスが全リール変動処理へ移行するのである。その後、変動開始処理が終了する。
【０２４１】
図４８は、停止図柄設定処理の処理手順を示すフローチャートである。停止図柄設定処理は、特別図柄の停止図柄データの設定およびリーチ動作の設定を行なう処理である。
【０２４２】
まず、リーチ選択フラグをクリアする処理がなされる（Ｆ２９１Ｈ）。リーチ選択フラグとは、リーチが選択されたか否かを示すフラグである。次に、大当り以外であるか否かの判断がなされる（Ｆ２９４Ｈ）。具体的には、大当りフラグに基づいて、大当りであるか否かが判断される。大当り以外ではないと判断された場合には、大当り停止図柄をセットする処理がなされる（Ｆ２９８Ｈ）。次に、大当り時のリーチ選択フラグをセットする処理がなされる（Ｆ２Ａ０Ｈ）。その後、停止図柄設定処理が終了する。
【０２４３】
一方、大当り以外であると判断された場合には、左停止図柄をセットする処理がなされる（Ｆ２Ａ６Ｈ）。次に、右停止図柄をセットする処理がなされる（Ｆ２ＡＡＨ）。次に、中停止図柄をセットする処理がなされる（Ｆ２ＡＥＨ）。次に、左，中，右の各停止図柄が大当り図柄と不一致であるか否かが判断される（Ｆ２Ｂ２Ｈ）。大当り図柄に一致すると判断された場合には、中停止図柄を大当り図柄からずらすためのカウンタ更新処理（Ｐ ＣＯＵＮＴ）が実行される（Ｆ２ＢＣＨ）。このカウンタ更新処理については、図４４で説明した。
【０２４４】
各図柄が大当り図柄に一致しないと判断された場合または中停止図柄をずらすためのカウンタ更新処理が実行された後である場合には、通常リーチを選択するフラグがセットされる（Ｆ２Ｃ４Ｈ）。次に、中図柄について、大当り図柄からの距離を算出する処理がなされる（Ｆ２Ｃ８Ｈ）。次に、中停止図柄が大当り図柄の１図柄手前以外であるか否かの判断がなされ（Ｆ２Ｄ１Ｈ）、大当り図柄の１図柄手前以外ではないと判断された場合には、１図柄手前リーチを選択するフラグがセットされる（Ｆ２Ｄ５Ｈ）。
【０２４５】
大当り図柄の１図柄手前以外であると判断された場合または１図柄手前リーチを選択するフラグがセットされた後である場合には、中停止図柄が大当り図柄の１図柄過ぎ以外であるか否かの判断がなされる（Ｆ２Ｄ９Ｈ）。大当り図柄の１図柄過ぎ以外であると判断された場合には、停止図柄設定処理が終了する。一方、大当り図柄の１図柄過ぎ以外ではないと判断された場合には、１図柄過ぎリーチを選択するフラグがセットされる（Ｆ２ＤＤＨ）。このように、中停止図柄の大当り図柄からの距離によりリーチ選択フラグが変更されるのである。その後、停止図柄設定処理が終了する。
【０２４６】
図４９は、リーチ動作設定処理の処理手順を示すフローチャートである。リーチ動作設定処理は、リーチ動作の設定処理を行なう処理である。まず、リーチ選択フラグがセット済以外であるか否かが判断される（Ｆ２Ｅ２Ｈ）。リーチ選択フラグがセット済以外ではないと判断された場合（リーチ選択フラグがセットされていると判断された場合）には、リーチ動作選択テーブルを算出する処理がなされる（Ｆ２Ｅ６Ｈ）。リーチ動作選択テーブルとは、リーチ動作を選択するためのテーブルである。
【０２４７】
次に、リーチ動作の種類を決定するＷＣ ＲＮＤ ＲＣＨの値に基づいてリーチの種類を決定するためのポインタを算出する処理がなされる（Ｆ２ＥＤＨ）。次に、算出されたポインタに基づいて、リーチの種類を示すリーチ動作フラグを算出する処理がなされる（Ｆ２Ｆ０Ｈ）。
【０２４８】
リーチ選択フラグがセット済以外であると判断された場合またはリーチ動作フラグの算出後である場合には、リーチ動作フラグをセットする処理がなされる（Ｆ２Ｆ２Ｈ）。ここでは、リーチ選択フラグがセット済でない場合には、リーチ動作フラグに「０」がセットされ、リーチ動作フラグが算出された場合には、その算出されたリーチの種類を示すリーチ動作フラグがセットされる。その後、リーチ動作設定処理が終了する。
【０２４９】
図５０は、全リール変動処理の処理手順を示すフローチャートである。全リール変動処理は、全リール変動処理のプロセスデータの実行を行なう処理である。この処理においては、通常時、確率変動時、短縮モード時に実行するプロセスデータが算出される。
【０２５０】
まず、全リール変動プロセスデータを算出する処理がなされる（Ｆ２Ｆ５Ｈ）。次に、短縮モード実行フラグがセットされていないかどうかの判断がなされる（Ｆ２Ｆ８Ｈ）。短縮モード実行フラグがセットされていると判断された場合には、短縮モード時のプロセスデータである短縮変動プロセスデータを算出する処理がなされる（Ｆ２ＦＣＨ）。短縮モード実行フラグがセットされていない場合または短縮変動プロセスデータの算出後である場合には、確率変動中（高確率状態中）以外であるか否かの判断がなされる（Ｆ２ＦＦＨ）。
【０２５１】
確率変動中以外ではないと判断された場合には、リーチ４が設定されているか否かの判断がなされる（Ｆ３０３Ｈ）。リーチ４が設定されていないと判断された場合には、確率変動時の短縮プロセスデータを算出する処理がなされる（Ｆ３０９Ｈ）。確率変動時の短縮プロセスデータとは、高確率時における図柄変動のプロセスデータである。
【０２５２】
確率変動中以外であると判断された場合、リーチ４が設定されていると判断された場合、または、確率変動時短縮プロセスデータの算出後である場合には、プロセスデータ／タイマセット処理（Ｐ ＰＲＯ ＴＭ）が実行される（Ｆ３０ＣＨ）。この処理については、図６２を用いて後述する。次に、プロセスタイマが演算中であるか否かの判断がなされる（Ｆ３０ＦＨ）。演算中であると判断された場合には、全リール変動処理が終了する。一方、演算中ではないと判断された場合には、確率変動中の短縮モードであるか否かが判断される（Ｆ３１１Ｈ）。
【０２５３】
確率変動中の短縮モードではないと判断された場合には、リーチ５以外の種類のリーチが設定されているか否かの判断がなされる（Ｆ３１７Ｈ）。リーチ５以外の種類のリーチが設定されていないと判断された場合または確率変動中の短縮モードであると判断された場合には、右リール停止処理プロセスをセットする処理がなされる（Ｆ３１ＢＨ）。これにより、プロセスが右リール停止処理プロセスへ移行する設定がなされる。リーチ５以外のリーチが設定されている場合または右リール停止処理プロセスのセット後である場合には、プロセスフラグを更新（＋１）する処理がなされる（Ｆ３１ＦＨ）。その後、全リール変動処理が終了する。
【０２５４】
図５０は、左リール停止処理の処理手順を示すフローチャートである。左リール停止処理は、左リール（特別図柄の左図柄）の停止処理を行なう処理である。まず、プロセスデータ／タイマセット処理（Ｐ ＰＲＯ ＴＭ）が実行される（Ｆ３２６Ｈ）。この処理については、図６２を用いて後述する。次に、プロセスタイマが演算中であるか否かの判断がなされる（Ｆ３２ＣＨ）。演算中であると判断された場合には、左リール停止処理が終了する。一方、演算中ではないと判断された場合には、プロセスフラグを更新（＋１）する処理がなされる（Ｆ３２ＥＨ）。その後、左リール停止処理が終了する。
【０２５５】
図５２は、右リール停止処理の処理手順を示すフローチャートである。右リール停止処理は、右リール（特別図柄の右図柄）の停止処理を行なう処理である。まず、通常時右図柄停止プロセスデータを算出する処理がなされる（Ｆ３３５Ｈ）。通常時右図柄停止プロセスデータとは、通常時に右図柄を停止させるためのプロセスデータである。
【０２５６】
次に、リーチ状態以外であるか否かの判断がなされる（Ｆ３３８Ｈ）。リーチ状態以外ではないと判断された場合には、リーチ予告プロセスデータを算出する処理がなされる（Ｆ３３ＥＨ）。リーチ予告プロセスデータとは、リーチ状態になることを予告するためのプロセスデータである。次に、リーチ２の状態以外であるか否かの判断がなされる（Ｆ３４１Ｈ）。リーチ２以外ではないと判断された場合には、リーチ２予告プロセスデータを算出する処理がなされる（Ｆ３４７Ｈ）。リーチ２予告プロセスデータとは、リーチ２の状態が生じることを予告するためのプロセスデータである。
【０２５７】
リーチ以外であると判断された場合、リーチ２以外であると判断された場合、または、リーチ２予告プロセスデータの算出後である場合には、プロセスデータ／タイマセット処理（Ｐ ＰＲＯ ＴＭ）が実行される（Ｆ３４ＡＨ）。この処理については、図６２を用いて後述する。次に、プロセスタイマが演算中であるか否かの判断がさなれる（Ｆ３４ＤＨ）。演算中であると判断された場合には、右リール停止処理が終了する。一方、演算中ではないと判断された場合には、プロセスフラグを更新（＋１）する処理がなされる（Ｆ３４ＦＨ）。その後、右リール停止処理が終了する。
【０２５８】
図５３は、中リール停止処理の処理手順を示すフローチャートである。中リール停止処理は、中リール（特別図柄の中図柄）の停止処理を行なう処理である。まず、リーチ１変動時間算出処理（Ｐ ＲＣＨ１ ＴＩＭＥ）が実行される（Ｆ３５６Ｈ）。この処理については、図５４を用いて後述する。次に、リーチフラグがリーチ２未満の番号のリーチを示しているか否かの判断がなされる（Ｆ３５９Ｈ）。リーチフラグがリーチ２未満のリーチではないと判断された場合には、リーチ３変動時間算出処理（Ｐ ＲＣＨ２ ＴＩＭＥ）が実行される（Ｆ３５ＦＨ）。この処理については、図５５を用いて後述する。
【０２５９】
リーチフラグがリーチ２未満であると判断された場合またはリーチ３変動時間算出処理の実行後である場合には、リーチフラグがリーチ４未満の番号のリーチを示しているか否かの判断がなされる（Ｆ３６２Ｈ）。リーチフラグがリーチ４未満ではないと判断された場合には、リーチ６変動時間算出処理（Ｐ ＲＣＨ３ＴＩＭＥ）が実行される（Ｆ３６８Ｈ）。リーチフラグがリーチ４未満であると判断された場合またはリーチ６変動時間算出処理の実行後である場合には、リーチ４以外のリーチが設定されているか否かの判断がなされる（Ｆ３６ＢＨ）。リーチ４以外ではないと判断された場合には、リーチ４変動時間算出処理（ＰＲＣＨ４ ＴＩＭＥ）が実行される（Ｆ３７１Ｈ）。
【０２６０】
リーチ４以外であると判断された場合またはリーチ４変動時間算出処理の実行後である場合には、中図柄停止プロセスデータを算出する処理がなされる（Ｆ３７４Ｈ）。中図柄停止プロセスデータとは、中図柄を停止させるためのプロセスデータである。次に、プロセスデータ／タイマセット処理（Ｐ ＰＲＯ ＴＭ）が実行される（Ｆ３７ＤＨ）。この処理については、図４７で説明した。次に、プロセスタイマが演算中であるか否かの判断がなされる（Ｆ３８０Ｈ）。演算中であると判断された場合には、中リール停止処理が終了する。一方、演算中ではないと判断された場合には、プロセスフラグを更新（＋１）する処理がなされる（Ｆ３８２Ｈ）。その後、中リール停止処理が終了する。
【０２６１】
図５４は、リーチ１動作時間算出処理の処理手順を示すフローチャートである。リーチ１動作時間算出処理は、リーチ１の動作時間を算出する処理である。先ず、リーチ１停止時間テーブルアドレスを算出する処理がなされる（Ｆ３８９Ｈ）。リーチ１停止時間テーブルとは、リーチ１の場合の特別図柄の停止時間のデータテーブルであり、ここでは、そのアドレスが算出される。
【０２６２】
次に、中停止図柄の大当り図柄からの距離を算出する処理がなされる（Ｆ３８ＣＨ）。次に、算出された距離に応じて停止時間のアドレスを算出する処理がなされる（Ｆ３９５Ｈ）。次に、算出された停止時間アドレスに基づいて得られるリーチ１停止時間がセットされる（Ｆ３９８Ｈ）。その後、リーチ１動作時間算出処理が終了する。
【０２６３】
図５５は、リーチ３動作時間算出処理の処理手順を示すフローチャートである。リーチ３動作時間算出処理は、リーチ３の動作時間を算出する処理である。まず、リーチ３停止時間テーブルアドレスを算出する処理がなされる（Ｆ３９ＤＨ）。リーチ３停止時間テーブルとは、リーチ３における停止時間のデータテーブルである。ここでは、そのテーブルのアドレスが算出される。次に、中図柄の大当り図柄からの距離の算出がなされる（Ｆ３Ａ０Ｈ）。
【０２６４】
次に、算出された距離に基づいて、停止時間のアドレスを算出する処理がなされる（Ｆ３Ａ９Ｈ）。次に、リーチ３水着上時間をセットする処理がなされる。ここで、リーチ３水着上時間とは、リーチ３に特有の画像の動作時間である。次に、算出された停止時間アドレスに基づいて得られるリーチ３の通常リーチ時間をセットする処理がなされる（Ｆ３Ｂ５Ｈ）。その後リーチ３動作時間算出処理が終了する。
【０２６５】
図５６は、リーチ６動作時間算出処理の処理手順を示すフローチャートである。リーチ６動作時間算出処理は、リーチ６の動作時間を算出する処理である。まず、リーチ６停止時間テーブルのアドレスを算出する処理がなされる（Ｆ３ＢＡＨ）。リーチ６停止時間テーブルとは、リーチ６の停止時間のデータテーブルである。ここでは、そのテーブルのアドレスが算出される。次に、中図柄の大当り図柄からの距離を算出する処理がなされる（Ｆ３ＢＤＨ）。次に、算出された距離に基づいて、停止時間アドレスを算出する処理がなされる（Ｆ３Ｃ６Ｈ）。次に、算出された停止時間アドレスに基づいて得られる動作時間を演算基本時間として保持する処理がなされる（Ｆ３Ｃ９Ｈ）。
【０２６６】
次に、算出された停止時間アドレスに基づいて得られる動作時間をタイマにセットする処理がなされる（Ｆ３ＣＦＨ，Ｆ３Ｄ５Ｈ）。その後、リーチ６動作時間算出処理が終了する。
【０２６７】
図５７は、リーチ４停止位置フラグセット処理の処理手順を示すフローチャートである。リーチ４停止位置フラグセット処理は、リーチ４における停止位置フラグをセットする処理である。
【０２６８】
まず、リーチ４停止位置フラグをクリアする処理がなされる（Ｆ３ＤＤＨ）。リーチ４停止位置フラグとはリーチ４における中図柄の停止位置を示すフラグである。次に、中図柄の大当り図柄からの距離を算出する処理がなされる（Ｆ３Ｅ０Ｈ）。次に、算出された距離に基づいて、右図柄の停止位置が大当り図柄の手前での停止であるか否かが判断される（Ｆ３Ｅ５Ｈ）。大当り図柄の手前での停止であると判断された場合には、１図柄手前停止位置フラグをセットする処理がなされる（Ｆ３ＦＡＨ）。その後、リーチ４停止位置フラグセット処理が終了する。
【０２６９】
一方、大当り図柄の手前での停止ではないと判断された場合には、大当り図柄での停止以外であるか否かの判断がなされる（Ｆ３ＥＢＨ）。大当り図柄での停止以外ではないと判断された場合には、大当り図柄停止位置フラグをセットする処理がなされる（Ｆ３ＥＥＨ）。その後、リーチ４停止位置フラグセット処理が終了する。一方、大当り図柄での停止以外であると判断された場合には、１図柄過ぎ停止位置フラグをセットする処理がなされる（Ｆ３Ｆ４Ｈ）。その後、リーチ４停止位置フラグセット処理が終了する。
【０２７０】
図５８は、フィーバーチェック処理の処理手順を示すフローチャートである。フィーバーチェック処理は、大当りであるか否かを判定し、大当りであると判定された場合には、確率変動図柄での大当りのときに確率変動フラグの設定を行ない、それ以降のプロセス処理の設定をする処理である。
【０２７１】
まず、プロセスデータ／タイマセット処理（Ｐ ＰＲＯ ＴＭ）が実行される（Ｆ３ＦＦＨ）。この処理については、図６２を用いて後述する。次に、プロセス演算中であるか否かの判断がなされる（Ｆ４０５Ｈ）。演算中であると判断された場合には、フィーバーチェック処理が終了する。一方、演算中ではないと判断された場合には、大当りフラグに基づいて大当り状態であるか否かの判断がなされる（Ｆ４０７Ｈ）。
【０２７２】
大当りではないと判断された場合には、プロセスフラグをクリアする処理がなされる（Ｆ４０ＢＨ）。次に、図柄表示のためにプロセスデータセット処理（ＰＰＲＯ ＳＥＴ）が実行される（Ｆ４０ＥＨ）。この処理については、図６３を用いて後述する。次に、プロセスデータアドレスをセットする処理がなされる（Ｆ４１４Ｈ）。ここでは、通常時リール表示プロセスデータをセットし、先頭アドレスをデモ表示（デモンストレーション表示）プロセスにセットする処理が行なわれる。
【０２７３】
一方、大当りであると判断された場合には、プロセスフラグを更新（＋１）する処理がなされる（Ｆ４１ＢＨ）。これにより、プロセスフラグが、大入賞口開放前処理に対応するものに更新される。次に、大当り図柄が確率変動図柄以外であるか否かの判断がなされる（Ｆ４１ＥＨ）。確率変動図柄とは、高確率状態に移行する大当り図柄である。確率変動図柄以外ではないと判断された場合には、確率変動中フラグをセットする処理がなされる（Ｆ４２８Ｈ）。確率変動中フラグとは、高確率状態であることを示すフラグである。
【０２７４】
プロセスデータアドレスのセット後の場合、確率変動図柄以外であると判断された場合、または、確率変動中フラグのセット後である場合には、各使用フラグをクリアする処理がなされる（Ｆ４２ＣＨ）。ここでの各使用フラグには、大当りフラグ、リーチ動作フラグおよび表示制御転送カウンタが含まれる。その後、フィーバーチェック処理が終了する。
【０２７５】
図５９は、大入賞口開放前処理の処理手順を示すフローチャートである。大入賞口開放前処理は、大入賞口開放前の設定を行なう処理である。まず、大入賞口開放前プロセスのアドレスを算出する処理がなされる（Ｆ４３４Ｈ）。次に、プロセスデータ／タイマセット処理（Ｐ ＰＲＯ ＴＭ）が実行される（Ｆ４３ＤＨ）。この処理については、図６２を用いて後述する。
【０２７６】
次に、プロセス演算中であるか否かの判断がなされる（Ｆ４４０Ｈ）。演算中であると判断された場合には、大入賞口開放前処理が終了する。一方、演算中ではないと判断された場合には、大当り中に使用するＲＡＭ４０３のワークエリアのデータをクリアする処理がなされる（Ｆ４４２Ｈ）。この場合のワークには、特定領域スイッチオンフラグのワークおよび入賞個数カウンタのワークが含まれる。次に、プロセスフラグを更新（＋１）する処理がなされる（Ｆ４４７Ｈ）。これにより、プロセスが大入賞口開放中処理へ更新される。その後、大入賞口開放前処理が終了する。
【０２７７】
図６０は、大入賞口開放中処理の処理手順を示すフローチャートである。大入賞口開放中処理は、大入賞口開放のプロセス処理を行なう処理である。まず、カウントスイッチ有効時間をセットする処理がなされる（Ｆ４４ＥＨ）。次に、特定領域有効時間をセットする処理がなされる（Ｆ４５３Ｈ）。
【０２７８】
次に、入賞個数カウンタの値が示す入賞個数が最大値以上であるか否かの判断がなされる（Ｆ４５８Ｈ）。入賞個数が最大値以上ではないと判断された場合には、大入賞口開放プロセスアドレスを算出する処理がなされる（Ｆ４５ＥＨ）。これにより、開放回数カウンタの値が得られる。次に、プロセスデータ／タイマセット処理（Ｐ ＰＲＯ ＴＭ）が実行される（Ｆ４６７Ｈ）。この処理については、図６２を用いて後述する。
【０２７９】
次に、プロセスタイマが演算中であるか否かの判断がなされる（Ｆ４６ＡＨ）。演算中であると判断された場合には、大入賞口開放中処理が終了する。入賞個数が最大値以上であると判断された場合または演算中ではないと判断された場合には、プロセスフラグを更新（＋１）する処理がなされる（Ｆ４６ＣＨ）。これにより、プロセスフラグが大入賞口開放後処理に対応するものに更新される。その後、大入賞口開放中処理が終了する。
【０２８０】
図６１は、大入賞口開放後処理の処理手順を示すフローチャートである。大入賞口開放後処理は、大入賞口開放後のプロセス処理を行ない、確率変動回数の更新（−１）を行なう処理である。
【０２８１】
まず、カウントスイッチ有効時間をセットする処理がなされる（Ｆ４７３Ｈ）。次に、特定領域有効時間中以外であるか否かの判断がなされる（Ｆ４７８Ｈ）。特定領域有効時間中以外ではないと判断された場合には、特定領域有効時間タイマの値を更新（−１）する処理がなされる（Ｆ４７ＣＨ）。
【０２８２】
次に、特定領域有効時間タイマが演算中であるか否かの判断がなされる（Ｆ４７ＦＨ）。特定領域有効時間中以外であると判断された場合または演算中ではないと判断された場合には、アタッカ（大入賞口）内に未入賞であるか否かの判断がなされる（Ｆ４８１Ｈ）。ここでは、入賞個数カウンタのカウント値が０であるか否かの判断がなされる。アタッカ内に入賞していると判断された場合には、カウントスイッチずらし警告フラグをセットする処理がなされる（Ｆ４８５Ｈ）。カウントスイッチずらし警告フラグとは、カウントスイッチをアタッカ入賞通路から不正にずらしたことを警告するフラグである。
【０２８３】
前述の演算中であると判断された場合、アタッカ内に未入賞であると判断された場合、または、カウントスイッチずらし警告フラグのセット後である場合には、特定領域に未入賞であるか否かの判断がなされる（Ｆ４８８Ｈ）。ここでは、特定領域スイッチオンフラグがセットされているか否かの判断がなされる。特定領域に入賞していると判断された場合には、プロセスフラグを大入賞口開放前の値にセットする処理がなされる（Ｆ４８ＣＨ）。次に、開放回数カウンタを更新（＋１）する処理がなされる（Ｆ４９３Ｈ）。その後、大入賞口開放後処理が終了する。
【０２８４】
一方、特定領域に未入賞であると判断された場合には、プロセスデータをセットする処理がなされる（Ｆ４９８Ｈ）。次に、プロセスタイマが演算中であるか否かの判断がなされる（Ｆ４９ＥＨ）。演算中であると判断された場合には、大入賞口開放後処理が終了する。一方、演算中ではないと判断された場合には、プロセスフラグをクリアする処理がなされる（Ｆ４Ａ０Ｈ）。次に、確率変動回数を更新（−１）する処理がなされる（Ｆ４Ａ５Ｈ）。次に、図柄表示のためにプロセスデータ／タイマセット処理（Ｐ ＰＲＯ ＳＥＴ）が実行される（Ｆ４ＡＣＨ）。次に、デモ表示（デモンストレーション表示）のためのプロセスデータのアドレスをセットする処理がなされる（Ｆ４Ｂ２Ｈ）。その後、大入賞口開放後処理が終了する。
【０２８５】
図６２は、プロセスデータ／タイマ処理の処理手順を示すフローチャートである。プロセスデータ／タイマ処理では、プロセスデータの実行の処理が行なわれる。
【０２８６】
まず、プロセスデータセット処理（Ｐ ＰＲＯ ＳＥＴ）が実行される（Ｆ４Ｂ８Ｈ）。この処理については、図６３を用いて後述する。次に、プロセスタイマが終了したか否かの判断がなされる（Ｆ４ＢＢＨ）。プロセスタイマが終了していないと判断された場合には、プロセスタイマを更新（−１）する処理がなされる（Ｆ４ＢＦＨ）。次に、プロセスタイマが演算中であるか否かの判断がなされる（Ｆ４Ｃ２Ｈ）。演算中ではないと判断された場合には、プロセスデータアドレスを更新（＋５）する処理がなされる（Ｆ４Ｃ４Ｈ）。次に、プロセスデータが終了しているか否かの判断がなされる（Ｆ４ＣＢＨ）。
【０２８７】
プロセスタイマが終了していると判断された場合またはプロセスデータが終了していると判断された場合には、新規のプロセスアドレスおよびプロセスタイマをセットする処理がなされる（Ｆ４ＣＦＨ）。その後、プロセスデータ／タイマ処理が終了する。
【０２８８】
一方、プロセスデータが終了していないと判断された場合には、外部タイマ参照コード以外であるか否かの判断がなされる（Ｆ４ＤＡＨ）。外部タイマ参照コード以外ではないと判断された場合には、リーチ４に対応するコード以外のコードであるか否かの判断がなされる（Ｆ４ＤＥＨ）。リーチ４に対応するコード以外ではないと判断された場合には、プロセス終了位置（リーチ４の停止位置）であるか否かの判断がなされる（Ｆ４Ｅ５Ｈ）。プロセス終了位置ではないと判断された場合には、リーチ４の基本タイマをセットする処理がなされる（Ｆ４ＥＢＨ）。リーチ４の基本タイマとは、リーチ４の１図柄の移動時間を規定するタイマである。
【０２８９】
プロセス終了位置であると判断された場合またはリーチ４の基本タイマのセット後である場合には、外れ停止時のプロセスを算出する処理がなされる（Ｆ４Ｆ２Ｈ）。次に、大当り位置での停止以外であるか否かの判断がなされる（Ｆ４Ｆ５Ｈ）。大当り位置停止以外ではないと判断された場合には、大当り停止時のプロセスを算出する処理がなされる（Ｆ４Ｆ９Ｈ）。大当り位置停止以外であると判断された場合または大当り停止時のプロセス算出後である場合には、プロセスデータアドレスをセットする処理がなされる（Ｆ４ＦＣＨ）。
【０２９０】
前述の外部タイマ参照コード以外であるか否かの判断において外部タイマ参照コード以外であると判断された場合またはプロセスデータアドレスのセット後である場合には、新規のプロセスタイマをセットする処理がなされる（Ｆ５０ＢＨ）。
【０２９１】
また、前述のリーチ４に対応するコード以外であるか否かの判断においてリーチ４に対応するコード以外であると判断された場合には、外部参照タイマをセットする処理がなされる（Ｆ５００Ｈ）。前述のプロセスタイマの演算中であるか否かの判断において演算中であると判断された場合、前述の外部参照タイマのセット後の場合、または、前述の新規プロセスタイマのセット後である場合には、表示通信用コマンド（コマンドデータ）をセットする処理がなされる（Ｆ５１１Ｈ）。次に、演算中フラグをセットする処理がなされる（Ｆ５１ＢＨ）。その後、プロセスデータ／タイマ処理が終了する。
【０２９２】
図６３は、プロセスデータセット処理の処理手順を示すフローチャートである。プロセスデータセット処理は、プロセスデータポインタの判定／設定およびデータの設定をする処理である。
【０２９３】
まず、プロセスが現在実行中であるか否かの判断がなされる（Ｆ５１ＤＨ）。プロセスが現在実行中ではないと判断された場合には、新規のプロセスアドレスをセットする処理がなされる（Ｆ５２１Ｈ）。次に、外部参照コマンド以外であるか否かの判断がなされる（Ｆ５２５Ｈ）。外部参照コマンド以外ではないと判断された場合には、外部参照タイマを算出する処理がなされる（Ｆ５２ＦＨ）。外部参照コマンド以外であると判断された場合または外部参照タイマの算出後である場合には、プロセスタイマをセットする処理がなされる（Ｆ５３６Ｈ）。
【０２９４】
プロセスが現在実行中であると判断された場合またはプロセスタイマのセット後である場合には、ランプデータのアドレスを算出する処理がなされる（Ｆ５３８Ｈ）。次に、ランプデータが現在実行中であるか否かの判断がなされる（Ｆ５４１Ｈ）。ランプデータが現在実行中ではないと判断された場合には、新規のランプデータアドレスをセットする処理がなされる（Ｆ５４７Ｈ）。次に、新規のランプ用タイマ（ランプタイマ）をセットする処理がなされる（Ｆ５４ＢＨ）。ランプデータが現在実行中であると判断された場合または新規のランプ用タイマのセット後である場合には、音演奏フラグをセットする処理がなされる（Ｆ５４ＦＨ）。その後、プロセスデータセット処理が終了する。
【０２９５】
図６４は、スイッチチェック処理の処理手順を示すフローチャートである。スイッチチェック処理は、各スイッチの作動判定および作動設定をする処理である。
【０２９６】
まず、入力ポートより入力されたデータを算出する処理がなされる（Ｆ５５６Ｈ）。次に、指定されたスイッチがオンしているか否かが判断される（Ｆ５５ＣＨ）。指定されたスイッチがオンしていないと判断された場合には、指定されたエラー（警告フラグ）をクリアする処理がなされる（Ｆ５６３Ｈ）。次に、スイッチカウンタをクリアする処理がなされる（Ｆ５６ＡＨ）。この後、処理は後述するスイッチカウンタセット処理に進む。
【０２９７】
一方、指定されたスイッチがオンしていると判断された場合には、スイッチカウンタが最大値未満であるか否かの判断がなされる（Ｆ５６ＦＨ）。スイッチカウンタが最大値未満ではないと判断された場合には、指定されたエラーフラグ（警告フラグ）をセットする処理がなされる（Ｆ５７８Ｈ）。この後処理は後述するスイッチカウンタセット処理に進む。一方、スイッチカウンタが最大値未満であると判断された場合には、スイッチカウンタを更新（＋１）する処理がなされる（Ｆ５８２Ｈ）。
【０２９８】
スイッチカウンタのクリア後の場合、指定エラーフラグのセット後の場合、または、スイッチカウンタ更新後の場合には、スイッチオンカウンタをセットする処理がなされる（Ｆ５８８Ｈ）。次に、スイッチオンチェックを行なう処理がなされる（Ｆ５８ＢＨ）。その後、スイッチチェック処理が終了する。
【０２９９】
図６５は、カウント処理の処理手順を示すフローチャートである。カウント処理は、カウンタの更新を行なう処理である。詳しくは、入賞個数カウンタに更新処理を行なうために、ずらし警告フラグをクリアし、カウンタの更新条件の判定を行なう処理である。
【０３００】
まず、カウントスイッチずらし警告フラグをクリアする処理がなされる（Ｆ５９０Ｈ）。次に、プロセスが大入賞口開放以前の状態であるか否かの判断がなされる（Ｆ５９３Ｈ）。大入賞口開放以前であると判断された場合には、カウント処理が終了する。一方、大入賞口開放以前ではないと判断された場合には、大入賞口開放中以外の状態であるか否かの判断がなされる（Ｆ５９９Ｈ）。大入賞口開放中以外ではないと判断された場合には、大入賞口の初回の開放動作がないか否かの判断がなされる（Ｆ５９ＢＨ）。
【０３０１】
初回の開放動作がないと判断された場合には、カウント処理が終了する。大入賞口開放中以外であると判断された場合または初回の開放動作があったと判断された場合には、入賞個数が最大値以上であるか否かの判断がなされる（Ｆ５Ａ０Ｈ）。入賞個数が最大値以上であると判断された場合には、カウント処理が終了する。一方、入賞個数が最大値以上ではないと判断された場合には、入賞個数カウンタを更新（＋１）する処理がなされ（Ｆ５Ａ６Ｈ）、カウント処理が終了する。
【０３０２】
図６６は、普通図柄プロセス処理の処理手順を示すフローチャートである。普通図柄プロセス処理は、普通図柄プロセスフラグを判断して、ゲーム実行別に各モジュールを分岐実行する処理である。まず、警告フラグがセットされているか否かを判別することによりエラー中であるか否かの判断が行なわれる（Ｆ５ＡＡＨ）。エラー中であると判断された場合には、普通図柄プロセス処理が終了する。
【０３０３】
一方、エラー中ではないと判断された場合には、電動役物ソレノイドデータをクリアする処理がなされる（Ｆ５ＡＥＨ）。電動役物ソレノイドデータとは、ソレノイド２６を駆動するためのデータである。次に、普通図柄プロセスデータにより各プロセスルーチンを実行する処理がなされる（Ｆ５Ｂ１Ｈ）。その後、普通図柄プロセス処理が終了する。
【０３０４】
図６７は、普通図柄通常時処理の処理手順を示すフローチャートである。普通図柄入賞記憶数（始動記憶数）の判定処理および更新処理、普通図柄のランダムカウンタ値の当り判定処理、普通図柄始動記憶データのバンクシフト処理を行なう処理である。
【０３０５】
まず、普通図柄入賞記憶がないか否かの判断がなされる（Ｆ５Ｃ３Ｈ）。普通図柄入賞記憶がないと判断された場合には、普通図柄通常時処理が終了する。一方、普通図柄入賞記憶があると判断された場合には、通常時の普通図柄チェック値（当り判定値）および普通図柄変動時間等の各データの抽出が行なわれる（Ｆ５Ｃ７Ｈ）。
【０３０６】
次に、確率変動中フラグがセットされていない（＝０）かどうかの判断がなされる（Ｆ５ＣＣＨ）。確率変動中フラグがセットされていないと判断された場合には、特別図柄のプロセスが大入賞口開放前以降の状態になっているか否かの判断がなされる（Ｆ５Ｄ０Ｈ）。大入賞口開放前以降ではないと判断された場合には、確率変動時の普通図柄チェック値（当り判定値）および普通図柄変動時間等の各データの抽出が行なわれる（Ｆ５Ｄ６Ｈ）。
【０３０７】
確率変動中フラグがセットされていないと判断された場合、特別図柄プロセスが大入賞口開放前以降であると判断された場合、または確率変動時の普通図柄に関する各データの抽出後の場合には、普通図柄の変動時間をセットする処理がなされる（Ｆ５ＤＢＨ）。
【０３０８】
次に、普通図柄入賞記憶カウンタを更新（−１）する処理がなされる（Ｆ５ＤＤＨ）。次に、普通図柄の当り停止図柄を指定する処理がなされる（Ｆ５Ｅ０Ｈ）。次に、普通図柄ランダム格納バンクに格納されたランダム値が当り値であるか否かの判断がなされる（Ｆ５Ｅ２Ｈ）。当りではないと判断された場合には、普通図柄の外れ停止図柄を指定する処理がなされる（Ｆ５Ｅ６Ｈ）。普通図柄ランダム格納バンクの格納値が当りであると判断された場合または普通図柄の外れ停止図柄の指定後の場合には、普通図柄の停止図柄をセットする処理がなされる（Ｆ５ＥＤＨ）。
【０３０９】
次に、普通図柄プロセスフラグを更新（＋１）する処理がなされる（Ｆ５ＥＦＨ）。次に、普通図柄ランダム格納バンクの格納値を１つずつシフトする処理がなされる（Ｆ５Ｆ２Ｈ）。その後、普通図柄通常時処理が終了する。
【０３１０】
図６８は、普通図柄変動時処理の処理手順を示すフローチャートである。普通図柄変動時処理は、普通図柄変動タイマの更新を行ない、普通図柄の変動処理を行なう処理である。
【０３１１】
まず、普通図柄変動タイマが終了したか否かの判断がなされる（Ｆ５ＦＤＨ）。普通図柄変動タイマとは、普通図柄の変動時間（可変表示時間）を規定するタイマであり、時間経過に伴なってダウンカウントを行なうものである。普通図柄変動タイマが終了していないと判断された場合には、普通図柄変動タイマの値を更新（−１）する処理がなされる（Ｆ６０１Ｈ）。次に、普通図柄変動タイマが終了したか否かの判断がなされる（Ｆ６０２Ｈ）。
【０３１２】
１回目の普通図柄変動タイマ終了の判断（Ｆ５ＦＤＨ）において終了していると判断された場合または２回目の普通図柄変動タイマ終了の判断（Ｆ６０２Ｈ）において終了していると判断された場合には、普通図柄変動タイマをセットする処理がなされる（Ｆ６０６Ｈ）。次に、飾り図柄カウンタのためのカウンタ更新処理（Ｐ ＣＯＵＮＴ）が実行される（Ｆ６０ＡＨ）。普通図柄変動タイマが終了していないと判断された場合または飾り図柄のカウンタ更新処理の実行後の場合には、普通図柄プロセスタイマ処理（ＰＦＴＩＭ）が実行される（Ｆ６１２Ｈ）。
【０３１３】
次に、プロセスタイマの演算中であるか否かの判断がなされる（Ｆ６１５Ｈ）。演算中であると判断された場合には、普通図柄変動時処理が終了する。一方、演算中ではないと判断された場合には、普通図柄の停止図柄をセットする処理がなされる（Ｆ６１７Ｈ）。次に、遊技の各状態によりプロセス時間を抽出する処理がなされる（Ｆ６１ＢＨ）。
【０３１４】
次に、電動役物開放時間をセットする処理がなされる（Ｆ６２ＦＨ）。電動役物開放時間とは、可変始動口装置１６の可動片１７の開放時間を意味する。次に、電動役物入賞カウンタをクリアする処理がなされる（Ｆ６３４Ｈ）。電動役物入賞カウンタとは、可変始動口装置１６に入賞して始動玉検出器２５によって検出された入賞個数のカウンタである。次に、普通図柄プロセス制御フラグを更新（＋１）する処理がなされる（Ｆ６３７Ｈ）。その後、普通図柄変動時処理が終了する。
【０３１５】
図６９は、普通図柄停止時処理の処理手順を示すフローチャートである。普通図柄停止時処理は、普通図柄の当り判定処理、ソレノイド出力データの出力処理および普通図柄の停止時間判定処理を行なう処理である。
【０３１６】
まず、電動役物ソレノイド出力をクリアする処理がなされる（Ｆ６３ＢＨ）。次に、普通図柄の停止図柄が当り図柄であるか否かの判断がなされる（Ｆ６３ＥＨ）。停止図柄が当り図柄であると判断された場合には、可動片１７を開放するために電動役物ソレノイド出力をセットする処理がなされる（Ｆ６４４Ｈ）。次に、電動役物入賞個数が最大値未満であるか否かの判断がなされる（Ｆ６４７Ｈ）。
【０３１７】
停止図柄が当り図柄ではないと判断された場合または電動役物入賞個数が最大値未満であると判断された場合には、普通図柄プロセスタイマ処理（ＰＦＴＩＭ）が実行される（Ｆ３４ＤＨ）。普通図柄プロセスタイマ処理については、図７０を用いて後述する。次に、プロセスタイマの演算中であるか否かの判断がなされる（Ｆ６５０Ｈ）。演算中であると判断された場合には、普通図柄停止時処理が終了する。
【０３１８】
電動役物入賞個数が最大値未満であると判断された場合またはプロセスタイマの演算中ではないと判断された場合には、普通図柄プロセスフラグおよび電動役物データの各データをクリアする処理がなされる（Ｆ６５２Ｈ）。電動役物データとは、可変始動口装置１６の駆動に関するデータである。その後、普通図柄停止時処理が終了する。
【０３１９】
図７０は、普通図柄プロセスタイマ処理の処理手順を示すフローチャートである。普通図柄プロセスタイマ処理は、普通図柄プロセスタイマの判定処理および更新処理を行なう処理である。まず、普通図柄プロセスタイマが０であるか否かの判断がなされる（Ｆ６５９Ｈ）。「０」であると判断された場合には、普通図柄プロセスタイマ処理が終了する。一方、「０」ではないと判断された場合には、普通図柄プロセスタイマを更新（−１）する処理が行なわれ（Ｆ６５ＤＨ）、普通図柄プロセスタイマ処理が終了する。
【０３２０】
図７１は、データセット処理の処理手順を示すフローチャートである。データセット処理は、データの転送先のワークに、指定されたデータを格納する処理である。
【０３２１】
まず、転送データ数を算出する処理がなされる（Ｆ６６１Ｈ）。次に、転送データを算出する処理がなされる（Ｆ６６４Ｈ）。次に、転送先のアドレスを算出する処理がなされる（Ｆ６６６Ｈ）。次に、転送データをセットする処理がなされる（Ｆ６６９Ｈ）。次に、転送データを指定するアドレスを更新（＋３）する処理がなされる（Ｆ６６ＣＨ）。次に、残りデータ数を更新（−１）する処理がなされる（Ｆ６６ＦＨ）。残りデータ数とは、まだ転送されずに残っている転送データの数をいう。
【０３２２】
次に、すべての転送データの転送が終了していないかどうかの判断がなされる（Ｆ６７０Ｈ）。転送データの転送が終了していないと判断された場合には、転送データの算出ステップに戻り、すべての転送データの転送が終了するまで、前述した処理が繰返される。一方、すべての転送データの転送が終了したと判断された場合には、データセット処理が終了する。
【０３２３】
図７２は、確率設定処理の処理手順を示すフローチャートである。確率設定処理は、大当り判定の確率設定を行なう処理である。ここで、確率設定キースイッチの構成を簡単に説明する。確率設定キースイッチは、確率設定キースイッチの鍵穴に鍵を差込み、その鍵を回すことにより大当り判定の確率設定が行なえるようになっている。その鍵は、左側および右側に回すことが可能であり、その左側位置、右側位置、および、それらの中立位置に鍵を操作することにより確率設定が行なわれる。また、確率設定キースイッチの近傍には設定１，設定２，設定３のいずれに設定されているかをＬＥＤの点灯により表示する表示部が設けられている。
【０３２４】
まず、確率設定キースイッチの判定のために、スイッチチェック処理（Ｐ ＳＷ ＣＨＫ）が実行される（Ｆ６７６Ｈ）。次に、確率設定スイッチが左側にセットされているか否かが判断される（Ｆ６７ＣＨ）。確率設定スイッチが左側にセットされていると判断された場合には、後述する確率設定モード処理に進む（図７３参照）。一方、確率設定スイッチが左側にセットされていないと判断された場合には、確率設定キースイッチに関してスイッチ判定処理（Ｐ ＳＷ ＣＨＫ）が実行される（Ｆ６７ＥＨ）。この処理については、図６４を用いて説明した。
【０３２５】
次に、確率設定スイッチが右側にセットされているか否かが判断される（Ｆ６８４Ｈ）。確率設定スイッチが右側にセットされていると判断された場合には、確率変更モード処理に進む（図７４参照）。一方、確率設定スイッチが右側にセットされていないと判断された場合には、確率設定ワークをクリアする処理がなされる（Ｆ６８６Ｈ）。
【０３２６】
次に、確率設定が通常時であるか否かの判断がなされる（Ｆ６８ＢＨ）。通常時であると判断された場合には、確率設定処理が終了する。一方、通常時ではないと判断された場合には、確率設定表示タイマが終了していないかどうかの判断がなされる（Ｆ６９０Ｈ）。確率設定表示タイマとは、確率設定が設定１〜設定３のどの設定にされているかを表示する期間を規定するタイマである。
【０３２７】
確率設定表示タイマが終了していないと判断された場合には、確率設定表示タイマを更新（−１）する処理がなされる（Ｆ６９４Ｈ）。次に、確率設定表示が終了したか否か（確率設定表示タイマが終了したか否か）の判断がなされる（Ｆ６９７Ｈ）。確率設定表示が終了していないと判断された場合には、後述する表示データセット処理に進む（図７７参照）。
【０３２８】
一方、確率設定表示が終了したと判断された場合または前述の確率設定表示タイマの終了の判断（Ｆ６９０Ｈ）において終了したと判断された場合には、確率設定中フラグをクリアする処理がなされる。確率設定中フラグとは、確率設定中であることを示すフラグである。
【０３２９】
次に、シリアルＲＯＭリード処理（ＬＲＯＭＲＥＡＤ）が実行される（Ｆ６９ＣＨ）。この処理については、図８１を用いて後述する。次に、確率・確率設定表示設定処理（ＰＳＥＴ ＲＮＤ）が実行される（Ｆ６９ＦＨ）。この処理については、図７８を用いて後述する。次に、割込待ち状態にされる（Ｆ６Ａ２Ｈ）。
【０３３０】
前述の確率設定スイッチが左側か否かの判断において左側にセットされていると判断された場合には、確率設定モード処理に進む。図７３は、確率設定モード処理の処理手順を示すフローチャートである。確率設定モード処理は、確率表示データの設定処理を行なう処理である。
【０３３１】
まず、確率設定中フラグが通常時にセットされているか否かの判断がなされる（Ｆ６Ａ４Ｈ）。フラグが通常時にセットされていると判断された場合には、後述する表示データセット処理に進む（図７７参照）。一方、フラグが通常時にセットされていないと判断された場合には、確率設定中であるか否かの判断がなされる（Ｆ６Ａ８Ｈ）。
【０３３２】
確率設定中であると判断された場合には、後述する表示データセット処理に進む（図７７参照）。一方、確率設定中ではないと判断された場合には、確率設定書換ステップカウンタを更新（＋１）する処理がなされる（Ｆ６ＡＣＨ）。確率設定書換ステップカウンタとは、確率設定の書換（変更）に用いられるカウンタである。次に、確率設定表示タイマをセットする処理がなされる（Ｆ６ＡＦＨ）。その後、確率・確率設定表示設定処理に進む（図７８参照）。
【０３３３】
前述した確率設定スイッチが右側であるか否かの判断において右側であると判断された場合には、確率変更処理（ステップ１）に進む。図７４は、確率変更処理（ステップ１）の処理手順を示すフローチャートである。（確率変更処理ステップ１）は、確率変更処理のステップ１を実行する処理である。
【０３３４】
まず、確率設定中フラグにより通常時であるか否かの判断がなされる（Ｆ６Ｂ６Ｈ）。通常時であると判断された場合には、確率変更処理（ステップ１）が終了する。一方、通常時ではないと判断された場合には、確率設定表示タイマをチェックすることにより確率設定表示が終了したか否か（電源投入時スイッチ右）の判断がなされる（Ｆ６ＢＡＨ）。
【０３３５】
表示が終了したと判断された場合には、後述する確率・確率設定表示設定処理に進む（図７８参照）。一方、表示が終了していないと判断された場合には、確率設定表示タイマをセットする処理がなされる（Ｆ６ＢＥＨ）。次に、確率設定書換ステップカウンタが１以外であるか否かの判断がなされる（Ｆ６Ｃ３Ｈ）。確率設定書換ステップカウンタの値が１以外であると判断された場合には、後述する確率変更処理（ステップ２）に進む（図７５参照）。一方、確率設定書換ステップカウンタの値が１であると判断された場合には、確率設定書換ステップカウンタに関し、カウンタ更新処理（Ｐ ＣＯＵＮＴ）が実行される（Ｆ６Ｃ７Ｈ）。この処理については図４４を用いて説明した。
【０３３６】
次に、シリアルＲＯＭ準備処理（ＬＲＯＭＳＥＴ）が実行される（Ｆ６ＣＦＨ）。この処理については、図８０を用いて後述する。次に、確率設定書換ステップカウンタを更新（＋１）する処理がなされる（Ｆ６Ｄ４Ｈ）。その後、後述する表示データセット処理に進む（図７７参照）。
【０３３７】
図７５は、確率変更処理（ステップ２）の処理手順を示すフローチャートである。確率変更処理（ステップ２）は、確率変更処理のステップ２を実行する処理である。
【０３３８】
まず、確率設定書換ステップカウンタがステップ２（２）以外であるか否かの判断がなされる（Ｆ６Ｄ９Ｈ）。ステップ２以外であると判断された場合には、確率設定処理（ステップ３）に進む（図７６参照）。一方、ステップ２であると判断された場合には、シリアルＲＯＭ準備処理（ＬＲＯＭＳＥＴ）が実行される（Ｆ６ＤＣＨ）。この処理については、図８０を用いて後述する。
【０３３９】
次に、シリアルＲＯＭライト処理（ＲＯＭＷＲＩＴＥ）が実行される（Ｆ６Ｅ１Ｈ）。この処理については、図８２を用いて後述する。次に、確率設定書換ステップカウンタを更新（＋１）する処理がなされる（Ｆ６Ｅ６Ｈ）。その後、表示データセット処理に進む（図７７参照）。
【０３４０】
図７６は、確率変更処理（ステップ３）の処理手順を示すフローチャートである。確率変更処理（ステップ３）は、確率変更処理のステップ３を実行する処理である。
【０３４１】
まず、確率設定書換ステップカウンタを減算更新（−１）し、そのカウンタがステップ３（３）以外であるか否かの判断がなされる（Ｆ６ＥＢＨ）。ステップ３以外であると判断された場合には、確率変更処理（ステップ３）が終了する。一方、ステップ３であると判断された場合には、シリアルＲＯＭ動作が書込中であるか否かの判断がなされる（Ｆ６ＥＥＨ）。書込中であると判断された場合には、確率変更処理（ステップ３）が終了する。一方、書込中ではないと判断された場合には、シリアルＲＯＭ準備処理（ＬＲＯＭＳＥＴ）が実行される（Ｆ６Ｆ５Ｈ）。この処理については、図８０を用いて後述する。
【０３４２】
次に、確率・確率設定表示設定処理（ＰＳＥＴ ＲＮＤ）が実行される（Ｆ６ＦＡＨ）。この処理については、図７８を用いて後述する。次に、確率設定書換ステップカウンタを加算更新（＋１）する処理がなされる（Ｆ６ＦＤＨ）。その後、表示データセット処理に進む（図７７参照）。
【０３４３】
図７７は、表示データセット処理の処理手順を示すフローチャートである。表示データセット処理は、確率設定表示データをセットする処理である。この処理においては、確率設定表示データをセットする処理がなされる（Ｆ７００Ｈ）。その後、表示データセット処理が終了する。
【０３４４】
図７８は、確率・確率設定表示設定処理の処理手順を示すフローチャートである。確率・確率設定表示設定処理は、確率の設定および確率設定表示データの設定をする処理である。
【０３４５】
まず、確率設定テーブルアドレスを算出する処理がなされる（Ｆ７０５Ｈ）。確率設定テーブルとは、確率設定データのデータテーブルである。ここでは、確率設定フラグの値に対応する確率設定データのアドレスを算出する処理がなされる。次に、確率設定テーブルにおいて、算出されたアドレスに書込まれた確率設定データを確率設定表示データにセットする処理がなされる（Ｆ７０ＥＨ）。次に、算出されたアドレスに書込まれた確率設定データに基づいて、ランダム１（ＷＣ ＲＮＤ１）の最大値をセットする処理がなされる（Ｆ７１２Ｈ）。その後、確率・確率設定表示設定処理が終了する。
【０３４６】
図７９は、シリアルＲＯＭ書込クロック処理の処理手順を示すフローチャートである。シリアルＲＯＭ書込クロック処理は、シリアルＲＯＭデータの書込処理を行なう処理である。まず、シリアルＲＯＭ書込データおよびＳＫ信号（＝１）をポートＩにセットする処理がなされる（Ｆ７１７Ｈ）。（ポートＩは、基本回路４０の１つの出力ポートである。）次に、ＳＫ信号（＝０）をポートＩにセットする処理がなされる（Ｆ７１ＣＨ）。その後、シリアルＲＯＭ書込クロック処理が終了する。
【０３４７】
図８０は、シリアルＲＯＭ準備処理の処理手順を示すフローチャートである。シリアルＲＯＭ準備処理は、シリアルＲＯＭの操作の準備を行なう処理である。まず、シリアルＲＯＭへの書込データを保存する処理がなされる（Ｆ７２２Ｈ）。次に、ＣＳ（チップセレクト）信号をオン状態にセットする処理がなされる（Ｆ７２６Ｈ）。次に、ＳＫ信号をオンオフさせるシリアルＲＯＭ書込クロック処理（ＬＳＥＴ ＳＫ）が実行される（Ｆ７２ＦＨ）。この処理については、図７９を用いて説明した。
【０３４８】
次に、処理カウンタのセットがなされる（Ｆ７３１Ｈ）。処理カウンタとは、データ出力処理を行なう期間を規定するカウンタである。次に、書込データをセットする処理がなされる（Ｆ７３３Ｈ）。次に、シリアルＲＯＭ書込クロック処理（ＬＳＥＴ ＳＫ）が実行される（Ｆ７３ＢＨ）。この処理については、図７９を用いて説明した。次に、処理カウンタを更新（−１）する処理がなされる（Ｆ７３ＤＨ）。
【０３４９】
次に、処理カウンタの値が０以外であるか否かの判断がなされる（Ｆ７３ＥＨ）。この処理カウンタが０以外である場合には、データ出力処理中である。処理カウンタが０以外である場合には、書込データのセット（Ｆ７３３Ｈ）〜処理カウンタの更新（Ｆ７３ＤＨ）の処理が繰返し実行される。
【０３５０】
一方、処理カウンタの値が０であると判断された場合には、リード／ライト処理以外の処理であるか否かの判断がなされる（Ｆ７４０Ｈ）。リード／ライト処理以外であると判断された場合には、シリアルＲＯＭ準備処理が終了する。一方、リード／ライト処理であると判断された場合には、ＣＳ信号をオン状態にセットする処理がなされる（Ｆ７４６Ｈ）。
【０３５１】
次に、ＳＫ信号をオンオフさせるシリアルＲＯＭ書込クロック処理が３回続けて実行される（Ｆ７４ＦＨ，Ｆ７５１Ｈ，Ｆ７５３Ｈ）。これら各処理については、図７９を用いて説明した。次に、ＣＳ信号をオフ状態にセットする処理がなされる（Ｆ７５５Ｈ）。これでシリアルＲＯＭの操作準備が終了する。その後、シリアルＲＯＭ準備処理が終了する。
【０３５２】
図８１は、シリアルＲＯＭリード処理の処理手順を示すフローチャートである。シリアルＲＯＭリード処理は、シリアルＲＯＭ（ＥＥＰＲＯＭ）のデータをリード（読込み）する処理である。まず、シリアルＲＯＭリードコマンド／アドレスを設定するために、シリアルＲＯＭ準備処理（ＬＲＯＭＳＥＴ）が実行される（Ｆ７５ＤＨ）。この処理については、図８０を用いて説明した。次に、ＣＳ信号をオン状態にセットし、処理カウンタをセットし、かつ、リードワークをクリアする処理がなされる（Ｆ７６２Ｈ）。
【０３５３】
次に、ＳＫ信号に関し、前述したシリアルＲＯＭ書込クロック処理（ＬＳＥＴＳＫ）が実行される（Ｆ７７２Ｈ）。次に、データのリードが行なわれる（Ｆ７７５Ｈ）。次に、処理カウンタを更新（−１）する処理がなされる（Ｆ７８０Ｈ）。次に、処理カウンタの値が０以外であるか否かの判断がなされる。処理カウンタの値が０以外であると判断された場合には、シリアルＲＯＭ書込クロック処理（Ｆ７７２Ｈ）〜処理カウンタの更新処理（Ｆ７８０Ｈ）が、処理カウンタの値が０になるまで繰返し実行される。
【０３５４】
処理カウンタの値が０であると判断された場合には、リードデータが最大値未満であるか否かの判断がなされる（Ｆ７８５Ｈ）。リードデータが最大値未満ではないと判断された場合には、読込データ（リードデータ）をクリアする処理がなされる（Ｆ７８ＡＨ）。読込データが最大値未満であると判断された場合または読込データのクリア後の場合には、読込データをセットする処理がなされる（Ｆ７８ＢＨ）。これにより、確率設定値フラグがセットされる。次に、ＣＳ信号をオフ状態にセットする処理がなされる（Ｆ７８ＤＨ）。その後、シリアルＲＯＭリード処理が終了する。
【０３５５】
図８２は、シリアルＲＯＭライト処理の処理手順を示すフローチャートである。シリアルＲＯＭライト処理は、シリアルＲＯＭ（ＥＥＰＲＯＭ）のデータライト処理を行なう処理である。
【０３５６】
まず、読込データを一時保存する処理がなされ、かつ、処理カウンタがセットされる（Ｆ７９７Ｈ）。次に、クリアデータ（０データ）をセットし、かつ、ＣＳ信号をオン状態にセットする処理がなされる（Ｆ７９ＢＨ）。次に、シリアルＲＯＭ書込クロック処理（ＬＳＥＴ ＳＫ）が実行される（Ｆ７Ａ４Ｈ）。次に、処理カウンタを更新（−１）する処理がなされる（Ｆ７Ａ７Ｈ）。
【０３５７】
次に、処理カウンタの値が０以外であるか否かの判断がなされる（Ｆ７Ａ８Ｈ）。処理カウンタの値が０以外であると判断された場合には、シリアルＲＯＭ書込クロック処理（Ｆ７Ａ４Ｈ）および処理カウンタの更新処理（Ｆ７Ａ７Ｈ）が、処理カウンタの値が０になるまで繰返し実行される。
【０３５８】
一方、処理カウンタの値が０であると判断された場合には、処理カウンタをセットする処理がなされる（Ｆ７ＡＡＨ）。次に、ＣＳ信号をオン状態にセットする処理がなされる（Ｆ７ＡＥＨ）。次に、書込データをセットする処理がなされる（Ｆ７Ｂ２Ｈ）。次に、シリアルＲＯＭ書込クロック処理（ＬＳＥＴ ＳＫ）が実行される（Ｆ７ＢＡＨ）。この処理については、図７９を用いて説明した。
【０３５９】
次に、処理カウンタを更新（−１）する処理がなされる（Ｆ７ＢＤＨ）。次に、処理カウンタの値が０以外であるか否かの判断がなされる（Ｆ７ＢＥＨ）。処理カウンタの値が０以外であると判断された場合には、書込データのセット処理（Ｆ７Ｂ２Ｈ）〜処理カウンタ更新処理（Ｆ７ＢＤＨ）が、処理カウンタの値が０になるまで繰返し実行される。
【０３６０】
一方、処理カウンタの値が０であると判断された場合には、ＣＳ信号をオフ状態にセットし、その後、オン状態にセットする処理がなされる（Ｆ７Ｃ０Ｈ）。その後、シリアルＲＯＭライト処理が終了する。
【０３６１】
図８３は、当り玉信号処理の処理手順を示すフローチャートである。当り玉信号処理は、当り玉信号処理カウンタの更新処理を行なう処理である。まず、当り玉信号カウンタをクリアする処理がなされる（Ｆ７ＣＦＨ）。当り玉信号カウンタとは、当り玉（入賞玉）信号をカウントするカウンタである。
【０３６２】
次に、当り玉信号入力がオフ状態であるか否かの判断がなされる（Ｆ７Ｄ０Ｈ）。当り玉信号入力がオフ状態ではないと判断された場合（オン状態である場合）には、当り玉信号カウンタの値が最大値以上であるか否かの判断がなされる（Ｆ７Ｄ７Ｈ）。最大値以上ではないと判断された場合には、当り玉信号カウンタを加算更新（＋１）する処理がなされる（Ｆ７ＤＤＨ）。
【０３６３】
当り玉信号入力がオフ状態であると判断された場合、当り玉信号カウンタの値が最大値以上であると判断された場合、または、当り玉信号カウンタの加算更新後である場合には、当り玉信号カウンタをセットし、かつ、賞球個数を０に指定する処理がなされる（Ｆ７ＤＥＨ）。
【０３６４】
次に、当り玉信号カウンタの値が０であるか否かの判断がなされる（Ｆ７Ｅ２Ｈ）。当り玉信号カウンタの値が０ではないと判断された場合には、当り玉信号カウンタの値が１であるか否かの判断がなされる（Ｆ７Ｅ６Ｈ）。当り玉信号カウンタの値が１ではないと判断された場合には、出力中の信号を維持するために、当り玉信号処理が終了する。一方、当り玉信号カウンタの値が１であると判断された場合には、賞球個数を５に指定する処理がなされる（Ｆ７ＥＡＨ）。これにより、賞球個数が５個に設定される。
【０３６５】
次に、賞球記憶カウンタの値が０以外であるか否かの判断がなされる（Ｆ７ＥＣＨ）。賞球記憶カウンタは、前述したように、打玉が大入賞口に入賞した場合に加算更新されるカウンタである。賞球記憶カウンタの値が０以外であると判断された場合には、賞球個数を１５に指定する処理がなされる（Ｆ７Ｆ０Ｈ）。これにより、賞球個数が１５個に設定される。次に、賞球記憶カウンタを減算更新（−１）する処理がなされる（Ｆ７Ｆ２Ｈ）。
【０３６６】
当り玉信号カウンタが０であると判断された場合、賞球記憶カウンタが０であると判断された場合、または、賞球記憶カウンタの減算更新後である場合には、賞球個数出力をセットする処理がなされる（Ｆ７Ｆ５Ｈ）。この出力の内容は次のとおりである。当り玉がない場合には、賞球個数出力は０個を示す。当り玉があり、かつ、賞球数記憶がない場合には、賞球個数が５個である。当り玉があり、かつ、賞球数記憶がある場合には、賞球個数が１５個である。賞球個数出力の後、当り玉信号処理が終了する。
【０３６７】
次に、表示制御基板のＣＲＴコントロール回路６０により実行される画像表示制御の内容について説明する。図８４〜図３１６は、画像表示制御の処理手順を示すフローチャートである。
【０３６８】
画像表示制御は、次の５つの処理に大きく分けられる。それらの処理とは、全般的処理、コマンド制御処理、画面基本処理、スロット表示処理およびラウンド表示処理である。全般的処理は、画像表示制御の全般的な処理内容である。コマンド制御処理は、ＣＲＴコントロール回路６０が受信するコマンドデータに基づく制御を行なう処理である。画面基本処理は、表示画面に関する基本的な処理である。スロット表示処理は、特別図柄の可変表示に関する処理である。ラウンド表示処理は、大当り発生時の繰返し継続制御における各ラウンドでの表示画像に関する処理である。以下、これらの処理を順に説明する。
【０３６９】
全般的処理
まず、図８４〜図８７を用いて全般的処理の内容を説明する。図８４は、ＳＴＡＲＴ処理（スタート処理）の処理手順を示すフローチャートである。
【０３７０】
まず、割込動作を禁止する処理が実行される（０１００Ｈ）。次に、スタックポインタを設定する処理がなされる（０１０１Ｈ）。次に、ウォッチドッグタイマを初期化する処理がなされる（０１０４Ｈ）。このウォッチドッグタイマは、ソフトウェアによって構成されるものであり、制御用プログラムの実行に伴って動作する。
【０３７１】
次に、ＲＡＭ６０３のデータをチェックする処理がなされる（０１０ＡＨ）。次に、各レジスタを初期化する処理がなされる（０１１１Ｈ）。次に、ＶＤＰ（ＶＤＰ Ａ６３，ＶＤＰ Ｂ６４）を初期化する処理がなされる（０１３８Ｈ）。次に、先のステップで禁止された割込動作を許可する処理がなされる（０１５０Ｈ）。次に、受信したコマンドデータＣＯＭ０〜ＣＯＭ７を解析する処理が繰返し実行される（０１７５Ｈ）。
【０３７２】
図８５は、メインからの割込処理の処理手順を示すフローチャートである。この処理は、基本回路４０（メイン）からの割込処理に関する処理である。まず、割込動作を禁止する処理がなされる（０１７ＢＨ）。次に、コマンドデータＣＯＭ０〜ＣＯＭ７を受信する処理がなされる（０１Ｂ５Ｈ）。次に、受信したコマンドデータに基づく処理を行なうためにコマンドデータを設定する処理がなされる（０１Ｃ２Ｈ）。次に、先のステップにおいて禁止された割込動作を許可する処理がなされる（０１Ｄ０Ｈ）。その後、メインからの割込処理が終了する。
【０３７３】
ＣＲＴコントロール回路６０においては、定期的に、割込信号およびコマンドデータを受ける。そして、割込信号を受けた場合に、割込動作を行なってコマンドデータを即座に読込み、その読込んだコマンドデータに基づいて、可変表示装置４の表示画像を制御する。このような割込信号を用いた表示画像の制御が行なわれることにより、次のような効果を得ることができる。すなわち、割込信号に応答して即座にコマンドデータに応じた表示制御を行なうため、遊技の進行状況と、表示画像内容との関係を同期したものにすることができる。このため、遊技の進行状況と、表示画像とを同期させることについての信頼性を向上させることができる。
【０３７４】
また、ＣＲＴコントロール回路６０においては、コマンドデータに基づく制御を行なう場合において、割込信号ＩＮＴを受けてその割込信号に応答した割込動作を行なう場合に、その後に入力される割込信号による新たな割込動作を禁止した上でコマンドデータを読込み、その読込が終了した後において新たな割込動作を許可する制御が行なわれる。
【０３７５】
このような制御が行なわれることにより、次のような効果が得られる。すなわち、ある割込信号の入力から次の割込信号の入力までの間にノイズが割込信号の入力端子から不定期に入力されたとしても、ある割込動作を行なっている間は次の割込信号に応答する割込動作が禁止されるため、ノイズに起因する誤った割込動作を防ぐことができる。したがって、画像表示制御に関し、ノイズの侵入に起因する誤動作を防ぐことができる。
【０３７６】
図８６は、ウォッチドッグタイマ処理の処理手順を示すフローチャートである。まず、主基板の基本回路４０から表示制御基板のＣＲＴ回路６０への通信状態を監視する通信監視処理が行なわれる（０２９３Ｈ）。次に、画像表示制御用の制御用プログラムのメインループのループ時間を監視するループ監視処理が行なわれる（０２Ａ１Ｈ）。次に、ＲＡＭ６０３の記憶データを監視するＲＡＭ監視処理が行なわれる（０２ＡＦＨ）。
【０３７７】
次に、表示制御基板に形成されたＣＲＴコントロール回路６０等の制御回路に供給される電源電圧を監視する電圧監視処理が行なわれる（ＡＡＡＡＨ）。次に、画像表示制御において使用される乱数カウンタを更新する処理が行なわれる（０２Ｂ７Ｈ）。この乱数カウンタは、可変表示部４に表示されるキャラクタの登場のランダム化および表示画像の色変化のランダム化のために用いられるカウンタである。その後、ウォッチドッグタイマ処理が終了する。
【０３７８】
次に、ウォッチドッグタイマ処理で実行される電圧監視処理を詳細に説明する。図８７は、電圧監視処理の処理手順を示すフローチャートである。
【０３７９】
まず、電源電圧Ｖがチェックされる（Ｓ１）。次に、電源電圧Ｖが所定値以下に低下したか否かの判断がなされる（Ｓ２）。電源電圧Ｖが所定値以下に低下していないと判断された場合には、後述するＳ７に進む。一方、電源電圧Ｖが所定値以下に低下したと判断された場合には、電圧監視タイマによる計時中であるか否かの判断がなされる（Ｓ３）。この電圧監視タイマは、後述するＳ４でセットされて計時を開始するタイマである。
【０３８０】
電圧監視タイマが計時中ではないと判断された場合には、電圧監視タイマがセットされ、計時が開始される（Ｓ４）。Ｓ３で計時中であると判断された場合またはＳ４で計時が開始された後である場合には、電圧監視タイマの値がチェックされ、電源電圧Ｖの低下後に所定時間が経過したか否かの判断がなされる（Ｓ５）。所定時間が経過していないと判断された場合には、電圧監視処理が終了する。一方、所定時間が経過したと判断された場合には、ＣＲＴコントロール回路６０の動作をリセットする処理がなされる（Ｓ６）。その後、電圧監視処理が終了する。
【０３８１】
一方、Ｓ２において電源電圧Ｖが所定値以下に低下していないと判断された場合には、電源電圧監視タイマが計時中であるか否かの判断がなされる（Ｓ７）。計時中であると判断された場合には、電圧監視処理が終了する。一方、計時中であると判断された場合には、電源電圧監視タイマによる計時をリセットする処理がなされ（Ｓ８）、電圧監視処理が終了する。このように、電源電圧がウォッチドッグタイマを用いて監視され、電源電圧が所定時間以上にわたって所定値以下に低下した場合には、ＣＲＴコントロール回路６０の動作状態が初期化される。
【０３８２】
このような制御が行なわれることにより、次のような効果が得られる。電源電圧が低下すると、画像表示の途中で異常な画像が表示される可能性がある。このような場合には、ＣＰＵ６０１が暴走する可能性があり、それに起因して画像データが破壊される場合がある。このような場合には、ＣＲＴコントロール回路６０を含む表示制御基板に形成された制御回路を正常な状態に復帰させることが困難になる。これに対し、前述した電圧監視処理が行なわれれば、そのようにＣＰＵ６０１が暴走する前にＣＲＴコントロール回路６０をリセットすることができる。このようなリセットが行なわれた場合には、ＣＲＴコントロール回路６０を含む表示制御基板に形成された制御回路を正常な状態に復帰させることが容易になる。
【０３８３】
コマンド制御処理
次に、図８８〜図１０２を用いてコマンド制御処理を説明する。図８８および図８９は、コマンド制御処理のＳＴＡＲＴ処理の処理手順を示すフローチャートである。コマンド制御処理は、割込信号ＩＮＴが入力された場合にコマンドデータＣＯＭ０〜ＣＯＭ７の読込および実行を行なう処理である。このＳＴＡＲＴ処理は、コマンド制御処理の開始時に実行される処理である。
【０３８４】
図８８を参照して、まず、割込動作を禁止する処理がなされる（０１００Ｈ）。次に、スタックポインタを設定する処理がなされる（０１０１Ｈ）。次に、ウォッチドッグタイマを停止させる処理がなされる（０１０４Ｈ）。これにより、ウォッチドッグタイマがクリアされる。次に、ＲＡＭＣＨＥＣＫ処理が実行される（０１０ＡＨ）。この処理は、ＲＡＭ６０２のデータをチェックする処理であり、処理内容については後述する。
【０３８５】
次に、制御に使用される各レジスタを初期化する処理がなされる（０１１１Ｈ）。これらのレジスタは、ＲＡＭ６０２に設定されたワークエリア等に用いられるレジスタである。次に、イニシャライズ処理が実行される（０１３８Ｈ）。この処理は、画像表示に用いられるテーブル等を初期化するための初期化処理である。次に、先のステップで禁止された割込動作を許可する処理がなされる（０１５０Ｈ）。
【０３８６】
次に、図８９を参照して、割込要求フラグをクリアする処理がなされる（０１５１Ｈ）。割込要求フラグとは、割込動作を要求するか否かを示すフラグである。次に、コマンドデータを受信したか否かの判断がなされる（０１５９Ｈ）。コマンドデータを受信したと判断された場合には、受信したデータがコマンドデータであるか否かの判断がなされる（０１５ＢＨ）。
【０３８７】
受信したデータがコマンドデータであると判断された場合には、コマンドデータを保存する処理がなされる（０１６５Ｈ）。これにより、表示制御に用いられるコマンドデータがセットされる。ここでは、コマンドデータを受信したことを示すコマンド受信フラグがセットされる。
【０３８８】
次に、コマンド受信フラグをクリアする処理がなされる（０１７０Ｈ）。コマンドデータを受信していないと判断された場合、受信したデータがコマンドデータではないと判断された場合、または、コマンド受信フラグをクリアした後である場合には、ｃｏｍｍａｎｄ処理が実行される（０１７５Ｈ）。この処理は、受信したコマンドに応じた処理を実行する処理であり、処理内容については後述する。ｃｏｍｍａｎｄ処理の実行後は、割込要求フラグをクリアする処理に戻り、その処理からｃｏｍｍａｎｄ処理までの処理が繰返し実行される。
【０３８９】
図９０および図９１は、ｉｎｔ ｍａｉｎ処理の処理手順を示すフローチャートである。この処理は、通信データの解析を行なう処理である。図９０を参照して、まず、割込動作を禁止する処理がなされる（０１７ＢＨ）。次に、各レジスタを保存する処理がなされる（０１７ＣＨ）。次に、通信監視タイマをクリアする処理がなされる（０１８１Ｈ）。通信監視タイマとは、通信監視に用いられるタイマをいう。次に、割込要求フラグをクリアする処理がなされる（０１９４Ｈ）。次に、通信データ（ＬＯＷ）を読込む処理がなされる（０１９ＡＨ）。次に、通信データ（ＨＩＧＨ）を読込む処理がなされる（０１９ＦＨ）。
【０３９０】
次に、図９１を参照して、コマンドデータがヘッダコード（ヘッダコマンド）てあるか否かの判断がなされる（０１ＡＡＨ）。ヘッダコードであると判断された場合には、コマンドブロックをクリアする処理がなされる（０１ＡＥＨ）。これにより、コマンド受信データカウンタがクリアされ、新たなコマンドデータの受信が可能になる。
【０３９１】
ヘッダコードではないと判断された場合またはコマンドブロックのクリア後である場合には、次に実行される受信データチェック処理に用いられる処理アドレスを計算する処理がなされる（０１Ｂ５Ｈ）。次に、受信データチェック処理が実行される（０１Ｃ２Ｈ）。受信データチェック処理は、受信したコマンドデータをチェックする処理である。次に、各レジスタを元に戻すレジスタ解放処理が実行される（０１ＣＢＨ）。次に、先のステップで禁止された割込動作を許可する処理がなされ（０１Ｄ０Ｈ）、ｉｎｔ ｍａｉｎ処理が終了する。
【０３９２】
図９２および図９３は、ＲＡＭＣＨＥＣＫ処理の処理手順を示すフローチャートである。この処理は、ＲＡＭ６０２のデータをチェックするための処理である。
【０３９３】
まず、第１のチェックデータであるデータ「０ＡＡＨ」をセットする処理がなされる（０１Ｅ４Ｈ）。次に、ＲＡＭ６０２においてチェックするアドレスを設定する処理がなされる（０１Ｅ３Ｈ）。次に、先のステップでセットされたデータをＲＡＭ６０２のアドレスに書込む処理がなされる（０１ＥＡＨ）。次に、書込まれたデータと、先のステップでセットされたデータとを比較し、ＲＡＭ比較エラー（比較したデータの不一致）であるか否かが判断される（０１ＥＣＨ）。この比較は、チェック対象のアドレスのデータを順次比較していくことにより行なわれる。
【０３９４】
ＲＡＭ比較エラーではないと判断された場合には、チェックの対象の最終アドレス（ＨＬ＝０）であるか否かの判断がなされる（０１Ｆ５Ｈ）。最終のアドレスではないと判断された場合には、最終のアドレスになるまで、前述したデータの書込の処理および比較の処理が繰返し実行される。
【０３９５】
一方、最終のアドレスであると判断された場合には、第２のチェックデータであるデータ「５５Ｈ」をセットする処理がなされる（０１Ｆ７Ｈ）。次に、先にセットされたチェック対象アドレスに、セットされた第２のチェックデータを書込む処理がなされる（０１ＦＦＨ）。次に、前述の場合と同様にＲＡＭ比較エラーであるか否かの判断がなされる（０２０３Ｈ）。このＲＡＭ比較エラーの判断ステップまたは前述のＲＡＭ比較エラーの判断ステップにおいてＲＡＭ比較エラーであると判断された場合には、障害コマンド（エラー発生を示すコマンド）をセットする処理がなされ（０２１ＣＨ）、このＲＡＭＣＨＥＣＫ処理が終了する。
【０３９６】
一方、ＲＡＭ比較エラーではないと判断された場合には、チェック対象の最終アドレス（ＨＬ＝０）であるか否かの判断がなされる（０２０ＡＨ）。最終アドレスではないと判断された場合には、前述したデータの書込の処理（０１ＦＦＨ）およびＲＡＭ比較エラーの判断の処理（０２０３Ｈ）が最終のアドレスまで繰返し実行される。
【０３９７】
次に、図９３を参照して、ＲＡＭ６０２のＲＡＭサイズをセットする処理がなれる（０２０ＣＨ）。次に、ＲＡＭ６０２のデータのクリアを行なうスタートアドレス（開始アドレス）を設定する処理がなされる（０２０ＦＨ）。次にセットされたスタートアドレスからＲＡＭ６０２をクリア（ワーククリア）する処理がなされる（０２１４Ｈ）。そのクリア処理は、セットされたＲＡＭサイズの最終アドレスになったと判断される（ＢＣ＝０）まで繰返し実行される（０２１７Ｈ）。その後、このＲＡＭＣＨＥＣＫ処理が終了する。
【０３９８】
次に、ｉｎｔ ｍａｉｎ処理で説明した受信データチェック処理で実行される処理内容を説明する。受信データチェック処理には、以下に説明するｉ ｓｔｐｈｄ処理、ｉ ｓｔｐ ｃｍ処理およびｉ ｓｔｐ ｃｃ処理が含まれる。
【０３９９】
図９４は、ｉ ｓｔｐ ｈｄ処理の処理手順を示すフローチャートである。この処理は、ヘッダコマンドに関する処理である。まず、受信したデータがヘッダコマンド（０ＥＦＨ）であるか否かの判断がなされる（０２２９Ｈ）。ヘッダコマンドではないと判断された場合には、ｉ ｓｔｐ ｈｄ処理が終了する。一方、ヘッダコマンドであると判断された場合には、受信データカウンタをセットする受信ステップセット処理が行なわれる（０２３３Ｈ）。受信データカウンタとは、受信したコマンドデータをカウントするカウンタである。次に、サムチェックのクリアを行なうサムクリア処理が実行され（０２２ＥＨ）、ｉ ｓｔｐ ｈｄ処理が終了する。
【０４００】
図９５は、ｉ ｓｔｐ ｃｍ処理の処理手順を示すフローチャートである。この処理は、コマンドデータのサムチェック計算（チェックサム）を行なう処理である。まず、サムチェック計算を実行する処理がなされる（０２４６Ｈ）。次に、受信データカウンタを更新する受信ステップ更新処理が実行され（０２５０Ｈ）、ｉ ｓｔｐ ｃｍ処理が終了する。
【０４０１】
図９６は、ｉ ｓｔｐ ｃｃ処理の処理手順を示すフローチャートである。この処理は、チェックサム比較およびコマンド保存を行なう処理である。まず、前述のｉ ｓｔｐ ｃｍ処理で計算されたチェックサムの値と、予め定められたチェックサムの値とを比較する処理がなされる（０２６４Ｈ）。比較されたチェックサムの値が同じであると判断された場合には、ＩＣＯＭＳＥＴ処理が実行される（０２６６Ｈ）。この処理については、後述する。比較されたチェックサムの値が同じではないと判断された場合またはＩＣＯＭＳＥＴ処理実行後である場合には、受信データカウンタをクリアする受信ステップクリア処理が実行される（０２６９Ｈ）。その後、ｉ ｓｔｐ ｃｃ処理が終了する。
【０４０２】
図９７は、ＩＣＯＭＳＥＴ処理の処理手順を示すフローチャートである。この処理は、コマンドデータを保存するための処理である。まず、コマンド受信フラグがセットされていない（＝０）であるか否かの判断がなされる（０２７４Ｈ）。コマンド受信フラグとは、コマンドデータを受信したか否かを示すフラグである。コマンド受信フラグがセットされていると判断された場合には、ＩＣＯＭＳＥＴ処理が終了する。一方、コマンド受信フラグがセットされていないと判断された場合には、コマンド転送を行なう処理がなされる（０２７ＦＨ）。次に、コマンド受信フラグをセットする処理がなされ（０２８１Ｈ）、ＩＣＯＭＳＥＴ処理が終了する。
【０４０３】
次に、ウォッチドッグタイマ処理を説明する。図９８は、ｔｉｍｅｒ処理の処理手順を示すフローチャートである。この処理は、ウォッチドッグタイマの処理である。
【０４０４】
まず、スタックを取得する処理がなされる（０２８８Ｈ）。次に、取得したスタックが最後のものであるか否かの判断がなされる（０２８９Ｈ）。スタックが最後ではないと判断された場合には、通信監視カウンタ（通信監視タイマ）を取得する処理がなされる（０２９３Ｈ）。この通信監視カウンタは、時間経過に従って更新されるものであり、割込動作に伴うｉｎｔ ｍａｉｎ処理が実行されることによりクリアされる。
【０４０５】
次に、取得した通信監視カウンタの値が５．２５秒以上を示す値になっているか否かの判断がなされる（０２９ＦＨ）。通信監視カウンタは、割込動作が行なわれるごとにリセットされるものであるため、５．２５秒以上カウントしている場合には、基本回路４０からＣＲＴ回路６０へのデータ通信に異常が生じたものとみなされる。５．２５秒以上を示す値になっていないと判断された場合には、ループ監視カウンタを取得する処理がなされる（０２Ａ１Ｈ）。ループ監視カウンタとは、コマンド制御処理のメインループのループ時間を監視するためのタイマであり、割込動作が行なわれるごとにクリアされる。
【０４０６】
次に、取得したループ監視カウンタの値が５．２５秒以上を示す値になっているか否かの判断がなされる（０２ＡＡＨ）。ループ監視カウンタは割込動作ごとにクリアされるものであるため、ループ監視カウンタがクリアされることなく５．２５秒以上経過した場合には、メインループに異常が生じたものと判断される。５．２５秒以上経過していないと判断された場合には、ＲＡＭ６０２のデータを取得する処理がなされる（０２ＡＦＨ）。次に、取得したデータにエラーがあるか否かの判断がなされる（０２Ｂ３Ｈ）。
【０４０７】
前述したステップにおいてスタックが最後であると判断された場合、通信監視カウンタの値が５．２５秒以上を示す値になっていると判断された場合、ループ監視カウンタの値が５．２５秒以上を示す値になっていると判断された場合、または、ＲＡＭのデータにエラーがあると判断された場合には、ＣＲＴコントロール回路６０をリセット（初期化）する処理がなされる（０２ＢＤＨ）。一方、取得したＲＡＭデータにエラーがないと判断された場合には、乱数カウンタを更新する処理がなされ（０２Ｂ７Ｈ）、ｔｉｍｅｒ処理が終了する。
【０４０８】
図９９および図１００は、ｉｎｉｔ処理の処理手順を示すフローチャートである。この処理は、表示制御に関する初期化を行なう処理である。まず、既に初期化済であるか否かの判断がなされる（０２Ｃ２Ｈ）。初期化済ではないと判断された場合には、垂直同期チェックがなされる（０２ＣＥＨ）。初期化済であると判断された場合または垂直同期チェック後の場合には、初期化済であることを示す初期化フラグの設定がなされる（０２Ｄ７Ｈ）。
【０４０９】
次に、パターンＡ面（ＶＤＰ Ａ６３のパターン面）をセレクトする処理がなされる（０２ＤＣＨ）。そして、ｐｔｎ ｏｆｆ処理（０２ＤＥＨ）、ｐｔｎｉｎｉｔ処理（０２Ｅ１Ｈ）、ｐｔｎ ｃｌｓ処理（０２Ｅ４Ｈ）、ｓｐｒ ｉｎｉｔ処理（０２Ｅ７Ｈ）、ｓｃｒ ｉｎｉｔ処理（０２ＥＡＨ）、ｍｏｎ ｉｎｉｔ処理（０２ＥＤＨ）が順次実行される。これらの各処理については、後述する。
【０４１０】
次に、パターンＢ面（ＶＤＰ Ｂ６４のパターン面）をセレクトする処理がなされる（０２ＦＡＨ）。そして、ｐｔｎ ｏｆｆ処理（０２ＦＣＨ）、ｐｔｎｉｎｉｔ処理（０２ＦＦＨ）、ｐｔｎ ｃｌｓ処理（０３１２Ｈ）、ｓｐｒ ｉｎｉｔ処理（０３１５Ｈ）、ｓｃｒ ｉｎｉｔ処理（０３１８Ｈ）、ｍｏｎ ｉｎｉｔ処理（０３１ＢＨ）が順次実行される。これらの各処理については、後述する。次に、ＶデータおよびＨデータをセットする処理がなされ（０３１８Ｈ）、ｉｎｉｔ処理が終了する。
【０４１１】
図１００は、ｃｏｍｍａｎｄ処理の処理手順を示すフローチャートである。この処理は、コマンド（コマンドデータ）に従う処理を実行する処理である。まず、メインコマンド（メインステータスのメインコマンド）を取得する処理がなされる（０３２ＦＨ）。次に、取得したメインコマンドのデータ値が一時停止表示を示す６１Ｈ以上であるか否かの判断がなされる（０３３３Ｈ）。データ値が６１Ｈ以上であると判断された場合には、ｃｏｍｍａｎｄ処理が終了する。
【０４１２】
一方、データ値が６１Ｈ以上ではないと判断された場合には、取得したメインコマンドのデータ値が、メインコマンド以外を示す８０Ｈ以上であるか否かの判断がなされる（０３３７Ｈ）。コマンドのデータ値が８０Ｈ以上であると判断された場合には、ｃｏｍｍａｎｄ処理が終了する。一方、コマンドのデータ値が８０Ｈ以上ではないと判断された場合には、コマンドをマスクする処理がなされる（０３３ＢＨ）。次に、コマンドの実行アドレスを作成する処理がなされる（０３４０Ｈ）。次に、コマンド実行処理が実行され（０３４５Ｈ）、その後、ｃｏｍｍａｎｄ処理が終了する。
【０４１３】
図１０２は、ｄｓｐ ｏｆｆ処理の処理手順を示すフローチャートである。この処理は、表示画面をオフする処理である。まず、メインステータスのメインコマンドを取得する処理がなされる（０３５８Ｈ）。次に、取得したメインコマンドが前に取得したコマンドと同じであるか否かの判断がなされる。メインコマンドが前のコマンドと同じであると判断された場合には、前述したｉｎｉｔ処理が実行される（０３６２Ｈ）。次に、コマンドを保存する処理がなされる（０３６５Ｈ）。
【０４１４】
一方、取得したメインコマンドが前のコマンドと同じではないと判断された場合またはコマンドの保存処理後の場合には、パターンＡ面の表示を禁止する処理が実行される（０３６ＢＨ）。次に、パターンＢ面の表示を禁止する処理が実行され（０３７０Ｈ）、その後、ｄｓｐ ｏｆｆ処理が終了する。
【０４１５】
次に、ＶＤＰ Ａ６３，ＶＤＰ Ｂ６４の各々におけるバンクレジスタの切換処理について説明する。ＶＤＰ Ａ６３およびＶＤＰ Ｂ６４の各々は、ＢＸと名付けられたバンクレジスタと、ＢＹと名付けられたバンクレジスタとの２種類のレジスタを有する。ＶＤＰでは、動作時において、これらのバンクレジスタを適宜切換えて使用する。そのようなバンクレジスタの切換処理について以下の図１０３〜図１０６を用いて説明する。
【０４１６】
図１０３は、ｂｘ ｏｎ処理の処理手順を示すフローチャートである。この処理は、バンクレジスタＢＸをオンする処理（選択状態にする処理）である。この処理は、バンクレジスタＢＸをオンする処理がなされた後（０３７４Ｈ）、終了する。図１０４は、ｂｘ ｏｆｆ処理の処理手順を示すフローチャートである。この処理は、バンクレジスタＢＸをオフする処理（非選択状態にする処理）である。この処理は、バンクレジスタＢＸをオフする処理がなされた後（０３７８Ｈ）、終了する。
【０４１７】
図１０５は、ｂｙ ｏｎ処理の処理手順を示すフローチャートである。この処理は、バンクレジスタＢＹをオンする処理である。この処理は、バンクレジスタＢＹをオンする処理（選択状態にする処理）がなされた後（０３７ＣＨ）、終了する。図１０６は、ｂｙ ｏｆｆ処理の処理手順を示すフローチャートである。この処理は、バンクレジスタＢＹをオフする処理（非選択状態にする処理）である。この処理は、バンクレジスタＢＹをオフする処理がなされた後（０３８０Ｈ）、終了する。
【０４１８】
画面基本処理
次に、図１０７〜図１３８を用いて画面基本処理について説明する。図１０７は、ＦＶＢＷＡＩＴ処理の処理手順を示すフローチャートである。この処理により、垂直ボーダ期間の開始タイミングがリセットされる。図１０８は、ＰＯＲＴＧＥＴ処理の処理手順を示すフローチャートである。この処理により、ＶＤＰＡ６３またはＶＤＰ Ｂ６４のポートアドレスが取得される。
【０４１９】
図１０９は、ＰＡＴ ＣＰＹＺ処理の処理手順を示すフローチャートである。この処理により、ＶＤＰ Ａ６３でのパターンデータのコピーが行なわれる。パターンデータのコピーとは、接続されたＶＤＰと、キャラクタＲＯＭとの間において、キャラクタＲＯＭに記憶されているパターンデータをＶＤＰ内蔵のＶＲＡＭにコピーすることをいう。
【０４２０】
図１１０は、ＳＬＴＭＳＫＨＩ処理の処理手順を示すフローチャートである。この処理により、スロットマスクの設定が行なわれる。図１１１は、ＰＡＴ ＣＰＹＨ処理の処理手順を示すフローチャートである。この処理により、ＶＤＰＡ６３でのパターンデータのコピーが行なわれる。図１１２は、ＰＡＢＡＧＥＴＡ処理の処理手順を示すフローチャートである。この処理により、ＶＤＰ Ａ６３のパターン管理テーブルがセットされる。
【０４２１】
図１１３は、ＰＡＴ ＣＰＹＳＴ処理の処理手順を示すフローチャートである。この処理により、パターンデータの設定が行なわれる。図１１４は、ＰＡＴＤＣＭＰ処理の処理手順を示すフローチャートである。この処理により、パターンデータのコピーが行なわれる。図１１５は、ＰＡＢＡＰＯ２処理の処理手順を示すフローチャートである。この処理により、パターン面に関するＲＯＭページの設定およびベースアドレスの設定が行なわれる。
【０４２２】
図１１６は、ＰＡＴ ＣＰＹＳ処理の処理手順を示すフローチャートである。この処理により、パターンデータのコピーが行なわれる。図１１７は、ＰＡＴＣＯＰＹ処理の処理手順を示すフローチャートである。この処理により、パターンデータのコピーが行なわれる。図１１８は、ＰＡＴ ＣＰＹ２処理の処理手順を示すフローチャートである。この処理により、背景画像をクリアするためのパターンデータのコピーが行なわれる。図１１９は、ＰＡＴ ＣＬＳＨ処理の処理手順を示すフローチャートである。この処理により、パターンデータがクリア（指定された範囲のクリア）される。
【０４２３】
図１２０は、ＳＰＲＣＬＲＡ処理の処理手順を示すフローチャートである。この処理により、スプライトテーブル（スプライトデータのテーブル）を初期化する処理がなされる。図１２１は、ＰＡＴＣＬＲＡ処理の処理手順を示すフローチャートである。この処理により、パターンデータがクリア（指定された範囲のクリア）される。図１２２は、ＳＰＲＡＤＲＳＴ処理の処理手順を示すフローチャートである。この処理により、スプライトアドレスが設定される。
【０４２４】
図１２３は、ＰＡＢＡＰＯ処理の処理手順を示すフローチャートである。この処理により、パターン面に関するＲＯＭページの設定およびベースアドレスの設定が行なわれる。図１２４は、ＰＡＴ ＣＬＳ処理の処理手順を示すフローチャートである。この処理により、パターンデータがクリア（指定された範囲のクリア）される。
【０４２５】
図１２５は、ＳＰＲ ＣＬＳ処理の処理手順を示すフローチャートである。この処理により、スプライトテーブルの初期化（クリア）が行なわれる。図１２６は、ＭＯＮ ＩＮＩＴ処理の処理手順を示すフローチャートである。この処理により、表示モニタ（ＣＲＴ）の初期設定が行なわれる。図１２７は、ＳＣＲＯＬＬ処理の処理手順を示すフローチャートである。この処理により、画像の垂直スクロールアドレスの設定および水平スクロールアドレスの設定が行なわれる。
【０４２６】
図１２８は、ＰＡＬＥＴＴＥ処理の処理手順を示すフローチャートである。この処理により、画像表示に用いられるカラーパレットの変更設定が行なわれる。カラーパレットは、画像の色設定に用いられる色のパレットデータであり、表示する画像に応じて変更される。図１２９は、ＰＴＮ ＩＮＩＴ処理の処理手順を示すフローチャートである。この処理により、パターン面（パターン画面）の初期設定が行なわれる。図１３０は、ＰＴＮ ＣＬＳ処理の処理手順を示すフローチャートである。この処理により、パターン面のクリアが行なわれる。
【０４２７】
図１３１は、ＳＰＲ ＩＮＩＴ処理の処理手順を示すフローチャートである。この処理により、スプライトテーブルの初期設定が行なわれる。図１３２は、ＳＣＲ ＩＮＩＴ処理の処理手順を示すフローチャートである。この処理により、画像のスクロール表示に用いられるスクロールデータテーブルの初期設定が行なわれる。
【０４２８】
図１３３は、ＰＴＮ ＯＦＦ処理の処理手順を示すフローチャートである。この処理により、パターン面の表示が禁止される。図１３４は、ＰＴＮ ＯＮ処理の処理手順を示すフローチャートである。この処理により、パターン面の表示が許可される。図１３５は、ＳＰＲ ＯＦＦ処理の処理手順を示すフローチャートである。この処理により、スプライト面（スプライト画像）の表示を禁止する処理が行なわれる。図１３６は、ＳＰＲ ＯＮ処理の処理手順を示すフローチャートである。この処理により、スプライト面の表示が許可される。図１３７は、ＳＬＨ ＳＥＴ処理の処理手順を示すフローチャートである。この処理により、画像の画面分割スクロールの縦分割サイズの設定が行なわれる。図１３８は、ＳＬＶ ＳＥＴ処理の処理手順を示すフローチャートである。この処理により、画面分割スクロールの横分割サイズの設定が行なわれる。
【０４２９】
スロット表示処理
次に、図１３９〜図２３１を用いてスロット表示処理を説明する。図１３９は、ＧＡＭＥ処理の処理手順を示すフローチャートである。この処理は、スロット表示処理の最初に実行される処理であり、コマンドデータに応じた各処理が実行させられる。
【０４３０】
図１４０および図１４１は、ＳＬＯＴ処理の処理手順を示すフローチャートである。この処理により、特別図柄のスロット回転表示（可変表示）が行なわれる。図１４２は、ＳｌｔＰｕｔＸ処理の処理手順を示すフローチャートである。この処理により、障害発生時（エラー発生時）の強制的な画像表示処理が行なわれる。図１４３は、ＳｌｔＰｕｔＸＸ処理の処理手順を示すフローチャートである。この処理により、全リール（全特別図柄）をスロット表示（可変表示）するための処理が行なわれる。
【０４３１】
図１４４は、ＧｅｔＲｎｄ処理の処理手順を示すフローチャートである。この処理により、カウンタ式乱数に関する処理が行なわれる。図１４５および図１４６は、ＳＬＯＴＳＴＯＰ処理の処理手順を示すフローチャートである。この処理により、特別図柄のスロット表示を停止させる処理が行なわれる。図１４７および図１４８は、ＳＬＯＴＳＴＯＥ処理の処理手順を示すフローチャートである。この処理により、スロット表示を停止させる際に行なわれるアニメーション画像等の表示制御のセットが行なわれる。
【０４３２】
図１４９は、ＢｏｌＤｎＳｔ処理の処理手順を示すフローチャートである。この処理により、ＳＬＯＴＳＴＯＥ処理において、スロット表示を停止させる際に実行され得る特別図柄の表示位置の移動を行なわせるための処理が行なわれる。図１５０は、ｓｔｐＣｈｋ１０処理の処理手順を示すフローチャートである。この処理により、ＳＬＯＴＳＴＯＥ処理において、アニメーション画像のキャラクタを画面から消すための処理が行なわれる。図１５１は、ＳｌｔＣｅｎＰｓ処理の処理手順を示すフローチャートである。この処理により、所定のリーチ動作の表示の際にスロット表示の画面上での表示位置を変更するための処理が行なわれる。
【０４３３】
図１５２は、ＳｌｔＳｔｐＺ１処理の処理手順を示すフローチャートである。この処理により、ＳｌｔＰｕｔＸ処理において、各種フラグをクリアする等の第１の初期化設定が行なわれる。図１５３は、ＳｌｔＳｔｐＺ２処理の処理手順を示すフローチャートである。この処理により、ＳｌｔＰｕｔＸ処理において、スロット表示の停止位置を設定する等の第２の初期化設定が行なわれる。図１５４は、ＲｉｃＮｏｈｉｔ処理の処理手順を示すフローチャートである。この処理により、リーチ状態を表示した後に外れになった場合のアニメーション画像の設定等が行なわれる。
【０４３４】
図１５５は、ＥｒｒＣｈｋＺＺ処理の処理手順を示すフローチャートである。この処理により、強制表示画像の設定が行なわれる。図１５６は、ＥｒｒＣｈｋＸＸ処理の処理手順を示すフローチャートである。この処理により、障害発生時のアニメーション画像に関する強制表示の設定が行なわれる。図１５７および図１５８は、Ｓｌｏｔ２７処理の処理手順を示すフローチャートである。この処理により、高確率状態における短縮変動モード時の画像表示の設定が行なわれる。
【０４３５】
図１５９は、ＳｌｔＳｔｐ２Ｄ処理の処理手順を示すフローチャートである。この処理により、スロット表示を停止させるための処理が行なわれる。図１６０および図１６１は、ＳＬＴＳＴＡＲＴ処理の処理手順を示すフローチャートである。この処理により、特別図柄の全図柄のスロット表示を始動させるための処理が行なわれる。図１６２は、ＳＬＯＴＰＲＯＣ処理の処理手順を示すフローチャートである。この処理により、スロット表示のステップ処理が行なわれ、これにより、処理のステップに応じて、スロット表示を行なうための各処理が分岐実行される。
【０４３６】
図１６３は、ＳＬＴＰＡＲＥＡ処理の処理手順を示すフローチャートである。この処理においては、スロット表示に関する処理エリアを設定する処理が行なわれる。図１６４は、ＳＬＴＳＴＲＵＰ処理の処理手順を示すフローチャートである。この処理により、スロット表示の加速を行なう処理が行なわれる。図１６５は、ＳＬＯＴ ＮＯＰ処理の処理手順を示すフローチャートである。この処理により、スロット表示フラグを設定する処理が行なわれる。
【０４３７】
図１６６は、ＳＬＴＳＴＰＵＰ処理の処理手順を示すフローチャートである。この処理により、処理ステップがステップアップされる。図１６７および図１６８は、ＳＬＴ ＳＴＯＰ処理の処理手順を示すフローチャートである。この処理により、左，中，右の各特別図柄のスロット表示を停止させる処理が行なわれる。
【０４３８】
図１６９および図１７０は、ＥｒｒＣｈｋ２３処理の処理手順を示すフローチャートである。この処理により、左，中，右の各図柄の表示こまを強行設定する処理が行なわれる。図１７１は、ＺＵ ＨＯＳＥ処理の処理手順を示すフローチャートである。この処理により、左，中，右の各図柄の停止位置を補正する処理が行なわれる。図１７２は、ＳＨＯＷ ＳＴＰ処理の処理手順を示すフローチャートである。この処理により、アニメーション画像の停止動作が指定される。
【０４３９】
図１７３は、ＳＬＯＴ ＥＲＲ処理の処理手順を示すフローチャートである。この処理により、障害発生時に強制的に表示されるエラー画面の後の表示を設定する処理が行なわれる。図１７４および図１７５は、ＲｉｃｈＡ１処理の処理手順を示すフローチャートである。この処理により、リーチ１，リーチ３およびリーチ６におけるアニメーション画像の動作設定が行なわれる。図１７６は、ＰａＳｅｔＲｉｃ処理の処理手順を示すフローチャートである。この処理により、前述のリーチ表示におけるアニメーション画像のサブ処理が行なわれる。
【０４４０】
図１７７は、ＡｎｍＴｉｍＳｔ処理の処理手順を示すフローチャートである。この処理により、アニメーション動作の待ち時間等の設定が行なわれる。図１７８および図１７９は、Ｂｅａｃｈ２Ａ処理の処理手順を示すフローチャートである。この処理により、リーチ４の状態におけるアニメーション画像の設定が行なわれる。図１８０は、ＳＬＴＲＲＩＣＨ処理の処理手順を示すフローチャートである。この処理により、アニメーション画像のこま送りが行なわれる。
【０４４１】
図１８１は、ＳＷａｔ２Ａ ２処理の処理手順を示すフローチャートである。この処理により、リーチ４の状態におけるステップ処理が行なわれる。図１８２は、ＳＷａｔ２Ａ ０処理の処理手順を示すフローチャートである。この処理により、リーチ４の状態におけるステップ処理が行なわれる。図１８３は、ＳｈｏｗＰｒｏｃ処理の処理手順を示すフローチャートである。この処理により、アニメーション画像に関するステップ処理が行なわれる。図１８４は、ＨｉｔＣｈｋ処理の処理手順を示すフローチャートである。この処理により、左，中，右図柄が大当り図柄であるか否かがチェックされる。
【０４４２】
図１８５は、ＲｉｃｈＣｈｋ処理の処理手順を示すフローチャートである。この処理により、左，右図柄がリーチ状態をなしているか否かがチェックされる。図１８６は、ＦｒｉＳｅｔ処理の処理手順を示すフローチャートである。この処理により、リーチ４の表示状態から通常の停止状態に戻すためのフラグが設定される。図１８７は、ＨｉｐＳｅｔ処理の処理手順を示すフローチャートである。この処理により、リーチ４での外れ状態の場合に予め定められたアニメーション画像の７こま目から表示を開始するフラグを設定する処理が行なわれる。
【０４４３】
図１８８は、ＮｕｄｏＳｅｔ処理の処理手順を示すフローチャートである。この処理により、リーチ３の状態において表示されるアニメーション画像の設定が行なわれる。図１８９は、ＳｈｏｗＳｃｔＮ処理の処理手順を示すフローチャートである。この処理により、アニメーション画像の表示に関するコマンドであるアニメコマンドが設定される。図１９０は、ＳｈｏｗＳｃｔＷ処理の処理手順を示すフローチャートである。この処理により、アニメコマンドが設定される。図１９１は、ＳｈｏｗＳｃｔ処理の処理手順を示すフローチャートである。この処理により、アニメコマンドが設定される。図１９２は、ＳｈｏｗＧｅｔ処理の処理手順を示すフローチャートである。この処理により、アニメコマンドが設定される。
【０４４４】
図１９３は、ＢｉｃｈＭｏｎ処理の処理手順を示すフローチャートである。この処理により、リーチ４におけるスロット表示画面の設定が行なわれる。図１９４および図１９５は、ＣＨＡＮＣＥ処理の処理手順を示すフローチャートである。この処理により、リーチ２の場合の表示画像の設定が行なわれる。図１９６は、ＲｉｃｈＥ２Ｂ処理の処理手順を示すフローチャートである。この処理により、リーチ５の場合の表示画像に関する設定が行なわれる。
【０４４５】
図１９７は、ＳＴＰ ＰＯＳＩ処理の処理手順を示すフローチャートである。この処理により、スロット表示される特別図柄に関し、停止位置の座標を設定する処理が行なわれる。図１９８は、ＡｎｍＣｍＳｔ処理の処理手順を示すフローチャートである。この処理により、アニメコマンドをセットする処理がなされる。
【０４４６】
図１９９は、ＳＬＯＴ ＩＮＴ処理の処理手順を示すフローチャートである。この処理により、スロット表示画面の初期化が行なわれる。図２００は、ＩＮＴＳＨＯＷ処理の処理手順を示すフローチャートである。この処理により、背景画像を初期化する設定が行なわれる。図２０１は、ＳｔｄＭｏｎ処理の処理手順を示すフローチャートである。この処理により、マスク画面の設定が行なわれる。
【０４４７】
図２０２は、ＫａｋｕＳｅｔ処理の処理手順を示すフローチャートである。この処理により、確率変動時（高確率状態時）における表示画面の色等の設定が行なわれる。図２０３は、Ｗａｖｅ処理の処理手順を示すフローチャートである。この処理により、表示画面に波を示す動画像を表示する処理が行なわれる。図２０４は、ＰｌｔＳｅｔ１処理の処理手順を示すフローチャートである。この処理により、表示画像に用いられる色のパレットが設定される。図２０５は、ＳＬＯＴ ＭＯＮ処理の処理手順を示すフローチャートである。この処理により、スロット表示画面の初期化が行なわれる。図２０６は、ＳｌｔＭｓｋ０３処理の処理手順を示すフローチャートである。この処理により、スロット表示のマスク用の枠を表示するための処理が行なわれる。図２０７は、ＳｌｔＭｓｋ００処理の処理手順を示すフローチャートである。この処理により、スロットをマスク表示する処理が行なわれる。
【０４４８】
図２０８は、ＮｕｄｏＰｕｔ０処理の処理手順を示すフローチャートである。この処理により、リーチ３の状態において表示されるアニメーション画像の表示処理が行なわれる。図２０９は、ＮｕｄｏＰｕｔ１処理の処理手順を示すフローチャートである。この処理により、リーチ３の状態において表示されるアニメーション画像の表示処理が行なわれる。
【０４４９】
図２１０は、Ｓｈｏｗ処理の処理手順を示すフローチャートである。この処理により、アニメーション画像のこまのアニメーション処理が行なわれる。図２１１は、Ｔｓｋ３Ｃｒａ処理の処理手順を示すフローチャートである。この処理により、アニメーション画像のこまのアニメーション処理に用いられるワークエリアの初期設定が行なわれる。図２１２は、ＮｅｘｔＫｏｍａ処理の処理手順を示すフローチャートである。この処理により、アニメーション画像の次のこまを表示する処理が行なわれる。
【０４５０】
図２１３は、ＫｏｍａＰｕｔ処理およびＫｏｍａＰｕｔ２処理の処理手順を示すフローチャートである。これらの処理により、アニメーション画像の新しいこまの表示およびダイレクトなこまの表示が行なわれる。図２１４は、ＮｅｗＳｋｏｍａ処理の処理手順を示すフローチャートである。この処理により、スプライト画像のアニメーションのこまが設定される。図２１５は、ＳＰＲ ＣＬＲ２処理の処理手順を示すフローチャートである。この処理により、スプライトの初期化が行なわれる。ここでは、スプライトアドレスにおいて、指定したアドレスから最後のアドレスまで初期化が行なわれる。
【０４５１】
図２１６は、ＳＬＴ ＡＢＣ処理の処理手順を示すフローチャートである。この処理により、左，中，右の特別図柄を表示するための処理が行なわれる。図２１７および図２１８は、ＦＬＡＳＨ処理の処理手順を示すフローチャートである。この処理は、リーチフラッシュが行なわれる。リーチフラッシュとは、リーチ状態において表示画像の色を、明るい色と、暗い色とに繰り返しすることにより表示画像をフラッシュさせる処理である。図２１９は、ＳＬＴＳＰＤＳＰ処理の処理手順を示すフローチャートである。この処理により、スロット表示（可変表示）の速度が設定される。
【０４５２】
図２２０は、ＳＬＴＰＩＯＳＬ処理の処理手順を示すフローチャートである。この処理により、Ｉ／Ｏポートが選択される。図２２１は、ＳＬＯＴ ＭＯＶ処理の処理手順を示すフローチャートである。この処理により、スロット表示される特別図柄の移動量が求められ、その移動位置が計算される。
【０４５３】
図２２２は、ＳＬＴ ＰＧＥＴ処理の処理手順を示すフローチャートである。この処理により、特別図柄のデータテーブルである図柄テーブルを取得する処理が行なわれる。図２２３は、ＧＲＦＴＢＬＧＴ処理の処理手順を示すフローチャートである。この処理により、取得された図柄テーブルを検索する処理が行なわれる。図２２４は、ＳＬＴ ＳＣＬ処理の処理手順を示すフローチャートである。この処理により、スロット表示のスクロールに関する設定が行なわれる。
【０４５４】
図２２５は、ＳＬＴ ＰＴＮ処理の処理手順を示すフローチャートである。この処理により、スロット（図柄）のパターン設定が行なわれる。図２２６は、ＳＬＴ ＰＴＨ処理の処理手順を示すフローチャートである。この処理により、スロット（図柄）のパターン設定が行なわれる。図２２７は、ＰＩＣ ＳＥＴ処理の処理手順を示すフローチャートである。この処理により、特別図柄の設定が行なわれる。
【０４５５】
図２２８は、ＳＣＬＡＤＲ処理の処理手順を示すフローチャートである。この処理により、特別図柄のスクロールデータの設定が行なわれる。図２２９は、ＳｃｌＡｄｒＢ処理の処理手順を示すフローチャートである。この処理により、スクロールデータの設定が行なわれる。図２３０は、ＳＰＲ ＣＬＲＡ処理の処理手順を示すフローチャートである。この処理により、スクロールデータの設定に関し、Ｉ／Ｏポートの取得およびスプライト初期化が行なわれる。図２３１は、ＳＰＲ ＣＬＲ処理の処理手順を示すフローチャートである。この処理により、スプライトテーブルの初期化が行なわれる。
【０４５６】
ラウンド表示処理
次に、ラウンド表示処理について説明する。図２３２および図２３３は、ＲＯＵＮＤ処理の処理手順を示すフローチャートである。この処理により、コマンドデータのメインステータス（ＣＯＭ１）のコマンドのアドレスに応じて、大当り状態において表示される画像が選択決定される。具体的には、表示画像の初期設定がなされるとともに、大当り状態が発生した場合に表示される画像の内容が選択される。図２３４は、ＲＮＤＪＭＰ処理の処理手順を示すフローチャートである。この処理により、コマンドデータのメインステータスのアドレスに応じて繰り返し継続制御の各ラウンドの表示制御へ移行する処理が行なわれる。
【０４５７】
図２３５は、ＺＵＧＡＲＡ処理の処理手順を示すフローチャートである。この処理により、大当り図柄が設定される。図２３６は、ＲＯＵＮＤ０１処理の処理手順を示すフローチャートである。この処理により、繰り返し継続制御の第１ラウンドの表示制御が行なわれる。図２３７は、Ｒ１２ＢＡＫ処理の処理手順を示すフローチャートである。この処理により、第１２ラウンド用の背景画像の設定が行なわれる。図２３８は、Ｒ１１ＢＡＫ処理の処理手順を示すフローチャートである。この処理により、第１１ラウンド用の背景画像の設定が行なわれる。
【０４５８】
図２３９は、Ｒ１０ＢＡＫ処理の処理手順を示すフローチャートである。この処理により、第１０ラウンド用の背景画像の設定が行なわれる。図２４０は、Ｒ０９ＢＡＫ処理の処理手順を示すフローチャートである。この処理により、第９ラウンド用の背景画像の設定が行なわれる。図２４１は、Ｒ０７ＢＡＫ処理の処理手順を示すフローチャートである。この処理により、第７ラウンド用の背景画像の設定が行なわれる。
【０４５９】
図２４２は、Ｒ０５ＢＡＫ処理の処理手順を示すフローチャートである。この処理により、第５ラウンド用の背景画像の設定が行なわれる。図２４３は、Ｒ０３ＢＡＫ処理の処理手順を示すフローチャートである。この処理により、第３ラウンド用の背景画像の設定が行なわれる。図２４４は、Ｒ０１ＢＡＫ処理の処理手順を示すフローチャートである。この処理により、第１ラウンド用の背景画像の設定が行なわれる。
【０４６０】
図２４５は、Ｒ０１ＢＡＫＳ処理の処理手順を示すフローチャートである。この処理により、第１ラウンド用の背景画像のパターンコピーが行なわれる。パターンコピーとは、キャラクタＲＯＭ６５または６６から対応するＶＤＰ Ａ６３のＶＲＡＭ６３１またはＶＤＰ Ｂ６４のＶＲＡＭ６４１へパターンデータをコピーする処理をいう。
【０４６１】
図２４６は、ＲＯＵＮＤ０２処理の処理手順を示すフローチャートである。この処理により、繰り返し継続制御の第２ラウンドの表示制御が行なわれる。図２４７は、ＰＡＮＰＧＭ処理の処理手順を示すフローチャートである。この処理により、ラウンド表示に用いられるパターンネーム（パターンデータ名）の設定が行なわれる。
【０４６２】
図２４８は、ＲＯＵＮＤ０３処理の処理手順を示すフローチャートである。この処理により、繰返し継続制御の第３ラウンドの表示制御が行なわれる。図２４９は、ＲＯＵＮＤ０４処理の処理手順を示すフローチャートである。この処理により、繰返し継続制御の第４ラウンドの表示制御が行なわれる。図２５０は、ＲＯＵＮＤ０５処理の処理手順を示すフローチャートである。この処理により、繰返し継続制御の第５ラウンドの表示制御が行なわれる。
【０４６３】
図２５１は、ＲＯＵＮＤ０６処理の処理手順を示すフローチャートである。この処理により、繰返し継続制御の第６ラウンドの表示制御が行なわれる。図２５２は、ＲＯＵＮＤ０７処理の処理手順を示すフローチャートである。この処理により、繰返し継続制御の第７ラウンドの表示制御が行なわれる。
【０４６４】
図２５３は、Ｒ０７ＢＡＫ２処理の処理手順を示すフローチャートである。この処理により、第７ラウンド用の背景画像のパターンコピーが行なわれる。図２５４は、ＲＯＵＮＤ０８処理の処理手順を示すフローチャートである。この処理により、繰返し継続制御の第８ラウンドの表示制御が行なわれる。図２５５は、ＲＯＵＮＤ０９処理の処理手順を示すフローチャートである。この処理により、繰返し継続制御の第９ラウンドの表示制御が行なわれる。
【０４６５】
図２５６は、Ｒ０９ＢＡＫＡ処理の処理手順を示すフローチャートである。この処理により、第９ラウンド用の背景画像のパターンコピーが行なわれる。図２５７は、ＲＯＵＮＤ１０処理の処理手順を示すフローチャートである。この処理により、繰返し継続制御の第１０ラウンドの表示制御が行なわれる。図２５８は、Ｒ１０ＢＡＫＢ処理の処理手順を示すフローチャートである。この処理により、第１０ラウンド用の背景画像のパターンコピーが行なわれる。
【０４６６】
図２５９は、ＲＯＵＮＤ１１処理の処理手順を示すフローチャートである。この処理により、繰返し継続制御の第１１ラウンドの表示制御が行なわれる。図２６０は、ＲＯＵＮＤ１２処理の処理手順を示すフローチャートである。この処理により、繰返し継続制御の第１２ラウンドの表示制御が行なわれる。図２６１は、Ｒ１２ＢＡＫＣ処理の処理手順を示すフローチャートである。この処理により、第１２ラウンド用の背景画像のパターンコピーが行なわれる。
【０４６７】
図２６２は、ＴＯＭＥＩＰＧＭ処理の処理手順を示すフローチャートである。この処理により、パレットデータの設定に用いられるパレットワークエリアのデータをクリアする処理が行なわれる。図２６３は、ＲＯＵＮＤ１３処理の処理手順を示すフローチャートである。この処理により、繰返し継続制御の第１３ラウンドの表示制御が行なわれる。
【０４６８】
図２６４は、ＲＯＵＮＤ１４処理の処理手順を示すフローチャートである。この処理により、繰返し継続制御の第１４ラウンドの表示制御が行なわれる。図２６５は、ＰＡＮＰＧＭＤ処理の処理手順を示すフローチャートである。この処理により、第１４ラウンドの背景画像に関し、パターンコピーが行なわれる。図２６６は、ＲＯＵＮＤ１５処理の処理手順を示すフローチャートである。この処理により、繰返し継続制御の第１５ラウンドの表示制御が行なわれる。
【０４６９】
図２６７は、ＢＬＡＣＫＰＧＭ処理の処理手順を示すフローチャートである。この処理により、パレットワークを黒色にクリアする処理がなされる。図２６８は、ＷＨＩＴＥＰＧＭ処理の処理手順を示すフローチャートである。この処理により、パレットワークの白色へのクリアおよびパレットデータの設定が行なわれる。図２６９は、ＴＥＳＴＰＧＭ処理の処理手順を示すフローチャートである。この処理により、繰返し継続制御の第１５ラウンドで行なわれるフェード処理が行なわれる。
【０４７０】
図２７０は、ＰＡＬＳＥＴ処理の処理手順を示すフローチャートである。この処理により、パレットデータの設定が行なわれる。図２７１は、ＲＯＵＮＤ１６処理の処理手順を示すフローチャートである。この処理により、繰返し継続制御の第１６ラウンドの表示制御が行なわれる。
【０４７１】
図２７２は、ＯＰＥＮＮＩＮＧ処理の処理手順を示すフローチャートである。この処理により、大当り状態の開始時に表示されるオープニング表示の画像の表示制御が行なわれる。図２７３は、ＲＡＳＩＮＩＴ処理の処理手順を示すフローチャートである。この処理により、背景画像の１６分割スクロールの初期設定が行なわれる。図２７４は、ＲＡＳ処理の処理手順を示すフローチャートである。この処理により、ラスタスクロールデータの設定が行なわれる。図２７５は、ＣＨＲＳＥＴ処理の処理手順を示すフローチャートである。この処理により、ラウンド表示に用いられるワークエリアであるラウンドワークエリアのデータが設定される。
【０４７２】
図２７６は、ＣＨＲＳＣＲ２処理の処理手順を示すフローチャートである。この処理により、オープニング表示に用いられるスクロールデータのパターンデータのクリアが行なわれる。図２７７は、ＣＨＲＳＣＲ１処理の処理手順を示すフローチャートである。この処理により、スクロールデータのパターンコピーが行なわれる。図２７８は、ＣＨＲＳＣＲ処理の処理手順を示すフローチャートである。この処理により、スクロールデータのパターンコピーが行なわれる。
【０４７３】
図２７９は、ＥＮＤＤＩＮＧ処理の処理手順を示すフローチャートである。この処理により、大当り状態の終了時に表示されるエンディング表示の画像の表示制御が行なわれる。図２８０は、ＳＨＯＵＧＡＩ処理の処理手順を示すフローチャートである。この処理により、大当り状態において障害（エラー）が発生した場合に表示される障害発生表示の表示制御が行なわれる。図２８１は、ＳＨＯＰＧＭ２処理およびＳＨＯＰＧＭ１処理の処理手順を示すフローチャートである。これらの処理により、障害表示の設定が行なわれる。
【０４７４】
図２８２は、ＢＡＮＺＡＩ処理の処理手順を示すフローチャートである。この処理により、大当り発生時にその発生をキャラクタ画像で知らせる表示であるバンザイ表示の表示制御が行なわれる。図２８３は、ＣＥＮＴＥＲ処理の処理手順を示すフローチャートである。この処理により、バンザイ表示に関するパターンコピーが行なわれる。図２８４は、ＣＥＮＴＥＲ２処理の処理手順を示すフローチャートである。この処理により、バンザイ表示に関するパターンコピーが行なわれる。
【０４７５】
図２８５は、ＦＥＶＥＲ処理の処理手順を示すフローチャートである。この処理により、大当りが発生したことを背景画像の文字により知らせるフィーバ表示の画像の表示制御が行なわれる。図２８６は、ＦＬＡＣＨ処理の処理手順を示すフローチャートである。この処理により、大当り状態において画像の色をフラッシュさせる処理が行なわれる。図２８７は、ＷＡＩＴ処理の処理手順を示すフローチャートである。この処理により、ラウンド表示におけるタイミング待ちが行なわれる。図２８８は、ＳＰＲ ＳＥＴ処理の処理手順を示すフローチャートである。この処理により、スプライトを表示するスプライトデータの設定が行なわれる。
【０４７６】
図２８９および図２９０は、ＨＩＰ処理の処理手順を示すフローチャートである。この処理により、キャラクタが画面上で描く尻文字の表示の設定が行なわれる。図２９１は、ＲＮＵＭＭＯＶＥ処理の処理手順を示すフローチャートである。この処理により、ラウンド数を示す数字を画面上で移動させる処理が行なわれる。図２９２は、Ｒ ＲＯＵＮＤ処理の処理手順を示すフローチャートである。この処理により、ラウンド数の「Ｒ」を示す文字を画面上で移動させる処理が行なわれる。図２９３は、ＲＥＤ ＯＮ処理の処理手順を示すフローチャートである。この処理により、尻文字表示に関し、赤色パレットデータが設定される。
【０４７７】
図２９４〜図２９６は、ＴＡＳＫＩＮＩＴ処理およびＴＡＳＫＭＡＩＮ処理の処理手順を示すフローチャートである。ＴＡＳＫＩＮＩＴ処理により、タスクテーブルの初期化が行なわれる。タスクテーブルとは、コマンドデータと、ラウンド表示において実行されるタスクとの関係をテーブル化したデータテーブルである。ＴＡＳＫＭＡＩＮ処理により、タスクテーブルを用い、コマンドデータに応じてタスクを実行させる処理が行なわれる。図２９７は、ＳＴＥＰＩＮＣ処理の処理手順を示すフローチャートである。この処理により、ウエイトステップカウンタによりカウントされる待ち時間のステップであるウエイトステップと、プログラムステップカウンタによりカウントされるプログラムのステップであるプログラムステップとのそれぞれの更新（加算）が行なわれる。
【０４７８】
図２９８は、ＲＮＤＣＭＤ０１処理の処理手順を示すフローチャートである。この処理により、コマンド０１に対応する処理が行なわれる。具体的には、プログラムを無限に繰り返す処理が行なわれる。図２９９は、ＲＮＤＣＭＤ０２処理の処理手順を示すフローチャートである。この処理により、コマンド０２に対応する処理が実行される。具体的には、ウエイトステップおよびプログラムステップのバックステップ（減算更新）を無限に繰り返す処理が行なわれる。
【０４７９】
図３００は、ＲＮＤＣＭＤ０３処理の処理手順を示すフローチャートである。この処理により、コマンド０３に対応する処理が実行される。具体的には、指定された回数だけウエイトステップおよびプログラムステップをバックステップ（減算更新）を繰り返させる処理が行なわれる。図３０１は、ＲＮＤＣＭＤ０４処理の処理手順を示すフローチャートである。この処理により、コマンド０４に対応する処理が実行される。具体的には、スクロール表示が実行される。
【０４８０】
図３０２は、ＲＮＤＣＭＤ０５処理の処理手順を示すフローチャートである。この処理により、コマンド０５に対応する処理が実行される。具体的には、パレットデータを設定する処理が行なわれる。図３０３は、ＲＮＤＣＭＤ０６処理の処理手順を示すフローチャートである。この処理により、コマンド０６に対応する処理が実行される。具体的には、パターンクリアの処理が行なわれる。図３０４は、ＲＮＤＣＭＤ０７処理の処理手順を示すフローチャートである。この処理により、コマンド０７に対応する処理が実行される。具体的には、パターンデータをセットする処理が行なわれる。
【０４８１】
図３０５は、ＲＮＤＣＭＤ０８処理の処理手順を示すフローチャートである。この処理により、コマンド０８に対応する処理が実行される。具体的には、フルサイズのパターンデータをセットする処理が行なわれる。図３０６は、ＲＮＤＣＭＤ０９処理の処理手順を示すフローチャートである。この処理により、コマンド０９に対応する処理が実行される。具体的には、スクロールアドレスを設定する処理が行なわれる。
【０４８２】
図３０７は、ＲＮＤＣＭＤ０Ａ処理の処理手順を示すフローチャートである。この処理により、コマンド０Ａに対応する処理が実行される。具体的には、表示画面のフェードインの設定およびフェードアウトの設定が行なわれる。図３０８は、ＲＮＤＣＭＤ０Ｂ処理の処理手順を示すフローチャートである。この処理により、コマンド０Ｂに対応する処理が実行される。具体的には、１パレットのデータを設定する処理が行なわれる。
【０４８３】
図３０９は、ＲＮＤＣＭＤ０Ｃ処理の処理手順を示すフローチャートである。この処理により、コマンド０Ｃに対応する処理が実行される。具体的には、圧縮用のパターンデータをセットする処理がなされる。圧縮用のパターンデータとは、データが圧縮されたパターンデータをいう。図３１０は、ＲＮＤＣＭＤ０Ｄ処理の処理手順を示すフローチャートである。この処理により、コマンド０Ｄによる処理が実行される。具体的には、パターンオンおよびパターンオフの処理が行なわれる。
【０４８４】
図３１１は、ＰＡＬＣＴＯＷ処理の処理手順を示すフローチャートである。この処理により、表示画面を現在の色から白色にフェードアウトさせる処理が行なわれる。図３１２は、ＰＡＬＷＴＯＣ処理の処理手順を示すフローチャートである。この処理により、表示画面を白色から現在の色にフェードインさせる処理が行なわれる。図３１３は、ＰＡＬＣＴＯＢ処理の処理手順を示すフローチャートである。この処理により、表示画面を現在の色から黒色にフェードアウトさせる処理が行なわれる。
【０４８５】
図３１４は、ＰＡＬＢＴＯＣ処理の処理手順を示すフローチャートである。この処理により、表示画面を黒色から現在の色にフェードインさせる処理が行なわれる。図３１５は、ＰＡＬＭＴＯＣ処理の処理手順を示すフローチャートである。この処理により、表示画面を、指定した色から現在の色にフェードさせる処理が行なわれる。図３１６は、ＰＡＬＣＴＯＭ処理の処理手順を示すフローチャートである。この処理により、表示画面を、現在の色から指定した色にフェードさせる処理が行なわれる。
【０４８６】
以下に、本発明の変形例等の特徴点を列挙する。
（１） パターンデータ１およびパターンデータ２は、ＲＡＭ４０３の記憶データの異常を判別するための異常判別データを構成するが、これらの異常判別データは、２種類に限らず、３種類以上用いてもよい。
【０４８７】
（２） この実施の形態においては、図２０に示されるように、大当り状態（特定遊技状態）である場合に、すべてのパターンデータ（異常判別データ）が異常になれば、ＲＡＭ４０３の記憶データが初期化されるようにしたことを主に説明した。しかし、これに限らず、パターンデータを３種類以上ＲＡＭ４０３に記憶させて用いる場合には、遊技制御に重要なパターンデータ１に加えて、所定数のパターンデータが異常になったときにＲＡＭ４０３の記憶データを初期化するようにしてもよい。また、大当り状態（特定遊技状態）に限らず、大当り状態以外のときにおいても、すべてのパターンデータ（異常判別データ）が異常になったときにＲＡＭ４０３の記憶データを初期化するようにしてもよい。
【０４８８】
（３） この実施の形態においては、図１０に示されるように、複数の大当りフラグ（特定遊技制御データ）１〜３を隣接するアドレスの記憶エリアに分散記憶した例を主に説明した。しかし、これに限らず、これらの大当りフラグは、離隔したアドレスに分散記憶させてもよい。そのようにすれば、大当りフラグがＲＡＭ４０３の広範囲の領域に分散記憶されることになるので、ＲＡＭ４０３の記憶データの異常を高い感度で判別することが可能になる。
【０４８９】
（４） この実施の形態においては、図２０を用いたＲＡＭデータチェック処理の説明で、大当りフラグが２つの値をとり得る場合に、３つの大当りフラグの値が一致しなければ小数の値をとった大当りフラグの値を書換えることを主に説明した。しかし、大当りフラグが３つの値をとり得るようにし、すべての大当りフラグの値が一致しない場合にＲＡＭ４０３の記憶データを初期化する処理を行なうようにすることにより、ＲＡＭ４０３の記憶データの異常をより正確に判別することが可能になる。
【０４９０】
【課題を解決するための手段の具体例】
（１） 図２に示した主基板に形成された基本回路４０により、遊技制御用コンピュータが構成される。図２に示した基本回路４０に含まれるＲＡＭ４０３により、遊技動作の制御に用いられる制御データおよびその制御データの異常の判別に用いられる複数の異常判別データを含むデータが記憶される記憶手段が構成されている。図１０に示されるパターンデータ１およびパターンデータ２により、異常判別データが構成されている。図２０に示されたフローチャートのＳＡ１０およびＳＡ１２により、複数の異常判別データを読出してその読出されたデータが異常なデータになっているか否かを判別する異常判別手段が構成されている。図２０のフローチャートに示されたＳＡ１１により、複数の異常判別データのうちの特定の異常判別データが異常であると異常判別手段により判別された場合に、記憶手段の記憶データを初期化する初期化手段が構成されている。
【０４９１】
（２） 図２に示した主基板に形成された基本回路４０により、遊技制御用コンピュータが構成されている。図２に示した基本回路４０に含まれるＲＡＭ４０３により、遊技動作の制御に用いられる制御データおよびその制御データの異常の判別に用いられる複数の異常判別データを含むデータが記憶される記憶手段が構成されている。図１０に示したパターンデータ１およびパターンデータ２により、複数の異常判別データが構成されている。図２０のフローチャートに示したＳＡ４，ＳＡ５およびＳＡ７により、複数の異常判別データを読出してその読出されたデータが異常なデータになっているか否かを判別する異常判別手段が構成されている。図２０に示したフローチャートのＳＡ９により、複数の異常判別データのうちのすべての異常判別データが異常であると異常判別手段により判別された場合に、記憶手段の記憶データを初期化する初期化手段が構成されている。
【０４９２】
（３） 図２に示した主基板に形成された基本回路４０により、遊技制御用コンピュータが構成されている。図２に示した基本回路４０に含まれるＲＡＭ４０３により、遊技動作の制御に用いられる制御データおよびその制御データの異常の判別に用いられる複数の異常判別データを含むデータが記憶される記憶手段が構成されている。図１０に示したパターンデータ１およびパターンデータ２により、複数の異常判別データが構成されている。図２０に示したフローチャートのＳＡ４，ＳＡ５，ＳＡ７，ＳＡ１０およびＳＡ１２により、複数の異常判別データを読出してその読出されたデータが異常なデータになっているか否かを判別する異常判別手段が構成されている。図２０に示したフローチャートのＳＡ１１により、遊技機が特定遊技状態に制御されていない状態において、複数の異常判別データのうちの特定の異常判別データが異常であると異常判別手段により判別された場合に、記憶手段の記憶データを初期化する第１の初期化手段が構成されている。図１０に示したパターンデータ１により、特定の異常判別データが構成されている。図２０に示したフローチャートのＳＡ９により、遊技機が特定遊技状態に制御されている状態において、前記特定の異常判別データに加えて所定数の異常判別データが異常であると異常判別手段により判別された場合に、記憶手段の記憶データを初期化する第２の初期化手段が構成されている。
【０４９３】
（４） 図２に示した主基板に形成された基本回路４０により、遊技制御用コンピュータが構成されている。図２に示した基本回路４０に含まれるＲＡＭ４０３により、遊技機の制御に用いられる制御データが記憶される複数の記憶エリアを有し、特定遊技状態の制御を行なうか否かを示す特定遊技制御データが記憶エリア内に分散記憶される記憶手段が構成されている。図１０に示した大当りフラグ１〜大当りフラグ３により、特定遊技制御データが構成されている。図２０に示したフローチャートのＳＡ１により、記憶手段の記憶エリアに分散記憶されている複数の特定遊技制御データを読出してその読出されたデータが一致するか否かを判別する一致判別手段が構成されている。さらに、一致判別手段により複数の特定遊技制御データが一致しないと判別された場合に、記憶手段の記憶データを初期化する初期化手段が含まれる。
【０４９６】
【課題を解決するための手段の具体例の効果】
請求項１に記載の本発明によれば、遊技機が特定遊技状態に制御されていない状態において、記憶手段に記憶された特定の異常判別データが異常であると判別された場合に記憶手段の記憶データが初期化され、一方、遊技機が特定遊技状態に制御されている状態において、特定の異常判別データに加えて所定数の異常判別データが異常であると判別された場合に記憶手段の記憶データが初期化されるため、遊技動作の制御に用いるデータに軽微な異常が生じた場合に記憶手段の記憶データが初期化されてしまうことを防ぐことができる。さらに、遊技機が特定遊技状態に制御されている場合には、特定遊技状態に制御されていない場合に比べて異常判別データの異常に基づく記憶手段の記憶データの初期化が行なわれにくいため、軽微な異常の発生で遊技者にとって有利な特定遊技状態中に遊技動作が初期化されてしまうという不都合を防ぐことができる。
【図面の簡単な説明】
【図１】本発明に係る遊技機の一例のパチンコ遊技機の遊技盤面の構成を示す正面図である。
【図２】パチンコ遊技機の遊技制御を行なう制御回路を示すブロック図である。
【図３】パチンコ遊技機の遊技制御を行なう制御回路を示すブロック図である。
【図４】表示制御基板に形成された制御回路を示すブロック図である。
【図５】遊技制御，可変表示装置の可変表示制御に用いられる各種ランダムカウンタを説明するための説明図である。
【図６】可変表示装置において可変表示される図柄の配列構成を示す説明図である。
【図７】設定１の場合にランダムカウンタの値により大当りを発生させるか否かを事前に決定するための手順を示すフローチャートである。
【図８】設定２の場合にランダムカウンタの値により大当りを発生させるか否かを事前に決定するための手順を示すフローチャートである。
【図９】設定３の場合にランダムカウンタの値により大当りを発生させるか否かを事前に決定するための手順を示すフローチャートである。
【図１０】基本回路に含まれるＲＡＭの記憶内容を示すメモリマップである。
【図１１】コマンドデータの種類を表形式で示す図である。
【図１２】コマンドデータの転送方法を説明するためのタイミングチャートである。
【図１３】ＣＲＴコントロール回路のＣＰＵから見たアドレスのメモリマップである。
【図１４】遊技制御を行なうためのメインプログラムの処理手順を示すフローチャートである。
【図１５】図柄プロセスの処理手順を示すフローチャートである。
【図１６】普通図柄プロセスの処理手順を示すフローチャートである。
【図１７】タイマ割込処理の処理手順を示すフローチャートである。
【図１８】メイン処理の処理手順を示すフローチャートである。
【図１９】メイン処理におけるループ処理の処理手順を示すフローチャートである。
【図２０】ＲＡＭデータチェック処理の処理手順を示すフローチャートである。
【図２１】初期化処理の処理手順を示すフローチャートである。
【図２２】初期化１回目処理の処理手順を示すフローチャートである。
【図２３】初期化２回目処理の処理手順を示すフローチャートである。
【図２４】初期化失敗処理の処理手順を示すフローチャートである。
【図２５】レジスタ初期値セット処理の処理手順を示すフローチャートである。
【図２６】データ出力処理の処理手順を示すフローチャートである。
【図２７】表示制御処理の処理手順を示すフローチャートである。
【図２８】出力データ制御処理の処理手順を示すフローチャートである。
【図２９】出力データセット処理の処理手順を示すフローチャートである。
【図３０】警告処理の処理手順を示すフローチャートである。
【図３１】情報出力処理の処理手順を示すフローチャートである。
【図３２】プロセス処理の処理手順を示すフローチャートである。
【図３３】ランダム作成処理の処理手順を示すフローチャートである。
【図３４】スイッチ処理の処理手順を示すフローチャートである。
【図３５】第１種始動口スイッチ１入賞判定処理の処理手順を示すフローチャートである。
【図３６】第１種始動口スイッチ２入賞判定処理の処理手順を示すフローチャートである。
【図３７】ランダム格納処理の処理手順を示すフローチャートである。
【図３８】カウントスイッチ入賞判定処理の処理手順を示すフローチャートである。
【図３９】特定領域スイッチ入賞判定処理の処理手順を示すフローチャートである。
【図４０】普通図柄スイッチ入賞判定処理の処理手順を示すフローチャートである。
【図４１】音処理の処理手順を示すフローチャートである。
【図４２】音演奏処理の処理手順を示すフローチャートである。
【図４３】ランダム更新処理の処理手順を示すフローチャートである。
【図４４】カウンタ更新処理の処理手順を示すフローチャートである。
【図４５】通常時処理の処理手順を示すフローチャートである。
【図４６】通常時処理の処理手順を示すフローチャートである。
【図４７】変動開始処理の処理手順を示すフローチャートである。
【図４８】停止図柄設定処理の処理手順を示すフローチャートである。
【図４９】リーチ動作設定処理の処理手順を示すフローチャートである。
【図５０】全リール変動処理の処理手順を示すフローチャートである。
【図５１】左リール停止処理の処理手順を示すフローチャートである。
【図５２】右リール停止処理の処理手順を示すフローチャートである。
【図５３】中リール停止処理の処理手順を示すフローチャートである。
【図５４】リーチ１動作時間算出処理の処理手順を示すフローチャートである。
【図５５】リーチ３動作時間算出処理の処理手順を示すフローチャートである。
【図５６】リーチ６動作時間算出処理の処理手順を示すフローチャートである。
【図５７】リーチ４停止位置フラグセット処理の処理手順を示すフローチャートである。
【図５８】フィーバーチェック処理の処理手順を示すフローチャートである。
【図５９】大入賞口開放前処理の処理手順を示すフローチャートである。
【図６０】大入賞口開放中処理の処理手順を示すフローチャートである。
【図６１】大入賞口開放後処理の処理手順を示すフローチャートである。
【図６２】プロセスデータ／タイマ処理の処理手順を示すフローチャートである。
【図６３】プロセスデータセット処理の処理手順を示すフローチャートである。
【図６４】スイッチチェック処理の処理手順を示すフローチャートである。
【図６５】カウント処理の処理手順を示すフローチャートである。
【図６６】普通図柄プロセス処理の処理手順を示すフローチャートである。
【図６７】普通図柄停止時処理の処理手順を示すフローチャートである。
【図６８】普通図柄変動時処理の処理手順を示すフローチャートである。
【図６９】普通図柄停止時処理の処理手順を示すフローチャートである。
【図７０】普通図柄プロセスタイマ処理の処理手順を示すフローチャートである。
【図７１】データセット処理の処理手順を示すフローチャートである。
【図７２】確率設定処理の処理手順を示すフローチャートである。
【図７３】確率設定モード処理の処理手順を示すフローチャートである。
【図７４】確率変更処理（ステップ１）の処理手順を示すフローチャートである。
【図７５】確率変更処理（ステップ２）の処理手順を示すフローチャートである。
【図７６】確率変更処理（ステップ３）の処理手順を示すフローチャートである。
【図７７】表示データセット処理の処理手順を示すフローチャートである。
【図７８】確率・確率設定表示設定処理の処理手順を示すフローチャートである。
【図７９】シリアルＲＯＭ書込クロック処理の処理手順を示すフローチャートである。
【図８０】シリアルＲＯＭ準備処理の処理手順を示すフローチャートである。
【図８１】シリアルＲＯＭリード処理の処理手順を示すフローチャートである。
【図８２】シリアルＲＯＭライト処理の処理手順を示すフローチャートである。
【図８３】当り玉信号処理の処理手順を示すフローチャートである。
【図８４】ＳＴＡＲＴ処理の処理手順を示すフローチャートである。
【図８５】メインからの割込処理の処理手順を示すフローチャートである。
【図８６】ウォッチドッグタイマ処理の処理手順を示すフローチャートである。
【図８７】電圧監視処理の処理手順を示すフローチャートである。
【図８８】コマンド制御処理のＳＴＡＲＴ処理の処理手順を示すフローチャートである。
【図８９】コマンド制御処理のＳＴＡＲＴ処理の処理手順を示すフローチャートである。
【図９０】ｉｎｔ ｍａｉｎ処理の処理手順を示すフローチャートである。
【図９１】ｉｎｔ ｍａｉｎ処理の処理手順を示すフローチャートである。
【図９２】ＲＡＭＣＨＥＣＫ処理の処理手順を示すフローチャートである。
【図９３】ＲＡＭＣＨＥＣＫ処理の処理手順を示すフローチャートである。
【図９４】ｉ ｓｔｐ ｈｄ処理の処理手順を示すフローチャートである。
【図９５】ｉ ｓｔｐ ｃｍ処理の処理手順を示すフローチャートである。
【図９６】ｉ ｓｔｐ ｃｃ処理の処理手順を示すフローチャートである。
【図９７】ＩＣＯＭＳＥＴ処理の処理手順を示すフローチャートである。
【図９８】ｔｉｍｅｒ処理の処理手順を示すフローチャートである。
【図９９】ｉｎｉｔ処理の処理手順を示すフローチャートである。
【図１００】ｉｎｉｔ処理の処理手順を示すフローチャートである。
【図１０１】ｃｏｍｍａｎｄ処理の処理手順を示すフローチャートである。
【図１０２】ｄｓｐ ｏｆｆ処理の処理手順を示すフローチャートである。
【図１０３】ｂｘ ｏｎ処理の処理手順を示すフローチャートである。
【図１０４】ｂｘ ｏｆｆ処理の処理手順を示すフローチャートである。
【図１０５】ｂｙ ｏｎ処理の処理手順を示すフローチャートである。
【図１０６】ｂｙ ｏｆｆ処理の処理手順を示すフローチャートである。
【図１０７】ＦＶＢＷＡＩＴ処理の処理手順を示すフローチャートである。
【図１０８】ＰＯＲＴ ＧＥＴ処理の処理手順を示すフローチャートである。
【図１０９】ＰＡＴ ＣＰＹＺ処理の処理手順を示すフローチャートである。
【図１１０】ＳＬＴＭＳＫＨＩ処理の処理手順を示すフローチャートである。
【図１１１】ＰＡＴ ＣＰＹＨ処理の処理手順を示すフローチャートである。
【図１１２】ＰＡＢＡＧＥＴＡ処理の処理手順を示すフローチャートである。
【図１１３】ＰＡＴ ＣＰＹＳＴ処理の処理手順を示すフローチャートである。
【図１１４】ＰＡＴ ＤＣＭＰ処理の処理手順を示すフローチャートである。
【図１１５】ＰＡＢＡＰＯ２処理の処理手順を示すフローチャートである。
【図１１６】ＰＡＴ ＣＰＹＳ処理の処理手順を示すフローチャートである。
【図１１７】ＰＡＴ ＣＯＰＹ処理の処理手順を示すフローチャートである。
【図１１８】ＰＡＴ ＣＰＹ２処理の処理手順を示すフローチャートである。
【図１１９】ＰＡＴ ＣＬＳＨ処理の処理手順を示すフローチャートである。
【図１２０】ＳＰＲＣＬＲＡ処理の処理手順を示すフローチャートである。
【図１２１】ＰＡＴＣＬＲＡ処理の処理手順を示すフローチャートである。
【図１２２】ＳＰＲＡＤＲＳＴ処理の処理手順を示すフローチャートである。
【図１２３】ＰＡＢＡＰＯ処理の処理手順を示すフローチャートである。
【図１２４】ＰＡＴ ＣＬＳ処理の処理手順を示すフローチャートである。
【図１２５】ＳＰＲ ＣＬＳ処理の処理手順を示すフローチャートである。
【図１２６】ＭＯＮ ＩＮＩＴ処理の処理手順を示すフローチャートである。
【図１２７】ＳＣＲＯＬＬ処理の処理手順を示すフローチャートである。
【図１２８】ＰＡＬＥＴＴＥ処理の処理手順を示すフローチャートである。
【図１２９】ＰＴＮ ＩＮＩＴ処理の処理手順を示すフローチャートである。
【図１３０】ＰＴＮ ＣＬＳ処理の処理手順を示すフローチャートである。
【図１３１】ＳＰＲ ＩＮＩＴ処理の処理手順を示すフローチャートである。
【図１３２】ＳＣＲ ＩＮＩＴ処理の処理手順を示すフローチャートである。
【図１３３】ＰＴＮ ＯＦＦ処理の処理手順を示すフローチャートである。
【図１３４】ＰＴＮ ＯＮ処理の処理手順を示すフローチャートである。
【図１３５】ＳＰＲ ＯＦＦ処理の処理手順を示すフローチャートである。
【図１３６】ＳＰＲ ＯＮ処理の処理手順を示すフローチャートである。
【図１３７】ＳＬＨ ＳＥＴ処理の処理手順を示すフローチャートである。
【図１３８】ＳＬＶ ＳＥＴ処理の処理手順を示すフローチャートである。
【図１３９】ＧＡＭＥ処理の処理手順を示すフローチャートである。
【図１４０】ＳＬＯＴ処理の処理手順を示すフローチャートである。
【図１４１】ＳＬＯＴ処理の処理手順を示すフローチャートである。
【図１４２】ＳｌｔＰｕｔＸ処理の処理手順を示すフローチャートである。
【図１４３】ＳｌｔＰｕｔＸＸ処理の処理手順を示すフローチャートである。
【図１４４】ＧｅｔＲｎｄ処理の処理手順を示すフローチャートである。
【図１４５】ＳＬＯＴＳＴＯＰ処理の処理手順を示すフローチャートである。
【図１４６】ＳＬＯＴＳＴＯＰ処理の処理手順を示すフローチャートである。
【図１４７】ＳＬＯＴＳＴＯＥ処理の処理手順を示すフローチャートである。
【図１４８】ＳＬＯＴＳＴＯＥ処理の処理手順を示すフローチャートである。
【図１４９】ＢｏｌＤｎＳｔ処理の処理手順を示すフローチャートである。
【図１５０】ｓｔｐＣｈｋ１０処理の処理手順を示すフローチャートである。
【図１５１】ＳｌｔＣｅｎＰｓ処理の処理手順を示すフローチャートである。
【図１５２】ＳｌｔＳｔｐＺ１処理の処理手順を示すフローチャートである。
【図１５３】ＳｌｔＳｔｐＺ２処理の処理手順を示すフローチャートである。
【図１５４】ＲｉＮｏｈｉｔ処理の処理手順を示すフローチャートである。
【図１５５】ＥｒｒＣｈｋＺＺ処理の処理手順を示すフローチャートである。
【図１５６】ＥｒｒＣｈｋＸＸ処理の処理手順を示すフローチャートである。
【図１５７】Ｓｌｏｔ２７処理の処理手順を示すフローチャートである。
【図１５８】Ｓｌｏｔ２７処理の処理手順を示すフローチャートである。
【図１５９】ＳｌｔＳｔｐ２Ｄ処理の処理手順を示すフローチャートである。
【図１６０】ＳＬＴＳＴＡＲＴ処理の処理手順を示すフローチャートである。
【図１６１】ＳＬＴＳＴＡＲＴ処理の処理手順を示すフローチャートである。
【図１６２】ＳＬＯＴＰＲＯＣ処理の処理手順を示すフローチャートである。
【図１６３】ＳＬＴＰＡＲＥＡ処理の処理手順を示すフローチャートである。
【図１６４】ＳＬＴＳＴＲＵＰ処理の処理手順を示すフローチャートである。
【図１６５】ＳＬＯＴ ＮＯＰ処理の処理手順を示すフローチャートである。
【図１６６】ＳＬＴＳＴＰＵＰ処理の処理手順を示すフローチャートである。
【図１６７】ＳＬＴ ＳＴＯＰ処理の処理手順を示すフローチャートである。
【図１６８】ＳＬＴ ＳＴＯＰ処理の処理手順を示すフローチャートである。
【図１６９】ＥｒｒＣｈｋ２３処理の処理手順を示すフローチャートである。
【図１７０】ＥｒｒＣｈｋ２３処理の処理手順を示すフローチャートである。
【図１７１】ＺＵ ＨＯＳＥ処理の処理手順を示すフローチャートである。
【図１７２】ＳＨＯＷ ＳＴＰ処理の処理手順を示すフローチャートである。
【図１７３】ＳＬＯＴ ＥＲＲ処理の処理手順を示すフローチャートである。
【図１７４】ＲｉｃｈＡ１処理の処理手順を示すフローチャートである。
【図１７５】ＲｉｃｈＡ１処理の処理手順を示すフローチャートである。
【図１７６】ＰａＳｅｔＲｉｃ処理の処理手順を示すフローチャートである。
【図１７７】ＡｎｍＴｉｍＳｔ処理の処理手順を示すフローチャートである。
【図１７８】Ｂｅａｃｈ２Ａ処理の処理手順を示すフローチャートである。
【図１７９】Ｂｅａｃｈ２Ａ処理の処理手順を示すフローチャートである。
【図１８０】ＳＬＴＲＲＩＣＨ処理の処理手順を示すフローチャートである。
【図１８１】ＳＷａｔ２Ａ ２処理の処理手順を示すフローチャートである。
【図１８２】ＳＷａｔ２Ａ ０処理の処理手順を示すフローチャートである。
【図１８３】ＳｈｏｗＰｒｏｃ処理の処理手順を示すフローチャートである。
【図１８４】ＨｉｔＣｈｋ処理の処理手順を示すフローチャートである。
【図１８５】ＲｉｃｈＣｈｋ処理の処理手順を示すフローチャートである。
【図１８６】ＦｒｉＳｅｔ処理の処理手順を示すフローチャートである。
【図１８７】ＨｉｐＳｅｔ処理の処理手順を示すフローチャートである。
【図１８８】ＮｕｄｏＳｅｔ処理の処理手順を示すフローチャートである。
【図１８９】ＳｈｏｗＳｃｔＮ処理の処理手順を示すフローチャートである。
【図１９０】ＳｈｏｗＳｃｔＷ処理の処理手順を示すフローチャートである。
【図１９１】ＳｈｏｗＳｃｔ処理の処理手順を示すフローチャートである。
【図１９２】ＳｈｏｗＧｅｔ処理の処理手順を示すフローチャートである。
【図１９３】ＢｉｃｈＭｏｎ処理の処理手順を示すフローチャートである。
【図１９４】ＣＨＡＮＣＥ処理の処理手順を示すフローチャートである。
【図１９５】ＣＨＡＮＣＥ処理の処理手順を示すフローチャートである。
【図１９６】ＲｉｃｈＥ２Ｂ処理の処理手順を示すフローチャートである。
【図１９７】ＳＴＰ ＰＯＳＩ処理の処理手順を示すフローチャートである。
【図１９８】ＡｎｍＣｍＳｔ処理の処理手順を示すフローチャートである。
【図１９９】ＳＬＯＴ ＩＮＴ処理の処理手順を示すフローチャートである。
【図２００】ＩＮＴ ＳＨＯＷ処理の処理手順を示すフローチャートである。
【図２０１】ＳｔｄＭｏｎ処理の処理手順を示すフローチャートである。
【図２０２】ＫａｋｕＳｅｔ処理の処理手順を示すフローチャートである。
【図２０３】Ｗａｖｅ処理の処理手順を示すフローチャートである。
【図２０４】ＰｌｔＳｅｔ１処理の処理手順を示すフローチャートである。
【図２０５】ＳＬＯＴ ＭＯＮ処理の処理手順を示すフローチャートである。
【図２０６】ＳｌｔＭｓｋ０３処理の処理手順を示すフローチャートである。
【図２０７】ＳｌｔＭｓｋ００処理の処理手順を示すフローチャートである。
【図２０８】ＮｕｄｏＰｕｔ０処理の処理手順を示すフローチャートである。
【図２０９】ＮｕｄｏＰｕｔ１処理の処理手順を示すフローチャートである。
【図２１０】Ｓｈｏｗ処理の処理手順を示すフローチャートである。
【図２１１】Ｔｓｋ３Ｃｒａ処理の処理手順を示すフローチャートである。
【図２１２】ＮｅｘｔＫｏｍａ処理の処理手順を示すフローチャートである。
【図２１３】ＫｏｍａＰｕｔ処理およびＫｏｍａＰｕｔ２処理の処理手順を示すフローチャートである。
【図２１４】ＮｅｗＳｋｏｍａ処理の処理手順を示すフローチャートである。
【図２１５】ＳＰＲ ＣＬＲ２処理の処理手順を示すフローチャートである。
【図２１６】ＳＬＴ ＡＢＣ処理の処理手順を示すフローチャートである。
【図２１７】ＦＬＡＳＨ処理の処理手順を示すフローチャートである。
【図２１８】ＦＬＡＳＨ処理の処理手順を示すフローチャートである。
【図２１９】ＳＬＴＳＰＤＳＰ処理の処理手順を示すフローチャートである。
【図２２０】ＳＬＴＰＩＯＳＬ処理の処理手順を示すフローチャートである。
【図２２１】ＳＬＯＴ ＭＯＶ処理の処理手順を示すフローチャートである。
【図２２２】ＳＬＴ ＰＧＥＴ処理の処理手順を示すフローチャートである。
【図２２３】ＧＲＦＴＢＬＧＴ処理の処理手順を示すフローチャートである。
【図２２４】ＳＬＴ ＳＣＬ処理の処理手順を示すフローチャートである。
【図２２５】ＳＬＴ ＰＴＮ処理の処理手順を示すフローチャートである。
【図２２６】ＳＬＴ ＰＴＨ処理の処理手順を示すフローチャートである。
【図２２７】ＰＩＣ ＳＥＴ処理の処理手順を示すフローチャートである。
【図２２８】ＳＣＬＡＤＲ処理の処理手順を示すフローチャートである。
【図２２９】ＳｃｌＡｄｒＢ処理の処理手順を示すフローチャートである。
【図２３０】ＳＰＲ ＣＬＲＡ処理の処理手順を示すフローチャートである。
【図２３１】ＳＰＲ ＣＬＲ処理の処理手順を示すフローチャートである。
【図２３２】ＲＯＵＮＤ処理の処理手順を示すフローチャートである。
【図２３３】ＲＯＵＮＤ処理の処理手順を示すフローチャートである。
【図２３４】ＲＮＤＪＭＰ処理の処理手順を示すフローチャートである。
【図２３５】ＺＵＧＡＲＡ処理の処理手順を示すフローチャートである。
【図２３６】ＲＯＵＮＤ０１処理の処理手順を示すフローチャートである。
【図２３７】Ｒ１２ＢＡＫ処理の処理手順を示すフローチャートである。
【図２３８】Ｒ１１ＢＡＫ処理の処理手順を示すフローチャートである。
【図２３９】Ｒ１０ＢＡＫ処理の処理手順を示すフローチャートである。
【図２４０】Ｒ０９ＢＡＫ処理の処理手順を示すフローチャートである。
【図２４１】Ｒ０７ＢＡＫ処理の処理手順を示すフローチャートである。
【図２４２】Ｒ０５ＢＡＫ処理の処理手順を示すフローチャートである。
【図２４３】Ｒ０３ＢＡＫ処理の処理手順を示すフローチャートである。
【図２４４】Ｒ０１ＢＡＫ処理の処理手順を示すフローチャートである。
【図２４５】Ｒ０１ＢＡＫＳ処理の処理手順を示すフローチャートである。
【図２４６】ＲＯＵＮＤ０２処理の処理手順を示すフローチャートである。
【図２４７】ＰＡＮＰＧＭ処理の処理手順を示すフローチャートである。
【図２４８】ＲＯＵＮＤ０３処理の処理手順を示すフローチャートである。
【図２４９】ＲＯＵＮＤ０４処理の処理手順を示すフローチャートである。
【図２５０】ＲＯＵＮＤ０５処理の処理手順を示すフローチャートである。
【図２５１】ＲＯＵＮＤ０６処理の処理手順を示すフローチャートである。
【図２５２】ＲＯＵＮＤ０７処理の処理手順を示すフローチャートである。
【図２５３】Ｒ０７ＢＡＫ２処理の処理手順を示すフローチャートである。
【図２５４】ＲＯＵＮＤ０８処理の処理手順を示すフローチャートである。
【図２５５】ＲＯＵＮＤ０９処理の処理手順を示すフローチャートである。
【図２５６】Ｒ０９ＢＡＫＡ処理の処理手順を示すフローチャートである。
【図２５７】ＲＯＵＮＤ１０処理の処理手順を示すフローチャートである。
【図２５８】Ｒ１０ＢＡＫＢ処理の処理手順を示すフローチャートである。
【図２５９】ＲＯＵＮＤ１１処理の処理手順を示すフローチャートである。
【図２６０】ＲＯＵＮＤ１２処理の処理手順を示すフローチャートである。
【図２６１】Ｒ１２ＢＡＫＣ処理の処理手順を示すフローチャートである。
【図２６２】ＴＯＭＥＩＰＧＭ処理の処理手順を示すフローチャートである。
【図２６３】ＲＯＵＮＤ１３処理の処理手順を示すフローチャートである。
【図２６４】ＲＯＵＮＤ１４処理の処理手順を示すフローチャートである。
【図２６５】ＰＡＮＰＧＭＤ処理の処理手順を示すフローチャートである。
【図２６６】ＲＯＵＮＤ１５処理の処理手順を示すフローチャートである。
【図２６７】ＢＬＡＣＫＰＧＭ処理の処理手順を示すフローチャートである。
【図２６８】ＷＨＩＴＥＰＧＭ処理の処理手順を示すフローチャートである。
【図２６９】ＴＥＳＴＰＧＭ処理の処理手順を示すフローチャートである。
【図２７０】ＰＡＬＳＥＴ処理の処理手順を示すフローチャートである。
【図２７１】ＲＯＵＮＤ１６処理の処理手順を示すフローチャートである。
【図２７２】ＯＰＥＮＮＩＮＧ処理の処理手順を示すフローチャートである。
【図２７３】ＲＡＳＩＮＩＴ処理の処理手順を示すフローチャートである。
【図２７４】ＲＡＳ処理の処理手順を示すフローチャートである。
【図２７５】ＣＨＲＳＥＴ処理の処理手順を示すフローチャートである。
【図２７６】ＣＨＲＳＣＲ２処理の処理手順を示すフローチャートである。
【図２７７】ＣＨＲＳＣＲ１処理の処理手順を示すフローチャートである。
【図２７８】ＣＨＲＳＣＲ処理の処理手順を示すフローチャートである。
【図２７９】ＥＮＤＤＩＮＧ処理の処理手順を示すフローチャートである。
【図２８０】ＳＨＯＵＧＡＩ処理の処理手順を示すフローチャートである。
【図２８１】ＳＨＯＰＧＭ２処理およびＳＨＯＰＧＭ１処理の処理手順を示すフローチャートである。
【図２８２】ＢＡＮＺＡＩ処理の処理手順を示すフローチャートである。
【図２８３】ＣＥＮＴＥＲ処理の処理手順を示すフローチャートである。
【図２８４】ＣＥＮＴＥＲ２処理の処理手順を示すフローチャートである。
【図２８５】ＦＥＶＥＲ処理の処理手順を示すフローチャートである。
【図２８６】ＦＬＡＣＨ処理の処理手順を示すフローチャートである。
【図２８７】ＷＡＩＴ処理の処理手順を示すフローチャートである。
【図２８８】ＳＰＲ ＳＥＴ処理の処理手順を示すフローチャートである。
【図２８９】ＨＩＰ処理の処理手順を示すフローチャートである。
【図２９０】ＨＩＰ処理の処理手順を示すフローチャートである。
【図２９１】ＲＮＵＭＭＯＶＥ処理の処理手順を示すフローチャートである。
【図２９２】Ｒ ＲＯＵＮＤ処理の処理手順を示すフローチャートである。
【図２９３】ＲＥＤ ＯＮ処理の処理手順を示すフローチャートである。
【図２９４】ＴＡＳＫＩＮＩＴ処理およびＴＡＳＫＭＡＩＮ処理の処理手順を示すフローチャートである。
【図２９５】ＴＡＳＫＩＮＩＴ処理およびＴＡＳＫＭＡＩＮ処理の処理手順を示すフローチャートである。
【図２９６】ＴＡＳＫＩＮＩＴ処理およびＴＡＳＫＭＡＩＮ処理の処理手順を示すフローチャートである。
【図２９７】ＳＴＥＰＩＮＣ処理の処理手順を示すフローチャートである。
【図２９８】ＲＮＤＣＭＤ０１処理の処理手順を示すフローチャートである。
【図２９９】ＲＮＤＣＭＤ０２処理の処理手順を示すフローチャートである。
【図３００】ＲＮＤＣＭＤ０３処理の処理手順を示すフローチャートである。
【図３０１】ＲＮＤＣＭＤ０４処理の処理手順を示すフローチャートである。
【図３０２】ＲＮＤＣＭＤ０５処理の処理手順を示すフローチャートである。
【図３０３】ＲＮＤＣＭＤ０６処理の処理手順を示すフローチャートである。
【図３０４】ＲＮＤＣＭＤ０７処理の処理手順を示すフローチャートである。
【図３０５】ＲＮＤＣＭＤ０８処理の処理手順を示すフローチャートである。
【図３０６】ＲＮＤＣＭＤ０９処理の処理手順を示すフローチャートである。
【図３０７】ＲＮＤＣＭＤ０Ａ処理の処理手順を示すフローチャートである。
【図３０８】ＲＮＤＣＭＤ０Ｂ処理の処理手順を示すフローチャートである。
【図３０９】ＲＮＤＣＭＤ０Ｃ処理の処理手順を示すフローチャートである。
【図３１０】ＲＮＤＣＭＤ０Ｄ処理の処理手順を示すフローチャートである。
【図３１１】ＰＡＬＣＴＯＷ処理の処理手順を示すフローチャートである。
【図３１２】ＰＡＬＷＴＯＣ処理の処理手順を示すフローチャートである。
【図３１３】ＰＡＬＣＴＯＢ処理の処理手順を示すフローチャートである。
【図３１４】ＰＡＬＢＴＯＣ処理の処理手順を示すフローチャートである。
【図３１５】ＰＡＬＭＴＯＣ処理の処理手順を示すフローチャートである。
【図３１６】ＰＡＬＣＴＯＭ処理の処理手順を示すフローチャートである。
【符号の説明】
１は遊技盤、３は遊技領域、４は可変表示装置、５は可変表示部、１１は可変入賞球装置、１６は可変始動口装置、４０は基本回路、４０１はＲＯＭ、４０２はＣＰＵ、４０３はＲＡＭ、５０はＣＲＴ回路、５５はＣＲＴ表示器、６０はＣＲＴコントロール回路、６０１はＣＰＵ、６０２はＲＡＭ、６０３はＲＯＭ、６３はＶＤＰ Ａ、６４はＶＤＰ Ｂ、６５はキャラクタＲＯＭ、６６はキャラクタＲＯＭである。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine represented by, for example, a pachinko gaming machine, a coin gaming machine, or a slot machine, and more particularly to a gaming machine having a gaming control computer and a gaming operation being controlled by the gaming control computer.
[0002]
[Prior art]
Among these types of gaming machines, there are those that are generally known in the past and have a microcomputer that controls a gaming machine by executing a control program stored in a memory such as a ROM. In such a conventional gaming machine, the control data used for controlling the game operation is stored in the RAM as the storage means, and the control data is used to execute the control program so that the game operation is controlled. It was.
[0003]
In such a gaming machine, the control data stored in the RAM is rewritten to abnormal data due to the intrusion of noise, which may cause an abnormality in the control of the gaming operation. For this reason, in a conventional gaming machine, it is determined whether or not an abnormality has occurred in the data stored in the RAM, and if an abnormality has occurred, a process for returning the gaming machine to a normal state has been performed.
[0004]
As a typical example of processing for determining abnormality of stored data in the RAM and returning the gaming machine to a normal state, the stored data in the RAM is checked, and when the checked stored data is abnormal data, the RAM A process for initializing (clearing) the stored data is performed.
[0005]
Specifically, the following processing is performed. Two types of pattern data for abnormality determination (data having a predetermined data pattern) are written in the RAM, the pattern data is sampled as appropriate, each sampled pattern data, and the correct pattern corresponding to each pattern data It is determined whether or not the data matches. When it is determined that one of the pattern data does not match the correct pattern data, the RAM storage data is regarded as abnormal data, and the RAM storage data is initialized.
[0006]
[Problems to be solved by the invention]
However, this type of conventional gaming machine that performs the pattern data abnormality determination process as described above has the following problems. When one of the two types of pattern data becomes abnormal data, the data stored in the RAM is initialized. For example, when a big hit state (specific game state) advantageous to the player occurs, Even in the case of a minor abnormality that does not cause a significant hindrance to the progress of the game operation, the game operation may be initialized, which may be disadvantageous for the player.
[0007]
As described above, in the conventional gaming machine, even if one of the two types of pattern data becomes abnormal, the stored data in the RAM is initialized. There is a problem that the operation of the gaming machine is initialized even if a minor abnormality occurs.
[0008]
The present invention has been conceived in view of such circumstances, and its purpose is a game capable of preventing data from being initialized when a minor abnormality occurs in data used for game control. Is to provide a machine. In other words, the object is to provide a gaming machine capable of initializing data used for game control only when the normal progress of game control is hindered.
[0011]
[Means for Solving the Problems]
Claim 1 The game control computer according to the present invention includes a game control computer, and when the game operation is controlled by the game control computer and a predetermined condition is satisfied, the game control computer is controlled to a specific game state advantageous to the player. A gaming machine,
Storage means for storing control data used for controlling the gaming operation and data including a plurality of abnormality determination data used for determining abnormality of the control data;
An abnormality determination means for reading the plurality of abnormality determination data and determining whether or not the read data is abnormal data;
In a state where the gaming machine is not controlled to the specific gaming state, when the abnormality determination unit determines that specific abnormality determination data of the plurality of abnormality determination data is abnormal, the storage unit First initialization means for initializing stored data;
In the state where the gaming machine is controlled to the specific gaming state, when the abnormality determination unit determines that a predetermined number of abnormality determination data is abnormal in addition to the specific abnormality determination data, the storage unit And second initialization means for initializing the stored data.
[0015]
[Action]
Claim 1 According to the present invention described above, the storage means stores data including control data used for controlling the gaming operation and a plurality of abnormality determination data used for determining abnormality of the control data. By the function of the abnormality determination means, a plurality of abnormality determination data is read out and it is determined whether or not the read data is abnormal data. When the gaming machine is not controlled to the specific gaming state, when the abnormality determining unit determines that the specific abnormality determining data among the plurality of abnormality determining data is abnormal, the function of the first initialization unit Thus, the storage data of the storage means is initialized. In a state in which the gaming machine is controlled to the specific gaming state, when the abnormality determination unit determines that a predetermined number of abnormality determination data is abnormal in addition to the specific abnormality determination data, the second initialization unit The stored data in the storage means is initialized by the operation. Therefore, in the state where the gaming machine is controlled to the specific gaming state, the stored data in the storage unit is less likely to be initialized than in the state where the gaming machine is not controlled to the specific gaming state.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below in detail with reference to the drawings. In the following embodiments, a pachinko gaming machine is shown as an example of a gaming machine. However, the present invention is not limited to this, and may be, for example, a coin gaming machine or a slot machine. The gaming machine can be applied to all gaming machines whose gaming operations are controlled by the gaming control microcomputer.
[0018]
FIG. 1 is a front view showing a configuration of a gaming board surface of a pachinko gaming machine as an example of the gaming machine according to the present invention. A game area 3 is formed on the front surface of the game board 1 of the pachinko gaming machine. The pachinko gaming machine is provided with a hitting ball operation handle (not shown) for the player to hit the ball, and the player can fire the pachinko ball one by one by operating the hit ball operation handle. it can. The fired pachinko balls are guided into the game area 3 through the partition rails 2. The pachinko balls that have been driven into the game area 3 are referred to as “hit balls” in the following description.
[0019]
In the center of the game area 3, a variable display device 4 is provided for variably displaying a plurality of types of images including identification information (special symbols) including a plurality of types of symbols. In the case of this embodiment, the variable display device 4 has a variable display section 5 made of a CRT. An image is displayed on the variable display section 5.
[0020]
There are, for example, three special symbols displayed on the variable display device 4. That is, the special symbol is displayed on each of the left, middle, and right variable display portions on the screen of the variable display portion 5. In the variable display section 5, a background image is displayed, and the left, middle and right variable display section special symbols (hereinafter referred to as the left design, the middle design and the right design) are displayed in a horizontal row at predetermined intervals. The These left, middle and right symbols are also called left reel, middle reel and right reel, respectively. Below the variable display device 4, a variable winning ball device 11 is provided. At a position called a “sleeve” on the left side of the variable winning ball apparatus 11, a variable starter device 16 having a so-called electric accessory is provided.
[0021]
Side lamps 18 are provided at the left end and the right end of the game area 3. A windmill lamp 30 is provided obliquely above each side lamp 18. A normal winning opening 9 is provided at the top of the variable display device 4. Further, a normal winning opening 10 is provided at a position called “sleeve” at the lower right of the game area 3.
[0022]
Next, the variable winning ball apparatus 11 will be described in detail. The variable winning ball apparatus 11 is provided with an opening / closing plate 14 that can tilt within a predetermined range in the front-rear direction of the game area 3. The opening / closing plate 14 is driven by a solenoid 24 (illustrated by a broken line) provided on the back surface of the game board 1.
[0023]
The variable winning ball apparatus 11 is normally in a state in which the open / close plate 14 is closed, and is unfavorable for a player who does not win or is difficult to win (hereinafter, this state is referred to as a “second state”). It has become. On the other hand, on the display unit 5 of the variable display device 4, three special specials are made based on the fact that the hitting ball is won at the start port 19 of the variable start port device 16 or the start port 13 provided at the top of the variable winning ball device 11. Symbol variation display (variable display) is performed. When this variable display stops, a “big hit” occurs when the combination of the three special symbols becomes a predetermined specific combination (for example, 777). This big hit state is called a specific gaming state.
[0024]
When a big hit occurs, the variable winning ball apparatus 11 is advantageous to a player who can open a hitting ball in the big winning opening of the variable winning ball apparatus 11 that is opened when the opening / closing plate 14 is opened. The first state is entered.
[0025]
The first state of the variable winning ball apparatus 11 is that a predetermined time, for example, 29.5 seconds elapses after the opening / closing plate 14 is in the open state, or the variable winning ball apparatus 11 is hit at the big winning opening. The process ends when a predetermined number of balls (for example, 10) wins, whichever comes first. That is, when the above condition is satisfied, the opening / closing plate 14 is closed, and the variable winning ball apparatus 11 is in the second state.
[0026]
The hit ball that has won the big winning opening is detected by a winning ball detector 23 (illustrated by a broken line) provided on the back surface of the game board 1. In response to the detection, a predetermined number of pachinko balls (prize balls) are paid out. On the other hand, a specific area called “V pocket” is provided in the central portion inside the special winning opening. If the hit ball that has entered the special winning opening wins in this specific area, the winning ball is detected by a specific ball detector 22 (illustrated by a broken line) provided on the back surface of the game board 1.
[0027]
If the hit ball that entered during the period in which the variable winning ball apparatus 11 is in the first state wins a specific area and is detected by the specific ball detector 22, the first state of the round (round) is detected. Waiting for the completion, the second continuous state is once entered, and the repeated continuation control is performed again to place the variable winning ball apparatus 11 in the first state again. The upper limit value of the number of executions (number of rounds) of this repeated continuation control is set to 15 times, for example. The number of hit balls that have won the variable winning ball apparatus 11 is displayed by a number display 15 comprising a 7-segment display.
[0028]
Next, start winning will be described. That the hitting ball wins the start opening 13 or 19 is particularly called “start winning”. The hit ball that wins the start port 13 or 19 is detected by a start ball detector 21 or 25 (shown by a broken line) provided on the back surface of the game board 1. The variable display of the special display is started in the variable display section 5 of the variable display device 4 when the hitting ball is won at the start port 13 or 19. When a specific combination of special symbols (for example, 777) is displayed when the variable display is stopped, the variable winning ball apparatus 11 is in the first state as described above.
[0029]
If a hitting ball is won at the start port 13 or 19 while the variable symbol display is being performed and the variable winning ball apparatus 11 is in the first state based on the result of the variable symbol variable display. The start winning is stored in the RAM (described later). This is called start memory (or start winning memory). The number of start memories is notified to the player by lighting of the start memory display 6 made of LEDs. The upper limit of the starting memory number is set to a predetermined number (for example, four). If there is a start memory, after the variable display of the special symbol on the variable display unit 5 is stopped or after the big win state of the variable winning ball apparatus 11 is ended, the special symbol by the variable display unit 5 is again based on the start memory. The variable display starts.
[0030]
Next, the configuration of the variable starter device 16 will be described in detail. The variable starter device 16 has the starter 19 as described above. When the hit ball that has won the start opening 19 is detected by the start ball detector 25 (illustrated by a broken line), variable display by the variable display device 4 is started. The variable starter device 16 has a pair of movable pieces 17 that can be opened and closed. When the movable pieces 17 are opened, a hitting ball can be awarded in the starter 19.
[0031]
A passing port 20 is provided in the left area of the game area 3. The variable start opening device 16 is provided with a normal symbol variable display device 28. The normal symbol variable display device 28 is composed of, for example, a 7-segment display, and is configured to be able to variably display a plurality of types of identification information (normal symbols).
[0032]
Whether or not the movable piece 17 is opened in the variable starter device 16 is determined as follows. If the hit ball passes through the passage opening 20, the hit ball is detected by the passing ball detector 27 (illustrated by a broken line). Based on the detected output, variable display of the normal symbol variable display device 28 provided in the variable starter device 16 is started. The variable display is continued for a predetermined time (for example, 25 seconds).
[0033]
If the display result at the time of variable stop of the normal symbol variable display device 28 becomes predetermined specific identification information (for example, 7), the movable piece 17 of the variable start port 16 is driven by the solenoid 26 (illustrated by a broken line). The game is opened, and it becomes an advantageous state for the player who can win the hit ball at the starting port 19. The opening period is continued until a predetermined time (for example, 0.6 seconds) elapses or a predetermined number of winnings are received. When a hit ball wins in the start port 19 of the variable start port device 16, the hit ball is detected by a start ball detector 25 (illustrated by a broken line). Based on the detected output, variable display of the variable display unit 5 of the variable display device 4 is started.
[0034]
If the hitting ball again passes through the passage opening 20 and is detected by the passing ball detector 27 while the normal symbol variable display device 28 is variably displayed, the passing ball is stored. Then, after the variable display of the normal symbol variable display device 28 is stopped, the variable display of the normal symbol variable display device 28 is started again based on the storage of the passing ball after the variable display can be started again. . The memory of the passing balls is set to a predetermined number (for example, “4” at the maximum). The memorized number of the passing balls is displayed by turning on the normal symbol start memory display 29 composed of LEDs.
[0035]
On the left and right of the lower position of the variable display device 4, there are provided members for guiding hitting balls, which are named warp inlets 7. The hit ball that wins the warp inlet 7 is guided to the warp outlet 8 provided above the start port 13 and is discharged again into the game area 3 and falls. For this reason, the hit ball that has entered the warp inlet 7 is relatively easy to win the start opening 13. Since the warp inlet 7 and the warp outlet 8 are provided, there is an effect that the player's interest is higher than in the case where they are not provided.
[0036]
In addition, on the left and right sides of the variable winning ball apparatus 11, normal winning holes 12 are provided. In the lower center of the game area 3, an out port 30 is provided for accommodating out balls. A decoration LED 31 is provided in the vicinity of the warp outlet 8, and a decoration LED 32 is also provided on the opening / closing plate 14. A sleeve lamp 33 is provided in the vicinity of the winning opening 10. A center lamp 34 is provided in the vicinity of the start memory display 6. A decoration LED 35 is provided at a lower portion of each winning opening 12, and decoration LEDs 36 are also provided on the left and right sides of the number indicator 15.
[0037]
Next, a control circuit provided in the pachinko gaming machine will be described. First, a control circuit for performing game control of the pachinko gaming machine will be described. 2 and 3 are block diagrams showing a control circuit for performing game control of the pachinko gaming machine. The control circuit shown in FIGS. 2 and 3 is formed on the main substrate.
[0038]
2 and 3, the game control circuit includes a basic circuit 40, an input circuit 41, an information output circuit 42, an initial reset circuit 43, a periodic reset circuit 44, an address decode circuit 45, an LED circuit 46, and a solenoid circuit. 47, a lamp circuit 48, an illumination signal circuit 49, a CRT circuit 50, a voice synthesis circuit 51, a volume amplification circuit 52, a prize ball number signal output circuit 53, and a power supply circuit 54. Further, a CRT display 55 is connected to the CRT circuit 50.
[0039]
In the basic circuit 40, a ROM 401 storing a control program, a CPU 402 for performing control operations in accordance with the control program, a RAM 403 functioning as a work memory for the CPU 402, and an I / O port (not shown) Etc.) etc. are provided.
[0040]
The address decoding circuit 45 decodes (decodes) the address signal sent from the basic circuit 40, and selects any of the ROM 401, RAM 403, I / O port, etc. included in the basic circuit 40. This circuit outputs a signal. The initial reset circuit 44 is a circuit that outputs an initial reset pulse for resetting the basic circuit 40 when power is turned on. In response to the initial reset pulse sent from the initial reset circuit 44, the basic circuit 40 initializes the RAM 403 and the I / O port.
[0041]
The periodic reset circuit 44 is a circuit for supplying a reset pulse, which is a clock pulse for periodic reset, to the basic circuit 40. The CPU 402 of the basic circuit 40 performs a reset process for repeatedly executing a predetermined control program from the top in response to a reset pulse periodically sent from the periodic reset circuit 44. The reset pulse from the periodic reset circuit 44 is sent, for example, every 0.002 seconds.
[0042]
The input circuit 41 is connected to the starting ball detectors 21 and 25, the winning ball detector 23, the specific ball detector 22, the passing ball detector 27, and the like. If the hit ball is won at the start port 13 and detected by the start ball detector 21, the detection signal is input to the basic circuit 40 via the input circuit 41. When a hit ball is won at the start port 19 and detected by the start ball detector 25, this detection signal is input to the basic circuit 40 via the input circuit 41. When the hit ball is won in the big winning opening and detected by the winning ball detector 23, the detection signal is input to the basic circuit 40 via the input circuit 41. If the hit ball is won in the specific area and detected by the specific ball detector 22, the detection signal is input to the basic circuit 40 via the input circuit 41.
[0043]
This pachinko gaming machine is provided with a payout control board (not shown) for performing payout control for paying out prizes in accordance with winning. Then, when a hitting ball wins the variable winning ball apparatus 11, for example, 15 prize balls (prize balls) are controlled to be paid out for each winning ball. In addition, when a prize is entered in any other prize opening, for example, five prize balls (prize balls) are controlled to be paid out for each prize ball.
[0044]
Thus, in this pachinko gaming machine, the winning areas are classified into a plurality of types so that the number of prize balls to be paid out in accordance with winnings is different. When the hit ball wins, a hitting ball signal A or a hitting ball signal B for specifying to which winning area the winning ball belongs is input to the input circuit 41 from the payout control board. Then, the signal is input to the basic circuit 40.
[0045]
In the basic circuit 40, the prize ball number signals 0 to 3, which are the number of prize balls to be paid out, are sent to the payout control board via the prize ball number signal output circuit 53 in accordance with the type of the hit ball signal inputted. Output. The award ball number signals 0 to 3 are composed of 4-bit signals of 0, 1, 2, and 3.
[0046]
A probability setting key switch (not shown) is also connected to the input circuit 41. This probability setting key switch is composed of a key switch. The game attendant inserts a predetermined key into this probability setting key switch and operates the keys, so that the probability of generating a big hit in three stages of setting 1, setting 2 and setting 3 can be variably set as will be described later. Become.
[0047]
The basic circuit 40 is connected to the number display 15, the start memory display 6, the decorative LEDs 36, 31, 32, 35, the normal symbol variable display device 28, and the normal symbol start memory display 29 via the LED circuit 46. Each of these indicators is controlled to display. The basic circuit 40 is connected to the solenoids 24 and 26 via a solenoid circuit 47, and controls excitation of these solenoids.
[0048]
The basic circuit 40 outputs effective start information, jackpot information, and probability variation information to the hall management computer, which is a host computer, via the information output circuit 42. Here, the effective start information is information for indicating the number actually used for starting the variable display of the symbols in the variable display device 4 out of the number of winning balls hitting the start openings 13 and 19. The jackpot information is information related to occurrence of jackpot due to variable display of the variable display device 4. The probability variation information is information related to the occurrence of a high probability state (probability improved state) described later.
[0049]
The basic circuit 40 outputs a display control command signal to the CRT display 55 via the CRT circuit 50. The CRT circuit 50 receives the command signal and causes the CRT display 55 to display an image. The CRT display 55 displays an image, so that an image is displayed on the variable display unit 5. Among signals transmitted from the basic circuit 40 to the CRT display 55 via the CRT circuit 50, command data (variable display command information) CD0 to CD7 and an interrupt signal INT which is a trigger signal for display control communication are included. And are included. Further, signal lines connecting the CRT circuit 50 and the CRT display 41 include a + 5V line, a + 12V line, and a GND line (ground signal line) for supplying a power supply voltage.
[0050]
The basic circuit 40 performs control to turn on or blink various lamps such as the windmill lamp 30, the side lamp 18, the center lamp 34, and the sleeve lamp 33 via the lamp circuit 48.
[0051]
The basic circuit 40 outputs a sound data signal to the speech synthesis circuit 51, and the sound signal is supplied from the speech synthesis circuit 51 to the volume amplification circuit 52. The volume amplification circuit 52 amplifies the sound signal and supplies it to an electric decoration board (not shown). Thereby, a sound effect etc. are emitted from the speaker etc. which were provided in the pachinko game machine.
[0052]
The power supply circuit 54 is connected to an AC power supply of AC24V, and is a circuit for supplying power supply voltages, which are a plurality of types of DC voltages such as + 30V, + 21V, + 12V, + 5V, and GND, to each circuit. The + 30V and GND power supply voltages generated from the power supply circuit 54 are supplied to the CRT unit (included in the CRT display 55).
[0053]
The electrical signal circuit 49 receives a control signal from the basic circuit 40, and responds to the signal to an electrical circuit board that controls lighting states of a plurality of types of electrical decorations (not shown) provided in the pachinko gaming machine. Lamp control data D0 to D3 are transmitted. The lamp control data D0 to D3 are data for controlling the lighting state of the electric decoration, and designate the lighting state of the electric decoration in a big hit or a high probability state. The lamp control data common is a common line signal.
[0054]
The CRT display 55 described above includes a display control board (not shown). A control circuit for controlling display of an image displayed on the variable display unit 5 is formed on the display control board. Next, the control circuit formed on the display control board will be described in detail.
[0055]
FIG. 4 is a block diagram showing a control circuit formed on the display control board. The display control board includes a CRT control circuit 60, a reset circuit 61, an oscillation circuit 62, a VDP (Video Display Processor) A63, a VDP B64, and a video switching circuit 67.
[0056]
A reset signal is input from the reset circuit 61 to the CRT control circuit 60. A clock signal is input from the oscillation circuit 62 to the CRT control circuit 60. The CRT control circuit 60 includes a CPU 601 that performs calculation and control, a RAM 602 that is used as a work area, and a ROM 603 that stores a control program. In the CRT control circuit 60, the CPU 601 appropriately executes a control program in the ROM 603 based on the received command data, and controls the entire control circuit using the RAM 602 as a work area. The CRT control circuit 60 operates in response to a reset signal and a clock signal.
[0057]
The VDP A63 has a built-in VRAM (video RAM) 631. The VDPB 64 has a built-in VRAM 641. In each of the character ROMs 65 and 66, image data of an image displayed on the variable display device 4 is stored in advance. The image data includes image data of a special symbol, image data of a character other than the special symbol, image data of a background image, and the like.
[0058]
The CRT control circuit 60 gives various command signals to the VDP A 63, transfers the image data stored in the character ROM 65 to the VRAM 631, and outputs the image data to the CRT display unit 70 via the video switching circuit 67. Do. Further, the CRT control circuit 60 gives various command signals to the VDP B 64, causes the image data stored in the character ROM 66 to be transferred to the VRAM 641, and outputs the image data to the CRT display unit 70 via the video switching circuit 67. Control to do. The CRT control circuit 60 performs control so that image data supplied from the VDP A63 and VDP B64 to the video switching circuit 67 is appropriately switched and output.
[0059]
The CRT control circuit 60 receives the command data COM0 to COM7 and the interrupt signal INT sent from the basic circuit 40 on the main board, performs an interrupt operation according to the input of the interrupt signal INT, and executes the command data COM0 to COM7. Is read inside. Based on the read command data, the control as described above is performed to display an image on the variable display device 4.
[0060]
The main signal exchange in the display control board is as follows. The CRT control circuit 60 appropriately supplies a VDP A address signal, a VDP A read signal, a VDP A write signal, and a video synchronization signal to the VDP A63. Then, VDPA data is supplied from the VDP A 63 to the CRT control circuit 60. Similarly, the CRT control circuit 60 appropriately supplies a VDP B address signal, a VDP B read signal, a VDP B write signal, and a video synchronization signal to the VDP B 64. VDP B data is supplied from the VDP B 64 to the CRT control circuit 60.
[0061]
The VDP A 63 outputs the image data stored at the designated address in the VRAM 631 to the video switching circuit 67 in accordance with the VDP A address signal sent from the CRT control circuit 60. Similarly, the VDP B 64 outputs the image data stored in the designated address in the VRAM 641 to the video switching circuit 67 in accordance with the VDP B address signal sent from the CRT control circuit 60.
[0062]
VDP A63 provides a VROM A address signal to character ROM 65. In accordance with the character ROM 65 and VROM A address signals, a VROMA data signal, which is image data stored at a specified address in the character ROM 65, is applied to the VDP A63. As a result, the image data in the character ROM 65 is transferred to the VRAM 631. VDP B64 provides a VROM B address signal to character ROM 66. The character ROM 66 gives the image data stored at the designated address in the character ROM 66 to the VDP B 64 in accordance with the VROM B address signal. As a result, the image data stored in the character ROM 66 is transferred to the VRAM 641.
[0063]
The CRT control circuit 60 outputs video A and B selection signals to the video switching circuit 67. This selection signal is a signal for instructing which of the image data sent from the VDP A63 or the image data sent from the VDP B64 is to be selected and displayed. The video switching circuit 67 selects the image data sent from one VDP in accordance with the video A and B selection signals, and outputs the corresponding RGB signals to the CRT display unit 70 which is a color CRT. As a result, images such as a special symbol image and a background image are controlled to be displayed on the variable display section 5 of the variable display device 4.
[0064]
In this manner, in this pachinko gaming machine, unidirectional data transfer is performed from the basic circuit 40 having the CPU 402 on the main board to the CRT control circuit 60 having the CPU 601 on the display control board. Then, on the display control board, the CRT control circuit 60 controls the display image on the basis of the data thus transferred, thereby controlling the image displayed on the variable display unit 5 of the variable display device 4. It is.
[0065]
FIG. 5 is an explanatory diagram for explaining various random counters used for game control and variable display control of the variable display device 4. There are five types of random counters related to the display of special symbols as shown below. Each random counter is counted by the basic circuit 40 described above.
[0066]
WC RND1 is used to pre-determine whether or not to generate a big hit state (specific game state), counts up from “0”, counts up to the upper limit (293, 377 or 407), and again “ It is configured to count up again from “0”. The count upper limit value of WC RND1 is different depending on setting 1, setting 2, and setting 3, and is “293” in setting 1, “377” in setting 2, and “407” in setting 3. As described above, the setting 1, setting 2, and setting 3 are positions where the player cannot operate and the staff of the game hall can operate, such as the back side of the gaming board of the pachinko gaming machine or the place of the mechanism board. A game attendant sets three stages by using a probability setting key switch (not shown).
[0067]
This WC RND1 count-up addition update is performed by incrementing WCRND1 by one every 0.002 seconds. The CPU 402 provided in the above-described basic circuit 40 receives a reset signal from the periodic reset circuit 44 at regular intervals (every 0.002 seconds), executes a program from the top, and waits for a reset at an address executed to the end. By repeating the execution of the program from the beginning again when the reset signal is input, and repeatedly executing the program from the beginning to the end for each input of the reset signal, the pachinko gaming machine It is comprised so that a gaming state can be controlled.
[0068]
If there is a start memory, the value of WC RND1 at that time is stored in the big hit random storage bank of the RAM 403 of the basic circuit 40. The big hit random storage bank is composed of first to fourth banks. When there is a start-up memory, the value of WC RND1 is stored in order from the first bank. Each time the start memory is digested by performing variable display based on the start memory of the first bank, the data stored in each big hit random storage bank becomes 1 from the fourth bank to the first bank. The storage location is changed in such a manner that it moves bank by bank.
[0069]
The WC RND L is used to determine in advance a left symbol (a left scheduled stop symbol) of a special symbol displayed when the left variable display unit is stopped. The WC RND L counts up from “0”, counts up to its upper limit “12”, and then counts up again from “0”. This WC RNDL is incremented and updated by 1 every 0.002 seconds, like WC RND1. The value of this WC RND L is also stored in the aforementioned jackpot random storage bank, similarly to WC RND1. Details thereof will be described later.
[0070]
The WC RND C is used to determine in advance a medium symbol (medium scheduled stop symbol) that is displayed when the medium variable display unit is stopped. The WC RND C is configured to count up from “0”, count up to its upper limit “15”, and then count up again from “0”. This pachinko machine game program starts from the beginning every 0.002 seconds and runs to the end of the program, and game control is executed by repeatedly executing it every 0.002 seconds. The execution from the beginning of the program to the end of the program usually does not take 0.002 seconds, so an extra interrupt processing time is required until the end of 0.002 seconds. This WC RND C is added and updated every 0.002 seconds, and is added and updated by an infinite loop using the interruption processing surplus time.
[0071]
The WC RND R is used to determine in advance the right symbol (right scheduled stop symbol) of the special symbol displayed when the right variable display unit is stopped. The WC RND R is configured to count up from “0”, count up to its upper limit “12”, and count up from “0” again. This WC RND R is added and updated by 1 when the carry of WC RND C is carried. That is, when the value of WC RND C changes from “15” to “0”, this WCRND R is added and updated one by one.
[0072]
The WC RND RCH is a combination of the specific display modes that are already derived and displayed at a stage where a part of the display results of the left, middle, and right variable display sections has not yet been derived and displayed. This is used to determine the type of the state one stage before that can derive and display a specific combination such as a display state that satisfies the conditions. The WC RND RCH counts up from “0”, counts up to its upper limit “9”, and then counts up again from “0”.
[0073]
This WC RND RCH count-up update is executed every 0.002 seconds and in the interruption processing surplus time, as in WC RND C. The value of this WC RND RCH and the type of reach are related in advance, and the type of reach is determined according to the extracted value. In this pachinko gaming machine, six types of reach 1 to 6 are set.
[0074]
In these reach, the display image of the variable display device 4 in the reach state is different for each reach. Note that the normal symbol hit determination is also performed using a predetermined random counter. The value of the random counter for normal symbol hit determination is also stored in the random storage bank (for the normal symbol) as in the case of WC RND1. The bank is divided into four banks corresponding to the start memory.
[0075]
FIG. 6 is an explanatory diagram showing the arrangement of symbols variably displayed on the variable display device 4. In FIG. 6, the relationship between the extracted values of WC RND L, C, and R and the types of the left, middle, and right symbols is shown. The left symbol, which is a special symbol displayed on the left variable display portion, and the right symbol, which is a special symbol displayed on the right variable display portion, are defined as 13 types of symbols of 0 to 9, flowers, drinks and shellfish, respectively. Yes. The symbol arrangement is the same in the left and right symbols. Those symbols are allocated to 0-12 of WC RNDL, R.
[0076]
Moreover, the middle symbols which are special symbols displayed on the middle variable display section are 0-9, flowers, drinks, shellfish, CHANCE, NG! , BAD has 16 types of symbols. Those symbols are allocated 0-15 of WC RND C. The symbol of the place that matches the number of each extracted value of WC RNDL, C, R is selected and determined as the scheduled stop symbol. In this pachinko machine, a big hit state occurs when the left, middle, and right symbols are aligned.
[0077]
Next, the procedure for determining in advance whether or not to generate a big hit based on the value of the random counter will be described separately for setting 1, setting 2 and setting 3 of the big hit occurrence probability. FIG. 7 is a flowchart showing a procedure for determining beforehand whether or not to generate a big hit based on the value of the random counter in the case of setting 1. If the hit ball wins the start port 13 and is detected by the start ball detector 22, or if the hit ball wins the start port 19 and is detected by the start ball detector 25, the WC RND1 at that time It is predetermined that a value is extracted and a jackpot is generated when the value is “7”. In that case, the symbol that is a big hit is determined by the extracted value of WC RND L.
[0078]
On the other hand, when the extracted value of WC RND1 is other than “7”, the detachment is determined in advance. In that case, the left planned stop symbol is determined by the extracted value of WC RND L, the middle scheduled stop symbol is determined by the value of WC RND C, and the right planned stop symbol is determined by the extracted value of WC RND R.
[0079]
When these three scheduled stop symbols are determined and the combination of symbols for generating jackpots coincides, for example, when the determined contents are gathered together, the extracted value of WC RND C is “1”. Is added to control to forcibly become a symbol of detachment.
[0080]
Further, when the gaming state is a probability improvement state (hereinafter referred to as a high probability state), it is determined in advance that a jackpot will be generated when the extracted value of WCRND1 is “7, 11, 79”, otherwise it is missed. Is predetermined.
[0081]
Here, the high probability state will be described. The high probability state is a state in which the probability that a big hit will occur is called a probability improvement state or a probability fluctuation state. In this high probability state, the following control is performed. The display result of the variable display device 4 at the time of occurrence of the big hit state was a predetermined combination of special identification information (in this embodiment, “111”, “333”, “555”, “777”). In such a case, it is controlled to a high probability state in which the probability of the subsequent jackpot occurrence is improved.
[0082]
And in this high probability state, the probability of displaying a combination of specific identification information (specific display mode) predetermined to be a big hit displayed by the variable display device 4 is improved, When the combination of specific identification information is displayed by the variable display device 4, the big hit control is started again.
[0083]
Further, in this high probability state, the normal symbol variable display device 28 is controlled so as to increase the probability that a hit (the display result becomes specific identification information) will occur. This hit is also called a small hit. When such control is performed, the movable piece 17 of the variable starter device 16 is frequently opened, and a large number of hitting balls are started and the variable display frequency of the variable display device 4 (the extraction frequency of WC RND1) increases. In this state, since the number of balls to be paid out from the gaming machine increases due to the increase in the number of start winnings, the player reduces the number of balls (game balls owned by the player) A state that is advantageous for the player that the game can be performed without any trouble occurs.
[0084]
Further, in this pachinko gaming machine, variable time shortening control (shortening mode) for shortening the variable symbol variable display period is also performed. The variation time shortening control is executed, for example, on condition that the start memory number becomes a predetermined number. If the control is performed, useless start winnings can be reduced.
[0085]
Next, the case of setting 2 will be described. FIG. 8 is a flowchart showing a procedure for determining beforehand whether or not to generate a big hit based on the value of the random counter in the case of setting 2. Here, differences from the setting 1 shown in FIG. 7 will be described.
[0086]
The setting 2 is different from the setting 1 in the following points. First, the upper limit value (377) of WC RND1 is different. Furthermore, the extracted value of WC RND1 that generates a big hit in a high probability state is different. That is, in the high probability state, it is determined in advance that a big hit will be generated when the extracted value of WCRND1 is 7, 11, 79, 307, 311, 331, 373, and outage is determined in advance otherwise. The Thus, in the case of setting 2, the probability of generating a big hit at a normal time (when not in a high probability state) is lower than in the case of setting 1, but the probability of generating a big hit at a high probability is high.
[0087]
Next, the case of setting 3 will be described. FIG. 9 is a flowchart showing a procedure for determining beforehand whether or not to generate a big hit based on the value of the random counter in the case of setting 3. Here, differences from setting 1 and setting 2 will be described.
[0088]
Setting 3 differs from setting 1 and setting 2 in the following points. First, the upper limit value (407) of WC RND1 is different. Furthermore, the extracted values of WC RND1 that are pre-determined to generate a big hit in the high probability state are different. That is, in the case of a high probability state, it is determined in advance that a big hit will be generated when the extracted value of WC RND1 is 7, 11, 79, 307, 311, 331, 373, and 401, and in other cases, there is a miss Predetermined. Thus, in setting 3, compared to setting 1 and setting 2, the probability of generating a big hit at normal times is low, but the probability of generating a big hit in a high probability state is high.
[0089]
Here, the jackpot symbol set to shift to the high probability state will be described. As described above, there are 13 types of jackpot symbols, “1,1,1” to “shellfish, shellfish, shellfish”. Of these 13 types of jackpot symbols, “1,1,1”, “3,3,3”, “5,5,5”, “7,7,7” are jackpots that shift to a high probability state. It is a design.
[0090]
Next, the contents stored in the RAM included in the basic circuit 40 will be described in detail. FIG. 10 is a memory map showing the contents stored in the RAM 403.
[0091]
Referring to FIG. 10, RAM 403 has an 8-bit storage area for each RAM address. The RAM 403 stores various data such as control data using a single address or a plurality of addresses. More specifically, with reference to FIG. 10, for example, control data such as jackpot flags 1 to 3 and a process flag are stored at predetermined addresses.
[0092]
The big hit flag is flag data indicating whether or not to generate a big hit state (specific game state). Each value of the big hit flag 1 to the big hit flag 3 can take a value of, for example, “00H” (in the case of no big hit) or “01H” (in the case of a big hit). In the big hit flag 1 to the big hit flag 3, data of the same value is stored depending on whether or not the big hit is generated. These jackpot flags are set in the normal processing shown in FIGS. 45 and 46 described later. The control operation of the game control of the pachinko gaming machine is divided into a plurality of processing processes as will be described later. The process flag is flag data indicating a processing process to be executed. Control data represented by the big hit flag 1 to the big hit flag 3 and the process flag is stored in an address called a work area of the RAM 403.
[0093]
In the work area of the RAM 403, pattern data 1 and pattern data 2 are stored as a plurality of types of pattern data. Each of the pattern data 1 and the pattern data 2 is data having a predetermined data pattern, and is distributed and stored in the storage area of the RAM 403. For example, data “55AAH” is written in the pattern data 1 area, and data “1068H” is written in the pattern data 2 area. These data are stored in a fixed manner and cannot be rewritten in principle during normal games. These pattern data 1 and pattern data 2 are used for determining abnormality of data stored in the RAM 403.
[0094]
The pattern data 1 is stored at an address in the vicinity of an address where control data important for game control of the gaming machine such as a big hit flag 1 to a big hit flag 3 and a process flag is stored. The pattern data 2 is stored at an address in the vicinity of the address where the control data is stored so as not to hinder the progress of the game control when the control data becomes abnormal.
[0095]
The reason why the big hit flag and the process flag are control data important for game control of the pachinko gaming machine is as follows. In this pachinko gaming machine, when a big hit state occurs, the player is in an advantageous state. However, the big hit flag 1 to the big hit flag 3 are flags that indicate whether or not such a big hit state is generated. This is one of the control data that has a significant effect on the control of the machine. The game control of this pachinko machine is divided into a plurality of stages of processing processes. Therefore, when the value of the process flag becomes an abnormal value, a normal game operation is not performed. This is one of the control data important for control.
[0096]
If noise enters the basic circuit 40, the data stored in the RAM 403 may be rewritten with abnormal data. Rewriting to abnormal data due to noise is not limited to one address, and often occurs at a certain range of addresses in the RAM 403. Therefore, when an abnormality occurs in control data important for game control such as the big hit flag 1 to the big hit flag 3 and the process flag, the pattern data 1 also becomes abnormal accordingly. Similarly, the pattern data 2 also becomes abnormal data when an abnormality occurs in the control data of the neighboring address.
[0097]
Therefore, when the pattern data 1 becomes abnormal, it is considered that an abnormality has occurred in important control data such as the big hit flag 1 to the big hit flag 3 and the process flag. Similarly, when the data of the pattern data 2 is abnormal data, it is considered that an abnormality has occurred in the control data stored in the neighboring address.
[0098]
FIG. 10 shows the case where the big hit flag 1 to the big hit flag 3 are stored in the storage area of the adjacent address. However, the present invention is not limited to this, and the big hit flag 1 to the big hit flag 3 are adjacent to the storage area. In order to avoid this, the data may be distributed and stored in the storage area of the RAM 403. By doing so, it is possible to prevent the occurrence of an erroneous big hit state due to the abnormal state of the RAM 403 with higher sensitivity than when the big hit flag is stored adjacently.
[0099]
Next, types of command data COM0 to COM7 transmitted from the basic circuit 40 of the game control board to the CRT control circuit 60 of the display control board will be described. FIG. 11 is a diagram showing the types of command data COM0 to COM7 in a table format.
[0100]
Referring to FIG. 11, COM0 is a header command. The CRT control circuit 60 determines that command data is sent from the basic circuit 40 by reading this COM0. COM1 is a main status, and is a command for designating the display control type (code) of the variable display section 5 of the variable display device 4. The types of display control specified by the COM 1 include screen off, demo display, game display, fever start display, fever round display, end demo, error display, and fever round title display. These controls are specified according to the data value of COM1.
[0101]
“Screen off” means turning off the display screen. The demonstration display shows the display of the demonstration screen. The game display indicates a display related to a game such as a change or stop of a special symbol, and the type of reach is included for the stop of the special symbol. The fever start display indicates a display of a big hit state start. A fever round display shows the display of each round of repeated continuation control of a big hit state. The end demo is a demonstration display at the end of the big hit state. The error display indicates displaying the occurrence of a failure (failure). The round title display indicates the display of the title of each round in the big hit state.
[0102]
COM2 is a command for designating the stop symbol of the left symbol in the variable display of the special symbol. COM3 is a command for designating the stop symbol of the middle symbol in the variable display of the special symbol. COM4 is a command for designating the stop symbol of the right symbol in the special symbol variable display. COM5 is a command for designating a special symbol variation time (variable display time). COM6 is a command for designating the color of image display. COM7 is a command for designating execution of checksum.
[0103]
Communication of such command data COM0 to COM7 is performed by 8-bit parallel transfer. 8-bit data is transferred by one transfer. Further, in order to transfer necessary data, one command is composed of blocks described below.
[0104]
First, one command is always transferred at a certain time interval. The data length and data order of the command block are the same in any sequence. Further, as described above, a checksum command is added to the last byte of the command data, so that the command data can be received more reliably. The CRT control circuit 60 on the command data receiving side starts receiving a new command by receiving the header command COM0, receives command data of a prescribed byte, and then checks the command data using a checksum. Here, the command block length is fixed at 8 bytes, the valid command data is 7 bytes, and the checksum is 1 byte.
[0105]
Next, a command data transfer method will be described. FIG. 12 is a timing chart for explaining a command data transfer method.
[0106]
Referring to FIG. 12, in the command block, command data is transmitted continuously for 8 bytes, and the command data interval is 2 msec. The signal output from the basic circuit 40 is composed of a total of nine unidirectional buses consisting of an 8-bit data line and one interrupt signal INT line. When the basic circuit 40 on the transmission side outputs the command data COM0, which is output data, to the data line (the data line is a latch output), the interrupt signal INT is transmitted in an H level state for 500 μS each time. Thereafter, similarly, command data COM1, command data COM2 to command data COM7 are sequentially transferred from the basic circuit 40 to the CRT control circuit 60. Note that the head of the command block is determined by the header command COM0.
[0107]
Next, a memory map of addresses viewed from the CPU 601 of the CRT control circuit 60 will be briefly described. FIG. 13 is a memory map of addresses viewed from the CPU 601 of the CRT control circuit 60.
[0108]
Referring to FIG. 13, this memory map is divided into areas to be described next. Areas starting from address 00000h are a program area and a data area. An area starting from 06000h is an area of the sprite management table and the slot pattern management table. Here, the sprite is a special symbol that is displayed in front of the background image and can be moved on the screen, and means each of the left, middle, and right symbols. The sprite management table is a table for managing the position of the sprite on the screen. The slot pattern management table is a table for managing symbol patterns of sprites.
[0109]
The area starting from 0F000h is an area of the internal register of VDP A63. The area starting from 0F100h is an area of the internal register of VDP B64. The area starting from 0F200h is a port area for switching the memory bank of the character ROM 65. The area starting from 0F300h is a port area for switching the memory bank of the character ROM 66.
[0110]
The area starting from 0F400h is a port area used for setting H data (data of the horizontal display position of the image). An area starting from 0F 500h is an area for a port for setting H data and a port for switching an image display mode. Each of the area starting from 0F600h and the area starting from 0F700h is a port area used for setting V data (image vertical display position data). An area starting from 0FC00h is an I / O port area.
[0111]
The area starting from 0FDC0h is a work area and a stack area, and constitutes a RAM area. An area starting from 10000h is an area of the pattern management table and constitutes a ROM area. The pattern management table is a data table for managing round display images during repeated continuation control at the time of big hit, and is used for managing addresses where images used for display of each round are stored. .
[0112]
Next, the contents of the game control executed by the basic circuit 40 of the main board will be described. 14 to 83 are flowcharts showing the processing procedure of the control program for game control stored in the ROM 401 of the basic circuit 40. The basic circuit 40 performs game control according to each flowchart described below.
[0113]
FIG. 14 is a flowchart showing a processing procedure of a main program for performing game control. When the CPU 402 in the basic circuit 40 executes the main program in the control program read from the ROM 401, first, initialization processing is performed (EE12H). Next, probability setting processing is performed (EE15H). Next, a hit ball signal process is executed (EE18H). Next, a data output process is executed (EE1BH). Next, sound processing is executed (EE1EH). Next, display control processing is executed (EE21H). Next, an output data control process is executed (EE24H). Next, an output data set process is executed (EE27H). Next, a warning process is executed (EE2AH).
[0114]
Next, an information output process is executed (EE2DH). Next, a display symbol random update process is executed (EE30CH). Next, process processing is executed (EE33H). Next, the normal symbol process is executed (EE36H). Next, a random determination process for hit determination is executed (EE39H). Next, switch processing is executed (EE3CH). Finally, the display symbol random update process is repeatedly executed (EE3FH). Each of these processes is a subroutine program. Hereinafter, each process will be described in detail.
[0115]
Next, the symbol process process (each process process) executed in accordance with the process process described above will be described. FIG. 15 is a flowchart showing the procedure of the symbol process. Referring to FIG. 15, first, the design process is branched (F001H). The branch of the symbol process is performed by WF PRO which is a process flag stored in the RAM 403 of the basic circuit 40.
[0116]
First, when the value of WF PRO is “00H”, normal processing described later with reference to FIGS. 45 and 46 is executed (F1CFH). Further, when the value of WF PRO is “05H”, the middle reel stop process described later with reference to FIG. 53 is executed (F356H). After the normal process or the middle reel stop process is finished, the symbol process process is finished.
[0117]
Next, when the value of WF PRO is “01H”, a change start process described later with reference to FIG. 47 is executed (F259H). When the value of WF PRO is “06H”, a fever check process described later with reference to FIG. 58 is executed (F3FFH). After the variation start process or the fever check process ends, the symbol process process ends.
[0118]
Next, when the value of WF PRO is “02H”, the all-reel fluctuation process described later with reference to FIG. 50 is executed (F2F5H). Further, when the value of WF PRO is “07H”, the pre-opening process for the big prize opening which will be described later with reference to FIG. 59 is executed (F434H). After all reel variation processing or pre-opening pre-opening processing is completed, the symbol process is completed.
[0119]
Next, when the value of WF PRO is “03H”, a left reel stop process described later with reference to FIG. 51 is executed (F326H). Further, when the value of WF PRO is “08H”, the special winning opening opening process described later with reference to FIG. 60 is executed (F44EH). After the left reel stop process or the big prize opening opening process is finished, the symbol process process is finished.
[0120]
Next, when the value of WF PRO is “04H”, a right reel stop process described later with reference to FIG. 52 is executed (F335H). Further, when the value of WF PRO is “09H”, a post-opening process for a special winning opening described later with reference to FIG. 61 is executed (F473H). After the right reel stop process or the post-opening of the special winning opening is finished, the symbol process process is finished.
[0121]
Next, the normal symbol process will be described. FIG. 16 is a flowchart showing the processing procedure of the normal symbol process. Referring to FIG. 16, first, the normal symbol process is branched (F5B1H). The branch of the normal symbol process is performed based on the WF PROF which is a normal symbol process flag stored in the RAM 403 of the basic circuit 40.
[0122]
First, when the value of WF PROF is “00H”, the normal symbol normal time process described later with reference to FIG. 67 is executed (F5C3H). Further, when the value of WF PROF is “01H”, the normal symbol variation process described later with reference to FIG. 68 is executed (F5FDH). When the value of WF PROF is “02H”, the normal symbol fever check process described later with reference to FIG. 69 is executed (F63BH). After completion of one of these processes, the normal symbol process process ends.
[0123]
FIG. 17 is a flowchart showing a processing procedure of timer interrupt processing. The timer interrupt process is a process for performing a timer interrupt. First, a display interrupt signal (interrupt signal INT) is output (EE00H). Next, the interrupt signal INT is cleared (EE09H).
[0124]
Next, the main program shown in FIG. 14 will be described in more detail. FIG. 18 is a flowchart showing the processing procedure of the main processing. The main process is executed every reset (every 2 msec), and is a process for setting the stack pointer and executing each module.
[0125]
First, the address of the stack pointer is set (EEDFH). Next, a RAM data check process is executed (EE10H). The RAM data check process will be described later with reference to FIG. Next, initialization processing (P INI) is executed (EE12H). The initialization process will be described later with reference to FIGS. Next, a probability setting process (PRDST) is executed (EE15H). The probability setting process will be described later with reference to FIG. Next, a hit ball signal process (PSIG) is executed (EE18H). The winning ball signal processing will be described later with reference to FIG. Next, a data output process (P OUT) is executed (EE1BH). Data output processing will be described later with reference to FIG.
[0126]
Next, sound processing (P SOUND) is executed (EE1EH). The sound processing will be described later with reference to FIG. Next, a display control process (P DISP) is executed (EE21H). The display control process will be described later with reference to FIG. Next, an output data control process (PLCNT) is executed (EE24H). The output data control process will be described later with reference to FIG.
[0127]
Next, an output data set process (P LSET) is executed (EE27H). The output data set process will be described later with reference to FIG. Next, a warning process (PWAR) is executed (EE2AH). The warning process will be described later with reference to FIG. Next, an information output process (P JYOHOU) is executed (EE2DH). The information output process will be described later with reference to FIG. Next, a display symbol random update process (P RND ZU) is executed (EE3DH). The display symbol random update process will be described later with reference to FIG. Next, process processing (P PROC) is executed (EE33H). The process processing will be described later with reference to FIG.
[0128]
Next, the normal symbol process (P PROCF) is executed (EE36H). The normal symbol process will be described later with reference to FIG. Next, a random update process (P RANDOM) is executed (EE39H). The random update process will be described later with reference to FIG. Next, switch processing (P SWCK) is executed (EE3CH). The switch process will be described later with reference to FIG. Next, a loop process having the contents shown in FIG. 19 is executed.
[0129]
FIG. 19 is a flowchart showing a processing procedure of loop processing in the main processing shown in FIG. Referring to FIG. 19, in this loop process, the display symbol random update process (P RND ZU) is repeatedly executed (EE3FH). The display symbol random update process will be described later with reference to FIG.
[0130]
FIG. 20 is a flowchart showing the processing procedure of the RAM data check processing. The RAM data check process is a process for determining abnormality of data stored in the RAM 403 included in the basic circuit 40.
[0131]
First, in step SA (hereinafter simply referred to as SA) 1, it is determined whether or not the big hit flag 1 to big hit flag 3 is abnormal. Specifically, it is determined whether or not the values of jackpot flag 1 to jackpot flag 3 match. Here, when it is determined that the values of the big hit flag 1 to the big hit flag 3 do not match, the big hit flag is regarded as abnormal. On the other hand, when the values of the big hit flag 1 to the big hit flag 3 match, it is determined that the big hit flag is not abnormal.
[0132]
When it is determined that the big hit flag 1 to the big hit flag 3 are abnormal, the process proceeds to SA2 and processing for rewriting the value of the big hit flag in which the abnormality has occurred is performed. Specifically, among the values of “00H” or “01H”, the value indicated by a large number (two) of the big hit flag 1 to the big hit flag 3 is regarded as a correct value, and the value of the small number (one) flag. Is rewritten to the value of the number of flags. Thereafter, the RAM data check process ends.
[0133]
On the other hand, if it is determined in SA1 that the big hit flag is not abnormal, the process proceeds to SA3, where it is determined whether or not the big hit state is set. Specifically, it is determined whether or not the big hit is based on the values of the big hit flag 1 to the big hit flag 3. If it is determined in SA3 that it is not a big hit, the process proceeds to SA10 described later. On the other hand, if it is determined that it is a big hit, the process proceeds to SA4.
[0134]
In SA4, it is determined whether or not the pattern data 1 is abnormal data. Specifically, the pattern data 1 stored in the RAM 403 is sampled, and it is determined whether or not the sampled value matches the correct pattern data 1 value. As a result, if the data does not match, it is determined that the pattern data 1 is abnormal. On the other hand, if the data is determined to match, the pattern data 1 is determined to be normal. If it is determined that the pattern data 1 is abnormal, the process proceeds to SA7 described later.
[0135]
On the other hand, if it is determined that the pattern data 1 is not abnormal, the process proceeds to SA5, where it is determined whether or not the pattern data 2 is abnormal data. Specifically, the pattern data 2 stored in the RAM 403 is sampled, and it is determined whether or not the sampled value matches the correct pattern data 2 value. As a result, when it is determined that the data does not match, it is determined that the pattern data 2 is abnormal data. On the other hand, when the data matches, it is determined that the pattern data 2 is normal data. The
[0136]
If it is determined in SA5 that the pattern data 2 is not abnormal data, the pattern data 1 and the pattern data 2 are both normal data, and the RAM data check process is terminated as it is. On the other hand, if it is determined in SA5 that the pattern data 2 is abnormal data, the process proceeds to SA6, where processing for rewriting the abnormal pattern data 2 with normal data is performed, and then the RAM data check is performed. The process ends.
[0137]
In SA7, which is executed when it is determined in SA4 that the pattern data 1 is abnormal data, it is determined whether or not the pattern data 2 is abnormal data. Specifically, the same determination as in SA5 described above is performed. If it is determined in SA7 that the pattern data 2 is not abnormal data, the process proceeds to SA8, where processing for rewriting the abnormal pattern data 1 to normal data is performed, and then RAM data check processing is performed. Ends.
[0138]
On the other hand, if it is determined in SA7 that the pattern data 2 is abnormal data, the process proceeds to SA9, where the initialization flag 1 is cleared to “0000H” (0 cleared). The initialization flag 1 is a flag used in an initialization process (EE12H) described with reference to FIGS. When the initialization flag 1 is cleared to 0, a process for initializing (clearing to 0) the data stored in the RAM 403 is executed in the initialization process. Therefore, if it is determined that both pattern data 1 and pattern data 2 are abnormal data in the big hit state, the data stored in the RAM 403 is initialized in the initialization process.
[0139]
In SA10, which is executed when it is determined in SA3 that it is not a big hit, it is determined whether or not the pattern data 1 is abnormal data. Specifically, the same determination as that of SA4 described above is performed. If it is determined that the pattern data 1 is abnormal data, the process proceeds to SA11, where the initialization flag 1 is cleared to zero. Specifically, the same processing as SA9 is performed. As described above, when an abnormality occurs in the pattern data 1 when it is not in the big hit state, the data stored in the RAM 403 is initialized in an initialization process described later.
[0140]
On the other hand, if it is determined in SA10 that the pattern data 1 is not abnormal data, the process proceeds to SA12, and it is determined whether or not the pattern data 2 is abnormal data. Specifically, determination similar to SA5 and SA7 described above is performed.
[0141]
If it is determined by SA12 that the pattern data 2 is not abnormal, both the pattern data 1 and the pattern data 2 are not abnormal, and the RAM data check process is terminated as it is. On the other hand, if it is determined in SA12 that the pattern data 2 is abnormal data, the process proceeds to SA13, where the pattern data 2 is rewritten with normal data, and then the RAM data check process is terminated. To do.
[0142]
As described above, when only the pattern data 2 is abnormal data when it is not a big hit, the process of rewriting only the abnormal pattern data 2 with normal data without initializing the RAM 403 is performed. Done. The reason is that the pattern data 2 is data for determining anomalies corresponding to control data that does not have a large problem in the progress of the game in the control of the game operation, so even if an abnormality occurs in this data, it is currently in progress. This is because it is appropriate to continue the game operation.
[0143]
By performing the RAM data check process shown in FIG. 20, the following effects are obtained. First, when the big hit flag 1 to the big hit flag 3 are abnormal data, the big hit flag in which the abnormality has occurred is rewritten to normal data. For example, when the big hit state has occurred, It is possible to prevent the inconvenience that the big hit state ends due to a minor abnormality.
[0144]
Further, since the stored data in the RAM 403 is initialized only when there is an abnormality in the pattern data 1 corresponding to the control data that may cause a great hindrance to the progress of the game operation when the big hit state is not in effect, It is possible to prevent the data stored in the RAM 403 from being initialized due to a certain abnormality. In other words, the data stored in the RAM 403 can be initialized only when an abnormality occurs in data that hinders normal progress of game control.
[0145]
Further, in the case of the big hit state, the data stored in the RAM 403 is initialized only when both the pattern data 1 and the pattern data 2 become abnormal data. Therefore, there is a slight abnormality in the data used for controlling the game operation. When this occurs, it is possible to prevent the stored data in the RAM 403 from being initialized.
[0146]
If the big hit state is not established, the data stored in the RAM 403 is initialized only when the pattern data 1 becomes abnormal data. On the other hand, if the big hit state is obtained, both the pattern data 1 and the pattern data 2 are abnormal. The stored data in the RAM 403 is initialized only when the data becomes correct. That is, in the case of the big hit state, the sensitivity for determining the data abnormality is lower than in the case of not having the big hit state. For this reason, it is possible to prevent as much as possible a disadvantageous situation for the player that the big hit state is terminated due to a slight abnormality of the control data in the big hit state compared to the case where the big hit state is not.
[0147]
In the RAM data check process of FIG. 20, when the big hit flag 1 to big hit flag 3 has an abnormal value, the process of rewriting the value of the big hit flag in which an abnormality has occurred has been described. However, the present invention is not limited to this, and the processing when the big hit flag is abnormal may be performed as follows.
[0148]
That is, the big hit flag is set to data that can take three values. Then, the values of the big hit flag 1 to the big hit flag 3 are compared with each other, and when the values do not match, the following control is performed. If the values of two of the three jackpot flags match, a process of rewriting the value of the minor (one) jackpot flag that does not match with the matching majority (two) value is performed. On the other hand, when the values of the big hit flag 1 to the big hit flag 3 are all different, the data stored in the RAM 403 is initialized by performing a process of clearing the initialization flag 1 to zero.
[0149]
By performing such processing, the following effects can be obtained. That is, when there is a slight abnormality in the data of the big hit flag 1 to the big hit flag 3, the player who ends the big hit during the big hit state by rewriting the abnormal big hit flag to a normal value. For example, when a serious abnormality occurs in the big hit flag 1 to the big hit flag 3, the stored data in the RAM 403 is initialized, so that the big hit state is erroneously generated due to the data abnormality. Inconvenience can be prevented.
[0150]
In the RAM data check process of FIG. 20, the process of clearing the initialization flag 1 to 0 when only the pattern data 1 becomes abnormal when it is not in the big hit state has been described. The zero clear process may be performed when either pattern data 1 or pattern data 2 becomes abnormal.
[0151]
FIG. 21 is a flowchart showing the processing procedure of the initialization processing. The initialization process is a process of determining the initialization flag 1 and the initialization flag 2 and branching to various initialization processes. First, it is determined whether it is before the start of initialization (EE44H). Specifically, it is determined whether or not the initialization flag 1 is set to “1068H” indicating that the initialization has been completed, and whether or not the initialization flag 2 is set to “01H”. Judgment is made. When the initialization flag 1 is set to “1068H” and the initialization flag 2 is set to “00H”, it is determined that the initialization is not started, otherwise the initialization is performed. It is determined that it is not before the start.
[0152]
When it is determined that the initialization is not yet started, a register initial value setting process shown in FIG. 25 described later is executed. On the other hand, if it is determined that it is not before the start of initialization, it is determined whether initialization is in progress (EE54H). Specifically, it is determined whether or not the initialization flag 1 is set to “55AAH” indicating that initialization is in progress. When the initialization flag 1 is “55AAH”, it is determined that initialization is in progress. If it is determined that initialization is in progress, a first initialization process shown in FIG. 22 described later is executed.
[0153]
On the other hand, when it is determined that initialization is not in progress, processing for setting an initialization flag is performed (EE5BH). Specifically, the initialization flag 1 is set to “55AAH”, and the initialization flag 2 is cleared to “00H”. Next, the interruption waiting process is repeated (EE63H).
[0154]
FIG. 22 is a flowchart showing the processing procedure of the initial initialization process. The first initialization process is a process of clearing data in the RAM 403 built in the basic circuit 40.
[0155]
First, it is determined whether or not the RAM 403 has been initialized (EE65H). Specifically, it is determined whether or not the initialization flag 2 is “00H”. When the initialization flag 2 is “00H”, it is determined that the initialization has not been completed. On the other hand, when the initialization flag 2 is not “00H”, it is determined that the initialization has been completed.
[0156]
When it is determined that the initialization has been completed, the initialization second process is executed. The initialization second process will be described later with reference to FIG. On the other hand, when it is determined that initialization has not been completed, processing for setting initialization preparation is performed. Next, a process for clearing address 00 in the RAM 403 is performed (EE6DH). Next, a process for updating (-1) the address to be initialized in the RAM 403 is performed (EE6FH).
[0157]
Next, it is determined whether initialization is in progress (EE70H). If it is determined that initialization is in progress, the RAM 403 is cleared and the initialization address is updated repeatedly. On the other hand, if it is determined that initialization is not in progress, processing for setting the initialization flag to indicate that initialization is in progress is performed (EE72H). Specifically, the initialization flag 1 is set to “55AAH”, and the initialization flag 2 is set to “01H”. Next, the interruption waiting process is repeated (EE7BH).
[0158]
FIG. 23 is a flowchart showing the procedure of the initialization second process. The initialization second process is a process for setting initial value data. First, it is determined whether or not the initialization flag is normal (EE7DH). Specifically, it is determined whether or not the initialization flag 2 is “01H”. When the initialization flag 2 is “01H”, it is determined that the initialization flag is normal. On the other hand, when the initialization flag 2 is other than “01H”, it is determined that the initialization flag is not normal. If it is determined that the initialization flag is not normal, initialization failure processing is executed. The initialization failure process will be described later with reference to FIG.
[0159]
On the other hand, if it is determined that the initialization flag is normal, process data / timer processing (P PRO TM) is executed (EE80H) in order to set process data for normal demonstration display. The process data / timer process will be described later with reference to FIG. Next, in order to initialize the reel symbol (special symbol) data, a data set process (P DATASET) is executed (EE86H). Data set processing will be described later with reference to FIG.
[0160]
Next, an initialization flag is set to indicate that the initialization is completed (EE8CH). Specifically, the initialization flag 1 is set to “1068H”, and the initialization flag 2 is cleared to “00H”. Next, processing for setting the valid time of the count switch (winning ball detector 23) is performed (EE94H). This process is a process for preventing error setting even if the winning ball detector 23 detects a winning ball within the valid time after the power is turned on. Next, the interrupt waiting process is repeated (EE99H).
[0161]
FIG. 24 is a flowchart showing the processing procedure of initialization failure processing. The initialization failure process is a process that is performed when the initialization fails, and is a process that clears the initialization flag so that initialization can be performed again from the beginning if the initialization is not performed normally. First, processing for setting an initialization flag (clearing the initialization flag) is performed so as to indicate that initialization has failed (EE9BH). Specifically, the initialization flag 1 is set to “0000H” (0 cleared), and the initialization flag 2 is cleared to “00H”. Next, the interruption waiting process is repeated (EEA3H).
[0162]
FIG. 25 is a flowchart showing a processing procedure for register initial value setting processing. The register initial value setting process is a process for initializing a device register built in the CPU 402 of the basic circuit 40. First, a data set process (P DATASET) for setting data in the built-in device register is executed (EEA5H). Data set processing will be described later with reference to FIG. Thereafter, the register initial value setting process is output.
[0163]
FIG. 26 is a flowchart illustrating a processing procedure of data output processing. The data output process is a process for outputting data such as output data to the output port of the basic circuit 40. First, processing for clearing the digit output is performed (EEACH). Next, processing for clearing the display data corresponding to the digit is performed (EEB5H). Next, in order to update the digit counter, a counter update process (P COUNT) is executed (EEBBH). Next, processing for setting digit-compatible data is performed (EEC3H). Next, processing for setting digit data is performed (EECDH). Next, a data output process for setting the set digit data to each output port is performed (EED9H). Thereafter, the data output process ends.
[0164]
FIG. 27 is a flowchart illustrating a processing procedure of display control processing. The display control process is a process of outputting the display device control code, that is, command data COM0 to COM7 related to the display control of the variable display device 4. First, processing for setting a display communication command header (header command) is performed (EEE9H). Next, processing for outputting command data corresponding to display control is performed (EEEDH).
[0165]
Next, a process for updating the checksum data is performed (EEFAH). Next, it is determined whether or not it is at the time of transferring the header command (EF00H). If it is determined that it is not during the transfer of the header command, the checksum data is cleared (EF04H). If it is after clearing the checksum data or if it is determined that it is not during the transfer of the header command, a counter update process (P COUNT) is executed to update the display control transfer counter (EF06H). The counter update process will be described later with reference to FIG. The display control transfer counter is a counter that counts command data to be output, and the type of command data is recognized based on the count value.
[0166]
Next, in order to output the interrupt signal INT for 500 μsec using the interrupt process, a process for setting a timer interrupt is performed. Next, a process of clearing the interrupt signal (display interrupt signal) INT is performed. Next, processing for permitting the timer interrupt set as described above is performed (EF25H). Thereafter, the display control process ends. By performing this display control process, command data COM0 to COM7 are output every 2 ms, and an interrupt signal INT is output at a predetermined cycle for 500 μsec.
[0167]
FIG. 28 is a flowchart illustrating a processing procedure of output data control processing. The output data control process is a process for performing display data control processing for LEDs, lamps, segment LEDs, and the like.
[0168]
First, it is determined whether or not the lamp timer (lamp timer) has expired (EF27H). Specifically, it is determined whether or not the value of the lamp timer stored in the RAM 403 of the basic circuit 40 is zero. In other words, the value of the lamp timer is updated by subtraction as time elapses. If it is determined that the lamp timer has not expired, a process of subtracting and updating (-1) the lamp timer is performed (EF2BH). Next, it is determined whether or not the lamp timer is calculating (subtracting) (EF2EH). If the lamp timer is being calculated, the output data control process ends.
[0169]
On the other hand, when the lamp timer is not being calculated or when the lamp timer has expired, the address of the lamp data is added and updated (+5) (EF30H). As a result, the address of the ramp data is updated to the address of the next ramp data. Next, it is determined whether or not the end of the ramp data. That is, it is determined whether the lamp data is in operation. If it is the end of the ramp data, the leading address of the ramp data is set. Next, when it is other than the end of the ramp data or when the setting of the leading address of the ramp data is completed, the updated value of the ramp data address is set (EF3BH). Next, a lamp timer is set (EF3DH). After the lamp timer is set, the output data control process ends.
[0170]
FIG. 29 is a flowchart showing a processing procedure of output data set processing. The output data set process is a process for converting each output data into an output format and setting it.
[0171]
First, a process of adding and updating (+1) the general-purpose timer is performed (EF42H). A general-purpose timer is a versatile timer. Next, processing for setting data of port C is performed (EF45H). The port C is a port used for controlling the decoration LEDs 32 and 36. Next, a process for setting digit 2 output data (decorative LED output data) is performed (EF51H).
[0172]
Next, a determination is made as to whether the error is not in progress. If it is not other than an error (in the case of an error), it is determined whether or not the display switching timing is in effect (EF5FH). If it is determined that the display switching timing is not reached, an error display (E display) is offset (EF63H). That is, processing for displaying the error display at a position different from the normal case is performed.
[0173]
Next, a process for calculating the winning count data is performed (EF67H). When the winning count data is calculated or when the display switching timing is in progress, processing for setting digit 1 output (number display output) data is performed (EF69H). Next, processing for setting digit 2 output data (starting storage display data) is performed (EF71H). Next, processing for setting the digit 3 output data (decorative LED display data) is performed (EF7DH). Next, a process for setting the digit 4 output data (normal symbol display data) is performed (EF83H). Next, processing for setting digit 5 output data (normal symbol start storage display data) is performed (EF94H). Next, a process for setting the lamp control data to the port D is performed (EFA0H). Thereafter, the output data set process ends.
[0174]
FIG. 30 is a flowchart illustrating a processing procedure of warning processing. The warning process is a process for monitoring a warning flag and setting a warning state. First, a warning flag is checked, and it is determined whether it is other than an error (EFBDH). If it is determined that the error is not in progress (if not in error), the warning process ends. When it is determined that it is not other than an error (when an error is occurring), processing for setting lamp data at the time of warning is performed (EFC1H). Thereby, the lamp data used at the time of warning is set. Next, a process for setting display warning data is performed (EFD0H). Thereby, data displayed at the time of warning is set. Next, a warning sound is set (EFD4H). Thereby, the sound generated at the time of warning is set. Thereafter, the warning process ends.
[0175]
FIG. 31 is a flowchart illustrating a processing procedure of information output processing. The information output process is a process for setting each information output data signal.
[0176]
First, processing for clearing the information output is performed (EFD9H). Next, it is determined whether or not it is during the fever check (EFDCH). If it is not during the fever check (if it is during the fever check), it is determined whether or not the effective start information timer has expired (EFE2H). The effective start information timer is a timer that defines a period for outputting the effective start information, and the timer value is stored in the RAM 403 of the basic circuit 40. This effective start information timer is subtracted and updated from a predetermined value.
[0177]
If it is determined that the effective start information timer has not expired, the effective start information timer is subtracted and updated (-1) (EFE6H). Next, processing for setting the effective start information is performed (EFE9H). If it is not during the fever check, if the valid start information timer has expired, or after the valid start information has been set, whether the process state indicated by the process flag is the state before opening the big prize opening Is determined (EFECH). If it is determined that the state is not before the big winning opening, the processing for setting the jackpot information is performed (EFF2H).
[0178]
When it is determined that the state is before the big prize opening or after the jackpot information is set, it is determined whether or not the current state is a state other than the probability changing state (high probability state) (EFF5H). ). If it is determined that the state is other than the probability fluctuation, the information output process ends. On the other hand, when it is determined that the state is not in the state of changing the probability (when changing the probability), processing for setting the probability changing information is performed (EFF9H). Thereafter, the information output process ends.
[0179]
FIG. 32 is a flowchart illustrating a processing procedure of process processing. The process process is a process in which the process flag WF PRO is determined and each module is branched and executed for each game execution. First, it is determined whether an error is occurring (EFFDH). Specifically, it is determined whether or not a warning flag is set. If it is determined that no error is occurring, each process is executed (F001H). Each process process is the symbol process process shown in FIG. 15, and each process process is executed according to the process flag. If each process is executed or if it is determined that an error has occurred, the process ends.
[0180]
FIG. 33 is a flowchart illustrating a processing procedure of random creation processing. The random creation process is a process of updating the random counter WC RND1 (random counter 1) for jackpot determination, the random counter for normal symbol determination (random counter 2), and the random counter WC RNDL for left symbol display. is there.
[0181]
First, processing for updating (+1) the value of the random counter 1 is performed (F021H). Next, it is determined whether or not the value of the random counter 1 is less than the maximum value that the counter can take (F024H). When it is determined that the value of the random counter 1 is not less than the maximum value, processing for clearing the random counter 1 is performed (F028H).
[0182]
When the random counter 1 is cleared or when it is determined that the random counter 1 is less than the maximum value, a process for setting the update value of the random counter 1 is performed (F02BH). Next, a process of updating (+1) the value of the random counter 2 is performed (F02DH). Next, it is determined whether or not the value of the random counter 2 is equal to or less than the maximum value that the random counter 2 can take (F030H).
[0183]
When it is determined that the value of the random counter 2 is not less than or equal to the maximum value, a process of calculating the minimum value of the random counter 2 is performed (F034H). When the minimum value of the random counter 2 is calculated or when it is determined that the value of the random counter 2 is equal to or less than the maximum value, a process of setting an update value of the random counter 2 is performed (F036H). Next, a counter update process (P COUNT) is executed to update the value of the random symbol WC RND L for left symbol display (F038H). The counter update process will be described later with reference to FIG. Thereafter, the random creation process ends.
[0184]
FIG. 34 is a flowchart showing the processing procedure of the switch processing. The switch process is a process for performing a logic determination process for each switch of the detection switch (detector). First, it is determined whether or not the current state is a probability setting (F041H). If it is determined that the probability is not being set, it is determined whether an error is occurring (F045H). Specifically, it is determined whether or not a warning flag is set. If it is determined that there is no error, the first type start port switch 1 process (P SW1 1) is executed (F049H). This process will be described later with reference to FIG.
[0185]
Next, the first type start port switch 2 process (PSW12) is executed (F04CH). This process will be described later with reference to FIG. Next, normal symbol switch processing (PSWZU) is executed (F04FH). This process will be described later with reference to FIG.
[0186]
After execution of the normal symbol switch process, if it is determined that the probability is being set, or if it is determined that an error has occurred, the count switch process (PSW09) is executed (F052H). This process will be described later with reference to FIG. Next, a specific area switch process (PSWV) is executed (F055H). This process will be described later with reference to FIG. Thereafter, the switch process ends.
[0187]
FIG. 35 is a flowchart showing the processing procedure of the first type start port switch 1 winning determination process. The first type start port switch 1 winning determination process is a process for determining the first type start port switch 1 (starting ball detector 21) and storing the value of the random counter WC RND1 in the big hit random storage bank. It is.
[0188]
First, a switch check process (P SW CHK) is executed (F059H). This process will be described later with reference to FIG. Next, it is determined whether or not the value is other than a switch-on check value (a case where it is checked that the switch is turned on in the switch check process and is used in the same meaning in the following description) (F05FH). When it is other than the switch-on check value (when the switch is in an off state), the first type start port switch 1 winning determination process ends. On the other hand, if it is not other than the switch-on check value, a random storage process (P BANK SET) is executed (F061H). This process will be described later with reference to FIG. Thereafter, the first type start port switch 1 winning determination process ends.
[0189]
FIG. 36 is a flowchart of a process procedure of a first type start port switch 2 winning determination process. The first type start port switch 2 winning determination process is a process for determining the first type start port switch 2 (starting ball detector 25) and determining the value of the random counter WC RND1 to be stored in the big hit random storage bank. It is.
[0190]
First, a switch check process (P SW CHK) is executed (F064H). This process will be described later with reference to FIG. Next, it is determined whether or not the value is other than the switch-on check value (F06AH). If it is determined that the value is other than the switch-on check value, the first type start port switch 2 winning determination process ends. On the other hand, when it is determined that the value is not other than the switch-on check value, a process of adding and updating (+) the electric accessory winning prize counter is performed (F06CH). The electric accessory winning counter is a counter for counting the number of hit balls that won the variable starter device 16. Next, a random storage process (P BANK SET) is executed (F06FH). This process will be described later with reference to FIG.
[0191]
FIG. 37 is a flowchart illustrating a processing procedure of random storage processing. The random storage process is a process for storing the value of the random counter WC RND1 for jackpot determination and storing the value of the left symbol display random counter WC RND L in the jackpot random storage bank.
[0192]
First, it is determined whether or not the start winning memorized number is the maximum value (F072H). When the starting winning memory number is the maximum value, the random storage process is terminated. On the other hand, when the start winning memory number is not the maximum value, processing for calculating the big hit random storage bank of the storage destination of the value of the random counter 1 is performed based on the current start winning memory number (F078H).
[0193]
Next, a process of storing the value of the random counter 1 in the calculated big hit random storage bank is performed (F081H). Next, a process of storing the value of the left symbol display random counter WCRND L in the calculated jackpot random storage bank is performed (F085H). Next, a process of adding and updating (+1) the winning memory counter is performed (F089H). The winning memory counter is a counter that counts the number of starting winning memories. Thereafter, the bank storage process ends.
[0194]
FIG. 38 is a flowchart showing the processing procedure of the count switch winning determination process. The count switch winning determination process is a process of performing a counting process by determining a winning of the count switch (winning ball detector 23).
[0195]
First, it is determined whether or not an error is occurring (F08DH). Specifically, it is determined whether or not a warning flag is set. If it is determined that an error is not occurring, it is determined whether or not the count switch valid timer has expired (F091H). The counter and the switch valid timer are timers that define a period during which the detection of the winning ball by the winning ball detector 23 is valid.
[0196]
When it is determined that the count switch valid timer has not expired, the count switch valid timer is subtracted and updated (-1) (F095H). After subtraction update of the count switch valid timer, when it is judged that an error is occurring, or when it is judged that the count switch valid timer has expired, the switch check processing (with respect to the winning ball detector 23) ( P SW CHK) is executed (F098H). This process will be described later with reference to FIG.
[0197]
Next, it is determined whether the value is other than the switch-on check value (F09EH). If it is determined that the value is other than the switch-on check value, the count switch winning determination process ends. On the other hand, when it is determined that the value is not other than the switch-on check value, a process of adding and updating (+1) the prize ball storage counter is performed (F0A0H). The prize ball storage counter is a counter that stores the number of prize balls.
[0198]
Next, a determination is made as to whether or not the time is an illegal winning (F0A3H). If it is determined that the prize is not an illegal prize (in the case of an illegal prize), an illegal prize error is set (F0A7H). Thereby, a warning flag for illegal winning is set. Next, after the illegal winning error is set or when it is determined that it is other than the illegal winning, the count process (P NINE) is executed (F0AAH). This process will be described later with reference to FIG. Thereafter, the count switch winning determination process ends.
[0199]
FIG. 39 is a flowchart illustrating a processing procedure of specific area switch winning determination processing. The specific area switch winning determination process is a process for determining the winning of the specific ball detector 22 and performing the specific area operation process.
[0200]
First, a switch check process is executed for the specific ball detector 22 (F0AEH). Next, it is determined whether the value is other than the switch-on check value (F0B4H). If it is determined that the value is other than the switch-on check value, the specific area switch winning determination process ends. On the other hand, when it is determined that the value is not other than the switch-on check value, a process of adding and updating (+1) the prize ball storage counter is performed (F0B6H).
[0201]
Next, it is determined whether or not it is an illegal winning (F0B9H). Specifically, it is determined whether the count switch valid timer has expired. If it is determined that it is not an illegal prize (if it is determined that the prize is illegal), an illegal prize error set is performed (F0BDH). Specifically, a warning flag is set. If it is determined that the prize is not an illegal prize or if an illegal prize error set is performed, it is determined whether an error is occurring (F0C0H). Specifically, it is determined whether or not a warning flag is set.
[0202]
If it is determined that an error is not occurring, it is determined whether or not it is during a valid time for winning a prize in the specific area (F0C4H). Specifically, it is determined whether or not the value of the specific area switch valid timer stored in the RAM 403 of the basic circuit 40 is 0 (whether or not the timer has expired). If it is determined that it is not during the valid time of the specific area, the specific area switch winning determination process ends.
[0203]
On the other hand, if it is determined that it is not during the valid time of the specific area, it is determined whether or not the number of times the variable winning ball apparatus 11 is opened is equal to or greater than the maximum value (15 times) (F0C8H). Specifically, the value of the number-of-releases counter stored in the RAM 403 of the basic circuit 40 is checked. The opening number counter is a counter that counts the number of times the opening / closing plate 14 is opened in the big hit state.
[0204]
When it is determined that the number of times of opening is not greater than or equal to the maximum value, it is determined whether or not the specific area switch-on flag is set (F0CEH). Specifically, it is determined whether or not the specific area switch-on flag is set in response to detection by the specific ball detector 22. The specific area switch-on flag is a flag indicating that the specific ball detector 22 has detected a winning ball. When it is determined that the specific area switch-on flag is not set, processing for setting the specific area switch-on flag is performed (F0D2H).
[0205]
When it is determined that an error has occurred, when it is determined that the number of releases is greater than or equal to the maximum value, when it is determined that the specific area switch-on flag is set, or when the specific area switch-on flag is set In the latter case, the count process (PNINE) is executed (F0D5H). The counting process will be described later with reference to FIG. Thereafter, the specific area switch winning determination process ends.
[0206]
FIG. 40 is a flowchart showing the procedure of the normal symbol switch winning determination process. In the normal symbol switch winning determination process, the winning determination of the passing ball detector 27 is performed, and if the normal symbol start winning memory is less than the maximum value, the value of the random counter (random counter 2) for determining the normal symbol hit is determined. This is a process of storing, and in this process, the normal symbol winning storage counter is also added and updated (+1).
[0207]
First, a switch check process (P SW CHK) is executed for the passing ball detector 27 (F0D9H). The switch check process will be described later with reference to FIG. Next, it is determined whether or not the passing ball detector 27 is in an off state (F0DFH). When it is determined that the passing ball detector 27 is in the OFF state, the normal symbol switch winning determination process is terminated.
[0208]
On the other hand, when it is determined that the passing ball detector 27 is not in the OFF state, it is determined whether or not the normal symbol start memory number is equal to or greater than the maximum value (F0E1H). If it is determined that the value is equal to or greater than the maximum value, the normal symbol switch winning determination process ends. On the other hand, if it is determined that the value is not equal to or greater than the maximum value, a process of calculating the address of the normal symbol random storage bank of the RAM 403 that stores the value of the random counter 2 is performed (F0E7H).
[0209]
Next, a process of storing the value of the random counter 2 in the calculated normal symbol random storage bank is performed (F0EDH). Next, a process of adding and updating (+1) the normal symbol winning memory counter is performed (F0F1H). Thereafter, the normal symbol switch winning determination process ends.
[0210]
FIG. 41 is a flowchart showing a processing procedure of sound processing. The sound processing is processing for updating the performance data pointer and performing sound performance processing. The sound data used for performance is set in a data table stored in the ROM 401. First, with respect to the sound data table, the address of the designated sound data is calculated (F0F5H). The sound performance is divided into channel 1 performance and channel 2 performance.
[0211]
Next, it is determined whether or not channel 1 performance is designated (F105H). If it is determined that the channel 1 performance is not designated, processing for calculating an address designating the channel 2 performance is performed (F108H). If it is determined that the channel 1 performance is designated or after the address designating the channel 2 performance is calculated, whether or not the performance based on the performance data designated for the channel 1 performance is being performed. Is determined (F10DH). If it is determined that the performance is not being performed, a new address of the sound data table and a performance timer are set (F111H). Thereby, sound data is set for the channel 1 performance. Next, a sound performance process (P PLAY) for outputting performance data for the channel 1 performance is executed (F119H). The sound performance process will be described later with reference to FIG.
[0212]
Next, processing for setting performance data of channel 2 performance is performed (F124H). Next, it is determined whether or not the performance is based on the designated data of the channel 2 performance (F127H). If it is determined that the performance is not being performed, a new address of the sound data table is set for the channel 2 performance (F12BH). Thus, new sound data is set for the channel 2 performance.
[0213]
Next, regarding channel 2 performance, it is determined whether or not performance is designated (F12FH). If it is determined that there is no performance designation, the sound processing ends. On the other hand, if it is determined that there is no performance designation, processing for setting a new performance timer for channel 2 performance is performed (F131H). When it is determined that the performance based on the specified data of the channel 2 is being performed or after a new performance timer is set for the channel 2, the sound performance process (P PLAY) is executed (F135H). The sound performance process will be described later with reference to FIG. Thereafter, the sound processing ends.
[0214]
FIG. 42 is a flowchart showing the procedure of the sound performance process. The sound performance process is a process of performing a sound performance process according to the performance code. Specifically, it is as follows. Based on the performance data output in the sound processing, the operation is performed while calculating the operation code in the designated sound data table, and the sound data and the sound IC are controlled according to the performance control code.
[0215]
First, a process for outputting performance preparation data for performance preparation is performed (F141H). Next, it is determined whether there is a sound timer (F14AH). The sound timer is a timer used for sound performance. When this timer is finished, the sound performance processing is finished. If it is determined that there is no sound timer, the sound performance process ends. On the other hand, if it is determined that there is a sound timer, the sound timer is subtracted and updated (-1), and whether or not the performance is being performed is determined (F14DH).
[0216]
If it is determined that the performance is being performed, the sound performance process is terminated. On the other hand, if it is determined that the performance is not being performed, it is determined in the sound data table whether the sound data used for the performance has ended (F150H). If it is determined that the sound data has ended, the sound performance process ends. On the other hand, if it is determined that the sound data has not ended, it is determined whether or not the sound data is other than the performance jump code (F154H). The performance jump code is one type of operation code, and is a code for jumping an address in the sound data table. If it is determined that it is not other than the performance jump code, a process of calculating the performance jump destination address is performed (F15AH). In that case, the process following the determination of whether or not the sound data is completed is repeated.
[0217]
On the other hand, if it is determined that it is other than the performance jump code, it is determined whether it is other than the performance reset code (F15EH). The performance reset code is one type of operation code, and is a code for resetting the performance. If it is determined that it is not a performance reset code (a performance reset code), a reset designation output process for setting a reset signal is performed (F162H).
[0218]
Next, a process for calculating the address and timer of the new sound data is performed (F169H). As a result, the sound data and the sound timer are updated. Next, reset designation cancellation processing for clearing the reset signal is performed (F16CH). Thereafter, the sound performance process ends.
[0219]
On the other hand, if it is determined that it is other than the performance reset code, it is determined whether it is a performance waiting code (F175H). The performance waiting code is one type of operation code, and is a code for transferring sound data to the next address. If it is determined that it is not a performance-waiting code, processing for outputting sound data is performed (F17BH). Next, it is determined whether or not it is other than the channel 1 performance designation (F180H). If it is determined that the performance is other than channel 1 performance, an output for designating performance of channel 2 is performed (F184H). When it is determined that the performance is not other than channel 1 performance designation or after channel 2 performance designation output, processing for outputting a write signal is performed (F18DH).
[0220]
Next, a process for latching the output is performed (F194H). When it is determined that it is a performance waiting code or after the output is latched, a process of updating (+2) the address of the sound data is performed (F19BH), and the sound performance process ends.
[0221]
FIG. 43 is a flowchart illustrating a processing procedure of random update processing. The random update process is a process of updating various random counters for normal symbol display, reach operation designation, middle symbol display, and right symbol display.
[0222]
First, a counter update process (P COUNT) is executed to update the random counter for normal symbol display (F19EH). The counter update process will be described later with reference to FIG. Next, a random counter update process (P COUNT) is executed to designate a reach operation (F1A5H). Next, in order to update the random counter WC RND C for medium symbol display, counter update processing (P
COUNT) is executed (F1ACH).
[0223]
Next, it is determined whether there is a carry of WC RND C (F1B3H). If it is determined that there is no carry, the random update process ends. On the other hand, when it is determined that there is a carry, a random counter update process PCOUNT is executed to update the random symbol WC RNDR for right symbol display (F1B5H). Thereafter, the random update process ends.
[0224]
FIG. 44 is a flowchart illustrating a processing procedure of counter update processing. The counter update process is a process for updating count values of various counters. First, a process of adding and updating (+1) the value of the counter is performed (F1BDH). Next, it is determined whether or not the updated counter value is less than the maximum value. When it is determined that the value is not less than the maximum value, a process for clearing the value of the counter is performed (F1C3H). When it is determined that the counter value is less than the maximum value or after the counter value is cleared, a process of setting the updated counter value is performed (F1C4H). Thereafter, the counter update process ends.
[0225]
45 and 46 are flowcharts showing the processing procedure of normal processing. The normal process is a process having the following contents. When there is no start memory (winning memory), normal process data setting processing is performed. When there is a start memory, the execution of the shortening mode is determined, the hit determination table corresponding to the probability setting, the big hit determination process, and the bank shift process are performed, and the start memory number is subtracted.
[0226]
First, a data set process (P DATASET) is executed for a normal work (F1C7H). Next, it is determined whether there is a winning memory (F1CDH). If it is determined that there is no winning memory, the process / timer process (P PRO TM) for normal time is executed (F1D1H), and the normal time process ends.
[0227]
On the other hand, when it is determined that there is a winning memory, a process for setting an effective start information output timer is performed (F1D9H). The effective start information output timer is a timer that defines the output time of the effective start information. Next, a process for clearing the shortening mode execution flag is performed (F1DDH). The shortening mode execution flag is a flag indicating whether or not the shortening mode is being executed.
[0228]
Next, it is determined whether or not the winning memory number is equal to or greater than a predetermined number of shortened executions for execution determination in the shortened mode (F1E3H). If it is determined that the number is not greater than the shortened execution number, it is determined whether or not the number of winning prizes is greater than or equal to a predetermined shortened effective number for determining whether or not the continuation of the shortened mode is valid. Done (F1E9H). If it is determined that the number is not more than the shortened effective number, processing for clearing the shortened mode valid flag is performed (F1EDH). The shortening mode valid flag is a flag indicating whether or not the shortening mode is permitted. Thereafter, the process proceeds to a jackpot flag clear process (F200H) described later.
[0229]
On the other hand, if it is determined that the winning storage number is equal to or greater than the shortened execution number, it is determined whether or not the winning mode is valid (F1F2H). Specifically, it is determined whether or not the shortening mode valid flag is set. If it is determined that the short mode is not valid, a process for setting a short command for display is performed to execute the short mode (F1F6H). Next, processing for setting a shortening mode execution flag is performed (F1FAH).
[0230]
When the number of winning prizes is greater than or equal to the shortened effective number, when the mode is other than the shortened mode valid, or after the shortened mode execution flag is set, processing for setting the shortened mode valid flag is performed (F1FDH). If the winning memory number is equal to or greater than the shortened valid number or after the shortened mode valid flag is set, a process for clearing the big hit flag is performed (F200H). The big hit flag is a flag for indicating that a big hit has occurred.
[0231]
Next, a process of calculating a normal probability hourly determination value table is performed (F203H). The hit determination value table is a table for determining a big hit, and is set in advance for a normal time and a high probability. As the hit determination table at the time of high probability, three types of hit determination tables of setting 1, setting 2 and setting 3 are set in advance. Next, a determination is made as to whether or not the probability fluctuation is in progress (F206H). Specifically, it is determined whether or not the time is other than the high probability. If it is determined that the probability is not changing, the process proceeds to a random check end process (F21FH) described later. On the other hand, when it is determined that it is not other than the probability fluctuation, a process of calculating a hit determination table for setting 3 with a high probability is performed (F20AH).
[0232]
Next, it is determined whether or not the probability setting is setting 3 (F20DH). If it is determined that the setting is 3, the process proceeds to a random check end process (F21FH) described later. On the other hand, when it is determined that it is not setting 3, processing for calculating a hit determination table at the time of high probability of setting 2 is performed (F213H). Next, it is determined whether or not the probability setting is setting 2 (F216H). If it is determined that the setting is 2, the process proceeds to a random check end process (F21FH) described later. On the other hand, when it is determined that it is not setting 2, processing for calculating a hit determination table at the time of high probability of setting 1 is performed (F21CH).
[0233]
Next, it is determined whether or not the hit determination check (random check) based on the calculated hit determination table is completed (F21FH). When it is determined that the random check has not ended, it is determined whether WC RND1 is other than the big hit value (F227H). When it is determined that WC RND1 is not a big hit value (a big hit value), a process of setting a big hit flag (big hit flag 1 to big hit flag 3) is performed (F22CH).
[0234]
When it is determined that the value of WC RND1 is other than the jackpot value or after the jackpot flag is set, the address to be checked in the hit determination table is added and updated (+2) (F22FH). The process returns to the determination process (F21FH) of whether or not the random check is finished. The random value check as described above is repeated until the end of the random check.
[0235]
On the other hand, if it is determined that the random check has been completed, bank shift processing is performed (F233H). Here, the random value for which the big hit determination is completed is cleared, and the big hit random storage bank data is shifted one bank at a time for the next big value big hit determination. Next, a process of subtracting and updating (-1) the winning memory number is performed (F24FH). Next, the process flag is updated (+1) (F252H). Thereby, the process proceeds to the next processing. Thereafter, the normal process ends.
[0236]
FIG. 47 is a flowchart illustrating the processing procedure of the change start process. The variation start process is a process for performing a special symbol variation start (variable start) process. First, process data / timer processing (P PRO TM) is executed to start symbol variation (F259H). This process will be described later with reference to FIG.
[0237]
Next, it is determined whether or not the process timer is operating (F25FH). If it is determined that the calculation is being performed, the variation start process ends. On the other hand, if it is determined that the calculation is not being performed, the stop symbol setting process (P ZESET) is executed (F261H). This process will be described later with reference to FIG.
[0238]
Next, it is determined whether or not the probability is changing (high probability state) (F264H). If it is determined that the probability is not changing, the reach operation setting process (P RCHSET) is executed (F268H). This process will be described later with reference to FIG. On the other hand, when it is determined that the probability is changing, it is determined whether or not the mode is other than the shortening mode (F26DH). Specifically, it is determined whether or not the shortening mode execution flag is set.
[0239]
If it is determined that the mode is not other than the shortened mode, a process for calculating a flag for stopping all symbols of the special symbol at once is performed (F272H). If it is determined that the mode is other than the shortened mode, or if it is after the calculation of the all symbols simultaneous stop flag, it is determined whether or not it is other than stop before and after the winning symbol by the probability variation reach (F274H). When it is determined that the probability fluctuation reach is not a stop before and after the winning hit, processing for calculating a flag indicating reach 4 is performed (F286H).
[0240]
When it is determined that the probability fluctuation reach is not other than the front / rear stop of the winning symbol, or when the flag of reach 4 is calculated, processing for setting the reach flag is performed (F288H). After the reach operation setting process or after setting the reach flag, a process flag is updated (+1) (F28AH). By updating the process flag, the process shifts to the all reel variation process. Thereafter, the variation start process ends.
[0241]
FIG. 48 is a flowchart showing the procedure of the stop symbol setting process. The stop symbol setting process is a process of setting stop symbol data of a special symbol and setting a reach operation.
[0242]
First, processing for clearing the reach selection flag is performed (F291H). The reach selection flag is a flag indicating whether or not a reach has been selected. Next, a determination is made as to whether or not it is a big hit (F294H). Specifically, it is determined whether or not a big hit is made based on the big hit flag. If it is determined that it is not a big hit, processing for setting a big hit stop symbol is performed (F298H). Next, processing for setting a reach selection flag at the time of big hit is performed (F2A0H). Thereafter, the stop symbol setting process ends.
[0243]
On the other hand, when it is determined that it is not a big hit, processing for setting a left stop symbol is performed (F2A6H). Next, processing for setting a right stop symbol is performed (F2AAH). Next, a process for setting an intermediate stop symbol is performed (F2AEH). Next, it is determined whether or not the left, middle, and right stop symbols do not match the jackpot symbol (F2B2H). When it is determined that the symbol matches the big hit symbol, a counter update process (P COUNT) for shifting the medium stop symbol from the big hit symbol is executed (F2BCH). This counter update process has been described with reference to FIG.
[0244]
When it is determined that each symbol does not match the jackpot symbol or after the counter update process for shifting the middle stop symbol is executed, a flag for selecting the normal reach is set (F2C4H). Next, processing for calculating the distance from the jackpot symbol is performed for the middle symbol (F2C8H). Next, it is determined whether or not the middle stop symbol is other than one symbol before the big hit symbol (F2D1H). Is set (F2D5H).
[0245]
If it is determined that the symbol is other than one symbol of the jackpot symbol or after the flag for selecting one symbol is set, whether or not the middle stop symbol is other than one symbol of the jackpot symbol Is made (F2D9H). If it is determined that the jackpot symbol is other than one symbol, the stop symbol setting process ends. On the other hand, when it is determined that the symbol is not other than one symbol of the big hit symbol, a flag for selecting one symbol too much reach is set (F2DDH). In this way, the reach selection flag is changed according to the distance of the middle stop symbol from the big hit symbol. Thereafter, the stop symbol setting process ends.
[0246]
FIG. 49 is a flowchart illustrating a processing procedure of reach operation setting processing. The reach operation setting process is a process for performing a reach operation setting process. First, it is determined whether or not the reach selection flag is other than set (F2E2H). When it is determined that the reach selection flag is not other than set (when it is determined that the reach selection flag is set), processing for calculating a reach operation selection table is performed (F2E6H). The reach operation selection table is a table for selecting a reach operation.
[0247]
Next, a process for calculating a pointer for determining the type of reach based on the value of WC RND RCH for determining the type of reach operation is performed (F2EDH). Next, processing for calculating a reach operation flag indicating the type of reach is performed based on the calculated pointer (F2F0H).
[0248]
When it is determined that the reach selection flag is not set or after the reach operation flag is calculated, processing for setting the reach operation flag is performed (F2F2H). Here, when the reach selection flag has not been set, “0” is set to the reach operation flag, and when the reach operation flag is calculated, a reach operation flag indicating the calculated reach type is set. Is done. Thereafter, the reach operation setting process ends.
[0249]
FIG. 50 is a flowchart showing a processing procedure of the all reel variation processing. The all reel variation process is a process for executing the process data of the all reel variation process. In this processing, process data to be executed in normal time, probability fluctuation, and shortening mode is calculated.
[0250]
First, processing for calculating all reel fluctuation process data is performed (F2F5H). Next, it is determined whether or not the shortening mode execution flag is set (F2F8H). When it is determined that the shortening mode execution flag is set, a process of calculating shortening variation process data that is process data in the shortening mode is performed (F2FCH). When the shortening mode execution flag is not set or after the shortening variation process data is calculated, it is determined whether or not the state is other than the probability variation (high probability state) (F2FFH).
[0251]
If it is determined that the probability is not being changed, it is determined whether reach 4 is set (F303H). When it is determined that the reach 4 is not set, a process for calculating the shortened process data at the time of changing the probability is performed (F309H). The shortened process data at the time of probability fluctuation is the process data of the pattern fluctuation at the time of high probability.
[0252]
If it is determined that the probability is not changing, if it is determined that the reach 4 is set, or if the process data is calculated after the process of shortening the probability change, the process data / timer set process (P PROTM) is executed (F30CH). This process will be described later with reference to FIG. Next, it is determined whether or not the process timer is being calculated (F30FH). If it is determined that the calculation is being performed, the all-reel variation process is terminated. On the other hand, when it is determined that the calculation is not being performed, it is determined whether or not the mode is the shortening mode during the probability variation (F311H).
[0253]
If it is determined that the shortening mode is not in the probability variation, it is determined whether or not a reach other than reach 5 is set (F317H). When it is determined that a type of reach other than reach 5 is not set, or when it is determined that the shortening mode is in the probability variation, processing for setting the right reel stop process is performed (F31BH). As a result, the process is set to shift to the right reel stop process. When reach other than reach 5 is set or after the right reel stop process is set, a process flag is updated (+1) (F31FH). Thereafter, the all-reel variation process ends.
[0254]
FIG. 50 is a flowchart showing the processing procedure of the left reel stop processing. The left reel stop process is a process for performing a stop process for the left reel (the left symbol of the special symbol). First, process data / timer set processing (P PRO TM) is executed (F326H). This process will be described later with reference to FIG. Next, it is determined whether or not the process timer is operating (F32CH). If it is determined that the calculation is being performed, the left reel stop process ends. On the other hand, if it is determined that the calculation is not being performed, the process flag is updated (+1) (F32EH). Thereafter, the left reel stop process ends.
[0255]
FIG. 52 is a flowchart showing the processing procedure of the right reel stop processing. The right reel stop process is a process for performing a stop process for the right reel (a right symbol of a special symbol). First, processing for calculating the right symbol stop process data at normal time is performed (F335H). The normal right design stop process data is process data for stopping the right design at normal times.
[0256]
Next, it is determined whether or not the vehicle is in a reach state (F338H). When it is determined that the state is not the reach state, the process for calculating the reach notice process data is performed (F33EH). The reach notice process data is process data for notifying that a reach state is to be reached. Next, it is determined whether the state is other than the reach 2 state (F341H). If it is determined that it is not other than reach 2, processing for calculating reach 2 notice process data is performed (F347H). The reach 2 notice process data is process data for notifying that the state of reach 2 will occur.
[0257]
When it is determined that it is other than reach, when it is determined that it is other than reach 2, or after the reach 2 advance process data is calculated, process data / timer set processing (P PRO TM) is executed. (F34AH). This process will be described later with reference to FIG. Next, it is determined whether or not the process timer is operating (F34DH). If it is determined that the calculation is being performed, the right reel stop process ends. On the other hand, if it is determined that the calculation is not being performed, the process flag is updated (+1) (F34FH). Thereafter, the right reel stop process ends.
[0258]
FIG. 53 is a flowchart showing the procedure of the middle reel stop process. The middle reel stop process is a process for stopping the middle reel (the middle symbol of the special symbol). First, reach 1 variation time calculation processing (P RCH1 TIME) is executed (F356H). This process will be described later with reference to FIG. Next, it is determined whether or not the reach flag indicates a reach with a number less than reach 2 (F359H). If it is determined that the reach flag is not less than reach 2, reach 3 variation time calculation processing (P RCH2 TIME) is executed (F35FH). This process will be described later with reference to FIG.
[0259]
If it is determined that the reach flag is less than reach 2, or after the reach 3 variation time calculation process, it is determined whether the reach flag indicates a reach with a number less than reach 4. (F362H). If it is determined that the reach flag is not less than reach 4, reach 6 variation time calculation processing (PRCH3TIME) is executed (F368H). If it is determined that the reach flag is less than reach 4 or after the reach 6 variation time calculation process, it is determined whether or not a reach other than reach 4 is set (F36BH). If it is determined that it is not other than reach 4, reach 4 variation time calculation processing (PRCH4 TIME) is executed (F371H).
[0260]
When it is determined that it is not reach 4 or after the reach 4 variation time calculation process is executed, a process for calculating the middle symbol stop process data is performed (F374H). The middle symbol stop process data is process data for stopping the middle symbol. Next, process data / timer set processing (P PRO TM) is executed (F37DH). This process has been described with reference to FIG. Next, it is determined whether or not the process timer is operating (F380H). If it is determined that the calculation is being performed, the middle reel stop process ends. On the other hand, if it is determined that the calculation is not being performed, a process for updating (+1) the process flag is performed (F382H). Thereafter, the middle reel stop process ends.
[0261]
FIG. 54 is a flowchart illustrating a processing procedure of reach 1 operation time calculation processing. The reach 1 operation time calculation process is a process for calculating the reach 1 operation time. First, processing for calculating the reach 1 stop time table address is performed (F389H). The reach 1 stop time table is a data table of special symbol stop time in the case of reach 1, and the address is calculated here.
[0262]
Next, a process for calculating the distance of the middle stop symbol from the big hit symbol is performed (F38CH). Next, processing for calculating the address of the stop time according to the calculated distance is performed (F395H). Next, the reach 1 stop time obtained based on the calculated stop time address is set (F398H). Thereafter, the reach 1 operation time calculation process ends.
[0263]
FIG. 55 is a flowchart showing a processing procedure of reach 3 operation time calculation processing. The reach 3 operation time calculation process is a process for calculating the reach 3 operation time. First, processing for calculating the reach 3 stop time table address is performed (F39DH). The reach 3 stop time table is a data table of stop times in reach 3. Here, the address of the table is calculated. Next, the distance from the jackpot symbol of the middle symbol is calculated (F3A0H).
[0264]
Next, based on the calculated distance, processing for calculating the address of the stop time is performed (F3A9H). Next, processing for setting the reach 3 swimsuit time is performed. Here, the reach-up time of the reach 3 is an operation time of an image peculiar to the reach 3. Next, processing for setting the normal reach time of reach 3 obtained based on the calculated stop time address is performed (F3B5H). Thereafter, the reach 3 operation time calculation process ends.
[0265]
FIG. 56 is a flowchart showing a processing procedure of reach 6 operation time calculation processing. The reach 6 operation time calculation process is a process for calculating the reach 6 operation time. First, processing for calculating the address of the reach 6 stop time table is performed (F3BAH). The reach 6 stop time table is a data table of reach 6 stop time. Here, the address of the table is calculated. Next, a process for calculating the distance of the middle symbol from the big hit symbol is performed (F3BDH). Next, processing for calculating a stop time address is performed based on the calculated distance (F3C6H). Next, a process of holding the operation time obtained based on the calculated stop time address as the calculation basic time is performed (F3C9H).
[0266]
Next, processing for setting the operation time obtained based on the calculated stop time address in the timer is performed (F3CFH, F3D5H). Thereafter, the reach 6 operation time calculation process ends.
[0267]
FIG. 57 is a flowchart showing a processing procedure of reach 4 stop position flag setting processing. The reach 4 stop position flag setting process is a process of setting a stop position flag in reach 4.
[0268]
First, a process for clearing the reach 4 stop position flag is performed (F3DDH). The reach 4 stop position flag is a flag indicating the stop position of the middle symbol in the reach 4. Next, a process for calculating the distance of the middle symbol from the big hit symbol is performed (F3E0H). Next, based on the calculated distance, it is determined whether or not the stop position of the right symbol is a stop before the big hit symbol (F3E5H). When it is determined that the stop is just before the big hit symbol, a process of setting a one symbol stop position flag is performed (F3FAH). Thereafter, the reach 4 stop position flag setting process ends.
[0269]
On the other hand, when it is determined that the stop is not in front of the big hit symbol, it is determined whether the stop is other than the big hit symbol (F3EBH). If it is determined that the stoppage is not a big hit symbol, processing for setting a big hit symbol stop position flag is performed (F3EEH). Thereafter, the reach 4 stop position flag setting process ends. On the other hand, when it is determined that the stoppage is other than the big hit symbol, the process of setting the one symbol excessive stop position flag is performed (F3F4H). Thereafter, the reach 4 stop position flag setting process ends.
[0270]
FIG. 58 is a flowchart illustrating the processing procedure of the fever check process. The fever check process determines whether or not it is a big hit. If it is determined to be a big hit, the probability fluctuation flag is set at the big hit in the probability fluctuation symbol, and the subsequent process settings are set. It is processing to do.
[0271]
First, process data / timer set processing (P PRO TM) is executed (F3FFH). This process will be described later with reference to FIG. Next, it is determined whether or not the process is being calculated (F405H). When it is determined that the calculation is being performed, the fever check process ends. On the other hand, when it is determined that the calculation is not being performed, it is determined whether or not the big hit state is made based on the big hit flag (F407H).
[0272]
When it is determined that it is not a big hit, a process for clearing the process flag is performed (F40BH). Next, process data set processing (PPRO SET) is executed for symbol display (F40EH). This process will be described later with reference to FIG. Next, a process for setting a process data address is performed (F414H). Here, processing for setting normal reel display process data and setting the head address in the demonstration display (demonstration display) process is performed.
[0273]
On the other hand, when it is determined that it is a big hit, a process for updating (+1) the process flag is performed (F41BH). As a result, the process flag is updated to one corresponding to the pre-opening process for the special winning opening. Next, it is determined whether or not the jackpot symbol is other than the probability variation symbol (F41EH). The probability variation symbol is a jackpot symbol that shifts to a high probability state. If it is determined that the symbol is not other than the probability variation symbol, processing for setting the probability variation flag is performed (F428H). The probability changing flag is a flag indicating a high probability state.
[0274]
After the process data address is set, when it is determined that it is other than the probability variation symbol, or after the probability variation flag is set, processing for clearing each use flag is performed (F42CH). Each use flag here includes a big hit flag, a reach operation flag, and a display control transfer counter. Thereafter, the fever check process ends.
[0275]
FIG. 59 is a flowchart showing the processing procedure for the pre-opening of the special winning opening. The process for pre-opening the big winning opening is a process for performing the setting before opening the big winning opening. First, a process for calculating the address of the process before opening the big winning opening is performed (F434H). Next, process data / timer set processing (P PRO TM) is executed (F43DH). This process will be described later with reference to FIG.
[0276]
Next, it is determined whether or not the process is being calculated (F440H). When it is determined that the calculation is in progress, the pre-opening process for the big prize opening ends. On the other hand, if it is determined that the calculation is not being performed, a process for clearing data in the work area of the RAM 403 used during the big hit is performed (F442H). The work in this case includes a work of a specific area switch-on flag and a work of a winning number counter. Next, the process flag is updated (+1) (F447H). As a result, the process is updated to the special winning opening open process. Thereafter, the pre-opening process for the special winning opening ends.
[0277]
FIG. 60 is a flowchart showing a processing procedure of the special winning opening open process. The special prize opening opening process is a process of performing a special prize opening opening process. First, processing for setting the count switch valid time is performed (F44EH). Next, a process of setting the specific area valid time is performed (F453H).
[0278]
Next, it is determined whether or not the winning number indicated by the value of the winning number counter is equal to or greater than the maximum value (F458H). When it is determined that the number of winning prizes is not equal to or greater than the maximum value, a process of calculating a big winning opening opening process address is performed (F45EH). Thereby, the value of the opening number counter is obtained. Next, process data / timer set processing (P PRO TM) is executed (F467H). This process will be described later with reference to FIG.
[0279]
Next, it is determined whether or not the process timer is being calculated (F46AH). When it is determined that the calculation is being performed, the special winning opening opening process is terminated. When it is determined that the number of winnings is equal to or greater than the maximum value or when it is determined that the calculation is not being performed, a process of updating (+1) the process flag is performed (F46CH). As a result, the process flag is updated to the one corresponding to the post-hit opening post-process. Thereafter, the process for opening the special prize opening is completed.
[0280]
FIG. 61 is a flowchart showing a processing procedure for post-opening of the special winning opening. The post-opening process for the special winning opening is a process for performing the process after the opening for the special winning opening and updating (-1) the number of probability fluctuations.
[0281]
First, processing for setting the count switch valid time is performed (F473H). Next, it is determined whether or not it is during the specific area valid time (F478H). If it is determined that it is not during the specific area valid time, the value of the specific area valid time timer is updated (-1) (F47CH).
[0282]
Next, it is determined whether or not the specific area valid time timer is being calculated (F47FH). If it is determined that it is not during the specific area valid time or if it is determined that the calculation is not being performed, it is determined whether or not the attacker has not won a prize (F481H). Here, it is determined whether or not the count value of the winning number counter is zero. When it is determined that the player has won a prize, processing for setting a count switch shift warning flag is performed (F485H). The count switch shift warning flag is a flag that warns that the count switch has been illegally shifted from the attacker winning path.
[0283]
If it is determined that the above calculation is being performed, if it is determined that the attacker has not won a prize, or if the count switch shift warning flag has been set, whether or not the specific area has not been won Is determined (F488H). Here, it is determined whether or not the specific area switch-on flag is set. If it is determined that the player has won a specific area, a process flag is set to a value before the special winning opening is opened (F48CH). Next, a process of updating (+1) the release number counter is performed (F493H). Thereafter, the post-opening process for the special prize opening ends.
[0284]
On the other hand, if it is determined that the specific area has not been won, a process of setting process data is performed (F498H). Next, it is determined whether or not the process timer is being calculated (F49EH). When it is determined that the calculation is in progress, the post-opening process for the special winning opening ends. On the other hand, when it is determined that the calculation is not being performed, a process flag is cleared (F4A0H). Next, a process for updating (-1) the number of probability fluctuations is performed (F4A5H). Next, process data / timer set processing (P PRO SET) is executed for symbol display (F4ACH). Next, a process for setting an address of process data for demonstration display (demonstration display) is performed (F4B2H). Thereafter, the post-opening process for the special prize opening ends.
[0285]
FIG. 62 is a flowchart showing the processing procedure of process data / timer processing. In the process data / timer process, process data is executed.
[0286]
First, the process data set process (P PRO SET) is executed (F4B8H). This process will be described later with reference to FIG. Next, it is determined whether or not the process timer has expired (F4BBH). If it is determined that the process timer has not expired, the process timer is updated (-1) (F4BFH). Next, it is determined whether or not the process timer is operating (F4C2H). When it is determined that the calculation is not being performed, a process data address is updated (+5) (F4C4H). Next, it is determined whether or not the process data has been completed (F4CBH).
[0287]
When it is determined that the process timer has expired or when it is determined that the process data has expired, processing for setting a new process address and process timer is performed (F4CFH). Thereafter, the process data / timer processing ends.
[0288]
On the other hand, if it is determined that the process data has not ended, it is determined whether the data is other than the external timer reference code (F4DAH). If it is determined that the code is not other than the external timer reference code, it is determined whether the code is a code other than the code corresponding to reach 4 (F4DEH). If it is determined that the code is not other than the code corresponding to the reach 4, it is determined whether or not it is the process end position (the stop position of the reach 4) (F4E5H). If it is determined that the process end position is not reached, processing is performed to set the reach 4 basic timer (F4EBH). The basic timer of reach 4 is a timer that defines the travel time of one symbol of reach 4.
[0289]
When it is determined that the process end position is reached or after the basic timer of reach 4 is set, a process for calculating the process at the time of stoppage is performed (F4F2H). Next, it is determined whether or not the stop is at the big hit position (F4F5H). If it is determined that it is not other than the big hit position stop, a process for calculating the process at the time of the big hit stop is performed (F4F9H). When it is determined that the position is other than the big hit position stop or after the process calculation at the time of the big hit stop, the process data address is set (F4FCH).
[0290]
When it is determined that it is other than the external timer reference code in the determination of whether it is other than the above external timer reference code, or after the process data address is set, a process for setting a new process timer is performed. (F50BH).
[0291]
If it is determined that the code other than the code corresponding to the reach 4 is determined to be other than the code corresponding to the reach 4, the external reference timer is set (F500H). When it is determined that the process timer is being calculated, if it is determined that it is being calculated, after the external reference timer is set, or after the new process timer is set The process for setting the display communication command (command data) is performed (F511H). Next, a process of setting a calculation flag is performed (F51BH). Thereafter, the process data / timer processing ends.
[0292]
FIG. 63 is a flowchart of the process data set process. The process data set process is a process for determining / setting a process data pointer and setting data.
[0293]
First, it is determined whether or not the process is currently being executed (F51DH). If it is determined that the process is not currently being executed, processing for setting a new process address is performed (F521H). Next, it is determined whether the command is other than an external reference command (F525H). If it is determined that the command is not an external reference command, processing for calculating an external reference timer is performed (F52FH). If it is determined that the command is other than an external reference command or after the calculation of the external reference timer, processing for setting a process timer is performed (F536H).
[0294]
When it is determined that the process is currently being executed or after the process timer has been set, processing for calculating the address of the ramp data is performed (F538H). Next, it is determined whether the ramp data is currently being executed (F541H). If it is determined that the lamp data is not currently being executed, a process for setting a new lamp data address is performed (F547H). Next, a process for setting a new lamp timer (lamp timer) is performed (F54BH). When it is determined that the lamp data is currently being executed or after a new lamp timer is set, processing for setting a sound performance flag is performed (F54FH). Thereafter, the process data set process ends.
[0295]
FIG. 64 is a flowchart illustrating a processing procedure of switch check processing. The switch check process is a process for determining the operation of each switch and setting the operation.
[0296]
First, processing for calculating data input from the input port is performed (F556H). Next, it is determined whether or not the designated switch is on (F55CH). If it is determined that the designated switch is not turned on, the designated error (warning flag) is cleared (F563H). Next, a process for clearing the switch counter is performed (F56AH). Thereafter, the process proceeds to a switch counter setting process described later.
[0297]
On the other hand, if it is determined that the designated switch is on, it is determined whether the switch counter is less than the maximum value (F56FH). When it is determined that the switch counter is not less than the maximum value, processing for setting the designated error flag (warning flag) is performed (F578H). This post-processing proceeds to a switch counter setting process described later. On the other hand, when it is determined that the switch counter is less than the maximum value, the switch counter is updated (+1) (F582H).
[0298]
If the switch counter has been cleared, if the designated error flag has been set, or if the switch counter has been updated, processing for setting the switch-on counter is performed (F588H). Next, a process for performing a switch-on check is performed (F58BH). Thereafter, the switch check process ends.
[0299]
FIG. 65 is a flowchart showing the processing procedure of the count processing. The count process is a process for updating the counter. Specifically, in order to update the winning number counter, the shift warning flag is cleared and the update condition of the counter is determined.
[0300]
First, the count switch shift warning flag is cleared (F590H). Next, it is determined whether or not the process is in a state before the special winning opening is opened (F593H). If it is determined that it is before the big winning opening is opened, the counting process ends. On the other hand, if it is determined that it is not before the big winning opening is opened, it is determined whether or not the state is a state other than the opening of the big winning opening (F599H). If it is determined that it is not during the opening of the special winning opening, it is determined whether or not there is no first opening operation of the special winning opening (F59BH).
[0301]
If it is determined that there is no first opening operation, the counting process ends. If it is determined that the prize winning opening is not being opened or if it is determined that the first opening operation has been performed, it is determined whether or not the number of winning prizes is equal to or greater than the maximum value (F5A0H). If it is determined that the number of winning prizes is equal to or greater than the maximum value, the counting process ends. On the other hand, if it is determined that the winning number is not equal to or greater than the maximum value, a process of updating (+1) the winning number counter is performed (F5A6H), and the counting process is ended.
[0302]
FIG. 66 is a flowchart showing the processing procedure of the normal symbol process. The normal symbol process is a process in which the normal symbol process flag is determined and each module is branched and executed for each game execution. First, it is determined whether or not an error is occurring by determining whether or not a warning flag is set (F5AAH). If it is determined that an error has occurred, the normal symbol process ends.
[0303]
On the other hand, if it is determined that the error is not occurring, the process of clearing the electric accessory solenoid data is performed (F5AEH). The electric accessory solenoid data is data for driving the solenoid 26. Next, processing for executing each process routine is performed based on the normal symbol process data (F5B1H). Thereafter, the normal symbol process process ends.
[0304]
FIG. 67 is a flowchart showing the processing procedure of normal symbol normal processing. This is a process of determining and updating the number of normal symbol winning memories (starting memory number), the process of determining the normal symbol random counter value, and the process of bank shifting the normal symbol starting memory data.
[0305]
First, it is determined whether or not there is a normal symbol winning memory (F5C3H). If it is determined that there is no normal symbol winning memory, the normal symbol normal time processing ends. On the other hand, if it is determined that there is a normal symbol winning memory, each data such as a normal symbol check value (winning determination value) and a normal symbol variation time at normal time is extracted (F5C7H).
[0306]
Next, it is determined whether the probability changing flag is not set (= 0) (F5CCH). If it is determined that the probability changing flag is not set, it is determined whether or not the special symbol process is in the state before the special winning opening is opened (F5D0H). If it is determined that it is not after the big prize opening, each data such as a normal symbol check value (hit determination value) and a normal symbol variation time at the time of probability variation is extracted (F5D6H).
[0307]
When it is determined that the flag during probability change is not set, when it is determined that the special symbol process is before or after the special prize opening is opened, or after each data related to the normal symbol at the time of probability change is extracted Then, a process of setting the normal symbol variation time is performed (F5DBH).
[0308]
Next, a process of updating (-1) the normal symbol winning memory counter is performed (F5DDH). Next, a process of designating a normal symbol hit stop symbol is performed (F5E0H). Next, it is determined whether or not the random value stored in the normal symbol random storage bank is a winning value (F5E2H). If it is determined that it is not a hit, a process of designating a stop symbol for the normal symbol is performed (F5E6H). When it is determined that the stored value of the normal symbol random storage bank is a win, or after designation of the stop symbol of the normal symbol is designated, processing for setting the stop symbol of the normal symbol is performed (F5EDH).
[0309]
Next, a process of updating (+1) the normal symbol process flag is performed (F5EFH). Next, a process of shifting the stored values of the normal symbol random storage bank one by one is performed (F5F2H). Thereafter, the normal symbol normal time processing ends.
[0310]
FIG. 68 is a flowchart showing the processing procedure of normal symbol variation processing. The normal symbol fluctuation process is a process of updating the normal symbol fluctuation timer and performing a normal symbol fluctuation process.
[0311]
First, it is determined whether or not the normal symbol variation timer has expired (F5FDH). The normal symbol variation timer is a timer that defines a variation time (variable display time) of a normal symbol, and performs a down-count with the passage of time. If it is determined that the normal symbol variation timer has not expired, a process of updating (-1) the value of the normal symbol variation timer is performed (F601H). Next, it is determined whether or not the normal symbol variation timer has expired (F602H).
[0312]
When it is determined that the first normal symbol variation timer has ended (F5FDH), or when it is determined that the second normal symbol variation timer has ended (F602H), Processing for setting the normal symbol variation timer is performed (F606H). Next, counter update processing (P COUNT) for the decorative symbol counter is executed (F60AH). When it is determined that the normal symbol variation timer has not expired or after the decorative symbol counter update process has been executed, the normal symbol process timer process (PFTIM) is executed (F612H).
[0313]
Next, it is determined whether or not the process timer is being calculated (F615H). If it is determined that the calculation is being performed, the normal symbol variation process is terminated. On the other hand, if it is determined that the calculation is not being performed, a process of setting a normal symbol stop symbol is performed (F617H). Next, a process of extracting process time according to each state of the game is performed (F61BH).
[0314]
Next, a process for setting the electric accessory release time is performed (F62FH). The electric accessory opening time means the opening time of the movable piece 17 of the variable starter device 16. Next, a process for clearing the electric winning prize counter is performed (F634H). The electric accessory winning counter is a counter for the number of winnings detected by the starting ball detector 25 after winning the variable start opening device 16. Next, a process of updating (+1) the normal symbol process control flag is performed (F637H). Thereafter, the normal symbol variation process is terminated.
[0315]
FIG. 69 is a flowchart showing the processing procedure of normal symbol stop processing. The normal symbol stop process is a process for performing a normal symbol hit determination process, a solenoid output data output process, and a normal symbol stop time determination process.
[0316]
First, a process for clearing the output of the electric accessory solenoid is performed (F63BH). Next, it is determined whether or not the stop symbol of the normal symbol is a winning symbol (F63EH). When it is determined that the stop symbol is a winning symbol, a process of setting the output of the electric accessory solenoid is performed to open the movable piece 17 (F644H). Next, it is determined whether or not the number of electrified electric winning items is less than the maximum value (F647H).
[0317]
When it is determined that the stop symbol is not a winning symbol, or when it is determined that the number of winnings of the electric winning component is less than the maximum value, normal symbol process timer processing (PFTIM) is executed (F34DH). The normal symbol process timer process will be described later with reference to FIG. Next, it is determined whether or not the process timer is being calculated (F650H). If it is determined that the calculation is being performed, the normal symbol stop process is terminated.
[0318]
When it is determined that the number of winnings for the electric accessory is less than the maximum value or when it is determined that the process timer is not being calculated, the normal symbol process flag and the electric accessory data are cleared. (F652H). The electric accessory data is data relating to driving of the variable starter device 16. Thereafter, the normal symbol stop process ends.
[0319]
FIG. 70 is a flowchart showing the processing procedure of normal symbol process timer processing. The normal symbol process timer process is a process for performing a determination process and an update process of the normal symbol process timer. First, it is determined whether or not the normal symbol process timer is 0 (F659H). If it is determined that the value is “0”, the normal symbol process timer process is terminated. On the other hand, when it is determined that it is not “0”, the process of updating (-1) the normal symbol process timer is performed (F65DH), and the normal symbol process timer process is ended.
[0320]
FIG. 71 is a flowchart showing a processing procedure for data set processing. The data set process is a process for storing designated data in a work to which data is transferred.
[0321]
First, processing for calculating the number of transfer data is performed (F661H). Next, processing for calculating transfer data is performed (F664H). Next, a process for calculating a transfer destination address is performed (F666H). Next, processing for setting transfer data is performed (F669H). Next, a process for updating (+3) the address specifying the transfer data is performed (F66CH). Next, a process of updating (-1) the number of remaining data is performed (F66FH). The number of remaining data refers to the number of transfer data that has not been transferred yet.
[0322]
Next, it is determined whether or not the transfer of all transfer data has been completed (F670H). If it is determined that the transfer of the transfer data has not been completed, the process returns to the transfer data calculation step, and the above-described processing is repeated until the transfer of all the transfer data is completed. On the other hand, if it is determined that the transfer of all the transfer data has been completed, the data set process ends.
[0323]
FIG. 72 is a flowchart of the probability setting process. The probability setting process is a process for setting a probability of jackpot determination. Here, the configuration of the probability setting key switch will be briefly described. The probability setting key switch is configured so that the probability of jackpot determination can be set by inserting a key into the key hole of the probability setting key switch and turning the key. The key can be turned to the left and right, and the probability is set by operating the key to its left position, right position, and neutral position. In addition, a display unit is provided in the vicinity of the probability setting key switch to indicate which of setting 1, setting 2 and setting 3 is set by lighting the LED.
[0324]
First, a switch check process (P SW CHK) is executed to determine the probability setting key switch (F676H). Next, it is determined whether or not the probability setting switch is set to the left side (F67CH). When it is determined that the probability setting switch is set to the left side, the process proceeds to a probability setting mode process described later (see FIG. 73). On the other hand, if it is determined that the probability setting switch is not set to the left side, a switch determination process (P SW CHK) is executed for the probability setting key switch (F67EH). This process has been described with reference to FIG.
[0325]
Next, it is determined whether or not the probability setting switch is set on the right side (F684H). If it is determined that the probability setting switch is set to the right, the process proceeds to the probability change mode process (see FIG. 74). On the other hand, when it is determined that the probability setting switch is not set on the right side, processing for clearing the probability setting work is performed (F686H).
[0326]
Next, it is determined whether the probability setting is normal (F68BH). If it is determined that the normal time is reached, the probability setting process ends. On the other hand, if it is determined that it is not normal, it is determined whether the probability setting display timer has expired (F690H). The probability setting display timer is a timer that defines a period during which the setting of the probability setting is set to one of setting 1 to setting 3.
[0327]
When it is determined that the probability setting display timer has not expired, a process of updating (-1) the probability setting display timer is performed (F694H). Next, it is determined whether or not the probability setting display has ended (whether or not the probability setting display timer has ended) (F697H). If it is determined that the probability setting display has not ended, the process proceeds to a display data set process described later (see FIG. 77).
[0328]
On the other hand, when it is determined that the probability setting display has ended or when it is determined that the probability setting display timer has ended (F690H), processing for clearing the probability setting flag is performed. The probability setting flag is a flag indicating that the probability is being set.
[0329]
Next, serial ROM read processing (LROMREAD) is executed (F69CH). This process will be described later with reference to FIG. Next, a probability / probability setting display setting process (PSET RND) is executed (F69FH). This process will be described later with reference to FIG. Next, an interrupt waiting state is set (F6A2H).
[0330]
If it is determined that the probability setting switch is set to the left side in the determination as to whether it is on the left side, the process proceeds to the probability setting mode process. FIG. 73 is a flowchart showing the processing procedure of the probability setting mode processing. The probability setting mode processing is processing for setting probability display data.
[0331]
First, it is determined whether or not the probability setting flag is set during normal operation (F6A4H). If it is determined that the flag is normally set, the process proceeds to a display data set process described later (see FIG. 77). On the other hand, if it is determined that the flag is not normally set, it is determined whether the probability is being set (F6A8H).
[0332]
If it is determined that the probability is being set, the process proceeds to a display data set process described later (see FIG. 77). On the other hand, if it is determined that the probability is not being set, the probability setting rewriting step counter is updated (+1) (F6ACH). The probability setting rewriting step counter is a counter used for rewriting (changing) the probability setting. Next, processing for setting a probability setting display timer is performed (F6AFH). Thereafter, the process proceeds to the probability / probability setting display setting process (see FIG. 78).
[0333]
If it is determined that the probability setting switch described above is on the right side in the determination of whether it is on the right side, the process proceeds to a probability changing process (step 1). FIG. 74 is a flowchart showing the processing procedure of the probability changing process (step 1). (Probability changing process step 1) is a process for executing step 1 of the probability changing process.
[0334]
First, it is determined whether or not it is normal time by the probability setting flag (F6B6H). If it is determined that it is normal time, the probability changing process (step 1) ends. On the other hand, if it is determined that it is not normal time, it is determined whether or not the probability setting display is completed by checking the probability setting display timer (right switch on power supply) (F6BAH).
[0335]
If it is determined that the display has been completed, the process proceeds to a probability / probability setting display setting process described later (see FIG. 78). On the other hand, when it is determined that the display has not ended, processing for setting a probability setting display timer is performed (F6BEH). Next, it is determined whether or not the probability setting rewrite step counter is other than 1 (F6C3H). When it is determined that the value of the probability setting rewrite step counter is other than 1, the process proceeds to a probability changing process (step 2) described later (see FIG. 75). On the other hand, when it is determined that the value of the probability setting rewrite step counter is 1, a counter update process (P COUNT) is executed for the probability setting rewriting step counter (F6C7H). This process has been described with reference to FIG.
[0336]
Next, serial ROM preparation processing (LROMSET) is executed (F6CFH). This process will be described later with reference to FIG. Next, a process of updating (+1) the probability setting rewriting step counter is performed (F6D4H). Thereafter, the process proceeds to a display data set process described later (see FIG. 77).
[0337]
FIG. 75 is a flowchart showing the procedure of the probability changing process (step 2). The probability changing process (step 2) is a process for executing step 2 of the probability changing process.
[0338]
First, it is determined whether the probability setting rewrite step counter is other than step 2 (2) (F6D9H). If it is determined that it is other than step 2, the process proceeds to a probability setting process (step 3) (see FIG. 76). On the other hand, if it is determined in step 2, serial ROM preparation processing (LROMSET) is executed (F6DCH). This process will be described later with reference to FIG.
[0339]
Next, serial ROM write processing (ROMWRITE) is executed (F6E1H). This process will be described later with reference to FIG. Next, a process of updating (+1) the probability setting rewriting step counter is performed (F6E6H). Thereafter, the process proceeds to display data set processing (see FIG. 77).
[0340]
FIG. 76 is a flowchart showing the processing procedure of the probability changing process (step 3). The probability changing process (step 3) is a process for executing step 3 of the probability changing process.
[0341]
First, the probability setting rewriting step counter is subtracted and updated (-1), and it is determined whether or not the counter is other than step 3 (3) (F6EBH). If it is determined that it is other than step 3, the probability changing process (step 3) ends. On the other hand, if it is determined in step 3, it is determined whether or not the serial ROM operation is being written (F6EEH). If it is determined that writing is in progress, the probability changing process (step 3) ends. On the other hand, if it is determined that writing is not in progress, serial ROM preparation processing (LROMSET) is executed (F6F5H). This process will be described later with reference to FIG.
[0342]
Next, a probability / probability setting display setting process (PSET RND) is executed (F6FAH). This process will be described later with reference to FIG. Next, a process of adding and updating (+1) the probability setting rewriting step counter is performed (F6FDH). Thereafter, the process proceeds to display data set processing (see FIG. 77).
[0343]
FIG. 77 is a flowchart showing the processing procedure of the display data set processing. The display data set process is a process of setting probability setting display data. In this processing, processing for setting probability setting display data is performed (F700H). Thereafter, the display data set process ends.
[0344]
FIG. 78 is a flowchart of a process procedure of the probability / probability setting display setting process. The probability / probability setting display setting process is a process for setting a probability and setting probability setting display data.
[0345]
First, processing for calculating a probability setting table address is performed (F705H). The probability setting table is a data table of probability setting data. Here, processing for calculating the address of the probability setting data corresponding to the value of the probability setting flag is performed. Next, in the probability setting table, processing for setting the probability setting data written in the calculated address to the probability setting display data is performed (F70EH). Next, processing for setting the maximum value of random 1 (WC RND1) is performed based on the probability setting data written to the calculated address (F712H). Thereafter, the probability / probability setting display setting process ends.
[0346]
FIG. 79 is a flowchart showing the processing procedure of serial ROM write clock processing. The serial ROM write clock process is a process for writing serial ROM data. First, processing for setting the serial ROM write data and the SK signal (= 1) to the port I is performed (F717H). (Port I is one output port of the basic circuit 40.) Next, processing for setting the SK signal (= 0) to port I is performed (F71CH). Thereafter, the serial ROM write clock process is completed.
[0347]
FIG. 80 is a flowchart showing a processing procedure of serial ROM preparation processing. The serial ROM preparation process is a process for preparing operation of the serial ROM. First, a process for saving the write data to the serial ROM is performed (F722H). Next, processing for setting the CS (chip select) signal to the ON state is performed (F726H). Next, serial ROM write clock processing (LSET SK) for turning on / off the SK signal is executed (F72FH). This process has been described with reference to FIG.
[0348]
Next, a processing counter is set (F731H). The processing counter is a counter that defines a period during which data output processing is performed. Next, a process for setting write data is performed (F733H). Next, serial ROM write clock processing (LSET SK) is executed (F73BH). This process has been described with reference to FIG. Next, the processing counter is updated (-1) (F73DH).
[0349]
Next, it is determined whether or not the value of the processing counter is other than 0 (F73EH). When this processing counter is other than 0, data output processing is in progress. If the processing counter is other than 0, the processing from writing data set (F733H) to processing counter update (F73DH) is repeatedly executed.
[0350]
On the other hand, if it is determined that the value of the process counter is 0, it is determined whether the process is a process other than the read / write process (F740H). If it is determined that the process is other than the read / write process, the serial ROM preparation process ends. On the other hand, when it is determined that the read / write process is being performed, a process of setting the CS signal to the ON state is performed (F746H).
[0351]
Next, serial ROM write clock processing for turning on / off the SK signal is executed three times in succession (F74FH, F751H, F753H). Each of these processes has been described with reference to FIG. Next, processing for setting the CS signal to the OFF state is performed (F755H). This completes preparation for operating the serial ROM. Thereafter, the serial ROM preparation process ends.
[0352]
FIG. 81 is a flowchart showing the processing procedure of serial ROM read processing. The serial ROM read process is a process for reading data from a serial ROM (EEPROM). First, in order to set a serial ROM read command / address, serial ROM preparation processing (LROMSET) is executed (F75DH). This process has been described with reference to FIG. Next, the CS signal is set to the on state, the processing counter is set, and the read work is cleared (F762H).
[0353]
Next, the serial ROM write clock processing (LSETSK) described above is executed for the SK signal (F772H). Next, data is read (F775H). Next, the process counter is updated (-1) (F780H). Next, it is determined whether or not the value of the processing counter is other than zero. If it is determined that the value of the process counter is other than 0, the serial ROM write clock process (F772H) to the process counter update process (F780H) are repeatedly executed until the value of the process counter becomes 0. .
[0354]
When it is determined that the value of the processing counter is 0, it is determined whether or not the read data is less than the maximum value (F785H). If it is determined that the read data is not less than the maximum value, a process of clearing the read data (read data) is performed (F78AH). When it is determined that the read data is less than the maximum value or after the read data is cleared, processing for setting the read data is performed (F78BH). Thereby, the probability set value flag is set. Next, processing for setting the CS signal to the OFF state is performed (F78DH). Thereafter, the serial ROM read process ends.
[0355]
FIG. 82 is a flowchart showing the processing procedure of serial ROM write processing. The serial ROM write process is a process for performing a data write process of a serial ROM (EEPROM).
[0356]
First, processing for temporarily storing read data is performed, and a processing counter is set (F797H). Next, the clear data (0 data) is set and the CS signal is set to the ON state (F79BH). Next, serial ROM write clock processing (LSET SK) is executed (F7A4H). Next, the process counter is updated (-1) (F7A7H).
[0357]
Next, it is determined whether or not the value of the processing counter is other than 0 (F7A8H). If it is determined that the value of the process counter is other than 0, the serial ROM write clock process (F7A4H) and the process counter update process (F7A7H) are repeatedly executed until the value of the process counter becomes 0. .
[0358]
On the other hand, when it is determined that the value of the processing counter is 0, processing for setting the processing counter is performed (F7AAH). Next, processing for setting the CS signal to the ON state is performed (F7AEH). Next, a process for setting write data is performed (F7B2H). Next, serial ROM write clock processing (LSET SK) is executed (F7BAH). This process has been described with reference to FIG.
[0359]
Next, the processing counter is updated (−1) (F7BDH). Next, it is determined whether or not the value of the processing counter is other than 0 (F7BEH). If it is determined that the value of the process counter is other than 0, the write data set process (F7B2H) to the process counter update process (F7BDH) are repeatedly executed until the process counter value becomes 0.
[0360]
On the other hand, when it is determined that the value of the processing counter is 0, the CS signal is set to the off state, and then the processing to set the on state is performed (F7C0H). Thereafter, the serial ROM write process ends.
[0361]
FIG. 83 is a flowchart showing the processing procedure of the hitting ball signal processing. The hitting ball signal process is a process of performing an update process of the hitting ball signal processing counter. First, a process of clearing the hitting ball signal counter is performed (F7CFH). The winning ball signal counter is a counter that counts a winning ball (winning ball) signal.
[0362]
Next, it is determined whether or not the hit ball signal input is in an OFF state (F7D0H). When it is determined that the hitting ball signal input is not in the off state (when it is in the on state), it is determined whether or not the value of the hitting ball signal counter is equal to or greater than the maximum value (F7D7H). If it is determined that the value is not equal to or greater than the maximum value, a process for adding and updating (+1) the winning ball signal counter is performed (F7DDH).
[0363]
When it is determined that the hitting ball signal input is in the OFF state, when it is determined that the value of the hitting ball signal counter is greater than or equal to the maximum value, or after the addition of the hitting ball signal counter is updated, Processing is performed for setting the ball signal counter and designating the number of prize balls to 0 (F7DEH).
[0364]
Next, it is determined whether or not the value of the hitting ball signal counter is 0 (F7E2H). When it is determined that the value of the hitting ball signal counter is not 0, it is determined whether or not the value of the hitting ball signal counter is 1 (F7E6H). If it is determined that the value of the hitting ball signal counter is not 1, the hitting ball signal processing is terminated in order to maintain the signal being output. On the other hand, when it is determined that the value of the winning ball signal counter is 1, processing for designating the number of winning balls to 5 is performed (F7EAH). Thereby, the number of prize balls is set to five.
[0365]
Next, it is determined whether or not the value of the prize ball storage counter is other than 0 (F7ECH). As described above, the winning ball storage counter is a counter that is added and updated when a hit ball wins a big winning opening. When it is determined that the value of the prize ball storage counter is other than 0, a process of designating the number of prize balls as 15 is performed (F7F0H). Thereby, the number of prize balls is set to 15. Next, a process of subtracting and updating (-1) the prize ball storage counter is performed (F7F2H).
[0366]
When it is determined that the winning ball signal counter is 0, when the winning ball memory counter is determined to be 0, or after the winning ball memory counter is subtracted and updated, the winning ball number output is set. Is performed (F7F5H). The contents of this output are as follows. When there is no winning ball, the prize ball number output indicates zero. If there is a winning ball and no number of prize balls is stored, the number of prize balls is five. If there is a winning ball and the number of winning balls is stored, the number of winning balls is 15. After the number of winning balls is output, the hitting ball signal processing ends.
[0367]
Next, the contents of the image display control executed by the CRT control circuit 60 of the display control board will be described. 84 to 316 are flowcharts showing the processing procedure of image display control.
[0368]
Image display control is roughly divided into the following five processes. These processes are general processes, command control processes, screen basic processes, slot display processes, and round display processes. The general process is a general process content of the image display control. The command control process is a process for performing control based on command data received by the CRT control circuit 60. The screen basic process is a basic process related to the display screen. The slot display process is a process related to variable display of special symbols. The round display process is a process related to a display image in each round in the repeated continuation control when a big hit occurs. Hereinafter, these processes will be described in order.
[0369]
General processing
First, the contents of general processing will be described with reference to FIGS. FIG. 84 is a flowchart showing the processing procedure of START processing (start processing).
[0370]
First, processing for prohibiting the interrupt operation is executed (0100H). Next, processing for setting a stack pointer is performed (0101H). Next, a process for initializing the watchdog timer is performed (0104H). This watchdog timer is configured by software and operates in accordance with the execution of the control program.
[0371]
Next, a process of checking data in the RAM 603 is performed (010AH). Next, a process for initializing each register is performed (0111H). Next, processing for initializing VDP (VDP A63, VDP B64) is performed (0138H). Next, processing for permitting the interrupt operation prohibited in the previous step is performed (0150H). Next, the process of analyzing the received command data COM0 to COM7 is repeatedly executed (0175H).
[0372]
FIG. 85 is a flowchart showing a processing procedure for interrupt processing from the main. This process is a process related to an interrupt process from the basic circuit 40 (main). First, processing for prohibiting an interrupt operation is performed (017BH). Next, a process of receiving command data COM0 to COM7 is performed (01B5H). Next, processing for setting command data is performed in order to perform processing based on the received command data (01C2H). Next, a process for permitting the interrupt operation prohibited in the previous step is performed (01D0H). After that, the interrupt process from the main ends.
[0373]
The CRT control circuit 60 periodically receives an interrupt signal and command data. When an interrupt signal is received, an interrupt operation is performed to immediately read command data, and the display image of the variable display device 4 is controlled based on the read command data. By controlling the display image using such an interrupt signal, the following effects can be obtained. That is, since display control corresponding to the command data is immediately performed in response to the interrupt signal, the relationship between the progress of the game and the display image content can be synchronized. For this reason, it is possible to improve the reliability of synchronizing the progress of the game with the display image.
[0374]
In the case of performing control based on command data, CRT control circuit 60 receives an interrupt signal INT and performs an interrupt operation in response to the interrupt signal. Command data is read after prohibiting a new interrupt operation, and control is performed to permit a new interrupt operation after the reading is completed.
[0375]
By performing such control, the following effects can be obtained. In other words, even if noise is input irregularly from the interrupt signal input terminal between the input of a certain interrupt signal and the input of the next interrupt signal, Since an interrupt operation in response to an interrupt signal is prohibited, an erroneous interrupt operation due to noise can be prevented. Therefore, it is possible to prevent a malfunction due to noise intrusion regarding the image display control.
[0376]
FIG. 86 is a flowchart showing the processing procedure of watchdog timer processing. First, a communication monitoring process for monitoring the communication state from the basic circuit 40 of the main board to the CRT circuit 60 of the display control board is performed (0293H). Next, a loop monitoring process for monitoring the loop time of the main loop of the control program for image display control is performed (02A1H). Next, a RAM monitoring process for monitoring data stored in the RAM 603 is performed (02AFH).
[0377]
Next, a voltage monitoring process for monitoring a power supply voltage supplied to a control circuit such as the CRT control circuit 60 formed on the display control board is performed (AAAAAH). Next, a process of updating a random number counter used in image display control is performed (02B7H). This random number counter is a counter used for randomizing the appearance of characters displayed on the variable display unit 4 and randomizing the color change of the display image. Thereafter, the watchdog timer process ends.
[0378]
Next, the voltage monitoring process executed in the watchdog timer process will be described in detail. FIG. 87 is a flowchart showing a processing procedure of voltage monitoring processing.
[0379]
First, the power supply voltage V is checked (S1). Next, it is determined whether or not the power supply voltage V has dropped below a predetermined value (S2). When it is determined that the power supply voltage V has not decreased below the predetermined value, the process proceeds to S7 described later. On the other hand, when it is determined that the power supply voltage V has dropped below a predetermined value, it is determined whether or not the time is being measured by the voltage monitoring timer (S3). This voltage monitoring timer is a timer that is set in S4 to be described later and starts measuring time.
[0380]
When it is determined that the voltage monitoring timer is not timed, the voltage monitoring timer is set and time measurement is started (S4). When it is determined that the time is being measured in S3 or after the time is started in S4, the value of the voltage monitoring timer is checked, and whether or not a predetermined time has elapsed after the power supply voltage V has decreased. A determination is made (S5). If it is determined that the predetermined time has not elapsed, the voltage monitoring process ends. On the other hand, when it is determined that the predetermined time has elapsed, a process of resetting the operation of the CRT control circuit 60 is performed (S6). Thereafter, the voltage monitoring process ends.
[0381]
On the other hand, if it is determined in S2 that the power supply voltage V has not decreased below the predetermined value, it is determined whether or not the power supply voltage monitoring timer is measuring time (S7). If it is determined that the time is being measured, the voltage monitoring process ends. On the other hand, when it is determined that the time is being measured, a process for resetting the time measured by the power supply voltage monitoring timer is performed (S8), and the voltage monitoring process is terminated. Thus, the power supply voltage is monitored using the watchdog timer, and when the power supply voltage drops below a predetermined value for a predetermined time or more, the operating state of the CRT control circuit 60 is initialized.
[0382]
By performing such control, the following effects can be obtained. When the power supply voltage decreases, an abnormal image may be displayed in the middle of image display. In such a case, the CPU 601 may run out of control, and image data may be destroyed due to this. In such a case, it becomes difficult to return the control circuit formed on the display control board including the CRT control circuit 60 to a normal state. On the other hand, if the voltage monitoring process described above is performed, the CRT control circuit 60 can be reset before the CPU 601 goes out of control. When such a reset is performed, it becomes easy to return the control circuit formed on the display control board including the CRT control circuit 60 to a normal state.
[0383]
Command control processing
Next, command control processing will be described with reference to FIGS. 88 and 89 are flowcharts showing the processing procedure of the START process of the command control process. The command control process is a process for reading and executing the command data COM0 to COM7 when the interrupt signal INT is input. This START process is a process executed at the start of the command control process.
[0384]
Referring to FIG. 88, first, processing for prohibiting the interrupt operation is performed (0100H). Next, processing for setting a stack pointer is performed (0101H). Next, processing for stopping the watchdog timer is performed (0104H). As a result, the watchdog timer is cleared. Next, RAMCHECK processing is executed (010AH). This process is a process of checking the data in the RAM 602, and details of the process will be described later.
[0385]
Next, a process of initializing each register used for control is performed (0111H). These registers are used for a work area set in the RAM 602 or the like. Next, initialization processing is executed (0138H). This process is an initialization process for initializing a table or the like used for image display. Next, processing for permitting the interrupt operation prohibited in the previous step is performed (0150H).
[0386]
Next, referring to FIG. 89, processing for clearing the interrupt request flag is performed (0151H). The interrupt request flag is a flag indicating whether or not an interrupt operation is requested. Next, it is determined whether command data has been received (0159H). If it is determined that command data has been received, it is determined whether the received data is command data (015BH).
[0387]
When it is determined that the received data is command data, processing for saving the command data is performed (0165H). Thereby, command data used for display control is set. Here, a command reception flag indicating that command data has been received is set.
[0388]
Next, a process for clearing the command reception flag is performed (0170H). When it is determined that command data has not been received, when it is determined that the received data is not command data, or after the command reception flag has been cleared, command processing is executed (0175H). ). This process is a process for executing a process according to the received command, and the processing content will be described later. After executing the command process, the process returns to the process of clearing the interrupt request flag, and the processes from the process to the command process are repeatedly executed.
[0389]
90 and 91 are flowcharts showing the processing procedure of the int main process. This process is a process for analyzing communication data. Referring to FIG. 90, first, processing for prohibiting an interrupt operation is performed (017BH). Next, processing for saving each register is performed (017CH). Next, processing for clearing the communication monitoring timer is performed (0181H). The communication monitoring timer is a timer used for communication monitoring. Next, processing for clearing the interrupt request flag is performed (0194H). Next, processing for reading communication data (LOW) is performed (019AH). Next, processing for reading communication data (HIGH) is performed (019FH).
[0390]
Next, referring to FIG. 91, it is determined whether or not the command data is a header code (header command) (01AAH). If it is determined that it is a header code, a process of clearing the command block is performed (01AEH). As a result, the command reception data counter is cleared and new command data can be received.
[0390]
When it is determined that it is not a header code or after the command block is cleared, processing for calculating a processing address used for the next received data check processing is performed (01B5H). Next, a received data check process is executed (01C2H). The received data check process is a process for checking the received command data. Next, a register release process for restoring each register is executed (01CBH). Next, a process for permitting the interrupt operation prohibited in the previous step is performed (01D0H), and the int main process ends.
[0392]
92 and 93 are flowcharts showing the processing procedure of the RAMCHECK processing. This process is a process for checking the data in the RAM 602.
[0393]
First, a process of setting data “0AAH” as the first check data is performed (01E4H). Next, a process of setting an address to be checked in the RAM 602 is performed (01E3H). Next, a process of writing the data set in the previous step to the address of the RAM 602 is performed (01EAH). Next, the written data is compared with the data set in the previous step, and it is determined whether or not there is a RAM comparison error (mismatch of the compared data) (01ECH). This comparison is performed by sequentially comparing data at addresses to be checked.
[0394]
If it is determined that the error is not a RAM comparison error, it is determined whether or not the final address (HL = 0) to be checked (01F5H). If it is determined that the address is not the final address, the above-described data writing process and comparison process are repeatedly executed until the final address is reached.
[0395]
On the other hand, when it is determined that the address is the final address, a process of setting data “55H” as the second check data is performed (01F7H). Next, a process of writing the set second check data to the previously set check target address is performed (01FFH). Next, as in the case described above, it is determined whether or not there is a RAM comparison error (0203H). If it is determined in this RAM comparison error determination step or the above-described RAM comparison error determination step that a RAM comparison error has occurred, processing for setting a failure command (command indicating the occurrence of an error) is performed (021CH). The RAMCHECK process ends.
[0396]
On the other hand, if it is determined that it is not a RAM comparison error, it is determined whether or not it is the final address to be checked (HL = 0) (020AH). If it is determined that the address is not the final address, the data writing process (01FFH) and the RAM comparison error determination process (0203H) described above are repeatedly executed up to the final address.
[0397]
Next, referring to FIG. 93, processing for setting the RAM size of the RAM 602 is performed (020CH). Next, a process for setting a start address (start address) for clearing data in the RAM 602 is performed (020FH). Next, the RAM 602 is cleared (work clear) from the set start address (0214H). The clear process is repeatedly executed until it is determined that the final address of the set RAM size has been reached (BC = 0) (0217H). Thereafter, this RAMCHECK process is completed.
[0398]
Next, processing contents executed in the received data check process described in the int main process will be described. The reception data check process includes an i stphd process, an i stp cm process, and an i stp cc process described below.
[0399]
FIG. 94 is a flowchart showing the processing procedure of the i stp hd processing. This process is a process related to the header command. First, it is determined whether the received data is a header command (0EFH) (0229H). If it is determined that the command is not a header command, the i stp hd process ends. On the other hand, if it is determined that the command is a header command, a reception step setting process for setting a reception data counter is performed (0233H). The reception data counter is a counter that counts received command data. Next, a sum clear process for clearing the sum check is executed (022EH), and the i stph hd process ends.
[0400]
FIG. 95 is a flowchart showing the processing procedure of the i stp cm processing. This process is a process of performing a sum check calculation (check sum) of command data. First, a process for executing the sum check calculation is performed (0246H). Next, a reception step update process for updating the reception data counter is executed (0250H), and the i stp cm process ends.
[0401]
FIG. 96 is a flowchart showing the processing procedure of the i stp cc processing. This process is a process for performing checksum comparison and command storage. First, a process of comparing the checksum value calculated in the above-described i stp cm process with a predetermined checksum value is performed (0264H). If it is determined that the compared checksum values are the same, ICOMSET processing is executed (0266H). This process will be described later. When it is determined that the compared checksum values are not the same or after the execution of the ICOMSET process, a reception step clear process for clearing the reception data counter is executed (0269H). Thereafter, the i stp cc process ends.
[0402]
FIG. 97 is a flowchart showing the processing procedure of the ICOMSET processing. This process is a process for storing command data. First, it is determined whether the command reception flag is not set (= 0) (0274H). The command reception flag is a flag indicating whether or not command data has been received. If it is determined that the command reception flag is set, the ICOMSET process ends. On the other hand, if it is determined that the command reception flag is not set, command transfer processing is performed (027FH). Next, a process for setting a command reception flag is performed (0281H), and the ICOMSET process ends.
[0403]
Next, watchdog timer processing will be described. FIG. 98 is a flowchart showing the processing procedure of the timer process. This process is a watchdog timer process.
[0404]
First, processing for obtaining a stack is performed (0288H). Next, it is determined whether or not the acquired stack is the last one (0289H). When it is determined that the stack is not the last, processing for obtaining a communication monitoring counter (communication monitoring timer) is performed (0293H). This communication monitoring counter is updated as time elapses, and is cleared by executing an int main process associated with the interrupt operation.
[0405]
Next, it is determined whether or not the acquired value of the communication monitoring counter is a value indicating 5.25 seconds or more (029FH). Since the communication monitoring counter is reset every time an interrupt operation is performed, an abnormality occurred in data communication from the basic circuit 40 to the CRT circuit 60 when counting for 5.25 seconds or more. It is regarded as a thing. When it is determined that the value does not indicate 5.25 seconds or more, a process of acquiring a loop monitoring counter is performed (02A1H). The loop monitoring counter is a timer for monitoring the loop time of the main loop of command control processing, and is cleared every time an interrupt operation is performed.
[0406]
Next, it is determined whether or not the acquired value of the loop monitoring counter is a value indicating 5.25 seconds or more (02AAH). Since the loop monitoring counter is cleared for each interrupt operation, it is determined that an abnormality has occurred in the main loop when 5.25 seconds or more have passed without the loop monitoring counter being cleared. If it is determined that 5.25 seconds or more have not elapsed, a process of acquiring data in the RAM 602 is performed (02AFH). Next, it is determined whether or not there is an error in the acquired data (02B3H).
[0407]
When it is determined that the stack is the last in the above-described step, when it is determined that the value of the communication monitoring counter is 5.25 seconds or more, the value of the loop monitoring counter is 5.25 seconds or more. When it is determined that the value is indicative of the above, or when it is determined that there is an error in the RAM data, processing for resetting (initializing) the CRT control circuit 60 is performed (02BDH). On the other hand, if it is determined that there is no error in the acquired RAM data, the random number counter is updated (02B7H), and the timer process is terminated.
[0408]
99 and 100 are flowcharts showing the procedure of the init process. This process is a process for initializing display control. First, it is determined whether or not it has already been initialized (02C2H). If it is determined that it has not been initialized, a vertical synchronization check is performed (02CEH). When it is determined that the initialization has been completed or after the vertical synchronization check, an initialization flag indicating initialization has been set (02D7H).
[0409]
Next, a process of selecting the pattern A surface (the pattern surface of VDP A63) is performed (02DCH). Then, the ptn off process (02DEH), the ptninit process (02E1H), the ptn cls process (02E4H), the spr init process (02E7H), the scr init process (02EAH), and the mon init process (02EDH) are sequentially executed. Each of these processes will be described later.
[0410]
Next, a process of selecting the pattern B surface (pattern surface of VDP B64) is performed (02FAH). Then, the ptn off process (02FCH), the ptninit process (02FFH), the ptn cls process (0312H), the spr init process (0315H), the scr init process (0318H), and the mon init process (031BH) are sequentially executed. Each of these processes will be described later. Next, processing for setting V data and H data is performed (0318H), and the init processing is terminated.
[0411]
FIG. 100 is a flowchart illustrating a processing procedure of command processing. This process is a process for executing a process according to a command (command data). First, a process for acquiring a main command (main status main command) is performed (032FH). Next, it is determined whether or not the data value of the acquired main command is 61H or more indicating a pause display (0333H). If it is determined that the data value is 61H or more, the command process ends.
[0412]
On the other hand, when it is determined that the data value is not 61H or more, it is determined whether the data value of the acquired main command is 80H or more indicating other than the main command (0337H). If it is determined that the data value of the command is 80H or more, the command process ends. On the other hand, if it is determined that the data value of the command is not 80H or higher, processing for masking the command is performed (033BH). Next, processing for creating an execution address of the command is performed (0340H). Next, command execution processing is executed (0345H), and then command processing ends.
[0413]
FIG. 102 is a flowchart illustrating a processing procedure of dsp off processing. This process is a process for turning off the display screen. First, processing for obtaining a main command of the main status is performed (0358H). Next, it is determined whether or not the acquired main command is the same as the previously acquired command. If it is determined that the main command is the same as the previous command, the init process described above is executed (0362H). Next, processing for saving the command is performed (0365H).
[0414]
On the other hand, when it is determined that the acquired main command is not the same as the previous command or after the command storing process, a process for prohibiting display of the pattern A surface is executed (036BH). Next, a process for prohibiting display of the pattern B surface is executed (0370H), and then the dsp off process ends.
[0415]
Next, bank register switching processing in each of VDP A63 and VDP B64 will be described. Each of VDP A63 and VDP B64 has two types of registers: a bank register named BX and a bank register named BY. In the VDP, these bank registers are appropriately switched and used during operation. Such bank register switching processing will be described with reference to FIGS.
[0416]
FIG. 103 is a flowchart of the process procedure of the bx on process. This process is a process for turning on the bank register BX (a process for selecting the bank register BX). This process ends after the bank register BX is turned on (0374H). FIG. 104 is a flowchart illustrating a processing procedure of bx off processing. This process is a process for turning off the bank register BX (a process for setting a non-selected state). This process ends after the bank register BX is turned off (0378H).
[0417]
FIG. 105 is a flowchart showing the processing procedure of the by on process. This process is a process for turning on the bank register BY. This process ends after a process for turning on the bank register BY (a process for selecting the bank register BY) is performed (037CH). FIG. 106 is a flowchart illustrating the processing procedure of the by off process. This process is a process of turning off the bank register BY (a process of making it non-selected). This process ends after the bank register BY is turned off (0380H).
[0418]
Basic screen processing
Next, basic screen processing will be described with reference to FIGS. 107 to 138. FIG. 107 is a flowchart showing the processing procedure of FVBWAIT processing. With this process, the start timing of the vertical border period is reset. FIG. 108 is a flowchart showing the processing procedure of the PORTGET process. By this processing, the port address of VDPA 63 or VDP B64 is acquired.
[0419]
FIG. 109 is a flowchart of the process procedure of the PAT CPYZ process. With this processing, pattern data is copied in the VDP A63. Copying pattern data refers to copying pattern data stored in the character ROM to the VRAM with built-in VDP between the connected VDP and the character ROM.
[0420]
FIG. 110 is a flowchart showing the processing procedure of SLTMSKHI processing. With this process, the slot mask is set. FIG. 111 is a flowchart showing the processing procedure of PAT CPYH processing. With this process, the pattern data is copied in the VDPA 63. FIG. 112 is a flowchart of the process procedure of the PABAGETA process. By this processing, the pattern management table of VDP A63 is set.
[0421]
FIG. 113 is a flowchart showing the processing procedure of PAT CPYST processing. By this processing, pattern data is set. FIG. 114 is a flowchart showing the processing procedure of the PATDCMP process. By this processing, pattern data is copied. FIG. 115 is a flowchart of the process procedure of the PABAPO2 process. By this process, the ROM page and the base address for the pattern surface are set.
[0422]
FIG. 116 is a flowchart of the process procedure of the PAT CPYS process. By this processing, pattern data is copied. FIG. 117 is a flowchart showing the processing procedure of the PATCOPY processing. By this processing, pattern data is copied. FIG. 118 is a flowchart of the process procedure of the PAT CPY2 process. By this process, the pattern data for clearing the background image is copied. FIG. 119 is a flowchart illustrating the processing procedure of the PAT CLSH process. By this processing, the pattern data is cleared (clearing the specified range).
[0423]
FIG. 120 is a flowchart of a process procedure of the SPRCLRA process. By this processing, processing for initializing the sprite table (sprite data table) is performed. FIG. 121 is a flowchart illustrating the processing procedure of the PATCLRA process. By this processing, the pattern data is cleared (clearing the specified range). FIG. 122 is a flowchart showing the processing procedure of the SPRADRST process. With this processing, a sprite address is set.
[0424]
FIG. 123 is a flowchart showing the processing procedure of the PABAPO processing. By this process, the ROM page and the base address for the pattern surface are set. FIG. 124 is a flowchart showing the processing procedure of the PAT CLS processing. By this processing, the pattern data is cleared (clearing the specified range).
[0425]
FIG. 125 is a flowchart illustrating the processing procedure of the SPR CLS processing. With this process, the sprite table is initialized (cleared). FIG. 126 is a flowchart showing the processing procedure of MON INIT processing. With this process, the display monitor (CRT) is initialized. FIG. 127 is a flowchart showing the processing procedure of SCROLL processing. With this processing, the vertical scroll address and horizontal scroll address of the image are set.
[0426]
FIG. 128 is a flowchart of the process procedure of the PALEETTE process. By this process, the change setting of the color palette used for image display is performed. The color palette is color palette data used for image color setting, and is changed according to the image to be displayed. FIG. 129 is a flowchart of the process procedure of the PTN INIT process. With this process, the initial setting of the pattern surface (pattern screen) is performed. FIG. 130 is a flowchart of the process procedure of the PTN CLS process. By this processing, the pattern surface is cleared.
[0427]
FIG. 131 is a flowchart showing the processing procedure of the SPR INIT processing. With this process, the sprite table is initialized. FIG. 132 is a flowchart of the process procedure of the SCR INIT process. By this process, the scroll data table used for scroll display of the image is initialized.
[0428]
FIG. 133 is a flowchart illustrating a processing procedure of PTN OFF processing. By this processing, display of the pattern surface is prohibited. FIG. 134 is a flowchart showing the procedure of the PTN ON process. By this processing, display of the pattern surface is permitted. FIG. 135 is a flowchart showing the procedure of the SPR OFF process. By this processing, processing for prohibiting display of the sprite surface (sprite image) is performed. FIG. 136 is a flowchart showing the procedure of the SPR ON process. By this process, display of the sprite surface is permitted. FIG. 137 is a flowchart illustrating a processing procedure of SLH SET processing. With this process, the vertical division size of the screen division scroll of the image is set. FIG. 138 is a flowchart of a process procedure of the SLV SET process. With this process, the horizontal division size of the screen division scroll is set.
[0429]
Slot display processing
Next, the slot display process will be described with reference to FIGS. 139 to 231. FIG. 139 is a flowchart illustrating a processing procedure of GAME processing. This process is executed at the beginning of the slot display process, and each process corresponding to the command data is executed.
[0430]
140 and 141 are flowcharts showing the processing procedure of the SLOT processing. By this processing, special symbol slot rotation display (variable display) is performed. FIG. 142 is a flowchart of the process procedure of the SltPutX process. By this processing, forced image display processing is performed when a failure occurs (when an error occurs). FIG. 143 is a flowchart illustrating the processing procedure of the SltPutXX process. By this process, a process for slot display (variable display) of all reels (all special symbols) is performed.
[0431]
FIG. 144 is a flowchart illustrating the processing procedure of the GetRnd process. By this processing, processing related to the counter type random number is performed. 145 and 146 are flowcharts showing the processing procedure of the SLOTSTOP process. By this processing, processing for stopping the slot display of special symbols is performed. 147 and 148 are flowcharts showing the processing procedure of the SLOTSTOE processing. With this process, display control of an animation image or the like performed when the slot display is stopped is performed.
[0432]
FIG. 149 is a flowchart of a process procedure of the BolDnSt process. With this processing, processing for moving the display position of the special symbol that can be executed when the slot display is stopped is performed in the SLOTSTOE processing. FIG. 150 is a flowchart of a process procedure of the stpChk10 process. With this process, a process for deleting the character of the animation image from the screen is performed in the SLOTSTOE process. FIG. 151 is a flowchart of a process procedure of the SltCenPs process. By this process, a process for changing the display position on the screen of the slot display at the time of displaying a predetermined reach operation is performed.
[0433]
FIG. 152 is a flowchart of a process procedure of the SltStpZ1 process. With this process, the first initialization setting such as clearing various flags is performed in the SltPutX process. FIG. 153 is a flowchart of a process procedure of the SltStpZ2 process. With this process, the second initialization setting such as setting the slot display stop position is performed in the SltPutX process. FIG. 154 is a flowchart illustrating a processing procedure of RicNohit processing. By this processing, setting of an animation image is performed when the reach state is displayed and the image is released.
[0434]
FIG. 155 is a flowchart illustrating the processing procedure of ErrChkZZ processing. By this processing, the forced display image is set. FIG. 156 is a flowchart illustrating a processing procedure of ErrChkXX processing. By this processing, setting of forced display regarding the animation image at the time of occurrence of the failure is performed. 157 and 158 are flowcharts showing the processing procedure of the Slot 27 processing. By this processing, the image display setting in the shortened variation mode in the high probability state is performed.
[0435]
FIG. 159 is a flowchart of a process procedure of the SltStp2D process. By this processing, processing for stopping the slot display is performed. 160 and 161 are flowcharts showing the processing procedure of SLTSSTART processing. By this processing, processing for starting slot display of all symbols of the special symbol is performed. FIG. 162 is a flowchart illustrating the processing procedure of the SLOTPROC processing. By this process, a slot display step process is performed, whereby each process for performing the slot display is branched and executed according to the process step.
[0436]
FIG. 163 is a flowchart of the process procedure of the SLTPAREA process. In this processing, processing for setting a processing area related to slot display is performed. FIG. 164 is a flowchart illustrating a processing procedure of SLTSSTRUP processing. By this processing, processing for accelerating slot display is performed. FIG. 165 is a flowchart of a process procedure of the SLOT NOP process. By this processing, processing for setting a slot display flag is performed.
[0437]
FIG. 166 is a flowchart of a process procedure of the SLTSTPUP process. By this processing, the processing steps are stepped up. FIG. 167 and FIG. 168 are flowcharts showing the processing procedure of the SLT STOP processing. By this processing, processing for stopping the slot display of the left, middle and right special symbols is performed.
[0438]
FIG. 169 and FIG. 170 are flowcharts showing the processing procedure of ErrChk23 processing. By this process, the process of forcibly setting the display symbols of the left, middle and right symbols is performed. FIG. 171 is a flowchart illustrating the processing procedure of the ZU HOSE processing. By this processing, processing for correcting the stop positions of the left, middle, and right symbols is performed. FIG. 172 is a flowchart illustrating a processing procedure of the SHOW STP process. With this process, the animation image stop operation is designated.
[0439]
FIG. 173 is a flowchart illustrating a processing procedure of SLOT ERR processing. By this processing, processing for setting a display after the error screen that is forcibly displayed when a failure occurs is performed. 174 and 175 are flowcharts showing the processing procedure of RichA1 processing. By this processing, the operation setting of the animation image in reach 1, reach 3 and reach 6 is performed. FIG. 176 is a flowchart of a process procedure of the PaSetRic process. By this processing, the sub-processing of the animation image in the above reach display is performed.
[0440]
FIG. 177 is a flowchart of the process procedure of the AnmTimSt process. With this process, the setting of the waiting time for the animation operation is performed. 178 and 179 are flowcharts showing the processing procedure of the Beach2A processing. By this process, the animation image in the reach 4 state is set. FIG. 180 is a flowchart illustrating a processing procedure of SLTRRICH processing. By this processing, the animation image is top-feeded.
[0441]
FIG. 181 is a flowchart illustrating a processing procedure of SWat2A2 processing. By this processing, step processing in the state of reach 4 is performed. FIG. 182 is a flowchart of a process procedure of the SWat2A 0 process. By this processing, step processing in the state of reach 4 is performed. FIG. 183 is a flowchart illustrating the procedure of the ShowProc process. By this processing, step processing relating to the animation image is performed. FIG. 184 is a flowchart illustrating the processing procedure of HitChk processing. By this processing, it is checked whether the left, middle and right symbols are big hit symbols.
[0442]
FIG. 185 is a flowchart illustrating a processing procedure of RichChk processing. By this processing, it is checked whether or not the left and right symbols are in a reach state. FIG. 186 is a flowchart illustrating the processing procedure of FriSet processing. This process sets a flag for returning from the reach 4 display state to the normal stop state. FIG. 187 is a flowchart of the HipSet process. With this process, a process of setting a flag for starting display from the seventh frame of the predetermined animation image in the case of the detachment state at reach 4 is performed.
[0443]
FIG. 188 is a flowchart of the process procedure of the NudoSet process. By this processing, the animation image displayed in the reach 3 state is set. FIG. 189 is a flowchart of the process procedure of the ShowSctN process. With this process, an animation command that is a command related to display of an animation image is set. FIG. 190 is a flowchart illustrating the procedure of the ShowSctW process. With this process, an animation command is set. FIG. 191 is a flowchart of the ShowSct process. With this process, an animation command is set. FIG. 192 is a flowchart illustrating the procedure of the ShowGet process. With this process, an animation command is set.
[0444]
FIG. 193 is a flowchart illustrating the processing procedure of the BichMon processing. With this process, the slot display screen is set in reach 4. 194 and 195 are flowcharts showing the processing procedure of the CHANCE processing. By this process, the display image in the case of reach 2 is set. FIG. 196 is a flowchart illustrating the processing procedure of RichE2B processing. With this process, the setting for the display image in the case of reach 5 is performed.
[0445]
FIG. 197 is a flowchart illustrating the processing procedure of the STP POSI processing. With this process, the process of setting the coordinates of the stop position is performed for the special symbol displayed in the slot. FIG. 198 is a flowchart showing the procedure of the AnmCmSt process. With this process, a process for setting an animation command is performed.
[0446]
FIG. 199 is a flowchart illustrating a processing procedure of SLOT INT processing. By this process, the slot display screen is initialized. FIG. 200 is a flowchart showing the processing procedure of INTSHOW processing. With this process, the setting for initializing the background image is performed. FIG. 201 is a flowchart of the StdMon process. With this process, the mask screen is set.
[0447]
FIG. 202 is a flowchart of the process procedure of the KakuSet process. By this processing, the color of the display screen when the probability is changed (high probability state) is set. FIG. 203 is a flowchart illustrating the processing procedure of the Wave processing. By this processing, processing for displaying a moving image showing a wave on the display screen is performed. FIG. 204 is a flowchart of the process procedure of the PltSet1 process. By this process, a palette of colors used for the display image is set. FIG. 205 is a flowchart showing the processing procedure of the SLOT MON processing. By this process, the slot display screen is initialized. FIG. 206 is a flowchart of the process procedure of the SltMsk03 process. By this processing, processing for displaying a slot display mask frame is performed. FIG. 207 is a flowchart of a process procedure of the SltMsk00 process. With this process, a process of displaying the slot as a mask is performed.
[0448]
FIG. 208 is a flowchart showing the processing procedure of the NudoPut0 process. By this process, the display process of the animation image displayed in the state of reach 3 is performed. FIG. 209 is a flowchart of the process procedure of the NudoPut1 process. By this process, the display process of the animation image displayed in the state of reach 3 is performed.
[0449]
FIG. 210 is a flowchart illustrating the processing procedure of the Show processing. By this process, the animation process of the animation image is performed. FIG. 211 is a flowchart illustrating a processing procedure of Tsk3Cra processing. With this process, initial setting of the work area used for the animation process of the animation image is performed. FIG. 212 is a flowchart showing the procedure of the NextKoma process. By this processing, processing for displaying the next frame of the animation image is performed.
[0450]
FIG. 213 is a flowchart illustrating the processing procedure of the KomaPut process and the KomaPut2 process. By these processes, a new frame display and a direct frame display of the animation image are performed. FIG. 214 is a flowchart of the NewSkoma process. By this process, the animation top of the sprite image is set. FIG. 215 is a flowchart illustrating a processing procedure of SPR CLR2 processing. By this processing, sprite initialization is performed. Here, in the sprite address, initialization is performed from the designated address to the last address.
[0451]
FIG. 216 is a flowchart illustrating a processing procedure of SLT ABC processing. By this processing, processing for displaying the left, middle and right special symbols is performed. 217 and 218 are flowcharts showing the processing procedure of the FLASH processing. In this process, reach flash is performed. The reach flash is a process of flashing the display image by repeating the color of the display image to a bright color and a dark color in the reach state. FIG. 219 is a flowchart showing the processing procedure of SLTSPDSP processing. With this process, the speed of slot display (variable display) is set.
[0452]
FIG. 220 is a flowchart illustrating the processing procedure of SLTPIOSL processing. With this process, an I / O port is selected. FIG. 221 is a flowchart of a process procedure of the SLOT MOV process. By this processing, the movement amount of the special symbol displayed in the slot is obtained, and the movement position is calculated.
[0453]
FIG. 222 is a flowchart showing the processing procedure of the SLT PGET process. By this process, a process of acquiring a symbol table which is a special symbol data table is performed. FIG. 223 is a flowchart illustrating the processing procedure of GRFTBLGT processing. By this process, a process of searching the acquired symbol table is performed. FIG. 224 is a flowchart illustrating a processing procedure of SLT SCL processing. With this processing, settings relating to scrolling of the slot display are performed.
[0454]
FIG. 225 is a flowchart illustrating a processing procedure of SLT PTN processing. With this process, the slot (design) pattern is set. FIG. 226 is a flowchart illustrating a processing procedure of SLT PTH processing. With this process, the slot (design) pattern is set. FIG. 227 is a flowchart of a process procedure of the PIC SET process. With this process, special symbols are set.
[0455]
FIG. 228 is a flowchart illustrating a processing procedure of SCLADR processing. By this processing, the special symbol scroll data is set. FIG. 229 is a flowchart illustrating the processing procedure of the SclAdrB process. By this processing, scroll data is set. FIG. 230 is a flowchart illustrating the processing procedure of the SPR CLRA processing. With this processing, the acquisition of the I / O port and the sprite initialization are performed with respect to the scroll data setting. FIG. 231 is a flowchart illustrating the processing procedure of the SPR CLR processing. By this process, the sprite table is initialized.
[0456]
Round display processing
Next, the round display process will be described. 232 and 233 are flowcharts showing the processing procedure of the ROUND processing. With this process, the image displayed in the big hit state is selected and determined in accordance with the command address of the main status (COM1) of the command data. Specifically, the display image is initially set, and the content of the image displayed when the big hit state occurs is selected. FIG. 234 is a flowchart illustrating a processing procedure of RNDJMP processing. By this process, a process of shifting to the display control of each round of repeated continuation control is performed according to the address of the main status of the command data.
[0457]
FIG. 235 is a flowchart illustrating the processing procedure of the ZUGARA processing. By this process, the big hit symbol is set. FIG. 236 is a flowchart of the ROUND01 process. By this process, the display control of the first round of repeated continuation control is performed. FIG. 237 is a flowchart illustrating a processing procedure of R12BAK processing. By this process, the background image for the 12th round is set. FIG. 238 is a flowchart of a process procedure of the R11BAK process. With this process, the background image for the eleventh round is set.
[0458]
FIG. 239 is a flowchart illustrating a processing procedure of R10BAK processing. With this process, the background image for the tenth round is set. FIG. 240 is a flowchart of a process procedure of the R09BAK process. By this process, the background image for the ninth round is set. FIG. 241 is a flowchart of a process procedure of the R07BAK process. With this process, the background image for the seventh round is set.
[0459]
FIG. 242 is a flowchart illustrating the processing procedure of R05BAK processing. By this process, the background image for the fifth round is set. FIG. 243 is a flowchart of the process procedure of the R03BAK process. With this process, the background image for the third round is set. FIG. 244 is a flowchart illustrating the processing procedure of the R01BAK processing. With this process, the background image for the first round is set.
[0460]
FIG. 245 is a flowchart of a process procedure of the R01BAKS process. By this process, the pattern copy of the background image for the first round is performed. Pattern copy refers to a process of copying pattern data from the character ROM 65 or 66 to the corresponding VRAM 631 of VDP A63 or VRAM 641 of VDP B64.
[0461]
FIG. 246 is a flowchart of a process procedure of the ROUND02 process. By this processing, the second round display control of the repeated continuation control is performed. FIG. 247 is a flowchart illustrating the processing procedure of the PANPGM processing. By this process, a pattern name (pattern data name) used for round display is set.
[0462]
FIG. 248 is a flowchart of a process procedure of the ROUND03 process. By this process, the display control of the third round of the repeated continuation control is performed. FIG. 249 is a flowchart of a process procedure of the ROUND04 process. By this processing, display control of the fourth round of repeated continuation control is performed. FIG. 250 is a flowchart of the process procedure of the ROUND05 process. By this process, display control of the fifth round of repeated continuation control is performed.
[0463]
FIG. 251 is a flowchart of a process procedure of the ROUND06 process. By this processing, display control of the sixth round of repeated continuation control is performed. FIG. 252 is a flowchart of the process procedure of the ROUND07 process. By this processing, display control of the seventh round of repeated continuation control is performed.
[0464]
FIG. 253 is a flowchart of a process procedure of the R07BAK2 process. By this processing, the pattern copy of the background image for the seventh round is performed. FIG. 254 is a flowchart of a process procedure of the ROUND08 process. By this processing, display control of the eighth round of repeated continuation control is performed. FIG. 255 is a flowchart of the process procedure of the ROUND09 process. By this process, display control of the ninth round of repeated continuation control is performed.
[0465]
FIG. 256 is a flowchart of a process procedure of the R09BAKA process. By this process, the pattern copy of the background image for the ninth round is performed. FIG. 257 is a flowchart of the ROUND10 process. By this processing, display control of the 10th round of repeated continuation control is performed. FIG. 258 is a flowchart of a process procedure of the R10BAKB process. By this process, the pattern copy of the background image for the tenth round is performed.
[0466]
FIG. 259 is a flowchart of a process procedure of the ROUND11 process. By this processing, display control of the eleventh round of repeated continuation control is performed. FIG. 260 is a flowchart showing the processing procedure of the ROUND12 processing. By this processing, display control of the 12th round of repeated continuation control is performed. FIG. 261 is a flowchart of a process procedure of the R12BAKC process. By this process, the pattern copy of the background image for the 12th round is performed.
[0467]
FIG. 262 is a flowchart illustrating the processing procedure of the TOMEIPGM process. By this process, the process of clearing the data in the pallet work area used for setting the pallet data is performed. FIG. 263 is a flowchart of a process procedure of the ROUND13 process. By this process, display control of the 13th round of repeated continuation control is performed.
[0468]
FIG. 264 is a flowchart of a process procedure of the ROUND14 process. By this processing, display control of the 14th round of repeated continuation control is performed. FIG. 265 is a flowchart illustrating a processing procedure of PANPGMD processing. With this process, pattern copying is performed for the 14th round background image. FIG. 266 is a flowchart of a process procedure of the ROUND15 process. By this processing, display control of the 15th round of repeated continuation control is performed.
[0469]
FIG. 267 is a flowchart illustrating the processing procedure of BLACKPGM processing. By this processing, processing for clearing the pallet work to black is performed. FIG. 268 is a flowchart of the process procedure of the WHITEPGM process. By this process, the palette work is cleared to white and the palette data is set. FIG. 269 is a flowchart illustrating the processing procedure of TESTPGM processing. By this process, the fade process performed in the fifteenth round of the repeated continuation control is performed.
[0470]
FIG. 270 is a flowchart illustrating the processing procedure of the PALSET processing. Through this process, palette data is set. FIG. 271 is a flowchart of a process procedure of the ROUND16 process. By this processing, display control of the 16th round of repeated continuation control is performed.
[0471]
FIG. 272 is a flowchart illustrating the processing procedure of the OPENING process. With this process, display control of the opening display image displayed at the start of the big hit state is performed. FIG. 273 is a flowchart illustrating the processing procedure of RASINIT processing. By this process, the initial setting of 16-division scrolling of the background image is performed. FIG. 274 is a flowchart illustrating a processing procedure of RAS processing. By this processing, raster scroll data is set. FIG. 275 is a flowchart illustrating the processing procedure of the CHRSET processing. By this processing, data of a round work area that is a work area used for round display is set.
[0472]
FIG. 276 is a flowchart illustrating the processing procedure of CHRSCR2 processing. By this processing, the pattern data of the scroll data used for the opening display is cleared. FIG. 277 is a flowchart illustrating the processing procedure of CHRSCR1 processing. By this processing, the scroll data pattern is copied. FIG. 278 is a flowchart illustrating the processing procedure of the CHRSCR processing. By this processing, the scroll data pattern is copied.
[0473]
FIG. 279 is a flowchart illustrating a processing procedure of ENDDING processing. By this processing, display control of an ending display image displayed at the end of the big hit state is performed. FIG. 280 is a flowchart illustrating the processing procedure of SHOUGAI processing. By this processing, display control of the failure occurrence display that is displayed when a failure (error) occurs in the big hit state is performed. FIG. 281 is a flowchart of a process procedure of the SHOPGM2 process and the SHOPGM1 process. By these processes, the fault display is set.
[0474]
FIG. 282 is a flowchart illustrating the processing procedure of the BANZAI processing. By this processing, display control of the banzai display, which is a display notifying the occurrence of the big hit with a character image, is performed. FIG. 283 is a flowchart illustrating the processing procedure of the CENTER processing. By this processing, pattern copying relating to banzai display is performed. FIG. 284 is a flowchart of a process procedure of the CENTER2 process. By this processing, pattern copying relating to banzai display is performed.
[0475]
FIG. 285 is a flowchart illustrating the processing procedure of the FEVER processing. By this processing, display control of the image of the fever display informing that the big hit has occurred by the characters of the background image is performed. FIG. 286 is a flowchart illustrating a processing procedure of FLACH processing. By this process, the process of flashing the color of the image in the big hit state is performed. FIG. 287 is a flowchart of the process procedure of the WAIT process. By this processing, the timing waiting in the round display is performed. FIG. 288 is a flowchart illustrating the processing procedure of the SPR SET processing. With this process, sprite data for displaying the sprite is set.
[0476]
289 and 290 are flowcharts showing the processing procedure of the HIP processing. With this process, the display setting of the bottom character drawn by the character on the screen is set. FIG. 291 is a flowchart illustrating a processing procedure of RNUMMOVE processing. With this process, a process of moving a number indicating the number of rounds on the screen is performed. FIG. 292 is a flowchart of the process procedure of the R ROUND process. With this process, a process of moving the character indicating the round number “R” on the screen is performed. FIG. 293 is a flowchart illustrating a processing procedure of RED ON processing. With this processing, red palette data is set for the bottom character display.
[0477]
FIGS. 294 to 296 are flowcharts showing the processing procedures of the TASKINIT process and the TASKMAIN process. The task table is initialized by the TASKINIT process. The task table is a data table in which the relationship between command data and tasks executed in round display is tabulated. By TASKMAIN processing, a task table is used to execute a task according to command data. FIG. 297 is a flowchart of the STEPIN process. With this process, the update (addition) of the wait step, which is a waiting time step counted by the wait step counter, and the program step, which is a program step counted by the program step counter, is performed.
[0478]
FIG. 298 is a flowchart of a process procedure of the RNDCMD01 process. By this processing, processing corresponding to the command 01 is performed. Specifically, a process for repeating the program infinitely is performed. FIG. 299 is a flowchart of a process procedure of the RNDCMD02 process. By this process, the process corresponding to the command 02 is executed. Specifically, a process of repeating the wait step and the back step (subtraction update) of the program step infinitely is performed.
[0479]
FIG. 300 is a flowchart illustrating a processing procedure of RNDCMD03 processing. By this processing, processing corresponding to the command 03 is executed. Specifically, a process of repeating the back step (subtraction update) for the wait step and the program step for the designated number of times is performed. FIG. 301 is a flowchart illustrating a processing procedure of RNDCMD04 processing. By this processing, processing corresponding to the command 04 is executed. Specifically, scroll display is executed.
[0480]
FIG. 302 is a flowchart showing the processing procedure of RNDCMD05 processing. With this process, a process corresponding to the command 05 is executed. Specifically, processing for setting palette data is performed. FIG. 303 is a flowchart illustrating a processing procedure of RNDCMD06 processing. With this process, a process corresponding to the command 06 is executed. Specifically, pattern clear processing is performed. FIG. 304 is a flowchart illustrating a processing procedure of RNDCMD07 processing. With this processing, processing corresponding to the command 07 is executed. Specifically, a process for setting pattern data is performed.
[0481]
FIG. 305 is a flowchart illustrating the processing procedure of RNDCMD08 processing. With this process, a process corresponding to the command 08 is executed. Specifically, processing for setting full-size pattern data is performed. FIG. 306 is a flowchart of a process procedure of the RNDCMD09 process. With this process, a process corresponding to the command 09 is executed. Specifically, a process for setting a scroll address is performed.
[0482]
FIG. 307 is a flowchart illustrating the processing procedure of the RNDCMD0A process. With this process, a process corresponding to the command 0A is executed. Specifically, a fade-in setting and a fade-out setting on the display screen are performed. FIG. 308 is a flowchart of a process procedure of the RNDCMD0B process. By this process, the process corresponding to the command 0B is executed. Specifically, processing for setting data of one pallet is performed.
[0483]
FIG. 309 is a flowchart illustrating a processing procedure of RNDCMD0C processing. By this process, the process corresponding to the command 0C is executed. Specifically, a process for setting pattern data for compression is performed. The pattern data for compression refers to pattern data obtained by compressing data. FIG. 310 is a flowchart showing the processing procedure of RNDCMDD processing. With this process, the process based on the command 0D is executed. Specifically, pattern on and pattern off processing is performed.
[0484]
FIG. 311 is a flowchart showing the processing procedure of PALCTOW processing. By this processing, processing for fading out the display screen from the current color to white is performed. FIG. 312 is a flowchart illustrating a processing procedure of PALWTOC processing. By this processing, processing for fading in the display screen from white to the current color is performed. FIG. 313 is a flowchart illustrating the processing procedure of the PALCTOB processing. By this processing, processing for fading out the display screen from the current color to black is performed.
[0485]
FIG. 314 is a flowchart of a process procedure of the PALBTOC process. By this processing, processing for fading in the display screen from black to the current color is performed. FIG. 315 is a flowchart illustrating the processing procedure of the PALMTOC process. By this processing, processing for fading the display screen from the specified color to the current color is performed. FIG. 316 is a flowchart of the process procedure of the PALCTOM process. By this processing, processing for fading the display screen from the current color to the designated color is performed.
[0486]
Below, the characteristic points, such as a modification of this invention, are enumerated.
(1) The pattern data 1 and pattern data 2 constitute abnormality determination data for determining abnormality of data stored in the RAM 403. However, the abnormality determination data is not limited to two types, and three or more types may be used. Good.
[0487]
(2) In this embodiment, as shown in FIG. 20, if all the pattern data (abnormality determination data) becomes abnormal in the big hit state (specific game state), the data stored in the RAM 403 is stored. Mainly explained that it was initialized. However, the present invention is not limited to this, and when three or more types of pattern data are stored in the RAM 403 and used, in addition to the pattern data 1 important for game control, the RAM 403 stores when a predetermined number of pattern data becomes abnormal. Data may be initialized. Further, not only in the big hit state (specific game state) but also in other than the big hit state, the data stored in the RAM 403 may be initialized when all pattern data (abnormality determination data) becomes abnormal. .
[0488]
(3) In this embodiment, as shown in FIG. 10, an example in which a plurality of jackpot flags (specific game control data) 1 to 3 are distributed and stored in adjacent storage areas has been mainly described. However, the present invention is not limited to this, and these jackpot flags may be distributed and stored at separate addresses. By doing so, since the big hit flag is distributed and stored in a wide area of the RAM 403, it is possible to determine the abnormality of the stored data in the RAM 403 with high sensitivity.
[0489]
(4) In this embodiment, in the description of the RAM data check process using FIG. 20, when the jackpot flag can take two values, if the values of the three jackpot flags do not match, the decimal value is set. Mainly explained rewriting the value of the jackpot flag taken. However, by making it possible for the jackpot flag to take three values and performing the process of initializing the stored data in the RAM 403 when the values of all the jackpot flags do not match, the abnormality of the stored data in the RAM 403 can be further improved. It becomes possible to determine accurately.
[0490]
[Specific examples of means for solving the problems]
(1) A game control computer is constituted by the basic circuit 40 formed on the main board shown in FIG. The RAM 403 included in the basic circuit 40 shown in FIG. 2 constitutes storage means for storing control data used for controlling the game operation and data including a plurality of abnormality determination data used for determining abnormality of the control data. Has been. The abnormality determination data is constituted by the pattern data 1 and the pattern data 2 shown in FIG. SA10 and SA12 in the flowchart shown in FIG. 20 constitute abnormality determination means for reading a plurality of abnormality determination data and determining whether or not the read data is abnormal data. Initialization that initializes the storage data of the storage means when the abnormality determination means determines that the specific abnormality determination data of the plurality of abnormality determination data is abnormal by SA11 shown in the flowchart of FIG. Means are configured.
[0491]
(2) A game control computer is constituted by the basic circuit 40 formed on the main board shown in FIG. The RAM 403 included in the basic circuit 40 shown in FIG. 2 constitutes storage means for storing control data used for controlling the game operation and data including a plurality of abnormality determination data used for determining abnormality of the control data. Has been. The pattern data 1 and pattern data 2 shown in FIG. 10 constitute a plurality of abnormality determination data. SA4, SA5, and SA7 shown in the flowchart of FIG. 20 constitute an abnormality determination unit that reads a plurality of abnormality determination data and determines whether or not the read data is abnormal data. Initializing means for initializing the storage data of the storage means when the abnormality determination means determines that all of the abnormality determination data of the plurality of abnormality determination data are abnormal by SA9 of the flowchart shown in FIG. Is configured.
[0492]
(3) A game control computer is configured by the basic circuit 40 formed on the main board shown in FIG. The RAM 403 included in the basic circuit 40 shown in FIG. 2 constitutes storage means for storing control data used for controlling the game operation and data including a plurality of abnormality determination data used for determining abnormality of the control data. Has been. The pattern data 1 and pattern data 2 shown in FIG. 10 constitute a plurality of abnormality determination data. SA4, SA5, SA7, SA10 and SA12 in the flowchart shown in FIG. 20 constitute an abnormality determination means for reading a plurality of abnormality determination data and determining whether or not the read data is abnormal data. ing. When the abnormality determination unit determines that the specific abnormality determination data among the plurality of abnormality determination data is abnormal in a state where the gaming machine is not controlled to the specific gaming state by SA11 of the flowchart shown in FIG. In addition, first initialization means for initializing the storage data of the storage means is configured. The pattern data 1 shown in FIG. 10 constitutes specific abnormality determination data. According to SA9 of the flowchart shown in FIG. 20, in a state where the gaming machine is controlled to the specific gaming state, the abnormality determining means determines that a predetermined number of abnormality determining data is abnormal in addition to the specific abnormality determining data. In this case, a second initialization unit is configured to initialize the storage data of the storage unit.
[0493]
(4) A game control computer is constituted by the basic circuit 40 formed on the main board shown in FIG. 2 includes a plurality of storage areas in which control data used for controlling the gaming machine is stored, and a specific game control indicating whether or not to control a specific game state. The RAM 403 included in the basic circuit 40 illustrated in FIG. Storage means for distributing and storing data in the storage area is configured. The specific game control data is constituted by the big hit flag 1 to the big hit flag 3 shown in FIG. SA1 in the flowchart shown in FIG. 20 constitutes a coincidence determining means for reading a plurality of specific game control data distributedly stored in the storage area of the storage means and determining whether or not the read data match. ing. Further, an initialization unit is included for initializing the storage data of the storage unit when the match determination unit determines that the plurality of specific game control data do not match.
[0496]
[Effects of specific examples of means for solving the problems]
Claim 1 According to the present invention described in the above, when the gaming machine is not controlled to be in the specific gaming state, the storage data of the storage unit is stored when the specific abnormality determination data stored in the storage unit is determined to be abnormal. On the other hand, in the state where the gaming machine is controlled to the specific gaming state, when the predetermined number of abnormality determination data is determined to be abnormal in addition to the specific abnormality determination data, the storage data of the storage means is Since it is initialized, it is possible to prevent the stored data in the storage means from being initialized when a slight abnormality occurs in the data used for controlling the game operation. Furthermore, when the gaming machine is controlled to the specific gaming state, it is difficult to initialize the storage data of the storage means based on the abnormality of the abnormality determination data compared to the case where the gaming machine is not controlled to the specific gaming state. It is possible to prevent the inconvenience that the gaming operation is initialized during the specific gaming state advantageous to the player due to the occurrence of a slight abnormality.
[Brief description of the drawings]
FIG. 1 is a front view showing a configuration of a gaming board surface of a pachinko gaming machine as an example of a gaming machine according to the present invention.
FIG. 2 is a block diagram showing a control circuit for performing game control of a pachinko gaming machine.
FIG. 3 is a block diagram showing a control circuit for performing game control of a pachinko gaming machine.
FIG. 4 is a block diagram showing a control circuit formed on a display control board.
FIG. 5 is an explanatory diagram for explaining various random counters used for game control and variable display control of a variable display device;
FIG. 6 is an explanatory diagram showing an arrangement configuration of symbols variably displayed on the variable display device.
FIG. 7 is a flowchart showing a procedure for determining beforehand whether or not to generate a big hit based on the value of a random counter in the case of setting 1;
FIG. 8 is a flowchart illustrating a procedure for determining in advance whether or not to generate a big hit based on the value of a random counter in the case of setting 2;
FIG. 9 is a flowchart showing a procedure for determining in advance whether or not to generate a big hit based on the value of a random counter in the case of setting 3;
FIG. 10 is a memory map showing storage contents of a RAM included in the basic circuit.
FIG. 11 is a diagram showing the types of command data in a tabular format.
FIG. 12 is a timing chart for explaining a command data transfer method;
FIG. 13 is a memory map of addresses viewed from the CPU of the CRT control circuit.
FIG. 14 is a flowchart showing a processing procedure of a main program for performing game control.
FIG. 15 is a flowchart showing a processing procedure of a symbol process.
FIG. 16 is a flowchart showing a processing procedure of a normal symbol process.
FIG. 17 is a flowchart showing a processing procedure for timer interrupt processing;
FIG. 18 is a flowchart illustrating a processing procedure of main processing.
FIG. 19 is a flowchart illustrating a processing procedure of loop processing in main processing.
FIG. 20 is a flowchart illustrating a processing procedure of RAM data check processing.
FIG. 21 is a flowchart showing a processing procedure for initialization processing;
FIG. 22 is a flowchart showing a processing procedure of initialization first processing.
FIG. 23 is a flowchart illustrating a processing procedure of initialization second processing.
FIG. 24 is a flowchart showing a processing procedure for initialization failure processing;
FIG. 25 is a flowchart illustrating a processing procedure for register initial value setting processing;
FIG. 26 is a flowchart illustrating a processing procedure of data output processing.
FIG. 27 is a flowchart illustrating a processing procedure for display control processing;
FIG. 28 is a flowchart illustrating a processing procedure for output data control processing;
FIG. 29 is a flowchart showing a processing procedure for output data set processing;
FIG. 30 is a flowchart illustrating a processing procedure of warning processing.
FIG. 31 is a flowchart showing a processing procedure for information output processing;
FIG. 32 is a flowchart showing a processing procedure for process processing;
FIG. 33 is a flowchart showing a processing procedure of random creation processing;
FIG. 34 is a flowchart illustrating a processing procedure of switch processing.
FIG. 35 is a flowchart showing a processing procedure for first type start port switch 1 winning determination processing;
FIG. 36 is a flowchart showing a processing procedure for first type start port switch 2 winning determination processing;
FIG. 37 is a flowchart showing a processing procedure for random storage processing;
FIG. 38 is a flowchart showing a processing procedure of a count switch winning determination process.
FIG. 39 is a flowchart showing a processing procedure of specific area switch winning determination processing;
FIG. 40 is a flowchart showing a processing procedure of a normal symbol switch winning determination process.
FIG. 41 is a flowchart showing a sound processing procedure;
FIG. 42 is a flowchart showing a processing procedure of sound performance processing.
FIG. 43 is a flowchart illustrating a processing procedure of random update processing.
FIG. 44 is a flowchart showing a processing procedure for counter update processing;
FIG. 45 is a flowchart illustrating a processing procedure of normal processing.
FIG. 46 is a flowchart illustrating a processing procedure of normal processing.
FIG. 47 is a flowchart illustrating a processing procedure of a change start process.
FIG. 48 is a flowchart showing a processing procedure for stop symbol setting processing;
FIG. 49 is a flowchart showing a processing procedure for reach operation setting processing;
FIG. 50 is a flowchart illustrating a processing procedure of all-reel fluctuation processing.
FIG. 51 is a flowchart showing a processing procedure for left reel stop processing;
FIG. 52 is a flowchart showing a processing procedure for right reel stop processing;
FIG. 53 is a flowchart showing a processing procedure for middle reel stop processing;
FIG. 54 is a flowchart showing a processing procedure for reach 1 operation time calculation processing;
FIG. 55 is a flowchart showing a processing procedure for reach 3 operation time calculation processing;
FIG. 56 is a flowchart showing a processing procedure for reach 6 operation time calculation processing;
FIG. 57 is a flowchart showing a processing procedure for reach 4 stop position flag setting processing;
FIG. 58 is a flowchart showing a processing procedure for fever check processing;
FIG. 59 is a flowchart showing a processing procedure for a pre-opening for winning a prize winning opening.
FIG. 60 is a flowchart showing a processing procedure for a process during opening of a special winning opening.
FIG. 61 is a flowchart showing a processing procedure for post-opening of the special winning opening.
FIG. 62 is a flowchart showing a processing procedure for process data / timer processing;
FIG. 63 is a flowchart showing a processing procedure for process data set processing;
FIG. 64 is a flowchart showing a processing procedure for switch check processing;
FIG. 65 is a flowchart showing a processing procedure of count processing.
FIG. 66 is a flowchart showing the processing procedure of normal symbol process.
FIG. 67 is a flowchart showing a processing procedure of normal symbol stop time processing;
FIG. 68 is a flow chart showing a processing procedure of normal symbol variation processing.
FIG. 69 is a flowchart showing a processing procedure for normal symbol stop processing;
FIG. 70 is a flowchart showing a processing procedure of normal symbol process timer processing.
FIG. 71 is a flowchart showing a processing procedure for data set processing;
FIG. 72 is a flowchart showing a processing procedure of probability setting processing;
FIG. 73 is a flowchart showing a processing procedure of probability setting mode processing;
FIG. 74 is a flowchart showing a processing procedure of probability change processing (step 1).
FIG. 75 is a flowchart showing a processing procedure of probability change processing (step 2).
FIG. 76 is a flowchart showing a processing procedure of probability change processing (step 3).
FIG. 77 is a flowchart showing a processing procedure for display data set processing;
FIG. 78 is a flowchart showing a processing procedure for probability / probability setting display setting processing;
FIG. 79 is a flowchart showing a processing procedure for serial ROM write clock processing;
FIG. 80 is a flowchart showing a processing procedure for serial ROM preparation processing;
FIG. 81 is a flowchart showing a processing procedure for serial ROM read processing;
FIG. 82 is a flowchart showing a processing procedure for serial ROM write processing;
FIG. 83 is a flowchart showing a processing procedure for hitting ball signal processing;
FIG. 84 is a flowchart showing the processing procedure of START processing.
FIG. 85 is a flowchart showing a processing procedure for interrupt processing from the main.
FIG. 86 is a flowchart showing a processing procedure for watchdog timer processing.
FIG. 87 is a flowchart showing a processing procedure for voltage monitoring processing;
FIG. 88 is a flowchart showing a processing procedure for START processing in command control processing;
FIG. 89 is a flowchart showing a processing procedure for START processing in command control processing;
FIG. 90 is a flowchart illustrating a processing procedure for int main processing.
FIG. 91 is a flowchart showing a processing procedure for int main processing.
FIG. 92 is a flowchart showing the processing procedure of RAMCHECK processing.
FIG. 93 is a flowchart showing the processing procedure of RAMCHECK processing.
FIG. 94 is a flowchart showing a processing procedure for i sttp hd processing.
FIG. 95 is a flowchart showing a processing procedure for i stp cm processing;
FIG. 96 is a flowchart showing the processing procedure of i stp cc processing.
FIG. 97 is a flowchart showing a processing procedure for ICOMSET processing;
FIG. 98 is a flowchart illustrating a processing procedure for timer processing;
FIG. 99 is a flowchart showing a processing procedure for init processing;
Fig. 100 is a flowchart illustrating a processing procedure of init processing.
FIG. 101 is a flowchart showing a processing procedure for command processing;
FIG. 102 is a flowchart illustrating a processing procedure of dsp off processing.
FIG. 103 is a flowchart illustrating a processing procedure of bx on processing;
FIG. 104 is a flowchart illustrating a processing procedure of bx off processing.
FIG. 105 is a flowchart illustrating a processing procedure of a by on process.
FIG. 106 is a flowchart illustrating a processing procedure of by-off processing.
FIG. 107 is a flowchart illustrating a processing procedure of FVBWAIT processing.
FIG. 108 is a flowchart illustrating a processing procedure for PORT GET processing.
FIG. 109 is a flowchart showing a processing procedure for PAT CPYZ processing;
FIG. 110 is a flowchart showing a processing procedure of SLTMSKHI processing.
FIG. 111 is a flowchart showing a processing procedure for PAT CPYH processing;
FIG. 112 is a flowchart showing a processing procedure for PABAGETA processing;
FIG. 113 is a flowchart showing a processing procedure for PAT CPYST processing;
FIG. 114 is a flowchart showing a processing procedure for PAT DCMP processing;
FIG. 115 is a flowchart showing a processing procedure for PABAPO2 processing;
FIG. 116 is a flowchart showing a processing procedure for PAT CPYS processing;
FIG. 117 is a flowchart showing a processing procedure for PAT COPY processing;
FIG. 118 is a flowchart showing a processing procedure for PAT CPY2 processing;
FIG. 119 is a flowchart showing a processing procedure for PAT CLSH processing;
FIG. 120 is a flowchart illustrating a processing procedure of SPRCLRA processing.
FIG. 121 is a flowchart showing a processing procedure for PATCLRA processing;
FIG. 122 is a flowchart showing a processing procedure of SPRADRST processing;
FIG. 123 is a flowchart showing a processing procedure of PABAPO processing.
FIG. 124 is a flowchart showing a processing procedure for PAT CLS processing;
FIG. 125 is a flowchart showing a processing procedure for SPR CLS processing;
FIG. 126 is a flowchart showing a processing procedure for MON INIT processing.
FIG. 127 is a flowchart showing a processing procedure of SCROLL processing.
FIG. 128 is a flowchart showing a processing procedure for PALEETTE processing;
FIG. 129 is a flowchart showing a processing procedure for PTN INIT processing.
FIG. 130 is a flowchart illustrating a processing procedure for PTN CLS processing;
FIG. 131 is a flowchart showing the processing procedure of SPR INIT processing.
FIG. 132 is a flowchart showing the processing procedure of SCR INIT processing.
FIG. 133 is a flowchart showing a processing procedure for PTN OFF processing;
FIG. 134 is a flowchart showing the processing procedure for PTN ON processing;
FIG. 135 is a flowchart showing a processing procedure of SPR OFF processing.
FIG. 136 is a flowchart showing a processing procedure of SPR ON processing;
FIG. 137 is a flowchart showing a processing procedure of SLH SET processing.
FIG. 138 is a flowchart showing a processing procedure of SLV SET processing;
FIG. 139 is a flowchart showing a processing procedure for GAME processing;
FIG. 140 is a flowchart showing a processing procedure of SLOT processing.
FIG. 141 is a flowchart showing a processing procedure of SLOT processing;
FIG. 142 is a flowchart illustrating a processing procedure of SltPutX processing.
FIG. 143 is a flowchart illustrating a processing procedure of SltPutXX processing.
FIG. 144 is a flowchart illustrating a processing procedure for GetRnd processing;
FIG. 145 is a flowchart illustrating a processing procedure of SLOTSTOP processing.
FIG. 146 is a flowchart illustrating a processing procedure of a SLOTSTOP process.
FIG. 147 is a flowchart illustrating a processing procedure of SLOTSTOE processing.
FIG. 148 is a flowchart showing a processing procedure of SLOTSTOE processing.
FIG. 149 is a flowchart illustrating a processing procedure of BolDnSt processing.
FIG. 150 is a flowchart showing a processing procedure of stpChk10 processing.
FIG. 151 is a flowchart showing a processing procedure for SltCenPs processing;
FIG. 152 is a flowchart showing the processing procedure of SltStpZ1 processing.
FIG. 153 is a flowchart showing the processing procedure of SltStpZ2 processing.
FIG. 154 is a flowchart illustrating a RiNohit processing procedure.
FIG. 155 is a flowchart showing the processing procedure of ErrChkZZ processing.
FIG. 156 is a flowchart showing a processing procedure of ErrChkXX processing.
FIG. 157 is a flowchart showing the processing procedure of Slot 27 processing;
FIG. 158 is a flowchart showing the processing procedure of Slot 27 processing;
FIG. 159 is a flowchart illustrating a processing procedure of SltStp2D processing.
FIG. 160 is a flowchart showing the processing procedure of SLTSSTART processing.
FIG. 161 is a flowchart showing the processing procedure of SLTSSTART processing.
FIG. 162 is a flowchart showing a processing procedure of SLOTPROC processing.
FIG. 163 is a flowchart showing the processing procedure of SLTPAREA processing.
FIG. 164 is a flowchart illustrating a processing procedure of SLTSSTRUP processing.
FIG. 165 is a flowchart showing a processing procedure of SLOT NOP processing;
FIG. 166 is a flowchart illustrating a processing procedure of SLTSTPUP processing.
FIG. 167 is a flowchart showing the processing procedure of SLT STOP processing.
FIG. 168 is a flowchart illustrating a processing procedure of SLT STOP processing.
FIG. 169 is a flowchart illustrating a processing procedure of ErrChk23 processing.
FIG. 170 is a flowchart showing the processing procedure for ErrChk23 processing;
FIG. 171 is a flowchart illustrating a processing procedure of ZU HOSE processing.
FIG. 172 is a flowchart illustrating a processing procedure for SHOW STP processing;
FIG. 173 is a flowchart illustrating a processing procedure for SLOT ERR processing;
FIG. 174 is a flowchart showing the processing procedure of RichA1 processing;
FIG. 175 is a flowchart showing the processing procedure for RichA1 processing.
FIG. 176 is a flowchart illustrating a processing procedure of PaSetRic processing.
FIG. 177 is a flowchart showing the processing procedure of AnmTimSt processing.
FIG. 178 is a flowchart showing the processing procedure of Beach2A processing;
FIG. 179 is a flowchart showing the processing procedure of Beach2A processing;
FIG. 180 is a flowchart showing a processing procedure of SLTRRICH processing.
FIG. 181 is a flowchart showing a processing procedure of SWat2A 2 processing.
FIG. 182 is a flowchart showing the processing procedure of SWat2A 0 processing.
FIG. 183 is a flowchart showing the processing procedure of ShowProc processing;
FIG. 184 is a flowchart showing the processing procedure of HitChk processing.
FIG. 185 is a flowchart illustrating a processing procedure of RichChk processing.
FIG. 186 is a flowchart showing a processing procedure of FriSet processing;
FIG. 187 is a flowchart illustrating a processing procedure of HipSet processing.
FIG. 188 is a flowchart illustrating a processing procedure of NudoSet processing.
FIG. 189 is a flowchart illustrating a processing procedure of ShowSctN processing.
FIG. 190 is a flowchart illustrating a processing procedure of ShowSctW processing.
FIG. 191 is a flowchart illustrating a processing procedure of ShowSct processing.
FIG. 192 is a flowchart showing a processing procedure for ShowGet processing;
FIG. 193 is a flowchart illustrating a processing procedure for BichMon processing.
FIG. 194 is a flowchart showing the processing procedure of CHANCE processing.
FIG. 195 is a flowchart showing the processing procedure of CHANCE processing.
FIG. 196 is a flowchart illustrating a processing procedure of RichE2B processing.
FIG. 197 is a flowchart showing a processing procedure of STP POSI processing.
FIG. 198 is a flowchart showing a processing procedure of AnmCmSt processing.
FIG. 199 is a flowchart showing a processing procedure for SLOT INT processing;
FIG. 200 is a flowchart showing a processing procedure for INT SHOW processing.
FIG. 201 is a flowchart illustrating a processing procedure of StdMon processing.
FIG. 202 is a flowchart showing a processing procedure for KakuSet processing.
FIG. 203 is a flowchart showing a processing procedure for Wave processing;
FIG. 204 is a flowchart showing the processing procedure for PltSet1 processing.
FIG. 205 is a flowchart showing a processing procedure of SLOT MON processing.
FIG. 206 is a flowchart showing the processing procedure of SltMsk03 processing.
FIG. 207 is a flowchart illustrating a processing procedure of SltMsk00 processing.
FIG. 208 is a flowchart showing the processing procedure of NudoPut0 processing.
FIG. 209 is a flowchart illustrating a processing procedure of NudoPut1 processing.
FIG. 210 is a flowchart showing a processing procedure of Show processing;
FIG. 211 is a flowchart showing the processing procedure for Tsk3Cra processing;
FIG. 212 is a flowchart illustrating a processing procedure for NextKoma processing;
FIG. 213 is a flowchart illustrating a processing procedure for KomaPut processing and KomaPut2 processing.
FIG. 214 is a flowchart showing a processing procedure of NewSkoma processing.
FIG. 215 is a flowchart illustrating a processing procedure of SPR CLR2 processing.
FIG. 216 is a flowchart illustrating a processing procedure of SLT ABC processing.
FIG. 217 is a flowchart showing the processing procedure of FLASH processing.
FIG. 218 is a flowchart showing the processing procedure of FLASH processing.
FIG. 219 is a flowchart illustrating a processing procedure of SLTSPDSP processing.
FIG. 220 is a flowchart illustrating a processing procedure of SLTPIOSL processing.
FIG. 221 is a flowchart showing a processing procedure for SLOT MOV processing;
FIG. 222 is a flowchart showing the processing procedure of SLT PGET processing.
FIG. 223 is a flowchart illustrating a processing procedure of GRFTBLGT processing.
FIG. 224 is a flowchart showing a processing procedure for SLT SCL processing;
FIG. 225 is a flowchart showing a processing procedure of SLT PTN processing.
FIG. 226 is a flowchart showing a processing procedure of SLT PTH processing.
FIG. 227 is a flowchart showing a processing procedure of PIC SET processing.
228 is a flowchart illustrating a processing procedure of SCLADR processing. FIG.
FIG. 229 is a flowchart illustrating a processing procedure of SclAdrB processing.
FIG. 230 is a flowchart showing a processing procedure for SPR CLRA processing.
FIG. 231 is a flowchart showing a processing procedure for SPR CLR processing;
FIG. 232 is a flowchart showing a processing procedure of ROUND processing.
FIG. 233 is a flowchart showing a processing procedure of ROUND processing.
234 is a flowchart illustrating a processing procedure of RNDJMP processing. FIG.
235 is a flowchart illustrating a processing procedure of ZUGARA processing. FIG.
FIG. 236 is a flowchart showing a processing procedure of ROUND01 processing.
FIG. 237 is a flowchart showing a processing procedure for R12BAK processing;
238 is a flowchart showing the processing procedure of R11BAK processing. FIG.
239 is a flowchart showing the processing procedure of R10BAK processing. FIG.
FIG. 240 is a flowchart illustrating a processing procedure of R09BAK processing.
FIG. 241 is a flowchart illustrating a processing procedure of R07BAK processing.
FIG. 242 is a flowchart showing the processing procedure of R05BAK processing.
FIG. 243 is a flowchart showing the processing procedure of R03BAK processing;
FIG. 244 is a flowchart showing the processing procedure of R01BAK processing.
245 is a flowchart illustrating a processing procedure of R01BAKS processing. FIG.
246 is a flowchart illustrating a processing procedure of ROUND02 processing. FIG.
FIG. 247 is a flowchart showing the processing procedure of PAMPGM processing.
248 is a flowchart illustrating a processing procedure of ROUND03 processing. FIG.
FIG. 249 is a flowchart illustrating a processing procedure of ROUND04 processing.
FIG. 250 is a flowchart showing a processing procedure of ROUND05 processing.
FIG. 251 is a flowchart illustrating a processing procedure of ROUND06 processing.
FIG. 252 is a flowchart showing the processing procedure of ROUND07 processing.
FIG. 253 is a flowchart showing the processing procedure of R07BAK2 processing.
FIG. 254 is a flowchart illustrating a processing procedure of ROUND08 processing.
FIG. 255 is a flowchart showing a processing procedure of ROUND09 processing;
FIG. 256 is a flowchart showing the processing procedure of R09BAKA processing.
FIG. 257 is a flowchart showing a processing procedure of ROUND10 processing.
258 is a flowchart illustrating a processing procedure of R10BAKB processing. FIG.
FIG. 259 is a flowchart showing a processing procedure of ROUND11 processing.
FIG. 260 is a flowchart showing the processing procedure of ROUND12 processing.
FIG. 261 is a flowchart showing the processing procedure of R12BAKC processing.
FIG. 262 is a flowchart illustrating a processing procedure for TOMEIPGM processing;
FIG. 263 is a flowchart showing a processing procedure of ROUND13 processing.
FIG. 264 is a flowchart illustrating a processing procedure of ROUND14 processing.
265 is a flowchart illustrating a processing procedure of PANPGMD processing. FIG.
266 is a flowchart showing a processing procedure for ROUND15 processing. FIG.
FIG. 267 is a flowchart illustrating a processing procedure of BLACKPGM processing.
268 is a flowchart illustrating a processing procedure of WHITEPGM processing. FIG.
FIG. 269 is a flowchart illustrating a processing procedure of TESTPGM processing.
270 is a flowchart illustrating a processing procedure of PALSET processing. FIG.
FIG. 271 is a flowchart illustrating a processing procedure of ROUND16 processing.
FIG. 272 is a flowchart illustrating a processing procedure for OPENING processing;
FIG. 273 is a flowchart showing the processing procedure of RASINIT processing.
FIG. 274 is a flowchart illustrating a processing procedure for RAS processing;
FIG. 275 is a flowchart showing the processing procedure of CHRSET processing.
FIG. 276 is a flowchart showing the processing procedure of CHRSCR2 processing.
FIG. 277 is a flowchart showing the processing procedure of CHRSCR1 processing.
278 is a flowchart illustrating a processing procedure of CHRSCR processing. FIG.
FIG. 279 is a flowchart showing a processing procedure of ENDDING processing.
FIG. 280 is a flowchart showing a processing procedure of SHOUGAI processing.
FIG. 281 is a flowchart illustrating a processing procedure of SHOPGM2 processing and SHOPGM1 processing;
FIG. 282 is a flowchart showing the processing procedure of BANZAI processing.
FIG. 283 is a flowchart illustrating a processing procedure of CENTER processing.
284 is a flowchart illustrating a processing procedure of CENTER2 processing. FIG.
FIG. 285 is a flowchart illustrating a processing procedure of FEVER processing.
286 is a flowchart illustrating a processing procedure of FLACH processing. FIG.
FIG. 287 is a flowchart illustrating a processing procedure of WAIT processing.
FIG. 288 is a flowchart illustrating a processing procedure of SPR SET processing.
FIG. 289 is a flowchart showing the processing procedure of HIP processing.
FIG. 290 is a flowchart showing the processing procedure of HIP processing.
FIG. 291 is a flowchart illustrating a processing procedure of RNUMMOVE processing.
FIG. 292 is a flowchart showing the processing procedure of R ROUND processing.
FIG. 293 is a flowchart illustrating a processing procedure of RED ON processing.
FIG. 294 is a flowchart illustrating a processing procedure of TASKINIT processing and TASKMAIN processing.
FIG. 295 is a flowchart showing the processing procedure of TASKINIT processing and TASKMAIN processing.
FIG. 296 is a flowchart showing a processing procedure of TASKINIT processing and TASKMAIN processing.
FIG. 297 is a flowchart showing the processing procedure of STEPINC processing.
298 is a flowchart illustrating a processing procedure of RNDCMD01 processing. FIG.
FIG. 299 is a flowchart showing a processing procedure of RNDCMD02 processing;
Fig. 300 is a flowchart showing a processing procedure of RNDCMD03 processing.
FIG. 301 is a flowchart showing a processing procedure for RNDCMD04 processing;
FIG. 302 is a flowchart showing the processing procedure of RNDCMD05 processing.
FIG. 303 is a flowchart showing a processing procedure of RNDCMD06 processing;
FIG. 304 is a flowchart illustrating a processing procedure of RNDCMD07 processing;
305 is a flowchart illustrating a processing procedure of RNDCMD08 processing. FIG.
306 is a flowchart illustrating a processing procedure of RNDCMD09 processing. FIG.
FIG. 307 is a flowchart illustrating a processing procedure of RNDCMD0A processing.
FIG. 308 is a flowchart illustrating a processing procedure of RNDCMD0B processing.
FIG. 309 is a flowchart illustrating a processing procedure of RNDCMD0C processing.
FIG. 310 is a flowchart showing the processing procedure of RNDCMDD processing.
FIG. 311 is a flowchart showing a processing procedure of PALCTOW processing;
FIG. 312 is a flowchart showing a processing procedure of PALWTOC processing.
FIG. 313 is a flowchart showing a processing procedure for PALCTOB processing;
FIG. 314 is a flowchart showing a processing procedure for PALBTOC processing;
FIG. 315 is a flowchart showing a processing procedure for PALMTOC processing;
FIG. 316 is a flowchart showing the processing procedure of PALCTOM processing.
[Explanation of symbols]
1 is a game board, 3 is a game area, 4 is a variable display device, 5 is a variable display unit, 11 is a variable winning ball device, 16 is a variable starter device, 40 is a basic circuit, 401 is a ROM, 402 is a CPU, 403 , RAM, 50 CRT circuit, 55 CRT display, 60 CRT control circuit, 601 CPU, 602 RAM, 603 ROM, 63 VDP A, 64 VDP B, 65 character ROM, 66 character ROM.

Claims (1)

遊技制御用コンピュータを有し、該遊技制御用コンピュータにより遊技動作が制御され、予め定められた条件が成立した場合に、遊技者にとって有利な特定遊技状態に制御される遊技機であって、
前記遊技動作の制御に用いられる制御データおよび該制御データの異常の判別に用いられる複数の異常判別データを含むデータが記憶される記憶手段と、
前記複数の異常判別データを読出してその読出されたデータが異常なデータになっているか否かを判別する異常判別手段と、
前記遊技機が前記特定遊技状態に制御されていない状態において、前記複数の異常判別データのうちの特定の異常判別データが異常であると前記異常判別手段により判別された場合に、前記記憶手段の記憶データを初期化する第１の初期化手段と、
前記遊技機が前記特定遊技状態に制御されている状態において、前記特定の異常判別データに加えて所定数の異常判別データが異常であると前記異常判別手段により判断された場合に、前記記憶手段の記憶データを初期化する第２の初期化手段とを含むことを特徴とする、遊技機。 A gaming machine having a game control computer, wherein a game operation is controlled by the game control computer, and when a predetermined condition is satisfied, the gaming machine is controlled to a specific game state advantageous to the player,
Storage means for storing control data used for controlling the gaming operation and data including a plurality of abnormality determination data used for determining abnormality of the control data;
An abnormality determination means for reading the plurality of abnormality determination data and determining whether or not the read data is abnormal data;
In a state where the gaming machine is not controlled to the specific gaming state, when the abnormality determination unit determines that specific abnormality determination data among the plurality of abnormality determination data is abnormal, the storage unit First initialization means for initializing stored data;
In the state where the gaming machine is controlled to the specific gaming state, when the abnormality determination unit determines that a predetermined number of abnormality determination data is abnormal in addition to the specific abnormality determination data, the storage unit And a second initialization means for initializing the stored data of the game machine.
JP26945595A 1995-09-22 1995-09-22 Game machine Expired - Fee Related JP3710857B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26945595A JP3710857B2 (en) 1995-09-22 1995-09-22 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26945595A JP3710857B2 (en) 1995-09-22 1995-09-22 Game machine

Publications (2)

Publication Number Publication Date
JPH0991162A JPH0991162A (en) 1997-04-04
JP3710857B2 true JP3710857B2 (en) 2005-10-26

Family

ID=17472681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26945595A Expired - Fee Related JP3710857B2 (en) 1995-09-22 1995-09-22 Game machine

Country Status (1)

Country Link
JP (1) JP3710857B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4594461B2 (en) * 1999-05-21 2010-12-08 株式会社平和 Gaming machine and gaming machine control method
JP4064047B2 (en) * 2000-10-04 2008-03-19 株式会社三共 Game machine
JP5209887B2 (en) * 2007-03-05 2013-06-12 株式会社三共 Game machine
JP4762958B2 (en) * 2007-08-23 2011-08-31 株式会社三共 Game machine
JP4763070B2 (en) * 2009-07-08 2011-08-31 株式会社三共 Game machine
JP4763072B2 (en) * 2009-07-08 2011-08-31 株式会社三共 Game machine
JP4727742B2 (en) * 2009-07-08 2011-07-20 株式会社三共 Game machine
JP4727741B2 (en) * 2009-07-08 2011-07-20 株式会社三共 Game machine
JP4763071B2 (en) * 2009-07-08 2011-08-31 株式会社三共 Game machine
JP4763069B2 (en) * 2009-07-08 2011-08-31 株式会社三共 Game machine
JP4658210B2 (en) * 2009-07-24 2011-03-23 株式会社三共 Game machine

Also Published As

Publication number Publication date
JPH0991162A (en) 1997-04-04

Similar Documents

Publication Publication Date Title
JP3710857B2 (en) Game machine
JP2016159148A (en) Game machine
JP2015084830A (en) Pachinko game machine
JP2015084844A (en) Pachinko game machine
JP6049231B1 (en) Pachinko machine
JP2015084833A (en) Pachinko game machine
JP2018064638A (en) Game machine
JPH0994332A (en) Game machine
JP2004223043A (en) Game machine
JP2015084843A (en) Pachinko game machine
JP2015084842A (en) Pachinko game machine
JP2015084841A (en) Pachinko game machine
JP2015084840A (en) Pachinko game machine
JP2018023556A (en) Game machine
JP2019201934A (en) Game machine
JP2018061737A (en) Game machine
JP2018023547A (en) Game machine
JP2018023553A (en) Game machine
JP6049232B1 (en) Pachinko machine
JPH0975522A (en) Game machine
JP2019180526A (en) Game machine
JP7255930B2 (en) game machine
JP5945784B2 (en) Amusement stand
JP6249082B2 (en) Pachinko machine
JP6249081B2 (en) Pachinko machine

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050811

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080819

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110819

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110819

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110819

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110819

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110819

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120819

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120819

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120819

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130819

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees