JP3707608B2 - チャネル多重化伝送システム及びその送信システムと受信システム - Google Patents
チャネル多重化伝送システム及びその送信システムと受信システム Download PDFInfo
- Publication number
- JP3707608B2 JP3707608B2 JP2001071838A JP2001071838A JP3707608B2 JP 3707608 B2 JP3707608 B2 JP 3707608B2 JP 2001071838 A JP2001071838 A JP 2001071838A JP 2001071838 A JP2001071838 A JP 2001071838A JP 3707608 B2 JP3707608 B2 JP 3707608B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- transmission
- interface
- input data
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタル多重伝送システム、及びそれに使用される送信システムと受信システムに関する。
【０００２】
【従来の技術】
従来例として、日本国特許公報第2684815号「デジタル多重伝送システム」に想定する多重伝送システムを図1及び図2に示し、簡単に説明する。
図1は、従来の時分割多重化伝送装置の構成を示す。図２は、図1の各インタフェースIF21, IF22, IF3, IF4, IF51, IF52を流れるデータ列をそれぞれ多重入力データ列MID1,MID2、多重出力データ列MOD、多重分離入力データ列DMID、多重分離出力データ列DMOD1,DMOD2として示す。図2において、各最小単位方形は1ビットを表し、10ビットを囲む太線の長方形は10ビット長のワードを表す。各ビットは左から順次送信される。
【０００３】
送信ノード10TNは、2チャネルの入力データ列ID1, ID2を、8B/10B符号化手段111, 112によりそれぞれ8B/10B符号化し、多重入力データ列MID1, MID2に変換し、更に多重化手段１２により時分割ビット多重し、多重出力データMODである1本の直列データ送信信号として送信装置１３から送信する。
8B/10Bは、8ビットのデータを10ビットの符号に変換することを特徴とする。伝送速度が1.25(=10/8)倍になるものの、DCフリー特性など優れた符号特性を有する。8B/10B符号については、日本国公開特許公報昭59-10056「コード生成方法」に詳述されているが、実施例の中でも簡単に述べる。なお、図２の太線の長方形がそれぞれ1個の8B/10B符号に対応する。
【０００４】
受信ノード10RNは1本の直列データ受信信号を受信装置１４により受信し、多重分離入力データ列DMIDとして、多重分離入力インタフェースIF4に出力する。この多重分離入力データ列DMIDを、多重分離手段１５により2チャネルの8B/10Bワード列に多重分離され、所望の多重分離出力インタフェースIF51, IF52に多重分離出力データ列DMOD1, DMOD2として出力され、これらは8B/10B復号手段161, 162により２チャネルのデータOD1, OD2に復号され、インタフェースIF61, IF62に出力される。送受信ノード間の伝送路ＴＬには信号の劣化に応じて、図示してない再生中継器を挿入する。
【０００５】
【発明が解決しようとする課題】
前述した従来技術を用いてn=2以上のｎチャネルの入力データ列を多重伝送する場合、高速な送受信装置１３，１４や、送受信ノード間に挿入する再生中継器を新たに設計する必要があり、開発コストが大きくなる問題がある。更に、多重化前の伝送速度と送信装置１３から伝送される送信信号の伝送速度がｎの整数倍である制約を受ける問題がある。
本発明はこのような問題を解決するためになされたものであって、開発コストの低減及び、多重化前の伝送速度の柔軟な設定を可能ならしめることを目的とする。
【０００６】
【課題を解決するための手段】
請求項１の発明によれば、ｎチャネル(ｎは２以上の整数)の入力データ列を送信ノードから受信ノードに伝送する多重化伝送システムにおいて、前記nチャネルの入力データ列を時分割多重化し、多重出力インタフェースIF3に多重出力データ列として出力する時分割多重手段２１と、前記多重出力データ列をブロックに順次分割してパケットを構成し、そのパケットをパケット送信装置インタフェースIF4にパケット送信装置インタフェースデータ列として出力する送信インタフェース変換手段２２と、前記パケット送信装置インタフェースデータ列を送信するパケット送信装置２３とにより送信システムを構成する。
【０００７】
請求項２の発明は、請求項1において、前記ｎチャネルの入力データ列は、それぞれクロック周波数のずれを補正するクロック補正手段を有する。
請求項３の発明は、請求項1又は２において、前記ｎチャネルの入力データ列を8B/10Bワード列とし、かつ前記8B/10Bワード列を復号する手段を有する。
請求項４の発明は、請求項1、２又は３において、前記ブロックを、前記入力データ列のいずれのワード境界も常にブロック内の特定のビット位置に存在するサイズさとする。
【０００８】
請求項５の発明は、請求項1乃至４のいずれかにおいて、前記ブロックサイズを、チャネル多重周期の整数倍とする。
請求項６の発明は、請求項1乃至５のいずれかにおいて、前記送信インタフェース変換手段２２は、前記多重出力インタフエースと前記パケット送信装置インタフェースのデータ送信速度の差に応じて、アイドルを前記パケット間に挿抜する手段を有する。
請求項７の発明は、請求項1乃至６のいずれかにおいて、前記パケット送信装置インタフェースを、10ギガビットイーサネット送信装置インタフェースとする。
【０００９】
請求項８の発明は、請求項1乃至６のいずれかにおいて、前記パケット送信装置インタフェースIF4を、ギガビットイーサネット送受信装置インタフェースとする。
請求項９の発明は、請求項1に掲げる前記多重化送信システムの送信データ列を受信し、パケット受信インタフェースIF7にパケット受信装置インタフェースデータ列を出力するパケット受信装置２４と、前記パケット受信装置インタフェースデータ列からパケットを抽出し、順次得られる前記パケットに含まれる各々のブロックを結合し、多重分離入力データ列を生成する受信インタフェース変換手段２５と、前記多重分離入力データ列を所望のチャネルに時分割多重分離する多重分離手段２６とを有する。
【００１０】
請求項１０の発明は、請求項９において、前記パケット受信インタフェースIF7を10ギガビットイーサネット受信装置インタフェースとする。
請求項１１の発明は、請求項９において、前記パケット受信インタフェースIF7をギガビットイーサネット受信装置インタフェースとする。
請求項１２の発明による多重化伝送システムは、請求項１による送信システムと、請求項９による受信システムとから構成されている。
【００１１】
作用
本発明によれば、ｎチャネルの入力データ列を多重化して伝送する際に、多重信号をパケットに格納して既存のパケット送受信装置を用いることによって、送受信装置及び再生中継器を新規開発する必要がなく、開発コストを低減できる。更に、多重チャネルとパケット送受信装置の伝送速度が互いに整数倍の関係でなくても、伝送速度の差異はパケットの有無で吸収できるため、柔軟な多重伝送システムを構築できる。
【００１２】
【発明の実施の形態】
図３は、この発明の原理構成図である。この発明によるｎチャネル(ｎは２以上の整数)の入力データ列ID1〜IDnを送信ノード20TNから受信ノード20RNに伝送する多重化伝送システムにおいて、送信ノード20TNを構成する送信システムは、前記ｎチャネルの入力データ列ID1〜IDnを時分割多重化し、多重出力インタフェースIF3に多重出力データ列MODとして出力する時分割多重手段２１と、前記多重出力データ列MODを所定のブロック長を持つブロックに順次分割し、それぞれの前記ブロックに所定の情報を付与することによりパケットデータPDを構成し、それらのパッケトデータPDをパケット送信装置インタフェースIF4に出力する送信インタフェース変換手段２２と、前記パケットPDを送信するパケット送信装置２３とを有する。また、受信ノード20RNを構成する受信システムは、伝送路ＴＬからパケットを受信し、インタフェースIF7にパケットデータPDとして出力するパケット受信装置２４と、パケットデータPDから付加情報を削除してブロック列とし、更に一系列の多重データ列MODに変換する受信インタフェース変換手段２５と、多重データ列MODを多重分離し、ｎチャネルの出力データ列OD1〜ODnとする多重分離手段２６とを有している。
【００１３】
実施例
以下、図４乃至図２３に基づいて、本発明の実施例について述べる。なお、本明細書において、チャネル多重周期とは、ｎチャネルの入力データ列を時分割多重したデータ列に含まれる任意のビットに対して、そのビットが属するチャネルと、そのビットの次のビットから起算して、ビット後のビットが属するチャネルが常に等しい自然数τの中で最小のτをいう。
第１実施例
図４乃至図５は、本発明の第１実施例に関する。本発明の特徴は、ｎチャネルの入力データ列を多重化して送信する際に、多重信号をパケットに格納することによって、既存のパケット伝送装置を用いることにある。図４は、２チャネルの入力データ列を多重化伝送する通信システムの構成図である。
【００１４】
送信ノード20TNを構成する送信システムは、２チャネルの入力データ列ID1, ID2を多重化手段２１によりビット多重出力して１系列のデータとし、その多重出力データ列MODを送信インタフェース変換手段２２により所定長毎のブロックに分割してパケットPDを構成し、パケット毎に既存のパケット送信装置２３により伝送する。第１実施例では各ブロックに何ら情報を付与しないため、各パケットとそれに対応するブロックの内容は同一である。
受信ノード20RNを構成する受信システムは、パケット受信装置２４で順次受信したパケットPDを受信インタフェース変換手段２５により結合し、多重分離手段２６により多重分離を行なって得られたデータOD1, OD2を各々のチャネルインタフェースIF91, IF92に出力する。
【００１５】
次に、データ列の流れを示しながら、詳細に説明する。図５は、図４の各インタフェースIF11, IF12, IF3, IF4, IF7, IF8, IF91, IF92を流れるデータ列を、多重入力データ列ID1, ID2、多重出力データ列MOD、パケット送信装置インタフェースデータ列PD、パケット受信装置インタフェースデータ列PD、多重分離入力データ列DMOD、多重分離出力データ列OD1, OD2として、それぞれ示す。図５において最小単位方形は1ビットを表し、３ビットを囲む太線の長方形は1ワードを表す。各ビットは左から順次送信される。多重入力データ列ID1, ID2は多重化手段２１により多重出力データ列MODとして出力され、送信インタフェース変換手段２２により６ビット長のブロックに分割され、各々のブロックがパケットとしてパケット送信装置２３から伝送される。
【００１６】
受信ノード20RNは、送信ノード20TNと逆のプロセスを実行する。受信したパケットインタフェースデータ列PDに含まれるブロックを受信インタフェース変換手段２５により結合し、多重分離入力データ列DMODを出力し、多重分離手段２６により多重分離することによって所望のチャネルIF91, IF92に多重分離出力データ列OD1, OD2として出力する。このとき、ブロック長６ビットがチャネル多重周期２ビットの整数倍であるため、ブロック内のビット位置によってチャネル識別が可能である。即ち、m=1, 2, 3とすると、各ブロックの第2m-1番目のビットを例えばチャネルIF11のデータとすると第2m番目のビットはチャネルIF12のデータである。更に、各ブロック内の３ビットワード境界もブロック先頭から第３と第４ビットの間に固定されているので、ビット位置からワード境界を識別できるため、受信信号のワード同期手段は不要である。
【００１７】
以上、多重化信号を既存のパケット送信装置インタフェースデータ列PDに変換することにより、既存のパケット送受信装置を利用できる。また、多重チャネルとパケット送受信装置の伝送速度が整数比でなくても、伝送速度の差異は送信パケットの有無で吸収できるため、柔軟な多重伝送システムを構築できる。
第１実施例では、2チャネルの入力データ列を多重化する例を示したが、nチャネルでも同様である。また、第１実施例では、いずれのブロックも６ビットと一定の長さであったが、パケット送信装置の仕様の範囲において可変長としてもよい。また、第１実施例では、ワード境界がブロックの特定位置に常に一致するようにブロック長を決定し、ワード同期手段が不要である利点が存在したが、ワード同期が不要であるもしくはワード同期手段を他に備える場合は他のブロック長でもよい。更に、第１実施例では、ブロック長をチャネル多重周期の整数倍とすることにより、ブロック内のビット位置によりチャネルを識別できる利点が存在したが、チャネル識別手段が不要であるもしくは他に備える場合は、ブロック長をこれに限る必要はない。
第２実施例
本発明の第２実施例では、７チャネルのギガビットイーサネット入力データ列を多重化し、10ギガビットイーサネット送受信装置を利用して伝送する例を示す。本発明の第２実施例の特徴は、７チャネルのギガビットイーサネット入力データ列のクロック周波数及び位相のずれをそれぞれ入力データ列の有するクロック補正機能により補正した後に多重化し、更に10ギガビットイーサネット送受信装置インタフェースに変換することにより、安価であると見込まれる10ギガビットイーサネット送受信装置により伝送することである。
【００１８】
まず第２実施例に関連する10ギガビットイーサネット標準化技術及びギガビットイーサネットの概要について述べ、その後で第２実施例の説明に移る。10ギガビットイーサネットについては、主に次の3点について述べる。
(1) MACフレームフォーマット
(2) レイヤ1-2間インタフェース
(3) ワード同期技術(伝送路符号化技術)
図６は、現在標準化作業中の10ギガビットイーサネットのレイヤダイアグラムである。簡潔にデータの流れを述べる。10ギガビットイーサネットは、MAC(Media Access Control)層22A(文献:マルチメディア通信研究会編「ポイント図解式ギガビットEthernet教科書」,ISBN 4-7561-3037-2)で、送信データをMACフレームに格納し、次に、調停副層22B(RS:Reconciliation Sublayer)にてMACフレーム間にフレーム間信号(アイドル信号など)を挿入し、連続データ列としてレイヤ1-2間インタフェースである10ギガビット媒体非依存インタフェースXGIF1, XGIF2, XGIF3, XGIF4(XGMII: Ten Gigabit Media Independent Interface)(文献: Howard Frazier, "IEEE P802.3ae 10 Gigabit Ethernet Task Force XGMII Update", Cisco Systems, 11-July-2000, [retrieved on 2000-11-06], Retrieved from the Inter net <URL:http://grouper.ieee.org/groups/802/3/ae/public/jul00/Frazier#1# 0700.pdf>)に出力する。XGMIIについては、後述する。物理層(PHY:Physical Layer)23Aの送受信装置は、XGMIIデータ列に伝送路に適した符号化処理を施した後に、光信号として送信する。
【００１９】
MACフレームフォーマット、XGMIIデータ列を示しながら、データの流れについてもう少し詳しく述べる。図7にMACフレームフォーマットを示す。MACフレームはプリアンブル701、フレーム開始702、あて先アドレス703、送信元アドレス704、長さ705、送信データ706、パディング707及びフレームチェックシーケンス708をそれぞれ示すフィールドを有する。それぞれのフィールドの長さを示す数値の単位はオクテットである。
次に、RS層22Bで行う、MACフレームのXGMIIデータ列への変換について述べる。XGMIIは送受信用それぞれに３２ビットのデータ信号線と４ビットの制御信号線からなる３６ビット信号線XGIF2, XGIF4と、クロック線XGIF1, XGIF3を持つ。図８にXGMI1送信データ列を示す。図８において各々の六角形は８ビットの信号を示し、六角形内の各アルファベットは、次表1の意味を持つ。
【００２０】
【表１】
表1は、例えばSはパケット開始を表し、その値がOxFB, 即ち11111011であることを示す。OxはFBがオクテット値であることを意味している。RS層22Bは、MACフレームをLaneO〜Lane3で示す４本の８ビット幅バスTXD<0:7>〜TXD<24:31>に並列展開する。<>内の数値はビット位置番号０〜３１が付けられた全３２ビット幅におけるビット位置を示し、例えば<0:7>はビット位置０〜７を表す。
【００２１】
MACフレームの７オクテットのプリアンブルの先頭の1オクテットをＳに置換し、MACフレーム末尾にＴを付与し、MACフレーム間にＩを挿入する。更にTXD<0:7>〜TXD<24:31>のそれぞれに対応して、MACフレームデータとフレーム間信号を区別する１ビットの制御信号TXC0〜TXC3を付与する。制御信号値はMACフレームが伝送されるときは0(Low)であり、アイドル、フレーム区切りが伝送される場合は1(High)である。
TX#CLKは送信クロックである。TX#CLKの立ち上がりもしくは立下り時に、LaneO〜Lane3から1オクテットずつ、計４オクテットが同時に送信される。XGMIIの1クロックで送信(または受信)される４オクテットの単位は、図８では縦の1列で表されるので、カラムと呼ばれる。受信側も同様のフォーマットとなり、送信側と逆のプロセスが実行される。
【００２２】
XGMIIはオプションインタフェースである10ギガビット接続ユニットインタフェース(XAUI: Ten Gigabit Attachment Unit Interface)(文献:Rich Taborek et al,"XAUI/XGXS Proposal",23-May-2000, [retrieved on 2000-ll-06], Retrieved from the the Internet <URL: http://grouper.ieee.org/groups/802/3/ae/ public /jul00/taborek#2#0700.pdf>)に変換できる。XAUIは、XGMIIデータ列を４本の8B/10B直列信号に変換したインタフェースである。8B/10B符号については後述する。図９に示すように、インタフェースXGIF1, XGIF2に出力されるXGMIIデータ列TX#CLK, TXDは、10ギガビット媒体非依存インタフェース拡張副層(XGXS:XGMII Extender Sublayer)907において、４本の8B/10B直列信号(XAUIデータ列)TXADに変換され、XGXS910でXAUIデータ列TXADはXGMIIデータ列TX#CLK, TXDに逆変換される。物理層２３ＡはXGMIIデータ列RX#CLK, RXDに対しては、XGXS910で8B/10B直列信号に変換され、XGXS907で逆変換される。XAUIは、XGMIIに比べて信号線数が少なく、インタフェース配線長も大きくできる。
【００２３】
XGMII及びXAUIは物理層に依存しないインタフェースであるため、送信すべきデータをXGMIIもしくはXAUIに適合させると10ギガビットイーサネットの送受信装置により伝送することが可能となる。
最後にワード同期技術について述べる。10ギガビットイーサネットでは伝送路符号を用いることによりワード同期を実現している。その伝送路符号として、8B/10B符号(日本国公開特許公報昭59-10056「コード生成方法」)及び64B/66B符号(文献:Rick Walker et al, "64b/66b PCS", 30-June-2000, [retrieved on 2000 -11-06], Retrieved from the Internet <URL:http://grouper.ieee.org/groups/ 802/3/ae/public/jul00/walker#1#0700.pdf>)を用いる。
【００２４】
8B/10B符号では、８ビットデータを10ビット符号に変換する。10ビット符号として1024通りの中から"1"と"0"の個数のなるべく等しいものを採用することによってDCフリー特性を有し、データ符号に用いない一部の10ビット符号を、アイドル、パケット区切りなどを示す特殊符号として用いる。ワード境界にのみ現れるコンマ・シーケンスを持つため、ワード同期が容易である。
64B/66B符号は、64ビットペイロードと２ビットヘッダから構成される。ヘッダが"01"のときはデータフレームであり、"10"のときは制御フレームを表す。DCフリー特性は64ビットペイロードを自己同期スクランブルすることにより得る。8B/10B符号同様、アイドル、パケット区切りなどを制御フレームで示す。64B/66Bのワード同期は、ヘッダを検出することにより行う。
【００２５】
イーサネットでは、独立同期方式を採用している。これは、送受信ノード間のクロック周波数を必ずしも一致させず、ある範囲内のずれを許容する方式である。クロック周波数を一致させる完全同期方式に比べ、独立同期方式はクロック分配が不要である利点を持つが、クロック周波数のずれを補正する必要がある。このクロック補正を、10ギガビットイーサネットはXGMIIのアイドル信号もしくはXAUIのアイドルを示す特殊符号をカラム単位で挿抜することにより簡易に実現している。
【００２６】
以上が、10ギガビットイーサネット標準化技術の概要である。次にギガビットイーサネットについて簡単に述べる。
ギガビットイーサネットのレイヤ構成については、10ギガビットイーサネットとほぼ同様であり、レイヤ1-2間インタフェースはギガビット媒体非依存インタフェース(GMII:Gigabit Media Independent Interface)である点が異なる。GMIIは、送受信用それぞれに、８ビットのデータ信号線と1ビットの制御信号線及びクロック線を持つ。GMIIデータ列のフォーマットはXGMIIと類似している。詳しくは、文献ANSI/IEEE 802.3zを参照されたい。
【００２７】
ギガビットイーサネットでは、伝送路符号として8B/10B符号を用いるため、伝送速度は1.25Gb/s(=1.OGb/s×10/8)である。また、ギガビットイーサネットでは、クロック補正はGMIIのアイドル信号もしくは8B/10B符号のアイドルを示す特殊符号セットの挿抜により行う。アイドルを示す特殊符号セットについては、前記文献「ポイント図解式ギガビットEthernet教科書」130ページの表5-6 0rdered#Set一覧表の/I2/として記載されている。
以下、７チャネルのギガビットイーサネット入力データ列を多重し、10ギガビットイーサネット送受信装置を利用して伝送する、本発明の実施例2の説明に移る。
【００２８】
図10は、７チャネルのギガビットイーサネット入力データ列を多重して送信する送信ノードのプロセスを示す。送信ノード20TNは、７チャネル入力データ列のクロック周波数及び位相のずれをそれぞれクロック補正手段21A1〜21A7により補正して図１１に示す多重入力データ列ID1〜ID7として、これらを多重化手段２１によりオクテット・インタリーブ多重し、図１２に示す４本の８ビット幅バスからなる多重出力インタフェースIF3に出力する。図１１乃至１３に、図１０の多重入力インタフェースIF21〜IF27、多重出力インタフェースIF3、XGMIIによるインタフェースXGIF1, XGIF2を流れるデータ列をそれぞれ、図１１の多重入力データ列ID1〜ID7に、図１２の多重出力データ列MOD1〜MOD4に、及び図１３のXGMIIデータ列に示す。
【００２９】
図１１において、各最小単位方形は1ビットを表し、太線の長方形は8B/10Bワード境界を示す。各方形内の符号において、"D"の右隣の１桁の数値はそのビットが属するチャネル番号を表し、残りの数値はそのチャネルにおけるビット番号を表す。多重入力データは左のビットを先頭に入力する。図１２は、４本の８ビット幅の多重出力データ列MOD1〜MOD4をそれぞれ示す。各最小単位方形は1ビットを表し、方形内の符号は図１１のものと対応する。太線の長方形は1クロックで送信される８ビットを示す。
【００３０】
次に、多重出力データ列MOD1〜MOD4を、送信インタフェース変換手段２２において、各ブロックがビット幅３２ビット、長さ350オクテット、即ちサイズが４×350=1400オクテットのブロック列に分割する。図１２のビットD100〜D71599は1ブロックに対応する。ブロックサイズをチャネル多重周期4×7=28オクテットの整数倍である1400オクテットとすることにより、ブロック内のビット位置によりチャネル識別が可能である。更に、図１１の入力データ列ID1〜ID7のいずれの10ビットワード境界も常にブロック内の特定位置に存在するため、ワード境界を識別することができる。
【００３１】
図１０に示した送信ノード20TNは、図１３に示すようにブロックに1オクテットのパケット開始(S)、６オクテットのプリアンブル(dp)及び1オクテットのフレーム開始(SFD)をブロック先頭に、パケット終了(T)をブロック末尾に付与することによってパケットを構成し、多重出力インタフエースIF3とXGMIIのデータ送信速度の差に応じて、アイドル信号(I)をパケット間に挿入するとともに、前記フレーム間信号(I,S,T)とフレームデータ(dp,SFD,ブロック)を区別する計４ビットの制御信号線(TXC0〜TXC3)を付与し、XGMIIデータ列を生成する。図１３は、図１２の１ブロックを構成するビットD100〜D71599をXGMIIデータ列に変換したものを示す。各六角形は８ビットを表し、ビットD100〜D107, D200〜D207, D300〜D307, ..., D61592〜D61599, D71592〜D71599はそれぞれオクテットd10, d20, d30, ..., d6199, d7199に対応する。その他のアルファベットの意味は表1に示す。XGMIIデータ列に変換することによって、10ギガビットイーサネットのパケット送信装置により送信することができる。
【００３２】
受信ノード20RNは、送信ノード20TNと逆のプロセスを実行する。図１４は、受信データ列を分離多重して7本のギガビットイーサネット出力データ列として所望のチャネルに出力する受信ノードのプロセスを示す。受信ノード20RNは、受信データ列を10ギガビットイーサネットのパケット受信装置２４により受信し、XGMIIデータ列に変換し、インタフェースXGIF5, XGIF6に出力する。受信したXGMIIデータ列を図１５に示す。なお、図１５の表記は図１３に準ずる。次に、受信インタフェース変換手段２５により、XGMIIデータ列からパケットに格納されたブロックを取り出す。順次得られるブロックを結合した後、多重分離入力インタフェースIF8に出力する。図１６にその結果である多重分離入力データ列DMOD1〜MOD4を示す。図１６の表記は図１２に準ずる。多重分離入力データ列DMOD1〜MOD4を多重分離手段２６によって所望のチャネルIF91〜IF97に多重分離する。なお、伝送時のエラーなどによりパケットが欠落し、多重分離入力インタフェースIF91〜IF97に連続的にデータが送出できないときは、クロック補正手段271〜277により必要に応じてエラーを示す8B/10B特殊符号を挿入する。
【００３３】
以上、この方法を採用することによって、既存の送受信装置を利用することが可能となり、開発コストの低減に寄与する。また、送受信ノード間に再生中継器を挿入する場合も、既存のものを利用することができ、新規開発が不要である。また、クロック補正、チャネル識別処理が容易に実現できる。また、チャネル数も柔軟に設定できる。例えば、６チャネルのデータ列の多重でも同様に、XGMIIに挿入するアイドル信号(I)を７チャネルに比べて増加させるだけで、10ギガビットイーサネット送受信装置により伝送できる。
【００３４】
なお、第２実施例では７チャネルの入力データ列の多重化例を示したが、これに限らず、ｎチャネルの入力データ列を多重化してもよい。
また、第２実施例では、いずれのブロックサイズも1400オクテットであったが、他の固定サイズとしてもよい。また、パケット送受信装置の仕様の範囲において可変長としてもよい。
また、第２実施例ではギガビットイーサネット入力データ列の多重化例を示したが、これに限らず、入力信号としては非同期転送モード(ATM:Asynchronous Transfer Mode)入力データ列など、他のものでも本発明を適用できる。
【００３５】
また、第２実施例では、オクテット・インタリーブ多重の例を示したが、ビット多重などその他の時分割多重方法でも当然本発明を適用できる。
また、第２実施例では、ギガビットイーサネット入力データ列はそれぞれクロック補正機能を有し、多重化前にアイドルを示す特殊符号セットを挿抜することによりクロック補正を行うことができたが、入力データ列間にクロック周波数及び位相のずれがなければ、クロック補正機能を持たなくてもよい。また、クロック補正機能を持たず、かつ入力データ列間にクロック周波数及び位相のずれが存在しても、多重化手段２１にて、データを含まない付加信号であるスタッフパルスをそのずれに応じて挿入し、スタッフパルスの位置情報をブロックに付与してパケットを構成し、受信ノードでは、その位置情報を基にスタッフパルスを除去することにより、クロック補正を行うなど、他のクロック補正手段を備えてもよい。
【００３６】
また、第２実施例では、ワード境界がブロック内の特定位置に常に一致するようにブロック長を決定し、ワード同期手段が不要である利点が存在したが、ワード同期が不要であるもしくはワード同期手段を他に備える場合は他のブロック分割手段でもよい。
また、第２実施例では、ブロックサイズをチャネル多重周期の整数倍とすることにより、ブロック内のビット位置により常にチャネルを識別できたが、チャネル識別手段が不要である、もしくは他に備える場合は、ブロックサイズをこれに限る必要はない。
【００３７】
また、第２実施例では、パケット送受信装置インタフェースがXGMIIであり、低コストと見込まれる10ギガビットイーサネット送受信装置を利用することができたが、XAUIでもよい。また、10ギガビットイーサネットに限らず、他のパケット送受信装置とそのインタフェースを用いてもよい。例えば、低コストなギガビットイーサネット送受信装置とそのインタフェースであるGMIIを用いることも1例である。
更に、第２実施例では、Ｓを示す1オクテット及びプリアンブルを示す６オクテットをブロックの先頭に、Ｔを示すオクテットをブロックの末尾に付与し、パケットを構成することにより、送受信ノード間に再生中継器が存在した場合に中継が可能となったが、更にあて先アドレス、送信元アドレス、長さ、フレームチェックシーケンスを付与し、MACフレームを構成すれば、送受信ノード間にMACフレーム処理を行い中継するハブが存在してもパケットが廃棄されない。
第３実施例
次に図１８乃至図２３に基づいて、本発明の第３実施例について述べる。本発明の第３実施例では、８チャネルのギガビットイーサネット入力データ列を多重し、10ギガビットイーサネット送受信装置により伝送する例を示す。８チャネルのギガビットイーサネット入力データ列の多重後のデータレートは10Gb/s(=1.25Gb/s×8)であるが、種々のオーバヘッドにより10ギガビットイーサネットではそのまま伝送できない。そこで第３実施例では、送信ノードで、ギガビットイーサネット入力データ列(8B/10Bワード列)を多重化前に９ビットのデータ(８ビットのデータと1ビットの制御信号)に8B/10B復号することによって、多重すべきデータ量を減らす。受信ノードでは多重分離されたデータ列をそれぞれ8B/10B符号化する。
【００３８】
図１８は、８チャネルのギガビットイーサネット入力データ列を多重して送信する送信ノードのプロセスを示す。
送信ノード20TNは、８チャネルの入力データ列ID1〜ID8のワード境界をそれぞれクロック補正装置21A1〜21A8により一致させた後、8B/10B復号手段21B1〜21B8により９ビットのデータに変換し、これを多重入力データ列ID1'〜ID8'として、これらを多重化手段２１により各チャネルから２ビット毎にインタリーブ多重し、４本の８ビット幅バスからなる多重出力インタフェースIF3に出力する。図１９及び２０に、多重入力データ列ID1'〜ID8'及び多重出力データ列MOD1〜MOD4をそれぞれ示す。図１９において、各最小単位方形は1ビットを表し、太線の長方形は９ビットのワード境界を示す。左のビットを先頭に入力する。
【００３９】
図２０において、LaneO〜Lane3は４本の多重出力インタフェースIF3をそれぞれ示す。各最小単位方形は1ビットを表し、各方形内の符号は図１９のものと対応する。太線の長方形は1クロックで送信される８ビットを示す。次に、多重出力データ列MOD1〜MOD4を、送信インタフェース変換手段２２においてサイズ4×324=1296オクテットのブロック列に分割する。ブロックサイズ1296オクテットは、チャネル多重周期８オクテットの整数倍であり、かつワード境界(=9ビット境界)とブロックの先頭位置が常に一致するように選んだ。図２０のビットD100〜D81295は1ブロックに対応する。残りのプロセスは第２実施例に準ずる。
【００４０】
受信ノード20RNは、送信ノード20TNと逆のプロセスを実行する。図２１は、受信データ列を分離多重して８本のギガビットイーサネット出力データ列OD1〜OD8として所望のチャネルに出力する受信ノードのプロセスを示す。受信ノード20RNは、受信データ列を10ギガビットイーサネットのパケット受信装置２４により受信し、XGMIIデータ列RX#CLK, RXDに変換する。次に、受信インタフェース変換手段２５により、XGMIIデータ列RX#CLK, RXDからパケットに格納されたブロックを取り出す。順次得られるブロックを結合した後、多重分離入力インタフェースIF8に出力する。
【００４１】
図２２にその結果たる多重分離入力データ列DMOD1〜DMOD4を示す。図２２の表記は図１２に準ずる。多重分離入力データ列DMOD1〜DMOD4を多重分離手段２６によって所望のチャネルIF91〜IF98に、それぞれ多重分離出力データ列OD1'〜OD8'として、多重分離する。このとき、ブロックサイズ1296オクテットがチャネル多重周期16オクテットの整数倍であるため、チャネル識別が容易である。また、ワード境界がブロックの先頭であるため、ワード同期も容易である。更に、多重分離出力データ列OD1'〜OD8'は、各々8B/10B符号化手段281〜288により8B/10B符号化され、ギガビットイーサネット出力データ列に変換される。
【００４２】
なお、伝送時のエラーなどによりパケットが欠落し、多重分離入力インタフェースに連続的にデータが送出できないときは、クロック補正手段271〜278により必要に応じてエラーを示す8B/10B特殊符号を挿入する。以上、この方法を採用することによって、既存の送受信装置を利用することが可能となり、開発コストの低減に寄与する。また、従来の多重化方法と異なり、クロック補正、チャネル識別処理が容易に実現できる。また、ギガビットイーサネット入力データ列OD1'〜OD8'を8B/10B復号し、９ビットのデータに変換することによって多重すべきデータ量を減らし、多重チャネル数を実施例２に比べ、増やすことができた。
【００４３】
なお、第３実施例では、ギガビットイーサネット入力データ列はそれぞれクロック補正機能を有し、8B/10B復号前にアイドルを示す特殊符号セットを挿抜することによって、クロックを補正できたが、8B/10B復号後にアイドル信号を挿抜することによりクロックを補正してもよい。
最後に、本発明の第１〜３実施例において、パケット送受信装置間の伝送形式については、特に言及しなかったが、例えば10ギガビットイーサネットでは、64B/66B直列データ送信信号(10.3Gb/s)もしくは４本の8B/10B直列データ送信信号(4×3.125Gb/s)が可能であり、1本の直列データ送信信号に限らない。
【００４４】
【発明の効果】
以上、ｎチャネル(ｎは２以上の整数)の入力データ列を送信ノードから受信ノードに伝送する多重化伝送システムにおいて、送信ノードはｎチャネルの入力データ列を多重化し、その結果である多重出力データ列を順次ブロックに分割し、そのブロックに所定のパケット情報を付与するなどして、既存のパケット送信装置インタフェースデータ列に変換し、受信ノードは送信ノードと逆のプロセスを備えることにより、既存のパケット送受信装置や再生中継器を利用できるため、システム開発コストの低減に資する。更に、多重チャネルとパケット送受信装置の伝送速度が整数倍でなくても、伝送速度の差異はパケットの有無で吸収できるため、柔軟な多重伝送システムを構築できる。
【図面の簡単な説明】
【図１】時分割多重伝送システムの従来例を示す。
【図２】従来の時分割多重伝送システムの各インタフェースを流れるデータ列を示す。
【図３】本発明の基本原理図である。
【図４】本発明の第１実施例の時分割多重伝送システムを示す。
【図５】本発明の第１実施例の時分割多重伝送システムの各インタフェースを流れるデータ列を示す。
【図６】標準化作業中の10ギガビットイーサネットのレイヤ構成図である。
【図７】IEEE802.3にて定義されるMACフレームフォーマットを示す。
【図８】10ギガビット媒体非依存インタフェース(XGMII)データ列を示す。
【図９】10ギガビット接続ユニットインタフェース(XAUI)のレイヤ位置を示す。
【図１０】本発明の実施例2の時分割多重伝送システムにおける送信ノードの構成を示す。
【図１１】本発明の第２実施例の送信ノードにおける多重入力データ列を示す。
【図１２】本発明の第２実施例の送信ノードにおける多重出力データ列を示す。
【図１３】本発明の第２実施例の送信ノードにおけるXGMIIデータ列を示す。
【図１４】本発明の第２実施例の時分割多重伝送システムにおける受信ノードの構成を示す。
【図１５】本発明の第２実施例の受信ノードにおけるXGMIIデータ列を示す。
【図１６】本発明の第２実施例の受信ノードにおける多重分離入力データ列を示す。
【図１７】本発明の第２実施例の受信ノードにおける多重分離出力データ列を示す。
【図１８】本発明の第３実施例の時分割多重伝送システムにおける送信ノードの構成を示す。
【図１９】本発明の第３実施例の送信ノードにおける多重入力データ列を示す。
【図２０】本発明の第３実施例の送信ノードにおける多重出力データ列を示す。
【図２１】本発明の第３実施例の時分割多重伝送システムにおける受信ノードの構成を示す。
【図２２】本発明の第３実施例の受信ノードにおける多重分離入力データ列を示す。
【図２３】本発明の実施例３の受信ノードにおける多重分離出力データ列を示す。
【発明の属する技術分野】
本発明は、デジタル多重伝送システム、及びそれに使用される送信システムと受信システムに関する。
【０００２】
【従来の技術】
従来例として、日本国特許公報第2684815号「デジタル多重伝送システム」に想定する多重伝送システムを図1及び図2に示し、簡単に説明する。
図1は、従来の時分割多重化伝送装置の構成を示す。図２は、図1の各インタフェースIF21, IF22, IF3, IF4, IF51, IF52を流れるデータ列をそれぞれ多重入力データ列MID1,MID2、多重出力データ列MOD、多重分離入力データ列DMID、多重分離出力データ列DMOD1,DMOD2として示す。図2において、各最小単位方形は1ビットを表し、10ビットを囲む太線の長方形は10ビット長のワードを表す。各ビットは左から順次送信される。
【０００３】
送信ノード10TNは、2チャネルの入力データ列ID1, ID2を、8B/10B符号化手段111, 112によりそれぞれ8B/10B符号化し、多重入力データ列MID1, MID2に変換し、更に多重化手段１２により時分割ビット多重し、多重出力データMODである1本の直列データ送信信号として送信装置１３から送信する。
8B/10Bは、8ビットのデータを10ビットの符号に変換することを特徴とする。伝送速度が1.25(=10/8)倍になるものの、DCフリー特性など優れた符号特性を有する。8B/10B符号については、日本国公開特許公報昭59-10056「コード生成方法」に詳述されているが、実施例の中でも簡単に述べる。なお、図２の太線の長方形がそれぞれ1個の8B/10B符号に対応する。
【０００４】
受信ノード10RNは1本の直列データ受信信号を受信装置１４により受信し、多重分離入力データ列DMIDとして、多重分離入力インタフェースIF4に出力する。この多重分離入力データ列DMIDを、多重分離手段１５により2チャネルの8B/10Bワード列に多重分離され、所望の多重分離出力インタフェースIF51, IF52に多重分離出力データ列DMOD1, DMOD2として出力され、これらは8B/10B復号手段161, 162により２チャネルのデータOD1, OD2に復号され、インタフェースIF61, IF62に出力される。送受信ノード間の伝送路ＴＬには信号の劣化に応じて、図示してない再生中継器を挿入する。
【０００５】
【発明が解決しようとする課題】
前述した従来技術を用いてn=2以上のｎチャネルの入力データ列を多重伝送する場合、高速な送受信装置１３，１４や、送受信ノード間に挿入する再生中継器を新たに設計する必要があり、開発コストが大きくなる問題がある。更に、多重化前の伝送速度と送信装置１３から伝送される送信信号の伝送速度がｎの整数倍である制約を受ける問題がある。
本発明はこのような問題を解決するためになされたものであって、開発コストの低減及び、多重化前の伝送速度の柔軟な設定を可能ならしめることを目的とする。
【０００６】
【課題を解決するための手段】
請求項１の発明によれば、ｎチャネル(ｎは２以上の整数)の入力データ列を送信ノードから受信ノードに伝送する多重化伝送システムにおいて、前記nチャネルの入力データ列を時分割多重化し、多重出力インタフェースIF3に多重出力データ列として出力する時分割多重手段２１と、前記多重出力データ列をブロックに順次分割してパケットを構成し、そのパケットをパケット送信装置インタフェースIF4にパケット送信装置インタフェースデータ列として出力する送信インタフェース変換手段２２と、前記パケット送信装置インタフェースデータ列を送信するパケット送信装置２３とにより送信システムを構成する。
【０００７】
請求項２の発明は、請求項1において、前記ｎチャネルの入力データ列は、それぞれクロック周波数のずれを補正するクロック補正手段を有する。
請求項３の発明は、請求項1又は２において、前記ｎチャネルの入力データ列を8B/10Bワード列とし、かつ前記8B/10Bワード列を復号する手段を有する。
請求項４の発明は、請求項1、２又は３において、前記ブロックを、前記入力データ列のいずれのワード境界も常にブロック内の特定のビット位置に存在するサイズさとする。
【０００８】
請求項５の発明は、請求項1乃至４のいずれかにおいて、前記ブロックサイズを、チャネル多重周期の整数倍とする。
請求項６の発明は、請求項1乃至５のいずれかにおいて、前記送信インタフェース変換手段２２は、前記多重出力インタフエースと前記パケット送信装置インタフェースのデータ送信速度の差に応じて、アイドルを前記パケット間に挿抜する手段を有する。
請求項７の発明は、請求項1乃至６のいずれかにおいて、前記パケット送信装置インタフェースを、10ギガビットイーサネット送信装置インタフェースとする。
【０００９】
請求項８の発明は、請求項1乃至６のいずれかにおいて、前記パケット送信装置インタフェースIF4を、ギガビットイーサネット送受信装置インタフェースとする。
請求項９の発明は、請求項1に掲げる前記多重化送信システムの送信データ列を受信し、パケット受信インタフェースIF7にパケット受信装置インタフェースデータ列を出力するパケット受信装置２４と、前記パケット受信装置インタフェースデータ列からパケットを抽出し、順次得られる前記パケットに含まれる各々のブロックを結合し、多重分離入力データ列を生成する受信インタフェース変換手段２５と、前記多重分離入力データ列を所望のチャネルに時分割多重分離する多重分離手段２６とを有する。
【００１０】
請求項１０の発明は、請求項９において、前記パケット受信インタフェースIF7を10ギガビットイーサネット受信装置インタフェースとする。
請求項１１の発明は、請求項９において、前記パケット受信インタフェースIF7をギガビットイーサネット受信装置インタフェースとする。
請求項１２の発明による多重化伝送システムは、請求項１による送信システムと、請求項９による受信システムとから構成されている。
【００１１】
作用
本発明によれば、ｎチャネルの入力データ列を多重化して伝送する際に、多重信号をパケットに格納して既存のパケット送受信装置を用いることによって、送受信装置及び再生中継器を新規開発する必要がなく、開発コストを低減できる。更に、多重チャネルとパケット送受信装置の伝送速度が互いに整数倍の関係でなくても、伝送速度の差異はパケットの有無で吸収できるため、柔軟な多重伝送システムを構築できる。
【００１２】
【発明の実施の形態】
図３は、この発明の原理構成図である。この発明によるｎチャネル(ｎは２以上の整数)の入力データ列ID1〜IDnを送信ノード20TNから受信ノード20RNに伝送する多重化伝送システムにおいて、送信ノード20TNを構成する送信システムは、前記ｎチャネルの入力データ列ID1〜IDnを時分割多重化し、多重出力インタフェースIF3に多重出力データ列MODとして出力する時分割多重手段２１と、前記多重出力データ列MODを所定のブロック長を持つブロックに順次分割し、それぞれの前記ブロックに所定の情報を付与することによりパケットデータPDを構成し、それらのパッケトデータPDをパケット送信装置インタフェースIF4に出力する送信インタフェース変換手段２２と、前記パケットPDを送信するパケット送信装置２３とを有する。また、受信ノード20RNを構成する受信システムは、伝送路ＴＬからパケットを受信し、インタフェースIF7にパケットデータPDとして出力するパケット受信装置２４と、パケットデータPDから付加情報を削除してブロック列とし、更に一系列の多重データ列MODに変換する受信インタフェース変換手段２５と、多重データ列MODを多重分離し、ｎチャネルの出力データ列OD1〜ODnとする多重分離手段２６とを有している。
【００１３】
実施例
以下、図４乃至図２３に基づいて、本発明の実施例について述べる。なお、本明細書において、チャネル多重周期とは、ｎチャネルの入力データ列を時分割多重したデータ列に含まれる任意のビットに対して、そのビットが属するチャネルと、そのビットの次のビットから起算して、ビット後のビットが属するチャネルが常に等しい自然数τの中で最小のτをいう。
第１実施例
図４乃至図５は、本発明の第１実施例に関する。本発明の特徴は、ｎチャネルの入力データ列を多重化して送信する際に、多重信号をパケットに格納することによって、既存のパケット伝送装置を用いることにある。図４は、２チャネルの入力データ列を多重化伝送する通信システムの構成図である。
【００１４】
送信ノード20TNを構成する送信システムは、２チャネルの入力データ列ID1, ID2を多重化手段２１によりビット多重出力して１系列のデータとし、その多重出力データ列MODを送信インタフェース変換手段２２により所定長毎のブロックに分割してパケットPDを構成し、パケット毎に既存のパケット送信装置２３により伝送する。第１実施例では各ブロックに何ら情報を付与しないため、各パケットとそれに対応するブロックの内容は同一である。
受信ノード20RNを構成する受信システムは、パケット受信装置２４で順次受信したパケットPDを受信インタフェース変換手段２５により結合し、多重分離手段２６により多重分離を行なって得られたデータOD1, OD2を各々のチャネルインタフェースIF91, IF92に出力する。
【００１５】
次に、データ列の流れを示しながら、詳細に説明する。図５は、図４の各インタフェースIF11, IF12, IF3, IF4, IF7, IF8, IF91, IF92を流れるデータ列を、多重入力データ列ID1, ID2、多重出力データ列MOD、パケット送信装置インタフェースデータ列PD、パケット受信装置インタフェースデータ列PD、多重分離入力データ列DMOD、多重分離出力データ列OD1, OD2として、それぞれ示す。図５において最小単位方形は1ビットを表し、３ビットを囲む太線の長方形は1ワードを表す。各ビットは左から順次送信される。多重入力データ列ID1, ID2は多重化手段２１により多重出力データ列MODとして出力され、送信インタフェース変換手段２２により６ビット長のブロックに分割され、各々のブロックがパケットとしてパケット送信装置２３から伝送される。
【００１６】
受信ノード20RNは、送信ノード20TNと逆のプロセスを実行する。受信したパケットインタフェースデータ列PDに含まれるブロックを受信インタフェース変換手段２５により結合し、多重分離入力データ列DMODを出力し、多重分離手段２６により多重分離することによって所望のチャネルIF91, IF92に多重分離出力データ列OD1, OD2として出力する。このとき、ブロック長６ビットがチャネル多重周期２ビットの整数倍であるため、ブロック内のビット位置によってチャネル識別が可能である。即ち、m=1, 2, 3とすると、各ブロックの第2m-1番目のビットを例えばチャネルIF11のデータとすると第2m番目のビットはチャネルIF12のデータである。更に、各ブロック内の３ビットワード境界もブロック先頭から第３と第４ビットの間に固定されているので、ビット位置からワード境界を識別できるため、受信信号のワード同期手段は不要である。
【００１７】
以上、多重化信号を既存のパケット送信装置インタフェースデータ列PDに変換することにより、既存のパケット送受信装置を利用できる。また、多重チャネルとパケット送受信装置の伝送速度が整数比でなくても、伝送速度の差異は送信パケットの有無で吸収できるため、柔軟な多重伝送システムを構築できる。
第１実施例では、2チャネルの入力データ列を多重化する例を示したが、nチャネルでも同様である。また、第１実施例では、いずれのブロックも６ビットと一定の長さであったが、パケット送信装置の仕様の範囲において可変長としてもよい。また、第１実施例では、ワード境界がブロックの特定位置に常に一致するようにブロック長を決定し、ワード同期手段が不要である利点が存在したが、ワード同期が不要であるもしくはワード同期手段を他に備える場合は他のブロック長でもよい。更に、第１実施例では、ブロック長をチャネル多重周期の整数倍とすることにより、ブロック内のビット位置によりチャネルを識別できる利点が存在したが、チャネル識別手段が不要であるもしくは他に備える場合は、ブロック長をこれに限る必要はない。
第２実施例
本発明の第２実施例では、７チャネルのギガビットイーサネット入力データ列を多重化し、10ギガビットイーサネット送受信装置を利用して伝送する例を示す。本発明の第２実施例の特徴は、７チャネルのギガビットイーサネット入力データ列のクロック周波数及び位相のずれをそれぞれ入力データ列の有するクロック補正機能により補正した後に多重化し、更に10ギガビットイーサネット送受信装置インタフェースに変換することにより、安価であると見込まれる10ギガビットイーサネット送受信装置により伝送することである。
【００１８】
まず第２実施例に関連する10ギガビットイーサネット標準化技術及びギガビットイーサネットの概要について述べ、その後で第２実施例の説明に移る。10ギガビットイーサネットについては、主に次の3点について述べる。
(1) MACフレームフォーマット
(2) レイヤ1-2間インタフェース
(3) ワード同期技術(伝送路符号化技術)
図６は、現在標準化作業中の10ギガビットイーサネットのレイヤダイアグラムである。簡潔にデータの流れを述べる。10ギガビットイーサネットは、MAC(Media Access Control)層22A(文献:マルチメディア通信研究会編「ポイント図解式ギガビットEthernet教科書」,ISBN 4-7561-3037-2)で、送信データをMACフレームに格納し、次に、調停副層22B(RS:Reconciliation Sublayer)にてMACフレーム間にフレーム間信号(アイドル信号など)を挿入し、連続データ列としてレイヤ1-2間インタフェースである10ギガビット媒体非依存インタフェースXGIF1, XGIF2, XGIF3, XGIF4(XGMII: Ten Gigabit Media Independent Interface)(文献: Howard Frazier, "IEEE P802.3ae 10 Gigabit Ethernet Task Force XGMII Update", Cisco Systems, 11-July-2000, [retrieved on 2000-11-06], Retrieved from the Inter net <URL:http://grouper.ieee.org/groups/802/3/ae/public/jul00/Frazier#1# 0700.pdf>)に出力する。XGMIIについては、後述する。物理層(PHY:Physical Layer)23Aの送受信装置は、XGMIIデータ列に伝送路に適した符号化処理を施した後に、光信号として送信する。
【００１９】
MACフレームフォーマット、XGMIIデータ列を示しながら、データの流れについてもう少し詳しく述べる。図7にMACフレームフォーマットを示す。MACフレームはプリアンブル701、フレーム開始702、あて先アドレス703、送信元アドレス704、長さ705、送信データ706、パディング707及びフレームチェックシーケンス708をそれぞれ示すフィールドを有する。それぞれのフィールドの長さを示す数値の単位はオクテットである。
次に、RS層22Bで行う、MACフレームのXGMIIデータ列への変換について述べる。XGMIIは送受信用それぞれに３２ビットのデータ信号線と４ビットの制御信号線からなる３６ビット信号線XGIF2, XGIF4と、クロック線XGIF1, XGIF3を持つ。図８にXGMI1送信データ列を示す。図８において各々の六角形は８ビットの信号を示し、六角形内の各アルファベットは、次表1の意味を持つ。
【００２０】
【表１】
【００２１】
MACフレームの７オクテットのプリアンブルの先頭の1オクテットをＳに置換し、MACフレーム末尾にＴを付与し、MACフレーム間にＩを挿入する。更にTXD<0:7>〜TXD<24:31>のそれぞれに対応して、MACフレームデータとフレーム間信号を区別する１ビットの制御信号TXC0〜TXC3を付与する。制御信号値はMACフレームが伝送されるときは0(Low)であり、アイドル、フレーム区切りが伝送される場合は1(High)である。
TX#CLKは送信クロックである。TX#CLKの立ち上がりもしくは立下り時に、LaneO〜Lane3から1オクテットずつ、計４オクテットが同時に送信される。XGMIIの1クロックで送信(または受信)される４オクテットの単位は、図８では縦の1列で表されるので、カラムと呼ばれる。受信側も同様のフォーマットとなり、送信側と逆のプロセスが実行される。
【００２２】
XGMIIはオプションインタフェースである10ギガビット接続ユニットインタフェース(XAUI: Ten Gigabit Attachment Unit Interface)(文献:Rich Taborek et al,"XAUI/XGXS Proposal",23-May-2000, [retrieved on 2000-ll-06], Retrieved from the the Internet <URL: http://grouper.ieee.org/groups/802/3/ae/ public /jul00/taborek#2#0700.pdf>)に変換できる。XAUIは、XGMIIデータ列を４本の8B/10B直列信号に変換したインタフェースである。8B/10B符号については後述する。図９に示すように、インタフェースXGIF1, XGIF2に出力されるXGMIIデータ列TX#CLK, TXDは、10ギガビット媒体非依存インタフェース拡張副層(XGXS:XGMII Extender Sublayer)907において、４本の8B/10B直列信号(XAUIデータ列)TXADに変換され、XGXS910でXAUIデータ列TXADはXGMIIデータ列TX#CLK, TXDに逆変換される。物理層２３ＡはXGMIIデータ列RX#CLK, RXDに対しては、XGXS910で8B/10B直列信号に変換され、XGXS907で逆変換される。XAUIは、XGMIIに比べて信号線数が少なく、インタフェース配線長も大きくできる。
【００２３】
XGMII及びXAUIは物理層に依存しないインタフェースであるため、送信すべきデータをXGMIIもしくはXAUIに適合させると10ギガビットイーサネットの送受信装置により伝送することが可能となる。
最後にワード同期技術について述べる。10ギガビットイーサネットでは伝送路符号を用いることによりワード同期を実現している。その伝送路符号として、8B/10B符号(日本国公開特許公報昭59-10056「コード生成方法」)及び64B/66B符号(文献:Rick Walker et al, "64b/66b PCS", 30-June-2000, [retrieved on 2000 -11-06], Retrieved from the Internet <URL:http://grouper.ieee.org/groups/ 802/3/ae/public/jul00/walker#1#0700.pdf>)を用いる。
【００２４】
8B/10B符号では、８ビットデータを10ビット符号に変換する。10ビット符号として1024通りの中から"1"と"0"の個数のなるべく等しいものを採用することによってDCフリー特性を有し、データ符号に用いない一部の10ビット符号を、アイドル、パケット区切りなどを示す特殊符号として用いる。ワード境界にのみ現れるコンマ・シーケンスを持つため、ワード同期が容易である。
64B/66B符号は、64ビットペイロードと２ビットヘッダから構成される。ヘッダが"01"のときはデータフレームであり、"10"のときは制御フレームを表す。DCフリー特性は64ビットペイロードを自己同期スクランブルすることにより得る。8B/10B符号同様、アイドル、パケット区切りなどを制御フレームで示す。64B/66Bのワード同期は、ヘッダを検出することにより行う。
【００２５】
イーサネットでは、独立同期方式を採用している。これは、送受信ノード間のクロック周波数を必ずしも一致させず、ある範囲内のずれを許容する方式である。クロック周波数を一致させる完全同期方式に比べ、独立同期方式はクロック分配が不要である利点を持つが、クロック周波数のずれを補正する必要がある。このクロック補正を、10ギガビットイーサネットはXGMIIのアイドル信号もしくはXAUIのアイドルを示す特殊符号をカラム単位で挿抜することにより簡易に実現している。
【００２６】
以上が、10ギガビットイーサネット標準化技術の概要である。次にギガビットイーサネットについて簡単に述べる。
ギガビットイーサネットのレイヤ構成については、10ギガビットイーサネットとほぼ同様であり、レイヤ1-2間インタフェースはギガビット媒体非依存インタフェース(GMII:Gigabit Media Independent Interface)である点が異なる。GMIIは、送受信用それぞれに、８ビットのデータ信号線と1ビットの制御信号線及びクロック線を持つ。GMIIデータ列のフォーマットはXGMIIと類似している。詳しくは、文献ANSI/IEEE 802.3zを参照されたい。
【００２７】
ギガビットイーサネットでは、伝送路符号として8B/10B符号を用いるため、伝送速度は1.25Gb/s(=1.OGb/s×10/8)である。また、ギガビットイーサネットでは、クロック補正はGMIIのアイドル信号もしくは8B/10B符号のアイドルを示す特殊符号セットの挿抜により行う。アイドルを示す特殊符号セットについては、前記文献「ポイント図解式ギガビットEthernet教科書」130ページの表5-6 0rdered#Set一覧表の/I2/として記載されている。
以下、７チャネルのギガビットイーサネット入力データ列を多重し、10ギガビットイーサネット送受信装置を利用して伝送する、本発明の実施例2の説明に移る。
【００２８】
図10は、７チャネルのギガビットイーサネット入力データ列を多重して送信する送信ノードのプロセスを示す。送信ノード20TNは、７チャネル入力データ列のクロック周波数及び位相のずれをそれぞれクロック補正手段21A1〜21A7により補正して図１１に示す多重入力データ列ID1〜ID7として、これらを多重化手段２１によりオクテット・インタリーブ多重し、図１２に示す４本の８ビット幅バスからなる多重出力インタフェースIF3に出力する。図１１乃至１３に、図１０の多重入力インタフェースIF21〜IF27、多重出力インタフェースIF3、XGMIIによるインタフェースXGIF1, XGIF2を流れるデータ列をそれぞれ、図１１の多重入力データ列ID1〜ID7に、図１２の多重出力データ列MOD1〜MOD4に、及び図１３のXGMIIデータ列に示す。
【００２９】
図１１において、各最小単位方形は1ビットを表し、太線の長方形は8B/10Bワード境界を示す。各方形内の符号において、"D"の右隣の１桁の数値はそのビットが属するチャネル番号を表し、残りの数値はそのチャネルにおけるビット番号を表す。多重入力データは左のビットを先頭に入力する。図１２は、４本の８ビット幅の多重出力データ列MOD1〜MOD4をそれぞれ示す。各最小単位方形は1ビットを表し、方形内の符号は図１１のものと対応する。太線の長方形は1クロックで送信される８ビットを示す。
【００３０】
次に、多重出力データ列MOD1〜MOD4を、送信インタフェース変換手段２２において、各ブロックがビット幅３２ビット、長さ350オクテット、即ちサイズが４×350=1400オクテットのブロック列に分割する。図１２のビットD100〜D71599は1ブロックに対応する。ブロックサイズをチャネル多重周期4×7=28オクテットの整数倍である1400オクテットとすることにより、ブロック内のビット位置によりチャネル識別が可能である。更に、図１１の入力データ列ID1〜ID7のいずれの10ビットワード境界も常にブロック内の特定位置に存在するため、ワード境界を識別することができる。
【００３１】
図１０に示した送信ノード20TNは、図１３に示すようにブロックに1オクテットのパケット開始(S)、６オクテットのプリアンブル(dp)及び1オクテットのフレーム開始(SFD)をブロック先頭に、パケット終了(T)をブロック末尾に付与することによってパケットを構成し、多重出力インタフエースIF3とXGMIIのデータ送信速度の差に応じて、アイドル信号(I)をパケット間に挿入するとともに、前記フレーム間信号(I,S,T)とフレームデータ(dp,SFD,ブロック)を区別する計４ビットの制御信号線(TXC0〜TXC3)を付与し、XGMIIデータ列を生成する。図１３は、図１２の１ブロックを構成するビットD100〜D71599をXGMIIデータ列に変換したものを示す。各六角形は８ビットを表し、ビットD100〜D107, D200〜D207, D300〜D307, ..., D61592〜D61599, D71592〜D71599はそれぞれオクテットd10, d20, d30, ..., d6199, d7199に対応する。その他のアルファベットの意味は表1に示す。XGMIIデータ列に変換することによって、10ギガビットイーサネットのパケット送信装置により送信することができる。
【００３２】
受信ノード20RNは、送信ノード20TNと逆のプロセスを実行する。図１４は、受信データ列を分離多重して7本のギガビットイーサネット出力データ列として所望のチャネルに出力する受信ノードのプロセスを示す。受信ノード20RNは、受信データ列を10ギガビットイーサネットのパケット受信装置２４により受信し、XGMIIデータ列に変換し、インタフェースXGIF5, XGIF6に出力する。受信したXGMIIデータ列を図１５に示す。なお、図１５の表記は図１３に準ずる。次に、受信インタフェース変換手段２５により、XGMIIデータ列からパケットに格納されたブロックを取り出す。順次得られるブロックを結合した後、多重分離入力インタフェースIF8に出力する。図１６にその結果である多重分離入力データ列DMOD1〜MOD4を示す。図１６の表記は図１２に準ずる。多重分離入力データ列DMOD1〜MOD4を多重分離手段２６によって所望のチャネルIF91〜IF97に多重分離する。なお、伝送時のエラーなどによりパケットが欠落し、多重分離入力インタフェースIF91〜IF97に連続的にデータが送出できないときは、クロック補正手段271〜277により必要に応じてエラーを示す8B/10B特殊符号を挿入する。
【００３３】
以上、この方法を採用することによって、既存の送受信装置を利用することが可能となり、開発コストの低減に寄与する。また、送受信ノード間に再生中継器を挿入する場合も、既存のものを利用することができ、新規開発が不要である。また、クロック補正、チャネル識別処理が容易に実現できる。また、チャネル数も柔軟に設定できる。例えば、６チャネルのデータ列の多重でも同様に、XGMIIに挿入するアイドル信号(I)を７チャネルに比べて増加させるだけで、10ギガビットイーサネット送受信装置により伝送できる。
【００３４】
なお、第２実施例では７チャネルの入力データ列の多重化例を示したが、これに限らず、ｎチャネルの入力データ列を多重化してもよい。
また、第２実施例では、いずれのブロックサイズも1400オクテットであったが、他の固定サイズとしてもよい。また、パケット送受信装置の仕様の範囲において可変長としてもよい。
また、第２実施例ではギガビットイーサネット入力データ列の多重化例を示したが、これに限らず、入力信号としては非同期転送モード(ATM:Asynchronous Transfer Mode)入力データ列など、他のものでも本発明を適用できる。
【００３５】
また、第２実施例では、オクテット・インタリーブ多重の例を示したが、ビット多重などその他の時分割多重方法でも当然本発明を適用できる。
また、第２実施例では、ギガビットイーサネット入力データ列はそれぞれクロック補正機能を有し、多重化前にアイドルを示す特殊符号セットを挿抜することによりクロック補正を行うことができたが、入力データ列間にクロック周波数及び位相のずれがなければ、クロック補正機能を持たなくてもよい。また、クロック補正機能を持たず、かつ入力データ列間にクロック周波数及び位相のずれが存在しても、多重化手段２１にて、データを含まない付加信号であるスタッフパルスをそのずれに応じて挿入し、スタッフパルスの位置情報をブロックに付与してパケットを構成し、受信ノードでは、その位置情報を基にスタッフパルスを除去することにより、クロック補正を行うなど、他のクロック補正手段を備えてもよい。
【００３６】
また、第２実施例では、ワード境界がブロック内の特定位置に常に一致するようにブロック長を決定し、ワード同期手段が不要である利点が存在したが、ワード同期が不要であるもしくはワード同期手段を他に備える場合は他のブロック分割手段でもよい。
また、第２実施例では、ブロックサイズをチャネル多重周期の整数倍とすることにより、ブロック内のビット位置により常にチャネルを識別できたが、チャネル識別手段が不要である、もしくは他に備える場合は、ブロックサイズをこれに限る必要はない。
【００３７】
また、第２実施例では、パケット送受信装置インタフェースがXGMIIであり、低コストと見込まれる10ギガビットイーサネット送受信装置を利用することができたが、XAUIでもよい。また、10ギガビットイーサネットに限らず、他のパケット送受信装置とそのインタフェースを用いてもよい。例えば、低コストなギガビットイーサネット送受信装置とそのインタフェースであるGMIIを用いることも1例である。
更に、第２実施例では、Ｓを示す1オクテット及びプリアンブルを示す６オクテットをブロックの先頭に、Ｔを示すオクテットをブロックの末尾に付与し、パケットを構成することにより、送受信ノード間に再生中継器が存在した場合に中継が可能となったが、更にあて先アドレス、送信元アドレス、長さ、フレームチェックシーケンスを付与し、MACフレームを構成すれば、送受信ノード間にMACフレーム処理を行い中継するハブが存在してもパケットが廃棄されない。
第３実施例
次に図１８乃至図２３に基づいて、本発明の第３実施例について述べる。本発明の第３実施例では、８チャネルのギガビットイーサネット入力データ列を多重し、10ギガビットイーサネット送受信装置により伝送する例を示す。８チャネルのギガビットイーサネット入力データ列の多重後のデータレートは10Gb/s(=1.25Gb/s×8)であるが、種々のオーバヘッドにより10ギガビットイーサネットではそのまま伝送できない。そこで第３実施例では、送信ノードで、ギガビットイーサネット入力データ列(8B/10Bワード列)を多重化前に９ビットのデータ(８ビットのデータと1ビットの制御信号)に8B/10B復号することによって、多重すべきデータ量を減らす。受信ノードでは多重分離されたデータ列をそれぞれ8B/10B符号化する。
【００３８】
図１８は、８チャネルのギガビットイーサネット入力データ列を多重して送信する送信ノードのプロセスを示す。
送信ノード20TNは、８チャネルの入力データ列ID1〜ID8のワード境界をそれぞれクロック補正装置21A1〜21A8により一致させた後、8B/10B復号手段21B1〜21B8により９ビットのデータに変換し、これを多重入力データ列ID1'〜ID8'として、これらを多重化手段２１により各チャネルから２ビット毎にインタリーブ多重し、４本の８ビット幅バスからなる多重出力インタフェースIF3に出力する。図１９及び２０に、多重入力データ列ID1'〜ID8'及び多重出力データ列MOD1〜MOD4をそれぞれ示す。図１９において、各最小単位方形は1ビットを表し、太線の長方形は９ビットのワード境界を示す。左のビットを先頭に入力する。
【００３９】
図２０において、LaneO〜Lane3は４本の多重出力インタフェースIF3をそれぞれ示す。各最小単位方形は1ビットを表し、各方形内の符号は図１９のものと対応する。太線の長方形は1クロックで送信される８ビットを示す。次に、多重出力データ列MOD1〜MOD4を、送信インタフェース変換手段２２においてサイズ4×324=1296オクテットのブロック列に分割する。ブロックサイズ1296オクテットは、チャネル多重周期８オクテットの整数倍であり、かつワード境界(=9ビット境界)とブロックの先頭位置が常に一致するように選んだ。図２０のビットD100〜D81295は1ブロックに対応する。残りのプロセスは第２実施例に準ずる。
【００４０】
受信ノード20RNは、送信ノード20TNと逆のプロセスを実行する。図２１は、受信データ列を分離多重して８本のギガビットイーサネット出力データ列OD1〜OD8として所望のチャネルに出力する受信ノードのプロセスを示す。受信ノード20RNは、受信データ列を10ギガビットイーサネットのパケット受信装置２４により受信し、XGMIIデータ列RX#CLK, RXDに変換する。次に、受信インタフェース変換手段２５により、XGMIIデータ列RX#CLK, RXDからパケットに格納されたブロックを取り出す。順次得られるブロックを結合した後、多重分離入力インタフェースIF8に出力する。
【００４１】
図２２にその結果たる多重分離入力データ列DMOD1〜DMOD4を示す。図２２の表記は図１２に準ずる。多重分離入力データ列DMOD1〜DMOD4を多重分離手段２６によって所望のチャネルIF91〜IF98に、それぞれ多重分離出力データ列OD1'〜OD8'として、多重分離する。このとき、ブロックサイズ1296オクテットがチャネル多重周期16オクテットの整数倍であるため、チャネル識別が容易である。また、ワード境界がブロックの先頭であるため、ワード同期も容易である。更に、多重分離出力データ列OD1'〜OD8'は、各々8B/10B符号化手段281〜288により8B/10B符号化され、ギガビットイーサネット出力データ列に変換される。
【００４２】
なお、伝送時のエラーなどによりパケットが欠落し、多重分離入力インタフェースに連続的にデータが送出できないときは、クロック補正手段271〜278により必要に応じてエラーを示す8B/10B特殊符号を挿入する。以上、この方法を採用することによって、既存の送受信装置を利用することが可能となり、開発コストの低減に寄与する。また、従来の多重化方法と異なり、クロック補正、チャネル識別処理が容易に実現できる。また、ギガビットイーサネット入力データ列OD1'〜OD8'を8B/10B復号し、９ビットのデータに変換することによって多重すべきデータ量を減らし、多重チャネル数を実施例２に比べ、増やすことができた。
【００４３】
なお、第３実施例では、ギガビットイーサネット入力データ列はそれぞれクロック補正機能を有し、8B/10B復号前にアイドルを示す特殊符号セットを挿抜することによって、クロックを補正できたが、8B/10B復号後にアイドル信号を挿抜することによりクロックを補正してもよい。
最後に、本発明の第１〜３実施例において、パケット送受信装置間の伝送形式については、特に言及しなかったが、例えば10ギガビットイーサネットでは、64B/66B直列データ送信信号(10.3Gb/s)もしくは４本の8B/10B直列データ送信信号(4×3.125Gb/s)が可能であり、1本の直列データ送信信号に限らない。
【００４４】
【発明の効果】
以上、ｎチャネル(ｎは２以上の整数)の入力データ列を送信ノードから受信ノードに伝送する多重化伝送システムにおいて、送信ノードはｎチャネルの入力データ列を多重化し、その結果である多重出力データ列を順次ブロックに分割し、そのブロックに所定のパケット情報を付与するなどして、既存のパケット送信装置インタフェースデータ列に変換し、受信ノードは送信ノードと逆のプロセスを備えることにより、既存のパケット送受信装置や再生中継器を利用できるため、システム開発コストの低減に資する。更に、多重チャネルとパケット送受信装置の伝送速度が整数倍でなくても、伝送速度の差異はパケットの有無で吸収できるため、柔軟な多重伝送システムを構築できる。
【図面の簡単な説明】
【図１】時分割多重伝送システムの従来例を示す。
【図２】従来の時分割多重伝送システムの各インタフェースを流れるデータ列を示す。
【図３】本発明の基本原理図である。
【図４】本発明の第１実施例の時分割多重伝送システムを示す。
【図５】本発明の第１実施例の時分割多重伝送システムの各インタフェースを流れるデータ列を示す。
【図６】標準化作業中の10ギガビットイーサネットのレイヤ構成図である。
【図７】IEEE802.3にて定義されるMACフレームフォーマットを示す。
【図８】10ギガビット媒体非依存インタフェース(XGMII)データ列を示す。
【図９】10ギガビット接続ユニットインタフェース(XAUI)のレイヤ位置を示す。
【図１０】本発明の実施例2の時分割多重伝送システムにおける送信ノードの構成を示す。
【図１１】本発明の第２実施例の送信ノードにおける多重入力データ列を示す。
【図１２】本発明の第２実施例の送信ノードにおける多重出力データ列を示す。
【図１３】本発明の第２実施例の送信ノードにおけるXGMIIデータ列を示す。
【図１４】本発明の第２実施例の時分割多重伝送システムにおける受信ノードの構成を示す。
【図１５】本発明の第２実施例の受信ノードにおけるXGMIIデータ列を示す。
【図１６】本発明の第２実施例の受信ノードにおける多重分離入力データ列を示す。
【図１７】本発明の第２実施例の受信ノードにおける多重分離出力データ列を示す。
【図１８】本発明の第３実施例の時分割多重伝送システムにおける送信ノードの構成を示す。
【図１９】本発明の第３実施例の送信ノードにおける多重入力データ列を示す。
【図２０】本発明の第３実施例の送信ノードにおける多重出力データ列を示す。
【図２１】本発明の第３実施例の時分割多重伝送システムにおける受信ノードの構成を示す。
【図２２】本発明の第３実施例の受信ノードにおける多重分離入力データ列を示す。
【図２３】本発明の実施例３の受信ノードにおける多重分離出力データ列を示す。
Claims (8)
- ｎチャネル(ｎは２以上の整数)の入力データ列を送信ノードから受信ノードに伝送する多重化伝送システムにおいて、
前記ｎチャネルの入力データ列のそれぞれクロック周波数のずれを補正するクロック補正手段と、
前記ｎチャネルの入力データ列を時分割多重化し、多重出力インタフェースに多重出力データ列として出力する時分割多重手段と、
前記多重出力データ列を所定のブロック長を持つブロックに順次分割し、前記ブロックに所定のパケット情報を付与することによりパケットを構成し、前記パケットをパケット送信装置インタフェースにパケット送信装置インタフェースデータ列として出力する送信インタフェース変換手段と、
前記パケット送信装置インタフェースデータ列を送信するパケット送信装置とを備え、
前記ブロック長は、前記入力データ列のいずれのワード境界も常にブロック内の特定のビット位置に存在する長さであり、かつチャネル多重周期の整数倍であり、
前記送信インタフェース変換手段は、前記多重出力インタフェースと前記パケット送信装置インタフェースのデータ送信速度差に応じて、アイドルを前記パケット間に挿抜する手段を含むことを特徴とした送信システム。 - 請求項1 記載の送信システムにおいて、前記ｎチャネルの入力データ列は8B/10Bワード列であって、かつ前記8B/10Bワード列を復号する手段を備えることを特徴とする送信システム。
- 請求項1又は請求項２に記載の送信システムにおいて、前記パケット送信装置インタフェースは、10ギガビットイーサネット送信装置インタフェースであることを特徴とする送信システム。
- 請求項1又は２に記載の送信システムにおいて、前記パケット送信装置インタフェースは、ギガビットイーサネット送信装置インタフェースであることを特徴とする送信システム。
- 請求項 1 乃至請求項４のいずれかに記載の送信システムから送信パケットデータ列を受信し、パケット受信インタフェースにパケット受信装置インタフェースデータ列を出力するパケット受信装置と、前記パケット受信装置インタフェースデータ列からパケットを抽出し、順次得られる前記パケットに含まれる各々のブロックを結合し、多重分離入力データ列を生成する受信インタフェース変換手段と、前記多重分離入力データ列を所望のチャネルに時分割多重分離する多重分離手段とを備えることを特徴とした多重分離受信システム。
- 請求項５に記載の受信システムにおいて、前記パケット受信インタフェースは10ギガビットイーサネット受信装置インタフェースであることを特徴とした多重分離受信システム。
- 請求項５記載の受信システムにおいて、前記パケット受信インタフェースはギガビットイーサネット受信装置インタフェースであることを特徴とした多重分離受信システム。
- ｎチャネル(ｎは２以上の整数)の入力データ列を送信ノードから受信ノードに伝送する多重化伝送システムにおいて、
前記ｎチャネルの入力データ列のそれぞれクロック周波数のずれを補正するクロック補正手段と、
前記送信ノードは前記ｎチャネルの入力データ列を時分割多重化し、多重出力インタフェースに多重出力データ列として出力する時分割多重手段と、
前記多重出力データ列を、前記入力データ列のいずれのワード境界も常にブロック内の特定のビット位置に存在する長さであり、かつチャネル多重周期の整数倍であり所定のブロック長を持つブロックに順次分割し、前記多重出力インタフェースと前記パケット送信装置インタフェースのデータ送信速度差に応じて、アイドルを前記パケット間に挿抜し、前記ブロックに所定のパケット情報を付与することによりパケットを構成し、前記パケットをパケット送信装置インタフェースにパケット送信装置インタフェースデータ列として出力する送信インタフェース変換手段と、
前記パケット送信装置インタフェースデータ列を送信するパケット送信装置とを備えた送信システムを有し、
前記受信ノードは、送信パケットデータ列を受信し、パケット受信インタフェースにパケット受信装置インタフェースデータ列を出力するパケット受信装置と、
前記パケット受信装置インタフェースデータ列からパケットを抽出し、順次得られる前記パケットに含まれる各々のブロックを結合し、多重分離入力データ列を生成する受信インタフェース変換手段と、
前記多重分離入力データ列を所望のチャネルに時分割多重分離する多重分離手段とを備えた受信システムを有することを特徴とした多重伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001071838A JP3707608B2 (ja) | 2001-03-14 | 2001-03-14 | チャネル多重化伝送システム及びその送信システムと受信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001071838A JP3707608B2 (ja) | 2001-03-14 | 2001-03-14 | チャネル多重化伝送システム及びその送信システムと受信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002271287A JP2002271287A (ja) | 2002-09-20 |
| JP3707608B2 true JP3707608B2 (ja) | 2005-10-19 |
Family
ID=18929509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001071838A Expired - Fee Related JP3707608B2 (ja) | 2001-03-14 | 2001-03-14 | チャネル多重化伝送システム及びその送信システムと受信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3707608B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7782778B2 (en) * | 2002-12-24 | 2010-08-24 | Samir Satish Sheth | Apparatus and method for fibre channel distance extension embedded within an optical transport system |
| JP4626385B2 (ja) * | 2005-05-10 | 2011-02-09 | Ｋｄｄｉ株式会社 | 時分割多重伝送方法及びシステム並びに送信装置 |
| US8743912B2 (en) | 2009-12-18 | 2014-06-03 | Nec Corporation | Transmission system, transmitting device, receiving device, transmission method, and computer program |
| CN109995434B (zh) | 2017-12-29 | 2020-09-08 | 华为技术有限公司 | 一种数据传输方法、通信设备及存储介质 |
-
2001
- 2001-03-14 JP JP2001071838A patent/JP3707608B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002271287A (ja) | 2002-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7573916B1 (en) | Multi-function high-speed network interface | |
| US7639687B1 (en) | Encoding scheme with arbitrary control symbol placement | |
| US20160070615A1 (en) | Fec coding/decoding data processing method and related apparatus | |
| US7707475B2 (en) | 64b/66b coding apparatus and method | |
| US7274315B2 (en) | Scrambled block encoder | |
| CN101610134B (zh) | 64b/66b编解码装置及实现64b/66b编解码的方法 | |
| US7835401B2 (en) | System and method for inverse multiplexing using transcoding and frame alignment markers | |
| JP2003289286A (ja) | 多重変換装置、逆多重変換装置および多重伝送システム | |
| US11082367B2 (en) | FlexE frame format using 256b/257b block encoding | |
| CN110719143A (zh) | 用于数据传输的方法、发送机和接收机 | |
| JPH0575651A (ja) | パケツト伝送方式 | |
| US20040075594A1 (en) | Multiplexing an additional bit stream with a primary bit stream with conversion between qB/rB and xB/yB encoded bit streams | |
| JPH06216908A (ja) | フレーム構造を有する等時性ソースデータの伝送用ネットワーク | |
| EP2490359A3 (en) | System and method for transferring different types of streaming and packetized data | |
| CN105790883B (zh) | 一种处理信号的方法及通信设备 | |
| US7630399B2 (en) | Apparatus and method for recognizing frame check sequence in generic framing procedure encapsulation mode | |
| WO2020244412A1 (zh) | 一种以太网数据传输的方法和通信设备 | |
| EP2701334B1 (en) | Data reception apparatus and marker information extraction method | |
| US20030219042A1 (en) | Time divison multiplexing and transport method, apparatus and system | |
| JP3707608B2 (ja) | チャネル多重化伝送システム及びその送信システムと受信システム | |
| US10148284B2 (en) | Apparatus and method for wired data communication | |
| WO2001069835A2 (en) | System and method for communications link calibration using a training packet | |
| WO2011029247A1 (zh) | 一种编码/解码的方法及装置 | |
| CN104396166A (zh) | 中继器光纤-同轴电缆单元 | |
| US7251699B1 (en) | Low overhead coding with arbitrary control symbol placement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050719 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050727 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |