JP3705528B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP3705528B2 JP3705528B2 JP15544498A JP15544498A JP3705528B2 JP 3705528 B2 JP3705528 B2 JP 3705528B2 JP 15544498 A JP15544498 A JP 15544498A JP 15544498 A JP15544498 A JP 15544498A JP 3705528 B2 JP3705528 B2 JP 3705528B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- circuit
- mosfet
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
この発明は、半導体集積回路装置に関し、主としてRAM(ランダム・アクセス・メモリ)における欠陥救済技術に利用して有効な技術に関するものである。
【0002】
【従来の技術】
ヒューズの切断の有無に対応して不良アドレスを記憶させる記憶回路がメモリの不良ビットの置換に広く用いられている。この記憶回路では、ヒューズの切断の有無を検出するために、電流を流すものであり、ヒューズが切断されない状態では定常的に直流電流が流れてしまう。そこで、電源投入時に一時的にオン状態にされるMOSFETを用いて電流制限を行うことが考えられている。
【0003】
【発明が解決しようとする課題】
上記のように電源投入時のみに電流を流すようにした場合、内部回路の動作に必要な電源電圧の立ち上がる前に上記MOSFETがオフ状態にされてしまうと、上記ヒューズの切断の有無に対応した正確な記憶情報の読み出しができなくなる。あるいは、電源電圧の変動や回路の接地電位に発生するノイズ、あるいは内部信号線からのカップリング等によって上記記憶情報が失われてしまうと、いったん電源を遮断しない限り回復ができないというような問題が生じる。
【0004】
この発明の目的は、ヒューズ手段を用いて安定した記憶動作を行うようにした記憶回路を備えた半導体集積回路装置を提供することにある。この発明の他の目的は、ヒューズ手段を用いて不良アドレスを記憶しつつ、冗長回路への切り換え動作を正規回路へのアクセスと同様に高速に行えるようにしたメモリ回路を備えた半導体集積回路装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0005】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、動作電圧に対応した第1電位と接地電位に対応した第2電位との間にヒューズ手段とMOSFETを直列形態に接続し、かかるMOSFETのゲートに外部端子から供給される制御信号に基づいた動作開始タイミング信号を供給して一時的にオン状態し、上記MOSFETと上記ヒューズ手段の接続点の電位をラッチ回路で保持させる。
【0006】
【発明の実施の形態】
図1には、この発明に係るヒューズ回路の一実施例の回路図が示されている。同図の各回路素子は、公知の半導体集積回路の製造技術によりそれが搭載される半導体集積回路に形成される他の回路素子とともに、単結晶シリコンのような1個の半導体基板上において形成される。
【0007】
ヒューズFの一端は電源電圧VDDに接続される。ヒューズFの他端と回路の接地電位VSSとの間には、特に制限されないが、MOSFETQ1とQ2が直列形態に接続される。回路の接地電位VSS側に設けられたMOSFETQ2は、ゲートに定常的に電源電圧VDDが印加されることによって常時オン状態にされ、抵抗素子として動作する。このMOSFETQ2は、そのオン抵抗値が比較的大きく形成されることによって、ヒューズ手段Fが切断されない状態で、かつMOSFETQ1がオン状態にされたときに、上記ヒューズ手段F、MOSFETQ1とQ2を通して流れる直流電流を制限するとともに、上記ヒューズ手段Fの抵抗値に比べてMOSFETQ1とQ2の合成抵抗値を十分に大きくするように動作する。
【0008】
MOSFETQ1のゲートには、タイミング信号TGが供給される。上記ヒューズ回路が搭載された半導体集積回路装置に対して外部端子から供給される制御信号によって一定の動作の開始が指示されると、それに基づいて一定の期間上記タイミング信号TGが発生されて、上記MOSFETQ1をオン状態にさせる。したがって、ヒューズ手段が切断された状態なら、上記ヒューズ手段FとMOSFETQ1の接続点の電位は、上記オン状態のMOSFETQ1とQ2によって回路の接地電位のようなロウレベルにされる。ヒューズ手段が切断されない状態なら、上記MOSFETQ1のオン状態によってヒューズ手段FとMOSFETQ1とQ2を通して電流が流れ、ヒューズ手段FとMOSFETQ1の接続点の電位は、ヒューズ手段Fの抵抗値と、MOSFETQ1とQ2の合成抵抗値との比に対応して電源電圧VDDに近いハイレベルにされる。
【0009】
上記ヒューズ手段FとMOSFETQ1の接続点の電位は、上記タイミング信号TGが発生された時にのみ上記のような直流電位にされ、MOSFETQ1がオフ状態にされると、上記ロウレベルの電位はフローティンク状態になる。したがって、上記ロウレベルを安定的に保持するために次のようなラッチ回路が設けられる。上記接続点の電位は、CMOSインバータ回路IV1の入力に供給される。このCMOSインバータ回路IV1の入力と回路の接地電位にはMOSFETQ3が設けられ、上記CMOSインバータ回路IV1の出力信号がMOSFETQ3のゲートに帰還される。これにより、上記ヒューズ手段Fの切断により、タイミング信号TGが発生された時にロウレベルが出力されると、インバータ回路IV1の出力信号がハイレベルとなって上記帰還用のMOSFETQ3をオン状態にしてCMOSインバータ回路IV1の入力をロウレベルにラッチさせる。
【0010】
このラッチ動作を行うMOSFETQ3は、そのオン抵抗値は比較的大きく形成される。つまり、上記タイミング信号TGがハイレベルになってMOSFETQ1がオン状態にされてヒューズ手段Fの切断の有無を判定するとき、何らからの理由によってMOSFETQ3がオン状態にされていても、ヒューズ手段Fが切断されていない状態なら、MOSFETQ1〜Q3が全てオン状態のときでも、これらの合成抵抗値を上記ヒューズ手段Fの持つ抵抗値に比べて十分大きく形成することによって、上記接続点の電位をCMOSインバータ回路IV1のロジックスレッショルド電位よりも高くするものである。特に制限されないが、上記CMOSインバータ回路IV1の出力部には、出力用のCMOSインバータ回路IV2が設けられ、上記ヒューズ手段Fの切断の有無に対応したロウレベル/ハイレベルの出力信号outを形成するものである。
【0011】
この実施例では、上記ヒューズ回路が搭載された半導体集積回路装置に対して外部端子から動作を指示する制御信号が供給されたタイミングで、上記ヒューズFの切断の有無を判定し、それに対応した信号をラッチ回路が保持させる構成をとるために安定した動作が実現できる。つまり、上記のようにヒューズ回路は、ヒューズ手段Fの抵抗値に比べて十分大きな抵抗値を持つようにしたMOSFETが設けられるものであるために、ヒューズ手段Fの切断によりロウレベルを保持した状態でも比較的大きなオン抵抗値を持つMOSFETQ3を介して接地電位を保持するため、電源ノイズやカップリング等によってインバータ回路IV1の入力ノードが、そのロジックスレッショルドを超えてしまうことの可能性が存在する。
【0012】
本願発明に係るヒューズ回路では、上記のように何らかの原因によって、ヒューズ回路の出力信号が誤って反転しても、次の動作開始時には上記タイミング信号TGが発生されて、それを修正するように動作するので安定したヒューズによる記憶動作を行わせることができる。そして、タイミング信号TGは、シンクロナスDRAMのモードセット信号のように、電源安定化後でメモリ動作開始前に必ず所定時間立ち上がる信号を用いることが望ましい。これは、所定の動作開始時にしか上記タイミング信号TGが発生しないから、上記ヒューズ手段Fが切断されない回路において、電源電圧VDDと回路の接地電位VSSとの間に流れる直流電流も一時的なものとなって消費電力を大幅に低減できるからである。
【0013】
図2には、この発明に係る欠陥救済アドレス比較回路の一実施例の回路図が示されている。この実施例では、不良アドレスの記憶回路に前記図1に示したようなヒューズ回路が利用される。すなわち、ヒューズ手段FとMOSFETQ1〜Q3及びインバータ回路IV1とIV2により前記同様なヒューズ回路が構成され、不良アドレスに対応してヒューズ手段Fが切断される。複数ビットからなる不良アドレスのそれぞれのビットに対応してこの発明に係る欠陥救済アドレス比較回路が設けられるが、同図にはそのうちの1ビット分の回路が例示的に示されている。
【0014】
上記ヒューズ回路の出力信号outと、インバータ回路IV3によって形成されたその反転信号とは、クロックドインバータ回路CN1とCN2を相補的に選択するように用いられる。例えば、出力信号outがハイレベルならクロックインバータ回路CN1が動作状態にされ、クロックインバータ回路CN2は出力ハイインピーダンス状態にされる。逆に、出力信号outがロウレベルならクロックドインバータ回路CN2が動作状態にされ、クロックドインバータ回路CN1が出力ハイインピーダンス状態にされる。それ故、上記出力信号outのハイレベルとロウレベルに対応して上記クロックドインバータ回路CN1とCN2が択一的に動作状態にされる。
【0015】
上記クロックドインバータ回路CN1とCN2の入力には、上記欠陥救済回路が搭載された半導体記憶装置に供給される外部アドレス信号の相補信号が入力される。つまり、上記ヒューズ手段Fの不良アドレス信号のビットに対応したアドレス信号が入力信号INとして上記クロックドインバータ回路CN1の入力端子に供給され、インバータ回路IV4によって反転信号がクロックドインバータ回路CN2の入力端子に供給される。
【0016】
例えば、上記入力信号INを外部アドレス信号に対応させた場合、ヒューズ手段Fを切断した状態では、上記出力信号outがロウレベルなってクロックドインバータ回路CN2が選択状態にされる。したがって、外部アドレス信号がハイレベルならハイレベルの出力信号が得られる。特に制限されないが、上記ハイレベルが出力されたなら不一致検出と定義すると、上記ヒューズ手段Fが切断された状態では、それに対応された不良アドレスのビットはロウレベルであるというように設定する(F切断:不良アドレス信号がロウレベル、F非切断:不良アドレス信号がハイレベル)。
【0017】
ヒューズ手段Fの切断により、上記インバータ回路IV2の出力信号outがロウレベルのときには、上記入力信号INに対応した外部アドレス信号がロウレベルのときにロウレベルの一致信号が形成される。上記出力信号outがハイレベルのときには、クロックドインバータ回路CN1が動作状態となって、上記入力信号INに対応した外部アドレス信号がハイレベルのときにロウレベルの一致信号が形成される。上記のように一致信号をロウレベルにすることにより、全ビットの一致を検出するとき、上記一致信号を並列接続されたMOSFETのゲートに供給し、全てがオフ状態のときにハイレベルの一致信号を形成するようにできる。このMOSFETの並列オア構成により、高速に不良アドレスの一致検出が可能になる。
【0018】
上記とは逆に上記マルチプレクサの出力信号がハイレベルを一致信号とするようにヒューズ手段Fの切断を行うようにするものであってもよい。この場合には、全ビットの一致を判定するために直列形態にしたMOSFETが全てオン状態によって出力信号を形成するようにすればよい。この構成では、上記直列MOSFET回路により一致信号が形成されるから判定出力を得るのに時間がかかる反面、不良アドレスとの一致のときのみ上記直列MOSFETを通して電流が流れるから低消費電力にできる。また、いずれにしても本実施例では、不良アドレスを指示する複数ビットの各々1ビットに対して1つのヒューズを割り当てるだけでよいから、ヒューズ数の削減により比較的大きな専有面積を取る救済アドレス比較回路を簡単にできる。
【0019】
図3には、この発明に係るバンクアクティブセットアップ同期冗長専用アドレス線方式の一実施例のブロック図が示されている。この実施例は、後述するようなシンクロナス方式のダイナミック型RAMに向けられており、/RAS、/CAS、/WE及び/CSからなる制御信号の組み合わせによるコマンド信号のセットアップ期間を利用し、モードデコーダ回路1により出力されるバンクアクティブセットアップ信号setに同期して、このセットアップ信号setは内部のラッチ回路FFに保持されて、冗長系アドレス信号をスルーパスとしてセットアップ期間のアドレス信号Aiを冗長回路に先渡しする。
【0020】
これに対して、内部クロック信号CLKに同期してモードラッチ回路2を起動し、このモードラッチ回路2から出力されるバンクアクティブステート信号stに同期してアドレスラッチ回路3を起動し、外部端子から供給されるアドレス信号Aiの取り込みを行い、かかるラッチ回路3を通して正規系アドレス信号を出力させる。このような構成を取ることによって、冗長系アドレス信号を正規系アドレス信号に比べてセットアップ期間分だけ速く前記のような救済アドレス比較回路に入力することができ、上記セットアップ期間において不良アドレスとの一致/不一致を判定することができる。つまり、正規アドレス信号が上記ラッチ回路に取り込まれる前に、不良アドレス救済のヒット/ミスヒット信号を出力させることができる。
【0021】
図4には、上記図3に示したバンクアクティブセットアップ同期冗長専用アドレス線方式の動作の一例を説明するためのタイミング図が示されている。外部クロックの立ち上がりに先行したコマンドセットアップ時間tCSにおいて、前記/RAS、/CAS、/WE及び/CSからなるコマンドによってバンクアクティブが指定される。つまり、/RAS、/CAS、/WE及び/CSの組み合わせがバンクアクティブを指示するものとなると、それに対応してバンクアクティブセットアップ信号setがハイレベルに変化して上記ラッチ回路FFに取り込まれる。
【0022】
この結果、アドレスラッチ回路3において、上記セットアップ期間tASのアドレス信号Aiを冗長回路に先渡しするスルーパスが形成され、図2に示したような救済アドレス比較回路の入力INには、上記アドレスラッチ回路3をスルーパスされた外部アドレス信号Aiが伝えられる。これにより、救済アドレス比較回路では、外部アドレス信号をラッチする前に不良アドレスへのアクセスであるか否かの判定を行って救済信号を形成するものである。例えば、不一致ならハイレベルとして正規アドレスへのアクセスを行うようにし、一致ならロウレベルとして正規系の回路の動作を停止して冗長回路の選択動作を指示する。
【0023】
一方、クロック信号CLKの立ち上がりにおいて、上記取り込まれたバンクアクティブコマンドの判定が行われ、内部クロック信号に同期してバンクアクティブステート信号stが形成される。このバンクアクティブステート信号stによりアドレスラッチ回路3が動作して、外部アドレス信号Aiが正規系アドレスとしてラッチされ、正規系の内部アドレス信号として出力される。
【0024】
したがって、アドレスデコーダ等の動作を開始して、メモリアレイのワード線やビット線を選択する前に、上記救済信号が形成されているので上記アドレスラッチ回路にとり込まれたアドレス信号を解読して正規回路を選択するのか、その動作を停止させて冗長回路を選択するか判っているので、正規回路と冗長回路とのアクセスを共に高速に行うようにすることができる。
【0025】
図5には、この発明が適用される約64MビットのシンクロナスDRAM(以下、単にSDRAMという)の一実施例の全体ブロック図が示されている。同図に示されたSDRAMは、特に制限されないが、公知の半導体集積回路の製造技術によって単結晶シリコンのような1つの半導体基板上に形成される。
【0026】
この実施例のSDRAMは、特に制限されないが、4つのメモリバンクのうちメモリバンク0を構成するメモリアレイ200Aとメモリバンク3を構成するメモリアレイ200Dが例示的に示されている。つまり、4つのメモリバンクのうちの2つのメモリバンク1と2に対応したメモリアレイ200B、200Cが省略されている。4つのメモリバンク0〜3にそれぞれ対応されたメモリアレイ200A〜200Dは、同図に例示的に示されているメモリアレイ200Aと200Dのようにマトリクス配置されたダイナミック型メモリセルを備え、図に従えば同一列に配置されたメモリセルの選択端子は列毎のワード線(図示せず)に結合され、同一行に配置されたメモリセルのデータ入出力端子は行毎に相補データ線(図示せず)に結合される。
【0027】
上記メモリアレイ200Aの図示しないワード線は行(ロウ)デコーダ201Aによるロウアドレス信号のデコード結果に従って1本が選択レベルに駆動される。メモリアレイ200Aの図示しない相補データ線はセンスアンプ及びカラム選択回路を含むI/O線202Aに結合される。センスアンプ及びカラム選択回路を含むI/O線202Aにおけるセンスアンプは、メモリセルからのデータ読出しによって夫々の相補データ線に現れる微小電位差を検出して増幅する増幅回路である。それにおけるカラムスイッチ回路は、相補データ線を各別に選択して相補I/O線に導通させるためのスイッチ回路である。カラムスイッチ回路はカラムデコーダ203Aによるカラムアドレス信号のデコード結果に従って選択動作される。
【0028】
メモリアレイ200Bないし200Dも同様に、メモリアレイ200Dに例示的に示されているようにロウデコーダ201B,センスアンプ及びカラム選択回路を含むI/O線202B,カラムデコーダ203Bが設けられる。上記相補I/O線はライトバッファ214A,Bの出力端子及びメインアンプ212A,Bの入力端子に接続される。上記メインアンプ212A,Bの出力信号は、ラッチ/レジスタ213の入力端子に伝えられ、このラッチ/レジスタ213の出力信号は、出力バッファ211を介して外部端子から出力される。また、外部端子から入力された書き込み信号は、入力バッファ210を介して上記ライトバッファ214A,Bの入力端子に伝えられる。上記外部端子は、特に制限されないが、16ビットからなるデータD0−D15を出力するデータ入出力端子とされる。なお、上記省略されたメモリアレイ200BとCとに対応して、それぞれ上記同様なメインアンプ、ライトバッファが設けられる。
【0029】
アドレス入力端子から供給されるアドレス信号A0〜A13はカラムアドレスバッファ205とロウアドレスバッファ206にアドレスマルチプレクス形式で取り込まれる。供給されたアドレス信号はそれぞれのバッファが保持する。ロウアドレスバッファ206はリフレッシュ動作モードにおいてはリフレッシュカウンタ208から出力されるリフレッシュアドレス信号をロウアドレス信号として取り込む。カラムアドレスバッファ205の出力はカラムアドレスカウンタ207のプリセットデータとして供給され、列(カラム)アドレスカウンタ207は後述のコマンドなどで指定される動作モードに応じて、上記プリセットデータとしてのカラムアドレス信号、又はそのカラムアドレス信号を順次インクリメントした値を、カラムデコーダ203A〜203Dに向けて出力する。
【0030】
同図において点線で示したコントローラ209は、特に制限されないが、クロック信号CLK、クロックイネーブル信号CKE、チップセレクト信号/CS、カラムアドレスストローブ信号/CAS(記号/はこれが付された信号がロウイネーブルの信号であることを意味する)、ロウアドレスストローブ信号/RAS、及びライトイネーブル信号/WEなどの外部制御信号と、アドレス入力端子A0〜A11からの制御データとが供給され、それらの信号のレベルの変化やタイミングなどに基づいてSDRAMの動作モード及び上記回路ブロックの動作を制御するための内部タイミング信号を形成するもので、モードレジスタ10、コマンドデコーダ20、タイミング発生回路30及びクロックバッファ40等を備える。
【0031】
クロック信号CLKは、クロックバッファ40を介して前記説明したようなクロック同期回路50に入力され、内部クロックが発生される。上記内部クロックは、特に制限されないが、出力バッファ211、入力バッファ210を活性化するタイミング信号として用いられるとともに、タイミング発生回路30に供給され、かかるクロック信号に基づいて列アドレスバッファ205、行アドレスバッファ206及び列アドレスカウンタ207に供給されるタイミング信号が形成される。
【0032】
他の外部入力信号は当該内部クロック信号の立ち上がりエッジに同期して有意とされる。チップセレクト信号/CSはそのロウレベルによってコマンド入力サイクルの開始を指示する。チップセレクト信号/CSがハイレベルのとき(チップ非選択状態)やその他の入力は意味を持たない。但し、後述するメモリバンクの選択状態やバースト動作などの内部動作はチップ非選択状態への変化によって影響されない。/RAS,/CAS,/WEの各信号は通常のDRAMにおける対応信号とは機能が相違し、後述するコマンドサイクルを定義するときに有意の信号とされる。
【0033】
クロックイネーブル信号CKEは次のクロック信号の有効性を指示する信号であり、当該信号CKEがハイレベルであれば次のクロック信号CLKの立ち上がりエッジが有効とされ、ロウレベルのときには無効とされる。なお、リードモードにおいて、出力バッファ211に対するアウトプットイネーブルの制御を行う外部制御信号/OEを設けた場合には、かかる信号/OEもコントローラ209に供給され、その信号が例えばハイレベルのときには出力バッファ211は高出力インピーダンス状態にされる。
【0034】
上記ロウアドレス信号は、クロック信号CLK(内部クロック信号)の立ち上がりエッジに同期する後述のロウアドレスストローブ・バンクアクティブコマンドサイクルにおけるA0〜A11のレベルによって定義される。
【0035】
アドレス信号A12とA13は、上記ロウアドレスストローブ・バンクアクティブコマンドサイクルにおいてバンク選択信号とみなされる。即ち、A12とA13の組み合わせにより、4つのメモリバンク0〜3のうちの1つが選択される。メモリバンクの選択制御は、特に制限されないが、選択メモリバンク側のロウデコーダのみの活性化、非選択メモリバンク側のカラムスイッチ回路の全非選択、選択メモリバンク側のみの入力バッファ210及び出力バッファ211への接続などの処理によって行うことができる。
【0036】
上記カラムアドレス信号は、クロック信号CLK(内部クロック)の立ち上がりエッジに同期するリード又はライトコマンド(後述のカラムアドレス・リードコマンド、カラムアドレス・ライトコマンド)サイクルにおけるA0〜A9のレベルによって定義される。そして、この様にして定義されたカラムアドレスはバーストアクセスのスタートアドレスとされる。
【0037】
次に、コマンドによって指示されるSDRAMの主な動作モードを説明する。
(1)モードレジスタセットコマンド(Mo)
上記モードレジスタ30をセットするためのコマンドであり、/CS,/RAS,/CAS,/WE=ロウレベルによって当該コマンド指定され、セットすべきデータ(レジスタセットデータ)はA0〜A11を介して与えられる。レジスタセットデータは、特に制限されないが、バーストレングス、CASレイテンシイ、ライトモードなどとされる。特に制限されないが、設定可能なバーストレングスは、1,2,4,8,フルページとされ、設定可能なCASレイテンシイは1,2,3とされ、設定可能なライトモードは、バーストライトとシングルライトとされる。
【0038】
上記CASレイテンシイは、後述のカラムアドレス・リードコマンドによって指示されるリード動作において/CASの立ち下がりから出力バッファ211の出力動作までに内部クロック信号の何サイクル分を費やすかを指示するものである。読出しデータが確定するまでにはデータ読出しのための内部動作時間が必要とされ、それを内部クロック信号の使用周波数に応じて設定するためのものである。換言すれば、周波数の高い内部クロック信号を用いる場合にはCASレイテンシイを相対的に大きな値に設定し、周波数の低い内部クロック信号を用いる場合にはCASレイテンシイを相対的に小さな値に設定する。
【0039】
(2)ロウアドレスストローブ・バンクアクティブコマンド(Ac)
これは、ロウアドレスストローブの指示とA12とA13によるメモリバンクの選択を有効にするコマンドであり、/CS,/RAS=ロウレベル、/CAS,/WE=ハイレベルによって指示され、このときA0〜A9に供給されるアドレスがロウアドレス信号として、A12とA13に供給される信号がメモリバンクの選択信号として取り込まれる。取り込み動作は上述のように内部クロック信号の立ち上がりエッジに同期して行われる。例えば、当該コマンドが指定されると、それによって指定されるメモリバンクにおけるワード線が選択され、当該ワード線に接続されたメモリセルがそれぞれ対応する相補データ線に導通される。
【0040】
(3)カラムアドレス・リードコマンド(Re)
このコマンドは、バーストリード動作を開始するために必要なコマンドであると共に、カラムアドレスストローブの指示を与えるコマンドであり、/CS,/CAS=ロウレベル、/RAS,/WE=ハイレベルによって指示され、このときA0〜A7(×16ビット構成の場合)に供給されるカラムアドレスがカラムアドレス信号として取り込まれる。これによって取り込まれたカラムアドレス信号はバーストスタートアドレスとしてカラムアドレスカウンタ207に供給される。これによって指示されたバーストリード動作においては、その前にロウアドレスストローブ・バンクアクティブコマンドサイクルでメモリバンクとそれにおけるワード線の選択が行われており、当該選択ワード線のメモリセルは、内部クロック信号に同期してカラムアドレスカウンタ207から出力されるアドレス信号に従って順次選択されて連続的に読出される。連続的に読出されるデータ数は上記バーストレングスによって指定された個数とされる。また、出力バッファ211からのデータ読出し開始は上記CASレイテンシイで規定される内部クロック信号のサイクル数を待って行われる。
【0041】
(4)カラムアドレス・ライトコマンド(Wr)
ライト動作の態様としてモードレジスタ10にバーストライトが設定されているときは当該バーストライト動作を開始するために必要なコマンドとされ、ライト動作の態様としてモードレジスタ10にシングルライトが設定されているときは当該シングルライト動作を開始するために必要なコマンドとされる。更に当該コマンドは、シングルライト及びバーストライトにおけるカラムアドレスストローブの指示を与える。当該コマンドは、/CS,/CAS,/WE=ロウレベル、/RAS=ハイレベルによって指示され、このときA0〜A9に供給されるアドレスがカラムアドレス信号として取り込まれる。これによって取り込まれたカラムアドレス信号はバーストライトにおいてはバーストスタートアドレスとしてカラムアドレスカウンタ207に供給される。これによって指示されたバーストライト動作の手順もバーストリード動作と同様に行われる。但し、ライト動作にはCASレイテンシイはなく、ライトデータの取り込みは当該カラムアドレス・ライトコマンドサイクルから開始される。
【0042】
(5)プリチャージコマンド(Pr)
これはA12とA13によって選択されたメモリバンクに対するプリチャージ動作の開始コマンドとされ、/CS,/RAS,/WE=ロウレベル、/CAS=ハイレベルによって指示される。
【0043】
(6)オートリフレッシュコマンド
このコマンドはオートリフレッシュを開始するために必要とされるコマンドであり、/CS,/RAS,/CAS=ロウレベル、/WE,CKE=ハイレベルによって指示される。
【0044】
(7)バーストストップ・イン・フルページコマンド
フルページに対するバースト動作を全てのメモリバンクに対して停止させるために必要なコマンドであり、フルページ以外のバースト動作では無視される。このコマンドは、/CS,/WE=ロウレベル、/RAS,/CAS=ハイレベルによって指示される。
【0045】
(8)ノーオペレーションコマンド(Nop)
これは実質的な動作を行わないこと指示するコマンドであり、/CS=ロウレベル、/RAS,/CAS,/WEのハイレベルによって指示される。
【0046】
SDRAMにおいては、一方のメモリバンクでバースト動作が行われているとき、その途中で別のメモリバンクを指定して、ロウアドレスストローブ・バンクアクティブコマンドが供給されると、当該実行中の一方のメモリバンクでの動作には何ら影響を与えることなく、当該別のメモリバンクにおけるロウアドレス系の動作が可能にされる。例えば、SDRAMは外部から供給されるデータ、アドレス、及び制御信号を内部に保持する手段を有し、その保持内容、特にアドレス及び制御信号は、特に制限されないが、メモリバンク毎に保持されるようになっている。或は、ロウアドレスストローブ・バンクアクティブコマンドサイクルによって選択されたメモリブロックにおけるワード線1本分のデータがカラム系動作の前に予め読み出し動作のためにラッチ/レジスタ213に保持されるようになっている。
【0047】
したがって、例えば16ビットからなるデータ入出力端子においてデータD0−D15が衝突しない限り、処理が終了していないコマンド実行中に、当該実行中のコマンドが処理対象とするメモリバンクとは異なるメモリバンクに対するプリチャージコマンド、ロウアドレスストローブ・バンクアクティブコマンドを発行して、内部動作を予め開始させることが可能である。この実施例のSDRAMは、上記のように16ビットの単位でのメモリアクセスを行い、A0〜A11のアドレスにより約1Mのアドレスを持ち、4つのメモリバンクで構成されることから、全体では約64Mビット(1M×4バンク×16ビット)のような記憶容量を持つようにされる。
【0048】
上記の実施例から得られる作用効果は、下記の通りである。
(1) 動作電圧に対応した第1電位と接地電位に対応した第2電位との間にヒューズ手段とMOSFETを直列形態に接続し、かかるMOSFETのゲートに外部端子から供給される制御信号に基づいた動作開始タイミング信号を供給して一時的にオン状態し、上記MOSFETと上記ヒューズ手段の接続点の電位をラッチ回路で保持させることにより、動作の安定化を図りつつ切断されないヒューズを通した直流電流の防止できるので低消費電力化を図ることができるという効果が得られる。
【0049】
(2) 上記ラッチ回路として、上記接続点の電位を受けるCMOSインバータ回路と、上記接続点の第2電位との間にソース−ドレイン経路が接続され、ゲートに上記CMOSインバータ回路の出力信号が供給された帰還用MOSFETとを用いることにより動作の安定化と低消費電力化を図りつつ、回路の簡素化を実現できるという効果が得られる。
【0050】
(3) 上記MOSFETに電流制限動作を行うMOSFETを直列形態に設けることによって一層の低消費電力化と、ヒューズとの抵抗比に対応した大きなレベルの出力信号を得ることができるという効果が得られる。
【0051】
(4) 半導体記憶装置に適用し、上記ヒューズ手段の切断の有無によって不良アドレスを記憶し、上記ラッチ回路の出力信号によりメモリアクセスのために外部端子から供給された相補のアドレス信号との比較を行う2入力のマルチプレクサを制御して救済アドレス比較回路に利用することにより、動作の安定化と低消費電力化を図りつつ、ヒューズの数が必要最小となり回路の簡素化を実現できるという効果が得られる。
【0052】
(5) 上記バンクアクティブセットアップ信号は、外部端子から供給されるアドレス信号をラッチするアドレスラッチ回路をスルーパスさせて、上記マルチプレクサの入力に供給するために用いるようにすることにより、救済アドレス比較回路へのアドレス信号の先渡しが可能となり、冗長回路と正規回路のメモリアクセスを共に高速にできるという効果が得られる。
【0053】
以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、ヒューズ回路に設けられるラッチ回路は、入力と出力とが交差接続されたCMOSインバータ回路を用いるものであってもよい。上記電流制限等を行うMOSFETQ2を他の高抵抗素子に置き換えるかあるいは省略してもよい。このようにMOSFETQ2を省略する場合には、MOSFETQ1のオン抵抗値をヒューズ手段Fの抵抗値に比べて十分大きく形成すればよい。マルチプレクサは、CMOS構成の伝送ゲート回路を用いるものであってもよい。つまり、相補の入力信号のいずれかを選択して伝達するものであればよい。だだし、このようにCMOSの伝送ゲートを用いると、入力信号がそのまま出力されるので、上記クロックドインバータ回路を用いた場合と出力信号のレベルが逆になるので、前記実施例の場合とは一致/不一致が逆のレベルになる。
【0054】
上記ヒューズ回路は、救済アドレス比較回路に利用するものの他、信号伝達経路を切り換えて、例えば出力ビット数を変更したりする等のように回路機能を変更するために用いるもの、あるいは抵抗端子に設けられたタップ間を短絡/開放するスイッチMOSFETの制御信号を形成するために用いて、抵抗回路の抵抗値を調整するという抵抗トリミング回路に利用するものであっもよい。この発明は、ヒューズ回路を備えた半導体集積回路装置に広く利用することができる。
【0055】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、動作電圧に対応した第1電位と接地電位に対応した第2電位との間にヒューズ手段とMOSFETを直列形態に接続し、かかるMOSFETのゲートに外部端子から供給される制御信号に基づいた動作開始タイミング信号を供給して一時的にオン状態し、上記MOSFETと上記ヒューズ手段の接続点の電位をラッチ回路で保持させることにより、動作の安定化を図りつつ切断されないヒューズを通した直流電流の防止できるので低消費電力化を図ることができる。
【図面の簡単な説明】
【図1】この発明に係るヒューズ回路の一実施例を示す回路図である。
【図2】この発明に係る救済アドレス比較回路の一実施例を示す回路図である。
【図3】この発明に係るバンクアクティブセットアップ同期冗長専用アドレス線方式の一実施例を示すブロック図である。
【図4】この発明に係るバンクアクティブセットアップ同期冗長専用アドレス線方式の動作の一例を示すタイミング図である。
【図5】この発明が適用されるSDRAMの一実施例を示すブロック図である。
【符号の説明】
Q1〜Q3…MOSFET、IV1〜IV4…CMOSインバータ回路、CN1,CN2…クロックドインバータ回路、F…ヒューズ手段、
1…モードデコーダ、2…モードラッチ回路、3…アドレスラッチ回路、
10…モードレジスタ、20…コマンドデコーダ、30…タイミング発生回路、30…クロックバッファ、200A〜200D…メモリアレイ、201A〜201D…ロウデコーダ、202A〜202D…センスアンプ及びカラム選択回路、203A〜203D…カラムデコーダ、205…カラムアドレスバッファ、206…ロウアドレスバッファ、207…カラムアドレスカウンタ、208…リフレッシュカウンタ、209…コントローラ、210…入力バッファ、211…出力バッファ、212A〜D…メインアンプ、213…ラッチ/レジスタ、214A〜D…ライトバッファ。
Claims (3)
- 第1電位に一端が接続され所定の記憶情報に従って選択的に切断されるヒューズ手段と、
上記ヒューズ手段の他端と第2電位との間にソース−ドレイン経路が接続され、外部端子から供給される制御信号に基づいた動作開始タイミング信号がゲートに供給されて一時的にオン状態にされるMOSFETと、
上記MOSFETと上記ヒューズ手段の接続点の電位を受ける不良アドレスラッチ回路と、
アドレス比較回路と、
アドレスバッファ回路とを備え、
上記不良アドレスラッチ回路は、上記接続点の電位を受けるCMOSインバータ回路と、上記CMOSインバータ回路の出力信号を受けて、上記接続点の第2電位との間にソース−ドレイン経路が接続された帰還用MOSFETからなり、
上記MOSFETには、ゲートが上記第1電位に接続されて定常的にオン状態となって実質的に抵抗素子として作用して電流制限動作を行うMOSFETが直列形態に設けられるものであり、
上記ヒューズ手段の切断の有無によって記憶される所定の記憶情報は、不良アドレス信号であり、
上記アドレス比較回路により、上記不良アドレスラッチ回路の出力信号と外部端子から供給されるメモリアクセスのためのアドレス信号とが比較されて、一致/不一致に対応したレベルの出力信号が形成されるものであり、
上記アドレスバッファ回路において、上記外部端子から供給されるメモリアクセスのためのアドレス信号は、外部クロック信号に同期してラッチ回路に取り込まれた正規系内部アドレス信号と、外部制御信号の組み合わせにより上記外部クロック信号に対するアドレスセットアップ期間に形成されたバンクアクティブセットアップ信号により上記ラッチ回路をスルーパスさせて得る冗長系内部アドレス信号との2系統に分離して出力されることを特徴とする半導体記憶装置。 - 上記冗長系内部アドレス信号は、上記アドレス比較回路に入力されるアドレス信号とされ、上記正規系内部アドレス信号はロウデコーダに入力されることを特徴とする請求項1の半導体記憶装置。
- 上記半導体記憶装置は、シンクロナス方式のダイナミック型RAMであり、
上記外部端子から供給れる制御信号に基づいた動作開始タイミング信号は、シンクロナス方式のダイナミック型RAMのモードレジスタセット信号であることを特徴とする請求項2の半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15544498A JP3705528B2 (ja) | 1998-06-04 | 1998-06-04 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15544498A JP3705528B2 (ja) | 1998-06-04 | 1998-06-04 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11353891A JPH11353891A (ja) | 1999-12-24 |
JP3705528B2 true JP3705528B2 (ja) | 2005-10-12 |
Family
ID=15606181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15544498A Expired - Fee Related JP3705528B2 (ja) | 1998-06-04 | 1998-06-04 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3705528B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6625078B2 (en) * | 2002-02-11 | 2003-09-23 | United Memories, Inc. | Look-ahead refresh for an integrated circuit memory |
-
1998
- 1998-06-04 JP JP15544498A patent/JP3705528B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11353891A (ja) | 1999-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6272066B1 (en) | Synchronous semiconductor memory device capable of high speed reading and writing | |
US7457176B2 (en) | Semiconductor memory and memory module | |
JP3244340B2 (ja) | 同期型半導体記憶装置 | |
US5761138A (en) | Memory devices having a flexible redundant block architecture | |
US7441156B2 (en) | Semiconductor memory device having advanced test mode | |
US6178126B1 (en) | Memory and system configuration for programming a redundancy address in an electric system | |
US6307806B1 (en) | Semiconductor integrated circuit and method of operating the same | |
US7577047B2 (en) | Semiconductor memory device | |
JPH06275095A (ja) | 半導体記憶装置及び冗長アドレス書込方法 | |
US7184330B2 (en) | Semiconductor memory device | |
US6496403B2 (en) | Semiconductor memory device | |
EP0644549B1 (en) | Method of flash writing with small operation current and semiconductor memory circuit according to the method | |
JPH09231767A (ja) | スタティック型半導体記憶装置 | |
US7145817B2 (en) | Reduced power redundancy address decoder and comparison circuit | |
JPH09167499A (ja) | 半導体記憶装置 | |
US6233183B1 (en) | Semiconductor memory device with high data access speed | |
JP3279787B2 (ja) | 半導体記憶装置 | |
JP3705528B2 (ja) | 半導体記憶装置 | |
US20020176292A1 (en) | Semiconductor integrated circuit device | |
JP2012108982A (ja) | 半導体装置及びその制御方法 | |
US5461586A (en) | Self-timed redundancy circuit | |
JP3930198B2 (ja) | 半導体集積回路 | |
JP3400135B2 (ja) | 半導体記憶装置 | |
US20020024877A1 (en) | Latched column select enable driver | |
JPH11224499A (ja) | 半導体装置、その製造方法およびそのアドレス検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050314 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050721 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050722 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |