JP3704467B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP3704467B2 JP3704467B2 JP2000370175A JP2000370175A JP3704467B2 JP 3704467 B2 JP3704467 B2 JP 3704467B2 JP 2000370175 A JP2000370175 A JP 2000370175A JP 2000370175 A JP2000370175 A JP 2000370175A JP 3704467 B2 JP3704467 B2 JP 3704467B2
- Authority
- JP
- Japan
- Prior art keywords
- mask pattern
- semiconductor substrate
- etching
- micromirror
- crystal plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Weting (AREA)
- Semiconductor Lasers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、光ピックアップの個別部品が集積化された半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
近年、CD、CD−ROM等の光ディスク分野において、パソコン等への内蔵化や機器のポータブル化が要求されている。そこで、光ディスクの記録再生装置の基幹部である光ピックアップの小型・薄型化が大きな技術課題となっている。これに伴い、光ピックアップを構成する半導体レーザ、受光素子、ミラー、回折格子等の個別部品を集積化する動きが活発化し、各社様々な手法で光ピックアップの小型・薄型化を実現している。
【0003】
図6(a)には、個別部品が集積化されていない光ピックアップの構成が示されている。また、図6(b)には、個別部品が集積化された、集積デバイス(レーザダイオードホログラムユニット:以下、LDHUと記す)により簡素化された光ピックアップの構成例を示す。図6(a)に示すように、個別部品が集積化されていない光ピックアップの場合、半導体レーザ101、プリズム102、ミラー103、レンズ104、および受光素子105を個別に設けなければならず、装置の小型・薄型化が困難であった。これに対し、図6(b)に示す光ピックアップの場合、半導体レーザ、受光素子、プリズムが一体化されたLDHU1が用いられているので、光ピックアップの小型・薄型化、さらに、光学調整の簡素化並びに低コスト化の実現が可能となった。
【0004】
LDHU1の基本構成について、本発明図として用いている図2および図3を用いて以下に説明する。
【0005】
図2(a)に、LDHU1の基本構成を示す。LDHU1は、マイクロミラー内蔵型受光素子2を薄型パッケージ3内に設置し、さらにホログラム光学素子4を一体化した独自の構成であり、光ピックアップの小型化を実現している。図2(b)には、マイクロミラー内蔵型受光素子2の拡大図が示されている。マイクロミラー内蔵型受光素子2は、マイクロミラー21、半導体レーザ22、および受光部23が、受光素子本体として用いられている半導体基板24に設けられた構成である。マイクロミラー21は、異方性エッチングにより半導体基板24の表面に形成される(111)結晶面にて構成されている。半導体レーザ22は、半導体基板24の内部、詳細にはマイクロミラー21形成面を一側面とする凹部内に、高精度に実装される。受光部23は、半導体基板24の表面に形成される受光パターンである。
【0006】
半導体レーザ22からの出射光(光信号)は、マイクロミラー21で立ち上げられた後、ホログラム光学素子4で分光され、レンズ(図示せず)で光ディスク(図示せず)に集光される。一方、光ディスクからの反射光は、同じ光路を通って半導体基板24上の受光部23へ集光される。
【0007】
図3(a)は、図2(b)のA−A矢視断面図であり、図3(b)は、図3(a)のマイクロミラー21部分の拡大図である。マイクロミラー21は、オフアングル9°のシリコン(100)単結晶基板(以下、シリコン(100)9°off基板と記す)の半導体基板24と45°の角度をなす(111)結晶面を利用して形成されている。この(111)結晶面は、シリコン(100)9°off基板を異方性エッチングすることで得られる。また、半導体レーザ22は、半導体基板24に形成されたLDステージ(レーザダイオードステージ)25上に配置される。LDステージ25は、マイクロミラー21形成面を一側面とする凹部内に形成されている。
【0008】
上述したように、マイクロミラー21には、光ディスク装置の光源となる半導体レーザ22からの光信号を反射させ、上方へ立ち上げる機能が要求される。このため、マイクロミラー21表面の荒れは、光ピックアップ特性に大きな影響を及ぼすと共に、光ディスク上への記録・再生機能の安定性に支障をきたす恐れもある。従って、マイクロミラー21は、光学部品としての役割を果たすために、極めて平坦なミラー表面を必要とする。
【0009】
図7に、従来の製造方法による、マイクロミラー21の形成プロセスの概略を示す。図7(a)〜(d)には、それぞれ、各製造工程におけるマイクロミラー内蔵型受光素子2の平面図および前記平面図のC−C矢視断面図が示されている。
【0010】
まず、半導体基板24となるシリコン(100)9°off基板の表面に、酸化シリコン膜26を形成する(図7(a)参照)。次に、エッチングにより酸化シリコン膜26の一部を開口して、マスクパターン110を形成する(図7(b)参照)。さらに、半導体基板24のマスクパターン110の領域に、異方性エッチングにより凹部28を形成する(図7(c)参照)。凹部28の側面となる斜面29は(111)結晶面からなり、このうちの一斜面がマイクロミラー21として用いられる。その後、複数回の異方性エッチングにより、凹部28内に、LDステージ25として凸部を形成する(図7(d)参照)。
【0011】
上述したように、マイクロミラー21の平坦性がトラッキングおよびフォーカスサーボ、ジッター等の光ピックアップ特性を左右する。従って、異方性エッチングによって、(111)結晶面を如何に安定して平坦に形成できるかが重要となる。
【0012】
そこで、マイクロミラーとして平坦な(111)結晶面を得るため、従来の方法においては、異方性エッチング時のマスクパターンとして、図8に示す長方形のマスクパターン110を用いていた。さらに、水酸化カリウム水溶液にアルコールを添加した溶液を異方性エッチング液として使用することで、マスク材であるシリコン酸化膜の削れ量を低減し、平坦な45°マイクロミラー面を形成していた。
【0013】
【発明が解決しようとする課題】
しかしながら、上記従来の方法で使用されるマスクパターン110は、暗室工程にて形成されるため、図9(a)に示すような、半導体基板24の結晶方位<110>方向に対するマスクパターン110の角度ずれや、図10に示すようなマスクパターン110の微小な欠け(図中、110aで示されている)や、オーバーエッチング等による直線性低下等が発生する。
【0014】
例えば、マスクパターン110の配置に角度ずれが生じている場合、図9(b)に示されている図9(a)の111部分拡大図に示すように、サイド方向(図中、矢印113で示されている方向)へは一方向にのみエッチングが進行する。このため、異方性エッチング後に、マイクロミラーとなる(111)結晶面上に筋状の凹凸112が形成されてしまう。なお、矢印114は、(111)結晶面へのエッチング方向を示している。また、マスクパターン110に欠け110aが生じた場合も、段差部115(図10(b)参照)等が形成されてしまう。このように、従来の方法では、マイクロミラー21の平坦性が顕著に劣化するという問題により、マイクロミラー110の安定した生産は困難であった。
【0015】
さらに、半導体レーザ22を設置するためのLDステージ25を形成する際に、複数回の異方性エッチングが必要となるのであるが、エッチング回数が増すにつれ、異方性エッチング液によるマスクパターン材の浸食等によりマスクパターン110の直線性が低下する。このため、異方性エッチング後のマイクロミラー21の平坦性劣化は避けられない。
【0016】
また、特開平10−144954号公報には、異方性エッチングによりシリコン基板上に45°マイクロミラーを形成する手法として、オフアングルを持たないシリコン(100)基板を用いた手法が提案されている。この従来の手法は、結晶方位<100>方向または<110>方向をオリエンテーションフラットとした(100)結晶面を基板面とするシリコン基板を用いて、基板面と45°の角度を有する(110)結晶面を側面に露呈した凹部を形成するものである。ここでは、異方性エッチング液として、水酸化カリウムにイソプロピルアルコールを加えた溶液、またはエチレン・ジアミン・プロカテコールが用いられている。しかしながら、上記公報では、45°マイクロミラー面の平坦性については言及されていない。
【0017】
本発明はこれらの問題を解決するために、異方性エッチングにより、半導体基板上に、極めて平坦な(111)結晶面で構成されるマイクロミラーを安定して形成することができる、半導体装置の製造方法を提供することを目的とする。
【0018】
【課題を解決するための手段】
上記の目的を達成するために、本発明の請求項1に係る半導体装置の製造方法は、半導体基板上に第1のマスクパターンを形成して、前記半導体基板の一部を選択的にエッチングする第1の工程と、前記第1のマスクパターンが配置された状態の前記半導体基板上に第2のマスクパターンを形成し、少なくとも二回以上の異方性エッチングを行う第2の工程とを含む半導体装置の製造方法において、前記第1の工程では、前記第1のマスクパターンとして、開口部輪郭形状の少なくとも一部が多角形よりなり、前記多角形の少なくとも一組の隣り合う二辺が、前記二辺の接点を含む(111)結晶面と前記半導体基板表面との交線で二分される領域の一方の側に配置され、さらに、(100)、(110)、(111)結晶面に対するエッチング速度をR(100)、R(110)、R(111)とする場合、R(111)が、R(100)およびR(110)よりも小さくなる異方性エッチング液を用いて、前記半導体基板を異方性エッチングし、前記第2の工程で用いられる異方性エッチング液は、(110)結晶面と(111)結晶面のエッチング速度比R(110)/R(111)が、前記第1の工程で用いられる異方性エッチング液よりも小さく、且つ異方性エッチングの回数が増加する毎に小さくなるように設定されることを特徴とする。
【0019】
この方法によれば、第1のマスクパターンにおける前記二辺の接点を起点とし、この起点を挟んで互いに反対向きに、<110>方向へのエッチングが均等に進む。従って、異方性エッチング後には、前記接点(起点)により規定される一つの(111)結晶面が一定の領域で現れることになる。
【0020】
これにより、マスクパターンの角度ずれや、マスク形状の微小欠陥等に起因する(111)結晶面の平坦性低下を大幅に抑制でき、極めて平坦な(111)結晶面を安定して形成することができる。また、この方法によれば、異方性エッチング回数が増加する毎に、R(110)/R(111)が小さくなるため、相対的にR(111)が大きくなることになる。すなわち、第1の工程における異方性エッチング後に存在する複数の(111)結晶面を、第2の工程における異方性エッチングで低減することができる。さらに、第2の工程では、マスクパターンの材料に対するエッチング速度も低下するので、エッチング時のマスクパターンの崩れが抑制される。これにより、平坦な(111)結晶面を安定して形成することが可能となる。
【0021】
さらに、本発明の請求項2に係る半導体装置の製造方法は、請求項1に記載の方法において、前記二辺のそれぞれと前記交線とがなす開口部を含まない側の角度を、0°よりも大きく且つ5゜以下とすることを特徴としている。
【0022】
マスクパターンが起点(前記二辺の接点)部分で尖った形状である場合、平坦な(111)結晶面が得られる領域が狭くなるが、この方法のように、前記二辺と前記交線とがなす開口部を含まない角度を5°以下とすることにより、平坦な(111)結晶面を十分な領域で得ることができる。
【0023】
また、本発明の請求項3に係る半導体装置の製造方法は、半導体基板上に第1のマスクパターンを形成して、前記半導体基板の一部を選択的にエッチングする第1の工程と、前記第1のマスクパターンが配置された状態の前記半導体基板上に第2のマスクパターンを形成し、少なくとも二回以上の異方性エッチングを行う第2の工程とを含む半導体装置の製造方法において、前記第1の工程では、前記第1のマスクパターンとして、開口部輪郭形状の少なくとも一部が曲線よりなり、且つ前記曲線が、前記半導体基板表面と(111)結晶面との交線に接する形状のマスクパターンを形成し、さらに、(100)、(110)、(111)結晶面に対するエッチング速度をR(100)、R(110)、R(111)とする場合、R(111)が、R(100)およびR(110)よりも小さくなる異方性エッチング液を用いて、前記半導体基板を異方性エッチングし、前記第2の工程で用いられる異方性エッチング液は、(110)結晶面と(111)結晶面のエッチング速度比R(110)/R(111)が、前記第1の工程で用いられる異方性エッチング液よりも小さく、且つ異方性エッチングの回数が増加する毎に小さくなるように設定されることを特徴とする。
【0024】
この方法によれば、曲線の曲率半径を最適に設定することで、請求項1及び2の発明と同様の作用効果を得ることが可能である。
【0028】
本発明の請求項4に係る半導体装置の製造方法は、請求項1〜3の何れか一つに記載の方法において、前記半導体基板はシリコン単結晶で形成されており、さらに、前記異方性エッチング液は、少なくとも水酸化カリウムと水とを含み、且つ水酸化カリウムの濃度が10wt%以上40wt%以下であることを特徴とする。
【0029】
この方法によれば、量産に適したエッチング速度と異方性が得られる。
【0030】
本発明の請求項5に係る半導体装置の製造方法は、請求項1〜4の何れか一つに記載の方法において、アルコールを含まない異方性エッチング液を使用することを特徴とする。
【0031】
この方法によれば、異方性エッチング液にアルコールが添加されないので、アルコールの蒸発による異方性エッチング液の組成バラツキが抑制できる。これにより、エッチング深さおよびエッチング形状のバラツキを大幅に低減できる。
【0032】
【発明の実施の形態】
以下、本発明の一実施形態について、図面を参照しながら説明する。本実施の形態では、光ピックアップの個別部品が集積化された集積デバイス(レーザダイオードホログラムユニット:以下、LDHUと記す)を構成するマイクロミラー内蔵型受光素子(半導体装置)の製造方法について説明する。
【0033】
図2(a)に示されているLDHU1の構成、および図2(b)に示されているマイクロミラー内蔵型受光素子2の構成については、従来技術において説明したとおりであるので、ここでは省略する。さらに、図3(a)および(b)に示されたマイクロミラー内蔵型受光素子2のマイクロミラー21の詳細についても、従来技術において説明したとおりである。
【0034】
次に、図4に示す、マイクロミラー21の製造工程図に従い、平坦なマイクロミラー21を安定して形成する方法について説明する。図4(a)〜(e)には、それぞれ、各製造段階におけるマイクロミラー内蔵型受光素子2の平面図および前記平面図のB−B矢視断面図が示されている。
【0035】
まず、半導体基板24となるシリコン(100)9°off基板の表面に、酸化シリコン膜26を形成する(図4(a)参照)。次に、エッチングにより、酸化シリコン膜26の一部を開口して、マスクパターン27を形成する(図4(b)参照)。さらに、半導体基板24において、マスクパターン27の領域に、異方性エッチングにより凹部28を形成する(図4(c)参照)。凹部28の側面となる斜面29は(111)結晶面となるように形成され、このうちの一斜面がマイクロミラー21として用いられる。その後、複数回の異方性エッチングにより、凹部28内に、LDステージ25として凸部を形成する(図4(d)参照)。その後、半導体レーザ22をLDステージ25上に設置し、受光部23をパターン形成することにより、マイクロミラー内蔵型受光素子2が完成する(図4(e)参照)。
【0036】
次に、マイクロミラー21の形成時に使用するマスクパターン27について、詳細に説明する。
【0037】
図1(a)には、本実施の形態で使用されるマイクロミラー形成用のマスクパターン27が半導体基板24上に設けられて、異方性エッチングが行われる様子が示されている。同図に示されているように、マスクパターン27は、従来の長方形のマスクパターン(図8参照)のマイクロミラー形成部となる一辺を折れ線状とした、五角形のパターンである。つまり、マスクパターン27のマイクロミラー形成部には、一直線形状ではなく、中央部に頂点(以下、起点と称する)27aを有する山型のパターン形状が採用されている。また、異方性エッチングには、水酸化カリウムを主成分とする異方性エッチング液を用いる。
【0038】
図1(a)に示す30部分(マイクロミラー形成部の一部)を拡大した図が、図1(b)に示されている。この拡大図に示されているように、マスクパターン27のマイクロミラー形成部は、半導体基板24の複数の(111)結晶面を、起点27aを境として互いに異なる方向に横切る二つの領域27b,27cを有している。このような二つの領域を設けることにより、マスクパターン27に角度ずれが生じている場合でも、起点27aを中心とする平坦な(111)結晶面を一定の領域で得ることができる。
【0039】
ここで、異方性エッチングにより平坦な(111)結晶面を安定して得る条件として、次の二点が挙げられる。
【0040】
(1)起点27aを通る、半導体基板24の表面と(111)結晶面との交線35(図1(c)参照)に対して、マスクパターン27の開口部が一方の側に存在すること。
【0041】
(2)R(111)がR(100)およびR(110)に対して十分に小さい
異方性エッチング液を使用すること。
【0042】
なお、R(111)、R(100)、R(110)とは、異方性エッチング液の、(111)、(100)、(110)結晶面に対するエッチング速度のことである。
【0043】
さらに、本実施の形態においては、<110>方向へのエッチング速度を向上させて、平坦な(111)結晶面をより広範囲で得るために、異方性エッチング液にアルコールを添加しない水酸化カリウム水溶液を用いた。本異方性エッチング液において、水酸化カリウム濃度は40wt%以下であり、エッチング速度はR(100)>R(110)>R(111)である。また、R(111)は殆ど0に近い値であった。
【0044】
以上のような条件下での異方性エッチングでは、起点27aを挟んで互いに反対向きに、<110>方向へのエッチング(図1(b)において、矢印31で示されている)が均等に進む。このため、マスクパターン27のマイクロミラー形成部が横切る複数の(111)結晶面が、起点27aにより規定される一つの(111)結晶面に集約されることになる。従って、異方性エッチング後には、図1(a)に示すように、起点27aを中心とした、(111)結晶面からなる平坦なミラー面が、一定の領域で現れることになる。エッチング後に、マイクロミラー21の一部に凹凸部33が生じるものの、起点27aを中心に極めて平坦な(111)結晶面34を広範囲に渡り安定して得ることができる。なお、図1(b)において、矢印32は、<111>方向へのエッチングを示している。
【0045】
また、<110>方向へのエッチング速度の向上は、マスクパターンに生じる微小欠陥に起因する(111)結晶面上への凹凸(図10参照)の抑制にも効果を有する。
【0046】
ここで、図1(c)に示す、半導体基板24の表面と(111)結晶面との交線35に対するマイクロミラー形成部の傾き36は、マスクパターン27を形成する暗室工程での、マスクパターン27の角度ずれ量で決まる。より安価な生産コストを目的として、マスクパターン形成の位置合わせにアライナーを用いた場合の機械的な角度ずれ量は、基板のオリエーテンションフラットに対して最大2°程度である。従って、マスクパターン27の傾き36を3°程度に設定することで、安価な設備であるアライナーを用いた場合でも、平坦な(111)結晶面のマイクロミラー21を高い歩留まりで生産できる。なお、本実施の形態においては傾き36を3°程度に設定したが、これに限らず、0°より大きく且つ5°以下であれば平坦な(111)結晶面を十分に広い領域で得ることができる。
【0047】
また、本マイクロミラー内蔵型受光素子2では、半導体レーザ22の設置台として、LDステージ25となる凸部の形成が要求される。従って、マイクロミラー21を形成するために行われる第1異方性エッチング工程の後、さらにLDステージ25を形成するための第2異方性エッチング工程が必要である。この第2異方性エッチング工程では、少なくとも二回の異方性エッチングを行う必要がある。
【0048】
第2異方性エッチング工程時には、マスクパターン27を残したままで、さらに凸部形成用のマスクパターンを半導体基板24上に形成する。第2異方性エッチング工程で用いる異方性エッチング液には、第1工程の時に使用したものよりも濃度が低い水酸化カリウム水溶液を用いる。さらに、第2工程に少なくとも二回行われる異方性エッチングでは、回数が増す毎に濃度を低くした水酸化カリウム水溶液を異方性エッチング液として用いる。
【0049】
このように、回数が増す毎に異方性エッチング液を希釈することで、より平坦なマイクロミラー面が得られる。これは、水酸化カリウム水溶液の希釈化によりR(110)/R(111)が小さくなるため、相対的にR(111)が大きくなることと、マスクパターンの材料であるシリコン酸化膜のエッチング速度が低下することに起因すると考えられる。すなわち、第1異方性エッチング工程後にマイクロミラー面上に存在する複数の(111)結晶面を、使用する異方性エッチング液の異方性の違いにより第2異方性エッチング工程で低減することで、マイクロミラーの平坦性を向上させることができるのである。
【0050】
また、水酸化カリウム水溶液の希釈化により、マスクパターン材料(ここではシリコン酸化膜)のエッチング速度が低下するので、第2異方性エッチング工程時に生じるマスクパターンの崩れが抑制される。このことも、マイクロミラーの平坦性向上に繋がる。
【0051】
なお、水酸化カリウム水溶液の濃度は、10wt%〜40wt%の間で設定することで、量産に適したエッチング速度と異方性が得られる。
【0052】
また、本実施の形態では、マスクパターンとしてマイクロミラー形成部が山型となっているマスクパターン27を用いたが、この形状には限定されない。使用可能なマスクパターンとしては、例えば、図5(a)に示すような、マイクロミラー形成部の起点数を増やしたマスクパターン36や、図5(b)に示すような、マイクロミラー形成部を曲線形状としたマスクパターン37を用いても、同様の効果が得られる。
【0053】
マスクパターン36を用いる場合、起点36aを中心として形成される平坦な(111)結晶面は、他の起点36b,36cから形成される(111)結晶面に阻害される。従って、エッチング時間が長くなると、平坦な(111)結晶面34の領域に凹凸部33が移動し、マイクロミラー21の平坦性を低下させる可能性がある。このため、エッチング時間を最適に設定することが必要となる。
【0054】
一方、マスクパターン37については、曲線形状のため明確な起点が設けられていないが、曲率半径を最適化することで、マスクパターン27と同様の効果が期待できる。
【0055】
【発明の効果】
以上に説明したように、本発明の半導体装置の製造方法によれば、シリコン(100)単結晶基板上の一部を選択的にエッチングして(111)結晶面を形成する場合に、マスクパターンの角度ずれや、マスク形状の微小欠陥等に起因する(111)結晶面の平坦性低下を大幅に抑制でき、極めて平坦な(111)結晶面を安定して形成できる効果を有する。
【0056】
また、複数回の異方性エッチングを行う場合においても、水酸化カリウムの濃度をエッチング回数が増すにつれて低下させることにより、<110>方向への異方性エッチング速度の違いを利用して、平坦なマイクロミラー領域を安定して得ることができるという効果も有する。
【0057】
さらに、異方性エッチング液にアルコールを添加せず、水酸化カリウム水溶液のみの組成とすることで、アルコールの蒸発によるエッチング液の組成バラツキを抑制し、エッチング深さおよびエッチング形状のバラツキが大幅に低減できるという効果も有する。
【図面の簡単な説明】
【図1】(a)は、本発明の一実施形態であるマイクロミラー内蔵型受光素子の製造方法において、マイクロミラー形成のために行う異方性エッチングの様子を示す説明図であり、(b)および(c)は、(a)のマイクロミラー形成部の拡大図である。
【図2】(a)は、上記マイクロミラー内蔵型受光素子が設けられたレーザダイオードホログラムユニットの構成を示す斜視図であり、(b)は、上記マイクロミラー内蔵型受光素子の構成を示す斜視図である。
【図3】(a)は、図2(b)のA−A矢視断面図であり、(b)は、(a)のマイクロミラー部分を示す拡大図である。
【図4】(a)〜(e)は、本発明の方法による上記マイクロミラー内蔵型受光素子の製造工程を示す工程図である。
【図5】(a)および(b)は、他のマスクパターンを用いて、マイクロミラー形成のために行う、異方性エッチングの様子を示す説明図である。
【図6】(a)は、個別部品が集積化されていない光ピックアップの概略構成を示す平面図であり、(b)は、個別部品が集積化されたレーザダイオードホログラムユニットを備えた光ピックアップの概略構成を示す平面図である。
【図7】(a)〜(d)は、従来の方法によるマイクロミラー内蔵型受光素子の製造工程を示す工程図である。
【図8】従来の製造方法において使用されるマスクパターンを、半導体基板上に形成した様子を示す平面図である。
【図9】(a)は、従来の方法にてマイクロミラーを形成する際に生じる、マスクパターンの角度ずれの様子を示す説明図であり、(b)は、(a)のマイクロミラー形成部の拡大図である。
【図10】従来の方法にてマイクロミラーを形成する際に生じる、マスクパターンの微小欠陥の様子を示す説明図である。
【符号の説明】
1 レーザダイオードホログラムユニット
2 マイクロミラー内蔵型受光素子(半導体装置)
21 マイクロミラー
27 マスクパターン(第1のマスクパターン)
29 斜面((111)結晶面)
35 交線
36 マスクパターン(第1のマスクパターン)
37 マスクパターン(第1のマスクパターン)[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a semiconductor device in which individual components of an optical pickup are integrated.
[0002]
[Prior art]
In recent years, in the field of optical discs such as CDs and CD-ROMs, there has been a demand for incorporation into personal computers and the like and for portable devices. Therefore, the downsizing and thinning of the optical pickup, which is a key part of the optical disk recording / reproducing apparatus, has become a major technical issue. Accompanying this, the movement to integrate individual components such as a semiconductor laser, a light receiving element, a mirror, and a diffraction grating constituting the optical pickup has been activated, and the optical pickup has been reduced in size and thickness by various methods.
[0003]
FIG. 6A shows a configuration of an optical pickup in which individual components are not integrated. FIG. 6B shows a configuration example of an optical pickup simplified by an integrated device (laser diode hologram unit: hereinafter referred to as LDHU) in which individual components are integrated. As shown in FIG. 6A, in the case of an optical pickup in which individual components are not integrated, the
[0004]
The basic configuration of the
[0005]
FIG. 2A shows the basic configuration of LDHU1. The LDHU 1 has a unique configuration in which the
[0006]
The emitted light (optical signal) from the
[0007]
3A is a cross-sectional view taken along the line AA of FIG. 2B, and FIG. 3B is an enlarged view of the
[0008]
As described above, the
[0009]
FIG. 7 shows an outline of a process for forming the
[0010]
First, a
[0011]
As described above, the flatness of the
[0012]
Therefore, in order to obtain a flat (111) crystal plane as a micromirror, the conventional method uses a
[0013]
[Problems to be solved by the invention]
However, since the
[0014]
For example, when there is an angle shift in the arrangement of the
[0015]
Furthermore, when forming the
[0016]
Japanese Patent Laid-Open No. 10-144554 proposes a method using a silicon (100) substrate having no off-angle as a method for forming a 45 ° micromirror on a silicon substrate by anisotropic etching. . This conventional method uses a silicon substrate having the crystal orientation <100> direction or <110> direction as an orientation flat (100) crystal surface as the substrate surface, and has an angle of 45 ° with the substrate surface (110) A recess having a crystal face exposed on the side surface is formed. Here, a solution obtained by adding isopropyl alcohol to potassium hydroxide or ethylene / diamine / procatechol is used as the anisotropic etching solution. However, the above publication does not mention the flatness of the 45 ° micromirror surface.
[0017]
In order to solve these problems, the present invention provides a semiconductor device capable of stably forming a micromirror having a very flat (111) crystal plane on a semiconductor substrate by anisotropic etching. An object is to provide a manufacturing method.
[0018]
[Means for Solving the Problems]
In order to achieve the above object, a method of manufacturing a semiconductor device according to
[0019]
According to this method, etching in the <110> direction progresses equally, starting from the contact points on the two sides in the first mask pattern and opposite to each other across the starting point. Therefore, after anisotropic etching, one (111) crystal plane defined by the contact point (starting point) appears in a certain region.
[0020]
As a result, it is possible to greatly suppress the decrease in flatness of the (111) crystal plane caused by mask pattern angular deviation, mask-shaped micro defects, etc., and to form an extremely flat (111) crystal plane stably. it can.Also, according to this method, R (110) / R (111) decreases as the number of anisotropic etchings increases, so that R (111) increases relatively. That is, a plurality of (111) crystal planes existing after anisotropic etching in the first step can be reduced by anisotropic etching in the second step. Furthermore, in the second step, the etching rate of the mask pattern material is also reduced, so that the mask pattern is prevented from being collapsed during etching. Thereby, a flat (111) crystal plane can be stably formed.
[0021]
Furthermore, a method of manufacturing a semiconductor device according to a second aspect of the present invention is the method according to the first aspect, wherein the angle on the side not including the opening formed by each of the two sides and the intersection line is set to 0 °. Larger than 5 ° and less than 5 °.
[0022]
When the mask pattern has a pointed shape at the starting point (the contact point of the two sides), the area where a flat (111) crystal plane is obtained is narrowed, but as in this method, the two sides and the intersection line By setting the angle that does not include the opening portion formed by the angle of 5 ° or less, a flat (111) crystal plane can be obtained in a sufficient region.
[0023]
According to a third aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: forming a first mask pattern on a semiconductor substrate; and selectively etching a part of the semiconductor substrate.And a second step of forming a second mask pattern on the semiconductor substrate in a state where the first mask pattern is disposed, and performing anisotropic etching at least twice.In the method of manufacturing a semiconductor device including the above, in the first step, as the first mask pattern, at least a part of the opening contour shape is a curve, and the curve is the surface of the semiconductor substrate (111). A mask pattern having a shape in contact with the line of intersection with the crystal plane is formed, and the etching rates for the (100), (110), and (111) crystal planes are R (100), R (110), and R (111) In this case, the semiconductor substrate is anisotropically etched using an anisotropic etching solution in which R (111) is smaller than R (100) and R (110).The anisotropic etchant used in the second step has an etching rate ratio R (110) / R (111) between the (110) crystal plane and the (111) crystal plane used in the first step. It is set to be smaller than the anisotropic etching liquid to be obtained and to be smaller as the number of anisotropic etching increases.It is characterized by that.
[0024]
According to this method, it is possible to obtain the same effects as those of the inventions of
[0028]
Claims of the invention4A method for manufacturing a semiconductor device according to
[0029]
According to this method, an etching rate and anisotropy suitable for mass production can be obtained.
[0030]
Claims of the invention5A method for manufacturing a semiconductor device according to
[0031]
According to this method, since alcohol is not added to the anisotropic etching solution, composition variation of the anisotropic etching solution due to evaporation of the alcohol can be suppressed. Thereby, the variation in etching depth and etching shape can be greatly reduced.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings. In the present embodiment, a method of manufacturing a micromirror built-in light receiving element (semiconductor device) constituting an integrated device (laser diode hologram unit: hereinafter referred to as LDHU) in which individual components of an optical pickup are integrated will be described.
[0033]
Since the configuration of the
[0034]
Next, a method of stably forming the
[0035]
First, a
[0036]
Next, the
[0037]
FIG. 1A shows a state where a
[0038]
An enlarged view of 30 parts (a part of the micromirror forming part) shown in FIG. 1A is shown in FIG. As shown in this enlarged view, the micromirror forming portion of the
[0039]
Here, the following two points can be cited as conditions for stably obtaining a flat (111) crystal plane by anisotropic etching.
[0040]
(1) An opening of the
[0041]
(2) R (111) is sufficiently smaller than R (100) and R (110)
Use anisotropic etchant.
[0042]
Note that R (111), R (100), and R (110) are etching rates of the anisotropic etching liquid with respect to the (111), (100), and (110) crystal planes.
[0043]
Further, in the present embodiment, potassium hydroxide without adding alcohol to the anisotropic etching solution in order to improve the etching rate in the <110> direction and obtain a flat (111) crystal plane in a wider range. An aqueous solution was used. In this anisotropic etching solution, the potassium hydroxide concentration is 40 wt% or less, and the etching rate is R (100)> R (110)> R (111). Also, R (111) was almost a value of 0.
[0044]
In the anisotropic etching under the conditions as described above, etching in the <110> direction (indicated by the
[0045]
Further, the improvement of the etching rate in the <110> direction is effective in suppressing unevenness (see FIG. 10) on the (111) crystal plane caused by minute defects generated in the mask pattern.
[0046]
Here, the
[0047]
In the micromirror built-in
[0048]
In the second anisotropic etching step, a mask pattern for forming a convex portion is further formed on the
[0049]
Thus, a flatter micromirror surface can be obtained by diluting the anisotropic etching solution each time the number of times increases. This is because R (110) / R (111) is decreased by diluting the potassium hydroxide aqueous solution, so that R (111) is relatively increased, and the etching rate of the silicon oxide film that is the mask pattern material is increased. It is thought that this is due to the decrease in. That is, a plurality of (111) crystal planes existing on the micromirror surface after the first anisotropic etching step are reduced in the second anisotropic etching step due to the difference in anisotropy of the anisotropic etching solution used. As a result, the flatness of the micromirror can be improved.
[0050]
In addition, since the etching rate of the mask pattern material (here, the silicon oxide film) is reduced by diluting the potassium hydroxide aqueous solution, the mask pattern collapse that occurs during the second anisotropic etching step is suppressed. This also leads to improvement in the flatness of the micromirror.
[0051]
In addition, the etching rate and anisotropy suitable for mass production are acquired by setting the density | concentration of potassium hydroxide aqueous solution between 10 wt%-40 wt%.
[0052]
Further, in the present embodiment, the
[0053]
When the
[0054]
On the other hand, the
[0055]
【The invention's effect】
As described above, according to the method for manufacturing a semiconductor device of the present invention, when a (111) crystal plane is formed by selectively etching a part of a silicon (100) single crystal substrate, a mask pattern is formed. (111) crystal plane deterioration due to the angle deviation and the micro defect of the mask shape can be greatly suppressed, and an extremely flat (111) crystal plane can be stably formed.
[0056]
Further, even when performing anisotropic etching a plurality of times, the concentration of potassium hydroxide is decreased as the number of etchings is increased, so that the difference in anisotropic etching rate in the <110> direction can be utilized to achieve flatness. This also has the effect that a stable micromirror region can be obtained.
[0057]
Furthermore, the composition of the aqueous solution of potassium hydroxide alone is not added to the anisotropic etching solution, and the composition variation of the etching solution due to the evaporation of the alcohol is suppressed, and the variation in the etching depth and the etching shape is greatly increased. There is also an effect that it can be reduced.
[Brief description of the drawings]
FIG. 1A is an explanatory view showing the state of anisotropic etching performed for forming a micromirror in a method for manufacturing a micromirror built-in light receiving element according to an embodiment of the present invention; ) And (c) are enlarged views of the micromirror forming part of (a).
2A is a perspective view showing a configuration of a laser diode hologram unit provided with the light receiving element with a built-in micromirror, and FIG. 2B is a perspective view showing a configuration of the light receiving element with a built-in micromirror. FIG.
3A is a cross-sectional view taken along the line AA of FIG. 2B, and FIG. 3B is an enlarged view showing a micromirror part of FIG.
FIGS. 4A to 4E are process diagrams showing manufacturing steps of the light receiving element with a built-in micromirror according to the method of the present invention. FIGS.
FIGS. 5A and 5B are explanatory views showing the state of anisotropic etching performed for forming a micromirror using another mask pattern. FIGS.
FIG. 6A is a plan view showing a schematic configuration of an optical pickup in which individual parts are not integrated, and FIG. 6B is an optical pickup including a laser diode hologram unit in which individual parts are integrated. It is a top view which shows schematic structure of these.
7A to 7D are process diagrams showing a manufacturing process of a micromirror built-in light receiving element according to a conventional method.
FIG. 8 is a plan view showing a state in which a mask pattern used in a conventional manufacturing method is formed on a semiconductor substrate.
FIG. 9A is an explanatory diagram showing a state of an angle shift of a mask pattern that occurs when forming a micromirror by a conventional method, and FIG. 9B is a micromirror forming portion of FIG. FIG.
FIG. 10 is an explanatory diagram showing a state of a micro defect of a mask pattern generated when a micromirror is formed by a conventional method.
[Explanation of symbols]
1 Laser diode hologram unit
2 Micromirror built-in light receiving element (semiconductor device)
21 Micromirror
27 Mask pattern (first mask pattern)
29 Slope ((111) crystal plane)
35 Intersection line
36 mask pattern (first mask pattern)
37 Mask pattern (first mask pattern)
Claims (5)
前記第1の工程では、前記第1のマスクパターンとして、開口部輪郭形状の少なくとも一部が多角形よりなり、前記多角形の少なくとも一組の隣り合う二辺が、前記二辺の接点を含む(111)結晶面と前記半導体基板表面との交線で二分される領域の一方の側に配置され、
さらに、(100)、(110)、(111)結晶面に対するエッチング速度をR(100)、R(110)、R(111)とする場合、R(111)が、R(100)およびR(110)よりも小さくなる異方性エッチング液を用いて、前記半導体基板を異方性エッチングし、
前記第2の工程で用いられる異方性エッチング液は、(110)結晶面と(111)結晶面のエッチング速度比R(110)/R(111)が、前記第1の工程で用いられる異方性エッチング液よりも小さく、且つ異方性エッチングの回数が増加する毎に小さくなるように設定されることを特徴とする半導体装置の製造方法。Forming a first mask pattern on the semiconductor substrate and selectively etching a part of the semiconductor substrate; and forming a first mask pattern on the semiconductor substrate on which the first mask pattern is disposed. A second step of forming a mask pattern of 2 and performing anisotropic etching at least twice or more ,
In the first step, as the first mask pattern, at least a part of the opening contour shape is a polygon, and at least one set of two adjacent sides of the polygon includes the contact points of the two sides. (111) disposed on one side of a region divided by a line of intersection between the crystal plane and the semiconductor substrate surface;
Furthermore, when the etching rates for the (100), (110), and (111) crystal planes are R (100), R (110), and R (111), R (111) becomes R (100) and R (100 110) using an anisotropic etchant that is smaller than 110), and anisotropically etching the semiconductor substrate ;
The anisotropic etchant used in the second step has an etching rate ratio R (110) / R (111) between the (110) crystal plane and the (111) crystal plane that is different from that used in the first step. A method of manufacturing a semiconductor device, characterized in that the semiconductor device is smaller than an isotropic etchant and is set to be smaller each time the number of anisotropic etchings is increased .
前記第1の工程では、前記第1のマスクパターンとして、開口部輪郭形状の少なくとも一部が曲線よりなり、且つ前記曲線が、前記半導体基板表面と(111)結晶面との交線に接する形状のマスクパターンを形成し、
さらに、(100)、(110)、(111)結晶面に対するエッチング速度をR(100)、R(110)、R(111)とする場合、R(111)が、R(100)およびR(110)よりも小さくなる異方性エッチング液を用いて、前記半導体基板を異方性エッチングし、
前記第2の工程で用いられる異方性エッチング液は、(110)結晶面と(111)結晶面のエッチング速度比R(110)/R(111)が、前記第1の工程で用いられる異方性エッチング液よりも小さく、且つ異方性エッチングの回数が増加する毎に小さくなるように設定されることを特徴とする半導体装置の製造方法。Forming a first mask pattern on the semiconductor substrate and selectively etching a part of the semiconductor substrate; and forming a first mask pattern on the semiconductor substrate on which the first mask pattern is disposed. A second step of forming a mask pattern of 2 and performing anisotropic etching at least twice or more ,
In the first step, as the first mask pattern, at least part of the opening contour shape is a curve, and the curve is in contact with the intersection line between the semiconductor substrate surface and the (111) crystal plane. Forming a mask pattern of
Furthermore, when the etching rates for the (100), (110), and (111) crystal planes are R (100), R (110), and R (111), R (111) becomes R (100) and R (100 110) using an anisotropic etchant that is smaller than 110), and anisotropically etching the semiconductor substrate ;
The anisotropic etchant used in the second step has an etching rate ratio R (110) / R (111) between the (110) crystal plane and the (111) crystal plane that is different from that used in the first step. A method of manufacturing a semiconductor device, characterized in that the semiconductor device is smaller than an isotropic etchant and is set to be smaller each time the number of anisotropic etchings is increased .
さらに、前記異方性エッチング液は、少なくとも水酸化カリウムと水とを含み、且つ水酸化カリウムの濃度が10wt%以上40wt%以下であることを特徴とする請求項1〜3の何れか一つに記載の半導体装置の製造方法。The semiconductor substrate is formed of silicon single crystal,
One addition, the anisotropic etchant, at least include potassium hydroxide and water, and any one of claims 1-3, wherein the concentration of potassium hydroxide is less than 10 wt% or more 40 wt% The manufacturing method of the semiconductor device as described in any one of Claims 1-3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000370175A JP3704467B2 (en) | 2000-12-05 | 2000-12-05 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000370175A JP3704467B2 (en) | 2000-12-05 | 2000-12-05 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002176039A JP2002176039A (en) | 2002-06-21 |
JP3704467B2 true JP3704467B2 (en) | 2005-10-12 |
Family
ID=18840102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000370175A Expired - Fee Related JP3704467B2 (en) | 2000-12-05 | 2000-12-05 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3704467B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4666553B2 (en) * | 2001-03-21 | 2011-04-06 | 株式会社リコー | Method for forming periodic surface, optical element obtained thereby, and optical element cutting method |
JP2004037607A (en) * | 2002-07-01 | 2004-02-05 | Ricoh Co Ltd | GROOVE STRUCTURE FORMING METHOD AND Si SUBSTRATE HAVING GROOVE STRUCTURE |
EP2937897A3 (en) | 2003-09-15 | 2016-03-23 | Nuvotronics LLC | Device package and methods for the fabrication and testing thereof |
US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
-
2000
- 2000-12-05 JP JP2000370175A patent/JP3704467B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002176039A (en) | 2002-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07117631B2 (en) | Automatic matching optical parts | |
KR100329208B1 (en) | Functional device and a method for manufacturing thereof and an optical disc apparatus using the functional device | |
JP3704467B2 (en) | Manufacturing method of semiconductor device | |
US7202464B2 (en) | Optical bench, slim optical pickup employing the same and method of manufacturing the optical bench | |
JP3483799B2 (en) | Manufacturing method of functional element | |
JP4707173B2 (en) | Method for forming a specific crystallographically equivalent surface of a silicon substrate | |
JP4398156B2 (en) | Method for forming a planar probe | |
JPH0537024A (en) | Optical semiconductor device | |
KR100370016B1 (en) | optical information record micro mirror and method for fabricating the same and method for optical pick up apparatus using the same | |
JP4558886B2 (en) | Probe manufacturing method and probe array manufacturing method | |
JP2005039155A (en) | Method of manufacturing semiconductor device and method of manufacturing semiconductor substrate used for the device | |
US6872630B1 (en) | Using V-groove etching method to reduce alignment mark asymmetric damage in integrated circuit process | |
JP4260645B2 (en) | Manufacturing method of near-field optical head | |
WO1999028786A1 (en) | Extreme ultraviolet lithography mask blank and manufacturing method therefor | |
JP2004354440A (en) | Optical modulation element and optical modulation method | |
JPH0666240B2 (en) | Method for manufacturing semiconductor device | |
KR100892066B1 (en) | Micro mirror and manufacturing method thereof | |
KR100913634B1 (en) | Fabrication method of 45 degree tilt mirror | |
JP4666553B2 (en) | Method for forming periodic surface, optical element obtained thereby, and optical element cutting method | |
JP3808398B2 (en) | Planar probe forming method and planar probe | |
JP2005057188A (en) | Semiconductor laser device, integrated optical pickup, and optical disc | |
JP4170921B2 (en) | Planar probe and method for manufacturing the same | |
JP3966264B2 (en) | Semiconductor laser device, manufacturing method thereof, and optical pickup device | |
JP2002264093A (en) | Method of producing optical reflecting surface, and optical element, sub-mount for ld and optical pickup | |
JP2000307194A (en) | Manufacture of nitride semiconductor laser element and nitride semiconductor laser element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050725 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |