JP3703807B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP3703807B2
JP3703807B2 JP2003038719A JP2003038719A JP3703807B2 JP 3703807 B2 JP3703807 B2 JP 3703807B2 JP 2003038719 A JP2003038719 A JP 2003038719A JP 2003038719 A JP2003038719 A JP 2003038719A JP 3703807 B2 JP3703807 B2 JP 3703807B2
Authority
JP
Japan
Prior art keywords
metal layer
metal
gold
semiconductor element
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003038719A
Other languages
Japanese (ja)
Other versions
JP2003249520A (en
Inventor
雅之 北嶋
成和 竹居
良孝 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003038719A priority Critical patent/JP3703807B2/en
Publication of JP2003249520A publication Critical patent/JP2003249520A/en
Application granted granted Critical
Publication of JP3703807B2 publication Critical patent/JP3703807B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法及び製造装置に関する。
【0002】
【従来の技術】
近年、半導体集積回路の進歩により、非常の多くの端子( 例えば300以上の端子)をもった半導体素子が市場に出回るようになっている。それにともなって、半導体素子の端子(電極)を配線基板の端子(電極)に接続する技術の向上及びコストの削減が強く望まれている。
【0003】
メタルバンプを利用して半導体素子の電極を配線基板の電極に一括して接続する技術が進歩している。すなわち、半導体素子の電極にはんだバンプや金バンプ等のメタルバンプを取り付けておき、半導体素子を配線基板に向かってフェースダウンで押しつけるとメタルバンプが配線基板の電極に接合され、よって半導体素子の電極が配線基板の電極に接続される。
【0004】
半導体素子の集積回路の導体はアルミニウムで作られるので、半導体素子の電極は一般にアルミニウムで作られる。これに対して、配線基板の導体は銅で作られるので、配線基板の電極は一般に銅で作られる。
はんだバンプを使用するときには、はんだはアルミニウムに直接に接合しにくいので、半導体素子のアルミニウムの電極の上にニッケル層及びチタン層を付加しておき、はんだバンプを半導体素子の複合構造の電極に接合するようになっている。それから、半導体素子を配線基板に加熱しながら押しつけると、はんだバンプは配線基板の電極上で溶けて広がるので、はんだバンプは配線基板の電極に良好に接続される。
【0005】
金バンプを使用するときには、金はアルミニウムに直接に接合されるので、はんだバンプを使用する場合のように半導体素子のアルミニウムの電極の上にニッケル層及びチタン層を設けておく必要はない。しかし、金バンプは突起を有するスタッドバンプとして半導体素子の電極に取り付けられ、スタッドバンプの表面をレベリングし且つ金バンプの表面に導電性接着剤を取り付けた後で、半導体素子を熱をかけながら配線基板に押しつけ、金バンプを導電性接着剤を介して配線基板の電極に接続する。導電性接着剤は熱硬化性の樹脂に金属フィラーを混合したものであり、導電性接着剤は熱硬化される。その後、半導体素子と配線基板との間を固定用接着剤(絶縁樹脂)で封止する。
【0006】
【発明が解決しようとする課題】
このように、はんだバンプを使用するときは、半導体素子のアルミニウムの電極の上にニッケル層及びチタン層を付加しておくことが必要であるが、ニッケル層及びチタン層の付加は真空チャンバー等の特別の設備を必要とするので、半導体素子の全てのユーザーが所望に応じてニッケル層及びチタン層を付加することはできない。そのために、ニッケル層及びチタン層が付加されていない半導体素子を購入した場合には、はんだバンプを使用できないことがある。
【0007】
一方、スタッドバンプとして形成した金バンプに導電性接着剤を付加した場合には、スタッドバンプのレベリングした表面が配線回路の表面と必ずしも平行にならず、導電性接着剤を使用しても十分な電気的な接続が取れるとは言えず、接続の信頼性が低い。また、使用材料が多くなり、製造工程が複雑であり、樹脂が硬化するまで加熱を続ける必要があり、生産性が悪い。さらに、半導体素子の不良あるいは実装不良が生じた場合に、半導体素子を取り換えるには、配線基板の電極から導電性接着剤を剥がす必要がある。しかし、導電性接着剤は熱硬化性樹脂を含むために、一旦熱硬化された導電性接着剤を剥がすことが難しい。そのため、半導体素子や配線基板のリペアがきわめて困難であった。
【0008】
本発明の目的は、半導体素子を配線基板にフェイスダウンにてマウントすることができ、且つ接続部の信頼性向上及び半導体素子の交換の容易化を図り得る半導体装置及びその製造方法及び製造装置を提供することである。
【0009】
【課題を解決するための手段】
本発明による半導体装置は、電極を有する半導体素子と、該半導体素子の電極の上に設けられた金バンプ要素と、該金バンプ要素のまわりに取り付けられ、金バンプ要素を保護する第1の金属層と、該第1の金属層のまわりの第2の金属層とからなるメタルバンプとからなり、該第1の金属層の融点は該金バンプ要素の融点よりも低く、該第2の金属層の融点は該第1の金属層の融点よりも20℃以上低いことを特徴とする。
さらに電極を有する配線基板を備え、該半導体素子の電極に取り付けられたメタルバンプが配線基板の電極と接続される。
【0010】
また本発明による半導体装置の製造方法は、半導体素子の電極の上に金バンプ要素を取り付け、該半導体素子を金を保護する金属と水銀とを混合したアマルガム合金を溶融した槽中に浸漬して該金バンプ要素の上にアマルガム合金層を形成し、該半導体素子を加熱してアマルガム合金の水銀を蒸発させ且つ金バンプ要素の上に金を保護する金属膜を形成し、該金属膜の上にはんだ要素を溶融転写することを特徴とする。
【0011】
【発明の実施の形態】
図1及び図2は参考例の半導体装置を示す図である。図1において、半導体装置10は、電極14を有する半導体素子12と、電極14に取り付けられたメタルバンプ16とからなる。
メタルバンプ16はボール状のコア18と該コアのまわりを覆う表面層20とからなる。半導体素子12は半導体集積回路を構成するベアチップであり、集積回路(図示せず)及び集積回路に接続された導体12aを含む。電極14は導体12aに接続されている。図1においては、1つの電極14及び1つのメタルバンプ16のみが示されているが、半導体素子12の端子数に従った複数の電極14及びメタルバンプ16が設けられることは言うまでもない。このことは後の実施例についても同様である。
【0012】
図2においては、半導体装置10は、図1の構成に加えて、さらに電極24を有する配線基板22を備える。配線基板22の電極24は配線基板22内の回路パターン(図示せず)に接続され、半導体素子12の電極14と同じ配列で配置されている。フェイスダウンボンディングにて半導体素子12を熱をかけながら配線基板22に押しつけることによって、半導体素子12の電極14に取り付けられたメタルバンプ16が配線基板22の電極24と接続される。この例においては、メタルバンプ16は配線基板22の電極24と直接に接合されている。従って、半導体素子12を配線基板22から取り外してリペアを行うことができる。また、半導体素子12と配線基板22との間には固定用接着剤26が充填される。固定用接着剤(絶縁性樹脂)26は予め配線基板22に塗布しておくこともでき、あるいは半導体素子12を配線基板22に押しつけた後に充填することもできる。
【0013】
半導体素子12の電極14はアルミニウムで作られ、配線基板22の電極24は銅で作られる。図1及び図2の例においては、メタルバンプ16のコア18は直径100μmの銅で作られ、表面層20は厚さ10μmの金で作られる。
図3は参考例の半導体装置を示す図である。この例においては、半導体装置10は、電極14を有する半導体素子12と、半導体素子12の電極14の上に設けられた金バンプ要素62と、金バンプ要素62のまわりに取り付けられ、金バンプ要素62を保護する第1の金属層64とからなるメタルバンプ16とからなる。
【0014】
第1の金属層64は、金の拡散を抑える性質をもったはんだからなるのが好ましい。はんだとは、前に説明したように、400℃以下の融点をもつ金属単体もしくは合金からなるロウ材である。金の拡散を抑えるのに適したはんだは、インジウム(In、融点280℃)や、Au−Sn20パーセントの合金(融点280℃)等がある。
【0015】
また、第1の金属層64は、金との反応性の乏しいバリアとなる金属とすることもできる。金との反応性の乏しい金属は、Bi、Ni、Zn、Cd、Cr、Ge、Ga等がある。このように、金バンプ要素62のまわりに第1の金属層64を設けることによって、金バンプ要素62の長期的な安定した作用が保証され、メタルバンプ16の信頼性が高くなる。
【0016】
図4は本発明の実施例の半導体装置を示す図である。この実施例においては、図3の第1の金属層64のまわりにさらに第2の金属層66が設けられている。第1の金属層64が金バンプ要素62を保護するのに対して、第2の金属層66は銅に濡れやすいはんだからなる。従って、半導体素子12が配線基板22に取り付けられるときに第2の金属層66は配線基板22の銅の電極24により確実に接合される。
【0017】
金の拡散を抑える性質をもった第1の金属層64と、銅に濡れやすい第2の金属層66との組み合わせの例は下記例1の通りである。
例1
組み合わせ (a) (b) (c) (d)
第1の金属層64 In In Au-Sn 20% In
第2の金属層66 In-Sn Sn-Bi-Ag 1% 同左 In-Ag
また、金との反応性に乏しい性質をもった第1の金属層64と、銅に濡れやすい第2の金属層66との組み合わせの例は下記例2の通りである。
例2
組み合わせ (a) (b)
第1の金属層64 Bi Ni
第2の金属層66 In-Sn Sn-Pb-In
これらの例において、Inの融点は157℃、Au-Sn 20%の融点は280℃、 In-Sn共晶の融点は117℃、Sn-Bi-Ag 1%の融点は139℃、Sn-Pb-Inの融点は162℃である。Bi及びNiの厚さは5000オングストローム程度にする。次の例3に述べるSnの融点は232℃である。
【0018】
さらに、第1の金属層64及び第2の金属層66は溶融転写により形成されることができる。この場合には、第2の金属層66の融点は第1の金属層64の融点よりも20℃以上低いようにするのが望ましい。20℃以上の温度差がないと、第2の金属層66を溶融転写するときに、第1の金属層64及び第2の金属層66の溶融槽内に溶融し、第2の金属層66が第1の金属層64の上に適切に転写されないからである。例3は、このような条件を満たす。
例3
組み合わせ (a) (b)
第1の金属層64 In Sn
第2の金属層66 In-Sn Sn-Pb-In
融点の差 40℃ 70℃
図5は本発明の他の実施例を示す図である。半導体装置10は、前の実施例と同様に、金バンプ要素62と、第1の金属層70と、第2の金属層74とからなるメタルバンプを有する。この実施例は、そのような半導体装置の製造方法に関する。
【0019】
図5(A)において、半導体素子12の電極14の上に金バンプ要素62を取り付け、半導体素子12を金を保護する金属と水銀とを混合したアマルガム合金を溶融した槽68中に浸漬してアマルガム合金層を形成する。ここでは、金を保護する金属として、金と反応性に乏しい銀が選ばれる。銀は水銀と混合されてアマルガム合金(Hg+Ag)となる。
【0020】
図5(B)において、半導体素子12を加熱してアマルガム合金(Hg+Ag)の水銀を蒸発させ、その結果として、金バンプ要素62の上に金を保護するAg金属膜70を形成する。図5(C)において、半導体素子12をはんだを溶融していれたはんだ槽72中に浸漬する。従って、図5(D)に示されるように、金属膜70の上にはんだ要素74が溶融転写される。このようにして形成したメタルバンプを使用して、半導体素子12を配線基板22に取り付ける。
【0021】
【発明の効果】
以上説明したように、本発明によれば、半導体素子を配線基板にフェイスダウンにてマウントすることができ、且つ接続部の信頼性向上及び半導体素子の交換の容易化を図り得る半導体装置及びその製造方法及び製造装置を得ることができる。
【図面の簡単な説明】
【図1】参考例の半導体装置を示す図である。
【図2】図1の半導体素子を回路基板に取り付けた状態を示す図である。
【図3】参考例の半導体装置を示す図である。
【図4】本発明の実施例の半導体装置を示す図である。
【図5】本発明の他の実施例の半導体装置を示す図である。
【符号の説明】
10…半導体装置
12…電極
14…半導体素子
22…配線基板
24…電極
26…固定用接着剤
62…金バンプ要素
64…第1の金属層
66…第2の金属層
68…アマルガム合金を溶融した槽
70…第1の金属層
74…第2の金属層
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, a manufacturing method thereof, and a manufacturing apparatus.
[0002]
[Prior art]
In recent years, with the progress of semiconductor integrated circuits, semiconductor devices having a large number of terminals (for example, more than 300 terminals) have been put on the market. Along with this, improvement of technology for connecting terminals (electrodes) of semiconductor elements to terminals (electrodes) of a wiring board and reduction of costs are strongly desired.
[0003]
2. Description of the Related Art Advances have been made in a technique for collectively connecting electrodes of semiconductor elements to electrodes of a wiring board using metal bumps. That is, metal bumps such as solder bumps and gold bumps are attached to the electrodes of the semiconductor element, and when the semiconductor element is pressed face down toward the wiring board, the metal bumps are joined to the electrodes of the wiring board, and thus the electrodes of the semiconductor element Are connected to the electrodes of the wiring board.
[0004]
Since the conductor of an integrated circuit of a semiconductor device is made of aluminum, the electrode of the semiconductor device is generally made of aluminum. On the other hand, since the conductor of the wiring board is made of copper, the electrode of the wiring board is generally made of copper.
When using solder bumps, it is difficult to bond solder directly to aluminum, so a nickel layer and a titanium layer are added on the aluminum electrode of the semiconductor element, and the solder bump is bonded to the composite structure electrode of the semiconductor element. It is supposed to be. Then, when the semiconductor element is pressed against the wiring board while being heated, the solder bumps melt and spread on the electrodes of the wiring board, so that the solder bumps are well connected to the electrodes of the wiring board.
[0005]
When gold bumps are used, since gold is directly bonded to aluminum, it is not necessary to provide a nickel layer and a titanium layer on the aluminum electrodes of the semiconductor element as in the case of using solder bumps. However, the gold bump is attached to the electrode of the semiconductor element as a stud bump having a protrusion, and after leveling the surface of the stud bump and attaching a conductive adhesive to the surface of the gold bump, wiring while applying heat to the semiconductor element The gold bumps are pressed against the substrate and connected to the electrodes of the wiring substrate through the conductive adhesive. The conductive adhesive is a mixture of a thermosetting resin and a metal filler, and the conductive adhesive is thermoset. Thereafter, the semiconductor element and the wiring board are sealed with a fixing adhesive (insulating resin).
[0006]
[Problems to be solved by the invention]
As described above, when using solder bumps, it is necessary to add a nickel layer and a titanium layer on the aluminum electrode of the semiconductor element. Because special equipment is required, not all users of semiconductor devices can add nickel and titanium layers as desired. Therefore, when a semiconductor element to which a nickel layer and a titanium layer are not added is purchased, solder bumps may not be used.
[0007]
On the other hand, when a conductive adhesive is added to a gold bump formed as a stud bump, the leveled surface of the stud bump is not necessarily parallel to the surface of the wiring circuit, and it is sufficient to use a conductive adhesive. It cannot be said that electrical connection can be obtained, and the connection reliability is low. Further, the amount of materials used is increased, the manufacturing process is complicated, and heating must be continued until the resin is cured, resulting in poor productivity. Furthermore, in order to replace a semiconductor element when a semiconductor element defect or mounting defect occurs, it is necessary to remove the conductive adhesive from the electrode of the wiring board. However, since the conductive adhesive contains a thermosetting resin, it is difficult to remove the conductive adhesive once thermally cured. Therefore, it has been extremely difficult to repair semiconductor elements and wiring boards.
[0008]
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device that can mount a semiconductor element on a wiring board face down, and that can improve the reliability of a connection portion and facilitate the replacement of the semiconductor element, and a manufacturing method and manufacturing apparatus thereof. Is to provide.
[0009]
[Means for Solving the Problems]
A semiconductor device according to the present invention includes a semiconductor element having an electrode, a gold bump element provided on the electrode of the semiconductor element, and a first metal attached around the gold bump element and protecting the gold bump element. And a metal bump comprising a second metal layer around the first metal layer, the melting point of the first metal layer being lower than the melting point of the gold bump element, and the second metal The melting point of the layer is characterized by being 20 ° C. or more lower than the melting point of the first metal layer.
Furthermore, a wiring board having electrodes is provided, and metal bumps attached to the electrodes of the semiconductor element are connected to the electrodes of the wiring board.
[0010]
The method of manufacturing a semiconductor device according to the present invention includes a step of attaching a gold bump element on an electrode of a semiconductor element, and immersing the semiconductor element in a bath in which an amalgam alloy in which a metal for protecting gold and mercury are mixed is melted. Forming an amalgam alloy layer on the gold bump element; heating the semiconductor element to evaporate mercury of the amalgam alloy; and forming a metal film on the gold bump element to protect gold; The solder element is melt transferred.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
1 and 2 are diagrams showing a semiconductor device of a reference example. In FIG. 1, the semiconductor device 10 includes a semiconductor element 12 having an electrode 14 and metal bumps 16 attached to the electrode 14.
The metal bump 16 includes a ball-shaped core 18 and a surface layer 20 covering the periphery of the core. The semiconductor element 12 is a bare chip constituting a semiconductor integrated circuit, and includes an integrated circuit (not shown) and a conductor 12a connected to the integrated circuit. The electrode 14 is connected to the conductor 12a. Although only one electrode 14 and one metal bump 16 are shown in FIG. 1, it goes without saying that a plurality of electrodes 14 and metal bumps 16 according to the number of terminals of the semiconductor element 12 are provided. The same applies to the subsequent embodiments.
[0012]
In FIG. 2, the semiconductor device 10 further includes a wiring substrate 22 having an electrode 24 in addition to the configuration of FIG. 1. The electrodes 24 of the wiring board 22 are connected to a circuit pattern (not shown) in the wiring board 22 and arranged in the same arrangement as the electrodes 14 of the semiconductor element 12. By pressing the semiconductor element 12 against the wiring substrate 22 while applying heat by face-down bonding, the metal bumps 16 attached to the electrodes 14 of the semiconductor element 12 are connected to the electrodes 24 of the wiring substrate 22. In this example, the metal bumps 16 are directly bonded to the electrodes 24 of the wiring board 22. Therefore, the semiconductor element 12 can be removed from the wiring board 22 for repair. Further, a fixing adhesive 26 is filled between the semiconductor element 12 and the wiring board 22. The fixing adhesive (insulating resin) 26 can be applied to the wiring board 22 in advance, or can be filled after the semiconductor element 12 is pressed against the wiring board 22.
[0013]
The electrode 14 of the semiconductor element 12 is made of aluminum, and the electrode 24 of the wiring board 22 is made of copper. In the example of FIGS. 1 and 2, the core 18 of the metal bump 16 is made of copper having a diameter of 100 μm, and the surface layer 20 is made of gold having a thickness of 10 μm.
FIG. 3 is a diagram showing a semiconductor device of a reference example. In this example, the semiconductor device 10 includes a semiconductor element 12 having an electrode 14, a gold bump element 62 provided on the electrode 14 of the semiconductor element 12, and a gold bump element 62 attached around the gold bump element 62. The metal bumps 16 are formed of the first metal layer 64 that protects 62.
[0014]
The first metal layer 64 is preferably made of solder having a property of suppressing the diffusion of gold. As described above, the solder is a brazing material made of a single metal or an alloy having a melting point of 400 ° C. or less. Suitable solders for suppressing gold diffusion include indium (In, melting point 280 ° C.), Au—Sn 20 percent alloy (melting point 280 ° C.), and the like.
[0015]
Alternatively, the first metal layer 64 can be a metal that becomes a barrier with poor reactivity with gold. Examples of metals having poor reactivity with gold include Bi, Ni, Zn, Cd, Cr, Ge, and Ga. Thus, by providing the first metal layer 64 around the gold bump element 62, the long-term stable action of the gold bump element 62 is ensured, and the reliability of the metal bump 16 is increased.
[0016]
FIG. 4 is a diagram showing a semiconductor device according to an embodiment of the present invention. In this embodiment, a second metal layer 66 is further provided around the first metal layer 64 of FIG. The first metal layer 64 protects the gold bump element 62, while the second metal layer 66 is made of solder that easily wets copper. Therefore, when the semiconductor element 12 is attached to the wiring board 22, the second metal layer 66 is reliably bonded by the copper electrode 24 of the wiring board 22.
[0017]
An example of the combination of the first metal layer 64 having the property of suppressing the diffusion of gold and the second metal layer 66 that easily wets copper is as shown in Example 1 below.
Example 1
Combination (a) (b) (c) (d)
First metal layer 64 In In Au-Sn 20% In
Second metal layer 66 In-Sn Sn-Bi-Ag 1% Same as on the left In-Ag
An example of a combination of the first metal layer 64 having a poor reactivity with gold and the second metal layer 66 that easily wets copper is as shown in Example 2 below.
Example 2
Combination (a) (b)
First metal layer 64 Bi Ni
Second metal layer 66 In-Sn Sn-Pb-In
In these examples, the melting point of In is 157 ° C, the melting point of Au-Sn 20% is 280 ° C, the melting point of In-Sn eutectic is 117 ° C, the melting point of Sn-Bi-Ag 1% is 139 ° C, Sn-Pb The melting point of -In is 162 ° C. The thickness of Bi and Ni is about 5000 angstroms. The melting point of Sn described in Example 3 is 232 ° C.
[0018]
Further, the first metal layer 64 and the second metal layer 66 can be formed by melt transfer. In this case, it is desirable that the melting point of the second metal layer 66 be 20 ° C. or more lower than the melting point of the first metal layer 64. If there is no temperature difference of 20 ° C. or more, when the second metal layer 66 is melt-transferred, the second metal layer 66 is melted in the melting tank of the first metal layer 64 and the second metal layer 66. This is because is not properly transferred onto the first metal layer 64. Example 3 satisfies such a condition.
Example 3
Combination (a) (b)
First metal layer 64 In Sn
Second metal layer 66 In-Sn Sn-Pb-In
Difference in melting point 40 70 ℃
FIG. 5 shows another embodiment of the present invention. The semiconductor device 10 has a metal bump composed of a gold bump element 62, a first metal layer 70, and a second metal layer 74, as in the previous embodiment. This embodiment relates to a method for manufacturing such a semiconductor device.
[0019]
5A, a gold bump element 62 is attached on the electrode 14 of the semiconductor element 12, and the semiconductor element 12 is immersed in a bath 68 in which an amalgam alloy in which a metal for protecting gold and mercury are mixed is melted. An amalgam alloy layer is formed. Here, silver that is not highly reactive with gold is selected as the metal that protects gold. Silver is mixed with mercury to form an amalgam alloy (Hg + Ag).
[0020]
In FIG. 5B, the semiconductor element 12 is heated to evaporate mercury of the amalgam alloy (Hg + Ag), and as a result, an Ag metal film 70 that protects gold is formed on the gold bump element 62. In FIG. 5C, the semiconductor element 12 is immersed in a solder bath 72 in which solder has been melted. Therefore, as shown in FIG. 5D, the solder element 74 is melt-transferred onto the metal film 70. The semiconductor element 12 is attached to the wiring board 22 using the metal bumps formed in this way.
[0021]
【The invention's effect】
As described above, according to the present invention, a semiconductor device capable of mounting a semiconductor element on a wiring board face-down and improving the reliability of a connection part and facilitating replacement of the semiconductor element, and its A manufacturing method and a manufacturing apparatus can be obtained.
[Brief description of the drawings]
FIG. 1 is a diagram showing a semiconductor device of a reference example.
2 is a diagram showing a state in which the semiconductor element of FIG. 1 is attached to a circuit board.
FIG. 3 is a diagram illustrating a semiconductor device of a reference example.
FIG. 4 is a diagram showing a semiconductor device according to an embodiment of the present invention.
FIG. 5 is a diagram showing a semiconductor device according to another embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Semiconductor device 12 ... Electrode 14 ... Semiconductor element 22 ... Wiring board 24 ... Electrode 26 ... Fixing adhesive 62 ... Gold bump element 64 ... 1st metal layer 66 ... 2nd metal layer 68 ... Amalgam alloy was fuse | melted Tank 70 ... first metal layer 74 ... second metal layer

Claims (4)

電極を有する半導体素子と、該半導体素子の電極の上に設けられた金バンプ要素と、該金バンプ要素のまわりに取り付けられ、金バンプ要素を保護する第1の金属層と、該第1の金属層のまわりの第2の金属層とからなるメタルバンプとからなり、該第1の金属層は金の拡散を抑えるかももしくは金との反応性の乏しい金属からなり、該第2の金属層は銅に濡れやすいはんだからなり、かつ該第1の金属層の融点は該金バンプ要素の融点よりも低く、該第2の金属層の融点は該第1の金属層の融点よりも20℃以上低いことを特徴とする半導体装置。A semiconductor element having an electrode; a gold bump element provided on the electrode of the semiconductor element; a first metal layer attached around the gold bump element to protect the gold bump element; and A metal bump comprising a second metal layer around the metal layer, wherein the first metal layer is made of a metal that suppresses the diffusion of gold or has a poor reactivity with gold, and the second metal layer Is made of solder that easily wets copper, and the melting point of the first metal layer is lower than the melting point of the gold bump element, and the melting point of the second metal layer is 20 ° C. higher than the melting point of the first metal layer. A semiconductor device characterized by being low. さらに電極を有する配線基板を備え、該半導体素子の電極に取り付けられたメタルバンプが配線基板の電極と接続されることを特徴とする請求項1に記載の半導体装置。  The semiconductor device according to claim 1, further comprising a wiring board having electrodes, wherein metal bumps attached to the electrodes of the semiconductor element are connected to the electrodes of the wiring board. 該メタルバンプにおいて、該第1の金属層は、インジウム、金−錫、錫、ビスマス、ニッケル、亜鉛、カドミウム、クロム、ゲルマニウム、ガリウム又は銀からなり、かつ該第2の金属層はインジウム−錫、インジウム−銀、錫−ビスマス−銀、錫−鉛−インジウムからなることを特徴とする請求項1又は2に記載の半導体装置。In the metal bump, the first metal layer is made of indium, gold-tin, tin, bismuth, nickel, zinc, cadmium, chromium, germanium, gallium, or silver, and the second metal layer is indium-tin. 3. The semiconductor device according to claim 1, comprising: indium-silver, tin-bismuth-silver, tin-lead-indium. 該メタルバンプにおいて、該第1の金属層は銀からなり、半導体素子の電極の上に金バンプ要素を取り付け、該半導体素子をと水銀とを混合したアマルガム合金を溶融した槽中に浸漬して該金バンプ要素の上に銀−水銀アマルガム合金層を形成し、該半導体素子を加熱して銀−水銀アマルガム合金の水銀を蒸発させて銀層を形成したものでありかつ該第2の金属層は第1の金属の上にはんだを溶融転写することにより形成したものであることを特徴とする請求項1〜3のいずれか1項に記載の半導体装 In the metal bump, the first metal layer is made of silver , a gold bump element is attached on the electrode of the semiconductor element, and the semiconductor element is immersed in a bath in which an amalgam alloy in which silver and mercury are mixed is melted. silver on the gold bump elements Te - forming a mercury amalgam alloy layer, and heating the semiconductor element silver - is obtained by forming a silver layer was evaporated mercury mercury amalgam alloy, and the second metal layer semiconductor equipment according to any one of claims 1 to 3, characterized in that formed by melt transfer the solder onto the first metal layer.
JP2003038719A 2003-02-17 2003-02-17 Semiconductor device Expired - Fee Related JP3703807B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003038719A JP3703807B2 (en) 2003-02-17 2003-02-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003038719A JP3703807B2 (en) 2003-02-17 2003-02-17 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP24245997A Division JP3420917B2 (en) 1997-09-08 1997-09-08 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2003249520A JP2003249520A (en) 2003-09-05
JP3703807B2 true JP3703807B2 (en) 2005-10-05

Family

ID=28672885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003038719A Expired - Fee Related JP3703807B2 (en) 2003-02-17 2003-02-17 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3703807B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5316261B2 (en) * 2009-06-30 2013-10-16 富士通株式会社 Multichip module, printed circuit board unit and electronic device
JP5544228B2 (en) 2010-07-14 2014-07-09 株式会社ディスコ Wafer processing method

Also Published As

Publication number Publication date
JP2003249520A (en) 2003-09-05

Similar Documents

Publication Publication Date Title
US7135770B2 (en) Semiconductor element with conductive columnar projection and a semiconductor device with conductive columnar projection
WO2002007219A1 (en) Semiconductor device and its manufacturing method
TWI284973B (en) Flip-chip joint structure, and fabricating process thereof
WO2007096946A1 (en) Package and method for producing same
US20050046032A1 (en) Bonding material and circuit device using the same
JP2013115336A (en) Semiconductor device and manufacturing method of the same
JP2006100552A (en) Wiring board and semiconductor device
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP2001298051A (en) Solder connecting part
JP2009099669A (en) Mounting structure of electronic component, and mounting method thereof
US9572294B2 (en) Circuit device and method for manufacturing same
JP5560713B2 (en) Electronic component mounting method, etc.
JP4134976B2 (en) Solder bonding method
JP3703807B2 (en) Semiconductor device
JP2009009994A (en) Semiconductor device, and manufacturing method thereof
JP2021034600A (en) Semiconductor device
JP3464826B2 (en) Semiconductor device
JP2013031864A (en) Solder ball and semiconductor device using solder ball
JP4940662B2 (en) Solder bump, method of forming solder bump, and semiconductor device
JP7196936B2 (en) Method for manufacturing wiring board for semiconductor device, and wiring board for semiconductor device
JP2017107955A (en) Electronic device and method of manufacturing electronic device
JP4533724B2 (en) Method for forming connection bump and method for manufacturing semiconductor device
JP5899701B2 (en) SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP3006957B2 (en) Semiconductor device package
JP2008071792A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050720

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080729

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100729

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100729

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130729

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees