JP2017107955A - Electronic device and method of manufacturing electronic device - Google Patents

Electronic device and method of manufacturing electronic device Download PDF

Info

Publication number
JP2017107955A
JP2017107955A JP2015239887A JP2015239887A JP2017107955A JP 2017107955 A JP2017107955 A JP 2017107955A JP 2015239887 A JP2015239887 A JP 2015239887A JP 2015239887 A JP2015239887 A JP 2015239887A JP 2017107955 A JP2017107955 A JP 2017107955A
Authority
JP
Japan
Prior art keywords
solder
electrode
electronic component
melting point
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015239887A
Other languages
Japanese (ja)
Inventor
浩三 清水
Kozo Shimizu
浩三 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015239887A priority Critical patent/JP2017107955A/en
Publication of JP2017107955A publication Critical patent/JP2017107955A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To enhance reliability by enhancing the strength of a joint part between electronic components.SOLUTION: An electronic device 1 includes: an electronic component 10 provided with an electrode 11; an electronic component 20 provided with an electrode 21 facing the electrode 11; and a joint part 30 joining the electrode 11 and the electrode 21. The joint part 30 comprises a portion 31 provided on a surface of the electrode 11, a portion 32 provided on a surface of the electrode 21, and a portion 33 provided between the portion 31 and the portion 32. The portion 31 contains a first solder having a first melting point. The portion 32 contains a second solder having a second melting point lower than the first melting point. The portion 33 contains a third solder containing respective components of the first solder and the second solder. The joint part 30 comprising the portion 31, the portion 32, and the portion 33 has a spherical outer shape.SELECTED DRAWING: Figure 6

Description

本発明は、電子装置及び電子装置の製造方法に関する。   The present invention relates to an electronic device and a method for manufacturing the electronic device.

半導体装置と回路基板といった電子部品間を、半田を用いて接合する技術が知られている。例えば、半導体装置側の電極に半田バンプを設け、回路基板側の電極に半田バンプよりも低融点の半田層(半田ペースト)を設けて、所定の温度でリフローを行い、半導体装置と回路基板とを接合する技術が知られている。   A technique for joining electronic components such as a semiconductor device and a circuit board using solder is known. For example, a solder bump is provided on the electrode on the semiconductor device side, a solder layer (solder paste) having a melting point lower than that of the solder bump is provided on the electrode on the circuit board side, and reflow is performed at a predetermined temperature. The technique of joining is known.

特開2002−76605号公報JP 2002-76605 A

上記の技術では、リフロー時の温度を、半導体装置側の電極に設けた比較的高融点の半田バンプの融点以上に設定し、その半田バンプと、回路基板側の電極に設けた比較的低融点の半田層とを共に溶融し一体化して接合する手法がある。しかし、この手法では、半導体装置と回路基板との間に形成される接合部と電極との界面に脆弱な化合物が形成され、せん断応力や衝撃等に対して接合部の強度が不足することがある。   In the above technique, the reflow temperature is set to be higher than the melting point of the relatively high melting point solder bump provided on the electrode on the semiconductor device side, and the solder bump and the relatively low melting point provided on the circuit board side electrode. There is a technique in which the solder layers are fused together and joined together. However, in this method, a fragile compound is formed at the interface between the bonding portion and the electrode formed between the semiconductor device and the circuit board, and the strength of the bonding portion is insufficient with respect to shear stress, impact, or the like. is there.

また、上記の技術では、リフロー時に、半導体装置側の電極に設けた半田バンプに対して、回路基板側の電極に設けた半田層を選択的に溶融し、半導体装置と回路基板とを、一部が括れた形状となる接合部によって接合する手法がある。しかし、このような接合部では、括れた部位に力が集中し易くなり、やはりせん断応力や衝撃等に対して接合部の強度が不足することがある。   In the above technique, the solder layer provided on the electrode on the circuit board is selectively melted with respect to the solder bump provided on the electrode on the semiconductor device at the time of reflow. There is a technique of joining by a joining part having a shape in which the part is constricted. However, in such a joint, the force tends to concentrate on the constricted portion, and the strength of the joint may be insufficient with respect to shear stress or impact.

上記のような接合部の強度不足は、半導体装置と回路基板との間の接合部に限らず、各種電子部品間の接合部で同様に起こり得る。電子部品間の接合部の強度不足は、それらを含む電子装置の信頼性を低下させる恐れがある。   The above-described insufficient strength of the joint portion is not limited to the joint portion between the semiconductor device and the circuit board, and can similarly occur at the joint portion between various electronic components. Insufficient strength of the joint between electronic components may reduce the reliability of the electronic device including them.

本発明の一観点によれば、第1電極を備える第1電子部品と、前記第1電極と対向する第2電極を備える第2電子部品と、前記第1電極と前記第2電極とを接合する接合部とを含み、前記接合部は、前記第1電極の表面に設けられ、第1融点を有する第1半田が含まれる第1部位と、前記第2電極の表面に設けられ、前記第1融点よりも低い第2融点を有する第2半田が含まれる第2部位と、前記第1部位と前記第2部位との間に設けられ、前記第1半田と前記第2半田の互いの成分を含有する第3半田が含まれる第3部位とを備え、球状の外形を有する電子装置が提供される。   According to an aspect of the present invention, a first electronic component including a first electrode, a second electronic component including a second electrode facing the first electrode, and the first electrode and the second electrode are joined. The bonding portion is provided on a surface of the first electrode, and is provided on a surface of the second electrode, a first portion including a first solder having a first melting point, and the first electrode. A second part including a second solder having a second melting point lower than the first melting point, and the first part and the second part, provided between the first part and the second part; There is provided an electronic device having a spherical outer shape, and a third portion including a third solder containing.

また、本発明の一観点によれば、上記のような電子装置の製造方法が提供される。   According to another aspect of the present invention, a method for manufacturing the electronic device as described above is provided.

開示の技術によれば、電子部品間の接合部の強度が高く、信頼性の高い電子装置が実現される。   According to the disclosed technology, a highly reliable electronic device with high strength at the joint between electronic components is realized.

一形態に係る電子部品間接合の一例を示す図である。It is a figure showing an example of junction between electronic parts concerning one form. 一形態に係る電子装置の一例を示す図である。It is a figure which shows an example of the electronic device which concerns on one form. 別形態に係る電子部品間接合の一例を示す図である。It is a figure which shows an example of the joining between electronic components which concern on another form. 別形態に係る電子装置の一例を示す図である。It is a figure which shows an example of the electronic device which concerns on another form. 第1の実施の形態に係る電子部品間接合の一例を示す図である。It is a figure which shows an example of the joining between electronic components which concerns on 1st Embodiment. 第1の実施の形態に係る電子装置の一例を示す図である。It is a figure which shows an example of the electronic device which concerns on 1st Embodiment. 第1の実施の形態に係る電子部品間接合部の説明図である。It is explanatory drawing of the junction part between electronic components which concerns on 1st Embodiment. 第2の実施の形態に係る電子部品間接合の第1の例を示す図である。It is a figure which shows the 1st example of the joining between electronic components which concerns on 2nd Embodiment. 第2の実施の形態に係る電子部品間接合の第2の例を示す図である。It is a figure which shows the 2nd example of the joining between electronic components which concerns on 2nd Embodiment. 第3の実施の形態に係る電子部品間接合の第1の例を示す図である。It is a figure which shows the 1st example of joining between electronic components which concerns on 3rd Embodiment. 第3の実施の形態に係る電子部品間接合の第2の例を示す図である。It is a figure which shows the 2nd example of the joining between electronic components which concerns on 3rd Embodiment. 半導体チップの構成例を示す図である。It is a figure which shows the structural example of a semiconductor chip. 半導体パッケージの構成例を示す図である。It is a figure which shows the structural example of a semiconductor package. 半導体パッケージの別の構成例を示す図である。It is a figure which shows another structural example of a semiconductor package. 回路基板の構成例を示す図である。It is a figure which shows the structural example of a circuit board. 電子機器の一例を示す図である。It is a figure which shows an example of an electronic device.

まず、電子部品間接合及び電子装置の一形態について説明する。
図1は一形態に係る電子部品間接合の一例を示す図である。図1(A)には、接合前の要部断面の一例を模式的に図示し、図1(B)には、接合後の要部断面の一例を模式的に図示している。
First, one embodiment of the joint between electronic components and the electronic device will be described.
FIG. 1 is a diagram illustrating an example of the joining between electronic components according to one embodiment. FIG. 1A schematically illustrates an example of a cross-section of a main part before joining, and FIG. 1B schematically illustrates an example of a cross-section of a main part after joining.

図1(A)に示すような電子部品110及び電子部品120が準備される。
電子部品110は、その表面に電極111を有する。電極111の表面には、半田バンプ112が設けられる。半田バンプ112は、球状の外形を有する。
An electronic component 110 and an electronic component 120 as shown in FIG. 1A are prepared.
The electronic component 110 has an electrode 111 on its surface. Solder bumps 112 are provided on the surface of the electrode 111. The solder bump 112 has a spherical outer shape.

電子部品120は、その表面に電極121を有する。電極121の表面には、半田層122が設けられる。半田層122には、例えば、半田ペーストが用いられる。
電子部品110の電極111の表面に設けられる半田バンプ112、及び電子部品120の電極121の表面に設けられる半田層122には、それぞれ所定の融点の半田が用いられる。この例では、電子部品120側の半田層122に、電子部品110側の半田バンプ112に用いられる半田の融点よりも低い融点を有する半田が用いられる。
The electronic component 120 has an electrode 121 on its surface. A solder layer 122 is provided on the surface of the electrode 121. For the solder layer 122, for example, a solder paste is used.
Solder having a predetermined melting point is used for the solder bump 112 provided on the surface of the electrode 111 of the electronic component 110 and the solder layer 122 provided on the surface of the electrode 121 of the electronic component 120. In this example, a solder having a melting point lower than that of the solder used for the solder bump 112 on the electronic component 110 side is used for the solder layer 122 on the electronic component 120 side.

半田バンプ112には、例えば、成分として少なくともスズ(Sn)、銀(Ag)及び銅(Cu)を含有するSn−Ag−Cu系半田が用いられる。一例として、Ag含有量が3.0重量%、Cu含有量が0.5重量%であるSn−3.0Ag−0.5Cu半田の融点は、217℃である。   For the solder bump 112, for example, Sn—Ag—Cu based solder containing at least tin (Sn), silver (Ag) and copper (Cu) as components is used. As an example, the melting point of Sn-3.0Ag-0.5Cu solder having an Ag content of 3.0 wt% and a Cu content of 0.5 wt% is 217 ° C.

半田バンプ112にSn−Ag−Cu系半田が用いられる場合、半田層122には、例えば、成分として少なくともSn及びビスマス(Bi)を含有するSn−Bi系半田、又は成分として少なくともSn及びインジウム(In)を含有するSn−In系半田が用いられる。一例として、Bi含有量が57重量%であるSn−57Bi半田の融点は、139℃である。一例として、In含有量が52重量%であるSn−52In半田の融点は、117℃である。   When Sn-Ag-Cu solder is used for the solder bump 112, the solder layer 122 includes, for example, Sn-Bi solder containing at least Sn and bismuth (Bi) as components, or at least Sn and indium (as components). Sn-In solder containing In) is used. As an example, the melting point of Sn-57Bi solder having a Bi content of 57% by weight is 139 ° C. As an example, the melting point of Sn-52In solder having an In content of 52% by weight is 117 ° C.

電子部品110及び電子部品120には、半導体素子(半導体チップ)、半導体チップを含む半導体装置(半導体パッケージ)、回路基板等が用いられる。例えば、電子部品110に半導体パッケージが用いられ、電子部品120に回路基板が用いられる。   For the electronic component 110 and the electronic component 120, a semiconductor element (semiconductor chip), a semiconductor device (semiconductor package) including the semiconductor chip, a circuit board, or the like is used. For example, a semiconductor package is used for the electronic component 110 and a circuit board is used for the electronic component 120.

上記のような構成を有する電子部品110及び電子部品120が、図1(A)に示すように、互いの電極111及び電極121を位置合わせされて対向配置される。
そして、図1(B)に示すように、電子部品110の電極111の表面に設けられた半田バンプ112と、電子部品120の電極121の表面に設けられた半田層122とが接触され、所定の温度でリフローが行われる。
As shown in FIG. 1A, the electronic component 110 and the electronic component 120 having the above-described configuration are arranged to face each other with their electrodes 111 and 121 aligned.
Then, as shown in FIG. 1B, a solder bump 112 provided on the surface of the electrode 111 of the electronic component 110 and a solder layer 122 provided on the surface of the electrode 121 of the electronic component 120 are brought into contact with each other. Reflow is performed at a temperature of.

この例では、比較的高融点の半田が用いられた半田バンプ112に対し、比較的低融点の半田が用いられた半田層122を選択的に溶融する温度で、リフローが行われる。例えば、半田層122に用いられている半田の融点よりも20℃程度高い温度(ピーク温度)で、リフローが行われる。半田バンプ112にSn−3.0Ag−0.5Cu半田(融点217℃)、半田層122にSn−57Bi半田(融点139℃)が用いられる場合であれば、160℃程度の温度で、リフローが行われる。   In this example, reflow is performed on the solder bump 112 using a relatively high melting point solder at a temperature that selectively melts the solder layer 122 using a relatively low melting point solder. For example, reflow is performed at a temperature (peak temperature) about 20 ° C. higher than the melting point of the solder used for the solder layer 122. If Sn-3.0Ag-0.5Cu solder (melting point 217 ° C.) is used for the solder bump 112 and Sn-57Bi solder (melting point 139 ° C.) is used for the solder layer 122, reflow is performed at a temperature of about 160 ° C. Done.

Sn−3.0Ag−0.5Cu半田は、Sn及び鉛(Pb)を含有するSn−Pb共晶半田よりも34℃程度高い融点を有し、Sn−3.0Ag−0.5Cu半田のみで接合を行う場合には、240℃程度の温度でリフローが行われる。電子部品110として半導体パッケージを例にすると、半導体パッケージは、半導体チップの集積密度の増大、チップ部品の実装密度の増大等に伴い、30mm〜50mmサイズと大型化する傾向にある。このような半導体パッケージを、それに設けたSn−3.0Ag−0.5Cu半田の半田バンプ112により、接合相手の電子部品120、例えば回路基板と接合する場合には、240℃程度でのリフロー時に、それらの接合部に生じる応力、歪みが大きくなる。その結果、接合部にクラックや破断が生じる可能性が高まる。これに対し、回路基板に、Sn−3.0Ag−0.5Cu半田よりも低融点のSn−57Bi半田の半田ペーストを半田層122として設け、それを選択的に溶融する160℃程度の温度でリフローする上記手法によれば、80℃程度低い温度での接合が可能になる。半田バンプ112を、より低融点の半田を用いた半田層122を用いて接合する上記手法には、このような低温接合が可能になるという利点がある。   Sn-3.0Ag-0.5Cu solder has a melting point that is about 34 ° C. higher than that of Sn—Pb eutectic solder containing Sn and lead (Pb), and only Sn-3.0Ag-0.5Cu solder is used. When bonding is performed, reflow is performed at a temperature of about 240 ° C. Taking a semiconductor package as an example of the electronic component 110, the semiconductor package tends to increase in size from 30 mm to 50 mm as the integration density of semiconductor chips increases and the mounting density of chip components increases. When such a semiconductor package is bonded to a bonding partner electronic component 120, for example, a circuit board, by using a solder bump 112 of Sn-3.0Ag-0.5Cu solder provided thereon, during reflow at about 240 ° C. , The stress and strain generated at the joints are increased. As a result, there is an increased possibility that cracks and breaks will occur at the joint. On the other hand, a solder paste of Sn-57Bi solder having a melting point lower than that of Sn-3.0Ag-0.5Cu solder is provided on the circuit board as the solder layer 122, and is selectively melted at a temperature of about 160 ° C. According to the above reflow method, bonding at a temperature as low as about 80 ° C. is possible. The above-described method of joining the solder bumps 112 using the solder layer 122 using solder having a lower melting point has an advantage that such low-temperature joining is possible.

尚、半田層122に半田ペーストが用いられている場合、半田層122では、リフロー時の加熱により、含有される半田の溶融と共に、樹脂の揮発等が生じる。
所定の温度でリフローを行うことで、図1(B)に示すような、半田バンプ112及び半田層122を含む接合部130aによって電子部品110と電子部品120とが機械的及び電気的に接合された電子装置100aが得られる。
In the case where a solder paste is used for the solder layer 122, the solder layer 122 causes the volatilization of the resin and the like as the contained solder melts due to heating during reflow.
By performing reflow at a predetermined temperature, the electronic component 110 and the electronic component 120 are mechanically and electrically bonded by the bonding portion 130a including the solder bump 112 and the solder layer 122 as shown in FIG. The electronic device 100a is obtained.

図2は一形態に係る電子装置の一例を示す図である。図2には、図1(B)のX部を拡大して模式的に図示している。
上記図1(A)及び図1(B)に示すような方法によって得られる電子装置100aにおいて、電子部品110と電子部品120とを接合する接合部130aには、リフロー時に溶融されなかった半田バンプ112と、溶融された半田層122とが含まれる。
FIG. 2 illustrates an example of an electronic device according to one embodiment. FIG. 2 schematically shows an enlarged portion X of FIG.
In the electronic device 100a obtained by the method shown in FIG. 1A and FIG. 1B, the solder bumps that are not melted at the time of reflow are formed in the joint portion 130a that joins the electronic component 110 and the electronic component 120. 112 and a melted solder layer 122 are included.

接合部130aでは、溶融されずに球状を維持して残る半田バンプ112が、溶融された半田層122と接合される。溶融された半田層122は、半田バンプ112側から電極121側に向かって幅(直径)が広がる形状になる。即ち、溶融された半田層122は、球状の半田バンプ112の先端部においてフィレット131を形成する。そのため、接合部130aは、図2に示すような、一部が括れた形状になる。   In the joint portion 130 a, the solder bump 112 that remains in a spherical shape without being melted is joined to the melted solder layer 122. The melted solder layer 122 has a shape in which the width (diameter) increases from the solder bump 112 side toward the electrode 121 side. That is, the melted solder layer 122 forms a fillet 131 at the tip of the spherical solder bump 112. For this reason, the joint portion 130a has a partially constricted shape as shown in FIG.

このような接合部130aでは、電子部品110の電極111と電子部品120の電極121との間に、幅の細くなった括れた部位が存在する。また、接合部130aでは、接合された半田バンプ112及び半田層122の弾性率や線膨張係数といった物性値が異なる。接合部130aは、これらの点に起因して、せん断応力や衝撃等による高い歪みに対して弱くなり、電子部品110と電子部品120との機械的及び電気的な接合部としての強度が不足することがある。例えば、括れた形状や物性値の違いから、せん断応力や衝撃等による高い歪みに対し、括れた部位、或いは半田バンプ112と半田層122との接合界面が耐えきれず、接合部130aにクラックや破断(断線)が生じる。   In such a joint 130 a, a narrowed portion with a narrow width exists between the electrode 111 of the electronic component 110 and the electrode 121 of the electronic component 120. Further, in the joint portion 130a, physical property values such as an elastic modulus and a linear expansion coefficient of the solder bump 112 and the solder layer 122 that are joined are different. Due to these points, the joint 130a becomes weak against high strain due to shear stress, impact, etc., and the strength as a mechanical and electrical joint between the electronic component 110 and the electronic component 120 is insufficient. Sometimes. For example, due to the difference in the constricted shape and physical properties, the constricted part or the joint interface between the solder bump 112 and the solder layer 122 cannot withstand high strain due to shear stress, impact, etc. Breakage (disconnection) occurs.

この一形態に係る手法では、前述のように低温接合が可能になる。しかし、その一方で、電子部品110と電子部品120との間の接合部130aが、半田バンプ112と半田層122(フィレット131)で括れ形状になるために、接合部130aの強度不足、それに起因したクラックや破断が生じる可能性がある。電子部品110と電子部品120との間の接合部130aの強度不足、それに起因したクラックや破断は、電子装置100aで所望の動作が実現されない等、電子装置100aの信頼性の低下を招く。   In the method according to this embodiment, low-temperature bonding is possible as described above. However, on the other hand, the joint portion 130a between the electronic component 110 and the electronic component 120 has a constricted shape with the solder bump 112 and the solder layer 122 (fillet 131), resulting in insufficient strength of the joint portion 130a. Cracks and breaks may occur. Insufficient strength of the joint 130a between the electronic component 110 and the electronic component 120, and cracks and fractures resulting from the strength cause a decrease in the reliability of the electronic device 100a, such as a desired operation not being realized in the electronic device 100a.

続いて、電子部品間接合及び電子装置の別形態について説明する。
図3は別形態に係る電子部品間接合の一例を示す図である。図3(A)には、接合前の要部断面の一例を模式的に図示し、図3(B)には、接合後の要部断面の一例を模式的に図示している。
Subsequently, another embodiment of the bonding between electronic components and the electronic device will be described.
FIG. 3 is a diagram illustrating an example of the joining between electronic components according to another embodiment. FIG. 3A schematically illustrates an example of a cross-section of a main part before joining, and FIG. 3B schematically illustrates an example of a cross-section of a main part after joining.

上記のような電子部品110及び電子部品120が、図3(A)に示すように、互いの電極111及び電極121を位置合わせされて対向配置された後、図3(B)に示すように、所定の温度でリフローされ、接合される。   As shown in FIG. 3B, the electronic component 110 and the electronic component 120 as described above are arranged to face each other with their electrodes 111 and 121 aligned as shown in FIG. 3A. , Reflowed at a predetermined temperature and joined.

この例では、比較的高融点の半田が用いられた半田バンプ112、及び比較的低融点の半田が用いられた半田層122が共に溶融する温度で、リフローが行われる。例えば、半田バンプ112に用いられている半田の融点以上の温度であって、その半田の融点よりも20℃程度高い温度(ピーク温度)で、リフローが行われる。半田バンプ112にSn−3.0Ag−0.5Cu半田(融点217℃)が用いられる場合であれば、240℃程度の温度で、リフローが行われる。   In this example, the reflow is performed at a temperature at which the solder bump 112 using a relatively high melting point solder and the solder layer 122 using a relatively low melting point solder are melted together. For example, reflow is performed at a temperature (peak temperature) that is equal to or higher than the melting point of the solder used for the solder bump 112 and about 20 ° C. higher than the melting point of the solder. If Sn-3.0Ag-0.5Cu solder (melting point 217 ° C.) is used for the solder bump 112, reflow is performed at a temperature of about 240 ° C.

尚、半田層122に半田ペーストが用いられている場合、半田層122では、リフロー時の加熱により、含有される半田の溶融と共に、樹脂の揮発等が生じる。
所定の温度でリフローを行うことで、図3(B)に示すような接合部130bによって電子部品110と電子部品120とが機械的及び電気的に接合された電子装置100bが得られる。
In the case where a solder paste is used for the solder layer 122, the solder layer 122 causes the volatilization of the resin and the like as the contained solder melts due to heating during reflow.
By performing reflow at a predetermined temperature, an electronic device 100b in which the electronic component 110 and the electronic component 120 are mechanically and electrically bonded by the bonding portion 130b as shown in FIG. 3B is obtained.

図4は別形態に係る電子装置の一例を示す図である。図4には、図3(B)のY部を拡大して模式的に図示している。
上記図3(A)及び図3(B)に示すような方法によって得られる電子装置100bにおいて、電子部品110と電子部品120とを接合する接合部130bは、リフローによって半田バンプ112及び半田層122が共に溶融され、一体化された構造を有する。接合部130bは、溶融された半田バンプ112及び半田層122の表面張力により、球状(球のような形状、或いは太鼓形状とも称される)になる。
FIG. 4 is a diagram illustrating an example of an electronic apparatus according to another embodiment. FIG. 4 schematically shows an enlarged Y portion of FIG.
In the electronic device 100b obtained by the method shown in FIGS. 3A and 3B, the joint 130b that joins the electronic component 110 and the electronic component 120 has the solder bump 112 and the solder layer 122 by reflow. Are melted together and have an integrated structure. The joint portion 130b becomes spherical (also called a sphere-like shape or a drum shape) due to the surface tension of the melted solder bump 112 and solder layer 122.

このような接合部130bが形成されるリフロー時には、接合部130bの、例えば図4に示すように、電子部品110の電極111との界面に、比較的脆弱な化合物132が形成される。半田バンプ112にSn−Ag−Cu系半田、半田層122にSn−Bi系半田が用いられる場合であれば、リフローにより得られる接合部130bの、電極111との界面には、Cu3SnやCu6Sn5といった金属間化合物が形成される。更に、接合部130bの、電極111との界面には、リフローにより溶融されたSn−Bi系半田のBiの拡散及び析出が起こり得る。これらにより、接合部130bの、電極111との界面に、比較的脆弱な化合物132が形成される。 At the time of reflow in which such a joining part 130b is formed, a relatively fragile compound 132 is formed at the interface between the joining part 130b and the electrode 111 of the electronic component 110, for example, as shown in FIG. In the case where Sn-Ag-Cu solder is used for the solder bump 112 and Sn-Bi solder is used for the solder layer 122, Cu 3 Sn or Sn is present at the interface with the electrode 111 of the joint 130b obtained by reflow. An intermetallic compound such as Cu 6 Sn 5 is formed. Furthermore, Bi diffusion and precipitation of Sn—Bi solder melted by reflow can occur at the interface between the bonding portion 130 b and the electrode 111. As a result, a relatively fragile compound 132 is formed at the interface between the bonding portion 130b and the electrode 111.

比較的脆弱な化合物132が形成された接合部130bは、せん断応力や衝撃等による高い歪みに対して弱くなり、電子部品110と電子部品120との機械的及び電気的な接合部としての強度が不足することがある。例えば、接合部130bの比較的脆弱な化合物132が、せん断応力や衝撃等による高い歪みに耐えきれず、接合部130bにクラックや破断が生じる。   The joint 130b in which the relatively fragile compound 132 is formed is weak against high strain due to shear stress, impact, or the like, and the strength as a mechanical and electrical joint between the electronic component 110 and the electronic component 120 is increased. There may be a shortage. For example, the relatively weak compound 132 of the joint 130b cannot withstand high strain due to shear stress, impact, or the like, and the joint 130b is cracked or broken.

この別形態に係る手法では、電子部品110と電子部品120との間の接合部130bを、上記一形態で述べた接合部130a(図1及び図2)のような括れ形状ではなく、球状とすることが可能になる。しかし、その一方で、接合界面に比較的脆弱な化合物132が形成されるために、接合部130bの強度不足、それに起因したクラックや破断が生じる可能性がある。電子部品110と電子部品120との間の接合部130bの強度不足、それに起因したクラックや破断は、電子装置100bで所望の動作が実現されない等、電子装置100bの信頼性の低下を招く。   In the method according to another embodiment, the joint 130b between the electronic component 110 and the electronic component 120 is not a constricted shape like the joint 130a (FIGS. 1 and 2) described in the above embodiment, but a spherical shape. It becomes possible to do. However, on the other hand, since the relatively fragile compound 132 is formed at the bonding interface, there is a possibility that the strength of the bonding portion 130b is insufficient, and cracks and breaks due to the strength are generated. Insufficient strength of the joint portion 130b between the electronic component 110 and the electronic component 120, and cracks and breaks resulting from the strength cause a decrease in the reliability of the electronic device 100b, such as a desired operation not being realized in the electronic device 100b.

以上のような点に鑑み、ここでは以下に実施の形態として例示するような技術を用い、電子部品間の接合部の強度不足を抑える。
まず、第1の実施の形態について説明する。
In view of the above points, here, a technique as exemplified below is used to suppress the insufficient strength of the joint between electronic components.
First, the first embodiment will be described.

図5は第1の実施の形態に係る電子部品間接合の一例を示す図である。図5(A)には、接合前の要部断面の一例を模式的に図示し、図5(B)には、接合後の要部断面の一例を模式的に図示している。   FIG. 5 is a diagram illustrating an example of bonding between electronic components according to the first embodiment. FIG. 5A schematically illustrates an example of a cross-section of a main part before joining, and FIG. 5B schematically illustrates an example of a cross-section of a main part after joining.

図5(A)に示すような電子部品10及び電子部品20が準備される。
電子部品10は、その表面(一主面)に電極11を有する。電極11には、各種導体材料が用いられる。例えば、電極11には、Cu、若しくはCuを含む材料、又は、アルミニウム(Al)、若しくはAlを含む材料が用いられる。電極11の表層部には、ニッケル(Ni)と金(Au)の積層体(Ni/Au)や、Niとパラジウム(Pd)とAuの積層体(Ni/Pd/Au)等の層(アンダーバンプメタル(UBM)層)が設けられてもよい。
An electronic component 10 and an electronic component 20 as shown in FIG. 5A are prepared.
The electronic component 10 has an electrode 11 on its surface (one main surface). Various conductive materials are used for the electrode 11. For example, the electrode 11 is made of Cu or a material containing Cu, or aluminum (Al) or a material containing Al. On the surface layer portion of the electrode 11, a layer (underlayer) such as a laminate (Ni / Au) of nickel (Ni) and gold (Au), a laminate of Ni, palladium (Pd) and Au (Ni / Pd / Au), or the like. A bump metal (UBM) layer may be provided.

電子部品10の電極11の表面には、半田バンプ12が設けられる。半田バンプ12は、球状、即ち、丸みを帯びた球のような外形を有する。このような球状の半田バンプ12は、例えば、電極11上に半田ボールを搭載してリフローする手法や、電極11上にメッキ法等を用いて半田を形成してリフローする手法等によって形成される。   Solder bumps 12 are provided on the surface of the electrode 11 of the electronic component 10. The solder bumps 12 have a spherical shape, that is, an outer shape like a rounded sphere. Such a spherical solder bump 12 is formed by, for example, a method of mounting a solder ball on the electrode 11 and reflowing, a method of forming a solder on the electrode 11 using a plating method, and reflowing. .

このような電子部品10の接合相手である電子部品20は、その表面(一主面)に電極21を有する。電極21には、各種導体材料が用いられる。例えば、電極21には、Cu、若しくはCuを含む材料、又は、Al、若しくはAlを含む材料が用いられる。電極21の表層部には、UBM層としてNi/AuやNi/Pd/Au等の層が設けられてもよい。   The electronic component 20 which is a bonding partner of the electronic component 10 has an electrode 21 on the surface (one main surface). Various conductive materials are used for the electrode 21. For example, the electrode 21 is made of Cu or a material containing Cu, or Al or a material containing Al. On the surface layer portion of the electrode 21, a layer such as Ni / Au or Ni / Pd / Au may be provided as a UBM layer.

電子部品20の電極21の表面には、半田層22が設けられる。半田層22は、例えば、印刷法等を用いて電極21上に半田ペースト(フラックス等の所定の樹脂中に半田粒子を含有する樹脂組成物)を塗布する手法によって形成される。   A solder layer 22 is provided on the surface of the electrode 21 of the electronic component 20. The solder layer 22 is formed by, for example, a method of applying a solder paste (a resin composition containing solder particles in a predetermined resin such as a flux) on the electrode 21 using a printing method or the like.

電子部品10の電極11の表面に設けられる半田バンプ12、及び電子部品20の電極21の表面に設けられる半田層22には、それぞれ所定の融点の半田が用いられる。この例では、電子部品20側の半田層22に、電子部品10側の半田バンプ12に用いられる半田の融点よりも低い融点を有する半田が用いられる。半田バンプ12には、融点が200℃以上の各種半田が用いられ、半田層22には、融点が150℃以下の各種半田が用いられる。   Solder having a predetermined melting point is used for the solder bump 12 provided on the surface of the electrode 11 of the electronic component 10 and the solder layer 22 provided on the surface of the electrode 21 of the electronic component 20. In this example, a solder having a melting point lower than that of the solder used for the solder bump 12 on the electronic component 10 side is used for the solder layer 22 on the electronic component 20 side. Various solders having a melting point of 200 ° C. or higher are used for the solder bumps 12, and various solders having a melting point of 150 ° C. or lower are used for the solder layer 22.

例えば、半田バンプ12には、成分として少なくともSn、Ag及びCuを含有するSn−Ag−Cu系半田が用いられる。Sn−Ag−Cu系半田には、Sn、Ag及びCuに加えて、微量のアンチモン(Sb)、亜鉛(Zn)、Bi、In等が添加されてもよい。一例として、Ag含有量が3.0重量%、Cu含有量が0.5重量%であるSn−3.0Ag−0.5Cu半田の融点は、217℃である。   For example, the solder bump 12 is made of Sn—Ag—Cu solder containing at least Sn, Ag and Cu as components. In addition to Sn, Ag, and Cu, a small amount of antimony (Sb), zinc (Zn), Bi, In, or the like may be added to the Sn—Ag—Cu based solder. As an example, the melting point of Sn-3.0Ag-0.5Cu solder having an Ag content of 3.0 wt% and a Cu content of 0.5 wt% is 217 ° C.

半田バンプ12にSn−Ag−Cu系半田が用いられる場合、半田層22には、例えば、成分として少なくともSn及びBiを含有するSn−Bi系半田、又は成分として少なくともSn及びInを含有するSn−In系半田が用いられる。Sn−Bi系半田には、Sn及びBiに加えて、微量のCu、Zn、Ag、Sb、In等が添加されてもよく、Sn−In系半田には、Sn及びInに加えて、微量のCu、Zn、Ag、Sb、Bi等が添加されてもよい。一例として、Bi含有量が57重量%であるSn−57Bi半田の融点は、139℃である。一例として、In含有量が52重量%であるSn−52In半田の融点は、117℃である。尚、Sn−Bi系半田やSn−In系半田に、一定量のAgやSbが添加されると、半田層22や、後述する接合部30の延性が高められる。   When Sn-Ag-Cu solder is used for the solder bumps 12, the solder layer 22 includes, for example, Sn-Bi solder containing at least Sn and Bi as components, or Sn containing at least Sn and In as components. -In solder is used. In addition to Sn and Bi, a trace amount of Cu, Zn, Ag, Sb, In, or the like may be added to the Sn—Bi series solder. In addition to Sn and In, a trace amount of Sn, In, or Bi may be added. Cu, Zn, Ag, Sb, Bi, or the like may be added. As an example, the melting point of Sn-57Bi solder having a Bi content of 57% by weight is 139 ° C. As an example, the melting point of Sn-52In solder having an In content of 52% by weight is 117 ° C. Note that when a certain amount of Ag or Sb is added to the Sn—Bi solder or Sn—In solder, the ductility of the solder layer 22 and the joint 30 described later is enhanced.

電子部品10及び電子部品20には、半導体チップ、半導体チップを含む半導体パッケージ、回路基板等が用いられる。例えば、電子部品10に半導体パッケージが用いられ、電子部品20に回路基板が用いられる。尚、電子部品10及び電子部品20として用いられる半導体チップ、半導体パッケージ、回路基板の構成例については後述する(図12〜図15)。   As the electronic component 10 and the electronic component 20, a semiconductor chip, a semiconductor package including the semiconductor chip, a circuit board, or the like is used. For example, a semiconductor package is used for the electronic component 10 and a circuit board is used for the electronic component 20. Configuration examples of semiconductor chips, semiconductor packages, and circuit boards used as the electronic component 10 and the electronic component 20 will be described later (FIGS. 12 to 15).

上記のような電子部品10及び電子部品20が、図5(A)に示すように、互いの電極11及び電極21を位置合わせされて対向配置される。
そして、図5(B)に示すように、電子部品10の電極11の表面に設けられた半田バンプ12と、電子部品20の電極21の表面に設けられた半田層22とが接触され、所定の温度でリフローが行われる。この例では、半田バンプ12に用いられている半田の融点未満であって、半田層22に用いられている半田の融点よりも40℃程度高い温度(ピーク温度)で、リフローが行われる。
As shown in FIG. 5A, the electronic component 10 and the electronic component 20 as described above are disposed so as to face each other with the electrodes 11 and 21 aligned.
Then, as shown in FIG. 5B, the solder bump 12 provided on the surface of the electrode 11 of the electronic component 10 and the solder layer 22 provided on the surface of the electrode 21 of the electronic component 20 are brought into contact with each other. Reflow is performed at a temperature of. In this example, reflow is performed at a temperature (peak temperature) that is lower than the melting point of the solder used for the solder bump 12 and about 40 ° C. higher than the melting point of the solder used for the solder layer 22.

例えば、半田バンプ12にSn−3.0Ag−0.5Cu半田(融点217℃)、半田層22にSn−57Bi半田(融点139℃)が用いられる場合であれば、180℃程度から216℃までの範囲内の温度で、リフローが行われる。半田バンプ12にSn−3.0Ag−0.5Cu半田(融点217℃)、半田層22にSn−52In半田(融点117℃)が用いられる場合であれば、160℃程度から216℃までの範囲内の温度で、リフローが行われる。半田バンプ12に用いられる半田の融点に応じてリフロー時の温度の上限が設定され、半田層22に用いられる半田の融点に応じてリフロー時の温度の下限が設定される。リフロー時の温度の上限は、半田バンプ12に用いられる半田の融点未満とされるため、半田層22を用いずに半田バンプ12のみで接合する場合に比べ、低温接合が可能になる。   For example, if Sn-3.0Ag-0.5Cu solder (melting point: 217 ° C.) is used for the solder bump 12 and Sn-57Bi solder (melting point: 139 ° C.) is used for the solder layer 22, from about 180 ° C. to 216 ° C. Reflow is performed at a temperature within the range of. If Sn-3.0Ag-0.5Cu solder (melting point 217 ° C.) is used for the solder bump 12 and Sn-52In solder (melting point 117 ° C.) is used for the solder layer 22, the range from about 160 ° C. to 216 ° C. Reflow is performed at the temperature inside. The upper limit of the reflow temperature is set according to the melting point of the solder used for the solder bump 12, and the lower limit of the reflow temperature is set according to the melting point of the solder used for the solder layer 22. Since the upper limit of the temperature at the time of reflow is less than the melting point of the solder used for the solder bumps 12, low-temperature bonding is possible as compared with the case where only the solder bumps 12 are bonded without using the solder layer 22.

尚、半田層22に半田ペーストが用いられている場合、半田層22では、リフロー時の加熱により、含有される半田の溶融と共に、樹脂の揮発等が生じる。
所定の温度でリフローを行うことで、図5(B)に示すような接合部30によって電子部品10と電子部品20とが機械的及び電気的に接合された電子装置1が得られる。
When a solder paste is used for the solder layer 22, the solder layer 22 is heated during reflow, and the contained solder melts and the resin volatilizes.
By performing reflow at a predetermined temperature, the electronic device 1 in which the electronic component 10 and the electronic component 20 are mechanically and electrically bonded by the bonding portion 30 as shown in FIG. 5B is obtained.

図6は第1の実施の形態に係る電子装置の一例を示す図である。図6には、図5(B)のZ部を拡大して模式的に図示している。
上記図5(A)及び図5(B)に示すような方法によって得られる電子装置1において、電子部品10と電子部品20とを接合する接合部30には、例えば図6(及び図5(B))に示すような、3つの部位31、部位32及び部位33が含まれる。
FIG. 6 is a diagram illustrating an example of the electronic apparatus according to the first embodiment. FIG. 6 schematically shows an enlarged Z portion in FIG.
In the electronic device 1 obtained by the method shown in FIGS. 5A and 5B, the joint 30 that joins the electronic component 10 and the electronic component 20 may be, for example, FIG. 6 (and FIG. 5 ( B)), three parts 31, 32 and 33 are included.

部位31は、電子部品10側の電極11の表面に設けられる。部位31は、リフロー時に半田バンプ12が溶融されずに残った部位(コア)である。部位31には、半田バンプ12の成分(Sn、Ag、Cu等)が含有される。部位31は、リフロー時に半田バンプ12の表層部が溶融されることで、リフロー前の半田バンプ12よりもサイズ(直径)が小さくなる。   The part 31 is provided on the surface of the electrode 11 on the electronic component 10 side. The part 31 is a part (core) where the solder bump 12 remains without being melted during reflow. The portion 31 contains components of the solder bump 12 (Sn, Ag, Cu, etc.). The portion 31 is smaller in size (diameter) than the solder bump 12 before reflow because the surface layer portion of the solder bump 12 is melted during reflow.

部位32は、電子部品20側の電極21の表面に設けられる。部位32は、リフロー時に半田層22が溶融されて形成される部位である。部位32には、リフロー前の半田層22の成分(Sn、Bi、In等)が含有される。部位32には更に、電極21の成分(Cu、Ni、Au、Pd等)が含有され得る。   The part 32 is provided on the surface of the electrode 21 on the electronic component 20 side. The part 32 is a part formed by melting the solder layer 22 during reflow. The part 32 contains components (Sn, Bi, In, etc.) of the solder layer 22 before reflow. The part 32 may further contain components of the electrode 21 (Cu, Ni, Au, Pd, etc.).

部位33は、電極11側の部位31と、電極21側の部位32との間に設けられる。部位33は、リフロー時に溶融される半田層22と半田バンプ12の表層部との、互いの成分が相互に拡散して形成される部位である。部位33には、リフロー前の半田層22の成分(Sn、Bi、In等)及び半田バンプ12の成分(Sn、Ag、Cu等)が含有される。部位33には更に、リフロー時に溶融される半田層22内に拡散した電極21の成分(Cu、Ni、Au、Pd等)が含有され得る。   The part 33 is provided between the part 31 on the electrode 11 side and the part 32 on the electrode 21 side. The part 33 is a part formed by mutually diffusing the mutual components of the solder layer 22 melted during reflow and the surface layer part of the solder bump 12. The part 33 contains the components (Sn, Bi, In, etc.) of the solder layer 22 before reflow and the components (Sn, Ag, Cu, etc.) of the solder bumps 12. The portion 33 can further contain components of the electrode 21 (Cu, Ni, Au, Pd, etc.) diffused into the solder layer 22 that is melted during reflow.

接合部30において、リフロー時に溶融される半田層22と半田バンプ12の表層部との互いの成分を含有する部位33は、リフロー時に半田バンプ12が溶融されずに残った部位31を取り囲む配置になる。リフロー時に半田層22が溶融されて形成される部位32は、部位31を取り囲む部位33を更に取り囲む配置になる。   In the joint portion 30, the portion 33 containing the mutual components of the solder layer 22 melted during reflow and the surface layer portion of the solder bump 12 is arranged to surround the portion 31 where the solder bump 12 remains without being melted during reflow. Become. The part 32 formed by melting the solder layer 22 during reflow is arranged to further surround the part 33 surrounding the part 31.

このような部位31、部位32及び部位33を含む接合部30は、球状、即ち、丸みを帯びた球のような外形になる。図6に示すような接合部30の形状は、電極11及び電極21側の両端部(電極11及び電極21との両接合界面)の幅(直径)よりも、それらの中間部の幅(直径)が大きくなる、太鼓形状とも称される。   The joint part 30 including the part 31, the part 32, and the part 33 has a spherical shape, that is, an outer shape like a rounded sphere. The shape of the joint portion 30 as shown in FIG. 6 is such that the width (diameter) of the intermediate portion is larger than the width (diameter) of both end portions (both joint interfaces between the electrode 11 and the electrode 21) on the electrode 11 and electrode 21 side. ) Is also called a drum shape.

電子装置1の接合部30について更に説明する。
図7は第1の実施の形態に係る電子部品間接合部の説明図である。図7(A)には、比較のため、括れ形状の接合部を有する電子装置の要部断面を模式的に図示し、図7(B)には、球状の接合部を有する電子装置の要部断面を模式的に図示している。
The junction 30 of the electronic device 1 will be further described.
FIG. 7 is an explanatory diagram of a joint part between electronic components according to the first embodiment. For comparison, FIG. 7A schematically illustrates a cross section of an essential part of an electronic device having a constricted joint, and FIG. 7B illustrates an essential part of the electronic device having a spherical joint. A partial cross section is schematically shown.

まず、図7(A)に示すような括れ形状の接合部30aについて述べる。
半田バンプ12と半田層22のうち、半田層22を選択的に溶融させる温度、例えば半田層22にSn−57Bi半田を用いる場合の160℃程度といった温度でのリフローでは、半田バンプ12に対して半田層22が選択的に溶融されることで、フィレット35が形成される。このフィレット35と、溶融されずに残る半田バンプ12とによって、括れ形状の接合部30aが形成される。
First, a constricted joint 30a as shown in FIG.
Of the solder bumps 12 and the solder layer 22, in reflow at a temperature at which the solder layer 22 is selectively melted, for example, at a temperature of about 160 ° C. when Sn-57Bi solder is used for the solder layer 22, The fillet 35 is formed by selectively melting the solder layer 22. A constricted joint portion 30a is formed by the fillet 35 and the solder bump 12 remaining without being melted.

括れ形状の接合部30aが形成される過程において、半田バンプ12は、溶融される半田層22と接触することで、表層部の成分が半田層22に溶け込み得る。但し、リフロー温度が半田バンプ12の融点、例えば半田バンプ12にSn−3.0Ag−0.5Cu半田を用いた場合の217℃といった融点に比べて大幅に低いため、半田バンプ12は、リフロー時も溶融されずに固相のままである部分が比較的大きくなる。   In the process of forming the constricted joint portion 30a, the solder bump 12 comes into contact with the solder layer 22 to be melted, so that the components of the surface layer portion can be dissolved into the solder layer 22. However, since the reflow temperature is much lower than the melting point of the solder bump 12, for example, 217 ° C. when Sn-3.0Ag-0.5Cu solder is used for the solder bump 12, The portion that remains in the solid phase without being melted becomes relatively large.

半田バンプ12の固相部のサイズRBが、所定の基準サイズRSを上回っている範囲(RB>RS)では、溶融状態の半田層22が、表面張力によって半田バンプ12の固相部を這い上がることができない。その結果、溶融される半田層22は、半田バンプ12の固相部の下に留まってフィレット35を形成し、リフロー後に得られる接合部30aは、図7(A)に示すような括れ形状になる。 In a range where the size R B of the solid phase portion of the solder bump 12 exceeds a predetermined reference size R S (R B > R S ), the molten solder layer 22 becomes solid phase of the solder bump 12 due to surface tension. I can't scoop up the club. As a result, the melted solder layer 22 remains below the solid phase portion of the solder bump 12 to form a fillet 35, and the joint 30a obtained after reflow has a constricted shape as shown in FIG. Become.

続いて、図7(B)に示すような球状の接合部30について述べる。
図7(B)に示すような接合部30を形成する際は、半田バンプ12に用いられている半田の融点未満で、半田層22に用いられている半田の融点よりも高い温度でリフローが行われる。但し、上記のような括れ形状の接合部30aを形成する場合よりも高い温度、例えば半田層22にSn−57Bi半田を用いる場合であれば180℃以上といったより高い温度で、リフローが行われる。例えば、半田バンプ12にSn−3.0Ag−0.5Cu半田(融点217℃)、半田層22にSn−57Bi半田(融点139℃)が用いられる場合であれば、180℃〜216℃の範囲で、リフローが行われる。
Subsequently, a spherical joint 30 as shown in FIG. 7B will be described.
When forming the joint 30 as shown in FIG. 7B, reflow is performed at a temperature lower than the melting point of the solder used for the solder bumps 12 and higher than the melting point of the solder used for the solder layer 22. Done. However, the reflow is performed at a higher temperature than when forming the constricted joint portion 30a as described above, for example, at a higher temperature of 180 ° C. or higher if Sn-57Bi solder is used for the solder layer 22. For example, if Sn-3.0Ag-0.5Cu solder (melting point 217 ° C.) is used for the solder bump 12 and Sn-57Bi solder (melting point 139 ° C.) is used for the solder layer 22, the range is 180 ° C. to 216 ° C. Then, reflow is performed.

このような条件でリフローを行うと、溶融状態の半田層22に接触し、内部よりも高温になる半田バンプ12の表層部の成分(主にSn)が、溶融状態の半田層22に溶け込み、半田バンプ12の表層部が溶融される。半田バンプ12の表層部が溶融されることで、溶融されずに残る半田バンプ12の固相部のサイズRBが小さくなる。更に、溶融されるその表層部の成分(主にSn)が、溶融状態の半田層22に溶け込むことで、液相半田の量が増大する。増量した液相半田は、半田バンプ12の固相部が基準サイズRS以下まで小さくなっていると(RB≦RS)、表面張力によって半田バンプ12の上部へと這い上がり、半田バンプ12の固相部を取り囲むように覆う。 When reflowing is performed under such conditions, the component (mainly Sn) of the surface portion of the solder bump 12 that comes into contact with the molten solder layer 22 and has a higher temperature than the inside melts into the molten solder layer 22, The surface layer portion of the solder bump 12 is melted. By surface layer portion of the solder bump 12 is melted, the size R B of the solid phase portion of the solder bumps 12 that remains without being melted it becomes smaller. Further, the component of the surface layer portion (mainly Sn) to be melted is melted into the molten solder layer 22 to increase the amount of liquid phase solder. When the solid phase portion of the solder bump 12 is reduced to a reference size R S or less (R B ≦ R S ), the increased amount of liquid phase solder crawls up to the upper portion of the solder bump 12 due to surface tension. To cover the solid phase part.

電極11の表面には、リフロー後も半田バンプ12の固相部が残り、この残った固相部が図7(B)及び上記図6に示す部位31になる。その周りには、リフロー時に溶融された半田バンプ12(表層部)及び半田層22(Snが溶け込んだ液相半田)の互いの成分を含有する部位が形成され、この部位が図7(B)及び上記図6に示す部位33になる。その周りと電極21の表面には、リフロー時に溶融された半田層22の成分を含有する部位が形成され、この部位が図7(B)及び上記図6に示す部位32になる。   The solid phase portion of the solder bump 12 remains on the surface of the electrode 11 even after reflow, and the remaining solid phase portion becomes the portion 31 shown in FIG. 7B and FIG. Around that, a part containing the mutual components of the solder bump 12 (surface layer part) and the solder layer 22 (liquid phase solder in which Sn is melted) melted at the time of reflow is formed, and this part is shown in FIG. And the region 33 shown in FIG. A part containing the component of the solder layer 22 melted at the time of reflow is formed around and on the surface of the electrode 21, and this part becomes the part 32 shown in FIG. 7B and FIG.

このように、半田バンプ12の固相部のサイズRBが、液相半田が表面張力で這い上がれるような基準サイズRS以下になると、図7(A)に示すような括れ形状の接合部30aではなく、図7(B)及び上記図6に示すような球状の接合部30が形成される。即ち、半田バンプ12の固相部のサイズRBが所定の基準サイズRS以下になるような形状変化が生じる温度、例えば前述した180℃〜216℃といった温度でリフローが行われると、球状の接合部30が形成される。 Thus, the size R B of the solid phase portion of the solder bumps 12, the liquidus solder is less crawling Agareru such reference size R S by the surface tension, the junction of the constricted shape as shown in FIG. 7 (A) Instead of 30a, a spherical joint 30 as shown in FIG. 7B and FIG. 6 is formed. That is, the temperature of the size R B of the solid phase portion has a shape change such that below a predetermined reference size R S of the solder bumps 12 occurs, for example, reflow is carried out at a temperature such 180 ℃ ~216 ℃ described above, spherical A junction 30 is formed.

尚、予め電極21上に設ける半田層22が一定量を下回っていると、リフロー時に半田バンプ12が表層部の溶融でサイズダウンし、その表層部の成分が半田層22に溶け込んで液相半田が増量したとしても、表面張力による這い上がりが生じない可能性がある。従って、球状の接合部30を形成するためには、リフロー時の温度及びそのリフローによる半田バンプ12の形状変化(溶融されずに残る固相部のサイズRB)のほか、予め電極21上に設ける半田層22の量(厚み)も考慮する。 If the solder layer 22 provided on the electrode 21 in advance is below a certain amount, the solder bump 12 is reduced in size by melting of the surface layer portion at the time of reflow, and the components of the surface layer portion are dissolved in the solder layer 22 to cause liquid phase soldering. Even if the amount is increased, there is a possibility that no creeping due to surface tension occurs. Therefore, in order to form the spherical joint 30, in addition to the temperature at the time of reflow and the change in the shape of the solder bump 12 due to the reflow (size R B of the solid phase portion that remains unmelted), The amount (thickness) of the solder layer 22 to be provided is also taken into consideration.

以上述べたような、部位31、部位32及び部位33を含む球状の接合部30は、括れ形状の接合部30aに比べて、せん断応力や衝撃等による高い歪みに対して強くなる。即ち、括れ形状の接合部30aでは、比較的力が集中し易い括れた部位が、せん断応力や衝撃等に耐えきれず、クラックや破断が生じる恐れがある。一方、球状の接合部30では、括れ形状の接合部30aで生じ得るような局所的な力の集中が抑えられ、せん断応力や衝撃等によってクラックや破断が生じるのを、効果的に抑えることができる。   As described above, the spherical joint 30 including the part 31, the part 32, and the part 33 is more resistant to high strain due to shear stress, impact, or the like than the constricted joint 30a. That is, in the constricted joint portion 30a, the constricted portion where the force tends to concentrate is unable to withstand shear stress, impact, or the like, and there is a risk of cracking or breaking. On the other hand, in the spherical joint portion 30, the concentration of local forces that can occur in the constricted joint portion 30a is suppressed, and it is possible to effectively suppress the occurrence of cracks and fractures due to shear stress, impact, and the like. it can.

また、この球状の接合部30では、電子部品10の電極11の表面に、リフローによる接合時に溶融されなかった半田バンプ12の固相部が部位31として残る。そのため、リフローによる接合時に形成される接合部30と、電極11との界面に、比較的脆弱な化合物が形成されるのを抑え、そのような化合物によってクラックや破断が生じるのを、効果的に抑えることができる。更に、半田バンプ12の成分を含むコアの部位31を、半田バンプ12及び半田層22の両成分を含む部位33で取り囲み、これらを更に、半田層22の成分を含む部位32で取り囲むことも、せん断応力や衝撃等に対する接合部30の強度の向上に寄与する。   Further, in the spherical joint 30, the solid phase part of the solder bump 12 that is not melted at the time of joining by reflow remains on the surface of the electrode 11 of the electronic component 10 as a part 31. Therefore, it is possible to suppress the formation of a relatively fragile compound at the interface between the electrode 30 and the bonding portion 30 formed at the time of bonding by reflow, and to effectively cause cracks and breakage due to such a compound. Can be suppressed. Furthermore, the core portion 31 containing the component of the solder bump 12 is surrounded by the portion 33 containing both the component of the solder bump 12 and the solder layer 22, and these are further surrounded by the portion 32 containing the component of the solder layer 22. This contributes to improving the strength of the joint 30 against shear stress, impact, and the like.

電子部品10と電子部品20とを、上記のような部位31、部位32及び部位33を含む球状の接合部30で機械的及び電気的に接合することで、接合部30の強度不足及びそれに起因したクラックや破断を抑え、信頼性の高い電子装置1を実現することができる。   By joining the electronic component 10 and the electronic component 20 mechanically and electrically with the spherical joint 30 including the part 31, the part 32, and the part 33 as described above, the strength of the joint 30 is insufficient, and the cause thereof. Thus, the highly reliable electronic device 1 can be realized.

第1の実施の形態で述べたような接合部30を含む電子装置1の製造及び構成の具体的な例を、以下に実施例1〜10として示す。
〔実施例1〕
電子部品10(図5)として、平面サイズが縦42.5mm×横42.5mmで、Cuの電極11(パッド)の径が0.76mm、ピッチが1.27mm、数が1089個の半導体パッケージを準備した。この半導体パッケージの電極11上に、Ni/AuのUBM層を形成した。UBM層を形成した電極11上に、フラックスを塗布した後、Sn−3.0Ag−0.5Cu半田(Ag:3.0重量%,Cu:0.5重量%)の半田ボールを、メタルマスクの開口に振り込む方法によって配置した。そして、窒素(N2)雰囲気中(酸素(O2)濃度100ppm以下)、ピーク温度240℃の条件でリフローを行い、半田ボールを電極11上に搭載し、半田バンプ12を形成した。
Specific examples of the manufacture and configuration of the electronic device 1 including the joint 30 as described in the first embodiment are shown as Examples 1 to 10 below.
[Example 1]
As an electronic component 10 (FIG. 5), a semiconductor package having a planar size of 42.5 mm long × 42.5 mm wide, a Cu electrode 11 (pad) diameter of 0.76 mm, a pitch of 1.27 mm, and a number of 1089 Prepared. A Ni / Au UBM layer was formed on the electrode 11 of the semiconductor package. After applying flux on the electrode 11 on which the UBM layer is formed, a solder ball of Sn-3.0Ag-0.5Cu solder (Ag: 3.0 wt%, Cu: 0.5 wt%) is applied to a metal mask. It was arranged by the method of transferring to the opening. Then, reflow was performed in a nitrogen (N 2 ) atmosphere (oxygen (O 2 ) concentration of 100 ppm or less) under a peak temperature of 240 ° C., solder balls were mounted on the electrodes 11, and solder bumps 12 were formed.

電子部品20(図5)として、平面サイズが縦110mm×横110mmで、電子部品10(半導体パッケージ)の電極11に対応してCuの電極21が設けられたFR−4回路基板を準備した。この回路基板の電極21上に、メタルマスクを用いた印刷法により、Sn−57Bi半田(Bi:57重量%)を含む半田ペーストを、半田層22として配置した。   As the electronic component 20 (FIG. 5), an FR-4 circuit board having a planar size of 110 mm × 110 mm in width and provided with Cu electrodes 21 corresponding to the electrodes 11 of the electronic component 10 (semiconductor package) was prepared. A solder paste containing Sn-57Bi solder (Bi: 57 wt%) was disposed as the solder layer 22 on the electrode 21 of the circuit board by a printing method using a metal mask.

電極21上に半田層22を配置した電子部品20(回路基板)の上に、対応する電極11上に半田バンプ12を設けた電子部品10(半導体パッケージ)を、位置合わせを行って仮固定した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度180℃〜216℃の条件でリフローを行った。これにより、電子部品10と電子部品20とが球状の接合部30で接合された電子装置1(図5及び図6)を得た。 The electronic component 10 (semiconductor package) in which the solder bumps 12 are provided on the corresponding electrode 11 is temporarily fixed on the electronic component 20 (circuit board) having the solder layer 22 disposed on the electrode 21 by positioning. . Then, N 2 atmosphere (O 2 concentration 100ppm or less) were reflow conditions a peak temperature of 180 ℃ ~216 ℃. Thereby, the electronic device 1 (FIG. 5 and FIG. 6) in which the electronic component 10 and the electronic component 20 were joined by the spherical joining part 30 was obtained.

得られた電子装置1の球状の接合部30について,その断面を観察、評価した。接合部30は、Sn,Ag,Cuを含有する、電極11上の部位31と、これを取り囲み、Sn,Bi,Ag,Cuを含有する部位33と、更にこれを取り囲み、Sn,Biを含有する、電極21上の部位32とを含むことが、元素分析によって確認された。   About the spherical joining part 30 of the obtained electronic device 1, the cross section was observed and evaluated. The joint portion 30 includes a portion 31 on the electrode 11 containing Sn, Ag, and Cu and surrounds the portion 31 containing Sn, Bi, Ag, and Cu, and further surrounds and contains Sn and Bi. It was confirmed by elemental analysis to include the portion 32 on the electrode 21.

〔実施例2〕
電子部品10(図5)として、平面サイズが縦42.5mm×横42.5mmで、Cuの電極11(パッド)の径が0.76mm、ピッチが1.27mm、数が1089個の半導体パッケージを準備した。この半導体パッケージの電極11上に、Ni/Pd/AuのUBM層を形成した。UBM層を形成した電極11上に、フラックスを塗布した後、Sn−3.0Ag−0.5Cu半田の半田ボールを、メタルマスクの開口に振り込む方法によって配置した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度240℃の条件でリフローを行い、半田ボールを電極11上に搭載し、半田バンプ12を形成した。
[Example 2]
As an electronic component 10 (FIG. 5), a semiconductor package having a planar size of 42.5 mm long × 42.5 mm wide, a Cu electrode 11 (pad) diameter of 0.76 mm, a pitch of 1.27 mm, and a number of 1089 Prepared. A Ni / Pd / Au UBM layer was formed on the electrode 11 of the semiconductor package. After the flux was applied on the electrode 11 on which the UBM layer was formed, a solder ball of Sn-3.0Ag-0.5Cu solder was placed by a method of swinging into the opening of the metal mask. Then, reflow was performed in an N 2 atmosphere (O 2 concentration of 100 ppm or less) under a peak temperature of 240 ° C., the solder balls were mounted on the electrodes 11, and solder bumps 12 were formed.

電子部品20(図5)として、平面サイズが縦110mm×横110mmで、電子部品10(半導体パッケージ)の電極11に対応してCuの電極21が設けられたFR−4回路基板を準備した。この回路基板の電極21上に、メタルマスクを用いた印刷法により、Sn−57Bi半田を含む半田ペーストを、半田層22として配置した。   As the electronic component 20 (FIG. 5), an FR-4 circuit board having a planar size of 110 mm × 110 mm in width and provided with Cu electrodes 21 corresponding to the electrodes 11 of the electronic component 10 (semiconductor package) was prepared. A solder paste containing Sn-57Bi solder was disposed as a solder layer 22 on the electrode 21 of the circuit board by a printing method using a metal mask.

電極21上に半田層22を配置した電子部品20(回路基板)の上に、対応する電極11上に半田バンプ12を設けた電子部品10(半導体パッケージ)を、位置合わせを行って仮固定した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度180℃〜216℃の条件でリフローを行った。これにより、電子部品10と電子部品20とが球状の接合部30で接合された電子装置1(図5及び図6)を得た。 The electronic component 10 (semiconductor package) in which the solder bumps 12 are provided on the corresponding electrode 11 is temporarily fixed on the electronic component 20 (circuit board) having the solder layer 22 disposed on the electrode 21 by positioning. . Then, N 2 atmosphere (O 2 concentration 100ppm or less) were reflow conditions a peak temperature of 180 ℃ ~216 ℃. Thereby, the electronic device 1 (FIG. 5 and FIG. 6) in which the electronic component 10 and the electronic component 20 were joined by the spherical joining part 30 was obtained.

得られた電子装置1の球状の接合部30について、その断面を観察、評価した。接合部30は、Sn,Ag,Cuを含有する、電極11上の部位31と、これを取り囲み、Sn,Bi,Ag,Cuを含有する部位33と、更にこれを取り囲み、Sn,Biを含有する、電極21上の部位32とを含むことが、元素分析によって確認された。   About the spherical joining part 30 of the obtained electronic device 1, the cross section was observed and evaluated. The joint portion 30 includes a portion 31 on the electrode 11 containing Sn, Ag, and Cu and surrounds the portion 31 containing Sn, Bi, Ag, and Cu, and further surrounds and contains Sn and Bi. It was confirmed by elemental analysis to include the portion 32 on the electrode 21.

〔実施例3〕
電子部品10(図5)として、平面サイズが縦42.5mm×横42.5mmで、Cuの電極11(パッド)の径が0.76mm、ピッチが1.27mm、数が1089個の半導体パッケージを準備した。この半導体パッケージの電極11上に、Ni/AuのUBM層を形成した。UBM層を形成した電極11上に、フラックスを塗布した後、Sn−3.0Ag−0.5Cu半田の半田ボールを、メタルマスクの開口に振り込む方法によって配置した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度240℃の条件でリフローを行い、半田ボールを電極11上に搭載し、半田バンプ12を形成した。
Example 3
As an electronic component 10 (FIG. 5), a semiconductor package having a planar size of 42.5 mm long × 42.5 mm wide, a Cu electrode 11 (pad) diameter of 0.76 mm, a pitch of 1.27 mm, and a number of 1089 Prepared. A Ni / Au UBM layer was formed on the electrode 11 of the semiconductor package. After the flux was applied on the electrode 11 on which the UBM layer was formed, a solder ball of Sn-3.0Ag-0.5Cu solder was placed by a method of swinging into the opening of the metal mask. Then, reflow was performed in an N 2 atmosphere (O 2 concentration of 100 ppm or less) under a peak temperature of 240 ° C., the solder balls were mounted on the electrodes 11, and solder bumps 12 were formed.

電子部品20(図5)として、平面サイズが縦110mm×横110mmで、電子部品10(半導体パッケージ)の電極11に対応してCuの電極21が設けられたFR−4回路基板を準備した。この回路基板の電極21上に、メタルマスクを用いた印刷法により、Sn−57Bi−1Ag半田(Bi:57重量%,Ag:1重量%)を含む半田ペーストを、半田層22として配置した。   As the electronic component 20 (FIG. 5), an FR-4 circuit board having a planar size of 110 mm × 110 mm in width and provided with Cu electrodes 21 corresponding to the electrodes 11 of the electronic component 10 (semiconductor package) was prepared. A solder paste containing Sn-57Bi-1Ag solder (Bi: 57 wt%, Ag: 1 wt%) was disposed as a solder layer 22 on the electrode 21 of the circuit board by a printing method using a metal mask.

電極21上に半田層22を配置した電子部品20(回路基板)の上に、対応する電極11上に半田バンプ12を設けた電子部品10(半導体パッケージ)を、位置合わせを行って仮固定した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度180℃〜216℃の条件でリフローを行った。これにより、電子部品10と電子部品20とが球状の接合部30で接合された電子装置1(図5及び図6)を得た。 The electronic component 10 (semiconductor package) in which the solder bumps 12 are provided on the corresponding electrode 11 is temporarily fixed on the electronic component 20 (circuit board) having the solder layer 22 disposed on the electrode 21 by positioning. . Then, N 2 atmosphere (O 2 concentration 100ppm or less) were reflow conditions a peak temperature of 180 ℃ ~216 ℃. Thereby, the electronic device 1 (FIG. 5 and FIG. 6) in which the electronic component 10 and the electronic component 20 were joined by the spherical joining part 30 was obtained.

得られた電子装置1の球状の接合部30について、その断面を観察、評価した。接合部30は、Sn,Ag,Cuを含有する、電極11上の部位31と、これを取り囲み、Sn,Bi,Ag,Cuを含有する部位33と、更にこれを取り囲み、Sn,Bi,Agを含有する、電極21上の部位32とを含むことが、元素分析によって確認された。   About the spherical joining part 30 of the obtained electronic device 1, the cross section was observed and evaluated. The junction 30 includes a portion 31 on the electrode 11 containing Sn, Ag, and Cu, and surrounds the portion 31 containing Sn, Bi, Ag, and Cu, and further surrounds the portion 31 and includes Sn, Bi, and Ag. It was confirmed by elemental analysis that it contains the part 32 on the electrode 21 containing.

〔実施例4〕
電子部品10(図5)として、平面サイズが縦42.5mm×横42.5mmで、Cuの電極11(パッド)の径が0.76mm、ピッチが1.27mm、数が1089個の半導体パッケージを準備した。この半導体パッケージの電極11上に、Ni/Pd/AuのUBM層を形成した。UBM層を形成した電極11上に、フラックスを塗布した後、Sn−3.0Ag−0.5Cu半田の半田ボールを、メタルマスクの開口に振り込む方法によって配置した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度240℃の条件でリフローを行い、半田ボールを電極11上に搭載し、半田バンプ12を形成した。
Example 4
As an electronic component 10 (FIG. 5), a semiconductor package having a planar size of 42.5 mm long × 42.5 mm wide, a Cu electrode 11 (pad) diameter of 0.76 mm, a pitch of 1.27 mm, and a number of 1089 Prepared. A Ni / Pd / Au UBM layer was formed on the electrode 11 of the semiconductor package. After the flux was applied on the electrode 11 on which the UBM layer was formed, a solder ball of Sn-3.0Ag-0.5Cu solder was placed by a method of swinging into the opening of the metal mask. Then, reflow was performed in an N 2 atmosphere (O 2 concentration of 100 ppm or less) under a peak temperature of 240 ° C., the solder balls were mounted on the electrodes 11, and solder bumps 12 were formed.

電子部品20(図5)として、平面サイズが縦110mm×横110mmで、電子部品10(半導体パッケージ)の電極11に対応してCuの電極21が設けられたFR−4回路基板を準備した。この回路基板の電極21上に、メタルマスクを用いた印刷法により、Sn−57Bi−1Ag半田を含む半田ペーストを、半田層22として配置した。   As the electronic component 20 (FIG. 5), an FR-4 circuit board having a planar size of 110 mm × 110 mm in width and provided with Cu electrodes 21 corresponding to the electrodes 11 of the electronic component 10 (semiconductor package) was prepared. A solder paste containing Sn-57Bi-1Ag solder was disposed as a solder layer 22 on the electrode 21 of the circuit board by a printing method using a metal mask.

電極21上に半田層22を配置した電子部品20(回路基板)の上に、対応する電極11上に半田バンプ12を設けた電子部品10(半導体パッケージ)を、位置合わせを行って仮固定した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度180℃〜216℃の条件でリフローを行った。これにより、電子部品10と電子部品20とが球状の接合部30で接合された電子装置1(図5及び図6)を得た。 The electronic component 10 (semiconductor package) in which the solder bumps 12 are provided on the corresponding electrode 11 is temporarily fixed on the electronic component 20 (circuit board) having the solder layer 22 disposed on the electrode 21 by positioning. . Then, N 2 atmosphere (O 2 concentration 100ppm or less) were reflow conditions a peak temperature of 180 ℃ ~216 ℃. Thereby, the electronic device 1 (FIG. 5 and FIG. 6) in which the electronic component 10 and the electronic component 20 were joined by the spherical joining part 30 was obtained.

得られた電子装置1の球状の接合部30について、その断面を観察、評価した。接合部30は、Sn,Ag,Cuを含有する、電極11上の部位31と、これを取り囲み、Sn,Bi,Ag,Cuを含有する部位33と、更にこれを取り囲み、Sn,Bi,Agを含有する、電極21上の部位32とを含むことが、元素分析によって確認された。   About the spherical joining part 30 of the obtained electronic device 1, the cross section was observed and evaluated. The junction 30 includes a portion 31 on the electrode 11 containing Sn, Ag, and Cu, and surrounds the portion 31 containing Sn, Bi, Ag, and Cu, and further surrounds the portion 31 and includes Sn, Bi, and Ag. It was confirmed by elemental analysis that it contains the part 32 on the electrode 21 containing.

〔実施例5〕
電子部品10(図5)として、平面サイズが縦42.5mm×横42.5mmで、Cuの電極11(パッド)の径が0.76mm、ピッチが1.27mm、数が1089個の半導体パッケージを準備した。この半導体パッケージの電極11上に、Ni/AuのUBM層を形成した。UBM層を形成した電極11上に、フラックスを塗布した後、Sn−3.0Ag−0.5Cu半田の半田ボールを、メタルマスクの開口に振り込む方法によって配置した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度240℃の条件でリフローを行い、半田ボールを電極11上に搭載し、半田バンプ12を形成した。
Example 5
As an electronic component 10 (FIG. 5), a semiconductor package having a planar size of 42.5 mm long × 42.5 mm wide, a Cu electrode 11 (pad) diameter of 0.76 mm, a pitch of 1.27 mm, and a number of 1089 Prepared. A Ni / Au UBM layer was formed on the electrode 11 of the semiconductor package. After the flux was applied on the electrode 11 on which the UBM layer was formed, a solder ball of Sn-3.0Ag-0.5Cu solder was placed by a method of swinging into the opening of the metal mask. Then, reflow was performed in an N 2 atmosphere (O 2 concentration of 100 ppm or less) under a peak temperature of 240 ° C., the solder balls were mounted on the electrodes 11, and solder bumps 12 were formed.

電子部品20(図5)として、平面サイズが縦110mm×横110mmで、電子部品10(半導体パッケージ)の電極11に対応してCuの電極21が設けられたFR−4回路基板を準備した。この回路基板の電極21上に、メタルマスクを用いた印刷法により、Sn−57Bi−0.4Ag半田(Bi:57重量%,Ag:0.4重量%)を含む半田ペーストを、半田層22として配置した。   As the electronic component 20 (FIG. 5), an FR-4 circuit board having a planar size of 110 mm × 110 mm in width and provided with Cu electrodes 21 corresponding to the electrodes 11 of the electronic component 10 (semiconductor package) was prepared. A solder paste containing Sn-57Bi-0.4Ag solder (Bi: 57 wt%, Ag: 0.4 wt%) is applied to the solder layer 22 on the electrode 21 of the circuit board by a printing method using a metal mask. Arranged as.

電極21上に半田層22を配置した電子部品20(回路基板)の上に、対応する電極11上に半田バンプ12を設けた電子部品10(半導体パッケージ)を、位置合わせを行って仮固定した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度180℃〜216℃の条件でリフローを行った。これにより、電子部品10と電子部品20とが球状の接合部30で接合された電子装置1(図5及び図6)を得た。 The electronic component 10 (semiconductor package) in which the solder bumps 12 are provided on the corresponding electrode 11 is temporarily fixed on the electronic component 20 (circuit board) having the solder layer 22 disposed on the electrode 21 by positioning. . Then, N 2 atmosphere (O 2 concentration 100ppm or less) were reflow conditions a peak temperature of 180 ℃ ~216 ℃. Thereby, the electronic device 1 (FIG. 5 and FIG. 6) in which the electronic component 10 and the electronic component 20 were joined by the spherical joining part 30 was obtained.

得られた電子装置1の球状の接合部30について、その断面を観察、評価した。接合部30は、Sn,Ag,Cuを含有する、電極11上の部位31と、これを取り囲み、Sn,Bi,Ag,Cuを含有する部位33と、更にこれを取り囲み、Sn,Bi,Agを含有する、電極21上の部位32とを含むことが、元素分析によって確認された。   About the spherical joining part 30 of the obtained electronic device 1, the cross section was observed and evaluated. The junction 30 includes a portion 31 on the electrode 11 containing Sn, Ag, and Cu, and surrounds the portion 31 containing Sn, Bi, Ag, and Cu, and further surrounds the portion 31 and includes Sn, Bi, and Ag. It was confirmed by elemental analysis that it contains the part 32 on the electrode 21 containing.

〔実施例6〕
電子部品10(図5)として、平面サイズが縦42.5mm×横42.5mmで、Cuの電極11(パッド)の径が0.76mm、ピッチが1.27mm、数が1089個の半導体パッケージを準備した。この半導体パッケージの電極11上に、Ni/Pd/AuのUBM層を形成した。UBM層を形成した電極11上に、フラックスを塗布した後、Sn−3.0Ag−0.5Cu半田の半田ボールを、メタルマスクの開口に振り込む方法によって配置した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度240℃の条件でリフローを行い、半田ボールを電極11上に搭載し、半田バンプ12を形成した。
Example 6
As an electronic component 10 (FIG. 5), a semiconductor package having a planar size of 42.5 mm long × 42.5 mm wide, a Cu electrode 11 (pad) diameter of 0.76 mm, a pitch of 1.27 mm, and a number of 1089 Prepared. A Ni / Pd / Au UBM layer was formed on the electrode 11 of the semiconductor package. After the flux was applied on the electrode 11 on which the UBM layer was formed, a solder ball of Sn-3.0Ag-0.5Cu solder was placed by a method of swinging into the opening of the metal mask. Then, reflow was performed in an N 2 atmosphere (O 2 concentration of 100 ppm or less) under a peak temperature of 240 ° C., the solder balls were mounted on the electrodes 11, and solder bumps 12 were formed.

電子部品20(図5)として、平面サイズが縦110mm×横110mmで、電子部品10(半導体パッケージ)の電極11に対応してCuの電極21が設けられたFR−4回路基板を準備した。この回路基板の電極21上に、メタルマスクを用いた印刷法により、Sn−57Bi−0.4Ag半田を含む半田ペーストを、半田層22として配置した。   As the electronic component 20 (FIG. 5), an FR-4 circuit board having a planar size of 110 mm × 110 mm in width and provided with Cu electrodes 21 corresponding to the electrodes 11 of the electronic component 10 (semiconductor package) was prepared. A solder paste containing Sn-57Bi-0.4Ag solder was disposed as the solder layer 22 on the electrode 21 of the circuit board by a printing method using a metal mask.

電極21上に半田層22を配置した電子部品20(回路基板)の上に、対応する電極11上に半田バンプ12を設けた電子部品10(半導体パッケージ)を、位置合わせを行って仮固定した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度180℃〜216℃の条件でリフローを行った。これにより、電子部品10と電子部品20とが球状の接合部30で接合された電子装置1(図5及び図6)を得た。 The electronic component 10 (semiconductor package) in which the solder bumps 12 are provided on the corresponding electrode 11 is temporarily fixed on the electronic component 20 (circuit board) having the solder layer 22 disposed on the electrode 21 by positioning. . Then, N 2 atmosphere (O 2 concentration 100ppm or less) were reflow conditions a peak temperature of 180 ℃ ~216 ℃. Thereby, the electronic device 1 (FIG. 5 and FIG. 6) in which the electronic component 10 and the electronic component 20 were joined by the spherical joining part 30 was obtained.

得られた電子装置1の球状の接合部30について、その断面を観察、評価した。接合部30は、Sn,Ag,Cuを含有する、電極11上の部位31と、これを取り囲み、Sn,Bi,Ag,Cuを含有する部位33と、更にこれを取り囲み、Sn,Bi,Agを含有する、電極21上の部位32とを含むことが、元素分析によって確認された。   About the spherical joining part 30 of the obtained electronic device 1, the cross section was observed and evaluated. The junction 30 includes a portion 31 on the electrode 11 containing Sn, Ag, and Cu, and surrounds the portion 31 containing Sn, Bi, Ag, and Cu, and further surrounds the portion 31 and includes Sn, Bi, and Ag. It was confirmed by elemental analysis that it contains the part 32 on the electrode 21 containing.

〔実施例7〕
電子部品10(図5)として、平面サイズが縦42.5mm×横42.5mmで、Cuの電極11(パッド)の径が0.76mm、ピッチが1.27mm、数が1089個の半導体パッケージを準備した。この半導体パッケージの電極11上に、Ni/AuのUBM層を形成した。UBM層を形成した電極11上に、フラックスを塗布した後、Sn−3.0Ag−0.5Cu半田の半田ボールを、メタルマスクの開口に振り込む方法によって配置した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度240℃の条件でリフローを行い、半田ボールを電極11上に搭載し、半田バンプ12を形成した。
Example 7
As an electronic component 10 (FIG. 5), a semiconductor package having a planar size of 42.5 mm long × 42.5 mm wide, a Cu electrode 11 (pad) diameter of 0.76 mm, a pitch of 1.27 mm, and a number of 1089 Prepared. A Ni / Au UBM layer was formed on the electrode 11 of the semiconductor package. After the flux was applied on the electrode 11 on which the UBM layer was formed, a solder ball of Sn-3.0Ag-0.5Cu solder was placed by a method of swinging into the opening of the metal mask. Then, reflow was performed in an N 2 atmosphere (O 2 concentration of 100 ppm or less) under a peak temperature of 240 ° C., the solder balls were mounted on the electrodes 11, and solder bumps 12 were formed.

電子部品20(図5)として、平面サイズが縦110mm×横110mmで、電子部品10(半導体パッケージ)の電極11に対応してCuの電極21が設けられたFR−4回路基板を準備した。この回路基板の電極21上に、メタルマスクを用いた印刷法により、Sn−52In半田(In:52重量%)を含む半田ペーストを、半田層22として配置した。   As the electronic component 20 (FIG. 5), an FR-4 circuit board having a planar size of 110 mm × 110 mm in width and provided with Cu electrodes 21 corresponding to the electrodes 11 of the electronic component 10 (semiconductor package) was prepared. A solder paste containing Sn-52In solder (In: 52% by weight) was disposed as the solder layer 22 on the electrode 21 of the circuit board by a printing method using a metal mask.

電極21上に半田層22を配置した電子部品20(回路基板)の上に、対応する電極11上に半田バンプ12を設けた電子部品10(半導体パッケージ)を、位置合わせを行って仮固定した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度160℃〜216℃の条件でリフローを行った。これにより、電子部品10と電子部品20とが球状の接合部30で接合された電子装置1(図5及び図6)を得た。 The electronic component 10 (semiconductor package) in which the solder bumps 12 are provided on the corresponding electrode 11 is temporarily fixed on the electronic component 20 (circuit board) having the solder layer 22 disposed on the electrode 21 by positioning. . Then, N 2 atmosphere (O 2 concentration 100ppm or less) were reflow conditions a peak temperature of 160 ℃ ~216 ℃. Thereby, the electronic device 1 (FIG. 5 and FIG. 6) in which the electronic component 10 and the electronic component 20 were joined by the spherical joining part 30 was obtained.

得られた電子装置1の球状の接合部30について、その断面を観察、評価した。接合部30は、Sn,Ag,Cuを含有する、電極11上の部位31と、これを取り囲み、Sn,In,Ag,Cuを含有する部位33と、更にこれを取り囲み、Sn,Inを含有する、電極21上の部位32とを含むことが、元素分析によって確認された。   About the spherical joining part 30 of the obtained electronic device 1, the cross section was observed and evaluated. The junction 30 includes a portion 31 on the electrode 11 containing Sn, Ag, and Cu, and surrounds the portion 31 containing Sn, In, Ag, and Cu, and further surrounds and contains Sn and In. It was confirmed by elemental analysis to include the portion 32 on the electrode 21.

〔実施例8〕
電子部品10(図5)として、平面サイズが縦42.5mm×横42.5mmで、Cuの電極11(パッド)の径が0.76mm、ピッチが1.27mm、数が1089個の半導体パッケージを準備した。この半導体パッケージの電極11上に、Ni/Pd/AuのUBM層を形成した。UBM層を形成した電極11上に、フラックスを塗布した後、Sn−3.0Ag−0.5Cu半田の半田ボールを、メタルマスクの開口に振り込む方法によって配置した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度240℃の条件でリフローを行い、半田ボールを電極11上に搭載し、半田バンプ12を形成した。
Example 8
As an electronic component 10 (FIG. 5), a semiconductor package having a planar size of 42.5 mm long × 42.5 mm wide, a Cu electrode 11 (pad) diameter of 0.76 mm, a pitch of 1.27 mm, and a number of 1089 Prepared. A Ni / Pd / Au UBM layer was formed on the electrode 11 of the semiconductor package. After the flux was applied on the electrode 11 on which the UBM layer was formed, a solder ball of Sn-3.0Ag-0.5Cu solder was placed by a method of swinging into the opening of the metal mask. Then, reflow was performed in an N 2 atmosphere (O 2 concentration of 100 ppm or less) under a peak temperature of 240 ° C., the solder balls were mounted on the electrodes 11, and solder bumps 12 were formed.

電子部品20(図5)として、平面サイズが縦110mm×横110mmで、電子部品10(半導体パッケージ)の電極11に対応してCuの電極21が設けられたFR−4回路基板を準備した。この回路基板の電極21上に、メタルマスクを用いた印刷法により、Sn−52In半田を含む半田ペーストを、半田層22として配置した。   As the electronic component 20 (FIG. 5), an FR-4 circuit board having a planar size of 110 mm × 110 mm in width and provided with Cu electrodes 21 corresponding to the electrodes 11 of the electronic component 10 (semiconductor package) was prepared. A solder paste containing Sn-52In solder was disposed on the electrode 21 of the circuit board as the solder layer 22 by a printing method using a metal mask.

電極21上に半田層22を配置した電子部品20(回路基板)の上に、対応する電極11上に半田バンプ12を設けた電子部品10(半導体パッケージ)を、位置合わせを行って仮固定した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度160℃〜216℃の条件でリフローを行った。これにより、電子部品10と電子部品20とが球状の接合部30で接合された電子装置1(図5及び図6)を得た。 The electronic component 10 (semiconductor package) in which the solder bumps 12 are provided on the corresponding electrode 11 is temporarily fixed on the electronic component 20 (circuit board) having the solder layer 22 disposed on the electrode 21 by positioning. . Then, N 2 atmosphere (O 2 concentration 100ppm or less) were reflow conditions a peak temperature of 160 ℃ ~216 ℃. Thereby, the electronic device 1 (FIG. 5 and FIG. 6) in which the electronic component 10 and the electronic component 20 were joined by the spherical joining part 30 was obtained.

得られた電子装置1の球状の接合部30について、その断面を観察、評価した。接合部30は、Sn,Ag,Cuを含有する、電極11上の部位31と、これを取り囲み、Sn,In,Ag,Cuを含有する部位33と、更にこれを取り囲み、Sn,Inを含有する、電極21上の部位32とを含むことが、元素分析によって確認された。   About the spherical joining part 30 of the obtained electronic device 1, the cross section was observed and evaluated. The junction 30 includes a portion 31 on the electrode 11 containing Sn, Ag, and Cu, and surrounds the portion 31 containing Sn, In, Ag, and Cu, and further surrounds and contains Sn and In. It was confirmed by elemental analysis to include the portion 32 on the electrode 21.

〔実施例9〕
電子部品10(図5)として、平面サイズが縦42.5mm×横42.5mmで、Cuの電極11(パッド)の径が0.76mm、ピッチが1.27mm、数が1089個の半導体パッケージを準備した。この半導体パッケージの電極11上に、Ni/AuのUBM層を形成した。UBM層を形成した電極11上に、フラックスを塗布した後、Sn−3.0Ag−0.5Cu半田の半田ボールを、メタルマスクの開口に振り込む方法によって配置した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度240℃の条件でリフローを行い、半田ボールを電極11上に搭載し、半田バンプ12を形成した。
Example 9
As an electronic component 10 (FIG. 5), a semiconductor package having a planar size of 42.5 mm long × 42.5 mm wide, a Cu electrode 11 (pad) diameter of 0.76 mm, a pitch of 1.27 mm, and a number of 1089 Prepared. A Ni / Au UBM layer was formed on the electrode 11 of the semiconductor package. After the flux was applied on the electrode 11 on which the UBM layer was formed, a solder ball of Sn-3.0Ag-0.5Cu solder was placed by a method of swinging into the opening of the metal mask. Then, reflow was performed in an N 2 atmosphere (O 2 concentration of 100 ppm or less) under a peak temperature of 240 ° C., the solder balls were mounted on the electrodes 11, and solder bumps 12 were formed.

電子部品20(図5)として、平面サイズが縦110mm×横110mmで、電子部品10(半導体パッケージ)の電極11に対応してCuの電極21が設けられたFR−4回路基板を準備した。この回路基板の電極21上に、メタルマスクを用いた印刷法により、Sn−52In−0.3Ag半田(In:52重量%,Ag:0.3重量%)を含む半田ペーストを、半田層22として配置した。   As the electronic component 20 (FIG. 5), an FR-4 circuit board having a planar size of 110 mm × 110 mm in width and provided with Cu electrodes 21 corresponding to the electrodes 11 of the electronic component 10 (semiconductor package) was prepared. A solder paste containing Sn-52In-0.3Ag solder (In: 52% by weight, Ag: 0.3% by weight) is applied onto the electrode 21 of the circuit board by a printing method using a metal mask. Arranged as.

電極21上に半田層22を配置した電子部品20(回路基板)の上に、対応する電極11上に半田バンプ12を設けた電子部品10(半導体パッケージ)を、位置合わせを行って仮固定した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度160℃〜216℃の条件でリフローを行った。これにより、電子部品10と電子部品20とが球状の接合部30で接合された電子装置1(図5及び図6)を得た。 The electronic component 10 (semiconductor package) in which the solder bumps 12 are provided on the corresponding electrode 11 is temporarily fixed on the electronic component 20 (circuit board) having the solder layer 22 disposed on the electrode 21 by positioning. . Then, N 2 atmosphere (O 2 concentration 100ppm or less) were reflow conditions a peak temperature of 160 ℃ ~216 ℃. Thereby, the electronic device 1 (FIG. 5 and FIG. 6) in which the electronic component 10 and the electronic component 20 were joined by the spherical joining part 30 was obtained.

得られた電子装置1の球状の接合部30について、その断面を観察、評価した。接合部30は、Sn,Ag,Cuを含有する、電極11上の部位31と、これを取り囲み、Sn,In,Ag,Cuを含有する部位33と、更にこれを取り囲み、Sn,In,Agを含有する、電極21上の部位32とを含むことが、元素分析によって確認された。   About the spherical joining part 30 of the obtained electronic device 1, the cross section was observed and evaluated. The joint portion 30 includes a portion 31 on the electrode 11 containing Sn, Ag, and Cu, and surrounds the portion 31 containing Sn, In, Ag, and Cu, and further surrounds the portion 31 and includes Sn, In, and Ag. It was confirmed by elemental analysis that it contains the part 32 on the electrode 21 containing.

〔実施例10〕
電子部品10(図5)として、平面サイズが縦42.5mm×横42.5mmで、Cuの電極11(パッド)の径が0.76mm、ピッチが1.27mm、数が1089個の半導体パッケージを準備した。この半導体パッケージの電極11上に、Ni/Pd/AuのUBM層を形成した。UBM層を形成した電極11上に、フラックスを塗布した後、Sn−3.0Ag−0.5Cu半田の半田ボールを、メタルマスクの開口に振り込む方法によって配置した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度240℃の条件でリフローを行い、半田ボールを電極11上に搭載し、半田バンプ12を形成した。
Example 10
As an electronic component 10 (FIG. 5), a semiconductor package having a planar size of 42.5 mm long × 42.5 mm wide, a Cu electrode 11 (pad) diameter of 0.76 mm, a pitch of 1.27 mm, and a number of 1089 Prepared. A Ni / Pd / Au UBM layer was formed on the electrode 11 of the semiconductor package. After the flux was applied on the electrode 11 on which the UBM layer was formed, a solder ball of Sn-3.0Ag-0.5Cu solder was placed by a method of swinging into the opening of the metal mask. Then, reflow was performed in an N 2 atmosphere (O 2 concentration of 100 ppm or less) under a peak temperature of 240 ° C., the solder balls were mounted on the electrodes 11, and solder bumps 12 were formed.

電子部品20(図5)として、平面サイズが縦110mm×横110mmで、電子部品10(半導体パッケージ)の電極11に対応してCuの電極21が設けられたFR−4回路基板を準備した。この回路基板の電極21上に、メタルマスクを用いた印刷法により、Sn−52In−0.3Ag半田を含む半田ペーストを、半田層22として配置した。   As the electronic component 20 (FIG. 5), an FR-4 circuit board having a planar size of 110 mm × 110 mm in width and provided with Cu electrodes 21 corresponding to the electrodes 11 of the electronic component 10 (semiconductor package) was prepared. A solder paste containing Sn-52In-0.3Ag solder was disposed as the solder layer 22 on the electrode 21 of the circuit board by a printing method using a metal mask.

電極21上に半田層22を配置した電子部品20(回路基板)の上に、対応する電極11上に半田バンプ12を設けた電子部品10(半導体パッケージ)を、位置合わせを行って仮固定した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度160℃〜216℃の条件でリフローを行った。これにより、電子部品10と電子部品20とが球状の接合部30で接合された電子装置1(図5及び図6)を得た。 The electronic component 10 (semiconductor package) in which the solder bumps 12 are provided on the corresponding electrode 11 is temporarily fixed on the electronic component 20 (circuit board) having the solder layer 22 disposed on the electrode 21 by positioning. . Then, N 2 atmosphere (O 2 concentration 100ppm or less) were reflow conditions a peak temperature of 160 ℃ ~216 ℃. Thereby, the electronic device 1 (FIG. 5 and FIG. 6) in which the electronic component 10 and the electronic component 20 were joined by the spherical joining part 30 was obtained.

得られた電子装置1の球状の接合部30について、その断面を観察、評価した。接合部30は、Sn,Ag,Cuを含有する、電極11上の部位31と、これを取り囲み、Sn,In,Ag,Cuを含有する部位33と、更にこれを取り囲み、Sn,In,Agを含有する、電極21上の部位32とを含むことが、元素分析によって確認された。   About the spherical joining part 30 of the obtained electronic device 1, the cross section was observed and evaluated. The joint portion 30 includes a portion 31 on the electrode 11 containing Sn, Ag, and Cu, and surrounds the portion 31 containing Sn, In, Ag, and Cu, and further surrounds the portion 31 and includes Sn, In, and Ag. It was confirmed by elemental analysis that it contains the part 32 on the electrode 21 containing.

以上の実施例1〜10に示すような電子装置1のほか、比較のため、次の比較例1に示すような電子装置100a、及び比較例2に示すような電子装置100bを得た。
〔比較例1〕
電子部品110(図1)として、平面サイズが縦42.5mm×横42.5mmで、Cuの電極111(パッド)の径が0.76mm、ピッチが1.27mm、数が1089個の半導体パッケージを準備した。この半導体パッケージの電極111上に、Ni/AuのUBM層を形成した。UBM層を形成した電極111上に、フラックスを塗布した後、Sn−3.0Ag−0.5Cu半田の半田ボールを、メタルマスクの開口に振り込む方法によって配置した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度240℃の条件でリフローを行い、半田ボールを電極111上に搭載し、半田バンプ112を形成した。
In addition to the electronic device 1 as shown in Examples 1 to 10 above, for comparison, an electronic device 100a as shown in the following Comparative Example 1 and an electronic device 100b as shown in Comparative Example 2 were obtained.
[Comparative Example 1]
As an electronic component 110 (FIG. 1), a semiconductor package having a planar size of 42.5 mm long × 42.5 mm wide, a Cu electrode 111 (pad) diameter of 0.76 mm, a pitch of 1.27 mm, and a number of 1089 Prepared. A Ni / Au UBM layer was formed on the electrode 111 of the semiconductor package. After applying flux on the electrode 111 on which the UBM layer was formed, a solder ball of Sn-3.0Ag-0.5Cu solder was placed by a method of swinging into the opening of the metal mask. Then, reflow was performed in an N 2 atmosphere (O 2 concentration of 100 ppm or less) at a peak temperature of 240 ° C., the solder balls were mounted on the electrodes 111, and the solder bumps 112 were formed.

電子部品120(図1)として、平面サイズが縦110mm×横110mmで、電子部品110(半導体パッケージ)の電極111に対応してCuの電極121が設けられたFR−4回路基板を準備した。この回路基板の電極121上に、メタルマスクを用いた印刷法により、Sn−57Bi半田を含む半田ペーストを、半田層122として配置した。   As an electronic component 120 (FIG. 1), an FR-4 circuit board having a planar size of 110 mm × width 110 mm and provided with Cu electrodes 121 corresponding to the electrodes 111 of the electronic component 110 (semiconductor package) was prepared. A solder paste containing Sn-57Bi solder was disposed as a solder layer 122 on the electrode 121 of the circuit board by a printing method using a metal mask.

電極121上に半田層122を配置した電子部品120(回路基板)の上に、対応する電極111上に半田バンプ112を設けた電子部品110(半導体パッケージ)を、位置合わせを行って仮固定した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度160℃の条件でリフローを行った。これにより、電子部品110と電子部品120とが括れ形状の接合部130aで接合された電子装置100a(図1及び図2)を得た。
〔比較例2〕
電子部品110(図3)として、平面サイズが縦42.5mm×横42.5mmで、Cuの電極111(パッド)の径が0.76mm、ピッチが1.27mm、数が1089個の半導体パッケージを準備した。この半導体パッケージの電極111上に、Ni/AuのUBM層を形成した。UBM層を形成した電極111上に、フラックスを塗布した後、Sn−3.0Ag−0.5Cu半田の半田ボールを、メタルマスクの開口に振り込む方法によって配置した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度240℃の条件でリフローを行い、半田ボールを電極111上に搭載し、半田バンプ112を形成した。
An electronic component 110 (semiconductor package) in which solder bumps 112 are provided on a corresponding electrode 111 is positioned and temporarily fixed on an electronic component 120 (circuit board) having a solder layer 122 disposed on the electrode 121. . Then, N 2 atmosphere (O 2 concentration 100ppm or less) were reflow conditions a peak temperature 160 ° C.. As a result, an electronic device 100a (FIGS. 1 and 2) was obtained in which the electronic component 110 and the electronic component 120 were joined by the constricted joint 130a.
[Comparative Example 2]
As an electronic component 110 (FIG. 3), a semiconductor package having a plane size of 42.5 mm long × 42.5 mm wide, a Cu electrode 111 (pad) diameter of 0.76 mm, a pitch of 1.27 mm, and a number of 1089 Prepared. A Ni / Au UBM layer was formed on the electrode 111 of the semiconductor package. After applying flux on the electrode 111 on which the UBM layer was formed, a solder ball of Sn-3.0Ag-0.5Cu solder was placed by a method of swinging into the opening of the metal mask. Then, reflow was performed in an N 2 atmosphere (O 2 concentration of 100 ppm or less) at a peak temperature of 240 ° C., the solder balls were mounted on the electrodes 111, and the solder bumps 112 were formed.

電子部品120(図3)として、平面サイズが縦110mm×横110mmで、電子部品110(半導体パッケージ)の電極111に対応してCuの電極121が設けられたFR−4回路基板を準備した。この回路基板の電極121上に、メタルマスクを用いた印刷法により、Sn−57Bi半田を含む半田ペーストを、半田層122として配置した。   As an electronic component 120 (FIG. 3), an FR-4 circuit board having a planar size of 110 mm × width 110 mm and provided with Cu electrodes 121 corresponding to the electrodes 111 of the electronic component 110 (semiconductor package) was prepared. A solder paste containing Sn-57Bi solder was disposed as a solder layer 122 on the electrode 121 of the circuit board by a printing method using a metal mask.

電極121上に半田層122を配置した電子部品120(回路基板)の上に、対応する電極111上に半田バンプ112を設けた電子部品110(半導体パッケージ)を、位置合わせを行って仮固定した。そして、N2雰囲気中(O2濃度100ppm以下)、ピーク温度240℃の条件でリフローを行った。これにより、電子部品110と電子部品120とが球状の接合部130bで接合された電子装置100b(図3及び図4)を得た。 An electronic component 110 (semiconductor package) in which solder bumps 112 are provided on a corresponding electrode 111 is positioned and temporarily fixed on an electronic component 120 (circuit board) having a solder layer 122 disposed on the electrode 121. . Then, N 2 atmosphere (O 2 concentration 100ppm or less) were reflow conditions a peak temperature 240 ° C.. Thereby, the electronic device 100b (FIG. 3 and FIG. 4) with which the electronic component 110 and the electronic component 120 were joined by the spherical junction part 130b was obtained.

続いて、電子装置1の信頼性を評価した結果について述べる。
実施例1〜10で得られた電子装置1について、電気的な性能に問題がないことを確認した後、−40℃〜105℃の繰り返し温度サイクル試験を、1000サイクル行った。実施例1〜10のいずれの電子装置1も、抵抗上昇は10%以下と良好であることを確認した。
Next, the results of evaluating the reliability of the electronic device 1 will be described.
About the electronic device 1 obtained in Examples 1-10, after confirming that there was no problem in electrical performance, a repeated temperature cycle test of −40 ° C. to 105 ° C. was performed 1000 cycles. In any of the electronic devices 1 of Examples 1 to 10, it was confirmed that the resistance increase was as good as 10% or less.

また、実施例1〜10で得られた電子装置1について、電気的な性能に問題がないことを確認した後、温度100℃、湿度85%の環境下に1000時間放置した。実施例1〜10のいずれの電子装置1も、抵抗上昇は10%以下と良好であることを確認した。   Moreover, after confirming that there was no problem in electrical performance, the electronic device 1 obtained in Examples 1 to 10 was left in an environment of a temperature of 100 ° C. and a humidity of 85% for 1000 hours. In any of the electronic devices 1 of Examples 1 to 10, it was confirmed that the resistance increase was as good as 10% or less.

また、実施例1〜10の電子装置1、並びに比較例1の電子装置100a及び比較例2の電子装置100bについて、落下衝撃試験を実施した。落下衝撃試験は、JEDEC(Joint Electron Device Engineering Council)のJESD22−B111に準拠した方法により、衝撃加速度1500Gの条件で100回まで行った。実施例1〜10の電子装置1として、ピーク温度180℃のリフローで得られるものと、ピーク温度200℃のリフローで得られるものとを準備し、これらと、比較例1の電子装置100a及び比較例2の電子装置100bについて、上記落下衝撃試験を行った。その結果、実施例1〜10のピーク温度180℃及び200℃の電子装置1は、いずれも30回以上の落下衝撃寿命を示したのに対し、比較例1の電子装置100a及び比較例2の電子装置100bの落下衝撃寿命は、共に30回以下であった。   Moreover, the drop impact test was implemented about the electronic device 1 of Examples 1-10, the electronic device 100a of the comparative example 1, and the electronic device 100b of the comparative example 2. FIG. The drop impact test was performed up to 100 times under the condition of an impact acceleration of 1500 G by a method in accordance with JEDEC (Joint Electron Device Engineering Council) JESD22-B111. As electronic device 1 of Examples 1-10, what is obtained by reflow of peak temperature 180 ° C and what is obtained by reflow of peak temperature 200 ° C are prepared, these, electronic device 100a of comparative example 1, and comparison The electronic device 100b of Example 2 was subjected to the drop impact test. As a result, the electronic devices 1 having the peak temperatures of 180 ° C. and 200 ° C. of Examples 1 to 10 both showed a drop impact life of 30 times or more, whereas the electronic devices 100a and 2 of Comparative Example 1 Both the drop impact lives of the electronic device 100b were 30 times or less.

以上説明したように、第1の実施の形態では、半田バンプ12と半田層22とを、所定の温度でリフローすることで、部位31、部位32及び部位33を含む球状の接合部30を形成する。これにより、強度の高い接合部30が実現される。このような接合部30によって電子部品10と電子部品20とを接合することで、信頼性の高い電子装置1が実現される。   As described above, in the first embodiment, the solder bump 12 and the solder layer 22 are reflowed at a predetermined temperature to form the spherical joint 30 including the part 31, the part 32, and the part 33. To do. Thereby, the joint part 30 with high strength is realized. By joining the electronic component 10 and the electronic component 20 by such a joining part 30, the highly reliable electronic device 1 is implement | achieved.

次に、第2の実施の形態について説明する。
図8は第2の実施の形態に係る電子部品間接合の第1の例を示す図である。図8(A)には、接合前の要部断面の一例を模式的に図示し、図8(B)には、接合後の要部断面の一例を模式的に図示している。
Next, a second embodiment will be described.
FIG. 8 is a diagram illustrating a first example of bonding between electronic components according to the second embodiment. FIG. 8A schematically illustrates an example of a cross-section of a main part before joining, and FIG. 8B schematically illustrates an example of a cross-section of a main part after joining.

例えば、図8(A)に示すような電子部品10及び電子部品20が準備される。電子部品20の電極21は、電子部品10の電極11と同等か又は電子部品10の電極11よりも小さなサイズ(幅)とされる。ここでは一例として、電子部品20の電極21のサイズを、電子部品10の電極11よりも小さなサイズとした場合を図示している。   For example, an electronic component 10 and an electronic component 20 as shown in FIG. 8A are prepared. The electrode 21 of the electronic component 20 has a size (width) equal to or smaller than the electrode 11 of the electronic component 10. Here, as an example, the case where the size of the electrode 21 of the electronic component 20 is smaller than the size of the electrode 11 of the electronic component 10 is illustrated.

電子部品10の電極11の表面には、比較的高融点の半田を用いる半田バンプ12が設けられ、電子部品20の電極21の表面には、比較的低融点の半田を用いる半田層22が設けられる。このように比較的低融点の半田を含む半田層22が設けられる電子部品20の電極21を、それに対応する電子部品10の電極11のサイズを上回らないようなサイズとする。   Solder bumps 12 using relatively high melting point solder are provided on the surface of the electrode 11 of the electronic component 10, and solder layers 22 using relatively low melting point solder are provided on the surface of the electrode 21 of the electronic component 20. It is done. Thus, the electrode 21 of the electronic component 20 provided with the solder layer 22 containing a relatively low melting point solder is sized so as not to exceed the size of the corresponding electrode 11 of the electronic component 10.

そして、図8(B)に示すように、電子部品10の電極11の表面に設けられた半田バンプ12と、電子部品20の電極21の表面に設けられた半田層22とが接触され、上記第1の実施の形態で述べたような所定の温度で、リフローが行われる。これにより、図8(B)に示すような、球状の接合部30で電子部品10と電子部品20とが高い信頼性で機械的及び電気的に接合された電子装置1aが得られる。この例では、接合部30と電極21との接合界面のサイズが、接合部30と電極11との接合界面のサイズと同じか又はそれよりも小さくなる。   8B, the solder bumps 12 provided on the surface of the electrode 11 of the electronic component 10 and the solder layer 22 provided on the surface of the electrode 21 of the electronic component 20 are brought into contact with each other. Reflow is performed at a predetermined temperature as described in the first embodiment. Thereby, as shown in FIG. 8B, an electronic device 1a in which the electronic component 10 and the electronic component 20 are mechanically and electrically bonded with high reliability at the spherical bonding portion 30 is obtained. In this example, the size of the bonding interface between the bonding portion 30 and the electrode 21 is the same as or smaller than the size of the bonding interface between the bonding portion 30 and the electrode 11.

ここで、電子部品10と電子部品20とを接合する際のリフロー時には、溶融される半田層22の側方への広がりが、電極21のサイズによって規定される。電極21のサイズが大きくなるほど、溶融される半田層22が側方に広がる範囲は大きくなる。溶融される半田層22が側方に広がる範囲が大きくなると、フィレットが形成され、それによって括れ形状の接合部が形成されることも起こり得る。   Here, at the time of reflow when joining the electronic component 10 and the electronic component 20, the lateral spread of the solder layer 22 to be melted is defined by the size of the electrode 21. The larger the size of the electrode 21, the larger the range in which the melted solder layer 22 spreads sideways. When the range in which the melted solder layer 22 spreads laterally increases, fillets may be formed, thereby forming a constricted joint.

そこで、上記のように、電極21を、それに対応する電極11のサイズを上回らないようなサイズとする。これにより、その電極21のサイズの範囲に、溶融される半田層22の広がりを抑えることができるため、フィレットの形成、括れ形状の接合部の形成を、効果的に抑えることができる。   Therefore, as described above, the size of the electrode 21 is set so as not to exceed the size of the corresponding electrode 11. Thereby, since the spread of the melted solder layer 22 can be suppressed within the size range of the electrode 21, formation of fillets and formation of a constricted joint can be effectively suppressed.

図9は第2の実施の形態に係る電子部品間接合の第2の例を示す図である。図9(A)には、接合前の要部断面の一例を模式的に図示し、図9(B)には、接合後の要部断面の一例を模式的に図示している。   FIG. 9 is a diagram illustrating a second example of bonding between electronic components according to the second embodiment. FIG. 9A schematically illustrates an example of a cross section of a main part before joining, and FIG. 9B schematically illustrates an example of a cross section of a main part after joining.

リフロー時に溶融される半田層22の側方への広がりは、上記第1の例のように、電極21そのもののサイズ(幅)によって規定することができる。このほか、リフロー時に溶融される半田層22の側方への広がりは、電子部品20の表面に設けるソルダレジスト等の保護膜の開口サイズ(開口幅)によって規定することもできる。即ち、電極21が露出するように設けられる保護膜の開口部を、電子部品10の電極11と同等か又は電子部品10の電極11よりも小さなサイズとする。   The lateral spread of the solder layer 22 melted during reflow can be defined by the size (width) of the electrode 21 itself as in the first example. In addition, the lateral spread of the solder layer 22 melted during reflow can be defined by the opening size (opening width) of a protective film such as a solder resist provided on the surface of the electronic component 20. That is, the opening of the protective film provided so that the electrode 21 is exposed is made to be the same size as the electrode 11 of the electronic component 10 or smaller than the electrode 11 of the electronic component 10.

図9(A)には一例として、電子部品20の表面に設けられる保護膜23の開口部23aのサイズを、電子部品10の電極11よりも小さなサイズとした場合を図示している。保護膜23の開口部23aをこのようなサイズとすることで、開口部23aから露出する電極21のサイズを、それに対応する電子部品10の電極11のサイズを上回らないようなサイズとする。   As an example, FIG. 9A illustrates a case where the size of the opening 23 a of the protective film 23 provided on the surface of the electronic component 20 is smaller than that of the electrode 11 of the electronic component 10. By setting the opening 23a of the protective film 23 to such a size, the size of the electrode 21 exposed from the opening 23a is set so as not to exceed the size of the electrode 11 of the electronic component 10 corresponding thereto.

これにより、上記第1の例で述べたのと同様に、リフロー時に溶融される半田層22の広がりが、保護膜23の開口部23aから露出する電極21のサイズの範囲に抑えられる。この第2の例のような方法によっても、フィレットの形成、括れ形状の接合部の形成が効果的に抑えられ、図9(B)に示すような、球状の接合部30で電子部品10と電子部品20とが高い信頼性で機械的及び電気的に接合された電子装置1bが得られる。この例でも、接合部30と電極21との接合界面のサイズは、接合部30と電極11との接合界面のサイズと同じか又はそれよりも小さくなる。   As a result, as described in the first example, the spread of the solder layer 22 melted at the time of reflow is suppressed to the size range of the electrode 21 exposed from the opening 23a of the protective film 23. Even with the method as in the second example, the formation of fillets and the formation of a constricted joint can be effectively suppressed, and a spherical joint 30 as shown in FIG. An electronic device 1b in which the electronic component 20 is mechanically and electrically joined with high reliability is obtained. Also in this example, the size of the bonding interface between the bonding portion 30 and the electrode 21 is the same as or smaller than the size of the bonding interface between the bonding portion 30 and the electrode 11.

尚、ここでは、球状の接合部30を得るために、電子部品20の電極21のサイズ、又は電子部品20の表面に設ける保護膜23から露出させる電極21のサイズを調整する例を示した。このほか、球状の接合部30を得るためには、電子部品10の電極11のサイズ、又は電子部品10の表面に設ける保護膜から露出させる電極11のサイズを調整することもできる。   Here, an example of adjusting the size of the electrode 21 of the electronic component 20 or the size of the electrode 21 exposed from the protective film 23 provided on the surface of the electronic component 20 in order to obtain the spherical joint 30 has been shown. In addition, in order to obtain the spherical joint 30, the size of the electrode 11 of the electronic component 10 or the size of the electrode 11 exposed from the protective film provided on the surface of the electronic component 10 can be adjusted.

次に、第3の実施の形態について説明する。
図10は第3の実施の形態に係る電子部品間接合の第1の例を示す図である。図10には、接合時の要部断面の一例を模式的に図示している。
Next, a third embodiment will be described.
FIG. 10 is a diagram illustrating a first example of bonding between electronic components according to the third embodiment. In FIG. 10, an example of the principal part cross section at the time of joining is typically shown.

例えば、上記第1の実施の形態で述べた電子装置1を得る際には、電子部品10の電極11の表面に設けられた半田バンプ12と、電子部品20の電極21の表面に設けられた半田層22とが接触され、所定の温度でリフローが行われる。   For example, when the electronic device 1 described in the first embodiment is obtained, the solder bump 12 provided on the surface of the electrode 11 of the electronic component 10 and the surface of the electrode 21 of the electronic component 20 are provided. The solder layer 22 is contacted and reflow is performed at a predetermined temperature.

このリフロー時には、例えば、半田バンプ12と半田層22とが所望の温度となるように、電子部品10及び電子部品20を全体的に加熱することができる。
このほか、リフロー時には、図10に示すように、加熱40を、電子部品20側から行うことができる。例えば、ヒータ等の加熱器を用い、電子部品20の、電極21の配設面とは反対の面側から、加熱40を行う。
At the time of this reflow, for example, the electronic component 10 and the electronic component 20 can be heated as a whole so that the solder bump 12 and the solder layer 22 have a desired temperature.
In addition, at the time of reflow, as shown in FIG. 10, heating 40 can be performed from the electronic component 20 side. For example, using a heater such as a heater, heating 40 is performed from the surface of the electronic component 20 opposite to the surface on which the electrode 21 is disposed.

電子部品20側から加熱40を行うと、電子部品20の電極21の表面に設けられる半田層22、電子部品10の電極11の表面に設けられる半田バンプ12の表層部が温度上昇によって溶融される一方、半田バンプ12の内部の温度上昇は抑えられる。半田バンプ12の内部の温度上昇が抑えられることで、形成される接合部30の、溶融されずに残る半田バンプ12の固相部と、電子部品10の電極11との界面における、比較的脆弱な化合物(上記図4に示す化合物132)の形成が、一層効果的に抑えられる。   When heating 40 is performed from the electronic component 20 side, the solder layer 22 provided on the surface of the electrode 21 of the electronic component 20 and the surface layer portion of the solder bump 12 provided on the surface of the electrode 11 of the electronic component 10 are melted by the temperature rise. On the other hand, the temperature rise inside the solder bump 12 can be suppressed. By suppressing the temperature rise inside the solder bump 12, it is relatively fragile at the interface between the solid portion of the solder bump 12 that remains without being melted and the electrode 11 of the electronic component 10 in the joint 30 to be formed. Formation of such a compound (compound 132 shown in FIG. 4 above) is more effectively suppressed.

このように、電子部品20側から加熱40を行うことで、部位31、部位32及び部位33を含む球状の接合部30を得てもよい。
図11は第3の実施の形態に係る電子部品間接合の第2の例を示す図である。図11には、接合時の要部断面の一例を模式的に図示している。
Thus, the spherical joint 30 including the part 31, the part 32, and the part 33 may be obtained by performing the heating 40 from the electronic component 20 side.
FIG. 11 is a diagram illustrating a second example of bonding between electronic components according to the third embodiment. FIG. 11 schematically shows an example of a cross-section of the main part at the time of joining.

電子部品10と電子部品20とを接合する際のリフロー時には、図11に示すように、電子部品20側から加熱40を行うと共に、電子部品10側から冷却50を行うこともできる。例えば、ヒータ等の加熱器を用い、電子部品20の、電極21の配設面とは反対の面側から、加熱40を行うと共に、ファン等の冷却器を用い、電子部品10の、電極11の配設面とは反対の面側から、冷却50を行う。   At the time of reflow when joining the electronic component 10 and the electronic component 20, as shown in FIG. 11, the heating 40 can be performed from the electronic component 20 side and the cooling 50 can be performed from the electronic component 10 side. For example, using a heater such as a heater, heating 40 is performed from the surface of the electronic component 20 opposite to the surface where the electrode 21 is disposed, and a cooling device such as a fan is used to heat the electrode 11 of the electronic component 10. Cooling 50 is performed from the side opposite to the arrangement surface.

このように、電子部品20側から加熱40を行うと共に、電子部品10側から冷却50を行うことで、部位31、部位32及び部位33を含む球状の接合部30を得てもよい。
以上述べた第1〜第3の実施の形態に係る電子部品10及び電子部品20において、電極11及び電極21は、パッドとすることができるほか、電子部品10及び電子部品20の表面から一定の高さで突出するポスト(ピラー)とすることもできる。
As described above, the spherical joint 30 including the portion 31, the portion 32, and the portion 33 may be obtained by performing the heating 40 from the electronic component 20 side and the cooling 50 from the electronic component 10 side.
In the electronic component 10 and the electronic component 20 according to the first to third embodiments described above, the electrode 11 and the electrode 21 can be used as pads, and can be fixed from the surface of the electronic component 10 and the electronic component 20. It can also be a post (pillar) protruding at a height.

また、以上述べた第1〜第3の実施の形態に係る電子部品10及び電子部品20には、半導体チップ、半導体パッケージ、擬似SoC(System on a Chip)、回路基板等を用いることができる。これらの構成例について、以下の図12〜図15を参照して説明する。   Moreover, a semiconductor chip, a semiconductor package, a pseudo SoC (System on a Chip), a circuit board, etc. can be used for the electronic component 10 and the electronic component 20 which concern on the 1st-3rd embodiment described above. Examples of these configurations will be described with reference to FIGS. 12 to 15 below.

図12は半導体チップの構成例を示す図である。図12には、半導体チップの一例の要部断面を模式的に図示している。
図12に示す半導体チップ200は、トランジスタ等の回路素子が設けられた半導体基板210と、半導体基板210の表面210aに設けられた配線層220とを有する。
FIG. 12 is a diagram illustrating a configuration example of a semiconductor chip. FIG. 12 schematically shows a cross section of the main part of an example of the semiconductor chip.
A semiconductor chip 200 illustrated in FIG. 12 includes a semiconductor substrate 210 provided with circuit elements such as transistors, and a wiring layer 220 provided on a surface 210 a of the semiconductor substrate 210.

半導体基板210には、シリコン(Si)、ゲルマニウム(Ge)、シリコンゲルマニウム(SiGe)等の基板のほか、ガリウムヒ素(GaAs)、インジウムリン(InP)等の基板が用いられる。このような半導体基板210に、トランジスタ、容量、抵抗等の回路素子が設けられる。図12には一例として、MOS(Metal Oxide Semiconductor)トランジスタ230を図示している。   As the semiconductor substrate 210, a substrate such as gallium arsenide (GaAs) or indium phosphide (InP) is used in addition to a substrate such as silicon (Si), germanium (Ge), or silicon germanium (SiGe). Such a semiconductor substrate 210 is provided with circuit elements such as transistors, capacitors, and resistors. FIG. 12 shows a MOS (Metal Oxide Semiconductor) transistor 230 as an example.

MOSトランジスタ230は、半導体基板210に設けられた素子分離領域211により画定された素子領域に設けられる。MOSトランジスタ230は、半導体基板210上にゲート絶縁膜231を介して形成されたゲート電極232と、ゲート電極232の両側の半導体基板210内に形成されたソース領域233及びドレイン領域234とを有する。ゲート電極232の側壁には、絶縁膜のスペーサ235(サイドウォール)が設けられる。   The MOS transistor 230 is provided in an element region defined by an element isolation region 211 provided in the semiconductor substrate 210. The MOS transistor 230 has a gate electrode 232 formed on the semiconductor substrate 210 via a gate insulating film 231, and a source region 233 and a drain region 234 formed in the semiconductor substrate 210 on both sides of the gate electrode 232. An insulating film spacer 235 (side wall) is provided on the side wall of the gate electrode 232.

このようなMOSトランジスタ230等が設けられた半導体基板210上に、配線層220が設けられる。配線層220は、半導体基板210に設けられたMOSトランジスタ230等に電気的に接続された導体部221(配線、ビア等)と、導体部221を覆う絶縁部222とを有する。導体部221には、Cu等の各種導体材料が用いられる。絶縁部222には、SiO等の無機絶縁材料や、樹脂等の有機絶縁材料が用いられる。   A wiring layer 220 is provided on the semiconductor substrate 210 provided with such a MOS transistor 230 and the like. The wiring layer 220 includes a conductor portion 221 (wiring, via, etc.) electrically connected to the MOS transistor 230 or the like provided on the semiconductor substrate 210 and an insulating portion 222 that covers the conductor portion 221. Various conductor materials such as Cu are used for the conductor portion 221. For the insulating part 222, an inorganic insulating material such as SiO or an organic insulating material such as resin is used.

配線層220には、導体部221に電気的に接続された電極221aが設けられる。ここでは電極221aとしてパッドを図示するが、電極221aをポストとすることもできる。このような電極221aの表面に、上記の半田バンプ12又は半田層22が設けられる。   The wiring layer 220 is provided with an electrode 221 a that is electrically connected to the conductor portion 221. Here, a pad is illustrated as the electrode 221a, but the electrode 221a may be a post. The solder bump 12 or the solder layer 22 is provided on the surface of the electrode 221a.

図13は半導体パッケージの構成例を示す図である。図13(A)及び図13(B)にはそれぞれ、半導体パッケージの一例の要部断面を模式的に図示している。
図13(A)に示す半導体パッケージ300A、図13(B)に示す半導体パッケージ300Bは、パッケージ基板310と、パッケージ基板310上に搭載された半導体チップ320と、半導体チップ320を封止する封止層330とを有する。
FIG. 13 is a diagram illustrating a configuration example of a semiconductor package. FIG. 13A and FIG. 13B each schematically show a cross section of an essential part of an example of a semiconductor package.
A semiconductor package 300A illustrated in FIG. 13A and a semiconductor package 300B illustrated in FIG. 13B include a package substrate 310, a semiconductor chip 320 mounted on the package substrate 310, and a seal for sealing the semiconductor chip 320. Layer 330.

パッケージ基板310には、例えば、プリント基板が用いられる。パッケージ基板310は、導体部311(配線、ビア等)と、導体部311を覆う絶縁部312とを有する。導体部311には、Cu等の各種導体材料が用いられる。絶縁部312には、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂等の樹脂材料、そのような樹脂材料をガラス繊維や炭素繊維に含浸した複合樹脂材料等が用いられる。   For example, a printed circuit board is used as the package substrate 310. The package substrate 310 includes a conductor portion 311 (wiring, via, etc.) and an insulating portion 312 that covers the conductor portion 311. Various conductor materials such as Cu are used for the conductor portion 311. For the insulating portion 312, a resin material such as a phenol resin, an epoxy resin, or a polyimide resin, a composite resin material in which such a resin material is impregnated with glass fiber or carbon fiber, or the like is used.

図13(A)の半導体パッケージ300Aでは、パッケージ基板310の表面310aに、半導体チップ320が、樹脂や導電性ペースト等のダイアタッチ材341で接着、固定され、ワイヤ350でワイヤボンディングされる。半導体チップ320及びワイヤ350は、封止層330で封止される。また、図13(B)の半導体パッケージ300Bでは、パッケージ基板310の表面310aに、半導体チップ320が、半田バンプ321でフリップチップ接続される。パッケージ基板310と半導体チップ320との間には、アンダーフィル樹脂342が充填される。半導体チップ320は、封止層330で封止される。封止層330には、エポキシ樹脂等の樹脂材料、そのような樹脂材料に絶縁性フィラーを含有させた材料等が用いられる。   In the semiconductor package 300 </ b> A of FIG. 13A, the semiconductor chip 320 is bonded and fixed to the surface 310 a of the package substrate 310 with a die attach material 341 such as resin or conductive paste, and wire-bonded with a wire 350. The semiconductor chip 320 and the wire 350 are sealed with a sealing layer 330. Further, in the semiconductor package 300B of FIG. 13B, the semiconductor chip 320 is flip-chip connected to the surface 310a of the package substrate 310 by the solder bumps 321. An underfill resin 342 is filled between the package substrate 310 and the semiconductor chip 320. The semiconductor chip 320 is sealed with a sealing layer 330. For the sealing layer 330, a resin material such as an epoxy resin, a material in which an insulating filler is contained in such a resin material, or the like is used.

パッケージ基板310の裏面310bには、導体部311に電気的に接続された電極311aが設けられる。ここでは電極311aとしてパッドを図示するが、電極311aをポストとすることもできる。このような電極311aの表面に、上記の半田バンプ12又は半田層22が設けられる。   An electrode 311 a electrically connected to the conductor portion 311 is provided on the back surface 310 b of the package substrate 310. Here, a pad is illustrated as the electrode 311a, but the electrode 311a may be a post. The solder bump 12 or the solder layer 22 is provided on the surface of the electrode 311a.

尚、半導体パッケージ300A及び半導体パッケージ300Bのパッケージ基板310上には、同種又は異種の複数の半導体チップ320が搭載されてもよく、また、半導体チップ320のほか、チップコンデンサ等の他の電子部品が搭載されてもよい。   A plurality of semiconductor chips 320 of the same type or different types may be mounted on the package substrate 310 of the semiconductor package 300A and the semiconductor package 300B. In addition to the semiconductor chip 320, other electronic components such as a chip capacitor may be included. It may be mounted.

図14は半導体パッケージの別の構成例を示す図である。図14には、半導体パッケージの別例の要部断面を模式的に図示している。
図14に示す半導体パッケージ400は、樹脂層410と、樹脂層410に埋設された同種又は異種の複数(ここでは一例として2つ)の半導体チップ420と、樹脂層410の表面410aに設けられた配線層430(再配線層)とを有する。半導体パッケージ400は、擬似SoC等とも称される。
FIG. 14 is a diagram showing another configuration example of the semiconductor package. FIG. 14 schematically shows a cross section of a main part of another example of the semiconductor package.
A semiconductor package 400 shown in FIG. 14 is provided on the resin layer 410, a plurality of semiconductor chips 420 of the same type or different types (two as an example here) embedded in the resin layer 410, and the surface 410a of the resin layer 410. And a wiring layer 430 (rewiring layer). The semiconductor package 400 is also referred to as pseudo SoC or the like.

半導体チップ420は、その端子421の配設面が露出するように樹脂層410に埋設される。配線層430は、Cu等の導体部431(再配線、ビア等)と、導体部431を覆う樹脂材料等の絶縁部432とを有する。   The semiconductor chip 420 is embedded in the resin layer 410 so that the arrangement surface of the terminal 421 is exposed. The wiring layer 430 includes a conductor portion 431 (rewiring, via, etc.) such as Cu and an insulating portion 432 such as a resin material that covers the conductor portion 431.

配線層430には、導体部431に電気的に接続された電極431aが設けられる。ここでは電極431aとしてパッドを図示するが、電極431aをポストとすることもできる。このような電極431aの表面に、上記の半田バンプ12又は半田層22が設けられる。   The wiring layer 430 is provided with an electrode 431 a that is electrically connected to the conductor portion 431. Here, a pad is illustrated as the electrode 431a, but the electrode 431a may be a post. The solder bump 12 or the solder layer 22 is provided on the surface of the electrode 431a.

尚、半導体パッケージ400の樹脂層410には、1つの半導体チップ420、或いは同種又は異種の3つ以上の半導体チップ420が埋設されてもよく、また、半導体チップ420のほか、チップコンデンサ等の他の電子部品が埋設されてもよい。   In addition, one semiconductor chip 420 or three or more semiconductor chips 420 of the same kind or different kinds may be embedded in the resin layer 410 of the semiconductor package 400. In addition to the semiconductor chip 420, other than a chip capacitor or the like. The electronic component may be embedded.

図15は回路基板の構成例を示す図である。図15には、回路基板の一例の要部断面を模式的に図示している。
図15には、回路基板500として、複数の配線層を含む多層配線基板を例示している。回路基板500は、Cu等の導体部511(配線、ビア等)と、導体部511を覆う樹脂材料等の絶縁部512とを有する。
FIG. 15 is a diagram illustrating a configuration example of a circuit board. FIG. 15 schematically illustrates a cross-section of an essential part of an example of a circuit board.
FIG. 15 illustrates a multilayer wiring board including a plurality of wiring layers as the circuit board 500. The circuit board 500 includes a conductor portion 511 (wiring, via, etc.) such as Cu and an insulating portion 512 such as a resin material that covers the conductor portion 511.

回路基板500の表面には、導体部511に電気的に接続された電極511aが設けられる。ここでは電極511aとしてパッドを図示するが、電極511aをポストとすることもできる。このような電極511aの表面に、上記の半田バンプ12又は半田層22が設けられる。   An electrode 511 a electrically connected to the conductor portion 511 is provided on the surface of the circuit board 500. Here, a pad is illustrated as the electrode 511a, but the electrode 511a may be a post. The solder bump 12 or the solder layer 22 is provided on the surface of the electrode 511a.

図12に示す半導体チップ200、図13及び図14に示す半導体パッケージ300A,300B,400、並びに図15に示す回路基板500等の各種電子部品が、第1〜第3の実施の形態に係る電子部品10及び電子部品20に採用可能である。   Various electronic components such as the semiconductor chip 200 shown in FIG. 12, the semiconductor packages 300 </ b> A, 300 </ b> B, and 400 shown in FIGS. 13 and 14, and the circuit board 500 shown in FIG. 15 are electronic devices according to the first to third embodiments. It can be used for the component 10 and the electronic component 20.

以上説明した第1〜第3の実施の形態に係る電子装置1,1a,1b等は、各種電子機器(電子装置とも称する)に用いることができる。例えば、コンピュータ(パーソナルコンピュータ、スーパーコンピュータ、サーバ等)、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に用いることができる。   The electronic devices 1, 1a, 1b and the like according to the first to third embodiments described above can be used for various electronic devices (also referred to as electronic devices). For example, it can be used for various electronic devices such as computers (personal computers, supercomputers, servers, etc.), smart phones, mobile phones, tablet terminals, sensors, cameras, audio devices, measuring devices, inspection devices, and manufacturing devices.

図16は電子機器の一例を示す図である。図16には、電子機器の一例を模式的に図示している。
図16に示すように、例えば上記図5及び図6に示したような電子装置1が、先に例示したような各種の電子機器60に搭載(内蔵)される。電子装置1では、部位31、部位32及び部位33を含み、強度及び信頼性の高い、球状の接合部30によって、電子部品10と電子部品20とが機械的及び電気的に接合される。これにより、信頼性の高い電子装置1が実現され、そのような電子装置1を搭載する、信頼性の高い電子機器60が実現される。
FIG. 16 illustrates an example of an electronic device. FIG. 16 schematically illustrates an example of an electronic device.
As shown in FIG. 16, for example, the electronic device 1 as shown in FIGS. 5 and 6 is mounted (built in) in various electronic devices 60 as exemplified above. In the electronic device 1, the electronic component 10 and the electronic component 20 are mechanically and electrically joined to each other by the spherical joint 30 including the part 31, the part 32, and the part 33 and having high strength and reliability. As a result, a highly reliable electronic device 1 is realized, and a highly reliable electronic device 60 equipped with such an electronic device 1 is realized.

以上説明した実施の形態に関し、更に以下の付記を開示する。
(付記1) 第1電極を備える第1電子部品と、
前記第1電極と対向する第2電極を備える第2電子部品と、
前記第1電極と前記第2電極とを接合する接合部と
を含み、
前記接合部は、
前記第1電極の表面に設けられ、第1融点を有する第1半田が含まれる第1部位と、
前記第2電極の表面に設けられ、前記第1融点よりも低い第2融点を有する第2半田が含まれる第2部位と、
前記第1部位と前記第2部位との間に設けられ、前記第1半田と前記第2半田の互いの成分を含有する第3半田が含まれる第3部位と
を備え、球状の外形を有することを特徴とする電子装置。
Regarding the embodiment described above, the following additional notes are further disclosed.
(Additional remark 1) The 1st electronic component provided with the 1st electrode,
A second electronic component comprising a second electrode facing the first electrode;
A joining portion for joining the first electrode and the second electrode;
The joint is
A first portion provided on a surface of the first electrode and including a first solder having a first melting point;
A second portion including a second solder provided on a surface of the second electrode and having a second melting point lower than the first melting point;
A third portion provided between the first portion and the second portion and including a third solder containing the components of the first solder and the second solder and having a spherical outer shape; An electronic device characterized by that.

(付記2) 前記第3部位は、前記第1部位を取り囲み、
前記第2部位は、前記第1部位を取り囲む前記第3部位を取り囲むことを特徴とする付記1に記載の電子装置。
(Supplementary Note 2) The third part surrounds the first part,
The electronic device according to appendix 1, wherein the second part surrounds the third part surrounding the first part.

(付記3) 前記第1融点は、200℃以上であり、
前記第2融点は、150℃以下であることを特徴とする付記1又は2に記載の電子装置。
(Supplementary Note 3) The first melting point is 200 ° C or higher,
The electronic device according to appendix 1 or 2, wherein the second melting point is 150 ° C or lower.

(付記4) 前記第1半田は、スズ、銀及び銅を含み、
前記第2半田は、スズ及びビスマス、又は、スズ及びインジウムを含むことを特徴とする付記1乃至3のいずれかに記載の電子装置。
(Supplementary Note 4) The first solder includes tin, silver, and copper.
The electronic device according to any one of appendices 1 to 3, wherein the second solder contains tin and bismuth, or tin and indium.

(付記5) 前記第2半田は、銀を更に含むことを特徴とする付記4に記載の電子装置。
(付記6) 前記接合部と前記第2電極との接合界面の第2サイズが、前記接合部と前記第1電極との接合界面の第1サイズと同じか又は前記第1サイズよりも小さいことを特徴とする付記1乃至5のいずれかに記載の電子装置。
(Supplementary note 5) The electronic device according to supplementary note 4, wherein the second solder further contains silver.
(Supplementary Note 6) The second size of the bonding interface between the bonding portion and the second electrode is the same as or smaller than the first size of the bonding interface between the bonding portion and the first electrode. The electronic device according to any one of appendices 1 to 5, characterized in that:

(付記7) 前記接合部は、前記第1電極との接合界面の第1サイズ及び前記第2電極との接合界面の第2サイズよりも、前記第1電極と前記第2電極との中間部の第3サイズが大きい太鼓形状であることを特徴とする付記1乃至6のいずれかに記載の電子装置。   (Additional remark 7) The said junction part is an intermediate part of a said 1st electrode and a said 2nd electrode rather than the 1st size of the junction interface with a said 1st electrode, and the 2nd size of the junction interface with a said 2nd electrode. The electronic device according to any one of appendices 1 to 6, wherein the third size is a large drum shape.

(付記8) 第1電子部品の第1電極と、第2電子部品の、前記第1電極に対向する第2電極とを、接合部によって接合する工程を含み、
前記接合部は、
前記第1電極の表面に設けられ、第1融点を有する第1半田が含まれる第1部位と、
前記第2電極の表面に設けられ、前記第1融点よりも低い第2融点を有する第2半田が含まれる第2部位と、
前記第1部位と前記第2部位との間に設けられ、前記第1半田と前記第2半田の互いの成分を含有する第3半田が含まれる第3部位と
を備え、球状の外形を有することを特徴とする電子装置の製造方法。
(Additional remark 8) The process of joining the 1st electrode of a 1st electronic component and the 2nd electrode of the 2nd electronic component facing the said 1st electrode by a junction part,
The joint is
A first portion provided on a surface of the first electrode and including a first solder having a first melting point;
A second portion including a second solder provided on a surface of the second electrode and having a second melting point lower than the first melting point;
A third portion provided between the first portion and the second portion and including a third solder containing the components of the first solder and the second solder and having a spherical outer shape; A method for manufacturing an electronic device.

(付記9) 前記第3部位は、前記第1部位を取り囲み、
前記第2部位は、前記第1部位を取り囲む前記第3部位を取り囲むことを特徴とする付記8に記載の電子装置の製造方法。
(Supplementary Note 9) The third part surrounds the first part,
The method of manufacturing an electronic device according to appendix 8, wherein the second part surrounds the third part surrounding the first part.

(付記10) 前記第1電極と前記第2電極とを前記接合部によって接合する工程は、前記第1電極の表面に設けられ前記第1半田が含まれる半田バンプと、前記第2電極の表面に設けられ前記第2半田が含まれる半田層とを接触させ、前記第2融点超、且つ前記第1融点未満の温度で加熱する工程を含むことを特徴とする付記8又は9に記載の電子装置の製造方法。   (Additional remark 10) The process of joining the said 1st electrode and the said 2nd electrode by the said junction part is provided in the surface of the said 1st electrode, the solder bump containing the said 1st solder, and the surface of the said 2nd electrode 10. The electron according to appendix 8 or 9, comprising a step of contacting the solder layer including the second solder and heating at a temperature higher than the second melting point and lower than the first melting point. Device manufacturing method.

(付記11) 前記第2融点超、且つ前記第1融点未満の温度で加熱する工程は、前記第2融点よりも40℃以上高い温度、且つ前記第1融点未満の温度で加熱する工程を含むことを特徴とする付記10に記載の電子装置の製造方法。   (Supplementary Note 11) The step of heating at a temperature above the second melting point and less than the first melting point includes a step of heating at a temperature that is 40 ° C. higher than the second melting point and less than the first melting point. Item 11. The method for manufacturing an electronic device according to Item 10, wherein:

(付記12) 前記第2電極の、前記半田層が設けられる領域の第2サイズが、前記第1電極の、前記半田バンプが設けられる領域の第1サイズと同じか又は前記第1サイズよりも小さいことを特徴とする付記10又は11に記載の電子装置の製造方法。   (Additional remark 12) The 2nd size of the area | region in which the said solder layer of the said 2nd electrode is provided is the same as the 1st size of the area | region in which the said solder bump is provided in the said 1st electrode, or is more than the said 1st size. Item 12. The method for manufacturing an electronic device according to Item 10 or 11, wherein the method is small.

(付記13) 前記第2融点超、且つ前記第1融点未満の温度で加熱する工程は、前記第1電子部品及び前記第2電子部品のうち、前記第2電子部品の側から、前記第2融点超、且つ前記第1融点未満の温度で加熱する工程を含むことを特徴とする付記10乃至12のいずれかに記載の電子装置の製造方法。   (Supplementary Note 13) The step of heating at a temperature above the second melting point and less than the first melting point is performed from the second electronic component side of the first electronic component and the second electronic component. 13. The method for manufacturing an electronic device according to any one of appendices 10 to 12, further comprising a step of heating at a temperature exceeding the melting point and less than the first melting point.

(付記14) 前記第1融点は、200℃以上であり、
前記第2融点は、150℃以下であることを特徴とする付記8乃至13のいずれかに記載の電子装置の製造方法。
(Supplementary Note 14) The first melting point is 200 ° C or higher,
14. The method for manufacturing an electronic device according to any one of appendices 8 to 13, wherein the second melting point is 150 ° C. or lower.

(付記15) 前記第1半田は、スズ、銀及び銅を含み、
前記第2半田は、スズ及びビスマス、又は、スズ及びインジウムを含むことを特徴とする付記8乃至14のいずれかに記載の電子装置の製造方法。
(Supplementary Note 15) The first solder includes tin, silver, and copper.
15. The method of manufacturing an electronic device according to any one of appendices 8 to 14, wherein the second solder includes tin and bismuth, or tin and indium.

1,1a,1b,100a,100b 電子装置
10,20,110,120 電子部品
11,21,111,121,221a,311a,431a,511a 電極
12,112,321 半田バンプ
22,122 半田層
23 保護膜
23a 開口部
30,30a,130a,130b 接合部
31,32,33 部位
35,131 フィレット
40 加熱
50 冷却
60 電子機器
132 化合物
200,320,420 半導体チップ
210 半導体基板
210a,310a,410a 表面
211 素子分離領域
220,430 配線層
221,311,431,511 導体部
222,312,432,512 絶縁部
230 MOSトランジスタ
231 ゲート絶縁膜
232 ゲート電極
233 ソース領域
234 ドレイン領域
235 スペーサ
300A,300B,400 半導体パッケージ
310 パッケージ基板
310b 裏面
330 封止層
341 ダイアタッチ材
342 アンダーフィル樹脂
350 ワイヤ
410 樹脂層
421 端子
500 回路基板
1, 1a, 1b, 100a, 100b Electronic device 10, 20, 110, 120 Electronic component 11, 21, 111, 121, 221a, 311a, 431a, 511a Electrode 12, 112, 321 Solder bump 22, 122 Solder layer 23 Protection Membrane 23a Opening 30,30a, 130a, 130b Joint 31,32,33 Site 35,131 Fillet 40 Heating 50 Cooling 60 Electronic device 132 Compound 200, 320, 420 Semiconductor chip 210 Semiconductor substrate 210a, 310a, 410a Surface 211 element Isolation region 220, 430 Wiring layer 221, 311, 431, 511 Conductor portion 222, 312, 432, 512 Insulating portion 230 MOS transistor 231 Gate insulating film 232 Gate electrode 233 Source region 234 Drain region 235 Spa Sa 300A, 300B, 400 semiconductor package 310 package substrate 310b back surface 330 sealing layer 341 die attach material 342 underfill resin 350 wire 410 resin layer 421 terminal 500 circuit board

Claims (8)

第1電極を備える第1電子部品と、
前記第1電極と対向する第2電極を備える第2電子部品と、
前記第1電極と前記第2電極とを接合する接合部と
を含み、
前記接合部は、
前記第1電極の表面に設けられ、第1融点を有する第1半田が含まれる第1部位と、
前記第2電極の表面に設けられ、前記第1融点よりも低い第2融点を有する第2半田が含まれる第2部位と、
前記第1部位と前記第2部位との間に設けられ、前記第1半田と前記第2半田の互いの成分を含有する第3半田が含まれる第3部位と
を備え、球状の外形を有することを特徴とする電子装置。
A first electronic component comprising a first electrode;
A second electronic component comprising a second electrode facing the first electrode;
A joining portion for joining the first electrode and the second electrode,
The joint is
A first portion provided on a surface of the first electrode and including a first solder having a first melting point;
A second portion including a second solder provided on a surface of the second electrode and having a second melting point lower than the first melting point;
A third portion provided between the first portion and the second portion and including a third solder containing the components of the first solder and the second solder and having a spherical outer shape; An electronic device characterized by that.
前記第3部位は、前記第1部位を取り囲み、
前記第2部位は、前記第1部位を取り囲む前記第3部位を取り囲むことを特徴とする請求項1に記載の電子装置。
The third part surrounds the first part;
The electronic device according to claim 1, wherein the second part surrounds the third part surrounding the first part.
前記第1融点は、200℃以上であり、
前記第2融点は、150℃以下であることを特徴とする請求項1又は2に記載の電子装置。
The first melting point is 200 ° C. or higher,
The electronic device according to claim 1, wherein the second melting point is 150 ° C. or lower.
前記第1半田は、スズ、銀及び銅を含み、
前記第2半田は、スズ及びビスマス、又は、スズ及びインジウムを含むことを特徴とする請求項1乃至3のいずれかに記載の電子装置。
The first solder includes tin, silver and copper,
The electronic device according to claim 1, wherein the second solder contains tin and bismuth, or tin and indium.
第1電子部品の第1電極と、第2電子部品の、前記第1電極に対向する第2電極とを、接合部によって接合する工程を含み、
前記接合部は、
前記第1電極の表面に設けられ、第1融点を有する第1半田が含まれる第1部位と、
前記第2電極の表面に設けられ、前記第1融点よりも低い第2融点を有する第2半田が含まれる第2部位と、
前記第1部位と前記第2部位との間に設けられ、前記第1半田と前記第2半田の互いの成分を含有する第3半田が含まれる第3部位と
を備え、球状の外形を有することを特徴とする電子装置の製造方法。
Joining the first electrode of the first electronic component and the second electrode of the second electronic component facing the first electrode by a joint portion;
The joint is
A first portion provided on a surface of the first electrode and including a first solder having a first melting point;
A second portion including a second solder provided on a surface of the second electrode and having a second melting point lower than the first melting point;
A third portion provided between the first portion and the second portion and including a third solder containing the components of the first solder and the second solder and having a spherical outer shape; A method for manufacturing an electronic device.
前記第3部位は、前記第1部位を取り囲み、
前記第2部位は、前記第1部位を取り囲む前記第3部位を取り囲むことを特徴とする請求項5に記載の電子装置の製造方法。
The third part surrounds the first part;
The method of manufacturing an electronic device according to claim 5, wherein the second part surrounds the third part surrounding the first part.
前記第1電極と前記第2電極とを前記接合部によって接合する工程は、前記第1電極の表面に設けられ前記第1半田が含まれる半田バンプと、前記第2電極の表面に設けられ前記第2半田が含まれる半田層とを接触させ、前記第2融点超、且つ前記第1融点未満の温度で加熱する工程を含むことを特徴とする請求項5又は6に記載の電子装置の製造方法。   The step of bonding the first electrode and the second electrode by the bonding portion includes a solder bump provided on the surface of the first electrode and including the first solder, and provided on the surface of the second electrode. The method for manufacturing an electronic device according to claim 5, further comprising a step of contacting a solder layer including the second solder and heating at a temperature above the second melting point and less than the first melting point. Method. 前記第2融点超、且つ前記第1融点未満の温度で加熱する工程は、前記第2融点よりも40℃以上高い温度、且つ前記第1融点未満の温度で加熱する工程を含むことを特徴とする請求項7に記載の電子装置の製造方法。   The step of heating at a temperature above the second melting point and less than the first melting point includes a step of heating at a temperature that is 40 ° C. or more higher than the second melting point and less than the first melting point. An electronic device manufacturing method according to claim 7.
JP2015239887A 2015-12-09 2015-12-09 Electronic device and method of manufacturing electronic device Pending JP2017107955A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015239887A JP2017107955A (en) 2015-12-09 2015-12-09 Electronic device and method of manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015239887A JP2017107955A (en) 2015-12-09 2015-12-09 Electronic device and method of manufacturing electronic device

Publications (1)

Publication Number Publication Date
JP2017107955A true JP2017107955A (en) 2017-06-15

Family

ID=59060129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015239887A Pending JP2017107955A (en) 2015-12-09 2015-12-09 Electronic device and method of manufacturing electronic device

Country Status (1)

Country Link
JP (1) JP2017107955A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021065907A1 (en) * 2019-10-03 2021-04-08 ローム株式会社 Semiconductor device, electronic component, and electronic component production method
WO2022050186A1 (en) * 2020-09-04 2022-03-10 株式会社新菱 Sn-in-based low melting-point joining member, production method therefor, semiconductor electronic circuit, and mounting method therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428931A (en) * 1987-07-24 1989-01-31 Nec Corp Semiconductor device
JPH10294337A (en) * 1997-04-21 1998-11-04 Toshiba Corp Semiconductor device and manufacture thereof
JP2002076605A (en) * 2000-06-12 2002-03-15 Hitachi Ltd Semiconductor module and circuit board for connecting semiconductor device
JP2004526309A (en) * 2001-02-08 2004-08-26 インターナショナル・ビジネス・マシーンズ・コーポレーション Method of forming electronic structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428931A (en) * 1987-07-24 1989-01-31 Nec Corp Semiconductor device
JPH10294337A (en) * 1997-04-21 1998-11-04 Toshiba Corp Semiconductor device and manufacture thereof
JP2002076605A (en) * 2000-06-12 2002-03-15 Hitachi Ltd Semiconductor module and circuit board for connecting semiconductor device
JP2004526309A (en) * 2001-02-08 2004-08-26 インターナショナル・ビジネス・マシーンズ・コーポレーション Method of forming electronic structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021065907A1 (en) * 2019-10-03 2021-04-08 ローム株式会社 Semiconductor device, electronic component, and electronic component production method
WO2022050186A1 (en) * 2020-09-04 2022-03-10 株式会社新菱 Sn-in-based low melting-point joining member, production method therefor, semiconductor electronic circuit, and mounting method therefor

Similar Documents

Publication Publication Date Title
US8952271B2 (en) Circuit board, semiconductor device, and method of manufacturing semiconductor device
KR100790978B1 (en) A joining method at low temperature, anda mounting method of semiconductor package using the joining method
KR100719905B1 (en) Sn-bi alloy solder and semiconductor using the same
US7951701B2 (en) Semiconductor device having elastic solder bump to prevent disconnection
KR101317019B1 (en) Soldering method and related device for improved resistance to brittle fracture
US8673762B2 (en) Solder, soldering method, and semiconductor device
JP2006261641A (en) Semiconductor package assembly
JP2007287712A (en) Semiconductor device, packaging structure thereof, and manufacturing method of semiconductor device and packaging structure
US11444054B2 (en) Semiconductor element mounting structure, and combination of semiconductor element and substrate
JP2007059485A (en) Semiconductor device, substrate and method of manufacturing semiconductor device
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP4022139B2 (en) Electronic device, electronic device mounting method, and electronic device manufacturing method
JP2009099669A (en) Mounting structure of electronic component, and mounting method thereof
JP2015008254A (en) Circuit board, method of manufacturing the same, method of manufacturing semiconductor device, and method of manufacturing mounting substrate
JP4366838B2 (en) Method for manufacturing electronic circuit module
JP2017107955A (en) Electronic device and method of manufacturing electronic device
JP6659950B2 (en) Electronic devices and equipment
JP6287310B2 (en) Electronic component, method for manufacturing electronic component, and method for manufacturing electronic device
JP6784053B2 (en) Manufacturing method of electronic device
JP4940662B2 (en) Solder bump, method of forming solder bump, and semiconductor device
JP5630060B2 (en) Solder bonding method, semiconductor device and manufacturing method thereof
US11239190B2 (en) Solder-metal-solder stack for electronic interconnect
JP2019054115A (en) Semiconductor device manufacturing method
JP2000101014A (en) Semiconductor device
JP5899701B2 (en) SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191119