JP3693964B2 - シンセサイザ誤動作防止回路および無線送受信機 - Google Patents
シンセサイザ誤動作防止回路および無線送受信機 Download PDFInfo
- Publication number
- JP3693964B2 JP3693964B2 JP2002026575A JP2002026575A JP3693964B2 JP 3693964 B2 JP3693964 B2 JP 3693964B2 JP 2002026575 A JP2002026575 A JP 2002026575A JP 2002026575 A JP2002026575 A JP 2002026575A JP 3693964 B2 JP3693964 B2 JP 3693964B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- synthesizer
- signal
- transmission
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、２キャリア対応構成の無線送受信機の構成に関し、特に、無線部にあるシンセサイザ回路の信頼性を向上させた無線送受信機の構成に関する。
【０００２】
【従来の技術】
Ｗ-ＣＤＭＡ方式等の無線基地局装置において、例えば、２キャリア対応構成（以下、２ＲＦ構成と称す）の無線送受信機が用いられることがある。２ＲＦ構成の無線送受信機には２つの無線部（以下、ＲＦ部と称す）がある。ＲＦ部には、送信回路および受信回路内のミキサ回路（以下、ＭＩＸ回路と称す）に局部発信信号を供給するシンセサイザ回路がある。そして、シンセサイザ回路には、水晶発振器から基準周波数信号が供給されている。
【０００３】
図７は、従来の２ＲＦ構成の無線送受信機の構成を示すブロック図である。図７を参照すると、無線送受信機（ＴＲＸ）９は、Ａ系ＲＦ部９１、Ｂ系ＲＦ部９２および制御部９３を有している。
【０００４】
Ａ系ＲＦ部９１は、Ａ系送信回路９１１、Ａ系受信回路９１３およびＡ系シンセサイザ回路９１２を有している。Ａ系送信回路９１１はＡ系送信ＭＩＸ回路９１４を含み、Ａ系受信回路９１３はＡ系受信ＭＩＸ回路９１５を含んでいる。
【０００５】
Ｂ系ＲＦ部９２は、Ｂ系送信回路９２１、Ｂ系受信回路９２３およびＢ系シンセサイザ回路９２２を有している。Ｂ系送信回路９２１はＢ系送信ＭＩＸ回路９２４を含み、Ｂ系受信回路９２３はＢ系受信ＭＩＸ回路９２５を含んでいる。
【０００６】
制御部９３はアラーム検出回路９３１を有している。
【０００７】
Ａ系送信回路９１１は、上位装置（不図示）からのＡ系送信ベースバンド信号Ｓ９０４を、Ａ系シンセサイザ回路９１２からのＡ系送信局部発振信号Ｓ９０１を用いたアップコンバートにより周波数変換し、Ａ系送信信号Ｓ９０３としてアンテナ（不図示）に出力する。
【０００８】
Ａ系受信回路９１３は、アンテナ（不図示）からのＡ系受信信号Ｓ９０５を、Ａ系シンセサイザ回路９１２からのＡ系受信局部発振信号Ｓ９０２を用いたダウンコンバートにより周波数変換し、Ａ系受信ベースバンド信号Ｓ９０６として上位装置（不図示）に出力する。
【０００９】
Ａ系シンセサイザ回路９１２は、水晶発振器５からの基準周波数信号Ｓ９１３を入力とし、Ａ系送信局部発振信号Ｓ９０１をＡ系送信回路９１１のＡ系送信ＭＩＸ回路９１４へ出力し、また、Ａ系受信局部発振信号Ｓ９０２をＡ系受信回路９１３のＡ系受信ＭＩＸ回路９１５へ出力する。また、Ａ系シンセサイザ回路９１２は、制御部９３のアラーム検出回路９３１へＡ系ロック信号Ｓ９１４を出力する。
【００１０】
Ｂ系送信回路９２１は、上位装置（不図示）からのＢ系送信ベースバンド信号Ｓ９１０を、Ｂ系シンセサイザ回路９２２からのＢ系送信局部発振信号Ｓ９０７を用いたアップコンバートにより周波数変換し、Ｂ系送信信号Ｓ９０９としてアンテナ（不図示）に出力する。
【００１１】
Ｂ系受信回路９２３は、アンテナ（不図示）からのＢ系受信信号Ｓ９１１を、Ｂ系シンセサイザ回路９２２からのＢ系受信局部発振信号Ｓ９０８を用いたダウンコンバートにより周波数変換し、Ｂ系受信ベースバンド信号Ｓ９１２として上位装置（不図示）に出力する。
【００１２】
Ｂ系シンセサイザ回路９２２は、水晶発振器５からの基準周波数信号Ｓ９１３を入力とし、Ｂ系送信局部発振信号Ｓ９０７をＢ計送信回路９２１のＢ系送信ＭＩＸ回路９２４へ出力し、また、Ｂ系受信局部発振信号Ｓ９０８をＢ系受信回路９２３のＢ系受信ＭＩＸ回路９２５へ出力する。また、Ｂ系シンセサイザ回路９２２は、制御部９３のアラーム検出回路９３１へＢ系ロック信号Ｓ９１５を出力する。
【００１３】
図８は、図７におけるＡ系シンセサイザ回路９１２およびＢ系シンセサイザ回路９２２の構成を示すブロック図である。図８の上側を参照すると、Ａ系シンセサイザ回路９１２は、電源部９１２１、ＰＬＬＩＣ９１２２、電圧制御発振器（ＶＣＯ）９１２３および増幅器（ＡＭＰ）９１２４を有している。ＰＬＬＩＣ９１２２、電圧制御発振器９１２３および増幅器９１２４には電源部９１２１から電源が供給されている。ＰＬＬＩＣ９１２２は、ＰＬＬを構成するためのＩＣである。
【００１４】
ＰＬＬＩＣ９１２２および電圧制御発振器９１２３によりＰＬＬが構成されている。ＰＬＬＩＣ９１２２には基準周波数信号Ｓ９１３が入力されている。ＰＬＬＩＣ９１２２および電圧制御発振器９１２３で構成されたＰＬＬは、基準周波数信号Ｓ９１３に周波数同期した発振信号を出力する。その発振信号が増幅器９１２４で増幅され、Ａ系送信局部発振信号Ｓ９０１およびＡ系受信局部発振信号Ｓ９０２となる。ＰＬＬＩＣ９１２２からは周波数同期がとれているか否かを示すＡ系ロック信号Ｓ９１４が出力されている。
【００１５】
また、図８の下側を参照すると、Ｂ系シンセサイザ回路９２２は、電源部９２２１、ＰＬＬＩＣ９２２２、電圧制御発振器９２２３および増幅器９２２４を有している。ＰＬＬＩＣ９２２２、電圧制御発振器９２２３および増幅器９２２４には電源部９２２１から電源が供給されている。ＰＬＬＩＣ９２２２は、ＰＬＬを構成するためのＩＩＣである。
【００１６】
ＰＬＬＩＣ９２２２および電圧制御発振器９２２３によりＰＬＬが構成されている。ＰＬＬＩＣ９２２２には基準周波数信号Ｓ９１３が入力されている。ＰＬＬＩＣ９２２２および電圧制御発振器９２２３で構成されたＰＬＬは、基準周波数信号Ｓ９１３に周波数同期した発振信号を出力する。その発振信号が増幅器９２２４で増幅され、Ｂ系送信局部発振信号Ｓ９０７およびＢ系受信局部発振信号Ｓ９０８となる。ＰＬＬＩＣ９２２２からは周波数同期がとれているか否かを示すＢ系ロック信号Ｓ９１５が出力されている。
【００１７】
アラーム検出回路９３１は、Ａ系ロック信号Ｓ９１４およびＢ系ロック信号Ｓ９１５を入力として、Ａ系シンセサイザ回路９１２およびＢ系シンセサイザ回路９２２の故障をアラーム信号Ｓ９１６として出力する。
【００１８】
【発明が解決しようとする課題】
図７および図８に示された従来の２ＲＦ構成の無線送受信機９には以下のような問題点を有している。
【００１９】
水晶発振器５からの基準周波数信号Ｓ９１３は、伝送線路の分岐により、Ａ系シンセサイザ回路９１２およびＢ系シンセサイザ回路９２２の双方へ供給されている。したがって、Ａ系シンセサイザ回路９１２が故障すると、基準周波数信号Ｓ９１３の伝送線路を伝ってＢ系シンセサイザ回路９２２へ意図しない電流が流れる。また、Ｂ系シンセサイザ回路９２２が故障すると、同様にして、Ａ系シンセサイザ回路９１２へ意図しない電流が流れる。そのため、従来の２ＲＦ構成の無線送受信機において、いずれか一方のＲＦ部のシンセサイザ回路が故障すると、他方のＲＦ部のシンセサイザ回路が誤動作し、周波数の同期が外れること（以下、アンロックとも称す）がある。
【００２０】
具体的には、電源部９１２１が故障すると、図８に示されるように、ＰＬＬＩＣ９２２２の基準周波数信号Ｓ９１３の入力端子からＰＬＬＩＣ９１２２の基準周波数信号Ｓ９１３の入力端子へ電流Ｉが流れる。ＰＬＬＩＣ９１２２へ入力された電流Ｉは、負荷となる電圧制御発振器９１２３および増幅器９１２４で消費される。
【００２１】
このとき、ＰＬＬＩＣ９２２２では、基準周波数信号Ｓ９１３を検出するための内部オフセット電位が低下し、基準周波数信号Ｓ９１３の検出ができなくなる。基準周波数信号Ｓ９１３が検出できないと、電圧制御発振器９２２３の出力の周波数および位相を基準周波数信号Ｓ９１３のものと比較できなるなる。そのため、Ｂ系シンセサイザ回路９２２のＰＬＬがアンロックする。
【００２２】
さらに、この状態が続くとＡ系のＰＬＬＩＣ９１２２のデバイス自体がＣＭＯＳのラッチアップにより破壊される可能性もある。そうなると、消費電流の予期しない増加等を招く恐れもある。
【００２３】
なお、ここではＡ系シンセサイザ回路９１２の電源部９１２１が故障した場合について説明したが、Ｂ系シンセサイザ回路９２２の電源部９２２１が故障した場合も同様である。
【００２４】
また、一方のシンセサイザ回路の故障が他方のシンセサイザ回路の基準周波数信号検出における誤動作を招くのを防ぐために、２系統のシンセサイザ回路に入力する基準周波数信号を互いに別のものとし、意図しない電流が伝送線路を介して流れ込まないようにすることが考えられる。
【００２５】
しかし、そのためには、各シンセサイザ回路に対して１つづつの水晶発振器が必要となり、無線送受信機９に２つの水晶発振器が必要となるので、装置規模が大きくなり、またコストの高くなる。
【００２６】
本発明の目的は、いずれかのＲＦ部のシンセサイザ回路が故障しても他のＲＦ部のシンセサイザ回路が誤動作しない、複数ＲＦ構成の無線送受信機を小規模な付加回路で実現することである。
【００２７】
【課題を解決するための手段】
上記目的を達成するために、本発明のシンセサイザ誤動作防止回路は、単一の発振器から基準周波数信号を供給され、互いに独立に動作する複数のシンセサイザ回路と、
前記各シンセサイザ回路に対応した複数のスイッチからなり、前記発振器の出力信号を、前記各シンセサイザ回路に対応した前記各スイッチを介して該各シンセサイザ回路に前記基準周波数信号として分配するスイッチ部と、
シンセサイザ回路に故障が生じると、故障した前記シンセサイザ回路に対応したスイッチをオフするスイッチ制御部を有し、
前記各シンセサイザ回路が、複数キャリア対応構成の無線送受信機における、周波数の異なる各無線部に局部発振信号をそれぞれ供給している。
【００２８】
本発明のシンセサイザ誤動作防止回路によれば、いずれかのシンセサイザ回路が故障すると、そのシンセサイザ回路へ基準周波数信号を供給する伝送線路が遮断されるので、そのシンセサイザ回路へ他のシンセサイザ回路から電流が流れ、他のシンセサイザ回路の内部オフセット電位が低下してアンロック状態となることがない。
【００３０】
また、いずれかの周波数の無線部に局部発振信号を供給しているシンセサイザ回路が故障しても、他のシンセサイザ回路の動作が正常に維持される。
【００３１】
また、本発明の他のシンセサイザ誤動作防止回路は、単一の発振器から基準周波数信号を供給され、互いに独立に動作する複数のシンセサイザ回路と、
前記各シンセサイザ回路に対応した複数のスイッチからなり、前記発振器の出力信号を、前記各シンセサイザ回路に対応した前記各スイッチを介して該各シンセサイザ回路に前記基準周波数信号として分配するスイッチ部と、
シンセサイザ回路に故障が生じると、故障した前記シンセサイザ回路に対応したスイッチをオフするスイッチ制御部を有し、
前記シンセサイザ回路は２つであり、前記各シンセサイザ回路が無線送受信機の送信回路および受信回路にそれぞれ局部発振信号を供給している。
【００３２】
したがって、一方のシンセサイザ回路が故障しても、他方のシンセサイザ回路の動作が維持される。
【００３３】
また、前記シンセサイザ回路がＣＭＯＳデバイスのＩＣを含んでよい。
【００３４】
したがって、シンセサイザ回路がＣＭＯＳデバイスを含んでいる場合に、故障したシンセサイザ回路への基準周波数信号の供給が停止される。
【００３５】
本発明の無線送受信機は、シンセサイザ回路から送信回路および受信回路に局部発振信号を供給し、それぞれに固有の周波数で無線信号を送受信する複数の無線部と、
単一の発振器からの基準周波数信号を複数の前記無線部の前記各シンセサイザ回路に分配しており、シンセサイザ回路に故障が生じると、故障した該シンセサイザ回路への前記基準周波数信号を遮断する制御部とを有している。
【００３６】
本発明の他の無線送受信機は、送信シンセサイザ回路から送信回路へ、受信シンセサイザ回路から受信回路へ局部発振信号を供給している無線部と、
単一の発振器からの基準周波数信号を前記無線部の前記送信シンセサイザ回路および前記受信シンセサイザ回路へ分配しており、前記送信シンセサイザ回路または前記受信シンセサイザ回路に故障が生じると、故障した前記送信シンセサイザ回路または前記受信シンセサイザ回路への前記基準周波数信号を遮断する制御部とを有している。
【００３７】
なお、前記無線部が２つの前記受信回路を有し、２つの前記受信回路が互いに異なるセクタに割り当てられ、各セクタに割り当てられた受信回路を含む無線送受信機の組み合わせが各セクタ毎に異なるように複数の無線送受信機が組み合わされて複数セクタをカバーしてもよい。
【００３８】
したがって、いずれかの受信シンセサイザ回路が故障しても、そのセクタの送信シンセサイザ回路の動作が正常に維持され、また、他の無線送受信機の受信回路によりそのセクタがカバーされる。
【００３９】
【発明の実施の形態】
本発明の一実施形態について図面を参照して詳細に説明する。
【００４０】
図１は、本実施形態の無線送受信機の構成を示すブロック図である。図１を参照すると、無線送受信機（ＴＲＸ）１は、Ａ系ＲＦ部１１、Ｂ系ＲＦ部１２および制御部１３を有している。
【００４１】
Ａ系ＲＦ部１１は、Ａ系送信回路１１１、Ａ系受信回路１１３およびＡ系シンセサイザ回路１１２を有している。Ａ系送信回路１１１はＡ系送信ＭＩＸ回路１１４を含み、Ａ系受信回路１１３はＡ系受信ＭＩＸ回路１１５を含んでいる。
【００４２】
Ｂ系ＲＦ部１２は、Ｂ系送信回路１２１、Ｂ系受信回路１２３およびＢ系シンセサイザ回路１２２を有している。Ｂ系送信回路１２１はＢ系送信ＭＩＸ回路１２４を含み、Ｂ系受信回路１２３はＢ系受信ＭＩＸ回路１２５を含んでいる。
【００４３】
制御部１３はアラーム検出回路１３１、スイッチ制御回路１３２およびスイッチ回路１３３を有している。
【００４４】
Ａ系送信回路１１１は、上位装置（不図示）からのＡ系送信ベースバンド信号Ｓ１０４を、Ａ系シンセサイザ回路１１２からのＡ系送信局部発振信号Ｓ１０１を用いたアップコンバートにより周波数変換し、Ａ系送信信号Ｓ１０３としてアンテナ（不図示）に出力する。
【００４５】
Ａ系受信回路１１３は、アンテナ（不図示）からのＡ系受信信号Ｓ１０５を、Ａ系シンセサイザ回路１１２からのＡ系受信局部発振信号Ｓ１０２を用いたダウンコンバートにより周波数変換し、Ａ系受信ベースバンド信号Ｓ１０６として上位装置（不図示）に出力する。
【００４６】
Ａ系シンセサイザ回路１１２は、スイッチ回路１３３からのＡ系基準周波数信号Ｓ１１３を入力とし、Ａ系送信局部発振信号Ｓ１０１をＡ系送信回路１１１のＡ系送信ＭＩＸ回路１１４へ出力し、また、Ａ系受信局部発振信号Ｓ１０２をＡ系受信回路１１３のＡ系受信ＭＩＸ回路１１５へ出力する。また、Ａ系シンセサイザ回路１１２は、制御部１３のスイッチ制御回路１３２へＡ系ロック信号Ｓ１１５を出力する。Ａ系ロック信号Ｓ１１５は、Ａ系シンセサイザ回路１１２が周波数同期のとれている状態（以下、ロック状態と称す）のときハイレベル（以下、“Ｈ”レベルと称す）であり、周波数同期のはずれている状態（以下、アンロック状態と称す）のときローレベル（以下、“Ｌ”レベルと称す）である。
【００４７】
Ｂ系送信回路１２１は、上位装置（不図示）からのＢ系送信ベースバンド信号Ｓ１１０を、Ｂ系シンセサイザ回路１２２からのＢ系送信局部発振信号Ｓ１０７を用いたアップコンバートにより周波数変換し、Ｂ系送信信号Ｓ１０９としてアンテナ（不図示）に出力する。
【００４８】
Ｂ系受信回路１２３は、Ｂ系受信ＭＩＸ回路１２５を有し、アンテナ（不図示）からのＢ系受信信号Ｓ１１１を、Ｂ系シンセサイザ回路１２２からのＢ系受信局部発振信号Ｓ１０８を用いたダウンコンバートにより周波数変換し、Ｂ系受信ベースバンド信号Ｓ１１２として上位装置（不図示）に出力する。
【００４９】
Ｂ系シンセサイザ回路１２２は、スイッチ回路１３３からのＢ系基準周波数信号Ｓ１１４を入力とし、Ｂ系送信局部発振信号Ｓ１０７をＢ系送信回路１２１のＢ系送信ＭＩＸ回路１２４へ出力し、また、Ｂ系受信局部発振信号Ｓ１０８をＢ系受信回路１２３のＢ系受信ＭＩＸ回路１２５へ出力する。また、Ｂ系シンセサイザ回路１２２は、制御部１３のスイッチ制御回路１３２へＢ系ロック信号Ｓ１１６を出力する。Ｂ系ロック信号Ｓ１１６は、Ｂ系シンセサイザ回路１２２がロック状態のとき“Ｈ”レベルであり、アンロック状態のとき“Ｌ”レベルである。
【００５０】
図２は、図１におけるＡ系シンセサイザ回路１１２およびＢ系シンセサイザ回路１２２の構成を示すブロック図である。図２（ａ）を参照すると、Ａ系シンセサイザ回路１１２は、電源部１１２１、ＰＬＬＩＣ１１２２、電圧制御発振器（ＶＣＯ）１１２３および増幅器（ＡＭＰ）１１２４を有している。ＰＬＬＩＣ１１２２、電圧制御発振器１１２３および増幅器１１２４には電源部１１２１から電源が供給されている。ＰＬＬＩＣ１１２２は、ＰＬＬを構成するためのＩＣである。
【００５１】
ＰＬＬＩＣ１１２２および電圧制御発振器１１２３によりＰＬＬが構成されている。ＰＬＬＩＣ１１２２にはＡ系基準周波数信号Ｓ１１３とＶＣＯ周波数信号Ｓ１２１が入力されている。ＰＬＬＩＣ１１２２は、Ａ系基準周波数信号Ｓ１１３とＶＣＯ周波数信号Ｓ１２１の周波数を比較し、比較結果を出力する。比較結果により電圧制御発振器１１２３から出力されるＶＣＯ周波数信号Ｓ１２１の周波数が変化し、最終的にＶＣＯ周波数信号Ｓ１２１の周波数がＡ系基準周波数信号Ｓ１１３の周波数に同期する。
【００５２】
このようにしてＰＬＬＩＣ１１２２および電圧制御発振器１１２３で構成されたＰＬＬは、Ａ系基準周波数信号Ｓ１１３に周波数同期したＶＣＯ周波数信号Ｓ１２１を出力する。そのＶＣＯ周波数信号Ｓ１２１が増幅器１１２４で所定のレベルに増幅され、Ａ系送信局部発振信号Ｓ１０１およびＡ系受信局部発振信号Ｓ１０２となる。ＰＬＬＩＣ１１２２からは周波数同期がとれているか否かを示すＡ系ロック信号Ｓ９１４が出力されている。
【００５３】
また、図２（ｂ）を参照すると、Ｂ系シンセサイザ回路１２２は、電源部１２２１、ＰＬＬＩＣ１１２２２、電圧制御発振器１２２３および増幅器１２２４を有している。ＰＬＬＩＣ１２２２、電圧制御発振器１２２３および増幅器１２２４には電源部１２２１から電源が供給されている。ＰＬＬＩＣ１２２２は、ＰＬＬを構成するためのＩＣである。
【００５４】
ＰＬＬＩＣ１２２２および電圧制御発振器１２２３によりＰＬＬが構成されている。ＰＬＬＩＣ１２２２にはＢ系基準周波数信号Ｓ１１４とＶＣＯ周波数信号Ｓ１２２が入力されている。ＰＬＬＩＣ１２２２は、Ｂ計基準周波数信号Ｓ１１４とＶＣＯ周波数信号Ｓ１２２の周波数を比較し、比較結果を出力する。比較結果により電圧制御発振器１２２３から出力されるＶＣＯ周波数信号Ｓ１２２の周波数が変化し、最終的にＶＣＯ周波数信号Ｓ１２２の周波数がＢ系基準周波数信号Ｓ１１４の周波数に同期する。
【００５５】
このようにしてＰＬＬＩＣ１２２２および電圧制御発振器１２２３で構成されたＰＬＬは、Ｂ系基準周波数信号Ｓ１１４に周波数同期したＶＣＯ周波数信号Ｓ１２２を出力する。そのＶＣＯ周波数信号Ｓ１２２が増幅器１２２４で所定のレベルに増幅され、Ｂ系送信局部発振信号Ｓ１０７およびＢ系受信局部発振信号Ｓ１０８となる。ＰＬＬＩＣ１２２２からは周波数同期がとれているか否かを示すＢ系ロック信号Ｓ１１６が出力されている。
【００５６】
図３は、図１におけるスイッチ回路１３３の構成を示すブロック図である。図３を参照すると、スイッチ回路１３３はＡ系スイッチ１３３１およびＢ系スイッチ１３３２を有している。スイッチ回路１３３に入力された基準周波数信号Ｓ１２０はＡ系スイッチ１３３１を介してＡ系基準周波数信号Ｓ１１３として出力され、また、Ｂ系スイッチ１３３２を介してＢ系基準周波数信号Ｓ１１４として出力される。Ａ系スイッチ１３３１およびＢ系スイッチ１３３２は、スイッチ制御回路１３２からの切り替え制御信号Ｓ１１８により互いに独立にオン／オフ制御される。
【００５７】
スイッチ制御回路１３２は、Ａ系ロック信号Ｓ１１５が“Ｈ”レベルのときＡ系シンセサイザ回路１１２は正常であると判断し、“Ｌ”レベルのとき故障していると判断する。同様に、スイッチ制御回路１３２は、Ｂ系ロック信号Ｓ１１６が“Ｈ”レベルのときＢ系シンセサイザ回路１２２は正常であると判断し、“Ｌ”レベルのとき故障していると判断する。
【００５８】
スイッチ制御回路１３２は切り替え制御信号Ｓ１１８により、シンセサイザ回路が故障した系統のスイッチをオフするようにスイッチ回路１３３を制御する。また、スイッチ制御回路１３２は、Ａ系シンセサイザ回路１１２またはＢ計シンセサイザ回路１２２の故障をシンセアラーム信号Ｓ１１７によりアラーム検出回路１３１に通知する。
【００５９】
表１は、本実施形態のスイッチ制御回路１３２の動作を示す表である。
【００６０】
【表１】
【００６１】
表１に示されたように、Ａ系ロック信号Ｓ１１５が“Ｈ”レベルで、Ｂ系ロック信号Ｓ１１６が“Ｈ”レベルのとき、スイッチ制御回路１３２は、Ａ系シンセサイザ回路１１２およびＢ系シンセサイザ回路１２２が正常であると判断する。そのとき、スイッチ制御回路１３２は、スイッチ回路１３３のＡ系スイッチ１３１およびＢ系スイッチ１３２の双方をオンにする。
【００６２】
また、Ａ系ロック信号Ｓ１１５が“Ｌ”レベルで、Ｂ系ロック信号Ｓ１１６が“Ｈ”レベルのとき、スイッチ制御回路１３２は、Ａ系シンセサイザ回路１１２が故障しており、Ｂ系シンセサイザ回路１２２が正常であると判断する。そのとき、スイッチ制御回路１３２は、スイッチ回路１３３のＡ系スイッチ１３１をオフにし、Ｂ系スイッチ１３２をオンにする。
【００６３】
また、Ａ系ロック信号Ｓ１１５が“Ｈ”レベルで、Ｂ系ロック信号Ｓ１１６が“Ｌ”レベルのとき、スイッチ制御回路１３２は、Ａ系シンセサイザ回路１１２が正常であり、Ｂ系シンセサイザ回路１２２が故障していると判断する。そのとき、スイッチ制御回路１３２は、スイッチ回路１３３のＡ系スイッチ１３１をオンにし、Ｂ系スイッチ１３２をオフにする。
【００６４】
また、Ａ系ロック信号Ｓ１１５が“Ｌ”レベルで、Ｂ系ロック信号Ｓ１１６が“Ｌ”レベルのとき、スイッチ制御回路１３２は、Ａ系シンセサイザ回路１１２およびＢ系シンセサイザ回路１２２が故障していると判断する。そのとき、スイッチ制御回路１３２は、スイッチ回路１３３のＡ系スイッチ１３１およびＢ系スイッチ１３２の双方をオフにする。
【００６５】
アラーム検出回路１３１は、シンセアラーム信号Ｓ１１７により通知されたＡ系シンセサイザ回路１１２またはＢ系シンセサイザ回路１２２の故障をＲＦアラーム信号Ｓ１１９により上位装置（不図示）に通報する。
【００６６】
図４は、本実施形態の無線送受信機の動作を示すフローチャートである。図４を参照すると、まず、各シンセサイザ回路がロックまたはアンロックの状態に応じてロック信号を送出する（ステップＡ１）。そして、スイッチ制御回路１３２がＡ系ロック信号Ｓ１１５が“Ｈ”レベルであるか否か判定する（ステップＡ２）。
【００６７】
Ａ系ロック信号Ｓ１１５が“Ｈ”レベルであれば、スイッチ制御回路１３２はさらにＢ系ロック信号Ｓ１１６が“Ｈ”レベルであるか否か判定する（ステップＡ３）。ここで、Ｂ系ロック信号Ｓ１１６が“Ｈ”レベルであれば、無線送受信機１はステップＡ１の動作に戻る。
【００６８】
ステップＡ３の判定で、Ｂ系ロック信号Ｓ１１６が“Ｌ”レベルであれば、スイッチ制御回路１３２はＢ系シンセサイザ回路１２２の故障をアラーム検出回路１３１に通知し（ステップＡ４）、さらにスイッチ回路１３３にＢ系スイッチ１３３２のオフを指示する（ステップＡ５）。
【００６９】
指示を受けたスイッチ回路１３３がＢ系スイッチ１３３２をオフし、Ｂ系基準周波数信号Ｓ１１４の供給を停止する（ステップＡ６）。また、通知を受けたアラーム検出回路１３１がＢ系シンセサイザ回路１２２の故障をＲＦアラーム信号Ｓ１１９により上位装置に通報する（ステップＡ７）。上位装置からの指示により、Ｂ系ＲＦ部１２が機能を停止し、無線送受信機１は１ＲＦ動作に移行する（ステップＡ８）。
【００７０】
ステップＡ２の判定で、Ａ計ロック信号Ｓ１１５が“Ｌ”レベルであれば、スイッチ制御回路１３２はさらにＢ系ロック信号Ｓ１１６が“Ｈ”レベルであるか否か判定する（ステップＡ９）。
【００７１】
ここで、Ｂ系ロック信号Ｓ１１６が“Ｈ”レベルであれば、スイッチ制御回路１３２はＡ系シンセサイザ回路１１２の故障をアラーム検出回路１３１に通知し（ステップＡ１０）、さらにスイッチ回路１３３にＡ系スイッチ１３３１のオフを指示する（ステップＡ１１）。
【００７２】
指示を受けたスイッチ回路１３３がＡ系スイッチ１３３１をオフし、Ａ系基準周波数信号Ｓ１１３の供給を停止する（ステップＡ１２）。また、通知を受けたアラーム検出回路１３１がＡ系シンセサイザ回路１１２の故障をＲＦアラーム信号Ｓ１１９により上位装置に通報する（ステップＡ１３）。上位装置からの指示により、Ａ系ＲＦ部１１が機能を停止し、無線送受信機１は１ＲＦ動作に移行する（ステップＡ１４）。
【００７３】
ステップＡ９の判定で、Ｂ系ロック信号Ｓ１１６が“Ｌ”レベルであれば、スイッチ制御回路１３２はＡ，Ｂ系シンセサイザ回路１１２，１２２の故障をアラーム検出回路１３１に通知し（ステップＡ１５）、さらにスイッチ回路１３３にＡ，ｂ系スイッチ１３３１，１３３２のオフを指示する（ステップＡ１６）。
【００７４】
指示を受けたスイッチ回路１３３がＡ，Ｂ系スイッチ１３３１，１３３２をオフし、Ａ，Ｂ系基準周波数信号Ｓ１１３，Ｓ１１４の供給を停止する（ステップＡ１７）。また、通知を受けたアラーム検出回路１３１がＡ，ｂ系シンセサイザ回路１１２，１２２の故障をＲＦアラーム信号Ｓ１１９により上位装置に通報する（ステップＡ１８）。上位装置からの指示により、Ａ，ｂ系ＲＦ部１１，１２が機能を停止し、無線送受信機１の全体が停止する（ステップＡ１９）。
【００７５】
本実施形態の無線送受信機によれば、一方のＲＦ部のシンセサイザ回路が故障すると、そのシンセサイザ回路へ基準周波数信号を供給する伝送線路が遮断されるので、そのシンセサイザ回路へ他方のＲＦ部のシンセサイザ回路から電流が流れ、他方のシンセサイザ回路の内部オフセット電位が低下してアンロック状態となることがなく、他方のＲＦ部の送受信機能は正常に維持される。特に、本実施形態の無線送受信機は、小規模な回路を付加するだけでその効果が得られる。
【００７６】
また、故障したシンセサイザ回路のＰＬＬＩＣへの基準周波数信号の供給が停止されるので、ＣＭＯＳデバイスによるＰＬＬＩＣでラッチアップ現象が生じ、消費電流が増加してしまうことがない。
【００７７】
本実施形態では無線送受信機は２ＲＦ構成としたが、本発明はこれに限定されるものではなく複数ＲＦ構成の無線送受信機に適用することができる。
【００７８】
本発明の他の実施形態の無線送受信機について説明する。
【００７９】
図５は、本発明の他の実施形態の無線送受信機の構成を示すブロック図である。図５を参照すると、無線送受信機２は、Ａ系ＲＦ部２１、Ｂ系ＲＦ部２２、Ｃ系ＲＦ部２３、Ｄ系ＲＦ部２４および制御部２５を有している。
【００８０】
Ａ系ＲＦ部２１、Ｂ系ＲＦ部２２、Ｃ系ＲＦ部２３およびＤ系ＲＦ部２４は図１のＡ系ＲＦ部１１およびＢ系ＲＦ部と同じ構成である。
【００８１】
制御部２５はアラーム検出回路２５１、スイッチ制御回路２５２およびスイッチ回路２５３を有している。
【００８２】
スイッチ回路２５３は図１のスイッチ回路１３３と同様の構成であるが、Ａ，Ｂ，Ｃ，Ｄ系の４つのスイッチを有する点で図１のものと異なっている。
【００８３】
また、スイッチ制御回路２５２の動作は図１のスイッチ制御回路１３２の動作と同様であり、Ａ，Ｂ，Ｃ，Ｄ系のロック信号Ｓ２２９，Ｓ２３０，Ｓ２３１，Ｓ２３２を入力とし、切り替え制御信号Ｓ２３４をスイッチ回路２５３に出力し、シンセアラーム信号Ｓ２３３をアラーム検出回路２５１に出力している。スイッチ制御回路２５２は、故障したシンセサイザ回路に対応するスイッチをオフするようにスイッチ回路２５３を制御し、また、故障したシンセサイザ回路をアラーム検出回路２５１に通知する。スイッチ制御回路２５２のスイッチ回路２５３に対する制御動作は表２に示された通りである。
【００８４】
【表２】
【００８５】
また、アラーム検出回路２５１の動作は図１のアラーム検出回路１３１の動作と同様であり、シンセアラーム信号Ｓ２３３により通知されたシンセサイザ回路の故障をＲＦアラーム信号Ｓ２３５により上位装置（不図示）に通報する。
【００８６】
本実施形態の無線送受信機２によれば、いずれかのＲＦ部のシンセサイザ回路が故障すると、故障したシンセサイザ回路への基準周波数信号の伝送線路がスイッチ回路２５３で遮断されるので、正常に動作している他のＲＦ部のシンセサイザ回路が誤動作することがない。無線送受信機２は、１つのＲＦ部のシンセサイザ回路が故障すると３ＲＦで動作し、２つのＲＦ部のシンセサイザ回路が故障すると２ＲＦで動作し、３つのＲＦ部のシンセサイザ回路が故障すると１ＲＦで動作する。
【００８７】
本発明のさらに他の実施形態について説明する。
【００８８】
図６は、本発明のさらに他の実施形態の無線送受信機の要部の構成を示すブロック図である。図６を参照すると、受信回路を冗長構成とした１ＲＦの無線送受信機を２つで２セクタが構成されている。
【００８９】
第１のセクタの無線送受信機３ａは、ＲＦ部３１、制御部３３およびアンテナ３５，３６を有している。ＲＦ部３１は０系受信回路３１０、１系受信回路３１１、送信回路３１２、受信シンセサイザ回路３１３および送信シンセサイザ回路３１４を有している。制御部３３はスイッチ部３３１を有している。
【００９０】
第２のセクタの無線送受信機３ｂは、ＲＦ部３２、制御部３４およびアンテナ３７，３８を有している。ＲＦ部３２は０系受信回路３２０、１系受信回路３２１、送信回路３２２、受信シンセサイザ回路３２３および送信シンセサイザ回路３２４を有している。制御部３４はスイッチ部３４１を有している。
【００９１】
第１のセクタの０系受信回路３１０および送信回路３１２はアンテナ３５に接続されている。１系受信回路３１１は第２のセクタのアンテナ３７に接続されている。
【００９２】
第２のセクタの１系受信回路３２１および送信回路３２２はアンテナ３８に接続されている。０系受信回路３２０は第１のセクタのアンテナ３６に接続されている。
【００９３】
第１のセクタにおいて、０系および１系受信回路３１０，３１１は図１の受信回路１１３と同様の構成であるが、いずれも受信局部発振信号は受信シンセサイザ回路３１３から供給されている。
【００９４】
送信回路３１２は図１の送信回路１１１と同様の構成であるが、送信局部発振信号は送信シンセサイザ回路３１４から供給されている。
【００９５】
受信シンセサイザ回路３１３および送信シンセサイザ回路３１４は図１のシンセサイザ回路１１２と同様の構成である。なお、図６ではロック信号が省略されている。
【００９６】
受信シンセサイザ回路３１３および送信シンセサイザ回路３１４には水晶発振器３０１からの基準周波数信号がスイッチ回路３３１を介して供給されている。
【００９７】
スイッチ回路３３１は図３のスイッチ回路１３３と同様の構成である。そして、スイッチ回路３３１は、受信シンセサイザ回路３１３が故障すると、受信シンセサイザ回路３１３への基準周波数信号の伝送線路を遮断する。また、スイッチ回路３３１は、送信シンセサイザ回路３１４が故障すると、送信シンセサイザ回路３１４への基準周波数信号の伝送線路を遮断する。
【００９８】
第２のセクタにおいて、０系および１系受信回路３２０，３２１は図１の受信回路１１３と同様の構成であるが、いずれも受信局部発振信号は受信シンセサイザ回路３２３から供給されている。
【００９９】
送信回路３２２は図１の送信回路１１１と同様の構成であるが、送信局部発振信号は送信シンセサイザ回路３２４から供給されている。
【０１００】
受信シンセサイザ回路３２３および送信シンセサイザ回路３２４は図１のシンセサイザ回路１１２と同様の構成である。なお、図６ではロック信号が省略されている。
【０１０１】
受信シンセサイザ回路３２３および送信シンセサイザ回路３２４には水晶発振器３０２からの基準周波数信号がスイッチ回路３４１を介して供給されている。
【０１０２】
スイッチ回路３４１は図３のスイッチ回路１３３と同様の構成である。そして、スイッチ回路３４１は、受信シンセサイザ回路３２３が故障すると、受信シンセサイザ回路３２３への基準周波数信号の伝送線路を遮断する。また、スイッチ回路３４１は、送信シンセサイザ回路３２４が故障すると、送信シンセサイザ回路３２４への基準周波数信号の伝送線路を遮断する。
【０１０３】
本実施形態によれば、第１のセクタのＲＦ部３１の受信シンセサイザ回路３１３が故障すると、第２のセクタのアンテナ３６に接続された第２のセクタの０系受信回路３２０が第２のセクタの受信を受け持つため第２のセクタの受信機能は維持される。また、受信シンセサイザ回路３１３が故障すると、スイッチ回路３３１で受信シンセサイザ回路３１３への基準周波数信号の伝送線路が遮断されるので、送信シンセサイザ回路３１４が誤動作せず、第１のセクタの送信機能も維持される。
【０１０４】
なお、図６の実施形態の無線送受信機を３つ組み合わせて、３セクタをカバーすることもできる。その場合、各セクタに、いずれか２つの異なる無線送受信部の受信回路を割り当てるように、各受信回路とアンテナとを接続すればよい。同様にして、複数の無線送受信機を用いれば複数セクタをカバーすることができる。
【０１０５】
【発明の効果】
本発明のシンセサイザ誤動作防止回路によれば、いずれかのシンセサイザ回路が故障すると、そのシンセサイザ回路へ基準周波数信号を供給する伝送線路が遮断されるので、そのシンセサイザ回路へ他のシンセサイザ回路から電流が流れることにより他のシンセサイザ回路の内部オフセット電位が低下してアンロック状態となることがなく、他のシンセサイザ回路の動作は正常に維持される。
【０１０６】
また、複数ＲＦ構成の無線送受信機において、いずれかの周波数の無線部に局部発振信号を供給しているシンセサイザ回路が故障しても、他のシンセサイザ回路の動作が正常に維持されるので、他のシンセサイザ回路から局部発振信号を供給されている無線部の動作が維持される。
【０１０７】
また、送信回路と受信回路にそれぞれシンセサイザ回路が設けられた無線送受信機において、いずれかのシンセサイザ回路が故障しても、他方のシンセサイザ回路の動作が維持され、他方のシンセサイザ回路から局部発振信号を供給されている回路の動作が維持される。
【０１０８】
また、送信回路と受信回路にそれぞれシンセサイザ回路が設けられ、複数が組み合わされて複数セクタをカバーする無線送受信機において、いずれかの受信シンセサイザ回路が故障しても、そのセクタの送信シンセサイザ回路の動作が正常に維持され、また、他の無線送受信機の受信回路によりそのセクタがカバーされるので、全セクタにおける信号の送受信を継続することができる。
【０１０９】
また、シンセサイザ回路がＣＭＯＳデバイスを含んでいる場合に、故障したシンセサイザ回路への基準周波数信号の供給が停止されるので、ＣＭＯＳデバイスでラッチアップが生じず、消費電流が増加しない。
【図面の簡単な説明】
【図１】本実施形態の無線送受信機の構成を示すブロック図である。
【図２】図１におけるＡ系シンセサイザ回路１１２およびＢ系シンセサイザ回路１２２の構成を示すブロック図である。
【図３】図１におけるスイッチ回路の構成を示すブロック図である。
【図４】図１の無線送受信機の動作を示すフローチャートである。
【図５】本発明の他の実施形態の無線送受信機の構成を示すブロック図である。
【図６】本発明のさらに他の実施形態の無線送受信機の要部の構成を示すブロック図である。
【図７】従来の２ＲＦ構成の無線送受信機の構成を示すブロック図である。
【図８】図７におけるＡ系シンセサイザ回路およびＢ系シンセサイザ回路の構成を示すブロック図である。
【符号の説明】
１ 無線送受信機（ＴＲＸ）
１１ Ａ系ＲＦ部
１１１ Ａ系送信回路
１１２ Ａ系シンセサイザ回路
１１２１ 電源部
１１２２ ＰＬＬＩＣ
１１２３ 電圧制御発振器（ＶＣＯ）
１１２４ 増幅器（ＡＭＰ）
１１３ Ａ系受信回路
１１４ Ａ系送信ＭＩＸ回路
１１５ Ａ系受信ＭＩＸ回路
１２ Ｂ系ＲＦ部
１２１ Ｂ系送信回路
１２２ Ｂ系シンセサイザ回路
１２２１ 電源部
１２２２ ＰＬＬＩＣ
１２２３ 電圧制御発振器
１２２４ 増幅器
１２３ Ｂ系受信回路
１２４ Ｂ系送信ＭＩＸ回路
１２５ Ｂ系受信ＭＩＸ回路
１３ 制御部
１３１ アラーム検出回路
１３２ スイッチ制御回路
１３３ スイッチ回路
１３３１ Ａ系スイッチ
１３３２ Ｂ系スイッチ
２ 無線送受信機
２１ Ａ系ＲＦ部
２１１ Ａ系送信回路
２１２ Ａ系シンセサイザ回路
２１３ Ａ系受信回路
２１４ Ａ系送信ＭＩＸ回路
２１５ Ａ系受信ＭＩＸ回路
２２ Ｂ系ＲＦ部
２２１ Ｂ系送信回路
２２２ Ｂ系シンセサイザ回路
２２３ Ｂ系受信回路
２２４ Ｂ系送信ＭＩＸ回路
２２５ Ｂ系受信ＭＩＸ回路
２３ Ｃ系ＲＦ部
２３１ Ｃ系送信回路
２３２ Ｃ系シンセサイザ回路
２３３ Ｃ系受信回路
２３４ Ｃ系送信ＭＩＸ回路
２３５ Ｃ系受信ＭＩＸ回路
２４ Ｄ系ＲＦ部
２４１ Ｄ系送信回路
２４２ Ｄ系シンセサイザ回路
２４３ Ｄ系受信回路
２４４ Ａ系送信ＭＩＸ回路
２４５ Ａ系受信ＭＩＸ回路
２５ 制御部
２５１ アラーム検出回路
２５２ スイッチ制御回路
２５３ スイッチ回路
３ａ，３ｂ 無線送受信機
３１，３２ ＲＦ部
３１０，３２０ ０系受信回路
３１１，３２１ １系受信回路
３１２，３２２ 送信回路
３１３，３２３ 受信シンセサイザ回路
３１４，３２４ 送信シンセサイザ回路
３３，３４ 制御部
３３１，３４１ スイッチ部
３５，３６，３７，３８ アンテナ
３０１，３０２ 水晶発振器
５ 水晶発振器
Ａ１〜Ａ１９ ステップ
Ｓ１０１ Ａ系送信局部発振信号
Ｓ１０２ Ａ系受信局部発振信号
Ｓ１０３ Ａ系送信信号
Ｓ１０４ Ａ系送信ベースバンド信号
Ｓ１０５ Ａ系受信信号
Ｓ１０６ Ａ系受信ベースバンド信号
Ｓ１０７ Ｂ系送信局部発振信号
Ｓ１０８ Ｂ系受信局部発振信号
Ｓ１０９ Ｂ系送信信号
Ｓ１１０ Ｂ系送信ベースバンド信号
Ｓ１１１ Ｂ系受信信号
Ｓ１１２ Ｂ系受信ベースバンド信号
Ｓ１１３ Ａ系基準周波数信号
Ｓ１１４ Ｂ系基準周波数信号
Ｓ１１５ Ａ系ロック信号
Ｓ１１６ Ｂ系ロック信号
Ｓ１１７ シンセアラーム信号
Ｓ１１８ 切り替え制御信号
Ｓ１１９ ＲＦアラーム信号
Ｓ１２０ 基準周波数信号
Ｓ２０１ Ａ系送信局部発振信号
Ｓ２０２ Ａ系受信局部発振信号
Ｓ２０３ Ａ系送信信号
Ｓ２０４ Ａ系送信ベースバンド信号
Ｓ２０５ Ａ系受信ベースバンド信号
Ｓ２０６ Ａ系受信信号
Ｓ２０７ Ｂ系送信局部発振信号
Ｓ２０８ Ｂ系受信局部発振信号
Ｓ２０９ Ｂ系送信信号
Ｓ２１０ Ｂ系送信ベースバンド信号
Ｓ２１１ Ｂ系受信ベースバンド信号
Ｓ２１２ Ｂ系受信信号
Ｓ２１３ Ｃ系送信局部発振信号
Ｓ２１４ Ｃ系受信局部発振信号
Ｓ２１５ Ｃ系送信信号
Ｓ２１６ Ｃ系送信ベースバンド信号
Ｓ２１７ Ｃ系受信ベースバンド信号
Ｓ２１８ Ｃ系受信信号
Ｓ２１９ Ｄ系送信局部発振信号
Ｓ２２０ Ｄ系受信局部発振信号
Ｓ２２１ Ｄ系送信信号
Ｓ２２２ Ｄ系送信ベースバンド信号
Ｓ２２３ Ｄ系受信ベースバンド信号
Ｓ２２４ Ｄ系受信信号
Ｓ２２５ Ａ系基準周波数信号
Ｓ２２６ Ｂ系基準周波数信号
Ｓ２２７ Ｃ系基準周波数信号
Ｓ２２８ Ｄ系基準周波数信号
Ｓ２２９ Ａ系ロック信号
Ｓ２３０ Ｂ系ロック信号
Ｓ２３１ Ｃ系ロック信号
Ｓ２３２ Ｄ系ロック信号
Ｓ２３３ シンセアラーム信号
Ｓ２３４ 切り替え制御信号
Ｓ２３４ ＲＦアラーム信号
Ｓ２３６ 基準周波数信号
【発明の属する技術分野】
本発明は、２キャリア対応構成の無線送受信機の構成に関し、特に、無線部にあるシンセサイザ回路の信頼性を向上させた無線送受信機の構成に関する。
【０００２】
【従来の技術】
Ｗ-ＣＤＭＡ方式等の無線基地局装置において、例えば、２キャリア対応構成（以下、２ＲＦ構成と称す）の無線送受信機が用いられることがある。２ＲＦ構成の無線送受信機には２つの無線部（以下、ＲＦ部と称す）がある。ＲＦ部には、送信回路および受信回路内のミキサ回路（以下、ＭＩＸ回路と称す）に局部発信信号を供給するシンセサイザ回路がある。そして、シンセサイザ回路には、水晶発振器から基準周波数信号が供給されている。
【０００３】
図７は、従来の２ＲＦ構成の無線送受信機の構成を示すブロック図である。図７を参照すると、無線送受信機（ＴＲＸ）９は、Ａ系ＲＦ部９１、Ｂ系ＲＦ部９２および制御部９３を有している。
【０００４】
Ａ系ＲＦ部９１は、Ａ系送信回路９１１、Ａ系受信回路９１３およびＡ系シンセサイザ回路９１２を有している。Ａ系送信回路９１１はＡ系送信ＭＩＸ回路９１４を含み、Ａ系受信回路９１３はＡ系受信ＭＩＸ回路９１５を含んでいる。
【０００５】
Ｂ系ＲＦ部９２は、Ｂ系送信回路９２１、Ｂ系受信回路９２３およびＢ系シンセサイザ回路９２２を有している。Ｂ系送信回路９２１はＢ系送信ＭＩＸ回路９２４を含み、Ｂ系受信回路９２３はＢ系受信ＭＩＸ回路９２５を含んでいる。
【０００６】
制御部９３はアラーム検出回路９３１を有している。
【０００７】
Ａ系送信回路９１１は、上位装置（不図示）からのＡ系送信ベースバンド信号Ｓ９０４を、Ａ系シンセサイザ回路９１２からのＡ系送信局部発振信号Ｓ９０１を用いたアップコンバートにより周波数変換し、Ａ系送信信号Ｓ９０３としてアンテナ（不図示）に出力する。
【０００８】
Ａ系受信回路９１３は、アンテナ（不図示）からのＡ系受信信号Ｓ９０５を、Ａ系シンセサイザ回路９１２からのＡ系受信局部発振信号Ｓ９０２を用いたダウンコンバートにより周波数変換し、Ａ系受信ベースバンド信号Ｓ９０６として上位装置（不図示）に出力する。
【０００９】
Ａ系シンセサイザ回路９１２は、水晶発振器５からの基準周波数信号Ｓ９１３を入力とし、Ａ系送信局部発振信号Ｓ９０１をＡ系送信回路９１１のＡ系送信ＭＩＸ回路９１４へ出力し、また、Ａ系受信局部発振信号Ｓ９０２をＡ系受信回路９１３のＡ系受信ＭＩＸ回路９１５へ出力する。また、Ａ系シンセサイザ回路９１２は、制御部９３のアラーム検出回路９３１へＡ系ロック信号Ｓ９１４を出力する。
【００１０】
Ｂ系送信回路９２１は、上位装置（不図示）からのＢ系送信ベースバンド信号Ｓ９１０を、Ｂ系シンセサイザ回路９２２からのＢ系送信局部発振信号Ｓ９０７を用いたアップコンバートにより周波数変換し、Ｂ系送信信号Ｓ９０９としてアンテナ（不図示）に出力する。
【００１１】
Ｂ系受信回路９２３は、アンテナ（不図示）からのＢ系受信信号Ｓ９１１を、Ｂ系シンセサイザ回路９２２からのＢ系受信局部発振信号Ｓ９０８を用いたダウンコンバートにより周波数変換し、Ｂ系受信ベースバンド信号Ｓ９１２として上位装置（不図示）に出力する。
【００１２】
Ｂ系シンセサイザ回路９２２は、水晶発振器５からの基準周波数信号Ｓ９１３を入力とし、Ｂ系送信局部発振信号Ｓ９０７をＢ計送信回路９２１のＢ系送信ＭＩＸ回路９２４へ出力し、また、Ｂ系受信局部発振信号Ｓ９０８をＢ系受信回路９２３のＢ系受信ＭＩＸ回路９２５へ出力する。また、Ｂ系シンセサイザ回路９２２は、制御部９３のアラーム検出回路９３１へＢ系ロック信号Ｓ９１５を出力する。
【００１３】
図８は、図７におけるＡ系シンセサイザ回路９１２およびＢ系シンセサイザ回路９２２の構成を示すブロック図である。図８の上側を参照すると、Ａ系シンセサイザ回路９１２は、電源部９１２１、ＰＬＬＩＣ９１２２、電圧制御発振器（ＶＣＯ）９１２３および増幅器（ＡＭＰ）９１２４を有している。ＰＬＬＩＣ９１２２、電圧制御発振器９１２３および増幅器９１２４には電源部９１２１から電源が供給されている。ＰＬＬＩＣ９１２２は、ＰＬＬを構成するためのＩＣである。
【００１４】
ＰＬＬＩＣ９１２２および電圧制御発振器９１２３によりＰＬＬが構成されている。ＰＬＬＩＣ９１２２には基準周波数信号Ｓ９１３が入力されている。ＰＬＬＩＣ９１２２および電圧制御発振器９１２３で構成されたＰＬＬは、基準周波数信号Ｓ９１３に周波数同期した発振信号を出力する。その発振信号が増幅器９１２４で増幅され、Ａ系送信局部発振信号Ｓ９０１およびＡ系受信局部発振信号Ｓ９０２となる。ＰＬＬＩＣ９１２２からは周波数同期がとれているか否かを示すＡ系ロック信号Ｓ９１４が出力されている。
【００１５】
また、図８の下側を参照すると、Ｂ系シンセサイザ回路９２２は、電源部９２２１、ＰＬＬＩＣ９２２２、電圧制御発振器９２２３および増幅器９２２４を有している。ＰＬＬＩＣ９２２２、電圧制御発振器９２２３および増幅器９２２４には電源部９２２１から電源が供給されている。ＰＬＬＩＣ９２２２は、ＰＬＬを構成するためのＩＩＣである。
【００１６】
ＰＬＬＩＣ９２２２および電圧制御発振器９２２３によりＰＬＬが構成されている。ＰＬＬＩＣ９２２２には基準周波数信号Ｓ９１３が入力されている。ＰＬＬＩＣ９２２２および電圧制御発振器９２２３で構成されたＰＬＬは、基準周波数信号Ｓ９１３に周波数同期した発振信号を出力する。その発振信号が増幅器９２２４で増幅され、Ｂ系送信局部発振信号Ｓ９０７およびＢ系受信局部発振信号Ｓ９０８となる。ＰＬＬＩＣ９２２２からは周波数同期がとれているか否かを示すＢ系ロック信号Ｓ９１５が出力されている。
【００１７】
アラーム検出回路９３１は、Ａ系ロック信号Ｓ９１４およびＢ系ロック信号Ｓ９１５を入力として、Ａ系シンセサイザ回路９１２およびＢ系シンセサイザ回路９２２の故障をアラーム信号Ｓ９１６として出力する。
【００１８】
【発明が解決しようとする課題】
図７および図８に示された従来の２ＲＦ構成の無線送受信機９には以下のような問題点を有している。
【００１９】
水晶発振器５からの基準周波数信号Ｓ９１３は、伝送線路の分岐により、Ａ系シンセサイザ回路９１２およびＢ系シンセサイザ回路９２２の双方へ供給されている。したがって、Ａ系シンセサイザ回路９１２が故障すると、基準周波数信号Ｓ９１３の伝送線路を伝ってＢ系シンセサイザ回路９２２へ意図しない電流が流れる。また、Ｂ系シンセサイザ回路９２２が故障すると、同様にして、Ａ系シンセサイザ回路９１２へ意図しない電流が流れる。そのため、従来の２ＲＦ構成の無線送受信機において、いずれか一方のＲＦ部のシンセサイザ回路が故障すると、他方のＲＦ部のシンセサイザ回路が誤動作し、周波数の同期が外れること（以下、アンロックとも称す）がある。
【００２０】
具体的には、電源部９１２１が故障すると、図８に示されるように、ＰＬＬＩＣ９２２２の基準周波数信号Ｓ９１３の入力端子からＰＬＬＩＣ９１２２の基準周波数信号Ｓ９１３の入力端子へ電流Ｉが流れる。ＰＬＬＩＣ９１２２へ入力された電流Ｉは、負荷となる電圧制御発振器９１２３および増幅器９１２４で消費される。
【００２１】
このとき、ＰＬＬＩＣ９２２２では、基準周波数信号Ｓ９１３を検出するための内部オフセット電位が低下し、基準周波数信号Ｓ９１３の検出ができなくなる。基準周波数信号Ｓ９１３が検出できないと、電圧制御発振器９２２３の出力の周波数および位相を基準周波数信号Ｓ９１３のものと比較できなるなる。そのため、Ｂ系シンセサイザ回路９２２のＰＬＬがアンロックする。
【００２２】
さらに、この状態が続くとＡ系のＰＬＬＩＣ９１２２のデバイス自体がＣＭＯＳのラッチアップにより破壊される可能性もある。そうなると、消費電流の予期しない増加等を招く恐れもある。
【００２３】
なお、ここではＡ系シンセサイザ回路９１２の電源部９１２１が故障した場合について説明したが、Ｂ系シンセサイザ回路９２２の電源部９２２１が故障した場合も同様である。
【００２４】
また、一方のシンセサイザ回路の故障が他方のシンセサイザ回路の基準周波数信号検出における誤動作を招くのを防ぐために、２系統のシンセサイザ回路に入力する基準周波数信号を互いに別のものとし、意図しない電流が伝送線路を介して流れ込まないようにすることが考えられる。
【００２５】
しかし、そのためには、各シンセサイザ回路に対して１つづつの水晶発振器が必要となり、無線送受信機９に２つの水晶発振器が必要となるので、装置規模が大きくなり、またコストの高くなる。
【００２６】
本発明の目的は、いずれかのＲＦ部のシンセサイザ回路が故障しても他のＲＦ部のシンセサイザ回路が誤動作しない、複数ＲＦ構成の無線送受信機を小規模な付加回路で実現することである。
【００２７】
【課題を解決するための手段】
上記目的を達成するために、本発明のシンセサイザ誤動作防止回路は、単一の発振器から基準周波数信号を供給され、互いに独立に動作する複数のシンセサイザ回路と、
前記各シンセサイザ回路に対応した複数のスイッチからなり、前記発振器の出力信号を、前記各シンセサイザ回路に対応した前記各スイッチを介して該各シンセサイザ回路に前記基準周波数信号として分配するスイッチ部と、
シンセサイザ回路に故障が生じると、故障した前記シンセサイザ回路に対応したスイッチをオフするスイッチ制御部を有し、
前記各シンセサイザ回路が、複数キャリア対応構成の無線送受信機における、周波数の異なる各無線部に局部発振信号をそれぞれ供給している。
【００２８】
本発明のシンセサイザ誤動作防止回路によれば、いずれかのシンセサイザ回路が故障すると、そのシンセサイザ回路へ基準周波数信号を供給する伝送線路が遮断されるので、そのシンセサイザ回路へ他のシンセサイザ回路から電流が流れ、他のシンセサイザ回路の内部オフセット電位が低下してアンロック状態となることがない。
【００３０】
また、いずれかの周波数の無線部に局部発振信号を供給しているシンセサイザ回路が故障しても、他のシンセサイザ回路の動作が正常に維持される。
【００３１】
また、本発明の他のシンセサイザ誤動作防止回路は、単一の発振器から基準周波数信号を供給され、互いに独立に動作する複数のシンセサイザ回路と、
前記各シンセサイザ回路に対応した複数のスイッチからなり、前記発振器の出力信号を、前記各シンセサイザ回路に対応した前記各スイッチを介して該各シンセサイザ回路に前記基準周波数信号として分配するスイッチ部と、
シンセサイザ回路に故障が生じると、故障した前記シンセサイザ回路に対応したスイッチをオフするスイッチ制御部を有し、
前記シンセサイザ回路は２つであり、前記各シンセサイザ回路が無線送受信機の送信回路および受信回路にそれぞれ局部発振信号を供給している。
【００３２】
したがって、一方のシンセサイザ回路が故障しても、他方のシンセサイザ回路の動作が維持される。
【００３３】
また、前記シンセサイザ回路がＣＭＯＳデバイスのＩＣを含んでよい。
【００３４】
したがって、シンセサイザ回路がＣＭＯＳデバイスを含んでいる場合に、故障したシンセサイザ回路への基準周波数信号の供給が停止される。
【００３５】
本発明の無線送受信機は、シンセサイザ回路から送信回路および受信回路に局部発振信号を供給し、それぞれに固有の周波数で無線信号を送受信する複数の無線部と、
単一の発振器からの基準周波数信号を複数の前記無線部の前記各シンセサイザ回路に分配しており、シンセサイザ回路に故障が生じると、故障した該シンセサイザ回路への前記基準周波数信号を遮断する制御部とを有している。
【００３６】
本発明の他の無線送受信機は、送信シンセサイザ回路から送信回路へ、受信シンセサイザ回路から受信回路へ局部発振信号を供給している無線部と、
単一の発振器からの基準周波数信号を前記無線部の前記送信シンセサイザ回路および前記受信シンセサイザ回路へ分配しており、前記送信シンセサイザ回路または前記受信シンセサイザ回路に故障が生じると、故障した前記送信シンセサイザ回路または前記受信シンセサイザ回路への前記基準周波数信号を遮断する制御部とを有している。
【００３７】
なお、前記無線部が２つの前記受信回路を有し、２つの前記受信回路が互いに異なるセクタに割り当てられ、各セクタに割り当てられた受信回路を含む無線送受信機の組み合わせが各セクタ毎に異なるように複数の無線送受信機が組み合わされて複数セクタをカバーしてもよい。
【００３８】
したがって、いずれかの受信シンセサイザ回路が故障しても、そのセクタの送信シンセサイザ回路の動作が正常に維持され、また、他の無線送受信機の受信回路によりそのセクタがカバーされる。
【００３９】
【発明の実施の形態】
本発明の一実施形態について図面を参照して詳細に説明する。
【００４０】
図１は、本実施形態の無線送受信機の構成を示すブロック図である。図１を参照すると、無線送受信機（ＴＲＸ）１は、Ａ系ＲＦ部１１、Ｂ系ＲＦ部１２および制御部１３を有している。
【００４１】
Ａ系ＲＦ部１１は、Ａ系送信回路１１１、Ａ系受信回路１１３およびＡ系シンセサイザ回路１１２を有している。Ａ系送信回路１１１はＡ系送信ＭＩＸ回路１１４を含み、Ａ系受信回路１１３はＡ系受信ＭＩＸ回路１１５を含んでいる。
【００４２】
Ｂ系ＲＦ部１２は、Ｂ系送信回路１２１、Ｂ系受信回路１２３およびＢ系シンセサイザ回路１２２を有している。Ｂ系送信回路１２１はＢ系送信ＭＩＸ回路１２４を含み、Ｂ系受信回路１２３はＢ系受信ＭＩＸ回路１２５を含んでいる。
【００４３】
制御部１３はアラーム検出回路１３１、スイッチ制御回路１３２およびスイッチ回路１３３を有している。
【００４４】
Ａ系送信回路１１１は、上位装置（不図示）からのＡ系送信ベースバンド信号Ｓ１０４を、Ａ系シンセサイザ回路１１２からのＡ系送信局部発振信号Ｓ１０１を用いたアップコンバートにより周波数変換し、Ａ系送信信号Ｓ１０３としてアンテナ（不図示）に出力する。
【００４５】
Ａ系受信回路１１３は、アンテナ（不図示）からのＡ系受信信号Ｓ１０５を、Ａ系シンセサイザ回路１１２からのＡ系受信局部発振信号Ｓ１０２を用いたダウンコンバートにより周波数変換し、Ａ系受信ベースバンド信号Ｓ１０６として上位装置（不図示）に出力する。
【００４６】
Ａ系シンセサイザ回路１１２は、スイッチ回路１３３からのＡ系基準周波数信号Ｓ１１３を入力とし、Ａ系送信局部発振信号Ｓ１０１をＡ系送信回路１１１のＡ系送信ＭＩＸ回路１１４へ出力し、また、Ａ系受信局部発振信号Ｓ１０２をＡ系受信回路１１３のＡ系受信ＭＩＸ回路１１５へ出力する。また、Ａ系シンセサイザ回路１１２は、制御部１３のスイッチ制御回路１３２へＡ系ロック信号Ｓ１１５を出力する。Ａ系ロック信号Ｓ１１５は、Ａ系シンセサイザ回路１１２が周波数同期のとれている状態（以下、ロック状態と称す）のときハイレベル（以下、“Ｈ”レベルと称す）であり、周波数同期のはずれている状態（以下、アンロック状態と称す）のときローレベル（以下、“Ｌ”レベルと称す）である。
【００４７】
Ｂ系送信回路１２１は、上位装置（不図示）からのＢ系送信ベースバンド信号Ｓ１１０を、Ｂ系シンセサイザ回路１２２からのＢ系送信局部発振信号Ｓ１０７を用いたアップコンバートにより周波数変換し、Ｂ系送信信号Ｓ１０９としてアンテナ（不図示）に出力する。
【００４８】
Ｂ系受信回路１２３は、Ｂ系受信ＭＩＸ回路１２５を有し、アンテナ（不図示）からのＢ系受信信号Ｓ１１１を、Ｂ系シンセサイザ回路１２２からのＢ系受信局部発振信号Ｓ１０８を用いたダウンコンバートにより周波数変換し、Ｂ系受信ベースバンド信号Ｓ１１２として上位装置（不図示）に出力する。
【００４９】
Ｂ系シンセサイザ回路１２２は、スイッチ回路１３３からのＢ系基準周波数信号Ｓ１１４を入力とし、Ｂ系送信局部発振信号Ｓ１０７をＢ系送信回路１２１のＢ系送信ＭＩＸ回路１２４へ出力し、また、Ｂ系受信局部発振信号Ｓ１０８をＢ系受信回路１２３のＢ系受信ＭＩＸ回路１２５へ出力する。また、Ｂ系シンセサイザ回路１２２は、制御部１３のスイッチ制御回路１３２へＢ系ロック信号Ｓ１１６を出力する。Ｂ系ロック信号Ｓ１１６は、Ｂ系シンセサイザ回路１２２がロック状態のとき“Ｈ”レベルであり、アンロック状態のとき“Ｌ”レベルである。
【００５０】
図２は、図１におけるＡ系シンセサイザ回路１１２およびＢ系シンセサイザ回路１２２の構成を示すブロック図である。図２（ａ）を参照すると、Ａ系シンセサイザ回路１１２は、電源部１１２１、ＰＬＬＩＣ１１２２、電圧制御発振器（ＶＣＯ）１１２３および増幅器（ＡＭＰ）１１２４を有している。ＰＬＬＩＣ１１２２、電圧制御発振器１１２３および増幅器１１２４には電源部１１２１から電源が供給されている。ＰＬＬＩＣ１１２２は、ＰＬＬを構成するためのＩＣである。
【００５１】
ＰＬＬＩＣ１１２２および電圧制御発振器１１２３によりＰＬＬが構成されている。ＰＬＬＩＣ１１２２にはＡ系基準周波数信号Ｓ１１３とＶＣＯ周波数信号Ｓ１２１が入力されている。ＰＬＬＩＣ１１２２は、Ａ系基準周波数信号Ｓ１１３とＶＣＯ周波数信号Ｓ１２１の周波数を比較し、比較結果を出力する。比較結果により電圧制御発振器１１２３から出力されるＶＣＯ周波数信号Ｓ１２１の周波数が変化し、最終的にＶＣＯ周波数信号Ｓ１２１の周波数がＡ系基準周波数信号Ｓ１１３の周波数に同期する。
【００５２】
このようにしてＰＬＬＩＣ１１２２および電圧制御発振器１１２３で構成されたＰＬＬは、Ａ系基準周波数信号Ｓ１１３に周波数同期したＶＣＯ周波数信号Ｓ１２１を出力する。そのＶＣＯ周波数信号Ｓ１２１が増幅器１１２４で所定のレベルに増幅され、Ａ系送信局部発振信号Ｓ１０１およびＡ系受信局部発振信号Ｓ１０２となる。ＰＬＬＩＣ１１２２からは周波数同期がとれているか否かを示すＡ系ロック信号Ｓ９１４が出力されている。
【００５３】
また、図２（ｂ）を参照すると、Ｂ系シンセサイザ回路１２２は、電源部１２２１、ＰＬＬＩＣ１１２２２、電圧制御発振器１２２３および増幅器１２２４を有している。ＰＬＬＩＣ１２２２、電圧制御発振器１２２３および増幅器１２２４には電源部１２２１から電源が供給されている。ＰＬＬＩＣ１２２２は、ＰＬＬを構成するためのＩＣである。
【００５４】
ＰＬＬＩＣ１２２２および電圧制御発振器１２２３によりＰＬＬが構成されている。ＰＬＬＩＣ１２２２にはＢ系基準周波数信号Ｓ１１４とＶＣＯ周波数信号Ｓ１２２が入力されている。ＰＬＬＩＣ１２２２は、Ｂ計基準周波数信号Ｓ１１４とＶＣＯ周波数信号Ｓ１２２の周波数を比較し、比較結果を出力する。比較結果により電圧制御発振器１２２３から出力されるＶＣＯ周波数信号Ｓ１２２の周波数が変化し、最終的にＶＣＯ周波数信号Ｓ１２２の周波数がＢ系基準周波数信号Ｓ１１４の周波数に同期する。
【００５５】
このようにしてＰＬＬＩＣ１２２２および電圧制御発振器１２２３で構成されたＰＬＬは、Ｂ系基準周波数信号Ｓ１１４に周波数同期したＶＣＯ周波数信号Ｓ１２２を出力する。そのＶＣＯ周波数信号Ｓ１２２が増幅器１２２４で所定のレベルに増幅され、Ｂ系送信局部発振信号Ｓ１０７およびＢ系受信局部発振信号Ｓ１０８となる。ＰＬＬＩＣ１２２２からは周波数同期がとれているか否かを示すＢ系ロック信号Ｓ１１６が出力されている。
【００５６】
図３は、図１におけるスイッチ回路１３３の構成を示すブロック図である。図３を参照すると、スイッチ回路１３３はＡ系スイッチ１３３１およびＢ系スイッチ１３３２を有している。スイッチ回路１３３に入力された基準周波数信号Ｓ１２０はＡ系スイッチ１３３１を介してＡ系基準周波数信号Ｓ１１３として出力され、また、Ｂ系スイッチ１３３２を介してＢ系基準周波数信号Ｓ１１４として出力される。Ａ系スイッチ１３３１およびＢ系スイッチ１３３２は、スイッチ制御回路１３２からの切り替え制御信号Ｓ１１８により互いに独立にオン／オフ制御される。
【００５７】
スイッチ制御回路１３２は、Ａ系ロック信号Ｓ１１５が“Ｈ”レベルのときＡ系シンセサイザ回路１１２は正常であると判断し、“Ｌ”レベルのとき故障していると判断する。同様に、スイッチ制御回路１３２は、Ｂ系ロック信号Ｓ１１６が“Ｈ”レベルのときＢ系シンセサイザ回路１２２は正常であると判断し、“Ｌ”レベルのとき故障していると判断する。
【００５８】
スイッチ制御回路１３２は切り替え制御信号Ｓ１１８により、シンセサイザ回路が故障した系統のスイッチをオフするようにスイッチ回路１３３を制御する。また、スイッチ制御回路１３２は、Ａ系シンセサイザ回路１１２またはＢ計シンセサイザ回路１２２の故障をシンセアラーム信号Ｓ１１７によりアラーム検出回路１３１に通知する。
【００５９】
表１は、本実施形態のスイッチ制御回路１３２の動作を示す表である。
【００６０】
【表１】
表１に示されたように、Ａ系ロック信号Ｓ１１５が“Ｈ”レベルで、Ｂ系ロック信号Ｓ１１６が“Ｈ”レベルのとき、スイッチ制御回路１３２は、Ａ系シンセサイザ回路１１２およびＢ系シンセサイザ回路１２２が正常であると判断する。そのとき、スイッチ制御回路１３２は、スイッチ回路１３３のＡ系スイッチ１３１およびＢ系スイッチ１３２の双方をオンにする。
【００６２】
また、Ａ系ロック信号Ｓ１１５が“Ｌ”レベルで、Ｂ系ロック信号Ｓ１１６が“Ｈ”レベルのとき、スイッチ制御回路１３２は、Ａ系シンセサイザ回路１１２が故障しており、Ｂ系シンセサイザ回路１２２が正常であると判断する。そのとき、スイッチ制御回路１３２は、スイッチ回路１３３のＡ系スイッチ１３１をオフにし、Ｂ系スイッチ１３２をオンにする。
【００６３】
また、Ａ系ロック信号Ｓ１１５が“Ｈ”レベルで、Ｂ系ロック信号Ｓ１１６が“Ｌ”レベルのとき、スイッチ制御回路１３２は、Ａ系シンセサイザ回路１１２が正常であり、Ｂ系シンセサイザ回路１２２が故障していると判断する。そのとき、スイッチ制御回路１３２は、スイッチ回路１３３のＡ系スイッチ１３１をオンにし、Ｂ系スイッチ１３２をオフにする。
【００６４】
また、Ａ系ロック信号Ｓ１１５が“Ｌ”レベルで、Ｂ系ロック信号Ｓ１１６が“Ｌ”レベルのとき、スイッチ制御回路１３２は、Ａ系シンセサイザ回路１１２およびＢ系シンセサイザ回路１２２が故障していると判断する。そのとき、スイッチ制御回路１３２は、スイッチ回路１３３のＡ系スイッチ１３１およびＢ系スイッチ１３２の双方をオフにする。
【００６５】
アラーム検出回路１３１は、シンセアラーム信号Ｓ１１７により通知されたＡ系シンセサイザ回路１１２またはＢ系シンセサイザ回路１２２の故障をＲＦアラーム信号Ｓ１１９により上位装置（不図示）に通報する。
【００６６】
図４は、本実施形態の無線送受信機の動作を示すフローチャートである。図４を参照すると、まず、各シンセサイザ回路がロックまたはアンロックの状態に応じてロック信号を送出する（ステップＡ１）。そして、スイッチ制御回路１３２がＡ系ロック信号Ｓ１１５が“Ｈ”レベルであるか否か判定する（ステップＡ２）。
【００６７】
Ａ系ロック信号Ｓ１１５が“Ｈ”レベルであれば、スイッチ制御回路１３２はさらにＢ系ロック信号Ｓ１１６が“Ｈ”レベルであるか否か判定する（ステップＡ３）。ここで、Ｂ系ロック信号Ｓ１１６が“Ｈ”レベルであれば、無線送受信機１はステップＡ１の動作に戻る。
【００６８】
ステップＡ３の判定で、Ｂ系ロック信号Ｓ１１６が“Ｌ”レベルであれば、スイッチ制御回路１３２はＢ系シンセサイザ回路１２２の故障をアラーム検出回路１３１に通知し（ステップＡ４）、さらにスイッチ回路１３３にＢ系スイッチ１３３２のオフを指示する（ステップＡ５）。
【００６９】
指示を受けたスイッチ回路１３３がＢ系スイッチ１３３２をオフし、Ｂ系基準周波数信号Ｓ１１４の供給を停止する（ステップＡ６）。また、通知を受けたアラーム検出回路１３１がＢ系シンセサイザ回路１２２の故障をＲＦアラーム信号Ｓ１１９により上位装置に通報する（ステップＡ７）。上位装置からの指示により、Ｂ系ＲＦ部１２が機能を停止し、無線送受信機１は１ＲＦ動作に移行する（ステップＡ８）。
【００７０】
ステップＡ２の判定で、Ａ計ロック信号Ｓ１１５が“Ｌ”レベルであれば、スイッチ制御回路１３２はさらにＢ系ロック信号Ｓ１１６が“Ｈ”レベルであるか否か判定する（ステップＡ９）。
【００７１】
ここで、Ｂ系ロック信号Ｓ１１６が“Ｈ”レベルであれば、スイッチ制御回路１３２はＡ系シンセサイザ回路１１２の故障をアラーム検出回路１３１に通知し（ステップＡ１０）、さらにスイッチ回路１３３にＡ系スイッチ１３３１のオフを指示する（ステップＡ１１）。
【００７２】
指示を受けたスイッチ回路１３３がＡ系スイッチ１３３１をオフし、Ａ系基準周波数信号Ｓ１１３の供給を停止する（ステップＡ１２）。また、通知を受けたアラーム検出回路１３１がＡ系シンセサイザ回路１１２の故障をＲＦアラーム信号Ｓ１１９により上位装置に通報する（ステップＡ１３）。上位装置からの指示により、Ａ系ＲＦ部１１が機能を停止し、無線送受信機１は１ＲＦ動作に移行する（ステップＡ１４）。
【００７３】
ステップＡ９の判定で、Ｂ系ロック信号Ｓ１１６が“Ｌ”レベルであれば、スイッチ制御回路１３２はＡ，Ｂ系シンセサイザ回路１１２，１２２の故障をアラーム検出回路１３１に通知し（ステップＡ１５）、さらにスイッチ回路１３３にＡ，ｂ系スイッチ１３３１，１３３２のオフを指示する（ステップＡ１６）。
【００７４】
指示を受けたスイッチ回路１３３がＡ，Ｂ系スイッチ１３３１，１３３２をオフし、Ａ，Ｂ系基準周波数信号Ｓ１１３，Ｓ１１４の供給を停止する（ステップＡ１７）。また、通知を受けたアラーム検出回路１３１がＡ，ｂ系シンセサイザ回路１１２，１２２の故障をＲＦアラーム信号Ｓ１１９により上位装置に通報する（ステップＡ１８）。上位装置からの指示により、Ａ，ｂ系ＲＦ部１１，１２が機能を停止し、無線送受信機１の全体が停止する（ステップＡ１９）。
【００７５】
本実施形態の無線送受信機によれば、一方のＲＦ部のシンセサイザ回路が故障すると、そのシンセサイザ回路へ基準周波数信号を供給する伝送線路が遮断されるので、そのシンセサイザ回路へ他方のＲＦ部のシンセサイザ回路から電流が流れ、他方のシンセサイザ回路の内部オフセット電位が低下してアンロック状態となることがなく、他方のＲＦ部の送受信機能は正常に維持される。特に、本実施形態の無線送受信機は、小規模な回路を付加するだけでその効果が得られる。
【００７６】
また、故障したシンセサイザ回路のＰＬＬＩＣへの基準周波数信号の供給が停止されるので、ＣＭＯＳデバイスによるＰＬＬＩＣでラッチアップ現象が生じ、消費電流が増加してしまうことがない。
【００７７】
本実施形態では無線送受信機は２ＲＦ構成としたが、本発明はこれに限定されるものではなく複数ＲＦ構成の無線送受信機に適用することができる。
【００７８】
本発明の他の実施形態の無線送受信機について説明する。
【００７９】
図５は、本発明の他の実施形態の無線送受信機の構成を示すブロック図である。図５を参照すると、無線送受信機２は、Ａ系ＲＦ部２１、Ｂ系ＲＦ部２２、Ｃ系ＲＦ部２３、Ｄ系ＲＦ部２４および制御部２５を有している。
【００８０】
Ａ系ＲＦ部２１、Ｂ系ＲＦ部２２、Ｃ系ＲＦ部２３およびＤ系ＲＦ部２４は図１のＡ系ＲＦ部１１およびＢ系ＲＦ部と同じ構成である。
【００８１】
制御部２５はアラーム検出回路２５１、スイッチ制御回路２５２およびスイッチ回路２５３を有している。
【００８２】
スイッチ回路２５３は図１のスイッチ回路１３３と同様の構成であるが、Ａ，Ｂ，Ｃ，Ｄ系の４つのスイッチを有する点で図１のものと異なっている。
【００８３】
また、スイッチ制御回路２５２の動作は図１のスイッチ制御回路１３２の動作と同様であり、Ａ，Ｂ，Ｃ，Ｄ系のロック信号Ｓ２２９，Ｓ２３０，Ｓ２３１，Ｓ２３２を入力とし、切り替え制御信号Ｓ２３４をスイッチ回路２５３に出力し、シンセアラーム信号Ｓ２３３をアラーム検出回路２５１に出力している。スイッチ制御回路２５２は、故障したシンセサイザ回路に対応するスイッチをオフするようにスイッチ回路２５３を制御し、また、故障したシンセサイザ回路をアラーム検出回路２５１に通知する。スイッチ制御回路２５２のスイッチ回路２５３に対する制御動作は表２に示された通りである。
【００８４】
【表２】
また、アラーム検出回路２５１の動作は図１のアラーム検出回路１３１の動作と同様であり、シンセアラーム信号Ｓ２３３により通知されたシンセサイザ回路の故障をＲＦアラーム信号Ｓ２３５により上位装置（不図示）に通報する。
【００８６】
本実施形態の無線送受信機２によれば、いずれかのＲＦ部のシンセサイザ回路が故障すると、故障したシンセサイザ回路への基準周波数信号の伝送線路がスイッチ回路２５３で遮断されるので、正常に動作している他のＲＦ部のシンセサイザ回路が誤動作することがない。無線送受信機２は、１つのＲＦ部のシンセサイザ回路が故障すると３ＲＦで動作し、２つのＲＦ部のシンセサイザ回路が故障すると２ＲＦで動作し、３つのＲＦ部のシンセサイザ回路が故障すると１ＲＦで動作する。
【００８７】
本発明のさらに他の実施形態について説明する。
【００８８】
図６は、本発明のさらに他の実施形態の無線送受信機の要部の構成を示すブロック図である。図６を参照すると、受信回路を冗長構成とした１ＲＦの無線送受信機を２つで２セクタが構成されている。
【００８９】
第１のセクタの無線送受信機３ａは、ＲＦ部３１、制御部３３およびアンテナ３５，３６を有している。ＲＦ部３１は０系受信回路３１０、１系受信回路３１１、送信回路３１２、受信シンセサイザ回路３１３および送信シンセサイザ回路３１４を有している。制御部３３はスイッチ部３３１を有している。
【００９０】
第２のセクタの無線送受信機３ｂは、ＲＦ部３２、制御部３４およびアンテナ３７，３８を有している。ＲＦ部３２は０系受信回路３２０、１系受信回路３２１、送信回路３２２、受信シンセサイザ回路３２３および送信シンセサイザ回路３２４を有している。制御部３４はスイッチ部３４１を有している。
【００９１】
第１のセクタの０系受信回路３１０および送信回路３１２はアンテナ３５に接続されている。１系受信回路３１１は第２のセクタのアンテナ３７に接続されている。
【００９２】
第２のセクタの１系受信回路３２１および送信回路３２２はアンテナ３８に接続されている。０系受信回路３２０は第１のセクタのアンテナ３６に接続されている。
【００９３】
第１のセクタにおいて、０系および１系受信回路３１０，３１１は図１の受信回路１１３と同様の構成であるが、いずれも受信局部発振信号は受信シンセサイザ回路３１３から供給されている。
【００９４】
送信回路３１２は図１の送信回路１１１と同様の構成であるが、送信局部発振信号は送信シンセサイザ回路３１４から供給されている。
【００９５】
受信シンセサイザ回路３１３および送信シンセサイザ回路３１４は図１のシンセサイザ回路１１２と同様の構成である。なお、図６ではロック信号が省略されている。
【００９６】
受信シンセサイザ回路３１３および送信シンセサイザ回路３１４には水晶発振器３０１からの基準周波数信号がスイッチ回路３３１を介して供給されている。
【００９７】
スイッチ回路３３１は図３のスイッチ回路１３３と同様の構成である。そして、スイッチ回路３３１は、受信シンセサイザ回路３１３が故障すると、受信シンセサイザ回路３１３への基準周波数信号の伝送線路を遮断する。また、スイッチ回路３３１は、送信シンセサイザ回路３１４が故障すると、送信シンセサイザ回路３１４への基準周波数信号の伝送線路を遮断する。
【００９８】
第２のセクタにおいて、０系および１系受信回路３２０，３２１は図１の受信回路１１３と同様の構成であるが、いずれも受信局部発振信号は受信シンセサイザ回路３２３から供給されている。
【００９９】
送信回路３２２は図１の送信回路１１１と同様の構成であるが、送信局部発振信号は送信シンセサイザ回路３２４から供給されている。
【０１００】
受信シンセサイザ回路３２３および送信シンセサイザ回路３２４は図１のシンセサイザ回路１１２と同様の構成である。なお、図６ではロック信号が省略されている。
【０１０１】
受信シンセサイザ回路３２３および送信シンセサイザ回路３２４には水晶発振器３０２からの基準周波数信号がスイッチ回路３４１を介して供給されている。
【０１０２】
スイッチ回路３４１は図３のスイッチ回路１３３と同様の構成である。そして、スイッチ回路３４１は、受信シンセサイザ回路３２３が故障すると、受信シンセサイザ回路３２３への基準周波数信号の伝送線路を遮断する。また、スイッチ回路３４１は、送信シンセサイザ回路３２４が故障すると、送信シンセサイザ回路３２４への基準周波数信号の伝送線路を遮断する。
【０１０３】
本実施形態によれば、第１のセクタのＲＦ部３１の受信シンセサイザ回路３１３が故障すると、第２のセクタのアンテナ３６に接続された第２のセクタの０系受信回路３２０が第２のセクタの受信を受け持つため第２のセクタの受信機能は維持される。また、受信シンセサイザ回路３１３が故障すると、スイッチ回路３３１で受信シンセサイザ回路３１３への基準周波数信号の伝送線路が遮断されるので、送信シンセサイザ回路３１４が誤動作せず、第１のセクタの送信機能も維持される。
【０１０４】
なお、図６の実施形態の無線送受信機を３つ組み合わせて、３セクタをカバーすることもできる。その場合、各セクタに、いずれか２つの異なる無線送受信部の受信回路を割り当てるように、各受信回路とアンテナとを接続すればよい。同様にして、複数の無線送受信機を用いれば複数セクタをカバーすることができる。
【０１０５】
【発明の効果】
本発明のシンセサイザ誤動作防止回路によれば、いずれかのシンセサイザ回路が故障すると、そのシンセサイザ回路へ基準周波数信号を供給する伝送線路が遮断されるので、そのシンセサイザ回路へ他のシンセサイザ回路から電流が流れることにより他のシンセサイザ回路の内部オフセット電位が低下してアンロック状態となることがなく、他のシンセサイザ回路の動作は正常に維持される。
【０１０６】
また、複数ＲＦ構成の無線送受信機において、いずれかの周波数の無線部に局部発振信号を供給しているシンセサイザ回路が故障しても、他のシンセサイザ回路の動作が正常に維持されるので、他のシンセサイザ回路から局部発振信号を供給されている無線部の動作が維持される。
【０１０７】
また、送信回路と受信回路にそれぞれシンセサイザ回路が設けられた無線送受信機において、いずれかのシンセサイザ回路が故障しても、他方のシンセサイザ回路の動作が維持され、他方のシンセサイザ回路から局部発振信号を供給されている回路の動作が維持される。
【０１０８】
また、送信回路と受信回路にそれぞれシンセサイザ回路が設けられ、複数が組み合わされて複数セクタをカバーする無線送受信機において、いずれかの受信シンセサイザ回路が故障しても、そのセクタの送信シンセサイザ回路の動作が正常に維持され、また、他の無線送受信機の受信回路によりそのセクタがカバーされるので、全セクタにおける信号の送受信を継続することができる。
【０１０９】
また、シンセサイザ回路がＣＭＯＳデバイスを含んでいる場合に、故障したシンセサイザ回路への基準周波数信号の供給が停止されるので、ＣＭＯＳデバイスでラッチアップが生じず、消費電流が増加しない。
【図面の簡単な説明】
【図１】本実施形態の無線送受信機の構成を示すブロック図である。
【図２】図１におけるＡ系シンセサイザ回路１１２およびＢ系シンセサイザ回路１２２の構成を示すブロック図である。
【図３】図１におけるスイッチ回路の構成を示すブロック図である。
【図４】図１の無線送受信機の動作を示すフローチャートである。
【図５】本発明の他の実施形態の無線送受信機の構成を示すブロック図である。
【図６】本発明のさらに他の実施形態の無線送受信機の要部の構成を示すブロック図である。
【図７】従来の２ＲＦ構成の無線送受信機の構成を示すブロック図である。
【図８】図７におけるＡ系シンセサイザ回路およびＢ系シンセサイザ回路の構成を示すブロック図である。
【符号の説明】
１ 無線送受信機（ＴＲＸ）
１１ Ａ系ＲＦ部
１１１ Ａ系送信回路
１１２ Ａ系シンセサイザ回路
１１２１ 電源部
１１２２ ＰＬＬＩＣ
１１２３ 電圧制御発振器（ＶＣＯ）
１１２４ 増幅器（ＡＭＰ）
１１３ Ａ系受信回路
１１４ Ａ系送信ＭＩＸ回路
１１５ Ａ系受信ＭＩＸ回路
１２ Ｂ系ＲＦ部
１２１ Ｂ系送信回路
１２２ Ｂ系シンセサイザ回路
１２２１ 電源部
１２２２ ＰＬＬＩＣ
１２２３ 電圧制御発振器
１２２４ 増幅器
１２３ Ｂ系受信回路
１２４ Ｂ系送信ＭＩＸ回路
１２５ Ｂ系受信ＭＩＸ回路
１３ 制御部
１３１ アラーム検出回路
１３２ スイッチ制御回路
１３３ スイッチ回路
１３３１ Ａ系スイッチ
１３３２ Ｂ系スイッチ
２ 無線送受信機
２１ Ａ系ＲＦ部
２１１ Ａ系送信回路
２１２ Ａ系シンセサイザ回路
２１３ Ａ系受信回路
２１４ Ａ系送信ＭＩＸ回路
２１５ Ａ系受信ＭＩＸ回路
２２ Ｂ系ＲＦ部
２２１ Ｂ系送信回路
２２２ Ｂ系シンセサイザ回路
２２３ Ｂ系受信回路
２２４ Ｂ系送信ＭＩＸ回路
２２５ Ｂ系受信ＭＩＸ回路
２３ Ｃ系ＲＦ部
２３１ Ｃ系送信回路
２３２ Ｃ系シンセサイザ回路
２３３ Ｃ系受信回路
２３４ Ｃ系送信ＭＩＸ回路
２３５ Ｃ系受信ＭＩＸ回路
２４ Ｄ系ＲＦ部
２４１ Ｄ系送信回路
２４２ Ｄ系シンセサイザ回路
２４３ Ｄ系受信回路
２４４ Ａ系送信ＭＩＸ回路
２４５ Ａ系受信ＭＩＸ回路
２５ 制御部
２５１ アラーム検出回路
２５２ スイッチ制御回路
２５３ スイッチ回路
３ａ，３ｂ 無線送受信機
３１，３２ ＲＦ部
３１０，３２０ ０系受信回路
３１１，３２１ １系受信回路
３１２，３２２ 送信回路
３１３，３２３ 受信シンセサイザ回路
３１４，３２４ 送信シンセサイザ回路
３３，３４ 制御部
３３１，３４１ スイッチ部
３５，３６，３７，３８ アンテナ
３０１，３０２ 水晶発振器
５ 水晶発振器
Ａ１〜Ａ１９ ステップ
Ｓ１０１ Ａ系送信局部発振信号
Ｓ１０２ Ａ系受信局部発振信号
Ｓ１０３ Ａ系送信信号
Ｓ１０４ Ａ系送信ベースバンド信号
Ｓ１０５ Ａ系受信信号
Ｓ１０６ Ａ系受信ベースバンド信号
Ｓ１０７ Ｂ系送信局部発振信号
Ｓ１０８ Ｂ系受信局部発振信号
Ｓ１０９ Ｂ系送信信号
Ｓ１１０ Ｂ系送信ベースバンド信号
Ｓ１１１ Ｂ系受信信号
Ｓ１１２ Ｂ系受信ベースバンド信号
Ｓ１１３ Ａ系基準周波数信号
Ｓ１１４ Ｂ系基準周波数信号
Ｓ１１５ Ａ系ロック信号
Ｓ１１６ Ｂ系ロック信号
Ｓ１１７ シンセアラーム信号
Ｓ１１８ 切り替え制御信号
Ｓ１１９ ＲＦアラーム信号
Ｓ１２０ 基準周波数信号
Ｓ２０１ Ａ系送信局部発振信号
Ｓ２０２ Ａ系受信局部発振信号
Ｓ２０３ Ａ系送信信号
Ｓ２０４ Ａ系送信ベースバンド信号
Ｓ２０５ Ａ系受信ベースバンド信号
Ｓ２０６ Ａ系受信信号
Ｓ２０７ Ｂ系送信局部発振信号
Ｓ２０８ Ｂ系受信局部発振信号
Ｓ２０９ Ｂ系送信信号
Ｓ２１０ Ｂ系送信ベースバンド信号
Ｓ２１１ Ｂ系受信ベースバンド信号
Ｓ２１２ Ｂ系受信信号
Ｓ２１３ Ｃ系送信局部発振信号
Ｓ２１４ Ｃ系受信局部発振信号
Ｓ２１５ Ｃ系送信信号
Ｓ２１６ Ｃ系送信ベースバンド信号
Ｓ２１７ Ｃ系受信ベースバンド信号
Ｓ２１８ Ｃ系受信信号
Ｓ２１９ Ｄ系送信局部発振信号
Ｓ２２０ Ｄ系受信局部発振信号
Ｓ２２１ Ｄ系送信信号
Ｓ２２２ Ｄ系送信ベースバンド信号
Ｓ２２３ Ｄ系受信ベースバンド信号
Ｓ２２４ Ｄ系受信信号
Ｓ２２５ Ａ系基準周波数信号
Ｓ２２６ Ｂ系基準周波数信号
Ｓ２２７ Ｃ系基準周波数信号
Ｓ２２８ Ｄ系基準周波数信号
Ｓ２２９ Ａ系ロック信号
Ｓ２３０ Ｂ系ロック信号
Ｓ２３１ Ｃ系ロック信号
Ｓ２３２ Ｄ系ロック信号
Ｓ２３３ シンセアラーム信号
Ｓ２３４ 切り替え制御信号
Ｓ２３４ ＲＦアラーム信号
Ｓ２３６ 基準周波数信号
Claims (6)
- 単一の発振器から基準周波数信号を供給され、互いに独立に動作する複数のシンセサイザ回路と、
前記各シンセサイザ回路に対応した複数のスイッチからなり、前記発振器の出力信号を、前記各シンセサイザ回路に対応した前記各スイッチを介して該各シンセサイザ回路に前記基準周波数信号として分配するスイッチ部と、
シンセサイザ回路に故障が生じると、故障した前記シンセサイザ回路に対応したスイッチをオフするスイッチ制御部を有し、
前記各シンセサイザ回路が、複数キャリア対応構成の無線送受信機における、周波数の異なる各無線部に局部発振信号をそれぞれ供給する、シンセサイザ誤動作防止回路。 - 単一の発振器から基準周波数信号を供給され、互いに独立に動作する複数のシンセサイザ回路と、
前記各シンセサイザ回路に対応した複数のスイッチからなり、前記発振器の出力信号を、前記各シンセサイザ回路に対応した前記各スイッチを介して該各シンセサイザ回路に前記基準周波数信号として分配するスイッチ部と、
シンセサイザ回路に故障が生じると、故障した前記シンセサイザ回路に対応したスイッチをオフするスイッチ制御部を有し、
前記シンセサイザ回路は２つであり、前記各シンセサイザ回路が無線送受信機の送信回路および受信回路にそれぞれ局部発振信号を供給する、シンセサイザ誤動作防止回路。 - 前記シンセサイザ回路がＣＭＯＳデバイスのＩＣを含む、請求項１または２に記載のシンセサイザ誤動作防止回路。
- シンセサイザ回路から送信回路および受信回路に局部発振信号を供給し、それぞれに固有の周波数で無線信号を送受信する複数の無線部と、
単一の発振器からの基準周波数信号を複数の前記無線部の前記各シンセサイザ回路に分配しており、シンセサイザ回路に故障が生じると、故障した該シンセサイザ回路への前記基準周波数信号を遮断する制御部とを有する無線送受信機。 - 送信シンセサイザ回路から送信回路へ、受信シンセサイザ回路から受信回路へ局部発振信号を供給している無線部と、
単一の発振器からの基準周波数信号を前記無線部の前記送信シンセサイザ回路および前記受信シンセサイザ回路へ分配しており、前記送信シンセサイザ回路または前記受信シンセサイザ回路に故障が生じると、故障した前記送信シンセサイザ回路または前記受信シンセサイザ回路への前記基準周波数信号を遮断する制御部とを有する無線送受信機。 - 前記無線部が２つの前記受信回路を有し、２つの前記受信回路が互いに異なるセクタに割り当てられ、各セクタに割り当てられた受信回路を含む無線送受信機の組み合わせが各セクタ毎に異なるように複数の無線送受信機が組み合わされて複数セクタをカバーする、請求項５記載の無線送受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002026575A JP3693964B2 (ja) | 2002-02-04 | 2002-02-04 | シンセサイザ誤動作防止回路および無線送受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002026575A JP3693964B2 (ja) | 2002-02-04 | 2002-02-04 | シンセサイザ誤動作防止回路および無線送受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003229762A JP2003229762A (ja) | 2003-08-15 |
| JP3693964B2 true JP3693964B2 (ja) | 2005-09-14 |
Family
ID=27748366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002026575A Expired - Lifetime JP3693964B2 (ja) | 2002-02-04 | 2002-02-04 | シンセサイザ誤動作防止回路および無線送受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3693964B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096762A (ja) * | 2005-09-29 | 2007-04-12 | Toshiba Corp | 無線機 |
| JP6217915B2 (ja) * | 2013-12-10 | 2017-10-25 | 株式会社富士通ゼネラル | 発振装置並びに送信機および受信機 |
| CN112400279A (zh) | 2018-07-10 | 2021-02-23 | 株式会社索思未来 | 相位同步电路、收发电路以及集成电路 |
| US11595137B1 (en) * | 2021-02-17 | 2023-02-28 | Keysight Technologies, Inc. | System and method of measuring error vector magnitude in the time domain |
-
2002
- 2002-02-04 JP JP2002026575A patent/JP3693964B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003229762A (ja) | 2003-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7209720B2 (en) | Multiband and multimode transmitter and method | |
| US20110019767A1 (en) | Phase-Locked Loop Modulation | |
| WO1997016887A1 (en) | Controlled tracking of oscillators in a circuit with multiple frequency sensitive elements | |
| JP5702124B2 (ja) | 無線通信装置 | |
| US6188900B1 (en) | Mobile device assisted handoff system for code division multiple access and wideband code division multiple access networks | |
| JP3693964B2 (ja) | シンセサイザ誤動作防止回路および無線送受信機 | |
| US7899435B2 (en) | Wireless communication unit, power control method for wireless communication unit and wireless network | |
| JP2010081247A (ja) | 周波数シンセサイザ及び無線送信装置 | |
| JP2007013529A (ja) | チューナー用半導体装置及びダイバーシティ受信機 | |
| KR100612789B1 (ko) | 전파 시계 방송파의 수신 회로 | |
| US6570948B1 (en) | Phase locked loop frequency generating circuit and a receiver using the circuit | |
| JP2004159207A (ja) | 無線通信装置 | |
| GB2310771A (en) | Communication device using switching current mirror in PLL frequency synthesiser | |
| US6965759B2 (en) | Frequency synthesizer capable of obtaining signals in three frequency bands | |
| JP6963447B2 (ja) | 無線伝送装置及び伝送方法 | |
| US20090253375A1 (en) | Dual Mode Funk | |
| JP3073670B2 (ja) | 間欠受信動作受信機 | |
| JP4252039B2 (ja) | 無線基地局装置 | |
| JPH09186587A (ja) | Ｐｌｌ回路 | |
| US6978026B2 (en) | Circuit arrangement for gaining a stereo subcarrier and an RDS carrier | |
| US20200348391A1 (en) | Radar sensor system and method for supplying a frequency | |
| US20030231066A1 (en) | Mobile radio communications device | |
| US11863144B2 (en) | Oscillation circuit with improved failure detection | |
| JP4417175B2 (ja) | 無線通信装置 | |
| JP2007074418A (ja) | 集積回路及びデジタルテレビジョンチューナ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040811 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040929 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040929 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041206 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050622 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |