JP3692095B2 - スイッチング電源 - Google Patents
スイッチング電源 Download PDFInfo
- Publication number
- JP3692095B2 JP3692095B2 JP2002164225A JP2002164225A JP3692095B2 JP 3692095 B2 JP3692095 B2 JP 3692095B2 JP 2002164225 A JP2002164225 A JP 2002164225A JP 2002164225 A JP2002164225 A JP 2002164225A JP 3692095 B2 JP3692095 B2 JP 3692095B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- semiconductor element
- switching
- diode
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【産業上の利用分野】
本発明は、スイッチング半導体素子のスイッチング時の急激な電圧や電流の変化により発生するサ−ジ電圧からスイッチング半導体素子を保護するためのスナバ回路を備えたスイッチング電源に関する。
【０００２】
【従来技術】
従来の代表的なスイッチング電源として図１１に示すような回路構成のものがある。このスイッチング電源では、直流電源１と変圧器２の１次巻線とＭＯＳＦＥＴのようなスイッチング半導体素子３とが直列接続されている。そして互いに直列接続された第１のダイオ−ド４と第１のコンデンサ５とが、図示の方向でスイッチング半導体素子３に跨がって並列接続される。変圧器２の２次巻線側には、整流用ダイオード６と、フリーホイリングダイオード７と、平滑用インダクタ８と、平滑用コンデンサ９と、負荷１０とが接続される。なお、１１" は第１のダイオ−ド４のカソ−ド側と直流電源１の正極の間に接続された抵抗、１２はスイッチング半導体素子３の寄生容量、又はその寄生容量と並列接続されたコンデンサの合成容量、１３は制御回路、１４はスイッチング半導体素子３に並列接続された第２のダイオード、又はスイッチング半導体素子３がＭＯＳＦＥＴの場合のボディドレインダイオードを示している。
【０００３】
次にこの回路の代表的な動作を図１２を参照して説明する。
【０００４】
期間１（ｔ１＜ｔ≦ｔ２）
時刻ｔ１で、スイッチング半導体素子３がオフすると、それまでスイッチング半導体素子３を流れていた電流がコンデンサ１２に流れ込み、スイッチング半導体素子３の電圧Ｖ１が急速に上昇して直流電源１の電圧Ｅｉと等しくなった時点で、変圧器２の巻線に印加されていた電圧がゼロとなる。この間、スイッチング半導体素子の電圧Ｖ１はほぼ直線的に上昇する。変圧器２の巻線電圧がゼロとなると、今まで変圧器２の電圧によって逆バイアスされていたフリ−ホイリングダイオ−ド７が導通することにより、負荷電流はフーリーホイリングダイオード７と整流用ダイオード６に流れ、変圧器２の２次巻線を短絡状態にする。この時刻をｔ２とする。
【０００５】
期間２（ｔ２＜ｔ≦ｔ３）
時刻ｔ２で変圧器２の２次巻線が短絡されるので、変圧器２の励磁電流は、時刻ｔ２の値を保持し一定に保たれる。コンデンサ１２には、それまで負荷電流の１次側換算電流と励磁電流が流れ込んでいたが、負荷電流がフリ−ホイリングダイオ−ド７に移行するため減少する。しかし、変圧器２のリ−ケイジインダクタンスと配線のインダクタンスが存在するために、直ちにゼロにならない。コンデンサ１２に充電電流が流れ続けることでスイッチング半導体素子３の電圧Ｖ１はさらに上昇し続け、第２のコンデンサ５の電圧に達すると、第１のダイオ−ド４が導通を開始する。この時刻をｔ３とする。
【０００６】
期間３（ｔ３＜ｔ≦ｔ４）
時刻ｔ３で第１のダイオ−ド４が導通したことでスイッチング半導体素子３の電圧Ｖ１は、第１のコンデンサ５の容量がコンデンサ１２の容量と比べ充分大きく選定してあるために、第１のコンデンサ５の電圧でクランプされる。第２のコンデンサ１２と第１のコンデンサ５の充電電流が変圧器２の励磁電流の値まで減少すると整流用ダイオ−ド６が非導通となり、変圧器２の２次巻線の短絡状態が解除される。この時刻をｔ４とする。
【０００７】
期間４（ｔ４＜ｔ≦ｔ５）
時刻ｔ４において、変圧器２の２次巻線の短絡状態が解除され、一定に保っていた励磁電流は減少し始める。また、変圧器２には第１のコンデンサ５と電源電圧の差の電圧が加わり励磁電流をリッセットさせるようになる。スイッチング半導体素子３の電圧Ｖ１は、期間３に引き続き第１のコンデンサ５の電圧でクランプされる。変圧器２の励磁電流がゼロになる時刻をｔ５とする。
【０００８】
期間５（ｔ５＜ｔ≦ｔ６）
時刻ｔ５において、コンデンサ１２とコンデンサ５の充電電流がゼロになると、ダイオ−ド４が非導通になり、コンデンサ１２から変圧器２の１次巻線と直流電源１のル−プで放電電流が流れ始める。この後、出力電圧を安定化するように制御する制御回路１３からの制御信号によりスイッチング半導体素子３がオンする。この時刻をｔ６とする。
【０００９】
期間６（ｔ６＜ｔ≦ｔ８）
時刻ｔ６において、スイッチング半導体素子３がオンすると、整流用ダイオ−ド６が導通する。変圧器２のリーケージインダクタンスのために整流用ダイオード６の電流の立ち上がりが制限されるため、フリ−ホイリングダイオ−ド７が引き続きオンするので、変圧器２の２次巻線は短絡状態となる。このとき、直流電源電圧Ｅｉを変圧器２のリ−ケイジインダクタンスが負担するので、スイッチング半導体素子３の電流と整流用ダイオ−ド６の電流は、直線的に増加する。整流用ダイオ−ド６の電流が平滑用インダクタ８の電流と等しくなると、フリ−ホイリングダイオ−ド７が非導通になる。この時刻をｔ７とする。フリ−ホイリングダイオ−ド７が非導通になると、直流電源１から変圧器２の２次側にスイッチング半導体素子３、変圧器２、整流用ダイオ−ド６を介して電力が供給される。この期間は、スイッチング半導体素子３がオフするまで続く。この時刻をｔ８とする。
【００１０】
この後、期間１の動作に戻り、前述の動作を繰り返す。
【００１１】
この回路は、前述したように期間５で第１のダイオ−ド４が非導通になった後、スイッチング半導体素子３がオンする。このとき、第１のダイオ−ド４の逆方向導通が終了していない場合、第１のダイオ−ド４と第１のコンデンサ５とスイッチング半導体素子３のル−プで短絡電流が流れ、損失やノイズの増加の原因となる。そのため、この回路では、第１のダイオ−ド４として、キャリア・ライフタイムの短いダイオ−ドが必要となる。
【００１２】
また、第１のコンデンサ５に流れ込む電流の平均値と同じ電流が抵抗１１”を通して放電されるので、抵抗１１”の損失が大きくなる。しかしながら、このようなスイッチング回路は、充電された電力を抵抗１１”を通して直流電源に戻すため、抵抗１１”のロスが大きくなり、効率を低下させる原因となっていた。
【００１３】
【発明が解決しようとする課題】
本発明は、この発明の技術思想を達成するために、比較的長いキャリア・ライフタイムをもつ電荷蓄積型ダイオードと、そのダイオードの順方向導通時にはインダクタンス手段からのエネルギを蓄え、そのダイオードの逆方向導通時には前記エネルギを電源に戻すと共に、スイッチング素子の両端の電圧をクランプする電圧クランプ手段と、前記電荷蓄積型ダイオードの逆方向導通時に放出できなかった部分の前記エネルギを放電する放電回路を備えることにより、回路部品を増やすことなく、電力損失を低減し得るスイッチング電源及びその制御方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】
前述のような課題を解決するため、第１の発明では、直流電源から負荷に至る電流路を選択的に開閉するスイッチング半導体素子と、前記電流路に存在し、かつ前記スイッチング半導体素子に直列に接続されているインダクタンス手段と、前記スイッチング半導体素子に並列に接続されてそのスイッチング半導体素子の電圧をクランプする作用を行う電圧クランプコンデンサと、前記スイッチング半導体素子のスイッチング動作を制御する制御回路とを備えるスイッチング電源において、前記スイッチング半導体素子に並列に接続され、かつ前記電圧クランプコンデンサと互いに直列になるように接続されている電荷蓄積型ダイオードを備え、この電荷蓄積型ダイオードは、前記スイッチング半導体素子のオフの期間で、先ず順方向導通して前記インダクタンス手段に蓄えられたエネルギを前記電圧クランプコンデンサに蓄え、次に前記順方向導通によって流れる電流がゼロになるときに逆方向に導通して前記電圧クランプコンデンサに蓄えられたエネルギを前記インダクタンス手段を通して前記直流電源に戻し、前記電圧クランプコンデンサに蓄えられたエネルギを逆方向導通時の前記電荷蓄積型ダイオード及び前記インダクタンス手段を通して前記直流電源に戻す回路の定数が、前記スイッチング素子をゼロ電圧でオンさせるように定められていることを特徴とするスイッチング電源を提供する。
【００１５】
前述のような課題を解決するため、第２の発明では、前記第１の発明において、前記電荷蓄積型ダイオードと前記電圧クランプコンデンサとの接続点と前記直流電源との間に放電回路を接続し、前記放電回路は、前記電荷蓄積型ダイオードの前記順方向導通により前記電圧クランプコンデンサに充電されたエネルギのうちの前記電荷蓄積型ダイオードの前記逆方向導通で放出されなかったエネルギを放電することを特徴とするスイッチング電源を提供する。
【００１６】
前述のような課題を解決するため、第３の発明では、前記第２の発明において、前記放電回路は、前記電圧クランプコンデンサの電圧が設定電圧を越えないように、前記電圧クランプコンデンサのエネルギ量を調整し得ることを特徴とするスイッチング電源を提供する。
【００１７】
前述のような課題を解決するため、第４の発明では、前記第２の発明において、前記放電回路は、この放電回路を駆動するための駆動信号に同期した信号の周波数に対応してインピーダンス値が可変する可変インピーダンスを呈することを特徴とするスイッチング電源を提供する。
【００１８】
前述のような課題を解決するため、第５の発明では、前記第１の発明ないし前記第４の発明のいずれかにおいて、前記スイッチング半導体素子は、前記電荷蓄積型ダイオードの前記逆方向導通が終了した後にオンされることを特徴とするスイッチング電源を提供する。
【００１９】
【発明を実施するための形態】
図１乃至図３により本発明にかかる第１の実施例を説明する。この実施例は図１に示す回路構成になっており、各回路部品間の接続は図示のとおりである。図１において、図１１で参照した記号と同一の記号は相当する回路部品を示すものとする。第１のダイオ−ド４は、高速ダイオードに比べて比較的長いキャリア・ライフタイムを有するダイオード（以下、電荷蓄積型ダイオードと言う。）である。キャリア・ライフタイムの比較的長い電荷蓄積型ダイオ−ドは、短いものに比べて本質的に逆方向導通を長時間保持する特性を有するが、蓄積キャリアと等しいキャリアが逆方向から注入されれば、ダイオ−ドの逆方向阻止能力が回復する。本発明は、このような新たな知見に基づくものである。
【００２０】
電圧クランプコンデンサ５はスイッチング半導体素子３の両端に印加される電圧をクランプする作用を行う。スイッチング半導体素子３のゲ−トには、実質的に電荷蓄積型ダイオ−ド４の逆方向が回復した後、又はスイッチング半導体素子３の電圧がほぼゼロボルトになったとき、スイッチング半導体素子３にオン信号を出力する制御回路１３が接続される。電荷蓄積型ダイオ−ド４と電圧クランプコンデンサ５の接続点と直流電源１の一端に跨がって放電回路１１が接続される。この放電回路については、後で図７を用いて説明する。
【００２１】
次にこの実施例の代表的な動作について図２の各部の波形を参照して説明する。
期間１（ｔ１＜ｔ≦ｔ２）
時刻ｔ１で、スイッチング半導体素子３がオフすると、それまでスイッチング半導体素子３を流れていた電流がコンデンサ１２に流れ込み、スイッチング半導体素子３の電圧Ｖ１が急速に上昇して直流電源１の電圧Ｅｉと等しくなった時点で、変圧器２の巻線に印加されていた電圧がゼロとなる。この間、スイッチング半導体素子の電圧Ｖ１はほぼ直線的に上昇する。変圧器２の巻線電圧がゼロとなると、今まで変圧器２の電圧によって逆バイアスされていたフリ−ホイリングダイオ−ド７が導通し、負荷電流はフーホイリングダイオード７と整流用ダイオード６に流れ、変圧器２の２次巻線を短絡状態にする。この時刻をｔ２とする。
【００２２】
期間２（ｔ２＜ｔ≦ｔ３）
時刻ｔ２で変圧器２の２次巻線が短絡されるので、変圧器２の励磁電流は、時刻ｔ２での電流値を保持し、一定に保たれる。コンデンサ１２には、それまで負荷電流の１次側換算電流と励磁電流とが流れ込んでいたが、負荷電流がフリ−ホイリングダイオ−ド７に移行するため減少する。しかし、変圧器２のリ−ケイジインダクタンスと配線のインダクタンスとが存在するために、直ちにゼロにならない。コンデンサ１２に充電電流が流れ続けることでスイッチング半導体素子３の電圧Ｖ１はさらに上昇し続け、電圧クランプコンデンサ５の電圧に達すると、電荷蓄積型ダイオ−ド４が導通を開始する。この時刻をｔ３とする。
【００２３】
期間３（ｔ３＜ｔ≦ｔ４）
時刻ｔ３で電荷蓄積型ダイオ−ド４が導通したことで、スイッチング半導体素子３の電圧Ｖ１は、電圧クランプコンデンサ５の容量をコンデンサ１２の容量と比べ充分大きく選定しているため、電圧クランプコンデンサ５の電圧でクランプされる。第２のコンデンサ１２と電圧クランプコンデンサ５の充電電流が変圧器２の励磁電流の値まで減少すると、整流用ダイオ−ド６が非導通となり、変圧器２の２次巻線の短絡状態が解除される。この時刻をｔ４とする。
【００２４】
期間４（ｔ４＜ｔ≦ｔ５）
時刻ｔ４において、変圧器２の２次巻線の短絡状態が解除され、一定に保たれていた励磁電流は減少し始める。また、変圧器２には電圧クランプコンデンサ５と電源電圧の差の電圧が加わり、励磁電流をリッセットさせるようになる。スイッチング半導体素子３の電圧Ｖ１は、期間３に引き続き電圧クランプコンデンサ５の電圧でクランプされる。変圧器２の励磁電流がゼロになる時刻をｔ５とする。
【００２５】
期間５（ｔ５＜ｔ≦ｔ６）
時刻ｔ５で電圧クランプコンデンサ５の充電電流がゼロになると、電荷蓄積型ダイオード４の順方向導通が終了する。電荷蓄積型ダイオード４は、順方向導通時に接合部に蓄えられて再結合せずに残留している電荷により逆方向導通となり、電圧クランプコンデンサ５の放電電流が、電荷蓄積型ダイオ−ド４、変圧器２、直流電源１、及び電圧クランプコンデンサ５からなるル−プを流れ、電荷蓄積型ダイオード４の順方向導通時に電圧クランプコンデンサ５に蓄えられたエネルギを直流電源１に回収する。この期間は、電荷蓄積型ダイオ−ド４の接合部に残留する電荷がゼロになると終了する。この時刻をｔ６とする。
【００２６】
ここで、電荷蓄積型ダイオード４の順電流と逆電流の比を電力回収率とし、図３により本発明に必要な電荷蓄積型ダイオード４の特性について説明する。図３は、電荷蓄積型ダイオード４のキャリア・ライフタイム/ スイッチング周期に対する電力回収率特性を示す。図３によりスイッチング周期に相当する時間以上のキャリア・ライフタイムを有するダイオードを使用した場合、電力回収率が急激に良くなり、好ましいことが分かるが、それよりもキャリア・ライフタイムが短くても電力回収ができることは明らかである。
【００２７】
前記の電力回収率が悪くなると、電圧クランプコンデンサ５やスイッチング半導体素子３の両端の電圧が高くなり、それを避けるために放電回路１１により電圧クランプコンデンサ５のエネルギを放電するが、その場合には電力損失が大きくなったりする。
【００２８】
したがって、電荷蓄積型ダイオード４の逆方向導通による電圧クランプコンデンサ５からの電力の放電を効率良く実現するには、スイッチング周期以上のキャリア・ライフタイムを有する電荷蓄積型ダイオードを使用するのが好ましいが、本発明の前記知見及び基本的の技術思想からはスイッチング周期よりも短いキャリア・ライフタイムを有する電荷蓄積型ダイオードでも、電力の回収を行える。
【００２９】
また、電荷蓄積型ダイオード４のキャリア・ライフタイムがスイッチング周期に相当する時間と同じくらいの場合には、電圧クランプコンデンサ５の未回収電力を放電回路１１により放電しても、その電力損失は出力電力に対して非常に小さくなり、変換効率をあまり悪化させずに前記のような動作を得ることができる。
【００３０】
期間６（ｔ６≦ｔ≦ｔ７）
時刻ｔ６で電荷蓄積型ダイオード４の逆方向導通が終了すると、コンデンサ１２と変圧器２の励磁インダクタンスとリーケイジインダクタンスと配線のインダクタンスとで共振回路が形成され、コンデンサ１２はさらに放電される。電荷蓄積型ダイオ−ド４の逆方向導通が終了した後、スイッチング半導体素子３を導通しても本発明の効果は損なわれないが、定数を選択的に設計することでコンデンサ１２の電圧をゼロになるまで放電でき、スイッチング半導体素子３の逆並列ダイオ−ド１４（ＭＯＳＦＥＴの場合はそのボディダイオ−ド）が導通したとき、スイッチング半導体素子３を導通させるとゼロ電圧スイッチングが可能となる。ここでは、ゼロ電圧スイッチングが可能な場合の動作を説明する。スイッチング半導体素子３の電圧Ｖ１が直流電源１の電圧と等しくなると、変圧器２の電圧がほぼゼロとなり、整流用ダイオ−ド６が導通し、変圧器２の２次巻線は整流用ダイオ−ド６とフリ−ホイリングダイオード７とで短絡される。変圧器２はリセットされる。この時刻をｔ７とする。なお、ｔ４〜ｔ６の期間では、変圧器２の１次巻線を流れている電流は変圧器２の励磁電流であるため、その２次巻線には電流は実質的に流れない。
【００３１】
期間７（ｔ７＜ｔ≦ｔ１０）
コンデンサ１２の電圧は、変圧器２のリーケイジインダクタンスと配線のインダクタンスとコンデンサ１２との共振回路によりさらに放電され、ゼロボルトになったときスイッチング半導体素子３がオンする。この時刻をｔ８とする。整流用ダイオード６が導通し、変圧器２の巻線は短絡されているので、直流電源電圧Ｅｉのほとんどを変圧器２のリーケイジインダクタンスが負担し、直線的に順方向に向かって電流が増える。変圧器２のリーケイジインダクタンスは小さいので、スイッチング半導体素子３と整流用ダイオ−ド６の電流は急速に増加し、整流用ダイオード６の電流が時刻ｔ９でインダクタ８の電流に等しくなると、フリ−ホイリングダイオ−ド７が逆バイアスされ非導通になる。フリ−ホイリングダイオ−ド７が非導通になると、変圧器２の２次巻線に直流電源１の電圧Ｅｉの巻数換算された電圧が現われ、スイッチング半導体素子３、変圧器２、及び整流用ダイオード６を介して直流電源１から変圧器２の２次側に電力が供給される。この期間は、スイッチング半導体素子３がオフするまで続く。この時刻をt １０とする。
【００３２】
この後、期間１の動作に戻り、前述と同じ動作を繰り返す。各部の波形は図２のようになる。
【００３３】
以上の説明、及び図３で示すように、電荷蓄積型ダイオード４のキャリア・ライフタイムがスイッチング周期よりも短い場合でも、電圧クランプコンデンサ５へ充電された電力の一部分は電源に戻される。電荷蓄積型ダイオード４としてリーク電流の大きいダイオードを使用することができる。
【００３４】
次に図４により本発明の第２の実施例を説明すると、図１に示した記号と同一の記号のものは相当する部材を示す。図４は、プシュプルタイプのフォワードコンバータに、電荷蓄積型ダイオード４’、第２のコンデンサ１２’、電圧クランプコンデンサ５’、放電回路１１’からなる回路を、図１に示した電荷蓄積型ダイオード４、第２のコンデンサ１２、電圧クランプコンデンサ５、及び放電回路１１と同様にスイッチング半導体素子３’に並列接続したものである。電荷蓄積型ダイオード４’は電荷蓄積型ダイオード４と同様のものである。主要な動作については、図１に示した実施例とほぼ同じであるので動作説明は省略する。
【００３５】
次に、本発明の第３の実施例を図５に示す。図１に示した実施例における変圧器２を第２のコンデンサと共振回路を形成する共振用インダクタ２’に置き換えた非絶縁型のスイッチング電源である。電荷蓄積型ダイオード４は、前述と同様な程度のキャリア・ライフタイムを有するダイオードである。主要な動作については、図１に示した実施例とほぼ同じであるので、動作説明を省略する。なお、図５において、図１に示した記号と同一の記号のものについては、相当する部材を示すものとする。
【００３６】
次に図６（Ａ），（Ｂ）に本発明の第４、第５の実施例をそれぞれ示す。図６（Ａ）は図１に示した実施例における変圧器２のインダクタンスと並列に、電荷蓄積型ダイオード４と電圧クランプコンデンサ５との直列接続回路を接続したものであり、電圧クランプコンデンサ５は放電回路１１と並列に接続されることになる。また、図６（Ｂ）は図５に示した実施例における共振用インダクタ２’と並列に、電荷蓄積型ダイオード４と電圧クランプコンデンサ５との直列接続回路を接続したものであり、同様に電圧クランプコンデンサ５は放電回路１１と並列に接続されることになる。電荷蓄積型ダイオード４は、スイッチング半導体素子３のスイッチング周期と同程度、又はそれよりも短いキャリア・ライフタイムを有するものでも良い。主要な動作については、図６（Ａ）の回路は図１に示した実施例とほぼ同じであり、また図６（Ｂ）の回路は図５に示した実施例とほぼ同じであるので、動作説明を省略する。なお、図６において、図１又は図５に示した記号と同一の記号のものについては、相当する部材を示すものとする。ここで、電圧クランプコンデンサ５は直接的には変圧器２の１次巻線電圧をクランプするが、このことはスイッチング半導体素子３の両端の電圧をクランプすることになる。
【００３７】
次に、放電回路１１の一実施例を図７（１）〜（４）に示す。図７における端子１１−ａ、１１−b は、図１の放電回路１１の端子１１−ａ、１１−ｂにそれぞれ相当する。
【００３８】
図７（１）は、電荷蓄積型ダイオード４の逆方向導通中に回収されなかった電圧クランプコンデンサ５の未回収電力を抵抗１７で消費しながら直流電源１に戻す方法である。
【００３９】
図７（２）は、端子１１−ａにＰＮＰトランジスタ１５のコレクタが接続され、端子１１−ｂに抵抗１８、抵抗１８の他端にトランジスタ１５のエミッタが接続されている。トランジスタ１５のコレクタ・ベース間にツェナーダイオード２０が図示のような向きで接続され、ベース・エミッタ間に抵抗１９が接続されている。図７( ２) の回路は、トランジスタ１５のコレクタ・エミッタ間の電圧がツェナーダイオード２０の電圧になるように、端子１１ーｂから端子１１ーａに電流が流れ、これらの端子間の電圧は、ツェナーダイオード２０の電圧と抵抗１８の電圧降下分との和に等しい電圧値となる。図１に示した回路に適用した場合、電圧クランプコンデンサ５の電圧がツェナーダイオード２０の電圧と抵抗１８の電圧降下分の和にほぼ等しい電圧値となるように動作する。したがって、スイッチング半導体素子３のピーク電圧は、ツェナーダイオード２０の電圧と抵抗１８の電圧降下分と直流電源１の電圧Ｅｉとの和に等しい電圧値でクランプされる。
【００４０】
図７（２）の回路を用いた場合、負荷急変や入力電圧が変動したときでも、電圧クランプコンデンサ５の電圧が安定しているため、電圧クランプコンデンサ５に関わらず一巡伝達特性の高速な制御を可能とする。
【００４１】
図７（３）は、図７（２）のツェナーダイオード２０を制御回路１６に変更したものであり、それ以外の構成、動作は図７（２）と同じになっている。制御回路１６は、トランジスタ１５の電圧を制御する能力を有する構成とする。図１の回路に適用した場合、例えば負荷回路１０の電流や直流電源１の電圧Ｅｉの変化に応じてスイッチング半導体素子３の電圧のピーク値を制御することが可能となり、入力電圧や負荷電流の範囲が広い場合でもスイッチング半導体素子３のピーク電圧を最小にすることができる。
【００４２】
いずれの前記実施例も以上述べたような大きな効果を有するものの、しかし放電回路１１を図７（１）に示したような抵抗器だけで構成し、かつ図９に示すような回路構成の従来制御回路を用いた場合には、スイッチング電源の変換周波数が大きく変動してしまうという問題が生じる。この問題について、図２の各時刻に対応する動作波形を示す図１０をも用いて説明する。
【００４３】
図１０の時刻ｔ７において、電圧検出回路３２はスイッチング半導体素子３の両端の電圧がゼロ、若しくは最低電圧になったのを検出して、検出信号を駆動回路３５に出力し、駆動回路３５はスイッチング半導体素子３をオンさせる。誤差増幅器３７はスイッチング電源の出力電圧を定電圧に制御するため、その出力電圧を検出し、設定電圧との誤差電圧を増幅した誤差信号を出力する。電流検出回路３３によりスイッチング半導体素子３の電流、若しくはダイオード６の電流を検出し、誤差増幅器３７はその電流検出信号と誤差信号とを比較し、その電流検出信号が誤差信号よりも大きくなると、比較器３６は駆動回路３５に信号を出力し、駆動回路３５はスイッチング半導体素子３をオフさせる。
【００４４】
なお、起動時においてはスイッチング半導体素子３の電圧が入力電圧の大きさと等しいので、電圧検出回路３２が動作しない。したがって、起動時におけるスイッチング半導体素子３の駆動信号は起動回路３４が出力する。起動回路３４は、入力電圧を検出して、その入力電圧が選定電圧値以上になったとき、駆動回路３５に信号を出力し、駆動回路３５はスイッチング半導体素子３をオンさせる。
【００４５】
このような駆動方式では、主回路定数や入出力条件によって変換周波数が決定されてしまうので、入出力条件が変化すると、変換周波数が大きく変動し、入出力フィルタを最低周波数で設定する必要があったり、最高周波数で部品を決定したりするので、コストアップやスイッチング電源の大型化といった問題がある。
【００４６】
したがって、次に入出力条件が変化しても変換周波数の変化幅を非常に小さくし得る放電回路１１の一実施例を図７（４）に示す。図７（４）における端子１１−ａ、１１−b は、図１の放電回路１１の端子１１−ａ、１１−ｂにそれぞれ相当する。この放電回路１１を図８に示すスイッチング電源に採用して放電電流量を制御することにより、電圧クランプコンデンサ５の電圧やトランス２の巻線に印加される電圧を変化させ、変換周波数が一定になるようにスイッチング半導体素子３のオフ時間を変えられるところに、この実施例の特徴がある。
【００４７】
先ずこの制御方法は、電圧クランプコンデンサ５の電圧を制御することで、トランス２のリセット時の巻線の印加電圧を制御することができ、これに伴いスイッチング半導体素子３のオフ時におけるリセット電流の傾きが変化し、リセット完了までの時間が変化することにより変換周波数も変化するという知見に基づいている。
【００４８】
図８の制御回路１３は図９に示した従来の制御回路に、ｆ／ｖ変換回路２１、誤差増幅器２３、基準電圧源２４、ホトカプラの発光ダイオード２５−ａ及び抵抗２６を付加したものである。ｆ／ｖ変換回路２１は駆動回路３５からスイッチング半導体素子３に供給される駆動信号を受け、スイッチング電源の変換周波数に対応する大きさの直流電圧を出力する。誤差増幅器２３は、この直流電圧と所望の変換周波数に設定するための基準電圧源２４の基準電圧との誤差電圧を求め、これを所望レベルに増幅した誤差増幅信号を発生し、ホトカプラの発光ダイオード２５−ａと受光トランジスタ２５−ｂを通して放電回路１１のトランジスタ３１のベースに与える。
【００４９】
したがって、トランジスタ３１は前記誤差増幅信号に対応した電流を電圧クランプコンデンサ５から入力電源１側に放電し、この放電電流は設定された変換周波数になるよう制御された電流になっている。この放電電流により、電圧クランプコンデンサ５の電圧とトランス２の巻線に印加される電圧、及びスイッチング半導体素子３のオフ時間が制御され、ほぼ目標とする変換周波数になる。
【００５０】
この実施例では、従来制御方式のカレントモードコントロールを使用し、以上のべたような構成の放電回路を付加して変換周波数を固定ないしはその変化幅を小さくしているが、制御方式としてボルテージモードコントロールを使用しても同様な効果が得られる。また、放電回路の損失を小さくできるので、この実施例は特に本発明の放電回路に適する。
【００５１】
以上説明したように、スイッチング半導体素子３のオン時に変圧器２の励磁インダクタンスやリーケージインダクタンスや配線のインダクタンスに蓄えられたエネルギを、スイッチング半導体素子３のオフ時に前記エネルギの大部分を消費することなく、電圧クランプコンデンサ５に蓄え、そのエネルギの大部分を変圧器２の励磁インダクタンスやリーケージインダクタンスや配線のインダクタンスに再循環させて直流電源１へエネルギを戻すことができ、さらに、その定数を選択的に設計することでゼロ電圧でオンすることができる。また、電荷蓄積型ダイオード４の逆方向導通が終了するまでスイッチング半導体素子３をオンさせないので、電荷蓄積型ダイオード４の逆方向導通によるノイズの発生や損失の発生が少なくできる。
【００５２】
なお、以上の実施例では変圧器の２次側の電圧を整流して直流出力を得る電源について述べたが、変圧器の２次側の電圧を整流せずに、負荷に交流電圧を供給する電源についても本発明を同様に実施することができる。この場合には一般の電圧検出回路と同様に、出力電圧の検出電圧信号を整流するダイオードが必要になる。
【００５３】
【発明の効果】
以上述べたように本発明では、比較的長いキャリア・ライフタイムを有する電荷蓄積型ダイオードと電圧クランプコンデンサとをインダクタンス手段に組み合わせると共に、入力電圧や負荷電流の変化に伴い電圧クランプコンデンサの放電量を調整してその電圧をほぼ一定に制御する放電回路を備えることにより、スイッチング半導体素子のオン時に変圧器の励磁インダクタンスやリーケイジインダクタンスや配線のインダクタンスに蓄えられたエネルギを、スイッチング半導体素子のオフ時に前記エネルギを電圧クランプコンデンサに蓄え、そのエネルギの大部分を変圧器の励磁インダクタンスやリーケイジインダクタンスや配線のインダクタンスに再循環させることができるので、電力損失を小さくでき、また従来のようにリセット用スイッチを設けることなくトランスのリセットを確実に行える。
【００５４】
また、その定数を選択的に設計することでゼロ電圧でオンすることができ、さらに電荷蓄積型ダイオードの逆方向導通が終了するまでスイッチング半導体素子をオンさせないので、電荷蓄積型ダイオードの逆方向導通によるノイズの発生や、電力損失の発生を少なくすることができる。さらに、回路の構成を複雑にすることなく、これらの効果を得ることができる。
【００５５】
さらにまた、スイッチング電源の変換周波数に対応させて放電回路のインピーダンスを制御し、電圧クランプコンデンサの放電量を調整することにより、スイッチング電源の変換周波数を目標値、あるいはその変動幅を十分に小さいものにすることができる。
【図面の簡単な説明】
【図１】本発明にかかるスイッチング電源の一実施例を示す図である。
【図２】前記実施例を説明するための各部の波形を示す図である。
【図３】ダイオードのキャリア・ライフタイムの長さに依存する電力回収率を示す図である。
【図４】本発明にかかるスイッチング電源の第２の実施例を示す図である。
【図５】本発明にかかるスイッチング電源の第３の実施例を示す図である。
【図６】本発明にかかるスイッチング電源の他の別々の実施例を示す図である。
【図７】本発明に用いられる放電回路のそれぞれの例を示す図である。
【図８】本発明にかかるスイッチング電源の別の実施例を示す図である。
【図９】従来のスイッチング電源の制御回路の１例を示す図である。
【図１０】従来の制御方法を説明するたのるための各部の波形を示す図である
【図１１】従来のスイッチング電源の一例を示す図である。
【図１２】従来のスイッチング電源を説明するための各部の波形を示す図である。
【符号の説明】
１・・・・直流電源
２・・・・１次巻線２Ａと２次巻線２Ｂとを有する変圧器
３、３’・・・・スイッチング半導体素子
４、４’・・・・電荷蓄積型ダイオード
５、５’・・・・電圧クランプコンデンサ
６・・・・整流用ダイオード
７・・・・フリー ホイリングダイオード
８・・・・平滑用インダクタ
９・・・・平滑用コンデンサ
１０・・・・負荷抵抗
１１、１１’・・・・放電回路
１１−ａ、１１−ｂ、１１’−a 、１１’−b ・・・・放電回路端子
１１”・・・放電抵抗
１２・・・・第２のコンデンサ
１３・・・・制御回路 １６・・・・制御回路
１４・・・・第２のダイオード １７〜１９・・・・抵抗
１５・・・・トランジスタ ２０・・・・ツェナーダイオード
２１・・・・パルス発生回路 ２２・・・・平滑回路
２３・・・・差動増幅器 ２４・・・・基準電圧
２５−ａ・・・・ホトカプラの発光ダイオード
２５−ｂ・・・・ホトカプラの受光ダイオード
【産業上の利用分野】
本発明は、スイッチング半導体素子のスイッチング時の急激な電圧や電流の変化により発生するサ−ジ電圧からスイッチング半導体素子を保護するためのスナバ回路を備えたスイッチング電源に関する。
【０００２】
【従来技術】
従来の代表的なスイッチング電源として図１１に示すような回路構成のものがある。このスイッチング電源では、直流電源１と変圧器２の１次巻線とＭＯＳＦＥＴのようなスイッチング半導体素子３とが直列接続されている。そして互いに直列接続された第１のダイオ−ド４と第１のコンデンサ５とが、図示の方向でスイッチング半導体素子３に跨がって並列接続される。変圧器２の２次巻線側には、整流用ダイオード６と、フリーホイリングダイオード７と、平滑用インダクタ８と、平滑用コンデンサ９と、負荷１０とが接続される。なお、１１" は第１のダイオ−ド４のカソ−ド側と直流電源１の正極の間に接続された抵抗、１２はスイッチング半導体素子３の寄生容量、又はその寄生容量と並列接続されたコンデンサの合成容量、１３は制御回路、１４はスイッチング半導体素子３に並列接続された第２のダイオード、又はスイッチング半導体素子３がＭＯＳＦＥＴの場合のボディドレインダイオードを示している。
【０００３】
次にこの回路の代表的な動作を図１２を参照して説明する。
【０００４】
期間１（ｔ１＜ｔ≦ｔ２）
時刻ｔ１で、スイッチング半導体素子３がオフすると、それまでスイッチング半導体素子３を流れていた電流がコンデンサ１２に流れ込み、スイッチング半導体素子３の電圧Ｖ１が急速に上昇して直流電源１の電圧Ｅｉと等しくなった時点で、変圧器２の巻線に印加されていた電圧がゼロとなる。この間、スイッチング半導体素子の電圧Ｖ１はほぼ直線的に上昇する。変圧器２の巻線電圧がゼロとなると、今まで変圧器２の電圧によって逆バイアスされていたフリ−ホイリングダイオ−ド７が導通することにより、負荷電流はフーリーホイリングダイオード７と整流用ダイオード６に流れ、変圧器２の２次巻線を短絡状態にする。この時刻をｔ２とする。
【０００５】
期間２（ｔ２＜ｔ≦ｔ３）
時刻ｔ２で変圧器２の２次巻線が短絡されるので、変圧器２の励磁電流は、時刻ｔ２の値を保持し一定に保たれる。コンデンサ１２には、それまで負荷電流の１次側換算電流と励磁電流が流れ込んでいたが、負荷電流がフリ−ホイリングダイオ−ド７に移行するため減少する。しかし、変圧器２のリ−ケイジインダクタンスと配線のインダクタンスが存在するために、直ちにゼロにならない。コンデンサ１２に充電電流が流れ続けることでスイッチング半導体素子３の電圧Ｖ１はさらに上昇し続け、第２のコンデンサ５の電圧に達すると、第１のダイオ−ド４が導通を開始する。この時刻をｔ３とする。
【０００６】
期間３（ｔ３＜ｔ≦ｔ４）
時刻ｔ３で第１のダイオ−ド４が導通したことでスイッチング半導体素子３の電圧Ｖ１は、第１のコンデンサ５の容量がコンデンサ１２の容量と比べ充分大きく選定してあるために、第１のコンデンサ５の電圧でクランプされる。第２のコンデンサ１２と第１のコンデンサ５の充電電流が変圧器２の励磁電流の値まで減少すると整流用ダイオ−ド６が非導通となり、変圧器２の２次巻線の短絡状態が解除される。この時刻をｔ４とする。
【０００７】
期間４（ｔ４＜ｔ≦ｔ５）
時刻ｔ４において、変圧器２の２次巻線の短絡状態が解除され、一定に保っていた励磁電流は減少し始める。また、変圧器２には第１のコンデンサ５と電源電圧の差の電圧が加わり励磁電流をリッセットさせるようになる。スイッチング半導体素子３の電圧Ｖ１は、期間３に引き続き第１のコンデンサ５の電圧でクランプされる。変圧器２の励磁電流がゼロになる時刻をｔ５とする。
【０００８】
期間５（ｔ５＜ｔ≦ｔ６）
時刻ｔ５において、コンデンサ１２とコンデンサ５の充電電流がゼロになると、ダイオ−ド４が非導通になり、コンデンサ１２から変圧器２の１次巻線と直流電源１のル−プで放電電流が流れ始める。この後、出力電圧を安定化するように制御する制御回路１３からの制御信号によりスイッチング半導体素子３がオンする。この時刻をｔ６とする。
【０００９】
期間６（ｔ６＜ｔ≦ｔ８）
時刻ｔ６において、スイッチング半導体素子３がオンすると、整流用ダイオ−ド６が導通する。変圧器２のリーケージインダクタンスのために整流用ダイオード６の電流の立ち上がりが制限されるため、フリ−ホイリングダイオ−ド７が引き続きオンするので、変圧器２の２次巻線は短絡状態となる。このとき、直流電源電圧Ｅｉを変圧器２のリ−ケイジインダクタンスが負担するので、スイッチング半導体素子３の電流と整流用ダイオ−ド６の電流は、直線的に増加する。整流用ダイオ−ド６の電流が平滑用インダクタ８の電流と等しくなると、フリ−ホイリングダイオ−ド７が非導通になる。この時刻をｔ７とする。フリ−ホイリングダイオ−ド７が非導通になると、直流電源１から変圧器２の２次側にスイッチング半導体素子３、変圧器２、整流用ダイオ−ド６を介して電力が供給される。この期間は、スイッチング半導体素子３がオフするまで続く。この時刻をｔ８とする。
【００１０】
この後、期間１の動作に戻り、前述の動作を繰り返す。
【００１１】
この回路は、前述したように期間５で第１のダイオ−ド４が非導通になった後、スイッチング半導体素子３がオンする。このとき、第１のダイオ−ド４の逆方向導通が終了していない場合、第１のダイオ−ド４と第１のコンデンサ５とスイッチング半導体素子３のル−プで短絡電流が流れ、損失やノイズの増加の原因となる。そのため、この回路では、第１のダイオ−ド４として、キャリア・ライフタイムの短いダイオ−ドが必要となる。
【００１２】
また、第１のコンデンサ５に流れ込む電流の平均値と同じ電流が抵抗１１”を通して放電されるので、抵抗１１”の損失が大きくなる。しかしながら、このようなスイッチング回路は、充電された電力を抵抗１１”を通して直流電源に戻すため、抵抗１１”のロスが大きくなり、効率を低下させる原因となっていた。
【００１３】
【発明が解決しようとする課題】
本発明は、この発明の技術思想を達成するために、比較的長いキャリア・ライフタイムをもつ電荷蓄積型ダイオードと、そのダイオードの順方向導通時にはインダクタンス手段からのエネルギを蓄え、そのダイオードの逆方向導通時には前記エネルギを電源に戻すと共に、スイッチング素子の両端の電圧をクランプする電圧クランプ手段と、前記電荷蓄積型ダイオードの逆方向導通時に放出できなかった部分の前記エネルギを放電する放電回路を備えることにより、回路部品を増やすことなく、電力損失を低減し得るスイッチング電源及びその制御方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】
前述のような課題を解決するため、第１の発明では、直流電源から負荷に至る電流路を選択的に開閉するスイッチング半導体素子と、前記電流路に存在し、かつ前記スイッチング半導体素子に直列に接続されているインダクタンス手段と、前記スイッチング半導体素子に並列に接続されてそのスイッチング半導体素子の電圧をクランプする作用を行う電圧クランプコンデンサと、前記スイッチング半導体素子のスイッチング動作を制御する制御回路とを備えるスイッチング電源において、前記スイッチング半導体素子に並列に接続され、かつ前記電圧クランプコンデンサと互いに直列になるように接続されている電荷蓄積型ダイオードを備え、この電荷蓄積型ダイオードは、前記スイッチング半導体素子のオフの期間で、先ず順方向導通して前記インダクタンス手段に蓄えられたエネルギを前記電圧クランプコンデンサに蓄え、次に前記順方向導通によって流れる電流がゼロになるときに逆方向に導通して前記電圧クランプコンデンサに蓄えられたエネルギを前記インダクタンス手段を通して前記直流電源に戻し、前記電圧クランプコンデンサに蓄えられたエネルギを逆方向導通時の前記電荷蓄積型ダイオード及び前記インダクタンス手段を通して前記直流電源に戻す回路の定数が、前記スイッチング素子をゼロ電圧でオンさせるように定められていることを特徴とするスイッチング電源を提供する。
【００１５】
前述のような課題を解決するため、第２の発明では、前記第１の発明において、前記電荷蓄積型ダイオードと前記電圧クランプコンデンサとの接続点と前記直流電源との間に放電回路を接続し、前記放電回路は、前記電荷蓄積型ダイオードの前記順方向導通により前記電圧クランプコンデンサに充電されたエネルギのうちの前記電荷蓄積型ダイオードの前記逆方向導通で放出されなかったエネルギを放電することを特徴とするスイッチング電源を提供する。
【００１６】
前述のような課題を解決するため、第３の発明では、前記第２の発明において、前記放電回路は、前記電圧クランプコンデンサの電圧が設定電圧を越えないように、前記電圧クランプコンデンサのエネルギ量を調整し得ることを特徴とするスイッチング電源を提供する。
【００１７】
前述のような課題を解決するため、第４の発明では、前記第２の発明において、前記放電回路は、この放電回路を駆動するための駆動信号に同期した信号の周波数に対応してインピーダンス値が可変する可変インピーダンスを呈することを特徴とするスイッチング電源を提供する。
【００１８】
前述のような課題を解決するため、第５の発明では、前記第１の発明ないし前記第４の発明のいずれかにおいて、前記スイッチング半導体素子は、前記電荷蓄積型ダイオードの前記逆方向導通が終了した後にオンされることを特徴とするスイッチング電源を提供する。
【００１９】
【発明を実施するための形態】
図１乃至図３により本発明にかかる第１の実施例を説明する。この実施例は図１に示す回路構成になっており、各回路部品間の接続は図示のとおりである。図１において、図１１で参照した記号と同一の記号は相当する回路部品を示すものとする。第１のダイオ−ド４は、高速ダイオードに比べて比較的長いキャリア・ライフタイムを有するダイオード（以下、電荷蓄積型ダイオードと言う。）である。キャリア・ライフタイムの比較的長い電荷蓄積型ダイオ−ドは、短いものに比べて本質的に逆方向導通を長時間保持する特性を有するが、蓄積キャリアと等しいキャリアが逆方向から注入されれば、ダイオ−ドの逆方向阻止能力が回復する。本発明は、このような新たな知見に基づくものである。
【００２０】
電圧クランプコンデンサ５はスイッチング半導体素子３の両端に印加される電圧をクランプする作用を行う。スイッチング半導体素子３のゲ−トには、実質的に電荷蓄積型ダイオ−ド４の逆方向が回復した後、又はスイッチング半導体素子３の電圧がほぼゼロボルトになったとき、スイッチング半導体素子３にオン信号を出力する制御回路１３が接続される。電荷蓄積型ダイオ−ド４と電圧クランプコンデンサ５の接続点と直流電源１の一端に跨がって放電回路１１が接続される。この放電回路については、後で図７を用いて説明する。
【００２１】
次にこの実施例の代表的な動作について図２の各部の波形を参照して説明する。
期間１（ｔ１＜ｔ≦ｔ２）
時刻ｔ１で、スイッチング半導体素子３がオフすると、それまでスイッチング半導体素子３を流れていた電流がコンデンサ１２に流れ込み、スイッチング半導体素子３の電圧Ｖ１が急速に上昇して直流電源１の電圧Ｅｉと等しくなった時点で、変圧器２の巻線に印加されていた電圧がゼロとなる。この間、スイッチング半導体素子の電圧Ｖ１はほぼ直線的に上昇する。変圧器２の巻線電圧がゼロとなると、今まで変圧器２の電圧によって逆バイアスされていたフリ−ホイリングダイオ−ド７が導通し、負荷電流はフーホイリングダイオード７と整流用ダイオード６に流れ、変圧器２の２次巻線を短絡状態にする。この時刻をｔ２とする。
【００２２】
期間２（ｔ２＜ｔ≦ｔ３）
時刻ｔ２で変圧器２の２次巻線が短絡されるので、変圧器２の励磁電流は、時刻ｔ２での電流値を保持し、一定に保たれる。コンデンサ１２には、それまで負荷電流の１次側換算電流と励磁電流とが流れ込んでいたが、負荷電流がフリ−ホイリングダイオ−ド７に移行するため減少する。しかし、変圧器２のリ−ケイジインダクタンスと配線のインダクタンスとが存在するために、直ちにゼロにならない。コンデンサ１２に充電電流が流れ続けることでスイッチング半導体素子３の電圧Ｖ１はさらに上昇し続け、電圧クランプコンデンサ５の電圧に達すると、電荷蓄積型ダイオ−ド４が導通を開始する。この時刻をｔ３とする。
【００２３】
期間３（ｔ３＜ｔ≦ｔ４）
時刻ｔ３で電荷蓄積型ダイオ−ド４が導通したことで、スイッチング半導体素子３の電圧Ｖ１は、電圧クランプコンデンサ５の容量をコンデンサ１２の容量と比べ充分大きく選定しているため、電圧クランプコンデンサ５の電圧でクランプされる。第２のコンデンサ１２と電圧クランプコンデンサ５の充電電流が変圧器２の励磁電流の値まで減少すると、整流用ダイオ−ド６が非導通となり、変圧器２の２次巻線の短絡状態が解除される。この時刻をｔ４とする。
【００２４】
期間４（ｔ４＜ｔ≦ｔ５）
時刻ｔ４において、変圧器２の２次巻線の短絡状態が解除され、一定に保たれていた励磁電流は減少し始める。また、変圧器２には電圧クランプコンデンサ５と電源電圧の差の電圧が加わり、励磁電流をリッセットさせるようになる。スイッチング半導体素子３の電圧Ｖ１は、期間３に引き続き電圧クランプコンデンサ５の電圧でクランプされる。変圧器２の励磁電流がゼロになる時刻をｔ５とする。
【００２５】
期間５（ｔ５＜ｔ≦ｔ６）
時刻ｔ５で電圧クランプコンデンサ５の充電電流がゼロになると、電荷蓄積型ダイオード４の順方向導通が終了する。電荷蓄積型ダイオード４は、順方向導通時に接合部に蓄えられて再結合せずに残留している電荷により逆方向導通となり、電圧クランプコンデンサ５の放電電流が、電荷蓄積型ダイオ−ド４、変圧器２、直流電源１、及び電圧クランプコンデンサ５からなるル−プを流れ、電荷蓄積型ダイオード４の順方向導通時に電圧クランプコンデンサ５に蓄えられたエネルギを直流電源１に回収する。この期間は、電荷蓄積型ダイオ−ド４の接合部に残留する電荷がゼロになると終了する。この時刻をｔ６とする。
【００２６】
ここで、電荷蓄積型ダイオード４の順電流と逆電流の比を電力回収率とし、図３により本発明に必要な電荷蓄積型ダイオード４の特性について説明する。図３は、電荷蓄積型ダイオード４のキャリア・ライフタイム/ スイッチング周期に対する電力回収率特性を示す。図３によりスイッチング周期に相当する時間以上のキャリア・ライフタイムを有するダイオードを使用した場合、電力回収率が急激に良くなり、好ましいことが分かるが、それよりもキャリア・ライフタイムが短くても電力回収ができることは明らかである。
【００２７】
前記の電力回収率が悪くなると、電圧クランプコンデンサ５やスイッチング半導体素子３の両端の電圧が高くなり、それを避けるために放電回路１１により電圧クランプコンデンサ５のエネルギを放電するが、その場合には電力損失が大きくなったりする。
【００２８】
したがって、電荷蓄積型ダイオード４の逆方向導通による電圧クランプコンデンサ５からの電力の放電を効率良く実現するには、スイッチング周期以上のキャリア・ライフタイムを有する電荷蓄積型ダイオードを使用するのが好ましいが、本発明の前記知見及び基本的の技術思想からはスイッチング周期よりも短いキャリア・ライフタイムを有する電荷蓄積型ダイオードでも、電力の回収を行える。
【００２９】
また、電荷蓄積型ダイオード４のキャリア・ライフタイムがスイッチング周期に相当する時間と同じくらいの場合には、電圧クランプコンデンサ５の未回収電力を放電回路１１により放電しても、その電力損失は出力電力に対して非常に小さくなり、変換効率をあまり悪化させずに前記のような動作を得ることができる。
【００３０】
期間６（ｔ６≦ｔ≦ｔ７）
時刻ｔ６で電荷蓄積型ダイオード４の逆方向導通が終了すると、コンデンサ１２と変圧器２の励磁インダクタンスとリーケイジインダクタンスと配線のインダクタンスとで共振回路が形成され、コンデンサ１２はさらに放電される。電荷蓄積型ダイオ−ド４の逆方向導通が終了した後、スイッチング半導体素子３を導通しても本発明の効果は損なわれないが、定数を選択的に設計することでコンデンサ１２の電圧をゼロになるまで放電でき、スイッチング半導体素子３の逆並列ダイオ−ド１４（ＭＯＳＦＥＴの場合はそのボディダイオ−ド）が導通したとき、スイッチング半導体素子３を導通させるとゼロ電圧スイッチングが可能となる。ここでは、ゼロ電圧スイッチングが可能な場合の動作を説明する。スイッチング半導体素子３の電圧Ｖ１が直流電源１の電圧と等しくなると、変圧器２の電圧がほぼゼロとなり、整流用ダイオ−ド６が導通し、変圧器２の２次巻線は整流用ダイオ−ド６とフリ−ホイリングダイオード７とで短絡される。変圧器２はリセットされる。この時刻をｔ７とする。なお、ｔ４〜ｔ６の期間では、変圧器２の１次巻線を流れている電流は変圧器２の励磁電流であるため、その２次巻線には電流は実質的に流れない。
【００３１】
期間７（ｔ７＜ｔ≦ｔ１０）
コンデンサ１２の電圧は、変圧器２のリーケイジインダクタンスと配線のインダクタンスとコンデンサ１２との共振回路によりさらに放電され、ゼロボルトになったときスイッチング半導体素子３がオンする。この時刻をｔ８とする。整流用ダイオード６が導通し、変圧器２の巻線は短絡されているので、直流電源電圧Ｅｉのほとんどを変圧器２のリーケイジインダクタンスが負担し、直線的に順方向に向かって電流が増える。変圧器２のリーケイジインダクタンスは小さいので、スイッチング半導体素子３と整流用ダイオ−ド６の電流は急速に増加し、整流用ダイオード６の電流が時刻ｔ９でインダクタ８の電流に等しくなると、フリ−ホイリングダイオ−ド７が逆バイアスされ非導通になる。フリ−ホイリングダイオ−ド７が非導通になると、変圧器２の２次巻線に直流電源１の電圧Ｅｉの巻数換算された電圧が現われ、スイッチング半導体素子３、変圧器２、及び整流用ダイオード６を介して直流電源１から変圧器２の２次側に電力が供給される。この期間は、スイッチング半導体素子３がオフするまで続く。この時刻をt １０とする。
【００３２】
この後、期間１の動作に戻り、前述と同じ動作を繰り返す。各部の波形は図２のようになる。
【００３３】
以上の説明、及び図３で示すように、電荷蓄積型ダイオード４のキャリア・ライフタイムがスイッチング周期よりも短い場合でも、電圧クランプコンデンサ５へ充電された電力の一部分は電源に戻される。電荷蓄積型ダイオード４としてリーク電流の大きいダイオードを使用することができる。
【００３４】
次に図４により本発明の第２の実施例を説明すると、図１に示した記号と同一の記号のものは相当する部材を示す。図４は、プシュプルタイプのフォワードコンバータに、電荷蓄積型ダイオード４’、第２のコンデンサ１２’、電圧クランプコンデンサ５’、放電回路１１’からなる回路を、図１に示した電荷蓄積型ダイオード４、第２のコンデンサ１２、電圧クランプコンデンサ５、及び放電回路１１と同様にスイッチング半導体素子３’に並列接続したものである。電荷蓄積型ダイオード４’は電荷蓄積型ダイオード４と同様のものである。主要な動作については、図１に示した実施例とほぼ同じであるので動作説明は省略する。
【００３５】
次に、本発明の第３の実施例を図５に示す。図１に示した実施例における変圧器２を第２のコンデンサと共振回路を形成する共振用インダクタ２’に置き換えた非絶縁型のスイッチング電源である。電荷蓄積型ダイオード４は、前述と同様な程度のキャリア・ライフタイムを有するダイオードである。主要な動作については、図１に示した実施例とほぼ同じであるので、動作説明を省略する。なお、図５において、図１に示した記号と同一の記号のものについては、相当する部材を示すものとする。
【００３６】
次に図６（Ａ），（Ｂ）に本発明の第４、第５の実施例をそれぞれ示す。図６（Ａ）は図１に示した実施例における変圧器２のインダクタンスと並列に、電荷蓄積型ダイオード４と電圧クランプコンデンサ５との直列接続回路を接続したものであり、電圧クランプコンデンサ５は放電回路１１と並列に接続されることになる。また、図６（Ｂ）は図５に示した実施例における共振用インダクタ２’と並列に、電荷蓄積型ダイオード４と電圧クランプコンデンサ５との直列接続回路を接続したものであり、同様に電圧クランプコンデンサ５は放電回路１１と並列に接続されることになる。電荷蓄積型ダイオード４は、スイッチング半導体素子３のスイッチング周期と同程度、又はそれよりも短いキャリア・ライフタイムを有するものでも良い。主要な動作については、図６（Ａ）の回路は図１に示した実施例とほぼ同じであり、また図６（Ｂ）の回路は図５に示した実施例とほぼ同じであるので、動作説明を省略する。なお、図６において、図１又は図５に示した記号と同一の記号のものについては、相当する部材を示すものとする。ここで、電圧クランプコンデンサ５は直接的には変圧器２の１次巻線電圧をクランプするが、このことはスイッチング半導体素子３の両端の電圧をクランプすることになる。
【００３７】
次に、放電回路１１の一実施例を図７（１）〜（４）に示す。図７における端子１１−ａ、１１−b は、図１の放電回路１１の端子１１−ａ、１１−ｂにそれぞれ相当する。
【００３８】
図７（１）は、電荷蓄積型ダイオード４の逆方向導通中に回収されなかった電圧クランプコンデンサ５の未回収電力を抵抗１７で消費しながら直流電源１に戻す方法である。
【００３９】
図７（２）は、端子１１−ａにＰＮＰトランジスタ１５のコレクタが接続され、端子１１−ｂに抵抗１８、抵抗１８の他端にトランジスタ１５のエミッタが接続されている。トランジスタ１５のコレクタ・ベース間にツェナーダイオード２０が図示のような向きで接続され、ベース・エミッタ間に抵抗１９が接続されている。図７( ２) の回路は、トランジスタ１５のコレクタ・エミッタ間の電圧がツェナーダイオード２０の電圧になるように、端子１１ーｂから端子１１ーａに電流が流れ、これらの端子間の電圧は、ツェナーダイオード２０の電圧と抵抗１８の電圧降下分との和に等しい電圧値となる。図１に示した回路に適用した場合、電圧クランプコンデンサ５の電圧がツェナーダイオード２０の電圧と抵抗１８の電圧降下分の和にほぼ等しい電圧値となるように動作する。したがって、スイッチング半導体素子３のピーク電圧は、ツェナーダイオード２０の電圧と抵抗１８の電圧降下分と直流電源１の電圧Ｅｉとの和に等しい電圧値でクランプされる。
【００４０】
図７（２）の回路を用いた場合、負荷急変や入力電圧が変動したときでも、電圧クランプコンデンサ５の電圧が安定しているため、電圧クランプコンデンサ５に関わらず一巡伝達特性の高速な制御を可能とする。
【００４１】
図７（３）は、図７（２）のツェナーダイオード２０を制御回路１６に変更したものであり、それ以外の構成、動作は図７（２）と同じになっている。制御回路１６は、トランジスタ１５の電圧を制御する能力を有する構成とする。図１の回路に適用した場合、例えば負荷回路１０の電流や直流電源１の電圧Ｅｉの変化に応じてスイッチング半導体素子３の電圧のピーク値を制御することが可能となり、入力電圧や負荷電流の範囲が広い場合でもスイッチング半導体素子３のピーク電圧を最小にすることができる。
【００４２】
いずれの前記実施例も以上述べたような大きな効果を有するものの、しかし放電回路１１を図７（１）に示したような抵抗器だけで構成し、かつ図９に示すような回路構成の従来制御回路を用いた場合には、スイッチング電源の変換周波数が大きく変動してしまうという問題が生じる。この問題について、図２の各時刻に対応する動作波形を示す図１０をも用いて説明する。
【００４３】
図１０の時刻ｔ７において、電圧検出回路３２はスイッチング半導体素子３の両端の電圧がゼロ、若しくは最低電圧になったのを検出して、検出信号を駆動回路３５に出力し、駆動回路３５はスイッチング半導体素子３をオンさせる。誤差増幅器３７はスイッチング電源の出力電圧を定電圧に制御するため、その出力電圧を検出し、設定電圧との誤差電圧を増幅した誤差信号を出力する。電流検出回路３３によりスイッチング半導体素子３の電流、若しくはダイオード６の電流を検出し、誤差増幅器３７はその電流検出信号と誤差信号とを比較し、その電流検出信号が誤差信号よりも大きくなると、比較器３６は駆動回路３５に信号を出力し、駆動回路３５はスイッチング半導体素子３をオフさせる。
【００４４】
なお、起動時においてはスイッチング半導体素子３の電圧が入力電圧の大きさと等しいので、電圧検出回路３２が動作しない。したがって、起動時におけるスイッチング半導体素子３の駆動信号は起動回路３４が出力する。起動回路３４は、入力電圧を検出して、その入力電圧が選定電圧値以上になったとき、駆動回路３５に信号を出力し、駆動回路３５はスイッチング半導体素子３をオンさせる。
【００４５】
このような駆動方式では、主回路定数や入出力条件によって変換周波数が決定されてしまうので、入出力条件が変化すると、変換周波数が大きく変動し、入出力フィルタを最低周波数で設定する必要があったり、最高周波数で部品を決定したりするので、コストアップやスイッチング電源の大型化といった問題がある。
【００４６】
したがって、次に入出力条件が変化しても変換周波数の変化幅を非常に小さくし得る放電回路１１の一実施例を図７（４）に示す。図７（４）における端子１１−ａ、１１−b は、図１の放電回路１１の端子１１−ａ、１１−ｂにそれぞれ相当する。この放電回路１１を図８に示すスイッチング電源に採用して放電電流量を制御することにより、電圧クランプコンデンサ５の電圧やトランス２の巻線に印加される電圧を変化させ、変換周波数が一定になるようにスイッチング半導体素子３のオフ時間を変えられるところに、この実施例の特徴がある。
【００４７】
先ずこの制御方法は、電圧クランプコンデンサ５の電圧を制御することで、トランス２のリセット時の巻線の印加電圧を制御することができ、これに伴いスイッチング半導体素子３のオフ時におけるリセット電流の傾きが変化し、リセット完了までの時間が変化することにより変換周波数も変化するという知見に基づいている。
【００４８】
図８の制御回路１３は図９に示した従来の制御回路に、ｆ／ｖ変換回路２１、誤差増幅器２３、基準電圧源２４、ホトカプラの発光ダイオード２５−ａ及び抵抗２６を付加したものである。ｆ／ｖ変換回路２１は駆動回路３５からスイッチング半導体素子３に供給される駆動信号を受け、スイッチング電源の変換周波数に対応する大きさの直流電圧を出力する。誤差増幅器２３は、この直流電圧と所望の変換周波数に設定するための基準電圧源２４の基準電圧との誤差電圧を求め、これを所望レベルに増幅した誤差増幅信号を発生し、ホトカプラの発光ダイオード２５−ａと受光トランジスタ２５−ｂを通して放電回路１１のトランジスタ３１のベースに与える。
【００４９】
したがって、トランジスタ３１は前記誤差増幅信号に対応した電流を電圧クランプコンデンサ５から入力電源１側に放電し、この放電電流は設定された変換周波数になるよう制御された電流になっている。この放電電流により、電圧クランプコンデンサ５の電圧とトランス２の巻線に印加される電圧、及びスイッチング半導体素子３のオフ時間が制御され、ほぼ目標とする変換周波数になる。
【００５０】
この実施例では、従来制御方式のカレントモードコントロールを使用し、以上のべたような構成の放電回路を付加して変換周波数を固定ないしはその変化幅を小さくしているが、制御方式としてボルテージモードコントロールを使用しても同様な効果が得られる。また、放電回路の損失を小さくできるので、この実施例は特に本発明の放電回路に適する。
【００５１】
以上説明したように、スイッチング半導体素子３のオン時に変圧器２の励磁インダクタンスやリーケージインダクタンスや配線のインダクタンスに蓄えられたエネルギを、スイッチング半導体素子３のオフ時に前記エネルギの大部分を消費することなく、電圧クランプコンデンサ５に蓄え、そのエネルギの大部分を変圧器２の励磁インダクタンスやリーケージインダクタンスや配線のインダクタンスに再循環させて直流電源１へエネルギを戻すことができ、さらに、その定数を選択的に設計することでゼロ電圧でオンすることができる。また、電荷蓄積型ダイオード４の逆方向導通が終了するまでスイッチング半導体素子３をオンさせないので、電荷蓄積型ダイオード４の逆方向導通によるノイズの発生や損失の発生が少なくできる。
【００５２】
なお、以上の実施例では変圧器の２次側の電圧を整流して直流出力を得る電源について述べたが、変圧器の２次側の電圧を整流せずに、負荷に交流電圧を供給する電源についても本発明を同様に実施することができる。この場合には一般の電圧検出回路と同様に、出力電圧の検出電圧信号を整流するダイオードが必要になる。
【００５３】
【発明の効果】
以上述べたように本発明では、比較的長いキャリア・ライフタイムを有する電荷蓄積型ダイオードと電圧クランプコンデンサとをインダクタンス手段に組み合わせると共に、入力電圧や負荷電流の変化に伴い電圧クランプコンデンサの放電量を調整してその電圧をほぼ一定に制御する放電回路を備えることにより、スイッチング半導体素子のオン時に変圧器の励磁インダクタンスやリーケイジインダクタンスや配線のインダクタンスに蓄えられたエネルギを、スイッチング半導体素子のオフ時に前記エネルギを電圧クランプコンデンサに蓄え、そのエネルギの大部分を変圧器の励磁インダクタンスやリーケイジインダクタンスや配線のインダクタンスに再循環させることができるので、電力損失を小さくでき、また従来のようにリセット用スイッチを設けることなくトランスのリセットを確実に行える。
【００５４】
また、その定数を選択的に設計することでゼロ電圧でオンすることができ、さらに電荷蓄積型ダイオードの逆方向導通が終了するまでスイッチング半導体素子をオンさせないので、電荷蓄積型ダイオードの逆方向導通によるノイズの発生や、電力損失の発生を少なくすることができる。さらに、回路の構成を複雑にすることなく、これらの効果を得ることができる。
【００５５】
さらにまた、スイッチング電源の変換周波数に対応させて放電回路のインピーダンスを制御し、電圧クランプコンデンサの放電量を調整することにより、スイッチング電源の変換周波数を目標値、あるいはその変動幅を十分に小さいものにすることができる。
【図面の簡単な説明】
【図１】本発明にかかるスイッチング電源の一実施例を示す図である。
【図２】前記実施例を説明するための各部の波形を示す図である。
【図３】ダイオードのキャリア・ライフタイムの長さに依存する電力回収率を示す図である。
【図４】本発明にかかるスイッチング電源の第２の実施例を示す図である。
【図５】本発明にかかるスイッチング電源の第３の実施例を示す図である。
【図６】本発明にかかるスイッチング電源の他の別々の実施例を示す図である。
【図７】本発明に用いられる放電回路のそれぞれの例を示す図である。
【図８】本発明にかかるスイッチング電源の別の実施例を示す図である。
【図９】従来のスイッチング電源の制御回路の１例を示す図である。
【図１０】従来の制御方法を説明するたのるための各部の波形を示す図である
【図１１】従来のスイッチング電源の一例を示す図である。
【図１２】従来のスイッチング電源を説明するための各部の波形を示す図である。
【符号の説明】
１・・・・直流電源
２・・・・１次巻線２Ａと２次巻線２Ｂとを有する変圧器
３、３’・・・・スイッチング半導体素子
４、４’・・・・電荷蓄積型ダイオード
５、５’・・・・電圧クランプコンデンサ
６・・・・整流用ダイオード
７・・・・フリー ホイリングダイオード
８・・・・平滑用インダクタ
９・・・・平滑用コンデンサ
１０・・・・負荷抵抗
１１、１１’・・・・放電回路
１１−ａ、１１−ｂ、１１’−a 、１１’−b ・・・・放電回路端子
１１”・・・放電抵抗
１２・・・・第２のコンデンサ
１３・・・・制御回路 １６・・・・制御回路
１４・・・・第２のダイオード １７〜１９・・・・抵抗
１５・・・・トランジスタ ２０・・・・ツェナーダイオード
２１・・・・パルス発生回路 ２２・・・・平滑回路
２３・・・・差動増幅器 ２４・・・・基準電圧
２５−ａ・・・・ホトカプラの発光ダイオード
２５−ｂ・・・・ホトカプラの受光ダイオード
Claims (5)
- 直流電源から負荷に至る電流路を選択的に開閉するスイッチング半導体素子と、前記電流路に存在し、かつ前記スイッチング半導体素子に直列に接続されているインダクタンス手段と、前記スイッチング半導体素子に並列に接続されて該スイッチング半導体素子の電圧をクランプする作用を行う電圧クランプコンデンサと、前記スイッチング半導体素子のスイッチング動作を制御する制御回路とを備えるスイッチング電源において、
前記スイッチング半導体素子に並列に接続され、かつ前記電圧クランプコンデンサと互いに直列になるように接続されている電荷蓄積型ダイオードを備え、該電荷蓄積型ダイオードは、前記スイッチング半導体素子のオフの期間で、先ず順方向導通して前記インダクタンス手段に蓄えられたエネルギを前記電圧クランプコンデンサに蓄え、次に前記順方向導通によって流れる電流がゼロになるときに逆方向に導通して前記電圧クランプコンデンサに蓄えられたエネルギを前記インダクタンス手段を通して前記直流電源に戻し、
前記電圧クランプコンデンサに蓄えられたエネルギを逆方向導通時の前記電荷蓄積型ダイオード及び前記インダクタンス手段を通して前記直流電源に戻す回路の定数が、前記スイッチング素子をゼロ電圧でオンさせるように定められていることを特徴とするスイッチング電源。 - 請求項１において、
前記電荷蓄積型ダイオードと前記電圧クランプコンデンサとの接続点と前記直流電源との間に放電回路を接続し、
前記放電回路は、前記電荷蓄積型ダイオードの前記順方向導通により前記電圧クランプコンデンサに充電されたエネルギのうちの前記電荷蓄積型ダイオードの前記逆方向導通で放出されなかったエネルギを放電することを特徴とするスイッチング電源。 - 請求項２において、
前記放電回路は、前記電圧クランプコンデンサの電圧が設定電圧を越えないように、前記電圧クランプコンデンサのエネルギ量を調整し得ることを特徴とするスイッチング電源。 - 請求項２において、
前記放電回路は、該放電回路を駆動するための駆動信号に同期した信号の周波数に対応してインピーダンス値が可変する可変インピーダンスを呈することを特徴とするスイッチング電源。 - 請求項１ないし請求項４のいずれかにおいて、
前記スイッチング半導体素子は、前記電荷蓄積型ダイオードの前記逆方向導通が終了した後にオンされることを特徴とするスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002164225A JP3692095B2 (ja) | 2002-06-05 | 2002-06-05 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002164225A JP3692095B2 (ja) | 2002-06-05 | 2002-06-05 | スイッチング電源 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02597997A Division JP3514600B2 (ja) | 1997-01-24 | 1997-01-24 | スイッチング電源及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003033031A JP2003033031A (ja) | 2003-01-31 |
| JP3692095B2 true JP3692095B2 (ja) | 2005-09-07 |
Family
ID=19195018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002164225A Expired - Fee Related JP3692095B2 (ja) | 2002-06-05 | 2002-06-05 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3692095B2 (ja) |
-
2002
- 2002-06-05 JP JP2002164225A patent/JP3692095B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003033031A (ja) | 2003-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7321224B2 (en) | DC-DC converter with clamping capacitor and output winding for reduced output voltage ripple | |
| JP3512540B2 (ja) | スイッチング電源及びその制御方法 | |
| US6198260B1 (en) | Zero voltage switching active reset power converters | |
| US6788556B2 (en) | Switching power source device | |
| US6452814B1 (en) | Zero voltage switching cells for power converters | |
| JP3374917B2 (ja) | スイッチング電源装置 | |
| US6434029B1 (en) | Boost topology having an auxiliary winding on the snubber inductor | |
| US8035361B2 (en) | Boost device for voltage boosting | |
| JP3475943B2 (ja) | スイッチング電源装置 | |
| JP2010516223A (ja) | スナバを有する電力コンバータ | |
| US11005382B2 (en) | Synchronous rectification controlling device, isolated synchronous-rectification DC-DC converter, gate driving device, isolated DC-DC converter, AC-DC converter, power adapter, and electric appliance | |
| US11404959B2 (en) | DC/DC power converter | |
| JP3480438B2 (ja) | 多出力スイッチング電源装置 | |
| US7184279B2 (en) | Solid state switching circuit | |
| JP2000152627A (ja) | リンギングチョークコンバータ | |
| JP3465746B2 (ja) | 直流―直流変換器 | |
| US20090122579A1 (en) | Mixed flyback-forward topology converter with reduced ripple current | |
| JP4434010B2 (ja) | 直流変換装置 | |
| JP3514600B2 (ja) | スイッチング電源及びその制御方法 | |
| JP3692095B2 (ja) | スイッチング電源 | |
| US7915872B2 (en) | Switching power converters with diode reverse current suppression | |
| JP3426070B2 (ja) | 共振形フォワードコンバータ | |
| JP3109667B1 (ja) | Ｄｃ−ｄｃコンバータ | |
| CA3062530C (en) | Dc/dc power converter | |
| JP3694292B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050314 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050513 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050513 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050617 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |