JP3687561B2 - Ｄ／ａ変換装置 - Google Patents
Ｄ／ａ変換装置 Download PDFInfo
- Publication number
- JP3687561B2 JP3687561B2 JP2001113676A JP2001113676A JP3687561B2 JP 3687561 B2 JP3687561 B2 JP 3687561B2 JP 2001113676 A JP2001113676 A JP 2001113676A JP 2001113676 A JP2001113676 A JP 2001113676A JP 3687561 B2 JP3687561 B2 JP 3687561B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital signal
- converter
- sampling frequency
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、サンプリング周波数が変化するデジタル信号に適するＤ／Ａ変換装置に関する。
【０００２】
【従来の技術】
従来のサンプリング周波数変換に関するデジタル−アナログ変換装置（Ｄ／Ａ変換装置）としては、特開平１０−３２０９１５号公報に記載されたものが知られている。このＤ／Ａ変換装置の構成例を図４に示し、その説明を行う。
【０００３】
信号発生器１は、幾通りかのサンプリング周波数（例えば、３２kHZ、４４．１kHz、４８kHz）を有するデジタル信号と、このデジタル信号の同期を取るためのパイロット信号（あるいは、同期信号）とを共に発生する。サンプリングレート変換器（ＦＳＣ）２は、このデジタル信号を所定のサンプリング周波数（例えば、４４．１kHz）に変換して、変換されたデジタル信号とパイロット信号とを発生する。セレクタ３は、信号発生器１の出力のデジタル信号が４４．１kHzのサンプリング周波数の時に端子Ａを選択し、他のサンプリング周波数の時に端子Ｂを選択する。つまり、Ｄ／Ａ変換器（ＤＡＣ）６には、常にサンプリング周波数が４４．１kHzのデジタル信号が与えられるようになっている。
【０００４】
図５は、この従来のＤ／Ａ変換装置の動作を説明するための信号波形図である。同図（１）は、セレクタ３に与えられる選択信号であり、サンプリング周波数が４４．１kHzの時が“０”、それ以外の時が“１”を示す。また、同図（２），（３）は、信号発生器１から出力されるパイロット信号とデジタル信号である。この例では、Ａ１〜Ｂ３までが、４４．１kHzより低い周波数のデジタル信号であり、Ａ４以降が４４．１kHzのデジタル信号である。同図（４），（５）は、サンプリングレート変換器２の出力であり、サンプリング周波数が４４．１kHzのデジタル信号を出力する。同図（６），（７）は、セレクタ３の出力のパイロット信号とデジタル信号であり、この信号がＤ／Ａ変換器６に入力される。
【０００５】
【発明が解決しようとする課題】
しかしながら上記のような構成では、信号発生器１が発生するデジタル信号のサンプリング周波数が切り替わり、セレクタ３が端子Ａから端子Ｂ、或いは、端子Ｂから端子Ａにその入力が切り替わるとＤ／Ａ変換器６に与えられる信号に不連続が生じ、ショック音が発生するという課題があった。例えば、図５では、同図（１）による選択に基づいて同図（２），（３）から同図（４），（５）に切り替わるので、その結果、同図（６），（７）に示すように信号Ｙ４の部分で不連続が生じる。
【０００６】
本発明は上記の問題点に鑑み、信号発生器１が発生するデジタル信号のサンプリング周波数が変化した場合であってもＤ／Ａ変換器に与えられる信号に不連続が発生しないＤ／Ａ変換装置を提供するものである。
【０００７】
【課題を解決するための手段】
この課題を解決するために本発明は、幾通りかにサンプリング周波数が変化するデジタル信号と前記デジタル信号の同期用のパイロット信号とを入力し、この入力されたデジタル信号を所定のサンプリング周波数に変換し、変換されたデジタル信号の同期用のパイロット信号と共に出力するサンプリングレート変換器と、入力されたデジタル信号のサンプリング周波数に応じて、入力されたデジタル信号とそのパイロット信号か、サンプリングレート変換器の出力のデジタル信号とそのパイロット信号の何れかを選択する選択手段と、選択手段の出力のパイロット信号に同期して、選択手段の出力のデジタル信号を取り込む第１のレジスタと、所定のクロック信号に同期して第１のレジスタの出力を取り込む第２のレジスタと、前記クロック信号に同期して第２のレジスタの出力をアナログ信号に変換するＤ／Ａ変換器とを備えたものである。
【０００８】
これにより、Ｄ／Ａ変換器に与えられるデジタル信号は、クロック信号に同期して第２のレジスタから出力されるので、連続性が保たれた所定のサンプリング周波数を有するデジタル信号となる。
【０００９】
【発明の実施の形態】
本発明の第１の発明は、幾通りかにサンプリング周波数が変化するデジタル信号と前記デジタル信号の同期用のパイロット信号とを入力し、前記入力されたデジタル信号を所定のサンプリング周波数に変換し、変換されたデジタル信号の同期用のパイロット信号と共に出力するサンプリングレート変換器と、前記入力されたデジタル信号のサンプリング周波数に応じて、前記入力されたデジタル信号とそのパイロット信号か、前記サンプリングレート変換器の出力のデジタル信号とそのパイロット信号の何れかを選択する選択手段と、前記選択手段の出力のパイロット信号に同期して、前記選択手段の出力のデジタル信号を取り込む第１のレジスタと、所定のクロック信号に同期して前記第１のレジスタの出力を取り込む第２のレジスタと、前記クロック信号に同期して前記第２のレジスタの出力をアナログ信号に変換するＤ／Ａ変換器とを備えたものである。これにより、Ｄ／Ａ変換器に与えられる信号に不連続が生じないという作用を有する。
【００１０】
また、本発明の第２の発明は、上記第１の発明において、前記デジタル信号は、複数のチャンネルの信号が時分割多重されていることを特徴とするものである。これにより、時分割多重化されたデジタル信号に不連続が生じることなくＤ／Ａ変換器に与えることができるという作用を有する。
【００１１】
また、本発明の第３の発明は、上記第１または第２の発明において、前記デジタル信号のサンプリング周波数が切り替わる時に、前記Ｄ／Ａ変換器の入力をミューティングするようにしたことを特徴とするものである。これにより、サンプリング周波数が切り替わった際に、入力デジタル信号にノイズが発生している場合であってもこれを除去するという作用を有する。
【００１２】
また、本発明の第４の発明は、上記第３の発明において、前記Ｄ／Ａ変換器の入力に対するミューティングが、前記クロック信号に同期して行われており、且つ、前記入力されたデジタル信号のサンプリング周波数が切り替わる手前から切り替わった後までかけられていることを特徴とするものである。これにより、サンプリング周波数が切り替わった際に、入力デジタル信号にノイズが発生している場合であってもこれを除去し、更には、Ｄ／Ａ変換器への信号に不連続が生じないという作用を有する。
【００１３】
以下、本発明の実施の形態について図面を用いて説明する。
【００１４】
（実施の形態１）
図１は、本発明の実施の形態によるＤ／Ａ変換装置の構成を示すブロック図である。なお、同図において、図４に示した従来のＤ／Ａ変換装置と同一の機能を有するものには同一の符号を付し、細かな説明は省略する。
【００１５】
図１において、セレクタ３により選択されたデジタル信号は、その同期用信号（パイロット信号）fs1によってレジスタ（ｒｅｇ）４に書き込まれる。レジスタ４に書き込まれたデータは、Ｄ／Ａ変換器（ＤＡＣ）６に同期した信号（クロック信号）であるfs0によってレジスタ（ｒｅｇ）５に書き込まれ、Ｄ／Ａ変換器６へ出力される。
【００１６】
このように、信号発生器１、或いはサンプリングレート変換器２の出力を一旦その動作に同期したクロック信号（fs1）によってレジスタに取り込み、再度、Ｄ／Ａ変換器６の動作に同期したクロック信号（fs0）によってレジスタに取り込み直すことにより、Ｄ／Ａ変換器６に対しては信号に不連続が発生することなく同期用信号、データが供給されるので、信号の不連続が発生せず、ショック音を防止することができる。
【００１７】
すなわち、図２において、同図（１）がセレクタ３に与えられる選択信号（ＳＥＬ）、（２）および（３）が信号発生器１から出力されるパイロット信号とデジタル信号、（４）および（５）がサンプリングレート変換器２から出力されるパイロット信号とデジタル信号、（６）がレジスタ４に与えられるミュート信号（ＭＵＴＥ）、（７）および（８）がセレクタ３から出力されるパイロット信号とデジタル信号、（１１）がレジスタ５に与えられるクロック信号、（１４）がレジスタ５から出力されるデジタル信号である。なお、後述するが、（６）がレジスタ４に与えられるミュート信号（ＭＵＴＥ）、（９）および（１０）がレジスタ４の出力信号、（１２）および（１３）がレジスタ５の内部でのデジタル信号である。
【００１８】
図３は、図１において信号発生器１が２チャンネルのデジタル信号を時分割多重で発生している場合におけるレジスタ４、レジスタ５の具体例を示すブロック図である。例えば、図２（３）に示した例では、Ａ１，Ａ２，・・・が一方のチャンネルのデジタル信号であり、Ｂ１，Ｂ２，・・・が他方のチャンネルのデジタル信号である。
【００１９】
図３において、レジスタ１１、１２に与えられているクロック信号WCK＿INは、セレクタ３から与えられる同期用信号fs1に相当し、図２（９）および（１０）に示すように、その立ち上がり及び立ち下がりで入力データ（同図（８））を取り込むようになっている。レジスタ１１、１２によって構成されるブロックが図１におけるレジスタ４に相当する。
【００２０】
レジスタ１３、１４に与えられているクロック信号WCK＿OUTは、図２（１１）に示すように、Ｄ／Ａ変換器６に与えられている同期用クロック信号fs0に相当し、図２（１２）および（１３）に示すように、その立ち上がり及び立ち下がりで入力データ（同図（９）および（１０））を各々取り込むようになっている。レジスタ１３、１４に取り込まれたデータをセレクタ１５によって、クロック信号WCK＿OUTの“１”、“０”に応じて選択的に取り出して出力する。このようにして図２（１４）に示すような出力を得ている。レジスタ１３、１４及びセレクタ１５によって構成されるブロックが、図１におけるレジスタ５に相当する。
【００２１】
このように、信号発生器１に同期したパイロット信号である信号WCK＿INによって時分割多重化されたデジタル信号を並列の信号に戻し、これらを今度はＤ／Ａ変換器６に同期したパイロット信号である信号WCK＿OUTを用いて時分割多重化するようにしているため、信号発生器１がどのようなタイミングでデジタル信号のサンプリング周波数を切り替えようとも、Ｄ／Ａ変換器６に対しては常に安定にＤ／Ａ変換器６に同期した信号を与えることができる。
【００２２】
ここで、信号発生器１より出力されるデジタル信号のサンプリング周波数が、３２kHzから４４．１kHzに切り替わったとすると（図２（１）に示す(Ａ)のポイント）、セレクタ３に与えられている制御信号ＳＥＬが“１”から“０”に切り替わる。制御信号ＳＥＬが“１”の間は、サンプリングレート変換器２の出力（図２（２）および（３））をレジスタ４に出力している。また、ここでは、図２（６）に示すように、デジタル信号のサンプリング周波数が切り替わるポイント（Ａ）を挟み込むようにレジスタ４に対してミューティングがかかるようにしている。逆に言えば、サンプリング周波数を切り替える際は、ミューティングをオンした後にサンプリング周波数を切り替え、サンプリング周波数が切り替わった後にミューティングをオフするようにしている。つまり、図１、３に示す信号MUTEがミューティングを制御する信号であり、信号MUTEが“１”になることにより、レジスタ１１、１２のデータがクリアされてゼロとなる。サンプリング周波数が切り替わった後にミューティングが解除、即ち、信号MUTEが“０”となり、レジスタ１１、１２に入力されているデータの取り込みが開始される。レジスタ１３、１４ではサンプリング周波数が切り替わる際に、信号WCK＿OUTに同期してサンプリングレート変換器２の出力がゼロとして取り込まれ、また、信号WCK＿OUTに同期して信号発生器１出力の取り込みが開始される。このようにレジスタ５の入力側でミューティングをかけるようにしているので、このミューティング用の制御信号がＤ／Ａ変換器６の動作と全く同期が取れていなくてもこの信号によってショック音等のノイズが発生されることはなく、また、サンプリング周波数を切り替える際にセレクタ３出力にノイズが発生してもそれを確実にカットすることができる。
【００２３】
なお、上記実施の形態では、サンプリング周波数が３２kHzから４４．１kHzに変化する場合について述べたが、サンプリング周波数については、この限りではない。また、時分割多重されるチャンネル数を２チャンネルとしたが、これに限定されるものではない。
【００２４】
【発明の効果】
以上のように本発明によれば、信号発生側に同期したクロック信号によって第１のレジスタにデジタル信号を取り込み、Ｄ／Ａ変換器に同期したクロック信号によって第２のレジスタに第１のレジスタの出力を取り込むようにしたことにより、信号発生器が発生するデジタル信号のサンプリング周波数が切り替わった場合であっても、Ｄ／Ａ変換器に与えられる信号に不連続が生じることがなく、不連続によって発生するサンプリング周波数切り替え時のショック音等のノイズを除去できるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるＤ／Ａ変換装置の構成を示したブロック図
【図２】同Ｄ／Ａ変換装置の動作を示したタイミング図
【図３】同Ｄ／Ａ変換装置のレジスタ４、レジスタ５の詳細を示したブロック図
【図４】従来のＤ／Ａ変換装置の構成を示したブロック図
【図５】同Ｄ／Ａ変換装置の動作を示したタイミング図
【符号の説明】
１ 信号発生器
２ サンプリングレート変換器
３ セレクタ
４、５ レジスタ
６ Ｄ／Ａ変換器
【発明の属する技術分野】
本発明は、サンプリング周波数が変化するデジタル信号に適するＤ／Ａ変換装置に関する。
【０００２】
【従来の技術】
従来のサンプリング周波数変換に関するデジタル−アナログ変換装置（Ｄ／Ａ変換装置）としては、特開平１０−３２０９１５号公報に記載されたものが知られている。このＤ／Ａ変換装置の構成例を図４に示し、その説明を行う。
【０００３】
信号発生器１は、幾通りかのサンプリング周波数（例えば、３２kHZ、４４．１kHz、４８kHz）を有するデジタル信号と、このデジタル信号の同期を取るためのパイロット信号（あるいは、同期信号）とを共に発生する。サンプリングレート変換器（ＦＳＣ）２は、このデジタル信号を所定のサンプリング周波数（例えば、４４．１kHz）に変換して、変換されたデジタル信号とパイロット信号とを発生する。セレクタ３は、信号発生器１の出力のデジタル信号が４４．１kHzのサンプリング周波数の時に端子Ａを選択し、他のサンプリング周波数の時に端子Ｂを選択する。つまり、Ｄ／Ａ変換器（ＤＡＣ）６には、常にサンプリング周波数が４４．１kHzのデジタル信号が与えられるようになっている。
【０００４】
図５は、この従来のＤ／Ａ変換装置の動作を説明するための信号波形図である。同図（１）は、セレクタ３に与えられる選択信号であり、サンプリング周波数が４４．１kHzの時が“０”、それ以外の時が“１”を示す。また、同図（２），（３）は、信号発生器１から出力されるパイロット信号とデジタル信号である。この例では、Ａ１〜Ｂ３までが、４４．１kHzより低い周波数のデジタル信号であり、Ａ４以降が４４．１kHzのデジタル信号である。同図（４），（５）は、サンプリングレート変換器２の出力であり、サンプリング周波数が４４．１kHzのデジタル信号を出力する。同図（６），（７）は、セレクタ３の出力のパイロット信号とデジタル信号であり、この信号がＤ／Ａ変換器６に入力される。
【０００５】
【発明が解決しようとする課題】
しかしながら上記のような構成では、信号発生器１が発生するデジタル信号のサンプリング周波数が切り替わり、セレクタ３が端子Ａから端子Ｂ、或いは、端子Ｂから端子Ａにその入力が切り替わるとＤ／Ａ変換器６に与えられる信号に不連続が生じ、ショック音が発生するという課題があった。例えば、図５では、同図（１）による選択に基づいて同図（２），（３）から同図（４），（５）に切り替わるので、その結果、同図（６），（７）に示すように信号Ｙ４の部分で不連続が生じる。
【０００６】
本発明は上記の問題点に鑑み、信号発生器１が発生するデジタル信号のサンプリング周波数が変化した場合であってもＤ／Ａ変換器に与えられる信号に不連続が発生しないＤ／Ａ変換装置を提供するものである。
【０００７】
【課題を解決するための手段】
この課題を解決するために本発明は、幾通りかにサンプリング周波数が変化するデジタル信号と前記デジタル信号の同期用のパイロット信号とを入力し、この入力されたデジタル信号を所定のサンプリング周波数に変換し、変換されたデジタル信号の同期用のパイロット信号と共に出力するサンプリングレート変換器と、入力されたデジタル信号のサンプリング周波数に応じて、入力されたデジタル信号とそのパイロット信号か、サンプリングレート変換器の出力のデジタル信号とそのパイロット信号の何れかを選択する選択手段と、選択手段の出力のパイロット信号に同期して、選択手段の出力のデジタル信号を取り込む第１のレジスタと、所定のクロック信号に同期して第１のレジスタの出力を取り込む第２のレジスタと、前記クロック信号に同期して第２のレジスタの出力をアナログ信号に変換するＤ／Ａ変換器とを備えたものである。
【０００８】
これにより、Ｄ／Ａ変換器に与えられるデジタル信号は、クロック信号に同期して第２のレジスタから出力されるので、連続性が保たれた所定のサンプリング周波数を有するデジタル信号となる。
【０００９】
【発明の実施の形態】
本発明の第１の発明は、幾通りかにサンプリング周波数が変化するデジタル信号と前記デジタル信号の同期用のパイロット信号とを入力し、前記入力されたデジタル信号を所定のサンプリング周波数に変換し、変換されたデジタル信号の同期用のパイロット信号と共に出力するサンプリングレート変換器と、前記入力されたデジタル信号のサンプリング周波数に応じて、前記入力されたデジタル信号とそのパイロット信号か、前記サンプリングレート変換器の出力のデジタル信号とそのパイロット信号の何れかを選択する選択手段と、前記選択手段の出力のパイロット信号に同期して、前記選択手段の出力のデジタル信号を取り込む第１のレジスタと、所定のクロック信号に同期して前記第１のレジスタの出力を取り込む第２のレジスタと、前記クロック信号に同期して前記第２のレジスタの出力をアナログ信号に変換するＤ／Ａ変換器とを備えたものである。これにより、Ｄ／Ａ変換器に与えられる信号に不連続が生じないという作用を有する。
【００１０】
また、本発明の第２の発明は、上記第１の発明において、前記デジタル信号は、複数のチャンネルの信号が時分割多重されていることを特徴とするものである。これにより、時分割多重化されたデジタル信号に不連続が生じることなくＤ／Ａ変換器に与えることができるという作用を有する。
【００１１】
また、本発明の第３の発明は、上記第１または第２の発明において、前記デジタル信号のサンプリング周波数が切り替わる時に、前記Ｄ／Ａ変換器の入力をミューティングするようにしたことを特徴とするものである。これにより、サンプリング周波数が切り替わった際に、入力デジタル信号にノイズが発生している場合であってもこれを除去するという作用を有する。
【００１２】
また、本発明の第４の発明は、上記第３の発明において、前記Ｄ／Ａ変換器の入力に対するミューティングが、前記クロック信号に同期して行われており、且つ、前記入力されたデジタル信号のサンプリング周波数が切り替わる手前から切り替わった後までかけられていることを特徴とするものである。これにより、サンプリング周波数が切り替わった際に、入力デジタル信号にノイズが発生している場合であってもこれを除去し、更には、Ｄ／Ａ変換器への信号に不連続が生じないという作用を有する。
【００１３】
以下、本発明の実施の形態について図面を用いて説明する。
【００１４】
（実施の形態１）
図１は、本発明の実施の形態によるＤ／Ａ変換装置の構成を示すブロック図である。なお、同図において、図４に示した従来のＤ／Ａ変換装置と同一の機能を有するものには同一の符号を付し、細かな説明は省略する。
【００１５】
図１において、セレクタ３により選択されたデジタル信号は、その同期用信号（パイロット信号）fs1によってレジスタ（ｒｅｇ）４に書き込まれる。レジスタ４に書き込まれたデータは、Ｄ／Ａ変換器（ＤＡＣ）６に同期した信号（クロック信号）であるfs0によってレジスタ（ｒｅｇ）５に書き込まれ、Ｄ／Ａ変換器６へ出力される。
【００１６】
このように、信号発生器１、或いはサンプリングレート変換器２の出力を一旦その動作に同期したクロック信号（fs1）によってレジスタに取り込み、再度、Ｄ／Ａ変換器６の動作に同期したクロック信号（fs0）によってレジスタに取り込み直すことにより、Ｄ／Ａ変換器６に対しては信号に不連続が発生することなく同期用信号、データが供給されるので、信号の不連続が発生せず、ショック音を防止することができる。
【００１７】
すなわち、図２において、同図（１）がセレクタ３に与えられる選択信号（ＳＥＬ）、（２）および（３）が信号発生器１から出力されるパイロット信号とデジタル信号、（４）および（５）がサンプリングレート変換器２から出力されるパイロット信号とデジタル信号、（６）がレジスタ４に与えられるミュート信号（ＭＵＴＥ）、（７）および（８）がセレクタ３から出力されるパイロット信号とデジタル信号、（１１）がレジスタ５に与えられるクロック信号、（１４）がレジスタ５から出力されるデジタル信号である。なお、後述するが、（６）がレジスタ４に与えられるミュート信号（ＭＵＴＥ）、（９）および（１０）がレジスタ４の出力信号、（１２）および（１３）がレジスタ５の内部でのデジタル信号である。
【００１８】
図３は、図１において信号発生器１が２チャンネルのデジタル信号を時分割多重で発生している場合におけるレジスタ４、レジスタ５の具体例を示すブロック図である。例えば、図２（３）に示した例では、Ａ１，Ａ２，・・・が一方のチャンネルのデジタル信号であり、Ｂ１，Ｂ２，・・・が他方のチャンネルのデジタル信号である。
【００１９】
図３において、レジスタ１１、１２に与えられているクロック信号WCK＿INは、セレクタ３から与えられる同期用信号fs1に相当し、図２（９）および（１０）に示すように、その立ち上がり及び立ち下がりで入力データ（同図（８））を取り込むようになっている。レジスタ１１、１２によって構成されるブロックが図１におけるレジスタ４に相当する。
【００２０】
レジスタ１３、１４に与えられているクロック信号WCK＿OUTは、図２（１１）に示すように、Ｄ／Ａ変換器６に与えられている同期用クロック信号fs0に相当し、図２（１２）および（１３）に示すように、その立ち上がり及び立ち下がりで入力データ（同図（９）および（１０））を各々取り込むようになっている。レジスタ１３、１４に取り込まれたデータをセレクタ１５によって、クロック信号WCK＿OUTの“１”、“０”に応じて選択的に取り出して出力する。このようにして図２（１４）に示すような出力を得ている。レジスタ１３、１４及びセレクタ１５によって構成されるブロックが、図１におけるレジスタ５に相当する。
【００２１】
このように、信号発生器１に同期したパイロット信号である信号WCK＿INによって時分割多重化されたデジタル信号を並列の信号に戻し、これらを今度はＤ／Ａ変換器６に同期したパイロット信号である信号WCK＿OUTを用いて時分割多重化するようにしているため、信号発生器１がどのようなタイミングでデジタル信号のサンプリング周波数を切り替えようとも、Ｄ／Ａ変換器６に対しては常に安定にＤ／Ａ変換器６に同期した信号を与えることができる。
【００２２】
ここで、信号発生器１より出力されるデジタル信号のサンプリング周波数が、３２kHzから４４．１kHzに切り替わったとすると（図２（１）に示す(Ａ)のポイント）、セレクタ３に与えられている制御信号ＳＥＬが“１”から“０”に切り替わる。制御信号ＳＥＬが“１”の間は、サンプリングレート変換器２の出力（図２（２）および（３））をレジスタ４に出力している。また、ここでは、図２（６）に示すように、デジタル信号のサンプリング周波数が切り替わるポイント（Ａ）を挟み込むようにレジスタ４に対してミューティングがかかるようにしている。逆に言えば、サンプリング周波数を切り替える際は、ミューティングをオンした後にサンプリング周波数を切り替え、サンプリング周波数が切り替わった後にミューティングをオフするようにしている。つまり、図１、３に示す信号MUTEがミューティングを制御する信号であり、信号MUTEが“１”になることにより、レジスタ１１、１２のデータがクリアされてゼロとなる。サンプリング周波数が切り替わった後にミューティングが解除、即ち、信号MUTEが“０”となり、レジスタ１１、１２に入力されているデータの取り込みが開始される。レジスタ１３、１４ではサンプリング周波数が切り替わる際に、信号WCK＿OUTに同期してサンプリングレート変換器２の出力がゼロとして取り込まれ、また、信号WCK＿OUTに同期して信号発生器１出力の取り込みが開始される。このようにレジスタ５の入力側でミューティングをかけるようにしているので、このミューティング用の制御信号がＤ／Ａ変換器６の動作と全く同期が取れていなくてもこの信号によってショック音等のノイズが発生されることはなく、また、サンプリング周波数を切り替える際にセレクタ３出力にノイズが発生してもそれを確実にカットすることができる。
【００２３】
なお、上記実施の形態では、サンプリング周波数が３２kHzから４４．１kHzに変化する場合について述べたが、サンプリング周波数については、この限りではない。また、時分割多重されるチャンネル数を２チャンネルとしたが、これに限定されるものではない。
【００２４】
【発明の効果】
以上のように本発明によれば、信号発生側に同期したクロック信号によって第１のレジスタにデジタル信号を取り込み、Ｄ／Ａ変換器に同期したクロック信号によって第２のレジスタに第１のレジスタの出力を取り込むようにしたことにより、信号発生器が発生するデジタル信号のサンプリング周波数が切り替わった場合であっても、Ｄ／Ａ変換器に与えられる信号に不連続が生じることがなく、不連続によって発生するサンプリング周波数切り替え時のショック音等のノイズを除去できるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるＤ／Ａ変換装置の構成を示したブロック図
【図２】同Ｄ／Ａ変換装置の動作を示したタイミング図
【図３】同Ｄ／Ａ変換装置のレジスタ４、レジスタ５の詳細を示したブロック図
【図４】従来のＤ／Ａ変換装置の構成を示したブロック図
【図５】同Ｄ／Ａ変換装置の動作を示したタイミング図
【符号の説明】
１ 信号発生器
２ サンプリングレート変換器
３ セレクタ
４、５ レジスタ
６ Ｄ／Ａ変換器
Claims (4)
- 幾通りかにサンプリング周波数が変化するデジタル信号と前記デジタル信号の同期用のパイロット信号とを入力し、
前記入力されたデジタル信号を所定のサンプリング周波数に変換し、変換されたデジタル信号の同期用のパイロット信号と共に出力するサンプリングレート変換器と、
前記入力されたデジタル信号のサンプリング周波数に応じて、前記入力されたデジタル信号とそのパイロット信号か、前記サンプリングレート変換器の出力のデジタル信号とそのパイロット信号の何れかを選択する選択手段と、
前記選択手段の出力のパイロット信号に同期して、前記選択手段の出力のデジタル信号を取り込む第１のレジスタと、
所定のクロック信号に同期して前記第１のレジスタの出力を取り込む第２のレジスタと、
前記クロック信号に同期して前記第２のレジスタの出力をアナログ信号に変換するＤ／Ａ変換器とを備えたＤ／Ａ変換装置。 - 前記デジタル信号は、複数のチャンネルの信号が時分割多重されていることを特徴とする請求項１に記載のＤ／Ａ変換装置。
- 前記デジタル信号のサンプリング周波数が切り替わる時に、前記Ｄ／Ａ変換器の入力をミューティングするようにしたことを特徴とする請求項１または２に記載のＤ／Ａ変換装置。
- 前記Ｄ／Ａ変換器の入力に対するミューティングが、前記クロック信号に同期して行われており、且つ、前記入力されたデジタル信号のサンプリング周波数が切り替わる手前から切り替わった後までかけられていることを特徴とする請求項３に記載のＤ／Ａ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001113676A JP3687561B2 (ja) | 2001-04-12 | 2001-04-12 | Ｄ／ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001113676A JP3687561B2 (ja) | 2001-04-12 | 2001-04-12 | Ｄ／ａ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002314415A JP2002314415A (ja) | 2002-10-25 |
| JP3687561B2 true JP3687561B2 (ja) | 2005-08-24 |
Family
ID=18964868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001113676A Expired - Fee Related JP3687561B2 (ja) | 2001-04-12 | 2001-04-12 | Ｄ／ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3687561B2 (ja) |
-
2001
- 2001-04-12 JP JP2001113676A patent/JP3687561B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002314415A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6658310B1 (en) | Method of entering audio signal, method of transmitting audio signal, audio signal transmitting apparatus, and audio signal receiving and reproducing apparatus | |
| US5877815A (en) | Frame synchronizer apparatus for synchronizing video and audio data to a reference signal | |
| JP3687561B2 (ja) | Ｄ／ａ変換装置 | |
| JP2000022535A (ja) | データサンプリング方法及び装置 | |
| JPH0642662B2 (ja) | 同期化装置 | |
| JP3879547B2 (ja) | データ同期化装置 | |
| JP2544095B2 (ja) | 電子楽器 | |
| JP3412552B2 (ja) | 波形記憶装置 | |
| JP2790066B2 (ja) | 楽音信号発生装置および波形メモリ読出補間装置 | |
| JP5466054B2 (ja) | Ｄ／ａコンバータ | |
| JP2007158378A (ja) | 信号切換え装置及びその制御方法 | |
| JP2002050965A (ja) | マルチチャンネル信号処理装置 | |
| JP2925333B2 (ja) | プッシュボタン信号発生回路 | |
| JP2775813B2 (ja) | 映像アナログ・デジタル変換装置 | |
| JP3497676B2 (ja) | Ａｖコンバイン受信機 | |
| JPH05151121A (ja) | 上りと下りのシリアルデータ並行処理方法 | |
| JPH04245728A (ja) | バッファ回路 | |
| JP2002064382A (ja) | ディジタルデータのアナログ信号への変換方法とその回路 | |
| KR980002570A (ko) | 음성 다중 신호 처리 장치 | |
| JPS63208325A (ja) | 前処理フイルタを備えたアナログ・デイジタル変換回路 | |
| JPH0923408A (ja) | デジタルオーディオ信号とデジタルビデオ信号との多重装置 | |
| JPH06188734A (ja) | 複数個の受け取られたアナログ信号を複数個の出力ディジタル信号に変換するための装置および変換の速度を増大させるためのシステム | |
| JPH09200169A (ja) | データセレクタ回路 | |
| JPS61205023A (ja) | Ｄ／ａ変換出力のグリツチ除去回路 | |
| JPH0457133B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050530 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080617 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |