JP3686540B2 - 電子デバイスの製造方法 - Google Patents
電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP3686540B2 JP3686540B2 JP36406798A JP36406798A JP3686540B2 JP 3686540 B2 JP3686540 B2 JP 3686540B2 JP 36406798 A JP36406798 A JP 36406798A JP 36406798 A JP36406798 A JP 36406798A JP 3686540 B2 JP3686540 B2 JP 3686540B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- target
- target substrate
- film formation
- mounting table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は、半導体の配線膜形成工程等で用いられるマグネトロンスパッタリング装置および本装置を用いた成膜方法、さらに本発明の装置または方法を用いて製造される半導体集積回路などの電子デバイスに関する。
【0002】
【従来の技術】
プラズマスパッタリング技術は、低圧の雰囲気ガスをグロー放電を起こしてイオン化(プラズマ状)し、陰陽電極間に印加された高電圧により上記プラズマ状のイオンを加速し、陰極におかれたターゲット材料に衝突させ、上記衝突したイオンにより飛び出させたターゲット材料の構成原子または粒子を、陽極近傍に設けた基板上に付着堆積して、ターゲット材料の薄膜を形成する技術である。この場合、グロー放電によって発生したイオンを空間内に高密度に閉じ込め、これをターゲット材料平板上に有効に運び込むことが、堆積速度を改善し、電子による基板の損傷を低減する上で重要となっている。
【0003】
上述のような装置として、特にプレーナーマグネトロン方式スパッタリング装置は、薄膜集積回路や半導体デバイス用の薄膜形成装置として、量産用成膜工程に多用されてきた。
【0004】
図1は従来例によるプレーナーマグネトロン方式スパッタリング装置の模式図である。101は真空槽で、その中には成膜させたい物質のターゲット102がターゲット電極103に装着され、ターゲット102に対向して成膜対象基板104が基板載置台105に載置される。ターゲット電極103の裏面にはグロー放電により発生したイオンを空間領域に高密度に閉じ込めるための磁気回路106が設けられている。通常、エロージョンを均一化するために磁気回路106はターゲット102の中心から偏心して配置され、ターゲット102の中心を軸に回転可能になっている。また、スパッタ電極103にはスパッタ電源107より負電圧が印加され、これによって放電を起こさせるようになっている。ここで、108は排気手段、109は放電ガス導入手段、110は反応性スパッタを行う場合に必要な反応ガスの導入手段である。また、処理室内壁にスパッタ膜の付着を避けるための防着シールド板111がターゲットと基板間の間の空間と処理室内壁を仕切るために設けてある。
【0005】
通常のスパッタリング装置では、ターゲット102と基板104間の間隔(T/S距離)は30〜60mm程度、放電ガス圧は0.2〜1Pa程度とされる。しかし近年では、半導体デバイスの微細化に伴って製造工程で高アスペクト比の微細なコンタクトホール、またはビアホールに配線金属を埋め込む技術が要求される。このような場合、前記した通常の構成のスパッタリング方法ではターゲット表面から垂直に叩き出された粒子だけでなく、斜めに叩き出された粒子も多く基板に到達するため、上記微細ホール内部に埋め込まれる前に開口部をふさいでしまうような堆積(オーバーハング)がおきる。
【0006】
上記オーバーハング現象を避けて微細ホールを埋め込むスパッタ技術の一つとして特開平6−220627もしくは特開平8−264447で開示されている方法によれば、基板とターゲットの間隔を大きくとることでターゲット表面から斜めに叩き出されたスパッタ粒子の基板上への被着を阻み、ターゲット表面から垂直に叩き出された粒子のみを堆積させることが可能となり、微細ホールを埋め込むことができる。ただしスパッタ粒子は、その飛行過程で放電ガス粒子と衝突すると飛行方向が変わってしまうので、放電ガスとスパッタ粒子の衝突確率を極力小さくするために、プラズマ発生を0.2Pa以下の雰囲気で行う必要がある。
【0007】
ところが、上記ターゲットと基板間の距離を大きく離し、なおかつ0.2Pa以下の低圧で行うスパッタ方法においては、通常の0.2Pa以上の圧力下でなされるマグネトロンスパッタの磁場分布では放電ガス分子のイオン化が困難となり、プラズマ状態を維持させることができず、新たに磁気回路を改善する必要がある。
【0008】
特開平9−41137で開示された10-2Pa台でプラズマ放電維持を可能とする磁気回路によれば、ターゲット表面における垂直磁場強度が0となる位置での水平磁場強度が140ガウス以上、しかも水平磁場強度が0となる位置での垂直磁場強度が60ガウス以上となるような磁場分布を形成する必要があるとされている。さらに特開平9−41136で開示された方法によれば、磁気回路が形成する磁場分布のうち水平磁場強度が0となる位置がターゲットの外径よりも内側である必要があるとされている。
【0009】
すなわち上記2件の従来技術に従えば、0.2Pa以下の低圧スパッタでは、通常のスパッタで用いられる磁場分布では放電ガス分子と電子との衝突が不十分となり、放電ガスのイオン化に十分な電子を捕捉させるためには0.2Pa以上で行われる通常スパッタ時の磁場よりも強磁場でかつプラズマリング径を小さくする必要があることを示している。
【0010】
図2に0.2Pa以上の放電ガス圧で行われる通常のマグネトロンスパッタで用いられる磁場分布のイメージを示す。これに対し図3にターゲットと基板間距離を大きくして0.2Pa以下で放電をさせるために必要な磁場分布のイメージを示す。両図とも、磁力線は磁気回路中央付近からターゲット前面の空間に曲線を描いて磁気回路の端部に戻るが、通常のスパッタに使用される磁場分布(図2)の形状と比較して、図3の例ではその描く円弧が基板方向に大きく張り出ている。
【0011】
ところが、上記低圧のスパッタ装置では、改善された磁気回路によってプラズマを生成させることはできても、場合によって基板もしくは基板周辺にある防着シールド板のある領域の表面構成材料に溶融箇所が発生することがわかった。また、このような溶融は、上記溶融部位への流入電流密度が大きいため、そのジュール熱によって引き起こされていることがわかった。
【0012】
このような溶融現象の発生は、半導体デバイス製造での不良発生の原因となる。たとえ上記溶融が基板以外の周辺部で生じたとしても、異物の発塵等を引き起こし、間接的に不良をもたらすことになり、半導体デバイスの生産歩留まりを落とす原因となる。
【0013】
【発明が解決しようとする課題】
上記溶融や過昇温が発生する現象は、放電ガスのイオン化で発生される電子およびターゲット面から発生する二次電子と放電ガス粒子との衝突確率が、通常のスパッタ装置に比較して小さく、上記電子がイオン化に寄与せずに基板まで到達しやすいことに起因する。また、低圧でプラズマを生成するために、図3に示したように通常のスパッタより強磁場を使用しているが、閉じ込め磁場が強いほど基板や周辺治具への流入電流密度が増すことがわかっている。これはターゲットから叩き出される二次電子が増え、低圧のため電子の平均自由行程も長いので放電ガスに衝突せず、エネルギを失わずにプラズマ領域から逃れて基板方向に向かった磁力線に巻きつきながら基板へ到達する電子の数が増すためと考えられる。
【0014】
実際の不具合発生の形態としてはターゲットと基板間の空間を取り囲む防着シールド板の側壁には特に変化はなく、ターゲット表面に対向した成膜対象基板に平行な平面を持つ治具上に形成されたアルミニウム溶射膜に、基板中心を中心として円環状に溶融現象が起きた。この形状はちょうどターゲット表面のエロージョンの深い領域を上記治具上まで平行移動した位置に一致している。
【0015】
上述のような現象は、0.2Pa以上で比較的弱い磁場で行う通常のスパッタでは大きな問題になっておらず、低圧で強磁場を用いる方式のスパッタ装置において始めて顕在化した問題であり、微細ホールの穴埋めのためにターゲット−基板間距離を長くし、低圧で行うスパッタ成膜方式の副作用として発生した現象といえる。
【0016】
本発明は、上記した微細ホールの穴埋めのためにターゲット−基板間距離を長くし、低圧で行うスパッタ成膜で発生する成膜対象基板や周辺治具の溶融や過昇温による成膜不良の発生を防止できる装置または方法を提供することを目的としてなされたものである。
【0017】
【課題を解決するための手段】
上記課題の解決は、本現象の原因であるプラズマもしくはターゲット表面より放出された電子の基板や周辺治具への流入量を積極的に抑制してやることで達成できる。
【0018】
すなわち、本発明の装置または方法は、以下のことを特徴とするものである。
(1)ターゲットと成膜対象基板との距離を少なくとも上記成膜対象基板の直径より大きく離して対向させ、0.2Pa以下の放電ガス圧力でスパッタ用ターゲット前面にプラズマを発生させる電子デバイスの製造方法において、上記成膜対象基板の表面および上記成膜対象基板を戴置する載置台の表面を負の電位に保持し、さらに上記スパッタ用ターゲットとスパッタ用ターゲット電極との周囲に配置されたシールド電極を、上記成膜対象基板の表面、および成膜対象基板の載置台の表面の電位に対して正電位に保持して上記成膜対象基板の表面および上記成膜対象基板の載置台の表面に流入する電流密度を、上記成膜対象基板の表面および上記成膜対象基板の載置台の表面が溶融しないように抑制する工程を含むことを特徴とする。
また、上記成膜対象基板の表面および上記成膜対象基板の載置台の表面の電位は−10Vから−20Vであり、上記スパッタ用ターゲットとスパッタ用ターゲット電極との周囲に配置されたシールド電極を10Vから20Vの範囲に保持することを特徴とする。
さらに、0.2Pa以下の放電ガス圧力でスパッタ用ターゲット前面にプラズマを発生させるスパッタ電極および上記スパッタ電極への高電圧印加手段と磁界発生手段を有し、上記ターゲットと成膜基板との距離が少なくとも基板の直径より大きく離して対向させ配置されたマグネトロンスパッタ装置において、成膜対象基板表面、および成膜対象基板を載置している基板載置台の表面への流入電流密度を所定の値以下に抑制するための手段を具備したことを特徴とする。
【0019】
(2)また、上記プラズマおよび上記ターゲット表面から放出された電子の流入によるジュール熱によって成膜対象基板表面、および成膜対象基板を載置している基板載置台の表面の構成材料がプラズマ発生中に融解しないように上記表面への流入電流密度を抑制するための手段を具備したことを特徴とする。
【0020】
(3)また、上記成膜対象基板の表面および上記成膜対象基板を載置する基板載置台の表面に流入する電流密度を、その流入電流密度と上記電流流入面の構成材料の抵抗率との積から求められる電力とプラズマ放電の開始から終了までの時間を積分した積分量で表される電力量に相当する発熱量が、各構成材料の融点に達するまでに要する熱量と融解熱の和で表される熱量を超えない範囲内になるように流入電流密度を制御することを特徴とする。
【0021】
(4)また、上記成膜対象基板表面および成膜対象基板を載置する基板載置台の表面への流入電流密度を抑制するための手段が、上記基板載置台をプラズマ発生中に所定の負の電位に保持する手段であることを特徴とする。
【0022】
(5)また、上記成膜対象基板表面および成膜対象基板を載置する基板載置台の表面への流入電流密度を調整するための手段が、上記基板載置台の電位を、プラズマ発生中に予め測定して得た成膜対象基板の配置位置でのバイアス電位と電流密度との関係を用いて、流入電流密度が各構成材料の融点に達するまでに要する熱量と融解熱の和を抵抗率で除しプラズマ放電時間をかけた値の平方根のうち最小値を超えないことを以って決定されたバイアス電位に保持する手段であることを特徴とする。
【0023】
(6)また、上記成膜対象基板表面および成膜対象基板を載置する基板載置台の表面への流入電流密度を調整するための手段が、上記基板載置台の電位を、−10Vから−20Vに保持する手段であることを特徴とする。
【0024】
(7)また、上記成膜対象基板表面、および成膜対象基板を載置する基板載置台の表面への流入電流密度を抑制するための手段が、スパッタターゲットと上記ターゲット電極との周囲に配置されたシールド電極を、成膜対象基板表面、および成膜対象基板を載置している基板載置台の表面の電位に対して正側に高い電位に保持する手段であることを特徴とする。
【0025】
(8)また、上記成膜対象基板表面、および成膜対象基板を載置する接地された基板載置台の表面への流入電流密度を抑制するための手段が、スパッタターゲットと上記ターゲット電極との周囲に配置されたシールド電極を、10Vから20Vまでの電位に保持する手段であることを特徴とする。
【0026】
(9)また、上記ターゲット面上のエロージョン領域をターゲット面の法線ベクトルに平行に平行移動した時に通過するスパッタ処理室内空間で、成膜対象基板載置面をターゲット表面の法線ベクトルに平行に平行移動した時に通る領域を除いた空間領域をターゲットのある空間領域とない空間領域とに曲面で分けた時にできる断面領域を含む金属製治具を配置し、上記金属製治具に電位を印加させるように構成したことを特徴とする。
【0027】
(10)また、上記ターゲット面上のエロージョン領域をターゲット面の法線ベクトルに平行に平行移動した時に通過するスパッタ処理室内空間で、成膜対象基板載置面をターゲット表面の法線ベクトルに平行に平行移動した時に通る領域を除いた空間領域をターゲットのある空間領域とない空間領域とに曲面で分けた時にできる断面領域を含む金属製治具を配置し、上記金属製治具に電位を印加させるように構成し、プラズマ発生中に上記成膜対象基板への流入電流密度の最大値と上記金属製治具への流入電流密度の最大値の比が0.9〜1.1の範囲になるように上記金属製治具への印加電位を設定したことを特徴とする。
【0028】
(11)また、上記ターゲット面上のエロージョン領域をターゲット面の法線ベクトルに平行に平行移動した時に通過するスパッタ処理室内空間で、成膜対象基板載置面をターゲット表面の法線ベクトルに平行に平行移動した時に通る領域を除いた空間領域をターゲットのある空間領域とない空間領域とに曲面で分けた時にできる断面領域を含む金属製治具を配置し、上記金属製治具の表面形状をターゲット表面に対して60度以上の傾きを持つ面で構成することを特徴とする。
【0029】
(12)また、上記成膜対象基板を載置している基板載置台の裏面から発せられ、ターゲットと基板との間の空間を取り囲む防着シールド板表面に入るような磁力線を持ち、成膜対象基板の中心線が対称軸になるように磁界が形成されるように基板裏面、およびシールド板裏面に磁石を設けたことを特徴とする。
【0030】
すなわち本発明が対象としている低圧での埋め込みスパッタで生じる成膜大正基板や周辺治具への熱的な損傷の原因は基板もしくは周辺治具への流入電流密度が非常に大きいことに起因しており、上記本発明の(1)ないし(3)の構成は、この流入電流を抑制する手段を設けることが必須であることを示している。その他の上記(4)ないし(12)の構成は、上記流入電流密度の抑制の具体的実現手段を提供している。電子の被処理基板またはその防着シールドなどの周辺治具への流入量を調整する手段は、上記本発明の構成の(4)ないし(6)に記載のように、直接対象となる部位の電位を負電位の方向に変更させる方式とするか、もしくは(7)、(8)記載のように上記対象部位を接地電位としておく場合には、その他の場所を正電位に保持し、上記正電位側に電子を引き込むような構成をとることでも本発明の目的を達成できる。
【0031】
【発明の実施の形態】
図4に本発明の第1の実施例のプラズマスパッタリング装置の縦断面図を示す。図1と同じ部分の説明は省略する。処理チャンバ(真空槽)101は接地されている。図において、401はターゲットの側壁を取り囲んで配置されている防着板を兼ねたアノードシールド板である。上記アノードシールド401も接地されている。また、ターゲット102の表面に対向した成膜対象基板403の載置台105とそれに付随した底部防着シールド板402は、電源404により電圧Vsを印加されている。この電圧Vsは負電位であり、この負電位はターゲット102もしくはプラズマ(図示せず)から飛行してきた電子の障壁となり、基板403および底部防着板402への電子の入射を妨げる作用をする。
【0032】
このVsの値は、経験的に防着板の表面材料や基板に堆積されている薄膜材料が溶融しない程度に設定することができる。本発明者は、実際に防着板表面のコーティング材として広く用いられているアルミニウム溶射膜が溶融しない電位を基準に設定した。
【0033】
表1に半導体装置の配線材料とされるアルミニウムおよび銅の融点、比熱、融解熱および抵抗率を示す。表1の数値をもとに、表面物質を溶融させない範囲のおおよその電子電流密度を求めることができる。物体が溶融するためには、成膜温度から融点まで温度を上げるのに要する熱量とその物体の融解熱を加えた熱量が必要である。厳密には周辺への熱伝導による放熱量があるが、ここでは溶融する最小限の熱量を定めようとしているので上記放熱量は無視する。その場合においては、表面への流入電流密度と電流流入面の構成材料の抵抗率との積からなる電力と、プラズマ放電の開始から終了までの時間との積から求められる積分された電力量による発生熱量が上記最小限の熱量を超えないことが、表面物質を溶融させない範囲の電子電流密度となる。たとえば連続のプロセス時間を60秒、板厚を100μm程度として求めた。すべてを電子電流によるジュール熱によるとすると、アルミニウムの場合、約15mA/cm2程度という値が算出された。
【0034】
【表1】
【0035】
図5はプローブにて測定した基板バイアス電圧と基板のある平面上での最大の流入電流密度との関係を示している。同図において501は通常のスパッタ装置での基板バイアスと基板流入電流の相関曲線、502は低圧穴埋めスパッタ装置での基板バイアスと基板流入電流の相関曲線、503は低圧穴埋めスパッタ装置で側面防着シールド板に正電圧印加での基板バイアスと基板流入電流の相関曲線、504は1回の成膜でアルミニウム溶射膜の溶融する限界の基板流入電流値を示している。すなわち501は図1の構成で示される通常のスパッタ装置で見られる特性である。502は図4の構成で示される本発明の対象としているスパッタで測定された結果である。また、503は基板以外の場所を基板よりも高い電位に設定した場合、たとえば第2の実施例である図6で示された構成で得られる特性である。また、V0,V1,V2はそれぞれの場合のフローティング電位を示す。いずれの場合もフローティング電位以下になると正電流を示す。これは電子によるものではなく、正イオンの衝突によるものと考えられる。
【0036】
504は所定の成膜条件における前記した許容流入電流密度の値である。これを超えればそのプロセスでアルミニウムが溶融するという境界を示す。したがって曲線502から、通常行われているように基板載置台をアースにした場合は、大電流密度の電子流入が生じることがわかる。基板バイアス電圧はVmより低い電位にする必要があることがわかる。我々はこの値が−10V程度であるという結果を得ている。すなわち−10V以下に設定することによって、基板もしくはその周辺治具への流入電流を、表面材料を溶融させないように抑制することができる。また、図6で示す構成では側面側防着シールド601の電位Vaを+10V以上に設定することで同様の効果が得られる。
【0037】
また、本発明の第3の実施例である図7で示された前記(9)または(10)記載の構成では、電子流入電流密度が他の場所に比べ特に大きくなる領域、すなわちターゲットエロージョンの最深となる円環状部分をターゲット表面に垂直に平行移動してできる平面上を最も密度の高い電子流がよぎるために、上記平面上に特に金属製の治具702を設けて他部よりも電位Vnを正側に高くし、他部の流入電流密度と同レベルにすることによって局所的なジュール熱による融解を防ぐ方式となっている。図5で示される曲線502はこのような領域で得られる特性である。したがってこの部分のみを基板載置台と電気的に切り離し、上記部分の電位Vnを流入電流が他の部分とほぼ等しくなるように各々設定するように構成してもよい。
【0038】
また、金属板への電流密度を下げるための別の方法として、図8で示された上記(11)記載の構成のように、電子が垂直に入射しないように金属製の治具802の表面をターゲット面にできるだけ垂直に近い面で構成し、表面積を増やす方式でも効果がある。もしターゲット103のエロージョンが最深となる円環状部分に対応した領域が、成膜対象基板105に重なっている場合には、上記方法等で電子の捕獲面積を増やして電流密度を下げる工夫を施すか、あるいは大電流でも溶融しないような高耐熱性コーティング(例えばNiAl合金等)803を施しておき、かつ上記金属製の治具802に基板電位に対して高い電位を設定し、基板への電子流入を本金属板802によって吸い込ませることで、基板105自身を損傷しないようにすることもできる。
【0039】
または図9で示している前記(12)記載の構成のように、最も流入電流密度の高くなる領域の前面に、電子飛行方向を変化させるための磁場を形成する磁気回路902を設ける方法もある。この磁気回路902によって電子のエネルギ差にしたがって電子の飛行方向を分散させることができる。
【0040】
【発明の効果】
近年の半導体デバイスの微細化が進むに連れて本発明の対象としている微細孔への埋め込みスパッタは必須の技術となっている。本発明により本埋め込みスパッタによる内部治具もしくは成膜対象基板への熱的損傷というの不具合を改善し、十全に埋め込みプロセスを行うことができるようになる。これにより、製品歩留まりを引き上げることができ、さらに装置の全掃周期を延伸することにもつながる。
【図面の簡単な説明】
【図1】従来のプレーナマグネトロンスパッタ装置の断面図。
【図2】通常のマグネトロンスパッタ装置における磁場分布の一例を示す断面図。
【図3】低圧埋め込みスパッタにおける磁場分布の一例を示す断面図。
【図4】本発明の第1の実施例を示すスパッタリング装置の断面図。
【図5】基板バイアス電圧と基板流入電流との相関を示す測定図。
【図6】本発明の第2の実施例を示すスパッタリング装置の断面図。
【図7】本発明の第3の実施例を示すスパッタリング装置の断面図。
【図8】本発明の第4の実施例を示すスパッタリング装置の断面図。
【図9】本発明の第5の実施例を示すスパッタリング装置の断面図。
【符号の説明】
101…真空槽、102…ターゲット、103…ターゲット電極、104…成膜対象基板、105…基板載置台、106…磁気回路、107…スパッタ電源、108…排気手段、109…放電ガス導入手段、110…反応ガス導入手段、111,401,601,701,801,901…防着シールド板、402,602…防着シールド板、403…成膜対象基板、404…負電位の基板電圧印加機構、603…防着シールド板への正電位の電圧印加手段、702…入射電流低減用金属板、802…入射電流低減用金属板、902…入射電流入射方向変更用磁気回路。
Claims (3)
- ターゲットと成膜対象基板との距離を少なくとも上記成膜対象基板の直径より大きく離して対向させ、0.2Pa以下の放電ガス圧力でスパッタ用ターゲット前面にプラズマを発生させる電子デバイスの製造方法において、上記成膜対象基板の表面および上記成膜対象基板を戴置する載置台の表面を負の電位に保持し、さらに上記スパッタ用ターゲットとスパッタ用ターゲット電極との周囲に配置されたシールド電極を、上記成膜対象基板の表面、および成膜対象基板の載置台の表面の電位に対して正電位に保持して上記成膜対象基板の表面および上記成膜対象基板の載置台の表面に流入する電流密度を、上記成膜対象基板の表面および上記成膜対象基板の載置台の表面が溶融しないように抑制する工程を含むことを特徴とする電子デバイスの製造方法。
- 請求項1に記載の電子デバイスの製造方法において、上記成膜対象基板の表面および上記成膜対象基板の載置台の表面の電位は−10Vから−20Vであり、上記スパッタ用ターゲットとスパッタ用ターゲット電極との周囲に配置されたシールド電極を10Vから20Vの範囲に保持することを特徴とする電子デバイスの製造方法。
- 請求項1に記載の電子デバイスの製造方法において、上記成膜対象基板の表面および上記成膜対象基板の載置台の表面に流入する電流密度を、その流入電流密度と上記電流流入面の構成材料の抵抗率との積から求められる電力とプラズマ放電の開始から終了までの時間を積分した積分量で表される電力量に相当する発熱量が、各構成材料の融点に達するまでに要する熱量と融解熱の和で表される熱量を超えない範囲内になるように流入電流密度を制御することを特徴とする電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36406798A JP3686540B2 (ja) | 1998-12-22 | 1998-12-22 | 電子デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36406798A JP3686540B2 (ja) | 1998-12-22 | 1998-12-22 | 電子デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000188265A JP2000188265A (ja) | 2000-07-04 |
JP3686540B2 true JP3686540B2 (ja) | 2005-08-24 |
Family
ID=18480896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36406798A Expired - Fee Related JP3686540B2 (ja) | 1998-12-22 | 1998-12-22 | 電子デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3686540B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4703828B2 (ja) * | 2000-09-07 | 2011-06-15 | 株式会社アルバック | スパッタリング装置及び薄膜製造方法 |
JP4531599B2 (ja) * | 2005-03-17 | 2010-08-25 | 株式会社アルバック | スパッタ源、スパッタ装置 |
JP5049561B2 (ja) * | 2006-11-17 | 2012-10-17 | 株式会社アルバック | マグネトロンスパッタ電極及びマグネトロンスパッタ電極を備えたスパッタリング装置 |
JP5089962B2 (ja) * | 2006-11-17 | 2012-12-05 | 株式会社アルバック | マグネトロンスパッタ電極及びマグネトロンスパッタ電極を備えたスパッタリング装置 |
TWI470102B (zh) * | 2006-11-17 | 2015-01-21 | Ulvac Inc | Magnetron sputtering electrode and sputtering device with magnetron sputtering electrode |
JP2010090445A (ja) * | 2008-10-09 | 2010-04-22 | Ulvac Japan Ltd | スパッタリング装置、および成膜方法 |
-
1998
- 1998-12-22 JP JP36406798A patent/JP3686540B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000188265A (ja) | 2000-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4703828B2 (ja) | スパッタリング装置及び薄膜製造方法 | |
JP5027979B2 (ja) | マグネトロンスパッタリング中の粒子発生に対するターゲット側壁の設計 | |
CN1308771A (zh) | 用于离子化物理气相淀积的方法和装置 | |
TW201214522A (en) | Sputtering chamber, pre-clean chamber and plasma processing apparatus | |
JP3737363B2 (ja) | 不均一性補償を伴う表面の物理的気相処理 | |
US6444099B1 (en) | Ionizing sputtering method | |
JP4945566B2 (ja) | 容量結合型磁気中性線プラズマスパッタ装置 | |
JP5921048B2 (ja) | スパッタリング方法 | |
US6676812B2 (en) | Alignment mark shielding ring without arcing defect and method for using | |
US20110247928A1 (en) | Sputtering apparatus and sputtering method | |
JPH07150344A (ja) | 自浄式コリメータ | |
KR20110033184A (ko) | 스퍼터링 장치 및 스퍼터링 방법 | |
JP3686540B2 (ja) | 電子デバイスの製造方法 | |
CN104968829B (zh) | 溅射设备 | |
KR101926676B1 (ko) | 타겟 어셈블리 | |
JP3958869B2 (ja) | MgO膜形成方法およびパネル | |
JP2002115051A (ja) | バイアススパッタリング装置 | |
US6090246A (en) | Methods and apparatus for detecting reflected neutrals in a sputtering process | |
KR101132720B1 (ko) | 텅스텐 코팅 라이너 및 이를 이용한 이온주입장치의 아크 챔버 | |
JP3958870B2 (ja) | 真空成膜装置 | |
JPS6127464B2 (ja) | ||
JP2002363743A (ja) | スパッタリング装置 | |
JP2000256846A (ja) | 直流マグネトロンスパッタ装置 | |
JP2005146369A (ja) | スパッタリング装置および方法 | |
JP2004010940A (ja) | スパッタリング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050603 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |