JP3686362B2 - 半導体装置及び電界効果トランジスタ - Google Patents
半導体装置及び電界効果トランジスタ Download PDFInfo
- Publication number
- JP3686362B2 JP3686362B2 JP2001274735A JP2001274735A JP3686362B2 JP 3686362 B2 JP3686362 B2 JP 3686362B2 JP 2001274735 A JP2001274735 A JP 2001274735A JP 2001274735 A JP2001274735 A JP 2001274735A JP 3686362 B2 JP3686362 B2 JP 3686362B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- multilayer structure
- semiconductor multilayer
- covered
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置に関し、より具体的にはナイトライド系化合物半導体材料へのオーミックコンタクトを用いた電界効果トランジスタを含む半導体装置に関するものでる。
【０００２】
【従来の技術】
従来の半導体装置として、たとえばナイトライド系化合物半導体材料へのｎ型オーミックコンタクト、及びこのオーミックコンタクトを用いたナイトライド系ｎ型電界効果トランジスタ（以下、ＦＥＴ（Field Effect Transistor）という）について説明する。
【０００３】
図５は従来のＦＥＴの代表的な構造を示す説明図であり、図５（ａ）は平面図、図５（ｂ）は図５（ａ）におけるｂ−ｂ線断面図である。
同図において、５−１は半導体多層構造であり、サファイア（０００１）基板５−０上にＡｌＮ（４０ｎｍ）のバッファ層ＢＦ、ＧａＮ（３μｍ）のチャネル層ＣＨ、Ａｌ0.25Ｇａ0.75Ｎ（３ｎｍ）のスペーサ層ＳＰ、所定の濃度のＳｉドナをドープしたＡｌ0.25Ｇａ0.75Ｎ（８ｎｍ）のキャリア供給層ＣＡ、ＧａＮ（４ｎｍ）のショットキー層ＳＨを順次エピタキシャル成長（例えば、ＭＯＣＶＤやＭＢＥ等）することによって形成されている。
【０００４】
この半導体多層構造５−１においては、熱平衡状態におけるＡｌ0.25Ｇａ0.75ＮとＧａＮの格子定数の違いにより、Ａｌ0.25Ｇａ0.75Ｎのスペーサ層ＳＰ及びキャリア供給層ＣＡ中に伸張性のひずみが発生する。Ａｌ0.25Ｇａ0.75Ｎのピエゾ電気効果により、同ひずみによってスペーサ層ＳＰとチャネル層ＣＨの界面に正の電荷が誘起される。また、Ａｌ0.25Ｇａ0.75Ｎの自発分極の違いによって同界面に正の電荷が誘起される。更に、キャリア供給層ＣＡ中のドナは正の電荷を有するイオンとなる。これらの正の電荷を中和する作用を有する電子ガスがチャネル層ＣＨ中のスペーサ層ＳＰとの界面付近に形成される。
【０００５】
図５では、例えば塩素ガスを用いてドライエッチングすることにより、半導体多層構造５−１を半導体メサ領域５−２としている。そして、この半導体メサ領域５−２の表面（半導体多層構造５−１の表面）の所定の領域に、オーミック性の接触を形成する金属材料からなるオーミック電極層（例えば、Ｔｉ／Ａｌ）を蒸着し、アニールすることにより、局所的にオーミックコンタクト領域が形成され、半導体多層構造５−１中の電子ガスと電気的に接続される。
【０００６】
図５において、５−５及び５−６は上記の方法により形成されたソース電極及びドレイン電極のオーミックコンタクト領域であって、半導体多層構造５−１中の電子ガスと電気的に接続されている。
５−７はゲート電極である。ゲート電極５−７は、ソース電極５−５とドレイン電極５−６との間に、半導体多層構造５−１に対してショットキー障壁を形成する金属材料からなるショットキー電極層（例えば、Ｎｉ／Ａｕ）を順次局所的に堆積することにより形成されている。
【０００７】
このようにして作成されるＦＥＴにおいては、ゲート電極５−７にバイアス電圧を印加することにより、半導体メサ領域５−２のゲート電極５−７が接触する部分の電子ガス濃度が変調され、ソース・ドレイン間の導通が変化し、トランジスタ動作が実現される。
【０００８】
【発明が解決しようとする課題】
優れたトランジスタ動作を実現するためには、ソース電極５−５及びドレイン電極５−６において発生するコンタクト抵抗を低下させることが不可欠である。そのためには、半導体メサ領域５−２のこれらの電極が接触する部分において、チャネル層ＣＨ中の電子ガス濃度を可能な限り高くする必要がある。
【０００９】
図５に示した従来構造においては、チャネル層ＣＨ中の電子ガス濃度は、チャネル層ＣＨとスペーサ層ＳＰ，キャリア供給層ＣＡのＡｌＮ組成（チャネル層ＣＨ中で０、スペーサ層ＳＰ，キャリア供給層ＣＡで０．２５）の違い及びキャリア供給層ＣＡ中のドナ濃度によって規定される。
【００１０】
ところが、スペーサ層ＳＰ及びキャリア供給層ＣＡのＡｌＮ組成を０．３以上とすることは結晶成長上困難であり、また、キャリア供給層ＣＡに正常にドーピング可能なドナ濃度にも上限があるため、図５に示した従来構造によっては、オーミックコンタクト領域の直下部分の電子ガス濃度を増加させることができない。すなわち、図５に示した従来構造では、ソース電極５−５及びドレイン電極５−６に付随するコンタクト抵抗（ソース抵抗，ドレイン抵抗）を充分低くすることができず、耐圧特性及び高周波パワー特性に優れたＦＥＴを得ることが困難であった。
【００１１】
本発明はこのような課題を解決するためになされたもので、その目的とするところは、ナイトライド系化合物半導体材料に対してコンタクト抵抗の低い優れたオーミックコンタクトを提供することにある。
また、ソース抵抗及びドレイン抵抗を低減し、優れたトランジスタ特性を有する電界効果トランジスタを提供することにある。
【００１２】
【課題を解決するための手段】
このような目的を達成するために、第１発明（請求項１に係る発明）は、基板上に形成された組成の異なるナイトライド系化合物半導体層からなる半導体多層構造の表面に伸張性の内部応力を伴う絶縁膜を形成し、この絶縁膜の伸張性の内部応力の反作用によって生じる圧縮性のひずみによって、半導体多層構造中の前記絶縁膜に覆われている部分に電子ガス濃度の低い領域を形成し、前記絶縁膜に覆われていない部分に電子ガス濃度の高い領域を形成し、半導体多層構造の表面の少なくとも前記絶縁膜に覆われていない部分にオーミック電極層を形成したものである（図１参照）。
【００１５】
半導体多層構造中の絶縁膜に覆われている領域は、絶縁膜中の応力の反作用により圧縮性のひずみを伴い、覆われていない領域は伸張性のひずみを伴う。半導体多層構造中の絶縁膜に覆われている領域においては、同領域に発生する圧縮性のひずみの効果により、ピエゾ電気効果によって同領域の電子ガスの面密度は絶縁膜がない場合と比較して著しく減少する。これに対し、半導体多層構造中の絶縁膜に覆われていない領域においては、同領域に発生する伸張性のひずみの効果により、ピエゾ電気効果によって同領域の電子ガスの面密度は絶縁膜がない場合と比較して著しく増加する。従って、半導体多層構造中に電子ガスの面密度が著しく高い領域と低い領域とが形成され、すなわち電子ガス濃度の高い領域と低い領域とが形成され、電子ガスの面密度が著しく増加した領域の表面にオーミック電極層を形成することにより、オーミック電極層が半導体多層構造中の電子ガス濃度の高い領域と接続され、オーミック電極層に付随するコンタクト抵抗が低くなる。
【００１６】
なお、本発明においては、絶縁膜を覆うようにしてオーミック電極層を形成してもよいが、必ずしも絶縁膜を覆うように形成しなくてもよい。すなわち、オーミック電極層を形成した後、オーミック電極層で覆われていない半導体多層構造の表面に、すなわちオーミック電極層の下部に位置しないように、伸張性の内部応力を伴う絶縁膜を形成するようにしてもよい。また、絶縁膜を帯状に複数本設けてもよいが、１本設けるようにしてもよい。
【００１７】
第２発明（請求項２に係る発明）は、基板上に形成された組成の異なるナイトライド系化合物半導体層からなる半導体多層構造と、この半導体多層構造の表面に形成されたソース電極，ドレイン電極，ゲート電極とを備え、ソース電極とドレイン電極との間にゲート電極が形成されている電界効果トランジスタにおいて、半導体多層構造の表面のソース電極の形成領域からドレイン電極の形成領域に至る方向に、伸張性の内部応力を伴う絶縁膜を形成し、この絶縁膜の伸張性の内部応力の反作用によって生じる圧縮性のひずみによって、半導体多層構造中の前記絶縁膜に覆われている部分に電子ガス濃度の低い領域を形成し、前記絶縁膜に覆われていない部分に電子ガス濃度の高い領域を形成し、半導体多層構造の表面の少なくとも前記絶縁膜に覆われていない部分にソース電極を形成し、半導体多層構造の表面の少なくとも前記絶縁膜に覆われていない部分にドレイン電極を形成したものである（図２参照）。
【００１８】
ソース電極の形成領域からドレイン電極の形成領域に至る方向に上記絶縁膜を形成することにより、上述したようなピエゾ電気効果によって、半導体多層構造中に電子ガスの面密度が著しく高い領域と低い領域とが形成され、すなわち電子ガス濃度の高い領域と低い領域とが形成され、電子ガスの面密度が著しく増加した領域の表面にソース電極及びドレイン電極を形成することにより、ソース電極及びドレイン電極に付随するコンタクト抵抗が低くなる。
【００１９】
なお、本発明においては、絶縁膜を覆うようにしてソース電極，ゲート電極，ドレイン電極を形成してもよいが、必ずしも絶縁膜を覆うように形成しなくてもよい。すなわち、ソース電極およびドレイン電極を形成した後、ソース電極およびドレイン電極で覆われていない半導体多層構造の表面に、すなわちソース電極およびドレイン電極の下部に位置しないように、伸張性の内部応力を伴う絶縁膜を形成するようにしてもよい。また、絶縁膜を帯状に複数本設けてもよいが、１本設けるようにしてもよい。
【００２０】
第３発明（請求項３に係る発明）は、第２発明の電界効果トランジスタにおいて、伸張性の内部応力を伴う絶縁膜を帯状とし、その幅をソース電極からゲート電極に向かって、またドレイン電極からゲート電極に向かって、狭くしたものである（図３参照）。
【００２１】
この発明によれば、ゲート電極と絶縁膜とが交差する位置における絶縁膜が、ソース電極及びドレイン電極と絶縁膜とが交差する位置における絶縁膜と比較して狭い幅を有するので、半導体多層構造中、ゲート電極と絶縁膜とが交差する位置において絶縁膜に覆われている部分に、圧縮性のひずみが集中する。その結果、同部分においては、ソース電極及びドレイン電極と絶縁膜とが交差する位置における絶縁膜に覆われている部分と比較して、著しく高濃度の負電荷が誘起され、電子ガスが存在し得ない状態を形成することができる。すなわち、この発明では、ゲート電極と絶縁膜とが交差する位置における絶縁膜を狭い幅とすることにより、絶縁膜に覆われている部分を介してソース電極・ドレイン電極間を電流が流れることを不可能とし、絶縁膜に覆われている部分の電気的導通の影響を受けない電界トランジスタを形成することが可能となる。
【００２２】
第４発明（請求項４に係る発明）は、基板上に形成された組成の異なるナイトライド系化合物半導体層からなる半導体多層構造と、この半導体多層構造の表面に形成されたソース電極，ドレイン電極，ゲート電極とを備え、ソース電極とドレイン電極との間にゲート電極が形成されている電界効果トランジスタにおいて、半導体多層構造の表面のソース電極の形成領域からゲート電極の形成領域に至る方向に先端を向けて、伸張性の内部応力を伴うくさび状の第１の絶縁膜を形成し、半導体多層構造の表面のドレイン電極の形成領域からゲート電極の形成領域に至る方向に先端を向けて、伸張性の内部応力を伴うくさび状の第２の絶縁膜を形成し、第１および第２絶縁膜の伸張性の内部応力の反作用によって生じる圧縮性のひずみによって、半導体多層構造中の第１および第２の絶縁膜に覆われている部分に電子ガス濃度の低い領域を形成し、第１および第２の絶縁膜に覆われていない部分に電子ガス濃度の高い領域を形成し、半導体多層構造の表面の少なくとも第１の絶縁膜に覆われていない部分にソース電極を形成し、半導体多層構造の表面の少なくとも第２の絶縁膜に覆われていない部分にドレイン電極を形成したものであり、第１の絶縁膜の先端と第２の絶縁膜の先端とを互いに離間したものである（図４参照）。
【００２３】
この発明によれば、半導体多層構造中、くさび状とされた第１の絶縁膜及び第２の絶縁膜の先端に対応する部分に、圧縮性の歪みが集中し、著しく高濃度の負電荷が誘起され、ソース電極・ドレイン電極間を電流が流れることが不可能となる。また、第１の絶縁膜の先端と第２の絶縁膜の先端との間が離れており、ここにゲート電極を形成するようにすれば、ソース電極からドレイン電極に至る電気的な導通を全てゲート電極へ印加されるバイアス電圧によって変調することが可能となる。
【００２４】
【発明の実施の形態】
以下、本発明を図面に基づいて詳細に説明する。
〔実施の形態１：オーミックコンタクト〕
図１は本発明に係る半導体装置の一実施の形態（オーミックコンタクト）の構造を示す説明図である。
同図において、１−１は半導体多層構造であり、サファイア（０００１）基板１−０上にＡｌＮ（４０ｎｍ）のバッファ層ＢＦ、ＧａＮ（３μｍ）のチャネル層ＣＨ、Ａｌ0.25Ｇａ0.75Ｎ（３ｎｍ）のスペーサ層ＳＰ、所定の濃度のＳｉドナをドープしたＡｌ0.25Ｇａ0.75Ｎ（８ｎｍ）のキャリア供給層ＣＡ、ＧａＮ（４ｎｍ）のショットキー層ＳＨを順次エピタキシャル成長（例えば、ＭＯＣＶＤやＲＦ ＭＢＥ等）することによって形成されている。なお、半導体多層構造１−１はＧａ面すなわち III 族元素面を表面にして、サファイア基板１−０上に形成されている。
【００２５】
本実施の形態では、この半導体多層構造１−１の表面に、例えば５×１０9 ｄｙｎ／ｃｍ2 （５×１０8 Ｎ／ｍ2 ）なる伸張性の内部応力を伴う帯状の複数本の絶縁膜１−３をその各々が例えば厚さ１μｍ、幅０．５μｍ、及び間隔０．５μｍなる形状にて形成している。更に、絶縁膜１−３を覆うようにして、また半導体多層構造１−１の表面の絶縁膜１−３に覆われていない部分を覆うようにして、例えばＴｉ／Ａｌからなるオーミック電極層１−４を形成している。そして、アニールすることにより、オーミック電極層１−４と半導体多層構造１−１中の電子ガスとを電気的に接続させ、もって本実施の形態に係るオーミックコンタクトを形成している。
【００２６】
このオーミックコンタクトでは、帯状の絶縁膜１−３は伸張性の内部応力を伴っているので、半導体多層構造１−１中の絶縁膜１−３に覆われている部分には、上記応力の反作用の結果、圧縮性のひずみが生じる。これにより同部分にはピエゾ電気効果による負の電荷が発生する。この負の電荷により同部分における電子ガスの面密度は著しく低下する。一方、半導体多層構造１−１中の絶縁膜１−３に覆われていない部分においては、伸張性のひずみが生じる。これにより同部分にはピエゾ電気効果による正の電荷が発生する。この正の電荷を中和するために、半導体多層構造１−１中の絶縁膜１−３に覆われていない部分においては、電子ガスの面密度が著しく増加する。その結果、帯状の絶縁膜１−３の配置にあわせて、半導体多層構造１−１中に電子ガスの面密度の高い領域と低い領域、すなわち電子ガス濃度の高い領域と低い領域とが形成される。
【００２７】
この実施の形態では、半導体多層構造１−１の表面の絶縁膜１−３に覆われていない部分がオーミック電極層１−４により覆われているので、オーミック電極層１−４が半導体多層構造１−１中の電子ガスの面密度が著しく増加した領域と接続される。したがって、オーミック電極層１−４に付随するコンタクト抵抗が低くなり、半導体多層構造１−１中の電子ガスの面密度が均一である場合と比較して、コンタクト抵抗が低い優れたオーミックコンタクトが実現される。
【００２８】
〔実施の形態２：ＦＥＴ〕
図２は本発明に係る半導体装置の一実施の形態（オーミックコンタクトを用いたＦＥＴ）の構造を示す説明図であり、図２（ａ）は平面図、図２（ｂ）は図２（ａ）におけるｂ−ｂ線断面図、図２（ｃ）は図２（ａ）におけるｃ−ｃ線断面図である。
【００２９】
同図において、２−１は半導体多層構造であり、サファイア（０００１）基板２−０上にＡｌＮ（４０ｎｍ）のバッファ層ＢＦ、ＧａＮ（３μｍ）のチャネル層ＣＨ、Ａｌ0.25Ｇａ0.75Ｎ（３ｎｍ）のスペーサ層ＳＰ、所定の濃度のＳｉドナをドープしたＡｌ0.25Ｇａ0.75Ｎ（８ｎｍ）のキャリア供給層ＣＡ、ＧａＮ（４ｎｍ）のショットキー層ＳＨを順次エピタキシャル成長（例えば、ＭＯＣＶＤやＲＦ ＭＢＥ等）することによって形成されている。なお、この例では、例えば塩素ガスを用いてドライエッチングすることにより、半導体多層構造２−１を所定の形状を有する半導体メサ領域２−２としている。
【００３０】
そして、この半導体メサ領域２−２の表面、すなわち半導体多層構造２−１の表面のソース電極２−５の形成領域からドレイン電極２−６の形成領域に至る方向に、例えば５×１０9 ｄｙｎ／ｃｍ2 なる伸張性の内部応力を伴う帯状の複数本の絶縁膜２−３をその各々が例えば厚さ１μｍ、幅０．５μｍ、及び間隔０．５μｍなる形状にて形成している。
【００３１】
更に、半導体メサ領域２−２の表面の一方側の端部（ソース電極２−５の形成領域）に、絶縁膜２−３および絶縁膜２−３に覆われていない部分を覆うように、例えばＴｉ／Ａｌからなるオーミック電極層を形成し、アニールすることによって、ソース電極２−５を形成している。同様に、半導体メサ領域２−２の表面の他方側の端部（ドレイン電極２−６の形成領域）に、絶縁膜２−３および絶縁膜２−３に覆われていない部分を覆うように、例えばＴｉ／Ａｌからなるオーミック電極層を形成し、アニールすることによって、ドレイン電極２−６を形成している。
【００３２】
更に、ソース電極２−５とドレイン電極２−６との間に、絶縁膜２−３を覆うように例えばショットキー電極層としてＷＳｉＮ／Ａｕを局所的に堆積することによって、ゲート電極２−７を形成している。すなわち、ソース電極２−５とドレイン電極２−６との間に、絶縁膜２−３および絶縁膜２−３に覆われていない部分を覆うように、ゲート電極２−７を形成している。
【００３３】
この実施の形態２においても、実施の形態１と同様に、帯状の絶縁膜２−３は伸張性の内部応力を伴っているので、半導体メサ領域２−２中の絶縁膜２−３に覆われている部分には、上記応力の反作用の結果、圧縮性のひずみが生ずる。これにより同部分にはピエゾ電気効果による負の電荷が発生する。この負の電荷により同部分における電子ガスの面密度は著しく低下する。一方、半導体メサ領域２−２の絶縁膜２−３に覆われていない部分においては、伸張性のひずみが生ずる。これにより同部分にはピエゾ電気効果による正の電荷が発生する。この正の電荷を中和するために、半導体メサ領域２−２中の絶縁膜２−３に覆われていない部分においては、電子ガスの面密度が著しく増加する。その結果、帯状の絶縁膜２−３の配置にあわせて、半導体メサ領域２−２中に電子ガスの面密度の高い領域と低い領域、すなわち電子ガス濃度の高い領域と低い領域とが形成される。
【００３４】
この実施の形態では、半導体メサ領域２−２の表面の絶縁膜２−３に覆われていない部分がソース電極２−５及びドレイン電極２−６により覆われているので、ソース電極２−５及びドレイン電極２−６が半導体メサ領域２−２中の電子ガスの面密度が著しく増加した領域と接続される。したがって、ソース電極２−５及びドレイン電極２−６に付随するコンタクト抵抗が低くなり、半導体メサ領域２−２中の電子ガスの面密度が均一である場合と比較して、コンタクト抵抗（ソース抵抗，ドレイン抵抗）が低い優れたトランジスタ特性を有するＦＥＴが実現される。
【００３５】
〔実施の形態３：ＦＥＴ〕
図３はオーミックコンタクトを用いたＦＥＴの他の実施の形態の構造を示す説明図であり、図３（ａ）は平面図、図３（ｂ）は図３（ａ）におけるｂ−ｂ線断面図、図３（ｃ）は図３（ａ）におけるｃ−ｃ線断面図である。
【００３６】
同図において、３−１は半導体多層構造であり、サファイア（０００１）基板３−０上にＡｌＮ（４０ｎｍ）のバッファ層ＢＦ、ＧａＮ（３μｍ）のチャネル層ＣＨ、Ａｌ0.25Ｇａ0.75Ｎ（３ｎｍ）のスペーサ層ＳＰ、所定の濃度のＳｉドナをドープしたＡｌ0.25Ｇａ0.75Ｎ（８ｎｍ）キャリア供給層のＣＡ、ＧａＮ（４ｎｍ）のショットキー層ＳＨを順次エピタキシャル成長（例えば、ＭＯＣＶＤやＲＦ ＭＢＥ等）することによって形成されている。なお、この例では、例えば塩素ガスを用いてドライエッチングすることにより、半導体多層構造３−１を所定の形状を有する半導体メサ領域３−２としている。
【００３７】
そして、この半導体メサ領域３−２の表面、すなわち半導体多層構造３−１の表面のソース電極３−５の形成領域からドレイン電極３−６の形成領域に至る方向に、例えば５×１０9 ｄｙｎ／ｃｍ2 なる伸張性の内部応力を伴う帯状の複数本の絶縁膜３−３をその各々が例えば厚さ１μｍ、及び幅０．５μｍなる形状にて形成している。
【００３８】
更に、半導体メサ領域３−２の表面の一方側の端部（ソース電極３−５の形成領域）に、絶縁膜３−３および絶縁膜３−３に覆われていない部分を覆うように、例えばＴｉ／Ａｌからなるオーミック電極層を形成し、アニールすることによって、ソース電極３−５を形成している。同様に、半導体メサ領域３−２の表面の他方側の端部（ドレイン電極３−６の形成領域）に、絶縁膜３−３および絶縁膜３−３に覆われていない部分を覆うように、例えばＴｉ／Ａｌからなるオーミック電極層を形成し、アニールすることによって、ドレイン電極２３５を形成している。
【００３９】
更に、ソース電極３−５とドレイン電極３−６との間に、絶縁膜３−３を覆うように例えばショットキー電極層としてＷＳｉＮ／Ａｕを局所的に堆積することにより、ゲート電極３−７を形成している。すなわち、ソース電極３−５とドレイン電極３−６との間に、絶縁膜３−３および絶縁膜３−３に覆われていない部分を覆うように、ゲート電極３−７を形成している。
【００４０】
なお、この実施の形態では、絶縁膜３−３の形状を、その中央部がゲート電極３−７に集まるパターン形状としている。また、絶縁膜３−３の幅を、ソース電極３−５からゲート電極３−７に向かって、またドレイン電極３−６からゲート電極３−７に向かって、狭くしている。この例では、絶縁膜３−３の幅を、ソース電極３−５及びドレイン電極３−６と交差する部分において０．５μｍとし、ゲート電極３−７と交差する部分において０．１μｍとしている。
【００４１】
この実施の形態において、ゲート電極３−７と絶縁膜３−３とが交差する位置における絶縁膜３−３は、ソース電極３−５及びドレイン電極３−６と絶縁膜３−３とが交差する位置における絶縁膜３−３と比較して狭い幅を有する。したがって、半導体メサ領域３−２中、ゲート電極３−７と絶縁膜３−３とが交差する位置において絶縁膜３−３に覆われている部分には、圧縮性のひずみが集中し、ソース電極３−５及びドレイン電極３−６と絶縁膜３−３とが交差する位置における絶縁膜３−３に覆われている部分と比較して、著しく高濃度の負電荷が誘起される。
【００４２】
この高濃度の負電荷の作用により、ゲート電極３−７と絶縁膜３−３とが交差する位置において、半導体メサ領域３−２中の絶縁膜３−３に覆われている部分には電子ガスが存在しなくなる。これにより、絶縁膜３−３に覆われている部分を介してソース電極３−５とドレイン電極３−６との間を電流が流れることが不可能となり、半導体メサ領域３−２の絶縁膜３−３に覆われている部分の電気的導通の影響を受けないＦＥＴが形成される。
【００４３】
〔実施の形態４：ＦＥＴ〕
図４はオーミックコンタクトを用いたＦＥＴの別の実施の形態の構造を示す説明図であり、図４（ａ）は平面図、図４（ｂ）は図４（ａ）におけるｂ−ｂ線断面図、図４（ｃ）は図４（ａ）におけるｃ−ｃ線断面図である。
【００４４】
同図において、４−１は半導体多層構造であり、サファイア（０００１）基板４−０上にＡｌＮ（４０ｎｍ）のバッファ層ＢＦ、ＧａＮ（３μｍ）のチャネル層ＣＨ、Ａｌ0.25Ｇａ0.75Ｎ（３ｎｍ）のスペーサ層ＳＰ、所定の濃度のＳｉドナをドープしたＡｌ0.25Ｇａ0.75Ｎ（８ｎｍ）キャリア供給層のＣＡ、ＧａＮ（４ｎｍ）のショットキー層ＳＨを順次エピタキシャル成長（例えば、ＭＯＣＶＤやＲＦ ＭＢＥ等）することによって形成されている。なお、この例では、例えば塩素ガスを用いてドライエッチングすることにより、半導体多層構造４−１を所定の形状を有する半導体メサ領域４−２としている。
【００４５】
そして、この半導体メサ領域４−２の表面、すなわち半導体多層構造４−１の表面のソース電極４−５の形成領域からゲート電極４−７の形成領域に至る方向に先端を向けて、例えば５×１０9 ｄｙｎ／ｃｍ2 なる伸張性の内部応力を伴うくさび状の複数本の絶縁膜４−３１を、例えば厚さ１μｍ、及び間隔０．５μｍなる形状にて形成している。同様に、半導体メサ領域４−２の表面のドレイン電極４−６の形成領域からゲート電極４−７の形成領域に至る方向に先端を向けて、例えば５×１０9 ｄｙｎ／ｃｍ2 なる伸張性の内部応力を伴うくさび状の複数本の絶縁膜４−３２を、例えば厚さ１μｍ、及び間隔０．５μｍなる形状にて形成している。なお、本実施の形態において、絶縁膜４−３１の先端と絶縁膜４−３２の先端との離間幅をゲート電極４−７の幅以上としている。
【００４６】
更に、くさび状の絶縁膜４−３１及び４−３２の根本部（ソース電極４−５およびドレイン電極４−６の形成領域）を覆うように、例えばＴｉ／Ａｌからなるオーミック電極層を形成しアニールすることによって、ソース電極４−５及びドレイン電極４−６を形成している。すなわち、くさび状の絶縁膜４−３１及び４−３２の根本部を覆うように、また半導体メサ領域４−２の表面の絶縁膜４−３１及び４−３２に覆われていない部分を覆うように、ソース電極４−５及びドレイン電極４−６を形成している。
【００４７】
更に、絶縁膜４−３１の先端と絶縁膜４−３２の先端との間に、例えばショットキー電極層としてＷＳｉＮ／Ａｕを局所的に堆積することによって、ゲート電極４−７を形成している。すなわち、ソース電極４−５とドレイン電極４−６との間の絶縁膜４−３１及び４−３２により覆われていない部分に、ゲート電極４−７を形成している。
【００４８】
この実施の形態では、絶縁膜４−３１及び４−３２がくさび状とされていることから、半導体メサ領域４−２中の絶縁膜４−３１及び４−３２のくさび状の先端に対応する部分に圧縮性のひずみが集中し、電子ガスが存在しなくなり、絶縁膜４−３１及び４−３２に覆われている部分を介してソース電極４−５とドレイン電極４−６との間を電流が流れることが不可能となる。また、ゲート電極４−７の直下部分は、絶縁膜４−３１及び４−３２に覆われていないため、全ての領域において面密度の高い電子ガスが存在する。したがって、ソース電極４−５からドレイン電極４−６に至る電気的な導通を全てゲート電極４−７へ印加されるバイアス電圧によって変調することのできるＦＥＴが形成される。
【００５０】
なお、半導体多層構造の層構造、オーミック電極層の構造及びアニールの条件などオーミックコンタクトの形成方法、更に電界効果トランジスタにおけるソース電極、ドレイン電極、ゲート電極の形成方法の詳細において変更を行ったオーミックコンタクト及びそれを用いた電界効果トランジスタも本発明に含まれることは明らかである。
【００５１】
また、上述した実施の形態１〜４では、絶縁膜を覆うようにしてオーミック電極層やソース電極，ドレイン電極を形成しているが、必ずしも絶縁膜を覆うように形成しなくてもよい。すなわち、オーミック電極層やソース電極，ドレイン電極を形成した後、オーミック電極層やソース電極，ドレイン電極で覆われていない半導体多層構造の表面に、すなわちオーミック電極層やソース電極，ドレイン電極の下部に位置しないように、伸張性の内部応力を伴う絶縁膜を形成するようにしてもよい。また、絶縁膜も複数本設けているが、１本でもよい。また、絶縁膜の形状も、実施の形態に示されるような形状に限られるものではない。
【００５２】
【発明の効果】
以上説明したことから明らかなように、本願の第１発明によれば、オーミック電極層が半導体多層構造中の電子ガス濃度の高い領域と接続され、オーミック電極層に付随するコンタクト抵抗が低くなり、ナイトライド系化合物半導体材料に対してコンタクト抵抗の低い優れたオーミックコンタクトを提供することができるようになる。
また、本願の第２〜第４発明によれば、ソース電極及びドレイン電極が半導体多層構造中の電子ガス濃度の高い領域と接続され、ソース電極及びドレイン電極に付随するコンタクト抵抗（ソース抵抗，ドレイン抵抗）が低くなり、優れたトランジスタ特性を有する電界効果トランジスタを提供することができるようになる。
【図面の簡単な説明】
【図１】 本発明に係るオーミックコンタクトの一実施の形態（実施の形態１）の構造を示す説明図である。
【図２】 本発明に係るオーミックコンタクトを用いたＦＥＴの一実施の形態（実施の形態２）の構造を示す説明図である。
【図３】 本発明に係るオーミックコンタクトを用いたＦＥＴの他の実施の形態（実施の形態３）の構造を示す説明図である。
【図４】 本発明に係るオーミックコンタクトを用いたＦＥＴの別の実施の形態（実施の形態４）の構造を示す説明図である。
【図５】 従来のＦＥＴの代表的な構造を示す説明図である。
【符号の説明】
１−０，２−０，３−０，４−０…基板、１−１，２−１，３−１，４−１…半導体多層構造、２−２，３−２，４−２…半導体メサ領域、１−３，２−３，３−３，４−３１，４−３２…絶縁膜、１−４…オーミック電極層、３−５，４−５…ソース電極、３−６，４−６…ドレイン電極、３−７，４−７…ゲート電極、ＢＦ…バッファ層、ＣＨ…チャネル層、ＳＰ…スペーサ層、ＣＡ…キャリア層、ＳＨ…ショットキー層。
【発明の属する技術分野】
この発明は、半導体装置に関し、より具体的にはナイトライド系化合物半導体材料へのオーミックコンタクトを用いた電界効果トランジスタを含む半導体装置に関するものでる。
【０００２】
【従来の技術】
従来の半導体装置として、たとえばナイトライド系化合物半導体材料へのｎ型オーミックコンタクト、及びこのオーミックコンタクトを用いたナイトライド系ｎ型電界効果トランジスタ（以下、ＦＥＴ（Field Effect Transistor）という）について説明する。
【０００３】
図５は従来のＦＥＴの代表的な構造を示す説明図であり、図５（ａ）は平面図、図５（ｂ）は図５（ａ）におけるｂ−ｂ線断面図である。
同図において、５−１は半導体多層構造であり、サファイア（０００１）基板５−０上にＡｌＮ（４０ｎｍ）のバッファ層ＢＦ、ＧａＮ（３μｍ）のチャネル層ＣＨ、Ａｌ0.25Ｇａ0.75Ｎ（３ｎｍ）のスペーサ層ＳＰ、所定の濃度のＳｉドナをドープしたＡｌ0.25Ｇａ0.75Ｎ（８ｎｍ）のキャリア供給層ＣＡ、ＧａＮ（４ｎｍ）のショットキー層ＳＨを順次エピタキシャル成長（例えば、ＭＯＣＶＤやＭＢＥ等）することによって形成されている。
【０００４】
この半導体多層構造５−１においては、熱平衡状態におけるＡｌ0.25Ｇａ0.75ＮとＧａＮの格子定数の違いにより、Ａｌ0.25Ｇａ0.75Ｎのスペーサ層ＳＰ及びキャリア供給層ＣＡ中に伸張性のひずみが発生する。Ａｌ0.25Ｇａ0.75Ｎのピエゾ電気効果により、同ひずみによってスペーサ層ＳＰとチャネル層ＣＨの界面に正の電荷が誘起される。また、Ａｌ0.25Ｇａ0.75Ｎの自発分極の違いによって同界面に正の電荷が誘起される。更に、キャリア供給層ＣＡ中のドナは正の電荷を有するイオンとなる。これらの正の電荷を中和する作用を有する電子ガスがチャネル層ＣＨ中のスペーサ層ＳＰとの界面付近に形成される。
【０００５】
図５では、例えば塩素ガスを用いてドライエッチングすることにより、半導体多層構造５−１を半導体メサ領域５−２としている。そして、この半導体メサ領域５−２の表面（半導体多層構造５−１の表面）の所定の領域に、オーミック性の接触を形成する金属材料からなるオーミック電極層（例えば、Ｔｉ／Ａｌ）を蒸着し、アニールすることにより、局所的にオーミックコンタクト領域が形成され、半導体多層構造５−１中の電子ガスと電気的に接続される。
【０００６】
図５において、５−５及び５−６は上記の方法により形成されたソース電極及びドレイン電極のオーミックコンタクト領域であって、半導体多層構造５−１中の電子ガスと電気的に接続されている。
５−７はゲート電極である。ゲート電極５−７は、ソース電極５−５とドレイン電極５−６との間に、半導体多層構造５−１に対してショットキー障壁を形成する金属材料からなるショットキー電極層（例えば、Ｎｉ／Ａｕ）を順次局所的に堆積することにより形成されている。
【０００７】
このようにして作成されるＦＥＴにおいては、ゲート電極５−７にバイアス電圧を印加することにより、半導体メサ領域５−２のゲート電極５−７が接触する部分の電子ガス濃度が変調され、ソース・ドレイン間の導通が変化し、トランジスタ動作が実現される。
【０００８】
【発明が解決しようとする課題】
優れたトランジスタ動作を実現するためには、ソース電極５−５及びドレイン電極５−６において発生するコンタクト抵抗を低下させることが不可欠である。そのためには、半導体メサ領域５−２のこれらの電極が接触する部分において、チャネル層ＣＨ中の電子ガス濃度を可能な限り高くする必要がある。
【０００９】
図５に示した従来構造においては、チャネル層ＣＨ中の電子ガス濃度は、チャネル層ＣＨとスペーサ層ＳＰ，キャリア供給層ＣＡのＡｌＮ組成（チャネル層ＣＨ中で０、スペーサ層ＳＰ，キャリア供給層ＣＡで０．２５）の違い及びキャリア供給層ＣＡ中のドナ濃度によって規定される。
【００１０】
ところが、スペーサ層ＳＰ及びキャリア供給層ＣＡのＡｌＮ組成を０．３以上とすることは結晶成長上困難であり、また、キャリア供給層ＣＡに正常にドーピング可能なドナ濃度にも上限があるため、図５に示した従来構造によっては、オーミックコンタクト領域の直下部分の電子ガス濃度を増加させることができない。すなわち、図５に示した従来構造では、ソース電極５−５及びドレイン電極５−６に付随するコンタクト抵抗（ソース抵抗，ドレイン抵抗）を充分低くすることができず、耐圧特性及び高周波パワー特性に優れたＦＥＴを得ることが困難であった。
【００１１】
本発明はこのような課題を解決するためになされたもので、その目的とするところは、ナイトライド系化合物半導体材料に対してコンタクト抵抗の低い優れたオーミックコンタクトを提供することにある。
また、ソース抵抗及びドレイン抵抗を低減し、優れたトランジスタ特性を有する電界効果トランジスタを提供することにある。
【００１２】
【課題を解決するための手段】
このような目的を達成するために、第１発明（請求項１に係る発明）は、基板上に形成された組成の異なるナイトライド系化合物半導体層からなる半導体多層構造の表面に伸張性の内部応力を伴う絶縁膜を形成し、この絶縁膜の伸張性の内部応力の反作用によって生じる圧縮性のひずみによって、半導体多層構造中の前記絶縁膜に覆われている部分に電子ガス濃度の低い領域を形成し、前記絶縁膜に覆われていない部分に電子ガス濃度の高い領域を形成し、半導体多層構造の表面の少なくとも前記絶縁膜に覆われていない部分にオーミック電極層を形成したものである（図１参照）。
【００１５】
半導体多層構造中の絶縁膜に覆われている領域は、絶縁膜中の応力の反作用により圧縮性のひずみを伴い、覆われていない領域は伸張性のひずみを伴う。半導体多層構造中の絶縁膜に覆われている領域においては、同領域に発生する圧縮性のひずみの効果により、ピエゾ電気効果によって同領域の電子ガスの面密度は絶縁膜がない場合と比較して著しく減少する。これに対し、半導体多層構造中の絶縁膜に覆われていない領域においては、同領域に発生する伸張性のひずみの効果により、ピエゾ電気効果によって同領域の電子ガスの面密度は絶縁膜がない場合と比較して著しく増加する。従って、半導体多層構造中に電子ガスの面密度が著しく高い領域と低い領域とが形成され、すなわち電子ガス濃度の高い領域と低い領域とが形成され、電子ガスの面密度が著しく増加した領域の表面にオーミック電極層を形成することにより、オーミック電極層が半導体多層構造中の電子ガス濃度の高い領域と接続され、オーミック電極層に付随するコンタクト抵抗が低くなる。
【００１６】
なお、本発明においては、絶縁膜を覆うようにしてオーミック電極層を形成してもよいが、必ずしも絶縁膜を覆うように形成しなくてもよい。すなわち、オーミック電極層を形成した後、オーミック電極層で覆われていない半導体多層構造の表面に、すなわちオーミック電極層の下部に位置しないように、伸張性の内部応力を伴う絶縁膜を形成するようにしてもよい。また、絶縁膜を帯状に複数本設けてもよいが、１本設けるようにしてもよい。
【００１７】
第２発明（請求項２に係る発明）は、基板上に形成された組成の異なるナイトライド系化合物半導体層からなる半導体多層構造と、この半導体多層構造の表面に形成されたソース電極，ドレイン電極，ゲート電極とを備え、ソース電極とドレイン電極との間にゲート電極が形成されている電界効果トランジスタにおいて、半導体多層構造の表面のソース電極の形成領域からドレイン電極の形成領域に至る方向に、伸張性の内部応力を伴う絶縁膜を形成し、この絶縁膜の伸張性の内部応力の反作用によって生じる圧縮性のひずみによって、半導体多層構造中の前記絶縁膜に覆われている部分に電子ガス濃度の低い領域を形成し、前記絶縁膜に覆われていない部分に電子ガス濃度の高い領域を形成し、半導体多層構造の表面の少なくとも前記絶縁膜に覆われていない部分にソース電極を形成し、半導体多層構造の表面の少なくとも前記絶縁膜に覆われていない部分にドレイン電極を形成したものである（図２参照）。
【００１８】
ソース電極の形成領域からドレイン電極の形成領域に至る方向に上記絶縁膜を形成することにより、上述したようなピエゾ電気効果によって、半導体多層構造中に電子ガスの面密度が著しく高い領域と低い領域とが形成され、すなわち電子ガス濃度の高い領域と低い領域とが形成され、電子ガスの面密度が著しく増加した領域の表面にソース電極及びドレイン電極を形成することにより、ソース電極及びドレイン電極に付随するコンタクト抵抗が低くなる。
【００１９】
なお、本発明においては、絶縁膜を覆うようにしてソース電極，ゲート電極，ドレイン電極を形成してもよいが、必ずしも絶縁膜を覆うように形成しなくてもよい。すなわち、ソース電極およびドレイン電極を形成した後、ソース電極およびドレイン電極で覆われていない半導体多層構造の表面に、すなわちソース電極およびドレイン電極の下部に位置しないように、伸張性の内部応力を伴う絶縁膜を形成するようにしてもよい。また、絶縁膜を帯状に複数本設けてもよいが、１本設けるようにしてもよい。
【００２０】
第３発明（請求項３に係る発明）は、第２発明の電界効果トランジスタにおいて、伸張性の内部応力を伴う絶縁膜を帯状とし、その幅をソース電極からゲート電極に向かって、またドレイン電極からゲート電極に向かって、狭くしたものである（図３参照）。
【００２１】
この発明によれば、ゲート電極と絶縁膜とが交差する位置における絶縁膜が、ソース電極及びドレイン電極と絶縁膜とが交差する位置における絶縁膜と比較して狭い幅を有するので、半導体多層構造中、ゲート電極と絶縁膜とが交差する位置において絶縁膜に覆われている部分に、圧縮性のひずみが集中する。その結果、同部分においては、ソース電極及びドレイン電極と絶縁膜とが交差する位置における絶縁膜に覆われている部分と比較して、著しく高濃度の負電荷が誘起され、電子ガスが存在し得ない状態を形成することができる。すなわち、この発明では、ゲート電極と絶縁膜とが交差する位置における絶縁膜を狭い幅とすることにより、絶縁膜に覆われている部分を介してソース電極・ドレイン電極間を電流が流れることを不可能とし、絶縁膜に覆われている部分の電気的導通の影響を受けない電界トランジスタを形成することが可能となる。
【００２２】
第４発明（請求項４に係る発明）は、基板上に形成された組成の異なるナイトライド系化合物半導体層からなる半導体多層構造と、この半導体多層構造の表面に形成されたソース電極，ドレイン電極，ゲート電極とを備え、ソース電極とドレイン電極との間にゲート電極が形成されている電界効果トランジスタにおいて、半導体多層構造の表面のソース電極の形成領域からゲート電極の形成領域に至る方向に先端を向けて、伸張性の内部応力を伴うくさび状の第１の絶縁膜を形成し、半導体多層構造の表面のドレイン電極の形成領域からゲート電極の形成領域に至る方向に先端を向けて、伸張性の内部応力を伴うくさび状の第２の絶縁膜を形成し、第１および第２絶縁膜の伸張性の内部応力の反作用によって生じる圧縮性のひずみによって、半導体多層構造中の第１および第２の絶縁膜に覆われている部分に電子ガス濃度の低い領域を形成し、第１および第２の絶縁膜に覆われていない部分に電子ガス濃度の高い領域を形成し、半導体多層構造の表面の少なくとも第１の絶縁膜に覆われていない部分にソース電極を形成し、半導体多層構造の表面の少なくとも第２の絶縁膜に覆われていない部分にドレイン電極を形成したものであり、第１の絶縁膜の先端と第２の絶縁膜の先端とを互いに離間したものである（図４参照）。
【００２３】
この発明によれば、半導体多層構造中、くさび状とされた第１の絶縁膜及び第２の絶縁膜の先端に対応する部分に、圧縮性の歪みが集中し、著しく高濃度の負電荷が誘起され、ソース電極・ドレイン電極間を電流が流れることが不可能となる。また、第１の絶縁膜の先端と第２の絶縁膜の先端との間が離れており、ここにゲート電極を形成するようにすれば、ソース電極からドレイン電極に至る電気的な導通を全てゲート電極へ印加されるバイアス電圧によって変調することが可能となる。
【００２４】
【発明の実施の形態】
以下、本発明を図面に基づいて詳細に説明する。
〔実施の形態１：オーミックコンタクト〕
図１は本発明に係る半導体装置の一実施の形態（オーミックコンタクト）の構造を示す説明図である。
同図において、１−１は半導体多層構造であり、サファイア（０００１）基板１−０上にＡｌＮ（４０ｎｍ）のバッファ層ＢＦ、ＧａＮ（３μｍ）のチャネル層ＣＨ、Ａｌ0.25Ｇａ0.75Ｎ（３ｎｍ）のスペーサ層ＳＰ、所定の濃度のＳｉドナをドープしたＡｌ0.25Ｇａ0.75Ｎ（８ｎｍ）のキャリア供給層ＣＡ、ＧａＮ（４ｎｍ）のショットキー層ＳＨを順次エピタキシャル成長（例えば、ＭＯＣＶＤやＲＦ ＭＢＥ等）することによって形成されている。なお、半導体多層構造１−１はＧａ面すなわち III 族元素面を表面にして、サファイア基板１−０上に形成されている。
【００２５】
本実施の形態では、この半導体多層構造１−１の表面に、例えば５×１０9 ｄｙｎ／ｃｍ2 （５×１０8 Ｎ／ｍ2 ）なる伸張性の内部応力を伴う帯状の複数本の絶縁膜１−３をその各々が例えば厚さ１μｍ、幅０．５μｍ、及び間隔０．５μｍなる形状にて形成している。更に、絶縁膜１−３を覆うようにして、また半導体多層構造１−１の表面の絶縁膜１−３に覆われていない部分を覆うようにして、例えばＴｉ／Ａｌからなるオーミック電極層１−４を形成している。そして、アニールすることにより、オーミック電極層１−４と半導体多層構造１−１中の電子ガスとを電気的に接続させ、もって本実施の形態に係るオーミックコンタクトを形成している。
【００２６】
このオーミックコンタクトでは、帯状の絶縁膜１−３は伸張性の内部応力を伴っているので、半導体多層構造１−１中の絶縁膜１−３に覆われている部分には、上記応力の反作用の結果、圧縮性のひずみが生じる。これにより同部分にはピエゾ電気効果による負の電荷が発生する。この負の電荷により同部分における電子ガスの面密度は著しく低下する。一方、半導体多層構造１−１中の絶縁膜１−３に覆われていない部分においては、伸張性のひずみが生じる。これにより同部分にはピエゾ電気効果による正の電荷が発生する。この正の電荷を中和するために、半導体多層構造１−１中の絶縁膜１−３に覆われていない部分においては、電子ガスの面密度が著しく増加する。その結果、帯状の絶縁膜１−３の配置にあわせて、半導体多層構造１−１中に電子ガスの面密度の高い領域と低い領域、すなわち電子ガス濃度の高い領域と低い領域とが形成される。
【００２７】
この実施の形態では、半導体多層構造１−１の表面の絶縁膜１−３に覆われていない部分がオーミック電極層１−４により覆われているので、オーミック電極層１−４が半導体多層構造１−１中の電子ガスの面密度が著しく増加した領域と接続される。したがって、オーミック電極層１−４に付随するコンタクト抵抗が低くなり、半導体多層構造１−１中の電子ガスの面密度が均一である場合と比較して、コンタクト抵抗が低い優れたオーミックコンタクトが実現される。
【００２８】
〔実施の形態２：ＦＥＴ〕
図２は本発明に係る半導体装置の一実施の形態（オーミックコンタクトを用いたＦＥＴ）の構造を示す説明図であり、図２（ａ）は平面図、図２（ｂ）は図２（ａ）におけるｂ−ｂ線断面図、図２（ｃ）は図２（ａ）におけるｃ−ｃ線断面図である。
【００２９】
同図において、２−１は半導体多層構造であり、サファイア（０００１）基板２−０上にＡｌＮ（４０ｎｍ）のバッファ層ＢＦ、ＧａＮ（３μｍ）のチャネル層ＣＨ、Ａｌ0.25Ｇａ0.75Ｎ（３ｎｍ）のスペーサ層ＳＰ、所定の濃度のＳｉドナをドープしたＡｌ0.25Ｇａ0.75Ｎ（８ｎｍ）のキャリア供給層ＣＡ、ＧａＮ（４ｎｍ）のショットキー層ＳＨを順次エピタキシャル成長（例えば、ＭＯＣＶＤやＲＦ ＭＢＥ等）することによって形成されている。なお、この例では、例えば塩素ガスを用いてドライエッチングすることにより、半導体多層構造２−１を所定の形状を有する半導体メサ領域２−２としている。
【００３０】
そして、この半導体メサ領域２−２の表面、すなわち半導体多層構造２−１の表面のソース電極２−５の形成領域からドレイン電極２−６の形成領域に至る方向に、例えば５×１０9 ｄｙｎ／ｃｍ2 なる伸張性の内部応力を伴う帯状の複数本の絶縁膜２−３をその各々が例えば厚さ１μｍ、幅０．５μｍ、及び間隔０．５μｍなる形状にて形成している。
【００３１】
更に、半導体メサ領域２−２の表面の一方側の端部（ソース電極２−５の形成領域）に、絶縁膜２−３および絶縁膜２−３に覆われていない部分を覆うように、例えばＴｉ／Ａｌからなるオーミック電極層を形成し、アニールすることによって、ソース電極２−５を形成している。同様に、半導体メサ領域２−２の表面の他方側の端部（ドレイン電極２−６の形成領域）に、絶縁膜２−３および絶縁膜２−３に覆われていない部分を覆うように、例えばＴｉ／Ａｌからなるオーミック電極層を形成し、アニールすることによって、ドレイン電極２−６を形成している。
【００３２】
更に、ソース電極２−５とドレイン電極２−６との間に、絶縁膜２−３を覆うように例えばショットキー電極層としてＷＳｉＮ／Ａｕを局所的に堆積することによって、ゲート電極２−７を形成している。すなわち、ソース電極２−５とドレイン電極２−６との間に、絶縁膜２−３および絶縁膜２−３に覆われていない部分を覆うように、ゲート電極２−７を形成している。
【００３３】
この実施の形態２においても、実施の形態１と同様に、帯状の絶縁膜２−３は伸張性の内部応力を伴っているので、半導体メサ領域２−２中の絶縁膜２−３に覆われている部分には、上記応力の反作用の結果、圧縮性のひずみが生ずる。これにより同部分にはピエゾ電気効果による負の電荷が発生する。この負の電荷により同部分における電子ガスの面密度は著しく低下する。一方、半導体メサ領域２−２の絶縁膜２−３に覆われていない部分においては、伸張性のひずみが生ずる。これにより同部分にはピエゾ電気効果による正の電荷が発生する。この正の電荷を中和するために、半導体メサ領域２−２中の絶縁膜２−３に覆われていない部分においては、電子ガスの面密度が著しく増加する。その結果、帯状の絶縁膜２−３の配置にあわせて、半導体メサ領域２−２中に電子ガスの面密度の高い領域と低い領域、すなわち電子ガス濃度の高い領域と低い領域とが形成される。
【００３４】
この実施の形態では、半導体メサ領域２−２の表面の絶縁膜２−３に覆われていない部分がソース電極２−５及びドレイン電極２−６により覆われているので、ソース電極２−５及びドレイン電極２−６が半導体メサ領域２−２中の電子ガスの面密度が著しく増加した領域と接続される。したがって、ソース電極２−５及びドレイン電極２−６に付随するコンタクト抵抗が低くなり、半導体メサ領域２−２中の電子ガスの面密度が均一である場合と比較して、コンタクト抵抗（ソース抵抗，ドレイン抵抗）が低い優れたトランジスタ特性を有するＦＥＴが実現される。
【００３５】
〔実施の形態３：ＦＥＴ〕
図３はオーミックコンタクトを用いたＦＥＴの他の実施の形態の構造を示す説明図であり、図３（ａ）は平面図、図３（ｂ）は図３（ａ）におけるｂ−ｂ線断面図、図３（ｃ）は図３（ａ）におけるｃ−ｃ線断面図である。
【００３６】
同図において、３−１は半導体多層構造であり、サファイア（０００１）基板３−０上にＡｌＮ（４０ｎｍ）のバッファ層ＢＦ、ＧａＮ（３μｍ）のチャネル層ＣＨ、Ａｌ0.25Ｇａ0.75Ｎ（３ｎｍ）のスペーサ層ＳＰ、所定の濃度のＳｉドナをドープしたＡｌ0.25Ｇａ0.75Ｎ（８ｎｍ）キャリア供給層のＣＡ、ＧａＮ（４ｎｍ）のショットキー層ＳＨを順次エピタキシャル成長（例えば、ＭＯＣＶＤやＲＦ ＭＢＥ等）することによって形成されている。なお、この例では、例えば塩素ガスを用いてドライエッチングすることにより、半導体多層構造３−１を所定の形状を有する半導体メサ領域３−２としている。
【００３７】
そして、この半導体メサ領域３−２の表面、すなわち半導体多層構造３−１の表面のソース電極３−５の形成領域からドレイン電極３−６の形成領域に至る方向に、例えば５×１０9 ｄｙｎ／ｃｍ2 なる伸張性の内部応力を伴う帯状の複数本の絶縁膜３−３をその各々が例えば厚さ１μｍ、及び幅０．５μｍなる形状にて形成している。
【００３８】
更に、半導体メサ領域３−２の表面の一方側の端部（ソース電極３−５の形成領域）に、絶縁膜３−３および絶縁膜３−３に覆われていない部分を覆うように、例えばＴｉ／Ａｌからなるオーミック電極層を形成し、アニールすることによって、ソース電極３−５を形成している。同様に、半導体メサ領域３−２の表面の他方側の端部（ドレイン電極３−６の形成領域）に、絶縁膜３−３および絶縁膜３−３に覆われていない部分を覆うように、例えばＴｉ／Ａｌからなるオーミック電極層を形成し、アニールすることによって、ドレイン電極２３５を形成している。
【００３９】
更に、ソース電極３−５とドレイン電極３−６との間に、絶縁膜３−３を覆うように例えばショットキー電極層としてＷＳｉＮ／Ａｕを局所的に堆積することにより、ゲート電極３−７を形成している。すなわち、ソース電極３−５とドレイン電極３−６との間に、絶縁膜３−３および絶縁膜３−３に覆われていない部分を覆うように、ゲート電極３−７を形成している。
【００４０】
なお、この実施の形態では、絶縁膜３−３の形状を、その中央部がゲート電極３−７に集まるパターン形状としている。また、絶縁膜３−３の幅を、ソース電極３−５からゲート電極３−７に向かって、またドレイン電極３−６からゲート電極３−７に向かって、狭くしている。この例では、絶縁膜３−３の幅を、ソース電極３−５及びドレイン電極３−６と交差する部分において０．５μｍとし、ゲート電極３−７と交差する部分において０．１μｍとしている。
【００４１】
この実施の形態において、ゲート電極３−７と絶縁膜３−３とが交差する位置における絶縁膜３−３は、ソース電極３−５及びドレイン電極３−６と絶縁膜３−３とが交差する位置における絶縁膜３−３と比較して狭い幅を有する。したがって、半導体メサ領域３−２中、ゲート電極３−７と絶縁膜３−３とが交差する位置において絶縁膜３−３に覆われている部分には、圧縮性のひずみが集中し、ソース電極３−５及びドレイン電極３−６と絶縁膜３−３とが交差する位置における絶縁膜３−３に覆われている部分と比較して、著しく高濃度の負電荷が誘起される。
【００４２】
この高濃度の負電荷の作用により、ゲート電極３−７と絶縁膜３−３とが交差する位置において、半導体メサ領域３−２中の絶縁膜３−３に覆われている部分には電子ガスが存在しなくなる。これにより、絶縁膜３−３に覆われている部分を介してソース電極３−５とドレイン電極３−６との間を電流が流れることが不可能となり、半導体メサ領域３−２の絶縁膜３−３に覆われている部分の電気的導通の影響を受けないＦＥＴが形成される。
【００４３】
〔実施の形態４：ＦＥＴ〕
図４はオーミックコンタクトを用いたＦＥＴの別の実施の形態の構造を示す説明図であり、図４（ａ）は平面図、図４（ｂ）は図４（ａ）におけるｂ−ｂ線断面図、図４（ｃ）は図４（ａ）におけるｃ−ｃ線断面図である。
【００４４】
同図において、４−１は半導体多層構造であり、サファイア（０００１）基板４−０上にＡｌＮ（４０ｎｍ）のバッファ層ＢＦ、ＧａＮ（３μｍ）のチャネル層ＣＨ、Ａｌ0.25Ｇａ0.75Ｎ（３ｎｍ）のスペーサ層ＳＰ、所定の濃度のＳｉドナをドープしたＡｌ0.25Ｇａ0.75Ｎ（８ｎｍ）キャリア供給層のＣＡ、ＧａＮ（４ｎｍ）のショットキー層ＳＨを順次エピタキシャル成長（例えば、ＭＯＣＶＤやＲＦ ＭＢＥ等）することによって形成されている。なお、この例では、例えば塩素ガスを用いてドライエッチングすることにより、半導体多層構造４−１を所定の形状を有する半導体メサ領域４−２としている。
【００４５】
そして、この半導体メサ領域４−２の表面、すなわち半導体多層構造４−１の表面のソース電極４−５の形成領域からゲート電極４−７の形成領域に至る方向に先端を向けて、例えば５×１０9 ｄｙｎ／ｃｍ2 なる伸張性の内部応力を伴うくさび状の複数本の絶縁膜４−３１を、例えば厚さ１μｍ、及び間隔０．５μｍなる形状にて形成している。同様に、半導体メサ領域４−２の表面のドレイン電極４−６の形成領域からゲート電極４−７の形成領域に至る方向に先端を向けて、例えば５×１０9 ｄｙｎ／ｃｍ2 なる伸張性の内部応力を伴うくさび状の複数本の絶縁膜４−３２を、例えば厚さ１μｍ、及び間隔０．５μｍなる形状にて形成している。なお、本実施の形態において、絶縁膜４−３１の先端と絶縁膜４−３２の先端との離間幅をゲート電極４−７の幅以上としている。
【００４６】
更に、くさび状の絶縁膜４−３１及び４−３２の根本部（ソース電極４−５およびドレイン電極４−６の形成領域）を覆うように、例えばＴｉ／Ａｌからなるオーミック電極層を形成しアニールすることによって、ソース電極４−５及びドレイン電極４−６を形成している。すなわち、くさび状の絶縁膜４−３１及び４−３２の根本部を覆うように、また半導体メサ領域４−２の表面の絶縁膜４−３１及び４−３２に覆われていない部分を覆うように、ソース電極４−５及びドレイン電極４−６を形成している。
【００４７】
更に、絶縁膜４−３１の先端と絶縁膜４−３２の先端との間に、例えばショットキー電極層としてＷＳｉＮ／Ａｕを局所的に堆積することによって、ゲート電極４−７を形成している。すなわち、ソース電極４−５とドレイン電極４−６との間の絶縁膜４−３１及び４−３２により覆われていない部分に、ゲート電極４−７を形成している。
【００４８】
この実施の形態では、絶縁膜４−３１及び４−３２がくさび状とされていることから、半導体メサ領域４−２中の絶縁膜４−３１及び４−３２のくさび状の先端に対応する部分に圧縮性のひずみが集中し、電子ガスが存在しなくなり、絶縁膜４−３１及び４−３２に覆われている部分を介してソース電極４−５とドレイン電極４−６との間を電流が流れることが不可能となる。また、ゲート電極４−７の直下部分は、絶縁膜４−３１及び４−３２に覆われていないため、全ての領域において面密度の高い電子ガスが存在する。したがって、ソース電極４−５からドレイン電極４−６に至る電気的な導通を全てゲート電極４−７へ印加されるバイアス電圧によって変調することのできるＦＥＴが形成される。
【００５０】
なお、半導体多層構造の層構造、オーミック電極層の構造及びアニールの条件などオーミックコンタクトの形成方法、更に電界効果トランジスタにおけるソース電極、ドレイン電極、ゲート電極の形成方法の詳細において変更を行ったオーミックコンタクト及びそれを用いた電界効果トランジスタも本発明に含まれることは明らかである。
【００５１】
また、上述した実施の形態１〜４では、絶縁膜を覆うようにしてオーミック電極層やソース電極，ドレイン電極を形成しているが、必ずしも絶縁膜を覆うように形成しなくてもよい。すなわち、オーミック電極層やソース電極，ドレイン電極を形成した後、オーミック電極層やソース電極，ドレイン電極で覆われていない半導体多層構造の表面に、すなわちオーミック電極層やソース電極，ドレイン電極の下部に位置しないように、伸張性の内部応力を伴う絶縁膜を形成するようにしてもよい。また、絶縁膜も複数本設けているが、１本でもよい。また、絶縁膜の形状も、実施の形態に示されるような形状に限られるものではない。
【００５２】
【発明の効果】
以上説明したことから明らかなように、本願の第１発明によれば、オーミック電極層が半導体多層構造中の電子ガス濃度の高い領域と接続され、オーミック電極層に付随するコンタクト抵抗が低くなり、ナイトライド系化合物半導体材料に対してコンタクト抵抗の低い優れたオーミックコンタクトを提供することができるようになる。
また、本願の第２〜第４発明によれば、ソース電極及びドレイン電極が半導体多層構造中の電子ガス濃度の高い領域と接続され、ソース電極及びドレイン電極に付随するコンタクト抵抗（ソース抵抗，ドレイン抵抗）が低くなり、優れたトランジスタ特性を有する電界効果トランジスタを提供することができるようになる。
【図面の簡単な説明】
【図１】 本発明に係るオーミックコンタクトの一実施の形態（実施の形態１）の構造を示す説明図である。
【図２】 本発明に係るオーミックコンタクトを用いたＦＥＴの一実施の形態（実施の形態２）の構造を示す説明図である。
【図３】 本発明に係るオーミックコンタクトを用いたＦＥＴの他の実施の形態（実施の形態３）の構造を示す説明図である。
【図４】 本発明に係るオーミックコンタクトを用いたＦＥＴの別の実施の形態（実施の形態４）の構造を示す説明図である。
【図５】 従来のＦＥＴの代表的な構造を示す説明図である。
【符号の説明】
１−０，２−０，３−０，４−０…基板、１−１，２−１，３−１，４−１…半導体多層構造、２−２，３−２，４−２…半導体メサ領域、１−３，２−３，３−３，４−３１，４−３２…絶縁膜、１−４…オーミック電極層、３−５，４−５…ソース電極、３−６，４−６…ドレイン電極、３−７，４−７…ゲート電極、ＢＦ…バッファ層、ＣＨ…チャネル層、ＳＰ…スペーサ層、ＣＡ…キャリア層、ＳＨ…ショットキー層。
Claims (4)
- 基板上に形成された組成の異なるナイトライド系化合物半導体層からなる半導体多層構造と、
この半導体多層構造の表面に形成された伸張性の内部応力を伴う絶縁膜と、
前記半導体多層構造の表面の少なくとも前記絶縁膜に覆われていない部分に形成されたオーミック電極層とを備え、
前記半導体多層構造は、前記絶縁膜の伸張性の内部応力の反作用によって生じる圧縮性のひずみによって、その多層構造中の前記絶縁膜に覆われている部分に電子ガス濃度の低い領域が形成され、前記絶縁膜に覆われていない部分に電子ガス濃度の高い領域が形成される
ことを特徴とする半導体装置。 - 基板上に形成された組成の異なるナイトライド系化合物半導体層からなる半導体多層構造と、この半導体多層構造の表面に形成されたソース電極，ドレイン電極，ゲート電極とを備え、前記ソース電極と前記ドレイン電極との間に前記ゲート電極が形成されている電界効果トランジスタにおいて、
前記半導体多層構造の表面の前記ソース電極の形成領域から前記ドレイン電極の形成領域に至る方向に、伸張性の内部応力を伴う絶縁膜が形成されており、
前記半導体多層構造は、前記絶縁膜の伸張性の内部応力の反作用によって生じる圧縮性のひずみによって、その多層構造中の前記絶縁膜に覆われている部分に電子ガス濃度の低い領域が形成され、前記絶縁膜に覆われていない部分に電子ガス濃度の高い領域が形成され、
前記ソース電極およびドレイン電極は、それぞれの形成領域の少なくとも前記絶縁膜に覆われていない部分において前記半導体多層構造の表面と接する
ことを特徴とする電界効果トランジスタ。 - 請求項２に記載された電界効果トランジスタにおいて、
前記絶縁膜が帯状とされ、その幅が前記ソース電極から前記ゲート電極に向かって、また前記ドレイン電極から前記ゲート電極に向かって、狭くされている
ことを特徴とする電界効果トランジスタ。 - 基板上に形成された組成の異なるナイトライド系化合物半導体層からなる半導体多層構造と、この半導体多層構造の表面に形成されたソース電極，ドレイン電極，ゲート電極とを備え、前記ソース電極と前記ドレイン電極との間に前記ゲート電極が形成されている電界効果トランジスタにおいて、
前記半導体多層構造の表面の前記ソース電極の形成領域から前記ゲート電極の形成領域に至る方向に先端を向けて、伸張性の内部応力を伴うくさび状の第１の絶縁膜が形成されており、
前記半導体多層構造の表面の前記ドレイン電極の形成領域から前記ゲート電極の形成領域に至る方向に先端を向けて、伸張性の内部応力を伴うくさび状の第２の絶縁膜が形成されており、
前記半導体多層構造は、前記第１および第２の絶縁膜の伸張性の内部応力の反作用によって生じる圧縮性のひずみによって、その多層構造中の前記第１および第２の絶縁膜に覆われている部分に電子ガス濃度の低い領域が形成され、前記第１および第２の絶縁膜に覆われていない部分に電子ガス濃度の高い領域が形成され、
前記ソース電極は、その形成領域の少なくとも前記第１の絶縁膜に覆われていない部分において前記半導体多層構造の表面と接し、
前記ドレイン電極は、その形成領域の少なくとも前記第２の絶縁膜に覆われていない部分において前記半導体多層構造の表面と接し、
前記第１の絶縁膜の先端と前記第２の絶縁膜の先端とは互いに離間している
ことを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001274735A JP3686362B2 (ja) | 2001-09-11 | 2001-09-11 | 半導体装置及び電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001274735A JP3686362B2 (ja) | 2001-09-11 | 2001-09-11 | 半導体装置及び電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086606A JP2003086606A (ja) | 2003-03-20 |
| JP3686362B2 true JP3686362B2 (ja) | 2005-08-24 |
Family
ID=19099719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001274735A Expired - Fee Related JP3686362B2 (ja) | 2001-09-11 | 2001-09-11 | 半導体装置及び電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3686362B2 (ja) |
-
2001
- 2001-09-11 JP JP2001274735A patent/JP3686362B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003086606A (ja) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100539196C (zh) | 半导体器件及其制造方法 | |
| US7244973B2 (en) | Field-effect semiconductor device and method for making the same | |
| US7812369B2 (en) | Fabrication of single or multiple gate field plates | |
| US7777253B2 (en) | Field-effect semiconductor device | |
| US9343560B2 (en) | Gallium nitride power devices | |
| KR101694883B1 (ko) | 역확산 억제 구조 | |
| US6548333B2 (en) | Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment | |
| KR100859060B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100967779B1 (ko) | 화합물 반도체 장치 및 그것을 이용한 도허티 증폭기 | |
| US6329677B1 (en) | Field effect transistor | |
| US20070164326A1 (en) | Field effect transistor | |
| US20080176366A1 (en) | Method for fabricating AIGaN/GaN-HEMT using selective regrowth | |
| US8710548B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20200273974A1 (en) | Iii-n transistor structures with stepped cap layers | |
| JP4474292B2 (ja) | 半導体装置 | |
| JP2020198327A (ja) | 窒化物半導体装置 | |
| JP2007180330A (ja) | 半導体装置及びその製造方法 | |
| JP4869563B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| JP3690594B2 (ja) | ナイトライド系化合物半導体の電界効果トランジスタ | |
| JP3686362B2 (ja) | 半導体装置及び電界効果トランジスタ | |
| WO2021149599A1 (ja) | 窒化物半導体装置の製造方法および窒化物半導体装置 | |
| US9048103B2 (en) | Method for producing semiconductor device | |
| CN116565009A (zh) | 一种高线性度GaN晶体管及制备方法 | |
| WO2023191776A1 (en) | N-polar iii-nitride device structures with a p-type layer | |
| KR100985470B1 (ko) | 고 전자 이동도 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |