JP3685137B2 - Current control type semiconductor element drive circuit and current control type semiconductor element drive apparatus - Google Patents

Current control type semiconductor element drive circuit and current control type semiconductor element drive apparatus Download PDF

Info

Publication number
JP3685137B2
JP3685137B2 JP2002029326A JP2002029326A JP3685137B2 JP 3685137 B2 JP3685137 B2 JP 3685137B2 JP 2002029326 A JP2002029326 A JP 2002029326A JP 2002029326 A JP2002029326 A JP 2002029326A JP 3685137 B2 JP3685137 B2 JP 3685137B2
Authority
JP
Japan
Prior art keywords
current
transistor
period
type transistor
control type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002029326A
Other languages
Japanese (ja)
Other versions
JP2003229751A (en
Inventor
泰明 早見
俊郎 唐木
トロンナムチャイ クライソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2002029326A priority Critical patent/JP3685137B2/en
Publication of JP2003229751A publication Critical patent/JP2003229751A/en
Application granted granted Critical
Publication of JP3685137B2 publication Critical patent/JP3685137B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、制御端子に流入する電流を制御してターンオン／ターンオフする電流制御型半導体素子に用いられる駆動回路、および電流制御型半導体素子の駆動装置に関する。
【０００２】
【従来の技術】
誘導性負荷を駆動する電流制御型スイッチングトランジスタ素子として、たとえば、特開平６−２５２４０８号公報に開示されているものが知られている。図３は、このような電流制御型半導体素子を使用して誘導性負荷を駆動する従来の駆動回路を示している。トランジスタＴｒ１は、駆動回路からベース端子に流される電流に応じてオン／オフされ、トランジスタＴｒ１に接続されている不図示の誘導性負荷を駆動する。
【０００３】
駆動回路は、パルス電源と、制御回路９２と、Ｎ型ＭＯＳトランジスタ９３および９４とによって構成される。パルス電源は、パルス発生回路９１と、直流電源Ｖｓと、ダイオードＤｓ１およびＤｓ２と、スイッチＳＷ１およびＳＷ２と、トランスＴとによって構成される。トランスＴには、一次巻き線Ｐと二次巻き線Ｓとが巻かれている。
【０００４】
トランスＴの一次巻き線Ｐ側の回路には、直流電源Ｖｓの電圧を一次巻き線Ｐに正の向き(図中ドットに向かう上向き)に印加するためにスイッチＳＷ１およびＳＷ２が直列に接続されている。また、一次巻き線Ｐに流れる電流を環流させる向きに、ダイオードＤｓ１およびＤｓ２が直列に接続されている。パルス発生回路９１は、スイッチＳＷ１およびＳＷ２の組を所定の周期でオン／オフするようにパルス状の制御信号Ｖｇ９１を出力する。
【０００５】
トランスＴの二次巻き線Ｓ側の回路には、内蔵されるボディダイオードの極性が互いに逆になるように、Ｎ型ＭＯＳトランジスタ９３および９４が直列に接続されている。ボディダイオードＤ９３は、Ｎ型ＭＯＳトランジスタ９３に内蔵される。ボディダイオードＤ９４は、Ｎ型ＭＯＳトランジスタ９４に内蔵される。制御回路９２は、Ｎ型ＭＯＳトランジスタ９３および９４のいずれか一方をオンし、他方をオフするように制御信号Ｖｇ９３およびＶｇ９４を出力する。なお、トランジスタＴｒ１のベース端子に電流を供給する二次巻き線Ｓ側の電流経路には、寄生インダクタンスＬｓが存在する。
【０００６】
上述した駆動回路の動作タイミングを説明する。図４は、図３の駆動回路各部の動作タイミングを説明するタイミングチャートである。図４において、パルス発生回路９１から出力される制御信号Ｖｇ９１、二次巻き線Ｓに誘起される電圧Ｖ２、Ｎ型ＭＯＳトランジスタ９４のゲート端子に印加される制御信号Ｖｇ９４、Ｎ型ＭＯＳトランジスタ９３のゲート端子に印加される制御信号Ｖｇ９３、トランジスタＴｒ１のベース端子に流れ込む電流Ｉ２、トランジスタＴｒ１のベース端子−エミッタ端子間電圧Ｖｂｅ、およびトランジスタＴｒ１のコレクタ端子−エミッタ端子間電圧Ｖｃｅの波形がそれぞれ示されている。
【０００７】
制御信号Ｖｇ９１は、上述したように、所定の周期でオン／オフが繰り返される。制御信号Ｖｇ９１がＨレベルになると、スイッチＳＷ１およびＳＷ２がオンされる。このとき、トランスＴの一次巻き線Ｐに流れる電流が増加し、二次巻き線Ｓに誘起される電圧Ｖ２は正の向きになる。制御信号Ｖｇ９１がＬレベルになると、スイッチＳＷ１およびＳＷ２がオフされる。このとき、トランスＴの一次巻き線Ｐに流れる電流は、ダイオードＤｓ１およびＤｓ２を介して環流されて減少し、二次巻き線Ｓに誘起される電圧Ｖ２は負の向きになる。
【０００８】
タイミングｔ１において、制御回路９２が制御信号Ｖｇ９４をＨレベルにするとともに制御信号Ｖｇ９３をＬレベルにすると、Ｎ型ＭＯＳトランジスタ９４がオン、Ｎ型ＭＯＳトランジスタ９３がオフされる。二次巻き線Ｓ側の回路には、Ｎ型ＭＯＳトランジスタ９３のボディダイオードＤ９３で半波整流された電流が、Ｎ型ＭＯＳトランジスタ９４を介してトランジスタＴｒ１のベース端子へ流れ込む。これにより、トランジスタＴｒ１は、トランジスタＴｒ１内にキャリア注入されてターンオンする。上述した寄生インダクタンスＬｓの存在により、トランジスタＴｒ１のベース端子に流れる電流Ｉ２は徐々に増加し、その波形は右上がりの傾きを有するパルス状波形になる。
【０００９】
タイミングｔ２において、制御回路９２が制御信号Ｖｇ９４をＬレベルにするとともに制御信号Ｖｇ９３をＨレベルにすると、Ｎ型ＭＯＳトランジスタ９４がオフ、Ｎ型ＭＯＳトランジスタ９３がオンされる。二次巻き線Ｓ側の回路には、Ｎ型ＭＯＳトランジスタ９４のボディダイオードＤ９４で半波整流された電流が、Ｎ型ＭＯＳトランジスタ９３を介して二次巻き線Ｓのドット側（図３）へ流れる。これにより、トランジスタＴｒ１はベース端子からキャリアを抜かれてターンオフする。
【００１０】
【発明が解決しようとする課題】
トランジスタＴｒ１がターンオフするとき、次の理由によりベース端子−エミッタ端子間電圧Ｖｂｅが図４に示すように振動し、トランジスタＴｒ１が誤ってターンオンすることがある。一般に、ベース電流を流す電流経路には寄生インダクタンスＬｓの他、たとえばＮ型ＭＯＳトランジスタ９３および９４のオン抵抗や配線抵抗、および寄生の容量成分が存在する。トランジスタＴｒ１が電流駆動型素子である場合は、大きなベース電流を流している状態から極めて短い時間でターンオフさせるため、寄生インダクタンスＬｓにたまったエネルギを急激に放出する必要がある。このエネルギ放出の際に寄生要素によるＲＬＣ共振現象が発生すると、ベース電圧端子−エミッタ端子間電圧Ｖｂｅが激しく振動する。ベース電圧がトランジスタＴｒ１のオン電圧（約０．７Ｖ）まで上昇すると、トランジスタＴｒ１は誤ってターンオンしてコレクタ電流を流す。この結果、コレクタ端子−エミッタ端子間電圧Ｖｃｅも大きく振動する。図４において、電流Ｉ２はベース電流の波形を表し、＋側はベース端子へ流れ込む電流、−側はベース端子からキャリアが引き抜かれるときに流れる電流である。
【００１１】
なお、ベース端子からのキャリア引き抜きが急激に行われないように、Ｎ型ＭＯＳトランジスタ９３のオン抵抗を大きくするとベース電圧の振動を抑制できるが、タイミングｔ２でトランジスタＴｒ１のターンオフ制御を開始してから実際にトランジスタＴｒ１がターンオフするまでの時間（ストレージ時間ｔｓ）が長くなってしまう。
【００１２】
本発明の目的は、ストレージ時間を長くすることなくターンオフ時の制御端子の信号の振動を抑制し、誤ってターンオンすることを防止するようにした電流制御型半導体素子用駆動回路、および電流制御型半導体素子用駆動装置を提供することにある。
【００１３】
【課題を解決するための手段】
（１）請求項１に記載の発明による電流制御型半導体素子用駆動回路は、正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、制御端子に正のパルス状電流を供給する第１のスイッチ手段と、パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、制御端子に負のパルス状電流を供給するとともに、制御端子から電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、電流制御型トランジスタの制御端子から第２のスイッチ手段を介さずに電流制御型トランジスタ内の電荷を引き抜く電荷引き抜き手段と、電流制御型トランジスタのターンオフの兆候を検出するターンオフ検出手段と、(1)電流制御型トランジスタを所定のキャリア周期Ｔｃでオン／オフするオン期間に、第１のスイッチ手段に正のパルス状電流の供給を指示し、(2)電流制御型トランジスタを所定のキャリア周期Ｔｃでオン／オフするオフ期間のうちターンオフ検出手段で兆候が検出されるまでの間、第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示するとともに、電荷引き抜き手段に電荷の引き抜きを指示し、ターンオフ検出手段で兆候が検出された以降に、第２のスイッチ手段に負のパルス電流の供給および電荷の引き抜きの停止を指示し、(3)電流制御型トランジスタのオン期間の終了から所定時間Ｔｄ経過後、およびキャリア周期Ｔｃの１周期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそれぞれ第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示する制御回路とを備えることにより、上述した目的を達成する。
（２）請求項２に記載の発明による電流制御型半導体素子用駆動回路は、正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、制御端子に正のパルス状電流を供給する第１のスイッチ手段と、パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、制御端子に負のパルス状電流を供給するとともに、制御端子から電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、電流制御型トランジスタの制御端子から第２のスイッチ手段を介さずに電流制御型トランジスタ内の電荷を引き抜く電荷引き抜き手段と、電流制御型トランジスタのターンオフの兆候を検出するターンオフ検出手段と、(1)電流制御型トランジスタを所定のキャリア周期Ｔｃでオン／オフするオン期間に、第１のスイッチ手段に正のパルス状電流の供給を指示し、(2)電流制御型トランジスタを所定のキャリア周期Ｔｃでオン／オフするオフ期間のうちターンオフ検出手段で兆候が検出されるまでの間、第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示し、ターンオフ検出手段で兆候が検出された以降に、第２のスイッチ手段に負のパルス電流の供給および電荷の引き抜きの停止を指示するとともに、電荷引き抜き手段に電荷の引き抜きを指示し、(3)電流制御型トランジスタのオン期間の終了から所定時間Ｔｄ経過後、およびキャリア周期Ｔｃの１周期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそれぞれ第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示する制御回路とを備えることにより、上述した目的を達成する。
（３）請求項３に記載の発明は、請求項１または２に記載の電流制御型半導体素子用駆動回路において、制御回路は、正のパルス状電流の供給を指示する場合に負のパルス状電流の供給および電荷の引き抜きを止めるようにさらに指示することを特徴とする。
（４）請求項４に記載の発明による電流制御型半導体素子用駆動装置は、誘導性負荷に対して上アーム側に位置して第１の方向に駆動電流を供給するとともに、誘導性負荷から生じる逆起電力による電流を逆方向に流す第１の電流制御型トランジスタと、第１の電流制御型トランジスタと直列に接続され、誘導性負荷に対して下アーム側に位置して第１の方向と異なる第２の方向に駆動電流を供給するとともに、誘導性負荷から生じる逆起電力による電流を逆方向に流す第２の電流制御型トランジスタと、正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、パルス電流発生手段と第１の電流制御型トランジスタの制御端子との間に介挿され、制御端子に正のパルス状電流を供給する第１のスイッチ手段と、パルス電流発生手段と第１の電流制御型トランジスタの制御端子との間に介挿され、制御端子に負のパルス状電流を供給するとともに、制御端子から第１の電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、第１の電流制御型トランジスタの制御端子から第２のスイッチ手段を介さずに第１の電流制御型トランジスタ内の電荷を引き抜く第１の電荷引き抜き手段と、第１の電流制御型トランジスタのターンオフの兆候を検出する第１のターンオフ検出手段と、(1)第１の電流制御型トランジスタを所定のキャリア周期Ｔｃでオン／オフするオン期間に、第１のスイッチ手段に正のパルス状電流の供給を指示し、(2)第１の電流制御型トランジスタを所定のキャリア周期Ｔｃでオン／オフするオフ期間のうち第１のターンオフ検出手段で兆候が検出されるまでの間、第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示するとともに、第１の電荷引き抜き手段に電荷の引き抜きを指示し、第１のターンオフ検出手段で兆候が検出された以降に、第２のスイッチ手段に負のパルス電流の供給および電荷の引き抜きの停止を指示し、(3)第１の電流制御型トランジスタが逆方向にオンしている状態から逆回復する期間に、オン期間の終了から所定時間Ｔｄ経過後、およびキャリア周期Ｔｃの１周期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそれぞれ第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示する第１の制御回路と、パルス電流発生手段と第２の電流制御型トランジスタの制御端子との間に介挿され、制御端子に正のパルス状電流を供給する第３のスイッチ手段と、パルス電流発生手段と第２の電流制御型トランジスタの制御端子との間に介挿され、制御端子に負のパルス状電流を供給するとともに、制御端子から第２の電流制御型トランジスタ内の電荷を引き抜く第４のスイッチ手段と、第２の電流制御型トランジスタの制御端子から第４のスイッチ手段を介さずに第２の電流制御型トランジスタ内の電荷を引き抜く第２の電荷引き抜き手段と、第２の電流制御型トランジスタのターンオフの兆候を検出する第２のターンオフ検出手段と、(1)第２の電流制御型トランジスタを所定のキャリア周期Ｔｃでオン／オフするオン期間に、第３のスイッチ手段に正のパルス状電流の供給を指示し、(2)第２の電流制御型トランジスタを所定のキャリア周期Ｔｃでオン／オフするオフ期間のうち第２のターンオフ検出手段で兆候が検出されるまでの間、第４のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示するとともに、第２の電荷引き抜き手段に電荷の引き抜きを指示し、第２のターンオフ検出手段で兆候が検出された以降に、第４のスイッチ手段に負のパルス電流の供給および電荷の引き抜きの停止を指示し、(3)第２の電流制御型トランジスタが逆方向にオンしている状態から逆回復する期間に、オン期間の終了から所定時間Ｔｄ経過後、およびキャリア周期Ｔｃの１周期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそれぞれ第４のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示する第２の制御回路とを備えることにより、上述した目的を達成する。
（５）請求項５に記載の発明による電流制御型半導体素子用駆動装置は、誘導性負荷に対して上アーム側に位置して第１の方向に駆動電流を供給するとともに、誘導性負荷から生じる逆起電力による電流を逆方向に流す第１の電流制御型トランジスタと、第１の電流制御型トランジスタと直列に接続され、誘導性負荷に対して下アーム側に位置して第１の方向と異なる第２の方向に駆動電流を供給するとともに、誘導性負荷から生じる逆起電力による電流を逆方向に流す第２の電流制御型トランジスタと、正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、パルス電流発生手段と第１の電流制御型トランジスタの制御端子との間に介挿され、制御端子に正のパルス状電流を供給する第１のスイッチ手段と、パルス電流発生手段と第１の電流制御型トランジスタの制御端子との間に介挿され、制御端子に負のパルス状電流を供給するとともに、制御端子から第１の電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、第１の電流制御型トランジスタの制御端子から第２のスイッチ手段を介さずに第１の電流制御型トランジスタ内の電荷を引き抜く第１の電荷引き抜き手段と、第１の電流制御型トランジスタのターンオフの兆候を検出する第１のターンオフ検出手段と、(1)第１の電流制御型トランジスタを所定のキャリア周期Ｔｃでオン／オフするオン期間に、第１のスイッチ手段に正のパルス状電流の供給を指示し、(2)第１の電流制御型トランジスタを所定のキャリア周期Ｔｃでオン／オフするオフ期間のうち第１のターンオフ検出手段で兆候が検出されるまでの間、第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示し、第１のターンオフ検出手段で兆候が検出された以降に、第２のスイッチ手段に負のパルス電流の供給および電荷の引き抜きの停止を指示するとともに、第１の電荷引き抜き手段に電荷の引き抜きを指示し、(3)第１の電流制御型トランジスタが逆方向にオンしている状態から逆回復する期間に、オン期間の終了から所定時間Ｔｄ経過後、およびキャリア周期Ｔｃの１周期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそれぞれ第２のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示する第１の制御回路と、パルス電流発生手段と第２の電流制御型トランジスタの制御端子との間に介挿され、制御端子に正のパルス状電流を供給する第３のスイッチ手段と、パルス電流発生手段と第２の電流制御型トランジスタの制御端子との間に介挿され、制御端子に負のパルス状電流を供給するとともに、制御端子から第２の電流制御型トランジスタ内の電荷を引き抜く第４のスイッチ手段と、第２の電流制御型トランジスタの制御端子から第４のスイッチ手段を介さずに第２の電流制御型トランジスタ内の電荷を引き抜く第２の電荷引き抜き手段と、第２の電流制御型トランジスタのターンオフの兆候を検出する第２のターンオフ検出手段と、(1)第２の電流制御型トランジスタを所定のキャリア周期Ｔｃでオン／オフするオン期間に、第３のスイッチ手段に正のパルス状電流の供給を指示し、(2)第２の電流制御型トランジスタを所定のキャリア周期Ｔｃでオン／オフするオフ期間のうち第２のターンオフ検出手段で兆候が検出されるまでの間、第４のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示し、第２のターンオフ検出手段で兆候が検出された以降に、第４のスイッチ手段に負のパルス電流の供給および電荷の引き抜きの停止を指示するとともに、第２の電荷引き抜き手段に電荷の引き抜きを指示し、(3)第２の電流制御型トランジスタが逆方向にオンしている状態から逆回復する期間に、オン期間の終了から所定時間Ｔｄ経過後、およびキャリア周期Ｔｃの１周期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそれぞれ第４のスイッチ手段に負のパルス状電流の供給および電荷の引き抜きを指示する第２の制御回路とを備えることにより、上述した目的を達成する。
（６）請求項６に記載の発明は、請求項４または５に記載の電流制御型半導体素子用駆動装置において、第１の制御回路および第２の制御回路は、それぞれ正のパルス状電流の供給を指示する場合に負のパルス状電流の供給および電荷の引き抜きを止めるようにさらに指示することを特徴とする。
【００１４】
【発明の効果】
（１）請求項１〜６に記載の発明によれば、正負のパルス状電流を交互に発生するパルス電流発生手段からのパルス状電流を、電流制御型トランジスタを所定のキャリア周期Ｔｃでオン／オフするオン期間に第１（第３）のスイッチ手段で整流して電流制御型トランジスタの制御端子に正のパルス状電流を供給し、電流制御型トランジスタのオフ期間のうち電流制御型トランジスタのターンオフの兆候が検出されるまでの間に第２（第４）のスイッチ手段で整流して電流制御型トランジスタの制御端子に負のパルス状電流を供給する。ターンオフの兆候が検出されるまでは第２（第４）のスイッチ手段で電流制御型トランジスタの制御端子から電荷引き抜きを行い、ターンオフの兆候が検出された以降は負のパルス電流の供給を止めて電荷引き抜き手段のみで電荷引き抜きを行う。さらに、上記オン期間の終了から所定時間Ｔｄ終了後、および１周期前のオン期間の開始から（Ｔｃ＋Ｔｄ）後に電流制御型トランジスタの制御端子に負のパルス状電流を供給する。この結果、電流制御型半導体素子の制御端子における振動を防止できるとともに、必要なタイミングで負のパルス状電流を供給できる。
（２）請求項３、６に記載の発明では、正のパルス状電流の供給を指示する場合に負のパルス状電流の供給を止めるようにしたので、電荷を供給する一方で電荷を引き抜くような互いに反する動作が競合することが防止される。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
図１は、本発明の一実施の形態による電流制御型半導体素子の駆動回路を示す図である。図１において、トランジスタＴｒ１を駆動する駆動回路およびトランジスタＴｒ２を駆動する駆動回路が上下に接続され、トランジスタＴｒ１およびＴｒ２によるハーフブリッジが構成されている。トランジスタＴｒ１およびＴｒ２は、モータなどから構成される誘導性負荷Ｌに駆動電流を供給する。たとえば、トランジスタＴｒ１のコレクタ端子は直流電源Ｖｄの正極側に接続され、トランジスタＴｒ２のエミッタ端子は直流電源Ｖｄの負極側に接続される。トランジスタＴｒ１のエミッタ端子とトランジスタＴｒ２のコレクタ端子との間に誘導性負荷Ｌが接続される。ここで、誘導性負荷Ｌの他端は直流電源Ｖｄの正極側に接続されているものとする。
【００１６】
このような誘導性負荷Ｌを駆動する電流制御型素子の駆動回路は、たとえば、誘導モータを制御するチョッパ回路、およびＨブリッジ回路などに用いられる。ハーフブリッジは、Ｈブリッジの片側を構成するものである。
【００１７】
上側アームを構成するトランジスタＴｒ１は、駆動回路からベース端子に流されるパルス電流ＩＢＵに応じてオン／オフされる。下側アームを構成するトランジスタＴｒ２は、駆動回路からベース端子に流されるパルス電流ＩＢＬに応じてオン／オフされる。上側アームの駆動回路は、パルス電源と、制御回路１２１Ｕと、Ｎ型ＭＯＳトランジスタＭ２１Ｕ、Ｍ２２ＵおよびＭ２３Ｕと、Ｖｃｅ検知回路１３Ｕと、タイミング検知回路１４１Ｕとによって構成される。下側アームの駆動回路は、パルス電源と、制御回路１２１Ｌと、Ｎ型ＭＯＳトランジスタＭ２１Ｌ、Ｍ２２ＬおよびＭ２３Ｌと、Ｖｃｅ検知回路１３Ｌと、タイミング検知回路１４１Ｌとによって構成される。
【００１８】
パルス電源は上下アームで共通に使用される。パルス電源は、パルス発生回路１１と、直流電源Ｖｓと、ダイオードＤｓ１およびＤｓ２と、スイッチＳＷ１およびＳＷ２と、トランスＴＢとによって構成される。トランスＴＢには、コアと一次巻き線Ｐとを共通にして二次巻き線ＳＵおよびＳＬが巻かれている。二次巻き線ＳＵおよびＳＬは、極性が反対に巻かれている。
【００１９】
トランスＴＢの一次巻き線Ｐ側の回路には、直流電源Ｖｓの電圧を一次巻き線Ｐに正の向き(図中ドットに向かう上向き)に印加するためにスイッチＳＷ１およびＳＷ２が一次巻き線Ｐと直列に接続されている。また、一次巻き線Ｐに流れる電流を環流させる向きに、ダイオードＤｓ１およびＤｓ２が一次巻き線Ｐと直列に接続されている。パルス発生回路１１は、スイッチＳＷ１およびＳＷ２を所定の周期でオン／オフさせるようにパルス状の制御信号Ｖｇ１１を出力する。制御信号Ｖｇ１１の周波数は、後述するトランジスタＴｒ１およびＴｒ２を駆動する信号に比べて十分に高く設定されている。
【００２０】
制御信号Ｖｇ１１がＨレベルになると、スイッチＳＷ１およびＳＷ２がオンされる。このとき、トランスＴＢの一次巻き線Ｐに流れる電流が増加し、二次巻き線ＳＵに誘起される電圧Ｖ２Ｕは正の向きになり、二次巻き線ＳＬに誘起される電圧Ｖ２Ｌは負の向きになる。制御信号Ｖｇ１１がＬレベルになると、スイッチＳＷ１およびＳＷ２がオフされる。このとき、トランスＴＢの一次巻き線Ｐに流れる電流は、ダイオードＤｓ１およびＤｓ２を介して環流されて減少する。二次巻き線ＳＵに誘起される電圧Ｖ２Ｕは負の向きになり、二次巻き線ＳＬに誘起される電圧Ｖ２Ｌは正の向きになる。
【００２１】
トランスＴＢの二次巻き線ＳＵ側の回路が上側アームを構成する。上側アームには、内蔵されるボディダイオードの極性が互いに逆になるように、Ｎ型ＭＯＳトランジスタＭ２１ＵおよびＭ２２Ｕが直列に接続されている。ボディダイオードＤ２１Ｕは、Ｎ型ＭＯＳトランジスタＭ２１Ｕに内蔵される。ボディダイオードＤ２２Ｕは、Ｎ型ＭＯＳトランジスタＭ２２Ｕに内蔵される。トランジスタＴｒ１のベース端子−エミッタ端子間には、抵抗器ＲＵおよびＮ型ＭＯＳトランジスタＭ２３Ｕが直列に接続されている。ここで、トランジスタＴｒ１のベース端子に電流を供給する二次巻き線ＳＵ側の電流経路には、寄生インダクタンスＬｓＵが存在する。
【００２２】
トランジスタＴｒ１に対する駆動指令（上アーム指令）は、不図示の外部コントローラからフォトカプラ１０１を介して制御回路１２１Ｕに入力される。制御回路１２１Ｕは、トランジスタＴｒ１の駆動指令が入力されると、駆動指令に応じてＮ型ＭＯＳトランジスタＭ２１ＵおよびＭ２２Ｕのいずれか一方をオンし、他方をオフするように制御信号Ｖｇ２１ＵおよびＶｇ２２Ｕを出力する。制御回路１２１Ｕはさらに、Ｎ型ＭＯＳトランジスタＭ２３Ｕをオン／オフする制御信号Ｖｇ２３Ｕを出力する。Ｖｃｅ検知回路１３Ｕは、トランジスタＴｒ１のコレクタ端子−エミッタ端子間電圧ＶｃｅＵを検出する。
【００２３】
タイミング検知回路１４１Ｕは、二次巻き線ＳＵに誘起される電圧Ｖ２Ｕ波形の立ち上がり、および立ち下がりタイミングを検出し、タイミング信号ＣＫ＿Ｕを制御回路１２１Ｕへ送出する。制御回路１２１Ｕは、このタイミング信号ＣＫ＿Ｕの立ち上がりおよび立ち下がりエッジに合わせて上記制御信号Ｖｇ２１Ｕ〜Ｖｇ２３Ｕを出力する。
【００２４】
トランスＴＢの二次巻き線ＳＬ側の回路が下側アームを構成する。下側アームには、内蔵されるボディダイオードの極性が互いに逆になるように、Ｎ型ＭＯＳトランジスタＭ２１ＬおよびＭ２２Ｌが直列に接続されている。ボディダイオードＤ２１Ｌは、Ｎ型ＭＯＳトランジスタＭ２１Ｌに内蔵される。ボディダイオードＤ２２Ｌは、Ｎ型ＭＯＳトランジスタＭ２２Ｌに内蔵される。トランジスタＴｒ２のベース端子−エミッタ端子間には、抵抗器ＲＬおよびＮ型ＭＯＳトランジスタＭ２３Ｌが直列に接続されている。ここで、トランジスタＴｒ２のベース端子に電流を供給する二次巻き線ＳＬ側の電流経路には、寄生インダクタンスＬｓＬが存在する。
【００２５】
トランジスタＴｒ２に対する駆動指令（下アーム指令）は、不図示の外部コントローラからフォトカプラ１０２を介して制御回路１２１Ｌに入力される。制御回路１２１Ｌは、トランジスタＴｒ２の駆動指令が入力されると、駆動指令に応じてＮ型ＭＯＳトランジスタＭ２１ＬおよびＭ２２Ｌのいずれか一方をオンし、他方をオフするように制御信号Ｖｇ２１ＬおよびＶｇ２２Ｌを出力する。制御回路１２１Ｌはさらに、Ｎ型ＭＯＳトランジスタＭ２３Ｌをオン／オフする制御信号Ｖｇ２３Ｌを出力する。Ｖｃｅ検知回路１３Ｌは、トランジスタＴｒ２のコレクタ端子−エミッタ端子間電圧ＶｃｅＬを検出する。
【００２６】
タイミング検知回路１４１Ｌは、二次巻き線ＳＬに誘起される電圧Ｖ２Ｌ波形の立ち上がり、および立ち下がりタイミングを検出し、タイミング信号ＣＫ＿Ｌを制御回路１２１Ｌへ送出する。制御回路１２１Ｌは、このタイミング信号ＣＫ＿Ｌの立ち上がりおよび立ち下がりエッジに合わせて上記制御信号Ｖｇ２１Ｌ〜Ｖｇ２３Ｌを出力する。
【００２７】
以上の駆動回路の動作タイミングを説明する。図２は、図１の駆動回路の動作タイミングを説明するタイミングチャートである。図２において、不図示の外部コントローラからフォトカプラ１０１を介して制御回路１２１Ｕに入力される上アーム指令、不図示の外部コントローラからフォトカプラ１０２を介して制御回路１２１Ｌに入力される下アーム指令、Ｎ型ＭＯＳトランジスタＭ２２Ｕのゲート端子に印加される制御信号Ｖｇ２２Ｕ（実際に上アームのトランジスタＴｒ１を駆動する指令）、Ｎ型ＭＯＳトランジスタＭ２２Ｌのゲート端子に印加される制御信号Ｖｇ２２Ｌ（実際に下アームのトランジスタＴｒ２を駆動する指令）、Ｎ型ＭＯＳトランジスタＭ２１Ｕのゲート端子に印加される制御信号Ｖｇ２１Ｕ（上アームのトランジスタＴｒ１に負パルスを印加する指令）の波形、Ｎ型ＭＯＳトランジスタＭ２３Ｕのゲート端子に印加される制御信号Ｖｇ２３Ｕの波形、Ｎ型ＭＯＳトランジスタＭ２１Ｌのゲート端子に印加される制御信号Ｖｇ２１Ｌ（下アームのトランジスタＴｒ２に負パルスを印加する指令）の波形、Ｎ型ＭＯＳトランジスタＭ２３Ｌのゲート端子に印加される制御信号Ｖｇ２３Ｌの波形が、それぞれ示されている。
【００２８】
外部コントローラから入力される上アーム指令および下アーム指令は、キャリア周期Ｔｃのコンプリメンタリ信号が入力される。キャリア周期Ｔｃは、オン（オフ）指令パルスの中央から次のオン（オフ）指令パルスの中央までの間隔である。オン（オフ）指令パルス幅は、パルス幅変調（ＰＷＭ）によって与えられる。コンプリメンタリ信号は、上下アーム指令のうち一方がオンになると他方がオフする信号である。外部コントローラからの上下アーム指令にはデットタイムが設けられていない。デットタイムは、ハーフブリッジにおいて上下アームのトランジスタＴｒ１、Ｔｒ２の両方に対してオフ指令を出力する時間である。
【００２９】
外部コントローラによる下アームの駆動指令がオンになると、下側アームを構成する制御回路１２１Ｌは、タイミング信号ＣＫ＿Ｌの立ち上がりエッジに合わせて制御信号Ｖｇ２２ＬをＨレベルに、制御信号Ｖｇ２３ＬおよびＶｇ２１ＬをＬレベルにする。これにより、Ｎ型ＭＯＳトランジスタＭ２２Ｌがオン、Ｎ型ＭＯＳトランジスタＭ２３ＬおよびＭ２１Ｌがオフされる。二次巻き線ＳＬ側の回路には、Ｎ型ＭＯＳトランジスタＭ２１ＬのボディダイオードＤ２１Ｌで半波整流された正のパルス電流が、Ｎ型ＭＯＳトランジスタＭ２２Ｌを介してトランジスタＴｒ２のベース端子へ流れ込む。この結果、トランジスタＴｒ２はキャリア注入されてターンオンする（図２のＡ区間）。
【００３０】
なお、上述した寄生インダクタンスＬｓＬの存在により、トランジスタＴｒ２のベース端子に流れる電流ＩＢＬは徐々に増加し、その波形は右上がりの傾きを有するパルス状波形になる。パルス発生回路１１による制御信号Ｖｇ１１のパルス周期は、トランジスタＴｒ２の中のキャリアのライフタイムより十分小さくされるので、トランジスタＴｒ２のベース端子に流れる電流ＩＢＬがパルス状の駆動電流であっても、トランジスタＴｒ２をターンオンさせることができる。後述するトランジスタＴｒ１についても同様である。
【００３１】
トランジスタＴｒ２がターンオンすると、負荷Ｌに対して図１の▲１▼で示す向きに電流が流れる。制御回路１２１Ｌは、外部コントローラによる下アーム駆動指令がオフになると、図２のタイミングｔ１においてタイミング信号ＣＫ＿Ｌの立ち下がりエッジに合わせて制御信号Ｖｇ２２ＬをＬレベルに、制御信号Ｖｇ２３ＬおよびＶｇ２１ＬをＨレベルにする。したがって、Ｎ型ＭＯＳトランジスタＭ２２Ｌがオフ、Ｎ型ＭＯＳトランジスタＭ２３ＬおよびＭ２１Ｌがオンされる。二次巻き線ＳＬ側の回路には、Ｎ型ＭＯＳトランジスタＭ２２ＬのボディダイオードＤ２２Ｌで半波整流された負のパルス電流が、Ｎ型ＭＯＳトランジスタＭ２１Ｌを介して二次巻き線ＳＬのドットの反対側へ流れる。これにより、トランジスタＴｒ２のベース端子からトランジスタＴｒ２内のキャリアの引き抜きが開始される。このとき、抵抗器ＲＬおよびＮ型ＭＯＳトランジスタＭ２３Ｌを介する経路によるキャリア引き抜きもいっしょに行われる。
【００３２】
トランジスタＴｒ２は、内部のキャリアが減少してコレクタ端子−エミッタ端子間電圧ＶｃｅＬが上昇する。Ｖｃｅ検知回路１３Ｌは、トランジスタＴｒ２がターンオフする直前のタイミングｔ２において、コレクタ端子−エミッタ端子間電圧ＶｃｅＬが所定値まで上昇するとこれを検知して検出信号を制御回路１２１Ｌへ出力する。制御回路１２１Ｌが入力された検出信号に応じて制御信号Ｖｇ２１ＬをＬレベルにすると、Ｎ型ＭＯＳトランジスタＭ２１Ｌがオフされる。これにより、トランジスタＴｒ２内のキャリア引き抜き電流が小さく絞られ、ベース端子−エミッタ端子間電圧Ｖｂｅが徐々に低下してトランジスタＴｒ２がターンオフする。以上説明したタイミングｔ１〜ｔ２は、トランジスタＴｒ２が順方向の導通状態からターンオフするタイミングを示している。
【００３３】
タイミングｔ２以降にトランジスタＴｒ２のベース端子から流れ出るキャリア引き抜き電流ＩＢＬを制限することは、ＲＬＣ共振現象のダンピングファクタのＲ成分を大きくしてベース端子における電圧振動を抑えることにつながる。これにより、トランジスタＴｒ２は、ベース端子−エミッタ端子間電圧Ｖｂｅが徐々に低下してターンオフし、ターンオフ後に再び誤ってターンオンすることがない。
【００３４】
トランジスタＴｒ２がオフすると、誘導性負荷Ｌから逆起電力が発生され、この逆起電力による電流が上側アームのＮ型ＭＯＳトランジスタＭ２３Ｕに内蔵されるボディダイオードＤ２３Ｕおよび抵抗器ＲＵを介してトランジスタＴｒ１のベース端子に流れ込む。トランジスタＴｒ１は、コレクタ−エミッタ間が逆バイアスされて逆方向にオンし、上記逆起電力による環流電流が図１の▲２▼で示す向きに流れる（図２のＢ区間）。
【００３５】
上側アームを構成する制御回路１２１Ｕは、下アーム指令のオフおよび上アーム指令のオンから実際の制御信号Ｖｇ２２ＵをＨレベルにするまでの間にデットタイムＴｄを設ける。このデットタイムＴｄにより、上下アームのトランジスタＴｒ１、Ｔｒ２が同時に順方向にオンして過大な貫通電流が流れることが防止される。
【００３６】
デットタイム後のタイミングｔ４において、制御回路１２１Ｕがタイミング信号ＣＫ＿Ｕの立ち上がりエッジに合わせて制御信号Ｖｇ２２ＵをＨレベルに、制御信号Ｖｇ２３ＵをＬレベルに、制御信号Ｖｇ２１Ｕを引き続きＬレベルにする。したがって、Ｎ型ＭＯＳトランジスタＭ２２Ｕがオン、Ｎ型ＭＯＳトランジスタＭ２３ＵおよびＭ２１Ｕがそれぞれオフされる。二次巻き線ＳＵ側の回路には、Ｎ型ＭＯＳトランジスタＭ２１ＵのボディダイオードＤ２１Ｕで半波整流された正のパルス電流が、Ｎ型ＭＯＳトランジスタＭ２２Ｕを介してトランジスタＴｒ１のベース端子へ流れ込む。これにより、トランジスタＴｒ１にキャリアが注入される。この状態でトランジスタＴｒ１は、逆方向にオンしたままである。
【００３７】
制御回路１２１Ｕは、外部コントローラによる上アームの駆動指令がオフになると、タイミングｔ５において制御信号Ｖｇ２２ＵをＬレベルに、制御信号Ｖｇ２３ＵをＨレベルに、制御信号Ｖｇ２１Ｕを引き続きＬレベルにする。これにより、Ｎ型ＭＯＳトランジスタＭ２２Ｕがオフ、Ｎ型ＭＯＳトランジスタＭ２３Ｕがオン、Ｎ型ＭＯＳトランジスタＭ２１Ｕがオフされる。
【００３８】
下側アームを構成する制御回路１２１Ｌは、上アーム指令のオフおよび下アーム指令のオンから実際の制御信号Ｖｇ２２ＬをＨレベルにするまでの間にデットタイムＴｄを設ける。デットタイム後のタイミングｔ６において、制御回路１２１Ｌがタイミング信号ＣＫ＿Ｌの立ち上がりエッジに合わせて制御信号Ｖｇ２２ＬをＨレベルに、制御信号Ｖｇ２３ＬをＬレベルに、制御信号Ｖｇ２１Ｌを引き続きＬレベルにする。したがって、Ｎ型ＭＯＳトランジスタＭ２２Ｌがオン、Ｎ型ＭＯＳトランジスタＭ２３ＬおよびＭ２１Ｌがオフされる。二次巻き線ＳＬ側の回路には、Ｎ型ＭＯＳトランジスタＭ２１ＬのボディダイオードＤ２１Ｌで半波整流された正のパルス電流が、Ｎ型ＭＯＳトランジスタＭ２２Ｌを介してトランジスタＴｒ２のベース端子へ流れ込む。これにより、トランジスタＴｒ２はキャリア注入されてターンオンし、図１の▲３▼に示す向きに電流が流れる。
【００３９】
一方、制御回路１２１Ｕは、制御信号Ｖｇ２２ＵをＬレベルにしてからデットタイムＴｄをおいたタイミングｔ６において、タイミング信号ＣＫ＿Ｕの立ち下がりエッジに合わせて制御信号Ｖｇ２１ＵをＨレベルにする。これにより、Ｎ型ＭＯＳトランジスタＭ２１Ｕがオンされる。二次巻き線ＳＵ側の回路には、Ｎ型ＭＯＳトランジスタＭ２２ＵのボディダイオードＤ２２Ｕで半波整流された負のパルス電流が、Ｎ型ＭＯＳトランジスタＭ２１Ｕを介して二次巻き線ＳＵのドット側へ流れる（負パルスＰ１）。
【００４０】
逆方向にオンしていたトランジスタＴｒ１は、トランジスタＴｒ２がターンオンして上記▲２▼の電流が流れなくなることと、トランジスタＴｒ１内のキャリア引き抜きが行われることによって内部のキャリアが減少を始める。キャリアの引き抜きは、ボディダイオードＤ２２ＵおよびＮ型ＭＯＳトランジスタＭ２１Ｕを介する経路と、抵抗器ＲＵおよびＮ型ＭＯＳトランジスタＭ２３Ｕを介する経路とで行われる。この結果、トランジスタＴｒ１内のキャリアが速やかに減少してトランジスタＴｒ１がターンオフする。
【００４１】
以上説明した負パルスＰ１は、トランジスタＴｒ１が逆方向の導通状態から逆回復するタイミングで発生される。タイミングｔ６の直後について補足する。トランジスタＴｒ１が逆方向にオンしている間にトランジスタＴｒ２がターンオンされると、トランジスタＴｒ１が逆回復動作に入り、トランジスタＴｒ１内に蓄積されているキャリアがそのまま滞留する。これを放置すると、トランジスタＴｒ１はオフ状態でありながらコレクタ→エミッタ方向、すなわち順方向に電流が流れる状態にされ、トランジスタＴｒ１およびトランジスタＴｒ２を貫通する大きな貫通電流が流れるおそれがある。しかしながら、誘導性負荷Ｌを流れる電流が上記▲２▼から上記▲３▼の向きに変化すると速やかにトランジスタＴｒ１内のキャリアが引き抜かれるので、トランジスタＴｒ１に順方向の電流が流れることが防止される。
【００４２】
制御回路１２１Ｕは、タイミング信号ＣＫ＿Ｕの次の立ち上がりエッジに合わせて制御信号Ｖｇ２１ＵをＬレベルにする。これにより、Ｎ型ＭＯＳトランジスタＭ２１Ｕがオフされ、負パルスＰ１が終了する。
【００４３】
外部コントローラは、以上説明した上下アームの駆動指令をキャリア周期Ｔｃで出力する。駆動パルス幅は、ＰＷＭによって適宜変化される。制御回路１２１Ｕは、制御信号Ｖｇ２２ＵをＨレベルにした上記タイミングｔ４から（Ｔｃ＋Ｔｄ）経過後のタイミングｔ７において、タイミング信号ＣＫ＿Ｕの立ち下がりエッジに合わせて制御信号Ｖｇ２１ＵをＨレベルにする。これにより、Ｎ型ＭＯＳトランジスタＭ２１Ｕがオンされる。二次巻き線ＳＵ側の回路には、Ｎ型ＭＯＳトランジスタＭ２２ＵのボディダイオードＤ２２Ｕで半波整流された負のパルス電流が、Ｎ型ＭＯＳトランジスタＭ２１Ｕを介して二次巻き線ＳＵのドット側へ流れ（負パルスＰ２）、トランジスタＴｒ１内のキャリア引き抜きが行われる。
【００４４】
制御回路１２１Ｌは、外部コントローラによる下アーム駆動指令がオフになると、タイミングｔ８においてタイミング信号ＣＫ＿Ｌの立ち下がりエッジに合わせて制御信号Ｖｇ２２ＬをＬレベルに、制御信号Ｖｇ２３ＬおよびＶｇ２１ＬをＨレベルにする。この動作は上述したタイミングｔ１の動作と同様である。
【００４５】
トランジスタＴｒ２は、内部のキャリアが減少してコレクタ端子−エミッタ端子間電圧ＶｃｅＬが上昇する。Ｖｃｅ検知回路１３Ｌは、トランジスタＴｒ２がターンオフする直前のタイミングｔ９において、コレクタ端子−エミッタ端子間電圧ＶｃｅＬが所定値まで上昇するとこれを検知して検出信号を制御回路１２１Ｌへ出力する。この動作は上述したタイミングｔ２の動作と同様である。制御回路１２１Ｌが検出信号を受けてトランジスタＴｒ２内のキャリア引き抜き電流を小さく絞ることにより、ベース端子−エミッタ端子間電圧Ｖｂｅが徐々に低下してトランジスタＴｒ２がターンオフする。
【００４６】
上側アームを構成する制御回路１２１Ｕは、下アーム指令のオフおよび上アーム指令のオンから実際の制御信号Ｖｇ２２ＵをＨレベルにするまでの間にデットタイムＴｄを設ける。デットタイム後のタイミングｔ１０において、制御回路１２１Ｕがタイミング信号ＣＫ＿Ｕの立ち上がりエッジに合わせて制御信号Ｖｇ２２ＵをＨレベルに、制御信号Ｖｇ２３ＵをＬレベルに、制御信号Ｖｇ２１Ｕを引き続きＬレベルにする。この動作は上述したタイミングｔ４の動作と同様である。制御回路１２１Ｕはさらに、タイミングｔ１０において制御信号Ｖｇ２１ＵをＬレベルにする。タイミングｔ１０における動作では、負パルスＰ２が中止され、トランジスタＴｒ１内のキャリア引き抜きを中止するとともに、トランジスタＴｒ１にキャリア注入が開始される。
【００４７】
制御回路１２１Ｕは、外部コントローラによる上アームの駆動指令がオフになると、タイミングｔ１１において制御信号Ｖｇ２２ＵをＬレベルに、制御信号Ｖｇ２３ＵをＨレベルに、制御信号Ｖｇ２１Ｕを引き続きＬレベルにする。この動作は上述したタイミングｔ５の動作と同様である。
【００４８】
下側アームを構成する制御回路１２１Ｌは、上アーム指令のオフおよび下アーム指令のオンからデットタイム後のタイミングｔ１２において、制御回路１２１Ｌがタイミング信号ＣＫ＿Ｌの立ち上がりエッジに合わせて制御信号Ｖｇ２２ＬをＨレベルに、制御信号Ｖｇ２３ＬをＬレベルに、制御信号Ｖｇ２１Ｌを引き続きＬレベルにする。一方、制御回路１２１Ｕは、制御信号Ｖｇ２２ＵをＬレベルしてからデットタイムＴｄをおいたタイミングｔ１２において、タイミング信号ＣＫ＿Ｕの立ち下がりエッジに合わせて制御信号Ｖｇ２１ＵをＨレベルにする。これにより、上述したタイミングｔ６の負パルスＰ１と同様に、トランジスタＴｒ１による逆回復のタイミングで負パルスＰ３が発生される。
【００４９】
外部コントローラによる駆動指令のパルス幅がデットタイムＴｄより小さい場合について説明する。この場合に制御回路１２１Ｕは、下アーム指令のオフおよび上アーム指令のオン時点からデットタイムＴｄを設けると、デットタイム終了時点において駆動指令のパルスが終了してしまうために制御信号Ｖｇ２２ＵをＨレベルにすることができない。このため、制御信号Ｖｇ２２ＵがＨレベルからＬレベルになる変化タイミングも得られなくなり、上述したタイミングｔ６やタイミングｔ１２と同様の負パルスを発生することができない。
【００５０】
しかしながら、制御回路１２１Ｕは、制御信号Ｖｇ２２ＵをＨレベルにした上記タイミングｔ１０から（Ｔｃ＋Ｔｄ）経過後のタイミングｔ１３において、タイミング信号ＣＫ＿Ｕの立ち下がりエッジに合わせて制御信号Ｖｇ２１ＵをＨレベルにする。これにより、Ｎ型ＭＯＳトランジスタＭ２１Ｕがオンされ、負パルスＰ４が発生されてトランジスタＴｒ１内のキャリア引き抜きが行われる。
【００５１】
一方、制御回路１２１Ｌは、外部コントローラによる下アーム駆動指令がオフになると、タイミングｔ１４においてタイミング信号ＣＫ＿Ｌの立ち下がりエッジに合わせて制御信号Ｖｇ２２ＬをＬレベルに、制御信号Ｖｇ２３ＬおよびＶｇ２１ＬをＨレベルにする。この動作は上述したタイミングｔ１およびｔ８の動作と同様である。
【００５２】
トランジスタＴｒ２は、内部のキャリアが減少してコレクタ端子−エミッタ端子間電圧ＶｃｅＬが上昇する。Ｖｃｅ検知回路１３Ｌは、トランジスタＴｒ２がターンオフする直前のタイミングｔ１５において、コレクタ端子−エミッタ端子間電圧ＶｃｅＬが所定値まで上昇するとこれを検知して検出信号を制御回路１２１Ｌへ出力する。この動作は上述したタイミングｔ２およびｔ９の動作と同様である。制御回路１２１Ｌが検出信号を受けてトランジスタＴｒ２内のキャリア引き抜き電流を小さく絞ることにより、ベース端子−エミッタ端子間電圧Ｖｂｅが徐々に低下してトランジスタＴｒ２がターンオフする。
【００５３】
下側アームを構成する制御回路１２１Ｌは、上アーム指令のオフおよび下アーム指令のオンからデットタイム後のタイミングｔ１６において、タイミング信号ＣＫ＿Ｌの立ち上がりエッジに合わせて制御信号Ｖｇ２２ＬをＨレベルに、制御信号Ｖｇ２３ＬをＬレベルに、制御信号Ｖｇ２１Ｌを引き続きＬレベルにする。この時点において、上述した負パルスＰ４によってトランジスタＴｒ１内部のキャリアが減少しているので、トランジスタＴｒ１に順方向の電流が流れることが防止され、トランジスタＴｒ２がオンするタイミングでトランジスタＴｒ１からトランジスタＴｒ２を貫通する電流が流れない。
【００５４】
以上説明した実施の形態によれば、以下の作用効果が得られる。
（１）下側アームのトランジスタＴｒ２をターンオフする際（タイミングｔ１、ｔ８、ｔ１４）、コレクタ端子−エミッタ端子間電圧ＶｃｅＬの減少をＶｃｅ検知回路１３Ｌで検出することにより、トランジスタＴｒ２のターンオフ直前の状態（タイミングｔ２、ｔ９、ｔ１５）を検出するようにした。したがって、タイミングｔ１からｔ２、タイミングｔ８からｔ９、およびタイミングｔ１４からｔ１５までの間にキャリア引き抜きを速やかに行い、タイミングｔ２、ｔ９、ｔ１５以降はキャリア引き抜き電流ＩＢＬを抑えてトランジスタＴｒ２のベース端子における電圧振動を抑制できる。この結果、トランジスタＴｒ２がターンオフするまでのストレージ時間Ｔｓを長くすることなく、ターンオフ時の誤ターンオンを防止できる。
（２）下側アームのトランジスタＴｒ２をターンオンする際、タイミングｔ６、ｔ１２、ｔ１６から二次巻き線ＳＵのドット側に流れ込む向きの電流を用いて、上側アームのトランジスタＴｒ１内に蓄積されている電荷を引き抜くようにした（負パルスＰ１、Ｐ３、Ｐ４）。トランジスタＴｒ１内に滞留している逆回復時の逆回復電荷（キャリア）があるとき、これをベース端子から引く抜くことにより、トランジスタＴｒ１がオフ状態でありながら順方向に電流が流れる状態にされる時間を短縮できる。
（３）上記（１）のキャリア引き抜き時にタイミングｔ１からｔ２、ｔ８からｔ９、ｔ１４からｔ１５にかけてキャリア引き抜き電流をトランジスタＴｒ２のベース端子に流し、上記（２）のキャリア引き抜き時に負パルスＰ１、Ｐ３、Ｐ４に対応してキャリア引き抜き電流をトランジスタＴｒ１のベース端子に流すようにした。これにより、トランジスタＴｒ１およびＴｒ２がオフされている間に当該トランジスタのベース端子に負のパルス電流を常に流し続ける場合に比べて、回路で発生する熱量を大幅に低減できる。
（４）下側アームのトランジスタＴｒ２をターンオンするタイミングで上側アームのトランジスタＴｒ１内に蓄積されている電荷を引き抜く制御信号Ｖｇ２１Ｕは、▲１▼制御信号Ｖｇ２２ＵをＬレベルにしてからデットタイムＴｄが経過した時点（タイミングｔ６およびｔ１２）と、▲２▼制御信号Ｖｇ２２ＵをＨレベルにしてから（Ｔｃ＋Ｔｄ）が経過した時点（タイミングｔ７およびｔ１３）との２つのタイミングで発生させる。ただし、制御信号Ｖｇ２２ＵがＨレベルの状態では制御信号Ｖｇ２１ＵをＬレベルにする。これにより、外部コントローラによる駆動指令のパルス幅がデットタイムＴｄより小さく、制御信号Ｖｇ２２Ｕのパルスが生成されない（消失）ことによって上記▲１▼のタイミングで制御信号Ｖｇ２１Ｕを発生できない場合でも、１キャリア周期前のタイミングを用いて上記▲２▼のタイミングで制御信号Ｖｇ２１Ｕを発生させることができる。この結果、確実に制御信号Ｖｇ２１Ｕのパルスを発生させてトランジスタＴｒ１内に蓄積されている電荷を引き抜くことができるから、トランジスタＴｒ１からトランジスタＴｒ２に流れる貫通電流を防止できる。。
【００５５】
以上の説明では、タイミングｔ１（ｔ８、ｔ１４）からタイミングｔ２（ｔ９、ｔ１５）までの間、トランジスタＴｒ２のベース端子から低インピーダンスのキャリア引き抜き経路（ボディダイオードＤ２２ＬおよびＮ型ＭＯＳトランジスタＭ２１Ｌを介する経路）と、高インピーダンスのキャリア引き抜き経路（抵抗器ＲＬおよびＮ型ＭＯＳトランジスタＭ２３Ｌを介する経路）との両方を介してトランジスタＴｒ２内のキャリアを抜くようにした。この代わりに、低インピーダンスのキャリア引き抜き経路のみを用いるようにしてもよい。この場合には、タイミングｔ１（ｔ８、ｔ１４）からタイミングｔ２（ｔ９、ｔ１５）までの間、低インピーダンスのキャリア引き抜き経路のみをオンし、タイミングｔ２（ｔ９、ｔ１５）以降は高インピーダンスのキャリア引き抜き経路のみをオンするようにキャリア引き抜き経路を切り換えてトランジスタＴｒ２内のキャリアを抜くようにする。
【００５６】
以上の説明では、下側アームのトランジスタＴｒ２をオン／オフさせる場合に、上側アームのトランジスタＴｒ１内に滞留するキャリアを引き抜く場合の動作を中心に説明したが、上側アームのトランジスタＴｒ１をオン／オフさせる場合に、下側アームのトランジスタＴｒ２内に滞留するキャリアを引き抜く場合の動作についても同様である。
【００５７】
抵抗器ＲＵ（ＲＬ）およびＮ型ＭＯＳトランジスタＭ２３Ｕ（Ｍ２３Ｌ）を介するキャリア引き抜き経路は、抵抗器ＲＵ（ＲＬ）によってインピーダンスを高めるようにしたが、抵抗器ＲＵ（ＲＬ）を省略してＮ型ＭＯＳトランジスタＭ２３Ｕ（Ｍ２３Ｌ）のオン抵抗を高めるようにしてもよい。Ｎ型ＭＯＳトランジスタＭ２３Ｕ（Ｍ２３Ｌ）のオン抵抗は、印加する制御信号Ｖｇ２３Ｕ（Ｖｇ２３Ｌ）のＨレベル時の電圧値を下げることによって高められる。
【００５８】
Ｖｃｅ検知回路１３Ｌでコレクタ端子−エミッタ端子間電圧ＶｃｅＬを検知する代わりに、コレクタ電流を検知してトランジスタＴｒ２のターンオフ直前の状態（タイミングｔ２、ｔ９、ｔ１５）を検出するようにしてもよい。この場合には、トランジスタＴｒ２のコレクタ端子に流れ込むコレクタ電流の値が所定値以下になると検出信号を制御回路１２１Ｌへ出力すればよい。
【００５９】
本発明による駆動回路は、一般的なバイポーラトランジスタだけに使用されるものではなく、ベース端子からキャリアを引き抜いてターンオフさせるときに、キャリア引き抜き速度が速すぎてベース信号が振動を起こすような種々の半導体素子に適用できる。とくに、トランジスタの動作が速く、電流の時間的変化が大きいことによるサージが発生しやすい半導体素子に対して本発明による駆動方法が有効である。
【００６０】
特許請求の範囲における各構成要素と、発明の実施の形態における各構成要素との対応について説明する。パルス電流発生手段は、たとえば、パルス発生回路１１と、直流電源Ｖｓと、ダイオードＤｓ１およびＤｓ２と、スイッチＳＷ１およびＳＷ２と、トランスＴＢとによって構成される。制御端子は、たとえば、ベース端子が対応する。第１のスイッチ手段は、たとえば、ボディダイオードＤ２１Ｕ（Ｄ２１Ｌ）およびＮ型ＭＯＳトランジスタＭ２２Ｕ（Ｍ２２Ｌ）によって構成される。第２のスイッチ手段は、たとえば、ボディダイオードＤ２２Ｕ（Ｄ２２Ｌ）およびＮ型ＭＯＳトランジスタＭ２１Ｕ（Ｍ２１Ｌ）によって構成される。電荷は、キャリアが対応する。電荷引き抜き手段は、たとえば、抵抗器ＲＵ（ＲＬ）およびＮ型ＭＯＳトランジスタＭ２３Ｕ（Ｍ２３Ｌ）によって構成される。ターンオフ検出手段は、たとえば、Ｖｃｅ検知回路１３Ｕ（１３Ｌ）によって構成される。所定時間Ｔｄは、たとえば、デットタイムが対応する。
【００６１】
第１の電流制御型トランジスタは、トランジスタＴｒ１が対応する。第１の電荷引き抜き手段は、たとえば、抵抗器ＲＵおよびＮ型ＭＯＳトランジスタＭ２３Ｕによって構成される。第１のターンオフ検出手段は、たとえば、Ｖｃｅ検知回路１３Ｕによって構成される。第２の電流制御型トランジスタは、トランジスタＴｒ２が対応する。第３のスイッチ手段は、たとえば、ボディダイオードＤ２１ＬおよびＮ型ＭＯＳトランジスタＭ２２Ｌによって構成される。第４のスイッチ手段は、たとえば、ボディダイオードＤ２２ＬおよびＮ型ＭＯＳトランジスタＭ２１Ｌによって構成される。第２の電荷引き抜き手段は、たとえば、抵抗器ＲＬおよびＮ型ＭＯＳトランジスタＭ２３Ｌによって構成される。第２のターンオフ検出手段は、たとえば、Ｖｃｅ検知回路１３Ｌによって構成される。なお、本発明の特徴的な機能を損なわない限り、各構成要素は上記構成に限定されるものではない。
【図面の簡単な説明】
【図１】一実施の形態による電流制御型半導体素子の駆動回路を示す図である。
【図２】図１の駆動回路各部の動作タイミングを説明するタイミングチャートである。
【図３】従来の技術による電流制御型半導体素子の駆動回路を示す図である。
【図４】図３の駆動回路各部の動作タイミングを説明するタイミングチャートである。
【符号の説明】
１１…パルス発生回路、 １３Ｕ,１３Ｌ…Ｖｃｅ検知回路、
１２１Ｕ,１２１Ｌ…制御回路、
１４１Ｕ、１４１Ｌ…タイミング検知回路、
Ｌ…誘導性負荷、
Ｍ２１Ｕ〜Ｍ２３Ｕ,Ｍ２１Ｌ〜Ｍ２３Ｌ…Ｎ型ＭＯＳトランジスタ、
Ｔｒ１,Ｔｒ２…トランジスタ、 Ｖｓ,Ｖｄ…直流電源[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a drive circuit used in a current control type semiconductor element that is turned on / off by controlling a current flowing into a control terminal, and a drive device for the current control type semiconductor element.
[0002]
[Prior art]
As a current control type switching transistor element for driving an inductive load, for example, one disclosed in JP-A-6-252408 is known. FIG. 3 shows a conventional driving circuit for driving an inductive load using such a current control type semiconductor element. The transistor Tr1 is turned on / off according to a current flowing from the drive circuit to the base terminal, and drives an inductive load (not shown) connected to the transistor Tr1.
[0003]
The drive circuit includes a pulse power supply, a control circuit 92, and N-type MOS transistors 93 and 94. The pulse power supply includes a pulse generation circuit 91, a DC power supply Vs, diodes Ds1 and Ds2, switches SW1 and SW2, and a transformer T. A primary winding P and a secondary winding S are wound around the transformer T.
[0004]
In the circuit on the primary winding P side of the transformer T, switches SW1 and SW2 are connected in series in order to apply the voltage of the DC power source Vs to the primary winding P in the positive direction (upward toward the dots in the figure). Yes. Further, diodes Ds1 and Ds2 are connected in series in a direction in which the current flowing through the primary winding P is circulated. The pulse generation circuit 91 outputs a pulsed control signal Vg91 so as to turn on / off the set of switches SW1 and SW2 at a predetermined cycle.
[0005]
N-type MOS transistors 93 and 94 are connected in series to the circuit on the secondary winding S side of the transformer T so that the polarities of the built-in body diodes are opposite to each other. The body diode D93 is built in the N-type MOS transistor 93. The body diode D94 is built in the N-type MOS transistor 94. Control circuit 92 outputs control signals Vg93 and Vg94 so that either one of N-type MOS transistors 93 and 94 is turned on and the other is turned off. Note that a parasitic inductance Ls exists in the current path on the secondary winding S side that supplies current to the base terminal of the transistor Tr1.
[0006]
The operation timing of the drive circuit described above will be described. FIG. 4 is a timing chart for explaining the operation timing of each part of the drive circuit of FIG. In FIG. 4, the control signal Vg 91 output from the pulse generation circuit 91, the voltage V 2 induced in the secondary winding S, the control signal Vg 94 applied to the gate terminal of the N-type MOS transistor 94, and the N-type MOS transistor 93 The waveforms of the control signal Vg93 applied to the gate terminal, the current I2 flowing into the base terminal of the transistor Tr1, the voltage Vbe between the base terminal and the emitter terminal of the transistor Tr1, and the voltage Vce between the collector terminal and the emitter terminal of the transistor Tr1 are shown. ing.
[0007]
As described above, the control signal Vg91 is repeatedly turned on / off at a predetermined cycle. When the control signal Vg91 becomes H level, the switches SW1 and SW2 are turned on. At this time, the current flowing through the primary winding P of the transformer T increases, and the voltage V2 induced in the secondary winding S becomes positive. When the control signal Vg91 becomes L level, the switches SW1 and SW2 are turned off. At this time, the current flowing through the primary winding P of the transformer T is reduced by circulating through the diodes Ds1 and Ds2, and the voltage V2 induced in the secondary winding S is in a negative direction.
[0008]
At timing t1, when the control circuit 92 sets the control signal Vg94 to the H level and the control signal Vg93 to the L level, the N-type MOS transistor 94 is turned on and the N-type MOS transistor 93 is turned off. In the circuit on the secondary winding S side, the current half-wave rectified by the body diode D93 of the N-type MOS transistor 93 flows into the base terminal of the transistor Tr1 via the N-type MOS transistor 94. As a result, the transistor Tr1 is turned on when carriers are injected into the transistor Tr1. Due to the presence of the parasitic inductance Ls described above, the current I2 flowing through the base terminal of the transistor Tr1 gradually increases, and the waveform thereof becomes a pulse-like waveform having an upward slope.
[0009]
At timing t2, when the control circuit 92 sets the control signal Vg94 to the L level and the control signal Vg93 to the H level, the N-type MOS transistor 94 is turned off and the N-type MOS transistor 93 is turned on. In the circuit on the secondary winding S side, the current half-wave rectified by the body diode D94 of the N-type MOS transistor 94 is passed through the N-type MOS transistor 93 to the dot side (FIG. 3). Flowing. As a result, the transistor Tr1 is turned off by removing the carrier from the base terminal.
[0010]
[Problems to be solved by the invention]
When the transistor Tr1 is turned off, the base terminal-emitter terminal voltage Vbe may oscillate as shown in FIG. 4 for the following reason, and the transistor Tr1 may be turned on by mistake. In general, in addition to the parasitic inductance Ls, for example, the on-resistance and wiring resistance of the N-type MOS transistors 93 and 94 and the parasitic capacitance component exist in the current path through which the base current flows. When the transistor Tr1 is a current-driven element, it is necessary to rapidly release the energy accumulated in the parasitic inductance Ls in order to turn off in a very short time from a state where a large base current is flowing. When an RLC resonance phenomenon due to parasitic elements occurs during the energy release, the base voltage terminal-emitter terminal voltage Vbe vibrates violently. When the base voltage rises to the on-voltage (about 0.7 V) of the transistor Tr1, the transistor Tr1 is erroneously turned on and a collector current flows. As a result, the collector terminal-emitter terminal voltage Vce also vibrates greatly. In FIG. 4, a current I2 represents a waveform of a base current, the + side is a current that flows into the base terminal, and the − side is a current that flows when a carrier is extracted from the base terminal.
[0011]
Note that the base voltage oscillation can be suppressed by increasing the on-resistance of the N-type MOS transistor 93 so that carrier extraction from the base terminal is not performed suddenly. However, after the turn-off control of the transistor Tr1 is started at the timing t2. Actually, the time until the transistor Tr1 is turned off (storage time ts) becomes long.
[0012]
SUMMARY OF THE INVENTION An object of the present invention is to provide a current control type semiconductor element drive circuit and a current control type which are capable of suppressing oscillation of a signal at a control terminal during turn-off without increasing storage time and preventing erroneous turn-on. An object of the present invention is to provide a semiconductor device driving apparatus.
[0013]
[Means for Solving the Problems]
(1) A drive circuit for a current control type semiconductor device according to the first aspect of the invention comprises a pulse current generating means for alternately generating a positive pulse current and a negative pulse current, a pulse current generating means and a current control. A first switch means for supplying a positive pulsed current to the control terminal, and a pulse current generating means and a control terminal of the current control type transistor. A second switching means for supplying a negative pulsed current to the control terminal and extracting the charge in the current control type transistor from the control terminal; and a second switching means from the control terminal of the current control type transistor without passing through the second switching means. A charge extracting means for extracting the charge in the current control type transistor, a turn-off detection means for detecting a sign of turn-off of the current control type transistor, and (1) current control. During the ON period in which the transistor is turned on / off at a predetermined carrier cycle Tc, the first switch means is instructed to supply a positive pulsed current. (2) The current control transistor is turned on / off at the predetermined carrier cycle Tc. Until the sign is detected by the turn-off detection means during the off period, the second switch means is instructed to supply a negative pulse current and the charge is extracted, and the charge extraction means is instructed to extract the charge. After the sign is detected by the turn-off detection means, the second switch means is instructed to stop supplying the negative pulse current and the charge extraction, and (3) a predetermined time from the end of the ON period of the current control type transistor. After the lapse of Td and after the elapse of (Tc + Td) from the start of the ON period one cycle before the carrier cycle Tc, the negative switch-like electric current is applied to the second switch means, respectively. By providing a control circuit for instructing the withdrawal of supply and charge of achieving the above object.
(2) A drive circuit for a current control type semiconductor device according to a second aspect of the invention comprises a pulse current generating means for alternately generating a positive pulse current and a negative pulse current, a pulse current generating means and a current control. A first switch means for supplying a positive pulsed current to the control terminal, and a pulse current generating means and a control terminal of the current control type transistor. A second switching means for supplying a negative pulsed current to the control terminal and extracting the charge in the current control type transistor from the control terminal; and a second switching means from the control terminal of the current control type transistor without passing through the second switching means. A charge extracting means for extracting the charge in the current control type transistor, a turn-off detection means for detecting a sign of turn-off of the current control type transistor, and (1) current control. During the ON period in which the transistor is turned on / off at a predetermined carrier cycle Tc, the first switch means is instructed to supply a positive pulsed current. (2) The current control transistor is turned on / off at the predetermined carrier cycle Tc. During the off period until the sign is detected by the turn-off detection means, the second switch means is instructed to supply a negative pulsed current and the charge is extracted, and after the sign is detected by the turn-off detection means Instructing the second switch means to supply a negative pulse current and stopping the extraction of the charge, and instructing the charge extraction means to extract the charge, and (3) a predetermined time from the end of the ON period of the current control type transistor After the lapse of Td and after the elapse of (Tc + Td) from the start of the ON period one cycle before the carrier cycle Tc, the negative switch-like electric current is applied to the second switch means, respectively. By providing a control circuit for instructing the withdrawal of supply and charge of achieving the above object.
(3) The invention according to claim 3 is the current control type semiconductor element drive circuit according to claim 1 or 2, wherein the control circuit gives a negative pulse shape when instructing the supply of a positive pulse current. It is further characterized in that the current supply and the charge extraction are further stopped.
(4) A drive device for a current control type semiconductor device according to the invention of claim 4 is located on the upper arm side with respect to the inductive load and supplies the drive current in the first direction. A first current control type transistor for flowing a current caused by the counter electromotive force in a reverse direction; and a first current control type transistor connected in series with the first current control type transistor and positioned on the lower arm side with respect to the inductive load in a first direction A second current-controlled transistor that supplies a drive current in a second direction different from that of the inductive load and flows a reverse electromotive force generated from the inductive load in the reverse direction, and a positive pulse current and a negative pulse current. Alternately generated pulse current generating means, and first switch means interposed between the pulse current generating means and the control terminal of the first current control type transistor to supply a positive pulsed current to the control terminal; , Pa Current supply means and a control terminal of the first current control type transistor to supply a negative pulsed current to the control terminal, and charge in the first current control type transistor from the control terminal. Second switch means for extracting, first charge extracting means for extracting charges in the first current control type transistor from the control terminal of the first current control type transistor without going through the second switch means, A first turn-off detecting means for detecting a sign of turn-off of the current control type transistor, and (1) a first switch means in an on period in which the first current control type transistor is turned on / off at a predetermined carrier period Tc. And (2) a first turn-off detector in an off period in which the first current control type transistor is turned on / off at a predetermined carrier cycle Tc. Until the sign is detected at the second switch means, the second switch means is instructed to supply a negative pulse current and the charge is extracted, the first charge extraction means is instructed to extract the charge, and the first turn-off After the sign is detected by the detection means, the second switch means is instructed to stop supplying the negative pulse current and the charge extraction, and (3) the first current control type transistor is turned on in the reverse direction. During the period of reverse recovery from the on-state, the second switch means has a negative pulse shape after a lapse of a predetermined time Td from the end of the on-period and after a lapse of (Tc + Td) from the start of the on-period one period before the carrier period Tc. A first control circuit for instructing current supply and charge extraction is interposed between the pulse current generating means and the control terminal of the second current control type transistor, and the control terminal has a positive pulse. A third switch means for supplying a squirrel-state current, and a control circuit which is interposed between the pulse current generating means and the control terminal of the second current control type transistor to supply a negative pulse-like current to the control terminal and A fourth switch means for extracting charge in the second current control type transistor from the terminal, and a second current control type transistor in the second current control type transistor without passing through the fourth switch means from the control terminal of the second current control type transistor. A second charge extracting means for extracting charge; a second turn-off detecting means for detecting an indication of turn-off of the second current-controlled transistor; and (1) a second current-controlled transistor having a predetermined carrier cycle Tc. In the ON period during which the ON / OFF operation is performed, the third switch means is instructed to supply a positive pulsed current. (2) The second current control type transistor is turned on / off at a predetermined carrier cycle Tc. Until the sign is detected by the second turn-off detection means during the off-period, the fourth switch means is instructed to supply a negative pulsed current and the charge is extracted, and the second charge extraction means is instructed. Instructing the extraction of electric charge, and after the sign is detected by the second turn-off detecting means, instructing the fourth switching means to supply a negative pulse current and stop the extraction of the electric charge, and (3) the second During a period of reverse recovery from the state in which the current control type transistor is turned on in the reverse direction, after the elapse of a predetermined time Td from the end of the on period, and after the elapse of (Tc + Td) from the start of the on period one cycle before the carrier period Tc The above-described object is achieved by providing each of the fourth switch means with a second control circuit for instructing supply of a negative pulse current and extraction of electric charge.
(5) The current control type semiconductor element drive device according to the invention of claim 5 is located on the upper arm side with respect to the inductive load and supplies the drive current in the first direction, and from the inductive load. A first current control type transistor for flowing a current caused by the counter electromotive force in a reverse direction; and a first current control type transistor connected in series with the first current control type transistor and positioned on the lower arm side with respect to the inductive load in a first direction A second current-controlled transistor that supplies a drive current in a second direction different from that of the inductive load and flows a reverse electromotive force generated from the inductive load in the reverse direction, and a positive pulse current and a negative pulse current. Alternately generated pulse current generating means, and first switch means interposed between the pulse current generating means and the control terminal of the first current control type transistor to supply a positive pulsed current to the control terminal; , Pa Current supply means and a control terminal of the first current control type transistor to supply a negative pulsed current to the control terminal, and charge in the first current control type transistor from the control terminal. Second switch means for extracting, first charge extracting means for extracting charges in the first current control type transistor from the control terminal of the first current control type transistor without going through the second switch means, A first turn-off detecting means for detecting a sign of turn-off of the current control type transistor, and (1) a first switch means in an on period in which the first current control type transistor is turned on / off at a predetermined carrier period Tc. And (2) a first turn-off detector in an off period in which the first current control type transistor is turned on / off at a predetermined carrier cycle Tc. Until the sign is detected, the second switch means is instructed to supply a negative pulse current and the charge is extracted. After the sign is detected by the first turn-off detecting means, the second switch Instructing the means to stop supplying the negative pulse current and extracting the charge, and instructing the first charge extracting means to extract the charge. (3) The first current control type transistor is turned on in the reverse direction. During the period of reverse recovery from the on-state, the second switch means has a negative pulse shape after a lapse of a predetermined time Td from the end of the on-period and after a lapse of (Tc + Td) from the start of the on-period one period before the carrier period Tc. A first control circuit for instructing current supply and charge extraction is interposed between the pulse current generating means and the control terminal of the second current control type transistor, and the control terminal has a positive pulse. A third switch means for supplying a squirrel-state current, and a control circuit which is interposed between the pulse current generating means and the control terminal of the second current control type transistor to supply a negative pulse-like current to the control terminal and A fourth switch means for extracting charge in the second current control type transistor from the terminal, and a second current control type transistor in the second current control type transistor without passing through the fourth switch means from the control terminal of the second current control type transistor. A second charge extracting means for extracting charge; a second turn-off detecting means for detecting an indication of turn-off of the second current-controlled transistor; and (1) a second current-controlled transistor having a predetermined carrier cycle Tc. In the ON period during which the ON / OFF operation is performed, the third switch means is instructed to supply a positive pulsed current. (2) The second current control type transistor is turned on / off at a predetermined carrier cycle Tc. Until the sign is detected by the second turn-off detection means during the off period during which the fourth switch means supplies the negative pulse current and the charge is drawn, the sign is detected by the second turn-off detection means. Is detected, the fourth switch means is instructed to stop supplying the negative pulse current and the charge is extracted, and the second charge extracting means is instructed to extract the charge, and (3) the second During a period of reverse recovery from the state in which the current control type transistor is turned on in the reverse direction, after the elapse of a predetermined time Td from the end of the on period, and after the elapse of (Tc + Td) from the start of the on period one cycle before the carrier period Tc The above-described object is achieved by providing each of the fourth switch means with a second control circuit for instructing supply of a negative pulse current and extraction of electric charge.
(6) The invention according to claim 6 is the current control type semiconductor device drive device according to claim 4 or 5, wherein each of the first control circuit and the second control circuit has a positive pulse current. When the supply is instructed, it is further instructed to stop the supply of the negative pulse current and the extraction of the charge.
[0014]
【The invention's effect】
(1) According to the first to sixth aspects of the present invention, the pulsed current from the pulse current generating means for alternately generating positive and negative pulsed currents is turned on / off with the current control type transistor turned on / off at a predetermined carrier cycle Tc. During the on period when the transistor is turned off, the first (third) switch means rectifies and supplies a positive pulsed current to the control terminal of the current control transistor, and the current control transistor is turned off during the off period of the current control transistor. Until the sign of is detected, the second (fourth) switch means rectifies and supplies a negative pulsed current to the control terminal of the current control type transistor. Until the sign of turn-off is detected, the second (fourth) switch means pulls out the charge from the control terminal of the current-controlled transistor, and after the sign of turn-off is detected, the supply of the negative pulse current is stopped. The charge extraction is performed only by the charge extraction means. Further, a negative pulsed current is supplied to the control terminal of the current control type transistor after the end of the predetermined period Td from the end of the ON period and (Tc + Td) after the start of the ON period one cycle before. As a result, vibration at the control terminal of the current control type semiconductor element can be prevented and a negative pulsed current can be supplied at a necessary timing.
(2) In the inventions according to claims 3 and 6, since the supply of the negative pulsed current is stopped when the supply of the positive pulsed current is instructed, the charge is extracted while supplying the charge. Therefore, it is possible to prevent conflicting operations.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a diagram showing a drive circuit for a current control type semiconductor device according to an embodiment of the present invention. In FIG. 1, a driving circuit for driving the transistor Tr1 and a driving circuit for driving the transistor Tr2 are connected in the vertical direction to form a half bridge by the transistors Tr1 and Tr2. Transistors Tr1 and Tr2 supply drive current to an inductive load L composed of a motor or the like. For example, the collector terminal of the transistor Tr1 is connected to the positive side of the DC power source Vd, and the emitter terminal of the transistor Tr2 is connected to the negative side of the DC power source Vd. An inductive load L is connected between the emitter terminal of the transistor Tr1 and the collector terminal of the transistor Tr2. Here, it is assumed that the other end of the inductive load L is connected to the positive electrode side of the DC power supply Vd.
[0016]
Such a drive circuit for a current control element that drives the inductive load L is used, for example, in a chopper circuit that controls an induction motor, an H-bridge circuit, or the like. The half bridge constitutes one side of the H bridge.
[0017]
The transistor Tr1 constituting the upper arm is turned on / off according to the pulse current IBU flowing from the drive circuit to the base terminal. The transistor Tr2 constituting the lower arm is turned on / off according to the pulse current IBL flowing from the drive circuit to the base terminal. The upper arm drive circuit includes a pulse power supply, a control circuit 121U, N-type MOS transistors M21U, M22U, and M23U, a Vce detection circuit 13U, and a timing detection circuit 141U. The drive circuit for the lower arm includes a pulse power supply, a control circuit 121L, N-type MOS transistors M21L, M22L and M23L, a Vce detection circuit 13L, and a timing detection circuit 141L.
[0018]
The pulse power supply is commonly used for the upper and lower arms. The pulse power supply includes a pulse generation circuit 11, a DC power supply Vs, diodes Ds1 and Ds2, switches SW1 and SW2, and a transformer TB. Secondary windings SU and SL are wound around the transformer TB with the core and the primary winding P in common. Secondary windings SU and SL are wound with opposite polarities.
[0019]
In the circuit on the primary winding P side of the transformer TB, the switches SW1 and SW2 are connected to the primary winding P in order to apply the voltage of the DC power source Vs to the primary winding P in the positive direction (upward toward the dots in the figure). Connected in series. Further, diodes Ds1 and Ds2 are connected in series with the primary winding P in a direction in which the current flowing through the primary winding P is circulated. The pulse generation circuit 11 outputs a pulsed control signal Vg11 so that the switches SW1 and SW2 are turned on / off at a predetermined cycle. The frequency of the control signal Vg11 is set sufficiently higher than a signal for driving transistors Tr1 and Tr2 described later.
[0020]
When the control signal Vg11 becomes H level, the switches SW1 and SW2 are turned on. At this time, the current flowing through the primary winding P of the transformer TB increases, the voltage V2U induced in the secondary winding SU is in the positive direction, and the voltage V2L induced in the secondary winding SL is in the negative direction. become. When the control signal Vg11 becomes L level, the switches SW1 and SW2 are turned off. At this time, the current flowing through the primary winding P of the transformer TB is circulated through the diodes Ds1 and Ds2 and decreases. The voltage V2U induced in the secondary winding SU has a negative direction, and the voltage V2L induced in the secondary winding SL has a positive direction.
[0021]
The circuit on the secondary winding SU side of the transformer TB constitutes the upper arm. N-type MOS transistors M21U and M22U are connected in series to the upper arm so that the polarities of the built-in body diodes are opposite to each other. The body diode D21U is built in the N-type MOS transistor M21U. The body diode D22U is built in the N-type MOS transistor M22U. A resistor RU and an N-type MOS transistor M23U are connected in series between the base terminal and the emitter terminal of the transistor Tr1. Here, a parasitic inductance LsU exists in the current path on the secondary winding SU side that supplies current to the base terminal of the transistor Tr1.
[0022]
A drive command (upper arm command) for the transistor Tr1 is input to the control circuit 121U via the photocoupler 101 from an external controller (not shown). When a drive command for transistor Tr1 is input, control circuit 121U outputs control signals Vg21U and Vg22U to turn on one of N-type MOS transistors M21U and M22U and turn off the other in accordance with the drive command. . The control circuit 121U further outputs a control signal Vg23U for turning on / off the N-type MOS transistor M23U. The Vce detection circuit 13U detects the voltage VceU between the collector terminal and the emitter terminal of the transistor Tr1.
[0023]
The timing detection circuit 141U detects the rising and falling timings of the voltage V2U waveform induced in the secondary winding SU, and sends the timing signal CK_U to the control circuit 121U. The control circuit 121U outputs the control signals Vg21U to Vg23U in accordance with the rising and falling edges of the timing signal CK_U.
[0024]
The circuit on the secondary winding SL side of the transformer TB constitutes the lower arm. N-type MOS transistors M21L and M22L are connected in series to the lower arm so that the polarities of the built-in body diodes are opposite to each other. The body diode D21L is built in the N-type MOS transistor M21L. The body diode D22L is built in the N-type MOS transistor M22L. A resistor RL and an N-type MOS transistor M23L are connected in series between the base terminal and the emitter terminal of the transistor Tr2. Here, a parasitic inductance LsL exists in the current path on the secondary winding SL side that supplies current to the base terminal of the transistor Tr2.
[0025]
A drive command (lower arm command) for the transistor Tr2 is input to the control circuit 121L via the photocoupler 102 from an external controller (not shown). When a drive command for transistor Tr2 is input, control circuit 121L outputs control signals Vg21L and Vg22L to turn on one of N-type MOS transistors M21L and M22L and turn off the other in accordance with the drive command. . The control circuit 121L further outputs a control signal Vg23L for turning on / off the N-type MOS transistor M23L. The Vce detection circuit 13L detects the voltage VceL between the collector terminal and the emitter terminal of the transistor Tr2.
[0026]
The timing detection circuit 141L detects the rising and falling timings of the voltage V2L waveform induced in the secondary winding SL, and sends a timing signal CK_L to the control circuit 121L. The control circuit 121L outputs the control signals Vg21L to Vg23L in accordance with the rising and falling edges of the timing signal CK_L.
[0027]
The operation timing of the above driving circuit will be described. FIG. 2 is a timing chart for explaining the operation timing of the drive circuit of FIG. In FIG. 2, an upper arm command input to the control circuit 121U from the external controller (not shown) via the photocoupler 101, a lower arm command input to the control circuit 121L from the external controller (not shown) via the photocoupler 102, A control signal Vg22U applied to the gate terminal of the N-type MOS transistor M22U (command to actually drive the transistor Tr1 of the upper arm), a control signal Vg22L applied to the gate terminal of the N-type MOS transistor M22L (actually the lower arm Command to drive transistor Tr2), waveform of control signal Vg21U applied to the gate terminal of N-type MOS transistor M21U (command to apply a negative pulse to transistor Tr1 on the upper arm), applied to gate terminal of N-type MOS transistor M23U Control signal Vg23U The waveform, the waveform of the control signal Vg21L applied to the gate terminal of the N-type MOS transistor M21L (command to apply a negative pulse to the transistor Tr2 on the lower arm), the control signal Vg23L applied to the gate terminal of the N-type MOS transistor M23L Each waveform is shown.
[0028]
As the upper arm command and the lower arm command input from the external controller, a complementary signal having a carrier cycle Tc is input. The carrier cycle Tc is an interval from the center of the on (off) command pulse to the center of the next on (off) command pulse. The on (off) command pulse width is given by pulse width modulation (PWM). The complementary signal is a signal that turns off when one of the upper and lower arm commands is turned on. There is no dead time in the upper and lower arm commands from the external controller. The dead time is a time for outputting an off command to both the transistors Tr1 and Tr2 of the upper and lower arms in the half bridge.
[0029]
When the lower arm drive command by the external controller is turned on, the control circuit 121L constituting the lower arm sets the control signal Vg22L to the H level and the control signals Vg23L and Vg21L to the L level in accordance with the rising edge of the timing signal CK_L. To do. As a result, the N-type MOS transistor M22L is turned on and the N-type MOS transistors M23L and M21L are turned off. In the circuit on the secondary winding SL side, a positive pulse current half-wave rectified by the body diode D21L of the N-type MOS transistor M21L flows into the base terminal of the transistor Tr2 via the N-type MOS transistor M22L. As a result, the transistor Tr2 is turned on after being injected with carriers (A section in FIG. 2).
[0030]
Note that, due to the presence of the parasitic inductance LsL described above, the current IBL flowing through the base terminal of the transistor Tr2 gradually increases, and its waveform becomes a pulse-like waveform having an upward slope. Since the pulse period of the control signal Vg11 by the pulse generation circuit 11 is made sufficiently smaller than the lifetime of the carrier in the transistor Tr2, even if the current IBL flowing through the base terminal of the transistor Tr2 is a pulsed drive current, the transistor Tr2 can be turned on. The same applies to a transistor Tr1 described later.
[0031]
When the transistor Tr2 is turned on, a current flows in the direction indicated by (1) in FIG. When the lower arm drive command from the external controller is turned off, the control circuit 121L sets the control signal Vg22L to the L level and the control signals Vg23L and Vg21L to the H level in accordance with the falling edge of the timing signal CK_L at the timing t1 in FIG. To do. Accordingly, N-type MOS transistor M22L is turned off, and N-type MOS transistors M23L and M21L are turned on. In the circuit on the secondary winding SL side, the negative pulse current half-wave rectified by the body diode D22L of the N-type MOS transistor M22L is opposite to the dot of the secondary winding SL via the N-type MOS transistor M21L. To flow. Thereby, extraction of carriers in the transistor Tr2 is started from the base terminal of the transistor Tr2. At this time, carrier extraction along the path via the resistor RL and the N-type MOS transistor M23L is also performed.
[0032]
In the transistor Tr2, internal carriers decrease and the collector terminal-emitter terminal voltage VceL increases. When the voltage VceL between the collector terminal and the emitter terminal rises to a predetermined value at the timing t2 immediately before the transistor Tr2 is turned off, the Vce detection circuit 13L detects this and outputs a detection signal to the control circuit 121L. When the control signal Vg21L is set to L level according to the detection signal input by the control circuit 121L, the N-type MOS transistor M21L is turned off. As a result, the carrier extraction current in the transistor Tr2 is reduced, the base terminal-emitter terminal voltage Vbe gradually decreases, and the transistor Tr2 is turned off. The timings t1 to t2 described above indicate the timing when the transistor Tr2 is turned off from the forward conduction state.
[0033]
Limiting the carrier extraction current IBL flowing from the base terminal of the transistor Tr2 after the timing t2 increases the R component of the damping factor of the RLC resonance phenomenon and suppresses voltage oscillation at the base terminal. As a result, the transistor Tr2 is turned off when the voltage Vbe between the base terminal and the emitter terminal gradually decreases, and does not turn on again after turning off.
[0034]
When the transistor Tr2 is turned off, a back electromotive force is generated from the inductive load L, and a current due to this back electromotive force is applied to the transistor Tr1 via the body diode D23U and the resistor RU built in the N-type MOS transistor M23U of the upper arm. Flow into the base terminal. The transistor Tr1 is reverse-biased between the collector and the emitter and turned on in the reverse direction, and the circulating current due to the back electromotive force flows in the direction indicated by (2) in FIG. 1 (B section in FIG. 2).
[0035]
The control circuit 121U constituting the upper arm provides a dead time Td between when the lower arm command is turned off and when the upper arm command is turned on until the actual control signal Vg22U is set to the H level. Due to this dead time Td, the transistors Tr1 and Tr2 of the upper and lower arms are simultaneously turned on in the forward direction to prevent an excessive through current from flowing.
[0036]
At timing t4 after the dead time, the control circuit 121U sets the control signal Vg22U to the H level, the control signal Vg23U to the L level, and the control signal Vg21U to the L level in time with the rising edge of the timing signal CK_U. Therefore, N-type MOS transistor M22U is turned on, and N-type MOS transistors M23U and M21U are turned off. In the circuit on the secondary winding SU side, a positive pulse current half-wave rectified by the body diode D21U of the N-type MOS transistor M21U flows into the base terminal of the transistor Tr1 via the N-type MOS transistor M22U. Thereby, carriers are injected into the transistor Tr1. In this state, the transistor Tr1 remains on in the reverse direction.
[0037]
When the upper arm drive command from the external controller is turned off, the control circuit 121U sets the control signal Vg22U to the L level, the control signal Vg23U to the H level, and the control signal Vg21U to the L level at timing t5. As a result, the N-type MOS transistor M22U is turned off, the N-type MOS transistor M23U is turned on, and the N-type MOS transistor M21U is turned off.
[0038]
The control circuit 121L constituting the lower arm provides a dead time Td between when the upper arm command is turned off and when the lower arm command is turned on until the actual control signal Vg22L is set to the H level. At timing t6 after the dead time, the control circuit 121L sets the control signal Vg22L to the H level, the control signal Vg23L to the L level, and the control signal Vg21L to the L level in accordance with the rising edge of the timing signal CK_L. Therefore, N-type MOS transistor M22L is turned on, and N-type MOS transistors M23L and M21L are turned off. In the circuit on the secondary winding SL side, a positive pulse current half-wave rectified by the body diode D21L of the N-type MOS transistor M21L flows into the base terminal of the transistor Tr2 via the N-type MOS transistor M22L. As a result, the transistor Tr2 is turned on by carrier injection, and a current flows in the direction indicated by (3) in FIG.
[0039]
On the other hand, the control circuit 121U sets the control signal Vg21U to the H level in synchronization with the falling edge of the timing signal CK_U at the timing t6 when the dead time Td is set after setting the control signal Vg22U to the L level. As a result, the N-type MOS transistor M21U is turned on. In the circuit on the secondary winding SU side, a negative pulse current half-wave rectified by the body diode D22U of the N-type MOS transistor M22U flows to the dot side of the secondary winding SU via the N-type MOS transistor M21U. (Negative pulse P1).
[0040]
The transistor Tr1 that has been turned on in the reverse direction starts to decrease in number due to the fact that the transistor Tr2 is turned on and the current (2) does not flow and the carrier Tr1 is extracted. Carrier extraction is performed through a path through the body diode D22U and the N-type MOS transistor M21U and a path through the resistor RU and the N-type MOS transistor M23U. As a result, the carrier in the transistor Tr1 decreases rapidly, and the transistor Tr1 is turned off.
[0041]
The negative pulse P1 described above is generated at the timing when the transistor Tr1 reversely recovers from the reverse conducting state. A supplement will be made immediately after timing t6. When the transistor Tr2 is turned on while the transistor Tr1 is turned on in the reverse direction, the transistor Tr1 enters a reverse recovery operation, and the carriers accumulated in the transistor Tr1 stay as they are. If this is left unattended, the transistor Tr1 is in an off state, but a current flows in the collector-emitter direction, that is, in the forward direction, and there is a possibility that a large through current that passes through the transistor Tr1 and the transistor Tr2 flows. However, when the current flowing through the inductive load L changes from the above (2) to the above (3), carriers in the transistor Tr1 are quickly drawn out, so that a forward current is prevented from flowing through the transistor Tr1. .
[0042]
The control circuit 121U sets the control signal Vg21U to the L level in accordance with the next rising edge of the timing signal CK_U. Thereby, the N-type MOS transistor M21U is turned off, and the negative pulse P1 ends.
[0043]
The external controller outputs the drive command for the upper and lower arms described above at the carrier cycle Tc. The drive pulse width is appropriately changed by PWM. The control circuit 121U sets the control signal Vg21U to the H level in synchronization with the falling edge of the timing signal CK_U at the timing t7 after (Tc + Td) has elapsed from the timing t4 when the control signal Vg22U has been set to the H level. As a result, the N-type MOS transistor M21U is turned on. In the circuit on the secondary winding SU side, a negative pulse current half-wave rectified by the body diode D22U of the N-type MOS transistor M22U flows to the dot side of the secondary winding SU via the N-type MOS transistor M21U. (Negative pulse P2), carrier extraction in the transistor Tr1 is performed.
[0044]
When the lower arm drive command from the external controller is turned off, the control circuit 121L sets the control signal Vg22L to the L level and the control signals Vg23L and Vg21L to the H level at the timing t8 in accordance with the falling edge of the timing signal CK_L. This operation is the same as the operation at the timing t1 described above.
[0045]
In the transistor Tr2, internal carriers decrease and the collector terminal-emitter terminal voltage VceL increases. When the voltage VceL between the collector terminal and the emitter terminal rises to a predetermined value at timing t9 immediately before the transistor Tr2 is turned off, the Vce detection circuit 13L detects this and outputs a detection signal to the control circuit 121L. This operation is the same as the operation at the timing t2 described above. When the control circuit 121L receives the detection signal and reduces the carrier extraction current in the transistor Tr2, the voltage Vbe between the base terminal and the emitter terminal gradually decreases, and the transistor Tr2 is turned off.
[0046]
The control circuit 121U constituting the upper arm provides a dead time Td between when the lower arm command is turned off and when the upper arm command is turned on until the actual control signal Vg22U is set to the H level. At timing t10 after the dead time, the control circuit 121U sets the control signal Vg22U to the H level, the control signal Vg23U to the L level, and the control signal Vg21U to the L level in time with the rising edge of the timing signal CK_U. This operation is the same as the operation at the timing t4 described above. Further, the control circuit 121U sets the control signal Vg21U to the L level at timing t10. In the operation at timing t10, the negative pulse P2 is stopped, the carrier extraction in the transistor Tr1 is stopped, and the carrier injection into the transistor Tr1 is started.
[0047]
When the upper arm drive command from the external controller is turned off, the control circuit 121U sets the control signal Vg22U to the L level, the control signal Vg23U to the H level, and the control signal Vg21U to the L level at timing t11. This operation is the same as the operation at the timing t5 described above.
[0048]
The control circuit 121L constituting the lower arm sets the control signal Vg22L to the H level in accordance with the rising edge of the timing signal CK_L at the timing t12 after the dead time after the upper arm command is turned off and the lower arm command is turned on. Further, the control signal Vg23L is kept at the L level, and the control signal Vg21L is kept at the L level. On the other hand, the control circuit 121U sets the control signal Vg21U to the H level in synchronization with the falling edge of the timing signal CK_U at the timing t12 when the dead time Td is set after the control signal Vg22U is set to the L level. Thereby, the negative pulse P3 is generated at the timing of reverse recovery by the transistor Tr1 in the same manner as the negative pulse P1 at the timing t6 described above.
[0049]
A case where the pulse width of the drive command from the external controller is smaller than the dead time Td will be described. In this case, if the control circuit 121U provides the dead time Td from the time when the lower arm command is turned off and the upper arm command is turned on, the drive command pulse ends at the dead time end time, so that the control signal Vg22U is set to the H level. I can't. For this reason, the change timing at which the control signal Vg22U changes from the H level to the L level cannot be obtained, and the negative pulse similar to the timing t6 and the timing t12 described above cannot be generated.
[0050]
However, the control circuit 121U sets the control signal Vg21U to the H level in synchronization with the falling edge of the timing signal CK_U at the timing t13 after (Tc + Td) has elapsed from the timing t10 when the control signal Vg22U has been set to the H level. As a result, the N-type MOS transistor M21U is turned on, a negative pulse P4 is generated, and the carrier is extracted from the transistor Tr1.
[0051]
On the other hand, when the lower arm drive command from the external controller is turned off, the control circuit 121L sets the control signal Vg22L to the L level and the control signals Vg23L and Vg21L to the H level in accordance with the falling edge of the timing signal CK_L at the timing t14. . This operation is similar to the operation at the timings t1 and t8 described above.
[0052]
In the transistor Tr2, internal carriers decrease and the collector terminal-emitter terminal voltage VceL increases. When the collector terminal-emitter terminal voltage VceL rises to a predetermined value at timing t15 immediately before the transistor Tr2 is turned off, the Vce detection circuit 13L detects this and outputs a detection signal to the control circuit 121L. This operation is similar to the operation at the timings t2 and t9 described above. When the control circuit 121L receives the detection signal and reduces the carrier extraction current in the transistor Tr2, the voltage Vbe between the base terminal and the emitter terminal gradually decreases, and the transistor Tr2 is turned off.
[0053]
The control circuit 121L configuring the lower arm sets the control signal Vg22L to the H level in accordance with the rising edge of the timing signal CK_L at the timing t16 after the dead time from the turning off of the upper arm command and the turning on of the lower arm command. Vg23L is set to L level and the control signal Vg21L is continuously set to L level. At this time, since the carrier inside the transistor Tr1 is decreased by the negative pulse P4, the forward current is prevented from flowing through the transistor Tr1, and the transistor Tr1 passes through the transistor Tr2 when the transistor Tr2 is turned on. Current does not flow.
[0054]
According to the embodiment described above, the following effects can be obtained.
(1) When the transistor Tr2 in the lower arm is turned off (timing t1, t8, t14), the Vce detection circuit 13L detects a decrease in the collector terminal-emitter terminal voltage VceL, so that the state immediately before the transistor Tr2 is turned off. (Timing t2, t9, t15) is detected. Therefore, carrier extraction is quickly performed between timing t1 to t2, timing t8 to t9, and timing t14 to t15, and after timing t2, t9, and t15, the carrier extraction current IBL is suppressed and the voltage at the base terminal of the transistor Tr2 Vibration can be suppressed. As a result, erroneous turn-on at turn-off can be prevented without increasing the storage time Ts until the transistor Tr2 is turned off.
(2) When the transistor Tr2 of the lower arm is turned on, the electric charge accumulated in the transistor Tr1 of the upper arm using the current flowing in the dot direction of the secondary winding SU from the timing t6, t12, t16 Was pulled out (negative pulses P1, P3, P4). When there is a reverse recovery charge (carrier) at the time of reverse recovery staying in the transistor Tr1, by pulling it out from the base terminal, a current flows forward while the transistor Tr1 is off. You can save time.
(3) When the carrier is extracted in (1) above, a carrier extraction current is supplied to the base terminal of the transistor Tr2 from timing t1 to t2, from t8 to t9, and from t14 to t15. When the carrier is extracted in (2), the negative pulses P1, P3, Corresponding to P4, a carrier extraction current is allowed to flow through the base terminal of the transistor Tr1. As a result, the amount of heat generated in the circuit can be greatly reduced as compared to the case where a negative pulse current is constantly supplied to the base terminal of the transistor while the transistors Tr1 and Tr2 are turned off.
(4) The control signal Vg21U that extracts the charge accumulated in the transistor Tr1 of the upper arm at the timing when the transistor Tr2 of the lower arm is turned on is as follows. (1) The dead time Td has elapsed since the control signal Vg22U was set to L level. (2) generated at two timings (timing t6 and t12) and (2) timing (timing t7 and t13) when (Tc + Td) has elapsed since the control signal Vg22U was set to H level. However, when the control signal Vg22U is at the H level, the control signal Vg21U is set to the L level. As a result, even when the pulse width of the drive command from the external controller is smaller than the dead time Td and the control signal Vg21U cannot be generated at the timing (1) because the pulse of the control signal Vg22U is not generated (disappears), one carrier cycle The control signal Vg21U can be generated at the timing {circle around (2)} using the previous timing. As a result, it is possible to reliably generate a pulse of the control signal Vg21U and extract the electric charge accumulated in the transistor Tr1, thereby preventing a through current flowing from the transistor Tr1 to the transistor Tr2. .
[0055]
In the above description, a low-impedance carrier extraction path (path through the body diode D22L and the N-type MOS transistor M21L) from the base terminal of the transistor Tr2 from timing t1 (t8, t14) to timing t2 (t9, t15). In addition, the carrier in the transistor Tr2 is extracted through both the high-impedance carrier extraction path (path through the resistor RL and the N-type MOS transistor M23L). Instead, only a low-impedance carrier extraction path may be used. In this case, only the low-impedance carrier extraction path is turned on from the timing t1 (t8, t14) to the timing t2 (t9, t15), and after the timing t2 (t9, t15), the high-impedance carrier extraction path is turned on. The carrier extraction path is switched so that only the transistor is turned on, and the carrier in the transistor Tr2 is extracted.
[0056]
In the above description, when the transistor Tr2 of the lower arm is turned on / off, the operation in the case of extracting the carrier staying in the transistor Tr1 of the upper arm has been mainly described. However, the transistor Tr1 of the upper arm is turned on / off. The same applies to the operation when the carrier staying in the transistor Tr2 of the lower arm is pulled out.
[0057]
The carrier extraction path through the resistor RU (RL) and the N-type MOS transistor M23U (M23L) is designed to increase the impedance by the resistor RU (RL), but the resistor RU (RL) is omitted and the N-type MOS is omitted. The on-resistance of the transistor M23U (M23L) may be increased. The on-resistance of the N-type MOS transistor M23U (M23L) is increased by lowering the voltage value at the H level of the applied control signal Vg23U (Vg23L).
[0058]
Instead of detecting the collector terminal-emitter terminal voltage VceL by the Vce detection circuit 13L, the collector current may be detected to detect the state immediately before the transistor Tr2 is turned off (timing t2, t9, t15). In this case, the detection signal may be output to the control circuit 121L when the value of the collector current flowing into the collector terminal of the transistor Tr2 becomes a predetermined value or less.
[0059]
The drive circuit according to the present invention is not used only for a general bipolar transistor, but when the carrier is pulled out from the base terminal and turned off, the carrier signal is too fast and the base signal vibrates. It can be applied to semiconductor elements. In particular, the driving method according to the present invention is effective for a semiconductor element in which the operation of a transistor is fast and a surge is likely to occur due to a large temporal change in current.
[0060]
The correspondence between each component in the claims and each component in the embodiment of the invention will be described. The pulse current generating means includes, for example, a pulse generating circuit 11, a DC power supply Vs, diodes Ds1 and Ds2, switches SW1 and SW2, and a transformer TB. For example, the base terminal corresponds to the control terminal. The first switch means is constituted by, for example, a body diode D21U (D21L) and an N-type MOS transistor M22U (M22L). The second switch means is constituted by, for example, a body diode D22U (D22L) and an N-type MOS transistor M21U (M21L). The charge corresponds to the carrier. The charge extracting means is constituted by, for example, a resistor RU (RL) and an N-type MOS transistor M23U (M23L). The turn-off detection means is constituted by, for example, a Vce detection circuit 13U (13L). The predetermined time Td corresponds to, for example, a dead time.
[0061]
The first current control transistor corresponds to the transistor Tr1. The first charge extracting means is constituted by, for example, a resistor RU and an N-type MOS transistor M23U. The first turn-off detection means is constituted by, for example, a Vce detection circuit 13U. The second current control transistor corresponds to the transistor Tr2. The third switch means is constituted by, for example, a body diode D21L and an N-type MOS transistor M22L. The fourth switch means is constituted by, for example, a body diode D22L and an N-type MOS transistor M21L. The second charge extracting means is constituted by, for example, a resistor RL and an N-type MOS transistor M23L. The second turn-off detection means is constituted by, for example, a Vce detection circuit 13L. In addition, unless the characteristic function of this invention is impaired, each component is not limited to the said structure.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a drive circuit for a current-controlled semiconductor device according to an embodiment.
FIG. 2 is a timing chart for explaining operation timing of each part of the drive circuit in FIG. 1;
FIG. 3 is a diagram showing a driving circuit for a current control type semiconductor device according to the prior art.
4 is a timing chart for explaining the operation timing of each part of the drive circuit of FIG. 3;
[Explanation of symbols]
11 ... Pulse generation circuit, 13U, 13L ... Vce detection circuit,
121U, 121L ... control circuit,
141U, 141L ... timing detection circuit,
L: Inductive load,
M21U to M23U, M21L to M23L ... N-type MOS transistor,
Tr1, Tr2 ... transistor, Vs, Vd ... DC power supply

Claims (6)

正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、
前記パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記正のパルス状電流を供給する第１のスイッチ手段と、
前記パルス電流発生手段と前記電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記負のパルス状電流を供給するとともに、前記制御端子から前記電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、
前記電流制御型トランジスタの制御端子から前記第２のスイッチ手段を介さずに前記電流制御型トランジスタ内の電荷を引き抜く電荷引き抜き手段と、
前記電流制御型トランジスタのターンオフの兆候を検出するターンオフ検出手段と、
(1)前記電流制御型トランジスタを所定のキャリア周期Ｔｃでオン／オフするオン期間に、前記第１のスイッチ手段に前記正のパルス状電流の供給を指示し、
(2)前記電流制御型トランジスタを前記所定のキャリア周期Ｔｃでオン／オフするオフ期間のうち前記ターンオフ検出手段で前記兆候が検出されるまでの間、前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示するとともに、前記電荷引き抜き手段に前記電荷の引き抜きを指示し、前記ターンオフ検出手段で前記兆候が検出された以降に、前記第２のスイッチ手段に前記負のパルス電流の供給および前記電荷の引き抜きの停止を指示し、
(3)前記電流制御型トランジスタの前記オン期間の終了から所定時間Ｔｄ経過後、および前記キャリア周期Ｔｃの１周期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそれぞれ前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示する制御回路とを備えることを特徴とする電流制御型半導体素子用駆動回路。Pulse current generating means for alternately generating a positive pulse current and a negative pulse current; and
First switch means interposed between the pulse current generating means and a control terminal of a current control type transistor to supply the positive pulsed current to the control terminal;
It is inserted between the pulse current generating means and the control terminal of the current control type transistor, supplies the negative pulsed current to the control terminal, and charges the current control type transistor from the control terminal. A second switch means for pulling out;
Charge extracting means for extracting charges in the current control type transistor from the control terminal of the current control type transistor without passing through the second switch means;
Turn-off detection means for detecting an indication of turn-off of the current-controlled transistor;
(1) Instructing the first switch means to supply the positive pulsed current during an on period in which the current control type transistor is turned on / off at a predetermined carrier cycle Tc,
(2) During the off period in which the current control transistor is turned on / off at the predetermined carrier cycle Tc, the negative pulse is applied to the second switch means until the indication is detected by the turn-off detection means. And instructing the charge extraction means to extract the charge, and after the sign is detected by the turn-off detection means, the negative switch is supplied to the second switch means. Instructing the supply of the pulse current and stopping the extraction of the charge,
(3) The second switch means includes the second switch means after a lapse of a predetermined time Td from the end of the on-period of the current control transistor and after a lapse of (Tc + Td) from the start of the on-period one period before the carrier period Tc. And a control circuit for instructing supply of a negative pulsed current and extraction of the electric charge. 正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、
前記パルス電流発生手段と電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記正のパルス状電流を供給する第１のスイッチ手段と、
前記パルス電流発生手段と前記電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記負のパルス状電流を供給するとともに、前記制御端子から前記電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、
前記電流制御型トランジスタの制御端子から前記第２のスイッチ手段を介さずに前記電流制御型トランジスタ内の電荷を引き抜く電荷引き抜き手段と、
前記電流制御型トランジスタのターンオフの兆候を検出するターンオフ検出手段と、
(1)前記電流制御型トランジスタを所定のキャリア周期Ｔｃでオン／オフするオン期間に、前記第１のスイッチ手段に前記正のパルス状電流の供給を指示し、
(2)前記電流制御型トランジスタを前記所定のキャリア周期Ｔｃでオン／オフするオフ期間のうち前記ターンオフ検出手段で前記兆候が検出されるまでの間、前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示し、前記ターンオフ検出手段で前記兆候が検出された以降に、前記第２のスイッチ手段に前記負のパルス電流の供給および前記電荷の引き抜きの停止を指示するとともに、前記電荷引き抜き手段に前記電荷の引き抜きを指示し、
(3)前記電流制御型トランジスタの前記オン期間の終了から所定時間Ｔｄ経過後、および前記キャリア周期Ｔｃの１周期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそれぞれ前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示する制御回路とを備えることを特徴とする電流制御型半導体素子用駆動回路。Pulse current generating means for alternately generating a positive pulse current and a negative pulse current; and
First switch means interposed between the pulse current generating means and a control terminal of a current control type transistor to supply the positive pulsed current to the control terminal;
It is inserted between the pulse current generating means and the control terminal of the current control type transistor, supplies the negative pulsed current to the control terminal, and charges the current control type transistor from the control terminal. A second switch means for pulling out;
Charge extracting means for extracting charges in the current control type transistor from the control terminal of the current control type transistor without passing through the second switch means;
Turn-off detection means for detecting an indication of turn-off of the current-controlled transistor;
(1) Instructing the first switch means to supply the positive pulsed current during an on period in which the current control type transistor is turned on / off at a predetermined carrier cycle Tc,
(2) During the off period in which the current control transistor is turned on / off at the predetermined carrier cycle Tc, the negative pulse is applied to the second switch means until the indication is detected by the turn-off detection means. Instructing the second switch means to stop the supply of the negative pulse current and the extraction of the charge after the sign-off is detected by the turn-off detection means. And instructing the charge extraction means to extract the charge,
(3) The second switch means includes the second switch means after a lapse of a predetermined time Td from the end of the on-period of the current control transistor and after a lapse of (Tc + Td) from the start of the on-period one period before the carrier period Tc. And a control circuit for instructing supply of a negative pulsed current and extraction of the electric charge. 請求項１または２に記載の電流制御型半導体素子用駆動回路において、
前記制御回路は、前記正のパルス状電流の供給を指示する場合に前記負のパルス状電流の供給および前記電荷の引き抜きを止めるようにさらに指示することを特徴とする電流制御型半導体素子用駆動回路。In the current control type semiconductor element drive circuit according to claim 1 or 2,
Wherein the control circuit further instructs the supply of the negative pulse current and the withdrawal of the charge when instructing the supply of the positive pulse current; circuit. 誘導性負荷に対して上アーム側に位置して第１の方向に駆動電流を供給するとともに、前記誘導性負荷から生じる逆起電力による電流を逆方向に流す第１の電流制御型トランジスタと、
前記第１の電流制御型トランジスタと直列に接続され、前記誘導性負荷に対して下アーム側に位置して前記第１の方向と異なる第２の方向に駆動電流を供給するとともに、前記誘導性負荷から生じる逆起電力による電流を逆方向に流す第２の電流制御型トランジスタと、
正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、
前記パルス電流発生手段と前記第１の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記正のパルス状電流を供給する第１のスイッチ手段と、
前記パルス電流発生手段と前記第１の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記負のパルス状電流を供給するとともに、前記制御端子から前記第１の電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、
前記第１の電流制御型トランジスタの制御端子から前記第２のスイッチ手段を介さずに前記第１の電流制御型トランジスタ内の電荷を引き抜く第１の電荷引き抜き手段と、
前記第１の電流制御型トランジスタのターンオフの兆候を検出する第１のターンオフ検出手段と、
(1)前記第１の電流制御型トランジスタを所定のキャリア周期Ｔｃでオン／オフするオン期間に、前記第１のスイッチ手段に前記正のパルス状電流の供給を指示し、
(2)前記第１の電流制御型トランジスタを前記所定のキャリア周期Ｔｃでオン／オフするオフ期間のうち前記第１のターンオフ検出手段で前記兆候が検出されるまでの間、前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示するとともに、前記第１の電荷引き抜き手段に前記電荷の引き抜きを指示し、前記第１のターンオフ検出手段で前記兆候が検出された以降に、前記第２のスイッチ手段に前記負のパルス電流の供給および前記電荷の引き抜きの停止を指示し、
(3)前記第１の電流制御型トランジスタが前記逆方向にオンしている状態から逆回復する期間に、前記オン期間の終了から所定時間Ｔｄ経過後、および前記キャリア周期Ｔｃの１周期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそれぞれ前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示する第１の制御回路と、
前記パルス電流発生手段と前記第２の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記正のパルス状電流を供給する第３のスイッチ手段と、
前記パルス電流発生手段と前記第２の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記負のパルス状電流を供給するとともに、前記制御端子から前記第２の電流制御型トランジスタ内の電荷を引き抜く第４のスイッチ手段と、
前記第２の電流制御型トランジスタの制御端子から前記第４のスイッチ手段を介さずに前記第２の電流制御型トランジスタ内の電荷を引き抜く第２の電荷引き抜き手段と、
前記第２の電流制御型トランジスタのターンオフの兆候を検出する第２のターンオフ検出手段と、
(1)前記第２の電流制御型トランジスタを前記所定のキャリア周期Ｔｃでオン／オフするオン期間に、前記第３のスイッチ手段に前記正のパルス状電流の供給を指示し、
(2)前記第２の電流制御型トランジスタを前記所定のキャリア周期Ｔｃでオン／オフするオフ期間のうち前記第２のターンオフ検出手段で前記兆候が検出されるまでの間、前記第４のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示するとともに、前記第２の電荷引き抜き手段に前記電荷の引き抜きを指示し、前記第２のターンオフ検出手段で前記兆候が検出された以降に、前記第４のスイッチ手段に前記負のパルス電流の供給および前記電荷の引き抜きの停止を指示し、
(3)前記第２の電流制御型トランジスタが前記逆方向にオンしている状態から逆回復する期間に、前記オン期間の終了から所定時間Ｔｄ経過後、および前記キャリア周期Ｔｃの１周期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそれぞれ前記第４のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示する第２の制御回路とを備えることを特徴とする電流制御型半導体素子用駆動装置。A first current-controlled transistor that is positioned on the upper arm side with respect to the inductive load and supplies a drive current in a first direction, and that causes a current caused by the counter electromotive force generated from the inductive load to flow in the reverse direction;
The inductive load is connected in series with the first current control type transistor, is located on the lower arm side with respect to the inductive load, supplies a drive current in a second direction different from the first direction, and the inductive A second current control type transistor for flowing a current caused by a counter electromotive force generated from a load in a reverse direction;
Pulse current generating means for alternately generating a positive pulse current and a negative pulse current; and
First switch means interposed between the pulse current generating means and a control terminal of the first current control type transistor to supply the positive pulsed current to the control terminal;
It is inserted between the pulse current generating means and the control terminal of the first current control type transistor, supplies the negative pulsed current to the control terminal, and also controls the first current control from the control terminal. Second switch means for extracting charges in the transistor,
First charge extracting means for extracting charges in the first current control type transistor from the control terminal of the first current control type transistor without passing through the second switch means;
First turn-off detection means for detecting an indication of turn-off of the first current-controlled transistor;
(1) Instructing the first switch means to supply the positive pulsed current during an ON period in which the first current control type transistor is turned on / off at a predetermined carrier cycle Tc;
(2) During the off period in which the first current control type transistor is turned on / off at the predetermined carrier period Tc, the second switch until the indication is detected by the first turn-off detection means. Instructing the means to supply the negative pulsed current and extracting the electric charge, instructing the first electric charge extracting means to extract the electric charge, and detecting the indication by the first turn-off detecting means Thereafter, the second switch means is instructed to stop supplying the negative pulse current and extracting the charge,
(3) During a period in which the first current control type transistor is reversely recovered from the reverse-on state, a predetermined time Td has elapsed from the end of the on-period, and one period before the carrier period Tc. A first control circuit for instructing the second switch means to supply the negative pulsed current and extract the electric charge after (Tc + Td) has elapsed from the start of the ON period;
Third switch means interposed between the pulse current generating means and the control terminal of the second current control type transistor to supply the positive pulsed current to the control terminal;
It is inserted between the pulse current generating means and the control terminal of the second current control type transistor, and supplies the negative pulsed current to the control terminal, and the second current control from the control terminal. A fourth switch means for extracting charges in the type transistor;
Second charge extracting means for extracting charges in the second current control type transistor from the control terminal of the second current control type transistor without passing through the fourth switch means;
Second turn-off detection means for detecting an indication of turn-off of the second current-controlled transistor;
(1) Instructing the third switch means to supply the positive pulse current during an on period in which the second current control type transistor is turned on / off at the predetermined carrier period Tc,
(2) During the off period in which the second current control type transistor is turned on / off with the predetermined carrier period Tc, the fourth switch is operated until the indication is detected by the second turn-off detection means. Instructing the means to supply the negative pulsed current and extracting the charge, instructing the second charge extracting means to extract the charge, and the second turn-off detecting means detects the sign. Thereafter, the fourth switch means is instructed to stop supplying the negative pulse current and extracting the charge,
(3) In a period of reverse recovery from the state in which the second current control transistor is turned on in the reverse direction, after a lapse of a predetermined time Td from the end of the on period, and one cycle before the carrier period Tc A current control type comprising: a second control circuit for instructing the fourth switch means to supply the negative pulsed current and to extract the electric charge after the elapse of (Tc + Td) from the start of the ON period. Semiconductor device drive device. 誘導性負荷に対して上アーム側に位置して第１の方向に駆動電流を供給するとともに、前記誘導性負荷から生じる逆起電力による電流を逆方向に流す第１の電流制御型トランジスタと、
前記第１の電流制御型トランジスタと直列に接続され、前記誘導性負荷に対して下アーム側に位置して前記第１の方向と異なる第２の方向に駆動電流を供給するとともに、前記誘導性負荷から生じる逆起電力による電流を逆方向に流す第２の電流制御型トランジスタと、
正のパルス状電流および負のパルス状電流を交互に発生するパルス電流発生手段と、
前記パルス電流発生手段と前記第１の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記正のパルス状電流を供給する第１のスイッチ手段と、
前記パルス電流発生手段と前記第１の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記負のパルス状電流を供給するとともに、前記制御端子から前記第１の電流制御型トランジスタ内の電荷を引き抜く第２のスイッチ手段と、
前記第１の電流制御型トランジスタの制御端子から前記第２のスイッチ手段を介さずに前記第１の電流制御型トランジスタ内の電荷を引き抜く第１の電荷引き抜き手段と、
前記第１の電流制御型トランジスタのターンオフの兆候を検出する第１のターンオフ検出手段と、
(1)前記第１の電流制御型トランジスタを所定のキャリア周期Ｔｃでオン／オフするオン期間に、前記第１のスイッチ手段に前記正のパルス状電流の供給を指示し、
(2)前記第１の電流制御型トランジスタを前記所定のキャリア周期Ｔｃでオン／オフするオフ期間のうち前記第１のターンオフ検出手段で前記兆候が検出されるまでの間、前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示し、前記第１のターンオフ検出手段で前記兆候が検出された以降に、前記第２のスイッチ手段に前記負のパルス電流の供給および前記電荷の引き抜きの停止を指示するとともに、前記第１の電荷引き抜き手段に前記電荷の引き抜きを指示し、
(3)前記第１の電流制御型トランジスタが前記逆方向にオンしている状態から逆回復する期間に、前記オン期間の終了から所定時間Ｔｄ経過後、および前記キャリア周期Ｔｃの１周期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそれぞれ前記第２のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示する第１の制御回路と、
前記パルス電流発生手段と前記第２の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記正のパルス状電流を供給する第３のスイッチ手段と、
前記パルス電流発生手段と前記第２の電流制御型トランジスタの制御端子との間に介挿され、前記制御端子に前記負のパルス状電流を供給するとともに、前記制御端子から前記第２の電流制御型トランジスタ内の電荷を引き抜く第４のスイッチ手段と、
前記第２の電流制御型トランジスタの制御端子から前記第４のスイッチ手段を介さずに前記第２の電流制御型トランジスタ内の電荷を引き抜く第２の電荷引き抜き手段と、
前記第２の電流制御型トランジスタのターンオフの兆候を検出する第２のターンオフ検出手段と、
(1)前記第２の電流制御型トランジスタを前記所定のキャリア周期Ｔｃでオン／オフするオン期間に、前記第３のスイッチ手段に前記正のパルス状電流の供給を指示し、
(2)前記第２の電流制御型トランジスタを前記所定のキャリア周期Ｔｃでオン／オフするオフ期間のうち前記第２のターンオフ検出手段で前記兆候が検出されるまでの間、前記第４のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示し、前記第２のターンオフ検出手段で前記兆候が検出された以降に、前記第４のスイッチ手段に前記負のパルス電流の供給および前記電荷の引き抜きの停止を指示するとともに、前記第２の電荷引き抜き手段に前記電荷の引き抜きを指示し、
(3)前記第２の電流制御型トランジスタが前記逆方向にオンしている状態から逆回復する期間に、前記オン期間の終了から所定時間Ｔｄ経過後、および前記キャリア周期Ｔｃの１周期前のオン期間の開始から（Ｔｃ＋Ｔｄ）経過後にそれぞれ前記第４のスイッチ手段に前記負のパルス状電流の供給および前記電荷の引き抜きを指示する第２の制御回路とを備えることを特徴とする電流制御型半導体素子用駆動装置。A first current-controlled transistor that is positioned on the upper arm side with respect to the inductive load and supplies a drive current in a first direction, and that causes a current caused by the counter electromotive force generated from the inductive load to flow in the reverse direction;
The inductive load is connected in series with the first current control type transistor, is located on the lower arm side with respect to the inductive load, supplies a drive current in a second direction different from the first direction, and the inductive A second current control type transistor for flowing a current caused by a counter electromotive force generated from a load in a reverse direction;
Pulse current generating means for alternately generating a positive pulse current and a negative pulse current; and
First switch means interposed between the pulse current generating means and a control terminal of the first current control type transistor to supply the positive pulsed current to the control terminal;
It is inserted between the pulse current generating means and the control terminal of the first current control type transistor, supplies the negative pulsed current to the control terminal, and also controls the first current control from the control terminal. Second switch means for extracting charges in the transistor,
First charge extracting means for extracting charges in the first current control type transistor from the control terminal of the first current control type transistor without passing through the second switch means;
First turn-off detection means for detecting an indication of turn-off of the first current-controlled transistor;
(1) Instructing the first switch means to supply the positive pulsed current during an ON period in which the first current control type transistor is turned on / off at a predetermined carrier cycle Tc;
(2) During the off period in which the first current control type transistor is turned on / off at the predetermined carrier period Tc, the second switch until the indication is detected by the first turn-off detection means. Instructing the means to supply the negative pulsed current and drawing the charge, and supplying the negative pulse current to the second switch means after the first turn-off detecting means detects the indication And instructing to stop the extraction of the charge, and instructing the first charge extraction means to extract the charge,
(3) During a period in which the first current control type transistor is reversely recovered from the reverse-on state, a predetermined time Td has elapsed from the end of the on-period, and one period before the carrier period Tc. A first control circuit for instructing the second switch means to supply the negative pulsed current and extract the electric charge after (Tc + Td) has elapsed from the start of the ON period;
Third switch means interposed between the pulse current generating means and the control terminal of the second current control type transistor to supply the positive pulsed current to the control terminal;
It is inserted between the pulse current generating means and the control terminal of the second current control type transistor, and supplies the negative pulsed current to the control terminal, and the second current control from the control terminal. A fourth switch means for extracting charges in the type transistor;
Second charge extracting means for extracting charges in the second current control type transistor from the control terminal of the second current control type transistor without passing through the fourth switch means;
Second turn-off detection means for detecting an indication of turn-off of the second current-controlled transistor;
(1) Instructing the third switch means to supply the positive pulse current during an on period in which the second current control type transistor is turned on / off at the predetermined carrier period Tc,
(2) During the off period in which the second current control type transistor is turned on / off with the predetermined carrier period Tc, the fourth switch is operated until the indication is detected by the second turn-off detection means. Instructing the means to supply the negative pulse current and extracting the charge, and supplying the negative pulse current to the fourth switch means after the second turn-off detecting means detects the sign And instructing to stop the extraction of the charge, and instructing the second charge extraction means to extract the charge,
(3) In a period of reverse recovery from the state in which the second current control transistor is turned on in the reverse direction, after a lapse of a predetermined time Td from the end of the on period, and one cycle before the carrier period Tc A current control type comprising: a second control circuit for instructing the fourth switch means to supply the negative pulsed current and to extract the electric charge after the elapse of (Tc + Td) from the start of the ON period. Semiconductor device drive device. 請求項４または５に記載の電流制御型半導体素子用駆動装置において、
前記第１の制御回路および前記第２の制御回路は、それぞれ前記正のパルス状電流の供給を指示する場合に前記負のパルス状電流の供給および前記電荷の引き抜きを止めるようにさらに指示することを特徴とする電流制御型半導体素子用駆動装置。In the current control type semiconductor device drive device according to claim 4 or 5,
The first control circuit and the second control circuit respectively further instruct to stop the supply of the negative pulse current and the extraction of the charge when instructing the supply of the positive pulse current. A drive device for a current control type semiconductor device characterized by the above.
JP2002029326A 2002-02-06 2002-02-06 Current control type semiconductor element drive circuit and current control type semiconductor element drive apparatus Expired - Fee Related JP3685137B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002029326A JP3685137B2 (en) 2002-02-06 2002-02-06 Current control type semiconductor element drive circuit and current control type semiconductor element drive apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002029326A JP3685137B2 (en) 2002-02-06 2002-02-06 Current control type semiconductor element drive circuit and current control type semiconductor element drive apparatus

Publications (2)

Publication Number Publication Date
JP2003229751A JP2003229751A (en) 2003-08-15
JP3685137B2 true JP3685137B2 (en) 2005-08-17

Family

ID=27750114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002029326A Expired - Fee Related JP3685137B2 (en) 2002-02-06 2002-02-06 Current control type semiconductor element drive circuit and current control type semiconductor element drive apparatus

Country Status (1)

Country Link
JP (1) JP3685137B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091752B2 (en) 2003-09-30 2006-08-15 Power Integrations, Inc. Method and apparatus for simplifying the control of a switch
JP5660389B2 (en) * 2011-07-20 2015-01-28 アイシン・エィ・ダブリュ株式会社 Rotating electrical machine control device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181523A (en) * 1987-01-23 1988-07-26 Origin Electric Co Ltd Base driving circuit
JPH04157813A (en) * 1990-10-22 1992-05-29 Nissan Motor Co Ltd High-side switch driving circuit
JPH04278714A (en) * 1991-03-06 1992-10-05 Toshiba Corp Igbt driving circuit
JPH10215522A (en) * 1996-11-26 1998-08-11 Nippon Soken Inc Power supply
JP3432425B2 (en) * 1998-08-05 2003-08-04 株式会社東芝 Gate circuit
JP3664061B2 (en) * 1999-12-28 2005-06-22 日産自動車株式会社 Current control type drive circuit for semiconductor device
WO2001052395A1 (en) * 2000-01-12 2001-07-19 Tdk Corporation Method and apparatus for driving switching elements of current-controlled power conversion device

Also Published As

Publication number Publication date
JP2003229751A (en) 2003-08-15

Similar Documents

Publication Publication Date Title
JP3421507B2 (en) Driver circuit for semiconductor device
US8411468B2 (en) Power converters
US9019001B2 (en) Gate driver for enhancement-mode and depletion-mode wide bandgap semiconductor JFETs
JP3731562B2 (en) Current control element drive circuit
US9948289B2 (en) System and method for a gate driver
JP6613899B2 (en) Semiconductor device driving apparatus
US7248093B2 (en) Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies
WO2008132508A2 (en) Bipolar transistor drivers
US4593204A (en) Driver circuits for gate turn-off thyristors and bipolar transistors
JP3685137B2 (en) Current control type semiconductor element drive circuit and current control type semiconductor element drive apparatus
JP4100134B2 (en) Inverter
JP3659227B2 (en) Current control type semiconductor element drive circuit and current control type semiconductor element drive apparatus
JP3659222B2 (en) Current control type drive circuit for semiconductor device
JP4080129B2 (en) Gate drive circuit for power semiconductor switch
JPH1189215A (en) Method and device for driving turn-off thyristor
JP4172569B2 (en) Switching power supply
US11218136B2 (en) Power transistor driving method, driving circuit and switching circuit
JP3019093B1 (en) Switching power supply
JP3568024B2 (en) Gate drive circuit for voltage driven semiconductor device
WO2008132512A1 (en) Power converters
JP3685143B2 (en) Current control type drive circuit for semiconductor device
US7733067B2 (en) Burst frequency resonant inverter
JP4113405B2 (en) Semiconductor device gate drive circuit and semiconductor device
JP3756353B2 (en) Semiconductor device drive circuit
JP3627671B2 (en) Drive device for current control element

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees