JP3668136B2 - マルチポートデバイス解析装置と解析方法及びそのマルチポートデバイス解析装置の校正方法 - Google Patents
マルチポートデバイス解析装置と解析方法及びそのマルチポートデバイス解析装置の校正方法 Download PDFInfo
- Publication number
- JP3668136B2 JP3668136B2 JP2000597641A JP2000597641A JP3668136B2 JP 3668136 B2 JP3668136 B2 JP 3668136B2 JP 2000597641 A JP2000597641 A JP 2000597641A JP 2000597641 A JP2000597641 A JP 2000597641A JP 3668136 B2 JP3668136 B2 JP 3668136B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- port
- signal
- error coefficient
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
- G01R27/32—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response in circuits having distributed constants, e.g. having very long conductors or involving high frequencies
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、３個またはそれを超えるターミナル（端子またはポート）を有するマルチポートデバイスの特性を解析するためのマルチポートデバイス解析装置および解析方法に関する。特に本発明は、マルチポートの被測定デバイスと解析装置間の接続を変えずに、高効率および高ダイナミックレンジで、マルチポートデバイスの各種パラメータを測定することができるマルチポートデバイス解析装置と解析方法、及びそのマルチポートデバイス解析装置の校正方法に関する。
【０００２】
【従来の技術】
各種の通信（コミュニケーション）システムで使用される通信デバイス（被測定デバイス）のような高周波数素子の特性を解析する場合に、ネットワークアナライザがよく用いられる。ネットワークアナライザは、伝達関数、反射特性、位相特性（以後「スキャタリングパラメータＳ」または「Ｓパラメータ」と呼ぶ）等の被測定デバイスの各種テストパラメータを取得することができる。このようなＳパラメータは、この技術分野で周知であり、ネットワークアナライザから出力されたテスト信号に対する結果として、被測定デバイスから出力される周波数応答（電圧や位相）を観察して求められる。
【０００３】
一般にネットワークアナライザは、２つのポート、すなわち入力ポートと出力ポートで構成されている。入力ポートは、被測定デバイスに周波数掃引信号（テスト信号）を送出し、出力ポートは、被測定デバイスの応答出力信号を受信する。ネットワークアナライザの入力ポートと出力ポートは、ネットワークアナライザ内部の切り替え（スイッチ）動作により、一方のポートを他方のポートに切り替えできるように構成されている。このようなネットワークアナライザの構成例を、第１図のブロック図に示している。
【０００４】
図１に示すネットワークアナライザの構成と動作を以下に簡単に説明する。ネットワークアナライザ１０は、２つの入力・出力ポート（テストポート）Ｐ１、Ｐ２を有し、それら入力ポート、出力ポートは、方向性ブリッジ（または方向性カップラ、方向性結合器）５１、５２にそれぞれに接続している。方向性ブリッジ５１、５２のそれぞれは、信号分離回路として機能する。信号発生器５５から出力されたテスト信号は、切替スイッチ５３で選択されたいずれかのブリッジ５１または５２に送信される。テスト信号（周波数掃引信号）は、選択されたブリッジ５１または５２から、対応するいずれかのテストポートＰ１またはＰ２を介して、被測定デバイス（図示せず）に送信される。信号発生器５５から出力されたテスト信号は更に、基準信号としてネットワークアナライザの内部に供給されている。即ち、この基準信号とブリッジ５１または５２からの入力信号は、それぞれ周波数変換器５７、５８、５９に供給され、より低い周波数を有する信号に変換される。
【０００５】
周波数変換された入力信号及び基準信号は、それぞれＡ／Ｄ変換器６１、６２、６３によりデジタル信号に変換される。それらデジタル信号は、被測定デバイスのＳパラメータを求めるために、デジタルシグナルプロセッサ（ＤＳＰ）６５で処理される。Ｓパラメータ、またはＳパラメータから得た他の測定データは、ネットワークアナライザシステムの総合的動作を制御するＣＰＵ６８の制御に基づいて、各種の形態で表示部６９により表示される。
通信システム等で用いるデバイスや素子のような被測定デバイスは、必ずしも２端子（ターミナルまたはポート）のみで構成されるとは限らず、３個またはそれを超える端子で構成されることがある（以後「マルチポートデバイス」と呼ぶ）。マルチポートデバイスのＳパラメータを測定する場合においては、３個まはたそれを超えるポートを有するＳパラメータ・テストセットを、２ポートのネットワークアナライザと組み合わせて用いることが可能である。このような例として図２に、３ポートＤＵＴ（被試験デバイス）を、Ｓパラメータ測定用の３ポートテストセットに接続して試験する構成例を示す。
【０００６】
図２の３ポートテストセットを用いる場合には、ＤＵＴをより高確度でテストするために、ＤＵＴを３個のテストポート９０、９２、９４に接続する前に、そのテストセットを校正（キャリブレーション）することが望ましい。一般に、このような校正のプロセスは、所定の２ポート用校正セットを、テストポート９０と９２間、そしてテストポート９２と９４間、さらにテストポート９４と９０間にそれぞれ使用して実行する。その校正プロセスが完了すると、ＤＵＴをテストセットに接続してＳパラメータ測定を実施する。
【０００７】
次に、従来のネットワークアナライザを用いて、３ポートの被試験デバイスのＳパラメータ測定を行う場合の具体的な動作を説明する。図３は、３ポートデバイスをテストするために構成されたネットワークアナライザの例を示すブロック図である。図３のネットワークアナライザ２００は、３ポート用テストセットを内蔵した構成となっており、したがって、図２の例と同様に機能する。
ネットワークアナライザ２００は、掃引周波数信号を発生する信号源２１０、それぞれが２つの切替回路（図中▲１▼、▲２▼として示されている）を有する５つの切替スイッチ２１２、２１４、２１６、２１８、２２０、受信回路２２２、３個の方向性ブリッジ（方向性結合器）２３０、２３２、２３４を含んで構成している。受信回路２２２は、３個の測定ユニット２２４、２２６、２２８を有している。したがって、図３の受信回路２２２は、図１に示す３個の周波数変換器５７、５８、５９、３個のＡ／Ｄ変換器６１、６２、６３、及びＤＳＰ６５に対応している。測定ユニット２２８は、信号源２１０から出力された信号の振幅、すなわち基準振幅レベル「Ｒ」を測定するものである。それ以外の２つの測定ユニット２２４、２２６のそれぞれは、被測定デバイス（ＤＵＴ）４０から出力された信号（伝達信号や反射信号）の振幅を測定するものである。この例では、測定ユニット２２４と２２８間の電圧比に基づく測定動作またはその測定結果を「測定Ａ」、測定ユニット２２６と２２８間の電圧比に基づく測定動作またはその測定結果を「測定Ｂ」と称して説明を行うものとする。
【０００８】
図４は、図３に示したネットワークアナライザを用いて３ポートデバイス４０のＳパラメータ測定を行う場合の設定テーブルを示す図であり、Ｓパラメータのタイプとスイッチ設定の関係および周波数掃引動作の回数との関係を示している。図４では、ＳＷ１−ＳＷ５の記号は、図３にそれぞれ示す５個の切替スイッチ２１２−２２０に対応している。切替スイッチ内の切替回路（▲１▼、▲２▼として示す）がＯＮの場合には、その切替スイッチは他の回路素子に続く信号通路に接続され、切替回路がＯＦＦの場合には、その切替スイッチはターミナルレジスタ（終端抵抗）を介してグラウンド（アース）に接続されることを意味する。
【０００９】
３ポートデバイス（ＤＵＴ）４０は、ネットワークアナライザ２００の３つのテストポート２４０、２４２、２４４に接続されている。まず、テスト信号がテストポート２４０を介してＤＵＴ４０に供給されるように、スイッチ設定を行う。この状態の下で、ネットワークアナライザ２００は、ＤＵＴ４０のＳパラメータＳ１１、Ｓ２１、Ｓ３１を測定する。例えば、ＳパラメータＳ１１を測定する場合には、テスト（周波数掃引）信号２１０は、切替スイッチ２１２（ＳＷ１）とテストポート２４０を介してＤＵＴ４０に供給される。同時に、ＤＵＴ４０の入力ターミナル（１）から反射された信号は、「測定Ａ」を実行するために、方向性ブリッジ２３０と切替スイッチ２１６（ＳＷ３）を介して、測定ユニット２２４により受信される。更に同時に、ＳパラメータＳ２１を測定する場合には、ＤＵＴ４０のターミナル（２）から出力された伝達信号は、「測定Ｂ」を実行するために、方向性ブリッジ２３２と切替スイッチ２１８（ＳＷ４）、２２０（ＳＷ５）を介して、測定ユニット２２６により受信される。このようにして、ＳパラメータＳ１１、Ｓ２１は、テスト信号２１０の１回の周波数掃引動作によって、測定を行うことができる。
【００１０】
Ｓパラメータ３１の測定においては、テストポート２４０を介してＤＵＴ４０のターミナル（１）にテスト信号２１０を供給するとともに、ＤＵＴ４０のターミナル（３）から出力された伝達信号を測定する。すなわち、ＤＵＴ４０のターミナル（３）から出力された伝達信号が、方向性ブリッジ２３４と切替スイッチ２２０（ＳＷ５）を介して、測定ユニット２２６により受信されるように、各スイッチが設定される。上述のように、ＳパラメータＳ１１、Ｓ２１、Ｓ３１の測定を行う場合には、図４の左欄の最下部に示すように、ＤＵＴ４０のターミナル（１）に周波数掃引信号（テスト信号）を２回供給しなければならない。
【００１１】
同様に、ＤＵＴ４０のターミナル（２）にテスト信号を供給してＳパラメータの測定を行う場合には、ネットワークアナライザ２００は、図４の中央欄に示されている各設定に基づいて、ＤＵＴ４０のＳパラメータＳ１２、Ｓ２２、Ｓ３２の測定をそれぞれ行う。ネットワークアナライザ２００は更に、図４の右欄に示されている各設定に基づいて、ＤＵＴ４０のＳパラメータＳ１３、Ｓ２３、Ｓ３３の測定をそれぞれ行う。このようにして、全てのＳパラメータは、上述で説明された手順と条件により測定される。
【００１２】
図２に示した３ポート用テストセットや図３に示した３ポート用ネットワークアナライザ２００を用いた測定においては、２つのテストポート間で校正プロセス（２ポートキャリブレーション）を実行しても、その校正（キャリブレーション）は、３ポートの被測定デバイスの正確な測定には十分ではないという問題がある。具体的には、２ポートキャリブレーションは、テストの実行前に、図２のテストポート９０と９２との間（図３の２４０と２４２との間）、図２のテストポート９２と９４との間（図３の２４２と２４４との間）、および図２のテストポート９４と９０との間（図３の２４４と２４０との間）で、それぞれ実施することになる。しかし、上述の校正プロセスにおいては、着目している２つのテストポートについての誤差要因（係数）を取り除くことはできても、第３のテストポートの誤差要因を十分に校正することはできない。例えば、２つのテストポート９０、９２間（図３の２４０、２４２間）について校正を行った場合には、この状態の下でそれ以外のテストポート９４に対応する誤差要因は測定されず、その誤差は補償されないことになる。
【００１３】
また、上述した従来のテストセットやネットワークアナライザ２００を用いたＳパタメータ測定における他の問題は、測定を行うためにかなりの長時間を要することである。例えば、図４に示すように、３種類のＳパラメータのそれぞれを測定する際に、２回の周波数掃引動作を行う必要がある。従って、９種類のＳパラメータ全てを取得するためには、６回の周波数掃引動作を行う必要があり、結果として測定を終了するまでにかなりの時間がかかってしまう。
また、更に他の問題は、信号の損失、すなわち測定ダイナミックレンジの悪化である。図３の例において、ＤＵＴから出力された伝達信号を測定ユニットに送信するために、切替スイッチ２１８が、切替スイッチ２１６または２２０と直列に接続されている。このため、ＤＵＴからの伝達信号は、測定ユニット２２４または２２６に到達するまでに損失を生じてしまう。このような損失は、ネットワークアナライザの測定ダイナミックレンジや感度を減少させる。
【００１４】
３ポート被測定デバイス（ＤＵＴ）を、２ポート用ネットワークアナライザを用いて（図５Ａ）、または２ポート用テストセットを用いて（図５Ｂ）テストすることも可能である。この場合において、ＤＵＴの第３のターミナル（端子）を、既知の値を有する終端抵抗（ターミナルレジスタ）を介して終端（接地）しなければならない。このような測定の構成において、Ｓパラメータ測定を行う前に、２つのテストポートＰ１、Ｐ２（Ｑ１、Ｑ２）間で、２ポートキャリブレーション（校正）を実施する。次に、ＤＵＴの２つのポート（ターミナル）を、ネットワークアナライザ（図５Ａ）、またはテストセット（図５Ｂ）のテストポートに接続し、ＤＵＴの残りのポートを終端抵抗Ｒに接続する。この状態の下で、ＤＵＴの２つのポートでのＳパラメータ測定が行われる。そして、ＤＵＴの次の２つのポートをテストポートに接続し、残りのポートを終端抵抗Ｒに接続して、テストポートに接続されている２つのポートでのＳパラメータ測定が行われる。さらにもう一度この動作を繰り返すことで、ＤＵＴの全てのＳパラメータを測定することができる。
【００１５】
上述で説明した図５Ａの２ポート用ネットワークアナライザ、または図５Ｂの２ポート用テストセットを用いた測定の場合、ＤＵＴとネットワークアナライザ（テストセット）、終端抵抗（ターミナルレジスタ）Ｒ間の接続を、手動で何度も変更しなければならない。従って、このテスト方式は、複雑で時間がかかり不便である。更に、終端抵抗（ターミナルレジスタ）Ｒの値が、理想の値からずれている場合には、その接続ポートで反射が生じる可能性があり、結果としてＳパラメータ測定に誤差が生じることになる。
【００１６】
【発明が解決しようとする課題】
従って、本発明の目的は、３個またはそれを超えるポート（ターミナル：端子）を有するマルチポートデバイスのパラメータを、高効率でより正確に測定を行うことのできるマルチポートデバイス解析装置と解析方法を提供することにある。
また、本発明の他の目的は、マルチポートデバイス解析装置の誤差要因（係数）をあらかじめ検出し、マルチポートデバイス測定の際に、そのような誤差要因を補償することができるマルチポートデバイス解析装置の校正方法を提供することにある。
【００１７】
また、本発明の更に他の目的は、マルチポートデバイスと解析装置との間の接続を変更せずに、高効率かつ高ダイナミックレンジでマルチポートデバイスの各種パラメータを測定することができるマルチポートデバイス解析装置と解析方法を提供することである。
また、本発明の更に他の目的は、３ポートデバイスのＳパラメータ測定を、より高効率、正確で、かつ高ダイナミックレンジで実施することができる３ポートデバイス用解析装置とその校正方法を提供することである。
【００１８】
また、本発明の更に他の目的は、２ポート用ネットワークアナライザを用いて、３ポートデバイスのＳパラメータの測定を、高効率で且つ正確に実行できるように構成した３ポートデバイス用解析装置を提供することにある。
【００１９】
【課題を解決するための手段】
３個またはそれを超えるポートを有するマルチポートデバイスをテストする場合において、本発明のマルチポートデバイス解析装置は、被試験マルチポートデバイス（ＤＵＴ）のいずれか１つのターミナル（端子またはポート）にテスト信号を供給するための信号源と、被試験マルチポートデバイスの全ての端子を対応するテストポートにそれぞれ接続するための複数のテストポートと、被試験マルチポートデバイスの端子に接続されているテストポートから出力された信号を測定するための複数の測定ユニットと、その複数の測定ユニットにより測定された各テストポートから出力された信号の測定値について、その相対値としての基準データを求めるために上記テスト信号を測定する基準信号用測定ユニットと、それぞれが１のテストポートに割り当てられた複数の終端抵抗（ターミナルレジスタ）と、いずれか１つのテストポート（入力ポート）にテスト信号を選択的に供給し、かつテスト信号が供給されているテストポート（入力ポート）から終端抵抗を取り外すとともに、それ以外の全てのテストポートを終端抵抗に接続するためのスイッチ手段とにより構成されている。このような状態の下で、マルチポートＤＵＴのパラメータは、テストポート全てが入力ポートとして割り当てられるまで、テスト信号を印加するテストポートの選択を変更することにより、テストポートとマルチポートＤＵＴのターミナル間の接続を変更せずに取得することができる。
【００２０】
本発明によれば、マルチポートデバイス用解析装置は、被試験マルチポートデバイス（ＤＵＴ）の全てのポート（ターミナル：端子）と接続できる数のテストポートを有している。ＤＵＴ全体がこの解析装置に一旦接続されると、その後は解析装置とＤＵＴ間の接続を変える必要がなくなる。更に、本発明のマルチポートデバイス用解析装置は、テストポートのそれぞれに終端抵抗（ターミナルレジスタ）が備えられており（ＤＵＴから出力された信号を受信するため）、その終端抵抗それぞれは、校正（キャリブレーション）段階とＳパラメータの測定段階の両構成に共通に含まれている。従って、終端抵抗が所望値から外れても、正確な測定を実現することができる。
【００２１】
【発明の実施の形態】
本発明の好ましい実施例について、図面を参照して説明する。本発明のマルチポートデバイス解析装置の第１実施例を、図６−図１３に示す。この実施例におけるマルチポートデバイス解析装置は、３ポートデバイス解析装置として構成している。図６の３ポートデバイス解析装置は、ネットワークアナライザ１００となっており、同一のハウジング内に３ポート用テストセットを有して構成している。ネットワークアナライザ１００は、信号源１１２と、パワーデバイダ（分配器）１１４と、４個の測定ユニット１２２、１２４、１２６および１２８を有する受信回路１２０と、それぞれが２個の切替回路とターミナルレジスタ（終端抵抗：正規化インピーダンス）を有する切替スイッチ１３０および１３２と、３個の方向性ブリッジ（または方向性結合器）１３４、１３６および１３８と、３個のテストポート１４４、１４６および１４８とを有して構成している。
【００２２】
信号源１１２は、掃引コントロール部１１６から出力されたコントロール信号に応答して、周波数が所定範囲内で直線的に変化するテスト信号を発生する。パワーデバイダ１１４は、信号源１１２から出力されたテスト信号のパワーを分割し、そのテスト信号を切替スイッチ１３０、１３２を介して被試験３ポートデバイス（ＤＵＴ）１４０の選択された入力ターミナルに供給するとともに、受信回路１２０内の測定ユニット１２２に供給する。
受信回路１２０は、４個の測定ユニット１２２、１２４、１２６、１２８を有している。測定ユニットのそれぞれは、例えば図１に示すような周波数変換器、Ａ／Ｄ変換器、信号処理プロセッサで構成されている。測定ユニット１２２は、信号源１１２から出力された信号の振幅、すなわち基準振幅値「Ｒ」を測定するものである。それ以外の３個の測定ユニット１２４、１２６、１２８のそれぞれは、被試験３ポートデバイスから出力される信号（伝達信号や反射信号）の振幅測定用に使用される。この例では、測定ユニット１２２と１２４間の電圧比に基づいて得られる測定結果を「測定Ａ」、測定ユニット１２２と１２６間の電圧比に基づいて得られる測定結果を「測定Ｂ」と称して説明する。更に、測定ユニット１２２と１２８間の電圧比に基づいて得られる測定結果を「測定Ｃ」と称して説明する。
【００２３】
切替スイッチ１３０と１３２のそれぞれは、図６の▲１▼、▲２▼として示される２つの切替回路を有しており、その切替回路により、受信した信号を次の外部信号経路に接続するか、内部の終端抵抗（ターミナルレジスタ）に接続するかの切替を行う。切替スイッチ１３０および１３２内の終端抵抗のそれぞれは、ＤＵＴ１４０およびネットワークアナライザ１００の特性（正規化）インピーダンスである、例えば５０オームに設定されている。このように、切替スイッチ１３０、１３２のそれぞれは、３ポートＤＵＴの選択された入力ポートにテスト信号を供給し、それ以外のポートを終端する機能を果たす。
【００２４】
３個の方向性ブリッジ（または方向性結合器）１３４、１３６および１３８のそれぞれは、切替スイッチ１３０、１３２から出力されるテスト信号をＤＵＴに送信し、ＤＵＴから出力される信号（伝達信号や反射信号）を検出して受信回路１２０に供給する。方向性ブリッジ１３４から出力される検出信号は、測定ユニット１２４に供給され、方向性ブリッジ１３６から出力される検出信号は、測定ユニット１２６に供給され、方向性ブリッジ１３８から出力される検出信号は、測定ユニット１２８にそれぞれ供給される。
【００２５】
図７は、図６に示したネットワークアナライザを用いて、３ポートＤＵＴ１４０のＳパラメータ測定を行う場合において、各種のＳパラメータやスイッチ設定、周波数掃引の回数との関係を示すテーブルである。図７では、ＳＷ１とＳＷ２は、切替スイッチ１３０と１３２にそれぞれに対応している。このテーブルでは、各切替スイッチ内の切替回路（▲１▼、▲２▼として示す）がＯＮの場合は、その切替回路は外部回路素子に接続した状態となっていることを示し、切替回路がＯＦＦの場合は、その切替回路は終端抵抗（ターミナルレジスタ）を介してグラウンドに接続した状態となっていることを示す。
【００２６】
３ポートＤＵＴ１４０は、ネットワークアナライザ１００の３個のテストポート１４４、１４６、１４８に接続している。まず、方向性ブリッジ１３４とテストポート１４４を介してＤＵＴ１４０のポート（１）にテスト（周波数掃引）信号が供給されるよう切替スイッチ１３０を設定する。この状態の下で、ネットワークアナライザ１００は、ＤＵＴ１４０のＳパラメータＳ１１、Ｓ２１、Ｓ３１を測定する。ＤＵＴ１４０のポート（１）から出力される反射信号は、方向性ブリッジ１３４を介して測定ユニット１２４で受信され、ＳパラメータＳ１１（測定Ａ）が求められる。Ｓ２１を測定する場合には、ＤＵＴ１４０のポート（２）から出力される伝達信号は、方向性ブリッジ１３６を介して測定ユニット１２６（測定Ｂ）で受信される。Ｓ３１を測定する場合においては、ＤＵＴ１４０のポート（３）から出力される伝達信号は、測定ユニット１２８（測定Ｃ）で受信される。このようにして、１回の周波数掃引動作により、３種類のＳパラメータＳ１１、Ｓ２１、Ｓ３１の測定が行われる。
【００２７】
次に、テスト（周波数掃引）信号を、方向性ブリッジ１３６とテストポート１４６を介して、ＤＵＴ１４０のポート（２）に供給するために、切替スイッチ１３０と１３２を、図７の中央欄に示すように設定する。この状態の下で、ネットワークアナライザ１００は、ＤＵＴ１４０のＳパラメータＳ１２、Ｓ２２、Ｓ３２の測定をそれぞれ行う。すなわち、ＤＵＴ１４０のポート（１）から出力される伝達信号は、ＳパラメータＳ１２を測定（測定Ａ）するために、方向性ブリッジ１３４を介して測定ユニット１２４により受信される（測定Ａ）。ＤＵＴ１４０のポート（２）から出力される反射信号は、ＳパラメータＳ２２を測定する（測定Ｂ）ために、方向性ブリッジ１３６を介して測定ユニット１２６により受信される。ＤＵＴ１４０のポート（３）から出力される伝達信号は、ＳパラメータＳ３２を測定する（測定Ｃ）ために、方向性ブリッジ１３８を介して測定ユニット１２６により受信される。このようにして、１回の周波数掃引動作により、３種類のＳパラメータＳ１２、Ｓ２２、Ｓ３２の測定が行われる。
【００２８】
次に、テスト（周波数掃引）信号を、方向性ブリッジ１３８とテストポート１４８を介して、ＤＵＴ１４０のポート（３）に供給するために、切替スイッチ１３０と１３２を、図７の右欄に示すように設定する。この状態の下で、ネットワークアナライザ１００は、ＤＵＴ１４０のＳパラメータＳ１３、Ｓ２３、Ｓ３３の測定をそれぞれ行う。すなわち、ＤＵＴ１４０のポート（１）から出力された伝達信号は、ＳパラメータＳ１３を測定する（測定Ａ）ために、方向性ブリッジ１３４を介して測定ユニット１２４により受信される。ＤＵＴ１４０のポート（２）から出力される伝達信号は、ＳパラメータＳ２３を測定する（測定Ｂ）ために、方向性ブリッジ１３６を介して測定ユニット１２６により受信される。ＤＵＴ１４０のポート（３）から出力された反射信号は、ＳパラメータＳ３３を測定をする（測定Ｃ）ために、方向性ブリッジ１３８を介して測定ユニット１２８により受信される。このようにして、１回の周波数掃引動作により、３種類のＳパラメータＳ１３、Ｓ２３、Ｓ３３の測定が行われる。
【００２９】
上述のように、本発明のネットワークアナライザは、ＤＵＴ１４０のポートと同じ数の測定ユニット１２４、１２６、１２８（基準テスト信号用の測定ユニット１２２）を有している。ＤＵＴ１４０のそれぞれのポートから出力される３種類の信号（１つの反射信号と２つの伝達信号）は、テスト信号の周波数掃引を１回実施することによって同時に測定・評価される。従って、ＤＵＴ１４０の９種類のＳパラメータの測定を、合計３回の周波数掃引動作によって実施することができる。また、測定ユニットと方向性ブリッジの１組（ペア）のそれぞれを、ＤＵＴの各ポートに対応して割り当てているため、ＤＵＴ１４０からの上記３種類の信号は、切替スイッチを用いたり、または信号経路の接続を変えたりすることなく、対応する測定ユニットに送信することができる。従って、信号経路において生じる損失を低減させることができるため、測定のダイナミックレンジを拡大することができる。
【００３０】
本発明の校正（キャリブレーション）方法を、図８−図１３を参照して説明する。図８は、３ポートネットワークアナライザ１０2と３ポートテストセット３０2との組み合わせにより構成した３ポートデバイス解析装置を示す概念ブロック図である。図８の例においては、ネットワークアナライザとテストセットは分離して示されているが、この装置の構成は、テストセットを同じハウジング内に有する図６のネットワークアナライザと基本的に同じである。
図８では、ネットワークアナライザ１０2は、信号源１２、掃引コントローラ２２、３個の測定ユニット１４、１６、１８、測定コントローラ２４、表示部２６、およびコントローラ２８を有して構成されている。信号源１２は、掃引コントローラ２２の制御下で、正弦波のテスト信号を発生する。例えば、信号源１２と掃引コントローラ２２は、周波数シンセサイザを形成し、周波数が所定範囲内で直線状（周波数掃引）に変化するテスト信号を発生する。被測定３ポートデバイス（ＤＵＴ）４０をテストする場合には、切替スイッチ３２（テストセット３０2）により選択されたＤＵＴ４０のポートに、そのテスト信号が供給される。３個の測定ユニット１４、１６、１８は、図６に示したネットワークアナライザに設けられた測定ユニット１２４、１２６、１２８にそれぞれ対応している。
【００３１】
測定コントローラ２４は、ネットワークアナライザ１０2の全体動作を制御するものであり、キャリブレーション（校正）の行程を実行して、マルチポートデバイス解析装置の全体としての誤差係数を求め、それを補償（相殺）することにより、ＤＵＴのＳパラメータ測定をより正確に行う。表示部２６は、テストパラメータの各種測定条件や測定結果等の表示を行う。コントローラ２８には、各種のキーやスイッチ、ポインティングデバイス等が備わっており、装置の利用者とインタフェースするように機能する。
【００３２】
テストセット３０2は、切替スイッチ３２、３個の方向性ブリッジ（方向性結合器）３４、３６、３８、及び３個のテストポート４４、４６、４８を有して構成している。被測定デバイス（ＤＵＴ）４０の３つのポートは、ケーブル１１を介して対応するテストポートに接続されている。切替スイッチ３２は、信号源から発生したテスト信号を選択して、３個のテストポート４４、４６、４８の１つ、すなわちＤＵＴ４０のいずれか１つのポート（ターミナル）に供給する。方向性ブリッジ３４、３６、３８のそれぞれは、対応するテストポート、例えばＤＵＴ４０のポートから出力された信号を検出し、対応する測定ユニット１４、１６、１８に送信する。
【００３３】
図９は、図８のマルチポートデバイス解析装置の測定モードを示すテーブルである。このテーブルは、テストセット３０2のどのテストポートがＤＵＴにテスト信号を供給し、どのテストポートがＤＵＴから出力された信号を受信するかを示している。例として、測定モード「ａ」では、テストポート４４は、信号源「Ｓ」として機能し、テストポート４６および４８は、受信した信号を測定ユニット１６および１８に送信するための受信器「Ｒ」として機能する。しかし、ＤＵＴからの反射信号は、テストポート４４を経由して測定ユニット１４により受信されるので、図に示すラベル「Ｓ」は信号源と受信器の両方を意味することに注意されたい。このように、ＤＵＴのＳパラメータＳ１１、Ｓ２１、Ｓ３１は、モード「ａ」で測定され、ＳパラメータＳ１２、Ｓ２２、Ｓ３２はモード「ｂ」で測定され、ＳパラメータＳ１３、Ｓ２３、Ｓ３３はモード「ｃ」で測定される。
【００３４】
図１０および図１１のシグナルフローグラフを参照して、図９のテーブルに示す測定モード「ａ」から測定モード「ｃ」に伴う誤差項目すなわち誤差係数（要因）について以下に説明する。図１０（ａ）は、図９のテーブルにおいて「Ｓ」で示されたテストポートに対応するシグナルフローモデルを、図１０（ｂ）は、図９のテーブルにおいて「Ｒ」で示されたテストポートに対応するシグナルフローモデルを示している。テストポート４４、４６、４８のそれぞれは、２つのノード、例えば図１０（ａ）ではノード５０および５２、図１０（ｂ）ではノード５４および５６で示されている。
【００３５】
図１０（ａ）に示すように、信号源１２が接続されているテストポートに関しては、信号源１２から発生したテスト信号は、ノード５０に入力される。同時に、そのテスト信号の一部は、テストセット３０2内の方向性ブリッジ等を介して、Ｒモードになっている他のテストポートにも伝送される（誤差係数Ｅｄ：方向性）。ＤＵＴ４０から出力された反射信号は、反射ノード５２に入力される。それと同時に、反射信号の一部は、Ｒモードのテストポートに入力され（誤差係数Ｅｒ：反射トラッキング）、反射信号の他の一部は、テストセット３０2内のテストポート又は他の素子により反射されて入力ノード５０に戻る（誤差係数Ｅｓ：ソースマッチ）。
【００３６】
図１０（ｂ）に示すように、例えば測定ユニットにのみ接続されており、したがってＲモードにあるテストポートにおいては、ＤＵＴから出力された信号は、測定ユニットにより受信される。同時に、ＤＵＴから出力された信号の一部は、反射ノード５４に入力してＲモードのテストポートに伝送し（誤差係数Ｅｔ：伝達トラッキング）、その信号の他の一部は、テストセット３０2内のテストポート又は他の素子により反射されて入力ノード５６に戻る（誤差係数Ｅｌ：ロードマッチ）。
【００３７】
図１１は、３ポートＤＵＴがテストセット３０2に、図９に示す測定モード「ａ」として接続されている場合のシグナルフローグラフである。３ポートのＤＵＴ４０においては、９種類のＳパラメータＳ１１、Ｓ１２、Ｓ１３、Ｓ２１、Ｓ２２、Ｓ２３、Ｓ３１、Ｓ３２、Ｓ３３が定義され、その各Ｓパラメータは複素数で表現される振幅比としてあらわされる。ＳパラメータＳ２１およびＳ３１は、それぞれテストポート４４からテストポート４６および４８までの伝達係数を示している。ＳパラメータＳ１１は、テストポート４４における反射係数を示している。同様に、ＳパラメータＳ３２およびＳ１２は、それぞれテストポート４６からテストポート４８および４４までの伝達係数を示している。ＳパラメータＳ２２は、テストポート４６における反射係数を示している。ＳパラメータＳ１３およびＳ２３は、それぞれテストポート４８からテストポート４４および４６までの伝達係数を示している。ＳパラメータＳ３３は、テストポート４８における反射係数を示している。上記の全てのＳパラメータは、各測定モード「ａ」、「ｂ」、および「ｃ」において、測定ユニット１４、１６、１８により、受信信号の電圧と位相を測定することにより求めることができる。
【００３８】
図１０（ａ）と図１０（ｂ）を参照して上記で説明し、また図１１でも示すように、Ｓパラメータの測定には、各種の誤差係数（要因）が関与している。例えば測定モード「ａ」では、信号源１２と測定ユニット１４の双方に接続されているテストポート４４は、３種類の誤差係数Ｅｄ、Ｅｓ、Ｅｒに関与している。また、測定ユニット１６に接続されているテストポート４６は、２種類の誤差係数Ｅｔ、Ｅｌに関与しており、測定ユニット１６に接続されているテストポート４８は、２種類の誤差係数Ｅｔ’、Ｅｌ’にそれぞれ関与している。更に、信号源１２から発生されるテスト信号の一部は、テストセット３０2内にリークして測定ユニット１６、あるいは測定ユニット１８に到達する可能性があるため、これらも誤差係数（Ｅｘ、Ｅｘ’：アイソレーション）となる。従って、３ポートのＤＵＴのＳパラメータ測定をより正確に行うためには、このような誤差係数（要因）を検出し、補償しなければならない。
【００３９】
図１２は、本発明の３ポートデバイス解析装置における、上述のような校正（キャリブレーション）のプロセスを示すフローチャートである。校正プロセスを実施する間は、ＤＵＴ４０を解析装置のテストポートから取り外す。図１３は、このようにＤＵＴが接続されていない状態での３ポートデバイス解析装置における、校正時のシグナルフローグラフを示している。図１２及び図１３においては、信号源１２に接続されたテストポートを「テストポートａ」として、またこの「テストポートａ」に対応する測定ユニットを「回路ａ」として現している。また、信号源１２が接続されていない２つのテストポートのそれぞれを「テストポートｂ」、「テストポートｃ」とし、それぞれのテストポートに対応する測定ユニットを「回路ｂ」、「回路ｃ」として現している。
【００４０】
図１２の校正プロセスでは、図８に示すマルチポートデバイス解析装置の参照符号を用いて説明しているが、その校正プロセスは、図６に示すマルチポートデバイス解析装置にも同様に適用できる。使用者はコントローラを通して校正プロセスを起動する（ステップ１００）。テストセット３０2内の切替スイッチ３２は、どれか１つの測定モードを選択する（ステップ１０１）。例えば、測定モード「ａ」が選択されて、テストポート４４（テストポートａ）にテスト信号が供給される。好ましくは、この校正プロセスを、３種類の条件、すなわち「オープン」、「ショート」、「ロード」を有する校正（キャリブレーションセット）セットを用いて実施する。
【００４１】
誤差係数Ｅｘ、Ｅｘ’を測定する場合、測定コントローラ２４は、テストポートａ（テストポート４４）をオープン（開放）に設定し、所定周波数のテスト信号をテスト信号源からテストポートａに供給する（ステップ１０２）。ＤＵＴは接続されていないため、テストポート４６で信号は受信されない。したがって、回路ｂ（測定ユニット１６）は、テストセット３０2内の信号源から測定ユニット１６にリーク（漏洩）した信号である誤差係数Ｅｘを直接測定することができる（ステップ１０３）。同様に、回路ｃ（測定ユニット１８）で受信された信号を測定することによって、誤差係数Ｅｘ’を直接求めることが出来る（ステップ１０４）。
【００４２】
図１２の校正プロセスにおいて、誤差係数Ｅｄ、Ｅｓ、Ｅｒを、以下のようにして求める。一般に、これら３つの誤差係数を求めるには、テストポートａ（テストポート４４）にテスト信号を印加した状態で、３つの異なる条件を設定する。それぞれの条件の下で、回路ａ（測定ユニット１４）により受信された信号を検証して３つの式を取得する。これらの式を解くことにより、３つの誤差係数Ｅｄ、Ｅｓ、Ｅｒのそれぞれの値を求めることが出来る。
例えば、テストポート４４における信号の反射係数をＳ１１とすると、回路ａ（測定ユニット１４）で受信された電圧Ｒ１１は、
ＶＲ１１＝Ｅｄ＋ＥｒＳ１１／（１−ＥｓＳ１１） ．．．（１）
となる。一般に、上述した３つの異なる条件とは、テストポート４４の「オープン（開放）」、「ショート（短絡）」、および「ロード」である。「ロード」とは、５０オームのような装置の特性（正規化）インピーダンスと同一のインピーダンス値を有する終端抵抗（ターミナルレジスタ）をテストポート４４に接続した状態を意味する。
【００４３】
図１２の校正プロセスでは、テストポートａ（テストポート４４）を開放（オープン）状態に維持して、回路ａ（測定ユニット１４）の受信電圧測定を行う（ステップ１０５）。テストポートを開放した（オープン）場合は、反射信号はテスト信号と同一の位相となるので、Ｓ１１＝１となり、これを（１）式に代入して表すと、回路ａの受信電圧は以下のようになる。
ＶＲ１１＝Ｅｄ＋Ｅｒ／（１−Ｅｓ） ．．．（２）
次のステップでは、テストポートａ（テストポート４４）を短絡（ショート）して（ステップ１０６）、回路ａ（測定ユニット１４）による受信電圧の測定を行う（ステップ１０７）。テストポート４４を短絡（ショート）した場合は、反射信号はテスト信号と反対の位相となるので、Ｓ１１＝−１となり、これを（１）式に代入してあらわすと、回路ａの受信電圧は以下のようになる。
ＶＲ１１＝Ｅｄ−Ｅｒ／（１＋Ｅｓ） ．．．（３）
更に次のステップでは、テストポート４４を、正規化インピーダンスにより終端（ロード）して（ステップ１０８）、回路ａ（測定ユニット１４）による受信電圧の測定を行う（ステップ１０９）。テストポート４４を正規化（理想的）インピーダンスで終端した場合は、反射信号は発生しない、したがってＳ１１＝０となり、これを（１）式に代入して表すと、回路ａの受信電圧は以下のようになる。
ＶＲ１１＝Ｅｄ ．．．（４）
従って、上述の手順で取得した３つの式（１）、（２）、（３）を解くことで、３種の誤差係数Ｅｄ、Ｅｓ、Ｅｒをそれぞれ求めることができる（ステップ１１０）。
【００４４】
図１２の校正プロセスは、次に２つの誤差係数Ｅｔ、Ｅｌを求めるステップを行う。テストポート４４とテストポート４６を理想的に接続した状態では、それぞれのテストポートにおける反射係数は０であり、それぞれのテストポートにおける伝達係数は１である。したがって、この状態において、測定ユニット１４および測定ユニット１６で測定された受信電圧は、
ＶＲ１１＝Ｅｄ＋ＥｒＥｌ（１−ＥｓＥｌ） ．．．（５）
ＶＲ２１＝Ｅｔ／（１−ＥｓＥｌ） ．．．（６）
となる。誤差係数Ｅｄ、Ｅｒ、Ｅｓは、上述で説明したステップ１１０において既に取得されているため、（５）式を用いてＥｌを求めることができ、更に（６）式を用いてＥｔを求めることができる。
【００４５】
従って、図１２のフローチャートにおいて、まずテストポートａ（４４）とテストポートｂ（４６）間を接続する（ステップ１１１）。そして回路ａ（測定ユニット１４）により受信電圧ＶＲ１１を測定し、回路ｂ（測定ユニット１６）により受信電圧ＶＲ２１を測定する（ステップ１１２）。これらの電圧値を取得した後、上述のステップ１１０で取得した３つの誤差係数Ｅｄ、Ｅｓ、Ｅｒを、上記の（５）式及び（６）式に代入することにより、テストポートｂ（テストポート４６）に対する２つの誤差係数Ｅｔ、Ｅｌを取得することができる（ステップ１１３）。
【００４６】
上記のステップ１１１−１１３と同様なプロセスにより、誤差係数Ｅｔ’、Ｅｌ’も求めることができる。すなわちテストポートａ（テストポート４４）とテストポートｃ（テストポート４８）間を接続して（ステップ１１４）、回路ａ（測定ユニット１４）により受信電圧ＶＲ１１を測定し、回路ｃ（測定ユニット１８）により受信電圧ＶＲ３１を測定する（ステップ１１５）。このような状態において、回路ａ（測定ユニット１４）による電圧測定値と回路ｃ（測定ユニット１８）による電圧測定値は、
ＶＲ１１＝Ｅｄ＋ＥｒＥｌ’／（１−ＥｓＥｌ’） ．．．（７）
ＶＲ３１＝Ｅｔ’／（１−ＥｓＥｌ’） ．．．（８）
となる。誤差係数Ｅｄ、Ｅｒ、Ｅｓは、上述で説明したステップ１１０において既に取得されているため、これらを（７）式と（８）式に代入して、テストポートｃ（テストポート４８）に関する２つの誤差係数Ｅｔ’、Ｅｌ’を求めることができる（ステップ１１６）。
【００４７】
上述の校正（キャリブレーション）プロセスにより、測定モードａ（テストポート４４にテスト信号を供給した場合）における誤差係数を取得することができる。したがって次に、誤差係数の取得を終了していない他の測定モードがあるか否かが判断される（ステップ１１７）。上述の例では、測定モードｂおよび測定モードｃにおける誤差係数の検証は未だされていないので、テストポートｂ（テストポート４６）にテスト信号を供給するために、テストセット３０2内の切替スイッチ３２の設定を変えるステップ１０１に戻る。その後、ステップ１０１から１１７までの動作を、測定モードｂおよび測定モードｃにおける誤差係数の全てを取得するまで繰り返す。誤差係数を全て取得すると、校正プロセスを終了する。
【００４８】
以上で説明したように、全ての測定モードについて、マルチポートデバイス解析装置内の誤差係数を、正確に取得することができる。従って、ＤＵＴをマルチポートデバイス解析装置に接続してそのＳパラメータ測定を行う場合には、Ｓパラメータの測定値の計算において、これら誤差係数を除去（補償）することができる。したがって、３ポートＤＵＴ４０のＳパラメータを、正確に得ることができる。
本発明のマルチポートデバイス解析装置は、マルチポートＤＵＴの全てのポートに接続できるテストポート数を有している。したがって、一旦マルチポートＤＵＴが全体としてマルチポートデバイス解析装置に接続されると、その後はＤＵＴと解析装置間の接続を変える必要はない。更に、本発明のマルチポートデバイス解析装置は、それぞれのポート（信号受信ポート）にターミナルレジスタ（終端抵抗）が備えられており、それら終端抵抗は、解析装置の校正段階とＤＵＴのＳパラメータ測定段階の双方において共通に用いられている。従って、終端抵抗が所望値から外れていても、その終端抵抗値が正確に既知であるかぎり、正確な測定を達成することができる。
【００４９】
図１４は、本発明のマルチポートデバイス解析装置の第２実施例の基本的構成を示すブロック図であり、この実施例では、ｎポートを有するマルチポートデバイスを測定できる構成となっている。この例において、マルチポートデバイス解析装置３００は、ｎ個のテストポートＰ１−Ｐｎと、ｎ個のターミナル（ポート）を有するマルチポートデバイス（ＤＵＴ）からの信号を測定するためのｎ個の測定ユニットＭＵ１−ＭＵｎを有する受信回路３２０（基準テスト信号を測定する測定ユニットＲを除く）を有する構成となっている。図１４において、マルチポートデバイス解析装置３００は更に、ｎ個の方向性ブリッジ（方向性結合器）ＢＲＧ１−ＢＲＧｎと、ｎ個の切替スイッチＳＷ１−ＳＷｎと、ｎ個のターミナルレジスタ（終端抵抗）ＴＲ１−ＴＲｎと、信号源１１２と、パワー分配器１１４と、掃引コントローラ１１６を有している。図１４に示すように、テストポート、測定ユニット、切替スイッチ、方向性ブリッジのそれぞれの数は、第１実施例の場合よりも増加してはいるが、その基本的な構成は図６や図８に示す構成と同一である。
【００５０】
信号源１１２は、掃引コントローラ１１６から出力されたコントロール信号に応答して、所定範囲内で周波数を直線状に変化したテスト信号を発生する。パワー分配器１１４は、信号源１１２から出力されたテスト信号のパワーを分配し、いずれか１つの切替スイッチＳＷ１−ＳＷｎを介して、ｎポートＤＵＴの選択されたターミナル（ポート、端子）にそのテスト信号を供給する。測定ユニットＲは、信号源１１２から出力されたテスト信号の信号レベルを測定する。他の測定ユニットＭＵ１−ＭＵｎは、ＤＵＴの対応するポートから出力された信号（伝達信号や反射信号）の信号レベルを測定する。
【００５１】
切替スイッチＳＷ１−ＳＷｎのそれぞれにより、対応するテストポートと方向性ブリッジを、信号源（テスト信号）１１２またはターミナルレジスタ（終端抵抗）ＴＲのいずれかに接続する。ｎポートＤＵＴのＳパラメータ測定を行う場合には、信号源１１２から出力されたテスト信号を、テストポートＰ１−Ｐｎのいずれか１つに供給し、残りのテストポートをターミナルレジスタ（終端抵抗）ＴＲに接続する。各ターミナルレジスタ（終端抵抗）ＴＲ１−ＴＲｎは、本発明のマルチポートデバイス解析装置やマルチポートＤＵＴの特性（正規化）インピーダンスに設定する。その特性インピーダンスは一般に５０オームである。方向性ブリッジＢＲＧ１−ＢＲＧｎは、ＤＵＴから出力された信号（伝達信号や反射信号）を、対応する測定ユニットＭＵ１−ＭＵｎに送信する。
【００５２】
図１４のマルチポートデバイス解析装置は、各種誤差係数を求めるために、ＤＵＴのＳパラメータ測定を実施する前に、キャリブレーション（校正）を行う。キャリブレーションの行程において求める誤差係数の種類やそれらの誤差係数を求めるためのプロセスは、前述した３ポートデバイス解析装置（第１実施例）の場合と基本的に同じである。しかし、誤差係数とＳパラメータの数は、ＤＵＴのポート数と解析装置のテストポート数がそれぞれ３個以上である場合には、第１実施例より大きくなる。
【００５３】
図１４のマルチポートデバイス解析装置の基本的な動作プロセスを、図１５のフローチャートに示す。図１５の例では、図の上半分は、キャリブレーション（校正）の動作手順を示しており、図の下半分は、Ｓパラメータ測定の動作手順を示している。まず基本動作の開始においては、校正プロセスを実施すべきかが判断される（ステップ３５０）。もし本発明のマルチポートデバイス解析装置３００が、意図したＤＵＴの測定に十分な確度を有することが既知である場合は、校正プロセスを省略して、直ちにＳパラメータの測定プロセスに移行することができる（ステップ３５５）。
【００５４】
校正プロセスを実施する場合には、まず信号源１１２から出力されたテスト信号を、テストポートＰｉに供給する（ステップ３５１）。ここで参照符号「ｉ」は、１からｎの間の数であり、テスト信号をｉ個目のテストポート（入力テストポート）に供給することを示している。また、後でも説明するが、参照符号「ｊ」は、ｊ個目のテストポートが信号を受け、その受信信号を対応する測定ユニットＭＵｊにより測定することを示している。テスト信号がテストポートＰｉに供給される状態の下で、対応する誤差係数は、「ｊ」を１からｎの間でテストポートＰｊを変えることによって測定される（ステップ３５２）。
【００５５】
テストポートＰｊについて、例えばテストポートＰ１からＰｎまでの全てについて誤差係数の試験をした場合には、入力テストポートＰｉが最後のテストポートかどうかが判断される（ステップ３５３）。もし入力テストポートＰｉが最後のテストポート、すなわちｎ個目のテストポートであるときは、校正プロセスは終了する。もし入力テストポートとして指定されていない他のテストポートが残っている場合には、次のテストポートにテスト信号を供給するように、入力テストポートの順を例えばｉ＝ｉ＋１のように１だけ加算する（ステップ３５４）。上記のプロセスを、全てのテストポートが入力テストポートとして指定されるまで繰り返すことにより（ステップ３５３）、校正のプロセスを終了する。
【００５６】
校正（キャリブレーション）動作が終了した後、Ｓパラメータ測定のプロセスを開始する。Ｓパラメータの測定は、ＤＵＴのポート（ターミナル）１−ｎの全てを、本発明のマルチポートデバイス解析装置３００のテストポートＰ１−Ｐｎにそれぞれ接続することから開始する（ステップ３５５）。上述した校正プロセスと同様に、テスト信号を、テストポートＰｉに供給する（ステップ３５６）。この参照符号「ｉ」は、１からｎ間の数であり、ｉ個目のテストポート（入力テストポート）にテスト信号を供給することを示している。ｎ個のポートを有するＤＵＴのＳパラメータは、テストポートＰｊを変更する毎にＳパラメータの測定を行って求める（ステップ３５７）。このテストポートＰｊは、ｊ個目のテストポートがＤＵＴから信号を受信していることを示しており、この受信信号が対応する測定ユニットＭＵｊにより測定される。参照符号「ｊ」は、１からｎ間の数である。
【００５７】
テストポートＰｊをテストポートＰ１からＰｎ間の全てについて変更してＳパラメータ測定を行った場合は、入力テストポートＰｉが最終テストポートかが判断される（ステップ３５８）。テストポートＰｉが最終テストポート、例えばｎ個目のテストポートであれば、Ｓパラメータ測定のプロセスは終了する。入力テストポートとして指定されていない他のテストポートがまだ存在する場合には、入力テストポートを次のテストポートに切り換えて、そこにテスト信号を供給するために、その順を例えばｉ＝ｉ＋１のように１だけ加算する（ステップ３５９）。以上の動作を、テストポート全てが入力テストポートとして指定されるまで繰り返すことにより（ステップ３５８）、全てのＳパラメータが測定され、その測定プロセスは終了する。
【００５８】
図１６は、誤差係数の第１グループ、即ちＥｄｉ（方向性）、Ｅｒｉ（反射トラッキング）およびＥｓｉ（ソースマッチ）の測定を行う場合の構成を示すブロック図である。この誤差係数において、参照符号「ｉ」は、テストポート（入力テストポート）Ｐｉにテスト信号が供給されていることを示しる。したがって、これらの誤差係数Ｅｄｉ、ＥｒｉおよびＥｓｉは、入力テストポートＰｉすなわち図１６のテストポートＰ１に関わる誤差係数である。これら誤差係数の意味は、図１２のフローチャートに関して説明したものと同じである。図１６では、キャリブレーションキット（校正キット）３４０を、入力テストポートＰｉに接続している。一般に、校正キット３４０は、上述の図１２に関して説明したように、テストポートＰｉについて「オープン」、「ショート」および「ロード」のような、少なくとも３種類の条件を選択することができる。
【００５９】
図１７は、誤差係数の第２グループ、即ちＥｔｉｊ（伝達トラッキング）、Ｅｌｉｊ（ロードマッチ）の測定を行う場合の構成を示すブロック図である。参照符号「ｉ」は、テストポート（入力テストポート）Ｐｉにテスト信号が供給されることを示しており、参照符号「ｊ」は、信号をテストポートＰｊが受信し、対応する測定ユニットＭＵｊでその受信信号ｗを測定することを示している。これら誤差係数の意味は、図１２のフローチャートに関連して説明したものと同じである。従って、図１７に示すように、テストポートＰ１（入力テストポートＰｉ）とテストポートＰ２（信号を受信するテストポートＰｊ）は、互いに接続されており、測定ユニットＭＵ１とＭＵ２は受信された信号の測定をそれぞれ行う。誤差係数Ｅｔｉｊ、Ｅｌｉｊは、上で説明した（５）式および（６）式を用いて求める。
【００６０】
図示していないが、誤差係数Ｅｘｉｊ（アイソレーション）は、入力テストポートＰｉを開放（オープン）して、またはターミナルレジスタによりテストポートＰｉを終端し、あるいはテストポートＰｉをショート（短絡）して測定する。誤差係数Ｅｘｉｊは、特定の入力テストポートＰｉにおいて、テストポートＰｊの全てについて同時に測定を行うことができる。あるいは、誤差係数Ｅｘｉｊは、特定した入力テストポートにおいて、受信するテストポートＰｊを１つ１つ変更して測定を行ってもよい。
【００６１】
前述した誤差係数測定を行うための動作手順は、図１８のフローチャートに示すように要約することができる。したがって、図１８のフローチャートにおける各ステップは、図１５のフローチャートにおけるステップ３５２のサブステップである。図１８のプロセスにおいて、まずテスト信号を入力テストポートＰｉに供給して、テストポートＰｉに関する誤差係数Ｅｄｉ、ＥｒｉおよびＥｓｉの測定をそれぞれ行う（ステップ３７０）。
次に、入力テストポートＰｉとテストポートＰｊ（受信テストポート）を、ケーブルを介して互いに接続する（ステップ３７１）。測定ユニットＭＵｉ、ＭＵｊで計測された電圧に基づいて、誤差係数ＥｔｉｊおよびＥｌｉｊを、（５）式および（６）式を用いて計算する（ステップ３７２）。誤差係数ＥｔｉｊおよびＥｌｉｊを測定した後、誤差係数Ｅｘｉｊの測定プロセスに移行する。即ち、テストポートＰｉとＰｊの接続を外し（ステップ３７３）、誤差係数Ｅｘｉｊを、受信するテストポートＰｊに漏洩（リーク）した電圧を測定することによって取得する（ステップ３７５）。上述したように、誤差係数Ｅｘｉｊの測定動作は、テストポートＰｊの全てについて同時に行うことができる。
【００６２】
入力テストポートＰｉと特定のテストポートＰｊ間の誤差係数を取得した場合には、テストポートＰｊが最後のテストポートか否かが判断される（ステップ３７５）。未だ入力テストポートＰｉとの関連で検証されていないテストポートが存在する場合には、特定のテストポート順を、例えばｊ＋ｊ＝１のように累進する（ステップ３７６）。このようにして、ステップ３７１からステップ３７６のプロセスを、入力テストポートＰｉにおける最後のストポートＰｊ間について誤差係数が取得されるまで繰り返す。特定の（受信する）テストポートＰｊが最後のテストポート、すなわちｎ個目のテストポートであるときは、入力テストポートＰｉについての校正プロセスを終了することができ、次のテストポートを入力テストポートとした校正プロセスに移行する（図１５に示すステップ３５３および３５４）。
【００６３】
図１９は、図１４のマルチポートデバイス解析装置について、ｎポートを有するマルチポートデバイスをテストするためのテスト信号が、次のテストポートに供給されている状態における、基本的な構成を示すブロック図である。上述のように、校正動作のプロセスまたはＳパラメータの測定プロセスにおいて、各テストポートは、信号源１１２から出力されたテスト信号を受信する入力テストポートとして割り当てられなければならない。図１９の例では、テストポートＰ２が、入力テストポートとしてテスト信号を受信している状態を示している。これに対し図１４の例では、テストポートＰ１がテスト信号を受信している状態を示している。
【００６４】
以上説明したように、ｎ個のテストポートを有する本発明のマルチポートデバイス解析装置３００の誤差係数を、正確に取得することができる。従って、マルチポートＤＵＴをマルチポートデバイス解析装置に接続して、マルチポートＤＵＴのＳパラメータ測定値の計算を行う際に、これらの誤差係数を、Ｓパラメータの計測値から取り除く（補償）ことができる。その結果、ｎポートＤＵＴ４０のＳパラメータを、より正確に得ることができる。このような計算動作を達成することができる式の例を以下に示す。
【数４】
であり、またＳｉｊｍは、誤差を有したＳパラメータ測定値であることを示す。
本発明のマルチポートデバイス解析装置３００は、マルチポートＤＵＴの全てのポートと接続ができる数のテストポートを有している。したがって、一旦マルチポートＤＵＴを解析装置に接続すると、その後は解析装置とＤＵＴ間の接続を変更する必要がない。更に、本発明のマルチポートデバイス解析装置は、テストポートのそれぞれにターミナルレジスタ（終端抵抗）が設けられており（ＤＵＴからの信号を受信するため）、その各ターミナルレジスタは、校正段階においてもＳパラメータ測定段階においても共通に用いられている。従って、ターミナルレジスタが所望値からずれていても、ターミナルレジスタの正確な値が既知であるかぎり、その値ずれは誤差とならず、正確な測定を達成することができる。
【００６５】
図２０は、本発明のマルチポートデバイス解析装置の第３実施例の基本的な構成を示すブロック図であり、３ポートデバイスを測定するための構成例である。この例では、マルチポートデバイス解析装置は、２ポートネットワークアナライザ４１０と、３ポートテストセット４３０との組み合わせにより構成されている。図２０の構成では、ネットワークアナライザ４１０は、信号源１２と、掃引コントローラ２２と、２個の測定ユニット１４および１６と、測定コントローラ２４と、表示部２６と、コントローラ２８を有する構成をしている。信号源１２は、掃引コントローラ２２の制御により、正弦波テスト信号を発生する。３ポートの被測定デバイス（ＤＵＴ）４０をテストする場合は、切替スイッチ３２（テストセット４３０内）により選択されたＤＵＴ４０のポートにテスト信号が供給される。
【００６６】
測定コントローラ２４は、ネットワークアナライザ４１０の総合的な動作を制御しており、解析装置全体としての誤差係数を求めるための校正プロセスを実行し、被測定デバイスのＳパラメータをより正確に求めるために、その誤差係数を補償するプロセスを実行する。表示部２６は、テストパラメータについて、各種の測定条件や測定結果を表示する。コントローラ２８は、解析装置の利用者とのインタフェースとして機能する各種キーやスイッチ、ポインティングデバイス等を含んでいる。
【００６７】
テストセット４３０は、切替スイッチ３２と、３個の方向性ブリッジ（方向性カップラ）３４、３６、３８と、３個のテストポート４４、４６、４８と、スイッチ１５０と、ターミナルレジスタ（終端抵抗）１５２を含んだ構成をしている。被測定デバイス（ＤＵＴ）４０の３個のポートは、ケーブル１１を介して対応するテストポートに接続されている。切替スイッチ３２は、信号源１２からのテスト信号を、テストポート４４、４６、４８の選択した１つに、したがってＤＵＴ４０のいずれか１つのポート（ターミナル）に供給する。
【００６８】
方向性ブリッジ３４、３６、３８のそれぞれは、対応するテストポート、すなわちＤＵＴのポートから出力された信号を検出し、２つの測定ユニット１４、１６に送信する。この例のネットワークアナライザ４１０は、２個の測定ユニット１４、１６しか有しないので、方向性ブリッジのいずれか１つから出力された信号は、ターミナルレジスタ（終端抵抗）１５２に供給される。このような選択は、スイッチ１５０により実施される。ターミナルレジスタ（終端抵抗）１５２は、解析装置（およびＤＵＴ）の正規化（特性）インピーダンスに設定され、その値は通常５０オームである。
【００６９】
図２１は、図２０のマルチポートデバイス解析装置における、測定モードを示すテーブルである。このテーブルは、テストセット４３０のどのテストポートがＤＵＴ４０にテスト信号を供給するか、どのテストポートがＤＵＴから測定ユニットに信号を送信するか、どのテストポートがターミナルレジスタ（終端抵抗）１５２に接続しているかを示している。例として、モード「ａ」では、テストポート４４は、ＤＵＴにテスト信号を入力し、ＤＵＴから反射された信号を測定ユニット１４に送信するための信号源「Ｓ」として機能する。テストポート４６は、受信した信号を測定ユニット１６に送信するための受信器「Ｒ」として機能し、テストポート４８は、ターミナルレジスタ（終端抵抗）１５２を介して対応するＤＵＴのポートを終端するためのロード「Ｌ」として機能する。このように、ＤＵＴ４０のＳパラメータＳ１１、Ｓ２１、Ｓ３１は、測定モード「ａ」と「ｂ」により、ＳパラメータＳ１２、Ｓ２２、Ｓ３２は、測定モード「ｃ」と「ｄ」により、またＳパラメータＳ１３、Ｓ２３、Ｓ３３は、測定モード「ｅ」と「ｆ」によりそれぞれ測定が行われる。
【００７０】
図２２−図２４のシグナルフローグラフを参照して、図２１のテーブルに示す測定モード「ａ」−「ｆ」に関与する誤差要因（係数）を、以下に説明する。図２２（ａ）は、図２１のテーブルにおいて、信号源「Ｓ」で示されるテストポートのシグナルフローモデルであり、図２２（ｂ）は、図２１のテーブルにおいて受信器「Ｒ」で示されるテストポートのシグナルフローモデルである。テストポート４４、４６、４８のそれぞれは、２つのノード、すなわち図２２（ａ）におけるノード５０と５２、図２２（ｂ）におけるノード５４と５６、により現されている。図２２（ａ）および図２２（ｂ）に示す誤差要因は、図１０（ａ）および図１０（ｂ）のそれとそれぞれ同一なので、その説明は省略する。
【００７１】
図２３は、図２１のテーブルにおいてロード「Ｌ」で示されているテストポートのシグナルフローグラフであり、そのテストポートは、テストセット３３０のターミナルレジスタ（終端抵抗）１５２に接続されている。ターミナルレジスタ１５２は、理想的なものではないので、ＤＵＴ４０から出力された信号の一部は、テストポートに反射される（誤差係数Ｅｚ）。
図２４は、図２１の測定モード「ａ」において、ＤＵＴがテストセット４３０に接続された場合のシグナルフローグラフである。３ポートＤＵＴにおいては、９種類のＳパラメータＳ１１、Ｓ１２、Ｓ１３、Ｓ２１、Ｓ２２、Ｓ２３、Ｓ３１、Ｓ３２およびＳ３３が定義され、その各Ｓパラメータは、複素数により表現された振幅比となっている。これらＳパラメータは、この技術分野において周知であり、かつ図１１を参照して上記で説明されている。図２０のマルチポートデバイス解析装置では、９種類のＳパラメータは、各測定モード「ａ」−「ｆ」について、測定ユニットにより測定した電圧に基づいて求めることができる。
【００７２】
図２５は、本発明のマルチポート（３ポート）デバイス解析装置における校正（キャリブレーション）の動作プロセスを示すフローチャートである。この校正プロセスの間は、マルチポートＤＵＴ４０を解析装置のテストポートから取り外す。図２６は、ＤＵＴ４０が接続されていない状態、すなわち校正プロセスの際のシグナルフローグラフである。図２５の校正の動作プロセスは、図１２と等価なので、以下では簡単な説明のみとする。
校正動作のプロセスを開始すると（ステップ６００）、切替スイッチ３２は、測定モードのいずれか１つを選択する（ステップ６０１）。誤差係数Ｅｘを測定するためには、テストポートａ（テストポート４４）は開放（オープン）され、そのテストポートａにテスト信号が供給される（ステップ６０２）。そして、測定ユニット１６は、誤差係数Ｅｘを測定する（ステップ６０３）。
【００７３】
誤差係数Ｅｄ、Ｅｓ、Ｅｒを求めるためには、テストポートａの開放（オープン）状態を維持し、測定ユニット１４により、受信した信号を測定する（ステップ６０４）。次にテストポートａを短絡（ショート）して（ステップ６０５）、測定ユニット１４により、受信した信号を測定する（ステップ６０６）。さらにテストポートａを、ターミナルレジスタ（正規化終端抵抗）により終端して（ステップ６０７）、測定ユニット１４により、受信した信号を測定する（ステップ６０８）。上記のプロセスにより得られた（１）式、（２）式および（３）式を解くことによって、誤差係数Ｅｄ、ＥｓおよびＥｒをそれぞれ求める（ステップ６０９）。
【００７４】
図２５の校正プロセスは、次に誤差係数Ｅｔ、Ｅｌを求めるステップに移行する。テストポートａ（テストポート４４）とテストポートｂ（テストポート４６）を相互に接続し（ステップ６１０）、測定ユニット１６により、受信した信号の電圧を測定する（ステップ６１１）。上記で得た誤差係数Ｅｄ、ＥｓおよびＥｒと、ここで測定された電圧値を（５）式および（６）式に適用することにより、誤差係数ＥｔおよびＥｌを求める（ステップ６１２）。
上記のステップ６１０−６１２と類似のプロセスにより、誤差係数Ｅｚを同様に求めることができる。すなわちテストポートａ（テストポート４４）とテストポートｃ（テストポート４８）を相互に接続さし（ステップ６１３）、電圧ＶＲ１１を測定ユニット１４により測定する（ステップ６１４）。この状態の下で、測定ユニット１４で測定された電圧は、以下のようになる。
ＶＲ１１＝Ｅｄ＋ＥｒＥｚ／（１−ＥｓＥｚ） ．．．（１０）
上記のプロセスで求めた誤差係数Ｅｄ、ＥｓおよびＥｒを、（１０）式に適用することにより、テストポートｃ（テストポート４８）に関する誤差係数Ｅｚを求めることができる（ステップ６１５）。
【００７５】
次に、まだ誤差係数を求めていない測定モードが残っているかが判断され（ステップ６１６）、もし校正（誤差係数が得られ）されていない測定モードがあるときは、その測定モード「ｂ］−「ｆ」における誤差係数の全てを得るために、上記のステップ６０１に戻って、ステップ６０１−６１５を繰り返す。校正動作はその後終了する。
【００７６】
【発明の効果】
以上説明したように、測定モード全てにおいて、３ポートデバイス解析装置の誤差係数を求めることができる。従って、３ポートＤＵＴを本発明の解析装置に接続してＳパラメータ測定を行う場合には、これら誤差係数を、ＤＵＴのＳパラメータの測定値から取り除く（補償）ことができる。この結果、３ポートＤＵＴのＳパラメータを、より正確に取得することができる。
更に、本発明の３ポートデバイス解析装置では、ＤＵＴを解析装置に接続した後は、解析装置とＤＵＴ間の接続を変更する必要がない。また、本発明の３ポートデバイス解析装置には、ＤＵＴの３ポートのいずれか１つを終端させるターミナルレジスタ（終端抵抗）１５２が装備されており、このターミナルレジスタ１５２は、校正段階とＳパラメータの測定段階の両方に共通に用いられている。このため、ターミナルレジスタ１５２が所望値からずれていたとしても、正確なＳパラメータの測定を達成することができる。
【００７７】
以上説明した本発明の実施例について、各種の変形が可能である。例えば、上記では、誤差係数Ｅｄ、ＥｓおよびＥｒは、３種類の条件、すなわちオープン、ショート、ロードを用いて求めていた。しかし、それとは異なる条件、例えば既知の反射係数Ｓ１１の互いに異なる抵抗により終端して、それらの誤差係数を求めることも可能である。更に、誤差係数ＥｔとＥｌを求める場合において、２つのテストポート間の接続を理想的に行う（損失なく）ことを要しない。すなわちその接続による両テストポート間の伝達係数が１より小でもよい。必要とするのは、誤差係数を求めるために、これら異なる条件を（１）式−（１０）式の計算において用いることのみである。
【００７８】
好ましい実施例しか明記していないが、上述した開示に基づき、添付した請求の範囲で、本発明の精神と範囲を離れることなく、本発明の様々な変更や変形が可能である。
【図面の簡単な説明】
【図１】 ２つのテストポートを有するネットワークアナライザの構成例を示すブロック図。
【図２】 従来技術において、ネットワークアナライザと３ポートテストセットとの組み合わせにより、３ポートデバイスを測定するための構成例を示す概念図。
【図３】 ３ポートデバイスの解析を行うために、３ポートテストセットを内蔵したネットワークアナライザの構成例を示す概念ブロック図。
【図４】 図３に示されたネットワークアナライザにより、３ポートデバイスのＳパラメータを測定する場合における、各種のＳパラメータとスイッチ設定等の条件を示す図。
【図５】 Ａは２ポートネットワークアナライザにより３ポートデバイスを測定するための基本的な構成を示す概念図であり、Ｂは２ポートテストセットにより３ポートデバイスを測定するための基本的な構成を示す概念図である。
【図６】 本発明によるマルチポートデバイス解析装置の第１実施例である３ポートネットワークアナライザの構成を示すブロック図。
【図７】 図６に示された本発明のマルチポートデバイス解析装置により３ポートデバイスをテストする場合における、Ｓパラメータのタイプとスイッチ設定の関係を示す図。
【図８】 本発明の第１実施例において、３ポートネットワークアナライザと３ポートテストセットとの組み合わせにより構成された３ポートデバイス解析装置を示す概念ブロック図。
【図９】 図８に示された３ポートデバイス解析装置における測定モードを示す図。
【図１０】 ａは図９において「Ｓ」で示されたテストポートに対応するシグナルフローモデルを示す図、ｂは図９において「Ｒ」で示されたテストポートに対応するシグナルフローモデルを示す図である。
【図１１】 被試験デバイスが図８に示された３ポートデバイス解析装置の３ポートテストセットに接続された場合のシグナルフローグラフを示す図。
【図１２】 図６と図８に示された本発明の３ポートデバイス用解析装置の校正動作のプロセスを示すフローチャート。
【図１３】 被測定マルチポートデバイスが接続されていない状態での本発明のマルチポートデバイス解析装置における校正プロセスにおけるシグナルフローグラフ。
【図１４】 ｎポートを有するマルチポートデバイスを測定するための、本発明の第２実施例による、ｎテストポートを有するマルチポートデバイス解析装置の基本的な構成例を示すブロック図。
【図１５】 図１４に示されたｎテストポートを有する本発明のマルチポートデバイス解析装置の基本的な動作プロセス例を示すフローチャート。
【図１６】 図１４に示されたｎテストポートを有する本発明のマルチポートデバイス解析装置において、第１グループの誤差係数を測定する場合の構成を示すブロック図。
【図１７】 図１４に示されたｎテストポートを有する本発明のマルチポートデバイス解析装置において、第２グループの誤差係数を測定する場合の構成を示すブロック図。
【図１８】 図１４に示されたマルチポート解析装置における誤差係数測定の動作プロセスを示すフローチャートであり、図１５のフローチャートのサブプロセスを示している。
【図１９】 マルチポートデバイスをテストするための図１４に示されたｎテストポートを有するマルチポートデバイス解析装置の基本的な構成例を示すブロック図であり、次のテストポートにテスト信号を供給した状態を示している。
【図２０】 ３ポートデバイスを測定するための本発明のマルチポートデバイス解析装置の第３実施例の構成を示すブロック図であり、ネットワークアナライザを用いて構成している。
【図２１】 図２０に示されたマルチポートデバイス解析装置における測定モードを示す図。
【図２２】 ａは図２１において「Ｓ」で示されたテストポートに対応するシグナルフローモデルを示す図、ｂは図２１において「Ｒ」で示されたテストポートに対応するシグナルフローモデルを示す図である。
【図２３】 図２１において「Ｌ」で示されたテストポートに対応するシグナルフローグラフ。
【図２４】 被測定デバイスが解析装置に接続された状態における、図２１に示された測定モード「ａ」のシグナルフローグラフ。
【図２５】 図２０に示された本発明のマルチポート（３ポート）デバイス解析装置の校正プロセスを示すフローチャート。
【図２６】 被測定デバイスが接続されていない状態における、図２０に示されたマルチポートデバイス解析装置の校正プロセスを示すシグナルフローグラフ。
【発明の属する技術分野】
この発明は、３個またはそれを超えるターミナル（端子またはポート）を有するマルチポートデバイスの特性を解析するためのマルチポートデバイス解析装置および解析方法に関する。特に本発明は、マルチポートの被測定デバイスと解析装置間の接続を変えずに、高効率および高ダイナミックレンジで、マルチポートデバイスの各種パラメータを測定することができるマルチポートデバイス解析装置と解析方法、及びそのマルチポートデバイス解析装置の校正方法に関する。
【０００２】
【従来の技術】
各種の通信（コミュニケーション）システムで使用される通信デバイス（被測定デバイス）のような高周波数素子の特性を解析する場合に、ネットワークアナライザがよく用いられる。ネットワークアナライザは、伝達関数、反射特性、位相特性（以後「スキャタリングパラメータＳ」または「Ｓパラメータ」と呼ぶ）等の被測定デバイスの各種テストパラメータを取得することができる。このようなＳパラメータは、この技術分野で周知であり、ネットワークアナライザから出力されたテスト信号に対する結果として、被測定デバイスから出力される周波数応答（電圧や位相）を観察して求められる。
【０００３】
一般にネットワークアナライザは、２つのポート、すなわち入力ポートと出力ポートで構成されている。入力ポートは、被測定デバイスに周波数掃引信号（テスト信号）を送出し、出力ポートは、被測定デバイスの応答出力信号を受信する。ネットワークアナライザの入力ポートと出力ポートは、ネットワークアナライザ内部の切り替え（スイッチ）動作により、一方のポートを他方のポートに切り替えできるように構成されている。このようなネットワークアナライザの構成例を、第１図のブロック図に示している。
【０００４】
図１に示すネットワークアナライザの構成と動作を以下に簡単に説明する。ネットワークアナライザ１０は、２つの入力・出力ポート（テストポート）Ｐ１、Ｐ２を有し、それら入力ポート、出力ポートは、方向性ブリッジ（または方向性カップラ、方向性結合器）５１、５２にそれぞれに接続している。方向性ブリッジ５１、５２のそれぞれは、信号分離回路として機能する。信号発生器５５から出力されたテスト信号は、切替スイッチ５３で選択されたいずれかのブリッジ５１または５２に送信される。テスト信号（周波数掃引信号）は、選択されたブリッジ５１または５２から、対応するいずれかのテストポートＰ１またはＰ２を介して、被測定デバイス（図示せず）に送信される。信号発生器５５から出力されたテスト信号は更に、基準信号としてネットワークアナライザの内部に供給されている。即ち、この基準信号とブリッジ５１または５２からの入力信号は、それぞれ周波数変換器５７、５８、５９に供給され、より低い周波数を有する信号に変換される。
【０００５】
周波数変換された入力信号及び基準信号は、それぞれＡ／Ｄ変換器６１、６２、６３によりデジタル信号に変換される。それらデジタル信号は、被測定デバイスのＳパラメータを求めるために、デジタルシグナルプロセッサ（ＤＳＰ）６５で処理される。Ｓパラメータ、またはＳパラメータから得た他の測定データは、ネットワークアナライザシステムの総合的動作を制御するＣＰＵ６８の制御に基づいて、各種の形態で表示部６９により表示される。
通信システム等で用いるデバイスや素子のような被測定デバイスは、必ずしも２端子（ターミナルまたはポート）のみで構成されるとは限らず、３個またはそれを超える端子で構成されることがある（以後「マルチポートデバイス」と呼ぶ）。マルチポートデバイスのＳパラメータを測定する場合においては、３個まはたそれを超えるポートを有するＳパラメータ・テストセットを、２ポートのネットワークアナライザと組み合わせて用いることが可能である。このような例として図２に、３ポートＤＵＴ（被試験デバイス）を、Ｓパラメータ測定用の３ポートテストセットに接続して試験する構成例を示す。
【０００６】
図２の３ポートテストセットを用いる場合には、ＤＵＴをより高確度でテストするために、ＤＵＴを３個のテストポート９０、９２、９４に接続する前に、そのテストセットを校正（キャリブレーション）することが望ましい。一般に、このような校正のプロセスは、所定の２ポート用校正セットを、テストポート９０と９２間、そしてテストポート９２と９４間、さらにテストポート９４と９０間にそれぞれ使用して実行する。その校正プロセスが完了すると、ＤＵＴをテストセットに接続してＳパラメータ測定を実施する。
【０００７】
次に、従来のネットワークアナライザを用いて、３ポートの被試験デバイスのＳパラメータ測定を行う場合の具体的な動作を説明する。図３は、３ポートデバイスをテストするために構成されたネットワークアナライザの例を示すブロック図である。図３のネットワークアナライザ２００は、３ポート用テストセットを内蔵した構成となっており、したがって、図２の例と同様に機能する。
ネットワークアナライザ２００は、掃引周波数信号を発生する信号源２１０、それぞれが２つの切替回路（図中▲１▼、▲２▼として示されている）を有する５つの切替スイッチ２１２、２１４、２１６、２１８、２２０、受信回路２２２、３個の方向性ブリッジ（方向性結合器）２３０、２３２、２３４を含んで構成している。受信回路２２２は、３個の測定ユニット２２４、２２６、２２８を有している。したがって、図３の受信回路２２２は、図１に示す３個の周波数変換器５７、５８、５９、３個のＡ／Ｄ変換器６１、６２、６３、及びＤＳＰ６５に対応している。測定ユニット２２８は、信号源２１０から出力された信号の振幅、すなわち基準振幅レベル「Ｒ」を測定するものである。それ以外の２つの測定ユニット２２４、２２６のそれぞれは、被測定デバイス（ＤＵＴ）４０から出力された信号（伝達信号や反射信号）の振幅を測定するものである。この例では、測定ユニット２２４と２２８間の電圧比に基づく測定動作またはその測定結果を「測定Ａ」、測定ユニット２２６と２２８間の電圧比に基づく測定動作またはその測定結果を「測定Ｂ」と称して説明を行うものとする。
【０００８】
図４は、図３に示したネットワークアナライザを用いて３ポートデバイス４０のＳパラメータ測定を行う場合の設定テーブルを示す図であり、Ｓパラメータのタイプとスイッチ設定の関係および周波数掃引動作の回数との関係を示している。図４では、ＳＷ１−ＳＷ５の記号は、図３にそれぞれ示す５個の切替スイッチ２１２−２２０に対応している。切替スイッチ内の切替回路（▲１▼、▲２▼として示す）がＯＮの場合には、その切替スイッチは他の回路素子に続く信号通路に接続され、切替回路がＯＦＦの場合には、その切替スイッチはターミナルレジスタ（終端抵抗）を介してグラウンド（アース）に接続されることを意味する。
【０００９】
３ポートデバイス（ＤＵＴ）４０は、ネットワークアナライザ２００の３つのテストポート２４０、２４２、２４４に接続されている。まず、テスト信号がテストポート２４０を介してＤＵＴ４０に供給されるように、スイッチ設定を行う。この状態の下で、ネットワークアナライザ２００は、ＤＵＴ４０のＳパラメータＳ１１、Ｓ２１、Ｓ３１を測定する。例えば、ＳパラメータＳ１１を測定する場合には、テスト（周波数掃引）信号２１０は、切替スイッチ２１２（ＳＷ１）とテストポート２４０を介してＤＵＴ４０に供給される。同時に、ＤＵＴ４０の入力ターミナル（１）から反射された信号は、「測定Ａ」を実行するために、方向性ブリッジ２３０と切替スイッチ２１６（ＳＷ３）を介して、測定ユニット２２４により受信される。更に同時に、ＳパラメータＳ２１を測定する場合には、ＤＵＴ４０のターミナル（２）から出力された伝達信号は、「測定Ｂ」を実行するために、方向性ブリッジ２３２と切替スイッチ２１８（ＳＷ４）、２２０（ＳＷ５）を介して、測定ユニット２２６により受信される。このようにして、ＳパラメータＳ１１、Ｓ２１は、テスト信号２１０の１回の周波数掃引動作によって、測定を行うことができる。
【００１０】
Ｓパラメータ３１の測定においては、テストポート２４０を介してＤＵＴ４０のターミナル（１）にテスト信号２１０を供給するとともに、ＤＵＴ４０のターミナル（３）から出力された伝達信号を測定する。すなわち、ＤＵＴ４０のターミナル（３）から出力された伝達信号が、方向性ブリッジ２３４と切替スイッチ２２０（ＳＷ５）を介して、測定ユニット２２６により受信されるように、各スイッチが設定される。上述のように、ＳパラメータＳ１１、Ｓ２１、Ｓ３１の測定を行う場合には、図４の左欄の最下部に示すように、ＤＵＴ４０のターミナル（１）に周波数掃引信号（テスト信号）を２回供給しなければならない。
【００１１】
同様に、ＤＵＴ４０のターミナル（２）にテスト信号を供給してＳパラメータの測定を行う場合には、ネットワークアナライザ２００は、図４の中央欄に示されている各設定に基づいて、ＤＵＴ４０のＳパラメータＳ１２、Ｓ２２、Ｓ３２の測定をそれぞれ行う。ネットワークアナライザ２００は更に、図４の右欄に示されている各設定に基づいて、ＤＵＴ４０のＳパラメータＳ１３、Ｓ２３、Ｓ３３の測定をそれぞれ行う。このようにして、全てのＳパラメータは、上述で説明された手順と条件により測定される。
【００１２】
図２に示した３ポート用テストセットや図３に示した３ポート用ネットワークアナライザ２００を用いた測定においては、２つのテストポート間で校正プロセス（２ポートキャリブレーション）を実行しても、その校正（キャリブレーション）は、３ポートの被測定デバイスの正確な測定には十分ではないという問題がある。具体的には、２ポートキャリブレーションは、テストの実行前に、図２のテストポート９０と９２との間（図３の２４０と２４２との間）、図２のテストポート９２と９４との間（図３の２４２と２４４との間）、および図２のテストポート９４と９０との間（図３の２４４と２４０との間）で、それぞれ実施することになる。しかし、上述の校正プロセスにおいては、着目している２つのテストポートについての誤差要因（係数）を取り除くことはできても、第３のテストポートの誤差要因を十分に校正することはできない。例えば、２つのテストポート９０、９２間（図３の２４０、２４２間）について校正を行った場合には、この状態の下でそれ以外のテストポート９４に対応する誤差要因は測定されず、その誤差は補償されないことになる。
【００１３】
また、上述した従来のテストセットやネットワークアナライザ２００を用いたＳパタメータ測定における他の問題は、測定を行うためにかなりの長時間を要することである。例えば、図４に示すように、３種類のＳパラメータのそれぞれを測定する際に、２回の周波数掃引動作を行う必要がある。従って、９種類のＳパラメータ全てを取得するためには、６回の周波数掃引動作を行う必要があり、結果として測定を終了するまでにかなりの時間がかかってしまう。
また、更に他の問題は、信号の損失、すなわち測定ダイナミックレンジの悪化である。図３の例において、ＤＵＴから出力された伝達信号を測定ユニットに送信するために、切替スイッチ２１８が、切替スイッチ２１６または２２０と直列に接続されている。このため、ＤＵＴからの伝達信号は、測定ユニット２２４または２２６に到達するまでに損失を生じてしまう。このような損失は、ネットワークアナライザの測定ダイナミックレンジや感度を減少させる。
【００１４】
３ポート被測定デバイス（ＤＵＴ）を、２ポート用ネットワークアナライザを用いて（図５Ａ）、または２ポート用テストセットを用いて（図５Ｂ）テストすることも可能である。この場合において、ＤＵＴの第３のターミナル（端子）を、既知の値を有する終端抵抗（ターミナルレジスタ）を介して終端（接地）しなければならない。このような測定の構成において、Ｓパラメータ測定を行う前に、２つのテストポートＰ１、Ｐ２（Ｑ１、Ｑ２）間で、２ポートキャリブレーション（校正）を実施する。次に、ＤＵＴの２つのポート（ターミナル）を、ネットワークアナライザ（図５Ａ）、またはテストセット（図５Ｂ）のテストポートに接続し、ＤＵＴの残りのポートを終端抵抗Ｒに接続する。この状態の下で、ＤＵＴの２つのポートでのＳパラメータ測定が行われる。そして、ＤＵＴの次の２つのポートをテストポートに接続し、残りのポートを終端抵抗Ｒに接続して、テストポートに接続されている２つのポートでのＳパラメータ測定が行われる。さらにもう一度この動作を繰り返すことで、ＤＵＴの全てのＳパラメータを測定することができる。
【００１５】
上述で説明した図５Ａの２ポート用ネットワークアナライザ、または図５Ｂの２ポート用テストセットを用いた測定の場合、ＤＵＴとネットワークアナライザ（テストセット）、終端抵抗（ターミナルレジスタ）Ｒ間の接続を、手動で何度も変更しなければならない。従って、このテスト方式は、複雑で時間がかかり不便である。更に、終端抵抗（ターミナルレジスタ）Ｒの値が、理想の値からずれている場合には、その接続ポートで反射が生じる可能性があり、結果としてＳパラメータ測定に誤差が生じることになる。
【００１６】
【発明が解決しようとする課題】
従って、本発明の目的は、３個またはそれを超えるポート（ターミナル：端子）を有するマルチポートデバイスのパラメータを、高効率でより正確に測定を行うことのできるマルチポートデバイス解析装置と解析方法を提供することにある。
また、本発明の他の目的は、マルチポートデバイス解析装置の誤差要因（係数）をあらかじめ検出し、マルチポートデバイス測定の際に、そのような誤差要因を補償することができるマルチポートデバイス解析装置の校正方法を提供することにある。
【００１７】
また、本発明の更に他の目的は、マルチポートデバイスと解析装置との間の接続を変更せずに、高効率かつ高ダイナミックレンジでマルチポートデバイスの各種パラメータを測定することができるマルチポートデバイス解析装置と解析方法を提供することである。
また、本発明の更に他の目的は、３ポートデバイスのＳパラメータ測定を、より高効率、正確で、かつ高ダイナミックレンジで実施することができる３ポートデバイス用解析装置とその校正方法を提供することである。
【００１８】
また、本発明の更に他の目的は、２ポート用ネットワークアナライザを用いて、３ポートデバイスのＳパラメータの測定を、高効率で且つ正確に実行できるように構成した３ポートデバイス用解析装置を提供することにある。
【００１９】
【課題を解決するための手段】
３個またはそれを超えるポートを有するマルチポートデバイスをテストする場合において、本発明のマルチポートデバイス解析装置は、被試験マルチポートデバイス（ＤＵＴ）のいずれか１つのターミナル（端子またはポート）にテスト信号を供給するための信号源と、被試験マルチポートデバイスの全ての端子を対応するテストポートにそれぞれ接続するための複数のテストポートと、被試験マルチポートデバイスの端子に接続されているテストポートから出力された信号を測定するための複数の測定ユニットと、その複数の測定ユニットにより測定された各テストポートから出力された信号の測定値について、その相対値としての基準データを求めるために上記テスト信号を測定する基準信号用測定ユニットと、それぞれが１のテストポートに割り当てられた複数の終端抵抗（ターミナルレジスタ）と、いずれか１つのテストポート（入力ポート）にテスト信号を選択的に供給し、かつテスト信号が供給されているテストポート（入力ポート）から終端抵抗を取り外すとともに、それ以外の全てのテストポートを終端抵抗に接続するためのスイッチ手段とにより構成されている。このような状態の下で、マルチポートＤＵＴのパラメータは、テストポート全てが入力ポートとして割り当てられるまで、テスト信号を印加するテストポートの選択を変更することにより、テストポートとマルチポートＤＵＴのターミナル間の接続を変更せずに取得することができる。
【００２０】
本発明によれば、マルチポートデバイス用解析装置は、被試験マルチポートデバイス（ＤＵＴ）の全てのポート（ターミナル：端子）と接続できる数のテストポートを有している。ＤＵＴ全体がこの解析装置に一旦接続されると、その後は解析装置とＤＵＴ間の接続を変える必要がなくなる。更に、本発明のマルチポートデバイス用解析装置は、テストポートのそれぞれに終端抵抗（ターミナルレジスタ）が備えられており（ＤＵＴから出力された信号を受信するため）、その終端抵抗それぞれは、校正（キャリブレーション）段階とＳパラメータの測定段階の両構成に共通に含まれている。従って、終端抵抗が所望値から外れても、正確な測定を実現することができる。
【００２１】
【発明の実施の形態】
本発明の好ましい実施例について、図面を参照して説明する。本発明のマルチポートデバイス解析装置の第１実施例を、図６−図１３に示す。この実施例におけるマルチポートデバイス解析装置は、３ポートデバイス解析装置として構成している。図６の３ポートデバイス解析装置は、ネットワークアナライザ１００となっており、同一のハウジング内に３ポート用テストセットを有して構成している。ネットワークアナライザ１００は、信号源１１２と、パワーデバイダ（分配器）１１４と、４個の測定ユニット１２２、１２４、１２６および１２８を有する受信回路１２０と、それぞれが２個の切替回路とターミナルレジスタ（終端抵抗：正規化インピーダンス）を有する切替スイッチ１３０および１３２と、３個の方向性ブリッジ（または方向性結合器）１３４、１３６および１３８と、３個のテストポート１４４、１４６および１４８とを有して構成している。
【００２２】
信号源１１２は、掃引コントロール部１１６から出力されたコントロール信号に応答して、周波数が所定範囲内で直線的に変化するテスト信号を発生する。パワーデバイダ１１４は、信号源１１２から出力されたテスト信号のパワーを分割し、そのテスト信号を切替スイッチ１３０、１３２を介して被試験３ポートデバイス（ＤＵＴ）１４０の選択された入力ターミナルに供給するとともに、受信回路１２０内の測定ユニット１２２に供給する。
受信回路１２０は、４個の測定ユニット１２２、１２４、１２６、１２８を有している。測定ユニットのそれぞれは、例えば図１に示すような周波数変換器、Ａ／Ｄ変換器、信号処理プロセッサで構成されている。測定ユニット１２２は、信号源１１２から出力された信号の振幅、すなわち基準振幅値「Ｒ」を測定するものである。それ以外の３個の測定ユニット１２４、１２６、１２８のそれぞれは、被試験３ポートデバイスから出力される信号（伝達信号や反射信号）の振幅測定用に使用される。この例では、測定ユニット１２２と１２４間の電圧比に基づいて得られる測定結果を「測定Ａ」、測定ユニット１２２と１２６間の電圧比に基づいて得られる測定結果を「測定Ｂ」と称して説明する。更に、測定ユニット１２２と１２８間の電圧比に基づいて得られる測定結果を「測定Ｃ」と称して説明する。
【００２３】
切替スイッチ１３０と１３２のそれぞれは、図６の▲１▼、▲２▼として示される２つの切替回路を有しており、その切替回路により、受信した信号を次の外部信号経路に接続するか、内部の終端抵抗（ターミナルレジスタ）に接続するかの切替を行う。切替スイッチ１３０および１３２内の終端抵抗のそれぞれは、ＤＵＴ１４０およびネットワークアナライザ１００の特性（正規化）インピーダンスである、例えば５０オームに設定されている。このように、切替スイッチ１３０、１３２のそれぞれは、３ポートＤＵＴの選択された入力ポートにテスト信号を供給し、それ以外のポートを終端する機能を果たす。
【００２４】
３個の方向性ブリッジ（または方向性結合器）１３４、１３６および１３８のそれぞれは、切替スイッチ１３０、１３２から出力されるテスト信号をＤＵＴに送信し、ＤＵＴから出力される信号（伝達信号や反射信号）を検出して受信回路１２０に供給する。方向性ブリッジ１３４から出力される検出信号は、測定ユニット１２４に供給され、方向性ブリッジ１３６から出力される検出信号は、測定ユニット１２６に供給され、方向性ブリッジ１３８から出力される検出信号は、測定ユニット１２８にそれぞれ供給される。
【００２５】
図７は、図６に示したネットワークアナライザを用いて、３ポートＤＵＴ１４０のＳパラメータ測定を行う場合において、各種のＳパラメータやスイッチ設定、周波数掃引の回数との関係を示すテーブルである。図７では、ＳＷ１とＳＷ２は、切替スイッチ１３０と１３２にそれぞれに対応している。このテーブルでは、各切替スイッチ内の切替回路（▲１▼、▲２▼として示す）がＯＮの場合は、その切替回路は外部回路素子に接続した状態となっていることを示し、切替回路がＯＦＦの場合は、その切替回路は終端抵抗（ターミナルレジスタ）を介してグラウンドに接続した状態となっていることを示す。
【００２６】
３ポートＤＵＴ１４０は、ネットワークアナライザ１００の３個のテストポート１４４、１４６、１４８に接続している。まず、方向性ブリッジ１３４とテストポート１４４を介してＤＵＴ１４０のポート（１）にテスト（周波数掃引）信号が供給されるよう切替スイッチ１３０を設定する。この状態の下で、ネットワークアナライザ１００は、ＤＵＴ１４０のＳパラメータＳ１１、Ｓ２１、Ｓ３１を測定する。ＤＵＴ１４０のポート（１）から出力される反射信号は、方向性ブリッジ１３４を介して測定ユニット１２４で受信され、ＳパラメータＳ１１（測定Ａ）が求められる。Ｓ２１を測定する場合には、ＤＵＴ１４０のポート（２）から出力される伝達信号は、方向性ブリッジ１３６を介して測定ユニット１２６（測定Ｂ）で受信される。Ｓ３１を測定する場合においては、ＤＵＴ１４０のポート（３）から出力される伝達信号は、測定ユニット１２８（測定Ｃ）で受信される。このようにして、１回の周波数掃引動作により、３種類のＳパラメータＳ１１、Ｓ２１、Ｓ３１の測定が行われる。
【００２７】
次に、テスト（周波数掃引）信号を、方向性ブリッジ１３６とテストポート１４６を介して、ＤＵＴ１４０のポート（２）に供給するために、切替スイッチ１３０と１３２を、図７の中央欄に示すように設定する。この状態の下で、ネットワークアナライザ１００は、ＤＵＴ１４０のＳパラメータＳ１２、Ｓ２２、Ｓ３２の測定をそれぞれ行う。すなわち、ＤＵＴ１４０のポート（１）から出力される伝達信号は、ＳパラメータＳ１２を測定（測定Ａ）するために、方向性ブリッジ１３４を介して測定ユニット１２４により受信される（測定Ａ）。ＤＵＴ１４０のポート（２）から出力される反射信号は、ＳパラメータＳ２２を測定する（測定Ｂ）ために、方向性ブリッジ１３６を介して測定ユニット１２６により受信される。ＤＵＴ１４０のポート（３）から出力される伝達信号は、ＳパラメータＳ３２を測定する（測定Ｃ）ために、方向性ブリッジ１３８を介して測定ユニット１２６により受信される。このようにして、１回の周波数掃引動作により、３種類のＳパラメータＳ１２、Ｓ２２、Ｓ３２の測定が行われる。
【００２８】
次に、テスト（周波数掃引）信号を、方向性ブリッジ１３８とテストポート１４８を介して、ＤＵＴ１４０のポート（３）に供給するために、切替スイッチ１３０と１３２を、図７の右欄に示すように設定する。この状態の下で、ネットワークアナライザ１００は、ＤＵＴ１４０のＳパラメータＳ１３、Ｓ２３、Ｓ３３の測定をそれぞれ行う。すなわち、ＤＵＴ１４０のポート（１）から出力された伝達信号は、ＳパラメータＳ１３を測定する（測定Ａ）ために、方向性ブリッジ１３４を介して測定ユニット１２４により受信される。ＤＵＴ１４０のポート（２）から出力される伝達信号は、ＳパラメータＳ２３を測定する（測定Ｂ）ために、方向性ブリッジ１３６を介して測定ユニット１２６により受信される。ＤＵＴ１４０のポート（３）から出力された反射信号は、ＳパラメータＳ３３を測定をする（測定Ｃ）ために、方向性ブリッジ１３８を介して測定ユニット１２８により受信される。このようにして、１回の周波数掃引動作により、３種類のＳパラメータＳ１３、Ｓ２３、Ｓ３３の測定が行われる。
【００２９】
上述のように、本発明のネットワークアナライザは、ＤＵＴ１４０のポートと同じ数の測定ユニット１２４、１２６、１２８（基準テスト信号用の測定ユニット１２２）を有している。ＤＵＴ１４０のそれぞれのポートから出力される３種類の信号（１つの反射信号と２つの伝達信号）は、テスト信号の周波数掃引を１回実施することによって同時に測定・評価される。従って、ＤＵＴ１４０の９種類のＳパラメータの測定を、合計３回の周波数掃引動作によって実施することができる。また、測定ユニットと方向性ブリッジの１組（ペア）のそれぞれを、ＤＵＴの各ポートに対応して割り当てているため、ＤＵＴ１４０からの上記３種類の信号は、切替スイッチを用いたり、または信号経路の接続を変えたりすることなく、対応する測定ユニットに送信することができる。従って、信号経路において生じる損失を低減させることができるため、測定のダイナミックレンジを拡大することができる。
【００３０】
本発明の校正（キャリブレーション）方法を、図８−図１３を参照して説明する。図８は、３ポートネットワークアナライザ１０2と３ポートテストセット３０2との組み合わせにより構成した３ポートデバイス解析装置を示す概念ブロック図である。図８の例においては、ネットワークアナライザとテストセットは分離して示されているが、この装置の構成は、テストセットを同じハウジング内に有する図６のネットワークアナライザと基本的に同じである。
図８では、ネットワークアナライザ１０2は、信号源１２、掃引コントローラ２２、３個の測定ユニット１４、１６、１８、測定コントローラ２４、表示部２６、およびコントローラ２８を有して構成されている。信号源１２は、掃引コントローラ２２の制御下で、正弦波のテスト信号を発生する。例えば、信号源１２と掃引コントローラ２２は、周波数シンセサイザを形成し、周波数が所定範囲内で直線状（周波数掃引）に変化するテスト信号を発生する。被測定３ポートデバイス（ＤＵＴ）４０をテストする場合には、切替スイッチ３２（テストセット３０2）により選択されたＤＵＴ４０のポートに、そのテスト信号が供給される。３個の測定ユニット１４、１６、１８は、図６に示したネットワークアナライザに設けられた測定ユニット１２４、１２６、１２８にそれぞれ対応している。
【００３１】
測定コントローラ２４は、ネットワークアナライザ１０2の全体動作を制御するものであり、キャリブレーション（校正）の行程を実行して、マルチポートデバイス解析装置の全体としての誤差係数を求め、それを補償（相殺）することにより、ＤＵＴのＳパラメータ測定をより正確に行う。表示部２６は、テストパラメータの各種測定条件や測定結果等の表示を行う。コントローラ２８には、各種のキーやスイッチ、ポインティングデバイス等が備わっており、装置の利用者とインタフェースするように機能する。
【００３２】
テストセット３０2は、切替スイッチ３２、３個の方向性ブリッジ（方向性結合器）３４、３６、３８、及び３個のテストポート４４、４６、４８を有して構成している。被測定デバイス（ＤＵＴ）４０の３つのポートは、ケーブル１１を介して対応するテストポートに接続されている。切替スイッチ３２は、信号源から発生したテスト信号を選択して、３個のテストポート４４、４６、４８の１つ、すなわちＤＵＴ４０のいずれか１つのポート（ターミナル）に供給する。方向性ブリッジ３４、３６、３８のそれぞれは、対応するテストポート、例えばＤＵＴ４０のポートから出力された信号を検出し、対応する測定ユニット１４、１６、１８に送信する。
【００３３】
図９は、図８のマルチポートデバイス解析装置の測定モードを示すテーブルである。このテーブルは、テストセット３０2のどのテストポートがＤＵＴにテスト信号を供給し、どのテストポートがＤＵＴから出力された信号を受信するかを示している。例として、測定モード「ａ」では、テストポート４４は、信号源「Ｓ」として機能し、テストポート４６および４８は、受信した信号を測定ユニット１６および１８に送信するための受信器「Ｒ」として機能する。しかし、ＤＵＴからの反射信号は、テストポート４４を経由して測定ユニット１４により受信されるので、図に示すラベル「Ｓ」は信号源と受信器の両方を意味することに注意されたい。このように、ＤＵＴのＳパラメータＳ１１、Ｓ２１、Ｓ３１は、モード「ａ」で測定され、ＳパラメータＳ１２、Ｓ２２、Ｓ３２はモード「ｂ」で測定され、ＳパラメータＳ１３、Ｓ２３、Ｓ３３はモード「ｃ」で測定される。
【００３４】
図１０および図１１のシグナルフローグラフを参照して、図９のテーブルに示す測定モード「ａ」から測定モード「ｃ」に伴う誤差項目すなわち誤差係数（要因）について以下に説明する。図１０（ａ）は、図９のテーブルにおいて「Ｓ」で示されたテストポートに対応するシグナルフローモデルを、図１０（ｂ）は、図９のテーブルにおいて「Ｒ」で示されたテストポートに対応するシグナルフローモデルを示している。テストポート４４、４６、４８のそれぞれは、２つのノード、例えば図１０（ａ）ではノード５０および５２、図１０（ｂ）ではノード５４および５６で示されている。
【００３５】
図１０（ａ）に示すように、信号源１２が接続されているテストポートに関しては、信号源１２から発生したテスト信号は、ノード５０に入力される。同時に、そのテスト信号の一部は、テストセット３０2内の方向性ブリッジ等を介して、Ｒモードになっている他のテストポートにも伝送される（誤差係数Ｅｄ：方向性）。ＤＵＴ４０から出力された反射信号は、反射ノード５２に入力される。それと同時に、反射信号の一部は、Ｒモードのテストポートに入力され（誤差係数Ｅｒ：反射トラッキング）、反射信号の他の一部は、テストセット３０2内のテストポート又は他の素子により反射されて入力ノード５０に戻る（誤差係数Ｅｓ：ソースマッチ）。
【００３６】
図１０（ｂ）に示すように、例えば測定ユニットにのみ接続されており、したがってＲモードにあるテストポートにおいては、ＤＵＴから出力された信号は、測定ユニットにより受信される。同時に、ＤＵＴから出力された信号の一部は、反射ノード５４に入力してＲモードのテストポートに伝送し（誤差係数Ｅｔ：伝達トラッキング）、その信号の他の一部は、テストセット３０2内のテストポート又は他の素子により反射されて入力ノード５６に戻る（誤差係数Ｅｌ：ロードマッチ）。
【００３７】
図１１は、３ポートＤＵＴがテストセット３０2に、図９に示す測定モード「ａ」として接続されている場合のシグナルフローグラフである。３ポートのＤＵＴ４０においては、９種類のＳパラメータＳ１１、Ｓ１２、Ｓ１３、Ｓ２１、Ｓ２２、Ｓ２３、Ｓ３１、Ｓ３２、Ｓ３３が定義され、その各Ｓパラメータは複素数で表現される振幅比としてあらわされる。ＳパラメータＳ２１およびＳ３１は、それぞれテストポート４４からテストポート４６および４８までの伝達係数を示している。ＳパラメータＳ１１は、テストポート４４における反射係数を示している。同様に、ＳパラメータＳ３２およびＳ１２は、それぞれテストポート４６からテストポート４８および４４までの伝達係数を示している。ＳパラメータＳ２２は、テストポート４６における反射係数を示している。ＳパラメータＳ１３およびＳ２３は、それぞれテストポート４８からテストポート４４および４６までの伝達係数を示している。ＳパラメータＳ３３は、テストポート４８における反射係数を示している。上記の全てのＳパラメータは、各測定モード「ａ」、「ｂ」、および「ｃ」において、測定ユニット１４、１６、１８により、受信信号の電圧と位相を測定することにより求めることができる。
【００３８】
図１０（ａ）と図１０（ｂ）を参照して上記で説明し、また図１１でも示すように、Ｓパラメータの測定には、各種の誤差係数（要因）が関与している。例えば測定モード「ａ」では、信号源１２と測定ユニット１４の双方に接続されているテストポート４４は、３種類の誤差係数Ｅｄ、Ｅｓ、Ｅｒに関与している。また、測定ユニット１６に接続されているテストポート４６は、２種類の誤差係数Ｅｔ、Ｅｌに関与しており、測定ユニット１６に接続されているテストポート４８は、２種類の誤差係数Ｅｔ’、Ｅｌ’にそれぞれ関与している。更に、信号源１２から発生されるテスト信号の一部は、テストセット３０2内にリークして測定ユニット１６、あるいは測定ユニット１８に到達する可能性があるため、これらも誤差係数（Ｅｘ、Ｅｘ’：アイソレーション）となる。従って、３ポートのＤＵＴのＳパラメータ測定をより正確に行うためには、このような誤差係数（要因）を検出し、補償しなければならない。
【００３９】
図１２は、本発明の３ポートデバイス解析装置における、上述のような校正（キャリブレーション）のプロセスを示すフローチャートである。校正プロセスを実施する間は、ＤＵＴ４０を解析装置のテストポートから取り外す。図１３は、このようにＤＵＴが接続されていない状態での３ポートデバイス解析装置における、校正時のシグナルフローグラフを示している。図１２及び図１３においては、信号源１２に接続されたテストポートを「テストポートａ」として、またこの「テストポートａ」に対応する測定ユニットを「回路ａ」として現している。また、信号源１２が接続されていない２つのテストポートのそれぞれを「テストポートｂ」、「テストポートｃ」とし、それぞれのテストポートに対応する測定ユニットを「回路ｂ」、「回路ｃ」として現している。
【００４０】
図１２の校正プロセスでは、図８に示すマルチポートデバイス解析装置の参照符号を用いて説明しているが、その校正プロセスは、図６に示すマルチポートデバイス解析装置にも同様に適用できる。使用者はコントローラを通して校正プロセスを起動する（ステップ１００）。テストセット３０2内の切替スイッチ３２は、どれか１つの測定モードを選択する（ステップ１０１）。例えば、測定モード「ａ」が選択されて、テストポート４４（テストポートａ）にテスト信号が供給される。好ましくは、この校正プロセスを、３種類の条件、すなわち「オープン」、「ショート」、「ロード」を有する校正（キャリブレーションセット）セットを用いて実施する。
【００４１】
誤差係数Ｅｘ、Ｅｘ’を測定する場合、測定コントローラ２４は、テストポートａ（テストポート４４）をオープン（開放）に設定し、所定周波数のテスト信号をテスト信号源からテストポートａに供給する（ステップ１０２）。ＤＵＴは接続されていないため、テストポート４６で信号は受信されない。したがって、回路ｂ（測定ユニット１６）は、テストセット３０2内の信号源から測定ユニット１６にリーク（漏洩）した信号である誤差係数Ｅｘを直接測定することができる（ステップ１０３）。同様に、回路ｃ（測定ユニット１８）で受信された信号を測定することによって、誤差係数Ｅｘ’を直接求めることが出来る（ステップ１０４）。
【００４２】
図１２の校正プロセスにおいて、誤差係数Ｅｄ、Ｅｓ、Ｅｒを、以下のようにして求める。一般に、これら３つの誤差係数を求めるには、テストポートａ（テストポート４４）にテスト信号を印加した状態で、３つの異なる条件を設定する。それぞれの条件の下で、回路ａ（測定ユニット１４）により受信された信号を検証して３つの式を取得する。これらの式を解くことにより、３つの誤差係数Ｅｄ、Ｅｓ、Ｅｒのそれぞれの値を求めることが出来る。
例えば、テストポート４４における信号の反射係数をＳ１１とすると、回路ａ（測定ユニット１４）で受信された電圧Ｒ１１は、
ＶＲ１１＝Ｅｄ＋ＥｒＳ１１／（１−ＥｓＳ１１） ．．．（１）
となる。一般に、上述した３つの異なる条件とは、テストポート４４の「オープン（開放）」、「ショート（短絡）」、および「ロード」である。「ロード」とは、５０オームのような装置の特性（正規化）インピーダンスと同一のインピーダンス値を有する終端抵抗（ターミナルレジスタ）をテストポート４４に接続した状態を意味する。
【００４３】
図１２の校正プロセスでは、テストポートａ（テストポート４４）を開放（オープン）状態に維持して、回路ａ（測定ユニット１４）の受信電圧測定を行う（ステップ１０５）。テストポートを開放した（オープン）場合は、反射信号はテスト信号と同一の位相となるので、Ｓ１１＝１となり、これを（１）式に代入して表すと、回路ａの受信電圧は以下のようになる。
ＶＲ１１＝Ｅｄ＋Ｅｒ／（１−Ｅｓ） ．．．（２）
次のステップでは、テストポートａ（テストポート４４）を短絡（ショート）して（ステップ１０６）、回路ａ（測定ユニット１４）による受信電圧の測定を行う（ステップ１０７）。テストポート４４を短絡（ショート）した場合は、反射信号はテスト信号と反対の位相となるので、Ｓ１１＝−１となり、これを（１）式に代入してあらわすと、回路ａの受信電圧は以下のようになる。
ＶＲ１１＝Ｅｄ−Ｅｒ／（１＋Ｅｓ） ．．．（３）
更に次のステップでは、テストポート４４を、正規化インピーダンスにより終端（ロード）して（ステップ１０８）、回路ａ（測定ユニット１４）による受信電圧の測定を行う（ステップ１０９）。テストポート４４を正規化（理想的）インピーダンスで終端した場合は、反射信号は発生しない、したがってＳ１１＝０となり、これを（１）式に代入して表すと、回路ａの受信電圧は以下のようになる。
ＶＲ１１＝Ｅｄ ．．．（４）
従って、上述の手順で取得した３つの式（１）、（２）、（３）を解くことで、３種の誤差係数Ｅｄ、Ｅｓ、Ｅｒをそれぞれ求めることができる（ステップ１１０）。
【００４４】
図１２の校正プロセスは、次に２つの誤差係数Ｅｔ、Ｅｌを求めるステップを行う。テストポート４４とテストポート４６を理想的に接続した状態では、それぞれのテストポートにおける反射係数は０であり、それぞれのテストポートにおける伝達係数は１である。したがって、この状態において、測定ユニット１４および測定ユニット１６で測定された受信電圧は、
ＶＲ１１＝Ｅｄ＋ＥｒＥｌ（１−ＥｓＥｌ） ．．．（５）
ＶＲ２１＝Ｅｔ／（１−ＥｓＥｌ） ．．．（６）
となる。誤差係数Ｅｄ、Ｅｒ、Ｅｓは、上述で説明したステップ１１０において既に取得されているため、（５）式を用いてＥｌを求めることができ、更に（６）式を用いてＥｔを求めることができる。
【００４５】
従って、図１２のフローチャートにおいて、まずテストポートａ（４４）とテストポートｂ（４６）間を接続する（ステップ１１１）。そして回路ａ（測定ユニット１４）により受信電圧ＶＲ１１を測定し、回路ｂ（測定ユニット１６）により受信電圧ＶＲ２１を測定する（ステップ１１２）。これらの電圧値を取得した後、上述のステップ１１０で取得した３つの誤差係数Ｅｄ、Ｅｓ、Ｅｒを、上記の（５）式及び（６）式に代入することにより、テストポートｂ（テストポート４６）に対する２つの誤差係数Ｅｔ、Ｅｌを取得することができる（ステップ１１３）。
【００４６】
上記のステップ１１１−１１３と同様なプロセスにより、誤差係数Ｅｔ’、Ｅｌ’も求めることができる。すなわちテストポートａ（テストポート４４）とテストポートｃ（テストポート４８）間を接続して（ステップ１１４）、回路ａ（測定ユニット１４）により受信電圧ＶＲ１１を測定し、回路ｃ（測定ユニット１８）により受信電圧ＶＲ３１を測定する（ステップ１１５）。このような状態において、回路ａ（測定ユニット１４）による電圧測定値と回路ｃ（測定ユニット１８）による電圧測定値は、
ＶＲ１１＝Ｅｄ＋ＥｒＥｌ’／（１−ＥｓＥｌ’） ．．．（７）
ＶＲ３１＝Ｅｔ’／（１−ＥｓＥｌ’） ．．．（８）
となる。誤差係数Ｅｄ、Ｅｒ、Ｅｓは、上述で説明したステップ１１０において既に取得されているため、これらを（７）式と（８）式に代入して、テストポートｃ（テストポート４８）に関する２つの誤差係数Ｅｔ’、Ｅｌ’を求めることができる（ステップ１１６）。
【００４７】
上述の校正（キャリブレーション）プロセスにより、測定モードａ（テストポート４４にテスト信号を供給した場合）における誤差係数を取得することができる。したがって次に、誤差係数の取得を終了していない他の測定モードがあるか否かが判断される（ステップ１１７）。上述の例では、測定モードｂおよび測定モードｃにおける誤差係数の検証は未だされていないので、テストポートｂ（テストポート４６）にテスト信号を供給するために、テストセット３０2内の切替スイッチ３２の設定を変えるステップ１０１に戻る。その後、ステップ１０１から１１７までの動作を、測定モードｂおよび測定モードｃにおける誤差係数の全てを取得するまで繰り返す。誤差係数を全て取得すると、校正プロセスを終了する。
【００４８】
以上で説明したように、全ての測定モードについて、マルチポートデバイス解析装置内の誤差係数を、正確に取得することができる。従って、ＤＵＴをマルチポートデバイス解析装置に接続してそのＳパラメータ測定を行う場合には、Ｓパラメータの測定値の計算において、これら誤差係数を除去（補償）することができる。したがって、３ポートＤＵＴ４０のＳパラメータを、正確に得ることができる。
本発明のマルチポートデバイス解析装置は、マルチポートＤＵＴの全てのポートに接続できるテストポート数を有している。したがって、一旦マルチポートＤＵＴが全体としてマルチポートデバイス解析装置に接続されると、その後はＤＵＴと解析装置間の接続を変える必要はない。更に、本発明のマルチポートデバイス解析装置は、それぞれのポート（信号受信ポート）にターミナルレジスタ（終端抵抗）が備えられており、それら終端抵抗は、解析装置の校正段階とＤＵＴのＳパラメータ測定段階の双方において共通に用いられている。従って、終端抵抗が所望値から外れていても、その終端抵抗値が正確に既知であるかぎり、正確な測定を達成することができる。
【００４９】
図１４は、本発明のマルチポートデバイス解析装置の第２実施例の基本的構成を示すブロック図であり、この実施例では、ｎポートを有するマルチポートデバイスを測定できる構成となっている。この例において、マルチポートデバイス解析装置３００は、ｎ個のテストポートＰ１−Ｐｎと、ｎ個のターミナル（ポート）を有するマルチポートデバイス（ＤＵＴ）からの信号を測定するためのｎ個の測定ユニットＭＵ１−ＭＵｎを有する受信回路３２０（基準テスト信号を測定する測定ユニットＲを除く）を有する構成となっている。図１４において、マルチポートデバイス解析装置３００は更に、ｎ個の方向性ブリッジ（方向性結合器）ＢＲＧ１−ＢＲＧｎと、ｎ個の切替スイッチＳＷ１−ＳＷｎと、ｎ個のターミナルレジスタ（終端抵抗）ＴＲ１−ＴＲｎと、信号源１１２と、パワー分配器１１４と、掃引コントローラ１１６を有している。図１４に示すように、テストポート、測定ユニット、切替スイッチ、方向性ブリッジのそれぞれの数は、第１実施例の場合よりも増加してはいるが、その基本的な構成は図６や図８に示す構成と同一である。
【００５０】
信号源１１２は、掃引コントローラ１１６から出力されたコントロール信号に応答して、所定範囲内で周波数を直線状に変化したテスト信号を発生する。パワー分配器１１４は、信号源１１２から出力されたテスト信号のパワーを分配し、いずれか１つの切替スイッチＳＷ１−ＳＷｎを介して、ｎポートＤＵＴの選択されたターミナル（ポート、端子）にそのテスト信号を供給する。測定ユニットＲは、信号源１１２から出力されたテスト信号の信号レベルを測定する。他の測定ユニットＭＵ１−ＭＵｎは、ＤＵＴの対応するポートから出力された信号（伝達信号や反射信号）の信号レベルを測定する。
【００５１】
切替スイッチＳＷ１−ＳＷｎのそれぞれにより、対応するテストポートと方向性ブリッジを、信号源（テスト信号）１１２またはターミナルレジスタ（終端抵抗）ＴＲのいずれかに接続する。ｎポートＤＵＴのＳパラメータ測定を行う場合には、信号源１１２から出力されたテスト信号を、テストポートＰ１−Ｐｎのいずれか１つに供給し、残りのテストポートをターミナルレジスタ（終端抵抗）ＴＲに接続する。各ターミナルレジスタ（終端抵抗）ＴＲ１−ＴＲｎは、本発明のマルチポートデバイス解析装置やマルチポートＤＵＴの特性（正規化）インピーダンスに設定する。その特性インピーダンスは一般に５０オームである。方向性ブリッジＢＲＧ１−ＢＲＧｎは、ＤＵＴから出力された信号（伝達信号や反射信号）を、対応する測定ユニットＭＵ１−ＭＵｎに送信する。
【００５２】
図１４のマルチポートデバイス解析装置は、各種誤差係数を求めるために、ＤＵＴのＳパラメータ測定を実施する前に、キャリブレーション（校正）を行う。キャリブレーションの行程において求める誤差係数の種類やそれらの誤差係数を求めるためのプロセスは、前述した３ポートデバイス解析装置（第１実施例）の場合と基本的に同じである。しかし、誤差係数とＳパラメータの数は、ＤＵＴのポート数と解析装置のテストポート数がそれぞれ３個以上である場合には、第１実施例より大きくなる。
【００５３】
図１４のマルチポートデバイス解析装置の基本的な動作プロセスを、図１５のフローチャートに示す。図１５の例では、図の上半分は、キャリブレーション（校正）の動作手順を示しており、図の下半分は、Ｓパラメータ測定の動作手順を示している。まず基本動作の開始においては、校正プロセスを実施すべきかが判断される（ステップ３５０）。もし本発明のマルチポートデバイス解析装置３００が、意図したＤＵＴの測定に十分な確度を有することが既知である場合は、校正プロセスを省略して、直ちにＳパラメータの測定プロセスに移行することができる（ステップ３５５）。
【００５４】
校正プロセスを実施する場合には、まず信号源１１２から出力されたテスト信号を、テストポートＰｉに供給する（ステップ３５１）。ここで参照符号「ｉ」は、１からｎの間の数であり、テスト信号をｉ個目のテストポート（入力テストポート）に供給することを示している。また、後でも説明するが、参照符号「ｊ」は、ｊ個目のテストポートが信号を受け、その受信信号を対応する測定ユニットＭＵｊにより測定することを示している。テスト信号がテストポートＰｉに供給される状態の下で、対応する誤差係数は、「ｊ」を１からｎの間でテストポートＰｊを変えることによって測定される（ステップ３５２）。
【００５５】
テストポートＰｊについて、例えばテストポートＰ１からＰｎまでの全てについて誤差係数の試験をした場合には、入力テストポートＰｉが最後のテストポートかどうかが判断される（ステップ３５３）。もし入力テストポートＰｉが最後のテストポート、すなわちｎ個目のテストポートであるときは、校正プロセスは終了する。もし入力テストポートとして指定されていない他のテストポートが残っている場合には、次のテストポートにテスト信号を供給するように、入力テストポートの順を例えばｉ＝ｉ＋１のように１だけ加算する（ステップ３５４）。上記のプロセスを、全てのテストポートが入力テストポートとして指定されるまで繰り返すことにより（ステップ３５３）、校正のプロセスを終了する。
【００５６】
校正（キャリブレーション）動作が終了した後、Ｓパラメータ測定のプロセスを開始する。Ｓパラメータの測定は、ＤＵＴのポート（ターミナル）１−ｎの全てを、本発明のマルチポートデバイス解析装置３００のテストポートＰ１−Ｐｎにそれぞれ接続することから開始する（ステップ３５５）。上述した校正プロセスと同様に、テスト信号を、テストポートＰｉに供給する（ステップ３５６）。この参照符号「ｉ」は、１からｎ間の数であり、ｉ個目のテストポート（入力テストポート）にテスト信号を供給することを示している。ｎ個のポートを有するＤＵＴのＳパラメータは、テストポートＰｊを変更する毎にＳパラメータの測定を行って求める（ステップ３５７）。このテストポートＰｊは、ｊ個目のテストポートがＤＵＴから信号を受信していることを示しており、この受信信号が対応する測定ユニットＭＵｊにより測定される。参照符号「ｊ」は、１からｎ間の数である。
【００５７】
テストポートＰｊをテストポートＰ１からＰｎ間の全てについて変更してＳパラメータ測定を行った場合は、入力テストポートＰｉが最終テストポートかが判断される（ステップ３５８）。テストポートＰｉが最終テストポート、例えばｎ個目のテストポートであれば、Ｓパラメータ測定のプロセスは終了する。入力テストポートとして指定されていない他のテストポートがまだ存在する場合には、入力テストポートを次のテストポートに切り換えて、そこにテスト信号を供給するために、その順を例えばｉ＝ｉ＋１のように１だけ加算する（ステップ３５９）。以上の動作を、テストポート全てが入力テストポートとして指定されるまで繰り返すことにより（ステップ３５８）、全てのＳパラメータが測定され、その測定プロセスは終了する。
【００５８】
図１６は、誤差係数の第１グループ、即ちＥｄｉ（方向性）、Ｅｒｉ（反射トラッキング）およびＥｓｉ（ソースマッチ）の測定を行う場合の構成を示すブロック図である。この誤差係数において、参照符号「ｉ」は、テストポート（入力テストポート）Ｐｉにテスト信号が供給されていることを示しる。したがって、これらの誤差係数Ｅｄｉ、ＥｒｉおよびＥｓｉは、入力テストポートＰｉすなわち図１６のテストポートＰ１に関わる誤差係数である。これら誤差係数の意味は、図１２のフローチャートに関して説明したものと同じである。図１６では、キャリブレーションキット（校正キット）３４０を、入力テストポートＰｉに接続している。一般に、校正キット３４０は、上述の図１２に関して説明したように、テストポートＰｉについて「オープン」、「ショート」および「ロード」のような、少なくとも３種類の条件を選択することができる。
【００５９】
図１７は、誤差係数の第２グループ、即ちＥｔｉｊ（伝達トラッキング）、Ｅｌｉｊ（ロードマッチ）の測定を行う場合の構成を示すブロック図である。参照符号「ｉ」は、テストポート（入力テストポート）Ｐｉにテスト信号が供給されることを示しており、参照符号「ｊ」は、信号をテストポートＰｊが受信し、対応する測定ユニットＭＵｊでその受信信号ｗを測定することを示している。これら誤差係数の意味は、図１２のフローチャートに関連して説明したものと同じである。従って、図１７に示すように、テストポートＰ１（入力テストポートＰｉ）とテストポートＰ２（信号を受信するテストポートＰｊ）は、互いに接続されており、測定ユニットＭＵ１とＭＵ２は受信された信号の測定をそれぞれ行う。誤差係数Ｅｔｉｊ、Ｅｌｉｊは、上で説明した（５）式および（６）式を用いて求める。
【００６０】
図示していないが、誤差係数Ｅｘｉｊ（アイソレーション）は、入力テストポートＰｉを開放（オープン）して、またはターミナルレジスタによりテストポートＰｉを終端し、あるいはテストポートＰｉをショート（短絡）して測定する。誤差係数Ｅｘｉｊは、特定の入力テストポートＰｉにおいて、テストポートＰｊの全てについて同時に測定を行うことができる。あるいは、誤差係数Ｅｘｉｊは、特定した入力テストポートにおいて、受信するテストポートＰｊを１つ１つ変更して測定を行ってもよい。
【００６１】
前述した誤差係数測定を行うための動作手順は、図１８のフローチャートに示すように要約することができる。したがって、図１８のフローチャートにおける各ステップは、図１５のフローチャートにおけるステップ３５２のサブステップである。図１８のプロセスにおいて、まずテスト信号を入力テストポートＰｉに供給して、テストポートＰｉに関する誤差係数Ｅｄｉ、ＥｒｉおよびＥｓｉの測定をそれぞれ行う（ステップ３７０）。
次に、入力テストポートＰｉとテストポートＰｊ（受信テストポート）を、ケーブルを介して互いに接続する（ステップ３７１）。測定ユニットＭＵｉ、ＭＵｊで計測された電圧に基づいて、誤差係数ＥｔｉｊおよびＥｌｉｊを、（５）式および（６）式を用いて計算する（ステップ３７２）。誤差係数ＥｔｉｊおよびＥｌｉｊを測定した後、誤差係数Ｅｘｉｊの測定プロセスに移行する。即ち、テストポートＰｉとＰｊの接続を外し（ステップ３７３）、誤差係数Ｅｘｉｊを、受信するテストポートＰｊに漏洩（リーク）した電圧を測定することによって取得する（ステップ３７５）。上述したように、誤差係数Ｅｘｉｊの測定動作は、テストポートＰｊの全てについて同時に行うことができる。
【００６２】
入力テストポートＰｉと特定のテストポートＰｊ間の誤差係数を取得した場合には、テストポートＰｊが最後のテストポートか否かが判断される（ステップ３７５）。未だ入力テストポートＰｉとの関連で検証されていないテストポートが存在する場合には、特定のテストポート順を、例えばｊ＋ｊ＝１のように累進する（ステップ３７６）。このようにして、ステップ３７１からステップ３７６のプロセスを、入力テストポートＰｉにおける最後のストポートＰｊ間について誤差係数が取得されるまで繰り返す。特定の（受信する）テストポートＰｊが最後のテストポート、すなわちｎ個目のテストポートであるときは、入力テストポートＰｉについての校正プロセスを終了することができ、次のテストポートを入力テストポートとした校正プロセスに移行する（図１５に示すステップ３５３および３５４）。
【００６３】
図１９は、図１４のマルチポートデバイス解析装置について、ｎポートを有するマルチポートデバイスをテストするためのテスト信号が、次のテストポートに供給されている状態における、基本的な構成を示すブロック図である。上述のように、校正動作のプロセスまたはＳパラメータの測定プロセスにおいて、各テストポートは、信号源１１２から出力されたテスト信号を受信する入力テストポートとして割り当てられなければならない。図１９の例では、テストポートＰ２が、入力テストポートとしてテスト信号を受信している状態を示している。これに対し図１４の例では、テストポートＰ１がテスト信号を受信している状態を示している。
【００６４】
以上説明したように、ｎ個のテストポートを有する本発明のマルチポートデバイス解析装置３００の誤差係数を、正確に取得することができる。従って、マルチポートＤＵＴをマルチポートデバイス解析装置に接続して、マルチポートＤＵＴのＳパラメータ測定値の計算を行う際に、これらの誤差係数を、Ｓパラメータの計測値から取り除く（補償）ことができる。その結果、ｎポートＤＵＴ４０のＳパラメータを、より正確に得ることができる。このような計算動作を達成することができる式の例を以下に示す。
【数４】
本発明のマルチポートデバイス解析装置３００は、マルチポートＤＵＴの全てのポートと接続ができる数のテストポートを有している。したがって、一旦マルチポートＤＵＴを解析装置に接続すると、その後は解析装置とＤＵＴ間の接続を変更する必要がない。更に、本発明のマルチポートデバイス解析装置は、テストポートのそれぞれにターミナルレジスタ（終端抵抗）が設けられており（ＤＵＴからの信号を受信するため）、その各ターミナルレジスタは、校正段階においてもＳパラメータ測定段階においても共通に用いられている。従って、ターミナルレジスタが所望値からずれていても、ターミナルレジスタの正確な値が既知であるかぎり、その値ずれは誤差とならず、正確な測定を達成することができる。
【００６５】
図２０は、本発明のマルチポートデバイス解析装置の第３実施例の基本的な構成を示すブロック図であり、３ポートデバイスを測定するための構成例である。この例では、マルチポートデバイス解析装置は、２ポートネットワークアナライザ４１０と、３ポートテストセット４３０との組み合わせにより構成されている。図２０の構成では、ネットワークアナライザ４１０は、信号源１２と、掃引コントローラ２２と、２個の測定ユニット１４および１６と、測定コントローラ２４と、表示部２６と、コントローラ２８を有する構成をしている。信号源１２は、掃引コントローラ２２の制御により、正弦波テスト信号を発生する。３ポートの被測定デバイス（ＤＵＴ）４０をテストする場合は、切替スイッチ３２（テストセット４３０内）により選択されたＤＵＴ４０のポートにテスト信号が供給される。
【００６６】
測定コントローラ２４は、ネットワークアナライザ４１０の総合的な動作を制御しており、解析装置全体としての誤差係数を求めるための校正プロセスを実行し、被測定デバイスのＳパラメータをより正確に求めるために、その誤差係数を補償するプロセスを実行する。表示部２６は、テストパラメータについて、各種の測定条件や測定結果を表示する。コントローラ２８は、解析装置の利用者とのインタフェースとして機能する各種キーやスイッチ、ポインティングデバイス等を含んでいる。
【００６７】
テストセット４３０は、切替スイッチ３２と、３個の方向性ブリッジ（方向性カップラ）３４、３６、３８と、３個のテストポート４４、４６、４８と、スイッチ１５０と、ターミナルレジスタ（終端抵抗）１５２を含んだ構成をしている。被測定デバイス（ＤＵＴ）４０の３個のポートは、ケーブル１１を介して対応するテストポートに接続されている。切替スイッチ３２は、信号源１２からのテスト信号を、テストポート４４、４６、４８の選択した１つに、したがってＤＵＴ４０のいずれか１つのポート（ターミナル）に供給する。
【００６８】
方向性ブリッジ３４、３６、３８のそれぞれは、対応するテストポート、すなわちＤＵＴのポートから出力された信号を検出し、２つの測定ユニット１４、１６に送信する。この例のネットワークアナライザ４１０は、２個の測定ユニット１４、１６しか有しないので、方向性ブリッジのいずれか１つから出力された信号は、ターミナルレジスタ（終端抵抗）１５２に供給される。このような選択は、スイッチ１５０により実施される。ターミナルレジスタ（終端抵抗）１５２は、解析装置（およびＤＵＴ）の正規化（特性）インピーダンスに設定され、その値は通常５０オームである。
【００６９】
図２１は、図２０のマルチポートデバイス解析装置における、測定モードを示すテーブルである。このテーブルは、テストセット４３０のどのテストポートがＤＵＴ４０にテスト信号を供給するか、どのテストポートがＤＵＴから測定ユニットに信号を送信するか、どのテストポートがターミナルレジスタ（終端抵抗）１５２に接続しているかを示している。例として、モード「ａ」では、テストポート４４は、ＤＵＴにテスト信号を入力し、ＤＵＴから反射された信号を測定ユニット１４に送信するための信号源「Ｓ」として機能する。テストポート４６は、受信した信号を測定ユニット１６に送信するための受信器「Ｒ」として機能し、テストポート４８は、ターミナルレジスタ（終端抵抗）１５２を介して対応するＤＵＴのポートを終端するためのロード「Ｌ」として機能する。このように、ＤＵＴ４０のＳパラメータＳ１１、Ｓ２１、Ｓ３１は、測定モード「ａ」と「ｂ」により、ＳパラメータＳ１２、Ｓ２２、Ｓ３２は、測定モード「ｃ」と「ｄ」により、またＳパラメータＳ１３、Ｓ２３、Ｓ３３は、測定モード「ｅ」と「ｆ」によりそれぞれ測定が行われる。
【００７０】
図２２−図２４のシグナルフローグラフを参照して、図２１のテーブルに示す測定モード「ａ」−「ｆ」に関与する誤差要因（係数）を、以下に説明する。図２２（ａ）は、図２１のテーブルにおいて、信号源「Ｓ」で示されるテストポートのシグナルフローモデルであり、図２２（ｂ）は、図２１のテーブルにおいて受信器「Ｒ」で示されるテストポートのシグナルフローモデルである。テストポート４４、４６、４８のそれぞれは、２つのノード、すなわち図２２（ａ）におけるノード５０と５２、図２２（ｂ）におけるノード５４と５６、により現されている。図２２（ａ）および図２２（ｂ）に示す誤差要因は、図１０（ａ）および図１０（ｂ）のそれとそれぞれ同一なので、その説明は省略する。
【００７１】
図２３は、図２１のテーブルにおいてロード「Ｌ」で示されているテストポートのシグナルフローグラフであり、そのテストポートは、テストセット３３０のターミナルレジスタ（終端抵抗）１５２に接続されている。ターミナルレジスタ１５２は、理想的なものではないので、ＤＵＴ４０から出力された信号の一部は、テストポートに反射される（誤差係数Ｅｚ）。
図２４は、図２１の測定モード「ａ」において、ＤＵＴがテストセット４３０に接続された場合のシグナルフローグラフである。３ポートＤＵＴにおいては、９種類のＳパラメータＳ１１、Ｓ１２、Ｓ１３、Ｓ２１、Ｓ２２、Ｓ２３、Ｓ３１、Ｓ３２およびＳ３３が定義され、その各Ｓパラメータは、複素数により表現された振幅比となっている。これらＳパラメータは、この技術分野において周知であり、かつ図１１を参照して上記で説明されている。図２０のマルチポートデバイス解析装置では、９種類のＳパラメータは、各測定モード「ａ」−「ｆ」について、測定ユニットにより測定した電圧に基づいて求めることができる。
【００７２】
図２５は、本発明のマルチポート（３ポート）デバイス解析装置における校正（キャリブレーション）の動作プロセスを示すフローチャートである。この校正プロセスの間は、マルチポートＤＵＴ４０を解析装置のテストポートから取り外す。図２６は、ＤＵＴ４０が接続されていない状態、すなわち校正プロセスの際のシグナルフローグラフである。図２５の校正の動作プロセスは、図１２と等価なので、以下では簡単な説明のみとする。
校正動作のプロセスを開始すると（ステップ６００）、切替スイッチ３２は、測定モードのいずれか１つを選択する（ステップ６０１）。誤差係数Ｅｘを測定するためには、テストポートａ（テストポート４４）は開放（オープン）され、そのテストポートａにテスト信号が供給される（ステップ６０２）。そして、測定ユニット１６は、誤差係数Ｅｘを測定する（ステップ６０３）。
【００７３】
誤差係数Ｅｄ、Ｅｓ、Ｅｒを求めるためには、テストポートａの開放（オープン）状態を維持し、測定ユニット１４により、受信した信号を測定する（ステップ６０４）。次にテストポートａを短絡（ショート）して（ステップ６０５）、測定ユニット１４により、受信した信号を測定する（ステップ６０６）。さらにテストポートａを、ターミナルレジスタ（正規化終端抵抗）により終端して（ステップ６０７）、測定ユニット１４により、受信した信号を測定する（ステップ６０８）。上記のプロセスにより得られた（１）式、（２）式および（３）式を解くことによって、誤差係数Ｅｄ、ＥｓおよびＥｒをそれぞれ求める（ステップ６０９）。
【００７４】
図２５の校正プロセスは、次に誤差係数Ｅｔ、Ｅｌを求めるステップに移行する。テストポートａ（テストポート４４）とテストポートｂ（テストポート４６）を相互に接続し（ステップ６１０）、測定ユニット１６により、受信した信号の電圧を測定する（ステップ６１１）。上記で得た誤差係数Ｅｄ、ＥｓおよびＥｒと、ここで測定された電圧値を（５）式および（６）式に適用することにより、誤差係数ＥｔおよびＥｌを求める（ステップ６１２）。
上記のステップ６１０−６１２と類似のプロセスにより、誤差係数Ｅｚを同様に求めることができる。すなわちテストポートａ（テストポート４４）とテストポートｃ（テストポート４８）を相互に接続さし（ステップ６１３）、電圧ＶＲ１１を測定ユニット１４により測定する（ステップ６１４）。この状態の下で、測定ユニット１４で測定された電圧は、以下のようになる。
ＶＲ１１＝Ｅｄ＋ＥｒＥｚ／（１−ＥｓＥｚ） ．．．（１０）
上記のプロセスで求めた誤差係数Ｅｄ、ＥｓおよびＥｒを、（１０）式に適用することにより、テストポートｃ（テストポート４８）に関する誤差係数Ｅｚを求めることができる（ステップ６１５）。
【００７５】
次に、まだ誤差係数を求めていない測定モードが残っているかが判断され（ステップ６１６）、もし校正（誤差係数が得られ）されていない測定モードがあるときは、その測定モード「ｂ］−「ｆ」における誤差係数の全てを得るために、上記のステップ６０１に戻って、ステップ６０１−６１５を繰り返す。校正動作はその後終了する。
【００７６】
【発明の効果】
以上説明したように、測定モード全てにおいて、３ポートデバイス解析装置の誤差係数を求めることができる。従って、３ポートＤＵＴを本発明の解析装置に接続してＳパラメータ測定を行う場合には、これら誤差係数を、ＤＵＴのＳパラメータの測定値から取り除く（補償）ことができる。この結果、３ポートＤＵＴのＳパラメータを、より正確に取得することができる。
更に、本発明の３ポートデバイス解析装置では、ＤＵＴを解析装置に接続した後は、解析装置とＤＵＴ間の接続を変更する必要がない。また、本発明の３ポートデバイス解析装置には、ＤＵＴの３ポートのいずれか１つを終端させるターミナルレジスタ（終端抵抗）１５２が装備されており、このターミナルレジスタ１５２は、校正段階とＳパラメータの測定段階の両方に共通に用いられている。このため、ターミナルレジスタ１５２が所望値からずれていたとしても、正確なＳパラメータの測定を達成することができる。
【００７７】
以上説明した本発明の実施例について、各種の変形が可能である。例えば、上記では、誤差係数Ｅｄ、ＥｓおよびＥｒは、３種類の条件、すなわちオープン、ショート、ロードを用いて求めていた。しかし、それとは異なる条件、例えば既知の反射係数Ｓ１１の互いに異なる抵抗により終端して、それらの誤差係数を求めることも可能である。更に、誤差係数ＥｔとＥｌを求める場合において、２つのテストポート間の接続を理想的に行う（損失なく）ことを要しない。すなわちその接続による両テストポート間の伝達係数が１より小でもよい。必要とするのは、誤差係数を求めるために、これら異なる条件を（１）式−（１０）式の計算において用いることのみである。
【００７８】
好ましい実施例しか明記していないが、上述した開示に基づき、添付した請求の範囲で、本発明の精神と範囲を離れることなく、本発明の様々な変更や変形が可能である。
【図面の簡単な説明】
【図１】 ２つのテストポートを有するネットワークアナライザの構成例を示すブロック図。
【図２】 従来技術において、ネットワークアナライザと３ポートテストセットとの組み合わせにより、３ポートデバイスを測定するための構成例を示す概念図。
【図３】 ３ポートデバイスの解析を行うために、３ポートテストセットを内蔵したネットワークアナライザの構成例を示す概念ブロック図。
【図４】 図３に示されたネットワークアナライザにより、３ポートデバイスのＳパラメータを測定する場合における、各種のＳパラメータとスイッチ設定等の条件を示す図。
【図５】 Ａは２ポートネットワークアナライザにより３ポートデバイスを測定するための基本的な構成を示す概念図であり、Ｂは２ポートテストセットにより３ポートデバイスを測定するための基本的な構成を示す概念図である。
【図６】 本発明によるマルチポートデバイス解析装置の第１実施例である３ポートネットワークアナライザの構成を示すブロック図。
【図７】 図６に示された本発明のマルチポートデバイス解析装置により３ポートデバイスをテストする場合における、Ｓパラメータのタイプとスイッチ設定の関係を示す図。
【図８】 本発明の第１実施例において、３ポートネットワークアナライザと３ポートテストセットとの組み合わせにより構成された３ポートデバイス解析装置を示す概念ブロック図。
【図９】 図８に示された３ポートデバイス解析装置における測定モードを示す図。
【図１０】 ａは図９において「Ｓ」で示されたテストポートに対応するシグナルフローモデルを示す図、ｂは図９において「Ｒ」で示されたテストポートに対応するシグナルフローモデルを示す図である。
【図１１】 被試験デバイスが図８に示された３ポートデバイス解析装置の３ポートテストセットに接続された場合のシグナルフローグラフを示す図。
【図１２】 図６と図８に示された本発明の３ポートデバイス用解析装置の校正動作のプロセスを示すフローチャート。
【図１３】 被測定マルチポートデバイスが接続されていない状態での本発明のマルチポートデバイス解析装置における校正プロセスにおけるシグナルフローグラフ。
【図１４】 ｎポートを有するマルチポートデバイスを測定するための、本発明の第２実施例による、ｎテストポートを有するマルチポートデバイス解析装置の基本的な構成例を示すブロック図。
【図１５】 図１４に示されたｎテストポートを有する本発明のマルチポートデバイス解析装置の基本的な動作プロセス例を示すフローチャート。
【図１６】 図１４に示されたｎテストポートを有する本発明のマルチポートデバイス解析装置において、第１グループの誤差係数を測定する場合の構成を示すブロック図。
【図１７】 図１４に示されたｎテストポートを有する本発明のマルチポートデバイス解析装置において、第２グループの誤差係数を測定する場合の構成を示すブロック図。
【図１８】 図１４に示されたマルチポート解析装置における誤差係数測定の動作プロセスを示すフローチャートであり、図１５のフローチャートのサブプロセスを示している。
【図１９】 マルチポートデバイスをテストするための図１４に示されたｎテストポートを有するマルチポートデバイス解析装置の基本的な構成例を示すブロック図であり、次のテストポートにテスト信号を供給した状態を示している。
【図２０】 ３ポートデバイスを測定するための本発明のマルチポートデバイス解析装置の第３実施例の構成を示すブロック図であり、ネットワークアナライザを用いて構成している。
【図２１】 図２０に示されたマルチポートデバイス解析装置における測定モードを示す図。
【図２２】 ａは図２１において「Ｓ」で示されたテストポートに対応するシグナルフローモデルを示す図、ｂは図２１において「Ｒ」で示されたテストポートに対応するシグナルフローモデルを示す図である。
【図２３】 図２１において「Ｌ」で示されたテストポートに対応するシグナルフローグラフ。
【図２４】 被測定デバイスが解析装置に接続された状態における、図２１に示された測定モード「ａ」のシグナルフローグラフ。
【図２５】 図２０に示された本発明のマルチポート（３ポート）デバイス解析装置の校正プロセスを示すフローチャート。
【図２６】 被測定デバイスが接続されていない状態における、図２０に示されたマルチポートデバイス解析装置の校正プロセスを示すシグナルフローグラフ。
Claims (23)
- 複数の端子を有するマルチポートデバイスをテストするためのマルチポートデバイス解析装置において：
被試験マルチポートデバイスのいずれか１つの端子にテスト信号を供給するための信号源と；
被試験マルチポートデバイスの全ての端子をそれぞれに対応して接続するための複数のテストポートと、そのテストポートの総数は被試験マルチポートデバイスの端子総数と同一またはそれを超えるものであり；
被試験マルチポートデバイスの端子に接続されているテストポートから出力された信号を測定するための複数の測定ユニットと、その測定ユニットの総数は被試験マルチポートデバイスの端子総数と同一またはそれを超えるものであり、しかもその測定ユニットは全てのテストポートに対応して設けられており；
その複数の測定ユニットにより測定された各テストポートから出力された信号の測定値について、その相対値としての基準データを求めるために上記テスト信号を測定する基準信号用測定ユニットと；
それぞれが対応する上記テストポートに割り当てられた複数の終端抵抗（ターミナルレジスタ）と；
いずれか１つのテストポート（入力テストポート）に上記テスト信号を選択的に供給し、かつその入力テストポートから上記終端抵抗を取り外すとともに、それ以外の全てのテストポートを上記終端抵抗に接続するためのスイッチ手段と；
により構成され、
上記テストポート全てが入力テストポートとして割り当てられるまで、上記テスト信号を印加するテストポートの選択を変更することにより、被試験マルチポートデバイスのパラメータを、上記テストポートと被試験マルチポートデバイスターミナル間の接続を変更せずに取得することができることを特徴とするマルチポートデバイス解析装置。 - 上記被試験マルチポートデバイスのパラメータの測定開始前に、その被試験マルチポートデバイスを接続せずに、上記マルチポートデバイス解析装置の誤差係数を求める手段と；
被試験マルチポートデバイスの全ての端子を上記マルチポートデバイス解析装置の対応するテストポートに接続して被試験マルチポートデバイスの上記パラメータを測定し、その測定値について上記誤差係数を補償した測定値を計算することにより、上記被試験マルチポートデバイスの真のパラメータ値を求める手段と；
をさらに有する、請求項１に記載のマルチポートデバイス解析装置。 - 上記誤差係数を求める手段は、上記入力テストポートに上記テスト信号を選択的に供給しかつその入力テストポートに所定のキャリブレーション条件を設定するように上記スイッチ手段を駆動し、これにより、その入力テストポートからの信号を対応する上記測定ユニットにより測定してその入力テストポートについての上記誤差係数を求める、請求項２に記載のマルチポートデバイス解析装置。
- 上記誤差係数を求める手段は、上記入力テストポートに上記テスト信号を選択的に供給しかつその入力テストポートおよび特定テストポート間またはその入力テストポートあるいは特定テストポートに所定のキャリブレーション条件を設定するように上記スイッチ手段を駆動し、これにより、その入力テストポートとその特定テストポートからの信号を対応する上記測定ユニットによりそれぞれ測定して、その入力テストポートと特定テストポート間の誤差係数を求める、請求項２に記載のマルチポートデバイス解析装置。
- 上記誤差係数を求める手段は、上記入力テストポートの選択を連続的に変更するとともに、その間に該当する誤差係数を測定し、全てのテストポートが入力テストポートとして割り当てられるまでその動作を実施するように上記スイッチ手段を駆動する、請求項２に記載のマルチポートデバイス解析装置。
- 上記誤差係数は、上記入力テストポートから特定のテストポートへのリークに関わる第１の誤差係数と、上記入力テストポートからの反射信号に関わる第２の誤差係数と、上記入力テストポートと上記特定テストポート間の伝達信号に関わる誤差係数とを含む、請求項２に記載のマルチポートデバイス解析装置。
- 上記誤差係数を求める手段は、上記入力テストポートに、あるいは上記入力テストポートと特定テストポート間に、所定のキャリブレーション条件を設定し、その所定のキャリブレーション条件にはテストポートについての「オープン」、「ショート」および「ロード」を含む、請求項２に記載のマルチポートデバイス解析装置。
- 上記被試験マルチポートデバイスのパラメータには、そのマルチポートデバイスのスキャッタリング（Ｓ）パラメータを含む、請求項１に記載のマルチポートデバイス解析装置。
- 上記終端抵抗のそれぞれは、マルチポートデバイス解析装置および被試験マルチポートデバイスの特性インピーダンスに設定されている、請求項１に記載のマルチポートデバイス解析装置。
- 上記テストポートの総数は４個またはそれを超えるものである、請求項１に記載のマルチポートデバイス解析装置。
- 複数の端子を有するマルチポートデバイスをマルチポートデバイス解析装置を用いて測定するための方法において：
（ａ）被試験マルチポートデバイスをそのマルチポートデバイス解析装置のテストポートに接続せずに、マルチポートデバイス解析装置の誤差係数を取得するステップと；
（ｂ）被試験マルチポートデバイスの全ての端子をマルチポートデバイス解析装置の対応するテストポートに接続するステップと；
（ｃ）被試験マルチポートデバイスのいずれか１つの端子に、選択したテストポート（入力テストポート）からテスト信号を供給し、かつ被試験マルチポートデバイスの他の端子を上記マルチポートデバイス解析装置に設けられた終端抵抗により終端するステップと；
（ｄ）上記マルチポートデバイス解析装置の対応するテストポートから伝えられる上記被試験マルチポートデバイスの端子からの信号を、全てのテストポートに対応する測定ユニットにより測定するステップと；
（ｅ）上記（ｃ）および（ｄ）のステップを、上記テストポートの全てが入力テストポートとして割り当てられるまでテストポートを次々に切り替えながら繰り返すことにより、上記マルチポートデバイス解析装置と被試験マルチポートデバイス間の接続を変更せずに、被試験マルチポートデバイスの上記パラメータを取得するステップと；
によりなることを特徴とするマルチポートデバイスのパラメータの測定方法。 - 上記マルチポートデバイス解析装置の誤差係数を求めるためのステップ（ａ）は、選択した１のテストポート（上記入力テストポート）に上記テスト信号を供給し、かつその入力テストポートに所定のキャリブレーション条件を設定して、その入力テストポートからの信号を測定することにより、その入力テストポートについての上記誤差係数を求めるプロセスを有する、請求項１１に記載のマルチポートデバイスのパラメータの測定方法。
- 上記マルチポートデバイス解析装置の誤差係数を求めるためのステップ（ａ）は、選択した１のテストポート（上記入力テストポート）に上記テスト信号を供給し、かつその入力テストポートと特定テストポート間あるいはその入力テストポートまたはその特定テストポートに所定のキャリブレーション条件を設定して、その入力テストポートと特定テストポートからの信号を測定することにより、その入力テストポートと特定テストポートについての上記誤差係数を求めるプロセスを有する、請求項１１に記載のマルチポートデバイスのパラメータの測定方法。
- 上記マルチポートデバイス解析装置の誤差係数を求めるためのステップ（ａ）は、テストポートの選定を連続的に変更し、かつその間に該当する誤差係数を測定し、全てのテストポートが入力テストポートとして割り当てられるまでその動作を実施するプロセスを有する、請求項１１に記載のマルチポートデバイスのパラメータの測定方法。
- ３端子を有する３ポートデバイスをテストするための３ポートデバイス解析装置において：
被試験３ポートデバイスのいずれか１つの端子にテスト信号を供給するための信号源と；
被試験３ポートデバイスの全ての端子をそれぞれに対応して接続するための３個のテストポートと；
被試験３ポートデバイスの端子に接続されているテストポートから出力された信号を測定するための、全てのテストポートに対応する３個の測定ユニットと；
その３個の測定ユニットにより測定された各テストポートから出力された信号の測定値について、その相対値としての基準データを求めるために上記テスト信号を測定する基準信号用測定ユニットと；
それぞれが対応する上記テストポートに割り当てられた３個の終端抵抗（ターミナルレジスタ）と；
いずれか１つのテストポート（入力テストポート）に上記テスト信号を選択的に供給し、かつ既にテスト信号を供給している上記入力テストポートから上記終端抵抗を取り外すとともに、それ以外の全てのテストポートを上記終端抵抗に接続するためのスイッチ手段と；
により構成され、上記テストポート全てが入力テストポートとして割り当てられるまで、上記テスト信号を印加するテストポートの選択を変更することにより、被試験３ポートデバイスのパラメータを、上記テストポートと被試験３ポートデバイスターミナル間の接続を変更せずに取得することを特徴とする３ポートデバイス解析装置。 - 上記被試験３ポートデバイスのパラメータの測定開始前に、その被試験３ポートデバイスを接続せずに、上記３ポートデバイス解析装置の誤差係数を求める手段と；
被試験３ポートデバイスの全ての端子を上記３ポートデバイス解析装置の対応するテストポートに接続して被試験３ポートデバイスの上記パラメータを測定し、その測定値について上記誤差係数を補償した測定値を計算することにより、上記被試験３ポートデバイスの真のパラメータ値を求める手段と；
をさらに有する、請求項１５に記載の３ポートデバイス解析装置。 - 上記誤差係数を求める手段は、上記入力テストポートに上記テスト信号を選択的に供給しかつその入力テストポートに所定のキャリブレーション条件を設定するように上記スイッチ手段を駆動し、これにより、その入力テストポートからの信号を対応する上記測定ユニットにより測定してその入力テストポートについての上記誤差係数を求める、請求項１６に記載の３ポートデバイス解析装置。
- 上記誤差係数を求める手段は、上記入力テストポートに上記テスト信号を選択的に供給しかつその入力テストポートおよび特定テストポート間またはその入力テストポートあるいは特定テストポートに所定のキャリブレーション条件を設定するように上記スイッチ手段を駆動し、これにより、その入力テストポートとその特定テストポートからの信号を対応する上記測定ユニットによりそれぞれ測定して、その入力テストポートと特定テストポート間の誤差係数を求める、請求項１６に記載の３ポートデバイス解析装置。
- 上記誤差係数を求める手段は、上記入力テストポートの選択を連続的に変更するとともに、その間に該当する誤差係数を測定し、全てのテストポートが入力テストポートとして割り当てられるまでその動作を実施するように上記スイッチ手段を駆動する、請求項１６に記載の３ポートデバイス解析装置。
- 上記誤差係数を求める手段は、上記入力テストポートに、あるいは上記入力テストポートと特定テストポート間に、所定のキャリブレーション条件を設定し、その所定のキャリブレーション条件にはテストポートについての「オープン」、「ショート」および「ロード」を含む、請求項１６に記載の３ポートデバイス解析装置。
- 請求項１に記載のマルチポートデバイス解析装置であって、
前記マルチポートデバイス解析装置の誤差係数（方向性誤差係数Ｅｄ、反射トラッキング誤差係数Ｅｒ、ソースマッチ誤差係数Ｅｓ、伝達トラッキング誤差係数Ｅｔ、ロードマッチ誤差係数Ｅｌ、アイソレーション誤差係数Ｅｘ）を求め、
前記誤差係数に基づき、下記の式により、前記被試験マルチポートデバイスの前記パラメータＳｉｊを求める（ただし、参照符号「ｉ」は、テスト信号が供給されるテストポートの番号を示し、参照符号「ｊ」は、信号が受信されるテストポートの番号を示し、Ｓｉｊｍは、誤差を有したＳパラメータ測定値を示す）、
マルチポートデバイス解析装置。
- 請求項１１に記載のマルチポートデバイスのパラメータの測定方法であって、
前記マルチポートデバイス解析装置の誤差係数（方向性誤差係数Ｅｄ、反射トラッキング誤差係数Ｅｒ、ソースマッチ誤差係数Ｅｓ、伝達トラッキング誤差係数Ｅｔ、ロードマッチ誤差係数Ｅｌ、アイソレーション誤差係数Ｅｘ）を求めるステップと、
前記誤差係数に基づき、下記の式により、前記被試験マルチポートデバイスの前記パラメータＳｉｊを求めるステップ（ただし、参照符号「ｉ」は、テスト信号が供給されるテストポートの番号を示し、参照符号「ｊ」は、信号が受信されるテストポートの番号を示し、Ｓｉｊｍは、誤差を有したＳパラメータ測定値を示す）と、
を備えるマルチポートデバイスのパラメータの測定方法。
- 請求項１５に記載の３ポートデバイス解析装置であって、
前記３ポートデバイス解析装置の誤差係数（方向性誤差係数Ｅｄ、反射トラッキング誤差係数Ｅｒ、ソースマッチ誤差係数Ｅｓ、伝達トラッキング誤差係数Ｅｔ、ロードマッチ誤差係数Ｅｌ、アイソレーション誤差係数Ｅｘ）を求め、
前記誤差係数に基づき、下記の式により、前記被試験３ポートデバイスの前記パラメータＳｉｊを求める（ただし、参照符号「ｉ」は、テスト信号が供給されるテストポートの番号を示し、参照符号「ｊ」は、信号が受信されるテストポートの番号を示し、Ｓｉｊｍは、誤差を有したＳパラメータ測定値を示す）、
３ポートデバイス解析装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2000/003084 WO2000046612A1 (en) | 1999-02-05 | 2000-02-07 | Multi-port device analysis apparatus and method and calibration method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002536645A JP2002536645A (ja) | 2002-10-29 |
| JP3668136B2 true JP3668136B2 (ja) | 2005-07-06 |
Family
ID=21741044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000597641A Expired - Fee Related JP3668136B2 (ja) | 2000-02-07 | 2000-02-07 | マルチポートデバイス解析装置と解析方法及びそのマルチポートデバイス解析装置の校正方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7359814B1 (ja) |
| JP (1) | JP3668136B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101313814B1 (ko) * | 2012-09-13 | 2013-09-30 | 메이어건 일렉트로닉스 코포레이션 | 방사주파수 측정 방법 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007014280A2 (en) * | 2005-07-25 | 2007-02-01 | University Of Florida Research Foundation, Inc. | System, device, and methods for embedded s-parameter measurement |
| JP5463781B2 (ja) * | 2009-08-03 | 2014-04-09 | 富士通株式会社 | パラメータ算出装置、シミュレーション装置およびパラメータ算出プログラム |
| US8706433B2 (en) * | 2010-02-01 | 2014-04-22 | Teledyne Lecroy, Inc. | Time domain reflectometry step to S-parameter conversion |
| US8707113B1 (en) * | 2011-01-25 | 2014-04-22 | Agilent Technologies, Inc. | Method for modeling a device and generating test for that device |
| CN102183722B (zh) * | 2011-02-28 | 2014-03-05 | 华为技术有限公司 | 芯片 |
| CN103630864B (zh) * | 2013-11-26 | 2016-12-07 | 中国电子科技集团公司第四十一研究所 | 一种用于自由空间材料电磁参数测试系统的校准方法 |
| US20160146920A1 (en) * | 2014-11-20 | 2016-05-26 | Sigurd Microelectronics Corp. | Rf parameter calibration method |
| CN105097595A (zh) * | 2015-07-30 | 2015-11-25 | 上海华力微电子有限公司 | 一种侦测wat异常电路板的方法及系统 |
| US10514436B2 (en) * | 2017-03-03 | 2019-12-24 | Rohde & Schwarz Gmbh & Co. Kg | Test device, remote measurement module and test method |
| US10782348B2 (en) * | 2017-03-10 | 2020-09-22 | Keithley Instruments, Llc | Automatic device detection and connection verification |
| US11041894B2 (en) * | 2017-08-18 | 2021-06-22 | Rohde & Schwarz Gmbh & Co. Kg | Vector network analyzer with digital interface |
| US11509404B2 (en) * | 2021-03-26 | 2022-11-22 | Rohde & Schwarz Gmbh & Co. Kg | Automated calibration unit, frequency conversion circuit and method of performing calibration of a test and measurement instrument |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5467021A (en) | 1993-05-24 | 1995-11-14 | Atn Microwave, Inc. | Calibration method and apparatus |
| DE4401068C2 (de) | 1993-08-30 | 1997-04-10 | Rohde & Schwarz | Netzwerkanalysator und Verfahren zum Kalibrieren |
| DE19606986C2 (de) | 1996-02-24 | 1999-03-04 | Rohde & Schwarz | Verfahren zum Messen der Eintor- bzw. Mehrtor-Parameter eines Meßobjektes mittels eines Netzwerkanalysators |
| US5748506A (en) | 1996-05-28 | 1998-05-05 | Motorola, Inc. | Calibration technique for a network analyzer |
| US5793213A (en) | 1996-08-01 | 1998-08-11 | Motorola, Inc. | Method and apparatus for calibrating a network analyzer |
| US6147501A (en) | 1997-08-26 | 2000-11-14 | Hewlett-Packard Company | Automatic calibration of a network analyzer |
| US6188968B1 (en) | 1998-05-18 | 2001-02-13 | Agilent Technologies Inc. | Removing effects of adapters present during vector network analyzer calibration |
| US6300775B1 (en) | 1999-02-02 | 2001-10-09 | Com Dev Limited | Scattering parameter calibration system and method |
-
2000
- 2000-02-07 US US09/958,454 patent/US7359814B1/en not_active Expired - Fee Related
- 2000-02-07 JP JP2000597641A patent/JP3668136B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101313814B1 (ko) * | 2012-09-13 | 2013-09-30 | 메이어건 일렉트로닉스 코포레이션 | 방사주파수 측정 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7359814B1 (en) | 2008-04-15 |
| JP2002536645A (ja) | 2002-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100456493B1 (ko) | 다중 포트 디바이스 분석 장치와 방법, 및 그 교정 방법 | |
| US6882160B2 (en) | Methods and computer program products for full N-port vector network analyzer calibrations | |
| US5434511A (en) | Electronic microwave calibration device | |
| US6397160B1 (en) | Power sensor module for microwave test systems | |
| US5552714A (en) | Electronic calibration method and apparatus | |
| US6268735B1 (en) | Noise source module for microwave test systems | |
| US6856138B2 (en) | Time-domain reflectometer for testing terminated network cable | |
| JP4282897B2 (ja) | 改善された精度を有する自動マイクロ波試験システム | |
| US6853198B2 (en) | Method and apparatus for performing multiport through-reflect-line calibration and measurement | |
| JP3668136B2 (ja) | マルチポートデバイス解析装置と解析方法及びそのマルチポートデバイス解析装置の校正方法 | |
| US5608330A (en) | Method for calibrating a network analyzer according to the seven-term principle | |
| US5784299A (en) | Method for measuring electronic devices under test with a network analyzer | |
| JPH11352163A (ja) | ネットワ―ク・アナライザの校正方法 | |
| JPH11326413A (ja) | ネットワ―ク・アナライザにおける測定誤差補正方法 | |
| JP2006317448A (ja) | マルチポートベクトルネットワークアナライザ（ｖｎａ）のパワー校正 | |
| US5734268A (en) | Calibration and measurment technique and apparatus for same | |
| US6965241B1 (en) | Automated electronic calibration apparatus | |
| US6347382B1 (en) | Multi-port device analysis apparatus and method | |
| US7113891B2 (en) | Multi-port scattering parameter calibration system and method | |
| Martens et al. | Multiport vector network analyzer measurements | |
| JPH11211766A (ja) | 自動キャリブレーション装置 | |
| US7088087B2 (en) | Network analyzer including automatic port extension calibration and method of operation | |
| Heuermann et al. | 15-term self-calibration methods for the error-correction of on-wafer measurements | |
| JP2001272428A (ja) | ネットワークアナライザ、ネットワーク分析方法およびネットワーク分析プログラムを記録した記録媒体 | |
| JP6389354B2 (ja) | トータル・ネットワークの特性測定方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031216 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040205 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040205 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040210 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040210 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040205 |
|
| A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20040615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |