JP3665513B2 - Signal input circuit - Google Patents
Signal input circuit Download PDFInfo
- Publication number
- JP3665513B2 JP3665513B2 JP20739199A JP20739199A JP3665513B2 JP 3665513 B2 JP3665513 B2 JP 3665513B2 JP 20739199 A JP20739199 A JP 20739199A JP 20739199 A JP20739199 A JP 20739199A JP 3665513 B2 JP3665513 B2 JP 3665513B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- input signal
- input
- attenuator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Television Receiver Circuits (AREA)
- Filters And Equalizers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、例えばテレビジョンチューナ等において用いられる信号入力回路に関するものである。
【0002】
【従来の技術】
図4は従来例のテレビジョンチューナの信号入力回路を示すものである。図示しないアンテナからの信号は不平衡で平衡・不平衡変換器31に入力され、そこで平衡に変換される。その後、一対の信号入力線路32a、32bでトランジスタ33a、33bからなる平衡型の増幅器33へ供給され、増幅器33で増幅された後、次段の回路(図示しない)に送られる。
【0003】
ここで、増幅器33に用いられるトランジスタ33a、33bは、その原理的特性として非直線性の歪を持つ。即ち、入力信号の周波数をf0とすると、出力信号には、基本周波数f0の他に、その整数倍、2f0、3f0、−−−−、nf0(nは正の整数)の高調波成分が含まれる。
【0004】
【発明が解決しようとする課題】
これら高調波成分のレベルは基本周波数f0のレベルと比較して低いものの、入力信号のレベルの上昇に伴いf0のレベルよりも急激に上昇するという性質を有している。従って、入力信号のレベルが高くなるにつれて高調波成分はf0に対して相対的に大きくなり、ある値を超えると無視できない程度となって基本周波数f0への妨害として現れる。その結果として、従来例の信号入力回路では、入力信号のレベルが通常の範囲を超えると、高調波成分による妨害によって良好な受信状態が得られなくなるという問題点があった。
【0005】
本発明の目的は、前記の課題を解決し、入力信号のレベルの上昇に伴う出力信号の高調波成分のレベル上昇を抑え、入力信号レベルが高い場合にも高調波等の歪の発生を抑えた信号入力回路を提供することにある。
【0006】
【課題を解決するための手段】
前記の目的を達成するため、本発明の信号入力回路は、入力信号がベースに入力されるトランジスタと、前記入力信号のレベルを減衰する減衰器と、前記減衰器の一端にアノードが接続されたダイオードとを備え、前記ダイオードのカソードを前記トランジスタのベースに直接接続し、前記入力信号のレベルが所定値を越えたときに、前記減衰器の他端の電圧を高くして前記ダイオードを導通させた。
【0007】
さらに本発明は、前記トランジスタを2個用いて平衡回路を構成すると共に、前記各トランジスタのベースに前記入力信号を平衡入力し、前記ダイオードを2個設けると共に、前記減衰器を2個の抵抗で構成し、前記各ダイオードのカソードをそれぞれ前記各トランジスタのベースに接続し、前記各抵抗の一端をそれぞれ前記各ダイオードのアノードに接続し、前記入力信号のレベルが所定値を越えたときに、前記各抵抗の他端の電圧を高くして前記各ダイオードを導通させた。
【0008】
さらに本発明は、前記入力信号のレベルに対応した出力電圧を出力する自動利得制御器と、前記所定値に対応する基準電圧と前記出力電圧とを比較する比較器とを設け、前記比較器の出力端を前記減衰器の他端に接続した。
【0009】
これらの構成により、入力信号レベルの過度の上昇を抑制すると同時に、増幅あるいは周波数変換するトランジスタの動作電流を増加させる。動作電流の増加は、トランジスタ の動作点を比較的歪の少ない領域に移動させる効果があり、以上二つの手段により出力信号の高調波成分は低いレベルに抑えられ、妨害の少ない信号を得ることができる。
【0010】
【発明の実施の形態】
以下に本発明の実施の形態を図面に基づき説明する。図1は本発明の第1の実施形態を示すものである。本実施形態では、平衡・不平衡変換器1と、トランジスタ8a、8bからなる増幅器等のトランジスタ回路8との間に、信号レベルを減衰させる減衰回路10と、減衰回路10に電圧を印加する電圧印加回路11が配設されている。図示しないアンテナからの信号は不平衡で伝送され、平衡・不平衡変換器1で平衡に変換される。その後、一対の信号入力線路9a、9bでトランジスタ回路8に送られ、さらにトランジスタ回路8で増幅あるいは周波数変換が行われ、図示しない次段の回路に送られる。
【0011】
減衰回路10は、減衰器3を構成する抵抗3a、3bと、減衰器3の両端に設けられたダイオード2a、2b、から成り、電圧印加回路11は、直流電圧Vの接続、断絶を切り換えるスイッチ6、及び印加される電圧の値を調整する抵抗4、5とから構成されている。ダイオード2a、2bのアノードはそれぞれ抵抗3a、3bに接続され、カソードはそれぞれ信号入力線9a、9bに接続される。従って、ダイオード2a、2bのカソードはそれぞれトランジスタ8a、8bのベースに直結される。
【0012】
スイッチ6は、入力信号のレベルが所定値(例えば60dBμV)以下の場合は開放とし、減衰器3は、ダイオード2a,2bが非導通となって信号入力線路9a、9bからは高周波的に切り離されている。入力信号のレベルが所定値を超えて上昇したとき、スイッチ6を閉じて減衰器3に電圧を印加する。この結果ダイオード2a、2bは導通状態となり、信号入力線路9a、9b間に減衰器3が接続され、同時に線路9a、9bに電圧が印加される。
【0013】
減衰器3が信号入力線路9a、9bに接続されることにより、トランジスタ8a、8bに入力される入力信号のレベルは下がり、それに対応する分だけ出力信号中の高調波成分のレベルも低下する。また、ダイオード2a、2bを介して線路9a、9bに印加される電圧はトランジスタ8a、8bのベース電圧となり、ベース電圧が上がってベース電流が増すことから、トランジスタの動作電流(コレクタ電流)が増加し、その動作点は比較的歪の少ない領域に移動する。以上二つの効果が重なり、トランジスタ回路8からは、歪の少ない、即ち高調波成分が抑えられた出力信号を取り出すことができる。
【0014】
図2は本発明の第2の実施形態を示す図である。第1の実施形態における電圧印加回路11を比較器15に置き換え、この比較器15の一方の入力端子には、自動利得制御器(以下AGCと称する)16から出力される自動利得制御電圧(以下AGC電圧と称する)が入力される。このAGC16は、トランジスタ回路8への入力信号のレベルに対応した電圧を出力する機能を有し、その出力値が前記のAGC電圧である。比較器15の他の入力端子には、基準電圧Erを印加している。このErは、トランジスタ回路8への入力信号のレベルが所定値となったとき、即ち入力信号レベルが上昇して発生する高周波のレベルが妨害を起こすようになるときの、AGC電圧に等しく設定している。
【0015】
本実施形態では、入力信号のレベルが所定値以下では比較器16の出力は低レベルであり、入力信号レベルが所定値を越えて上昇したとき、即ちAGC電圧がErを超えたとき、比較器10の出力は高レベルとなる。この高レベルの電圧値を第1の実施形態で減衰器3に付与した電圧と等しく設定しておけば、図1の回路でスイッチ6を閉じたのと同様の操作をしたことになり、第1の実施形態の場合と同様にダイオード2a、2bを導通させることができ、同一の効果を得ることができる。
【0016】
第1及び第2の実施形態として、トランジスタ回路8が増幅器である場合の例を説明したが、本発明はこの場合に限られるものではなく、トランジスタ回路8が入力信号周波数を中間周波数に変換する混合器の場合も同様の効果を奏するものである。
【0017】
以上においてはトランジスタ回路8を平衡型として説明したが、本発明はこれに限られるものではなく、不平衡型の増幅器、もしくは混合器としても良い。第3の実施形態として、本発明の不平衡型回路の例を図3に示す。トランジスタ回路8は不平衡であり、信号入力線路21がトランジスタ20のベースに接続されている。減衰器である抵抗23の一端は、ダイオード22を介して線路21に接続され、他の一端はコンデンサ25を介して接地される。入力信号のレベルが所定値を超えて上昇したとき、スイッチ24を閉じて電圧Vを供給する。これによる効果は、第1、第2の実施形態の場合と同一である。
【0018】
【発明の効果】
以上説明したように、本発明は、入力信号がベースに入力されるトランジスタと、入力信号のレベルを減衰する減衰器と、減衰器の一端にアノードが接続されたダイオードとを備え、ダイオードのカソードをトランジスタのベースに直接接続し、入力信号のレベルが所定値を越えたときに、減衰器の他端の電圧を高くしてダイオードを導通させたので、減衰器による信号減衰とトランジスタの動作電流の増加が図れ、歪特性の良い領域で作動させることが可能になり、歪による高調波成分の発生を抑え、基本周波数に対して妨害の少ない出力信号を取り出すことができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す図である。
【図2】本発明の第2の実施形態を示す図である。
【図3】本発明の第3の実施形態を示す図である。
【図4】従来例の信号入力回路の図である。
【符号の説明】
1 平衡・不平衡変換器
2a、2b ダイオード
3 減衰器
6 スイッチ
8 トタンジスタ回路
15 比較器
16 AGC[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a signal input circuit used in, for example, a television tuner.
[0002]
[Prior art]
FIG. 4 shows a signal input circuit of a conventional television tuner. A signal from an antenna (not shown) is unbalanced and input to the balance /
[0003]
Here, the transistors 33a and 33b used in the
[0004]
[Problems to be solved by the invention]
Although the level of these harmonic components is lower than the level of the fundamental frequency f0, it has the property that it rises more rapidly than the level of f0 as the level of the input signal rises. Therefore, as the level of the input signal increases, the harmonic component becomes relatively large with respect to f0, and when it exceeds a certain value, it becomes a level that cannot be ignored and appears as an interference with the fundamental frequency f0. As a result, the signal input circuit of the conventional example has a problem that when the level of the input signal exceeds the normal range, a good reception state cannot be obtained due to interference by harmonic components.
[0005]
The object of the present invention is to solve the above-mentioned problems, suppress the increase of the harmonic component level of the output signal accompanying the increase of the input signal level, and suppress the generation of distortion such as harmonics even when the input signal level is high. Another object is to provide a signal input circuit.
[0006]
[Means for Solving the Problems]
To achieve the above object, a signal input circuit according to the present invention includes a transistor to which an input signal is input to a base, an attenuator for attenuating the level of the input signal, and an anode connected to one end of the attenuator. A diode is connected directly to the base of the transistor, and when the level of the input signal exceeds a predetermined value, the voltage at the other end of the attenuator is increased to make the diode conductive. It was.
[0007]
Furthermore, the present invention forms a balanced circuit using two of the transistors, inputs the balanced input signal to the base of each transistor, provides the two diodes, and uses two resistors for the attenuator. The cathode of each diode is connected to the base of each transistor, one end of each resistor is connected to the anode of each diode, and when the level of the input signal exceeds a predetermined value, The voltage at the other end of each resistor was increased to make each diode conductive.
[0008]
The present invention further includes an automatic gain controller that outputs an output voltage corresponding to the level of the input signal, and a comparator that compares the reference voltage corresponding to the predetermined value with the output voltage. The output end was connected to the other end of the attenuator.
[0009]
With these configurations, an excessive increase in the input signal level is suppressed, and at the same time, an operating current of the transistor to be amplified or frequency converted is increased. The increase in operating current has the effect of moving the operating point of the transistor to a region with relatively little distortion, and the harmonic component of the output signal can be suppressed to a low level by the above two means, and a signal with less interference can be obtained. it can.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a first embodiment of the present invention. In the present embodiment, an
[0011]
The attenuating
[0012]
The
[0013]
By connecting the
[0014]
FIG. 2 is a diagram showing a second embodiment of the present invention. The voltage application circuit 11 in the first embodiment is replaced with a comparator 15, and an automatic gain control voltage (hereinafter referred to as AGC) 16 output from an automatic gain controller (hereinafter referred to as AGC) 16 is connected to one input terminal of the comparator 15. (Referred to as AGC voltage). The AGC 16 has a function of outputting a voltage corresponding to the level of the input signal to the
[0015]
In this embodiment, when the level of the input signal is below a predetermined value, the output of the comparator 16 is low, and when the input signal level rises above the predetermined value, that is, when the AGC voltage exceeds Er, the comparator. The output of 10 becomes a high level. If this high-level voltage value is set equal to the voltage applied to the
[0016]
In the first and second embodiments, an example in which the
[0017]
Although the
[0018]
【The invention's effect】
As described above, the present invention includes a transistor to which an input signal is input to the base, an attenuator that attenuates the level of the input signal, and a diode having an anode connected to one end of the attenuator. Is directly connected to the base of the transistor, and when the input signal level exceeds a predetermined value, the voltage at the other end of the attenuator is increased to make the diode conductive. Therefore, it is possible to operate in a region with good distortion characteristics, suppress generation of harmonic components due to distortion, and extract an output signal with less interference with respect to the fundamental frequency.
[Brief description of the drawings]
FIG. 1 is a diagram showing a first embodiment of the present invention.
FIG. 2 is a diagram showing a second embodiment of the present invention.
FIG. 3 is a diagram showing a third embodiment of the present invention.
FIG. 4 is a diagram of a conventional signal input circuit.
[Explanation of symbols]
DESCRIPTION OF
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20739199A JP3665513B2 (en) | 1999-07-22 | 1999-07-22 | Signal input circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20739199A JP3665513B2 (en) | 1999-07-22 | 1999-07-22 | Signal input circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001036354A JP2001036354A (en) | 2001-02-09 |
JP3665513B2 true JP3665513B2 (en) | 2005-06-29 |
Family
ID=16538974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20739199A Expired - Fee Related JP3665513B2 (en) | 1999-07-22 | 1999-07-22 | Signal input circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3665513B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4350689B2 (en) | 2005-09-06 | 2009-10-21 | シャープ株式会社 | Tuner circuit and digital broadcast receiver |
-
1999
- 1999-07-22 JP JP20739199A patent/JP3665513B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001036354A (en) | 2001-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6255889B1 (en) | Mixer using four quadrant multiplier with reactive feedback elements | |
US7564935B2 (en) | AGC circuit which is hard to be influenced by level of input signal | |
US8624654B2 (en) | Automatic step variable attenuator and radio communication device | |
JP2008277882A5 (en) | ||
US20090110117A1 (en) | Active clamp circuit for electronic components | |
JP3665513B2 (en) | Signal input circuit | |
CN107222174B (en) | Low-loss self-adaptive bias circuit and wireless transmitting system | |
KR830001876B1 (en) | Suppression Circuit for Differential Amplifier | |
JP2007312003A (en) | Attenuator | |
CN114553147B (en) | Gain-configurable double-balanced passive mixer | |
US4792992A (en) | Radio receiver | |
US7327991B2 (en) | Pulse modulation circuit | |
JP2600984B2 (en) | Differential amplifier circuit | |
JP3896962B2 (en) | Tuner circuit | |
JP2004072451A (en) | Electronic tuner | |
US4399561A (en) | Variable capacitance circuit | |
JP3983511B2 (en) | Variable gain amplifier circuit and receiver and transmitter using the same | |
US7795972B2 (en) | Automatic gain control apparatus and technique | |
JP3833089B2 (en) | Variable gain amplifier | |
JP2606803Y2 (en) | AM / FM receiver | |
KR200182977Y1 (en) | Gain control circuit for low noise amplifier | |
KR0133088Y1 (en) | Rf signal attenuator of tuner | |
JP2519320Y2 (en) | Tuner AGC circuit | |
CN114697844A (en) | Microphone circuit, microphone module and microphone sound pressure overload point lifting method | |
WO2019244271A1 (en) | Frequency converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050401 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |