JP3983511B2

JP3983511B2 - Variable gain amplifier circuit and receiver and transmitter using the same

Info

Publication number: JP3983511B2
Application number: JP2001267260A
Authority: JP
Inventors: 勝英市川; 敏夫長嶋
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-09-04
Filing date: 2001-09-04
Publication date: 2007-09-26
Anticipated expiration: 2021-09-04
Also published as: JP2003078370A

Description

【０００１】
【発明の属する技術分野】
本発明は、セルラ電話などの送受信機や、ＴＶ、ＣＡＴＶ、衛星放送、衛星通信等の受信機の利得可変増幅回路およびそれを用いた受信機ならびに送信機に関する。
【０００２】
【従来の技術】
図４に従来の利得可変増幅回路を示す。図４の利得可変増幅回路はセルラ電話において、基地局からの無線周波信号(以下ＲＦ信号という)を受信し、音声信号等に復調する受信機に用いられる初段の低雑音増幅回路の一例を示したもので、図４の利得可変増幅回路に入力されるＲＦ信号周波数は８００ＭＨｚ帯のＲＦ信号であり、セルラ電話等ではより低電圧の電源電圧が用いられる傾向にあり、図４の電源電圧は３Ｖ程度となっている。
【０００３】
図４の利得可変増幅回路は、ＲＦ信号入力端子１０１と、ＲＦ信号出力端子１０２と、制御端子１０４と、電源端子１０３と、入力整合回路１２０と、出力整合回路１３０と、バイパス回路１４０と、反転回路１５０と、デプレション型のスイッチ用トランジスタ４０１と、デプレション型のＲＦ信号増幅用トランジスタ１０５と、高周波接地用コンデンサ１０８，１１２と、電流調整用抵抗４０２と、ゲート保護抵抗４０３を有しており、ＲＦ信号増幅用トランジスタ１０５のゲートを入力整合回路１２０を介しＲＦ信号入力端子１０１に接続し、ソースを高周波接地コンデンサ１０８と電流調整用抵抗４０２により接地し、ドレインを、ゲートをゲート保護抵抗４０３を介し制御端子１０４に接続したスイッチ用トランジスタ４０１のソースに接続し、スイッチ用トランジスタ４０１のドレインを出力整合回路１３０を介しＲＦ信号出力端子１０２に接続する。
【０００４】
また、入力整合回路１２０は、コンデンサ１２１と、インダクタ１２２，１２３を有し、ＲＦ信号増幅用トランジスタ１０５のゲートとＲＦ信号源インピーダンスとのインピーダンス整合を図り、出力整合回路１３０は、インダクタ１３１，１３２と、コンデンサ１３３を有し、スイッチ用トランジスタ４０１を介してＲＦ信号増幅用トランジスタ１０５のドレインと負荷インピーダンスとのインピーダンス整合を図るとともに、電源端子１０３の電圧をＲＦ信号増幅用トランジスタ１０５のドレインに供給する働きも兼ねている。
【０００５】
さらに、入力整合回路１２０と出力整合回路１３０間に接続されたバイパス回路１４０は、デプレション型のバイパス用トランジスタ１４１と、直流分を阻止するためのバイパスコンデンサ１４２と、バイアス抵抗１４３と、ゲート保護抵抗１４４を有しており、バイパス用トランジスタ１４１のドレインを出力整合回路１３０に接続し、ソースをバイパスコンデンサ１４２を介し、入力整合回路１２０に接続するとともに、ドレインとソース間にバイアス抵抗１４３を接続する。
【０００６】
このため、バイパス用トランジスタ１４１のゲートにゲート保護抵抗１４４を介し接地電位にほぼ等しいローレベルの電圧を印加すると、バイパス用トランジスタ１４１のドレイン，ソース間は高インピーダンスとなるので、バイパス回路１４０はオフ状態となり、バイパス用トランジスタ１４１のゲートに電源電圧にほぼ等しいハイレベルの電圧を印加すると、バイパス用トランジスタ１４１は低インピーダンスとなって、バイパス回路１４０はオン状態となる。
【０００７】
また、反転回路１５０は、反転用トランジスタ１５１と、ダイオード１５２と、負荷抵抗１５３と、ゲート保護抵抗１５４からなり、反転用トランジスタ１５１のゲートをゲート保護抵抗１５４を介し制御端子１０４に接続し、ドレインを負荷抵抗１５３を介し電源端子１０３に接続するとともに、ゲート保護抵抗１４４を介しバイパス用トランジスタ１４１のゲートに接続し、反転用トランジスタ１５１のソースをダイオード１５２により接地する構成としている。
【０００８】
さらに反転用トランジスタ１５１にしきい値電圧の絶対値がダイオード１５２の順方向電圧より小さいトランジスタを用いることにより、制御端子１０４にローレベルの電圧が印加された場合、反転用トランジスタ１５１のソース電位がダイオード１５２の順方向電圧より小さくなるので、反転用トランジスタ１５１がカットオフし、バイパス用トランジスタ１４１のゲートには電源電圧が印加され、バイパス回路１４０はオン状態となる。次に制御端子１０４にハイレベルの電圧が印加された場合、反転用トランジスタ１５１はオン状態となり、バイパス回路１４０がオフ状態となるように反転用トランジスタ１５１のドレインには、約０.６Ｖのローレベルのダイオード１５２の順方向電圧が出力される。
【０００９】
また、ＲＦ信号増幅用トランジスタ１０５にしきい値電圧が−１Ｖ程度のトランジスタを用いるのに対し、スイッチ用トランジスタ４０１のしきい値電圧をＲＦ信号増幅用トランジスタ１０５のしきい値電圧よりも十分浅い−０.１Ｖ程度のトランジスタを用いることにより、制御端子１０４からゲート保護抵抗４０３を介しスイッチ用トランジスタ４０１のゲートにローレベルの電圧が印加された場合、スイッチ用トランジスタ４０１のソースが、接地電位に近い低電圧となるので、ＲＦ信号増幅用トランジスタ１０５はカットオフ状態となり、ＲＦ信号増幅用トランジスタ１０５のゲートに入力されたＲＦ信号は減衰されて出力整合回路１３０に出力される。
【００１０】
次にスイッチ用トランジスタ４０１のゲートにハイレベルの電圧が印加された場合、スイッチ用トランジスタ４０１がオンしてＲＦ信号増幅用トランジスタ１０５にはソースに挿入された電流調整用抵抗４０２により決まるドレイン電流が流れるので、ＲＦ信号増幅用トランジスタ１０５のゲートに入力されたＲＦ信号を増幅し、スイッチ用トランジスタ４０１を介し出力整合回路１３０に出力される。
【００１１】
以上の利得可変増幅回路は、制御端子１０４にハイレベルの制御電圧を印加した場合、スイッチ用トランジスタ４０１はＲＦ信号増幅用トランジスタ１０５をオン状態とし、ＲＦ信号入力端子１０１より入力されたＲＦ信号を入力整合回路１２０を介しＲＦ信号増幅用トランジスタ１０５で増幅し、出力整合回路１３０を介しＲＦ信号出力端子１０２に出力する。
【００１２】
このとき、反転回路１５０の反転用トランジスタ１５１はオン状態となっているためドレインに出力されるダイオード１５２の順方向電圧として約０.６Ｖのローレベルの電圧がバイパス用トランジスタ１４１のゲートに印加され、バイパス用トランジスタ１４１はオフ状態となり、バイパス回路１４０は高インピーダンスとなる。このため、ＲＦ信号増幅用トランジスタ１０５がオン状態の時はバイパス回路１４０の影響をほぼ無視することができる。
【００１３】
次に制御端子１０４にローレベルの制御電圧を印加した場合、スイッチ用トランジスタ４０１はＲＦ信号増幅用トランジスタ１０５をオフ状態とし、ＲＦ信号入力端子１０１より入力されたＲＦ信号はＲＦ信号増幅用トランジスタ１０５からＲＦ信号出力端子１０２に出力されない。このとき、反転回路１５０の反転用トランジスタ１５１はオフ状態となっているためドレインに電源電圧が出力され、この電圧がバイパス用トランジスタ１４１のゲートに印加されるため、バイパス用トランジスタ１４１はオン状態となり、バイパス回路１４０は低インピーダンスとなる。このためＲＦ信号入力端子１０１より入力されたＲＦ信号は、バイパス回路１４０を介してほば減衰なしにＲＦ信号出力端子１０２より出力される。
【００１４】
以上のように、上記利得可変増幅回路は、制御端子１０４にハイレベルの制御電圧を印加した場合、ＲＦ信号入力端子１０１より入力されたＲＦ信号を増幅してＲＦ信号出力端子１０２より出力し、制御端子１０４にローレベルの制御電圧を印加した場合は、ＲＦ信号入力端子１０１より入力されたＲＦ信号をほぼそのままのレベルでＲＦ信号出力端子１０２にバイパス回路１４０を介してバイパスする構成である。
【００１５】
【発明が解決しようとする課題】
上記従来技術で示す利得可変増幅回路では、ＲＦ信号増幅用トランジスタ１０５がオン状態でバイパス回路１４０がオフ状態のＲＦ信号増幅時の場合、ＲＦ信号増幅用トランジスタ１０５で増幅されたＲＦ信号は、スイッチ用トランジスタ４０１を介し出力整合回路１３０より出力されるが、このとき、スイッチ用トランジスタ４０１はオン状態であってもドレイン、ソース間には１０〜２０Ω程度のインピーダンスを有しており、これが損失となってＲＦ信号増幅時の利得の低下や歪性能の劣化をまねいていた。
【００１６】
また、ＲＦ信号増幅用トランジスタ１０５がオフ状態でバイパス回路１４０がオン状態のＲＦ信号バイパス時の場合、スイッチ用トランジスタ４０１のしきい値電圧が深い方向にばらついた場合、ＲＦ信号増幅用トランジスタ１０５をオフ状態に保てずＲＦ信号増幅用トランジスタ１０５に０.数ｍＡの電流が流れることにより、ＲＦ信号増幅用トランジスタ１０５において歪や雑音が生し、これがＲＦ信号バイパス時に歪特性や雑音特性を劣化させるという課題を有していた。
【００１７】
さらに、ＲＦ信号増幅時の場合、バイパス用トランジスタ１４１のドレインとソース間のオフ時のインピーダンスを介し出力整合回路１３０より入力整合回路１２０に帰還がかかることから、ある周波数ポイントで正帰還となり寄生発振が発生しやすいという課題を有していた。
【００１８】
本発明の目的は、制御電圧により高周波信号の増幅と高周波信号の増幅の阻止とに切り替わる利得可変増幅回路において、高周波信号の増幅時の利得の劣化を防ぐ利得可変増幅回路およびそれを用いた受信機ならびに送信機を提供することにある。
【００１９】
【課題を解決するための手段】
本発明は、高周波信号増幅用トランジスタのソースを高周波接地するとともにスイッチ用トランジスタのドレインに接続し、該スイッチ用トランジスタのソースを電流源トランジスタのドレインに接続し、前記スイッチ用トランジスタのゲートに印加される制御電圧がハイレベルの時、前記スイッチ用トランジスタが前記高周波信号増幅用トランジスタをオン状態にして前記高周波信号増幅用トランジスタのゲートに入力された高周波信号を増幅し、前記スイッチ用トランジスタのゲートに印加される制御電圧がローレベルの時、前記スイッチ用トランジスタが前記高周波信号増幅用トランジスタをオフ状態にして前記高周波信号増幅用トランジスタのゲートに入力された高周波信号の増幅を阻止することを特徴とする利得可変増幅回路である。
【００２０】
本発明は、前記高周波信号増幅用トランジスタと前記電流源トランジスタと前記スイッチ用トランジスタはともにデプレッション型トランジスタであって、且つ前記スイッチ用トランジスタのゲートに印加される電圧がハイレベルの時前記スイッチ用トランジスタはオン状態となり前記電流源トランジスタで決められた電流を前記高周波信号増幅用トランジスタに流して前記高周波信号増幅用トランジスタのゲートに入力された高周波信号を増幅し、前記スイッチ用トランジスタのゲートに印加される電圧がローレベルの時前記スイッチ用トランジスタをオフ状態にし且つ前記電流源トランジスタをオフ状態にして前記高周波信号増幅用トランジスタのゲートに入力された高周波信号の増幅を阻止することを特徴とする利得可変増幅回路である。
【００２１】
本発明は、前記高周波信号増幅用トランジスタのドレインとソースの間に抵抗を含む回路を接続したことを特徴とする利得可変増幅回路である。
【００２２】
本発明は、バイアス用トランジスタとバイアス抵抗と制御回路を備え、前記バイアス用トランジスタのソースを前記高周波信号増幅用トランジスタのソースに接続し、ドレインを前記バイアス抵抗を介して電源に接続し、ゲートを前記制御回路に接続し、前記制御回路にローレベルの電圧を印加して前記高周波信号増幅用トランジスタがオフ状態となった時に前記制御回路にハイレベルの電圧を印加して前記バイアス用トランジスタをオン状態にし前記高周波信号増幅用トランジスタのソースに前記バイアス抵抗を介して電源電圧を加えることを特徴とする利得可変増幅回路である。
【００２３】
本発明は、バイパス回路と第２の制御回路を備え、前記バイパス回路を前記第２の制御回路に接続し、前記制御回路にローレベルの電圧を印加して前記高周波信号増幅用トランジスタがオフ状態となる場合は、前記第２の制御回路にこれに対応した制御電圧を印加して前記バイパス回路をオン状態にして入力された高周波信号を前記バイパス回路を介してバイパスし、前記制御回路にハイレベルの電圧を印加して前記高周波信号増幅用トランジスタがオン状態となる場合は、前記第２の制御回路にこれに対応した制御電圧を印加して前記バイパス回路をオフ状態とすることを特徴とする利得可変増幅回路である。
【００２４】
本発明は、前記バイパス回路が、第１のバイパス用トランジスタのソースと第２のバイパス用トランジスタのドレインを接続し、前記第１のバイパス用トランジスタのドレインと前記第２のバイパス用トランジスタのソース間のインピーダンスを前記第１と第２のバイパス用トランジスタのゲートに加える電圧で制御することにより前記バイパス回路をオンオフする構成であって、かつ接地用トランジスタと第３の制御回路を備え、前記第１のバイパス用トランジスタのソースと第２のバイパス用トランジスタのドレインの接続点にソースを高周波接地した前記接地用トランジスタのドレインを接続するとともに、前記接地用トランジスタのゲートに抵抗を介して前記第３の制御回路を接続し、前記第１と第２のバイパス用トランジスタがオフ状態のときは前記第３の制御回路にハイレベルの電圧を印加し、前記第１の接地用トランジスタをオン状態にして前記第１のバイパス用トランジスタのソースと第２のバイパス用トランジスタのドレインの接続点を高周波接地し、前記第１と第２のバイパス用トランジスタがオン状態のときは前記第３の制御回路にローレベルの電圧を印加し、前記第１の接地用トランジスタをオフ状態とすることを特徴とする利得可変増幅回路である。
【００２５】
本発明は、前記スィッチ用トランジスタのしきい値電圧が、少なくとも前記高周波信号増幅用トランジスタと前記電流源トランジスタのしきい値電圧より大きいことを特徴とする利得可変増幅回路である。
【００２６】
本発明は、高周波信号を受信信号レベルにより増幅あるいはバイパスして出力する利得可変増幅回路と、前記利得可変増幅回路より出力された高周波信号を局部発振信号により中間周波信号に周波数変換して出力するミクサ回路と、前記ミクサ回路より出力された中間周波信号を復調する復調回路を備えた受信機において、前記利得可変増幅回路に上記記載の利得可変増幅回路を用いたことを特徴とする受信機である。
【００２７】
本発明は、変調回路において変調出力される中間周波信号を局部発振信号により高周波信号に周波数変換して出力するミクサ回路と、前記ミクサ回路より出力された高周波信号を所望の信号レベルに増幅する利得可変増幅回路備えた送信機において、前記利得可変増幅回路に上記記載の利得可変増幅回路を用いたことを特徴とする送信機である。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。
図１は本発明による利得可変増幅回路の第１の実施の形態を示す回路図である。図において、１０６は抵抗、１０７はスイッチ用トランジスタ、１０８は接地用コンデンサ、１０９はゲート保護抵抗、１１０は電流源トランジスタ、１１１は電流調整用抵抗であり、ＲＦ信号増幅用トランジスタ１０５と電流源トランジスタ１１０と電流源トランジスタ１１０はデプレション型のトランジスタであり。且つスイッチ用トランジスタ１０７のしきい値電圧は−０.１ＶとＲＦ信号増幅用トランジスタ１０５や電流源トランジスタ１１０のしきい値電圧の−１Ｖよりも高く（以下浅くという）、ゲート幅もこれらトランジスタより小さいトランジスタを用いている。
【００２９】
同図において、第１の実施の形態は、ＲＦ信号増幅用トランジスタ１０５のソースに、ゲートがゲート保護抵抗１０９を介し制御端子１０４に接続されたスイッチ用トランジスタ１０７のドレインを接続するとともに、スイッチ用トランジスタ１０７のソースに、ゲートが接地されソースが電流調整用抵抗１１１により接地された電流源トランジスタ１１０のドレインを接続するとともに一端が接地された接地用コンデンサ１０８の他端を接続し、さらに、ＲＦ信号増幅用トランジスタ１０５のドレインを出力整合回路１３０に接続するとともに、ＲＦ信号増幅用トランジスタ１０５のドレイン，ソース間に抵抗１０６を挿入しており、その他、これ以外のＲＦ信号入力端子１０１とＲＦ信号出力端子１０２と電源端子１０３と制御端子１０４と入力整合回路１２０と出力整合回路１３０とバイアス回路１４０と反転回路１５０は図４に示した従来の利得可変増幅回路と同様であり、また、その動作も従来の利得可変増幅回路と同様である。
【００３０】
以上の構成において、スイッチ用トランジスタ１０７のゲートにゲート保護抵抗１０９を介し制御端子１０４よりハイレベルの電圧を印加した場合、スイッチ用トランジスタ１０７と電流源トランジスタ１１０がオン状態となる。電流源トランジスタ１１０のソースはオン状態時に常時０．６Ｖの電圧となり、したがって電流源トランジスタ１１０のソースに接続された電流調整用抵抗１１１によって決まる電流が、ＲＦ信号増幅用トランジスタ１０５のソースに流れる。ＲＦ信号増幅用トランジスタ１０５のソースは接地用コンデンサ１０８で高周波接地されているので、入力整合回路１２０を介して入力されたＲＦ信号をＲＦ信号増幅用トランジスタ１０５が増幅して、出力整合回路１３０に出力する。このとき、増幅されたＲＦ信号は従来の図４にみられるようなＲＦ信号増幅用トランジスタ１０５のドレインに接続されたスイッチ用トランジスタを介さずに出力整合回路１３０に直接出力されるため、このスイッチ用トランジスタのドレイン、ソース間のオン時のインピーダンスの損失による利得の低下や歪性能の劣化ない利得可変増幅回路を得ることができる。
【００３１】
次にスイッチ用トランジスタ１０７のゲートに制御端子１０４よりローレベルの電圧を印加した場合、スイッチ用トランジスタ１０７のしきい値電圧が−０.１Ｖ程度と浅く、スイッチ用トランジスタ１０７のソース電位はほぼ０Ｖとなることと、電流源トランジスタ１１０のしきい値電圧がスイッチ用トランジスタ１０７のしきい値電圧よりも低い（以下深いという）ことから、電流源トランジスタ１１０が下がってオフ状態となり、したがってスイッチ用トランジスタ１０７もオフ状態となる。このためＲＦ信号増幅用トランジスタ１０５に電流が流れなくなり、ＲＦ信号増幅用トランジスタ１０５がオフ状態となる。
【００３２】
このように、ＲＦ信号増幅用トランジスタ１０５のソース側にスイッチ用トランジスタ１０７を接続し、スイッチ用トランジスタ１０７に対して特にスイッチ用トランジスタ１０７をオフ状態にするためにスイッチ用トランジスタ１０７のソース側に電流源トランジスタ１１０を接続することにより、電流源トランジスタ１１０をオフ状態にしてスイッチ用トランジスタ１０７をオフ状態にすることができる。
【００３３】
このとき、スイッチ用トランジスタ１０７のしきい値電圧のばらつきにより、電流源トランジスタ１１０をカットオフできず電流源トランジスタ１１０に流れる０.数ｍＡ程度の電流は、ＲＦ信号増幅用トランジスタ１０５に流れずＲＦ信号増幅用トランジスタ１０５のドレイン、ソース間に挿入された抵抗１０６に流れるため、スイッチ用トランジスタ１０７のしきい値電圧のばらつきによらず、ＲＦ信号増幅用トランジスタ１０５をオフ状態とすることができる。このため、ＲＦ信号バイパス時のＲＦ信号増幅用トランジスタ１０５にドレイン電流が流れることによる歪特性や雑音特性の劣化を抑えることができる。
【００３４】
以上の第１の実施の形態では、図４の従来技術で示した利得可変増幅回路はスイッチ用トランジスタをＲＦ信号増幅用トランジスタのドレイン側に挿入した構成であったのに対し、本発明の第１の実施の形態では、スイッチ用トランジスタをＲＦ信号増幅用トランジスタのソース側に挿入する構成であるため、増幅されたＲＦ信号をスイッチ用トランジスタを介さずに出力できるので、ＲＦ信号増幅時には利得特性や歪特性の劣化が少なく、ＲＦ信号バイパス時には歪特性や雑音特性の劣化の少ない利得可変増幅回路を得ることができる。
【００３５】
図２は本発明による利得可変増幅回路の第２の実施の形態を示す回路図であって、２０１はダイオード、２０２は抵抗、２１０はバイアス回路であり、バイアス回路２１０はバイアス用トランジスタ２１１、バイアス抵抗２１２、ゲート保護抵抗２１３により構成される。その他、ＲＦ信号増幅用トランジスタ１０５と抵抗１０６とスイッチ用トランジスタ１０７と接地用コンデンサ１０８とゲート保護抵抗１０９と電流源トランジスタ１１０とＲＦ信号入力端子１０１とＲＦ信号出力端子１０２と電源端子１０３と制御端子１０４と入力整合回路１２０と出力整合回路１３０とバイアス回路１４０は図１と同じであり、重複する説明を省略する。
【００３６】
図２の利得可変増幅回路は図１の第１の実施の形態を示す回路図と比較して、ＲＦ信号増幅用トランジスタ１０５のソースにバイアス用トランジスタ２１１のソースを接続するとともに、バイアス用トランジスタ２１１のドレインをバイアス抵抗２１２を介し電源１０３に接続し、ゲートをゲート保護抵抗２１３を介し、反転回路１５０における反転用トランジスタ１５１のドレインと接地間に挿入された，ダイオード２０１と抵抗２０２の直列接続の接続点に接続する構成とした。さらに、バイアス用トランジスタ２１１のしきい値電圧がＲＦ信号増幅用トランジスタ１０５のしきい値電圧よりも浅く、ゲート幅もＲＦ信号増幅用トランジスタ１０５のゲート幅より小さいトランジスタを用いた。
【００３７】
以上の構成とすることにより、抵抗２０２は反転回路１５０の負荷抵抗１５３に比べかなり大きな値を選んでいるため、制御端子１０４にローレベルの電圧が印加され反転用トランジスタ１５１がオフ状態のときは、電源電圧からほぼダイオード２０１の順方向電圧の約０.５Ｖ分だけ低下したハイレベルの電圧がバイアス用トランジスタ２１１のゲートに印加され、バイアス用トランジスタ２１１はオン状態となり、ＲＦ信号増幅用トランジスタ１０５のソースに、バイアス抵抗２１２を介し電源電圧が印加される。
【００３８】
スイッチ用トランジスタ１０７のしきい値電圧のばらつきにより、制御端子１０４よりローレベルが印加されても、スイッチ用トランジスタ１０７には０．数ｍＡ程度の電流が流れるが、本実施の形態ではＲＦ信号増幅用トランジスタ１０５のソースに電源電圧が印加さて、ＲＦ信号増幅用トランジスタ１０５のドレインとほぼ同じ電圧にするので、ＲＦ信号増幅用トランジスタ１０５を確実にオフ状態にすることができる。したがって本実施の形態では、従来の図４におけるような、ＲＦ信号バイパス時のＲＦ信号増幅用トランジスタ１０５にドレイン電流が流れることによる歪特性や雑音特性の劣化を抑えることができる。
【００３９】
また、制御端子１０４にハイレベルの電圧が印加され反転用トランジスタ１５１がオン状態のときは、ほぼ接地電位がバイアス用トランジスタ２１１のゲート印加されるので、バイアス用トランジスタ２１１はオフ状態となり、ＲＦ信号増幅時にバイアス抵抗２１２を介して電流源トランジスタ１１０に不要な電流が流れない構成となっている。
【００４０】
以上の第２の実施の形態では、先の第１の実施の形態と同様な効果が得られる上に、第１の実施の形態ではＲＦ信号増幅用トランジスタ１０５のドレイン、ソース間に抵抗を挿入していたため、ＲＦ信号増幅用トランジスタ１０５がオン状態のＲＦ信号増幅時のときも常にこの抵抗に電流が流れるが、本実施の形態ではＲＦ信号増幅用トランジスタ１０５のドレイン、ソース間に抵抗を挿入する必要がないため、ＲＦ信号増幅時の低消費電流化を図ることができる。
【００４１】
図３は本発明による利得可変増幅回路の第３の実施の形態を示す回路図であって、３０１，３０２はバイパス用トランジスタ、３０３は接地用トランジスタ、３０４は接地用コンデンサ、３０５，３０６，３０７はゲート保護抵抗、３０８，３０９，３１０はバイアス抵抗であり、その他、ＲＦ信号増幅用トランジスタ１０５と抵抗１０６とスイッチ用トランジスタ１０７と接地用コンデンサ１０８とゲート保護抵抗１０９と電流源トランジスタ１１０とＲＦ信号入力端子１０１とＲＦ信号出力端子１０２と電源端子１０３と制御端子１０４と入力整合回路１２０と出力整合回路１３０と反転回路１５０とバイアス回路２１０は図２と同じであり、重複する説明を省略する。
【００４２】
図３の利得可変増幅回路は図２の第２の実施の形態を示す回路図と比較して、バイパス回路１４０に、バイパス用トランジスタ３０１，３０２を直列接続するとともに、バイパス用トランジスタ３０１，３０２の接続点に、ソースを接地用コンデンサ３０４により高周波接地した接地用トランジスタ３０３のドレインを接続する構成とし、さらに、バイパス用トランジスタ３０１，３０２のゲートをそれぞれゲート保護抵抗３０５，３０６を介し、反転回路１５０の反転用トランジスタ１５１のドレインに接続する。さらに、接地用トランジスタ３０３のゲートをゲート保護抵抗３０７を介し制御端子１０４に接続するとともに、バイパス用トランジスタ３０１，３０２と接地用トランジスタ３０３のドレイン、ソース間にそれぞれバイアス抵抗３０８，３０９，３１０を接続する。
【００４３】
以上の構成とすることにより、ＲＦ信号増幅時の制御端子１０４がハイレベルの時は、バイパス用トランジスタ３０１，３０２のゲートは反転回路１５０によりローレベルの電圧が印加されるため、バイパス用トランジスタ３０１，３０２はオフ状態となる一方、接地用トランジスタ３０３のゲートにはハイレベルの電圧が印加されるためオン状態となり、バイパス用トランジスタ３０１，３０２の接続点を高周波接地する。
【００４４】
また、ＲＦ信号バイパス時の制御端子１０４がローレベルの時は、バイパス用トランジスタ３０１，３０２のゲートはハイレベルの電圧が印加されるため、バイパス用トランジスタ３０１，３０２はオン状態となる一方、接地用トランジスタ３０３のゲートにはローレベルの電圧が印加されるためオフ状態となるので、入力されたＲＦ信号は入力整合回路１２０から出力整合回路１３０に直接出力される。
【００４５】
以上の第３の実施の形態は、第２の実施の形態と同様な効果が得られる上に、バイパス用トランジスタ３０１、３０２がオフ状態のＲＦ信号増幅時にはバイパス用トランジスタ３０１，３０２の接続点が接地用トランジスタ３０３のオン状態と接地用コンデンサ３０４を介して接地されるため、増幅されたＲＦ信号が出力整合回路１３０から入力整合回路１２０への帰還を減少でき、結果として寄生発振の無い安定性の良い利得可変増幅回路を得ることができる。
【００４６】
次に本発明の実施の形態における効果を、図５，図６および図７を参照して説明する。
【００４７】
図５は図１の利得可変増幅回路の第１の実施の形態と図４の従来例の利得可変増幅回路におけるＲＦ信号増幅時のＲＦ信号周波数に対する利得の実験結果を示したものである。
【００４８】
図５においての実験はＲＦ信号周波数８００〜９００ＭＨｚ、電源電圧３Ｖで、制御端子に３Ｖを印加したときのＲＦ信号増幅時の利得を測定したものであり、横軸はＲＦ信号周波数、縦軸は利得である。
【００４９】
図５から利得可変増幅回路の第１の実施の形態ではＲＦ信号増幅用トランジスタにより増幅されたＲＦ信号がスイッチ用トランジスタを介さず出力されるため、図４の従来例の利得可変増幅回路よりも高い利得が得られることが分かる。
【００５０】
図６は図１の利得可変増幅回路の第１の実施の形態と図４の従来例の利得可変増幅回路におけるＲＦ信号バイパス時のＲＦ信号周波数に対する３次歪特性の実験結果を示したものである。
【００５１】
図６においての実験はＲＦ信号周波数８００〜９００ＭＨｚ、電源電圧３Ｖ、ＲＦ信号レベル−５ｄＢｍで、制御端子に０Ｖを印加したときのＲＦ信号バイパス時の３次歪特性を測定したものあり、横軸はＲＦ信号周波数、縦軸は３次歪抑圧比である。また、実験で用いたＲＦ信号増幅用トランジスタにＲＦ信号バイパス時に流れる電流は、図１の利得可変増幅回路の第１の実施の形態ではほぼ電流は流れなかったのに対し、図４の従来例の利得可変増幅回路ではスイッチ用トランジスタのしきい値電圧が深い方向にばらついた場合は、０.２ｍＡ程度の微少電流が流れる状態であった。
【００５２】
図６から従来例の利得可変増幅回路では、ＲＦ信号バイパス時にスイッチ用トランジスタのしきい値電圧のバラツキにより、ＲＦ信号増幅用トランジスタを十分オフできないため、３次歪特性が劣化しているのに対し、利得可変増幅回路の第１の実施の形態ではスイッチ用トランジスタのしきい値電圧のバラツキによらずＲＦ信号増幅用トランジスタをオフすることができるため、３次歪特性の劣化が少ないことが分かる。
【００５３】
また、図７は図３の利得可変増幅回路の第３の実施の形態と図４の従来例の利得可変増幅回路におけるＲＦ信号増幅時の利得可変増幅回路の安定係数Ｋの値をシミュレーションにより計算した結果を示したものである。
【００５４】
図７において、シミュレーションは周波数１００〜３０００ＭＨｚ、電源電圧３Ｖで、制御電圧が３ＶのときのＲＦ信号増幅時の安定係数Ｋの値を計算したものであり、横軸は周波数、縦軸は安定係数Ｋである。
なお、安定係数Ｋは
【数１】

で定義され、増幅回路の安定性を示す係数であり、一般的にはＫ＞１ならば発振に対して安定、Ｋ＜１ならば条件により発振するため不安定と判断される。
【００５５】
図７から図４の従来例の利得可変増幅回路では、１００〜３０００ＭＨｚの広い帯域で安定係数Ｋが１より小さく不安定であるのに対し、利得可変増幅回路の第３の実施の形態ではバイパス回路に接地用トランジスタを付加したことにより、出力整合回路から入力整合回路への帰還を抑えたため、ほぼ１００〜３０００ＭＨｚの広い帯域で安定係数Ｋが１より大きくなっており、発振に対しより安定であることが分かる。
【００５６】
次に、上述した実施の形態における利得可変増幅回路を用いた送信機および受信機を図８を参照して説明する。図８は送受信機能を有するセルラ電話のブロック図を示したものであり、８０１は送受信兼用アンテナ、８０２，８０４，８０６，８１７，８２０はバンドパスフィルタ、８０３，８１８は利得可変増幅回路、８０５，８１５はミクサ回路、８０７は音声復調回路、８０８はスピーカ、８０９，８１６は局部発振信号増幅回路、８１０は送受信兼用の局部発振回路、８１１はＰＬＬ回路、８１２は制御回路、８１３はマイクロホン、８１４は音声変調回路、８１９は電力増幅回路である。また、図８の利得可変増幅回路８０３，８１８には、図１，図２および図３に示した回路のいずれかの利得可変増幅回路のを用いている。
【００５７】
図８のセルラ電話について、基地局より送信された８００ＭＨｚ帯あるいは１.９ＧＨｚ帯のＲＦ信号を受信する場合について説明する。
【００５８】
図８において、基地局より送信されたＲＦ信号は、送受信兼用アンテナ８０１より受信され、バンドパスフィルタ８０２により受信帯域以外を減衰させた後、利得可変増幅回路８０３に入力される。入力されたＲＦ信号は受信信号レベルに応じて増幅あるいそのままのレベルでバイパスされ、バンドパスフィルタ８０４を介し、ミクサ回路８０５に入力される。ミクサ回路８０５では、局部発振信号増幅回路８０９により増幅された送受信兼用の局部発振回路８１０からの局部発振信号により、入力されたＲＦ信号をＲＦ信号レベルに対応したレベルの中間周波信号に周波数変換し、バンドパスフィルタ８０６を介し音声復調回路８０７に入力する。音声復調回路８０７では入力された中間周波信号を音声信号に復調し、スピーカ８０８で音声信号を出力する。
【００５９】
次に、セルラ電話から基地局にＲＦ信号を送信する場合について説明する。
図８において、マイクロホン８１３より出力された音声信号は音声変調回路８１４により中間周波信号として変調出力され、ミクサ回路８１５に入力される。入力された中間周波信号はミクサ回路８１５において、局部発振信号増幅回路８１６により増幅された送受信兼用の局部発振回路８１０からの局部発振信号により、所望の送信出力レベルに対応したレベルのＲＦ信号に周波数変換出力され、バンドパスフィルタ８１７を介し利得可変増幅回路８１８に入力される。利得可変増幅回路８１８では、入力されたＲＦ信号を所望の送信出力レベルに対応したレベルに増幅あるいはそのままのレベルでバイパスした後、電力増幅回路８１９により電力増幅され、バンドパスフィルタ８２０を介し送受信兼用アンテナ８０１により基地局に送信する。
【００６０】
なお、制御回路８１２では受信信号レベルに応じ利得可変増幅回路８０３およびミクサ回路８０５の利得制御を行うとともに、受信信号レベルが小さい場合には基地局からの距離が離れていると判断し、送信信号レベルを大きく、受信信号レベルが大きい場合には送信信号レベルが小さくなるように利得可変増幅回路８１８およびミクサ回路８１５の利得を制御する。さらに制御回路８１２はＰＬＬ回路８１１を制御して送受信兼用の局部発振回路８１０の発振周波数を制御する。また、受信信号周波数と送信信号周波数は互いに混信を防ぐため、異なる周波数に設定するとともに、送信信号が受信機側に漏れ込んだり、あるいは受信信号が送信機側に漏れ込むことで、混変調妨害が発生しないよう、バンドパスフィルタ８０２および８２０を設け互いの信号が漏れ込むのを防いでいる。
【００６１】
以上の図８のセルラ電話において、受信機側および送信機側とも従来技術で示す利得可変増幅回路を用いた場合、ＲＦ信号増幅時に利得可変増幅回路の利得が不足したり、ＲＦ信号バイパス時に歪性能が不足するという課題を有していたが、利得可変増幅回路８０３および８１８に、利得可変増幅回路の第１，第２および第３の実施の形態のいずれかを用いることにより、ＲＦ信号増幅時に利得特性や歪特性の劣化が少なく、ＲＦ信号バイパス時に歪特性や雑音特性の劣化の少ない利得可変増幅回路を得ることができる。
【００６２】
【発明の効果】
本発明によれば、制御電圧により高周波信号の増幅と高周波信号の増幅の阻止とに切り替わる利得可変増幅回路において、高周波信号の増幅時の利得の劣化を防ぐ利得可変増幅回路およびそれを用いた受信機ならびに送信機を得ることができる。
【図面の簡単な説明】
【図１】本発明による利得可変増幅回路の第１の実施の形態を示す回路図である。
【図２】本発明による利得可変増幅回路の第２の実施の形態を示す回路図である。
【図３】本発明による利得可変増幅回路の第３の実施の形態を示す回路図である。
【図４】従来の利得可変増幅回路の例を示す回路図である。
【図５】本発明による利得可変増幅回路の第１の実施の形態と従来の利得可変増幅回路の例のＲＦ信号増幅時の利得特性の実験結果を示す特性図である。
【図６】本発明による利得可変増幅回路の第１の実施の形態と従来の利得可変増幅回路の例のＲＦ信号バイパス時の３次歪特性の実験結果を示す特性図である。
【図７】本発明による利得可変増幅回路の第３の実施の形態と従来の利得可変増幅回路の例のＲＦ信号増幅時の安定係数値のシミュレーション結果を示す特性図である。
【図８】本発明の実施の形態を用いた受信機および送信機の例を示すブロック図である。
【符号の説明】
１０１…ＲＦ信号入力端子、１０２…ＲＦ信号出力端子、１０３…電源端子、１０４…制御端子、１０５…ＲＦ信号増幅用トランジスタ、１０６…抵抗、１０７…スイッチ用トランジスタ、１０８…接地用コンデンサ、１０９…ゲート保護抵抗、１１０…電流源トランジスタ、１１１…電流調整用抵抗、１２０…入力整合回路、１３０…出力整合回路、１４０…バイパス回路、１４１，３０１，３０２… バイパス用トランジスタ、１５０…反転回路、１５１…反転用トランジスタ、２１０…バイパス回路。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a variable gain amplifying circuit for a transmitter / receiver such as a cellular phone, a receiver for TV, CATV, satellite broadcast, satellite communication, etc., and a receiver and a transmitter using the gain variable amplifier circuit.
[0002]
[Prior art]
FIG. 4 shows a conventional variable gain amplifier circuit. The variable gain amplifier circuit of FIG. 4 shows an example of a first stage low noise amplifier circuit used in a receiver that receives a radio frequency signal (hereinafter referred to as an RF signal) from a base station and demodulates it into an audio signal or the like in a cellular telephone. The RF signal frequency input to the variable gain amplifier circuit in FIG. 4 is an 800 MHz band RF signal, and a lower power supply voltage tends to be used in cellular phones and the like. The power supply voltage in FIG. It is about 3V.
[0003]
4 includes an RF signal input terminal 101, an RF signal output terminal 102, a control terminal 104, a power supply terminal 103, an input matching circuit 120, an output matching circuit 130, a bypass circuit 140, It has an inverting circuit 150, a depletion type switching transistor 401, a depletion type RF signal amplification transistor 105, high

frequency grounding capacitors

108 and 112, a current adjustment resistor 402, and a gate protection resistor 403. The RF signal amplifying transistor 105 has its gate connected to the RF signal input terminal 101 via the input matching circuit 120, the source grounded by the high frequency grounding capacitor 108 and the current adjusting resistor 402, the drain and the gate protected by the gate. The switch transistor 401 connected to the control terminal 104 via the resistor 403 Connected to the scan, connected to the RF signal output terminal 102 through the output matching circuit 130 and the drain of the switching transistor 401.
[0004]
Further, the input matching circuit 120 includes a capacitor 121 and

inductors

122 and 123, and performs impedance matching between the gate of the RF signal amplification transistor 105 and the RF signal source impedance. The output matching circuit 130 includes inductors 131 and 132. And the capacitor 133, the impedance matching between the drain of the RF signal amplification transistor 105 and the load impedance is achieved through the switching transistor 401, and the voltage of the power supply terminal 103 is supplied to the drain of the RF signal amplification transistor 105. It also serves as a
[0005]
Further, the bypass circuit 140 connected between the input matching circuit 120 and the output matching circuit 130 includes a depletion type bypass transistor 141, a bypass capacitor 142 for blocking a direct current component, a bias resistor 143, and gate protection. It has a resistor 144, the drain of the bypass transistor 141 is connected to the output matching circuit 130, the source is connected to the input matching circuit 120 via the bypass capacitor 142, and the bias resistor 143 is connected between the drain and the source. To do.
[0006]
Therefore, when a low level voltage substantially equal to the ground potential is applied to the gate of the bypass transistor 141 via the gate protection resistor 144, the drain and source of the bypass transistor 141 have a high impedance, so the bypass circuit 140 is turned off. When a high level voltage substantially equal to the power supply voltage is applied to the gate of the bypass transistor 141, the bypass transistor 141 becomes low impedance and the bypass circuit 140 is turned on.
[0007]
The inversion circuit 150 includes an inversion transistor 151, a diode 152, a load resistor 153, and a gate protection resistor 154. The gate of the inversion transistor 151 is connected to the control terminal 104 through the gate protection resistor 154, and the drain Is connected to the power supply terminal 103 via the load resistor 153 and is connected to the gate of the bypass transistor 141 via the gate protection resistor 144, and the source of the inverting transistor 151 is grounded by the diode 152.
[0008]
Further, by using a transistor whose absolute value of the threshold voltage is smaller than the forward voltage of the diode 152 as the inverting transistor 151, when a low level voltage is applied to the control terminal 104, the source potential of the inverting transistor 151 is changed to the diode. Therefore, the inversion transistor 151 is cut off, the power supply voltage is applied to the gate of the bypass transistor 141, and the bypass circuit 140 is turned on. Next, when a high level voltage is applied to the control terminal 104, the inverting transistor 151 is turned on, and the drain of the inverting transistor 151 is set to about 0.6 V so that the bypass circuit 140 is turned off. The forward voltage of the level 152 diode is output.
[0009]
Further, a transistor having a threshold voltage of about −1V is used as the RF signal amplification transistor 105, whereas the threshold voltage of the switch transistor 401 is sufficiently shallower than the threshold voltage of the RF signal amplification transistor 105− By using a transistor of about 0.1 V, when a low level voltage is applied from the control terminal 104 to the gate of the switching transistor 401 via the gate protection resistor 403, the source of the switching transistor 401 is close to the ground potential. Since the voltage is low, the RF signal amplification transistor 105 is cut off, and the RF signal input to the gate of the RF signal amplification transistor 105 is attenuated and output to the output matching circuit 130.
[0010]
Next, when a high level voltage is applied to the gate of the switching transistor 401, the switching transistor 401 is turned on, and the RF signal amplification transistor 105 has a drain current determined by the current adjustment resistor 402 inserted in the source. Therefore, the RF signal input to the gate of the RF signal amplification transistor 105 is amplified and output to the output matching circuit 130 via the switch transistor 401.
[0011]
In the variable gain amplifier circuit described above, when a high-level control voltage is applied to the control terminal 104, the switching transistor 401 turns on the RF signal amplification transistor 105 and outputs the RF signal input from the RF signal input terminal 101. The signal is amplified by the RF signal amplification transistor 105 via the input matching circuit 120 and output to the RF signal output terminal 102 via the output matching circuit 130.
[0012]
At this time, since the inverting transistor 151 of the inverting circuit 150 is in the ON state, a low level voltage of about 0.6 V is applied to the gate of the bypass transistor 141 as the forward voltage of the diode 152 output to the drain. The bypass transistor 141 is turned off, and the bypass circuit 140 has a high impedance. For this reason, when the RF signal amplification transistor 105 is in the ON state, the influence of the bypass circuit 140 can be almost ignored.
[0013]
Next, when a low-level control voltage is applied to the control terminal 104, the switching transistor 401 turns off the RF signal amplification transistor 105, and the RF signal input from the RF signal input terminal 101 is the RF signal amplification transistor 105. To the RF signal output terminal 102. At this time, since the inverting transistor 151 of the inverting circuit 150 is in an off state, a power supply voltage is output to the drain, and this voltage is applied to the gate of the bypass transistor 141, so that the bypass transistor 141 is turned on. The bypass circuit 140 has a low impedance. Therefore, the RF signal input from the RF signal input terminal 101 is output from the RF signal output terminal 102 through the bypass circuit 140 without being attenuated.
[0014]
As described above, when a high-level control voltage is applied to the control terminal 104, the variable gain amplifier circuit amplifies the RF signal input from the RF signal input terminal 101 and outputs it from the RF signal output terminal 102. When a low-level control voltage is applied to the control terminal 104, the RF signal input from the RF signal input terminal 101 is bypassed to the RF signal output terminal 102 via the bypass circuit 140 at almost the same level.
[0015]
[Problems to be solved by the invention]
In the variable gain amplifier circuit shown in the above prior art, when the RF signal amplification transistor 105 is on and the bypass circuit 140 is off, when the RF signal is amplified, the RF signal amplified by the RF signal amplification transistor 105 is Is output from the output matching circuit 130 via the transistor 401. At this time, the switching transistor 401 has an impedance of about 10 to 20Ω between the drain and the source even when the transistor 401 is in an on state. As a result, the gain was lowered and the distortion performance was deteriorated when the RF signal was amplified.
[0016]
When the RF signal amplifying transistor 105 is off and the bypass circuit 140 is on, when the RF signal is bypassed, when the threshold voltage of the switching transistor 401 varies in the deep direction, the RF signal amplifying transistor 105 is changed. When the current of 0.5 mA flows through the RF signal amplification transistor 105 without being kept off, distortion and noise are generated in the RF signal amplification transistor 105, which deteriorates distortion characteristics and noise characteristics when the RF signal is bypassed. It had a problem of making it happen.
[0017]
Further, in the case of RF signal amplification, since feedback is applied from the output matching circuit 130 to the input matching circuit 120 via the impedance between the drain and source of the bypass transistor 141, the feedback becomes positive feedback at a certain frequency point and parasitic oscillation occurs. There was a problem that is likely to occur.
[0018]
An object of the present invention is to provide a variable gain amplifier circuit for preventing gain deterioration during amplification of a high frequency signal and a reception using the same in a variable gain amplifier circuit that switches between amplification of a high frequency signal and prevention of amplification of the high frequency signal by a control voltage. Providing a transmitter and a transmitter.
[0019]
[Means for Solving the Problems]
In the present invention, the source of the high frequency signal amplifying transistor is grounded at a high frequency and connected to the drain of the switch transistor, the source of the switch transistor is connected to the drain of the current source transistor, and applied to the gate of the switch transistor. When the control voltage is high, the switch transistor turns on the high-frequency signal amplification transistor to amplify the high-frequency signal input to the gate of the high-frequency signal amplification transistor, and to the gate of the switch transistor When the applied control voltage is at a low level, the switching transistor turns off the high-frequency signal amplification transistor to prevent amplification of the high-frequency signal input to the gate of the high-frequency signal amplification transistor. Variable gain amplifier circuit .
[0020]
In the present invention, the high-frequency signal amplifying transistor, the current source transistor, and the switching transistor are all depletion type transistors, and the switching transistor when the voltage applied to the gate of the switching transistor is at a high level. Is turned on, a current determined by the current source transistor is passed through the high-frequency signal amplification transistor to amplify the high-frequency signal input to the gate of the high-frequency signal amplification transistor, and applied to the gate of the switch transistor The gain is characterized in that when the voltage to be applied is at a low level, the switching transistor is turned off and the current source transistor is turned off to prevent amplification of the high-frequency signal input to the gate of the high-frequency signal amplification transistor. Variable amplifier circuit .
[0021]
The present invention is the variable gain amplifier circuit characterized in that a circuit including a resistor is connected between the drain and source of the high frequency signal amplifying transistor.
[0022]
The present invention includes a bias transistor, a bias resistor, and a control circuit, wherein the source of the bias transistor is connected to the source of the high-frequency signal amplification transistor, the drain is connected to the power supply via the bias resistor, and the gate is connected Connected to the control circuit, when a low level voltage is applied to the control circuit and the high frequency signal amplification transistor is turned off, a high level voltage is applied to the control circuit to turn on the bias transistor. In this variable gain amplifier circuit, the power supply voltage is applied to the source of the high-frequency signal amplification transistor through the bias resistor.
[0023]
The present invention includes a bypass circuit and a second control circuit, wherein the bypass circuit is connected to the second control circuit, and a low-level voltage is applied to the control circuit to turn off the high-frequency signal amplification transistor. In this case, a control voltage corresponding to the second control circuit is applied to the second control circuit to turn on the bypass circuit, thereby bypassing the input high-frequency signal through the bypass circuit, and to the control circuit. When the high-frequency signal amplification transistor is turned on by applying a level voltage, a control voltage corresponding to this is applied to the second control circuit to turn off the bypass circuit. This is a variable gain amplifier circuit.
[0024]
In the present invention, the bypass circuit connects the source of the first bypass transistor and the drain of the second bypass transistor, and connects between the drain of the first bypass transistor and the source of the second bypass transistor. Is controlled by a voltage applied to the gates of the first and second bypass transistors to turn on and off the bypass circuit, and includes a grounding transistor and a third control circuit. A drain of the grounding transistor having a high-frequency grounded source is connected to a connection point between the source of the bypassing transistor and the drain of the second bypassing transistor, and the third transistor is connected to the gate of the grounding transistor via a resistor. A control circuit is connected, and the first and second bypass transistors are turned on. When in the state, a high level voltage is applied to the third control circuit to turn on the first grounding transistor and turn on the source of the first bypass transistor and the drain of the second bypass transistor. The connection point is grounded at a high frequency, and when the first and second bypass transistors are in an on state, a low level voltage is applied to the third control circuit to turn off the first ground transistor. This is a variable gain amplifier circuit.
[0025]
The present invention is the variable gain amplifier circuit characterized in that a threshold voltage of the switch transistor is higher than at least threshold voltages of the high-frequency signal amplification transistor and the current source transistor.
[0026]
The present invention provides a variable gain amplifier circuit that amplifies or bypasses a high frequency signal according to a received signal level and outputs the signal, and converts the high frequency signal output from the variable gain amplifier circuit into an intermediate frequency signal by a local oscillation signal and outputs the intermediate frequency signal. A receiver comprising a mixer circuit and a demodulation circuit for demodulating an intermediate frequency signal output from the mixer circuit, wherein the variable gain amplifier circuit described above is used as the variable gain amplifier circuit. is there.
[0027]
The present invention relates to a mixer circuit that converts an intermediate frequency signal modulated and output in a modulation circuit into a high frequency signal by a local oscillation signal and outputs the signal, and a gain that amplifies the high frequency signal output from the mixer circuit to a desired signal level. A transmitter comprising a variable amplifier circuit, wherein the variable gain amplifier circuit described above is used for the variable gain amplifier circuit.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram showing a first embodiment of a variable gain amplifier circuit according to the present invention. In the figure, 106 is a resistor, 107 is a switching transistor, 108 is a grounding capacitor, 109 is a gate protection resistor, 110 is a current source transistor, and 111 is a current adjusting resistor. The RF signal amplification transistor 105 and the current source transistor 110 and the current source transistor 110 are depletion type transistors. The threshold voltage of the switching transistor 107 is -0.1 V, which is higher than the threshold voltage of -1 V of the RF signal amplification transistor 105 and the current source transistor 110 (hereinafter referred to as shallow), and the gate width is also smaller than these transistors. A small transistor is used.
[0029]
In the figure, in the first embodiment, the source of the RF signal amplifying transistor 105 is connected to the drain of the switching transistor 107 whose gate is connected to the control terminal 104 via the gate protection resistor 109, and The drain of the current source transistor 110 whose gate is grounded and whose source is grounded by the current adjustment resistor 111 is connected to the source of the transistor 107 and the other end of the grounding capacitor 108 whose one end is grounded. The drain of the signal amplifying transistor 105 is connected to the output matching circuit 130, and a resistor 106 is inserted between the drain and source of the RF signal amplifying transistor 105. In addition, other RF signal input terminals 101 and RF signals are connected. Output terminal 102, power supply terminal 103, and control terminal 10 The input matching circuit 120, the output matching circuit 130, the bias circuit 140, and the inverting circuit 150 are the same as those of the conventional variable gain amplifier circuit shown in FIG. 4, and the operation is the same as that of the conventional variable gain amplifier circuit. .
[0030]
In the above configuration, when a high level voltage is applied from the control terminal 104 to the gate of the switching transistor 107 via the gate protection resistor 109, the switching transistor 107 and the current source transistor 110 are turned on. The source of the current source transistor 110 is constantly at a voltage of 0.6 V when in the on state, and therefore a current determined by the current adjustment resistor 111 connected to the source of the current source transistor 110 flows to the source of the RF signal amplification transistor 105. Since the source of the RF signal amplifying transistor 105 is grounded at a high frequency by the grounding capacitor 108, the RF signal amplifying transistor 105 amplifies the RF signal input through the input matching circuit 120, and the output matching circuit 130 Output. At this time, the amplified RF signal is directly output to the output matching circuit 130 without passing through the switching transistor connected to the drain of the RF signal amplifying transistor 105 as shown in FIG. Thus, a variable gain amplifier circuit can be obtained in which the gain is not lowered or the distortion performance is not deteriorated due to the loss of impedance between the drain and source of the transistor for use.
[0031]
Next, when a low level voltage is applied to the gate of the switching transistor 107 from the control terminal 104, the threshold voltage of the switching transistor 107 is as shallow as about -0.1V, and the source potential of the switching transistor 107 is almost 0V. And the threshold voltage of the current source transistor 110 is lower than the threshold voltage of the switching transistor 107 (hereinafter referred to as “deep”), the current source transistor 110 is lowered and turned off. 107 is also turned off. Therefore, no current flows through the RF signal amplification transistor 105, and the RF signal amplification transistor 105 is turned off.
[0032]
In this way, the switching transistor 107 is connected to the source side of the RF signal amplifying transistor 105, and in order to turn off the switching transistor 107 with respect to the switching transistor 107, a current is applied to the source side of the switching transistor 107. By connecting the source transistor 110, the current source transistor 110 can be turned off and the switching transistor 107 can be turned off.
[0033]
At this time, the current source transistor 110 cannot be cut off due to variations in the threshold voltage of the switching transistor 107, and a current of about several milliamperes flowing through the current source transistor 110 does not flow into the RF signal amplification transistor 105. Since the current flows through the resistor 106 inserted between the drain and source of the signal amplifying transistor 105, the RF signal amplifying transistor 105 can be turned off regardless of variations in the threshold voltage of the switching transistor 107. For this reason, it is possible to suppress deterioration of distortion characteristics and noise characteristics due to the drain current flowing through the RF signal amplification transistor 105 during RF signal bypass.
[0034]
In the first embodiment described above, the variable gain amplifier circuit shown in the prior art of FIG. 4 has a configuration in which the switching transistor is inserted on the drain side of the RF signal amplifying transistor. In the first embodiment, since the switching transistor is inserted on the source side of the RF signal amplification transistor, the amplified RF signal can be output without going through the switching transistor, so that the gain characteristic is obtained when the RF signal is amplified. In addition, it is possible to obtain a variable gain amplifier circuit with little deterioration of distortion characteristics and noise characteristics and less deterioration of distortion characteristics and noise characteristics during RF signal bypass.
[0035]
FIG. 2 is a circuit diagram showing a second embodiment of the variable gain amplifier circuit according to the present invention, wherein 201 is a diode, 202 is a resistor, 210 is a bias circuit, the bias circuit 210 is a bias transistor 211, and a bias The resistor 212 and the gate protection resistor 213 are configured. In addition, RF signal amplification transistor 105, resistor 106, switch transistor 107, grounding capacitor 108, gate protection resistor 109, current source transistor 110, RF signal input terminal 101, RF signal output terminal 102, power supply terminal 103, and control terminal 104, the input matching circuit 120, the output matching circuit 130, and the bias circuit 140 are the same as those in FIG.
[0036]
The gain variable amplifier circuit of FIG. 2 has a bias transistor 211 connected to the source of the RF signal amplification transistor 105 and a bias transistor 211 as compared with the circuit diagram showing the first embodiment of FIG. Of the diode 201 and the resistor 202 connected in series between the drain of the inverting transistor 151 and the ground in the inverting circuit 150 via the bias resistor 212 and the gate through the gate protection resistor 213. It was set as the structure connected to a connection point. Further, a transistor in which the threshold voltage of the bias transistor 211 is shallower than the threshold voltage of the RF signal amplification transistor 105 and the gate width is smaller than that of the RF signal amplification transistor 105 is used.
[0037]
With the above configuration, since the resistor 202 is selected to have a considerably large value as compared with the load resistor 153 of the inverting circuit 150, when the low level voltage is applied to the control terminal 104 and the inverting transistor 151 is in the OFF state, Then, a high level voltage which is lowered from the power supply voltage by about 0.5 V of the forward voltage of the diode 201 is applied to the gate of the bias transistor 211, the bias transistor 211 is turned on, and the RF signal amplification transistor 105 A power supply voltage is applied to the source of the first through the bias resistor 212.
[0038]
Even if a low level is applied from the control terminal 104 due to variations in the threshold voltage of the switching transistor 107, the switching transistor 107 has 0. Although a current of about several mA flows, in this embodiment, a power supply voltage is applied to the source of the RF signal amplification transistor 105 so that the voltage is substantially the same as the drain of the RF signal amplification transistor 105. Therefore, the RF signal amplification transistor 105 can be reliably turned off. Therefore, in the present embodiment, it is possible to suppress the deterioration of distortion characteristics and noise characteristics due to the drain current flowing through the RF signal amplification transistor 105 during RF signal bypass as in the conventional FIG.
[0039]
When a high level voltage is applied to the control terminal 104 and the inverting transistor 151 is on, the ground potential is applied to the gate of the bias transistor 211, so that the bias transistor 211 is turned off and the RF signal is output. At the time of amplification, an unnecessary current does not flow through the current source transistor 110 via the bias resistor 212.
[0040]
In the second embodiment described above, the same effects as in the first embodiment can be obtained, and in the first embodiment, a resistor is inserted between the drain and source of the RF signal amplification transistor 105. Therefore, a current always flows through this resistor even when the RF signal amplification transistor 105 is in an ON state, but in this embodiment, a resistor is inserted between the drain and source of the RF signal amplification transistor 105. Therefore, it is possible to reduce current consumption when the RF signal is amplified.
[0041]
FIG. 3 is a circuit diagram showing a third embodiment of the variable gain amplifier circuit according to the present invention, in which 301 and 302 are bypass transistors, 303 is a ground transistor, 304 is a ground capacitor, and 305, 306 and 307. , 308, 309, and 310 are bias resistors. In addition, the RF signal amplification transistor 105, the resistor 106, the switch transistor 107, the grounding capacitor 108, the gate protection resistor 109, the current source transistor 110, and the RF signal. The input terminal 101, the RF signal output terminal 102, the power supply terminal 103, the control terminal 104, the input matching circuit 120, the output matching circuit 130, the inverting circuit 150, and the bias circuit 210 are the same as those in FIG.
[0042]
Compared with the circuit diagram of the second embodiment shown in FIG. 2, the variable gain amplifier circuit of FIG. 3 includes

bypass transistors

301 and 302 connected in series to the bypass circuit 140 and the

bypass transistors

301 and 302. The node is connected to the drain of a grounding transistor 303 whose source is high-frequency grounded by a grounding capacitor 304, and the gates of the

bypass transistors

301 and 302 are connected to the inverting circuit 150 via gate protection resistors 305 and 306, respectively. Connected to the drain of the inversion transistor 151. Further, the gate of the grounding transistor 303 is connected to the control terminal 104 via the gate protection resistor 307, and

bias resistors

308, 309, and 310 are connected between the drain and source of the bypassing

transistors

301 and 302 and the grounding transistor 303, respectively. To do.
[0043]
With the above configuration, when the control terminal 104 at the time of RF signal amplification is at a high level, a low level voltage is applied to the gates of the

bypass transistors

301 and 302 by the inverting circuit 150. , 302 are turned off, and a high level voltage is applied to the gate of the grounding transistor 303 so that the gate is turned on, and the connection point of the

bypass transistors

301, 302 is grounded at high frequency.
[0044]
Further, when the control terminal 104 at the time of RF signal bypass is at a low level, a high level voltage is applied to the gates of the

bypass transistors

301 and 302, so that the

bypass transistors

301 and 302 are turned on, while grounding is performed. Since the low level voltage is applied to the gate of the transistor 303, the transistor 303 is turned off, so that the input RF signal is directly output from the input matching circuit 120 to the output matching circuit 130.
[0045]
In the third embodiment described above, the same effects as those of the second embodiment can be obtained, and the connection point between the

bypass transistors

301 and 302 is increased when the RF signals are amplified when the

bypass transistors

301 and 302 are turned off. Since the grounding transistor 303 is turned on and grounded via the grounding capacitor 304, the amplified RF signal can reduce feedback from the output matching circuit 130 to the input matching circuit 120, resulting in stability without parasitic oscillation. Can be obtained.
[0046]
Next, the effects of the embodiment of the present invention will be described with reference to FIGS.
[0047]
FIG. 5 shows the experimental results of gain with respect to the RF signal frequency at the time of RF signal amplification in the first embodiment of the variable gain amplifier circuit of FIG. 1 and the conventional variable gain amplifier circuit of FIG.
[0048]
In the experiment in FIG. 5, the RF signal frequency is 800 to 900 MHz, the power supply voltage is 3 V, the gain at the time of RF signal amplification when 3 V is applied to the control terminal is measured, the horizontal axis is the RF signal frequency, and the vertical axis is It is gain.
[0049]
Since the RF signal amplified by the RF signal amplifying transistor is output without passing through the switching transistor in the first embodiment of the variable gain amplifying circuit from FIG. 5, it is more than the conventional variable gain amplifying circuit of FIG. It can be seen that a high gain can be obtained.
[0050]
FIG. 6 shows the experimental results of the third-order distortion characteristics with respect to the RF signal frequency when the RF signal is bypassed in the variable gain amplifier circuit of the first embodiment of the variable gain amplifier circuit of FIG. 1 and the conventional variable gain amplifier circuit of FIG. is there.
[0051]
The experiment in FIG. 6 is the measurement of the third-order distortion characteristics during RF signal bypass when 0 V is applied to the control terminal at an RF signal frequency of 800 to 900 MHz, a power supply voltage of 3 V, and an RF signal level of −5 dBm. Is the RF signal frequency, and the vertical axis is the third-order distortion suppression ratio. Further, the current flowing through the RF signal amplification transistor used in the experiment when the RF signal is bypassed hardly flows in the first embodiment of the variable gain amplifier circuit of FIG. 1, whereas the conventional example of FIG. In this variable gain amplifier circuit, when the threshold voltage of the switching transistor varies in the deep direction, a very small current of about 0.2 mA flows.
[0052]
As shown in FIG. 6, in the conventional variable gain amplifier circuit, the RF signal amplifying transistor cannot be sufficiently turned off due to variations in the threshold voltage of the switching transistor when the RF signal is bypassed. On the other hand, in the first embodiment of the variable gain amplifier circuit, the RF signal amplifying transistor can be turned off regardless of variations in the threshold voltage of the switching transistor. I understand.
[0053]
FIG. 7 shows the value of the stability factor K of the variable gain amplifying circuit during RF signal amplification in the third embodiment of the variable gain amplifying circuit of FIG. 3 and the conventional variable gain amplifying circuit of FIG. The results are shown.
[0054]
In FIG. 7, the simulation is a calculation of the value of the stability coefficient K during RF signal amplification when the frequency is 100 to 3000 MHz, the power supply voltage is 3 V, and the control voltage is 3 V, the horizontal axis is the frequency, and the vertical axis is the stability coefficient. K.
The stability factor K is
[Expression 1]

And is a coefficient indicating the stability of the amplifier circuit. Generally, if K> 1, it is stable against oscillation, and if K <1, it is determined to be unstable because it oscillates under certain conditions.
[0055]
In the conventional variable gain amplifier circuit of FIGS. 7 to 4, the stability coefficient K is less than 1 and unstable in a wide band of 100 to 3000 MHz, whereas in the third embodiment of the variable gain amplifier circuit, the bypass is bypassed. By adding a grounding transistor to the circuit, feedback from the output matching circuit to the input matching circuit is suppressed, so that the stability coefficient K is larger than 1 in a wide band of about 100 to 3000 MHz, and is more stable against oscillation. I understand that there is.
[0056]
Next, a transmitter and a receiver using the variable gain amplifier circuit in the above-described embodiment will be described with reference to FIG. FIG. 8 shows a block diagram of a cellular telephone having a transmission / reception function, in which 801 is a transmission / reception antenna, 802, 804, 806, 817, 820 are band pass filters, 803, 818 are gain variable amplification circuits, 805, 815 is a mixer circuit, 807 is an audio demodulation circuit, 808 is a speaker, 809 and 816 are local oscillation signal amplification circuits, 810 is a local oscillation circuit for both transmission and reception, 811 is a PLL circuit, 812 is a control circuit, 813 is a microphone, 814 is An audio modulation circuit 819 is a power amplification circuit. Further, as the variable

gain amplifier circuits

803 and 818 of FIG. 8, any one of the variable gain amplifier circuits of the circuits shown in FIGS. 1, 2, and 3 is used.
[0057]
The case of receiving the 800 MHz band or 1.9 GHz band RF signal transmitted from the base station will be described for the cellular telephone of FIG.
[0058]
In FIG. 8, an RF signal transmitted from the base station is received from the transmitting / receiving antenna 801, attenuated other than the reception band by the band pass filter 802, and then input to the variable gain amplification circuit 803. The input RF signal is amplified or bypassed as it is according to the received signal level, and input to the mixer circuit 805 via the band pass filter 804. The mixer circuit 805 converts the input RF signal into an intermediate frequency signal having a level corresponding to the RF signal level by the local oscillation signal from the local oscillation circuit 810 that is used for both transmission and reception amplified by the local oscillation signal amplification circuit 809. And input to the audio demodulation circuit 807 via the band pass filter 806. The audio demodulation circuit 807 demodulates the input intermediate frequency signal into an audio signal, and the speaker 808 outputs the audio signal.
[0059]
Next, a case where an RF signal is transmitted from the cellular telephone to the base station will be described.
In FIG. 8, the audio signal output from the microphone 813 is modulated and output as an intermediate frequency signal by the audio modulation circuit 814 and input to the mixer circuit 815. In the mixer circuit 815, the input intermediate frequency signal is frequency-converted to an RF signal having a level corresponding to a desired transmission output level by a local oscillation signal from the local oscillation circuit 810 that is used for both transmission and reception amplified by the local oscillation signal amplification circuit 816. The converted output is input to the variable gain amplifier circuit 818 via the band pass filter 817. The gain variable amplification circuit 818 amplifies the input RF signal to a level corresponding to a desired transmission output level or bypasses it as it is, and then amplifies the power by the power amplification circuit 819, and is used for both transmission and reception via the band pass filter 820. It transmits to a base station by the antenna 801.
[0060]
The control circuit 812 controls the gain of the variable gain amplifying circuit 803 and the mixer circuit 805 in accordance with the received signal level, and determines that the distance from the base station is far away when the received signal level is small. When the level is large and the reception signal level is large, the gains of the variable gain amplification circuit 818 and the mixer circuit 815 are controlled so that the transmission signal level is small. Further, the control circuit 812 controls the PLL circuit 811 to control the oscillation frequency of the local oscillation circuit 810 that is used for both transmission and reception. In addition, the reception signal frequency and the transmission signal frequency are set to different frequencies in order to prevent mutual interference, and the transmission signal leaks to the receiver side or the reception signal leaks to the transmitter side. The band-

pass filters

802 and 820 are provided to prevent the mutual signals from leaking.
[0061]
In the cellular phone shown in FIG. 8, when the variable gain amplifier circuit shown in the prior art is used on both the receiver side and the transmitter side, the gain of the variable gain amplifier circuit is insufficient when the RF signal is amplified, or distortion occurs when the RF signal is bypassed. Although there was a problem that the performance was insufficient, by using any of the first, second, and third embodiments of the variable gain amplifier circuit for the variable

gain amplifier circuits

803 and 818, RF signal amplification It is possible to obtain a variable gain amplifier circuit that sometimes has little deterioration of gain characteristics and distortion characteristics and little distortion characteristics and noise characteristics when RF signals are bypassed.
[0062]
【The invention's effect】
According to the present invention, in a variable gain amplifier circuit that switches between amplification of a high frequency signal and prevention of amplification of the high frequency signal by a control voltage, a gain variable amplification circuit that prevents gain deterioration during amplification of the high frequency signal and reception using the same As well as a transmitter.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a first embodiment of a variable gain amplifier circuit according to the present invention;
FIG. 2 is a circuit diagram showing a second embodiment of a variable gain amplifier circuit according to the present invention;
FIG. 3 is a circuit diagram showing a third embodiment of a variable gain amplifier circuit according to the present invention;
FIG. 4 is a circuit diagram showing an example of a conventional variable gain amplifier circuit.
FIG. 5 is a characteristic diagram showing experimental results of gain characteristics during RF signal amplification of the first embodiment of the variable gain amplifier circuit according to the present invention and an example of a conventional variable gain amplifier circuit;
FIG. 6 is a characteristic diagram showing an experimental result of the third-order distortion characteristic at the time of RF signal bypassing of the first embodiment of the variable gain amplifier circuit according to the present invention and the example of the conventional variable gain amplifier circuit;
FIG. 7 is a characteristic diagram showing simulation results of stability coefficient values during RF signal amplification of a third embodiment of a variable gain amplifier circuit according to the present invention and an example of a conventional variable gain amplifier circuit;
FIG. 8 is a block diagram showing an example of a receiver and a transmitter using the embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 101 ... RF signal input terminal, 102 ... RF signal output terminal, 103 ... Power supply terminal, 104 ... Control terminal, 105 ... RF signal amplification transistor, 106 ... Resistance, 107 ... Switch transistor, 108 ... Grounding capacitor, 109 ... Gate protection resistor, 110 ... current source transistor, 111 ... current adjustment resistor, 120 ... input matching circuit, 130 ... output matching circuit, 140 ... bypass circuit, 141, 301, 302 ... bypass transistor, 150 ... inverting circuit, 151 ... inversion transistor, 210 ... bypass circuit.

Claims

The source of the high frequency signal amplification transistor is grounded at a high frequency and connected to the drain of the switch transistor, the source of the switch transistor is connected to the drain of the current source transistor, and the high frequency signal amplification transistor, the current source transistor, and the Both the switching transistors are depletion type transistors, and the threshold voltage of the switching transistor is larger than the threshold voltages of the high-frequency signal amplification transistor and the current source transistor, and is applied to the gate of the switching transistor. When the control voltage is high, the switch transistor turns on the high-frequency signal amplification transistor to amplify the high-frequency signal input to the gate of the high-frequency signal amplification transistor, and the switch transistor When the control voltage applied to the gate of the register is at a low level, the switching transistor turns off the high-frequency signal amplification transistor to prevent amplification of the high-frequency signal input to the gate of the high-frequency signal amplification transistor. A variable gain amplifier circuit.

2. The variable gain amplifier circuit according to claim 1 , wherein a circuit including a resistor is connected between a drain and a source of the high frequency signal amplifying transistor.

2. The variable gain amplifier circuit according to claim 1 , further comprising a bias transistor, a bias resistor, and a control circuit, wherein a source of the bias transistor is connected to a source of the high frequency signal amplifying transistor, and a drain is connected via the bias resistor. Connected to a power source, connected to the control circuit, applied a low level voltage to the control circuit, and applied a high level voltage to the control circuit when the high frequency signal amplification transistor was turned off. The variable gain amplifier circuit characterized in that the bias transistor is turned on and a power supply voltage is applied to the source of the high frequency signal amplification transistor via the bias resistor.

4. The variable gain amplifying circuit according to claim 3 , further comprising a bypass circuit and a second control circuit, wherein the bypass circuit is connected to the second control circuit, and a low level voltage is applied to the control circuit to apply the high frequency signal. When the signal amplification transistor is turned off, a control voltage corresponding to this is applied to the second control circuit to turn on the bypass circuit and bypass the input high-frequency signal via the bypass circuit. When the high-frequency signal amplification transistor is turned on by applying a high level voltage to the control circuit, a corresponding control voltage is applied to the second control circuit to turn off the bypass circuit. A variable gain amplifier circuit characterized by being in a state.

5. The variable gain amplifier circuit according to claim 4 , wherein the bypass circuit connects a source of the first bypass transistor and a drain of the second bypass transistor, and the drain of the first bypass transistor and the second The bypass circuit is turned on and off by controlling the impedance between the sources of the bypass transistors with the voltage applied to the gates of the first and second bypass transistors, and the grounding transistor and the third control are controlled. And a drain of the grounding transistor having a high-frequency grounded source connected to a connection point between the source of the first bypassing transistor and the drain of the second bypassing transistor, and a resistance connected to the gate of the grounding transistor And connecting the third control circuit via the first and second When the bypass transistor is off, a high level voltage is applied to the third control circuit, the first grounding transistor is turned on, the source of the first bypass transistor and the second The connection point of the drain of the bypass transistor is grounded at a high frequency, and when the first and second bypass transistors are on, a low level voltage is applied to the third control circuit, and the first grounding transistor A variable gain amplifier circuit characterized in that a transistor is turned off.

A gain variable amplifying circuit for amplifying or bypassing a high frequency signal according to a received signal level and outputting; 2. A receiver comprising a demodulation circuit for demodulating an intermediate frequency signal output from the mixer circuit, wherein the variable gain amplification circuit according to claim 1 is used for the variable gain amplification circuit.

A mixer circuit for converting an intermediate frequency signal modulated and output in a modulation circuit into a high frequency signal by a local oscillation signal and outputting the high frequency signal, and a gain variable amplification circuit for amplifying the high frequency signal output from the mixer circuit to a desired signal level 2. The transmitter according to claim 1, wherein the variable gain amplifier circuit according to claim 1 is used for the variable gain amplifier circuit.