JP3665090B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3665090B2 JP3665090B2 JP14473094A JP14473094A JP3665090B2 JP 3665090 B2 JP3665090 B2 JP 3665090B2 JP 14473094 A JP14473094 A JP 14473094A JP 14473094 A JP14473094 A JP 14473094A JP 3665090 B2 JP3665090 B2 JP 3665090B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- semiconductor substrate
- reaction chamber
- film
- process gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、プロセスガスをプラズマ状態にして半導体基板上にＣＶＤ膜を形成したりドライエッチング行うようにした半導体装置の製造方法の改良に関する。
【０００２】
【従来の技術】
本発明の発明者は、高周波電源に接続される少なくとも１対の電極をチャンバ内に配設してなるエッチング装置内で、半導体基板に形成されたシリコン酸化膜の一部を反応性ガスとの反応により除去するようにしたドライエッチング法として、半導体基板をチャンバ内に設置し、チャンバ内に、少なくともハロゲン間化合物ガスと弗化炭素ガスとを導入してから、高周波電源から上記電極に高周波電圧を印加するようにしたドライエッチング法について提案している。これは、ハロゲン間化合物による非プラズマ状態におけるエッチング作用を利用して、反応ガスの分解，重合による付着物の生成を抑制し、メンテナンスフリー，パーティクルフリーのドライエッチングを行おうとする技術である。
【０００３】
また、上記ドライエッチング方法を実施するために適したドライエッチング装置をも提案している。これは、図１０に示すように、半導体基板Ｘ１を設置してガスによるエッチングを行うためのチャンバ５１と、チャンバ５１に反応性ガスを供給するガス供給装置５６，５７と、上記チャンバ内に配設された少なくとも１対の電極５２ａ，５２ｂと、この電極５２ａ，５２ｂ間に高周波電圧を印加するための高周波電源５３と、ガス供給装置５６，５７にガス配管を介して接続され、チャンバの上部からガスを吹き出すための多数の細孔を有する第１ガス吹出口５４ａと、ガス供給装置５６，５７にガス配管を介して接続され、チャンバの側部からガスを吹き出すための多数の細孔を有する第２ガス吹出口５４ｂと、チャンバ５１からガスを排出するための排出管５５とを備えている。これは、細孔から吹き出すガスの流速が高いときには、付着物が生成されにくいという事実に着目し、チャンバを連続的に使用できる期間の延長を図るものである。
【０００４】
【発明が解決しようとする課題】
しかし、上記先の発明におけるドライエッチング方法及びドライエッチング装置では、下記のような問題があった。
【０００５】
第１に、化学的気相成長法つまりＣＶＤ法によって酸化膜等を形成する場合にも、チャンバ壁面に付着した反応生成物を除去する制御が必要となっており、ＣＶＤプロセスの円滑な進行を妨げている。しかし、上記先の発明では、ＣＶＤ法等における反応生成物の付着をどのように抑制するかについての解決手段が講じられていなかった。本発明の第１の目的は、プロセスガスを使用するＣＶＤ法等の半導体装置の製造において生成される付着物の発生を抑制しうる方法を提供することにある。
【０００６】
一方、上記公報の技術に開示されるＣｌＦ3 ガス等を利用して、ポリシリコン膜等の導電性膜をエッチングしようとすると、下記のような問題があった。すなわち、ポリシリコン膜等の導電性膜のエッチングについては、一般に下地がゲート酸化膜や層間絶縁膜等のＳｉＯ2 系の膜になることが多いので、ポリシリコン膜とＳｉＯ2 系膜とのエッチング速度比つまり選択比を大きくとる必要がある。ところが、Ｆ原子がガス中に多く存在すると、ＳｉＯ2 系膜のエッチングが促進されるため、選択比を大きくとることが困難であった。したがって、上記従来のドライエッチング技術をそのまま導電性膜に適用しても、実効を得られない虞れがあった。本発明の第２の目的は、配線部材等の導電性部材をエッチングする際に、下地のＳｉＯ2 系膜との選択比を高く維持しながら、付着物の生成を抑制する手段を講ずることにある。
【０００７】
さらに、上記先の発明に示される図１０の装置では、チャンバ内部において、天井側及び側方から高速のガスが供給されるものの、コーナー部分ではガスが十分回り込まない箇所が生じるという問題があった（同図の矢印部分参照）。本発明の第３の目的は、エッチング等の化学処理を行う装置として、高速のガス流がチャンバ内の全域に行き渡るようにチャンバを構成することにより、さらにチャンバの内壁への付着物の低減を図ることにある。
【０００８】
【課題を解決するための手段】
本発明の第１の半導体装置の製造方法は、反応室に半導体基板を設置する工程と、少なくとも、プラズマ状態で上記半導体基板上に膜を形成する成分を含む主ガスと、添加ガスとしてのＸｅＦ 2 ガスとを含むプロセスガスを反応室に導入する工程と、上記反応室内の半導体基板付近でプロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上に膜を形成する工程と備えている。
【０００９】
上記膜は、シリコンを構成元素として含む膜であり、上記主ガスは珪素含有ガスであることが好ましい。
【００１０】
本発明の第２の半導体装置の製造方法は、反応室に半導体基板を設置する工程と、少なくとも、シランガスとハロゲン間化合物ガスとを含むプロセスガスを反応室に導入する工程と、上記反応室内の半導体基板付近で上記プロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上にシリコン酸化膜を形成する工程とを備えている。
【００１１】
本発明の第３の半導体装置の製造方法は、反応室に半導体基板を設置する工程と、少なくとも、シランガスとＸｅＦ 2 ガスとを含むプロセスガスを反応室に導入する工程と、上記反応室内の半導体基板付近で上記プロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上にシリコン酸化膜を形成する工程とを備えている。
【００１２】
本発明の第４の半導体装置の製造方法は、反応室に半導体基板を設置する工程と、少なくとも、ジクロールシランガスとアンモニアガスとを含むガス、及びハロゲン間化合物ガスを含むプロセスガスを反応室に導入する工程と、上記反応室内の半導体基板付近で上記プロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上にシリコン窒化膜を形成する工程とを備えている。
【００１３】
本発明の第５の半導体装置の製造方法は、反応室に半導体基板を設置する工程と、少なくとも、ジクロールシランガスとアンモニアガスとを含むガス、及びＸｅＦ 2 ガスを含むプロセスガスを反応室に導入する工程と、上記反応室内の半導体基板付近で上記プロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上にシリコン窒化膜を形成する工程とを備えている。
【００１４】
本発明の第６の半導体装置の製造方法は、反応室に半導体基板を設置する工程と、少なくとも、シランガスとフォスフィンガスとジボランガスとを含むガス、及びハロゲン間化合物ガスを含むプロセスガスを反応室に導入する工程と、上記反応室内の半導体基板付近で上記プロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上にＢＰＳＧ膜を形成する工程とを備えている。
【００１５】
本発明の第７の半導体装置の製造方法は、反応室に半導体基板を設置する工程と、少なくとも、シランガスとフォスフィンガスとジボランガスとを含むガス、及びＸｅＦ 2 ガスを含むプロセスガスを反応室に導入する工程と、上記反応室内の半導体基板付近で上記プロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上にＢＰＳＧ膜を形成する工程とを備えている。
【００１６】
【作用】
本発明の半導体装置の製造方法により、プラズマを介して半導体基板の表面では、プロセスガスの分解で生じたイオンがプラズマ状態となって重合し、半導体基板上に膜が形成される。一方、反応室の壁面では、膜の堆積の進行中もプラズマの影響をほとんど受けず、デポ種と添加ガスとの反応が優先的に生じて揮発性物質となる。したがって、半導体基板におけるＣＶＤ膜の形成が阻害されることなく、反応室壁面等への反応生成物の付着が抑制される。そして、付着物の除去のためのメンテナンスを行うまで連続的に反応室を使用できる時間が拡大する。特に、非プラズマ状態でハロゲン間化合物と主ガスとの反応で生じる物質は揮発性が大きいので、上記作用が確実に得られることになる。
【００１７】
珪素含有膜を形成する場合、主ガスにはシリコン原子が含まれている。そして、このシリコン原子がデポ種の構成元素となるが、非プラズマ状態ではハロゲン間化合物とシリコン原子との反応で生じる物質は不揮発性である。したがって、上記膜は、シリコンを構成元素として含む膜であり、上記主ガスは珪素含有ガスであることにより、反応室内部の各部への反応生成物の付着の抑制作用が確実に得られることになる。
【００１８】
添加ガスとしてＸｅＦ2 ガス等が使用された場合、半導体基板上に形成されるＣＶＤ膜中にＣｌ原子が入り込むことがない。したがって、Ｃｌ原子の存在による半導体装置への悪影響が確実に回避される。
【００１９】
半導体基板上に、シリコン酸化膜，窒化シリコン膜，ＢＰＳＧ膜を形成する際に、上記作用が得られ、反応室内部の各部への反応生成物の付着が抑制されることになる。
【００２０】
【実施例】
以下、本発明の実施例について、図面を参照しながら説明する。
【００２１】
（第１実施例）
まず、第１実施例について、図１および図２（ａ）〜（ｅ）に基づき説明する。図１は第１実施例に係る半導体装置の製造装置の構成を示す。半導体装置の製造装置には、所定の雰囲気内で半導体基板Ｘ１をエッチングし、ＣＶＤ膜を形成する等の化学的処理を行うためのチャンバ２０と、高周波電源３１と、マッチングコンデンサー３２と、第１ガス供給装置３３と、第２ガス供給装置３４と、排気用ポンプ３５と、排気される有毒ガスを吸着するためのスクラバー３６とが配設されている。ここで、上記チャンバ２０のケーシングは、下部ケーシング２１ｂと上部ケーシング２１ａとに分割されており、上部ケーシング２１ａは、下部ケーシング２１ｂに対して着脱自在に構成されている。
【００２２】
上記上部ケーシング２１ａには、外壁部材２２と内壁部材２３とからなる底付二重円筒部材２４が配設されている。該底付二重円筒部材２４の外壁部材２２は、円筒部２２ａの下端側が開放され、かつ円筒部２２ａの上端側に上底部２２ｂが設けられてなる底付円筒形状を有し、円筒部２２ａの下端には、上記下部ケーシング２１ｂとシール部材を介して接触する縁部が形成されている。また、外壁部材２２の上底部の中央には、上記第１ガス供給装置３３および第２ガス供給装置３４からプロセスガスを導入するための導入口２５が設けられている。一方、上記内壁部材２３は、円筒部２３ａの下端が開放され、上底部２３ａが設けられてなる底付円筒形状を有し、円筒部２３ａの下端で外壁部材２３の縁部に接続されている。また、内壁部材２３の円筒部２３ａと上底部２３ｂとには、各々多数の細孔２６が設けられている。すなわち、上記導入口２５から取り入れたプロセスガスを各細孔２６を介してチャンバ内部に高速で吹き出すようにしている。なお、本実施例では、底付二重円筒部材２４は開放端を下端に向け、倒置状態となっているが、開放端を上方に向けて下端が底部とし、処理対象となる半導体基板を上部電極に取り付け下方からプロセスガスを流すようにしてもよい。
【００２３】
ここで、本実施例の特徴として、上記内壁部材２３の円筒部２３ａの細孔２６ａは、上底部２３ｂの細孔２６ｂよりも大径に形成されている。すなわち、上部の導入口２５から供給されるプロセスガスが上底部２３ｂの細孔２６ｂのみから吹き出されるのを防止し、内壁部材２３の各部の細孔２６からほぼ均一な風速で内部に供給されるようにしている。
【００２４】
また、上記内壁部材２３の上底部２３ｂは、ＳＵＳ又はＡｌをアルミナでコートした材料で構成されており、この部分が上部電極として機能する。そして、上記下部ケーシング２１ｂの中央部には、下部電極２７が配置され、この下部電極２７は、マッチングコンデンサー３２を介して高周波電源３１に接続されている。この下部電極２７の上に、処理対象となる半導体基板Ｘ１が取り付けられるように構成されている。すなわち、プロセスガスをチャンバ２０内に導入した状態で、上部電極２３ｂと下部電極２７との間に高周波電源を印加し、半導体基板Ｘ１の空間ではプラズマからの影響を大きくして、半導体基板の上にＣＶＤ膜を形成し、あるいはプラズマエッチングを行うようにしている。したがって、上記内壁部材２３内方の円筒状空間が反応室となっている。
【００２５】
また、下部ケーシング２１ｂの最下部には、プロセスガスを排出するための排出口２８が設けられており、この排出口２８は、排出管を介して排気用ポンプ３５及びスクラバー３６に接続されている。
【００２６】
この図１に示すようなチャンバの構造の場合、上記図１０に示すような従来のチャンバの構造に比べ、プロセスガスの流れが滞溜するような部分がないので、チャンバ内で生じる反応生成物の壁面への付着を有効に阻止することができる。
【００２７】
次に、図２は上記構造を有するチャンバ内で製造されるＤＲＡＭのメモリセルにおける断面構造を示す。図２に示すように、基板本体１の上にはゲート酸化膜２が形成されており、その一部には素子分離３が形成されている。そして、素子分離３で区画される活性領域には、スイッチングトランジスタが設けられている。このスイッチングトランジスタは、ポリシリコン膜からなるゲート電極６と、ゲート電極６の上に形成されたシリコン酸化膜からなる上面保護膜７と、ゲート電極６の側方に形成されたシリコン酸化膜からなるサイドウォール８と、ゲート電極６の端部付近の下方の基板本体１内に低濃度不純物を導入してなるＬＤＤ（符号を付していない）と、ＬＤＤ側方の活性領域に高濃度不純物を導入してなるソース・ドレイン（符号を付していない）とを備えている。このスイッチングトランジスタの上方には、第１層間絶縁膜９を介してビット線１０が形成され、さらに、その上に第２層間絶縁膜１１を介してストレージノード１２，容量絶縁膜１３及びプレート電極１４が設けられている。上記第１層間絶縁膜９はボロン，リンをドープしたシリコン酸化膜（ＢＰＳＧ膜）からなり、ビット線１０はポリシリコン膜及びＷＳｉ膜の２層膜（いわゆるポリサイド膜）からなり、第２層間絶縁膜１１はボロン，リンをドープしたシリコン酸化膜（ＢＰＳＧ膜）からなり、ストレージノード１２及びプレート電極１４はポリシリコンからなり、容量絶縁膜１３はシリコン窒化膜とシリコン酸化膜との積層膜からなる。そして、以上の部材の上方には、第３層間絶縁膜１５を介して第１上層配線１６が形成され、さらにその上方には、第４層間絶縁膜１７を介して第２上層配線１８が形成されている。上記各層間絶縁膜１５はＢＰＳＧ膜からなり、第４層間絶縁膜１７はシリコン酸化膜からなり、各上層配線１６，１８はＡｌ合金（例えば５％程度のＳｉを添加したＡｌ）からなる。そして、最上部には、半導体基板Ｘ１にアルカリイオン等の各種不純物が侵入するのを防止するためのパッシベーション膜１９が設けられている。このパッシベーション膜１９はシリコン窒化膜とシリコン酸化膜との積層膜からなる。
【００２８】
図３（ａ）〜（ｅ）は、上述の構造を有するＤＲＡＭメモリセルの製造工程のうちスイッチングトランジスタの基本的な構造の形成工程における構造の変化を示す断面図である。まず、基板本体１の上にシリコン酸化膜２を形成した後、さらに公知のＬＯＣＯＳ法を用いて素子分離３を形成する。次に、基板Ｘ１の上にポリシリコン膜４とシリコン酸化膜７とをＣＶＤ法により堆積し（図３（ｂ）参照）、さらにレジストを塗布した後、ゲート電極を形成しようとする部分のみを覆うレジストマスク５を形成する（図３（ｃ）参照）。
【００２９】
そして、図３（ｄ）に示すように、ポリシリコン膜４及びシリコン酸化膜７のパターニングを行う。その際、本実施例の特徴として、ポリシリコン膜４をエッチングするときには、第１ガス供給装置３３からＢｒＣｌガスを供給し、第２ガス供給装置３４からＯ2 ガスを供給して、プラズマエッチングを実行する。なお、ＢｒＣｌガスに代えてＢｒＣｌガスにＣｌＦ3 ガス（又はＢｒＦ3 ガス，ＢｒＦ5 ガス等）を数％添加したものを用いてもよい。このパターニングの後レジストマスク５を除去すると、半導体基板Ｘ１は図３（ｅ）に示す状態となる。
【００３０】
以上のように、上記ポリシリコン膜４のプラズマエッチングの際、ＢｒＣｌガスを含むプロセスガスを用いることで、レジストマスク５の開口部に相当するポリシリコン膜４が選択的に除去され、かつ良好な選択比とほぼ真直なゲート電極６の端面形状とが得られる。一般に、ゲート電極等の良好な形状を実現するためにはエッチング中に開口部の壁面を保護して異方性エッチングが顕著になるようにする必要があり、壁面を保護するデポ膜としてＢｒの存在が有効であることは知られている。これは、プラズマを介して半導体基板表面では、分子式ＳｉＯxＢｒy で表される化合物が生成されて開口部の壁面に付着するためと考えられる。そこで、従来からＨＢｒがエッチングガスとして使用されているが、反面、このデポ膜が反応室壁面等に付着する問題がある。その場合、デポ種はＳｉＢｒx又はＳｉＯx Ｂｒy で表される化合物と考えられ、これらの種は蒸気圧が低く揮発性が小さい。しかるに、本実施例のごとく、エッチング用ガスにハロゲン間化合物であるＢｒＣｌを用いると、エッチングにより形成される開口部の壁面にはＳｉＯx Ｂｒy からなる保護膜を形成する一方、プラズマの影響が極めて小さい反応室壁面等では、デポ種が塩素化されて例えばＳｉＣｌ4 のような化合物になる。これらは、揮発性が高いので、反応室壁面等への反応生成物の付着が抑制される。
【００３１】
上記ゲート電極６のパターニング後、詳細は省略するが、ゲート電極６の上面保護膜７およびサイドウォール８を形成し、不純物イオンの注入を行って、基板内にソース・ドレイン，ＬＤＤ等（符号は省略する）を形成する。以上の工程により、スイッチングトランジスタの基本的な構造が形成される。
【００３２】
次に、図４（ａ）〜（ｄ）は、スイッチングトランジスタの形成後における製造工程における半導体基板Ｘ１の状態を示す断面図である。まず、図４（ａ）に示すように、プラズマＣＶＤ法により、基板Ｘ１の全面にシリコン酸化膜からなる第１層間絶縁膜９を堆積する。このとき、上記第１ガス供給装置３３から主ガスとしてシランガスを供給し、第２ガス供給装置３４から添加ガスとしてＣｌＦ3 ガスを供給する。このとき、上記チャンバの内部において、半導体基板Ｘ１の表面ではシランガスがプラズマ状態となり、シラン分子から遊離したシリコン原子と酸素との反応によるシリコン酸化膜が成長する。一方、反応室壁面等ではプラズマの影響が極めて小さいので、デポ種との反応についての活性化エネルギーが極めて低いハロゲン間化合物ガスであるＣｌＦ3 ガスの存在によって、下記反応式３Ｓｉ＋６Ｏ＋４ＣｌＦ3 →３ＳｉＦ4 ＋３Ｏ2 ＋２Ｃｌ2で表される反応が進行する。上記反応式における生成物はいずれも揮発性物質である。したがって、反応室壁面等への反応生成物の付着を有効に抑制することができるのである。なお、プロセスガスとして、ＸｅＦ2 ガスあるいはＮＦ3 ガスで希釈されたＦ2 ガスを用いてもよい。その場合、ＣｌＦ3 ガスを用いる場合のごとくシリコン酸化膜内にＣｌ原子が入り込む虞れがないので、半導体装置の信頼性がより高くなる利点がある。
そして、図４（ａ）に示すように、第１層間絶縁膜９にビット線コンタクト形成のためのコンタクトホールを開口する。なお、ビット線コンタクトを形成する断面は、同図に示す断面とは異なる部位であるので、破断線で部分的に示す（次の図４（ｂ）でも同様である）。その際、第１ガス供給装置３３からＣＨＦ3 ガス（又はＣＨ2 Ｆ2 ガス，ＣＨ3 Ｆガス，ＣＨ4 ＋Ｈ4 ガス）を供給し、第２ガス供給装置３４からＸｅＦ2 ガス（又はＮＦ3 ガスで希釈されたＦ2 ガス）を供給して、プラズマエッチングを実行する。これにより、シリコン酸化膜である第１層間絶縁膜９及び基板直上の酸化膜の除去と、チャンバの内壁等への反応生成物の付着の抑制とを図ることができる。
【００３３】
次に、図４（ｂ）に示すように、ポリシリコン及びＷＳｉ（タングステンシリサイド）を順次堆積したいわゆるポリサイド膜を形成した後（図では見易いように１層として扱っている）、これをパターニングしてビット線１０を形成する。このポリサイド膜のうち上層のＷＳｉ膜のパターニングに際し、第１ガス供給装置３３からＢｒＦ3 ガス（又はＢｒＦ5 ガス）を供給し、第２ガス供給装置３４からＯ2 ガスを供給して、プラズマエッチングを実行する。そして、シリサイド膜のエッチングが終了した時点で、ＢｒＦ3 −Ｏ2 ガスからＢｒＣｌ−Ｏ2 ガスに切換えてポリシリコン膜のエッチングを行う。一般に、ＷＳｉ等のシリサイド膜のエッチングにはＦ原子が必要であることは知られており、従来からＨＢｒ−ＳＦ6 −Ｏ2 の混合ガスが用いられている。しかし、ポリシリコン膜に対するＨＢｒガスの使用と同様に、これらのガスによるエッチングによって生じるデポ種は揮発性が小さく反応室壁面等に反応生成物の付着を生じる。そこで、本実施例のごとく、ＢｒＦ3 −Ｏ2 ガス又はＢｒＦ5 −Ｏ2 ガスを使用することで、プラズマを介して半導体基板表面では不揮発性物質であるＳｉＯx Ｂｒy 等の保護膜が形成されて良好な開口部の形状が維持される一方、プラズマの影響が極めて小さい反応室壁面では揮発性物質（例えばＷＦx （ＷＦ6 等），ＳｉＦ4 など）が生じて反応生成物の反応室壁面等への付着が抑制される。したがって、良好な選択比及び良好なビット線の形状を維持しながら、反応室壁面等への反応生成物の付着を抑制することができる。また、使用するガスの種類の低減をも図ることができる利点がある。
【００３４】
なお、上記実施例ではポリサイド膜に対するエッチングの場合について説明したが、単にシリコン酸化膜の上にＷＳｉ膜等のシリサイド膜を設ける場合にも適用し得ることはいうまでもない。シリサイド膜として、ＷＳｉ膜の代わりにＴｉＳｉ2 膜，ＣｏＳｉ2 膜，ＮｉＳｉ2 膜等を用いてもよい。また、エッチングガスとして、ＢｒＣｌ−Ｏ2 ガスを用いても、良好な開口部の形状と反応室壁面等への反応生成物の付着抑制効果とを発揮することができる。特に、ポリサイド膜でなくシリコン酸化膜の上にシリサイド膜が設けられているような場合は、ＢｒＣｌガスを使用したほうが選択比が高く下地のシリコン酸化膜を保護し得る利点がある。
【００３５】
次に、図４（ｃ）に示すように、半導体基板Ｘ１の全面にＢＰＳＧ膜からなる第２層間絶縁膜１１を堆積する。その際、第１ガス供給装置３３から主ガスとしてモノシラン，フォスフィン及びジボランの混合ガスを供給し、第２ガス供給装置３４から添加ガスとしてＣｌＦ3 ガスを供給して、プラズマＣＶＤ法を実行する。これにより、ＢＰＳＧ膜を形成しながら、反応室壁面等への反応生成物の付着を抑制することができる。その後、第２層間絶縁膜１１にストレージノードのコンタクトホールを開口する。その際、第１ガス供給装置３３からＮＦ3 で希釈されたＦ2 ガスを供給し、第２ガス供給装置３４からＯ2 ガスを供給して、プラズマエッチングを実行する。これにより、上述の第１層間絶縁膜９の選択的エッチングに使用したＸｅＦ2 ガスと同じ効果を得る。
【００３６】
次に、図４（ｄ）に示すように、ポリシリコン膜を堆積し、これをパターニングしてストレージノード１２を形成する。このポリシリコン膜をパターニングする際、第１ガス供給装置３３からＢｒＣｌガスを供給し、第２ガス供給装置３４からＯ2 ガスを供給して、プラズマエッチングを実行する。一般的に、ＤＲＡＭメモリセルでは、大容量を確保すべくストレージノードを構成するポリシリコン膜の膜厚はかなり厚いものとなる。したがって、ポリシリコン膜をパターニングする際、従来のプラズマエッチング法では、反応生成物が大量に反応室壁面等に付着する。それに対し、本実施例では、上述のようなＢｒＣｌによるデポ種のハロゲンを利用したクリーニング作用によって、反応室壁面等に対する反応生成物の付着を有効に抑制することができる。
【００３７】
その後の図示を省略するが、ストレージノード１２の上に容量絶縁膜１３を形成し、さらに容量絶縁膜１３の上にプレート電極１４を形成した後、第３層間絶縁膜１５を堆積する。これらの各膜の堆積やパターニングするためのプラズマエッチング行うに際しても、上述のハロゲン間化合物ガスを添加ガスとして供給しる。
【００３８】
さらに、第３層間絶縁膜１５の上に設けられる第１上層配線１６や、第２上層配線１８は、Ａｌ合金で構成される。この各上層配線１６，１８をパターニングするに際しては、第１ガス供給装置３３からＢｒＣｌガス供給し、第２ガス供給装置３４からＯ2 ガスを供給して、プラズマエッチングを実行する。その際、プラズマを介して半導体基板表面では不揮発性物質（例えばＡｌＯx Ｂｒy ）からなる保護膜が形成される一方、プラズマの影響が極めて小さい反応室壁面等ではデポ種が揮発性物質（例えばＡｌＣｌ3 ）に代わり、反応室壁面等への反応生成物の付着が抑制される。また、プロセスガス中にＦ原子が存在しないことになり、プラズマエッチング時にＡｌＦ3 が基板から角状に成長するのを回避することができ、上述のクリーニング作用と併せて著効を発揮することができる。図５は、ＡｌとＳｉＯ2 との選択比と反応室壁面への反応生成物の堆積速度（ｎｍ／ｍｉｎ）との関係を示す。同図に示されるように、従来用いられているＢＣｌ3 −Ｃｌ2 の混合ガスでは、選択比を上げるとチャンバ内壁への反応生成物の堆積速度も上昇するので、結局、頻繁にチャンバ内部を清掃する等の手間を要し、連続的に処理し得るウェハの枚数も極めて少ない。それに対し、ＢｒＣｌガスを用いた場合には、選択比を上げても反応生成物の反応室壁面等への堆積速度は極めて小さい。したがって、選択比の向上とチャンバ内壁面への反応生成物の付着の抑制という相反する要求を同時に満足することができるのである。
【００３９】
また、最上部のパッシベーション膜１９の堆積に際しては、主ガスとしてジクロールシラン及びアンモニアの混合ガスを供給し、添加ガスとしてＣｌＦ3 ガスを供給して、プラズマＣＶＤを実行する。これにより、アルカリイオン等の侵入を防止する特性が良好なシリコン窒化膜を暑く形成するに際し、反応生成物が反応室壁面等に付着するのを抑制することができる利点がある。
【００４０】
以上のように、本実施例では、シリコン酸化膜，シリコン窒化膜との絶縁膜の堆積，パターニングや、導電性膜の堆積，パターニングに際し、ハロゲン間化合物ガスあるいはＸｅＦ2 ガス等の非プラズマ状態でデポ種と反応しやすいガスをプロセスガスとして供給する。その場合、プラズマを介して半導体基板表面では、不揮発性の膜が形成される。この膜はＣＶＤの場合には基板上に形成しようとするシリコン酸化膜等であり、エッチングの場合は開口部の側壁を保護する保護膜である。一方、非プラズマ状態では、これらのガスとデポ種との反応が優先的に生じ揮発性を有する化合物が形成されて、これらの物質は反応室壁面や配管等に付着することなく排出される。したがって、反応生成物のチャンバ内壁面等への付着を有効に抑制することができ、従来チャンバ等の付着物を除去するために要していた多大の手間を省略することができる。さらに、連続運転可能な時間が大幅に拡大するので、半導体装置の製造コストの大幅な低減に寄与することができる。
【００４１】
また、図６は、ポンプ３５からの距離と内壁部材２３の各細孔２６の開口率との最も好ましい関係を示し、ポンプ３５からの距離が大きいほど細孔の開口率を小さくする。例えば１０ｍｍ径の範囲ごとに径が１ｍｍの細孔を設けた場合、開口率は１％となり、１０ｍｍ径の範囲毎に径が０．５ｍｍの細孔を設けた場合、開口率は０．２５％となる。このように細孔の開口率を変化させることによって、各細孔におけるガスの流速がより均一なる利点がある。
【００４２】
（第２実施例）
次に、第２実施例について説明する。図７は、第２実施例に係る半導体装置の製造装置の構成を示す。同図に示されるように、本実施例におけるチャンバ２０の構造は、上記図１に示す第１実施例におけるチャンバ２０の構成と基本的には同じである。本実施例では、底付二重円筒部材２４の内部で、内壁部材２３の上底部２３ｂと外壁部材２２の上底部２２ｂとの間には円板状の抵抗部材２９が配設されている。つまり、この抵抗部材２９により、内壁部材２３の上底部２３ｂに設けられた細孔２６ｂに流入しようとするプロセスガスの流れに抵抗を与えている。また、本実施例では、内壁部材２３の上底部２３ｂに埋設される上部電極はＳＵＳ又はＡｌで構成され、その上にカーボンの被覆層が設けられている。
【００４３】
このように、抵抗部材２９を設置することで、内壁部材２３に設けられた側方部の細孔２６ａと上底部の細孔２６ｂとの径を均一にしても、側方部の細孔２６ａにおけるプロセスガスの速度を十分高く維持することができる。したがって、チャンバの製造コストが安価に済むことになる。
【００４４】
また、上記第１実施例のように、上部電極をＡｌで構成してアルマイトコートを施すと、Ａｌ原子がスパッタリングされて、半導体基板に付着し半導体装置のリーク等の悪影響を及ぼす虞れがある。そこで、しばしば従来ではＳｉからなる上部電極が使用されている。一方、従来のエッチングガスでカーボン電極を使用すると、電極に付着する反応生成物のため、エッチングの均一性が悪化することが知られている。すなわち、ドライエッチングの選択比は高いものの、生成物の付着率が高くなるためにエッチングの特性が経時変化したり、特性が悪化する傾向がある。
【００４５】
それに対し、ハロゲン間化合物ガスやＸｅＦ2 ガス等の本発明で使用されるガスの場合、Ｓｉ電極では電極自身のハロゲン間化合物によるエッチングが進行し、電極の寿命が短くなる。ところが、上部電極の少なくとも表面をカーボンで構成すると、エッチングの均一性が良好で、かつ選択比も高く電極の寿命も長い。したがって、本実施例では、プラズマエッチングの際に、高い選択比を維持しながら、適正な開口部壁面の保護膜の形成機能が確保され、エッチングの均一性が確保される。一方、非プラズマ状態における揮発性物質の生成によって反応生成物の反応室壁面等への付着が抑制されるので、上記第１実施例と同様の効果も得られる。
【００４６】
ここで、本発明によって生じるスループットの向上効果について説明する。図８（ａ），（ｂ）は、半導体ウェハのドライエッチング枚数に対するエッチング速度（Ｅ／Ｒ）の変化を示し、図８（ａ）はハロゲン間化合物ガスガス等を含まない従来のドライエッチングによる場合、図８（ｂ）は、本発明のガスによる場合をそれぞれ示す。図８（ａ）に示す従来の異方性エッチングガスのみによる場合、反応室壁面等への反応生成物の付着のためにエッチング速度がすぐに低下するので、２４〜４８Ｈｒの時間間隔でチャンバクリーニングが必要となる。一方、図８（ｂ）に示す本発明のガスによる場合、反応室壁面等への反応生成物の付着がほとんどないことから、エッチング速度がほとんど低下せず、長時間の連続運転が可能となる。
【００４７】
（第３実施例）
次に、第３実施例について説明する。図９に示すように、本実施例では、半導体装置の製造装置として、半導体基板の処理を行う反応部４１と、反応部４１にプロセスガスを供給するプロセスガス供給装置４２と、反応部４１からガスを排出するための排出管４３と、反応部４１かガスを吸引する排気手段としてのポンプ４６と、スクラバー４７とが配設されている。さらに本実施例の特徴として、上記排出管４３の反応部４１直下の部位には多数の細孔が形成されており、この細孔形成部には、排出管４３にクリーニングガスを流入させるためのクリーニング用部材４４が取り付けられている。すなわち、クリーニングガス供給装置４５から例えばハロゲン間化合物ガス（ＢｒＣｌガス，ＣｌＦ3 ガス等）などのクリーニング用ガスを供給して、反応部４１で生成されるデポ種を揮発性物質に変化させて、排出管壁面への反応生成物の付着を抑制するようにしている。
【００４８】
したがって、本実施例では、反応室だけでなく従来クリーニングが不可能であった排出管４３における反応生成物の付着をも抑制することができる。
【００４９】
なお、上記クリーニング用部材４４は、上記第１，第２実施例におけるチャンバ２０の排出管に取り付けてもよい。その場合、プロセスガスの一部であるハロゲン間化合物ガスや、ＸｅＦ3 ガス等をクリーニングガスとして使用することで、使用するガスの種類を低減することができる。
【００５０】
【発明の効果】
本発明の半導体装置の製造方法によれば、プラズマの影響が極めて小さい反応室の壁面では反応室壁面等への反応生成物の付着を抑制することができ、付着物の除去のためのメンテナンスを行うまで連続的に反応室を使用できる時間の拡大を図ることができる。
【図面の簡単な説明】
【図１】 第１実施例に係る半導体装置の製造装置の構成を示す部分断面図である。
【図２】 実施例に係るＤＲＡＭメモリセルの構造を示す断面図である。
【図３】 実施例に係るＤＲＡＭメモリセルの製造工程のうちスイッチングトランジスタの形成までの工程における半導体装置の構造の変化を示す断面図である。
【図４】 実施例に係るＤＲＡＭメモリセルの製造工程のうちスイッチングトランジスタの形成後の工程における半導体装置の構造の変化を示す断面図である。
【図５】 ＢｒＣｌガスを使用した場合とＨＢｒ−Ｃｌ2 ガスを使用した場合の選択比及び反応生成物の堆積速度の相関関係を相違を示す図である。
【図６】 第１実施例における内壁部材の細孔の径とポンプからの距離との関係を示す図である。
【図７】 第２実施例に係る半導体装置の製造装置の構成を示す部分断面図である。
【図８】 従来のエッチング方法に対する本発明によるスループットの向上効果を示す図である。
【図９】 第３実施例に係る半導体装置の製造装置の構造を示す部分断面図である。
【図１０】 従来の半導体装置の製造装置の構造を示す部分断面図である。
【符号の説明】
１ 基板本体
２ ゲート酸化膜
３ 素子分離
４ ポリシリコン膜
５ レジストマスク
６ ゲート電極
７ 上面保護膜
８ サイドウォール
９ 第１層間絶縁膜
１０ ビット線
１１ 第２層間絶縁膜
１２ ストレージノード
１３ 容量絶縁膜
１４ プレート電極
１５ 第３層間絶縁膜
１６ 第１上層配線
１７ 第４層間絶縁膜
１８ 第２上層配線
１９ パッシベーション膜
２０ チャンバ
２１ ケーシング
２２ 外壁部材
２３ 内壁部材
２４ 底付二重円筒部材
２５ 導入口
２６ 細孔
２７ 下部電極
２８ 排出口
３１ 高周波電源
３２ マッチングコンデンサー
３３ 第１ガス供給装置
３４ 第２ガス供給装置
３５ ポンプ
３６ スクラバー
【産業上の利用分野】
本発明は、プロセスガスをプラズマ状態にして半導体基板上にＣＶＤ膜を形成したりドライエッチング行うようにした半導体装置の製造方法の改良に関する。
【０００２】
【従来の技術】
本発明の発明者は、高周波電源に接続される少なくとも１対の電極をチャンバ内に配設してなるエッチング装置内で、半導体基板に形成されたシリコン酸化膜の一部を反応性ガスとの反応により除去するようにしたドライエッチング法として、半導体基板をチャンバ内に設置し、チャンバ内に、少なくともハロゲン間化合物ガスと弗化炭素ガスとを導入してから、高周波電源から上記電極に高周波電圧を印加するようにしたドライエッチング法について提案している。これは、ハロゲン間化合物による非プラズマ状態におけるエッチング作用を利用して、反応ガスの分解，重合による付着物の生成を抑制し、メンテナンスフリー，パーティクルフリーのドライエッチングを行おうとする技術である。
【０００３】
また、上記ドライエッチング方法を実施するために適したドライエッチング装置をも提案している。これは、図１０に示すように、半導体基板Ｘ１を設置してガスによるエッチングを行うためのチャンバ５１と、チャンバ５１に反応性ガスを供給するガス供給装置５６，５７と、上記チャンバ内に配設された少なくとも１対の電極５２ａ，５２ｂと、この電極５２ａ，５２ｂ間に高周波電圧を印加するための高周波電源５３と、ガス供給装置５６，５７にガス配管を介して接続され、チャンバの上部からガスを吹き出すための多数の細孔を有する第１ガス吹出口５４ａと、ガス供給装置５６，５７にガス配管を介して接続され、チャンバの側部からガスを吹き出すための多数の細孔を有する第２ガス吹出口５４ｂと、チャンバ５１からガスを排出するための排出管５５とを備えている。これは、細孔から吹き出すガスの流速が高いときには、付着物が生成されにくいという事実に着目し、チャンバを連続的に使用できる期間の延長を図るものである。
【０００４】
【発明が解決しようとする課題】
しかし、上記先の発明におけるドライエッチング方法及びドライエッチング装置では、下記のような問題があった。
【０００５】
第１に、化学的気相成長法つまりＣＶＤ法によって酸化膜等を形成する場合にも、チャンバ壁面に付着した反応生成物を除去する制御が必要となっており、ＣＶＤプロセスの円滑な進行を妨げている。しかし、上記先の発明では、ＣＶＤ法等における反応生成物の付着をどのように抑制するかについての解決手段が講じられていなかった。本発明の第１の目的は、プロセスガスを使用するＣＶＤ法等の半導体装置の製造において生成される付着物の発生を抑制しうる方法を提供することにある。
【０００６】
一方、上記公報の技術に開示されるＣｌＦ3 ガス等を利用して、ポリシリコン膜等の導電性膜をエッチングしようとすると、下記のような問題があった。すなわち、ポリシリコン膜等の導電性膜のエッチングについては、一般に下地がゲート酸化膜や層間絶縁膜等のＳｉＯ2 系の膜になることが多いので、ポリシリコン膜とＳｉＯ2 系膜とのエッチング速度比つまり選択比を大きくとる必要がある。ところが、Ｆ原子がガス中に多く存在すると、ＳｉＯ2 系膜のエッチングが促進されるため、選択比を大きくとることが困難であった。したがって、上記従来のドライエッチング技術をそのまま導電性膜に適用しても、実効を得られない虞れがあった。本発明の第２の目的は、配線部材等の導電性部材をエッチングする際に、下地のＳｉＯ2 系膜との選択比を高く維持しながら、付着物の生成を抑制する手段を講ずることにある。
【０００７】
さらに、上記先の発明に示される図１０の装置では、チャンバ内部において、天井側及び側方から高速のガスが供給されるものの、コーナー部分ではガスが十分回り込まない箇所が生じるという問題があった（同図の矢印部分参照）。本発明の第３の目的は、エッチング等の化学処理を行う装置として、高速のガス流がチャンバ内の全域に行き渡るようにチャンバを構成することにより、さらにチャンバの内壁への付着物の低減を図ることにある。
【０００８】
【課題を解決するための手段】
本発明の第１の半導体装置の製造方法は、反応室に半導体基板を設置する工程と、少なくとも、プラズマ状態で上記半導体基板上に膜を形成する成分を含む主ガスと、添加ガスとしてのＸｅＦ 2 ガスとを含むプロセスガスを反応室に導入する工程と、上記反応室内の半導体基板付近でプロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上に膜を形成する工程と備えている。
【０００９】
上記膜は、シリコンを構成元素として含む膜であり、上記主ガスは珪素含有ガスであることが好ましい。
【００１０】
本発明の第２の半導体装置の製造方法は、反応室に半導体基板を設置する工程と、少なくとも、シランガスとハロゲン間化合物ガスとを含むプロセスガスを反応室に導入する工程と、上記反応室内の半導体基板付近で上記プロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上にシリコン酸化膜を形成する工程とを備えている。
【００１１】
本発明の第３の半導体装置の製造方法は、反応室に半導体基板を設置する工程と、少なくとも、シランガスとＸｅＦ 2 ガスとを含むプロセスガスを反応室に導入する工程と、上記反応室内の半導体基板付近で上記プロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上にシリコン酸化膜を形成する工程とを備えている。
【００１２】
本発明の第４の半導体装置の製造方法は、反応室に半導体基板を設置する工程と、少なくとも、ジクロールシランガスとアンモニアガスとを含むガス、及びハロゲン間化合物ガスを含むプロセスガスを反応室に導入する工程と、上記反応室内の半導体基板付近で上記プロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上にシリコン窒化膜を形成する工程とを備えている。
【００１３】
本発明の第５の半導体装置の製造方法は、反応室に半導体基板を設置する工程と、少なくとも、ジクロールシランガスとアンモニアガスとを含むガス、及びＸｅＦ 2 ガスを含むプロセスガスを反応室に導入する工程と、上記反応室内の半導体基板付近で上記プロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上にシリコン窒化膜を形成する工程とを備えている。
【００１４】
本発明の第６の半導体装置の製造方法は、反応室に半導体基板を設置する工程と、少なくとも、シランガスとフォスフィンガスとジボランガスとを含むガス、及びハロゲン間化合物ガスを含むプロセスガスを反応室に導入する工程と、上記反応室内の半導体基板付近で上記プロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上にＢＰＳＧ膜を形成する工程とを備えている。
【００１５】
本発明の第７の半導体装置の製造方法は、反応室に半導体基板を設置する工程と、少なくとも、シランガスとフォスフィンガスとジボランガスとを含むガス、及びＸｅＦ 2 ガスを含むプロセスガスを反応室に導入する工程と、上記反応室内の半導体基板付近で上記プロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上にＢＰＳＧ膜を形成する工程とを備えている。
【００１６】
【作用】
本発明の半導体装置の製造方法により、プラズマを介して半導体基板の表面では、プロセスガスの分解で生じたイオンがプラズマ状態となって重合し、半導体基板上に膜が形成される。一方、反応室の壁面では、膜の堆積の進行中もプラズマの影響をほとんど受けず、デポ種と添加ガスとの反応が優先的に生じて揮発性物質となる。したがって、半導体基板におけるＣＶＤ膜の形成が阻害されることなく、反応室壁面等への反応生成物の付着が抑制される。そして、付着物の除去のためのメンテナンスを行うまで連続的に反応室を使用できる時間が拡大する。特に、非プラズマ状態でハロゲン間化合物と主ガスとの反応で生じる物質は揮発性が大きいので、上記作用が確実に得られることになる。
【００１７】
珪素含有膜を形成する場合、主ガスにはシリコン原子が含まれている。そして、このシリコン原子がデポ種の構成元素となるが、非プラズマ状態ではハロゲン間化合物とシリコン原子との反応で生じる物質は不揮発性である。したがって、上記膜は、シリコンを構成元素として含む膜であり、上記主ガスは珪素含有ガスであることにより、反応室内部の各部への反応生成物の付着の抑制作用が確実に得られることになる。
【００１８】
添加ガスとしてＸｅＦ2 ガス等が使用された場合、半導体基板上に形成されるＣＶＤ膜中にＣｌ原子が入り込むことがない。したがって、Ｃｌ原子の存在による半導体装置への悪影響が確実に回避される。
【００１９】
半導体基板上に、シリコン酸化膜，窒化シリコン膜，ＢＰＳＧ膜を形成する際に、上記作用が得られ、反応室内部の各部への反応生成物の付着が抑制されることになる。
【００２０】
【実施例】
以下、本発明の実施例について、図面を参照しながら説明する。
【００２１】
（第１実施例）
まず、第１実施例について、図１および図２（ａ）〜（ｅ）に基づき説明する。図１は第１実施例に係る半導体装置の製造装置の構成を示す。半導体装置の製造装置には、所定の雰囲気内で半導体基板Ｘ１をエッチングし、ＣＶＤ膜を形成する等の化学的処理を行うためのチャンバ２０と、高周波電源３１と、マッチングコンデンサー３２と、第１ガス供給装置３３と、第２ガス供給装置３４と、排気用ポンプ３５と、排気される有毒ガスを吸着するためのスクラバー３６とが配設されている。ここで、上記チャンバ２０のケーシングは、下部ケーシング２１ｂと上部ケーシング２１ａとに分割されており、上部ケーシング２１ａは、下部ケーシング２１ｂに対して着脱自在に構成されている。
【００２２】
上記上部ケーシング２１ａには、外壁部材２２と内壁部材２３とからなる底付二重円筒部材２４が配設されている。該底付二重円筒部材２４の外壁部材２２は、円筒部２２ａの下端側が開放され、かつ円筒部２２ａの上端側に上底部２２ｂが設けられてなる底付円筒形状を有し、円筒部２２ａの下端には、上記下部ケーシング２１ｂとシール部材を介して接触する縁部が形成されている。また、外壁部材２２の上底部の中央には、上記第１ガス供給装置３３および第２ガス供給装置３４からプロセスガスを導入するための導入口２５が設けられている。一方、上記内壁部材２３は、円筒部２３ａの下端が開放され、上底部２３ａが設けられてなる底付円筒形状を有し、円筒部２３ａの下端で外壁部材２３の縁部に接続されている。また、内壁部材２３の円筒部２３ａと上底部２３ｂとには、各々多数の細孔２６が設けられている。すなわち、上記導入口２５から取り入れたプロセスガスを各細孔２６を介してチャンバ内部に高速で吹き出すようにしている。なお、本実施例では、底付二重円筒部材２４は開放端を下端に向け、倒置状態となっているが、開放端を上方に向けて下端が底部とし、処理対象となる半導体基板を上部電極に取り付け下方からプロセスガスを流すようにしてもよい。
【００２３】
ここで、本実施例の特徴として、上記内壁部材２３の円筒部２３ａの細孔２６ａは、上底部２３ｂの細孔２６ｂよりも大径に形成されている。すなわち、上部の導入口２５から供給されるプロセスガスが上底部２３ｂの細孔２６ｂのみから吹き出されるのを防止し、内壁部材２３の各部の細孔２６からほぼ均一な風速で内部に供給されるようにしている。
【００２４】
また、上記内壁部材２３の上底部２３ｂは、ＳＵＳ又はＡｌをアルミナでコートした材料で構成されており、この部分が上部電極として機能する。そして、上記下部ケーシング２１ｂの中央部には、下部電極２７が配置され、この下部電極２７は、マッチングコンデンサー３２を介して高周波電源３１に接続されている。この下部電極２７の上に、処理対象となる半導体基板Ｘ１が取り付けられるように構成されている。すなわち、プロセスガスをチャンバ２０内に導入した状態で、上部電極２３ｂと下部電極２７との間に高周波電源を印加し、半導体基板Ｘ１の空間ではプラズマからの影響を大きくして、半導体基板の上にＣＶＤ膜を形成し、あるいはプラズマエッチングを行うようにしている。したがって、上記内壁部材２３内方の円筒状空間が反応室となっている。
【００２５】
また、下部ケーシング２１ｂの最下部には、プロセスガスを排出するための排出口２８が設けられており、この排出口２８は、排出管を介して排気用ポンプ３５及びスクラバー３６に接続されている。
【００２６】
この図１に示すようなチャンバの構造の場合、上記図１０に示すような従来のチャンバの構造に比べ、プロセスガスの流れが滞溜するような部分がないので、チャンバ内で生じる反応生成物の壁面への付着を有効に阻止することができる。
【００２７】
次に、図２は上記構造を有するチャンバ内で製造されるＤＲＡＭのメモリセルにおける断面構造を示す。図２に示すように、基板本体１の上にはゲート酸化膜２が形成されており、その一部には素子分離３が形成されている。そして、素子分離３で区画される活性領域には、スイッチングトランジスタが設けられている。このスイッチングトランジスタは、ポリシリコン膜からなるゲート電極６と、ゲート電極６の上に形成されたシリコン酸化膜からなる上面保護膜７と、ゲート電極６の側方に形成されたシリコン酸化膜からなるサイドウォール８と、ゲート電極６の端部付近の下方の基板本体１内に低濃度不純物を導入してなるＬＤＤ（符号を付していない）と、ＬＤＤ側方の活性領域に高濃度不純物を導入してなるソース・ドレイン（符号を付していない）とを備えている。このスイッチングトランジスタの上方には、第１層間絶縁膜９を介してビット線１０が形成され、さらに、その上に第２層間絶縁膜１１を介してストレージノード１２，容量絶縁膜１３及びプレート電極１４が設けられている。上記第１層間絶縁膜９はボロン，リンをドープしたシリコン酸化膜（ＢＰＳＧ膜）からなり、ビット線１０はポリシリコン膜及びＷＳｉ膜の２層膜（いわゆるポリサイド膜）からなり、第２層間絶縁膜１１はボロン，リンをドープしたシリコン酸化膜（ＢＰＳＧ膜）からなり、ストレージノード１２及びプレート電極１４はポリシリコンからなり、容量絶縁膜１３はシリコン窒化膜とシリコン酸化膜との積層膜からなる。そして、以上の部材の上方には、第３層間絶縁膜１５を介して第１上層配線１６が形成され、さらにその上方には、第４層間絶縁膜１７を介して第２上層配線１８が形成されている。上記各層間絶縁膜１５はＢＰＳＧ膜からなり、第４層間絶縁膜１７はシリコン酸化膜からなり、各上層配線１６，１８はＡｌ合金（例えば５％程度のＳｉを添加したＡｌ）からなる。そして、最上部には、半導体基板Ｘ１にアルカリイオン等の各種不純物が侵入するのを防止するためのパッシベーション膜１９が設けられている。このパッシベーション膜１９はシリコン窒化膜とシリコン酸化膜との積層膜からなる。
【００２８】
図３（ａ）〜（ｅ）は、上述の構造を有するＤＲＡＭメモリセルの製造工程のうちスイッチングトランジスタの基本的な構造の形成工程における構造の変化を示す断面図である。まず、基板本体１の上にシリコン酸化膜２を形成した後、さらに公知のＬＯＣＯＳ法を用いて素子分離３を形成する。次に、基板Ｘ１の上にポリシリコン膜４とシリコン酸化膜７とをＣＶＤ法により堆積し（図３（ｂ）参照）、さらにレジストを塗布した後、ゲート電極を形成しようとする部分のみを覆うレジストマスク５を形成する（図３（ｃ）参照）。
【００２９】
そして、図３（ｄ）に示すように、ポリシリコン膜４及びシリコン酸化膜７のパターニングを行う。その際、本実施例の特徴として、ポリシリコン膜４をエッチングするときには、第１ガス供給装置３３からＢｒＣｌガスを供給し、第２ガス供給装置３４からＯ2 ガスを供給して、プラズマエッチングを実行する。なお、ＢｒＣｌガスに代えてＢｒＣｌガスにＣｌＦ3 ガス（又はＢｒＦ3 ガス，ＢｒＦ5 ガス等）を数％添加したものを用いてもよい。このパターニングの後レジストマスク５を除去すると、半導体基板Ｘ１は図３（ｅ）に示す状態となる。
【００３０】
以上のように、上記ポリシリコン膜４のプラズマエッチングの際、ＢｒＣｌガスを含むプロセスガスを用いることで、レジストマスク５の開口部に相当するポリシリコン膜４が選択的に除去され、かつ良好な選択比とほぼ真直なゲート電極６の端面形状とが得られる。一般に、ゲート電極等の良好な形状を実現するためにはエッチング中に開口部の壁面を保護して異方性エッチングが顕著になるようにする必要があり、壁面を保護するデポ膜としてＢｒの存在が有効であることは知られている。これは、プラズマを介して半導体基板表面では、分子式ＳｉＯxＢｒy で表される化合物が生成されて開口部の壁面に付着するためと考えられる。そこで、従来からＨＢｒがエッチングガスとして使用されているが、反面、このデポ膜が反応室壁面等に付着する問題がある。その場合、デポ種はＳｉＢｒx又はＳｉＯx Ｂｒy で表される化合物と考えられ、これらの種は蒸気圧が低く揮発性が小さい。しかるに、本実施例のごとく、エッチング用ガスにハロゲン間化合物であるＢｒＣｌを用いると、エッチングにより形成される開口部の壁面にはＳｉＯx Ｂｒy からなる保護膜を形成する一方、プラズマの影響が極めて小さい反応室壁面等では、デポ種が塩素化されて例えばＳｉＣｌ4 のような化合物になる。これらは、揮発性が高いので、反応室壁面等への反応生成物の付着が抑制される。
【００３１】
上記ゲート電極６のパターニング後、詳細は省略するが、ゲート電極６の上面保護膜７およびサイドウォール８を形成し、不純物イオンの注入を行って、基板内にソース・ドレイン，ＬＤＤ等（符号は省略する）を形成する。以上の工程により、スイッチングトランジスタの基本的な構造が形成される。
【００３２】
次に、図４（ａ）〜（ｄ）は、スイッチングトランジスタの形成後における製造工程における半導体基板Ｘ１の状態を示す断面図である。まず、図４（ａ）に示すように、プラズマＣＶＤ法により、基板Ｘ１の全面にシリコン酸化膜からなる第１層間絶縁膜９を堆積する。このとき、上記第１ガス供給装置３３から主ガスとしてシランガスを供給し、第２ガス供給装置３４から添加ガスとしてＣｌＦ3 ガスを供給する。このとき、上記チャンバの内部において、半導体基板Ｘ１の表面ではシランガスがプラズマ状態となり、シラン分子から遊離したシリコン原子と酸素との反応によるシリコン酸化膜が成長する。一方、反応室壁面等ではプラズマの影響が極めて小さいので、デポ種との反応についての活性化エネルギーが極めて低いハロゲン間化合物ガスであるＣｌＦ3 ガスの存在によって、下記反応式３Ｓｉ＋６Ｏ＋４ＣｌＦ3 →３ＳｉＦ4 ＋３Ｏ2 ＋２Ｃｌ2で表される反応が進行する。上記反応式における生成物はいずれも揮発性物質である。したがって、反応室壁面等への反応生成物の付着を有効に抑制することができるのである。なお、プロセスガスとして、ＸｅＦ2 ガスあるいはＮＦ3 ガスで希釈されたＦ2 ガスを用いてもよい。その場合、ＣｌＦ3 ガスを用いる場合のごとくシリコン酸化膜内にＣｌ原子が入り込む虞れがないので、半導体装置の信頼性がより高くなる利点がある。
そして、図４（ａ）に示すように、第１層間絶縁膜９にビット線コンタクト形成のためのコンタクトホールを開口する。なお、ビット線コンタクトを形成する断面は、同図に示す断面とは異なる部位であるので、破断線で部分的に示す（次の図４（ｂ）でも同様である）。その際、第１ガス供給装置３３からＣＨＦ3 ガス（又はＣＨ2 Ｆ2 ガス，ＣＨ3 Ｆガス，ＣＨ4 ＋Ｈ4 ガス）を供給し、第２ガス供給装置３４からＸｅＦ2 ガス（又はＮＦ3 ガスで希釈されたＦ2 ガス）を供給して、プラズマエッチングを実行する。これにより、シリコン酸化膜である第１層間絶縁膜９及び基板直上の酸化膜の除去と、チャンバの内壁等への反応生成物の付着の抑制とを図ることができる。
【００３３】
次に、図４（ｂ）に示すように、ポリシリコン及びＷＳｉ（タングステンシリサイド）を順次堆積したいわゆるポリサイド膜を形成した後（図では見易いように１層として扱っている）、これをパターニングしてビット線１０を形成する。このポリサイド膜のうち上層のＷＳｉ膜のパターニングに際し、第１ガス供給装置３３からＢｒＦ3 ガス（又はＢｒＦ5 ガス）を供給し、第２ガス供給装置３４からＯ2 ガスを供給して、プラズマエッチングを実行する。そして、シリサイド膜のエッチングが終了した時点で、ＢｒＦ3 −Ｏ2 ガスからＢｒＣｌ−Ｏ2 ガスに切換えてポリシリコン膜のエッチングを行う。一般に、ＷＳｉ等のシリサイド膜のエッチングにはＦ原子が必要であることは知られており、従来からＨＢｒ−ＳＦ6 −Ｏ2 の混合ガスが用いられている。しかし、ポリシリコン膜に対するＨＢｒガスの使用と同様に、これらのガスによるエッチングによって生じるデポ種は揮発性が小さく反応室壁面等に反応生成物の付着を生じる。そこで、本実施例のごとく、ＢｒＦ3 −Ｏ2 ガス又はＢｒＦ5 −Ｏ2 ガスを使用することで、プラズマを介して半導体基板表面では不揮発性物質であるＳｉＯx Ｂｒy 等の保護膜が形成されて良好な開口部の形状が維持される一方、プラズマの影響が極めて小さい反応室壁面では揮発性物質（例えばＷＦx （ＷＦ6 等），ＳｉＦ4 など）が生じて反応生成物の反応室壁面等への付着が抑制される。したがって、良好な選択比及び良好なビット線の形状を維持しながら、反応室壁面等への反応生成物の付着を抑制することができる。また、使用するガスの種類の低減をも図ることができる利点がある。
【００３４】
なお、上記実施例ではポリサイド膜に対するエッチングの場合について説明したが、単にシリコン酸化膜の上にＷＳｉ膜等のシリサイド膜を設ける場合にも適用し得ることはいうまでもない。シリサイド膜として、ＷＳｉ膜の代わりにＴｉＳｉ2 膜，ＣｏＳｉ2 膜，ＮｉＳｉ2 膜等を用いてもよい。また、エッチングガスとして、ＢｒＣｌ−Ｏ2 ガスを用いても、良好な開口部の形状と反応室壁面等への反応生成物の付着抑制効果とを発揮することができる。特に、ポリサイド膜でなくシリコン酸化膜の上にシリサイド膜が設けられているような場合は、ＢｒＣｌガスを使用したほうが選択比が高く下地のシリコン酸化膜を保護し得る利点がある。
【００３５】
次に、図４（ｃ）に示すように、半導体基板Ｘ１の全面にＢＰＳＧ膜からなる第２層間絶縁膜１１を堆積する。その際、第１ガス供給装置３３から主ガスとしてモノシラン，フォスフィン及びジボランの混合ガスを供給し、第２ガス供給装置３４から添加ガスとしてＣｌＦ3 ガスを供給して、プラズマＣＶＤ法を実行する。これにより、ＢＰＳＧ膜を形成しながら、反応室壁面等への反応生成物の付着を抑制することができる。その後、第２層間絶縁膜１１にストレージノードのコンタクトホールを開口する。その際、第１ガス供給装置３３からＮＦ3 で希釈されたＦ2 ガスを供給し、第２ガス供給装置３４からＯ2 ガスを供給して、プラズマエッチングを実行する。これにより、上述の第１層間絶縁膜９の選択的エッチングに使用したＸｅＦ2 ガスと同じ効果を得る。
【００３６】
次に、図４（ｄ）に示すように、ポリシリコン膜を堆積し、これをパターニングしてストレージノード１２を形成する。このポリシリコン膜をパターニングする際、第１ガス供給装置３３からＢｒＣｌガスを供給し、第２ガス供給装置３４からＯ2 ガスを供給して、プラズマエッチングを実行する。一般的に、ＤＲＡＭメモリセルでは、大容量を確保すべくストレージノードを構成するポリシリコン膜の膜厚はかなり厚いものとなる。したがって、ポリシリコン膜をパターニングする際、従来のプラズマエッチング法では、反応生成物が大量に反応室壁面等に付着する。それに対し、本実施例では、上述のようなＢｒＣｌによるデポ種のハロゲンを利用したクリーニング作用によって、反応室壁面等に対する反応生成物の付着を有効に抑制することができる。
【００３７】
その後の図示を省略するが、ストレージノード１２の上に容量絶縁膜１３を形成し、さらに容量絶縁膜１３の上にプレート電極１４を形成した後、第３層間絶縁膜１５を堆積する。これらの各膜の堆積やパターニングするためのプラズマエッチング行うに際しても、上述のハロゲン間化合物ガスを添加ガスとして供給しる。
【００３８】
さらに、第３層間絶縁膜１５の上に設けられる第１上層配線１６や、第２上層配線１８は、Ａｌ合金で構成される。この各上層配線１６，１８をパターニングするに際しては、第１ガス供給装置３３からＢｒＣｌガス供給し、第２ガス供給装置３４からＯ2 ガスを供給して、プラズマエッチングを実行する。その際、プラズマを介して半導体基板表面では不揮発性物質（例えばＡｌＯx Ｂｒy ）からなる保護膜が形成される一方、プラズマの影響が極めて小さい反応室壁面等ではデポ種が揮発性物質（例えばＡｌＣｌ3 ）に代わり、反応室壁面等への反応生成物の付着が抑制される。また、プロセスガス中にＦ原子が存在しないことになり、プラズマエッチング時にＡｌＦ3 が基板から角状に成長するのを回避することができ、上述のクリーニング作用と併せて著効を発揮することができる。図５は、ＡｌとＳｉＯ2 との選択比と反応室壁面への反応生成物の堆積速度（ｎｍ／ｍｉｎ）との関係を示す。同図に示されるように、従来用いられているＢＣｌ3 −Ｃｌ2 の混合ガスでは、選択比を上げるとチャンバ内壁への反応生成物の堆積速度も上昇するので、結局、頻繁にチャンバ内部を清掃する等の手間を要し、連続的に処理し得るウェハの枚数も極めて少ない。それに対し、ＢｒＣｌガスを用いた場合には、選択比を上げても反応生成物の反応室壁面等への堆積速度は極めて小さい。したがって、選択比の向上とチャンバ内壁面への反応生成物の付着の抑制という相反する要求を同時に満足することができるのである。
【００３９】
また、最上部のパッシベーション膜１９の堆積に際しては、主ガスとしてジクロールシラン及びアンモニアの混合ガスを供給し、添加ガスとしてＣｌＦ3 ガスを供給して、プラズマＣＶＤを実行する。これにより、アルカリイオン等の侵入を防止する特性が良好なシリコン窒化膜を暑く形成するに際し、反応生成物が反応室壁面等に付着するのを抑制することができる利点がある。
【００４０】
以上のように、本実施例では、シリコン酸化膜，シリコン窒化膜との絶縁膜の堆積，パターニングや、導電性膜の堆積，パターニングに際し、ハロゲン間化合物ガスあるいはＸｅＦ2 ガス等の非プラズマ状態でデポ種と反応しやすいガスをプロセスガスとして供給する。その場合、プラズマを介して半導体基板表面では、不揮発性の膜が形成される。この膜はＣＶＤの場合には基板上に形成しようとするシリコン酸化膜等であり、エッチングの場合は開口部の側壁を保護する保護膜である。一方、非プラズマ状態では、これらのガスとデポ種との反応が優先的に生じ揮発性を有する化合物が形成されて、これらの物質は反応室壁面や配管等に付着することなく排出される。したがって、反応生成物のチャンバ内壁面等への付着を有効に抑制することができ、従来チャンバ等の付着物を除去するために要していた多大の手間を省略することができる。さらに、連続運転可能な時間が大幅に拡大するので、半導体装置の製造コストの大幅な低減に寄与することができる。
【００４１】
また、図６は、ポンプ３５からの距離と内壁部材２３の各細孔２６の開口率との最も好ましい関係を示し、ポンプ３５からの距離が大きいほど細孔の開口率を小さくする。例えば１０ｍｍ径の範囲ごとに径が１ｍｍの細孔を設けた場合、開口率は１％となり、１０ｍｍ径の範囲毎に径が０．５ｍｍの細孔を設けた場合、開口率は０．２５％となる。このように細孔の開口率を変化させることによって、各細孔におけるガスの流速がより均一なる利点がある。
【００４２】
（第２実施例）
次に、第２実施例について説明する。図７は、第２実施例に係る半導体装置の製造装置の構成を示す。同図に示されるように、本実施例におけるチャンバ２０の構造は、上記図１に示す第１実施例におけるチャンバ２０の構成と基本的には同じである。本実施例では、底付二重円筒部材２４の内部で、内壁部材２３の上底部２３ｂと外壁部材２２の上底部２２ｂとの間には円板状の抵抗部材２９が配設されている。つまり、この抵抗部材２９により、内壁部材２３の上底部２３ｂに設けられた細孔２６ｂに流入しようとするプロセスガスの流れに抵抗を与えている。また、本実施例では、内壁部材２３の上底部２３ｂに埋設される上部電極はＳＵＳ又はＡｌで構成され、その上にカーボンの被覆層が設けられている。
【００４３】
このように、抵抗部材２９を設置することで、内壁部材２３に設けられた側方部の細孔２６ａと上底部の細孔２６ｂとの径を均一にしても、側方部の細孔２６ａにおけるプロセスガスの速度を十分高く維持することができる。したがって、チャンバの製造コストが安価に済むことになる。
【００４４】
また、上記第１実施例のように、上部電極をＡｌで構成してアルマイトコートを施すと、Ａｌ原子がスパッタリングされて、半導体基板に付着し半導体装置のリーク等の悪影響を及ぼす虞れがある。そこで、しばしば従来ではＳｉからなる上部電極が使用されている。一方、従来のエッチングガスでカーボン電極を使用すると、電極に付着する反応生成物のため、エッチングの均一性が悪化することが知られている。すなわち、ドライエッチングの選択比は高いものの、生成物の付着率が高くなるためにエッチングの特性が経時変化したり、特性が悪化する傾向がある。
【００４５】
それに対し、ハロゲン間化合物ガスやＸｅＦ2 ガス等の本発明で使用されるガスの場合、Ｓｉ電極では電極自身のハロゲン間化合物によるエッチングが進行し、電極の寿命が短くなる。ところが、上部電極の少なくとも表面をカーボンで構成すると、エッチングの均一性が良好で、かつ選択比も高く電極の寿命も長い。したがって、本実施例では、プラズマエッチングの際に、高い選択比を維持しながら、適正な開口部壁面の保護膜の形成機能が確保され、エッチングの均一性が確保される。一方、非プラズマ状態における揮発性物質の生成によって反応生成物の反応室壁面等への付着が抑制されるので、上記第１実施例と同様の効果も得られる。
【００４６】
ここで、本発明によって生じるスループットの向上効果について説明する。図８（ａ），（ｂ）は、半導体ウェハのドライエッチング枚数に対するエッチング速度（Ｅ／Ｒ）の変化を示し、図８（ａ）はハロゲン間化合物ガスガス等を含まない従来のドライエッチングによる場合、図８（ｂ）は、本発明のガスによる場合をそれぞれ示す。図８（ａ）に示す従来の異方性エッチングガスのみによる場合、反応室壁面等への反応生成物の付着のためにエッチング速度がすぐに低下するので、２４〜４８Ｈｒの時間間隔でチャンバクリーニングが必要となる。一方、図８（ｂ）に示す本発明のガスによる場合、反応室壁面等への反応生成物の付着がほとんどないことから、エッチング速度がほとんど低下せず、長時間の連続運転が可能となる。
【００４７】
（第３実施例）
次に、第３実施例について説明する。図９に示すように、本実施例では、半導体装置の製造装置として、半導体基板の処理を行う反応部４１と、反応部４１にプロセスガスを供給するプロセスガス供給装置４２と、反応部４１からガスを排出するための排出管４３と、反応部４１かガスを吸引する排気手段としてのポンプ４６と、スクラバー４７とが配設されている。さらに本実施例の特徴として、上記排出管４３の反応部４１直下の部位には多数の細孔が形成されており、この細孔形成部には、排出管４３にクリーニングガスを流入させるためのクリーニング用部材４４が取り付けられている。すなわち、クリーニングガス供給装置４５から例えばハロゲン間化合物ガス（ＢｒＣｌガス，ＣｌＦ3 ガス等）などのクリーニング用ガスを供給して、反応部４１で生成されるデポ種を揮発性物質に変化させて、排出管壁面への反応生成物の付着を抑制するようにしている。
【００４８】
したがって、本実施例では、反応室だけでなく従来クリーニングが不可能であった排出管４３における反応生成物の付着をも抑制することができる。
【００４９】
なお、上記クリーニング用部材４４は、上記第１，第２実施例におけるチャンバ２０の排出管に取り付けてもよい。その場合、プロセスガスの一部であるハロゲン間化合物ガスや、ＸｅＦ3 ガス等をクリーニングガスとして使用することで、使用するガスの種類を低減することができる。
【００５０】
【発明の効果】
本発明の半導体装置の製造方法によれば、プラズマの影響が極めて小さい反応室の壁面では反応室壁面等への反応生成物の付着を抑制することができ、付着物の除去のためのメンテナンスを行うまで連続的に反応室を使用できる時間の拡大を図ることができる。
【図面の簡単な説明】
【図１】 第１実施例に係る半導体装置の製造装置の構成を示す部分断面図である。
【図２】 実施例に係るＤＲＡＭメモリセルの構造を示す断面図である。
【図３】 実施例に係るＤＲＡＭメモリセルの製造工程のうちスイッチングトランジスタの形成までの工程における半導体装置の構造の変化を示す断面図である。
【図４】 実施例に係るＤＲＡＭメモリセルの製造工程のうちスイッチングトランジスタの形成後の工程における半導体装置の構造の変化を示す断面図である。
【図５】 ＢｒＣｌガスを使用した場合とＨＢｒ−Ｃｌ2 ガスを使用した場合の選択比及び反応生成物の堆積速度の相関関係を相違を示す図である。
【図６】 第１実施例における内壁部材の細孔の径とポンプからの距離との関係を示す図である。
【図７】 第２実施例に係る半導体装置の製造装置の構成を示す部分断面図である。
【図８】 従来のエッチング方法に対する本発明によるスループットの向上効果を示す図である。
【図９】 第３実施例に係る半導体装置の製造装置の構造を示す部分断面図である。
【図１０】 従来の半導体装置の製造装置の構造を示す部分断面図である。
【符号の説明】
１ 基板本体
２ ゲート酸化膜
３ 素子分離
４ ポリシリコン膜
５ レジストマスク
６ ゲート電極
７ 上面保護膜
８ サイドウォール
９ 第１層間絶縁膜
１０ ビット線
１１ 第２層間絶縁膜
１２ ストレージノード
１３ 容量絶縁膜
１４ プレート電極
１５ 第３層間絶縁膜
１６ 第１上層配線
１７ 第４層間絶縁膜
１８ 第２上層配線
１９ パッシベーション膜
２０ チャンバ
２１ ケーシング
２２ 外壁部材
２３ 内壁部材
２４ 底付二重円筒部材
２５ 導入口
２６ 細孔
２７ 下部電極
２８ 排出口
３１ 高周波電源
３２ マッチングコンデンサー
３３ 第１ガス供給装置
３４ 第２ガス供給装置
３５ ポンプ
３６ スクラバー
Claims (8)
- 反応室に半導体基板を設置する工程と、
少なくとも、プラズマ状態で上記半導体基板上に膜を形成する成分を含む主ガスと、添加ガスとしてのＸｅＦ2ガスとを含むプロセスガスを反応室に導入する工程と、
上記反応室内の半導体基板付近でプロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上に膜を形成する工程と
を備えたことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
上記膜は、シリコンを構成元素として含む膜であり、
上記主ガスは珪素含有ガスであることを特徴とする半導体装置の製造方法。 - 反応室に半導体基板を設置する工程と、
少なくとも、シランガスとハロゲン間化合物ガスとを含むプロセスガスを反応室に導入する工程と、
上記反応室内の半導体基板付近で上記プロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上にシリコン酸化膜を形成する工程と
を備えたことを特徴とする半導体装置の製造方法。 - 反応室に半導体基板を設置する工程と、
少なくとも、シランガスとＸｅＦ 2 ガスとを含むプロセスガスを反応室に導入する工程と、
上記反応室内の半導体基板付近で上記プロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上にシリコン酸化膜を形成する工程と
を備えたことを特徴とする半導体装置の製造方法。 - 反応室に半導体基板を設置する工程と、
少なくとも、ジクロールシランガスとアンモニアガスとを含むガス、及びハロゲン間化合物ガスを含むプロセスガスを反応室に導入する工程と、
上記反応室内の半導体基板付近で上記プロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上にシリコン窒化膜を形成する工程と
を備えたことを特徴とする半導体装置の製造方法。 - 反応室に半導体基板を設置する工程と、
少なくとも、ジクロールシランガスとアンモニアガスとを含むガス、及びＸｅＦ 2 ガスを含むプロセスガスを反応室に導入する工程と、
上記反応室内の半導体基板付近で上記プロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上にシリコン窒化膜を形成する工程と
を備えたことを特徴とする半導体装置の製造方法。 - 反応室に半導体基板を設置する工程と、
少なくとも、シランガスとフォスフィンガスとジボランガスとを含むガス、及びハロゲン間化合物ガスを含むプロセスガスを反応室に導入する工程と、
上記反応室内の半導体基板付近で上記プロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上にＢＰＳＧ膜を形成する工程と
を備えたことを特徴とする半導体装置の製造方法。 - 反応室に半導体基板を設置する工程と、
少なくとも、シランガスとフォスフィンガスとジボランガスとを含むガス、及びＸｅＦ 2 ガスを含むプロセスガスを反応室に導入する工程と、
上記反応室内の半導体基板付近で上記プロセスガスをプラズマ状態にして、化学的気相成長法により上記半導体基板上にＢＰＳＧ膜を形成する工程と
を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14473094A JP3665090B2 (ja) | 1994-06-27 | 1994-06-27 | 半導体装置の製造方法 |
| US08/365,963 US5716494A (en) | 1992-06-22 | 1994-12-29 | Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate |
| US08/882,108 US5767021A (en) | 1992-06-22 | 1997-06-25 | Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate |
| US09/035,916 US6089183A (en) | 1992-06-22 | 1998-03-06 | Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14473094A JP3665090B2 (ja) | 1994-06-27 | 1994-06-27 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004143960A Division JP2004274076A (ja) | 2004-05-13 | 2004-05-13 | 半導体装置の製造方法及びその製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0817740A JPH0817740A (ja) | 1996-01-19 |
| JP3665090B2 true JP3665090B2 (ja) | 2005-06-29 |
Family
ID=15369004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14473094A Expired - Fee Related JP3665090B2 (ja) | 1992-06-22 | 1994-06-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3665090B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4576011B2 (ja) * | 1999-09-03 | 2010-11-04 | 株式会社アルバック | プラズマ処理装置 |
| US20100159122A1 (en) * | 2008-12-19 | 2010-06-24 | Canon Kabushiki Kaisha | Deposition film forming apparatus, deposition film forming method and electrophotographic photosensitive member manufacturing method |
-
1994
- 1994-06-27 JP JP14473094A patent/JP3665090B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0817740A (ja) | 1996-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5716494A (en) | Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate | |
| CN110692123B (zh) | 无水的蚀刻方法 | |
| EP1656693B1 (en) | Masking methods | |
| KR100530246B1 (ko) | 자체 세정가능한 에칭 공정 | |
| US7288284B2 (en) | Post-cleaning chamber seasoning method | |
| KR101202636B1 (ko) | 반도체 장치의 제조 방법 및 절연막의 에칭 방법 | |
| US7465617B2 (en) | Method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers on a conductive material layer | |
| US7384486B2 (en) | Chamber cleaning method | |
| CN111819669B (zh) | 形成气隙的系统及方法 | |
| US6602785B1 (en) | Method of forming a conductive contact on a substrate and method of processing a semiconductor substrate using an ozone treatment | |
| US6355553B1 (en) | Method of forming a metal plug in a contact hole | |
| JP3665090B2 (ja) | 半導体装置の製造方法 | |
| KR20040003947A (ko) | 반도체소자의 티타늄막 형성방법 및 배리어금속막 형성방법 | |
| US20030045113A1 (en) | Fabrication method of semiconductor integrated circuit device | |
| JP2004274076A (ja) | 半導体装置の製造方法及びその製造装置 | |
| JP2004228584A (ja) | 集積回路のコンタクトを形成する方法 | |
| US5915202A (en) | Blanket etching process for formation of tungsten plugs | |
| US20040259369A1 (en) | Method of forming gate electrode in semiconductor device | |
| JP2002289589A (ja) | エッチング方法 | |
| KR100291439B1 (ko) | 반도체소자의제조방법 | |
| JP3946031B2 (ja) | 半導体装置の製造方法 | |
| KR970053938A (ko) | 선택적 텅스텐 질화박막 형성방법 및 이를 이용한 캐패시터 제조방법 | |
| KR100281978B1 (ko) | 반도체소자의제조방법 | |
| JP2003142472A (ja) | 半導体装置の製造方法 | |
| KR20220124637A (ko) | 선택적 배리어 금속 에칭 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050331 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |