JP3652098B2

JP3652098B2 - インバータ用負荷異常検出回路

Info

Publication number: JP3652098B2
Application number: JP03278998A
Authority: JP
Inventors: 真一高瀬; 隆彦金井; 躍楊
Original assignee: Neturen Co Ltd
Current assignee: Neturen Co Ltd
Priority date: 1998-02-16
Filing date: 1998-02-16
Publication date: 2005-05-25
Anticipated expiration: 2018-02-16
Also published as: JPH11235044A

Description

【０００１】
【発明の属する技術分野】
本発明は、インバータが電力を供給している負荷に異常が生じた際に、この負荷の異常による影響からインバータを保護するために設けられるインバータ用負荷異常検出回路に関する。
【０００２】
【背景技術】
従来より、負荷に交流電力を与える電源装置として、インバータ装置が利用されている。インバータ装置で電力を供給すれば、負荷に与える電圧値および電流値だけでなく、その周波数までも任意に設定できることから、負荷の特性や必要とする仕事量に応じて電力が供給され、負荷への電力供給に無駄がなくなり、電力供給が効率良く行える。
インバータ装置の一例として、図４に示されるように、三相交流電力をダイオード11および平滑コンデンサ12で直流電力に変換する整流回路10と、この整流回路10の出力電圧を所定電圧に整える定電圧回路20と、この定電圧回路20からの直流電圧を交流電力に変換するインバータ回路30と、このインバータ回路30から出力される交流電力の周波数を負荷２の共振周波数となるように制御する位相同期ループ回路（以下、「ＰＬＬ回路」と略す。）40とを備えたインバータ装置１が知られている。
【０００３】
このインバータ装置１は、高周波と見なせる高い周波数の交流電力を発生するとともに、出力インピーダンスが小さい電圧型のものとなっている。
ここで、定電圧回路20は、負荷や入力電圧が変動しても所定の直流電圧を安定して出力側に供給するチョッパ方式のものである。
この定電圧回路20には、チョッパ本体となる高速スイッチング素子である電力制御用のＭＯＳＦＥＴ21と、電圧・電流平滑用のリアクトル22およびコンデンサ23と、ＭＯＳＦＥＴ21がオフのときの負荷電流通路となるフリーホイリングダイオード24とが設けられている。定電圧回路20は、ＭＯＳＦＥＴ21のゲートに加える周期信号の周波数を変化させることで、出力電圧が調節可能となっている。
インバータ回路30には、ブリッジ状に接続された高速スイッチング素子である電力制御用のＭＯＳＦＥＴ31が設けられている。各ＭＯＳＦＥＴ31には、誘導負荷の場合の遅れ電流成分を直流回路に帰還させたり、ブリッジ内を環流させるダイオード32が並列に接続されている。
また、インバータ回路30には、インダクタンスＬおよびキャパシティＣからなる負荷２が接続され、この負荷２への電流I1および電圧V1を検出するために、変流器33および変圧器34が設けられている。
ＰＬＬ回路40には、負荷２への電流I1および電圧V1の位相差を検出する位相比較回路41と、位相比較回路41が検出した位相差に応じて、予め設定された周波数設定値を加減するアナログ加減算器42と、このアナログ加減算器42が出力する電圧に応じた周波数の信号を出力する電圧制御発振器43と、電圧制御発振器43の出力する信号の周波数に応じて、インバータ回路30の各ＭＯＳＦＥＴ31が有するゲートＡ〜Ｄへ信号を順次送出するゲート信号制御回路44とが設けられている。
【０００４】
このようなインバータ装置１によれば、高周波と見なせる高い周波数の交流電力が発生可能となり、鋼材等の高周波焼き入れに利用可能となる。
そのうえ、負荷２への電流I1および電圧V1の位相差がなくなるように出力の周波数が制御されるので、出力電力の周波数がインダクタンスＬおよびキャパシティＣからなる負荷２の共振周波数と一致し、負荷２を効率よく運転させることが可能となる。
【０００５】
【発明が解決しようとする課題】
前述のようなインバータ装置の運転中に、事故により、負荷２側の回路の一部が短絡したり、開放されたり等の異常が発生すると、負荷２のインピーダンスが急激に変化し、共振周波数が大きく変動する。
すると、インバータ装置１のＰＬＬ回路40は、負荷２の共振周波数に追従するように、出力の周波数を強制的に調節し、過渡状態において、瞬間的に大きな電流や電圧が発生し、ＭＯＳＦＥＴ31を破壊することがあるという問題がある。
特に、負荷２のインピーダンスの変化により、電流I1が電圧V1に対して進むと、大きなサージ電圧が発生し、このサージ電圧でＭＯＳＦＥＴ31が破壊されやすいという問題がある。
【０００６】
本発明は、負荷の異常を迅速に検出し、インバータの重要な構成要素であるスイッチング素子の破壊が防止可能となるインバータ用負荷異常検出回路を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の第１発明は、スイッチング素子として自己消弧素子を有するとともに位相同期ループで出力周波数が負荷の共振周波数となるように制御されるインバータの運転中に前記負荷の異常を検出するインバータ用負荷異常検出回路であって、前記負荷に与えられる出力電圧の波形を方形波に整える第１の波形整形器と、前記負荷に与えられる出力電流の波形を位相が１８０°反転し逆位相の方形波に整える第２の波形整形器と、前記第１の波形整形器からの方形波および前記第２の波形整形器からの方形波の位相が一致しない場合に負荷異常信号を送出する位相差検出手段と、を具備したことを特徴とするものである。
このような本発明では、負荷のインピーダンスが変化すると、その共振周波数が変動し、負荷への電流と電圧との位相がずれて位相差が生じる。この位相差は、発生とほぼ同時に位相差検出手段により検出されるので、ＰＬＬ回路が負荷の共振周波数に追従する動作を完了する前に、負荷の異常が確実に検出されるようになる。
そして、位相差検出手段が負荷異常を検出したら、インバータの動作を停止する、すなわち、スイッチング素子を適宜オフ状態にして、負荷への電力供給を停止するように回路全体を構成すれば、負荷の異常によるスイッチング素子の破壊が未然に防止されるようになる。
【０００８】
以上において、前記位相差検出手段として、クロック信号と同時に入力されるデータ信号によりセット状態となり、セット状態の信号であるセット出力を送出するデータフリップフロップが設けられていることが望ましい。すなわち、前記位相差検出手段は、前記第１の波形整形器からの方形波および前記第２の波形整形器からの方形波のうちのいずれか一方をクロック信号として入力されるクロック入力ポートと、前記第１の波形整形器からの方形波および前記第２の波形整形器からの方形波のうちのいずれか他方をデータ信号として前記クロック信号と同時に入力されるデータ入力ポートと、前記方形波の位相が一致しない場合に前記データ信号によりセット状態となってセット信号を出力するセット信号ポートと、を備えたデータフリップフロップが設けられていることが望ましい。
このようなデータフリップフロップを採用し、負荷への電流および電圧の一方の位相信号を、データフリップフロップのクロック信号が入力されるクロック入力へ入力させ、電流および電圧の他方の逆位相信号を、データフリップフロップのデータ信号が入力されるデータ入力へ入力させれば、電流と電圧との位相がずれたときのみ、データフリップフロップがセット状態となり、これにより、負荷への電流および電圧の位相差が、簡単な回路構成で検出可能となる。
また、前記データフリップフロップには、前記セット状態からリセット状態へ移行させるリセット信号が入力されるリセット入力が設けられ、前記負荷異常検出回路には、前記負荷に与えられる出力電流の電流値と、予め設定された基準値とを比較し、前記電流値が前記基準値よりも大きくなるまで、前記データフリップフロップへ前記リセット信号を出力し続けるマスク手段が設けられていることが好ましい。
このようなマスク手段を設ければ、負荷への電流が不安定となり、位相が電圧と一致しないインバータの起動時に、位相差検出手段の位相差検出動作が一時的に休止するようになり、起動直後のインバータが強制的に停止されるといった不具合が解消される。
【００１０】
以上において、前記電流低下検出手段からの前記負荷異常信号が入力され、当該負荷異常信号が所定の時間以上継続したときのみ、当該負荷異常信号を出力する時限手段が設けられていることが望ましい。
このような時限手段を採用すれば、ノイズ等で電流が瞬間的に低下しても、負荷への電流の低下とみなされず、インバータの安定した運転が可能となる。
また、前記インバータの運転信号が入力されるとともに、この運転信号が入力されたときのみ、前記負荷異常信号を出力するマスク手段が設けられていることが好ましい。
このようなマスク手段を設ければ、負荷への電流が定格値に達しないインバータの起動時に、電流低下検出手段の検出動作が一時的に休止するようになり、起動直後のインバータが強制的に停止されるといった不具合が解消される。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の説明では、既に説明した素子や回路と同じものには、同一符号を付し、その説明を省略若しくは簡略にする。
図１には、本発明の第１実施形態に係るインバータ装置３が示されてる。このインバータ装置３は、前述したインバータ装置１に負荷異常検出回路50を付加したものである。
負荷異常検出回路50は、インバータ装置３から負荷２へ出力される出力電圧V1および出力電流I1の位相差を検出し、この位相差に基づき負荷異常信号を送出する位相差検出方式のものであり、ＰＬＬ回路40と接続された変流器33および変圧器34の各々から得られる電流I1および電圧V1が入力されるようになっている。
【００１２】
負荷異常検出回路50には、図２に示されるように、電圧V1の波形を所定の方形波に整える波形整形器51と、電流I1の波形を所定の方形波に整える波形整形器52と、電圧V1および電流I1の位相差を検出する位相差検出手段としてのデータフリップフロップ53と、このデータフリップフロップ53の出力をホールドするラッチとしてのフリップフロップ54と、電流I1の大きさが基準値に達したか否かを検出する比較器55と、この比較器55の出力信号を反転する反転器56とが設けられている。
ここで、波形整形器51は、データフリップフロップ53への入力電圧に応じた直流抵抗値を有する抵抗器51A や、電圧V1の波形に含まれる不要な高調波分をカットするためのコンデンサ51B 等を備えたものである。
波形整形器52は、波形整形器51と同様に、データフリップフロップ53への入力電圧に応じた直流抵抗値を有する抵抗器52A や、電流I1の波形に含まれる不要な高調波分をカットするためのコンデンサ52B 等を備えたものである。
ここで、電流I1は、元の波形から位相が１８０°反転して逆位相となってデータフリップフロップ53に入力される。換言すれば、電流I1の元の波形が電圧V1と同位相の場合には、データフリップフロップ53に入力される電流I1の信号は、電圧V1とは逆位相となっている。
【００１３】
データフリップフロップ53は、クロック信号が入力されるクロック入力ポートCLと、データ信号が入力されるデータ入力ポートＤと、セット信号が入力されるセット入力ポートＳと、リセット信号が入力されるリセット入力ポートＲと、セット状態となるとセット信号を送出するセット信号ポートＱとを有し、クロック信号と同時にデータ信号が入力されると、セット状態となって、セット信号ポートＱからセット信号を送出するものとなっている。
比較器55は、二つの入力ポートにそれぞれ入力される交流信号の大きさを比較するものである。比較器55の一方の入力ポートには、負荷２への電流I1の値を示す交流信号が入力されている。比較器55の他方の入力ポートには、予め設定された基準値として、所定の交流電圧V2を可変抵抗器57で分圧した交流信号が入力されている。
この際、電流I1が基準値よりも大きくなると、比較器55から定常運転信号が出力されるようになっている。この定常運転信号は、反転器56で反転されてデータフリップフロップ53のリセット入力に送られるようになっている。
ここにおいて、比較器55、反転器56および可変抵抗器57により、電流I1の値が基準値よりも大きくなるまで、データフリップフロップ53へリセット信号を出力し続けるマスク手段58が形成されている。
【００１４】
このような本実施形態では、インバータ装置３の起動後、インバータ装置３の運転が定常状態に達するまで、具体的には、インバータ装置３の作動周波数が負荷２の共振周波数に一致するとともに、負荷２への電流I1が基準値よりも大きくなる状態となるまで、マスク手段58がデータフリップフロップ53へリセット信号を出力し続け、負荷異常検出回路50による位相差検出動作は休止される。
これにより、負荷２への電流I1が不安定となり、位相が電圧と一致しないインバータ装置３の起動直後に強制的に停止されるといった不具合が解消される。
そして、インバータ装置３の運転が定常状態に達すると、負荷異常検出回路50による位相差検出動作が開始される。
ここで、負荷２に異常がなく、負荷２の共振周波数がインバータ装置３の作動周波数に一致し、電圧V1および電流I1の位相が相互に一致した状態となっている場合には、データフリップフロップ53のクロック入力ポートCLおよびデータ入力ポートＤのそれぞれに入力される信号は、互いに位相が反転している。
このため、データフリップフロップ53は、リセット状態のままとなり、セット状態へ移行することがなく、セット信号ポートＱからセット信号が送出されず、インバータ装置３は、そのまま運転が継続される。
一方、負荷２に異常が発生し、負荷２の共振周波数がインバータ装置３の作動周波数からずれると、電圧V1および電流I1の位相が相互に一致しない状態となる。このような状態となった場合には、データフリップフロップ53のクロック入力ポートCLおよびデータ入力ポートＤのそれぞれに入力される信号は、同時に正極となる部分が生じ始める。
このため、データフリップフロップ53は、セット状態へ移行し、セット信号ポートＱからセット信号が送出され、このセット信号は、フリップフロップ54を介して、インバータ装置３のＰＬＬ回路40に、負荷異常信号として入力される。
負荷異常信号を受け取ったＰＬＬ回路40は、ＭＯＳＦＥＴ31を適宜オフ状態にして、負荷２への電力供給を停止し、ＭＯＳＦＥＴ31の破壊を保護する。
なお、負荷異常信号は、フリップフロップ54がリセットされるまで、出力され続ける。
【００１５】
前述のような本実施形態によれば、次のような効果がある。
すなわち、負荷２への電流I1と電圧V1との位相差から負荷２の異常を検出する負荷異常検出回路50を設けたので、事故等により、負荷２のインピーダンスが変化すると、その共振周波数の変動で発生する電流I1と電圧V1との位相差から負荷２の異常が迅速に検出可能となり、ＰＬＬ回路40が負荷２の共振周波数に追従する動作を完了する前に、負荷２の異常が確実に検出することができる。
そして、負荷異常検出回路50が負荷異常を検出したら、インバータ装置３のＭＯＳＦＥＴ31を適宜オフ状態にして、負荷２への電力供給を停止するようにしたので、負荷の異常によるＭＯＳＦＥＴ31の破壊を未然に防止できる。
【００１６】
また、クロック信号と同時に入力されるデータ信号によりセット状態となり、セット状態の信号であるセット出力を送出するデータフリップフロップ53を含んで負荷異常検出回路50を構成し、負荷２に流れる電流I1の逆位相信号をクロック入力ポートCLに入力させ、負荷２への電圧V1をデータ入力ポートＤに入力させたので、電流I1と電圧V1との位相がずれたときのみ、データフリップフロップ53からセット信号が出力されるようになり、これにより、負荷２への電流I1および電圧V1の位相差が、簡単な回路構成で検出可能となり、負荷異常検出回路50を著しく簡単なものとできる。
【００１７】
さらに、負荷２に与えられる電流I1の電流値と、予め設定された基準値とを比較し、電流I1の値が基準値よりも大きくなるまで、データフリップフロップ53へリセット信号を出力し続けるマスク手段58を負荷異常検出回路50に設けたので、負荷２への電流I1が不安定となり、位相が電圧V1と一致しないインバータの起動時に、負荷異常検出回路50の位相差検出動作が一時的に休止するようになり、起動直後にインバータ装置３が強制的に停止されるといった不具合の発生を未然に防止することができる。
【００１８】
図３には、本発明の第２実施形態の要部が示されている。本実施形態は、前記第１実施形態における位相差検出式の負荷異常検出回路50を、電流低下検出式の負荷異常検出回路60としたものである。なお、以下の説明では、負荷異常検出回路60以外の部分は、前記第１実施形態と同様なので、負荷異常検出回路60についてのみ説明を行う。
負荷異常検出回路60は、負荷２に流れる電流I1の値に基づきて負荷異常信号を送出するものであり、図３に示されるように、負荷２に与えられる電流I1の値と、予め設定された基準値とを比較し、基準値よりも電流I1の値が小さくなると負荷異常信号を送出する電流低下検出手段としての比較器61を備えている。
この負荷異常検出回路60には、比較器61の他に、比較器61からの負荷異常信号が入力され、当該負荷異常信号が所定の時間以上継続したときのみ、当該負荷異常信号を出力する時限手段としてのタイマ62と、インバータ装置３の運転信号が入力されるとともに、この運転信号が入力されたときのみ、負荷異常信号を出力するマスク手段としてのＡＮＤ回路63と、このＡＮＤ回路63の出力をホールドするラッチとしてのフリップフロップ64とが設けられている。
【００１９】
この本実施形態では、負荷２の共振周波数がインバータ装置３の動作周波数と一致していたために、負荷２に流れる電流が極大となっている状態から、事故などにより、負荷２のインピーダンスが変化し、その共振周波数が変動すると、インバータ装置３側の出力電圧が変化しなくとも、その動作周波数とずれるので、負荷２に流れる電流I1が小さくなり、比較器61で負荷２への電流低下を検出すれば、ＰＬＬ回路40が負荷２の共振周波数に追従する動作を完了する前に、負荷２の異常が確実に検出されるようになる。
そして、位相差検出手段が負荷異常を検出したら、インバータの動作を停止する、すなわち、スイッチング素子を適宜オフ状態にして、負荷への電力供給を停止するように回路全体を構成すれば、負荷の異常によるスイッチング素子の破壊が未然に防止されるようになる。
また、タイマ62により、ノイズ等で電流I1が瞬間的に低下しても、負荷２への電流I1が低下したとみなされず、インバータ装置３が安定した運転を行うようになる。
さらに、ＡＮＤ回路63により、負荷２への電流I1が定格値に達しないインバータ装置３の起動時に、比較器61からの負荷異常信号が一時的に遮断されるようになり、起動直後に、インバータ装置３が強制的に停止されるといった不具合が解消される。
従って、このような本実施形態でも、前記第１実施形態と同様な効果を得ることができる他、負荷異常検出回路60が電流I1のみを監視するものとなるので、さらに簡単な回路構成とできるという効果を付加できる。
【００２０】
以上、本発明について好適な実施形態を挙げて説明したが、本発明は、この実施形態に限られるものでなく、本発明の要旨を逸脱しない範囲において種々の改良並びに設計の変更が可能である。
例えば、整流回路の整流方式としては、整流素子としてダイオードを採用したパッシブなものに限らず、ＳＣＲ等の能動的な整流素子を採用するとともに、能動的な整流素子を位相制御するアクティブなものでもい。
また、定電圧回路のチョッパ方式としては、ＭＯＳＦＥＴを採用したものに限らず、他のバイポーラトランジスタ等のスイッチング素子を採用したものでもよく、さらに、ダイオード整流回路とパルス幅変調式のインバータ回路とを組み合わせる場合等には、チョッパ方式の定電圧回路を省略してもよい。
また、インバータ回路としては、ＭＯＳＦＥＴを採用したものに限らず、他のバイポーラトランジスタ等のスイッチング素子を採用したものでもよく、要するに、本発明におけるインバータ装置の本体側の電気素子、電子素子および回路構成は、実施にあたり適宜選択できる。
なお、前記第１実施形態のマスク手段と、第２実施形態のマスク手段とは、互いに置換し合うことが可能であり、また、前記第１実施形態に、第２実施形態の時限手段を付加してもよい。
【００２１】
【発明の効果】
前述のように、本発明によれば、負荷の異常が迅速に検出されるようになり、インバータの重要な構成要素であるスイッチング素子の破壊を未然に防止することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るインバータ装置を示す回路図である。
【図２】前記第１実施形態の負荷異常検出回路を示す回路図である。
【図３】本発明の第２実施形態の負荷異常検出回路を示す回路図である。
【図４】従来例を示す回路図である。
【符号の説明】
３インバータ装置
31 自己消弧素子としてのＭＯＳＦＥＴ
40 位相同期ループとしてのＰＬＬ回路
50，60 負荷異常検出回路
53 位相差検出手段としてのデータフリップフロップ
55 マスク手段を構成する比較器
56 マスク手段を構成する反転器
57 マスク手段を構成する可変抵抗器
61 電流低下検出手段としての比較器
62 時限手段としてのタイマ
63 マスク手段としてのＡＮＤ回路

Claims

スイッチング素子として自己消弧素子を有するとともに位相同期ループで出力周波数が負荷の共振周波数となるように制御されるインバータの運転中に前記負荷の異常を検出するインバータ用負荷異常検出回路であって、
前記負荷に与えられる出力電圧の波形を方形波に整える第１の波形整形器と、
前記負荷に与えられる出力電流の波形を位相が１８０°反転し逆位相の方形波に整える第２の波形整形器と、
前記第１の波形整形器からの方形波および前記第２の波形整形器からの方形波の位相が一致しない場合に負荷異常信号を送出する位相差検出手段と、
を具備したことを特徴としたインバータ用負荷異常検出回路。
請求項１に記載のインバータ用負荷異常検出回路において、
前記位相差検出手段は、前記第１の波形整形器からの方形波および前記第２の波形整形器からの方形波のうちのいずれか一方をクロック信号として入力されるクロック入力ポートと、前記第１の波形整形器からの方形波および前記第２の波形整形器からの方形波のうちのいずれか他方をデータ信号として前記クロック信号と同時に入力されるデータ入力ポートと、前記方形波の位相が一致しない場合に前記データ信号によりセット状態となってセット信号を出力するセット信号ポートと、を備えたデータフリップフロップが設けられた
ことを特徴としたインバータ用負荷異常検出回路。
請求項２に記載のインバータ用負荷異常検出回路において、
前記データフリップフロップには、前記セット状態からリセット状態へ移行させるリセット信号が入力されるリセット入力が設けられ、
前記負荷異常検出回路には、前記負荷に与えられる出力電流の電流値と、予め設定された基準値とを比較し、前記電流値が前記基準値よりも大きくなるまで、前記データフリップフロップへ前記リセット信号を出力し続けるマスク手段が設けられている
ことを特徴としたインバータ用負荷異常検出回路。