JP3650917B2 - Semiconductor surface evaluation method and apparatus using surface photovoltage - Google Patents

Semiconductor surface evaluation method and apparatus using surface photovoltage Download PDF

Info

Publication number
JP3650917B2
JP3650917B2 JP23500797A JP23500797A JP3650917B2 JP 3650917 B2 JP3650917 B2 JP 3650917B2 JP 23500797 A JP23500797 A JP 23500797A JP 23500797 A JP23500797 A JP 23500797A JP 3650917 B2 JP3650917 B2 JP 3650917B2
Authority
JP
Japan
Prior art keywords
semiconductor
photovoltage
crystal
light
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23500797A
Other languages
Japanese (ja)
Other versions
JPH1174325A (en
Inventor
忠輔 棟方
弘行 高松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Tohoku Institute of Technology
Original Assignee
Kobe Steel Ltd
Tohoku Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd, Tohoku Institute of Technology filed Critical Kobe Steel Ltd
Priority to JP23500797A priority Critical patent/JP3650917B2/en
Publication of JPH1174325A publication Critical patent/JPH1174325A/en
Application granted granted Critical
Publication of JP3650917B2 publication Critical patent/JP3650917B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はシリコン基板上に半導体素子を作り込む半導体素子製造分野において、素子製造工程が適正であるか否か、換言すれば、製造工程が所望の仕様を満たしているか否かを検査するための表面光電圧による半導体表面評価方法及び装置に関する。
【0002】
【従来の技術】
近時、高性能の半導体素子は所謂プレーナ型の構造を有し、半導体表面とその上に形成された酸化膜が素子性能を左右することが多い。一例を上げると、大規模集積回路(LSI)等に広く使われているMOS(金属・酸化膜・半導体)トランジスタでは、半導体表面(酸化膜と半導体との界面及び結晶表面から内部に向かって数μm程度の深さ迄の範囲を意味する)の特性がトランジスタの性能に大きな影響を与えることは広く知られている。また、最近テレビカメラ等の撮像素子として広く利用されている電荷結合素子においては、半導体表面の特性が、光で励起された所謂光担体(過剰担体)の輸送効率に直接影響を及ぼす。
【0003】
具体的には、半導体と酸化膜の界面に存在する界面トラップ及び半導体表面近傍の結晶の不完全性が半導体表面の特性を決定している。即ち、界面トラップが多いと、例えば、半導体表面付近の光担体は界面トラップを介して再結合し、消滅する。このことは、電荷結合素子にあっては、光担体が輸送途中で失われることを意味し、撮像素子の特性が著しく劣化する。電荷結合素子の場合は、半導体表面にいわゆる表面電位(図1参照)が発生し、光担体はその表面電位で形成される電位の井戸、即ち表面電位に見合って形成される空乏層に保存されるが、表面特性が悪いと光担体の量は保存される間もなく減少してしまう。MOSトランジスタにおいては、ソースとドレインとの間の電流が流れにくくなる。なお、一般に界面トラップの多少は界面トラップ密度Ditの高低(大小)で表す。
【0004】
前述の如く、界面トラップ密度Ditの高低は、プレーナ型の多くの素子においては、素子性能を左右するという意味で極めて重要である。この界面トラップ密度Ditは、半導体表面の研磨状態に依存するのは当然として、酸化膜の形成工程にも極めて敏感に依存する。例えば、乾式酸化法で酸化膜を形成した場合は界面トラップ密度Ditは極めて高くなるのに対して、湿式酸化法では桁違いに界面トラップ密度Ditが低くなる。
【0005】
界面トラップの発生は、酸素が半導体原子と結合する状態に依存するため、酸化膜の厚さにも依存する。近年、素子の微細化に伴い、相似則に応じて酸化膜も次第に薄くなっているが、酸化膜厚の変化は当然界面トラップの発生にも影響を与える。自然酸化膜は大気中の汚染物質を含むことから、異物混入の観点からも、界面トラップが増える。酸化膜形成当初に界面トラップ密度Ditが低くても、半導体素子製造工程で広く利用されている気体プラズマに半導体基盤(ウエハ)が曝されると、放射線損傷等の理由で、界面トラップ密度Ditが著しく増大する。
【0006】
このように、素子製造工程において界面トラップが増大する原因が多数存在しており、界面トラップの増減は極めて流動的である。半導体表面の結晶性についても類似の懸念が付きまとう。つまり、各種工程で薄い酸化膜を介して不純物が結晶表面に到達することがあれば、当然結晶の表面特性は劣化の方向に変化する。従って、素子製造工程の完全性を保証するためには、素子製造工程途上で表面特性を検査することが望ましいことは明かである。
【0007】
実際、界面トラップ密度Ditの大小及び表面特性を検査する方法が実用化されており、半導体製造素子工程の評価に用いられている。現在、界面トラップの評価を主目的に、半導体製造工程で使用されている代表的な2種類の方法を以下に説明する。
【0008】
(1)C−V(容量−電圧)法
界面トラップ密度を測定する標準的な方法としてC−V(容量−電圧)法が早くから実用化されている。この方法はMOSトランジスタのゲート電極部と同じ構成を用いて界面トラップ密度Ditを測定するもので、ゲート電圧を変化させながらゲート電極と半導体層との間の電気容量(キャパシタンス;C)を高周波電圧と準静的電圧の二者で測定し、容量(C)のゲート電圧(V)依存性から界面トラップ密度Ditを決定するものである。界面トラップは光担体をトラップ(捕獲)するので、界面において一種の電気容量を形成する。この電気容量と界面トラップ密度Ditの関係は理論的に決定されているので、理論と実験との対応から界面トラップ密度Ditを決定できる。
【0009】
この方法は界面トラップ密度Ditを正確に決定できるが、測定を実行するためには酸化膜上に金属電極を形成する必要がある。このように、素子製造工程途上の半導体基盤(ウエハ)を工程から抜出してC−V(容量−電圧)測定を行えば、そのウエハには素子製造には不要な金属電極が付加されるから、同じウエハを再び製造工程に戻すことはできない。即ち、この方法は基本的に破壊検査法であり、製造工程途上のウエハの全数検査は不可能である。
【0010】
近時、金属電極を酸化膜上に形成せず、空隙を介して電極を酸化膜に対向させる非接触型のC−V法が提案されている。この方法は、ウエハ上に金属電極を形成しないという点では非破壊検査であるが、C−V法を使用する限り、酸化膜に強い直流電場が印加されることになる。このことは、酸化膜中の電荷を強制的に移動させることを意味しており、工程から取出したウエハの状態を変化させることになる。しかし、イオン等が半導体表面に到達すれば、界面トラップの状態が変わり、従来のC−V法は、計測過程において、界面の状態を変化させてしまう危険性がある。従って、非接触型のC−V法は、本質的に破壊検査である。
【0011】
また、半導体表面の特性は界面トラップのみで決まるわけではなく、素子特性は、空乏層の結晶性によっても極めて重要な影響を受ける。ところが、C−V法によっては空乏層の結晶の完全性については何の情報も得られない。これもC−V法の欠点となる。
【0012】
(2)μ波光導電減衰法
界面トラップ密度Ditの評価法として最近μ(マイクロ)波光導電減衰法が利用されている。元来この方法は半導体結晶中の少数担体寿命時間を測定するために開発された。寿命時間には幾つかの定義があるが、結晶表面の影響を受けていない結晶内部の寿命を一般にバルク寿命時間又は体積寿命時間と呼び、単に少数担体寿命時間といえば、この体積寿命時間を意味する。
【0013】
ウエハ等に光を照射して光担体(過剰担体)を発生させ、この光担体の消滅過程をμ波の反射によって検知する。光担体の発生により、ウエハの導電率は局所的に増大するが、μ波の反射はウエハの導電率に依存している。従って、μ波の反射の大小は光担体の存在量を表すことになる。μ波の反射強度の時間変化を測定し、反射強度が1/e(eは自然対数の底を示す)に減少する時間を光導電減衰時間と定義するが、慣習的にはこれを実効少数担体寿命時間と呼ぶことが多い。
【0014】
この方法でウエハの(実効)少数担体寿命時間を評価し、測定する過程で、副次的な現象として、ウエハ表面(酸化膜が存在する場合は界面も含む)の影響を強く受けることが知見された。即ち、この方法で体積寿命時間を測定できるのは限られた場合であり、一般には界面トラップ等の影響を強く受けて、測定される光導電減衰時間には体積寿命時間の他に、表面における少数担体寿命時間(これは体積寿命時間に対して表面寿命時間と定義されている)の影響を強く受ける。即ち、表面で光担体が急激に消滅する影響と、逆に、表面で光担体が長く保存される効果が混入してくる。従って、ウエハの表面状態に依存して、体積寿命時間以上に光導電減衰時間が長くなることもあるし、体積寿命時間よりも遙かに短い光導電減衰時間が観測されることもある。
【0015】
このように、μ波光導電減衰法が表面の影響を強く受けることを利用して、特別な場合にこの方法を界面トラップ密度Ditの評価に用いることがある。実際、プラズマ等による照射損傷により界面トラップ密度Ditが増えると、μ波光導電減衰時間が短くなる。この現象は少数担体の表面寿命時間が著しく減少した結果生じるものであるが、同じ現象は、界面トラップ密度Ditの増大だけでなく、空乏層における結晶に欠陥が増えても表出する。即ち、μ波光導電減衰法によりC−V法よりも広範な情報を得ることができる。
【0016】
μ波光導電減衰法は金属電極等を酸化膜に接触させることがないので、測定は完全に非接触・非破壊である。従って、μ波光導電減衰法で半導体表面を評価する場合は、既に述べたC−V法と異なり、素子製造工程から抜出したウエハの状態を変化させることなく検査が可能であり、必要に応じて検査後のウエハを製造工程に戻すことも不可能ではない。
【0017】
しかし、観測される光導電減衰時間又は実効少数担体寿命時間は、当然、ウエハ中の少数担体寿命時間(体積寿命時間)の影響を強く受ける。従って、一般に光導電減衰時間が長い場合、その原因が結晶表面(表面寿命時間)にあるのか、又はウエハ内部の体積寿命時間にあるのかを区別できない。光導電減衰時間が短い場合も同様に判断できない。
【0018】
【発明が解決しようとする課題】
以上説明したように、C−V法で界面トラップ密度Ditを評価しようとすると、外部から酸化膜に強い電場を印加するので界面状態が乱されてしまい、C−V法適用以前の界面トラップ密度Ditの情報が失われてしまう危険性がある。この危険性を回避するためには、測定段階で界面に大きな電場変化を与えないことが必要である。
【0019】
また、C−V法では空乏層の結晶性を評価できないが、実際に素子特性に影響を与えるのは界面を含む表面層(空乏層)の特性である。従って、空乏層の状態を含めた評価方法が必要となる。
【0020】
μ波光導電減衰法により結晶(ウエハ)表面を評価する方法は、簡便であるが、前述の如く、ウエハ内部の体積寿命時間の効果を分離しない限り、正確に表面を評価することはできない。
【0021】
本発明はかかる問題点に鑑みてなされたものであって、簡便で正確に結晶表面を評価できる表面光電圧による半導体表面評価方法及び装置を提供することを目的とする。
【0022】
【課題を解決するための手段】
本発明に係る表面光電圧による半導体表面評価方法は、レーザ光をパルス信号でパルス幅が100μs以下の矩形波パルス光に変調し、このパルス光を半導体結晶の表面に照射し、発生する表面光電圧を容量結合により検知し、この表面光電圧の減衰時間をもとに前記半導体結晶の表面の結晶特性を評価することを特徴とする。
【0023】
この場合に、前記レーザ光は、光の透過長が前記半導体結晶中の少数担体の拡散長より短いことが好ましい。
【0024】
また、この表面光電圧による半導体表面評価方法において、前記レーザ光は波長が488nmであることが好ましい。更に、前記表面光電圧は、2枚の電極を前記半導体結晶の上方に、空隙を介し又は絶縁膜を介して配置し、前記半導体結晶に遠い方の電極を接地し、近い方の電極から光電圧を取り出すことによって容量結合により検知することができる。この場合に、前記電極を透明電極とし、この透明電極を介して前記パルス光を前記半導体結晶に入射することができる。
【0025】
本発明に係る表面光電圧による半導体表面評価装置は、半導体結晶の表面の結晶特性を評価する装置において、レーザ光を出射する光源と、前記レーザ光をパルス信号でパルス幅が100μs以下の矩形波パルス光に変調し、このパルス光を前記半導体結晶の表面に照射するパルス光照射手段と、半導体結晶で発生する表面光電圧を容量結合により検知する表面光電圧検知手段と、この表面光電圧の減衰時間をもとに前記半導体結晶の表面の結晶特性を評価する手段と、を有することを特徴とする。
【0026】
この表面光電圧による半導体表面評価装置において、前記レーザ光は波長が488nmであることが好ましい。また、前記表面光電圧検知手段は、前記半導体結晶の上方に空隙を介し又は絶縁膜を介して配置された2枚の電極を有するように構成でき、この場合に、前記半導体結晶に近い方の電極から光電圧を取り出し、遠い方の電極は接地する。前記電極を透明電極とし、この透明電極を介して前記パルス光を前記半導体結晶に入射することができる。
【0027】
本発明においては、光の透過長が、例えば、評価対象の半導体結晶中の少数担体の拡散長よりも十分に短く、また結晶表面に形成される空乏層と同程度か又はそれ以下であるレーザ光を矩形波パルス光に変調した後、このパルス光を半導体結晶に照射するから、半導体結晶の表面から表面光電圧が発生し、これを検知することにより、半導体結晶の表面の結晶特性を非破壊で検知することができる。
【0028】
【発明の実施の形態】
以下、本発明の実施例について添付の図面を参照して具体的に説明する。なお、本明細書において、半導体結晶の例としてp型シリコンを使用して説明するが、これは理解を容易にするためであり、本発明はp型シリコンへの適用に限定されないことは勿論である。
【0029】
先ず、本発明の原理について説明する。本発明は表面光電圧により半導体表面を評価する。本発明では酸化膜又は界面に外部から電圧を印加することなく、半導体表面に特定波長の光を照射したときに半導体ウエハ表面で発生する微弱な電圧を検知する。この発電電圧は光照射により半導体表面で発生するので、一般に「表面光電圧」と呼ばれているが、発電電圧の大きさは、後に再び触れるように、1mVかそれ以下であり、C−V法で印加される1Vかそれ以上の値に比べると三桁も小さく、界面の状態に対する表面光電圧の影響は無視できる。
【0030】
表面光電圧自体は1950年代の米国の学者らによって発見されたが、現象が複雑なため、当時は殆ど解明されず、その発生機構が明らかにされたのは1970年以降である。報告されている研究結果によれば、表面光電圧はウエハ等の表面に形成される酸化膜中に存在する酸化膜電荷が原因で発生する。この酸化膜電荷はウエハ表面に電場を形成するが、表面光電圧の結果的な原因はウエハ表面に形成された電場である。従って、光をウエハに照射して光担体を発生させても、ウエハ表面に電場が存在しなければ表面光電圧は発生しない。これは、μ波光導電減衰法が酸化膜電荷(表面電場)の有無によらずにμ波反射信号を得ることができるのと大きな違いである。即ち、μ波光導電減衰法は表面電場(酸化膜電荷)が零でも信号を得ることができるが、表面光電圧は全く発生しない。
【0031】
上述した表面光電圧の発生機構から分かるように、表面光電圧は表面独特の現象であり、ウエハを照射する光の波長が後に示す一定条件を満たす限り、μ波光導電減衰法と異なり、ウエハ内部の情報が混入することはない。従って、表面光電圧を利用して界面トラップ密度Ditを評価する場合は、後述するように、体積寿命時間で妨害をうけるμ波光導電減衰法の欠点を除去できる。
【0032】
次に、界面トラップ密度Ditと表面光電圧との関係について説明する。図1は酸化膜電荷による表面電位の発生を説明する図である。酸化膜電荷によってウエハ表面には表面電位が発生し、電場が形成される。換言すれば、ウエハ表面には、図1に示すように、空乏層(空間電荷層)が形成される。
【0033】
熱処理をしていない半導体ウエハの表面には自然酸化膜があり、熱処理をしたウエハには熱酸化膜が存在する。何れの場合も酸化膜には酸化膜電荷が存在する。この電荷は多くの場合、p型ウエハにあっては正であり、n型ウエハの場合は負である。従って、多くの場合、ウエハ表面には表面電位が発生し、酸化膜電荷に見合って多数担体が枯渇している空乏層が存在する。例えば、LSI製造に使われる抵抗率0.1Ωmのp型シリコンウエハの場合、熱酸化膜を形成すると酸化膜中には1mC/m2を超える正電荷(固定酸化膜電荷)が自然的に発生し、約1μm幅の空乏層が形成される。これをアルゴンレーザ光で照射すると、光の透過長は空乏層幅とほぼ等しいから、光担体は殆ど空乏層内で発生する。その結果、光担体のうちの少数担体(この場合は負電荷を有する電子)は、正の酸化膜電荷に吸収されるようにして、殆ど全て空乏層内部に留まる。逆に、光担体の内の多数担体(今の場合は正電荷を有する正孔)が正の酸化膜電荷に反発されて空乏層外に排斥される。
【0034】
少数担体が空乏層の内部に入り込むことは、とりもなおさず表面光電圧の発生を意味する。何故ならば、少数担体が空乏層に浸入することにより、正の酸化膜電荷の効果が打ち消され、図1でφsで示す表面電位が少しだけ低下することになり、これが外部回路によって表面光電圧として観測されるからである。ところが、表面光電圧を検知する筈の電極は電気的に絶縁物である酸化膜に隔てられてウエハ表面には接触できない。従って、表面光電圧は酸化膜を介して容量結合で測定されることになる。
【0035】
空乏層の内部には表面電位(換言すれば、酸化膜電荷の量)に応じて多数担体(今の場合は正電荷である正孔)が殆どない。そのため、空乏層に入り込んだ少数担体(光担体の少数担体部分)は再結合する相手がいないので、長く生き延びる。つまり、一度発生した表面光電圧はなかなか減少しない。
【0036】
ところが、界面トラップ密度Ditが高いと少数担体は界面トラップを介して熱的に発生する正孔と容易に再結合して消滅する。その結果、表面光電圧は速やかに減少する。従って、表面光電圧の減衰時間を測定することにより、界面トラップ密度Ditの評価が可能となる。
【0037】
次に、空乏層特性と表面光電圧との関係について説明する。空乏層に吸引された(少数)光担体は界面トラップを介して消滅するだけではなく、他にも再結合過程が存在する。その一つが空乏層の結晶欠陥を介して再結合である。即ち、空乏層に金属原子等の異物又は結晶欠陥が存在すると、再結合中心が形成され、そこを介して過剰担体はウエハ内部の正孔と結合して消滅する。このように、表面光電圧の減衰時間は半導体表面の状態を反映することになる。
【0038】
従って、表面光電圧の減衰時間が長ければ長い程、ウエハ表面の結晶性は完全に近いということができる。
【0039】
上記原理に従って本発明が構成されており、以下、本発明の実施例について図2を参照して具体的に説明する。図2は表面光電圧による半導体表面評価装置を示す図である。接地された金属ステージ1上に、試料ウエハ2が配置されており、この試料ウエハ2上にマイラシート3と、透明電極4と、ガラス板5と、透明電極6との積層体が配置されている。最上層の透明電極6は接地されている。この積層体の上方には、レンズ7と、NDフィルタ8と、ミラー9とが、試料ウエハ2の表面に垂直の光学軸上に位置するように配置されており、このミラー9の反射光軸上に、AOM(音響光学変調器)11とArレーザ光源10とが配置されている。レーザ光源10は例えば波長488nmのアルゴンレーザ光を出射する。AOM11はこのアルゴンレーザ光をパルス発生器13からのパルスに同期して変調することにより、例えば、パルス幅が100μs以下のパルスを得る。従って、アルゴンレーザ光源10から発信されたレーザ光は、AOM11を介し、ミラー9にて反射した後、その光軸を試料ウエハ2の表面に垂直の方向に変更し、更にNDフィルタ8及びレンズ7を介して収束した後、透明電極6,ガラス板5,透明電極4及びマイラシート3を介して、試料ウエハ2に照射される。
【0040】
このパルス光の入射により試料ウエハ2の表面にて発生する表面光電圧は、絶縁性のマイラシート3を介して試料ウエハ2に対向する下層の透明電極4にて検出され、この表面光電圧は、透明電極4からプリアンプ15に入力され、増幅された後、オシロスコープ14に入力される。一方、オシロスコープ14にはパルス発生器13からパルス信号が入力される。このパルス発生器13の出力パルスはAOMドライバ12にも入力され、ドライバ12によりAOM11が駆動される。
【0041】
次に、本実施例の動作について説明する。パルス発生器13は所定のパルス信号をAOMドライバ12に出力し、AOM11はレーザ光源10からのレーザ光を前記パルス信号で変調し、パルス幅が100μs以下の所定の矩形波パルスを得る。この矩形波パルスは、ミラー9により反射し、NDフィルタ8により適当な光量に減衰し、レンズ7により収束し、試料ウエハ2の表面に入射する。
【0042】
パルス光の照射により、試料ウエハ2の表面にて光電圧が生起され、直ちに減衰する。図3はこの表面光電圧の発生及び減衰を示す電圧波形図(オシロスコープ輝線の出力図)である。図3の表面光電圧減衰特性は、電圧信号波形をデジタル信号に変換した後に記憶し、記憶された波形をプリンタに出力して得られたものである。この電圧波形はパルス幅100μsのパルス光を照射した場合に、パルスの立ち上がりで試料ウエハの表面に光電圧が発生し、光パルスの立ち下がりでその光電圧が減衰していくところが示されている。なお、この図3に示すような電圧波形において、電圧が最大値の1/eになる時間を表面光電圧減衰時間と定義する。
【0043】
この表面光電圧は透明電極4により検出された後、プリアンプ15に入力され、プリアンプ15にて例えば100倍に増幅された後、オシロスコープ14に表示される。なお、パルス発生器13のパルス信号もオシロスコープ14に入力されており、オシロスコープ14にはパルス信号と光電圧とが同時に表示されるようになっている。
【0044】
前述のごとく、表面光電圧の減衰時間は半導体表面の状態を反映する。従って、表面光電圧の減衰時間が長ければ長い程、ウエハ表面の結晶性は完全に近い。そこで、オシロスコープ14に表示された光電圧の減衰時間をもとに、試料ウエハ2の表面の状態、即ち結晶性を評価することができる。
【0045】
光電圧を励起するためには光照射によって半導体中に光担体を励起することが必要である。しかも、このとき、光担体の発生領域は半導体表面付近でないといけない。このことを数式を使って表現すると次のようになる。
【0046】
αLn>>1 ・・・・(1)
【0047】
上記式でαは光の吸収係数であり、半導体の種類と光の波長で決まる。Lnは少数担体(この場合は電子)の拡散長である。1/αは長さの単位を有し、これをLα(=1/α)とすれば、それは半導体中での光の透過長を意味する。式(1)を書き直すと
n>>Lα ・・・・(2)
となる。即ち、光の透過長は少数担体拡散長よりも充分短いことが必要であるが、p型シリコン結晶の場合、Lnが数μm以下の特別な場合を除き、青色光、例えばアルゴンレーザ光(波長は488nm)がこの条件を満たしている。
【0048】
式(1)又は(2)で示した条件は、光担体発生を表面領域に限定するものであるが、これにより光担体は体積寿命時間の影響を受けなくなる。これは、光の透過長が拡散長より充分小さい場合には、光は拡散長の長短を識別できないことから明らかである。従って、短波長光を使用する限り、表面光電圧の減衰時間はμ波光導電減衰法と異なり、体積寿命時間の影響を受けることがない。
【0049】
次に、光担体を発生するために光を照射する時間について述べる。C−V法で良く知られているように、半導体表面の空乏層内の電荷密度は早い電圧変化には応答しない。即ち、約10kHz程度以上の早い電圧変化では空乏層内部の電荷は外に漏れ出ることはない。従って、光を照射する時間が100μs程度以下であれば、空乏層に入り込んだ少数担体は空乏層の外に出ることなく、空乏層の内部で正孔と再結合する。
【0050】
よって、光を照射する光パルスの持続時間幅は約100μs程度以下であることが望ましい。逆に、パルス幅が100μsを超えると、空乏層内部の電荷がウエハ表面から内部に向かって漏れだして、ついにはウエハ裏面に達し、ウエハ裏面の空乏層に入り込むことになる。その結果、ウエハ裏面の効果が混入し、解析が難しくなる。
【0051】
表面光電圧の測定は容量結合で行わうことができる。従って、表面光電圧検知電極を空隙を介してウエハ上に配置してもよく、原理的に、表面光電圧測定は非接触測定が可能である。
【0052】
しかし、空隙を介して電極をウエハ上に配置しようとすると、装置が高価になる。装置コストを低減するためには、検知電極を薄い高分子絶縁膜などを介して酸化膜に接触させてもよい。一般に、高分子絶縁膜の接触で酸化膜が破壊されることはないから、清浄な環境のもとで高分子絶縁膜などを介して酸化膜に接触させても良い。一般に、高分子絶縁膜の接触で酸化膜が破壊されることはないから、清浄な環境のものとで高分子絶縁膜を酸化膜に接触させても、破壊測定になることはない。
【0053】
表面光電圧を検知する電極は光に対して透明であるか、又は、金属網のように、部分的に光を透過させるものであることが必要である。そうでないと、ウエハに光を照射できなくなる。ウエハ裏面をできるだけ広い面積で金属又は導電性材料の台に接触させ、金属又は導電性の台は電気的に接地する必要がある。また、光を裏面から照射する場合には、透明電極を用いてウエハ裏面から光をウエハに照射してもよい。
【0054】
表面光電圧信号は光電力が20μW程度の場合、1mV程度以下であるが、この電圧信号を広域増幅器で100倍程度に増幅し、増幅器の出力を広帯域オシロスコープに導入する。例えば、100μs後に光照射を停止すると、一度立ち上がった表面光電圧は急激に減少する。
【0055】
表面光電圧減衰時間は、空乏層に入り込んだ光担体のうちの少数担体がいかに長く空乏層内で生き延びるかを示している。逆にいえば、表面光電圧減衰時間は光担体が再結合で消滅する時間である。この光担体の消滅とは、実効的に電荷が中和される状態も含むものである。少数担体の再結合は界面トラップ密度Ditの高低及び空乏層内の結晶欠陥に依存することは既に述べたが、ウエハ内部から空乏層内に浸入してくる多数担体(正孔)の量にも依存する。
【0056】
なお、1950年代には表面光電圧減衰時間がウエハの体積寿命時間を与えるのではないかと予想されたことがあった(E.O.Johson 1957:Journal of Applied Physics, volume 28, Number 11 pp.1349-1353)。しかし、表面光電圧の減衰時間は一般に励起光の波長に依存しているので、波長が明記されていない実験の解釈はできない。しかも、波長が短くない場合はμ波光導電減衰法の場合と同じで、表面寿命時間と体積寿命時間を並列的に測定していることになるので、正確な体積寿命時間は得られない。従って、図3に示す表面光電圧減衰特性の解釈は、上記文献の解釈とは異なり、本発明者等の研究成果に基づく新規なものであり、また本発明者らの理論により、本発明は優れた効果を奏するものである。
【0057】
なお、パルス光の発生方法は上記方法以外に種々の方法がある。例えば、半導体レーザ及び発光ダイオードの駆動を矩波短パルス電流で行うことによりパルス光を発生させることができる。又は、ハロゲンランプ等の光源から適当なフィルタで短波長光を選択し、機械的なシャッタを使って、短パルス光を形成してもよい。
【0058】
【発明の効果】
本発明によれば、空乏層と界面で定義される半導体結晶表面の状態を、結晶内部の担体寿命時間に邪魔されることなく、簡便に評価できる。本発明は酸化膜を有するウエハに金属電極を直接接触させることなく実施可能であるから、非破壊検査であり、ウエハの全数検査も可能である。
【0059】
また、本発明によれば、表面電位、ひいては酸化膜電荷の存在と、その符号を検知することができる。即ち、表面電位が正、即ち、酸化膜電荷が正の場合は表面光電圧は負の方向に出現し、酸化膜電荷の符号が負の場合には、表面光電圧の符号は正となることから、電荷及び表面電位の符号を決定できる。従って、μ波光導電減衰法によってウエハの寿命時間を測定しようとする場合、減衰時間の長短が表面電位の影響によるものか否かを分離して把握することができる。その結果、μ波光導電減衰法による測定結果の正しい解釈が可能になる。
【0060】
特に、シリコン結晶の場合は、p型にあっては正の酸化膜電荷が、n型の場合は負の酸化膜電荷が事実上表面光電圧の発生に寄与する。従って、表面光電圧の符号から、ウエハの導電性(p又はn)を判定することができる。しかも、実時間測定が可能であり、即時に結果の判定が可能である。
【図面の簡単な説明】
【図1】表面光電圧の発生機構を説明するためのエネルギレベルダイヤグラムである。
【図2】本発明の実施例に係る半導体表面評価装置を示す図である。
【図3】本発明の実施例方法にて検出された光電圧波形を示すものであって、オシロスコープ輝線の出力図であり、パルス光によって励起された表面光電圧の減衰特性を示す。
【符号の説明】
1:金属ステージ
2:試料ウエハ
3:マイラシート
4,6:透明電極
5:ガラス板
10:Arレーザ光源
14:オシロスコープ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor element manufacturing field in which a semiconductor element is formed on a silicon substrate. In other words, the present invention is for inspecting whether an element manufacturing process is appropriate, in other words, whether a manufacturing process satisfies a desired specification. The present invention relates to a semiconductor surface evaluation method and apparatus using surface photovoltage.
[0002]
[Prior art]
In recent years, high-performance semiconductor elements have a so-called planar structure, and the surface of the semiconductor and the oxide film formed thereon often influence the element performance. As an example, in MOS (metal / oxide / semiconductor) transistors widely used in large scale integrated circuits (LSIs), the number of semiconductor surfaces (the interface between the oxide film and the semiconductor and the crystal surface toward the inside is several. It is well known that the characteristics (meaning a range up to a depth of about μm) greatly affect the performance of the transistor. Further, in a charge coupled device that has been widely used as an imaging device such as a television camera recently, the characteristics of the semiconductor surface directly affect the transport efficiency of a so-called photocarrier (excess carrier) excited by light.
[0003]
Specifically, interface traps present at the interface between the semiconductor and the oxide film and crystal imperfections near the semiconductor surface determine the characteristics of the semiconductor surface. That is, when there are many interface traps, for example, the optical carriers near the semiconductor surface recombine via the interface traps and disappear. This means that in the charge coupled device, the optical carrier is lost during transportation, and the characteristics of the imaging device are significantly deteriorated. In the case of a charge coupled device, a so-called surface potential (see FIG. 1) is generated on the semiconductor surface, and the photocarrier is stored in a potential well formed at the surface potential, that is, in a depletion layer formed in accordance with the surface potential. However, if the surface properties are poor, the amount of photocarrier will decrease soon after storage. In a MOS transistor, the current between the source and drain is less likely to flow. In general, some of the interface traps are represented by the level (large or small) of the interface trap density Dit.
[0004]
As described above, the level of the interface trap density Dit is extremely important in the sense that it influences the device performance in many planar type devices. This interface trap density Dit naturally depends on the polishing state of the semiconductor surface, and also extremely sensitively depends on the oxide film formation process. For example, when the oxide film is formed by the dry oxidation method, the interface trap density Dit is extremely high, whereas in the wet oxidation method, the interface trap density Dit is extremely low.
[0005]
The generation of the interface trap depends on the state in which oxygen is bonded to the semiconductor atoms, and thus depends on the thickness of the oxide film. In recent years, with the miniaturization of elements, the oxide film gradually becomes thinner in accordance with the similarity law. However, the change in the oxide film thickness naturally affects the generation of interface traps. Since the natural oxide film contains pollutants in the atmosphere, the number of interface traps increases from the viewpoint of contamination. Even if the interface trap density Dit is low at the beginning of the oxide film formation, if the semiconductor substrate (wafer) is exposed to gas plasma widely used in the semiconductor device manufacturing process, the interface trap density Dit is reduced due to radiation damage or the like. Increase significantly.
[0006]
As described above, there are many causes for the increase in the interface trap in the element manufacturing process, and the increase / decrease in the interface trap is extremely fluid. Similar concerns are associated with the crystallinity of the semiconductor surface. That is, if impurities reach the crystal surface through a thin oxide film in various processes, the surface characteristics of the crystal naturally change in the direction of deterioration. Therefore, it is apparent that it is desirable to inspect the surface characteristics during the device manufacturing process in order to guarantee the integrity of the device manufacturing process.
[0007]
Actually, a method for inspecting the size and surface characteristics of the interface trap density Dit has been put into practical use and is used for evaluation of a semiconductor manufacturing element process. Two typical methods currently used in the semiconductor manufacturing process are described below with the main purpose of evaluating interface traps.
[0008]
(1) CV (capacitance-voltage) method
As a standard method for measuring the interface trap density, the CV (capacitance-voltage) method has been put into practical use from an early stage. In this method, the interface trap density Dit is measured using the same configuration as the gate electrode portion of the MOS transistor, and the capacitance (capacitance; C) between the gate electrode and the semiconductor layer is changed to a high frequency voltage while changing the gate voltage. And the quasi-static voltage, and the interface trap density Dit is determined from the dependence of the capacitance (C) on the gate voltage (V). Since the interface trap traps the optical carrier, a kind of electric capacity is formed at the interface. Since the relationship between the electric capacity and the interface trap density Dit is theoretically determined, the interface trap density Dit can be determined from the correspondence between theory and experiment.
[0009]
Although this method can accurately determine the interface trap density Dit, it is necessary to form a metal electrode on the oxide film in order to perform the measurement. Thus, if a semiconductor substrate (wafer) in the process of device manufacturing is extracted from the process and CV (capacitance-voltage) measurement is performed, a metal electrode unnecessary for device manufacturing is added to the wafer. The same wafer cannot be returned to the manufacturing process again. That is, this method is basically a destructive inspection method, and it is impossible to inspect all the wafers during the manufacturing process.
[0010]
Recently, a non-contact type CV method has been proposed in which a metal electrode is not formed on an oxide film, but the electrode is opposed to the oxide film through a gap. This method is a nondestructive inspection in that a metal electrode is not formed on the wafer, but a strong DC electric field is applied to the oxide film as long as the CV method is used. This means that the charge in the oxide film is forcibly moved, and the state of the wafer taken out from the process is changed. However, if ions or the like reach the semiconductor surface, the interface trap state changes, and the conventional CV method has a risk of changing the interface state in the measurement process. Therefore, the non-contact type CV method is essentially a destructive inspection.
[0011]
Further, the characteristics of the semiconductor surface are not determined solely by the interface traps, and the element characteristics are significantly affected by the crystallinity of the depletion layer. However, no information about the crystal perfection of the depletion layer can be obtained by the CV method. This is also a drawback of the CV method.
[0012]
(2) μ-wave photoconductive decay method
Recently, the μ (micro) wave photoconductive decay method has been used as an evaluation method of the interface trap density Dit. Originally this method was developed to measure minority carrier lifetime in semiconductor crystals. There are several definitions of lifetime, but the lifetime inside the crystal that is not affected by the crystal surface is generally called bulk lifetime or volume lifetime, and simply referred to as minority carrier lifetime means this volume lifetime. To do.
[0013]
Light is irradiated onto a wafer or the like to generate an optical carrier (excess carrier), and the disappearance process of the optical carrier is detected by reflection of μ waves. Although the conductivity of the wafer locally increases due to the generation of the optical carrier, the reflection of the μ wave depends on the conductivity of the wafer. Therefore, the magnitude of the reflection of the μ wave represents the abundance of the optical carrier. The time over which the reflection intensity of μ waves is measured and the reflection intensity decreases to 1 / e (where e is the base of natural logarithm) is defined as the photoconductive decay time. Often referred to as carrier lifetime.
[0014]
It has been found that this method evaluates and measures the (effective) minority carrier lifetime of the wafer and is strongly influenced by the wafer surface (including the interface if an oxide film is present) as a secondary phenomenon. It was done. That is, the volume life time can be measured by this method only in a limited case. Generally, it is strongly influenced by an interface trap and the like. Minority carrier lifetime (which is defined as surface lifetime versus volume lifetime) is strongly affected. That is, the effect that the optical carrier rapidly disappears on the surface and the effect that the optical carrier is stored for a long time on the surface are mixed. Therefore, depending on the surface condition of the wafer, the photoconductive decay time may be longer than the volume life time, or a photoconductive decay time much shorter than the volume life time may be observed.
[0015]
In this way, by utilizing the fact that the μ-wave photoconductive decay method is strongly influenced by the surface, this method may be used for evaluating the interface trap density Dit in special cases. Actually, when the interface trap density Dit increases due to irradiation damage due to plasma or the like, the μ-wave photoconductive decay time is shortened. This phenomenon occurs as a result of a significant decrease in the surface lifetime of the minority carriers, but the same phenomenon appears not only when the interface trap density Dit increases but also when defects in the crystal in the depletion layer increase. That is, a wider range of information than the CV method can be obtained by the μ-wave photoconductive decay method.
[0016]
Since the μ-wave photoconductive decay method does not bring a metal electrode or the like into contact with an oxide film, the measurement is completely non-contact and non-destructive. Therefore, when the semiconductor surface is evaluated by the μ-wave photoconductive decay method, unlike the CV method described above, the inspection can be performed without changing the state of the wafer extracted from the element manufacturing process. It is not impossible to return the inspected wafer to the manufacturing process.
[0017]
However, the observed photoconductive decay time or effective minority carrier lifetime is naturally strongly influenced by the minority carrier lifetime (volume lifetime) in the wafer. Therefore, in general, when the photoconductive decay time is long, it cannot be distinguished whether the cause is the crystal surface (surface life time) or the volume life time inside the wafer. The same determination cannot be made when the photoconductive decay time is short.
[0018]
[Problems to be solved by the invention]
As described above, when the interface trap density Dit is evaluated by the CV method, the interface state is disturbed because a strong electric field is applied to the oxide film from the outside, and the interface trap density before the CV method is applied. There is a risk that Dit information will be lost. In order to avoid this danger, it is necessary not to give a large electric field change to the interface at the measurement stage.
[0019]
Moreover, although the crystallinity of the depletion layer cannot be evaluated by the CV method, it is the characteristics of the surface layer (depletion layer) including the interface that actually affects the element characteristics. Therefore, an evaluation method including the state of the depletion layer is required.
[0020]
Although the method of evaluating the crystal (wafer) surface by the μ-wave photoconductive decay method is simple, as described above, the surface cannot be accurately evaluated unless the effect of the volume life time inside the wafer is separated.
[0021]
The present invention has been made in view of such problems, and an object of the present invention is to provide a semiconductor surface evaluation method and apparatus using a surface photovoltage that can easily and accurately evaluate a crystal surface.
[0022]
[Means for Solving the Problems]
  The semiconductor surface evaluation method by the surface photovoltage according to the present invention uses laser light as a pulse signal.Rectangular wave with a pulse width of 100 μs or lessModulating into pulsed light, irradiating the surface of the semiconductor crystal with the pulsed light, detecting the generated surface photovoltage by capacitive coupling, and evaluating the crystal characteristics of the surface of the semiconductor crystal based on the decay time of the surface photovoltage It is characterized by that.
[0023]
In this case, the laser light preferably has a light transmission length shorter than the diffusion length of minority carriers in the semiconductor crystal.
[0024]
  In the semiconductor surface evaluation method using the surface photovoltage, the laser beam preferably has a wavelength of 488 nm.New. Further, the surface photovoltage is such that two electrodes are arranged above the semiconductor crystal via a gap or an insulating film, the electrode far from the semiconductor crystal is grounded, and the photovoltage is applied from the near electrode. Can be detected by capacitive coupling. In this case, the electrode can be a transparent electrode, and the pulsed light can be incident on the semiconductor crystal through the transparent electrode.
[0025]
  A semiconductor surface evaluation apparatus using surface photovoltage according to the present invention is an apparatus for evaluating crystal characteristics of a surface of a semiconductor crystal., Les-A light source that emits laser light and the laser light as a pulse signalRectangular wave with a pulse width of 100 μs or lessA pulsed light irradiating means for modulating the pulsed light and irradiating the surface of the semiconductor crystal with the pulsed light, a surface photovoltage detecting means for detecting the surface photovoltage generated in the semiconductor crystal by capacitive coupling, and the decay time of the surface photovoltage. And means for evaluating the crystal characteristics of the surface of the semiconductor crystal.
[0026]
  In this semiconductor surface evaluation apparatus using surface light voltage, the laser light preferably has a wavelength of 488 nm.New. Further, the surface photovoltage detection means can be configured to have two electrodes disposed above the semiconductor crystal via a gap or via an insulating film. In this case, the electrode closer to the semiconductor crystal The photovoltage is taken out of the electrode, and the far electrode is grounded. The electrode can be a transparent electrode, and the pulsed light can be incident on the semiconductor crystal through the transparent electrode.
[0027]
In the present invention, a laser whose light transmission length is sufficiently shorter than, for example, the diffusion length of minority carriers in the semiconductor crystal to be evaluated, and is comparable to or less than the depletion layer formed on the crystal surface. After modulating the light into rectangular pulse light, the semiconductor crystal is irradiated with this pulsed light, so that a surface photovoltage is generated from the surface of the semiconductor crystal, and this is detected to non-destruct the crystal characteristics of the surface of the semiconductor crystal. Can be detected.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In this specification, p-type silicon is used as an example of a semiconductor crystal. However, this is for ease of understanding, and the present invention is not limited to application to p-type silicon. is there.
[0029]
First, the principle of the present invention will be described. The present invention evaluates a semiconductor surface by surface photovoltage. In the present invention, a weak voltage generated on the surface of the semiconductor wafer when the semiconductor surface is irradiated with light of a specific wavelength is detected without applying an external voltage to the oxide film or the interface. Since this generated voltage is generated on the semiconductor surface by light irradiation, it is generally called “surface photovoltage”. However, the magnitude of the generated voltage is 1 mV or less, as will be mentioned later, and the CV method. Compared to the value of 1V or higher applied at 1, the effect of the surface photovoltage on the state of the interface is negligible.
[0030]
The surface photovoltage itself was discovered by scholars in the United States in the 1950s, but because the phenomenon is complicated, it was hardly elucidated at that time, and the generation mechanism was revealed after 1970. According to the reported research results, the surface photovoltage is generated due to the oxide film charge existing in the oxide film formed on the surface of the wafer or the like. This oxide film charge forms an electric field on the wafer surface, but the resulting cause of the surface photovoltage is the electric field formed on the wafer surface. Therefore, even if light is applied to the wafer to generate a photocarrier, a surface photovoltage is not generated unless an electric field is present on the wafer surface. This is a significant difference from the fact that the μ-wave photoconductive decay method can obtain a μ-wave reflected signal regardless of the presence or absence of an oxide film charge (surface electric field). That is, the μ-wave photoconductive decay method can obtain a signal even when the surface electric field (oxide charge) is zero, but no surface photovoltage is generated.
[0031]
As can be seen from the generation mechanism of the surface photovoltage described above, the surface photovoltage is a phenomenon unique to the surface. As long as the wavelength of the light that irradiates the wafer satisfies a certain condition described later, unlike the μ-wave photoconductive decay method, information inside the wafer Will not be mixed. Therefore, when the interface trap density Dit is evaluated using the surface photovoltage, it is possible to remove the drawbacks of the μ-wave photoconductive decay method that is disturbed by the volume life time, as will be described later.
[0032]
Next, the relationship between the interface trap density Dit and the surface photovoltage will be described. FIG. 1 is a diagram for explaining generation of a surface potential due to oxide film charges. A surface potential is generated on the wafer surface by the oxide film charge, and an electric field is formed. In other words, a depletion layer (space charge layer) is formed on the wafer surface as shown in FIG.
[0033]
There is a natural oxide film on the surface of the semiconductor wafer that has not been heat-treated, and a thermal oxide film is present on the wafer that has been heat-treated. In any case, an oxide film charge exists in the oxide film. This charge is often positive for p-type wafers and negative for n-type wafers. Therefore, in many cases, a surface potential is generated on the wafer surface, and there is a depletion layer in which majority carriers are depleted in accordance with the charge of the oxide film. For example, in the case of a p-type silicon wafer having a resistivity of 0.1 Ωm used for LSI manufacturing, when a thermal oxide film is formed, 1 mC / m is contained in the oxide film.2Positive charge (fixed oxide film charge) is naturally generated, and a depletion layer having a width of about 1 μm is formed. When this is irradiated with an argon laser beam, the light transmission length is almost equal to the depletion layer width, so that most of the optical carriers are generated in the depletion layer. As a result, almost all minority carriers (in this case, electrons having a negative charge) of the photocarriers are absorbed by the positive oxide film charges, and almost all remain inside the depletion layer. On the contrary, the majority carriers (positive holes in this case) of the photocarriers are repelled by the positive oxide film charges and discharged out of the depletion layer.
[0034]
The entry of minority carriers into the depletion layer means the generation of surface photovoltage. This is because, when minority carriers enter the depletion layer, the effect of the positive oxide film charge is canceled, and the surface potential indicated by φs in FIG. 1 slightly decreases, and this is caused as a surface photovoltage by an external circuit. Because it is observed. However, the electrode that detects the surface photovoltage is electrically separated from the oxide film, which is an insulator, and cannot contact the wafer surface. Therefore, the surface photovoltage is measured by capacitive coupling through the oxide film.
[0035]
There are almost no majority carriers (positive holes in this case) according to the surface potential (in other words, the amount of oxide film charge) inside the depletion layer. Therefore, the minority carrier (minority carrier portion of the optical carrier) that has entered the depletion layer survives for a long time because there is no partner to recombine. That is, the surface photovoltage once generated does not decrease easily.
[0036]
However, when the interface trap density Dit is high, minority carriers easily recombine with holes generated thermally through the interface trap and disappear. As a result, the surface photovoltage decreases rapidly. Therefore, the interface trap density Dit can be evaluated by measuring the decay time of the surface photovoltage.
[0037]
Next, the relationship between depletion layer characteristics and surface photovoltage will be described. The (small number) photocarriers attracted to the depletion layer are not only annihilated via the interface trap, but there are other recombination processes. One of them is recombination through crystal defects in the depletion layer. That is, when a foreign substance such as a metal atom or a crystal defect is present in the depletion layer, a recombination center is formed, and excess carriers are bonded to holes inside the wafer and disappear. Thus, the decay time of the surface photovoltage reflects the state of the semiconductor surface.
[0038]
Therefore, the longer the surface photovoltage decay time, the closer the crystallinity of the wafer surface is.
[0039]
The present invention is configured according to the above principle, and an embodiment of the present invention will be specifically described below with reference to FIG. FIG. 2 is a diagram showing a semiconductor surface evaluation apparatus using surface light voltage. A sample wafer 2 is disposed on a grounded metal stage 1, and a laminate of a mylar sheet 3, a transparent electrode 4, a glass plate 5, and a transparent electrode 6 is disposed on the sample wafer 2. Yes. The uppermost transparent electrode 6 is grounded. Above this laminated body, a lens 7, an ND filter 8, and a mirror 9 are arranged so as to be positioned on an optical axis perpendicular to the surface of the sample wafer 2. On top, an AOM (acousto-optic modulator) 11 and an Ar laser light source 10 are arranged. The laser light source 10 emits argon laser light having a wavelength of 488 nm, for example. The AOM 11 modulates the argon laser light in synchronization with the pulse from the pulse generator 13 to obtain, for example, a pulse having a pulse width of 100 μs or less. Therefore, after the laser beam transmitted from the argon laser light source 10 is reflected by the mirror 9 via the AOM 11, the optical axis thereof is changed in a direction perpendicular to the surface of the sample wafer 2, and the ND filter 8 and the lens 7 are further changed. Then, the sample wafer 2 is irradiated through the transparent electrode 6, the glass plate 5, the transparent electrode 4 and the mylar sheet 3.
[0040]
The surface photovoltage generated on the surface of the sample wafer 2 by the incidence of the pulsed light is detected by the lower transparent electrode 4 facing the sample wafer 2 through the insulating mylar sheet 3, and this surface photovoltage is transparent. The signal is input from the electrode 4 to the preamplifier 15, amplified, and then input to the oscilloscope 14. On the other hand, the oscilloscope 14 receives a pulse signal from the pulse generator 13. The output pulse of the pulse generator 13 is also input to the AOM driver 12, and the AOM 11 is driven by the driver 12.
[0041]
Next, the operation of this embodiment will be described. The pulse generator 13 outputs a predetermined pulse signal to the AOM driver 12, and the AOM 11 modulates the laser light from the laser light source 10 with the pulse signal to obtain a predetermined rectangular wave pulse having a pulse width of 100 μs or less. This rectangular wave pulse is reflected by the mirror 9, attenuated to an appropriate amount of light by the ND filter 8, converged by the lens 7, and enters the surface of the sample wafer 2.
[0042]
By irradiation with pulsed light, a photovoltage is generated on the surface of the sample wafer 2 and immediately attenuates. FIG. 3 is a voltage waveform diagram (output diagram of oscilloscope bright lines) showing the generation and attenuation of the surface photovoltage. The surface light voltage attenuation characteristics of FIG. 3 are obtained by converting a voltage signal waveform into a digital signal and storing it, and then outputting the stored waveform to a printer. This voltage waveform shows that when a pulsed light with a pulse width of 100 μs is irradiated, a photovoltage is generated on the surface of the sample wafer at the rise of the pulse, and the photovoltage is attenuated at the fall of the light pulse. . In the voltage waveform as shown in FIG. 3, the time during which the voltage is 1 / e of the maximum value is defined as the surface light voltage decay time.
[0043]
The surface photovoltage is detected by the transparent electrode 4 and then input to the preamplifier 15, amplified by, for example, 100 times by the preamplifier 15, and then displayed on the oscilloscope 14. The pulse signal of the pulse generator 13 is also input to the oscilloscope 14, and the oscilloscope 14 displays the pulse signal and the photovoltage simultaneously.
[0044]
As described above, the decay time of the surface photovoltage reflects the state of the semiconductor surface. Accordingly, the longer the surface photovoltage decay time, the closer the crystallinity of the wafer surface is. Therefore, based on the decay time of the photovoltage displayed on the oscilloscope 14, the surface state of the sample wafer 2, that is, the crystallinity can be evaluated.
[0045]
In order to excite the photovoltage, it is necessary to excite the photocarrier in the semiconductor by light irradiation. In addition, at this time, the photocarrier generation region must be near the semiconductor surface. This can be expressed using mathematical formulas as follows.
[0046]
αLn>> 1 (1)
[0047]
In the above formula, α is a light absorption coefficient, and is determined by the type of semiconductor and the wavelength of light. LnIs the diffusion length of minority carriers (in this case electrons). 1 / α has a unit of length, and if this is Lα (= 1 / α), it means the transmission length of light in the semiconductor. Rewriting equation (1)
Ln>> Lα (2)
It becomes. That is, the light transmission length needs to be sufficiently shorter than the minority carrier diffusion length, but in the case of a p-type silicon crystal, blue light such as argon laser light (wavelength) is used except for a special case where Ln is several μm or less. 488 nm) satisfies this condition.
[0048]
The condition shown in equation (1) or (2) limits the photocarrier generation to the surface region, but this makes the photocarrier unaffected by volume life time. This is apparent from the fact that when the light transmission length is sufficiently smaller than the diffusion length, the light cannot distinguish the length of the diffusion length. Therefore, as long as short wavelength light is used, the surface photovoltage decay time is not affected by the volume life time unlike the μ-wave photoconductive decay method.
[0049]
Next, the time for irradiating light to generate a photocarrier will be described. As is well known in the CV method, the charge density in the depletion layer on the semiconductor surface does not respond to rapid voltage changes. That is, the charge inside the depletion layer does not leak outside when the voltage change is about 10 kHz or more. Therefore, if the light irradiation time is about 100 μs or less, minority carriers that have entered the depletion layer do not go out of the depletion layer and recombine with holes inside the depletion layer.
[0050]
  Therefore, it is desirable that the duration of the light pulse for irradiating light is about 100 μs or less. Conversely, when the pulse width exceeds 100 μs, the charge inside the depletion layer leaks from the wafer surface toward the inside, and finally the waferBack sideReaching the depletion layer on the backside of the wafer. As a result, the effect of the back surface of the wafer is mixed and analysis becomes difficult.
[0051]
The measurement of the surface photovoltage can be performed by capacitive coupling. Therefore, the surface photovoltage detection electrode may be disposed on the wafer via a gap, and in principle, the surface photovoltage measurement can be performed in a non-contact manner.
[0052]
However, if the electrodes are arranged on the wafer through the gap, the apparatus becomes expensive. In order to reduce the device cost, the sensing electrode may be brought into contact with the oxide film through a thin polymer insulating film or the like. In general, since the oxide film is not destroyed by contact with the polymer insulating film, it may be brought into contact with the oxide film through the polymer insulating film or the like in a clean environment. In general, since the oxide film is not destroyed by contact with the polymer insulating film, even if the polymer insulating film is brought into contact with the oxide film in a clean environment, the destruction measurement is not performed.
[0053]
The electrode for detecting the surface photovoltage needs to be transparent to light or to be partially transparent to light, such as a metal net. Otherwise, the wafer cannot be irradiated with light. It is necessary to bring the back surface of the wafer into contact with a metal or conductive material base in the widest possible area, and the metal or conductive base must be electrically grounded. Moreover, when irradiating light from a back surface, you may irradiate a wafer from a wafer back surface using a transparent electrode.
[0054]
When the optical power is about 20 μW, the surface photovoltage signal is about 1 mV or less, but this voltage signal is amplified about 100 times with a wide-area amplifier, and the output of the amplifier is introduced into a broadband oscilloscope. For example, when the light irradiation is stopped after 100 μs, the surface photovoltage that once rises sharply decreases.
[0055]
The surface photovoltage decay time indicates how long minority carriers among the photocarriers that enter the depletion layer survive in the depletion layer. Conversely, the surface photovoltage decay time is the time for the photocarrier to disappear upon recombination. The disappearance of the photocarrier includes a state in which charges are effectively neutralized. As described above, the recombination of minority carriers depends on the interface trap density Dit and the crystal defects in the depletion layer. However, the amount of minority carriers (holes) entering the depletion layer from the inside of the wafer is Dependent.
[0056]
In the 1950s, it was predicted that the surface photovoltage decay time might give the volume life time of the wafer (EOJohson 1957: Journal of Applied Physics, volume 28, Number 11 pp.1349-1353). . However, since the decay time of the surface photovoltage generally depends on the wavelength of the excitation light, it is not possible to interpret an experiment in which the wavelength is not specified. In addition, when the wavelength is not short, the surface life time and the volume life time are measured in parallel as in the case of the μ-wave photoconductive decay method, so that an accurate volume life time cannot be obtained. Therefore, the interpretation of the surface photovoltage attenuation characteristic shown in FIG. 3 is a novel one based on the research results of the present inventors, unlike the interpretation of the above-mentioned literature, and the present invention is excellent based on the theory of the present inventors. It is effective.
[0057]
In addition to the above method, there are various methods for generating pulsed light. For example, pulsed light can be generated by driving a semiconductor laser and a light emitting diode with a rectangular short pulse current. Alternatively, short pulse light may be formed by selecting short wavelength light from a light source such as a halogen lamp with an appropriate filter and using a mechanical shutter.
[0058]
【The invention's effect】
According to the present invention, the state of the semiconductor crystal surface defined by the depletion layer and the interface can be easily evaluated without being disturbed by the carrier lifetime in the crystal. Since the present invention can be carried out without bringing the metal electrode into direct contact with the wafer having the oxide film, it is a nondestructive inspection, and a total inspection of the wafer is also possible.
[0059]
Further, according to the present invention, it is possible to detect the surface potential, and hence the presence and sign of the oxide film charge. That is, when the surface potential is positive, that is, when the oxide film charge is positive, the surface photovoltage appears in the negative direction, and when the sign of the oxide film charge is negative, the sign of the surface photovoltage is positive. The sign of charge and surface potential can be determined. Accordingly, when measuring the lifetime of the wafer by the μ-wave photoconductive decay method, it is possible to separately grasp whether the length of the decay time is due to the influence of the surface potential. As a result, it is possible to correctly interpret the measurement result by the μ-wave photoconductive decay method.
[0060]
In particular, in the case of silicon crystal, the positive oxide film charge contributes to the generation of the surface photovoltage in the case of p-type and the negative oxide film charge in the case of n-type. Therefore, the conductivity (p or n) of the wafer can be determined from the sign of the surface photovoltage. In addition, real-time measurement is possible and results can be determined immediately.
[Brief description of the drawings]
FIG. 1 is an energy level diagram for explaining a mechanism of generating a surface photovoltage.
FIG. 2 is a diagram showing a semiconductor surface evaluation apparatus according to an embodiment of the present invention.
FIG. 3 shows an optical voltage waveform detected by a method of an embodiment of the present invention, and is an output diagram of an oscilloscope emission line, showing attenuation characteristics of a surface photovoltage excited by pulsed light.
[Explanation of symbols]
1: Metal stage
2: Sample wafer
3: Mylar sheet
4, 6: Transparent electrode
5: Glass plate
10: Ar laser light source
14: Oscilloscope

Claims (10)

レーザ光をパルス信号でパルス幅が100μs以下の矩形波パルス光に変調し、このパルス光を半導体結晶の表面に照射し、発生する表面光電圧を容量結合により検知し、この表面光電圧の減衰時間をもとに前記半導体結晶の表面の結晶特性を評価することを特徴とする表面光電圧による半導体表面評価方法。The laser light is modulated into a rectangular wave pulse light with a pulse width of 100 μs or less with a pulse signal, the surface of the semiconductor crystal is irradiated with this pulse light, the generated surface photovoltage is detected by capacitive coupling, and the decay time of this surface photovoltage is determined. A method for evaluating a semiconductor surface by a surface photovoltage, characterized in that crystal characteristics of the surface of the semiconductor crystal are evaluated. 前記レーザ光の光の透過長が前記半導体結晶中の少数担体の拡散長より短いことを特徴とする請求項1に記載の表面光電圧による半導体表面評価方法。  2. The semiconductor surface evaluation method according to claim 1, wherein a transmission length of the laser beam is shorter than a diffusion length of minority carriers in the semiconductor crystal. 前記レーザ光は波長が488nmであることを特徴とする請求項1又は2に記載の表面光電圧による半導体表面評価方法。  3. The semiconductor surface evaluation method according to claim 1, wherein the laser beam has a wavelength of 488 nm. 前記表面光電圧は、2枚の電極を前記半導体結晶の上方に、空隙を介し又は絶縁膜を介して配置し、前記半導体結晶に遠い方の電極を接地し、近い方の電極から光電圧を取り出すことによって容量結合により検知することを特徴とする請求項1乃至のいずれか1項に記載の表面光電圧による半導体表面評価方法。In the surface photovoltage, two electrodes are arranged above the semiconductor crystal via a gap or an insulating film, the electrode far from the semiconductor crystal is grounded, and the photovoltage is taken out from the near electrode. semiconductor surface evaluation method by surface photovoltage according to any one of claims 1 to 3, characterized in that to detect by capacitive coupling by. 前記電極は透明電極であり、この透明電極を介して前記パルス光を前記半導体結晶に入射することを特徴とする請求項1乃至のいずれか1項に記載の表面光電圧による半導体表面評価方法。The electrode is a transparent electrode, a semiconductor surface evaluation method by surface photovoltage according to any one of claims 1 to 4, wherein the incident the pulsed light through the transparent electrode on the semiconductor crystal. 半導体結晶の表面の結晶特性を評価する装置において、レーザ光を出射する光源と、前記レーザ光をパルス信号でパルス幅が100μs以下の矩形波パルス光に変調し、このパルス光を前記半導体結晶の表面に照射するパルス光照射手段と、半導体結晶で発生する表面光電圧を容量結合により検知する表面光電圧検知手段と、この表面光電圧の減衰時間をもとに前記半導体結晶の表面の結晶特性を評価する手段と、を有することを特徴とする表面光電圧による半導体表面評価装置。An apparatus for evaluating the crystal properties of the surface of the semiconductor crystal, said light source for emitting a record laser light, the pulse width the laser light pulse signal is modulated in the following square wave pulse light 100 [mu] s, the pulse light semiconductor The pulsed light irradiation means for irradiating the surface of the crystal, the surface photovoltage detection means for detecting the surface photovoltage generated in the semiconductor crystal by capacitive coupling, and the crystal characteristics of the surface of the semiconductor crystal based on the decay time of the surface photovoltage A semiconductor surface evaluation apparatus using a surface photovoltage. 前記レーザ光は、光の透過長が半導体結晶中の少数担体の拡散長より短いものであることを特徴とする請求項6に記載の表面光電圧による半導体表面評価装置。7. The semiconductor surface evaluation apparatus according to claim 6, wherein the laser light has a light transmission length shorter than a diffusion length of minority carriers in the semiconductor crystal. 前記レーザ光は波長が488nmであることを特徴とする請求項6又は7に記載の表面光電圧による半導体表面評価装置。8. The semiconductor surface evaluation apparatus according to claim 6, wherein the laser light has a wavelength of 488 nm. 前記表面光電圧検知手段は、前記半導体結晶の上方に空隙を介し又は絶縁膜を介して配置された2枚の電極を有し、前記半導体結晶に近い方の電極から光電圧を取り出し、遠い方の電極は接地することを特徴とする請求項6乃至8のいずれか1項に記載の表面光電圧による半導体表面評価装置。The surface photovoltage detecting means has two electrodes arranged above the semiconductor crystal via a gap or an insulating film, and takes out the photovoltage from the electrode closer to the semiconductor crystal, 9. The semiconductor surface evaluation apparatus using a surface photovoltage according to claim 6 , wherein the electrode is grounded. 前記電極は透明電極であり、この透明電極を介して前記パルス光を前記半導体結晶に入射することを特徴とする請求項6乃至9のいずれか1項に記載の表面光電圧による半導体表面評価装置。10. The semiconductor surface evaluation apparatus according to claim 6, wherein the electrode is a transparent electrode, and the pulsed light is incident on the semiconductor crystal through the transparent electrode. 11.
JP23500797A 1997-08-29 1997-08-29 Semiconductor surface evaluation method and apparatus using surface photovoltage Expired - Lifetime JP3650917B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23500797A JP3650917B2 (en) 1997-08-29 1997-08-29 Semiconductor surface evaluation method and apparatus using surface photovoltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23500797A JP3650917B2 (en) 1997-08-29 1997-08-29 Semiconductor surface evaluation method and apparatus using surface photovoltage

Publications (2)

Publication Number Publication Date
JPH1174325A JPH1174325A (en) 1999-03-16
JP3650917B2 true JP3650917B2 (en) 2005-05-25

Family

ID=16979691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23500797A Expired - Lifetime JP3650917B2 (en) 1997-08-29 1997-08-29 Semiconductor surface evaluation method and apparatus using surface photovoltage

Country Status (1)

Country Link
JP (1) JP3650917B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659734B2 (en) * 2007-03-07 2010-02-09 Qcept Technologies, Inc. Semiconductor inspection system and apparatus utilizing a non-vibrating contact potential difference sensor and controlled illumination
JP5091795B2 (en) * 2008-08-04 2012-12-05 学校法人日本大学 Crystallinity evaluation apparatus and crystallinity evaluation method for silicon semiconductor thin film
JP6931708B2 (en) * 2017-02-10 2021-09-08 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. How to evaluate semiconductor structure
JP7172556B2 (en) * 2018-12-19 2022-11-16 株式会社Sumco Method for manufacturing polycrystalline diamond free-standing substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5881944U (en) * 1981-11-27 1983-06-03 株式会社日立製作所 Semiconductor wafer inspection equipment
JPS6144438A (en) * 1985-07-12 1986-03-04 Hitachi Ltd Device for measuring semiconductor characteristic
US4812756A (en) * 1987-08-26 1989-03-14 International Business Machines Corporation Contactless technique for semicondutor wafer testing
JP2523878B2 (en) * 1989-06-17 1996-08-14 ローム株式会社 Semiconductor device evaluation equipment
JPH0448628A (en) * 1990-06-14 1992-02-18 Hitachi Ltd Measuring method for impurity of semiconductor surface

Also Published As

Publication number Publication date
JPH1174325A (en) 1999-03-16

Similar Documents

Publication Publication Date Title
US4712057A (en) Method of examining and testing an electric device such as an integrated or printed circuit
US8952338B2 (en) Crystalline quality evaluation apparatus for thin-film semiconductors, using μ-PCD technique
JPH02119236A (en) Method and device for deciding minority carrier diffusion length from linear constant photon-flux photovoltaic measured value
JP2005277417A (en) Method and system for determining one or a plurality of characteristics of sample
US20080036464A1 (en) Probes and methods for semiconductor wafer analysis
JP3650917B2 (en) Semiconductor surface evaluation method and apparatus using surface photovoltage
JPH08139146A (en) Lifetime evaluation method for semiconductor surface
JPH06132373A (en) Lifetime evaluation method and device of semiconductor material
Jun et al. Charge trapping in irradiated SOI wafers measured by second harmonic generation
US7158284B2 (en) Apparatus and methods of using second harmonic generation as a non-invasive optical probe for interface properties in layered structures
US20070188761A1 (en) Combined modulated optical reflectance and electrical system for ultra-shallow junctions applications
JPH077060A (en) Method and device for evaluating semiconductor device
Damianos et al. Second harmonic generation for contactless non-destructive characterization of silicon on insulator wafers
JPS6242537Y2 (en)
JPH07240450A (en) Method for measuring carrier life
Ionica et al. Second harmonic generation: A non-destructive characterization method for dielectric-semiconductor interfaces
EP1382958B1 (en) System and method for measuring properties of a semiconductor substrate in a non-destructive way
US20080182347A1 (en) Methods for monitoring ion implant process in bond and cleave, silicon-on-insulator (SOI) wafer manufacturing
RU2515415C1 (en) Method to control defect structure of epitaxial silicon layers on dielectric substrates
JP2004055935A (en) Ac surface photovoltaic measuring apparatus and non-destructive impurity concentration measuring method of semiconductor surface using it
RU2009575C1 (en) Method of contact-free determining of characteristics of silicon plates provided with internal getter
JPS59150443A (en) Semiconductor carrier life time measuring apparatus
JPH0544187B2 (en)
JPH06338547A (en) Method and device for evaluating silicon wafer
Qian et al. Second harmonic modulated photo-reflectance imaging of integrated circuits

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080304

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term