JP3647429B2 - アイソクロナスデータストリーム接続の確立装置及び方法 - Google Patents
アイソクロナスデータストリーム接続の確立装置及び方法 Download PDFInfo
- Publication number
- JP3647429B2 JP3647429B2 JP2002245708A JP2002245708A JP3647429B2 JP 3647429 B2 JP3647429 B2 JP 3647429B2 JP 2002245708 A JP2002245708 A JP 2002245708A JP 2002245708 A JP2002245708 A JP 2002245708A JP 3647429 B2 JP3647429 B2 JP 3647429B2
- Authority
- JP
- Japan
- Prior art keywords
- bridge
- isochronous
- delay
- parameterizable
- isochronous delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
- H04L12/462—LAN interconnection over a bridge based backbone
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Description
【０００１】
発明の背景
本発明は、端末を接続できる複数のデジタルバスを具備するデジタルバスネットワークの技術に関する。
【０００２】
上記のようなネットワークにおいては、アナログ型及び／又はデジタル型のオーディオ端末（装置とも言う）及び／又はビデオ端末（装置とも言う）を相互に接続することができ、それらの端末間でオーディオビジュアル信号を相互に交換できる。端末として属するものを列挙すれば、例えば、テレビ受像機（衛星、ＲＦチャネル、ケーブル、ｘＤＳＬ及びその他の手段を使用する）、テレビジョンセット、ビデオテープレコーダ、スキャナ、デジタルシネマカメラ、デジタルカメラ、ＤＶＤリーダ、コンピュータ、パーソナルデジタルアシスタント（ＰＤＡ）、プリンタなどの機器（これらに限定されるわけではない）が挙げられる。
【０００３】
本発明はＩＥＥＥ１３９４型デジタルバスネットワークに特に適用できるが、それに限定されない。ＩＥＥＥ１３９４規格は、「IEEE Std 1394-1995, Standard for High Performance Serial Bus」及び「IEEE Std 1394a-2000, Standard for High Performance Serial Bus（Supplement）」という２つの参考文献に記載されていることはよく知られている。また、第３の文献「IEEE P1394.1 Draft 0.17 Standard for High Performance Serial Bus bridges」は、様々に異なるＩＥＥＥ１３９４型バスを接続する方法を説明している。
【０００４】
更に詳細には、本発明は、デジタルバスのネットワークの中で少なくとも１つのエントリ端末、すなわち、トーカと、少なくとも１つの宛先端末、すなわち、リスナとの間にアイソクロナスデータストリームをセットアップする方法に関する。
【０００５】
一般に、デジタルバスネットワークといえば、同種ネットワーク（homogeneous network）であることが思い起こされるであろう。同種ネットワークにおいて、デジタルバスは同種ブリッジ（homogeneous bridge）を介して相互に接続される。各同種ブリッジは第１のポータルと、第２のポータルとを有し、それらのポータルのそれぞれに１つずつのデジタルバスが接続されている。各ブリッジはその第１のポータルに接続するバスから第２のポータルに接続する別のバスへパケットを転送するために使用される。
【０００６】
各ブリッジに関連して、一方のポータルから他方のポータルへクロスする各方向ごとにアイソクロナス遅延（「遅延」という言葉は「ある時限」として定義されている）が存在している。このアイソクロナス遅延は、ブリッジが１つのアイソクロナスパケットをその一方のポータルから他方のポータルへ通過させるのに要する時間を表す。
【０００７】
アイソクロナス遅延は、主に、ネットワーク中でアイソクロナスパケット（ＣＩＰ、すなわち、common isochronous packets（共通アイソクロナスパケット）とも呼ばれる）を搬送するために使用される。ＣＩＰは、そのパケットが宛先アプリケーションにより消費されなければならない時間を示す絶対時間に関する情報を含む。このタイミング情報は、単一のバス（エントリ端末、すなわち、「トーカ」と、宛先端末、すなわち、「リスナ」とは同じデジタルバスに接続されている）を介して転送されるパケットに対するアイソクロナスイニシエータにより計算される。しかしながら、「トーカ」、すなわち、エントリ端末と、「リスナ」、すなわち、宛先端末との間にいくつかのブリッジが存在している場合、ブリッジのクロスにより導入される待ち時間のために、ＣＩＰに含まれる情報が最新の情報ではなくなることが起こるであろう。この状況を防止するために、トーカ端末とリスナ端末との間の各ブリッジは、ＣＩＰパケットに含まれるタイミング情報をそのブリッジに固有のアイソクロナス遅延（そのブリッジにより相互に接続される２つのバスの間の転送時間）によって増加させる。
【０００８】
現在、ＩＥＥＥ１３９４バスの場合の上記の規格に従えば、各ブリッジは、クロス方向ごとに、一定のアイソクロナス遅延と関連させられている。言い換えれば、ブリッジを介して１つのバスから別のバスへ転送されるパケットは、それらのパケットがどのストリームに属しているかに関わらず、同じアイソクロナス遅延をもって処理される。
【０００９】
また、本発明の特定の一実施形態は、異種ネットワーク（heterogeneous network）と呼ばれる新たな種類のデジタルバスネットワークにも関する。この異種ネットワークでは、それに含まれるデジタルバスが相互に直接接続されているか、先に述べた同種ブリッジを介して接続されているか、あるいは少なくとも１つの交換ネットワークを介し、異種ブリッジ（heterogeneous bridge）を介して接続されている。
【００１０】
異種バスの各々はデジタルバスの１つが接続される第１のポータルと、交換ネットワークが接続される第２のポータルとを有する。交換ネットワークは複数のリンクにより相互に接続された複数のノードを有する。それらのリンクは、例えば、ＩＥＥＥ１３５５規格に従った２方向データ転送に使用される種類のリンクである。ＩＥＥＥ１３５５規格は文献「Std 1355-1995 Standard for Heterogeneous InterConnect（HIC）（Low Cost Low Latency Scalable Serial Interconnect）（aka ISO／IEC 14575 DIS）」により定義されている。
【００１１】
この種の異種ネットワークは次のように動作する。オーディオビジュアル信号を受信することを要求する第１のデジタルバスに接続された第１の端末（エントリ端末、すなわち、トーカ）と、その信号を端末に与えることができる第２のデジタルバスに接続された第２の端末（宛先端末、すなわち、リスナ）との間で、１つ以上のブリッジを介し、おそらくは交換ネットワークを介して接続がセットアップされる。
【００１２】
「エントリ端末」又は「トーカ」という用語は、例えば、デジタルカメラ、デジタルシネマカメラ、デジタル出力ＤＶＤリーダ又はアナログ／デジタル変換器を通した場合のアナログ装置を意味するものである。
【００１３】
また、デジタルバスの（同種又は異種）ネットワークは、例えば、特に、住居内部で配分するために動画のリアルタイム交換を可能にする家庭用オーディオビジュアルネットワークである。これが異種型ネットワークである場合、そのネットワークは、例えば、高ビットレート交換ネットワークを具備する。
【００１４】
ここで、ＩＥＥＥ１３９４バスの場合の上記の規格に従えば、現時点では、各ブリッジをクロス方向ごとに一定のアイソクロナス遅延と関連付けなければならない。このような事実に関連して、従来の技術のいくつかの主要な欠点を以下に提示する。
【００１５】
上記の制約は、アイソクロナスデータストリームがトーカと宛先端末との間でルーティング経路を通って進行する間に受ける総アイソクロナス遅延を選択することが不可能であるということを意味している。実際、総アイソクロナス遅延はルーティング経路に沿って含まれる様々な連続するブリッジのアイソクロナス遅延の和である。しかしながら、ブリッジのアイソクロナス遅延は一定でなければならないため、ストリームが被る総アイソクロナス遅延は一定であり、強制的に課されている。
【００１６】
そこで、特に、あらかじめセットアップされた、遅延が異なるストリームと同期させなければならない情報を新たなリスナに供給するなどの用途について、総アイソクロナス遅延を選択可能にする必要性が存在している。
【００１７】
多数の端末における到着の瞬時の時間を同期させることによって起こる問題は新たな問題である。事実、現時点では、いくつかのリスナが同一のストリーム（単一のトーカから送信されたストリーム）を同時に受信できるように保証することは不可能である。この場合、ストリーム接続は、トーカと各リスナとの間にいくつかのルーティング経路を並行してとることになる。ここで、先に説明した通り、各ルーティング経路でストリームが被る総アイソクロナス遅延は一定であり且つ強制的に課される遅延である。様々に異なるルーティング経路は一般に同じブリッジを含んでおらず、ブリッジの数も異なるため、それぞれの総アイソクロナス遅延が等しくなるような道理は皆無である。
【００１８】
従って、例えば、現時点では、デジタルバスネットワークにおいて、スピーカ（リスナ）が１つのトーカから送信される立体音データを同時に同期させて受信することは不可能である。
【００１９】
更に、ブリッジのアイソクロナス遅延が一定であるという上記のモデルが、ストリームとはかかわりなく同種ブリッジにのみ適用可能である場合もある。これは異種ブリッジには適用不可能である。言い換えれば、上記のモデルは、デジタルバスのネットワークが同種ネットワークである場合に限って適用可能なのであり、従って、本発明の１つの代替実施形態における関心点である異種デジタルバスネットワークには不適切である。
【００２０】
実際、上記のモデルにおいては、バスを介する搬送時間は一定であり、通常は無視できるほどであると想定している。これは、デジタルバスのみを具備する同種ネットワークの場合に実証されている。しかし、異種ネットワークの場合には、他のあらゆるデジタルバスと同様に、デジタルバスに接続されているどのような端末であっても、交換ネットワークを通過することになる。ところが、「真の」バスにおける転送時間とは異なり、交換ネットワークにおける転送時間は一定ではないという事実によって問題が起こる。実際、交換ネットワークを通るルーティング経路はストリームごとに異なるので、転送時間もストリームごとに異なる。更に、交換ネットワークにおける転送時間は一般に無視できるほど少なくはない。
【００２１】
発明の要約
本発明の目的は、特に、従来の技術の上記のような様々な欠点を克服することである。
【００２２】
更に詳細には、本発明の目的の１つは、トーカと１つ以上のリスナとの間でルーティング経路を介して進行するアイソクロナスデータストリームにより被る総アイソクロナス遅延の選択を可能にする、デジタルバスネット内でアイソクロナスデータストリーム接続をセットアップする方法を提供することである。
【００２３】
本発明の別の目的は、トーカといくつかのリスナとの間のアイソクロナスデータストリーム接続の場合に、異なるリスナに至るルーティング経路の各々で総アイソクロナス遅延を全く同一にすることを可能とするこの種の方法を提供することである。
【００２４】
本発明の別の目的は、同種型及び異種型の双方のデジタルバスネットによって実現できるこの種の方法を提供することである。
【００２５】
また、本発明の補足的目的は、交換ネットワークを具備する異種デジタルバスネットワークによって実現される場合に、ストリームが交換ネットワークを通過することにより導入される遅延（ストリームごとに異なる）を考慮に入れることを可能とするこの種の方法を提供することである。
【００２６】
これらの様々な目的並びに以下で明白になるであろうその他の目的は、本発明によれば、
複数のブリッジにより相互に接続されている複数のデジタルバスを具備するデジタルバスネットワークの少なくとも１つのブリッジにより接続される少なくとも１つのエントリ端末、すなわち、トーカと、少なくとも１つの宛先端末、すなわち、リスナとの間でアイソクロナスデータストリーム接続をセットアップする方法であって、該複数のブリッジの各々はアイソクロナス遅延と関連し、少なくとも該複数のブリッジのいくつかが所定値範囲内でパラメータ化可能であるアイソクロナス遅延と関連し、
（ａ）前記少なくとも１つのトーカ端末と前記少なくとも１つのリスナ端末との間に、パラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジを含む１つ以上のブリッジを具備する少なくとも１つのルーティング経路を獲得するステップと、
（ｂ）前記少なくとも１つのルーティング経路に含まれる各ブリッジについて、当該ブリッジのアイソクロナス遅延の値又はそれがとり得る値を獲得するステップと、
（ｃ）前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジに関して、前記少なくとも１つのルーティング経路をとる前記データストリーム接続が所定の総アイソクロナス遅延を受けるように、前記ブリッジのアイソクロナス値がとるべき選択値を選択するステップと、
（ｄ）前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つのブリッジに関して、前記ブリッジのパラメータ化可能なアイソクロナス遅延が前記選択値をとるように、前記ブリッジの少なくとも１つの資源を適応させ、具体化するステップとを備える方法によって達成される。
【００２７】
従って、本発明の一般的原理は、少なくとも１つの新規な種類のブリッジ、すなわち、パラメータ化可能なアイソクロナス遅延を伴うブリッジを使用することを含む。上記によれば、所定のストリームがトーカとリスナとの間で所定のルーティング経路を通って進行するときにストリームに適用されるべき所定の総アイソクロナス遅延を選択することが可能である。従って、この所定の総アイソクロナス遅延は従来技術の場合（先の説明を参照）とは異なり、強いて課されるものではない。総アイソクロナス遅延はむしろ容易に選択され、その値の範囲は、パラメータ化可能なアイソクロナス遅延を伴うブリッジの数が多ければ、それだけ広くなる。特定の一実施形態では、全てのブリッジがパラメータ化可能なアイソクロナス遅延ブリッジである。
【００２８】
また、ブリッジに関して、大きな値を有するアイソクロナス遅延を選択することにより、ネット中の好ましい緩衝手段としてこのブリッジのメモリを使用することが可能になる。
【００２９】
本発明の特定の一実施形態では、１つのトーカ端末と少なくとも２つのリスナ端末との間でアイソクロナスデータストリームがセットアップされ、前記方法は、
− 前記少なくとも２つのリスナ端末の各々に関して、前記少なくとも１つのトーカ端末と前記リスナ端末との間で、パラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジを含む１つ以上のブリッジを具備するルーティング経路を獲得するステップと、
− 前記データストリーム接続がとる前記少なくとも２つのルーティング経路の各々で前記データストリーム接続が同じ所定の総アイソクロナス遅延を受けるように、前記少なくとも２つのルーティング経路の各々に関して前記ステップ（ｂ）から（ｄ）を実行するステップとを含む。
【００３０】
従って、並行していくつかのルーティング経路をとるストリームに対して１つの同じ総アイソクロナス遅延を適用することができる。こうして、１つのトーカにより送り出されるデータがいくつかのリスナにより同期して受信されることになる。
【００３１】
「サラウンド」システムとして知られるシステムにおいて音響チェンバ（accoustic chamber）の位置どりを誤ると、音声信号の間に（約３０ｃｍの位置の誤りに対して１ｍｓ程度の）タイムラグが発生することがわかっている。この種のチェンバを意図している信号がたどる経路に応じてそれぞれ異なる期間で遅延を生じると、ユーザが知覚する音声信号が妨害を受ける。この問題を修正するために、本発明によるパラメータ化遅延を使用することができる。
【００３２】
また、前記少なくとも１つの適応され且つ具体化される資源は、パラメータ化可能なアイソクロナス遅延を伴う前記ブリッジに含まれるＦＩＦＯメモリである。
【００３３】
従って、ＦＩＦＯメモリのサイズはこのブリッジのパラメータ化可能なアイソクロナス遅延を増減させるために必要に応じて活用される。
【００３４】
本発明の特定の一実施形態においては、前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う各ブリッジの前記少なくとも１つの資源の適応及び具体化は、前記ブリッジのパラメータ化可能なアイソクロナス遅延の選択値が前記ブリッジによりいくつかのデータストリームの各々に適用されるように、前記いくつかのデータストリームに共通している。
【００３５】
従って、ブリッジのパラメータ化可能なアイソクロナス遅延を所定のクロス方向に関して調整し、それがとりうる値の範囲内の所定の値を取るならば、（例えば、ブリッジのリセット、又はパラメータ化アイソクロナス遅延を更新するための指令をブリッジが受信することに続いて起こる）次の修正まで、パラメータ化可能なアイソクロナス遅延はこの所定の値をとり続ける。次の修正に至るまで、ブリッジはパラメータ化可能なアイソクロナス遅延のこの所定の値をそのブリッジとクロスする全ての後続ストリームに対して適用する。
【００３６】
有利な変形例によれば、前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う各ブリッジの前記少なくとも１つの資源の適応及び具体化は、前記ブリッジのパラメータ化可能なアイソクロナス遅延の選択値が前記ブリッジにより特定の１つのデータストリームにのみ適用されるように、前記特定のデータストリームに固有である。
【００３７】
このため、ブリッジはいくつかのパラメータ化可能なアイソクロナス遅延を管理し、それらを各々特定の１つのストリームにその他の管理されるストリームとは無関係に選択的に適用する。ブリッジとクロスする各ストリームに新たなパラメータ化可能なアイソクロナス遅延が割り当てられる。
【００３８】
前記デジタルバスはＩＥＥＥ１３９４型デジタルバスであると有利である。
【００３９】
また、前記デジタルバスのネットワークは家庭用オーディオビジュアルネットワークであると有利である。
【００４０】
この種の家庭用オーディオビジュアルネットワークは、例えば、住居内で動画又は音声ファイルをリアルタイムで交換するために使用できる。
【００４１】
前記デジタルバスネットに接続された、データストリーム接続のセットアップを制御するための装置により、前記ステップ（ａ）から（ｃ）が実行されるのが好ましい。
【００４２】
また、ネットワークの記述を獲得するステップを含み、前記ステップ（ａ）の間、前記ネットワークの記述を使用して、各ルーティング経路のブリッジが獲得されると有利である。
【００４３】
また、この方法は、前記少なくとも１つのルーティング経路に含まれる各ブリッジのクロス方向ごとに実現されると有利である。
【００４４】
また、前記デジタルバスネットワークは、各々にデジタルバスの１つが接続されている第１のポータル及び第２のポータルをそれぞれが具備する複数の同種ブリッジを介してデジタルバスが相互に直接接続されている同種ネットークであり、
前記少なくとも１つのトーカ端末と前記少なくとも１つのリスナ端末との間の前記少なくとも１つのルーティング経路は、パラメータ化可能なアイソクロナス遅延を伴う少なくとも１つの同種ブリッジを具備すると有利である。
【００４５】
また、前記デジタルバスネットワークは異種ネットワークであり、前記デジタルバスは、
− 各々にデジタルバスの１つが接続されている第１のポータル及び第２のポータルをそれぞれが具備する複数の同種ブリッジを介して相互に直接接続されているか、又は
− 複数のリンクにより相互に接続された複数のノードを具備する少なくとも１つの交換ネットワークを介し、各々がデジタルバスの１つが接続されている第１のポータルと、交換ネットワークが接続されている第２のポータルとを具備し、各々が前記交換ネットワークのノードの１つを形成している複数の異種ブリッジを介して相互に接続されており、
前記少なくとも１つのルーティング経路は、前記少なくとも１つのトーカ端末と前記少なくとも１つのリスナ端末との間で、前記交換ネットワークとクロスし、且つ前記交換ネットワークの入口ノード及び出口ノードをそれぞれ形成している少なくとも１対の異種ブリッジと、可能であれば少なくとも１つの同種ブリッジとを具備し、
前記少なくとも１つのルーティング経路は、各々がそのパラメータ化可能なアイソクロナス遅延の中に、確定された割合で、前記交換ネットワークをデータストリームが通過することにより導入される遅延を取り入れたパラメータ化可能なアイソクロナス遅延を伴う少なくとも１つの異種ブリッジ及び／又はパラメータ化可能なアイソクロナス遅延を伴う少なくとも１つの同種ブリッジを具備すると有利である。
【００４６】
有利な１つの特徴によれば、前記交換ネットワークをデータストリームが通過することにより導入される遅延は、
− 前記異種ブリッジの一方であって、前記交換ネットワークの入口ノードを形成する異種ブリッジのパラメータ化アイソクロナス遅延に第１の割合P1で取り入れられ、
− 前記異種ブリッジの他方であって、前記交換ネットワークの出口ノードを形成する異種ブリッジのパラメータ化アイソクロナス遅延に第２の割合P2で取り入れられ、
前記第１の割合と前記第２の割合の和はほぼ１００％に等しい（P1 + P2 = 100%）のが好ましい。
【００４７】
また、前記交換ネットワークをデータストリームが通過することにより獲得される遅延は、前記交換ネットワークを通るルーティング経路を考慮に入れるときに獲得されるのが好ましい。
【００４８】
従って、本発明は、交換ネットワーク内におけるストリームの転送時間をできる限り厳密に推定するように、交換ネットワークに含まれるストリームのルーティング経路の部分に配置されるノードの各々がクロスすることにより導入される遅延を考慮に入れる。
【００４９】
また、前記交換ネットワークをデータストリームが通過することにより導入される遅延Dswitched networkは、
前記交換ネットワークに含まれるルーティング経路の部分における中間ノードの数をNintermediate nodesとし、且つ
中間ノードごとの平均交換時間をDswitchingとするとき、式
Dswitched network= Nintermediate nodes x Dswitching
により計算されるのが好ましい。
【００５０】
１つの変形例によれば、前記交換ネットワークをデータストリームが通過することにより導入される遅延は、前記交換ネットワークを通るデータストリームのルーティング経路を考慮せずに、所定の値により推定される。
【００５１】
この種の選択は任意の選択であっても良いし、あるいは、例えば、試験又はシミュレーションの結果に応じて、異種ブリッジのメーカーにより先験的に固定されていても良い。
【００５２】
また、前記少なくとも１つの適応され且つ具体化される資源は、パラメータ化可能なアイソクロナス遅延を伴う前記ブリッジに含まれるＦＩＦＯメモリであり、
パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジのパラメータ化可能なアイソクロナス遅延Disochronousの選択値は、
− 前記異種ブリッジがそのパラメータ化可能なアイソクロナス遅延に、前記交換ネットワークをデータストリームが通過することにより導入される遅延を取り入れるときの割合をP%とし、
− 前記交換ネットワークをデータストリームが通過することにより導入される遅延をDswitched networkとし、
− パラメータ化可能なアイソクロナス遅延を伴う前記異種ブリッジに含まれるＦＩＦＯメモリをデータストリームがクロスするために要する時間をDFIFOcrossingとし、
− パラメータ化可能なアイソクロナス遅延を伴う前記異種ブリッジの中で、データストリームの１要素がＦＩＦＯメモリからデジタルバスのインターフェースへ、又はその逆にデジタルバスのインターフェースからＦＩＦＯメモリへ転送されるのに要する時間をDbridge processingとするとき、式
Disochronous＝（P% x Dswitched network）+ Dcrossing FIFO + Dbridge processing
に従って計算されるのが好ましい。
【００５３】
以下、異種デジタルバスネットワークの場合の本発明の２つの実施形態を明確に区別する。
【００５４】
本発明の第１の有利な実施形態によれば、前記ＦＩＦＯメモリのサイズは、パラメータ化可能なアイソクロナス遅延Disochronousの選択値が、前記交換ネットワークをデータストリームが通過することにより導入される遅延の値に関わらず、基準値Dreference isochronous以下であり且つその値にできる限り近接しているように適応される。
【００５５】
従って、この異種ブリッジのアイソクロナス遅延は、考慮されるストリームに関わらず、ほぼ一定であるように確保される。本発明のこの第１実施形態においては、異種ネットワークは先に挙げた「Standard for High Performance Serial Bus bridges」の規定を実証する。基準値は、交換ネットワークを通る最長の経路に対応する最大値である。
【００５６】
言い換えれば、本発明は、交換ネットワークをストリームが通過することに関連する遅延Dswitched networkの１つのフラックスから別のフラックスへの変動を補正するために、ＦＩＦＯメモリのクロス時間DFIFO crossingの値を利用する。この場合の原理は次の通りである。適応前のアイソクロナス遅延が基準値より小さい場合、異種ブリッジのＦＩＦＯメモリは基準値に近く且つそれ以下である値までアイソクロナス遅延を増加させるように修正される。一方、適応前のアイソクロナス遅延が基準値より大きい場合には、上記の規格に準拠するために、ストリーム接続のセットアップは拒絶される。
【００５７】
この第１実施形態によれば、前記ＦＩＦＯメモリは、適応前に、
オリジナル閾値と呼ばれる、適応前のＦＩＦＯメモリの第１の部分をΔとし、ネットワークジッタに対抗することを可能にする、適応前のＦＩＦＯメモリの第２の部分をXとするとき、
Loriginal FIFO＝Δ＋ X
であるようなサイズLoriginal FIFOを有し、
前記ＦＩＦＯメモリは、適応後に、
前記オリジナル閾値をΔとし、且つ
データストリームのビットレートをBitRatestream、パラメータ化可能なアイソクロナス遅延の基準値をDreference isochronous、適応前のアイソクロナス遅延をDoriginal isochronous、δmax＝BitRatestream x（Dreference isochronous−Doriginal isochronousorigine）として、δ≦δmaxであるような最大の整数をδとするときに、
Δ’＝Δ＋δ
となるようなΔ’を適応後のＦＩＦＯメモリの第１の部分とし、且つ
ネットワークジッタに対抗することを可能にする、適応前のＦＩＦＯメモリの前記第２の部分と同一である、適応後のＦＩＦＯメモリの第２の部分をXとするとき、
LadaptedFIFO＝Δ’＋X
であるようなサイズLadaptedFIFOを有するのが好ましい。
【００５８】
一般に、Loriginal FIFO＝２Δとなるように、Δ＝Xが選択されている。
【００５９】
従って、ＦＩＦＯのオリジナル閾値Δを閾値Δ’まで増加させることにより、考慮されるべき異種ブリッジのＦＩＦＯメモリを１つのパケットがクロスするのに要する時間が長くなる。これにより、このブリッジと関連するアイソクロナス遅延が大きくなるので、それは基準値とほぼ等しく（すなわち、基準値以下であるか、又はそれにできる限り近く）なる。
【００６０】
本発明の第２の有利な実施形態によれば、同様に異種デジタルバスネットワークの場合、前記ＦＩＦＯメモリのサイズは、パラメータ化可能なアイソクロナス遅延Disochronousの選択値が前記交換ネットワークをデータストリームが通過することにより導入される遅延の値の関数であるように固定されている。
【００６１】
先に説明した第１実施形態とは異なり、本発明の第２実施形態は「Standard for High−Speed Serial Bus bridges」には準拠していないが、消費するメモリが少ないという利点を有する。
【００６２】
本発明のこの第２実施形態と、先に説明した第１実施形態との主な相違は、この第２実施形態の目標が異種ブリッジとクロスするあらゆるストリームに一定のアイソクロナス遅延を適用しないことであるという点である。それとは反対に、異種ブリッジをクロスするアイソクロナスパケットにより受けるアイソクロナス遅延は、この第２実施形態においては、それらのパケットが属するストリームによって異なる。そのような依存性は、主に、パケットが交換ネットワーク内でとるルーティング経路（すなわち、そのルーティング経路に沿って配置されている中間ノードの数）、交換ネットワークのジッタ及びストリームのビットレートに関連している。
【００６３】
この第２実施形態の有利な１つの特徴によれば、前記ステップ（ｄ）の後に、（ｅ）前記少なくとも１つの異種ブリッジで、接続のセットアップが前記選択値の選択を必要とするデータストリームと関連して、パラメータ化可能なアイソクロナス遅延の選択値を記憶するステップが実行される。
【００６４】
計算されたアイソクロナス遅延をそれらが関連するストリームと関連付けてこのように格納することにより、それらのアイソクロナス遅延を考慮すべき異種ブリッジが必要に応じて後に再利用することが可能になる。
【００６５】
また、この第２実施形態によれば、データストリームに含まれるＣＩＰの処理の場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− ＣＩＰが含まれているデータストリームを識別するステップと、
− 前記識別されたデータストリームに関連してあらかじめ計算され、メモリに格納されているアイソクロナス遅延を読み取るステップと、
− ＣＩＰを処理するために読み取られたアイソクロナス遅延を使用するステップとを実行すると有利である。
【００６６】
従って、ＣＩＰが属しているストリームと関連するオリジナルのアイソクロナス遅延を再度計算する必要がない、この遅延は、例えば、ストリームの識別子と関連して格納されており、異種ブリッジにより再利用可能であるという利点がある。
【００６７】
この第２実施形態の第１の有利な変形例によれば、アイソクロナス遅延を読み取るための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジが読み取り要求と該要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− 読み取り要求がストリーム識別子を含み、そのストリーム識別子が異種ブリッジにより管理された処理の中にあるストリームを指示する場合、異種ブリッジが、あらかじめ識別されたストリームと関連して計算され、メモリに格納されているアイソクロナス遅延を読み取り、読み取られたアイソクロナス遅延を含む応答を送信するステップとを実行する。
【００６８】
また、この第２実施形態の第２の有利な変形例によれば、アイソクロナス遅延を読み取るための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジが読み取り要求と該要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− 読み取り要求がストリーム識別子を含み、そのストリーム識別子が異種ブリッジにより管理された処理の中にないストリームを指示する場合、又は、前記読み取り要求がストリーム識別子を含まない場合に、異種ブリッジが、該読み取り要求の中からアイソクロナス遅延の計算に不可欠である計算要素を識別しようと試みるステップと、
− 前記読み取り要求が前記計算要素を含む場合、異種ブリッジがアイソクロナス遅延を計算し、それを識別されたストリームと関連させて格納し、計算されたアイソクロナス遅延を含む応答を送信するステップとを実行する。
【００６９】
オリジナルのアイソクロナス遅延のこのような計算は、先にこの明細書で説明したように、ストリームがルーティング経路に沿って通過することにより導入される遅延と、所定の異種ブリッジに含まれ、所定のクロス方向に対して使用される元来のＦＩＦＯメモリをストリームがクロスするときの遅延と、異種ブリッジ内で、ストリームの１要素がＦＩＦＯメモリからデジタルバスインターフェースへ、又はその逆にデジタルバスインターフェースからＦＩＦＯメモリへ転送されるときの遅延とを特に考慮に入れる。
【００７０】
また、この第２実施形態の第３の有利な変形例によれば、アイソクロナス遅延を読み取るための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジが読み取り要求と該要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− 読み取り要求がストリーム識別子を含み、そのストリーム識別子が異種ブリッジにより管理された処理の中にないストリームを指示する場合、又は、読み取り要求がストリーム識別子を含まない場合に、異種ブリッジが、該読み取り要求の中から、アイソクロナス遅延の計算に不可欠である計算要素を識別しようと試みるステップと、
− 読み取り要求が前記計算要素を含まない場合、異種ブリッジが所定の値を有するアイソクロナス遅延を選択し、それを識別されたストリームと関連させて格納し、選択されたアイソクロナス遅延を含む応答を送信するステップとを実行する。
【００７１】
この種のオリジナルのアイソクロナス遅延は、この場合、任意の選択の結果として得られても良いし、あるいはブリッジのメーカにより先験的に固定されていても良い。
【００７２】
この第２実施形態の第４の有利な変形例によれば、アイソクロナス遅延の読み取りのための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジが読み取り要求と該要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− 読み取り要求がストリーム識別子を含み、そのストリーム識別子が異種ブリッジにより管理されるステップにないストリームを指示する場合、又は、読み取り要求がストリーム識別子を含まない場合に、異種ブリッジが、該読み取り要求の中から、アイソクロナス遅延の計算に不可欠である計算要素を識別しようと試みるステップと、
− 読み取り要求が前記計算要素を含まない場合、異種ブリッジがエラー識別子を含む応答を送信するステップとを実行する。
【００７３】
また、この第２実施形態の第１の有利な特徴によれば、ストリーム接続のセットアップのための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジがストリーム接続セットアップ要求と該要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− 前記ストリーム接続セットアップ要求がストリーム識別子を含み、そのストリーム識別子が、アイソクロナス遅延を読み取るための要求に対して異種ブリッジがあらかじめ応答を生成していたストリームを指示するものであり、そのあらかじめ生成されていた応答に含まれるアイソクロナス遅延を読み取ることができる場合、前記異種ブリッジは、識別されたストリームと関連してあらかじめ計算され、格納されたアイソクロナス遅延を読み取り、読み取られたアイソクロナス遅延をもって接続のセットアップを許可するステップとを実行する。
【００７４】
また、この第２実施形態の第２の有利な特徴によれば、ストリーム接続のセットアップのための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジがストリーム接続セットアップ要求及びその要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− 前記ストリーム接続セットアップ要求がストリーム識別子を含み、そのストリーム識別子が、アイソクロナス遅延を読み取るための要求に対して異種ブリッジがあらかじめ応答を生成していたストリームを指示するものであり、そのあらかじめ生成されていた応答に含まれるアイソクロナス遅延を読み取ることができない場合、前記異種ブリッジはアイソクロナス遅延を計算し、それを識別されたストリームと関連させて格納し、計算されたアイソクロナス遅延をもって接続のセットアップを許可するステップとを実行する。
【００７５】
また、この第２実施形態の第３の有利な特徴によれば、ストリーム接続のセットアップのための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジがストリーム接続セットアップ要求及びその要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− ストリーム接続セットアップ要求がストリーム識別子を含み、そのストリーム識別子が、アイソクロナス遅延を読み取るための要求に対して異種ブリッジがあらかじめ応答を生成していたストリームを指示するものであり、そのあらかじめ生成されていた応答に含まれるアイソクロナス遅延を読み取ることができない場合、前記異種ブリッジは接続のセットアップを拒絶するステップとを実行する。
【００７６】
更に、この第２実施形態の第４の有利な特徴によれば、ストリーム接続のセットアップのための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジがストリーム接続セットアップ要求及びその要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− ストリーム接続セットアップ要求がストリーム識別子を含み、そのストリーム識別子が、アイソクロナス遅延を異種ブリッジがあらかじめ計算していなかったストリームを指示する場合、該異種ブリッジはアイソクロナス遅延を計算し、それを識別されたストリームと関連させて格納し、計算されたアイソクロナス遅延をもって接続のセットアップを許可するステップとを実行する。
【００７７】
本発明は、コンピュータで実行されるとき、請求項１から３１のいずれか１項に記載の方法を実現するのに適合する命令のシーケンスを具備するコンピュータプログラムにも関する。
【００７８】
更に、本発明は、複数のブリッジにより相互に接続されている複数のデジタルバスを具備するデジタルバスネットワークの少なくとも１つのブリッジにより接続される少なくとも１つのエントリ端末、すなわち、トーカと、少なくとも１つの宛先端末、すなわち、リスナとの間でアイソクロナスデータストリーム接続をセットアップするためのコンピュータプログラム製品であって、該複数のブリッジの各々はアイソクロナス遅延と関連し、少なくとも該複数のブリッジのいくつかが所定値範囲内でパラメータ化可能であるアイソクロナス遅延と関連し、
（ａ）前記少なくとも１つのトーカ端末と前記少なくとも１つのリスナ端末との間に、パラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジを含む１つ以上のブリッジを具備する少なくとも１つのルーティング経路を獲得するステップと、
（ｂ）前記少なくとも１つのルーティング経路に含まれる各ブリッジについて、当該ブリッジのアイソクロナス遅延の値又はそれがとり得る値を獲得するステップと、
（ｃ）前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジに関して、前記少なくとも１つのルーティング経路をとる前記データストリーム接続が所定の総アイソクロナス遅延を受けるように、前記ブリッジのアイソクロナス値がとるべき選択値を選択するステップと、
（ｄ）前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つのブリッジに関して、前記ブリッジのパラメータ化可能なアイソクロナス遅延が前記選択値をとるように、前記ブリッジの少なくとも１つの資源を適応させ、具体化するステップとを実行するためのコンピュータ読み取り可能なプログラミング手段を具備するコンピュータにおいて使用することができるサポートに記録されたプログラムコード命令を具備するコンピュータプログラム製品にも関する。
【００７９】
また、本発明は、アイソクロナス遅延と関連する種類であり、ある範囲の所定の値を持つパラメータ化可能なアイソクロナス遅延と関連しているデジタルバスネットワークのブリッジにおいて、
− 少なくとも１つのエントリ端末と少なくとも１つの宛先端末との間にセットアップされ、且つ前記ブリッジを含む少なくとも１つのルーティング経路を取るアイソクロナスデータストリーム接続が所定の総アイソクロナス遅延を受けるように選択される、前記パラメータ化可能なアイソクロナス遅延の選択値を受信する手段と、
− 前記パラメータ化可能なアイソクロナス遅延が前記選択値をとるように、資源の少なくとも１つを適応させ且つ具体化する手段とを具備するブリッジにも関する。
【００８０】
また、本発明は、複数のブリッジにより相互に接続されている複数のデジタルバスを具備するデジタルバスネットワークの少なくとも１つのブリッジにより接続される少なくとも１つのエントリ端末、すなわち、トーカと、少なくとも１つの宛先端末、すなわち、リスナとの間におけるアイソクロナスデータストリーム接続のセットアップを制御する装置であって、該複数のブリッジの各々はアイソクロナス遅延と関連し、少なくとも該複数のブリッジのいくつかが所定値範囲内でパラメータ化可能であるアイソクロナス遅延と関連し、
− 前記少なくとも１つのトーカ端末と前記少なくとも１つのリスナ端末との間に、パラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジを含む１つ以上のブリッジを具備する少なくとも１つのルーティング経路を獲得する第１獲得手段と、
− 前記少なくとも１つのルーティング経路に含まれる各ブリッジについて、当該ブリッジのアイソクロナス遅延の値又はそれがとり得る値を獲得する第２獲得手段と、
− 前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジに関して、前記少なくとも１つのルーティング経路をとる前記データストリーム接続が所定の総アイソクロナス遅延を受けるように、前記ブリッジのアイソクロナス値がとるべき選択値を選択する選択手段と、
− 前記ブリッジのパラメータ化可能なアイソクロナス遅延が前記選択値をとり、前記ブリッジの少なくとも１つの資源を適応させ、具体化するように、前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つのブリッジへ前記選択値を送信する送信手段とを備える装置にも関する。
【００８１】
また、上記装置において、１つのトーカ端末と少なくとも２つのリスナ端末との間でアイソクロナスデータストリームがセットアップされ、前記装置は、
− 前記少なくとも２つのリスナ端末の各々に関して、前記少なくとも１つのトーカ端末と前記リスナ端末との間で、パラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジを含む１つ以上のブリッジを具備するルーティング経路を獲得する第１の手段を有し、
− 前記第２獲得手段、前記選択手段及び前記送信手段は、前記少なくとも２つのルーティング経路の各々に関して使用されるとき、前記データストリーム接続がとる前記少なくとも２つのルーティング経路の各々で前記データストリーム接続が同じ所定の総アイソクロナス遅延を受けるようになっていると有利である。
【００８２】
また、前記少なくとも１つの適応され且つ具体化される資源は、パラメータ化可能なアイソクロナス遅延を伴う前記ブリッジに含まれるＦＩＦＯメモリであると有利である。
【００８３】
また、前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う各ブリッジの前記少なくとも１つの資源の適応及び具体化は、前記ブリッジのパラメータ化可能なアイソクロナス遅延の選択値が前記ブリッジによりいくつかのデータストリームの各々に適用されるように、前記いくつかのデータストリームに共通しているのが好ましい。
【００８４】
また、有利な変形例によれば、前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う各ブリッジの前記少なくとも１つの資源の適応及び具体化は、前記ブリッジのパラメータ化可能なアイソクロナス遅延の選択値が前記ブリッジにより特定の１つのデータストリームにのみ適用されるように、前記特定のデータストリームに固有である。
【００８５】
また、上記において前記デジタルバスはＩＥＥＥ１３９４型デジタルバスであると有利である。
【００８６】
また、前記デジタルバスのネットワークは家庭用オーディオビジュアルネットワークであると有利である。
【００８７】
また、前記装置はネットワークの記述を獲得する手段を具備し、前記少なくとも１つのトーカ端末と前記少なくとも１つのリスナ端末との間で少なくとも１つのルーティング経路を獲得する前記第１獲得手段は、各ルーティング経路のブリッジを獲得するために、前記ネットワークの記述を使用すると有利である。
【００８８】
また、前記装置は、前記少なくとも１つのルーティング経路に含まれる各ブリッジのクロス方向ごとに使用されると有利である。
【００８９】
実施の形態
本発明は、デジタルネットワークの少なくとも１つのブリッジにより接続されている少なくとも１つのエントリ端末すなわちトーカと、少なくとも１つの宛先端末すなわちリスナとの間のアイソクロナスデータストリーム接続をセットアップする方法に関する。この方法は、（少なくとも１つの）トーカと（少なくとも１つの）リスナとの間の少なくとも１つのルーティング経路に沿って所定の総アイソクロナス遅延を適用できるような方法である。
【００９０】
図１のブロック線図を参照すると、図１は、本発明による方法を実現できるデジタルバスの同種ネットワークを示す。
【００９１】
この例では、同種ネットワークは先に挙げた第１及び第２の規格（「IEEE Std 1394-1995、Standard for High PerformanceSerial Bus」及び「IEEEStd 1394a-2000、Standard for High Performance Serial Bus（Supplement）」）に準拠した、図中符号４、２３、４７、５８、１４５及び９１２により示される複数のＩＥＥＥ１３９４型バスにより構成されている。
【００９２】
これらのバスは、先に挙げた第３の規格「IEEE P1394.1 Draft 0.17 Standard for High Performance Serial Bus bridges」に準拠した同種ブリッジにより相互に接続されている。ブリッジは図中符号Ｐ１／Ｐ２、Ｐ３／Ｐ４、Ｐ５／Ｐ６、Ｐ７／Ｐ８、Ｐ９／Ｐ１０により示されており、Ｐｉ（ｉ＝１から１０）はＩＥＥＥＰ１３９４ブリッジのポータルを表す。
【００９３】
ＩＥＥＥ１３９４バスには端末又は装置が接続されている。この例では、図中符号Ｄ１からＤ１１、Ｔ、Ｌ１及びＬ２により示されるバスは先に挙げた第１及び第２の規格に準拠しており、図中符号Ｃにより示されるバスは先に挙げた第１、第２及び第３の規格に準拠している。
【００９４】
図中符号Ｃにより示される装置は「コントローラ」、すなわち、本明細書において以下に詳細に説明するように、アイソクロナスデータストリーム接続をセットアップすることを制御する責務を負う装置である。
【００９５】
一例として、図１に示すように、トーカＴと２つのリスナＬ１、Ｌ２との間でデータストリーム接続をセットアップする場合について説明する。物理的に可能である場合、目標は、トーカＴと第１のリスナＬ１との間の総アイソクロナス遅延ＤＴ１をトーカＴと第２のリスナＬ２との間の総アイソクロナス遅延ＤＴ２と等しくすることである。トーカＴは、例えば、Ａ／Ｖストリーム源である。この例では、端末Ｄ１からＤ１１はこのストリーム接続のセットアップには無関係である。
【００９６】
図２は、図１の図中符号Ｐ１／Ｐ２、Ｐ３／Ｐ４、Ｐ５／Ｐ６、Ｐ７／Ｐ８、Ｐ９／Ｐ１０により示される同種ブリッジの構造の一例を示す。
【００９７】
この種のブリッジは２つのポータルと、データが入力バスから出力（隣接）バスまでブリッジをわたって進むことができるようにデータを処理するための内部構造とを有する。各ポータルＢ４は、先に挙げた第１、第２及び第３の規格において定義されている複数の層≪PHY≫、≪LINK≫及び≪TRANSACTION≫を具備する。
【００９８】
内部構造は、
− 各々のクロス方向でどの型のデータパケットがブリッジとクロスするかをブリッジに知らせることができるストリームルーティング制御テーブルＢ５と、
− 容量（特に、本発明に従った、パラメータ化可能であろうアイソクロナス遅延）を識別するコンフィグレーションＲＯＭメモリＢ６と、
− ブリッジの２つのポータルを同期させることができるクロックＢ２と、
− 非同期パケット（このパケットの処理は本発明の目的ではない）専用のＦＩＦＯメモリＢ８と、
− アイソクロナスパケット（このパケットの処理は本発明の目的である）専用のＦＩＦＯメモリＢ７とを具備する。尚、アイソクロナストラフィックを処理することができる各ブリッジのクロス方向ごとに、少なくとも１つのＦＩＦＯが存在していなければならない。
【００９９】
次に図３を参照する。図３は、図１のコントローラＣが接続される同種ネットワークの記述を獲得するために、コントローラＣにより実現されるアルゴリズムの一例を示す。
【０１００】
このアルゴリズムはコントローラＣのＲＯＭに格納されている。アルゴリズムは、電源が投入されたときにコントローラＣのＲＡＭにロードされ、コントローラの中央処理装置（ＣＰＵ）は、コントローラが新たにＩＥＥＥ１３９４バスに接続された時点で対応する命令を実行する。
【０１０１】
このアルゴリズムによってコントローラにより獲得されるネットワークの記述はバス記述子及びポータル記述子のリストから構成される。このリストは、変化（ブリッジの追加又は削除）が現れたときに更新できる。ネットワークの構造の変化に関する情報は、各ポータルがその協働ポータル（すなわち、同じブリッジに属するポータル）により情報を報知されたときに、ネットワークの各々ノバスに沿ってポータルにより伝搬される。このルートマップ更新アクションは、先に挙げた第３の規格に定義されているUPDATE ROUTESメッセージにより実現される。従って、UPDATE ROUTESメッセージの受信に続いて、隣接ポータル（すなわち、協働ポータル）によりルートマップを変更されたポータルはそのローカルバスでバスリセットを生成し、その自己ＩＤパケットにおいて、その「背後にある」ネットワークで重要な変化が起こったことを示す標識を与える。自己ＩＤパケットは、先に挙げた第１、第２及び第３の規格で定義されているように、端末がブリッジであるか否か、そのポートのうちどれが接続されているか、そのノードの物理的番号などを規定する、各ＩＥＥＥ１３９４端末により送信されるパケットである。
【０１０２】
このアルゴリズムの目的は、コントローラＣが（擬似Ｃコードで）次のようなネット構造記述を充填することを可能にすることである。すなわち、
となる。
【０１０３】
図中符号Ｓ２で示されるステップでは、情報がローカルバスの装置から獲得されたことが示される。
【０１０４】
図中符号Ｓ３で示されるステップでは、コントローラＣはローカルバスに存在するブリッジのポータルを識別する。これは、“トポロジーマップ制御及び状態レジスタ”（すなわち、TOPOLOGY MAP CSR）に含まれる自己ＩＤパケットの解析により実現可能である。それらのＣＳＲは先に挙げた第１及び第２の規格の中で定義されている。先に挙げた第３の規格に準拠した装置の自己ＩＤパケットは、特定の値（「２」は装置がブリッジポータルであることを示し、「３」はネットトポロジーにおいて変更が起こったことを示し、「０」は装置がブリッジではないことを示す）を有する≪bridge≫フィールドを含む。
【０１０５】
図１に示す例のネットワークでは、図中符号Ｓ３により示されるステップで実行される動作の結果としてポータルＰ２及びＰ３が識別される。
【０１０６】
図中符号Ｓ４により示されるステップの間、コントローラＣは図中符号Ｓ３により示されるステップの間に識別されたポータルのルートマップを獲得する。この情報は、ポータルのルートマップＣＳＲへ送信される「Read Block Request」に対する応答を含む応答パケットに含まれている。ポータルのルートマップにおいて、到達可能なバスは、バスＩＤに対応したFORWARDフラグによって識別される。実際には、ルートマップレジスタはバス識別子をエントリとし、状態を出力とするテーブルである。それらの状態とはVALID、FORWARD、CLEAN及びDIRTYである。
【０１０７】
図１に示す例のネットワークでは、この段階で、コントローラはネットワーク構造の次の部分を充填することができる。
− ネット記述子は６つのバス記述子（図中符号４、２３、４７、５８、１４５、９１２により示されるバス）に対するポインタを含む。
− バス４７（コントローラのローカルバス）のバス記述子はバスＩＤとしての「４７」と、Ｐ２及びＰ３を識別するポータルのリストとを含む。
− バス４、２３、４７、５８、１４５、９１２のバス記述子は、それぞれ、バスＩＤとしての「４」、「２３」、「４７」、「５８」、「１４５」、「９１２」と、（一時的に）空であるポータルのリストとを含む。
− 図中符号Ｐ２により示されるポータルのポータル記述子は到達可能なバスとしてバス９１２を示す情報と、そのコンフィグレーションＲＯＭにあるポータルのバス情報ブロック、すなわち、Bus Info Blockに対して実行されたRead Block Requestに対する応答から獲得できるEUI164（一意性識別子）と、先に挙げた第３の規格で定義されており、ローカルバスのバスＩＤ及びポータルの仮想ＩＤから構成されるグローバルノードＩＤとを含む。尚、これらの識別子は、それぞれ、CLAN_INFO ＣＳＲレジスタに対してアドレス指定された「readquadlet request（カッドレット読み取り要求）」に対する応答と、ポータルのVIRTUAL_ID_MAP CSRに対してアドレス指定された「Read Block Request」に対する応答からそれぞれ獲得できる（これらのレジスタにおいて利用可能な情報の詳細については、先に挙げた第３の規格を参照のこと）。
− 図中符号Ｐ３により示されるポータルのポータル記述子は、到達可能なバスとしてバス４、２３、５８、１４５を示す情報と、そのEUI64（一意性識別子）と、そのグローバルノードＩＤとを含む。
【０１０８】
ステップＳ５からＳ９は、コントローラＣがポータルをその隣接ポータルを除いてネット記述子の全てのフィールドを充填することを可能にする。隣接ポータルトは、すなわち、協働ポータルと関連付けることができるフィールド（ポータル記述子の協働ポータルフィールド）であり、このフィールドの充填はＳ１０からＳ１５の動作により得られる。
【０１０９】
ステップＳ５では、コントローラＣはそのローカルバスのポータルのルートマップからネットで使用されるバスＩＤを獲得する。それらは、例えば、ポータルのルートマップにおいてFORWARDフラグによってマークされているバスＩＤである。
【０１１０】
図１に示す例のネットでは、バスＩＤは図中符号４、２３、５８、１４５、９１２により示されるバス（すなわち、バス４７を除くネットの全てのバス）のバスＩＤである。
【０１１１】
図中符号Ｓ６及びＳ７により示されるステップのメカニズムを経て、図中符号Ｓ８及びＳ９により示されるステップは図中符号Ｓ５により示されるステップの間に識別されたバスの各々に対して実行される。
【０１１２】
ステップＳ８では、コントローラＣはステップＳ５の間に識別された各々のバスに存在するポータルを獲得する。これは、例えば、０から６２までの（６３はバス６３において同報通信するために使用される）の全てのノードＩＤに対してＩＥＥＥ１３９４ブリッジ（例えば、CLAN_INFO）特有である「CSR destination offset」に対してアドレス指定された「read quadlet requests」を送信することにより実行可能である。ブリッジポータルが識別されたならば（「read quadlet request」に対する応答にエラー応答コードが存在しない場合、それは、読み取り要求がアドレス指定された装置がブリッジポータルであることを意味し、応答コードがext_invalid_global_IDを示した場合には、プロキシ（先に挙げた第３の規格で定義されているように応答の中のproxy_IDフィールドにより識別される）がブリッジポータルである）、このブリッジポータルのVIRTUAL_ID_MAPレジスタへ「Read Block Request」を送信することにより、ステップＳ８のアクションで費やされる時間を短縮することができる。従って、割り当てられる仮想ＩＤを判定することができ、その時点で初めて、それらの装置がブリッジポータルであるか否かを判定するためにそれらの装置がアクセスされる。次に、（先にコントローラＣのローカルバスで実行したように）ブリッジポータルのコンフィグレーションＲＯＭのバス情報ブロックに対してアドレス指定されたRead Block Requestを解析することにより、ブリッジポータルの一意性識別子、すなわち、EUI64を獲得することができる。
【０１１３】
ステップＳ９では、コントローラＣはステップＳ８の間に識別されたポータルのルートマップを獲得する。この情報はポータルのROUTE MAP CSRに対してアドレス指定されたRead Block Requestに関連する応答パケットに含まれている。到達可能なバスはポータルのルートマップの中で、バスＩＤに対応してFORWARDフラグによって識別されている。
【０１１４】
ネットに存在する全てのバスについて図中符号Ｓ８及びＳ９により示されるステップを実行した後、コントローラＣはそのネットの完成した記述を獲得している。この後に実行すべきことは、バスの間のブリッジはどれであるかを知るために各ポータルをその協働ポータルと関連付けることである。
【０１１５】
ステップＳ１０では、コントローラＣは現在ネット記述子からポータルのリストと、それらのポータルに対応するルートマップ（すなわち、アルゴリズムの残る部分を実現するのに十分な情報を含んでいることから、ポータル記述子のreachable_busフィールド）を獲得する。次に、コントローラはネット中のポータルのリストの一時記述子を作成する。このリストはアルゴリズムの残る部分で完成される。この一時記述子から、コントローラは唯一のバスに到達することが可能であるポータルを選択する（これらのバスはネットトポロジーにおける葉である）。
【０１１６】
図１に示すネットの例においては、唯一のバスに到達可能なポータルとして、コントローラはポータルＰ２（バス９１２をアクセスする）、Ｐ５（バス２３をアクセスする）及びＰ９（バス５８をアクセスする）を選択する。
【０１１７】
ステップＳ１３では、コントローラＣは現在バスとして現在選択されたバスによりアクセスされるバスを定義する。
【０１１８】
ステップＳ１４では、コントローラＣは現在バス（選択されたポータルによりアクセス可能である）におけるアクティブポータルを識別する。アクティブポータルは、ミュートブリッジにないポータルである（ミュートブリッジは、非同期パケット又はアイソクロナスパケットを送信しないブリッジである）。すなわち、そのルートマップは少なくとも１つのバスＩＤエントリに対してFORWARDフラグを含んでいなければならない。図１に示すネットの例では、ポータルＰ２によりアクセスされるバス９１２に対して、アクティブポータルは図中符号Ｐ１により示される。そこで、コントローラＣはポータルＰ１及びＰ２を１つのブリッジを構成するとして関連付けることができ、従って、ポータルＰ１及びＰ２に関してポータル記述子（現在ネット記述子にある）を更新できる。すなわち、ポータルＰ１の記述子のco_portalフィールドはポータルＰ２の記述子を示さなければならず、逆に、Ｐ２の記述子のco_portalフィールドはポータルＰ１の記述子を示さなければならない。
【０１１９】
ステップＳ１５で、コントローラＣは、ステップＳ１４の間に識別されたブリッジを構成するポータルが解析すべきポータルのリストから除去されるように（それらはステップＳ１１で現在ポータルとして再び選択されることはない）一時記述子を修正する。更に、まだ未処理であるポータルのルートマップから対応するリーフ構成バス（先の段落の例ではバス９１２）を除去する。従って、以上説明した例においては、ポータルＰ４によりバス４７及び９１２がアクセスされるべきであると指示していた、一時記述子のポータルＰ４のルートマップは、この時点で、バス４７のみがアクセスされるバスであることを指示することになる。これは、（ポータルＰ４が唯一のバスに到達するポータルとなったために）ステップＳ１０の間にポータルＰ４を選択できることを意味している。
【０１２０】
ポータルとその協働ポータルとの関連付けが完了したならば、それはネットの寿命を通して有効なままである。これはバスの番号付けには当てはまらないであろう。これが、ポータルの隣接バスの記述子を指示するポータルの記述子より、協働ポータルの記述子を指示するポータルの記述子から構成されるネット記述子を獲得するほうが価値があると思われる理由である。しかし、本発明がどのような型の記述子が使用される場合でも適用可能であることは明白である。
【０１２１】
図４は、図１の同種ネットに図３のアルゴリズムを適用することにより獲得されるネット記述子を示す。
【０１２２】
各ポータルに関して、図４を簡略化するために、ポータル記述子は一意性識別子EUI64と、このポータルのグローバルノードＩＤを共に含んでいない。図４では、ポータル記述子は、このポータルによりアクセスできるバスと、その協働ポータルを指示するポインタのみを含んでいる。
【０１２３】
ネット記述子は、ネットのバスごとに１つずつ、合わせて６つのバス記述子を含む。例えば、バス記述子の１つは、ＩＤ４７を有するバスを識別するものであり、これは、協働ポータルであるＰ１と共にバス９１２へのアクセスを可能にするポータルＰ２及び協働ポータルであるＰ４と共にバス４、２３、５８及び１４５へのアクセスを可能にするポータルＰ３という２つのポータルのリストを含んでいる。
【０１２４】
この記述子により、ストリーム接続をセットアップすべき場合に、コントローラＣはトーカが接続される１つのバスと、リスナが接続される別のバスとの間のルーティング経路のブリッジがどれであるかを知ることができる。
【０１２５】
図５には、本発明の方法に従ってアイソクロナスデータストリーム接続をセットアップするためにコントローラＣにより実現されるアルゴリズムの例が示されている。
【０１２６】
このアルゴリズムはコントローラＣのＲＯＭに格納されている。アルゴリズムは電源が投入されたときにコントローラＣのＲＡＭにロードされ、コントローラの中央処理装置（ＣＰＵ）は、トーカとリスナとの間の総アイソクロナス遅延を所定の値と等しくすべきであることを要求するストリームコミッション要求を受信したときに、対応する命令を実行する。複数のリスナが存在している場合、要求は、例えば、トーカと各リスナとの間にそれぞれ等しい総アイソクロナス遅延が適用されるように要求する。
【０１２７】
ステップＥ１で、コントローラＣは先に述べたようなストリーム接続要求を受信する。
【０１２８】
ステップＥ２で、コントローラＣは、トーカ及びリスナが接続されているバスのＩＤを獲得する。これらの情報はストリーム接続要求自体に含まれていても良いし、あるいは、ＤＥＰ（Discovery and Enumeration Protocol）を適用することによりEUI64ディスカバリーメッセージを使用して一意性識別子（EUI64）から獲得されても良い（先に挙げた第３の規格を参照）。
【０１２９】
ステップＥ３で、コントローラＣはそのネット記述子（図３及び図４に関連する先の説明を参照）を使用して、トーカと各リスナとの間の各々のルーティング経路のブリッジを獲得する。
【０１３０】
図中符号Ｅ４により示されるステップは、同一の総アイソクロナス遅延を有することが望まれるルーティング経路がいくつか存在する場合に限り実施される。この場合、それらのルーティング経路の中で、コントローラＣはルーティング経路ごとに異なるブリッジを識別する。
【０１３１】
ステップＥ５で、コントローラＣはそれらのブリッジの能力を獲得する。すなわち、クロス方向ごとに、各ブリッジがとりうるアイソクロナス遅延の値を獲得する。この情報は各ポータルのコンフィグレーションＲＯＭのブリッジ能力入力端子へアドレス指定される「Read Block Request」に関連する応答パケットに含まれていても良い。
【０１３２】
現時点で、ＩＥＥＥ１３９４規格（先に引用した第３の参考文献に記載されている）は、ブリッジとクロスするデータストリームの種類とは関係なく、ブリッジごと及びそのブリッジとクロスするときの所定の方向ごとに唯一のアイソクロナス値を定義している。
【０１３３】
本発明は、ある範囲の値を持つパラメータ化可能なアイソクロナス遅延を伴う新たな種類のブリッジをそのコンフィグレーションＲＯＭに導入し、コンフィグレーションＲＯＭはそのアイソクロナス遅延に適用することができる。
【０１３４】
このアイソクロナス遅延の値は全てのストリームに共通して調整されても良い。これは、ブリッジのパラメータ化可能なアイソクロナス遅延が一度調整された後は、ブリッジがリセットされるか、又はブリッジがそのパラメータ化可能なアイソクロナス遅延の値の更新を要求する指令を受信しない限り、パラメータ化可能なアイソクロナス遅延を修正できなくなることを意味する。これは、例えば、ブリッジの内部構造がアイソクロナスパケットを一時的に格納するために、ブリッジのクロス方向ごとに、唯一のＦＩＦＯメモリしか有していない場合に当てはまる。
【０１３５】
１つの変形例によれば、ブリッジクロス方向ごとに、ブリッジポータルにより処理される１つのストリームにつき１つのＦＩＦＯメモリが存在している。この場合、パラメータ化可能なアイソクロナス遅延はブリッジポータルにより処理されるストリームごとに修正可能であり、既に処理済であるストリームとは（ブリッジの内部メモリのサイズの限界内で）無関係である。
【０１３６】
ステップＥ６では、コントローラＣは、ステップ３及び４で獲得されたブリッジの中から、パラメータ化可能なアイソクロナス遅延を有するブリッジを識別する。本発明は、ルーティング経路全体において所定の値を有する総アイソクロナス遅延を獲得するために、又は２つのルーティング経路の総アイソクロナス遅延を等しくするために、それらのブリッジに適合するアイソクロナス遅延を計算することにある。
【０１３７】
ステップＥ７で、コントローラＣは、ステップＥ６で獲得されたブリッジごとに、
− ブリッジのアイソクロナス遅延がその最小値以上であり、
− ブリッジのアイソクロナス遅延がその最大値以下であり、且つ
− トーカとリスナとの間のルーティング経路のブリッジのアイソクロナス遅延の和が所定の値と等しくなるように、（パラメータ化可能な）アイソクロナス遅延を計算する。尚、この総アイソクロナス遅延の所定の値は、ルーティング経路全体に適用可能である最小値以上であり且つルーティング経路全体に適用可能である最大値以下でなければならない。
【０１３８】
ステップＥ８で、コントローラＣはパラメータ化可能なアイソクロナス遅延ブリッジに、各ブリッジが関係するストリーム接続のために適用しなければならない値を報知する。これは、（ＩＥＥＥ１３９４型トランザクションに関して先に挙げた規格の中で既に定義されている通り）ブリッジのＣＳＲの範囲内の特定のオフセットに対する「ロック要求」又は「書き込み要求」に基づいてトランザクションを使用することにより実行されても良い。
【０１３９】
パラメータ化可能なアイソクロナス遅延を有する同種ブリッジの各々は、そのアイソクロナス遅延の値を修正するために、内部ＦＩＦＯメモリの閾値を利用する。更に詳細には、図１に示す同種ネットの場合、パラメータ化可能なアイソクロナス遅延を伴う同種ブリッジは、
− ブリッジ内部構造、すなわち、ファブリックにおけるアイソクロナストラフィックにより被る遅延（Dbridge processing）と、
− ＦＩＦＯメモリとクロスするときにアイソクロナストラフィックにより被る遅延（DFIFO crossing）（すなわち、ＦＩＦＯメモリがその閾値Δに到達するために要する時間）との和がコントローラＣにより定義されるアイソクロナス遅延と等しくなるような閾値を有するように、関連するストリームについてその内部ＦＩＦＯメモリを具体化する。
【０１４０】
ＦＩＦＯメモリの閾値は、このメモリに格納されたデータ量に対応し、これに到達したときに、データの読み取りを開始できることを指示することが思い起こされるであろう。
【０１４１】
ステップＥ９で、コントローラＣはネットを介して適切なストリーム接続指令（先に挙げた第３の規格で定義されているJOIN要求）を送信する。
【０１４２】
ステップＥ１０で、コントローラＣはアルゴリズムの実行を終了し、ストリーム接続を要求した側（ユーザ、プロキシとしてアクションを起こした別の装置など）にそのストリーム接続セットアップ動作の状態に関して報知しても良い。この状態は、特に、先に挙げた第３の規格で定義されているようにストリーム接続の終了時にコントローラＣに戻されるSTREAM STATUSメッセージとして報告される。
【０１４３】
尚、トーカとリスナとの間のルーティング経路に含まれる、パラメータ化アイソクロナス遅延を伴うブリッジのＦＩＦＯメモリの具体化はストリーム接続段階の間に（すなわち、先に挙げた第３の規格で定義されており、ステップＥ９に関連して先に示したようなJOINメッセージとLISTENメッセージの交換の間に）実行されるのが好ましいことに注意しなければならない。これは、特に、ストリームを処理するブリッジが様々に異なるストリームに対して全く別個のＦＩＦＯを有する場合に適合している。実際、ブリッジはＦＩＦＯメモリの具体化の計算を開始して、要求される内部資源を保持しても良く、（ステップＥ９で定義されるように）ストリーム接続メッセージが受信される前に（判定すべき）時間切れが起こった場合には、ブリッジは他の用途のために内部資源を解放する。
【０１４４】
同様に本発明の範囲内に入る別の可能性として、この具体化は、ブリッジがコントローラにより適用しなければならない値を報知されたとき（すなわち、ステップＥ８の間）に直接実行される。
【０１４５】
図６は、本発明による方法を実現できるデジタルバスの異種ネットワークの一例を示す。
【０１４６】
この例では、異種ネットワークは、相互に接続され且つ／又は交換ネットワーク１００に接続される、図中符号１１０、１２０、１３０、１４０、１５０及び２５０により示される複数のＩＥＥＥ１３９４型バスから構成されている。
【０１４７】
図中符号２１６／２１７により示されるブリッジは、２つのＩＥＥＥ１３９４型バスを相互に接続する同種ブリッジである。この種の同種ブリッジの構造の例については、先に図２を参照して詳細に説明した通りである。
【０１４８】
交換ネットワーク１００とＩＥＥＥ１３９４バスの相互接続は、先に挙げた第３の規格に準拠した異種ブリッジによって実現される。異種ブリッジは２つの対を成すポータル２０１／２０２、２０３／２０４、２０５／２０６、２０７／２０８及び２０９／２１１から構成される。符号Ｘ／Ｙにより示される異種ブリッジは符号Ｘ及びＹにより示されるポータル自体により構成されている。従って、これらの異種ブリッジの各々は交換ネットワーク１００に接続する第１のポータルと、１つのＩＥＥＥ１３９４型デジタルバスに接続する第２のポータルとを有する。異種ブリッジの構造の詳細な一例については、以下に図７を参照して説明する。
【０１４９】
交換ネットワーク１００は、この交換ネットワーク１００に属さない全ての装置（端末、同種ブリッジ、コントローラなど）には直列バスであるように見える。
【０１５０】
（図中符号１１０により示されるバスにある）図中符号１０１から１０４により示される端末又は装置、（図中符号１２０により示されるバスにある）図中符号１０５から１０７により示される端末又は装置、（図中符号１３０により示されるバスにある）図中符号１０８及び１０９により示される端末又は装置、（図中符号１４０により示されるバスにある）図中符号１１１から１１４により示される端末又は装置、（図中符号２５０により示されるバスにある）図中符号１１９及び１２１により示される端末又は装置、並びに（図中符号１５０により示されるバスにある）図中符号１１５から１１８により示される端末又は装置はＩＥＥＥ１３９４に接続されている。それらは先に挙げた第１及び第２の規格に準拠している。
【０１５１】
図６の全てのブリッジは、先に挙げた第３の規格に更に詳細に記載されているように、ストリーム接続のセットアップの間、資源保持の役割を演じる。これらのブリッジは、トーカから少なくとも一つのリスナに至るルーティング経路において、ＩＥＥＥ１２９４規格により定められたブリッジ間メッセージ（例えば、「JOIN」、「LISTEN」、「LEAVE」及び「STREAM STATUS」型のメッセージ）を解釈し且つ交換する。そのようなメッセージはトーカに関する情報や、リスナに関する情報や、アイソクロナスデータを搬送するために必要とされる帯域幅に関する情報やストリーム接続セットアップ状態に関する情報を提供する。
【０１５２】
交換ネットワーク１００は、
− 第１に、交換ネットワーク１００をＩＥＥＥ１３９４バスと接続する、異種ブリッジとも呼ばれる、図中符号２０１／２０２、２０３／２０４、２０５／２０６、２０７／２０８及び２０９／２１１により示されるノードと、
− 第２に、交換ネットワーク１００内部にある、図中符号２１２／２１３及び２１４／２１５により示されるノードを相互に接続する、図中符号１６０、１７０、１８０、１９０、２００、２１０、２２０、２３０及び２４０により示されるリンクとから構成されている。
【０１５３】
交換ネットワーク１００を介するパケットルーティングは、ソースルーティング方法を実現することにより実行される。この方法によれば、図７で図中符号３９１により示される、交換ネットワーク１００のトポロジーに関する知識を有する中央処理装置（ＣＰＵ）によりパケットのルーティング情報を計算する。本発明に関連しては、この面について更に詳細に説明しない。
【０１５４】
次に、図７を参照して、図６で図中符号２０１／２０２、２０３／２０４、２０５／２０６、２０７／２０８、２０９／２１１、２１２／２１３又は２１４／２１５により示されている異種ブリッジの構造の一例を説明する。
【０１５５】
この種のブリッジは２つの通信インターフェース、すなわち、ＩＥＥＥ１３９４バスとの間の第１のインターフェース３５０と、交換ネットワークとの間の第２のインターフェース３１０とを有する。第２のインターフェースは、例えば、交換ネットワークが「IEEE 1355-1995：Standard for Heterogeneous Interconnect（HIC）」に従属している場合は、4Links Ltd（登録商標）により製造されているC113型コンポーネントから構成されている。
【０１５６】
スイッチ３２０は、交換ネットワークのインターフェースの第１のポートから第２のポートへデータを転送し、ＤＰＲＡＭ３３０へ送信される交換ネットワークのインターフェースポートからデータを受信し、且つＤＰＲＡＭ３３０から交換ネットワークのインターフェースの少なくとも１つのポートへデータを送信する（優先順位の高い順に列挙した）ために使用される。この種のスイッチ３２０の動作は、本出願の出願人により出願され、本出願の出願日にはまだ発行されていないフランス特許出願第０１ ０２０３７号で特に説明されている。そのような動作は本発明の目的の一部ではないため、本明細書では更に詳細には説明しない。
【０１５７】
ＤＰＲＡＭ３３０は、ＩＥＥＥ１３９４インターフェース３５０から交換ネットワークのインターフェース３１０へ、また、逆にインターフェース３１０からＩＥＥＥ１３９４インターフェース３５０へデータを転送するために使用される、１組のＦＩＦＯメモリの中に設置されている。ＤＰＲＡＭ３３０の管理は、制御信号ctrl2を使用して、制御モジュール３６０により実行される。
【０１５８】
ＳＡＲモジュール３４０は、ネットワークのインターフェース３１０との間で送受信されるデータの分割及び再組み立てのために使用される。従って、交換ネットワーク１００での送信を目的として、ＩＥＥＥ１２９４型アイソクロナスパケットを分割しても良い。非同期性パケットの転送は本発明の一部を形成していないため、更に詳細には説明しない。更に、ＳＡＲ３４０はアイソクロナス転送により課される時間的制約に従うために、ネットワークを介するデータの送信についてプランニングの役割を演じる。
【０１５９】
全てのモジュールの構成はバスインターフェース３７０を介して中央処理装置、すなわち、ＣＰＵ３９１により実行される。制御／ブリッジモジュール３６０とＣＰＵ３９１との間のデータと制御信号の交換はデータインターフェース３０４及び信号ctrl1、バスインターフェース３７０及びホストバス３８０を介して実行される。
【０１６０】
ブリッジモジュール３６０は、ＩＥＥＥ１３９４インターフェース３５０における通信に関して「Standard for High Performance Serial Bus bridges」で指定されているような第１のストリーム制御テーブル（ストリームルーティングテーブルとも言う）を含む。ブリッジモジュール３６０は、この第１のテーブルに対応して、交換ネットワークとの通信のための第２のストリーム制御テーブルを更に維持している。更に、ブリッジモジュール３６０は、ＩＥＥＥ１３９４のフィールド、特に、ビットレート、パケットがとるチャネル、時間関連情報（ＣＩＰ）、送信速度に関連するＩＥＥＥ１３９４インターフェース（３５０）について意図される情報に関連するフィールドをＩＥＥＥ１３９４インターフェース（３５０）を介して送信するために、それらを修正する責務を負う。
【０１６１】
次に図８を参照すると、図８は、ブリッジ２０７／２０８のポータル２０７のＲＡＭ３９２に含まれている、交換ネットワーク１００のルーティングテーブルを示す。異種ブリッジの他方のポータルのＲＡＭにも同様のテーブルが格納されていることは言うまでもない。しかし、説明を簡単にするため、本明細書においては、以下、図中符号２０７により示されているポータルのルーティングテーブルを特定して説明する。この種のテーブルは、ストリーム接続をセットアップするために必要とされるルーティング経路の判定を例示するために使用される。図８のテーブルにおいて充填されているフィールドは、本明細書において以下に取り上げるべき数値の例を規定する。
【０１６２】
ブリッジポータルがストリーム接続のセットアップを要求するブリッジ間メッセージを受信すると、エントリ端末又は「トーカ」（そのブリッジポータルがルーティング経路におけるリスナである場合）の（仮想）バス識別子、あるいは宛先端末又はリスナ（そのブリッジポータルがルーティング経路におけるトーカである場合）のバス識別子が依然として有効であることを確認しなければならない。有効でなければ、ストリーム接続をセットアップすることはできない。このような情報は、「IEEE P1394.1 draft 0.17 Standard forHigh Performance Serial Bus bridges」で定義されているルーティングマップに含まれている。このルーティングマップの管理は本発明の目的の一部を形成するものではないため、本出願においては説明しない。なお、詳細については、先に挙げた規格を参照すること。
【０１６３】
図８に示すテーブルは、データの送り手となる交換ネットワークノードのバス識別子（０から０x３Ｅの範囲の値により表現される）と、このノードに到達するための交換ネットワーク１００を介するルーティング経路と、交換ネットワークを介するこのルーティング経路上で利用可能な帯域幅との対応づけをセットアップする。
【０１６４】
交換ネットワーク１００を介するルーティングの方法は、例えば、ソースルーティング方法である。交換ネットワーク内部で実現されるルーティング方法は本発明の目的を形成していない。ルーティングヘッダの処理の詳細については、先に挙げたフランス特許出願第０１ ０２０３７号を参照のこと。
【０１６５】
交換ネットワーク１００の２つのノードの間には、いくつかの異なるルーティング経路が存在することもある。好ましいルーティング経路を選択するために、例えば、交換ネットワーク１００内部におけるストリームの方向などのいくつかの選択基準を考慮に入れることが可能である。例えば、ネットワークのあるノードがトーカであるか、又はリスナであるかに応じて、そのノードに到達するために２つの異なるルーティング経路を選択しても良い。
【０１６６】
図８のテーブルに含まれる、交換ネットワーク１００を介する所定のルーティング経路の帯域幅情報により、ストリーム接続セットアップ要求を処理する責務を負うノードは、要求されているストリーム接続をセットアップするためにネットワークの現在資源を使用できるか否かを決定することが可能である。
【０１６７】
帯域幅の割り当ては、例えば、「lock, compare and swap（ロック、比較及びスワップ）」手続きと呼ばれる手続きを実行する、交換ネットワーク１００のリーダーノードにより制御されても良い。帯域幅を割り当てることを望むノードは、実行すべき帯域幅予約を考慮に入れて、帯域幅の先の値及び新たな値を指定するメッセージを交換ネットワーク１００のリーダーノードへ送信する。
【０１６８】
この手続きにより、相互に競合する帯域幅割り当て要求がネットワークの帯域幅の記述のテーブルに害を及ぼすことのないように保証される。リーダーノードは、受信したメッセージにおいて指定されている先の帯域幅値がリーダーノードの記述テーブルに含まれている値に相当する場合に限り、帯域幅割り当て要求を受け入れる。そこで、リーダーノードは、要求の送り手を宛先とし、トランザクションの成功を示す応答メッセージを開始しても良いし、且つ／又は交換ネットワーク１００の全てのノードに利用可能な新たな帯域幅を報知する同報通信メッセージを使用しても良い。
【０１６９】
従って、図８の分散型テーブルの値は、ある瞬間において、リーダーノードの記述テーブルに含まれている値と厳密には一致しない場合もある。この場合、帯域幅要求を送信したノードは帯域幅割り当てメッセージ中の不適切な「旧値」を使用し、その結果、要求はリーダーノードにより拒絶されることになるであろう。
【０１７０】
そこで、要求が受け入れられるようにするために、帯域幅割り当てを要求するノードはリーダーノードの記述テーブルに含まれている新たな帯域幅値を獲得しなければならない。これを実行するために、ノードはリーダーノードの記述テーブルの読み取りを求める要求を送信するか、又はリーダーノードからの、交換ネットワーク１００で利用可能な新たな帯域幅を全てのノードに報知する同報通信メッセージの受信を待つことができるであろう。
【０１７１】
リーダーノードの選択及びその動作モードは本発明の目的ではないため、本明細書においては更に詳細には説明しない。
【０１７２】
先に示した通り、図８のテーブルに含まれている帯域幅情報により、ストリーム接続要求を処理するノードはネットワークの現在資源がそのような接続のセットアップを可能にするか否かを決定できる。
【０１７３】
例えば、本明細書において以下に取り扱うべき数値の例によれば、ブリッジ２０７／２０８のポータル２０７がバス１１０に接続するリスナ端末１０２すなわちＬ’に対して接続をセットアップしようと試みる場合、ポータル２０７は図８に示すテーブルを参照する。バス１１０の識別子を使用して、ポータルは、交換ネットワークのノード２１３及び２１４を通過するルーティング経路をとってブリッジ２０１／２０２のポータル２０２に到達することが必要であると判定する。このルーティング情報は、交換ネットワーク１００内において図中符号２０１／２０２により示される異種ブリッジに到達するためにわたるべき中間ノードの数（記載されている例では２つ）についての情報を提供する。この情報は、本明細書において以下に展開される計算に関して特に重要である。
【０１７４】
交換ネットワーク１００においては、第１のノードから第２のノードへ進んで行くパケットのルーティング経路が様々に異なる程度で混雑することがある。この混雑は、スイッチ（先に説明した図７において図中符号３２０により示される）とクロスするデータストリームによって異なる。図７では、ＤＰＲＡＭ３２０はネットワークのジッタに対抗するためにデータバッファの役割を果たし、
− 送信ＦＩＦＯ（Tx FIFO）に、ストリーム書き込み動作によりデータを書き込むのに常に十分な空きスペースが存在し、
− 送信ＦＩＦＯ（Tx FIFO）に、スケジューリングにより送信されなければならない十分なデータが常に存在し、
− ネットワークから受信されるデータの再組み立てのために、受信ＦＩＦＯ（Rx FIFO）に常に十分な空きスペースが存在し、且つ
− ストリーム読み取り動作により、受信ＦＩＦＯ（Rx FIFO）によって読み取られなければならない十分なデータが常に存在するように保証する。
【０１７５】
従って、ＦＩＦＯメモリの具体化は、以上列挙した条件を保証するために交換ネットワーク１００のジッタの推定を考慮に入れなければならない。
【０１７６】
交換ネットワーク１００は４９，１５２ＭＨｚクロックによって律動されている。このクロックにより交換ネットワーク１００の全てのノードの同期は本発明の目的の一部を形成していないため、本明細書では更に詳細に説明しない。交換ネットワークにおけるタイムスロットは、ＩＥＥＥ１３９４型直列バスの場合と同様に１２５μｓの持続時間を有する。ネットワークにおけるパケットの転送は、ネットワーク内部に既に存在する接続の関数としてセットアップされる。従って、最悪でも、ルーティング経路の中間スイッチのいずれにも混雑が存在していなかったならば、１２５μｓサイクルの開始時点でパケットは宛先ノードにより受信されるが、次のパケットは、いくつかの中間スイッチにおける「ボトルネック」のために次の１２５μｓサイクルの終了時にのみ受信される。従って、ネットワークのジッタの最大値は２５０μｓである。平衡するデータストリームが存在する場合の交換ネットワーク１００の挙動を解析することによって（シミュレーション、ネットワークのモデル化及びプロトタイプ性能の試験による）より精密な推定を獲得しても良いが、本発明を例示するには２５０μｓというジッタの大まかな推定値で十分である。
【０１７７】
３０Ｍｂｐｓのデータビットレートを要求する用途（例えば、ＤＶビデオフォーマット）の場合、交換ネットワーク１００のジッタと釣り合わせるために必要とされるＦＩＦＯのサイズの推定は次の通りである。すなわち、
Ladapted FIFO=Δ+X=2*Δ=2*bit rate*jitter=2*30.106*250.10-6 =1875バイト≒470 Quadlets
となる。
【０１７８】
図４に関連して以下に説明するように、Δはパラメータ化可能なアイソクロナス遅延の値を修正するために本発明が活用する閾値と呼ばれるＦＩＦＯメモリの第１の部分を表す。更に、Ｘはネットワークのジッタに対抗するために使用されるオリジナルのＦＩＦＯメモリの第２の部分を表す。本発明の好ましい実施形態では、X＝Δを選択している。
【０１７９】
図９は、交換ネットワークのジッタの推定の後、それぞれデータストリームのトーカブリッジ（すなわち、交換ネットワークの入口ブリッジ）と、リスナブリッジ（すなわち、交換ネットワークの出口ブリッジ）の役割を果たす２つの異種ノードのＦＩＦＯメモリのサイズを示す。これらのＦＩＦＯメモリはＤＰＲＡＭ３３０で具体化され、図２の制御／ブリッジモジュール３６０により管理される。データは、書き込み動作４００を実現するときに、交換ネットワーク１００を介して転送されるべく、ブリッジモジュール３６０によりＦＩＦＯ４０１に導入される。それらのデータは、分割・スケジューリング動作４０５の間にＳＡＲモジュール３４０により分割され且つスケジューリングされなければならない。
【０１８０】
エンドツーエンドルーティング経路４０６は交換ネットワーク１００の１つ以上の中間ノードとクロスする場合がある。ネットワークのジッタはエンドツーエンドパケット送信に必要な時間に変動をもたらし、ジッタに対抗するのは図４のＦＩＦＯメモリ４０１及び４０２の役割である。ＦＩＦＯメモリのサイズＬと閾値Δは、先に説明したようなネットワークのジッタの推定の後に、中央処理装置３９１により判定される。
【０１８１】
図１を参照して先に説明した同種ネットワークの場合と全く同様に、異種ブリッジ２０１／２０２でもある装置Ｃは、所定の総アイソクロナス遅延をもってアイソクロナスデータストリーム接続セットアップを制御する責務を負う「コントローラ」である。このコントローラの動作については先に既に（図１から図５を参照して）説明した。
【０１８２】
一例として、図６に示すように、図中符号１１４及びＴ’により示されるトーカ端末（バス１４０に接続している）から図中符号１０２及びＬ’により示されるリスナ端末（バス１１０に接続している）へのアイソクロナスデータストリーム接続要求の処理を考えてみる。
【０１８３】
先に同種ネットワークについて説明した場合と全く同様に、物理的に可能であれば、トーカとリスナとの間の総アイソクロナス遅延に所定の値を与えることが目標である。
【０１８４】
また、コントローラＣは先に同種ネットの場合について詳細に説明した図５のアルゴリズムを実現する。異種ネットの場合、このアルゴリズムの適用には以下に説明するようないくつかの相違点がある。
【０１８５】
図中符号Ｅ３により示されるステップで、コントローラＣはトーカ端末と各リスナ端末との間の各ルーティング経路の同種ブリッジ及び／又は異種ブリッジを獲得した。従って、上記の例においては、トーカＴ’とリスナＬ’との間のルーティング経路は図中符号２０７／２０８及び２０１／２０２によりそれぞれ示される２つの異種ブリッジを含む。
【０１８６】
この例において、図中符号２０７／２０８及び２０１／２０２により示される異種ブリッジはパラメータ化可能なアイソクロナス遅延ブリッジであり、従って、図中符号Ｅ６により示されるステップの間にパラメータ化可能なアイソクロナス遅延ブリッジとして識別されると想定する。
【０１８７】
図中符号Ｅ７により示されるステップの間、ステップＥ６で獲得された異種ブリッジの各々についてパラメータ化可能なアイソクロナス遅延を計算するとき、コントローラＣはストリームが交換ネットワークを通過することにより導入される遅延を考慮に入れる。
【０１８８】
例えば、ストリームが交換ネットワークを通過することにより導入される遅延（「交換ネットワークに起因する待ち時間」とも呼ばれる）は、
− ５０％の第１の割合Ｐ１で、交換ネットワークの入口ノード、すなわち、トーカノードを形成する、図中符号２０７／２０８により示される異種ブリッジのパラメータ化アイソクロナス遅延に組み入れられ、
− ５０％の第２の割合Ｐ２で、交換ネットワークの出口ノード、すなわち、リスナノードを形成する、図中符号２０１／２０２により示される異種ブリッジのパラメータ化アイソクロナス遅延に組み入れられる。
【０１８９】
ストリームが交換ネットワークを通過することにより導入される遅延Dswitched networkは、例えば、次の式、
Dswitched network ＝ Nintermediate nodes x Dswitching
に従って計算される。
【０１９０】
式中、Nintermediate nodesは交換ネットに含まれるルーティング経路の部分にある中間ノードの数であり、
Dswitchingは、シミュレーションにより且つ／又はプロトタイプ性能試験を実行することにより、ネットワーク及びスイッチモデルによってアクセスできる中間ノードごとの平均交換時間である。例えば、Dswitching＝３０μｓである。
【０１９１】
上記の例では、交換ネットワークに含まれるルーティング経路の部分は異種ブリッジ２０７／２０８及び２０１／２０２（それぞれ、交換ネットワークの入口ノードと出口ノードを形成している）のみならず、２つの中間ノード２１３及び２１４をも含む。従って、交換ネットワーク１００に起因する待ち時間は、この場合、６０μｓに等しい。
【０１９２】
各異種パラメータ化可能なアイソクロナス遅延ブリッジは、そのアイソクロナス遅延の値を修正するために、内部ＦＩＦＯメモリの閾値（Δ）を利用する。
【０１９３】
更に詳細には、図６に示す異種ネットワークの場合、パラメータ化可能なアイソクロナス遅延を伴う異種ブリッジ２０１／２０２及び２０７／２０８の各々は、
− ブリッジ内部構造、すなわち、ファブリックにおけるアイソクロナストラフィックにより被る遅延（Dbridge processing）と、
− ＦＩＦＯメモリとクロスするときにアイソクロナストラフィックにより被る（すなわち、ＦＩＦＯメモリがその閾値Δに到達するために要する）遅延（DFIFO crossing）と、
− ストリームが交換ネットワークを通過することにより導入される遅延（Dswitched network）の一部（先に述べた割合Ｐ１又はＰ２）との和がこのパラメータ化可能なアイソクロナス遅延を伴う異種ブリッジについてコントローラにより定義されているアイソクロナス遅延と等しくなるような閾値（Δ）を有するように、関連するストリームに対して内部ＦＩＦＯメモリを具体化する。
【０１９４】
ブリッジの内部構造におけるアイソクロナストラフィックにより被る遅延（Dbridge processing）は、例えば、ＤＰＲＡＭでデータを回復するために要する時間、パケットヘッダ修正時間、バスインターフェースへの転送に要する時間、及びＩＥＥＥ１３９４ローカルバスクロックとの同期の時間を考慮に入れると、１２５μｓに等しい。
【０１９５】
次に図１０及び図１１を参照して、ブリッジを通過するパケットの転送の間に導入される遅延が一定であり且つIEEE「Standard for High Performance Serial Bus bridges」で定義されるＩＥＥＥ１３９４規格により規定されているような基準遅延とほぼ等しい（「基準遅延以下であり且つそれにできる限り近接している」）ように、ネットワークの異種ブリッジの資源が修正される本発明の第１実施形態を提示する。
【０１９６】
図１０は、ストリーム接続セットアップ要求の受信時に交換ネットワーク１００の異種ブリッジにより実現されるアルゴリズム（先に述べたコントローラＣの役割を演じる）を示す。このアルゴリズムは異種ブリッジのＲＯＭに格納されている。アルゴリズムは電力が投入された時点でＲＡＭにロードされ、中央処理装置（ＣＰＵ）３９１が対応する命令を実行する。
【０１９７】
図中符号Ｓ０により示されるステップの間、図中符号２０１／２０２、２０３／２０４、２０５／２０６、２０７／２０８及び２０９／２１１のうちの１つがストリーム接続セットアップ要求を受信し、解釈する。
【０１９８】
図中符号Ｓ１により示されるステップの間、オリジナルのＦＩＦＯメモリのサイズ（すなわち、トーカの役割を演じている異種ブリッジに関わるメモリTx FIFOのサイズと、リスナの役割を演じている異種ブリッジに関わるメモリのサイズRx FIFO）をここで説明した方法に従って計算する。
【０１９９】
図中符号Ｓ２により示されるステップの間、ストリームがルーティング経路に沿って通過することにより導入される遅延を次の式により計算する。
【０２００】
Dswitched network＝Nintermediate nodes xDswitching
式中、Nintermediate nodesはルーティング経路に沿った中間ノードの数であり、Dswitchingはノードごとの平均スイッチング遅延である。
【０２０１】
トーカ異種ブリッジ及びリスナ異種ブリッジがそれぞれ５０パーセントの割合で遅延Dswitched networkを考慮に入れなければならないと考えると、これら２つのブリッジのそれぞれについて、
Dswitched network/bridge＝Dswitched network／２
となる。
【０２０２】
図中符号Ｓ３により示されるステップの間、ネットワークの構成に起因するオリジナルのアイソクロナス遅延は、
となる。式中、ＦＩＦＯのオリジナルの閾値と呼ばれるＦＩＦＯの第１の部分をΔと表すとき、Doriginal FIFO crossing＝Δ／Bit ratestreamである。
【０２０３】
リスナ異種ブリッジの場合、遅延Dbridge processingは、アイソクロナスパケットがリスナ異種ノードのRx FIFOからその同じブリッジのＩＥＥＥ１３９４インターフェース３５０へ転送されるときにアイソクロナスパケットが受ける遅延と、ブリッジモジュール３６０が必要とする処理時間との和に相当する。トーカ異種ブリッジの場合には、遅延Dbridge processingは、アイソクロナスパケットがＩＥＥＥ１３９４インターフェース３５０からトーカ異種ブリッジのTx FIFOへ転送されるときにアイソクロナスパケットが被る時間遅延と、この異種ブリッジのブリッジモジュール３６０が必要とする処理時間との和に相当する。
【０２０４】
図中符号Ｓ４により示されるステップの間、「Standard for High Performance Serial Bus bridges」で指定されている通り、オリジナルのアイソクロナス遅延Doriginal isochronousを考慮すべき異種ブリッジのポータルの、CONFIGROMと呼ばれる構成のＲＯＭにおいて示される所定の基準アイソクロナス遅延と比較する。
【０２０５】
オリジナルのアイソクロナス遅延が基準アイソクロナス遅延より大きい場合、ストリーム接続のセットアップは拒絶される（Ｓ５）。
【０２０６】
これに対し、オリジナルのアイソクロナス遅延が基準アイソクロナス遅延以下である場合には、図中符号Ｓ６により示されるステップの間にＦＩＦＯメモリの新たな閾値Δ’を決定する。
【０２０７】
Δ’＝Δ＋δ
式中、ΔはＦＩＦＯのオリジナルの閾値であり、δは
δmax＝Bitratestream x（Dreference isochronous−Doriginal isochronous）
であるときにδ≦δmaxであるような最大の整数である。
【０２０８】
図中符号Ｓ７により示されるステップの間、ＦＩＦＯメモリのサイズLadapted FIFOを
Ladapted FIFO＝Δ’＋X
のように決定する。
【０２０９】
ここで、オリジナルのＦＩＦＯメモリのサイズLoriginal FIFOは次の式、
Loriginal FIFO＝Δ＋X
により表される。
【０２１０】
ここで、従来よりΔ＝Xであるので、
Ladapted FIFO＝Δ’＋Loriginal FIFO／２
となる。
【０２１１】
図中符号Ｓ８により示されるステップの間、ＦＩＦＯを具体化する。中央処理装置３９１は、先にリストを作成され且つ計算されていた、考慮すべきストリームに関連するパラメータをブリッジ／制御モジュール３６０に提供する。
【０２１２】
図中符号Ｓ９により示されるステップの間、関連するブリッジポータルがストリーム接続セットアップ要求を受け入れ、ストリーム接続セットアップ手続きが「Standard for High Performance Serial Bus bridges」に指定されているように継続されるであろう。
【０２１３】
図１１は、ブリッジのアイソクロナス遅延の値を所定のクロス方向において交換ネットワーク１００内の判定されたルーティング経路に従った所定のストリーム接続に関して基準アイソクロナス遅延に適応させた後のトーカ異種ブリッジ及びリスナ異種ブリッジのＦＩＦＯメモリのサイズRx FIFO及びTx FIFOを示す。
【０２１４】
ここで、３０Ｍｂｐｓへの適用の場合の図１の図中符号１１４により示される端末（トーカＴ’）から図中符号１０２により示される端末（宛先端末Ｌ’）へのストリーム接続の上記の例を思い起こしてみる。異種ブリッジ２０７／２０８のポータル２０７から、異種ブリッジ２１２／２１３及び２１４／２１５のポータル２１３及び２１４を通過するルーティング経路に従ってブリッジ２０１／２０２のポータル２０２に至るルーティング経路を考える。
【０２１５】
先に説明したストリーム接続を処理する、図５のアルゴリズムをポータル２０７に適用すると、図中符号Ｓ１により示されるステップの間に実行される、交換ネットワーク１００のジッタに対抗するために必要とされるオリジナルのＦＩＦＯのサイズの計算により、先に計算したように、Loriginal FIFO＝４７０ Quadletsが得られる。
【０２１６】
スイッチの平均待ち時間はネットワーク・スイッチモデルにより、シミュレーション及び／又はプロトタイプ性能試験を実行することによって評価できるであろう。例えば、この種の値は３０μｓに等しくても良い。異種ブリッジ２０７／２０８から異種ブリッジ２０１／２０２に至るルーティング経路は先に説明したように２つの中間ノードを通過する。従って、交換ネットワーク１００に起因する待ち時間は６０μｓに等しい。
【０２１７】
この遅延は異種ブリッジ２０７／２０８と、異種ブリッジ２０１／２０２との間で共有される。これら２つのブリッジがネットワークの待ち時間を同一の割合（すなわち５０％）で取り入れると考えれば、ポータル２０７により考慮されなければならないネットワークの待ち時間は３０μｓに等しくなる。ブリッジ２０７／２０８のポータル２０７は、図中符号１１４により示される端末を図中符号１０２により示される端末にリンクするルーティング経路上のリスナポータルを構成するポータル２０８に対してこの値を計算する。
【０２１８】
尚、「IEEE P1394.1 Draft 0.17 Standard for High Performance Serial Bus bridges」は、メッセージLISTENのisochronous delayフィールドへのアイソクロナス遅延の追加は「トーカ」端末１１４からリスナ端末１０２に至るルーティング経路にある「リスナ」ポータルにより実行されなければならないと指定している。
【０２１９】
従って、異種ブリッジ内の転送遅延が、例えば、（ＤＰＲＡＭのデータ検索時間、パケットヘッダ修正時間、バスインターフェースへの転送時間及びＩＥＥＥ１３９４ローカルバスのクロックとの同期時間を考慮して）１２５μｓに等しいと想定すると、先に説明したストリーム接続の場合のオリジナルのアイソクロナス遅延は、１２５μｓの３.２５サイクルにほぼ相当する
Doriginal isochronous＝30μs＋(470 Qusdlets／2)／30Mbps＋125μs＝406μs
に等しい。
【０２２０】
ブリッジ２０７／２０８のポータル２０８のコンフィグレーションＲＯＭにおける一定の基準アイソクロナス遅延が５に等しい場合、図５のステップＳ４の比較の結果、その返答は否定となり、従って、以下の、
Δ’＝（（5＊125μs）−30μs−125μs）＊30Mbps≒440 Quadlets
のようにＦＩＦＯの新たな閾値Δ’を計算することが可能である。
【０２２１】
異種ブリッジのポータルのコンフィグレーションＲＯＭで指定される基準アイソクロナス遅延はメーカーに依存しており、シミュレーションを実行するか、モデルを使用するか、又はメーカープロトタイプ性能試験を実施することにより判定できるであろう。
従って、ブリッジ２０７／２０８のポータル２０７の、Ladapted FIFOと呼ばれる新たなＦＩＦＯサイズは、
Ladapted FIFO＝Δ’＋X
に等しく、Loriginal FIFO＝Δ＋X＝２Δであるとき、
Ladapted FIFO＝Δ’＋Doriginal FIFO／2＝440＋235＝675 Quadlets
となる。
【０２２２】
ストリーム接続をセットアップするためにポータル２０７がメッセージLISTENを転送するとき、トーカ端末１１４からリスナ端末１０２に至るルーティング経路にある次のリスナブリッジポータルである異種ブリッジ２０１／２０２のポータル２０２に関しても同じ手続きを実現できる。従って、異種ブリッジ２０１／２０２のポータル２０２は、その適応後のＦＩＦＯメモリサイズを計算するとき、異種ブリッジ２０７／２０８のポータル２０７によりそれ自体の適応後のＦＩＦＯサイズの計算中には考慮に入れられなかった、交換ネットワーク１００への転送の間にパケットが受けるアイソクロナス遅延の部分を積分する。
【０２２３】
従って、図６に示すように、ポータル２０２に関しては、
Ladapted FIFO＝Δ”＋X
となる。式中、Xはポータル２０２のオリジナルのＦＩＦＯメモリの第２の部分である。
【０２２４】
なお、Δ”とΔ’は等しい値であっても良いし、異なる値であっても良い。実際、異種ブリッジ内における転送時間Dbridge processingはブリッジクロス方向の関数として変化する。
【０２２５】
以下、図１２から図１４を参照して、同様にデジタルバスの異種ネットワークの場合における本発明の第２実施形態を提示する。
【０２２６】
先に（図９から図１１を参照して）説明した第１実施形態とは異なり、この第２実施形態は「Standard for High Performance Serial Bus bridges」に準拠していない。しかし、それはメモリの消費量が少ないという利点を有する。
【０２２７】
この第２実施形態の目標は、異種ブリッジとクロスするどのストリームに対しても一定のアイソクロナス遅延を適用しないことである。従って、異種ブリッジとクロスするアイソクロナスパケットが受けるアイソクロナス遅延はそれらのパケットがどのストリームに属するかによって異なり、この依存性は、主に、それらのパケットが交換ネットワーク１００内でとるルーティング経路（すなわち、そのルーティング経路に沿って配置されている中間ノードの数）、並びにネットワークのジッタ（精密化計算の場合で、アイソクロナス遅延に対する任意の値の選択ではない）及びストリームのビットレートに関連している。
【０２２８】
所定のブリッジクロス方向について、所定のストリームと関連するアイソクロナス遅延値の知識を要求する状況は次の通りである。
− （特に先に説明したようなメッセージLISTENにおいて）ストリーム接続をセットアップする場合
− ＣＩＰ処理（本明細書の冒頭部分で説明した通り）の場合
− 「Standard for High Performance Serial Bus bridges」に記載されているように、アイソクロナス遅延フィールドを含むバスコンフィグレーションＲＯＭを読み取るための要求。
【０２２９】
まず、「Standard for High Performance Serial Bus bridges」に記載されているＣＩＰパケット処理の場合を考える。ストリーム接続セットアップ手続きに関連して言えば、ストリームごとに１つのアイソクロナス遅延が適用される。すなわち、考慮すべき異種ブリッジのリスナポータルは、特に、ＣＩＰヘッダのsytフィールドに独自のアイソクロナス遅延を追加する。
【０２３０】
処理するストリームが明確に識別され、アイソクロナス遅延が処理すべき遅延に適応され、その時点で、追加すべきアイソクロナス遅延の値に曖昧さが存在しない状況になったならば、この遅延はストリーム接続をセットアップする間に計算されており、ストリームの識別子と関連して格納されていることになる。ストリームの識別子がわかったならば、あらかじめ計算されていたアイソクロナス遅延値を検索することが可能である。
【０２３１】
以下、図１２を参照して、アイソクロナス遅延を読み取るための要求の場合を考えてみる。アイソクロナス遅延読み取り要求がポータルのコンフィグレーションＲＯＭを管理するＣＰＵ（３９１）により受信されると、このポータルは要求の送り手へ送信されるべき応答について決定しなければならない。
【０２３２】
本発明の第１実施形態では、「Standard for High Performance Serial Bus bridges」に従って、全てのアイソクロナスパケットが同じアイソクロナス遅延を受けていたため、ポータルはそのポータルとクロスする所定の方向について全てのストリームに共通するアイソクロナス遅延を示すことにより、アイソクロナス遅延読み取り要求に応答していたので、異種ブリッジのどのポータルであろうと、曖昧さが生じる可能性はなかった。
【０２３３】
これに対し、本発明のこの第２実施形態においては、アイソクロナス遅延はストリームによって異なるため、異種ブリッジのポータルは、図１２のアルゴリズムにより示されるように、アイソクロナス遅延読み取り要求を受信したときに特定の処理動作を実現しなければならない。
【０２３４】
このアルゴリズムは異種ブリッジのＲＯＭに格納されている。アルゴリズムはシステムの電源が投入されたときにＲＡＭにロードされ、中央処理装置（ＣＰＵ）３９１が対応する命令を実行する。
【０２３５】
図中符号Ｓ２０１により示されるステップの間、考慮すべき異種ブリッジは読み取り要求にストリーム識別子が含まれているか否かを判定する。
【０２３６】
その返答が肯定であれば、異種ブリッジはストリーム識別子が現在ストリームに対応しているか否かを検証する（Ｓ２０２）。対応していれば、異種ブリッジは、このストリームに関してあらかじめ計算され且つ識別されたストリームと関連付けて格納されているオリジナルのアイソクロナス遅延をメモリで読み取る（Ｓ２０３）。次に、異種ブリッジはオリジナルのアイソクロナス遅延を含む応答を読み取り要求の送り手へ送信する（Ｓ２０４）。
【０２３７】
従って、読み取り要求が異種ブリッジのポータルにより解釈可能なメッセージであり、且つこのメッセージがそのフィールドのいずれか１つにストリーム識別子を含み、更に、このストリーム識別子が考慮すべき異種ブリッジにより管理されているストリームを示している場合には、曖昧さは存在せず、考慮すべきブリッジポータルは考慮すべきストリームの特徴を表すアイソクロナス遅延値を含む応答を送信できるであろう（Ｓ２０４）。
【０２３８】
これに対し、応答に否定の応答が与えられる（Ｓ２０２）（すなわち、識別されたストリームが考慮すべき異種ブリッジにより管理されていない）場合は、図１２のアルゴリズムの次のステップＳ２０５へ進む。ステップＳ２０５では、オリジナルのアイソクロナス遅延の計算に不可欠である要素が読み取り要求に入っているか否かを判定することから成る。
【０２３９】
同様に、ステップＳ２０１の間、読み取り要求がストリーム識別子を含まないことが確認された場合にも、動作は図中符号Ｓ２０５により示されるステップへ進み、オリジナルのアイソクロナス遅延の計算に不可欠な計算要素が読み取り要求の中に存在することを識別する。
【０２４０】
アイソクロナス遅延読み取り要求がオリジナルのアイソクロナス遅延の計算に不可欠な要素を含む場合、異種ブリッジはオリジナルのアイソクロナス遅延を計算する（Ｓ２０６）。そして、次に、図中符号Ｓ２０８により示されるステップへ進み、考慮すべきストリームと関連付けて計算されたアイソクロナス遅延を格納する。
【０２４１】
これに対し、読み取り要求がそのような計算要素を含んでいない場合には、異種ブリッジはオリジナルのアイソクロナス遅延値を任意に設定し（Ｓ２０７）、考慮すべきストリームと関連付けて任意に固定されたアイソクロナス遅延値を格納する（Ｓ２０８）。デフォルト時に選択される任意の値は、例えば、メモリCONFIG ROMに含まれている値である。
【０２４２】
図中符号Ｓ２０９により示されるステップの間、考慮すべき異種ブリッジは格納されたアイソクロナス遅延を含む応答を読み取り要求の送り手へ送信する。
【０２４３】
従って、アイソクロナス遅延読み取り要求が異種ブリッジのポータルにより解釈できるメッセージを構成しており、且つこのメッセージがそのフィールドのいずれか１つにネットワークにおけるアイソクロナス遅延を評価するのに十分な数の要素を含んでいる場合には、アクションを受けたブリッジポータルは、転送手段（特に閾値及びＦＩＦＯのサイズ）を具体化することなく、先に本発明の第１実施形態に関連して説明した計算方法に従ってこの種の評価（Ｓ２０６）を実行する。
【０２４４】
ここで、「十分な要素」という用語は、アクションを受けたブリッジポータル（以上の説明で扱った例ではポータル２０８）が交換ネットワーク１００内でトーカポータル（先に説明した例ではポータル２０７）と対を成しているとき、少なくともリスナの識別子がわかっていることを意味する。アクションを受けたポータル（以上の説明で扱った例ではポータル２０２）が交換ネットワーク内でストリームのリスナポータルを構成している場合には、この用語は少なくともトーカの識別子がわかっていることを表す。
【０２４５】
これらの要素がわかっていない場合には、任意の値を選択することが可能である（Ｓ２０７）。そのような値は、例えば、ブリッジのメーカーにより、ネットワークのシミュレーション、モデル及び／又はプロトタイプ性能試験によって選択されれば良い。
【０２４６】
アイソクロナス遅延値を後に再利用できるように、計算された又は任意に固定されたアイソクロナス遅延値は対応するストリームの特性と関連付けて格納されるのが好ましい。
【０２４７】
そこで、アクションを受けたポータルは、計算された又は任意に固定されたアイソクロナス遅延値を含む応答を送信できるであろう（Ｓ２０９）。そのような応答を送信するポータルは読み取り要求に対する応答の中で示されたオリジナルのアイソクロナス遅延を格納し、オリジナルの読み取り要求で指定されていた識別子を有し且つ同じルーティング経路をとる「リスナ」及び／又は「トーカ」を含む次のストリーム接続セットアップ手続きにそれを適用しようと試みる。
【０２４８】
読み取り要求の送り手がアクションを受けたポータルのアイソクロナス遅延値を知ろうとしている目的を判定することを可能にする要素を読み取り要求が含んでいない場合、このポータルは、本発明のネットワークの将来の機能動作を損なうおそれがある任意のアイソクロナス遅延値を要求の送り手に与えないように、要求に対する応答の中でエラーメッセージを戻しても良い。
【０２４９】
交換ネットワークのトポロジーが動的に変化する（すなわち、交換ネットワークのノードがいわゆる「ホットプラギング」特性を示す）場合、ストリーム接続をセットアップしようとしているコントローラは、そのストリーム接続セットアップ手続きの間に、考慮すべきブリッジポータルのコンフィグレーションＲＯＭへ送信された読み取り要求によってアイソクロナス遅延値が要求されたとき、そのアイソクロナス遅延値の確認を求めることを推奨する。
【０２５０】
「コントローラ」という用語は、ここでは、トーカとリスナとの間のデータストリームの経路をセットアップ又は閉鎖するためにブリッジ間メッセージを使用するノードを意味するものと理解する。
【０２５１】
最後に、ストリーム接続のセットアップの場合を考えてみる。「Standard for High Performance Serial Bus bridges」に従えば、アイソクロナスストリーム接続をセットアップすべき場合、その接続を要求するコントローラはJOIN型のメッセージをリスナが接続されている端末バスへ送信する。このメッセージは端末ポータル（すなわち、リスナに至るルーティング経路にある端末バスに接続されているブリッジのポータル）によりインタセプトされ、このポータルはメッセージを解析し、必要な処理動作を実行して、メッセージを修正し、修正メッセージをストリームのイニシエータ、すなわち、トーカへ送信する。
【０２５２】
トーカに至るルーティング経路に配置された全てのポータルはメッセージをインタセプトし、必要な処理動作を実行する。メッセージJOINからスタートして、トーカに至るルーティング経路にある端末ポータルは、トーカとリスナとの間に完全接続をセットアップするために、メッセージLISTENを生成する。トーカからリスナまでのルーティング経路に配置されたリスナポータルは（本発明の第１実施形態に関連して説明したように）メッセージLISTENのアイソクロナス遅延フィールドに含まれる値をブリッジのクロスの間にアイソクロナスパケットが受ける遅延の値だけ増加させなければならない。
【０２５３】
尚、「Standard for High Performance Serial Bus bridges」によれば、ストリーム接続セットアップ手続きは関連するストリームの識別子を含むブリッジ間メッセージを使用する。そのような状況を処理するために、全てのストリームに共通するアイソクロナス遅延を有する必要はなく、ブリッジとクロスするストリームごとに別個のアイソクロナス遅延を適用することが可能である。
【０２５４】
以下、図１３ａ、図１３ｂ及び図１４を参照して、本発明の第２実施形態に従ってストリーム接続セットアップ要求を受信したときに異種ブリッジにより実現できる様々に異なるアルゴリズムを説明する。
【０２５５】
これらのアルゴリズムは異種ブリッジのＲＯＭに格納されている。アルゴリズムは電源が投入されたときにＲＡＭにロードされ、中央処理装置（ＣＰＵ）３９１が対応する命令を実行する。
【０２５６】
図１２に関連して説明したように、読み取り要求に対する応答を既に生成していたストリーム識別子に関して異種ブリッジのポータルが接続セットアップ要求を受信すると（Ｓ３００）、ポータルは、要求されるストリーム接続のセットアップを受け入れる又は拒絶するために、図１３ａ及び図１３ｂのアルゴリズムの一方を実現する。これらのアルゴリズムの一方は、図１２の図中符号Ｓ２０８により示されるステップの間に格納された要素の１つを含む各ストリーム接続要求で実現されなければならない。
【０２５７】
図１３ａ及び図１３ｂに共通する、図中符号Ｓ３０１により示されるステップの間、異種ブリッジは、受信されたストリーム接続セットアップ要求の中に、このストリームに関わる読み取り要求に対する応答にあらかじめ挿入されていたと考えられるアイソクロナス遅延値を獲得するために使用できる要素が存在するか否かを判定する。従って、先に異種ブリッジにより管理され、ブリッジがアイソクロナス遅延値（例えば、計算された値又は任意に選択された値）を含む読み取り要求に対する応答を生成していたストリーム識別子をストリーム接続セットアップ要求が含んでいる場合、異種ブリッジは、先にそのストリーム識別子と関連付けて格納されたアイソクロナス遅延値をメモリから取り出すことができるであろう。
【０２５８】
異種ブリッジによりメモリに格納され、読み取られるこの種のアイソクロナス遅延値は、その後、このブリッジによりストリーム接続のセットアップ（Ｓ３０２）の間に使用されることになる。
【０２５９】
これに対し、ストリーム接続セットアップ要求（Ｓ３００）は以前のアイソクロナス遅延読み取り要求に対する応答の生成を異種ブリッジが実行した時の流れに関係しているが、ストリーム接続セットアップ要求における要素の欠落（図１３ａ及び図１３ｂのステップＳ３０１に対する応答「ノー」）のためにこの遅延を読み取ることができない場合には、異種ブリッジは図１３ａの図中符号Ｓ３０３ａにより示されるステップ、あるいは図１３ｂの図中符号Ｓ３０３ｂにより示されるステップのいずれかを実現できるであろう。
【０２６０】
従って、第１の代替実施形態によれば、異種ブリッジは、図中符号Ｓ３０３ａにより示されるステップの間、十分な要素を有しているならば、先に本明細書で既に説明した計算技法に従って考慮すべきストリームのオリジナルのアイソクロナス遅延を計算することを決定しても良い。その後、計算したオリジナルのアイソクロナス遅延の値をもってストリーム接続のセットアップを受け入れる。
【０２６１】
例えば、異種ブリッジはストリーム接続のセットアップを受け入れ、LISTENメッセージにおいて計算された新たなアイソクロナス遅延値を示し、ストリーム接続セットアップ要求の送り手によるアイソクロナス遅延値の確認を求める要求を待つ状態に入る。尚、「Standard for High Performance Serial Bus bridges」によれば、ストリーム接続のセットアップを発したコントローラはエントリ端末、すなわち、トーカから宛先端末、すなわち、リスナに至るルーティング経路を通してパケットが受けるアイソクロナス遅延を含むSTREAM STATUSメッセージを受信する。このアイソクロナス遅延値を期待されるアイソクロナス遅延値と比較しても良く、それら２つの値に差がある場合には、コントローラはネットワークの各々の異種ブリッジのアイソクロナス遅延値の確認を要求し、その後、ストリーム接続セットアップを維持するか、又はそれを終了させることを決定できる。
【０２６２】
第２の代替実施形態によれば、既知のアイソクロナス遅延値が存在しないとき、異種ブリッジは図１３ｂの図中符号Ｓ３０３ｂにより示されるステップの間にストリーム接続のセットアップを拒絶することを決定しても良い。
【０２６３】
例えば、異種ブリッジによりアイソクロナス遅延読み取り応答の生成後にネットワークのトポロジーを変更する場合、先に応答の中で送信されていたアイソクロナス遅延の値を無効にしても良い。従って、その結果、ブリッジは先に図１０のステップＳ５に関連して説明したようにストリーム接続のセットアップを拒絶することを決定し、図１２の図中符号Ｓ２０８により示されるステップの間に格納されていたアイソクロナス遅延の値を消去する。考慮すべきストリームに関する次のストリーム接続セットアップ動作の次のアイソクロナス遅延読み取り要求によって、交換ネットワーク１００の新たな構成により適合する新たなアイソクロナス遅延値をセットアップすることが可能になる。
【０２６４】
次に、図１４を参照して、先に異種ブリッジにより処理されていなかったストリームに関してストリーム接続をセットアップする要求を受信したときにそのブリッジで適用される処理を説明する。
【０２６５】
図中符号Ｓ１００により示されるステップの間、異種ブリッジはストリーム接続セットアップ要求を受信する。
【０２６６】
図中符号Ｓ１０１により示されるステップの間、考慮すべき異種ブリッジは先に図１０を参照して説明したようにオリジナルのＦＩＦＯのサイズを計算する。次に、異種ブリッジはネットワークの待ち時間を計算し（Ｓ１０２）、更に、考慮すべきストリームのオリジナルのアイソクロナス遅延を計算し且つ格納する（Ｓ１０３）。次に、ＦＩＦＯを具体化し（Ｓ１０４）、計算され且つ格納されたオリジナルのアイソクロナス遅延によるストリーム接続のセットアップを受け入れる（Ｓ１０５）。
【０２６７】
従って、図１４のアルゴリズムの枠内で計算され且つ使用されるオリジナルのアイソクロナス遅延は交換ネットワーク１００を通過するストリームのルーティング経路に関して最適化される。
【図面の簡単な説明】
【図１】本発明による方法を実現できるデジタルバスの同種ネットワークの一例のブロック線図である。
【図２】図１の同種ネットワークに含まれる同種ブリッジの一実施形態を示す図である。
【図３】図１の同種ネットワークの記述を得るために、図１の同種ネットワークに含まれるコントローラにより実現されるアルゴリズムの一例を示す図である。
【図４】図３のアルゴリズムを図１の同種ネットワークに適用することにより得られる図１の同種ネットワークの記述を示す図である。
【図５】本発明の方法に従ってアイソクロナスデータストリーム接続をセットアップするために、図１の同種ネットワークに含まれるコントローラにより実現されるアルゴリズムの一例を示す図である。
【図６】本発明による方法を実現できるデジタルバスの異種ネットワークの一例を示すブロック線図である。
【図７】図６の異種ブリッジの一実施形態を示す図である。
【図８】図６の異種ネットワークに含まれる交換ネットワークの経路指定テーブルの構造を示す図である。
【図９】本発明の第１実施形態におけるネットワークのジッタの推定を考慮に入れて、一方ではトーカ異種ブリッジ、他方ではリスナ異種ブリッジのオリジナルの（すなわち、適応前の）ＦＩＦＯメモリのサイズを示す図である。
【図１０】ＦＩＦＯメモリの具体化のステップの間に本発明の第１実施形態で実現されるアルゴリズムを示す図である。
【図１１】本発明の第１実施形態におけるアイソクロナス遅延の基準アイソクロナス遅延への適用の後の、一方ではトーカ異種ブリッジ、他方ではリスナ異種ブリッジの適応済みＦＩＦＯメモリのサイズを示す図である。
【図１２】本発明の第２実施形態において、考慮されるブリッジポータルのアイソクロナス遅延の値を読み取るための要求を受信したときに異種ブリッジにより実現されるアルゴリズムを示す図である。
【図１３ａ】本発明の第２実施形態において、考慮されるブリッジが読み取り要求に対してあらかじめ応答を生成していたときにストリーム接続セットアップ要求の受信時に異種ブリッジにより実現できる２つのアルゴリズムを示す図である。
【図１３ｂ】本発明の第２実施形態において、考慮されるブリッジが読み取り要求に対してあらかじめ応答を生成していたときにストリーム接続セットアップ要求の受信時に異種ブリッジにより実現できる２つのアルゴリズムを示す図である。
【図１４】考慮される異種ブリッジがオリジナルのアイソクロナス遅延をあらかじめ計算していなかったストリーム接続をセットアップする場合に、本発明の第２実施形態による異種ブリッジにより適用されるアルゴリズムを示す図である。
発明の背景
本発明は、端末を接続できる複数のデジタルバスを具備するデジタルバスネットワークの技術に関する。
【０００２】
上記のようなネットワークにおいては、アナログ型及び／又はデジタル型のオーディオ端末（装置とも言う）及び／又はビデオ端末（装置とも言う）を相互に接続することができ、それらの端末間でオーディオビジュアル信号を相互に交換できる。端末として属するものを列挙すれば、例えば、テレビ受像機（衛星、ＲＦチャネル、ケーブル、ｘＤＳＬ及びその他の手段を使用する）、テレビジョンセット、ビデオテープレコーダ、スキャナ、デジタルシネマカメラ、デジタルカメラ、ＤＶＤリーダ、コンピュータ、パーソナルデジタルアシスタント（ＰＤＡ）、プリンタなどの機器（これらに限定されるわけではない）が挙げられる。
【０００３】
本発明はＩＥＥＥ１３９４型デジタルバスネットワークに特に適用できるが、それに限定されない。ＩＥＥＥ１３９４規格は、「IEEE Std 1394-1995, Standard for High Performance Serial Bus」及び「IEEE Std 1394a-2000, Standard for High Performance Serial Bus（Supplement）」という２つの参考文献に記載されていることはよく知られている。また、第３の文献「IEEE P1394.1 Draft 0.17 Standard for High Performance Serial Bus bridges」は、様々に異なるＩＥＥＥ１３９４型バスを接続する方法を説明している。
【０００４】
更に詳細には、本発明は、デジタルバスのネットワークの中で少なくとも１つのエントリ端末、すなわち、トーカと、少なくとも１つの宛先端末、すなわち、リスナとの間にアイソクロナスデータストリームをセットアップする方法に関する。
【０００５】
一般に、デジタルバスネットワークといえば、同種ネットワーク（homogeneous network）であることが思い起こされるであろう。同種ネットワークにおいて、デジタルバスは同種ブリッジ（homogeneous bridge）を介して相互に接続される。各同種ブリッジは第１のポータルと、第２のポータルとを有し、それらのポータルのそれぞれに１つずつのデジタルバスが接続されている。各ブリッジはその第１のポータルに接続するバスから第２のポータルに接続する別のバスへパケットを転送するために使用される。
【０００６】
各ブリッジに関連して、一方のポータルから他方のポータルへクロスする各方向ごとにアイソクロナス遅延（「遅延」という言葉は「ある時限」として定義されている）が存在している。このアイソクロナス遅延は、ブリッジが１つのアイソクロナスパケットをその一方のポータルから他方のポータルへ通過させるのに要する時間を表す。
【０００７】
アイソクロナス遅延は、主に、ネットワーク中でアイソクロナスパケット（ＣＩＰ、すなわち、common isochronous packets（共通アイソクロナスパケット）とも呼ばれる）を搬送するために使用される。ＣＩＰは、そのパケットが宛先アプリケーションにより消費されなければならない時間を示す絶対時間に関する情報を含む。このタイミング情報は、単一のバス（エントリ端末、すなわち、「トーカ」と、宛先端末、すなわち、「リスナ」とは同じデジタルバスに接続されている）を介して転送されるパケットに対するアイソクロナスイニシエータにより計算される。しかしながら、「トーカ」、すなわち、エントリ端末と、「リスナ」、すなわち、宛先端末との間にいくつかのブリッジが存在している場合、ブリッジのクロスにより導入される待ち時間のために、ＣＩＰに含まれる情報が最新の情報ではなくなることが起こるであろう。この状況を防止するために、トーカ端末とリスナ端末との間の各ブリッジは、ＣＩＰパケットに含まれるタイミング情報をそのブリッジに固有のアイソクロナス遅延（そのブリッジにより相互に接続される２つのバスの間の転送時間）によって増加させる。
【０００８】
現在、ＩＥＥＥ１３９４バスの場合の上記の規格に従えば、各ブリッジは、クロス方向ごとに、一定のアイソクロナス遅延と関連させられている。言い換えれば、ブリッジを介して１つのバスから別のバスへ転送されるパケットは、それらのパケットがどのストリームに属しているかに関わらず、同じアイソクロナス遅延をもって処理される。
【０００９】
また、本発明の特定の一実施形態は、異種ネットワーク（heterogeneous network）と呼ばれる新たな種類のデジタルバスネットワークにも関する。この異種ネットワークでは、それに含まれるデジタルバスが相互に直接接続されているか、先に述べた同種ブリッジを介して接続されているか、あるいは少なくとも１つの交換ネットワークを介し、異種ブリッジ（heterogeneous bridge）を介して接続されている。
【００１０】
異種バスの各々はデジタルバスの１つが接続される第１のポータルと、交換ネットワークが接続される第２のポータルとを有する。交換ネットワークは複数のリンクにより相互に接続された複数のノードを有する。それらのリンクは、例えば、ＩＥＥＥ１３５５規格に従った２方向データ転送に使用される種類のリンクである。ＩＥＥＥ１３５５規格は文献「Std 1355-1995 Standard for Heterogeneous InterConnect（HIC）（Low Cost Low Latency Scalable Serial Interconnect）（aka ISO／IEC 14575 DIS）」により定義されている。
【００１１】
この種の異種ネットワークは次のように動作する。オーディオビジュアル信号を受信することを要求する第１のデジタルバスに接続された第１の端末（エントリ端末、すなわち、トーカ）と、その信号を端末に与えることができる第２のデジタルバスに接続された第２の端末（宛先端末、すなわち、リスナ）との間で、１つ以上のブリッジを介し、おそらくは交換ネットワークを介して接続がセットアップされる。
【００１２】
「エントリ端末」又は「トーカ」という用語は、例えば、デジタルカメラ、デジタルシネマカメラ、デジタル出力ＤＶＤリーダ又はアナログ／デジタル変換器を通した場合のアナログ装置を意味するものである。
【００１３】
また、デジタルバスの（同種又は異種）ネットワークは、例えば、特に、住居内部で配分するために動画のリアルタイム交換を可能にする家庭用オーディオビジュアルネットワークである。これが異種型ネットワークである場合、そのネットワークは、例えば、高ビットレート交換ネットワークを具備する。
【００１４】
ここで、ＩＥＥＥ１３９４バスの場合の上記の規格に従えば、現時点では、各ブリッジをクロス方向ごとに一定のアイソクロナス遅延と関連付けなければならない。このような事実に関連して、従来の技術のいくつかの主要な欠点を以下に提示する。
【００１５】
上記の制約は、アイソクロナスデータストリームがトーカと宛先端末との間でルーティング経路を通って進行する間に受ける総アイソクロナス遅延を選択することが不可能であるということを意味している。実際、総アイソクロナス遅延はルーティング経路に沿って含まれる様々な連続するブリッジのアイソクロナス遅延の和である。しかしながら、ブリッジのアイソクロナス遅延は一定でなければならないため、ストリームが被る総アイソクロナス遅延は一定であり、強制的に課されている。
【００１６】
そこで、特に、あらかじめセットアップされた、遅延が異なるストリームと同期させなければならない情報を新たなリスナに供給するなどの用途について、総アイソクロナス遅延を選択可能にする必要性が存在している。
【００１７】
多数の端末における到着の瞬時の時間を同期させることによって起こる問題は新たな問題である。事実、現時点では、いくつかのリスナが同一のストリーム（単一のトーカから送信されたストリーム）を同時に受信できるように保証することは不可能である。この場合、ストリーム接続は、トーカと各リスナとの間にいくつかのルーティング経路を並行してとることになる。ここで、先に説明した通り、各ルーティング経路でストリームが被る総アイソクロナス遅延は一定であり且つ強制的に課される遅延である。様々に異なるルーティング経路は一般に同じブリッジを含んでおらず、ブリッジの数も異なるため、それぞれの総アイソクロナス遅延が等しくなるような道理は皆無である。
【００１８】
従って、例えば、現時点では、デジタルバスネットワークにおいて、スピーカ（リスナ）が１つのトーカから送信される立体音データを同時に同期させて受信することは不可能である。
【００１９】
更に、ブリッジのアイソクロナス遅延が一定であるという上記のモデルが、ストリームとはかかわりなく同種ブリッジにのみ適用可能である場合もある。これは異種ブリッジには適用不可能である。言い換えれば、上記のモデルは、デジタルバスのネットワークが同種ネットワークである場合に限って適用可能なのであり、従って、本発明の１つの代替実施形態における関心点である異種デジタルバスネットワークには不適切である。
【００２０】
実際、上記のモデルにおいては、バスを介する搬送時間は一定であり、通常は無視できるほどであると想定している。これは、デジタルバスのみを具備する同種ネットワークの場合に実証されている。しかし、異種ネットワークの場合には、他のあらゆるデジタルバスと同様に、デジタルバスに接続されているどのような端末であっても、交換ネットワークを通過することになる。ところが、「真の」バスにおける転送時間とは異なり、交換ネットワークにおける転送時間は一定ではないという事実によって問題が起こる。実際、交換ネットワークを通るルーティング経路はストリームごとに異なるので、転送時間もストリームごとに異なる。更に、交換ネットワークにおける転送時間は一般に無視できるほど少なくはない。
【００２１】
発明の要約
本発明の目的は、特に、従来の技術の上記のような様々な欠点を克服することである。
【００２２】
更に詳細には、本発明の目的の１つは、トーカと１つ以上のリスナとの間でルーティング経路を介して進行するアイソクロナスデータストリームにより被る総アイソクロナス遅延の選択を可能にする、デジタルバスネット内でアイソクロナスデータストリーム接続をセットアップする方法を提供することである。
【００２３】
本発明の別の目的は、トーカといくつかのリスナとの間のアイソクロナスデータストリーム接続の場合に、異なるリスナに至るルーティング経路の各々で総アイソクロナス遅延を全く同一にすることを可能とするこの種の方法を提供することである。
【００２４】
本発明の別の目的は、同種型及び異種型の双方のデジタルバスネットによって実現できるこの種の方法を提供することである。
【００２５】
また、本発明の補足的目的は、交換ネットワークを具備する異種デジタルバスネットワークによって実現される場合に、ストリームが交換ネットワークを通過することにより導入される遅延（ストリームごとに異なる）を考慮に入れることを可能とするこの種の方法を提供することである。
【００２６】
これらの様々な目的並びに以下で明白になるであろうその他の目的は、本発明によれば、
複数のブリッジにより相互に接続されている複数のデジタルバスを具備するデジタルバスネットワークの少なくとも１つのブリッジにより接続される少なくとも１つのエントリ端末、すなわち、トーカと、少なくとも１つの宛先端末、すなわち、リスナとの間でアイソクロナスデータストリーム接続をセットアップする方法であって、該複数のブリッジの各々はアイソクロナス遅延と関連し、少なくとも該複数のブリッジのいくつかが所定値範囲内でパラメータ化可能であるアイソクロナス遅延と関連し、
（ａ）前記少なくとも１つのトーカ端末と前記少なくとも１つのリスナ端末との間に、パラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジを含む１つ以上のブリッジを具備する少なくとも１つのルーティング経路を獲得するステップと、
（ｂ）前記少なくとも１つのルーティング経路に含まれる各ブリッジについて、当該ブリッジのアイソクロナス遅延の値又はそれがとり得る値を獲得するステップと、
（ｃ）前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジに関して、前記少なくとも１つのルーティング経路をとる前記データストリーム接続が所定の総アイソクロナス遅延を受けるように、前記ブリッジのアイソクロナス値がとるべき選択値を選択するステップと、
（ｄ）前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つのブリッジに関して、前記ブリッジのパラメータ化可能なアイソクロナス遅延が前記選択値をとるように、前記ブリッジの少なくとも１つの資源を適応させ、具体化するステップとを備える方法によって達成される。
【００２７】
従って、本発明の一般的原理は、少なくとも１つの新規な種類のブリッジ、すなわち、パラメータ化可能なアイソクロナス遅延を伴うブリッジを使用することを含む。上記によれば、所定のストリームがトーカとリスナとの間で所定のルーティング経路を通って進行するときにストリームに適用されるべき所定の総アイソクロナス遅延を選択することが可能である。従って、この所定の総アイソクロナス遅延は従来技術の場合（先の説明を参照）とは異なり、強いて課されるものではない。総アイソクロナス遅延はむしろ容易に選択され、その値の範囲は、パラメータ化可能なアイソクロナス遅延を伴うブリッジの数が多ければ、それだけ広くなる。特定の一実施形態では、全てのブリッジがパラメータ化可能なアイソクロナス遅延ブリッジである。
【００２８】
また、ブリッジに関して、大きな値を有するアイソクロナス遅延を選択することにより、ネット中の好ましい緩衝手段としてこのブリッジのメモリを使用することが可能になる。
【００２９】
本発明の特定の一実施形態では、１つのトーカ端末と少なくとも２つのリスナ端末との間でアイソクロナスデータストリームがセットアップされ、前記方法は、
− 前記少なくとも２つのリスナ端末の各々に関して、前記少なくとも１つのトーカ端末と前記リスナ端末との間で、パラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジを含む１つ以上のブリッジを具備するルーティング経路を獲得するステップと、
− 前記データストリーム接続がとる前記少なくとも２つのルーティング経路の各々で前記データストリーム接続が同じ所定の総アイソクロナス遅延を受けるように、前記少なくとも２つのルーティング経路の各々に関して前記ステップ（ｂ）から（ｄ）を実行するステップとを含む。
【００３０】
従って、並行していくつかのルーティング経路をとるストリームに対して１つの同じ総アイソクロナス遅延を適用することができる。こうして、１つのトーカにより送り出されるデータがいくつかのリスナにより同期して受信されることになる。
【００３１】
「サラウンド」システムとして知られるシステムにおいて音響チェンバ（accoustic chamber）の位置どりを誤ると、音声信号の間に（約３０ｃｍの位置の誤りに対して１ｍｓ程度の）タイムラグが発生することがわかっている。この種のチェンバを意図している信号がたどる経路に応じてそれぞれ異なる期間で遅延を生じると、ユーザが知覚する音声信号が妨害を受ける。この問題を修正するために、本発明によるパラメータ化遅延を使用することができる。
【００３２】
また、前記少なくとも１つの適応され且つ具体化される資源は、パラメータ化可能なアイソクロナス遅延を伴う前記ブリッジに含まれるＦＩＦＯメモリである。
【００３３】
従って、ＦＩＦＯメモリのサイズはこのブリッジのパラメータ化可能なアイソクロナス遅延を増減させるために必要に応じて活用される。
【００３４】
本発明の特定の一実施形態においては、前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う各ブリッジの前記少なくとも１つの資源の適応及び具体化は、前記ブリッジのパラメータ化可能なアイソクロナス遅延の選択値が前記ブリッジによりいくつかのデータストリームの各々に適用されるように、前記いくつかのデータストリームに共通している。
【００３５】
従って、ブリッジのパラメータ化可能なアイソクロナス遅延を所定のクロス方向に関して調整し、それがとりうる値の範囲内の所定の値を取るならば、（例えば、ブリッジのリセット、又はパラメータ化アイソクロナス遅延を更新するための指令をブリッジが受信することに続いて起こる）次の修正まで、パラメータ化可能なアイソクロナス遅延はこの所定の値をとり続ける。次の修正に至るまで、ブリッジはパラメータ化可能なアイソクロナス遅延のこの所定の値をそのブリッジとクロスする全ての後続ストリームに対して適用する。
【００３６】
有利な変形例によれば、前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う各ブリッジの前記少なくとも１つの資源の適応及び具体化は、前記ブリッジのパラメータ化可能なアイソクロナス遅延の選択値が前記ブリッジにより特定の１つのデータストリームにのみ適用されるように、前記特定のデータストリームに固有である。
【００３７】
このため、ブリッジはいくつかのパラメータ化可能なアイソクロナス遅延を管理し、それらを各々特定の１つのストリームにその他の管理されるストリームとは無関係に選択的に適用する。ブリッジとクロスする各ストリームに新たなパラメータ化可能なアイソクロナス遅延が割り当てられる。
【００３８】
前記デジタルバスはＩＥＥＥ１３９４型デジタルバスであると有利である。
【００３９】
また、前記デジタルバスのネットワークは家庭用オーディオビジュアルネットワークであると有利である。
【００４０】
この種の家庭用オーディオビジュアルネットワークは、例えば、住居内で動画又は音声ファイルをリアルタイムで交換するために使用できる。
【００４１】
前記デジタルバスネットに接続された、データストリーム接続のセットアップを制御するための装置により、前記ステップ（ａ）から（ｃ）が実行されるのが好ましい。
【００４２】
また、ネットワークの記述を獲得するステップを含み、前記ステップ（ａ）の間、前記ネットワークの記述を使用して、各ルーティング経路のブリッジが獲得されると有利である。
【００４３】
また、この方法は、前記少なくとも１つのルーティング経路に含まれる各ブリッジのクロス方向ごとに実現されると有利である。
【００４４】
また、前記デジタルバスネットワークは、各々にデジタルバスの１つが接続されている第１のポータル及び第２のポータルをそれぞれが具備する複数の同種ブリッジを介してデジタルバスが相互に直接接続されている同種ネットークであり、
前記少なくとも１つのトーカ端末と前記少なくとも１つのリスナ端末との間の前記少なくとも１つのルーティング経路は、パラメータ化可能なアイソクロナス遅延を伴う少なくとも１つの同種ブリッジを具備すると有利である。
【００４５】
また、前記デジタルバスネットワークは異種ネットワークであり、前記デジタルバスは、
− 各々にデジタルバスの１つが接続されている第１のポータル及び第２のポータルをそれぞれが具備する複数の同種ブリッジを介して相互に直接接続されているか、又は
− 複数のリンクにより相互に接続された複数のノードを具備する少なくとも１つの交換ネットワークを介し、各々がデジタルバスの１つが接続されている第１のポータルと、交換ネットワークが接続されている第２のポータルとを具備し、各々が前記交換ネットワークのノードの１つを形成している複数の異種ブリッジを介して相互に接続されており、
前記少なくとも１つのルーティング経路は、前記少なくとも１つのトーカ端末と前記少なくとも１つのリスナ端末との間で、前記交換ネットワークとクロスし、且つ前記交換ネットワークの入口ノード及び出口ノードをそれぞれ形成している少なくとも１対の異種ブリッジと、可能であれば少なくとも１つの同種ブリッジとを具備し、
前記少なくとも１つのルーティング経路は、各々がそのパラメータ化可能なアイソクロナス遅延の中に、確定された割合で、前記交換ネットワークをデータストリームが通過することにより導入される遅延を取り入れたパラメータ化可能なアイソクロナス遅延を伴う少なくとも１つの異種ブリッジ及び／又はパラメータ化可能なアイソクロナス遅延を伴う少なくとも１つの同種ブリッジを具備すると有利である。
【００４６】
有利な１つの特徴によれば、前記交換ネットワークをデータストリームが通過することにより導入される遅延は、
− 前記異種ブリッジの一方であって、前記交換ネットワークの入口ノードを形成する異種ブリッジのパラメータ化アイソクロナス遅延に第１の割合P1で取り入れられ、
− 前記異種ブリッジの他方であって、前記交換ネットワークの出口ノードを形成する異種ブリッジのパラメータ化アイソクロナス遅延に第２の割合P2で取り入れられ、
前記第１の割合と前記第２の割合の和はほぼ１００％に等しい（P1 + P2 = 100%）のが好ましい。
【００４７】
また、前記交換ネットワークをデータストリームが通過することにより獲得される遅延は、前記交換ネットワークを通るルーティング経路を考慮に入れるときに獲得されるのが好ましい。
【００４８】
従って、本発明は、交換ネットワーク内におけるストリームの転送時間をできる限り厳密に推定するように、交換ネットワークに含まれるストリームのルーティング経路の部分に配置されるノードの各々がクロスすることにより導入される遅延を考慮に入れる。
【００４９】
また、前記交換ネットワークをデータストリームが通過することにより導入される遅延Dswitched networkは、
前記交換ネットワークに含まれるルーティング経路の部分における中間ノードの数をNintermediate nodesとし、且つ
中間ノードごとの平均交換時間をDswitchingとするとき、式
Dswitched network= Nintermediate nodes x Dswitching
により計算されるのが好ましい。
【００５０】
１つの変形例によれば、前記交換ネットワークをデータストリームが通過することにより導入される遅延は、前記交換ネットワークを通るデータストリームのルーティング経路を考慮せずに、所定の値により推定される。
【００５１】
この種の選択は任意の選択であっても良いし、あるいは、例えば、試験又はシミュレーションの結果に応じて、異種ブリッジのメーカーにより先験的に固定されていても良い。
【００５２】
また、前記少なくとも１つの適応され且つ具体化される資源は、パラメータ化可能なアイソクロナス遅延を伴う前記ブリッジに含まれるＦＩＦＯメモリであり、
パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジのパラメータ化可能なアイソクロナス遅延Disochronousの選択値は、
− 前記異種ブリッジがそのパラメータ化可能なアイソクロナス遅延に、前記交換ネットワークをデータストリームが通過することにより導入される遅延を取り入れるときの割合をP%とし、
− 前記交換ネットワークをデータストリームが通過することにより導入される遅延をDswitched networkとし、
− パラメータ化可能なアイソクロナス遅延を伴う前記異種ブリッジに含まれるＦＩＦＯメモリをデータストリームがクロスするために要する時間をDFIFOcrossingとし、
− パラメータ化可能なアイソクロナス遅延を伴う前記異種ブリッジの中で、データストリームの１要素がＦＩＦＯメモリからデジタルバスのインターフェースへ、又はその逆にデジタルバスのインターフェースからＦＩＦＯメモリへ転送されるのに要する時間をDbridge processingとするとき、式
Disochronous＝（P% x Dswitched network）+ Dcrossing FIFO + Dbridge processing
に従って計算されるのが好ましい。
【００５３】
以下、異種デジタルバスネットワークの場合の本発明の２つの実施形態を明確に区別する。
【００５４】
本発明の第１の有利な実施形態によれば、前記ＦＩＦＯメモリのサイズは、パラメータ化可能なアイソクロナス遅延Disochronousの選択値が、前記交換ネットワークをデータストリームが通過することにより導入される遅延の値に関わらず、基準値Dreference isochronous以下であり且つその値にできる限り近接しているように適応される。
【００５５】
従って、この異種ブリッジのアイソクロナス遅延は、考慮されるストリームに関わらず、ほぼ一定であるように確保される。本発明のこの第１実施形態においては、異種ネットワークは先に挙げた「Standard for High Performance Serial Bus bridges」の規定を実証する。基準値は、交換ネットワークを通る最長の経路に対応する最大値である。
【００５６】
言い換えれば、本発明は、交換ネットワークをストリームが通過することに関連する遅延Dswitched networkの１つのフラックスから別のフラックスへの変動を補正するために、ＦＩＦＯメモリのクロス時間DFIFO crossingの値を利用する。この場合の原理は次の通りである。適応前のアイソクロナス遅延が基準値より小さい場合、異種ブリッジのＦＩＦＯメモリは基準値に近く且つそれ以下である値までアイソクロナス遅延を増加させるように修正される。一方、適応前のアイソクロナス遅延が基準値より大きい場合には、上記の規格に準拠するために、ストリーム接続のセットアップは拒絶される。
【００５７】
この第１実施形態によれば、前記ＦＩＦＯメモリは、適応前に、
オリジナル閾値と呼ばれる、適応前のＦＩＦＯメモリの第１の部分をΔとし、ネットワークジッタに対抗することを可能にする、適応前のＦＩＦＯメモリの第２の部分をXとするとき、
Loriginal FIFO＝Δ＋ X
であるようなサイズLoriginal FIFOを有し、
前記ＦＩＦＯメモリは、適応後に、
前記オリジナル閾値をΔとし、且つ
データストリームのビットレートをBitRatestream、パラメータ化可能なアイソクロナス遅延の基準値をDreference isochronous、適応前のアイソクロナス遅延をDoriginal isochronous、δmax＝BitRatestream x（Dreference isochronous−Doriginal isochronousorigine）として、δ≦δmaxであるような最大の整数をδとするときに、
Δ’＝Δ＋δ
となるようなΔ’を適応後のＦＩＦＯメモリの第１の部分とし、且つ
ネットワークジッタに対抗することを可能にする、適応前のＦＩＦＯメモリの前記第２の部分と同一である、適応後のＦＩＦＯメモリの第２の部分をXとするとき、
LadaptedFIFO＝Δ’＋X
であるようなサイズLadaptedFIFOを有するのが好ましい。
【００５８】
一般に、Loriginal FIFO＝２Δとなるように、Δ＝Xが選択されている。
【００５９】
従って、ＦＩＦＯのオリジナル閾値Δを閾値Δ’まで増加させることにより、考慮されるべき異種ブリッジのＦＩＦＯメモリを１つのパケットがクロスするのに要する時間が長くなる。これにより、このブリッジと関連するアイソクロナス遅延が大きくなるので、それは基準値とほぼ等しく（すなわち、基準値以下であるか、又はそれにできる限り近く）なる。
【００６０】
本発明の第２の有利な実施形態によれば、同様に異種デジタルバスネットワークの場合、前記ＦＩＦＯメモリのサイズは、パラメータ化可能なアイソクロナス遅延Disochronousの選択値が前記交換ネットワークをデータストリームが通過することにより導入される遅延の値の関数であるように固定されている。
【００６１】
先に説明した第１実施形態とは異なり、本発明の第２実施形態は「Standard for High−Speed Serial Bus bridges」には準拠していないが、消費するメモリが少ないという利点を有する。
【００６２】
本発明のこの第２実施形態と、先に説明した第１実施形態との主な相違は、この第２実施形態の目標が異種ブリッジとクロスするあらゆるストリームに一定のアイソクロナス遅延を適用しないことであるという点である。それとは反対に、異種ブリッジをクロスするアイソクロナスパケットにより受けるアイソクロナス遅延は、この第２実施形態においては、それらのパケットが属するストリームによって異なる。そのような依存性は、主に、パケットが交換ネットワーク内でとるルーティング経路（すなわち、そのルーティング経路に沿って配置されている中間ノードの数）、交換ネットワークのジッタ及びストリームのビットレートに関連している。
【００６３】
この第２実施形態の有利な１つの特徴によれば、前記ステップ（ｄ）の後に、（ｅ）前記少なくとも１つの異種ブリッジで、接続のセットアップが前記選択値の選択を必要とするデータストリームと関連して、パラメータ化可能なアイソクロナス遅延の選択値を記憶するステップが実行される。
【００６４】
計算されたアイソクロナス遅延をそれらが関連するストリームと関連付けてこのように格納することにより、それらのアイソクロナス遅延を考慮すべき異種ブリッジが必要に応じて後に再利用することが可能になる。
【００６５】
また、この第２実施形態によれば、データストリームに含まれるＣＩＰの処理の場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− ＣＩＰが含まれているデータストリームを識別するステップと、
− 前記識別されたデータストリームに関連してあらかじめ計算され、メモリに格納されているアイソクロナス遅延を読み取るステップと、
− ＣＩＰを処理するために読み取られたアイソクロナス遅延を使用するステップとを実行すると有利である。
【００６６】
従って、ＣＩＰが属しているストリームと関連するオリジナルのアイソクロナス遅延を再度計算する必要がない、この遅延は、例えば、ストリームの識別子と関連して格納されており、異種ブリッジにより再利用可能であるという利点がある。
【００６７】
この第２実施形態の第１の有利な変形例によれば、アイソクロナス遅延を読み取るための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジが読み取り要求と該要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− 読み取り要求がストリーム識別子を含み、そのストリーム識別子が異種ブリッジにより管理された処理の中にあるストリームを指示する場合、異種ブリッジが、あらかじめ識別されたストリームと関連して計算され、メモリに格納されているアイソクロナス遅延を読み取り、読み取られたアイソクロナス遅延を含む応答を送信するステップとを実行する。
【００６８】
また、この第２実施形態の第２の有利な変形例によれば、アイソクロナス遅延を読み取るための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジが読み取り要求と該要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− 読み取り要求がストリーム識別子を含み、そのストリーム識別子が異種ブリッジにより管理された処理の中にないストリームを指示する場合、又は、前記読み取り要求がストリーム識別子を含まない場合に、異種ブリッジが、該読み取り要求の中からアイソクロナス遅延の計算に不可欠である計算要素を識別しようと試みるステップと、
− 前記読み取り要求が前記計算要素を含む場合、異種ブリッジがアイソクロナス遅延を計算し、それを識別されたストリームと関連させて格納し、計算されたアイソクロナス遅延を含む応答を送信するステップとを実行する。
【００６９】
オリジナルのアイソクロナス遅延のこのような計算は、先にこの明細書で説明したように、ストリームがルーティング経路に沿って通過することにより導入される遅延と、所定の異種ブリッジに含まれ、所定のクロス方向に対して使用される元来のＦＩＦＯメモリをストリームがクロスするときの遅延と、異種ブリッジ内で、ストリームの１要素がＦＩＦＯメモリからデジタルバスインターフェースへ、又はその逆にデジタルバスインターフェースからＦＩＦＯメモリへ転送されるときの遅延とを特に考慮に入れる。
【００７０】
また、この第２実施形態の第３の有利な変形例によれば、アイソクロナス遅延を読み取るための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジが読み取り要求と該要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− 読み取り要求がストリーム識別子を含み、そのストリーム識別子が異種ブリッジにより管理された処理の中にないストリームを指示する場合、又は、読み取り要求がストリーム識別子を含まない場合に、異種ブリッジが、該読み取り要求の中から、アイソクロナス遅延の計算に不可欠である計算要素を識別しようと試みるステップと、
− 読み取り要求が前記計算要素を含まない場合、異種ブリッジが所定の値を有するアイソクロナス遅延を選択し、それを識別されたストリームと関連させて格納し、選択されたアイソクロナス遅延を含む応答を送信するステップとを実行する。
【００７１】
この種のオリジナルのアイソクロナス遅延は、この場合、任意の選択の結果として得られても良いし、あるいはブリッジのメーカにより先験的に固定されていても良い。
【００７２】
この第２実施形態の第４の有利な変形例によれば、アイソクロナス遅延の読み取りのための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジが読み取り要求と該要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− 読み取り要求がストリーム識別子を含み、そのストリーム識別子が異種ブリッジにより管理されるステップにないストリームを指示する場合、又は、読み取り要求がストリーム識別子を含まない場合に、異種ブリッジが、該読み取り要求の中から、アイソクロナス遅延の計算に不可欠である計算要素を識別しようと試みるステップと、
− 読み取り要求が前記計算要素を含まない場合、異種ブリッジがエラー識別子を含む応答を送信するステップとを実行する。
【００７３】
また、この第２実施形態の第１の有利な特徴によれば、ストリーム接続のセットアップのための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジがストリーム接続セットアップ要求と該要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− 前記ストリーム接続セットアップ要求がストリーム識別子を含み、そのストリーム識別子が、アイソクロナス遅延を読み取るための要求に対して異種ブリッジがあらかじめ応答を生成していたストリームを指示するものであり、そのあらかじめ生成されていた応答に含まれるアイソクロナス遅延を読み取ることができる場合、前記異種ブリッジは、識別されたストリームと関連してあらかじめ計算され、格納されたアイソクロナス遅延を読み取り、読み取られたアイソクロナス遅延をもって接続のセットアップを許可するステップとを実行する。
【００７４】
また、この第２実施形態の第２の有利な特徴によれば、ストリーム接続のセットアップのための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジがストリーム接続セットアップ要求及びその要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− 前記ストリーム接続セットアップ要求がストリーム識別子を含み、そのストリーム識別子が、アイソクロナス遅延を読み取るための要求に対して異種ブリッジがあらかじめ応答を生成していたストリームを指示するものであり、そのあらかじめ生成されていた応答に含まれるアイソクロナス遅延を読み取ることができない場合、前記異種ブリッジはアイソクロナス遅延を計算し、それを識別されたストリームと関連させて格納し、計算されたアイソクロナス遅延をもって接続のセットアップを許可するステップとを実行する。
【００７５】
また、この第２実施形態の第３の有利な特徴によれば、ストリーム接続のセットアップのための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジがストリーム接続セットアップ要求及びその要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− ストリーム接続セットアップ要求がストリーム識別子を含み、そのストリーム識別子が、アイソクロナス遅延を読み取るための要求に対して異種ブリッジがあらかじめ応答を生成していたストリームを指示するものであり、そのあらかじめ生成されていた応答に含まれるアイソクロナス遅延を読み取ることができない場合、前記異種ブリッジは接続のセットアップを拒絶するステップとを実行する。
【００７６】
更に、この第２実施形態の第４の有利な特徴によれば、ストリーム接続のセットアップのための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジがストリーム接続セットアップ要求及びその要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− ストリーム接続セットアップ要求がストリーム識別子を含み、そのストリーム識別子が、アイソクロナス遅延を異種ブリッジがあらかじめ計算していなかったストリームを指示する場合、該異種ブリッジはアイソクロナス遅延を計算し、それを識別されたストリームと関連させて格納し、計算されたアイソクロナス遅延をもって接続のセットアップを許可するステップとを実行する。
【００７７】
本発明は、コンピュータで実行されるとき、請求項１から３１のいずれか１項に記載の方法を実現するのに適合する命令のシーケンスを具備するコンピュータプログラムにも関する。
【００７８】
更に、本発明は、複数のブリッジにより相互に接続されている複数のデジタルバスを具備するデジタルバスネットワークの少なくとも１つのブリッジにより接続される少なくとも１つのエントリ端末、すなわち、トーカと、少なくとも１つの宛先端末、すなわち、リスナとの間でアイソクロナスデータストリーム接続をセットアップするためのコンピュータプログラム製品であって、該複数のブリッジの各々はアイソクロナス遅延と関連し、少なくとも該複数のブリッジのいくつかが所定値範囲内でパラメータ化可能であるアイソクロナス遅延と関連し、
（ａ）前記少なくとも１つのトーカ端末と前記少なくとも１つのリスナ端末との間に、パラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジを含む１つ以上のブリッジを具備する少なくとも１つのルーティング経路を獲得するステップと、
（ｂ）前記少なくとも１つのルーティング経路に含まれる各ブリッジについて、当該ブリッジのアイソクロナス遅延の値又はそれがとり得る値を獲得するステップと、
（ｃ）前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジに関して、前記少なくとも１つのルーティング経路をとる前記データストリーム接続が所定の総アイソクロナス遅延を受けるように、前記ブリッジのアイソクロナス値がとるべき選択値を選択するステップと、
（ｄ）前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つのブリッジに関して、前記ブリッジのパラメータ化可能なアイソクロナス遅延が前記選択値をとるように、前記ブリッジの少なくとも１つの資源を適応させ、具体化するステップとを実行するためのコンピュータ読み取り可能なプログラミング手段を具備するコンピュータにおいて使用することができるサポートに記録されたプログラムコード命令を具備するコンピュータプログラム製品にも関する。
【００７９】
また、本発明は、アイソクロナス遅延と関連する種類であり、ある範囲の所定の値を持つパラメータ化可能なアイソクロナス遅延と関連しているデジタルバスネットワークのブリッジにおいて、
− 少なくとも１つのエントリ端末と少なくとも１つの宛先端末との間にセットアップされ、且つ前記ブリッジを含む少なくとも１つのルーティング経路を取るアイソクロナスデータストリーム接続が所定の総アイソクロナス遅延を受けるように選択される、前記パラメータ化可能なアイソクロナス遅延の選択値を受信する手段と、
− 前記パラメータ化可能なアイソクロナス遅延が前記選択値をとるように、資源の少なくとも１つを適応させ且つ具体化する手段とを具備するブリッジにも関する。
【００８０】
また、本発明は、複数のブリッジにより相互に接続されている複数のデジタルバスを具備するデジタルバスネットワークの少なくとも１つのブリッジにより接続される少なくとも１つのエントリ端末、すなわち、トーカと、少なくとも１つの宛先端末、すなわち、リスナとの間におけるアイソクロナスデータストリーム接続のセットアップを制御する装置であって、該複数のブリッジの各々はアイソクロナス遅延と関連し、少なくとも該複数のブリッジのいくつかが所定値範囲内でパラメータ化可能であるアイソクロナス遅延と関連し、
− 前記少なくとも１つのトーカ端末と前記少なくとも１つのリスナ端末との間に、パラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジを含む１つ以上のブリッジを具備する少なくとも１つのルーティング経路を獲得する第１獲得手段と、
− 前記少なくとも１つのルーティング経路に含まれる各ブリッジについて、当該ブリッジのアイソクロナス遅延の値又はそれがとり得る値を獲得する第２獲得手段と、
− 前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジに関して、前記少なくとも１つのルーティング経路をとる前記データストリーム接続が所定の総アイソクロナス遅延を受けるように、前記ブリッジのアイソクロナス値がとるべき選択値を選択する選択手段と、
− 前記ブリッジのパラメータ化可能なアイソクロナス遅延が前記選択値をとり、前記ブリッジの少なくとも１つの資源を適応させ、具体化するように、前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つのブリッジへ前記選択値を送信する送信手段とを備える装置にも関する。
【００８１】
また、上記装置において、１つのトーカ端末と少なくとも２つのリスナ端末との間でアイソクロナスデータストリームがセットアップされ、前記装置は、
− 前記少なくとも２つのリスナ端末の各々に関して、前記少なくとも１つのトーカ端末と前記リスナ端末との間で、パラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジを含む１つ以上のブリッジを具備するルーティング経路を獲得する第１の手段を有し、
− 前記第２獲得手段、前記選択手段及び前記送信手段は、前記少なくとも２つのルーティング経路の各々に関して使用されるとき、前記データストリーム接続がとる前記少なくとも２つのルーティング経路の各々で前記データストリーム接続が同じ所定の総アイソクロナス遅延を受けるようになっていると有利である。
【００８２】
また、前記少なくとも１つの適応され且つ具体化される資源は、パラメータ化可能なアイソクロナス遅延を伴う前記ブリッジに含まれるＦＩＦＯメモリであると有利である。
【００８３】
また、前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う各ブリッジの前記少なくとも１つの資源の適応及び具体化は、前記ブリッジのパラメータ化可能なアイソクロナス遅延の選択値が前記ブリッジによりいくつかのデータストリームの各々に適用されるように、前記いくつかのデータストリームに共通しているのが好ましい。
【００８４】
また、有利な変形例によれば、前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う各ブリッジの前記少なくとも１つの資源の適応及び具体化は、前記ブリッジのパラメータ化可能なアイソクロナス遅延の選択値が前記ブリッジにより特定の１つのデータストリームにのみ適用されるように、前記特定のデータストリームに固有である。
【００８５】
また、上記において前記デジタルバスはＩＥＥＥ１３９４型デジタルバスであると有利である。
【００８６】
また、前記デジタルバスのネットワークは家庭用オーディオビジュアルネットワークであると有利である。
【００８７】
また、前記装置はネットワークの記述を獲得する手段を具備し、前記少なくとも１つのトーカ端末と前記少なくとも１つのリスナ端末との間で少なくとも１つのルーティング経路を獲得する前記第１獲得手段は、各ルーティング経路のブリッジを獲得するために、前記ネットワークの記述を使用すると有利である。
【００８８】
また、前記装置は、前記少なくとも１つのルーティング経路に含まれる各ブリッジのクロス方向ごとに使用されると有利である。
【００８９】
実施の形態
本発明は、デジタルネットワークの少なくとも１つのブリッジにより接続されている少なくとも１つのエントリ端末すなわちトーカと、少なくとも１つの宛先端末すなわちリスナとの間のアイソクロナスデータストリーム接続をセットアップする方法に関する。この方法は、（少なくとも１つの）トーカと（少なくとも１つの）リスナとの間の少なくとも１つのルーティング経路に沿って所定の総アイソクロナス遅延を適用できるような方法である。
【００９０】
図１のブロック線図を参照すると、図１は、本発明による方法を実現できるデジタルバスの同種ネットワークを示す。
【００９１】
この例では、同種ネットワークは先に挙げた第１及び第２の規格（「IEEE Std 1394-1995、Standard for High PerformanceSerial Bus」及び「IEEEStd 1394a-2000、Standard for High Performance Serial Bus（Supplement）」）に準拠した、図中符号４、２３、４７、５８、１４５及び９１２により示される複数のＩＥＥＥ１３９４型バスにより構成されている。
【００９２】
これらのバスは、先に挙げた第３の規格「IEEE P1394.1 Draft 0.17 Standard for High Performance Serial Bus bridges」に準拠した同種ブリッジにより相互に接続されている。ブリッジは図中符号Ｐ１／Ｐ２、Ｐ３／Ｐ４、Ｐ５／Ｐ６、Ｐ７／Ｐ８、Ｐ９／Ｐ１０により示されており、Ｐｉ（ｉ＝１から１０）はＩＥＥＥＰ１３９４ブリッジのポータルを表す。
【００９３】
ＩＥＥＥ１３９４バスには端末又は装置が接続されている。この例では、図中符号Ｄ１からＤ１１、Ｔ、Ｌ１及びＬ２により示されるバスは先に挙げた第１及び第２の規格に準拠しており、図中符号Ｃにより示されるバスは先に挙げた第１、第２及び第３の規格に準拠している。
【００９４】
図中符号Ｃにより示される装置は「コントローラ」、すなわち、本明細書において以下に詳細に説明するように、アイソクロナスデータストリーム接続をセットアップすることを制御する責務を負う装置である。
【００９５】
一例として、図１に示すように、トーカＴと２つのリスナＬ１、Ｌ２との間でデータストリーム接続をセットアップする場合について説明する。物理的に可能である場合、目標は、トーカＴと第１のリスナＬ１との間の総アイソクロナス遅延ＤＴ１をトーカＴと第２のリスナＬ２との間の総アイソクロナス遅延ＤＴ２と等しくすることである。トーカＴは、例えば、Ａ／Ｖストリーム源である。この例では、端末Ｄ１からＤ１１はこのストリーム接続のセットアップには無関係である。
【００９６】
図２は、図１の図中符号Ｐ１／Ｐ２、Ｐ３／Ｐ４、Ｐ５／Ｐ６、Ｐ７／Ｐ８、Ｐ９／Ｐ１０により示される同種ブリッジの構造の一例を示す。
【００９７】
この種のブリッジは２つのポータルと、データが入力バスから出力（隣接）バスまでブリッジをわたって進むことができるようにデータを処理するための内部構造とを有する。各ポータルＢ４は、先に挙げた第１、第２及び第３の規格において定義されている複数の層≪PHY≫、≪LINK≫及び≪TRANSACTION≫を具備する。
【００９８】
内部構造は、
− 各々のクロス方向でどの型のデータパケットがブリッジとクロスするかをブリッジに知らせることができるストリームルーティング制御テーブルＢ５と、
− 容量（特に、本発明に従った、パラメータ化可能であろうアイソクロナス遅延）を識別するコンフィグレーションＲＯＭメモリＢ６と、
− ブリッジの２つのポータルを同期させることができるクロックＢ２と、
− 非同期パケット（このパケットの処理は本発明の目的ではない）専用のＦＩＦＯメモリＢ８と、
− アイソクロナスパケット（このパケットの処理は本発明の目的である）専用のＦＩＦＯメモリＢ７とを具備する。尚、アイソクロナストラフィックを処理することができる各ブリッジのクロス方向ごとに、少なくとも１つのＦＩＦＯが存在していなければならない。
【００９９】
次に図３を参照する。図３は、図１のコントローラＣが接続される同種ネットワークの記述を獲得するために、コントローラＣにより実現されるアルゴリズムの一例を示す。
【０１００】
このアルゴリズムはコントローラＣのＲＯＭに格納されている。アルゴリズムは、電源が投入されたときにコントローラＣのＲＡＭにロードされ、コントローラの中央処理装置（ＣＰＵ）は、コントローラが新たにＩＥＥＥ１３９４バスに接続された時点で対応する命令を実行する。
【０１０１】
このアルゴリズムによってコントローラにより獲得されるネットワークの記述はバス記述子及びポータル記述子のリストから構成される。このリストは、変化（ブリッジの追加又は削除）が現れたときに更新できる。ネットワークの構造の変化に関する情報は、各ポータルがその協働ポータル（すなわち、同じブリッジに属するポータル）により情報を報知されたときに、ネットワークの各々ノバスに沿ってポータルにより伝搬される。このルートマップ更新アクションは、先に挙げた第３の規格に定義されているUPDATE ROUTESメッセージにより実現される。従って、UPDATE ROUTESメッセージの受信に続いて、隣接ポータル（すなわち、協働ポータル）によりルートマップを変更されたポータルはそのローカルバスでバスリセットを生成し、その自己ＩＤパケットにおいて、その「背後にある」ネットワークで重要な変化が起こったことを示す標識を与える。自己ＩＤパケットは、先に挙げた第１、第２及び第３の規格で定義されているように、端末がブリッジであるか否か、そのポートのうちどれが接続されているか、そのノードの物理的番号などを規定する、各ＩＥＥＥ１３９４端末により送信されるパケットである。
【０１０２】
このアルゴリズムの目的は、コントローラＣが（擬似Ｃコードで）次のようなネット構造記述を充填することを可能にすることである。すなわち、
【０１０３】
図中符号Ｓ２で示されるステップでは、情報がローカルバスの装置から獲得されたことが示される。
【０１０４】
図中符号Ｓ３で示されるステップでは、コントローラＣはローカルバスに存在するブリッジのポータルを識別する。これは、“トポロジーマップ制御及び状態レジスタ”（すなわち、TOPOLOGY MAP CSR）に含まれる自己ＩＤパケットの解析により実現可能である。それらのＣＳＲは先に挙げた第１及び第２の規格の中で定義されている。先に挙げた第３の規格に準拠した装置の自己ＩＤパケットは、特定の値（「２」は装置がブリッジポータルであることを示し、「３」はネットトポロジーにおいて変更が起こったことを示し、「０」は装置がブリッジではないことを示す）を有する≪bridge≫フィールドを含む。
【０１０５】
図１に示す例のネットワークでは、図中符号Ｓ３により示されるステップで実行される動作の結果としてポータルＰ２及びＰ３が識別される。
【０１０６】
図中符号Ｓ４により示されるステップの間、コントローラＣは図中符号Ｓ３により示されるステップの間に識別されたポータルのルートマップを獲得する。この情報は、ポータルのルートマップＣＳＲへ送信される「Read Block Request」に対する応答を含む応答パケットに含まれている。ポータルのルートマップにおいて、到達可能なバスは、バスＩＤに対応したFORWARDフラグによって識別される。実際には、ルートマップレジスタはバス識別子をエントリとし、状態を出力とするテーブルである。それらの状態とはVALID、FORWARD、CLEAN及びDIRTYである。
【０１０７】
図１に示す例のネットワークでは、この段階で、コントローラはネットワーク構造の次の部分を充填することができる。
− ネット記述子は６つのバス記述子（図中符号４、２３、４７、５８、１４５、９１２により示されるバス）に対するポインタを含む。
− バス４７（コントローラのローカルバス）のバス記述子はバスＩＤとしての「４７」と、Ｐ２及びＰ３を識別するポータルのリストとを含む。
− バス４、２３、４７、５８、１４５、９１２のバス記述子は、それぞれ、バスＩＤとしての「４」、「２３」、「４７」、「５８」、「１４５」、「９１２」と、（一時的に）空であるポータルのリストとを含む。
− 図中符号Ｐ２により示されるポータルのポータル記述子は到達可能なバスとしてバス９１２を示す情報と、そのコンフィグレーションＲＯＭにあるポータルのバス情報ブロック、すなわち、Bus Info Blockに対して実行されたRead Block Requestに対する応答から獲得できるEUI164（一意性識別子）と、先に挙げた第３の規格で定義されており、ローカルバスのバスＩＤ及びポータルの仮想ＩＤから構成されるグローバルノードＩＤとを含む。尚、これらの識別子は、それぞれ、CLAN_INFO ＣＳＲレジスタに対してアドレス指定された「readquadlet request（カッドレット読み取り要求）」に対する応答と、ポータルのVIRTUAL_ID_MAP CSRに対してアドレス指定された「Read Block Request」に対する応答からそれぞれ獲得できる（これらのレジスタにおいて利用可能な情報の詳細については、先に挙げた第３の規格を参照のこと）。
− 図中符号Ｐ３により示されるポータルのポータル記述子は、到達可能なバスとしてバス４、２３、５８、１４５を示す情報と、そのEUI64（一意性識別子）と、そのグローバルノードＩＤとを含む。
【０１０８】
ステップＳ５からＳ９は、コントローラＣがポータルをその隣接ポータルを除いてネット記述子の全てのフィールドを充填することを可能にする。隣接ポータルトは、すなわち、協働ポータルと関連付けることができるフィールド（ポータル記述子の協働ポータルフィールド）であり、このフィールドの充填はＳ１０からＳ１５の動作により得られる。
【０１０９】
ステップＳ５では、コントローラＣはそのローカルバスのポータルのルートマップからネットで使用されるバスＩＤを獲得する。それらは、例えば、ポータルのルートマップにおいてFORWARDフラグによってマークされているバスＩＤである。
【０１１０】
図１に示す例のネットでは、バスＩＤは図中符号４、２３、５８、１４５、９１２により示されるバス（すなわち、バス４７を除くネットの全てのバス）のバスＩＤである。
【０１１１】
図中符号Ｓ６及びＳ７により示されるステップのメカニズムを経て、図中符号Ｓ８及びＳ９により示されるステップは図中符号Ｓ５により示されるステップの間に識別されたバスの各々に対して実行される。
【０１１２】
ステップＳ８では、コントローラＣはステップＳ５の間に識別された各々のバスに存在するポータルを獲得する。これは、例えば、０から６２までの（６３はバス６３において同報通信するために使用される）の全てのノードＩＤに対してＩＥＥＥ１３９４ブリッジ（例えば、CLAN_INFO）特有である「CSR destination offset」に対してアドレス指定された「read quadlet requests」を送信することにより実行可能である。ブリッジポータルが識別されたならば（「read quadlet request」に対する応答にエラー応答コードが存在しない場合、それは、読み取り要求がアドレス指定された装置がブリッジポータルであることを意味し、応答コードがext_invalid_global_IDを示した場合には、プロキシ（先に挙げた第３の規格で定義されているように応答の中のproxy_IDフィールドにより識別される）がブリッジポータルである）、このブリッジポータルのVIRTUAL_ID_MAPレジスタへ「Read Block Request」を送信することにより、ステップＳ８のアクションで費やされる時間を短縮することができる。従って、割り当てられる仮想ＩＤを判定することができ、その時点で初めて、それらの装置がブリッジポータルであるか否かを判定するためにそれらの装置がアクセスされる。次に、（先にコントローラＣのローカルバスで実行したように）ブリッジポータルのコンフィグレーションＲＯＭのバス情報ブロックに対してアドレス指定されたRead Block Requestを解析することにより、ブリッジポータルの一意性識別子、すなわち、EUI64を獲得することができる。
【０１１３】
ステップＳ９では、コントローラＣはステップＳ８の間に識別されたポータルのルートマップを獲得する。この情報はポータルのROUTE MAP CSRに対してアドレス指定されたRead Block Requestに関連する応答パケットに含まれている。到達可能なバスはポータルのルートマップの中で、バスＩＤに対応してFORWARDフラグによって識別されている。
【０１１４】
ネットに存在する全てのバスについて図中符号Ｓ８及びＳ９により示されるステップを実行した後、コントローラＣはそのネットの完成した記述を獲得している。この後に実行すべきことは、バスの間のブリッジはどれであるかを知るために各ポータルをその協働ポータルと関連付けることである。
【０１１５】
ステップＳ１０では、コントローラＣは現在ネット記述子からポータルのリストと、それらのポータルに対応するルートマップ（すなわち、アルゴリズムの残る部分を実現するのに十分な情報を含んでいることから、ポータル記述子のreachable_busフィールド）を獲得する。次に、コントローラはネット中のポータルのリストの一時記述子を作成する。このリストはアルゴリズムの残る部分で完成される。この一時記述子から、コントローラは唯一のバスに到達することが可能であるポータルを選択する（これらのバスはネットトポロジーにおける葉である）。
【０１１６】
図１に示すネットの例においては、唯一のバスに到達可能なポータルとして、コントローラはポータルＰ２（バス９１２をアクセスする）、Ｐ５（バス２３をアクセスする）及びＰ９（バス５８をアクセスする）を選択する。
【０１１７】
ステップＳ１３では、コントローラＣは現在バスとして現在選択されたバスによりアクセスされるバスを定義する。
【０１１８】
ステップＳ１４では、コントローラＣは現在バス（選択されたポータルによりアクセス可能である）におけるアクティブポータルを識別する。アクティブポータルは、ミュートブリッジにないポータルである（ミュートブリッジは、非同期パケット又はアイソクロナスパケットを送信しないブリッジである）。すなわち、そのルートマップは少なくとも１つのバスＩＤエントリに対してFORWARDフラグを含んでいなければならない。図１に示すネットの例では、ポータルＰ２によりアクセスされるバス９１２に対して、アクティブポータルは図中符号Ｐ１により示される。そこで、コントローラＣはポータルＰ１及びＰ２を１つのブリッジを構成するとして関連付けることができ、従って、ポータルＰ１及びＰ２に関してポータル記述子（現在ネット記述子にある）を更新できる。すなわち、ポータルＰ１の記述子のco_portalフィールドはポータルＰ２の記述子を示さなければならず、逆に、Ｐ２の記述子のco_portalフィールドはポータルＰ１の記述子を示さなければならない。
【０１１９】
ステップＳ１５で、コントローラＣは、ステップＳ１４の間に識別されたブリッジを構成するポータルが解析すべきポータルのリストから除去されるように（それらはステップＳ１１で現在ポータルとして再び選択されることはない）一時記述子を修正する。更に、まだ未処理であるポータルのルートマップから対応するリーフ構成バス（先の段落の例ではバス９１２）を除去する。従って、以上説明した例においては、ポータルＰ４によりバス４７及び９１２がアクセスされるべきであると指示していた、一時記述子のポータルＰ４のルートマップは、この時点で、バス４７のみがアクセスされるバスであることを指示することになる。これは、（ポータルＰ４が唯一のバスに到達するポータルとなったために）ステップＳ１０の間にポータルＰ４を選択できることを意味している。
【０１２０】
ポータルとその協働ポータルとの関連付けが完了したならば、それはネットの寿命を通して有効なままである。これはバスの番号付けには当てはまらないであろう。これが、ポータルの隣接バスの記述子を指示するポータルの記述子より、協働ポータルの記述子を指示するポータルの記述子から構成されるネット記述子を獲得するほうが価値があると思われる理由である。しかし、本発明がどのような型の記述子が使用される場合でも適用可能であることは明白である。
【０１２１】
図４は、図１の同種ネットに図３のアルゴリズムを適用することにより獲得されるネット記述子を示す。
【０１２２】
各ポータルに関して、図４を簡略化するために、ポータル記述子は一意性識別子EUI64と、このポータルのグローバルノードＩＤを共に含んでいない。図４では、ポータル記述子は、このポータルによりアクセスできるバスと、その協働ポータルを指示するポインタのみを含んでいる。
【０１２３】
ネット記述子は、ネットのバスごとに１つずつ、合わせて６つのバス記述子を含む。例えば、バス記述子の１つは、ＩＤ４７を有するバスを識別するものであり、これは、協働ポータルであるＰ１と共にバス９１２へのアクセスを可能にするポータルＰ２及び協働ポータルであるＰ４と共にバス４、２３、５８及び１４５へのアクセスを可能にするポータルＰ３という２つのポータルのリストを含んでいる。
【０１２４】
この記述子により、ストリーム接続をセットアップすべき場合に、コントローラＣはトーカが接続される１つのバスと、リスナが接続される別のバスとの間のルーティング経路のブリッジがどれであるかを知ることができる。
【０１２５】
図５には、本発明の方法に従ってアイソクロナスデータストリーム接続をセットアップするためにコントローラＣにより実現されるアルゴリズムの例が示されている。
【０１２６】
このアルゴリズムはコントローラＣのＲＯＭに格納されている。アルゴリズムは電源が投入されたときにコントローラＣのＲＡＭにロードされ、コントローラの中央処理装置（ＣＰＵ）は、トーカとリスナとの間の総アイソクロナス遅延を所定の値と等しくすべきであることを要求するストリームコミッション要求を受信したときに、対応する命令を実行する。複数のリスナが存在している場合、要求は、例えば、トーカと各リスナとの間にそれぞれ等しい総アイソクロナス遅延が適用されるように要求する。
【０１２７】
ステップＥ１で、コントローラＣは先に述べたようなストリーム接続要求を受信する。
【０１２８】
ステップＥ２で、コントローラＣは、トーカ及びリスナが接続されているバスのＩＤを獲得する。これらの情報はストリーム接続要求自体に含まれていても良いし、あるいは、ＤＥＰ（Discovery and Enumeration Protocol）を適用することによりEUI64ディスカバリーメッセージを使用して一意性識別子（EUI64）から獲得されても良い（先に挙げた第３の規格を参照）。
【０１２９】
ステップＥ３で、コントローラＣはそのネット記述子（図３及び図４に関連する先の説明を参照）を使用して、トーカと各リスナとの間の各々のルーティング経路のブリッジを獲得する。
【０１３０】
図中符号Ｅ４により示されるステップは、同一の総アイソクロナス遅延を有することが望まれるルーティング経路がいくつか存在する場合に限り実施される。この場合、それらのルーティング経路の中で、コントローラＣはルーティング経路ごとに異なるブリッジを識別する。
【０１３１】
ステップＥ５で、コントローラＣはそれらのブリッジの能力を獲得する。すなわち、クロス方向ごとに、各ブリッジがとりうるアイソクロナス遅延の値を獲得する。この情報は各ポータルのコンフィグレーションＲＯＭのブリッジ能力入力端子へアドレス指定される「Read Block Request」に関連する応答パケットに含まれていても良い。
【０１３２】
現時点で、ＩＥＥＥ１３９４規格（先に引用した第３の参考文献に記載されている）は、ブリッジとクロスするデータストリームの種類とは関係なく、ブリッジごと及びそのブリッジとクロスするときの所定の方向ごとに唯一のアイソクロナス値を定義している。
【０１３３】
本発明は、ある範囲の値を持つパラメータ化可能なアイソクロナス遅延を伴う新たな種類のブリッジをそのコンフィグレーションＲＯＭに導入し、コンフィグレーションＲＯＭはそのアイソクロナス遅延に適用することができる。
【０１３４】
このアイソクロナス遅延の値は全てのストリームに共通して調整されても良い。これは、ブリッジのパラメータ化可能なアイソクロナス遅延が一度調整された後は、ブリッジがリセットされるか、又はブリッジがそのパラメータ化可能なアイソクロナス遅延の値の更新を要求する指令を受信しない限り、パラメータ化可能なアイソクロナス遅延を修正できなくなることを意味する。これは、例えば、ブリッジの内部構造がアイソクロナスパケットを一時的に格納するために、ブリッジのクロス方向ごとに、唯一のＦＩＦＯメモリしか有していない場合に当てはまる。
【０１３５】
１つの変形例によれば、ブリッジクロス方向ごとに、ブリッジポータルにより処理される１つのストリームにつき１つのＦＩＦＯメモリが存在している。この場合、パラメータ化可能なアイソクロナス遅延はブリッジポータルにより処理されるストリームごとに修正可能であり、既に処理済であるストリームとは（ブリッジの内部メモリのサイズの限界内で）無関係である。
【０１３６】
ステップＥ６では、コントローラＣは、ステップ３及び４で獲得されたブリッジの中から、パラメータ化可能なアイソクロナス遅延を有するブリッジを識別する。本発明は、ルーティング経路全体において所定の値を有する総アイソクロナス遅延を獲得するために、又は２つのルーティング経路の総アイソクロナス遅延を等しくするために、それらのブリッジに適合するアイソクロナス遅延を計算することにある。
【０１３７】
ステップＥ７で、コントローラＣは、ステップＥ６で獲得されたブリッジごとに、
− ブリッジのアイソクロナス遅延がその最小値以上であり、
− ブリッジのアイソクロナス遅延がその最大値以下であり、且つ
− トーカとリスナとの間のルーティング経路のブリッジのアイソクロナス遅延の和が所定の値と等しくなるように、（パラメータ化可能な）アイソクロナス遅延を計算する。尚、この総アイソクロナス遅延の所定の値は、ルーティング経路全体に適用可能である最小値以上であり且つルーティング経路全体に適用可能である最大値以下でなければならない。
【０１３８】
ステップＥ８で、コントローラＣはパラメータ化可能なアイソクロナス遅延ブリッジに、各ブリッジが関係するストリーム接続のために適用しなければならない値を報知する。これは、（ＩＥＥＥ１３９４型トランザクションに関して先に挙げた規格の中で既に定義されている通り）ブリッジのＣＳＲの範囲内の特定のオフセットに対する「ロック要求」又は「書き込み要求」に基づいてトランザクションを使用することにより実行されても良い。
【０１３９】
パラメータ化可能なアイソクロナス遅延を有する同種ブリッジの各々は、そのアイソクロナス遅延の値を修正するために、内部ＦＩＦＯメモリの閾値を利用する。更に詳細には、図１に示す同種ネットの場合、パラメータ化可能なアイソクロナス遅延を伴う同種ブリッジは、
− ブリッジ内部構造、すなわち、ファブリックにおけるアイソクロナストラフィックにより被る遅延（Dbridge processing）と、
− ＦＩＦＯメモリとクロスするときにアイソクロナストラフィックにより被る遅延（DFIFO crossing）（すなわち、ＦＩＦＯメモリがその閾値Δに到達するために要する時間）との和がコントローラＣにより定義されるアイソクロナス遅延と等しくなるような閾値を有するように、関連するストリームについてその内部ＦＩＦＯメモリを具体化する。
【０１４０】
ＦＩＦＯメモリの閾値は、このメモリに格納されたデータ量に対応し、これに到達したときに、データの読み取りを開始できることを指示することが思い起こされるであろう。
【０１４１】
ステップＥ９で、コントローラＣはネットを介して適切なストリーム接続指令（先に挙げた第３の規格で定義されているJOIN要求）を送信する。
【０１４２】
ステップＥ１０で、コントローラＣはアルゴリズムの実行を終了し、ストリーム接続を要求した側（ユーザ、プロキシとしてアクションを起こした別の装置など）にそのストリーム接続セットアップ動作の状態に関して報知しても良い。この状態は、特に、先に挙げた第３の規格で定義されているようにストリーム接続の終了時にコントローラＣに戻されるSTREAM STATUSメッセージとして報告される。
【０１４３】
尚、トーカとリスナとの間のルーティング経路に含まれる、パラメータ化アイソクロナス遅延を伴うブリッジのＦＩＦＯメモリの具体化はストリーム接続段階の間に（すなわち、先に挙げた第３の規格で定義されており、ステップＥ９に関連して先に示したようなJOINメッセージとLISTENメッセージの交換の間に）実行されるのが好ましいことに注意しなければならない。これは、特に、ストリームを処理するブリッジが様々に異なるストリームに対して全く別個のＦＩＦＯを有する場合に適合している。実際、ブリッジはＦＩＦＯメモリの具体化の計算を開始して、要求される内部資源を保持しても良く、（ステップＥ９で定義されるように）ストリーム接続メッセージが受信される前に（判定すべき）時間切れが起こった場合には、ブリッジは他の用途のために内部資源を解放する。
【０１４４】
同様に本発明の範囲内に入る別の可能性として、この具体化は、ブリッジがコントローラにより適用しなければならない値を報知されたとき（すなわち、ステップＥ８の間）に直接実行される。
【０１４５】
図６は、本発明による方法を実現できるデジタルバスの異種ネットワークの一例を示す。
【０１４６】
この例では、異種ネットワークは、相互に接続され且つ／又は交換ネットワーク１００に接続される、図中符号１１０、１２０、１３０、１４０、１５０及び２５０により示される複数のＩＥＥＥ１３９４型バスから構成されている。
【０１４７】
図中符号２１６／２１７により示されるブリッジは、２つのＩＥＥＥ１３９４型バスを相互に接続する同種ブリッジである。この種の同種ブリッジの構造の例については、先に図２を参照して詳細に説明した通りである。
【０１４８】
交換ネットワーク１００とＩＥＥＥ１３９４バスの相互接続は、先に挙げた第３の規格に準拠した異種ブリッジによって実現される。異種ブリッジは２つの対を成すポータル２０１／２０２、２０３／２０４、２０５／２０６、２０７／２０８及び２０９／２１１から構成される。符号Ｘ／Ｙにより示される異種ブリッジは符号Ｘ及びＹにより示されるポータル自体により構成されている。従って、これらの異種ブリッジの各々は交換ネットワーク１００に接続する第１のポータルと、１つのＩＥＥＥ１３９４型デジタルバスに接続する第２のポータルとを有する。異種ブリッジの構造の詳細な一例については、以下に図７を参照して説明する。
【０１４９】
交換ネットワーク１００は、この交換ネットワーク１００に属さない全ての装置（端末、同種ブリッジ、コントローラなど）には直列バスであるように見える。
【０１５０】
（図中符号１１０により示されるバスにある）図中符号１０１から１０４により示される端末又は装置、（図中符号１２０により示されるバスにある）図中符号１０５から１０７により示される端末又は装置、（図中符号１３０により示されるバスにある）図中符号１０８及び１０９により示される端末又は装置、（図中符号１４０により示されるバスにある）図中符号１１１から１１４により示される端末又は装置、（図中符号２５０により示されるバスにある）図中符号１１９及び１２１により示される端末又は装置、並びに（図中符号１５０により示されるバスにある）図中符号１１５から１１８により示される端末又は装置はＩＥＥＥ１３９４に接続されている。それらは先に挙げた第１及び第２の規格に準拠している。
【０１５１】
図６の全てのブリッジは、先に挙げた第３の規格に更に詳細に記載されているように、ストリーム接続のセットアップの間、資源保持の役割を演じる。これらのブリッジは、トーカから少なくとも一つのリスナに至るルーティング経路において、ＩＥＥＥ１２９４規格により定められたブリッジ間メッセージ（例えば、「JOIN」、「LISTEN」、「LEAVE」及び「STREAM STATUS」型のメッセージ）を解釈し且つ交換する。そのようなメッセージはトーカに関する情報や、リスナに関する情報や、アイソクロナスデータを搬送するために必要とされる帯域幅に関する情報やストリーム接続セットアップ状態に関する情報を提供する。
【０１５２】
交換ネットワーク１００は、
− 第１に、交換ネットワーク１００をＩＥＥＥ１３９４バスと接続する、異種ブリッジとも呼ばれる、図中符号２０１／２０２、２０３／２０４、２０５／２０６、２０７／２０８及び２０９／２１１により示されるノードと、
− 第２に、交換ネットワーク１００内部にある、図中符号２１２／２１３及び２１４／２１５により示されるノードを相互に接続する、図中符号１６０、１７０、１８０、１９０、２００、２１０、２２０、２３０及び２４０により示されるリンクとから構成されている。
【０１５３】
交換ネットワーク１００を介するパケットルーティングは、ソースルーティング方法を実現することにより実行される。この方法によれば、図７で図中符号３９１により示される、交換ネットワーク１００のトポロジーに関する知識を有する中央処理装置（ＣＰＵ）によりパケットのルーティング情報を計算する。本発明に関連しては、この面について更に詳細に説明しない。
【０１５４】
次に、図７を参照して、図６で図中符号２０１／２０２、２０３／２０４、２０５／２０６、２０７／２０８、２０９／２１１、２１２／２１３又は２１４／２１５により示されている異種ブリッジの構造の一例を説明する。
【０１５５】
この種のブリッジは２つの通信インターフェース、すなわち、ＩＥＥＥ１３９４バスとの間の第１のインターフェース３５０と、交換ネットワークとの間の第２のインターフェース３１０とを有する。第２のインターフェースは、例えば、交換ネットワークが「IEEE 1355-1995：Standard for Heterogeneous Interconnect（HIC）」に従属している場合は、4Links Ltd（登録商標）により製造されているC113型コンポーネントから構成されている。
【０１５６】
スイッチ３２０は、交換ネットワークのインターフェースの第１のポートから第２のポートへデータを転送し、ＤＰＲＡＭ３３０へ送信される交換ネットワークのインターフェースポートからデータを受信し、且つＤＰＲＡＭ３３０から交換ネットワークのインターフェースの少なくとも１つのポートへデータを送信する（優先順位の高い順に列挙した）ために使用される。この種のスイッチ３２０の動作は、本出願の出願人により出願され、本出願の出願日にはまだ発行されていないフランス特許出願第０１ ０２０３７号で特に説明されている。そのような動作は本発明の目的の一部ではないため、本明細書では更に詳細には説明しない。
【０１５７】
ＤＰＲＡＭ３３０は、ＩＥＥＥ１３９４インターフェース３５０から交換ネットワークのインターフェース３１０へ、また、逆にインターフェース３１０からＩＥＥＥ１３９４インターフェース３５０へデータを転送するために使用される、１組のＦＩＦＯメモリの中に設置されている。ＤＰＲＡＭ３３０の管理は、制御信号ctrl2を使用して、制御モジュール３６０により実行される。
【０１５８】
ＳＡＲモジュール３４０は、ネットワークのインターフェース３１０との間で送受信されるデータの分割及び再組み立てのために使用される。従って、交換ネットワーク１００での送信を目的として、ＩＥＥＥ１２９４型アイソクロナスパケットを分割しても良い。非同期性パケットの転送は本発明の一部を形成していないため、更に詳細には説明しない。更に、ＳＡＲ３４０はアイソクロナス転送により課される時間的制約に従うために、ネットワークを介するデータの送信についてプランニングの役割を演じる。
【０１５９】
全てのモジュールの構成はバスインターフェース３７０を介して中央処理装置、すなわち、ＣＰＵ３９１により実行される。制御／ブリッジモジュール３６０とＣＰＵ３９１との間のデータと制御信号の交換はデータインターフェース３０４及び信号ctrl1、バスインターフェース３７０及びホストバス３８０を介して実行される。
【０１６０】
ブリッジモジュール３６０は、ＩＥＥＥ１３９４インターフェース３５０における通信に関して「Standard for High Performance Serial Bus bridges」で指定されているような第１のストリーム制御テーブル（ストリームルーティングテーブルとも言う）を含む。ブリッジモジュール３６０は、この第１のテーブルに対応して、交換ネットワークとの通信のための第２のストリーム制御テーブルを更に維持している。更に、ブリッジモジュール３６０は、ＩＥＥＥ１３９４のフィールド、特に、ビットレート、パケットがとるチャネル、時間関連情報（ＣＩＰ）、送信速度に関連するＩＥＥＥ１３９４インターフェース（３５０）について意図される情報に関連するフィールドをＩＥＥＥ１３９４インターフェース（３５０）を介して送信するために、それらを修正する責務を負う。
【０１６１】
次に図８を参照すると、図８は、ブリッジ２０７／２０８のポータル２０７のＲＡＭ３９２に含まれている、交換ネットワーク１００のルーティングテーブルを示す。異種ブリッジの他方のポータルのＲＡＭにも同様のテーブルが格納されていることは言うまでもない。しかし、説明を簡単にするため、本明細書においては、以下、図中符号２０７により示されているポータルのルーティングテーブルを特定して説明する。この種のテーブルは、ストリーム接続をセットアップするために必要とされるルーティング経路の判定を例示するために使用される。図８のテーブルにおいて充填されているフィールドは、本明細書において以下に取り上げるべき数値の例を規定する。
【０１６２】
ブリッジポータルがストリーム接続のセットアップを要求するブリッジ間メッセージを受信すると、エントリ端末又は「トーカ」（そのブリッジポータルがルーティング経路におけるリスナである場合）の（仮想）バス識別子、あるいは宛先端末又はリスナ（そのブリッジポータルがルーティング経路におけるトーカである場合）のバス識別子が依然として有効であることを確認しなければならない。有効でなければ、ストリーム接続をセットアップすることはできない。このような情報は、「IEEE P1394.1 draft 0.17 Standard forHigh Performance Serial Bus bridges」で定義されているルーティングマップに含まれている。このルーティングマップの管理は本発明の目的の一部を形成するものではないため、本出願においては説明しない。なお、詳細については、先に挙げた規格を参照すること。
【０１６３】
図８に示すテーブルは、データの送り手となる交換ネットワークノードのバス識別子（０から０x３Ｅの範囲の値により表現される）と、このノードに到達するための交換ネットワーク１００を介するルーティング経路と、交換ネットワークを介するこのルーティング経路上で利用可能な帯域幅との対応づけをセットアップする。
【０１６４】
交換ネットワーク１００を介するルーティングの方法は、例えば、ソースルーティング方法である。交換ネットワーク内部で実現されるルーティング方法は本発明の目的を形成していない。ルーティングヘッダの処理の詳細については、先に挙げたフランス特許出願第０１ ０２０３７号を参照のこと。
【０１６５】
交換ネットワーク１００の２つのノードの間には、いくつかの異なるルーティング経路が存在することもある。好ましいルーティング経路を選択するために、例えば、交換ネットワーク１００内部におけるストリームの方向などのいくつかの選択基準を考慮に入れることが可能である。例えば、ネットワークのあるノードがトーカであるか、又はリスナであるかに応じて、そのノードに到達するために２つの異なるルーティング経路を選択しても良い。
【０１６６】
図８のテーブルに含まれる、交換ネットワーク１００を介する所定のルーティング経路の帯域幅情報により、ストリーム接続セットアップ要求を処理する責務を負うノードは、要求されているストリーム接続をセットアップするためにネットワークの現在資源を使用できるか否かを決定することが可能である。
【０１６７】
帯域幅の割り当ては、例えば、「lock, compare and swap（ロック、比較及びスワップ）」手続きと呼ばれる手続きを実行する、交換ネットワーク１００のリーダーノードにより制御されても良い。帯域幅を割り当てることを望むノードは、実行すべき帯域幅予約を考慮に入れて、帯域幅の先の値及び新たな値を指定するメッセージを交換ネットワーク１００のリーダーノードへ送信する。
【０１６８】
この手続きにより、相互に競合する帯域幅割り当て要求がネットワークの帯域幅の記述のテーブルに害を及ぼすことのないように保証される。リーダーノードは、受信したメッセージにおいて指定されている先の帯域幅値がリーダーノードの記述テーブルに含まれている値に相当する場合に限り、帯域幅割り当て要求を受け入れる。そこで、リーダーノードは、要求の送り手を宛先とし、トランザクションの成功を示す応答メッセージを開始しても良いし、且つ／又は交換ネットワーク１００の全てのノードに利用可能な新たな帯域幅を報知する同報通信メッセージを使用しても良い。
【０１６９】
従って、図８の分散型テーブルの値は、ある瞬間において、リーダーノードの記述テーブルに含まれている値と厳密には一致しない場合もある。この場合、帯域幅要求を送信したノードは帯域幅割り当てメッセージ中の不適切な「旧値」を使用し、その結果、要求はリーダーノードにより拒絶されることになるであろう。
【０１７０】
そこで、要求が受け入れられるようにするために、帯域幅割り当てを要求するノードはリーダーノードの記述テーブルに含まれている新たな帯域幅値を獲得しなければならない。これを実行するために、ノードはリーダーノードの記述テーブルの読み取りを求める要求を送信するか、又はリーダーノードからの、交換ネットワーク１００で利用可能な新たな帯域幅を全てのノードに報知する同報通信メッセージの受信を待つことができるであろう。
【０１７１】
リーダーノードの選択及びその動作モードは本発明の目的ではないため、本明細書においては更に詳細には説明しない。
【０１７２】
先に示した通り、図８のテーブルに含まれている帯域幅情報により、ストリーム接続要求を処理するノードはネットワークの現在資源がそのような接続のセットアップを可能にするか否かを決定できる。
【０１７３】
例えば、本明細書において以下に取り扱うべき数値の例によれば、ブリッジ２０７／２０８のポータル２０７がバス１１０に接続するリスナ端末１０２すなわちＬ’に対して接続をセットアップしようと試みる場合、ポータル２０７は図８に示すテーブルを参照する。バス１１０の識別子を使用して、ポータルは、交換ネットワークのノード２１３及び２１４を通過するルーティング経路をとってブリッジ２０１／２０２のポータル２０２に到達することが必要であると判定する。このルーティング情報は、交換ネットワーク１００内において図中符号２０１／２０２により示される異種ブリッジに到達するためにわたるべき中間ノードの数（記載されている例では２つ）についての情報を提供する。この情報は、本明細書において以下に展開される計算に関して特に重要である。
【０１７４】
交換ネットワーク１００においては、第１のノードから第２のノードへ進んで行くパケットのルーティング経路が様々に異なる程度で混雑することがある。この混雑は、スイッチ（先に説明した図７において図中符号３２０により示される）とクロスするデータストリームによって異なる。図７では、ＤＰＲＡＭ３２０はネットワークのジッタに対抗するためにデータバッファの役割を果たし、
− 送信ＦＩＦＯ（Tx FIFO）に、ストリーム書き込み動作によりデータを書き込むのに常に十分な空きスペースが存在し、
− 送信ＦＩＦＯ（Tx FIFO）に、スケジューリングにより送信されなければならない十分なデータが常に存在し、
− ネットワークから受信されるデータの再組み立てのために、受信ＦＩＦＯ（Rx FIFO）に常に十分な空きスペースが存在し、且つ
− ストリーム読み取り動作により、受信ＦＩＦＯ（Rx FIFO）によって読み取られなければならない十分なデータが常に存在するように保証する。
【０１７５】
従って、ＦＩＦＯメモリの具体化は、以上列挙した条件を保証するために交換ネットワーク１００のジッタの推定を考慮に入れなければならない。
【０１７６】
交換ネットワーク１００は４９，１５２ＭＨｚクロックによって律動されている。このクロックにより交換ネットワーク１００の全てのノードの同期は本発明の目的の一部を形成していないため、本明細書では更に詳細に説明しない。交換ネットワークにおけるタイムスロットは、ＩＥＥＥ１３９４型直列バスの場合と同様に１２５μｓの持続時間を有する。ネットワークにおけるパケットの転送は、ネットワーク内部に既に存在する接続の関数としてセットアップされる。従って、最悪でも、ルーティング経路の中間スイッチのいずれにも混雑が存在していなかったならば、１２５μｓサイクルの開始時点でパケットは宛先ノードにより受信されるが、次のパケットは、いくつかの中間スイッチにおける「ボトルネック」のために次の１２５μｓサイクルの終了時にのみ受信される。従って、ネットワークのジッタの最大値は２５０μｓである。平衡するデータストリームが存在する場合の交換ネットワーク１００の挙動を解析することによって（シミュレーション、ネットワークのモデル化及びプロトタイプ性能の試験による）より精密な推定を獲得しても良いが、本発明を例示するには２５０μｓというジッタの大まかな推定値で十分である。
【０１７７】
３０Ｍｂｐｓのデータビットレートを要求する用途（例えば、ＤＶビデオフォーマット）の場合、交換ネットワーク１００のジッタと釣り合わせるために必要とされるＦＩＦＯのサイズの推定は次の通りである。すなわち、
Ladapted FIFO=Δ+X=2*Δ=2*bit rate*jitter=2*30.106*250.10-6 =1875バイト≒470 Quadlets
となる。
【０１７８】
図４に関連して以下に説明するように、Δはパラメータ化可能なアイソクロナス遅延の値を修正するために本発明が活用する閾値と呼ばれるＦＩＦＯメモリの第１の部分を表す。更に、Ｘはネットワークのジッタに対抗するために使用されるオリジナルのＦＩＦＯメモリの第２の部分を表す。本発明の好ましい実施形態では、X＝Δを選択している。
【０１７９】
図９は、交換ネットワークのジッタの推定の後、それぞれデータストリームのトーカブリッジ（すなわち、交換ネットワークの入口ブリッジ）と、リスナブリッジ（すなわち、交換ネットワークの出口ブリッジ）の役割を果たす２つの異種ノードのＦＩＦＯメモリのサイズを示す。これらのＦＩＦＯメモリはＤＰＲＡＭ３３０で具体化され、図２の制御／ブリッジモジュール３６０により管理される。データは、書き込み動作４００を実現するときに、交換ネットワーク１００を介して転送されるべく、ブリッジモジュール３６０によりＦＩＦＯ４０１に導入される。それらのデータは、分割・スケジューリング動作４０５の間にＳＡＲモジュール３４０により分割され且つスケジューリングされなければならない。
【０１８０】
エンドツーエンドルーティング経路４０６は交換ネットワーク１００の１つ以上の中間ノードとクロスする場合がある。ネットワークのジッタはエンドツーエンドパケット送信に必要な時間に変動をもたらし、ジッタに対抗するのは図４のＦＩＦＯメモリ４０１及び４０２の役割である。ＦＩＦＯメモリのサイズＬと閾値Δは、先に説明したようなネットワークのジッタの推定の後に、中央処理装置３９１により判定される。
【０１８１】
図１を参照して先に説明した同種ネットワークの場合と全く同様に、異種ブリッジ２０１／２０２でもある装置Ｃは、所定の総アイソクロナス遅延をもってアイソクロナスデータストリーム接続セットアップを制御する責務を負う「コントローラ」である。このコントローラの動作については先に既に（図１から図５を参照して）説明した。
【０１８２】
一例として、図６に示すように、図中符号１１４及びＴ’により示されるトーカ端末（バス１４０に接続している）から図中符号１０２及びＬ’により示されるリスナ端末（バス１１０に接続している）へのアイソクロナスデータストリーム接続要求の処理を考えてみる。
【０１８３】
先に同種ネットワークについて説明した場合と全く同様に、物理的に可能であれば、トーカとリスナとの間の総アイソクロナス遅延に所定の値を与えることが目標である。
【０１８４】
また、コントローラＣは先に同種ネットの場合について詳細に説明した図５のアルゴリズムを実現する。異種ネットの場合、このアルゴリズムの適用には以下に説明するようないくつかの相違点がある。
【０１８５】
図中符号Ｅ３により示されるステップで、コントローラＣはトーカ端末と各リスナ端末との間の各ルーティング経路の同種ブリッジ及び／又は異種ブリッジを獲得した。従って、上記の例においては、トーカＴ’とリスナＬ’との間のルーティング経路は図中符号２０７／２０８及び２０１／２０２によりそれぞれ示される２つの異種ブリッジを含む。
【０１８６】
この例において、図中符号２０７／２０８及び２０１／２０２により示される異種ブリッジはパラメータ化可能なアイソクロナス遅延ブリッジであり、従って、図中符号Ｅ６により示されるステップの間にパラメータ化可能なアイソクロナス遅延ブリッジとして識別されると想定する。
【０１８７】
図中符号Ｅ７により示されるステップの間、ステップＥ６で獲得された異種ブリッジの各々についてパラメータ化可能なアイソクロナス遅延を計算するとき、コントローラＣはストリームが交換ネットワークを通過することにより導入される遅延を考慮に入れる。
【０１８８】
例えば、ストリームが交換ネットワークを通過することにより導入される遅延（「交換ネットワークに起因する待ち時間」とも呼ばれる）は、
− ５０％の第１の割合Ｐ１で、交換ネットワークの入口ノード、すなわち、トーカノードを形成する、図中符号２０７／２０８により示される異種ブリッジのパラメータ化アイソクロナス遅延に組み入れられ、
− ５０％の第２の割合Ｐ２で、交換ネットワークの出口ノード、すなわち、リスナノードを形成する、図中符号２０１／２０２により示される異種ブリッジのパラメータ化アイソクロナス遅延に組み入れられる。
【０１８９】
ストリームが交換ネットワークを通過することにより導入される遅延Dswitched networkは、例えば、次の式、
Dswitched network ＝ Nintermediate nodes x Dswitching
に従って計算される。
【０１９０】
式中、Nintermediate nodesは交換ネットに含まれるルーティング経路の部分にある中間ノードの数であり、
Dswitchingは、シミュレーションにより且つ／又はプロトタイプ性能試験を実行することにより、ネットワーク及びスイッチモデルによってアクセスできる中間ノードごとの平均交換時間である。例えば、Dswitching＝３０μｓである。
【０１９１】
上記の例では、交換ネットワークに含まれるルーティング経路の部分は異種ブリッジ２０７／２０８及び２０１／２０２（それぞれ、交換ネットワークの入口ノードと出口ノードを形成している）のみならず、２つの中間ノード２１３及び２１４をも含む。従って、交換ネットワーク１００に起因する待ち時間は、この場合、６０μｓに等しい。
【０１９２】
各異種パラメータ化可能なアイソクロナス遅延ブリッジは、そのアイソクロナス遅延の値を修正するために、内部ＦＩＦＯメモリの閾値（Δ）を利用する。
【０１９３】
更に詳細には、図６に示す異種ネットワークの場合、パラメータ化可能なアイソクロナス遅延を伴う異種ブリッジ２０１／２０２及び２０７／２０８の各々は、
− ブリッジ内部構造、すなわち、ファブリックにおけるアイソクロナストラフィックにより被る遅延（Dbridge processing）と、
− ＦＩＦＯメモリとクロスするときにアイソクロナストラフィックにより被る（すなわち、ＦＩＦＯメモリがその閾値Δに到達するために要する）遅延（DFIFO crossing）と、
− ストリームが交換ネットワークを通過することにより導入される遅延（Dswitched network）の一部（先に述べた割合Ｐ１又はＰ２）との和がこのパラメータ化可能なアイソクロナス遅延を伴う異種ブリッジについてコントローラにより定義されているアイソクロナス遅延と等しくなるような閾値（Δ）を有するように、関連するストリームに対して内部ＦＩＦＯメモリを具体化する。
【０１９４】
ブリッジの内部構造におけるアイソクロナストラフィックにより被る遅延（Dbridge processing）は、例えば、ＤＰＲＡＭでデータを回復するために要する時間、パケットヘッダ修正時間、バスインターフェースへの転送に要する時間、及びＩＥＥＥ１３９４ローカルバスクロックとの同期の時間を考慮に入れると、１２５μｓに等しい。
【０１９５】
次に図１０及び図１１を参照して、ブリッジを通過するパケットの転送の間に導入される遅延が一定であり且つIEEE「Standard for High Performance Serial Bus bridges」で定義されるＩＥＥＥ１３９４規格により規定されているような基準遅延とほぼ等しい（「基準遅延以下であり且つそれにできる限り近接している」）ように、ネットワークの異種ブリッジの資源が修正される本発明の第１実施形態を提示する。
【０１９６】
図１０は、ストリーム接続セットアップ要求の受信時に交換ネットワーク１００の異種ブリッジにより実現されるアルゴリズム（先に述べたコントローラＣの役割を演じる）を示す。このアルゴリズムは異種ブリッジのＲＯＭに格納されている。アルゴリズムは電力が投入された時点でＲＡＭにロードされ、中央処理装置（ＣＰＵ）３９１が対応する命令を実行する。
【０１９７】
図中符号Ｓ０により示されるステップの間、図中符号２０１／２０２、２０３／２０４、２０５／２０６、２０７／２０８及び２０９／２１１のうちの１つがストリーム接続セットアップ要求を受信し、解釈する。
【０１９８】
図中符号Ｓ１により示されるステップの間、オリジナルのＦＩＦＯメモリのサイズ（すなわち、トーカの役割を演じている異種ブリッジに関わるメモリTx FIFOのサイズと、リスナの役割を演じている異種ブリッジに関わるメモリのサイズRx FIFO）をここで説明した方法に従って計算する。
【０１９９】
図中符号Ｓ２により示されるステップの間、ストリームがルーティング経路に沿って通過することにより導入される遅延を次の式により計算する。
【０２００】
Dswitched network＝Nintermediate nodes xDswitching
式中、Nintermediate nodesはルーティング経路に沿った中間ノードの数であり、Dswitchingはノードごとの平均スイッチング遅延である。
【０２０１】
トーカ異種ブリッジ及びリスナ異種ブリッジがそれぞれ５０パーセントの割合で遅延Dswitched networkを考慮に入れなければならないと考えると、これら２つのブリッジのそれぞれについて、
Dswitched network/bridge＝Dswitched network／２
となる。
【０２０２】
図中符号Ｓ３により示されるステップの間、ネットワークの構成に起因するオリジナルのアイソクロナス遅延は、
【０２０３】
リスナ異種ブリッジの場合、遅延Dbridge processingは、アイソクロナスパケットがリスナ異種ノードのRx FIFOからその同じブリッジのＩＥＥＥ１３９４インターフェース３５０へ転送されるときにアイソクロナスパケットが受ける遅延と、ブリッジモジュール３６０が必要とする処理時間との和に相当する。トーカ異種ブリッジの場合には、遅延Dbridge processingは、アイソクロナスパケットがＩＥＥＥ１３９４インターフェース３５０からトーカ異種ブリッジのTx FIFOへ転送されるときにアイソクロナスパケットが被る時間遅延と、この異種ブリッジのブリッジモジュール３６０が必要とする処理時間との和に相当する。
【０２０４】
図中符号Ｓ４により示されるステップの間、「Standard for High Performance Serial Bus bridges」で指定されている通り、オリジナルのアイソクロナス遅延Doriginal isochronousを考慮すべき異種ブリッジのポータルの、CONFIGROMと呼ばれる構成のＲＯＭにおいて示される所定の基準アイソクロナス遅延と比較する。
【０２０５】
オリジナルのアイソクロナス遅延が基準アイソクロナス遅延より大きい場合、ストリーム接続のセットアップは拒絶される（Ｓ５）。
【０２０６】
これに対し、オリジナルのアイソクロナス遅延が基準アイソクロナス遅延以下である場合には、図中符号Ｓ６により示されるステップの間にＦＩＦＯメモリの新たな閾値Δ’を決定する。
【０２０７】
Δ’＝Δ＋δ
式中、ΔはＦＩＦＯのオリジナルの閾値であり、δは
δmax＝Bitratestream x（Dreference isochronous−Doriginal isochronous）
であるときにδ≦δmaxであるような最大の整数である。
【０２０８】
図中符号Ｓ７により示されるステップの間、ＦＩＦＯメモリのサイズLadapted FIFOを
Ladapted FIFO＝Δ’＋X
のように決定する。
【０２０９】
ここで、オリジナルのＦＩＦＯメモリのサイズLoriginal FIFOは次の式、
Loriginal FIFO＝Δ＋X
により表される。
【０２１０】
ここで、従来よりΔ＝Xであるので、
Ladapted FIFO＝Δ’＋Loriginal FIFO／２
となる。
【０２１１】
図中符号Ｓ８により示されるステップの間、ＦＩＦＯを具体化する。中央処理装置３９１は、先にリストを作成され且つ計算されていた、考慮すべきストリームに関連するパラメータをブリッジ／制御モジュール３６０に提供する。
【０２１２】
図中符号Ｓ９により示されるステップの間、関連するブリッジポータルがストリーム接続セットアップ要求を受け入れ、ストリーム接続セットアップ手続きが「Standard for High Performance Serial Bus bridges」に指定されているように継続されるであろう。
【０２１３】
図１１は、ブリッジのアイソクロナス遅延の値を所定のクロス方向において交換ネットワーク１００内の判定されたルーティング経路に従った所定のストリーム接続に関して基準アイソクロナス遅延に適応させた後のトーカ異種ブリッジ及びリスナ異種ブリッジのＦＩＦＯメモリのサイズRx FIFO及びTx FIFOを示す。
【０２１４】
ここで、３０Ｍｂｐｓへの適用の場合の図１の図中符号１１４により示される端末（トーカＴ’）から図中符号１０２により示される端末（宛先端末Ｌ’）へのストリーム接続の上記の例を思い起こしてみる。異種ブリッジ２０７／２０８のポータル２０７から、異種ブリッジ２１２／２１３及び２１４／２１５のポータル２１３及び２１４を通過するルーティング経路に従ってブリッジ２０１／２０２のポータル２０２に至るルーティング経路を考える。
【０２１５】
先に説明したストリーム接続を処理する、図５のアルゴリズムをポータル２０７に適用すると、図中符号Ｓ１により示されるステップの間に実行される、交換ネットワーク１００のジッタに対抗するために必要とされるオリジナルのＦＩＦＯのサイズの計算により、先に計算したように、Loriginal FIFO＝４７０ Quadletsが得られる。
【０２１６】
スイッチの平均待ち時間はネットワーク・スイッチモデルにより、シミュレーション及び／又はプロトタイプ性能試験を実行することによって評価できるであろう。例えば、この種の値は３０μｓに等しくても良い。異種ブリッジ２０７／２０８から異種ブリッジ２０１／２０２に至るルーティング経路は先に説明したように２つの中間ノードを通過する。従って、交換ネットワーク１００に起因する待ち時間は６０μｓに等しい。
【０２１７】
この遅延は異種ブリッジ２０７／２０８と、異種ブリッジ２０１／２０２との間で共有される。これら２つのブリッジがネットワークの待ち時間を同一の割合（すなわち５０％）で取り入れると考えれば、ポータル２０７により考慮されなければならないネットワークの待ち時間は３０μｓに等しくなる。ブリッジ２０７／２０８のポータル２０７は、図中符号１１４により示される端末を図中符号１０２により示される端末にリンクするルーティング経路上のリスナポータルを構成するポータル２０８に対してこの値を計算する。
【０２１８】
尚、「IEEE P1394.1 Draft 0.17 Standard for High Performance Serial Bus bridges」は、メッセージLISTENのisochronous delayフィールドへのアイソクロナス遅延の追加は「トーカ」端末１１４からリスナ端末１０２に至るルーティング経路にある「リスナ」ポータルにより実行されなければならないと指定している。
【０２１９】
従って、異種ブリッジ内の転送遅延が、例えば、（ＤＰＲＡＭのデータ検索時間、パケットヘッダ修正時間、バスインターフェースへの転送時間及びＩＥＥＥ１３９４ローカルバスのクロックとの同期時間を考慮して）１２５μｓに等しいと想定すると、先に説明したストリーム接続の場合のオリジナルのアイソクロナス遅延は、１２５μｓの３.２５サイクルにほぼ相当する
Doriginal isochronous＝30μs＋(470 Qusdlets／2)／30Mbps＋125μs＝406μs
に等しい。
【０２２０】
ブリッジ２０７／２０８のポータル２０８のコンフィグレーションＲＯＭにおける一定の基準アイソクロナス遅延が５に等しい場合、図５のステップＳ４の比較の結果、その返答は否定となり、従って、以下の、
Δ’＝（（5＊125μs）−30μs−125μs）＊30Mbps≒440 Quadlets
のようにＦＩＦＯの新たな閾値Δ’を計算することが可能である。
【０２２１】
異種ブリッジのポータルのコンフィグレーションＲＯＭで指定される基準アイソクロナス遅延はメーカーに依存しており、シミュレーションを実行するか、モデルを使用するか、又はメーカープロトタイプ性能試験を実施することにより判定できるであろう。
従って、ブリッジ２０７／２０８のポータル２０７の、Ladapted FIFOと呼ばれる新たなＦＩＦＯサイズは、
Ladapted FIFO＝Δ’＋X
に等しく、Loriginal FIFO＝Δ＋X＝２Δであるとき、
Ladapted FIFO＝Δ’＋Doriginal FIFO／2＝440＋235＝675 Quadlets
となる。
【０２２２】
ストリーム接続をセットアップするためにポータル２０７がメッセージLISTENを転送するとき、トーカ端末１１４からリスナ端末１０２に至るルーティング経路にある次のリスナブリッジポータルである異種ブリッジ２０１／２０２のポータル２０２に関しても同じ手続きを実現できる。従って、異種ブリッジ２０１／２０２のポータル２０２は、その適応後のＦＩＦＯメモリサイズを計算するとき、異種ブリッジ２０７／２０８のポータル２０７によりそれ自体の適応後のＦＩＦＯサイズの計算中には考慮に入れられなかった、交換ネットワーク１００への転送の間にパケットが受けるアイソクロナス遅延の部分を積分する。
【０２２３】
従って、図６に示すように、ポータル２０２に関しては、
Ladapted FIFO＝Δ”＋X
となる。式中、Xはポータル２０２のオリジナルのＦＩＦＯメモリの第２の部分である。
【０２２４】
なお、Δ”とΔ’は等しい値であっても良いし、異なる値であっても良い。実際、異種ブリッジ内における転送時間Dbridge processingはブリッジクロス方向の関数として変化する。
【０２２５】
以下、図１２から図１４を参照して、同様にデジタルバスの異種ネットワークの場合における本発明の第２実施形態を提示する。
【０２２６】
先に（図９から図１１を参照して）説明した第１実施形態とは異なり、この第２実施形態は「Standard for High Performance Serial Bus bridges」に準拠していない。しかし、それはメモリの消費量が少ないという利点を有する。
【０２２７】
この第２実施形態の目標は、異種ブリッジとクロスするどのストリームに対しても一定のアイソクロナス遅延を適用しないことである。従って、異種ブリッジとクロスするアイソクロナスパケットが受けるアイソクロナス遅延はそれらのパケットがどのストリームに属するかによって異なり、この依存性は、主に、それらのパケットが交換ネットワーク１００内でとるルーティング経路（すなわち、そのルーティング経路に沿って配置されている中間ノードの数）、並びにネットワークのジッタ（精密化計算の場合で、アイソクロナス遅延に対する任意の値の選択ではない）及びストリームのビットレートに関連している。
【０２２８】
所定のブリッジクロス方向について、所定のストリームと関連するアイソクロナス遅延値の知識を要求する状況は次の通りである。
− （特に先に説明したようなメッセージLISTENにおいて）ストリーム接続をセットアップする場合
− ＣＩＰ処理（本明細書の冒頭部分で説明した通り）の場合
− 「Standard for High Performance Serial Bus bridges」に記載されているように、アイソクロナス遅延フィールドを含むバスコンフィグレーションＲＯＭを読み取るための要求。
【０２２９】
まず、「Standard for High Performance Serial Bus bridges」に記載されているＣＩＰパケット処理の場合を考える。ストリーム接続セットアップ手続きに関連して言えば、ストリームごとに１つのアイソクロナス遅延が適用される。すなわち、考慮すべき異種ブリッジのリスナポータルは、特に、ＣＩＰヘッダのsytフィールドに独自のアイソクロナス遅延を追加する。
【０２３０】
処理するストリームが明確に識別され、アイソクロナス遅延が処理すべき遅延に適応され、その時点で、追加すべきアイソクロナス遅延の値に曖昧さが存在しない状況になったならば、この遅延はストリーム接続をセットアップする間に計算されており、ストリームの識別子と関連して格納されていることになる。ストリームの識別子がわかったならば、あらかじめ計算されていたアイソクロナス遅延値を検索することが可能である。
【０２３１】
以下、図１２を参照して、アイソクロナス遅延を読み取るための要求の場合を考えてみる。アイソクロナス遅延読み取り要求がポータルのコンフィグレーションＲＯＭを管理するＣＰＵ（３９１）により受信されると、このポータルは要求の送り手へ送信されるべき応答について決定しなければならない。
【０２３２】
本発明の第１実施形態では、「Standard for High Performance Serial Bus bridges」に従って、全てのアイソクロナスパケットが同じアイソクロナス遅延を受けていたため、ポータルはそのポータルとクロスする所定の方向について全てのストリームに共通するアイソクロナス遅延を示すことにより、アイソクロナス遅延読み取り要求に応答していたので、異種ブリッジのどのポータルであろうと、曖昧さが生じる可能性はなかった。
【０２３３】
これに対し、本発明のこの第２実施形態においては、アイソクロナス遅延はストリームによって異なるため、異種ブリッジのポータルは、図１２のアルゴリズムにより示されるように、アイソクロナス遅延読み取り要求を受信したときに特定の処理動作を実現しなければならない。
【０２３４】
このアルゴリズムは異種ブリッジのＲＯＭに格納されている。アルゴリズムはシステムの電源が投入されたときにＲＡＭにロードされ、中央処理装置（ＣＰＵ）３９１が対応する命令を実行する。
【０２３５】
図中符号Ｓ２０１により示されるステップの間、考慮すべき異種ブリッジは読み取り要求にストリーム識別子が含まれているか否かを判定する。
【０２３６】
その返答が肯定であれば、異種ブリッジはストリーム識別子が現在ストリームに対応しているか否かを検証する（Ｓ２０２）。対応していれば、異種ブリッジは、このストリームに関してあらかじめ計算され且つ識別されたストリームと関連付けて格納されているオリジナルのアイソクロナス遅延をメモリで読み取る（Ｓ２０３）。次に、異種ブリッジはオリジナルのアイソクロナス遅延を含む応答を読み取り要求の送り手へ送信する（Ｓ２０４）。
【０２３７】
従って、読み取り要求が異種ブリッジのポータルにより解釈可能なメッセージであり、且つこのメッセージがそのフィールドのいずれか１つにストリーム識別子を含み、更に、このストリーム識別子が考慮すべき異種ブリッジにより管理されているストリームを示している場合には、曖昧さは存在せず、考慮すべきブリッジポータルは考慮すべきストリームの特徴を表すアイソクロナス遅延値を含む応答を送信できるであろう（Ｓ２０４）。
【０２３８】
これに対し、応答に否定の応答が与えられる（Ｓ２０２）（すなわち、識別されたストリームが考慮すべき異種ブリッジにより管理されていない）場合は、図１２のアルゴリズムの次のステップＳ２０５へ進む。ステップＳ２０５では、オリジナルのアイソクロナス遅延の計算に不可欠である要素が読み取り要求に入っているか否かを判定することから成る。
【０２３９】
同様に、ステップＳ２０１の間、読み取り要求がストリーム識別子を含まないことが確認された場合にも、動作は図中符号Ｓ２０５により示されるステップへ進み、オリジナルのアイソクロナス遅延の計算に不可欠な計算要素が読み取り要求の中に存在することを識別する。
【０２４０】
アイソクロナス遅延読み取り要求がオリジナルのアイソクロナス遅延の計算に不可欠な要素を含む場合、異種ブリッジはオリジナルのアイソクロナス遅延を計算する（Ｓ２０６）。そして、次に、図中符号Ｓ２０８により示されるステップへ進み、考慮すべきストリームと関連付けて計算されたアイソクロナス遅延を格納する。
【０２４１】
これに対し、読み取り要求がそのような計算要素を含んでいない場合には、異種ブリッジはオリジナルのアイソクロナス遅延値を任意に設定し（Ｓ２０７）、考慮すべきストリームと関連付けて任意に固定されたアイソクロナス遅延値を格納する（Ｓ２０８）。デフォルト時に選択される任意の値は、例えば、メモリCONFIG ROMに含まれている値である。
【０２４２】
図中符号Ｓ２０９により示されるステップの間、考慮すべき異種ブリッジは格納されたアイソクロナス遅延を含む応答を読み取り要求の送り手へ送信する。
【０２４３】
従って、アイソクロナス遅延読み取り要求が異種ブリッジのポータルにより解釈できるメッセージを構成しており、且つこのメッセージがそのフィールドのいずれか１つにネットワークにおけるアイソクロナス遅延を評価するのに十分な数の要素を含んでいる場合には、アクションを受けたブリッジポータルは、転送手段（特に閾値及びＦＩＦＯのサイズ）を具体化することなく、先に本発明の第１実施形態に関連して説明した計算方法に従ってこの種の評価（Ｓ２０６）を実行する。
【０２４４】
ここで、「十分な要素」という用語は、アクションを受けたブリッジポータル（以上の説明で扱った例ではポータル２０８）が交換ネットワーク１００内でトーカポータル（先に説明した例ではポータル２０７）と対を成しているとき、少なくともリスナの識別子がわかっていることを意味する。アクションを受けたポータル（以上の説明で扱った例ではポータル２０２）が交換ネットワーク内でストリームのリスナポータルを構成している場合には、この用語は少なくともトーカの識別子がわかっていることを表す。
【０２４５】
これらの要素がわかっていない場合には、任意の値を選択することが可能である（Ｓ２０７）。そのような値は、例えば、ブリッジのメーカーにより、ネットワークのシミュレーション、モデル及び／又はプロトタイプ性能試験によって選択されれば良い。
【０２４６】
アイソクロナス遅延値を後に再利用できるように、計算された又は任意に固定されたアイソクロナス遅延値は対応するストリームの特性と関連付けて格納されるのが好ましい。
【０２４７】
そこで、アクションを受けたポータルは、計算された又は任意に固定されたアイソクロナス遅延値を含む応答を送信できるであろう（Ｓ２０９）。そのような応答を送信するポータルは読み取り要求に対する応答の中で示されたオリジナルのアイソクロナス遅延を格納し、オリジナルの読み取り要求で指定されていた識別子を有し且つ同じルーティング経路をとる「リスナ」及び／又は「トーカ」を含む次のストリーム接続セットアップ手続きにそれを適用しようと試みる。
【０２４８】
読み取り要求の送り手がアクションを受けたポータルのアイソクロナス遅延値を知ろうとしている目的を判定することを可能にする要素を読み取り要求が含んでいない場合、このポータルは、本発明のネットワークの将来の機能動作を損なうおそれがある任意のアイソクロナス遅延値を要求の送り手に与えないように、要求に対する応答の中でエラーメッセージを戻しても良い。
【０２４９】
交換ネットワークのトポロジーが動的に変化する（すなわち、交換ネットワークのノードがいわゆる「ホットプラギング」特性を示す）場合、ストリーム接続をセットアップしようとしているコントローラは、そのストリーム接続セットアップ手続きの間に、考慮すべきブリッジポータルのコンフィグレーションＲＯＭへ送信された読み取り要求によってアイソクロナス遅延値が要求されたとき、そのアイソクロナス遅延値の確認を求めることを推奨する。
【０２５０】
「コントローラ」という用語は、ここでは、トーカとリスナとの間のデータストリームの経路をセットアップ又は閉鎖するためにブリッジ間メッセージを使用するノードを意味するものと理解する。
【０２５１】
最後に、ストリーム接続のセットアップの場合を考えてみる。「Standard for High Performance Serial Bus bridges」に従えば、アイソクロナスストリーム接続をセットアップすべき場合、その接続を要求するコントローラはJOIN型のメッセージをリスナが接続されている端末バスへ送信する。このメッセージは端末ポータル（すなわち、リスナに至るルーティング経路にある端末バスに接続されているブリッジのポータル）によりインタセプトされ、このポータルはメッセージを解析し、必要な処理動作を実行して、メッセージを修正し、修正メッセージをストリームのイニシエータ、すなわち、トーカへ送信する。
【０２５２】
トーカに至るルーティング経路に配置された全てのポータルはメッセージをインタセプトし、必要な処理動作を実行する。メッセージJOINからスタートして、トーカに至るルーティング経路にある端末ポータルは、トーカとリスナとの間に完全接続をセットアップするために、メッセージLISTENを生成する。トーカからリスナまでのルーティング経路に配置されたリスナポータルは（本発明の第１実施形態に関連して説明したように）メッセージLISTENのアイソクロナス遅延フィールドに含まれる値をブリッジのクロスの間にアイソクロナスパケットが受ける遅延の値だけ増加させなければならない。
【０２５３】
尚、「Standard for High Performance Serial Bus bridges」によれば、ストリーム接続セットアップ手続きは関連するストリームの識別子を含むブリッジ間メッセージを使用する。そのような状況を処理するために、全てのストリームに共通するアイソクロナス遅延を有する必要はなく、ブリッジとクロスするストリームごとに別個のアイソクロナス遅延を適用することが可能である。
【０２５４】
以下、図１３ａ、図１３ｂ及び図１４を参照して、本発明の第２実施形態に従ってストリーム接続セットアップ要求を受信したときに異種ブリッジにより実現できる様々に異なるアルゴリズムを説明する。
【０２５５】
これらのアルゴリズムは異種ブリッジのＲＯＭに格納されている。アルゴリズムは電源が投入されたときにＲＡＭにロードされ、中央処理装置（ＣＰＵ）３９１が対応する命令を実行する。
【０２５６】
図１２に関連して説明したように、読み取り要求に対する応答を既に生成していたストリーム識別子に関して異種ブリッジのポータルが接続セットアップ要求を受信すると（Ｓ３００）、ポータルは、要求されるストリーム接続のセットアップを受け入れる又は拒絶するために、図１３ａ及び図１３ｂのアルゴリズムの一方を実現する。これらのアルゴリズムの一方は、図１２の図中符号Ｓ２０８により示されるステップの間に格納された要素の１つを含む各ストリーム接続要求で実現されなければならない。
【０２５７】
図１３ａ及び図１３ｂに共通する、図中符号Ｓ３０１により示されるステップの間、異種ブリッジは、受信されたストリーム接続セットアップ要求の中に、このストリームに関わる読み取り要求に対する応答にあらかじめ挿入されていたと考えられるアイソクロナス遅延値を獲得するために使用できる要素が存在するか否かを判定する。従って、先に異種ブリッジにより管理され、ブリッジがアイソクロナス遅延値（例えば、計算された値又は任意に選択された値）を含む読み取り要求に対する応答を生成していたストリーム識別子をストリーム接続セットアップ要求が含んでいる場合、異種ブリッジは、先にそのストリーム識別子と関連付けて格納されたアイソクロナス遅延値をメモリから取り出すことができるであろう。
【０２５８】
異種ブリッジによりメモリに格納され、読み取られるこの種のアイソクロナス遅延値は、その後、このブリッジによりストリーム接続のセットアップ（Ｓ３０２）の間に使用されることになる。
【０２５９】
これに対し、ストリーム接続セットアップ要求（Ｓ３００）は以前のアイソクロナス遅延読み取り要求に対する応答の生成を異種ブリッジが実行した時の流れに関係しているが、ストリーム接続セットアップ要求における要素の欠落（図１３ａ及び図１３ｂのステップＳ３０１に対する応答「ノー」）のためにこの遅延を読み取ることができない場合には、異種ブリッジは図１３ａの図中符号Ｓ３０３ａにより示されるステップ、あるいは図１３ｂの図中符号Ｓ３０３ｂにより示されるステップのいずれかを実現できるであろう。
【０２６０】
従って、第１の代替実施形態によれば、異種ブリッジは、図中符号Ｓ３０３ａにより示されるステップの間、十分な要素を有しているならば、先に本明細書で既に説明した計算技法に従って考慮すべきストリームのオリジナルのアイソクロナス遅延を計算することを決定しても良い。その後、計算したオリジナルのアイソクロナス遅延の値をもってストリーム接続のセットアップを受け入れる。
【０２６１】
例えば、異種ブリッジはストリーム接続のセットアップを受け入れ、LISTENメッセージにおいて計算された新たなアイソクロナス遅延値を示し、ストリーム接続セットアップ要求の送り手によるアイソクロナス遅延値の確認を求める要求を待つ状態に入る。尚、「Standard for High Performance Serial Bus bridges」によれば、ストリーム接続のセットアップを発したコントローラはエントリ端末、すなわち、トーカから宛先端末、すなわち、リスナに至るルーティング経路を通してパケットが受けるアイソクロナス遅延を含むSTREAM STATUSメッセージを受信する。このアイソクロナス遅延値を期待されるアイソクロナス遅延値と比較しても良く、それら２つの値に差がある場合には、コントローラはネットワークの各々の異種ブリッジのアイソクロナス遅延値の確認を要求し、その後、ストリーム接続セットアップを維持するか、又はそれを終了させることを決定できる。
【０２６２】
第２の代替実施形態によれば、既知のアイソクロナス遅延値が存在しないとき、異種ブリッジは図１３ｂの図中符号Ｓ３０３ｂにより示されるステップの間にストリーム接続のセットアップを拒絶することを決定しても良い。
【０２６３】
例えば、異種ブリッジによりアイソクロナス遅延読み取り応答の生成後にネットワークのトポロジーを変更する場合、先に応答の中で送信されていたアイソクロナス遅延の値を無効にしても良い。従って、その結果、ブリッジは先に図１０のステップＳ５に関連して説明したようにストリーム接続のセットアップを拒絶することを決定し、図１２の図中符号Ｓ２０８により示されるステップの間に格納されていたアイソクロナス遅延の値を消去する。考慮すべきストリームに関する次のストリーム接続セットアップ動作の次のアイソクロナス遅延読み取り要求によって、交換ネットワーク１００の新たな構成により適合する新たなアイソクロナス遅延値をセットアップすることが可能になる。
【０２６４】
次に、図１４を参照して、先に異種ブリッジにより処理されていなかったストリームに関してストリーム接続をセットアップする要求を受信したときにそのブリッジで適用される処理を説明する。
【０２６５】
図中符号Ｓ１００により示されるステップの間、異種ブリッジはストリーム接続セットアップ要求を受信する。
【０２６６】
図中符号Ｓ１０１により示されるステップの間、考慮すべき異種ブリッジは先に図１０を参照して説明したようにオリジナルのＦＩＦＯのサイズを計算する。次に、異種ブリッジはネットワークの待ち時間を計算し（Ｓ１０２）、更に、考慮すべきストリームのオリジナルのアイソクロナス遅延を計算し且つ格納する（Ｓ１０３）。次に、ＦＩＦＯを具体化し（Ｓ１０４）、計算され且つ格納されたオリジナルのアイソクロナス遅延によるストリーム接続のセットアップを受け入れる（Ｓ１０５）。
【０２６７】
従って、図１４のアルゴリズムの枠内で計算され且つ使用されるオリジナルのアイソクロナス遅延は交換ネットワーク１００を通過するストリームのルーティング経路に関して最適化される。
【図面の簡単な説明】
【図１】本発明による方法を実現できるデジタルバスの同種ネットワークの一例のブロック線図である。
【図２】図１の同種ネットワークに含まれる同種ブリッジの一実施形態を示す図である。
【図３】図１の同種ネットワークの記述を得るために、図１の同種ネットワークに含まれるコントローラにより実現されるアルゴリズムの一例を示す図である。
【図４】図３のアルゴリズムを図１の同種ネットワークに適用することにより得られる図１の同種ネットワークの記述を示す図である。
【図５】本発明の方法に従ってアイソクロナスデータストリーム接続をセットアップするために、図１の同種ネットワークに含まれるコントローラにより実現されるアルゴリズムの一例を示す図である。
【図６】本発明による方法を実現できるデジタルバスの異種ネットワークの一例を示すブロック線図である。
【図７】図６の異種ブリッジの一実施形態を示す図である。
【図８】図６の異種ネットワークに含まれる交換ネットワークの経路指定テーブルの構造を示す図である。
【図９】本発明の第１実施形態におけるネットワークのジッタの推定を考慮に入れて、一方ではトーカ異種ブリッジ、他方ではリスナ異種ブリッジのオリジナルの（すなわち、適応前の）ＦＩＦＯメモリのサイズを示す図である。
【図１０】ＦＩＦＯメモリの具体化のステップの間に本発明の第１実施形態で実現されるアルゴリズムを示す図である。
【図１１】本発明の第１実施形態におけるアイソクロナス遅延の基準アイソクロナス遅延への適用の後の、一方ではトーカ異種ブリッジ、他方ではリスナ異種ブリッジの適応済みＦＩＦＯメモリのサイズを示す図である。
【図１２】本発明の第２実施形態において、考慮されるブリッジポータルのアイソクロナス遅延の値を読み取るための要求を受信したときに異種ブリッジにより実現されるアルゴリズムを示す図である。
【図１３ａ】本発明の第２実施形態において、考慮されるブリッジが読み取り要求に対してあらかじめ応答を生成していたときにストリーム接続セットアップ要求の受信時に異種ブリッジにより実現できる２つのアルゴリズムを示す図である。
【図１３ｂ】本発明の第２実施形態において、考慮されるブリッジが読み取り要求に対してあらかじめ応答を生成していたときにストリーム接続セットアップ要求の受信時に異種ブリッジにより実現できる２つのアルゴリズムを示す図である。
【図１４】考慮される異種ブリッジがオリジナルのアイソクロナス遅延をあらかじめ計算していなかったストリーム接続をセットアップする場合に、本発明の第２実施形態による異種ブリッジにより適用されるアルゴリズムを示す図である。
Claims (54)
- 複数のブリッジにより相互に接続されている複数のデジタルバスを具備するデジタルバスネットワークの少なくとも１つのブリッジにより接続される少なくとも１つのエントリ端末、すなわち、トーカと、少なくとも１つの宛先端末、すなわち、リスナとの間でアイソクロナスデータストリーム接続をセットアップする方法であって、該複数のブリッジの各々はアイソクロナス遅延と関連し、少なくとも該複数のブリッジのいくつかが所定値範囲内でパラメータ化可能であるアイソクロナス遅延と関連し、
（ａ）前記少なくとも１つのトーカ端末と前記少なくとも１つのリスナ端末との間に、パラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジを含む１つ以上のブリッジを具備する少なくとも１つのルーティング経路を獲得するステップと、
（ｂ）前記少なくとも１つのルーティング経路に含まれる各ブリッジについて、当該ブリッジのアイソクロナス遅延の値又はそれがとり得る値を獲得するステップと、
（ｃ）前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジに関して、前記少なくとも１つのルーティング経路をとる前記データストリーム接続が所定の総アイソクロナス遅延を受けるように、前記ブリッジのアイソクロナス値がとるべき選択値を選択するステップと、
（ｄ）前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つのブリッジに関して、前記ブリッジのパラメータ化可能なアイソクロナス遅延が前記選択値をとるように、前記ブリッジの少なくとも１つの資源を適応させ、具体化するステップとを備える方法。 - １つのトーカ端末と少なくとも２つのリスナ端末との間でアイソクロナスデータストリームがセットアップされ、前記方法は、
− 前記少なくとも２つのリスナ端末の各々に関して、前記少なくとも１つのトーカ端末と前記リスナ端末との間で、パラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジを含む１つ以上のブリッジを具備するルーティング経路を獲得するステップと、
− 前記データストリーム接続がとる前記少なくとも２つのルーティング経路の各々で前記データストリーム接続が同じ所定の総アイソクロナス遅延を受けるように、前記少なくとも２つのルーティング経路の各々に関して前記ステップ（ｂ）から（ｄ）を実行するステップとを含む請求項１記載の方法。 - 前記少なくとも１つの適応され且つ具体化される資源は、パラメータ化可能なアイソクロナス遅延を伴う前記ブリッジに含まれるＦＩＦＯメモリである請求項１記載の方法。
- 前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う各ブリッジの前記少なくとも１つの資源の適応及び具体化は、前記ブリッジのパラメータ化可能なアイソクロナス遅延の選択値が前記ブリッジによりいくつかのデータストリームの各々に適用されるように、前記いくつかのデータストリームに共通している請求項１記載の方法。
- 前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う各ブリッジの前記少なくとも１つの資源の適応及び具体化は、前記ブリッジのパラメータ化可能なアイソクロナス遅延の選択値が前記ブリッジにより特定の１つのデータストリームにのみ適用されるように、前記特定のデータストリームに固有である請求項１記載の方法。
- 前記デジタルバスはＩＥＥＥ１３９４型デジタルバスである請求項１記載の方法。
- 前記デジタルバスのネットワークは家庭用オーディオビジュアルネットワークである請求項１記載の方法。
- 前記デジタルバスネットに接続された、データストリーム接続のセットアップを制御するための装置により、前記ステップ（ａ）から（ｃ）が実行される請求項１記載の方法。
- ネットワークの記述を獲得するステップを含み、前記ステップ（ａ）の間、前記ネットワークの記述を使用して、各ルーティング経路のブリッジが獲得される請求項１記載の方法。
- 前記少なくとも１つのルーティング経路に含まれる各ブリッジのクロス方向ごとに実現される請求項１記載の方法。
- 前記デジタルバスネットワークは、各々にデジタルバスの１つが接続されている第１のポータル及び第２のポータルをそれぞれが具備する複数の同種ブリッジを介してデジタルバスが相互に直接接続されている同種ネットークであり、
前記少なくとも１つのトーカ端末と前記少なくとも１つのリスナ端末との間の前記少なくとも１つのルーティング経路は、パラメータ化可能なアイソクロナス遅延を伴う少なくとも１つの同種ブリッジを具備する請求項１記載の方法。 - 前記デジタルバスネットワークは異種ネットワークであり、前記デジタルバスは、
− 各々にデジタルバスの１つが接続されている第１のポータル及び第２のポータルをそれぞれが具備する複数の同種ブリッジを介して相互に直接接続されているか、又は
− 複数のリンクにより相互に接続された複数のノードを具備する少なくとも１つの交換ネットワークを介し、各々がデジタルバスの１つが接続されている第１のポータルと、交換ネットワークが接続されている第２のポータルとを具備し、各々が前記交換ネットワークのノードの１つを形成している複数の異種ブリッジを介して相互に接続されており、
前記少なくとも１つのルーティング経路は、前記少なくとも１つのトーカ端末と前記少なくとも１つのリスナ端末との間で、前記交換ネットワークとクロスし、且つ前記交換ネットワークの入口ノード及び出口ノードをそれぞれ形成している少なくとも１対の異種ブリッジと、可能であれば少なくとも１つの同種ブリッジとを具備し、
前記少なくとも１つのルーティング経路は、各々がそのパラメータ化可能なアイソクロナス遅延の中に、確定された割合で、前記交換ネットワークをデータストリームが通過することにより導入される遅延を取り入れたパラメータ化可能なアイソクロナス遅延を伴う少なくとも１つの異種ブリッジ及び／又はパラメータ化可能なアイソクロナス遅延を伴う少なくとも１つの同種ブリッジを具備する請求項１記載の方法。 - 前記交換ネットワークをデータストリームが通過することにより導入される遅延は、
− 前記異種ブリッジの一方であって、前記交換ネットワークの入口ノードを形成する異種ブリッジのパラメータ化アイソクロナス遅延に第１の割合P1で取り入れられ、
− 前記異種ブリッジの他方であって、前記交換ネットワークの出口ノードを形成する異種ブリッジパラメータ化アイソクロナス遅延に第２の割合P2で取り入れられ、
前記第１の割合と前記第２の割合の和はほぼ１００％に等しい（P1 + P2 = 100%）請求項１２記載の方法。 - 前記第１の割合及び前記第２の割合は共にほぼ５０％に等しい（P1 = P2 = 50%）請求項１３記載の方法。
- 前記交換ネットワークをデータストリームが通過することにより獲得される遅延は、前記交換ネットワークを通るルーティング経路を考慮に入れるときに獲得される請求項１２記載の方法。
- 前記交換ネットワークをデータストリームが通過することにより導入される遅延Dswitched networkは、
前記交換ネットワークに含まれるルーティング経路の部分における中間ノードの数をNintermediate nodesとし、且つ
中間ノードごとの平均交換時間をDswitchingとするとき、式
Dswitched network= Nintermediate nodes x Dswitching
により計算される請求項１５記載の方法。 - 前記交換ネットワークをデータストリームが通過することにより導入される遅延は、前記交換ネットワークを通るデータストリームのルーティング経路を考慮せずに、所定の値により推定される請求項１２記載の方法。
- 前記少なくとも１つの適応され且つ具体化される資源は、パラメータ化可能なアイソクロナス遅延を伴う前記ブリッジに含まれるＦＩＦＯメモリであり、
パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジのパラメータ化可能なアイソクロナス遅延Disochronousの選択値は、
− 前記異種ブリッジがそのパラメータ化可能なアイソクロナス遅延に、前記交換ネットワークをデータストリームが通過することにより導入される遅延を取り入れるときの割合をP%とし、
− 前記交換ネットワークをデータストリームが通過することにより導入される遅延をDswitched networkとし、
− パラメータ化可能なアイソクロナス遅延を伴う前記異種ブリッジに含まれるＦＩＦＯメモリをデータストリームがクロスするために要する時間をDFIFOcrossingとし、
− パラメータ化可能なアイソクロナス遅延を伴う前記異種ブリッジの中で、データストリームの１要素がＦＩＦＯメモリからデジタルバスのインターフェースへ、又はその逆にデジタルバスのインターフェースからＦＩＦＯメモリへ転送されるのに要する時間をDbridge processingとするとき、式
Disochronous＝（P% x Dswitched network）+ Dcrossing FIFO + Dbridge processing
に従って計算される請求項１２記載の方法。 - 前記ＦＩＦＯメモリのサイズは、パラメータ化可能なアイソクロナス遅延Disochronousの選択値が、前記交換ネットワークをデータストリームが通過することにより導入される遅延の値に関わらず、基準値Dreference isochronous以下であり且つその値にできる限り近接しているように適応される請求項１８記載の方法。
- 前記ＦＩＦＯメモリは、適応前に、
オリジナル閾値と呼ばれる、適応前のＦＩＦＯメモリの第１の部分をΔとし、ネットワークジッタに対抗することを可能にする、適応前のＦＩＦＯメモリの第２の部分をXとするとき、
Loriginal FIFO＝Δ＋ X
であるようなサイズLoriginal FIFOを有し、
前記ＦＩＦＯメモリは、適応後に、
前記オリジナル閾値をΔとし、且つ
データストリームのビットレートをBitRatestream、パラメータ化可能なアイソクロナス遅延の基準値をDreference isochronous、適応前のアイソクロナス遅延をDoriginal isochronous、δmax＝BitRatestream x（Dreference isochronous−Doriginal isochronousorigine）として、δ≦δmaxであるような最大の整数をδとするときに、
Δ’＝Δ＋δ
となるようなΔ’を適応後のＦＩＦＯメモリの第１の部分とし、且つ
ネットワークジッタに対抗することを可能にする、適応前のＦＩＦＯメモリの前記第２の部分と同一である、適応後のＦＩＦＯメモリの第２の部分をXとするとき、
LadaptedFIFO＝Δ’＋X
であるようなサイズLadaptedFIFOを有する請求項１９記載の方法。 - 前記ＦＩＦＯメモリのサイズは、パラメータ化可能なアイソクロナス遅延Disochronousの選択値が前記交換ネットワークをデータストリームが通過することにより導入される遅延の値の関数であるように固定されている請求項１８記載の方法。
- 前記ステップ（ｄ）の後に、
（ｅ）前記少なくとも１つの異種ブリッジで、接続のセットアップが前記選択値の選択を必要とするデータストリームと関連して、パラメータ化可能なアイソクロナス遅延の選択値を記憶するステップが実行される請求項２１記載の方法。 - データストリームに含まれるＣＩＰの処理の場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、− ＣＩＰが含まれているデータストリームを識別するステップと、
− 前記識別されたデータストリームに関連してあらかじめ計算され、メモリに格納されているアイソクロナス遅延を読み取るステップと、
− ＣＩＰを処理するために読み取られたアイソクロナス遅延を使用するステップとを実行する請求項２２記載の方法。 - アイソクロナス遅延を読み取るための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジが読み取り要求と該要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− 読み取り要求がストリーム識別子を含み、そのストリーム識別子が異種ブリッジにより管理された処理の中にあるストリームを指示する場合、異種ブリッジが、あらかじめ識別されたストリームと関連して計算され、メモリに格納されているアイソクロナス遅延を読み取り、読み取られたアイソクロナス遅延を含む応答を送信するステップとを実行する請求項２２記載の方法。 - アイソクロナス遅延を読み取るための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジが読み取り要求と該要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− 読み取り要求がストリーム識別子を含み、そのストリーム識別子が異種ブリッジにより管理された処理の中にないストリームを指示する場合、又は、前記読み取り要求がストリーム識別子を含まない場合に、異種ブリッジが、該読み取り要求の中からアイソクロナス遅延の計算に不可欠である計算要素を識別しようと試みるステップと、
− 前記読み取り要求が前記計算要素を含む場合、異種ブリッジがアイソクロナス遅延を計算し、それを識別されたストリームと関連させて格納し、計算されたアイソクロナス遅延を含む応答を送信するステップとを実行する請求項２２記載の方法。 - アイソクロナス遅延を読み取るための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジが読み取り要求と該要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− 読み取り要求がストリーム識別子を含み、そのストリーム識別子が異種ブリッジにより管理された処理の中にないストリームを指示する場合、又は、読み取り要求がストリーム識別子を含まない場合に、異種ブリッジが、該読み取り要求の中から、アイソクロナス遅延の計算に不可欠である計算要素を識別しようと試みるステップと、
− 読み取り要求が前記計算要素を含まない場合、異種ブリッジが所定の値を有するアイソクロナス遅延を選択し、それを識別されたストリームと関連させて格納し、選択されたアイソクロナス遅延を含む応答を送信するステップとを実行する請求項２２記載の方法。 - アイソクロナス遅延の読み取りのための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジが読み取り要求と該要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− 読み取り要求がストリーム識別子を含み、そのストリーム識別子が異種ブリッジにより管理される処理の中にないストリームを指示する場合、又は、読み取り要求がストリーム識別子を含まない場合に、異種ブリッジが、該読み取り要求の中から、アイソクロナス遅延の計算に不可欠である計算要素を識別しようと試みるステップと、
− 読み取り要求が前記計算要素を含まない場合、異種ブリッジがエラー識別子を含む応答を送信するステップとを実行する請求項２２記載の方法。 - ストリーム接続のセットアップのための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジがストリーム接続セットアップ要求と該要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− 前記ストリーム接続セットアップ要求がストリーム識別子を含み、そのストリーム識別子が、アイソクロナス遅延を読み取るための要求に対して異種ブリッジがあらかじめ応答を生成していたストリームを指示するものであり、そのあらかじめ生成されていた応答に含まれるアイソクロナス遅延を読み取ることができる場合、前記異種ブリッジは、識別されたストリームと関連してあらかじめ計算され、格納されたアイソクロナス遅延を読み取り、読み取られたアイソクロナス遅延をもって接続のセットアップを許可するステップとを実行する請求項２２記載の方法。 - ストリーム接続のセットアップのための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジがストリーム接続セットアップ要求及びその要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− 前記ストリーム接続セットアップ要求がストリーム識別子を含み、そのストリーム識別子が、アイソクロナス遅延を読み取るための要求に対して異種ブリッジがあらかじめ応答を生成していたストリームを指示するものであり、そのあらかじめ生成されていた応答に含まれるアイソクロナス遅延を読み取ることができない場合、前記異種ブリッジはアイソクロナス遅延を計算し、それを識別されたストリームと関連させて格納し、計算されたアイソクロナス遅延をもって接続のセットアップを許可するステップとを実行する請求項２２記載の方法。 - ストリーム接続のセットアップのための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジがストリーム接続セットアップ要求及びその要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− ストリーム接続セットアップ要求がストリーム識別子を含み、そのストリーム識別子が、アイソクロナス遅延を読み取るための要求に対して異種ブリッジがあらかじめ応答を生成していたストリームを指示するものであり、そのあらかじめ生成されていた応答に含まれるアイソクロナス遅延を読み取ることができない場合、前記異種ブリッジは接続のセットアップを拒絶するステップとを実行する請求項２２記載の方法。 - ストリーム接続のセットアップのための要求を処理する場合、パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジは、
− 異種ブリッジがストリーム接続セットアップ要求及びその要求に含まれる可能性があるストリーム識別子を読み取ろうと試みるステップと、
− ストリーム接続セットアップ要求がストリーム識別子を含み、そのストリーム識別子が、アイソクロナス遅延を異種ブリッジがあらかじめ計算していなかったストリームを指示する場合、該異種ブリッジはアイソクロナス遅延を計算し、それを識別されたストリームと関連させて格納し、計算されたアイソクロナス遅延をもって接続のセットアップを許可するステップとを実行する請求項２２記載の方法。 - コンピュータで実行されるとき、請求項１から３１のいずれか１項に記載の方法を実現するのに適合する命令のシーケンスを具備するコンピュータプログラム。
- 複数のブリッジにより相互に接続されている複数のデジタルバスを具備するデジタルバスネットワークの少なくとも１つのブリッジにより接続される少なくとも１つのエントリ端末、すなわち、トーカと、少なくとも１つの宛先端末、すなわち、リスナとの間でアイソクロナスデータストリーム接続をセットアップするためのコンピュータプログラム製品であって、該複数のブリッジの各々はアイソクロナス遅延と関連し、少なくとも該複数のブリッジのいくつかが所定値範囲内でパラメータ化可能であるアイソクロナス遅延と関連し、
（ａ）前記少なくとも１つのトーカ端末と前記少なくとも１つのリスナ端末との間に、パラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジを含む１つ以上のブリッジを具備する少なくとも１つのルーティング経路を獲得するステップと、
（ｂ）前記少なくとも１つのルーティング経路に含まれる各ブリッジについて、当該ブリッジのアイソクロナス遅延の値又はそれがとり得る値を獲得するステップと、
（ｃ）前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジに関して、前記少なくとも１つのルーティング経路をとる前記データストリーム接続が所定の総アイソクロナス遅延を受けるように、前記ブリッジのアイソクロナス値がとるべき選択値を選択するステップと、
（ｄ）前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つのブリッジに関して、前記ブリッジのパラメータ化可能なアイソクロナス遅延が前記選択値をとるように、前記ブリッジの少なくとも１つの資源を適応させ、具体化するステップとを実行するためのコンピュータ読み取り可能なプログラミング手段を具備するコンピュータにおいて使用することができるサポートに記録されたプログラムコード命令を具備するコンピュータプログラム製品。 - アイソクロナス遅延と関連する種類であり、ある範囲の所定の値を持つパラメータ化可能なアイソクロナス遅延と関連しているデジタルバスネットワークのブリッジにおいて、
− 少なくとも１つのエントリ端末と少なくとも１つの宛先端末との間にセットアップされ、且つ前記ブリッジを含む少なくとも１つのルーティング経路を取るアイソクロナスデータストリーム接続が所定の総アイソクロナス遅延を受けるように選択される、前記パラメータ化可能なアイソクロナス遅延の選択値を受信する手段と、
− 前記パラメータ化可能なアイソクロナス遅延が前記選択値をとるように、資源の少なくとも１つを適応させ且つ具体化する手段とを具備するブリッジ。 - 複数のブリッジにより相互に接続されている複数のデジタルバスを具備するデジタルバスネットワークの少なくとも１つのブリッジにより接続される少なくとも１つのエントリ端末、すなわち、トーカと、少なくとも１つの宛先端末、すなわち、リスナとの間におけるアイソクロナスデータストリーム接続のセットアップを制御する装置であって、該複数のブリッジの各々はアイソクロナス遅延と関連し、少なくとも該複数のブリッジのいくつかが所定値範囲内でパラメータ化可能であるアイソクロナス遅延と関連し、
− 前記少なくとも１つのトーカ端末と前記少なくとも１つのリスナ端末との間に、パラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジを含む１つ以上のブリッジを具備する少なくとも１つのルーティング経路を獲得する第１獲得手段と、
− 前記少なくとも１つのルーティング経路に含まれる各ブリッジについて、当該ブリッジのアイソクロナス遅延の値又はそれがとり得る値を獲得する第２獲得手段と、
− 前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジに関して、前記少なくとも１つのルーティング経路をとる前記データストリーム接続が所定の総アイソクロナス遅延を受けるように、前記ブリッジのアイソクロナス値がとるべき選択値を選択する選択手段と、
− 前記ブリッジのパラメータ化可能なアイソクロナス遅延が前記選択値をとり、前記ブリッジの少なくとも１つの資源を適応させ、具体化するように、前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つのブリッジへ前記選択値を送信する送信手段とを備える装置。 - １つのトーカ端末と少なくとも２つのリスナ端末との間でアイソクロナスデータストリームがセットアップされ、前記装置は、
− 前記少なくとも２つのリスナ端末の各々に関して、前記少なくとも１つのトーカ端末と前記リスナ端末との間で、パラメータ化可能なアイソクロナス遅延を伴う少なくとも１つのブリッジを含む１つ以上のブリッジを具備するルーティング経路を獲得する第１の手段を有し、
− 前記第２獲得手段、前記選択手段及び前記送信手段は、前記少なくとも２つのルーティング経路の各々に関して使用されるとき、前記データストリーム接続がとる前記少なくとも２つのルーティング経路の各々で前記データストリーム接続が同じ所定の総アイソクロナス遅延を受けるようになっている請求項３５記載の装置。 - 前記少なくとも１つの適応され且つ具体化される資源は、パラメータ化可能なアイソクロナス遅延を伴う前記ブリッジに含まれるＦＩＦＯメモリである請求項３５記載の装置。
- 前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う各ブリッジの前記少なくとも１つの資源の適応及び具体化は、前記ブリッジのパラメータ化可能なアイソクロナス遅延の選択値が前記ブリッジによりいくつかのデータストリームの各々に適用されるように、前記いくつかのデータストリームに共通している請求項３５記載の装置。
- 前記少なくとも１つのルーティング経路に含まれるパラメータ化可能なアイソクロナス遅延を伴う各ブリッジの前記少なくとも１つの資源の適応及び具体化は、前記ブリッジのパラメータ化可能なアイソクロナス遅延の選択値が前記ブリッジにより特定の１つのデータストリームにのみ適用されるように、前記特定のデータストリームに固有である請求項３５記載の装置。
- 前記デジタルバスはＩＥＥＥ１３９４型デジタルバスである請求項３５記載の装置。
- 前記デジタルバスのネットワークは家庭用オーディオビジュアルネットワークである請求項３５記載の装置。
- ネットワークの記述を獲得する手段を具備し、前記少なくとも１つのトーカ端末と前記少なくとも１つのリスナ端末との間で少なくとも１つのルーティング経路を獲得する前記第１獲得手段は、各ルーティング経路のブリッジを獲得するために、前記ネットワークの記述を使用する請求項３５記載の装置。
- 前記装置は、前記少なくとも１つのルーティング経路に含まれる各ブリッジのクロス方向ごとに使用される請求項１記載の装置。
- 前記デジタルバスネットワークは、各々にデジタルバスの１つが接続されている第１のポータル及び第２のポータルをそれぞれが具備する複数の同種ブリッジを介してデジタルバスが相互に直接接続されている同種ネットークであり、
前記少なくとも１つのトーカ端末と前記少なくとも１つのリスナ端末との間の前記少なくとも１つのルーティング経路は、パラメータ化可能なアイソクロナス遅延を伴う少なくとも１つの同種ブリッジを具備する請求項３５記載の装置。 - 前記デジタルバスネットワークは異種ネットワークであり、前記デジタルバスは、
− 各々にデジタルバスの１つが接続されている第１のポータル及び第２のポータルをそれぞれが具備する複数の同種ブリッジを介して相互に直接接続されているか、又は
− 複数のリンクにより相互に接続された複数のノードを具備する少なくとも１つの交換ネットワークを介し、各々がデジタルバスの１つが接続されている第１のポータルと、交換ネットワークが接続されている第２のポータルとを具備し、各々が前記交換ネットワークのノードの１つを形成している複数の異種ブリッジを介して相互に接続されており、
前記少なくとも１つのルーティング経路は、前記少なくとも１つのトーカ端末と前記少なくとも１つのリスナ端末との間で、前記交換ネットワークとクロスし、且つ前記交換ネットワークの入口ノード及び出口ノードをそれぞれ形成している少なくとも１対の異種ブリッジと、可能であれば少なくとも１つの同種ブリッジとを具備し、
前記少なくとも１つのルーティング経路は、各々がそのパラメータ化可能なアイソクロナス遅延の中に、確定された割合で、前記交換ネットワークをデータストリームが通過することにより導入される遅延を取り入れたパラメータ化可能なアイソクロナス遅延を伴う少なくとも１つの異種ブリッジ及び／又はパラメータ化可能なアイソクロナス遅延を伴う少なくとも１つの同種ブリッジを具備する請求項３５記載の装置。 - 前記交換ネットワークをデータストリームが通過することにより導入される遅延は、
− 前記異種ブリッジの一方であって、前記交換ネットワークの入口ノードを形成する異種ブリッジのパラメータ化アイソクロナス遅延に第１の割合P1で取り入れられ、
− 前記異種ブリッジの他方であって、前記交換ネットワークの出口ノードを形成する異種ブリッジのパラメータ化アイソクロナス遅延に第２の割合P2で取り入れられ、
前記第１の割合と前記第２の割合の和はほぼ１００％に等しい（P1 + P2 = 100%）請求項４５記載の装置。 - 前記第１の割合及び前記第２の割合は共にほぼ５０％に等しい（P1 = P2 = 50%）請求項４６記載の装置。
- 前記交換ネットワークをデータストリームが通過することにより獲得される遅延は、前記交換ネットワークを通るルーティング経路を考慮に入れるときに獲得される請求項４５記載の装置。
- 前記交換ネットワークをデータストリームが通過することにより導入される遅延Dswitched networkは、
前記交換ネットワークに含まれるルーティング経路の部分における中間ノードの数をNintermediate nodesとし、且つ
中間ノードごとの平均交換時間をDswitchingとするとき、式
Dswitched network= Nintermediate nodes x Dswitching
により計算される請求項４８記載の装置。 - 前記交換ネットワークをデータストリームが通過することにより導入される遅延は、前記交換ネットワークを通るデータストリームのルーティング経路を考慮せずに、所定の値により推定される請求項４５記載の装置。
- 前記少なくとも１つの適応され且つ具体化される資源は、パラメータ化可能なアイソクロナス遅延を伴う前記ブリッジに含まれるＦＩＦＯメモリであり、
パラメータ化可能なアイソクロナス遅延を伴う前記少なくとも１つの異種ブリッジのパラメータ化可能なアイソクロナス遅延Disochronousの選択値は、
− 前記異種ブリッジがそのパラメータ化可能なアイソクロナス遅延に、前記交換ネットワークをデータストリームが通過することにより導入される遅延を取り入れるときの割合をP%とし、
− 前記交換ネットワークをデータストリームが通過することにより導入される遅延をDswitched networkとし、
− パラメータ化可能なアイソクロナス遅延を伴う前記異種ブリッジに含まれるＦＩＦＯメモリをデータストリームがクロスするために要する時間をDFIFOcross ingとし、
− パラメータ化可能なアイソクロナス遅延を伴う前記異種ブリッジの中で、データストリームの１要素がＦＩＦＯメモリからデジタルバスのインターフェースへ、又はその逆にデジタルバスのインターフェースからＦＩＦＯメモリへ転送されるのに要する時間をDbridge processingとするとき、式
Disochronous＝（P% x Dswitched network）+ Dcrossing FIFO + Dbridge processing
に従って計算される請求項４５記載の装置。 - 前記ＦＩＦＯメモリのサイズは、パラメータ化可能なアイソクロナス遅延Disochronousの選択値が、前記交換ネットワークをデータストリームが通過することにより導入される遅延の値に関わらず、基準値Dreference isochronous以下であり且つその値にできる限り近接しているように適応される請求項５１記載の装置。
- 前記ＦＩＦＯメモリは、適応前に、
オリジナル閾値と呼ばれる、適応前のＦＩＦＯメモリの第１の部分をΔとし、ネットワークジッタに対抗することを可能にする、適応前のＦＩＦＯメモリの第２の部分をXとするとき、
Loriginal FIFO＝Δ＋ X
であるようなサイズLoriginal FIFOを有し、
前記ＦＩＦＯメモリは、適応後に、
前記オリジナル閾値をΔとし、且つ
データストリームのビットレートをBitRatestream、パラメータ化可能なアイソクロナス遅延の基準値をDreference isochronous、適応前のアイソクロナス遅延をDoriginal isochronous、δmax＝BitRatestream x（Dreference isochronous−Doriginal isochronousorigine）として、δ≦δmaxであるような最大の整数をδとするときに、
Δ’＝Δ＋δ
となるようなΔ’を適応後のＦＩＦＯメモリの第１の部分とし、且つ
ネットワークジッタに対抗することを可能にする、適応前のＦＩＦＯメモリの前記第２の部分と同一である、適応後のＦＩＦＯメモリの第２の部分をXとするとき、
LadaptedFIFO＝Δ’＋X
であるようなサイズLadaptedFIFOを有する請求項５２記載の装置。 - 前記ＦＩＦＯメモリのサイズは、パラメータ化可能なアイソクロナス遅延Disochronousの選択値が前記交換ネットワークをデータストリームが通過することにより導入される遅延の値の関数であるように固定されている請求項５１記載の装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0111115 | 2001-08-24 | ||
| FR0111115A FR2828946A1 (fr) | 2001-08-24 | 2001-08-24 | Procede de gestion des delais isochrones associes a des ponts heterogenes dans un heterogene de bus numeriques |
| FR0209159 | 2002-07-18 | ||
| FR0209159A FR2842682A1 (fr) | 2002-07-18 | 2002-07-18 | Procede d'etablissement d'une connexion de flux de donnees isochrone, avec application d'un delai isochrone total predetermine sur un ou plusieurs chemins de routage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003198584A JP2003198584A (ja) | 2003-07-11 |
| JP3647429B2 true JP3647429B2 (ja) | 2005-05-11 |
Family
ID=26213156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002245708A Expired - Fee Related JP3647429B2 (ja) | 2001-08-24 | 2002-08-26 | アイソクロナスデータストリーム接続の確立装置及び方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7269137B2 (ja) |
| EP (1) | EP1289211B1 (ja) |
| JP (1) | JP3647429B2 (ja) |
| DE (1) | DE60201873T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10356128A1 (de) * | 2003-12-02 | 2005-06-30 | Robert Bosch Gmbh | Netzwerkbrücke |
| US7558215B2 (en) * | 2004-09-24 | 2009-07-07 | Alcatel-Lucent Usa Inc. | Method for optimizing the frequency of network topology parameter updates |
| US7821924B2 (en) * | 2004-11-18 | 2010-10-26 | Alcatel-Lucent Usa Inc. | Method and apparatus for timeout reduction and improved wireless network performance by delay injection |
| US7698492B2 (en) * | 2005-04-28 | 2010-04-13 | Samsung Electronics Co., Ltd. | Guaranteed services method and apparatus in bridged LAN |
| KR101224594B1 (ko) * | 2005-04-28 | 2013-01-22 | 삼성전자주식회사 | 브리지 랜에서의 보장 서비스 방법 및 장치 |
| JP4627456B2 (ja) * | 2005-05-26 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 通信システム、サイクルマスタノード及び通信方法 |
| US20100299421A1 (en) * | 2007-10-04 | 2010-11-25 | Robby Gurdan | Digital multimedia network with hierarchical parameter control protocol |
| FR2925804B1 (fr) * | 2007-12-20 | 2010-01-01 | Canon Kk | Procede de gestion de delais dans un commutateur, commutateur, produit programme d'ordinateur et moyen de stockage correspondants |
| FR2926424A1 (fr) * | 2008-01-10 | 2009-07-17 | Canon Kk | Procede d'acces a un medium dans un reseau de communication synchrone par un noeud emetteur, produit programme d'ordinateur, moyen de stockage et noeud emetteur. |
| FR2930396A1 (fr) * | 2008-04-21 | 2009-10-23 | Thomson Licensing Sas | Marquage temporel associe a une synchronisation d'equipements connectes a un reseau |
| JP2010033188A (ja) * | 2008-07-25 | 2010-02-12 | Fujitsu Ltd | 送信経路選択装置、データ送信システム、コンピュータ装置および送信経路選択方法 |
| FR2939992B1 (fr) | 2008-12-17 | 2010-12-31 | Canon Kk | Procede d'equilibrage de la latence dans un arbre de communication, dispositif, produit programme d'ordinateur et moyen de stockage correspondants |
| FR2951340B1 (fr) * | 2009-10-14 | 2012-08-10 | Canon Kk | Procede de gestion d'acces a un reseau de communication resistant aux masquages, produit programme d'ordinateur et dispositifs correspondants. |
| US8699351B2 (en) * | 2009-12-04 | 2014-04-15 | At&T Intellectual Property I, L.P. | Method and system for detecting audio and video synchronization |
| EP2978168A1 (de) * | 2014-07-21 | 2016-01-27 | dSPACE digital signal processing and control engineering GmbH | Verfahren zur Nachbildung von entsprechenden Laufzeiten eines segmentierten Netzwerkes |
| CN113395210B (zh) * | 2016-06-29 | 2022-09-16 | 华为技术有限公司 | 一种计算转发路径的方法及网络设备 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5623483A (en) * | 1995-05-11 | 1997-04-22 | Lucent Technologies Inc. | Synchronization system for networked multimedia streams |
| JPH10126106A (ja) | 1996-10-18 | 1998-05-15 | Ngk Spark Plug Co Ltd | 誘電体フィルタ |
| US6032261A (en) * | 1997-12-30 | 2000-02-29 | Philips Electronics North America Corp. | Bus bridge with distribution of a common cycle clock to all bridge portals to provide synchronization of local buses, and method of operation thereof |
| FR2790892A1 (fr) * | 1999-03-12 | 2000-09-15 | Canon Kk | Procede et dispositif de controle de la synchronisation entre deux bus de communication serie d'un reseau |
| US6631415B1 (en) * | 1999-03-19 | 2003-10-07 | Sony Corporation | Method and system for providing a communication connection using stream identifiers |
| WO2000065781A1 (en) * | 1999-04-23 | 2000-11-02 | Sony Electronics Inc. | Method of and apparatus for implementing and sending an asynchronous control mechanism packet |
| JP3424620B2 (ja) | 1999-09-24 | 2003-07-07 | 日本電気株式会社 | アイソクロナスパケット転送方法，該転送用制御プログラムの記録媒体，ブリッジ及びパケット転送制御ｌｓｉ |
| AU4514201A (en) * | 1999-11-29 | 2001-06-18 | Sony Electronics Inc. | Method and system for improving bandwidth in a bus bridge |
| US6728821B1 (en) * | 1999-11-29 | 2004-04-27 | Sony Corporation | Method and system for adjusting isochronous bandwidths on a bus |
| ATE381174T1 (de) * | 2000-01-27 | 2007-12-15 | Thomson Licensing | Verfahren zur isochronen betriebsmittelverwaltung in einem netz auf der basis von hiperlan2- technologie |
-
2002
- 2002-08-13 US US10/216,782 patent/US7269137B2/en not_active Expired - Fee Related
- 2002-08-22 EP EP02364034A patent/EP1289211B1/en not_active Expired - Lifetime
- 2002-08-22 DE DE60201873T patent/DE60201873T2/de not_active Expired - Lifetime
- 2002-08-26 JP JP2002245708A patent/JP3647429B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1289211A1 (en) | 2003-03-05 |
| JP2003198584A (ja) | 2003-07-11 |
| EP1289211B1 (en) | 2004-11-10 |
| DE60201873D1 (de) | 2004-12-16 |
| US7269137B2 (en) | 2007-09-11 |
| US20030053466A1 (en) | 2003-03-20 |
| DE60201873T2 (de) | 2005-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647429B2 (ja) | アイソクロナスデータストリーム接続の確立装置及び方法 | |
| EP3840311B1 (en) | Traffic scheduling method, device, and system | |
| CN102132535B (zh) | 在通信网中传输数据分组的方法和交换装置 | |
| EP1100235A2 (en) | Data transmitting apparatus, data receiving apparatus and data transmission control apparatus | |
| EP0802655A2 (en) | Communication network | |
| US7123614B2 (en) | Method and device for communicating between a first and a second network | |
| JP7393530B2 (ja) | パケット転送方法、デバイス、およびシステム | |
| CN108353036B (zh) | 用于通信网络的分组处理技术 | |
| KR20180031569A (ko) | 네트워크에서의 분산 프로세싱 | |
| EP2827553A2 (en) | Rapid startup with dynamic reservation capabilities for network communication systems | |
| US8838782B2 (en) | Network protocol processing system and network protocol processing method | |
| US6272114B1 (en) | Data processing apparatus/method and electronic apparatus with such apparatus/method | |
| US20090003329A1 (en) | Repeater, Communication System, Control Circuit, Connector, and Computer Program | |
| CN108696455B (zh) | 用于处理业务流的方法及装置 | |
| RU2589867C2 (ru) | Устройство связи, устройство управления, система связи, способ связи, способ управления устройством связи и программа | |
| Cavalieri | Modelling and analysing congestion in KNXnet/IP | |
| JP3563278B2 (ja) | 優先経路制御方法及びルータ装置 | |
| US6643702B1 (en) | Traffic scheduler for a first tier switch of a two tier switch | |
| US7500019B2 (en) | Methods for the insertion and processing of information for the synchronization of a destination node with a data stream crossing a basic network of heterogeneous network, and corresponding nodes | |
| JP2007306221A (ja) | ネットワークスイッチ及び通信ネットワーク | |
| JPH08340338A (ja) | データ送信装置とデータ送信制御装置 | |
| CN115396378B (zh) | 基于时隙映射的跨域协同时延敏感网络调度方法和系统 | |
| CN115550237A (zh) | 一种数据处理方法以及相关装置 | |
| CN117500000A (zh) | 基于移动边缘计算的算力资源调度方法、设备及存储介质 | |
| JP2005167800A (ja) | データ通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |