JP3644003B2 - 光デバイスの駆動回路 - Google Patents
光デバイスの駆動回路 Download PDFInfo
- Publication number
- JP3644003B2 JP3644003B2 JP34090796A JP34090796A JP3644003B2 JP 3644003 B2 JP3644003 B2 JP 3644003B2 JP 34090796 A JP34090796 A JP 34090796A JP 34090796 A JP34090796 A JP 34090796A JP 3644003 B2 JP3644003 B2 JP 3644003B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- control signal
- transistors
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、半導体レーザや光スイッチ等の光デバイスの駆動回路に関する。
電気光学効果素子,熱光学効果素子,液晶等を利用して光信号の切替えや強度変調等を行う光スイッチ素子、或いは半導体レーザや発光ダイオード等の光源素子等を含む光デバイスは、小型化と共に駆動電圧の低電圧化が進められている。それに伴って駆動回路の低電圧化並びに低消費電力化が要望されている。
【0002】
【従来の技術】
図7は従来例の駆動回路の説明図であり、P1〜Pnは光デバイス、Q1〜Qnは光デバイスP1〜Pn対応に接続したトランジスタ、Q0は定電流回路を構成する制御用トランジスタ、RE は抵抗、OPAは演算増幅器、Vrは基準電圧、VC ,VE は電源電圧、I1〜Inは駆動電流を示す。なお、光デバイスP1〜Pnは入力光信号を選択して出力光信号とする光スイッチの場合を示す。
【0003】
トランジスタQ1〜Qnのコレクタを光デバイスP1〜Pnの駆動用端子に接続し、ベースに制御信号を印加し、エミッタを共通に接続して制御用トランジスタQ0のコレクタに接続し、制御用トランジスタQ0のエミッタに抵抗RE を接続し、ベースに演算増幅器OPAの出力電圧を印加するように構成し、演算増幅器OPAは、抵抗RE の端子電圧と基準電圧とを比較して、その差分に相当する出力電圧を制御用トランジスタQ0のベースに印加することにより、制御用トランジスタQ0を含めて定電流回路を構成している。
【0004】
従って、何れか一つの制御信号が例えばトランジスタQ2のベースに入力されると、そのトランジスタQ2はオンとなり、制御用トランジスタQ0と演算増幅器OPAとにより構成された定電流回路に流れる一定化された電流がトランジスタQ2を介して光デバイスP2に供給され、この光デバイスP2がオンとなることにより、この光デバイスP2を介して光信号が出力される。即ち、制御信号によって光デバイスP1〜Pnの何れかを選択してオンとすることができる。
【0005】
【発明が解決しようとする課題】
従来例の駆動回路は、光デバイスP1〜Pnと、トランジスタQ1〜Qnと、制御用トランジスタQ0と、抵抗RE との直列回路に、電源電圧VC ,VE が印加される構成となり、トランジスタQ1〜Qnと制御用トランジスタQ0との直列2段構成であるから、最低でも2個のトランジスタのコレクタ・エミッタ間電圧を必要とすることになる。従って、低電圧化並びに低消費電力化にも限度があった。
本発明は、トランジスタの1段構成により、低電圧化並びに低消費電力化を図ることを目的とする。
【0006】
【課題を解決するための手段】
本発明の光デバイスの駆動回路は、(1)一方の電源端子に接続された複数の光デバイスP1〜Pnと、複数の光デバイスの各々に、それぞれのコレクタが接続され、それぞれのエミッタが共通に接続された複数のトランジスタQ1〜Qnと、一端が共通に接続されたエミッタに、他端が他方の電源端子に接続された抵抗R E と、複数のトランジスタQ1〜Qnのベースにそれぞれ接続され、制御信号によって複数のトランジスタQ1〜Qnのそれぞれをオン・オフする複数のスイッチ回路S1〜Snと、抵抗R E の一端の電圧と基準電圧Vrとを比較し、スイッチ回路を介してトランジスタQ1〜Qnのベースに印加して定電流回路を構成する為の演算増幅器OPAとを備えている。即ち、光デバイスに直列に接続したトランジスタQ1〜Qnは、1段構成となるから、低電圧化並びに低消費電力化を図ることができる。
【0007】
又(2)電源端子間に複数の光デバイスとそれぞれ直列に接続したトランジスタ及び抵抗と、電源端子間に接続した制御用トランジスタ及び抵抗と、この制御用トランジスタに接続した抵抗の両端の電圧と基準電圧とを比較して、制御用トランジスタに帰還して定電流回路を構成する演算増幅器と、この演算増幅器の出力電圧を、制御信号に従ってトランジスタのベースに印加するスイッチ回路とを備えている。即ち、光デバイスに直列に接続したトランジスタは、1段構成となり、又制御用トランジスタと演算増幅器とによる定電流回路の演算増幅器の出力電圧を、制御信号に従ってスイッチ回路を介してトランジスタに帰還するから、複数の光デバイスを同時に駆動することができる。
【0008】
又(3)スイッチ回路は、トランジスタのベースと制御信号の入力端子との間に、この制御信号が逆バイアス状態で印加されるように接続した第1のダイオードと、演算増幅器の出力端子とトランジスタのベースとの間に、第1のダイオードが制御信号により逆バイアス状態の時に順バイアス状態となって、演算増幅器の出力電圧をトランジスタのベースに印加する第2のダイオードとにより構成することができる。
【0009】
又(4)スイッチ回路は、制御信号を一方はそのまま、他方はインバータINVを介してそれぞれゲートに印加する相補型の電界効果トランジスタQP,QNの並列接続により構成することができる。
【0010】
【発明の実施の形態】
図1は本発明の第1の実施の形態の説明図であり、P1〜Pnは光デバイス、Q1〜Qnはトランジスタ、R1〜Rn,RE は抵抗、S1〜Snはスイッチ回路、OPAは演算増幅器、Vrは基準電圧、VC ,VE は電源電圧、VB はバイアス用の電圧を示す。
【0011】
又スイッチ回路S1〜Snは、例えば、下方に示すように、pチャネル電界効果トランジスタQPと、nチャネル電界効果トランジスタQNとの相補型の電界効果トランジスタを並列に接続し、制御信号cntを一方のゲートにはそのまま、他方のゲートにはインバータINVを介して印加する構成のアナログスイッチ回路とすることができる。
【0012】
又光デバイスP1〜Pn対応のトランジスタQ1〜Qnと、抵抗R1〜Rnと、スイッチ回路S1〜Snと、共通の抵抗RE と、演算増幅器OPAとを含み、トランジスタQ1〜Qnのコレクタに光デバイスP1〜Pnの駆動端子を接続し、コレクタに共通の抵抗RE を接続し、ベースにスイッチ回路S1〜Snを介して演算増幅器OPAの出力端子を接続すると共に、抵抗R1〜Rnを接続し、演算増幅器OPAの−端子に抵抗RE の両端の電圧を入力し、+端子に基準電圧Vrを入力し、それらの差分に相当する出力電圧を、制御信号によってオンとなったスイッチ回路を介してトランジスタのベースに印加する構成を有するものである。
【0013】
従って、光デバイスP1〜Pnと、トランジスタQ1〜Qnと、抵抗RE との直列回路に電源電圧VC ,VE が印加され、スイッチ回路S1〜Snを相補型の電界効果トランジスタQP,QNにより構成した場合、制御信号cntが何れか一つのスイッチ回路に入力されることにより、そのスイッチ回路はオンとなり、演算増幅器OPAの出力電圧がトランジスタのベースに印加されて、そのトランジスタはオン状態となる。
【0014】
例えば、スイッチ回路S2が制御信号によりオンとなると、演算増幅器OPAの出力電圧がトランジスタQ2のベースに印加されて、このトランジスタQ2はオン状態となり、光デバイスP2にトランジスタQ2及び抵抗RE を介して電流が流れる。この電流に比例した抵抗RE の両端の電圧と、基準電圧Vrとを演算増幅器OPAに入力し、その差分に対応する出力電圧となるから、その出力電圧が零となるように、トランジスタQ2を介して流れる電流が制御される。
【0015】
即ち、制御信号cntによりオンとなったスイッチ回路と、このオンとなったスイッチ回路がベースに接続されたトランジスタと、抵抗RE と、演算増幅器OPAとにより、定電流回路を構成するボルテージフォロワ型の電圧−電流変換器が形成される。この場合、演算増幅器OPAの開放利得が充分に大きく、且つ入力インピーダンスが充分に高いと、演算増幅器OPAの−端子には+端子と同一の電位Vrが生じることになるから、I=(Vr−VE )/RE の一定の電流が光デバイスに供給される。
【0016】
又トランジスタQ1〜Qnのベースに接続した抵抗R1〜Rnに対して、共通に接続した端子の電位VB について、VB =Vr+Vth(但し、Vth=トランジスタQ1〜Qnの閾値)近傍に設定することにより、トランジスタQ1〜Qnを高速駆動して光デバイスP1〜Pnの高速駆動が可能となる。又パワーダウン等の為に、トランジスタQ1〜Qnを総てオフ状態とする場合は、VB ≒VE とすることができる。
【0017】
前述のように、光デバイスP1〜Pnに対して1段構成のトランジスタQ1〜Qnにより駆動することが可能となり、従来例の2段構成に比較して低電圧化並びに低消費電力化が可能となる。又この実施の形態は、複数の光デバイスP1〜Pnの何れか一つを選択して駆動する構成の場合であるが、光デバイスP1〜Pnを複数のグループとし、各グループ対応に前述の駆動回路を設けることにより、グループ毎に一つの光デバイスを選択駆動し、全体として複数の光デバイスを同時に駆動する構成とすることも可能である。
【0018】
又スイッチ回路S1〜Snを、相補型の電界効果トランジスタQP,QNにより構成した場合、単一の電界効果トランジスタにより構成した場合に比較して、制御信号cntの電圧値のばらつきによるオン抵抗のばらつきを低減することができ、光デバイスP1〜Pnの選択駆動を安定化することができる。
【0019】
図2は本発明の第2の実施の形態の説明図であり、図1と同一符号は同一部分を示し、D11〜D1nは第1のダイオード、D21〜D2nは第2のダイオード、PV1〜PVnは電圧駆動の光デバイス、RP1〜RPnは電流・電圧変換用の抵抗を示す。
【0020】
この実施の形態は、図1に於けるスイッチ回路S1〜Snを、第1のダイオードD11〜D1nと第2のダイオードD21〜D2nとにより構成した場合を示し、トランジスタQ1〜Qnのベースに抵抗R1〜Rnを介して電圧VB を印加し、且つ第1のダイオードD11〜D1nを、制御信号が逆バイアス状態で印加される極性でトランジスタQ1〜Qnのベースと制御信号の入力端子との間に接続し、又第2のダイオードD21〜Q2nを、第1のダイオードD11〜D1nが逆バイアス状態の時に、共通の抵抗RE の両端の電圧が演算増幅器OPAを介してトランジスタのベースに帰還される極性でトランジスタQ1〜Qnのベースと演算増幅器OPAの出力端子との間に接続する。
【0021】
制御信号が入力されずに、第1のダイオードD11〜D1nが抵抗R1〜Rnを介して電圧VB により順バイアス状態となっていると、トランジスタQ1〜Qnはオフ状態となる。又例えば、第1のダイオードD12に制御信号が逆バイアス状態となるように印加されると、トランジスタQ2のベースに抵抗R2を介して電圧VB が印加され、トランジスタQ2はオン状態となり、又ダイオードD22は順バイアス状態となる。そして、演算増幅器OPAの−端子に、抵抗RE の両端の電圧が入力され、+端子に基準電圧Vrに入力されるから、それらの差分に相当する出力電圧が第2のダイオードD21〜D2nに逆バイアス状態で加えられ、ダイオードD22を介してトランジスタQ2のベースに演算増幅器OPAの出力電圧が帰還されることになるから、I=(Vr−VE )/RE の一定の電流が流れるボルテージフォロワ型の電圧−電流変換器が形成される。
【0022】
又抵抗RP2に一定の電流Iが流れるから、電圧駆動の光デバイスPV2に一定電圧が印加されて駆動されることになる。従って、電圧駆動の光スイッチ等の光デバイスPV1〜PVnを総てオフ又は何れか一つをオンとして駆動することができる。この場合、制御信号を基準電圧Vr近傍を中心にした振幅値とすることにより、高速駆動が可能となる。又パワーダウン等の為にトランジスタQ1〜Qnを総てオフとする場合を含む時は、制御信号のローレベルを電圧VE とほぼ同一電位とすれば良いことになる。
【0023】
図3は本発明の第3の実施の形態の説明図であり、図1と同一符号は同一部分を示し、Q0は制御用トランジスタ、S0は制御用のスイッチ回路、R0,RE0〜REnは抵抗である。
【0024】
この実施の形態は、光デバイスP1〜Pnの駆動端子にコレクタを接続したトランジスタQ1〜Qnのエミッタにそれぞれ抵抗RE1〜REnを接続し、制御用トランジスタQ0のエミッタに接続した抵抗RE0の両端の電圧を演算増幅器OPAの−端子に入力し、+端子に基準電圧Vrを入力し、制御用のスイッチS0を介して制御用トランジスタQ0のベースに演算増幅器OPAの出力電圧を加えると共に、この出力電圧をスイッチS1〜Snを介してトランジスタQ1〜Qnのベースに加える構成としたものである。
【0025】
従って、制御用のスイッチS0をオンとすることにより、トランジスタQ0,抵抗RE0,演算増幅器OPAトランジスタを含めてボルテージフォロワ型の電圧−電流変換器が形成され、トランジスタQ0には基準電圧Vrに対応した一定の電流が流れる。この場合、制御用のスイッチS0は省略し、常時制御用のトランジスタQ0をオン状態としておくことができる。
【0026】
又R0=R1=R2・・・・=Rnとして比較的高抵抗とし、又RE0=RE1=RE2・・・=REnとすることにより、スイッチ回路S1〜Snを制御信号によって同時に複数個オンとした時に、オン状態のスイッチ回路S1〜Sn対応のトランジスタQ1〜Qnがオンとなって、同時に複数の光デバイスP1〜Pnをそれぞれ同一の電流によって駆動することができる。
【0027】
この実施の形態に於いても、光デバイスP1〜Pnに対して1段構成のトランジスタQ1〜Qnにより駆動することが可能となり、従来例の2段構成に比較して低電圧化並びに低消費電力化が可能となる。又前述の第1,第2の実施の形態は、何れか一つのトランジスタをオンとする場合を示すが、この第3の実施の形態に於いては、同時に複数のトランジスタをオンとして、複数の光デバイスに同一の電流を供給して駆動することができる。
【0028】
図4は本発明の第4の実施の形態の説明図であり、図3と同一符号は同一部分を示し、D11〜D1nは第1のダイオード、D20〜D2nは第2のダイオードであり、図3に於けるスイッチ回路S0〜Snを第1,第2のダイオードにより構成した場合を示す。
【0029】
トランジスタQ0〜Qnのベースに、抵抗R0〜Rnを接続して電圧VB を印加する構成とし、且つ第1のダイオードD11〜D1nを、制御信号の入力端子とトランジスタQ1〜Qnのベースとの間に、制御信号が逆バイアスとなる極性で接続する。又第2のダイオードD21〜D2nを、演算増幅器OPAの出力端子とトランジスタQ1〜Qnのベースとの間に、第1のダイオードD11〜D1nが逆バイアス状態の時に電圧VB により順バイアスとなる極性で接続する。
【0030】
従って、制御用のトランジスタQ0は、抵抗R0を介してベース電流が流れる状態となるから、常時オン状態となり、抵抗RE0の両端の電圧と基準電圧Vrとが演算増幅器OPAに入力され、第2のダイオードD20を介して制御用トランジスタQ0のベースに帰還される構成となるから、前述の場合の同様に、ボルテージフォロワ型の電圧−電流変換器が形成され、制御用トランジスタQ0には一定の電流が流れる。
【0031】
第1のダイオードD11〜D1nに制御信号が加えられない場合は、総て順バイアス状態となって、トランジスタQ1〜Qnはオフ状態となる。そして、制御信号が例えば第1のダイオードD11,D12の逆バイアス状態で加えられると、第2のダイオードD21,D22が電圧VB により抵抗R1,R2を介して順バイアス状態となり、この時の演算増幅器OPAの出力電圧により、トランジスタQ1,Q2のベース電圧が所定値となり、トランジスタQ1,Q2はオン状態となると共に、一定の電流が流れるように制御されることになる。即ち、複数のトランジスタを同時にオンとして、複数の光デバイスを同時に駆動することができる。
【0032】
図5は本発明の実施の形態の印加電圧の説明図であり、(A)は、光デバイス対応のトランジスタQ1〜Qnを制御信号によって制御して、光デバイスの駆動を行う前述の各実施の形態に於いて、電圧VE を接地Gの電位とし、電圧VB を基準電圧Vrと同一電位とした場合を示し、高速動作が可能となる。なお、Erは基準電圧電源を示す。
【0033】
又図5の(B)は、電圧VE 及び電圧VB を接地Gの電位とした場合を示し、トランジスタQ1〜Qnを総てオフとする状態を含む場合である。なお、(A),(B)に於いて電圧VC は図示を省略しているが、電圧VE に対する電位として光デバイスを介して印加する構成となる。
【0034】
図6は本発明の実施の形態の光信号装置の適用例の説明図であり、VC ,VE ,VB ,Vrは前述の各実施の形態に於ける電圧を示し、又(A)は、発光波長λ1〜λnの半導体レーザLD1〜LDnを光デバイスとした場合を示す。従って、制御信号(図示せず)により選択した半導体レーザLD1〜LDnを駆動回路により駆動して所望の波長の光信号を発生させることができる。
【0035】
又図6の(B)は、光スイッチPS1〜PSnを光デバイスとした場合を示し、制御信号(図示せず)により選択した光スイッチPS1〜PSnをオンとして、入力光信号を出力することができる。又光デバイスとして、光増幅器や光変調器を用いることも可能である。
【0036】
本発明は、前述の各実施の形態にのみ限定されるものではなく、種々付加変更することができる。例えば、光デバイスに接続したトランジスタQ1〜Qnは、電界効果トランジスタとすることも可能である。又演算増幅器OPAを含めて集積回路化することも容易である。
【0037】
【発明の効果】
以上説明したように、本発明は、光デバイスP1〜Pnの駆動端子にトランジスタQ1〜Qnと抵抗RE とを接続し、制御信号によってオンとなるスイッチ回路S1〜Snを介して演算増幅器OPAの出力電圧をトランジスタQ1〜Qnのベースに印加するように接続し、抵抗RE の両端の電圧と基準電圧Vrとを演算増幅器OPAに入力して、その出力電圧を、制御信号によってオンとなるスイッチ回路を介してトランジスタのベースに帰還し、ボルテージフォロワ型の電圧−電流変換器を形成することより、制御信号によって選択された光デバイスP1〜Pnに定電流を供給して駆動するもので、光デバイスP1〜Pnに対してトランジスタQ1〜Qnによる1段構成の駆動回路となるから、低電圧化並びに低消費電力化が可能となる利点がある。
【0038】
又制御用トランジスタと抵抗と演算増幅器とによりボルテージフォロワ型の電圧−電流変換器を形成すると共に、その演算増幅器の出力電圧を、光デバイスP1〜Pnに接続したトランジスタQ1〜Qnのベースに、制御信号によってオンとなるスイッチ回路を介して加える構成とすることにより、複数の光デバイスを同時に定電流で駆動することができる。この場合も、光デバイスP1〜Pnに対してトランジスタQ1〜Qnによる1段構成の駆動回路となり、従来例に比較して低電圧化が可能となると共に、低消費電力が可能となる利点がある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の説明図である。
【図2】本発明の第2の実施の形態の説明図である。
【図3】本発明の第3の実施の形態の説明図である。
【図4】本発明の第4の実施の形態の説明図である。
【図5】本発明の実施の形態の印加電圧の説明図である。
【図6】本発明の実施の形態の光信号装置の適用例の説明図である。
【図7】従来例の駆動回路の説明図である。
【符号の説明】
P1〜Pn 光デバイス
Q1〜Qn トランジスタ
OPA 演算増幅器
S1〜Sn スイッチ回路
RE ,R1〜Rn 抵抗
Claims (3)
- 一方の電源端子に接続された複数の光デバイスと、
前記複数の光デバイスの各々に、それぞれのコレクタが接続され、それぞれのエミッタが共通に接続された複数のトランジスタと、
一端が前記共通に接続されたエミッタに接続され、他端が他方の電源端子に接続された抵抗と、
前記複数のトランジスタのベースにそれぞれ接続され、制御信号によって前記複数のトランジスタのそれぞれをオン・オフする複数のスイッチ回路と、
前記抵抗の一端の電圧と基準電圧とを比較し、前記複数のスイッチ回路の中のオン状態の前記スイッチ回路を介して前記トランジスタのベースに出力電圧を印加して定電流回路を構成する為の演算増幅器と
を備えたことを特徴とする光デバイスの駆動回路。 - 前記スイッチ回路は、前記他方の電源端子に抵抗を介して接続した前記トランジスタのベースと前記制御信号の入力端子との間に、該制御信号が逆バイアス状態で印加されるように接続した第1のダイオードと、前記演算増幅器の出力端子と前記トランジスタのベースとの間に、前記第1のダイオードが前記制御信号により逆バイアス状態の時に順バイアス状態となって前記演算増幅器の出力電圧を前記トランジスタのベースに印加する第2のダイオードとにより構成したことを特徴とする請求項1記載の光デバイスの駆動回路。
- 前記スイッチ回路は、前記トランジスタのベースと前記演算増幅器の出力端子との間に並列接続した相補型の電界効果トランジスタと、インバータとを有し、前記相補型の電界効果トランジスタの何れか一方のゲートと前記制御信号の入力端子との間を直接接続し、他方のゲートと前記制御信号の入力端子との間に前記インバータを接続した構成を備えたことを特徴とする請求項1記載の光デバイスの駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34090796A JP3644003B2 (ja) | 1996-12-20 | 1996-12-20 | 光デバイスの駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34090796A JP3644003B2 (ja) | 1996-12-20 | 1996-12-20 | 光デバイスの駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10190138A JPH10190138A (ja) | 1998-07-21 |
JP3644003B2 true JP3644003B2 (ja) | 2005-04-27 |
Family
ID=18341413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34090796A Expired - Lifetime JP3644003B2 (ja) | 1996-12-20 | 1996-12-20 | 光デバイスの駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3644003B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3957150B2 (ja) * | 2001-02-08 | 2007-08-15 | セイコーインスツル株式会社 | Led駆動回路 |
JP2008276039A (ja) * | 2007-05-02 | 2008-11-13 | Texas Instr Japan Ltd | バックライト装置 |
-
1996
- 1996-12-20 JP JP34090796A patent/JP3644003B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10190138A (ja) | 1998-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013225568A (ja) | 半導体回路、及び半導体装置 | |
US5015873A (en) | Semiconductor driver for producing switching and offset signals | |
JP3644003B2 (ja) | 光デバイスの駆動回路 | |
US6778569B2 (en) | Optical source driver with improved input stage | |
US4827223A (en) | Buffer amplifier | |
US7680164B1 (en) | Configurable laser driver with common anode and common cathode outputs | |
US6765942B2 (en) | Optoelectronic circuit and control circuit | |
JPH11126935A (ja) | レーザーダイオード駆動回路 | |
JP2005217194A (ja) | レーザダイオードの駆動回路 | |
CN113261204A (zh) | 电放大器和包括电放大器的电光装置 | |
JPS622580A (ja) | レ−ザダイオ−ド駆動回路 | |
JPH0595148A (ja) | レーザダイオード駆動回路 | |
JPS63285990A (ja) | レ−ザダイオ−ド駆動回路 | |
JP2001308396A (ja) | ペルチェ素子駆動回路 | |
US20020110167A1 (en) | Modulators for vertical cavity surface emitting lasers | |
KR200152289Y1 (ko) | 버퍼 회로 | |
JP2710487B2 (ja) | 半導体発光素子駆動回路 | |
JPH05152662A (ja) | 半導体発光素子駆動回路 | |
JPH05211364A (ja) | レーザダイオードの光出力制御回路 | |
JPS63312687A (ja) | レ−ザダイオ−ド駆動回路 | |
JPS63291489A (ja) | 半導体レ−ザ駆動回路 | |
JPH0785535B2 (ja) | 電流切換え型駆動回路 | |
JPH11284267A (ja) | レーザダイオード駆動装置 | |
JPH04264788A (ja) | レーザダイオード駆動回路 | |
JPH11340561A (ja) | レーザダイオード駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040507 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050120 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |