JP3641624B2 - サービスクロック伝送システム - Google Patents
サービスクロック伝送システム Download PDFInfo
- Publication number
- JP3641624B2 JP3641624B2 JP2002258651A JP2002258651A JP3641624B2 JP 3641624 B2 JP3641624 B2 JP 3641624B2 JP 2002258651 A JP2002258651 A JP 2002258651A JP 2002258651 A JP2002258651 A JP 2002258651A JP 3641624 B2 JP3641624 B2 JP 3641624B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- input
- comparison
- transmission side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子通信に関し、特にサービスクロックを伝送させるシステムの改良に関する。
【０００２】
【従来の技術】
従来のサービスクロック伝送システムの一例が、１９９３年に発行された、非特許文献１に記載されている。図１７に示すように、この従来のサービスクロック伝送システムは、送信側装置１７０１と受信側装置１７０２とＡＴＭネットワーク１７０３から構成されている。
【０００３】
送信側装置１７０１は、サービスクロックとネットワーククロックを入力され、residual time stamp（以下、ＲＴＳ）を出力する。受信側装置１７０２は、ネットワーククロックとＲＴＳを入力され、サービスクロックを出力する。ここで、ネットワーククロックはＡＴＭネットワーク１７０３から送信側装置１７０１と受信側装置１７０２へ入力され、ＲＴＳはＡＴＭネットワーク１７０３を介して伝送される。
【０００４】
図１８に、従来例のサービスクロック伝送システムの送信側装置を示す。従来のサービスクロック伝送システムの送信側装置１７０１は、分周装置１８０１と逓倍装置１８０２とカウンタ装置１８０３とラッチ装置１８０４とで構成されている。分周装置１８０１は、サービスクロックｆｓを入力され、ｆｓを分周したクロック（以下、ｆｓ／Ｎ）を出力する。逓倍装置１８０２はネットワーククロックｆｎを入力され、ｆｎを逓倍したクロックｆｎｘを出力する。カウンタ装置１８０３は、ｆｎｘの一周期でカウントを１つ増加させ、カウンタを出力する。ラッチ装置１８０４はカウンタ装置１８０３からのカウンタを用いて、ｆｓ／Ｎの周期を計測し、その計測値をＲＴＳへ符号化し、出力する。
【０００５】
図１９に、従来例のサービスクロック伝送システムの受信側装置を示す。従来例のサービスクロック伝送システムの受信側装置１７０２は、ＦＩＦＯ装置１９０１と逓倍装置１９０２とカウンタ装置１９０３と比較装置１９０４と別の逓倍装置１９０５とで構成されている。ＦＩＦＯ装置１９０１は、ＲＴＳと比較装置１９０４からのサービスクロックｆｓ／Ｎを入力され、サービスクロックｆｓ／Ｎが入力されると、入力されていたＲＴＳを出力する。逓倍装置１９０２はネットワーククロックｆｎを入力され、ｆｎを逓倍したクロックｆｎｘを出力する。カウンタ装置１９０３は、ｆｎｘの一周期でカウントを１つ増加させ、カウンタを出力する。比較装置１９０４はＲＴＳを復号したデータとカウンタ装置１９０３からのカウントが一致するタイミングに合わせｆｓ／Ｎを発生させる。逓倍装置１９０５はｆｓ／Ｎを入力され、サービスクロックｆｓを出力する。
【０００６】
【非特許文献１】
ＩＴＵ−Ｔ．Ｉ．３６３「Ｂ−ＩＳＤＮ ＡＴＭ アダプテイション・レイヤ（オール）・スペシフィケーション（ADAPTATION LAYER(ALL) SPECIFICATION）」、国際電気通信連合（ＩＴＵ）、１９９３
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来のシステムでは、次のような問題がある。
【０００８】
第１の問題点は、受信側装置において、送信側装置へ入力されたサービスクロックを高精度に再現できないということである。
【０００９】
その理由は、ｆｓ／Ｎの周期をＴｓ、ｆｎｘの周期をｔｎｘと表すと、一般にＴｓはｔｎｘの整数倍ではなく、また、ｆｓ／Ｎの信号とｆｎｘの信号のエッジがズレているため、整数値であるＲＴＳでは、サービスクロックｆｓとネットワーククロックｆｎの関係を正確に把握できず、従って、ＲＴＳを伝送された受信側装置ではサービスクロックを高精度に再現することは不可能だからである。これは、１９９８年にIEEE TRANSACTION ON COMMUNICATIONS,VOL46,NO.1 JANUARYに発表された「Determining Parameters to Minimize Jitter Generation in the SRTS Method」で明らかにされており、受信側装置で出力されるサービスクロックは“Waiting time jitter”と呼ばれるジッタを含む。以下、これらのジッタが発生する仕組みを述べる。
【００１０】
一般的に、Ｔｓ／ｔｎｘ＝Ｍ＋ｐ／ｑ＋εと表現できる。ここで、Ｍは整数、ｐとｑは互いに素である整数、εは無理数であり、ｐ／ｑ＋εは１より小である。ｐ／ｑ＋εが０と仮定すると、ＲＴＳは常に一定（Ｍ）であり、ジッタは発生しない。しかし、この仮定は、Ｔｓ／ｔｎｘが整数値であることを意味しており、現実的ではない。次にεが０と仮定すると、ＲＴＳの値は、ｑ回伝送されるうち、ｐ回がＭ＋１，ｑ−ｐ回がＭ、という列を形成する。例えばｑ＝３，ｐ＝１とすると、・・Ｍ，Ｍ＋１，Ｍ，Ｍ，Ｍ＋１，Ｍ，Ｍ，Ｍ＋１，Ｍ・・となる。この場合、受信側でのｆｓ／Ｎが（比較的短い周期（ｑサイクル）で）周期的に変動し、ジッタが発生する。この比較的短い周期のジッタは、一般的なＰＬＬ（Phase Locked Loop）で取り除けるケースも多い。しかし、この仮定も、Ｔｓ／ｔｎｘが有理数であることを意味しており、現実的ではない。次にεが０でないと仮定すると、εは無理数であるから、無限に続く数列、ｑ１，ｑ２，ｑ３・・を用いて、ε＝１／ｑ１＋１／ｑ２＋１／ｑ３＋・・と表現できる。このとき、ＲＴＳの値は、ｑ１回に一度Ｍ＋１となり、ｑ２回に一度Ｍ＋１となり、以下同様に（比較的長い周期（ｑ１サイクル、ｑ２サイクル、・・）の）ジッタが発生する。
【００１１】
第２の問題点は、受信側装置において送信側装置へ入力されたサービスクロックを再現したクロックと、送信側装置へ入力されたサービスクロックの時間差を制御できないことである。
【００１２】
その理由は、ＲＴＳは時刻情報を含んでおらず、またＲＴＳ情報を含んだＡＴＭセルは、ＡＴＭネットワーク内を伝送される際に伝送遅延が変動するため、ＲＴＳ情報を含んだＡＴＭセルの到着時刻を、受信側装置で時刻情報として利用することが困難なためである。
【００１３】
［発明の目的］
本発明の目的は、受信側装置において、送信側装置へ入力されたサービスクロックを高精度に再現できるサービスクロック伝送システムを提供することにある。また、本発明の他の目的は、受信側装置において、送信側装置へ入力されたサービスクロックを忠実に再現したクロックと、送信側装置へ入力されたサービスクロックの時間差を制御できるサービスクロック伝送システムを提供することにある。
【００１４】
【課題を解決するための手段】
本発明によるサービスクロック伝送システムは、送信側装置に、周波数位相調整手段と、精密クロック比較手段と、標準クロック比較手段と、ディジタル設定データ演算手段とを具備し、受信側装置に、周波数制御発振手段と、周波数位相調整手段と、精密クロック比較手段と、標準クロック比較手段と、発振周波数制御データ演算手段とを具備することを特徴としている。
【００１５】
送信側装置において、周波数位相調整手段は、与えられたディジタル設定データに従い、第一の周波数位相調整済み共通クロックを出力し、精密クロック比較手段は、前記第一の周波数位相調整済み共通クロックとサービスクロックとの微細なクロック変動である第一のクロック変動を測定し、標準クロック比較手段は、共通クロックとサービスクロックとの比較的粗なクロック変動である第二のクロック変動を測定し、ディジタル設定データ演算手段は、第一のクロック変動と第二のクロック変動とを把握し、第一のクロック変動がなるべく小さくなるよう前記ディジタル設定データを演算し、周波数位相調整手段に与え、第一のクロック変動を表すデータと前記ディジタル設定データとをクロックデータに内包し、受信側装置へ伝送し、受信側装置において、周波数制御発振手段は、与えられた発振周波数制御データに従い、発振し、周波数位相調整手段は、クロックデータに内包され伝送されたディジタル設定データに従い、第二の周波数位相調整済み共通クロックを出力し、精密クロック比較手段は、前記第二の周波数位相調整済み共通クロックと前記周波数制御発振手段の発振するクロックとの微細なクロック変動である第三のクロック変動を測定し、標準クロック比較手段は、共通クロックと前記周波数制御発振手段の発生するクロックとの比較的粗なクロック変動である第四のクロック変動を測定し、発振周波数制御データ演算手段は、第三のクロック変動と第四のクロック変動とを把握し、第一のクロック変動と第三のクロック変動とを一致させるクロックを前記周波数制御発振手段に発振させる発振周波数制御データを演算し、周波数制御発振手段に与えるという動作を実行する。これにより、受信側装置において送信側装置へ入力されたサービスクロックを高精度に再現できるようにする。
【００１６】
また、本発明によるサービスクロック伝送システムは、送信側装置内に、送信側入出力タイミング調整手段を具備し、受信側装置内に、受信側入出力タイミング調整手段を具備することを特徴としている。
【００１７】
送信側装置において、送信側入出力タイミング調整手段は、送信側装置内の精密クロック比較手段とのデータ伝送を、共通クロックを分周又は逓倍したサンプルクロックに同期して行い、送信側装置内のディジタル設定データ演算手段とのデータ伝送を、サンプルクロックと非同期に行い、受信側装置において、受信側入出力タイミング調整手段は、受信側装置内の精密クロック比較手段とのデータ伝送を、共通クロックを分周又は逓倍したサンプルクロックに同期して行い、受信側装置内の発振周波数制御データ演算手段との間のデータ伝送を、サンプルクロックと非同期に行うという動作を実行する。これにより、ディジタル設定データ演算手段と、発振周波数制御データ演算手段とをサンプルクロックと非同期に動作できるようにする。
【００１８】
また、本発明によるサービスクロック伝送システムは、送信側入出力タイミング調整手段内に、第一の一時記憶手段と、遅延手段と、第二の一時記憶手段と、ＦＩＦＯ型記憶手段とを具備することを特徴としている。
【００１９】
第一の一時記憶手段は、ディジタル設定データとディジタル設定データ演算手段において前記ディジタル設定データを演算する度に更新される更新カウンタとをディジタル設定データ演算手段から入力され、サンプルクロックが入力される度にディジタル設定データと更新カウンタとを組みにしたデータとディジタル設定データとを出力し、遅延手段は、サンプルクロックを一定時間遅延させて出力し、第二の一時記憶手段は、更新カウンタとディジタル設定データとを第一の一時記憶手段から入力されるとともに、第一のクロック変動のデータを入力され、これらからなる送信側精密クロック比較データを保持し、遅延手段から遅延して出力されたサンプルクロックが入力されると、送信側精密クロック比較データを出力し、ＦＩＦＯ型記憶手段は、第二の一時記憶手段から出力された、送信側精密クロック比較データと送信側精密クロック比較データが入力された順序とを保持し、サンプルクロックとは非同期である要求信号に従い、送信側精密クロック比較データを出力するという動作を実行する。これにより、ディジタル設定データの書込みと第一のクロック変動のデータの読込をサンプルクロックに正確に同期させて行い、書き込んだディジタル設定データと第一のクロック変動のデータの対応関係を明確に把握できるようにする。
【００２０】
また、本発明によるサービスクロック伝送システムは、受信側入出力タイミング調整手段内に、第一のＦＩＦＯ型記憶手段と、遅延手段と、一時記憶手段と、第二のＦＩＦＯ型記憶手段とを具備することを特徴としている。
【００２１】
第一のＦＩＦＯ型記憶手段は、送信側精密クロック比較データを入力され、サンプルクロックが入力される度に送信側精密クロック比較データと送信側精密クロック比較データ内のディジタル設定データとを、送信側精密クロック比較データが入力された順序に従い、出力し、遅延手段は、サンプルクロックを一定時間遅延させて出力させ、一時記憶手段は、送信側精密クロック比較データを第一のＦＩＦＯ型記憶手段から入力されるとともに、第三のクロック変動のデータを入力され、これらからなる受信側精密クロック比較データを保持し、遅延手段から遅延して出力されたサンプルクロックが入力されると、受信側精密クロック比較データを出力し、第二のＦＩＦＯ型記憶手段は、前記一時記憶手段から出力された、受信側精密クロック比較データと受信側精密クロック比較データが入力された順序とを保持し、サンプルクロックとは非同期である要求信号に従い、受信側精密クロック比較データを出力するという動作を実行する。これにより、ディジタル設定データの書込みと第三のクロック変動のデータの読込みをサンプルクロックに正確に同期させて行い、書き込んだディジタル設定データと第三のクロック変動のデータの対応関係を明確に把握できるようにする。
【００２２】
また、本発明によるサービスクロック伝送システムは、送信側入出力タイミング調整手段内に、第一の一時記憶手段と、遅延手段と、第二の一時記憶手段と、ＦＩＦＯ型記憶手段とを具備し、受信側入出力タイミング調整手段内に、第一のＦＩＦＯ型記憶手段と、遅延手段と、一時記憶手段と、第二のＦＩＦＯ型記憶手段とを具備し、受信側装置内に周波数確度計測手段を具備することを特徴としている。
【００２３】
送信側入出力タイミング調整手段内の第一の一時記憶手段は、ディジタル設定データとディジタル設定データ演算手段において前記ディジタル設定データを演算する度に更新される更新カウンタとパルス信号が入力される度に更新される送信側パルスカウンタとを保持し、サンプルクロックが入力される度にディジタル設定データと更新カウンタと送信側パルスカウンタを組みにしたデータとディジタル設定データとを出力し、送信側入出力タイミング調整手段内の遅延手段は、サンプルクロックを一定時間遅延させて出力し、送信側入出力タイミング調整手段内の第二の一時記憶手段は、送信側パルスカウンタと更新カウンタとディジタル設定データとを前記第一の一時記憶手段から入力されるとともに、第一のクロック変動のデータを入力され、これらからなる送信側精密クロック比較データを保持し、前記遅延手段から遅延して出力されたサンプルクロックが入力されると、送信側精密クロック比較データを出力し、送信側入出力タイミング調整手段内のＦＩＦＯ型記憶手段は、前記第二の一時記憶手段から出力された、送信側精密クロック比較データと送信側精密クロック比較データが入力された順序とを保持し、サンプルクロックとは非同期である要求信号に従い、送信側精密クロック比較データを出力し、送信側パルスカウンタを含んだクロックデータを伝送し、受信側入出力タイミング調整手段内の第一のＦＩＦＯ型記憶手段は、送信側精密クロック比較データを入力され、送信側精密クロック比較データとパルス信号が入力される度に更新される受信側パルスカウンタとを保持し、サンプルクロックが入力される度に送信側精密クロック比較データと受信側パルスカウンタを組みにしたデータと送信側精密クロック比較データ内のディジタル設定データとを、送信側精密クロック比較データが入力された順序に従い、出力し、受信側入出力タイミング調整手段内の遅延手段は、サンプルクロックを一定時間遅延させて出力し、受信側入出力タイミング調整手段内の一時記憶手段は、送信側精密クロック比較データと受信側パルスカウンタを組みにしたデータを前記第一のＦＩＦＯ型記憶手段から入力され、第三のクロック変動のデータを入力され、これらからなる受信側精密クロック比較データを保持し、前記遅延手段から遅延して出力されたサンプルクロックが入力されると、前記受信側精密クロック比較データを出力し、受信側入出力タイミング調整手段内の第二のＦＩＦＯ型記憶手段は、前記一時記憶手段から出力された、受信側精密クロック比較データと受信側精密クロック比較データが入力された順序とを保持し、サンプルクロックとは非同期である要求信号に従い、受信側精密クロック比較データを出力し、受信側装置内の周波数確度計測手段は、受信側精密クロック比較データ内の送信側パルスカウンタと受信側精密クロック比較データ内の受信側パルスカウンタから、送信側装置の共通クロックと、受信側装置の共通クロックの時間的ズレを長期間測定し、送信側装置の共通クロックと受信側装置の共通クロックの周波数確度を計測するという動作を実行する。これにより、送信側装置の共通クロックと、受信側装置の共通クロックとの相違を検出できるようにする。
【００２４】
また、本発明によるサービスクロック伝送システムは、送信側装置内に、外部パルス比較手段と、パルス制御手段とを具備し、受信側装置内に、外部パルス比較手段と、パルス制御手段と、サービスクロック遅延制御手段とを具備することを特徴としている。
【００２５】
送信側装置内の外部パルス比較手段は、外部基準パルスと送信側共通クロックパルスとの比較を行い、比較結果を送信側基準パルス相違データとして出力し、送信側基準パルス相違データを含むクロックデータを伝送させ、送信側装置内のパルス制御手段は、送信側共通クロックパルスの出力時刻を制御し、受信側装置内の外部パルス比較手段は、外部基準パルスと受信側共通クロックパルスとの比較を行い、比較結果を受信側基準パルス相違データとして出力し、受信側装置内のパルス制御手段は、受信側共通クロックパルスの出力時刻を制御し、受信側装置内のサービスクロック遅延制御手段は、送信側基準パルス相違データと、受信側基準パルス相違データと、前記受信側精密クロック比較データ内の送信側パルスカウンタと、前記受信側精密クロック比較データ内の受信側パルスカウンタとから、送信側装置に入力されるサービスクロックと受信側装置で生成させるサービスクロックとの時間的ズレを測定し、精密クロック比較データの一部を重複、あるいは廃棄して設定することで、送信側装置に入力されるサービスクロックと受信側装置で生成させるサービスクロックとの時間的ズレを制御するという動作を実行する。これにより、受信側装置で生成させるサービスクロックの送信側装置に入力されるサービスクロックからの遅延を制御できるようにする。
【００２６】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２７】
図１に、本発明の第一の実施の形態としてのサービスクロック伝送システムを示す。
【００２８】
図１において、送信側装置１０１は、サービスクロックと共通クロックを入力され、後に詳細に説明するクロックデータを出力する。受信側装置１０２は、共通クロックとクロックデータを入力され、サービスクロックを出力する。共通クロック供給装置１０３は、送信側装置１０１と受信側装置１０２に共通クロックを供給する。
【００２９】
図１において、サービスクロックと共通クロックが送信側装置１０１に与えられると、送信側装置１０１は、共通クロックを用いて、受信側装置１０２でサービスクロックを回復するために必要となるデータを、クロックデータとして生成し、受信側装置１０２へ伝送させる。
【００３０】
受信側装置１０２では、共通クロックとクロックデータが与えられると、共通クロックとクロックデータから、サービスクロックを回復し、出力する。
【００３１】
図１の共通クロック供給装置１０３は、ディジタル網における網同期供給装置等を用いることができ、共通クロックとして網同期供給装置が供給する網同期信号を用いることができ、当業者にとってよく知られているので、その詳細な構成は省略する。
【００３２】
図２に、図１における送信側装置１０１の詳細を示す。図２において、送信側装置１０１は、サービスクロック変換手段２０１、共通クロック変換手段２０２、精密クロック比較手段２０３、標準クロック比較手段２０４、送信側入出力タイミング調整手段２０６、ディジタル設定データ演算手段２０７（以下、プロセッサ２０７）、及び周波数位相調整手段２０８から構成されている。
【００３３】
以下、サービスクロックと共通クロックを入力された送信側装置１０１が後に詳細を述べるクロックデータを生成し、受信側装置１０２へ送出する動作を説明する。
【００３４】
サービスクロック変換手段２０１は、サービスクロックを入力され、サービスクロックから生成したクロック（以下、ＳｒｖＣｌｋ）を出力する。共通クロック変換手段２０２は、共通クロックを入力され、共通クロックから生成したクロック（以下、ＲｅｆＣｌｋ）と周波数がＲｅｆＣｌｋの１／Ｎであるクロック（以下、サンプルクロック）と、本発明では送信側共通クロックパルスとした、ＲｅｆＣｌｋから生成した周波数が１Ｈｚのクロック（以下、１ｐｐｓ（共通））を出力する。
【００３５】
精密クロック比較手段２０３では、ＳｒｖＣｌｋと第一の周波数位相調整済み共通クロックを入力され、ＳｒｖＣｌｋと第一の周波数位相調整済み共通クロックの微細な（精緻もしくは精密な）位相変動の傾向を測定し、本発明において第一のクロック変動のデータとした、位相変動をデジタル表現したデータ（以下、送信側ＰｈａｓｅＤａｔａ）を生成し、送信側ＰｈａｓｅＤａｔａを送信側入出力タイミング調整手段２０６に出力する。
【００３６】
送信側入出力タイミング調整手段２０６では、送信側ＰｈａｓｅＤａｔａをサンプルクロックの入力されるタイミングでラッチし、送信側ＰｈａｓｅＤａｔａを後に詳細を述べる送信側精密クロック比較データに内包し、プロセッサ２０７の要求に応じてプロセッサ２０７へ出力する。
【００３７】
一方、標準クロック比較手段２０４では、ＳｒｖＣｌｋとサンプルクロックと１ｐｐｓ（共通）を入力され、ＳｒｖＣｌｋとＲｅｆＣｌｋの比較的粗な（大ざっぱな）位相変動の傾向を測定し、本発明において第二のクロック変動のデータとした、後に詳細を述べる標準クロック比較データとしてプロセッサ２０７へ出力する。
【００３８】
プロセッサ２０７は、入力された送信側精密クロック比較データと標準クロック比較データから、微細な位相変動の傾向と、ＳｒｖＣｌｋとＲｅｆＣｌｋの比較的粗な位相変動の傾向を把握し、送信側ＰｈａｓｅＤａｔａが０となることを目標に、本発明ではディジタル設定データとした、精密クロック比較手段２０３へ与えるパラメータＤＤＳ−ＴＷを計算し、送信側入出力タイミング調整手段２０６へ出力する（ディジタル設定データ演算手段としての機能）。
【００３９】
送信側入出力タイミング調整手段２０６は、プロセッサ２０７からＤＤＳ−ＴＷを入力され、サンプルクロックのタイミングに合わせて該ＤＤＳ−ＴＷを周波数位相調整手段２０８へ出力する。
【００４０】
周波数位相調整手段２０８は、入力されたＤＤＳ−ＴＷを内部で設定し、該ＤＤＳ−ＴＷによって変化した第一の周波数位相調整済み共通クロックを出力する。
【００４１】
送信側入出力タイミング調整手段２０６から送信側精密クロック比較データを入力されたプロセッサ２０７は、送信側基準パルス相違データと送信側精密クロック比較データを合成し、クロックデータとし、受信側装置１０２へ送出する。
【００４２】
図４に、図２におけるサービスクロック変換手段２０１の詳細を示す。図４において、サービスクロック変換手段２０１は、フィジカルレイヤインターフェイス（以下、ＰＨＹ）４０１、ジッタ除去、周波数変換装置４０３から構成されている。
【００４３】
以下、サービスクロックを入力されたサービスクロック変換手段２０１がＳｒｖＣｌｋを生成し、出力する動作を説明する。
【００４４】
ＰＨＹ４０１は、サービスクロックを入力され、クロック信号を抽出し、出力する。ジッタ除去、周波数変換装置４０３は、クロック信号を入力され、ジッタ除去、周波数変換処理を行い、ＳｒｖＣｌｋを生成し、出力する。
【００４５】
また、図４に、図２における共通クロック変換手段２０２の詳細を示す。図４において、共通クロック変換手段２０２は、ＰＨＹ４０２、ジッタ除去、周波数変換装置４０４、分周装置４０９（以下、１／Ｎ）、１ｐｐｓ発生装置４１０から構成されている。
【００４６】
以下、共通クロックを入力された共通クロック変換手段２０２がＲｅｆＣｌｋと、サンプルクロックに従い、１ｐｐｓ（共通）を生成し、出力する動作を説明する。
【００４７】
ＰＨＹ４０２は、共通クロックを入力され、クロック信号を抽出し、出力する。ジッタ除去、周波数変換装置４０４は、クロック信号を入力され、ジッタ除去、周波数変換処理を行い、ＲｅｆＣｌｋを生成し、出力する。１／Ｎ４０９は、ＲｅｆＣｌｋを入力され、ＲｅｆＣｌｋを分周し、サンプルクロックを生成し、出力する。１ｐｐｓ発生装置４１０は、サンプルクロックを入力され、サンプルクロックの周波数をｆ（サンプルクロック）とすると、サンプルクロックがｆ（サンプルクロック）回入力される毎に１回サンプルクロックの入力タイミングに合わせて１ｐｐｓ（共通）を出力する。
【００４８】
また、図４に、図２における精密クロック比較手段２０３の詳細を示す。図４において、精密クロック比較手段２０３は、ダイレクトディジタルシンセサイザ（以下、ＤＤＳ）４０５、位相比較装置４０７、アナログディジタルコンバータ（以下、Ａ／Ｄ）４０８で構成されている。
【００４９】
以下、ＳｒｖＣｌｋと第一の周波数位相調整済み共通クロックを入力された精密クロック比較手段２０３が、送信側ＰｈａｓｅＤａｔａを生成し、出力する動作を説明する。
【００５０】
ＤＤＳ４０５は、ＳｒｖＣｌｋを入力され、ある固定されたＤＤＳ−ＴＷによって変換される比較用クロックを生成し、出力する。位相比較装置４０７は、入力される比較用クロックと第一の周波数位相調整済み共通クロックの位相を比較し、位相差データをアナログ信号として、出力する。Ａ／Ｄ４０８は、アナログ信号として入力される位相差データをデジタル信号に変換し、送信側ＰｈａｓｅＤａｔａとして出力する。
【００５１】
また、図４に、図２における標準クロック比較手段２０４の詳細を示す。図４において、標準クロック比較手段２０４は、１ｐｐｓ発生装置４１１，１ｐｐｓ相違検出器４１２で構成されている。
【００５２】
以下、ＳｒｖＣｌｋと測定用クロック（ここでは、ＲｅｆＣｌｋを流用する）と１ｐｐｓ（共通）を入力された標準クロック比較手段２０４が、第二のクロック変動のデータを出力する動作を説明する。
【００５３】
１ｐｐｓ発生装置４１１は、ＳｒｖＣｌｋを入力され、ＳｒｖＣｌｋの周波数をｆ（ＳｒｖＣｌｋ）とすると、ＳｒｖＣｌｋがｆ（ＳｒｖＣｌｋ）回入力される毎に１回ＳｒｖＣｌｋの入力タイミングに合わせて１ｐｐｓ（サービス）を出力する。１ｐｐｓ相違検出器４１２は、１ｐｐｓ（サービス）と１ｐｐｓ（共通）と測定用クロックを入力され、１ｐｐｓ（サービス）と１ｐｐｓ（共通）の間に測定用クロックが何回入力されたか検出し、第二のクロック変動のデータとして出力する。
【００５４】
また、図４に、図２における送信側入出力タイミング調整手段２０６の詳細が示す。図４において、送信側入出力タイミング調整手段２０６は、レジスタ４１４，ＦＩＦＯ４１５、レジスタ４１６で構成されている。
【００５５】
以下、サンプルクロックと１ｐｐｓ（共通）とＤＤＳ−ＴＷと更新カウンタと送信側ＰｈａｓｅＤａｔａを入力された送信側入出力タイミング調整手段２０６が、送信側ＰｈａｓｅＤａｔａを遅延素子を介したサンプルクロックの入力されるタイミングでラッチし、送信側ＰｈａｓｅＤａｔａを送信側精密クロック比較データに内包し、プロセッサ２０７の要求に応じてプロセッサ２０７へ出力し、サンプルクロックのタイミングに合わせて該ＤＤＳ−ＴＷをＤＤＳ４０６へ出力する動作を説明する。
【００５６】
レジスタ４１４は、ＤＤＳ−ＴＷと１ｐｐｓ（共通）とサンプルクロックを入力され、ＤＤＳ−ＴＷと、図６に図示する送信側パルスカウンタと更新カウンタとＤＤＳ−ＴＷの３組からなるデータを、図７に図示する手順に従い生成し、サンプルクロックの入力タイミングに従い、出力する。
【００５７】
図７において、Ｓ７１では、サンプルクロックが入力されるまで待機する。Ｓ７１において、サンプルクロックが入力されるとＳ７２へ進み、１ｐｐｓ（共通）が同時に入力されたかどうか判別する。Ｓ７２において、１ｐｐｓ（共通）が同時に入力されていればＳ７３へ進み、１ｐｐｓ（共通）が同時に入力されていなければＳ７４へ進む。Ｓ７３では、送信側パルスカウンタを増加させ、Ｓ７４では、上述の手順に従い更新されたＤＤＳ−ＴＷと３組のデータを出力し、Ｓ７１へ進む。
【００５８】
ＦＩＦＯ４１５は、図６に図示する送信側カウンタと更新カウンタとＤＤＳ−ＴＷの３組からなるデータと、送信側ＰｈａｓｅＤａｔａを、遅延素子を介したサンプルクロックが定めるタイミングに従い入力され、図８に図示する送信側精密クロック比較データを蓄積し、プロセッサ２０７からの要求に応じて、出力する。
【００５９】
また、図４を用いて、送信側装置１０１の動作を説明する。
【００６０】
図４において、サービスクロックがＰＨＹ４０１に与えられると、ＰＨＹ４０１において、サービスクロックからクロック信号が抽出され、ジッタ除去、周波数変換装置４０３において、ジッタの除去と周波数の変換が行われ、ＳｒｖＣｌｋとして出力される。一方、共通クロックがＰＨＹ４０２に与えられると、ＰＨＹ４０２において、共通クロックからクロック信号が抽出され、ジッタ除去、周波数変換装置４０４において、ジッタの除去と周波数の変換が行われ、ＲｅｆＣｌｋとして出力される。
【００６１】
ここで、ＳｒｖＣｌｋとＲｅｆＣｌｋは、周波数が名目上同等の信号となるよう加工されているが、サービスクロックと共通クロックが一般に異なるクロックから生成されているため、周波数確度、ジッタ、ワンダ、ドリフト、位相雑音などの特性が異なることに注意する。
【００６２】
ＳｒｖＣｌｋとＲｅｆＣｌｋは、それぞれＤＤＳ４０５とＤＤＳ４０６へ入力され、ＤＤＳ−ＴＷに基づき比較用クロックに加工される。ここで、ＤＤＳ４０６のＤＤＳ−ＴＷは、ＤＤＳ４０５から出力される比較用クロックと、ＤＤＳ４０５から出力される比較用クロック（第一の周波数位相調整済み共通クロック）が、周波数確度、ジッタ、ワンダ、ドリフト、位相雑音などの特性が同等となるよう、調整されている。このＤＤＳ４０６のＤＤＳ−ＴＷの算出は、プロセッサ２０７において、比較的粗な位相変動の傾向と、微細な位相変動の傾向を把握し行われる。
【００６３】
比較的粗な位相変動の傾向の把握は、以下のように行われる。ＳｒｖＣｌｋは１ｐｐｓ発生装置４１１へ入力され、１ｐｐｓ信号（サービス）とされ、１ｐｐｓ相違検出器４１２へ入力される。一方ＲｅｆＣｌｋは、分周装置４０９へ入力され、サンプルクロックとされ、サンプルクロックは１ｐｐｓ発生装置４１０へ入力され、１ｐｐｓ（共通）とされ、１ｐｐｓ相違検出器４１２へ入力される。ＳｒｖＣｌｋから生成された１ｐｐｓ（サービス）とＲｅｆＣｌｋから生成された１ｐｐｓ（共通）を入力された１ｐｐｓ相違検出器４１２は、さらに、ＲｅｆＣｌｋから流用した測定用クロックを入力され、１ｐｐｓ（サービス）と１ｐｐｓ（共通）の間隔を測定用クロックで計測し、標準クロック比較データとしてプロセッサ２０７へ出力する。プロセッサ２０７はこの標準クロック比較データを用いて比較的粗な位相変動の傾向を把握する。
【００６４】
一方、微細な位相変動の傾向の把握は、以下のように行われる。ＳｒｖＣｌｋは、ＤＤＳ４０５へ入力され、予め与えられたＤＤＳ−ＴＷに従い、比較用クロックに変換され、位相比較装置４０７へ出力される。一方ＲｅｆＣｌｋは、ＤＤＳ４０６へ入力され、レジスタ４１４を介して、プロセッサ２０７から与えられたＤＤＳ−ＴＷに従い、比較用クロックに変換され、位相比較装置４０７へ出力される。ＤＤＳ４０５から出力された比較用クロックとＤＤＳ４０６から出力された比較用クロックを入力された位相比較装置４０７は、位相差データをアナログデジタルコンバータ４０８へ出力し、位相差データを入力されたアナログデジタルコンバータ４０８は、サンプルクロックのタイミングで、位相差データにアナログデジタル変換を行い、送信側ＰｈａｓｅＤａｔａとし、レジスタ４１６へ出力する。一方、レジスタ４１４は、送信側パルスカウンタ、更新カウンタ、ＤＤＳ−ＴＷを、サンプルクロックに従い、レジスタ４１６へ出力する。レジスタ４１６は遅延素子を介したサンプルクロックに従いＦＩＦＯ４１５に送信側ＰｈａｓｅＤａｔａ、送信側パルスカウンタ、更新カウンタ、ＤＤＳ−ＴＷを関連付けて、図８に記載の送信側精密クロック比較データとして書込み、ＦＩＦＯ４１５は、サンプルクロックに従い入力された送信側精密クロック比較データを保持する。プロセッサ２０７は適宜ＦＩＦＯ４１５から、送信側精密クロック比較データを読出し、微細な位相変動の傾向を把握する。
【００６５】
こうして、比較的粗な位相変動の傾向と微細な位相変動の傾向を把握したプロセッサ２０７は、これらの傾向を反映させてＤＤＳ−ＴＷを再計算し、更新カウンタを１つ増加（インクリメント）して、レジスタ４１４へ出力する（ディジタル設定データ演算手段としての機能）。
【００６６】
また、プロセッサ２０７は、送信側精密クロック比較データを、クロックデータとし、受信側装置へ出力する。ここで、レジスタ４１４からＤＤＳ４０６へのＤＤＳ−ＴＷの書込みはサンプルクロックに同期しており、レジスタ４１６からＦＩＦＯ４１５への書込みは遅延素子を介したサンプルクロックに同期している一方で、プロセッサ２０７からレジスタ４１４へのＤＤＳ−ＴＷの書込みと、ＦＩＦＯ４１５からプロセッサ２０７への送信側精密クロック比較データの読取りはサンプルクロックに同期しておらず、プロセッサ２０７にとって好適な任意のタイミングで実施できることに注意する。
【００６７】
図３に、図１における受信側装置１０２の詳細を示す。図３において、受信側装置１０２は、周波数制御発振手段３０１、共通クロック変換手段３０２、精密クロック比較手段３０３、受信側入出力タイミング調整手段３０４、標準クロック比較手段３０５、発振周波数制御データ演算手段、周波数確度計測手段にあたるプロセッサ３０７、及び周波数位相調整手段１３０８から構成されている。
【００６８】
以下、共通クロックとクロックデータを入力された受信側装置１０２がサービスクロックを生成し、出力する動作を説明する。
【００６９】
周波数制御発振手段３０１は、発振周波数制御データを入力され、該発振周波数制御データから生成したクロック（以下、ＳｒｖＣｌｋ）とサービスクロックを出力する。共通クロック変換手段３０２は、共通クロックを入力され、共通クロックから生成したクロック（以下、ＲｅｆＣｌｋ）と周波数がＲｅｆＣｌｋの１／Ｎであるクロック（以下、サンプルクロック）と、ＲｅｆＣｌｋから生成した周波数が１Ｈｚのクロック（以下、１ｐｐｓ（共通））を出力する。
【００７０】
精密クロック比較手段３０３では、ＳｒｖＣｌｋと第二の周波数位相調整済み共通クロックを入力され、ＳｒｖＣｌｋと第二の周波数位相調整済み共通クロックの微細な位相変動の傾向を測定し、本発明では第三のクロック変動のデータとした、位相変動をデジタル表現したデータ（以下、受信側ＰｈａｓｅＤａｔａ）を生成し、受信側ＰｈａｓｅＤａｔａを受信側入出力タイミング調整手段３０４に出力する。
【００７１】
受信側入出力タイミング調整手段３０４では、受信側ＰｈａｓｅＤａｔａをサンプルクロックの入力されるタイミングでラッチし、受信側ＰｈａｓｅＤａｔａを後に詳細を述べる受信側精密クロック比較データに内包し、プロセッサ３０７の要求に応じてプロセッサ３０７へ出力する。
【００７２】
一方、標準クロック比較手段３０５では、ＳｒｖＣｌｋとＲｅｆＣｌｋを流用した測定用クロックと１ｐｐｓ（共通）を入力され、ＳｒｖＣｌｋとＲｅｆＣｌｋの比較的粗な位相変動の傾向を測定し、本発明では第四のクロック変動のデータとした、標準クロック比較データとして、プロセッサ３０７へ出力する。
【００７３】
プロセッサ３０７は、入力された精密クロック比較データと標準クロック比較データから、微細な位相変動の傾向と、ＳｒｖＣｌｋとＲｅｆＣｌｋの比較的粗な位相変動の傾向を把握し、受信側ＰｈａｓｅＤａｔａの連続するデータと送信側ＰｈａｓｅＤａｔａの連続するデータを一致させることを目標に、発振手段３０１へ与える発振周波数制御データを計算し、発振手段３０１へ出力する（発振周波数制御データ演算手段としての機能）。
【００７４】
受信側入出力タイミング調整手段３０４は、プロセッサ３０７からクロックデータを入力され、サンプルクロックのタイミングに合わせて該クロックデータに内包されるＤＤＳ−ＴＷを周波数位相調整手段３０８へ出力する。周波数位相調整手段３０８は、入力されたＤＤＳ−ＴＷを内部で設定し、該ＤＤＳ−ＴＷによって変化した第二の周波数位相調整済み共通クロックを出力する。
【００７５】
また、受信側精密クロック比較データを入力されたプロセッサ３０７は、受信用精密クロック比較データの送信側パルスカウンタが変化したデータと、受信用精密クロック比較データの受信側パルスカウンタが変化したデータの間にあるデータの個数を観察し、その間にあるデータの個数が急激に変化した場合、送信側装置と受信側装置の１ｐｐｓ（共通）に異常が起こったと判断する（周波数確度計測手段としての機能）。
【００７６】
図５に、図３における発振手段３０１の詳細を示す。図５において、発振手段３０１は、電圧制御発振器５０１、周波数変換装置５０４、周波数変換装置５０５から構成されている。
【００７７】
以下、発振周波数制御データを入力された発振手段３０１がサービスクロックとＳｒｖＣｌｋを生成し、出力する動作を説明する。
【００７８】
電圧制御発振器５０１は、発振周波数制御データを入力され、クロック信号を出力する。周波数変換装置５０４は、クロック信号を入力され、周波数変換処理を行い、サービスクロックを生成し、出力する。周波数変換装置５０５は、クロック信号を入力され、周波数変換処理を行い、ＳｒｖＣｌｋを生成し、出力する。
【００７９】
また、図５に、図３における共通クロック変換手段３０２の詳細を示す。図５において、共通クロック変換手段３０２は、ＰＨＹ５０２、ジッタ除去、周波数変換装置５０３，１／Ｎ５１１，１ｐｐｓ発生装置５１２から構成されている。
【００８０】
以下、共通クロックを入力された共通クロック変換手段３０２がＲｅｆＣｌｋと、サンプルクロックと、１ｐｐｓ（共通）を生成し、出力する動作を説明する。
【００８１】
ＰＨＹ５０２は、共通クロックを入力され、クロック信号を抽出し、出力する。ジッタ除去、周波数変換装置５０３は、クロック信号を入力され、ジッタ除去、周波数変換処理を行い、ＲｅｆＣｌｋを生成し、出力する。１／Ｎ５１１は、ＲｅｆＣｌｋを入力され、ＲｅｆＣｌｋを分周し、サンプルクロックを生成し、出力する。１ｐｐｓ発生装置５１２は、サンプルクロックを入力され、サンプルクロックの周波数をｆ（サンプルクロック）とすると、サンプルクロックがｆ（サンプルクロック）回入力される毎に１回サンプルクロックの入力タイミングに合わせて、１ｐｐｓ（共通）を出力する。
【００８２】
また、図５に、図３における精密クロック比較手段３０３の詳細を示す。図５において、精密クロック比較手段３０３は、ＤＤＳ５０６、位相比較装置５０８、Ａ／Ｄ５１０で構成されている。
【００８３】
以下、ＳｒｖＣｌｋと第二の周波数位相調整済み共通クロックを入力された精密クロック比較手段３０３が、受信側ＰｈａｓｅＤａｔａを生成し、出力する動作を説明する。
【００８４】
ＤＤＳ５０６は、ＳｒｖＣｌｋを入力され、ある固定されたＤＤＳ−ＴＷによって変換される比較用クロックを生成し、出力する。位相比較装置５０８は、入力される２種類のクロックの位相を比較し、位相差データをアナログ信号として、出力する。Ａ／Ｄ５１０は、アナログ信号として入力される位相差データをデジタル信号に変換し、受信側ＰｈａｓｅＤａｔａとして出力する。
【００８５】
また、図５に、図３における標準クロック比較手段３０５の詳細を示す。図５において、標準クロック比較手段３０５は、１ｐｐｓ発生装置５１３，１ｐｐｓ相違検出器５１４で構成されている。
【００８６】
以下、ＳｒｖＣｌｋと測定用クロックと１ｐｐｓ（共通）を入力された標準クロック比較手段３０５が、標準クロック比較データを出力する動作を説明する。
【００８７】
１ｐｐｓ発生装置５１３は、ＳｒｖＣｌｋを入力され、ＳｒｖＣｌｋの周波数をｆ（ＳｒｖＣｌｋ）とすると、ＳｒｖＣｌｋがｆ（ＳｒｖＣｌｋ）回入力される毎に１回ＳｒｖＣｌｋの入力タイミングに合わせて１ｐｐｓ（サービス）を出力する。１ｐｐｓ相違検出器５１４は、１ｐｐｓ（サービス）と１ｐｐｓ（共通）と測定用クロックを入力され、１ｐｐｓ（サービス）と１ｐｐｓ（共通）の間に測定用クロックが何回入力されたか検出し、標準クロック比較データとして出力する。
【００８８】
また、図５に、図３における受信側入出力タイミング調整手段３０４の詳細を示す。図５において、受信側入出力タイミング調整手段３０４は、ＦＩＦＯ５１６、レジスタ５１７，ＦＩＦＯ５１８で構成されている。
【００８９】
以下、サンプルクロックと１ｐｐｓ（共通）と送信側精密クロック比較データと受信側ＰｈａｓｅＤａｔａを入力された受信側入出力タイミング調整手段３０４が、受信側ＰｈａｓｅＤａｔａを遅延素子を介したサンプルクロックの入力されるタイミングでラッチし、受信側ＰｈａｓｅＤａｔａを受信側精密クロック比較データに内包し、プロセッサ３０７の要求に応じてプロセッサ３０７へ出力し、サンプルクロックのタイミングに合わせて該送信側精密クロック比較データに内包されるＤＤＳ−ＴＷを周波数位相調整手段３０８（ＤＤＳ５０７）へ出力する動作を説明する。
【００９０】
ＦＩＦＯ５１６は、精密クロック比較データを入力され、精密クロック比較データに内包されるＤＤＳ−ＴＷを、サンプルクロックの入力タイミングに従い、ＤＤＳ５０７へ出力し、精密クロック比較データに受信側パルスカウンタを添付したデータを、サンプルクロックの入力タイミングに従い、レジスタ５１７へ出力する。ＦＩＦＯ５１８は、送信側精密クロック比較データと受信側パルスカウンタと受信側ＰｈａｓｅＤａｔａからなるデータを、遅延素子を介したサンプルクロックが定めるタイミングに従い入力され、図１０に図示する受信側パルスカウンタと送信側精密クロック比較データと受信側ＰｈａｓｅＤａｔａからなるデータ（以下、受信側精密クロック比較データ）を、蓄積し、プロセッサ３０７からの要求に応じて、出力する。レジスタ５１７は、受信側ＰｈａｓｅＤａｔａと送信側精密クロック比較データに受信側パルスカウンタを添付したデータと、遅延素子を介したサンプルクロックを入力され、遅延素子を介したサンプルクロックが入力される直前に入力された送信側精密クロック比較データに受信側パルスカウンタを添付したデータと受信側ＰｈａｓｅＤａｔａを、サンプルクロックが入力されたタイミングに出力する。
【００９１】
また、図５を用いて、受信側装置１０２の動作を説明する。
【００９２】
図５において、発振周波数制御データが電圧制御発振器５０１に与えられると、電圧制御発振器５０１において、発振周波数制御データに従いクロックが出力され、周波数変換装置５０４において、周波数の変換が行われ、サービスクロックとして出力され、周波数変換装置５０５において、周波数の変換が行われ、ＳｒｖＣｌｋとして出力される。
【００９３】
一方、共通クロックがＰＨＹ５０２に与えられると、ＰＨＹ５０２において、共通クロックからクロック信号が抽出され、ジッタ除去、周波数変換装置５０３において、ジッタの除去と周波数の変換が行われ、ＲｅｆＣｌｋとして出力される。ＳｒｖＣｌｋとＲｅｆＣｌｋは、それぞれＤＤＳ５０６とＤＤＳ５０７へ入力され、ＤＤＳ−ＴＷに基づき比較用クロックに加工される。
【００９４】
ここで、発振周波数制御データの算出は、プロセッサ３０７において、送信側における比較的粗な位相変動の傾向と、送信側における微細な位相変動の傾向が、それぞれ、受信側における比較的粗な位相変動の傾向と、受信側における微細な位相変動の傾向と一致するように、行われる。
【００９５】
送信側における比較的粗な位相変動の傾向の把握は、送信側装置から送信されてきたクロックデータに内包されるＤＤＳ−ＴＷの値の大きな変化を検証することで行われる。送信側における微細な位相変動の傾向の把握は、送信側装置から送信されてきたクロックデータに内包される送信側ＰｈａｓｅＤａｔａを用いて行われる。
【００９６】
受信側における比較的粗な位相変動の傾向の把握は、以下のように行われる。ＳｒｖＣｌｋは１ｐｐｓ発生装置５１３へ入力され、１ｐｐｓ信号（サービス）とされ、１ｐｐｓ相違検出器５１４へ入力される。一方ＲｅｆＣｌｋは、分周装置５１１へ入力され、サンプルクロックとされ、サンプルクロックは１ｐｐｓ発生装置５１２へ入力され、１ｐｐｓ（共通）とされ、１ｐｐｓ相違検出器５１４へ入力される。ＳｒｖＣｌｋから生成された１ｐｐｓ（サービス）とＲｅｆＣｌｋから生成された１ｐｐｓ（共通）を入力された１ｐｐｓ相違検出器５１４は、さらに、ＲｅｆＣｌｋから流用した測定用クロックを入力され、１ｐｐｓ（サービス）と１ｐｐｓ（共通）の間隔を測定用クロックで計測し、標準クロック比較データとしてプロセッサ３０７へ出力する。プロセッサ３０７はこの標準クロック比較データを用いて受信側の比較的粗な位相変動の傾向を把握する。
【００９７】
受信側における微細な位相変動の傾向の把握は、以下のように行われる。ＳｒｖＣｌｋは、ＤＤＳ５０６へ入力され、予め与えられたＤＤＳ−ＴＷに従い、比較用クロックに変換され、位相比較装置５０８へ出力される。一方ＲｅｆＣｌｋは、ＤＤＳ５０７へ入力され、ＦＩＦＯ５１６を介して、プロセッサ３０７から与えられたＤＤＳ−ＴＷに従い、比較用クロックに変換され、位相比較装置５０８へ出力される。ＤＤＳ５０６から出力された比較用クロックとＤＤＳ５０７から出力された比較用クロックを入力された位相比較装置５０８は、位相差データをアナログデジタルコンバータ５１０へ出力し、位相差データを入力されたアナログデジタルコンバータ５１０は、サンプルクロックのタイミングで、位相差データにアナログデジタル変換を行い、受信側ＰｈａｓｅＤａｔａとし、レジスタ５１７へ出力する。一方、ＦＩＦＯ５１６は受信側パルスカウンタ、送信側精密クロック比較データを、サンプルクロックに従い、レジスタ５１７へ出力する。レジスタ５１７は、入力された受信側ＰｈａｓｅＤａｔａと、送信側精密クロック比較データと受信側１ｐｐｓを関連付けたデータ（以下、受信側精密クロック比較データ）を保存し、遅延素子を介したサンプルクロックに従い、ＦＩＦＯ５１８へ出力する。プロセッサ３０７は適宜ＦＩＦＯ５１８から、受信側精密クロック比較データを読出し、微細な位相変動の傾向を把握する。
【００９８】
こうして、プロセッサ３０７は、送信側における比較的粗な位相変動の傾向と、送信側における微細な位相変動の傾向と、受信側における比較的粗な位相変動の傾向と、受信側における微細な位相変動の傾向を把握し、送信側における比較的粗な位相変動の傾向と、送信側における微細な位相変動の傾向が、それぞれ、受信側における比較的粗な位相変動の傾向と、受信側における微細な位相変動の傾向と一致するように発振周波数制御データを再計算し、周波数制御発振手段３０１へ出力する（発振周波数制御データ演算手段の機能）。
【００９９】
また、受信側精密クロック比較データを入力されたプロセッサ３０７は、受信用精密クロック比較データの送信側パルスカウンタが変化したデータと、受信用精密クロック比較データの受信側パルスカウンタが変化したデータの間にあるデータの個数を観察し、その間にあるデータの個数が急激に変化した場合、送信側装置と受信側装置の共通クロックに異常が起こったと判断する（周波数確度計測手段としての機能）。
【０１００】
ここで、ＦＩＦＯ５１６からＤＤＳ５０７へのＤＤＳ−ＴＷの書込みと、ＦＩＦＯ５１６からレジスタ５１７への送信側精密クロック比較データと受信側１ｐｐｓの書込みはサンプルクロックに同期しており、レジスタ５１７からＦＩＦＯ５１８への書込みはサンプルクロックを遅延させたクロックに同期しており、プロセッサ３０７からＦＩＦＯ５１６へのＤＤＳ−ＴＷの書込みと、ＦＩＦＯ５１８からプロセッサ３０７への受信側精密クロック比較データの読取りはサンプルクロックに同期しておらず、プロセッサ３０７にとって好適な任意のタイミングで実施できることに注意する。
【０１０１】
図１１に、本発明の第二の実施の形態としてのサービスクロック伝送システムを示す。
【０１０２】
図１１において、送信側装置１１０１は、サービスクロックと外部基準パルスと共通クロックを入力され、後に詳細に説明するクロックデータを出力する。受信側装置１１０２は、共通クロックと外部基準パルスとクロックデータとサービスクロック遅延制御データを入力され、サービスクロックを出力する。共通クロック供給装置１１０３は、送信側装置１１０１と受信側装置１１０２に共通クロックを供給する。基準パルス供給装置１１０４は、送信側装置１１０１と受信側装置１１０２に外部基準パルスを供給する。
【０１０３】
図１１において、サービスクロックと外部基準パルスと共通クロックが送信側装置１１０１に与えられると、送信側装置１１０１は、外部基準パルスと共通クロックを用いて、受信側装置１１０２でサービスクロックを回復するために必要となるデータを、クロックデータとして生成し、受信側装置１１０２へ伝送させる。
【０１０４】
受信側装置１１０２では、外部基準パルスと共通クロックとクロックデータとサービスクロック遅延制御データが与えられると、外部基準パルスと共通クロックとクロックデータから、サービスクロックを回復し、サービスクロック遅延制御データに従い出力する。
【０１０５】
図１１の共通クロック供給装置１１０３は、ディジタル網における網同期供給装置等を用いることができ、共通クロックとして網同期供給装置が供給する網同期信号を用いることができ、当業者にとってよく知られているので、その詳細な構成は省略する。
【０１０６】
図１１の基準パルス供給装置１１０４は、ＧＰＳ受信装置等を用いることができ、基準パルスとしてＧＰＳ受信装置が供給する１ｐｐｓを用いることができ、当業者にとってよく知られているので、その詳細な構成は省略する。
【０１０７】
図１２に、図１１における送信側装置１１０１の詳細を示す。図１２において、送信側装置１１０１は、サービスクロック変換手段１２０１、共通クロック変換手段１２０２、精密クロック比較手段１２０３、標準クロック比較手段１２０４、外部基準パルス測定手段１２０５、送信側入出力タイミング調整手段１２０６、ディジタル設定データ演算手段１２０７（以下、プロセッサ１２０７）、周波数位相調整手段１２０８から構成されている。
【０１０８】
以下、サービスクロックと共通クロックと外部基準パルスを入力された送信側装置１１０１が後に詳細を述べるクロックデータを生成し、受信側装置１１０２へ送出する動作を説明する。
【０１０９】
サービスクロック変換手段１２０１は、サービスクロックを入力され、サービスクロックから生成したクロック（以下、ＳｒｖＣｌｋ）を出力する。共通クロック変換手段１２０２は、共通クロックとパルス制御信号を入力され、共通クロックから生成したクロック（以下、ＲｅｆＣｌｋ）と周波数がＲｅｆＣｌｋの１／Ｎであるクロック（以下、サンプルクロック）と、本発明では送信側共通クロックパルスとした、ＲｅｆＣｌｋから生成した周波数が１Ｈｚのクロック（以下、１ｐｐｓ（共通））をパルス制御信号に従い、出力する。
【０１１０】
精密クロック比較手段１２０３では、ＳｒｖＣｌｋと第一の周波数位相調整済み共通クロックを入力され、ＳｒｖＣｌｋと第一の周波数位相調整済み共通クロックの微細な位相変動の傾向を測定し、本発明において第一のクロック変動のデータとした、位相変動をデジタル表現したデータ（以下、送信側ＰｈａｓｅＤａｔａ）を生成し、送信側ＰｈａｓｅＤａｔａを送信側入出力タイミング調整手段１２０６に出力する。
【０１１１】
送信側入出力タイミング調整手段１２０６では、送信側ＰｈａｓｅＤａｔａをサンプルクロックの入力されるタイミングでラッチし、送信側ＰｈａｓｅＤａｔａを後に詳細を述べる送信側精密クロック比較データに内包し、プロセッサ１２０７の要求に応じてプロセッサ１２０７へ出力する。
【０１１２】
一方、標準クロック比較手段１２０４では、ＳｒｖＣｌｋとサンプルクロックと１ｐｐｓ（共通）を入力され、ＳｒｖＣｌｋとＲｅｆＣｌｋの比較的粗な位相変動の傾向を測定し、本発明において第二のクロック変動のデータとした、後に詳細を述べる標準クロック比較データとしてプロセッサ１２０７へ出力する。
【０１１３】
プロセッサ１２０７は、入力された送信側精密クロック比較データと標準クロック比較データから、微細な位相変動の傾向と、ＳｒｖＣｌｋとＲｅｆＣｌｋの比較的粗な位相変動の傾向を把握し、送信側ＰｈａｓｅＤａｔａが０となることを目標に、本発明ではディジタル設定データとした、精密クロック比較手段１２０３へ与えるパラメータＤＤＳ−ＴＷを計算し、送信側入出力タイミング調整手段１２０６へ出力する（ディジタル設定データ演算手段としての機能）。
【０１１４】
送信側入出力タイミング調整手段１２０６は、プロセッサ１２０７からＤＤＳ−ＴＷを入力され、サンプルクロックのタイミングに合わせて該ＤＤＳ−ＴＷを周波数位相調整手段１２０８へ出力する。
【０１１５】
周波数位相調整手段１２０８は、入力されたＤＤＳ−ＴＷを内部で設定し、該ＤＤＳ−ＴＷによって変化した第一の周波数位相調整済み共通クロックを出力する。
【０１１６】
また、外部基準パルス測定手段１２０５は、外部基準パルス（以下、１ｐｐｓ（外部））と１ｐｐｓ（共通）とサンプルクロックを入力され、１ｐｐｓ（外部）と１ｐｐｓ（共通）のタイミングのズレを測定し、送信側基準パルス相違データとしてプロセッサ１２０７へ出力する。
【０１１７】
外部基準パルス測定手段１２０５から送信側基準パルス相違データを入力され、送信側入出力タイミング調整手段１２０６から送信側精密クロック比較データを入力されたプロセッサ１２０７は、送信側基準パルス相違データと送信側精密クロック比較データを合成し、クロックデータとし、受信側装置１１０２へ送出する。また、送信側基準パルス相違データを入力されたプロセッサ１２０７は、共通クロック変換手段１２０２ヘパルス制御信号へ出力し、１ｐｐｓ（共通）のタイミングを制御する（パルス制御手段としての機能）。
【０１１８】
図１４に、図１２におけるサービスクロック変換手段１２０１の詳細を示す。図１４において、サービスクロック変換手段１２０１は、フィジカルレイヤインターフェイス（以下、ＰＨＹ）１４０１、及びジッタ除去、周波数変換装置１４０３から構成されている。
【０１１９】
以下、サービスクロックを入力されたサービスクロック変換手段１２０１がＳｒｖＣｌｋを生成し、出力する動作を説明する。
【０１２０】
ＰＨＹ１４０１は、サービスクロックを入力され、クロック信号を抽出し、出力する。ジッタ除去、周波数変換装置１４０３は、クロック信号を入力され、ジッタ除去、周波数変換処理を行い、ＳｒｖＣｌｋを生成し、出力する。
【０１２１】
また、図１４に、図１２における共通クロック変換手段１２０２の詳細を示す。図１４において、共通クロック変換手段１２０２は、ＰＨＹ１４０２、ジッタ除去、周波数変換装置１４０４、分周装置１４０９（以下、１／Ｎ）、及び１ｐｐｓ発生装置１４１０から構成されている。
【０１２２】
以下、共通クロックとパルス制御信号を入力された共通クロック変換手段１２０２が、パルス制御信号に従った１ｐｐｓ（共通）と、ＲｅｆＣｌｋと、サンプルクロックを生成し、出力する動作を説明する。
【０１２３】
ＰＨＹ１４０２は、共通クロックを入力され、クロック信号を抽出し、出力する。ジッタ除去、周波数変換装置１４０４は、クロック信号を入力され、ジッタ除去、周波数変換処理を行い、ＲｅｆＣｌｋを生成し、出力する。１／Ｎ１４０９は、ＲｅｆＣｌｋを入力され、ＲｅｆＣｌｋを分周し、サンプルクロックを生成し、出力する。１ｐｐｓ発生装置１４１０は、サンプルクロックを入力され、サンプルクロックの周波数をｆ（サンプルクロック）とすると、サンプルクロックがｆ（サンプルクロック）回入力される毎に１回、サンプルクロックの入力タイミングとパルス制御信号に従いパルス（１ｐｐｓ（共通））を出力する。
【０１２４】
また、図１４に、図１２における精密クロック比較手段１２０３の詳細を示す。図１４において、精密クロック比較手段１２０３は、ダイレクトディジタルシンセサイザ（以下、ＤＤＳ）１４０５、位相比較装置１４０７、アナログディジタルコンバータ（以下、Ａ／Ｄ）１４０８で構成されている。
【０１２５】
以下、ＳｒｖＣｌｋと第一の周波数位相調整済み共通クロックを入力された精密クロック比較手段１２０３が、送信側ＰｈａｓｅＤａｔａを生成し、出力する動作を説明する。
【０１２６】
ＤＤＳ１４０５は、ＳｒｖＣｌｋを入力され、ある固定されたＤＤＳ−ＴＷによって変換される比較用クロックを生成し、出力する。位相比較装置１４０７は、入力される比較用クロックと第一の周波数位相調整済み共通クロックの位相を比較し、位相差データをアナログ信号として、出力する。Ａ／Ｄ１４０８は、アナログ信号として入力される位相差データをデジタル信号に変換し、送信側ＰｈａｓｅＤａｔａとして出力する。
【０１２７】
また、図１４に、図１２における標準クロック比較手段１２０４の詳細を示す。図１４において、標準クロック比較手段１２０４は、１ｐｐｓ発生装置１４１１、１ｐｐｓ相違検出器１４１２で構成されている。
【０１２８】
以下、ＳｒｖＣｌｋと測定用クロック（ここでは、ＲｅｆＣｌｋを流用する）と１ｐｐｓ（共通）を入力された標準クロック比較手段１２０４が、第二のクロック変動のデータを出力する動作を説明する。
【０１２９】
１ｐｐｓ発生装置１４１１は、ＳｒｖＣｌｋを入力され、ＳｒｖＣｌｋの周波数をｆ（ＳｒｖＣｌｋ）とすると、ＳｒｖＣｌｋがｆ（ＳｒｖＣｌｋ）回入力される毎に１回ＳｒｖＣｌｋの入力タイミングに合わせてパルス（１ｐｐｓ（サービス））を出力する。１ｐｐｓ相違検出器１４１２は、１ｐｐｓ（サービス）と１ｐｐｓ（共通）と測定用クロックを入力され、１ｐｐｓ（サービス）と１ｐｐｓ（共通）の間に測定用クロックが何回入力されたか検出し、第二のクロック変動のデータとして出力する。
【０１３０】
また、図１４に、図１２における外部基準パルス測定手段１２０５の詳細を示す。図１４において、外部基準パルス測定手段１２０５は、１ｐｐｓ相違検出器１４１３で構成されている。
【０１３１】
以下、１ｐｐｓ（外部）とサンプルクロックと１ｐｐｓ（共通）を入力された外部基準パルス測定手段１２０５が、送信側基準パルス相違データを出力する動作を説明する。
【０１３２】
１ｐｐｓ相違検出器１４１３は、外部基準パルス（１ｐｐｓ（外部））と１ｐｐｓ（共通）と測定用クロックを入力され、１ｐｐｓ（外部）と１ｐｐｓ（共通）の間に測定用クロックが何回入力されたか検出し、送信側基準パルス相違データとして出力する。
【０１３３】
また、図１４に、図１２における送信側入出力タイミング調整手段１２０６の詳細を示す。図１４において、送信側入出力タイミング調整手段１２０６は、レジスタ１４１４，ＦＩＦＯ１４１５、レジスタ１４１６で構成されている。
【０１３４】
以下、サンプルクロックと１ｐｐｓ（共通）とＤＤＳ−ＴＷと更新カウンタと送信側ＰｈａｓｅＤａｔａを入力された送信側入出力タイミング調整手段１２０６が、送信側ＰｈａｓｅＤａｔａを遅延素子を介したサンプルクロックの入力されるタイミングでラッチし、送信側ＰｈａｓｅＤａｔａを送信側精密クロック比較データに内包し、プロセッサ１２０７の要求に応じてプロセッサ１２０７へ出力し、サンプルクロックのタイミングに合わせて該ＤＤＳ−ＴＷをＤＤＳ１４０６へ出力する動作を説明する。
【０１３５】
レジスタ１４１４は、ＤＤＳ−ＴＷと１ｐｐｓ（共通）とサンプルクロックを入力され、ＤＤＳ−ＴＷと、図６に図示する送信側パルスカウンタと更新カウンタとＤＤＳ−ＴＷの３組からなるデータを、図７に図示する手順に従い生成し、サンプルクロックの入力タイミングに従い、出力する。
【０１３６】
図７において、Ｓ７１では、サンプルクロックが入力されるまで待機する。Ｓ７１において、サンプルクロックが入力されるとＳ７２へ進み、１ｐｐｓ（共通）が同時に入力されたかどうか判別する。Ｓ７２において、１ｐｐｓ（共通）が同時に入力されていればＳ７３へ進み、１ｐｐｓ（共通）が同時に入力されていなければＳ７４へ進む。Ｓ７３では、送信側パルスカウンタを増加させ、Ｓ７４では、上述の手順に従い更新されたＤＤＳ−ＴＷと３組のデータを出力し、Ｓ７１へ進む。
【０１３７】
ＦＩＦＯ１４１５は、図６に図示する送信側カウンタと更新カウンタとＤＤＳ−ＴＷの３組からなるデータと、送信側ＰｈａｓｅＤａｔａを、遅延素子を介したサンプルクロックが定めるタイミングに従い入力され、図８に図示する送信側精密クロック比較データを蓄積し、プロセッサ１２０７からの要求に応じて、出力する。
【０１３８】
また、図１４を用いて、送信側装置１１０１の動作を説明する。
【０１３９】
図１４において、サービスクロックがＰＨＹ１４０１に与えられると、ＰＨＹ１４０１において、サービスクロックからクロック信号が抽出され、ジッタ除去、周波数変換装置１４０３において、ジッタの除去と周波数の変換が行われ、ＳｒｖＣｌｋとして出力される。一方、共通クロックがＰＨＹ１４０２に与えられると、ＰＨＹ１４０２において、共通クロックからクロック信号が抽出され、ジッタ除去、周波数変換装置１４０４において、ジッタの除去と周波数の変換が行われ、ＲｅｆＣｌｋとして出力される。
【０１４０】
ここで、ＳｒｖＣｌｋとＲｅｆＣｌｋは、周波数が名目上同等の信号となるよう加工されているが、サービスクロックと共通クロックが一般に異なるクロックから生成されているため、周波数確度、ジッタ、ワンダ、ドリフト、位相雑音などの特性が異なることに注意する。
【０１４１】
ＳｒｖＣｌｋとＲｅｆＣｌｋは、それぞれＤＤＳ１４０５とＤＤＳ１４０６へ入力され、ＤＤＳ−ＴＷに基づき比較用クロックに加工される。ここで、ＤＤＳ１４０６のＤＤＳ−ＴＷは、ＤＤＳ１４０５から出力される比較用クロックと、ＤＤＳ４０５から出力される比較用クロック（第一の周波数位相調整済み共通クロック）が、周波数確度、ジッタ、ワンダ、ドリフト、位相雑音などの特性が同等となるよう、調整されている。このＤＤＳ１４０６のＤＤＳ−ＴＷの算出は、プロセッサ１２０７において、比較的粗な位相変動の傾向と、微細な位相変動の傾向を把握し行われる。
【０１４２】
比較的粗な位相変動の傾向の把握は、以下のように行われる。ＳｒｖＣｌｋは１ｐｐｓ発生装置１４１１へ入力され、１ｐｐｓ信号（サービス）とされ、１ｐｐｓ相違検出器１４１２へ入力される。一方ＲｅｆＣｌｋは、分周装置１４０９へ入力され、サンプルクロックとされ、サンプルクロックは１ｐｐｓ発生装置１４１０へ入力され、１ｐｐｓ（共通）とされ、１ｐｐｓ相違検出器１４１２へ入力される。ＳｒｖＣｌｋから生成された１ｐｐｓ（サービス）とＲｅｆＣｌｋから生成された１ｐｐｓ（共通）を入力された１ｐｐｓ相違検出器１４１２は、さらに、ＲｅｆＣｌｋから流用した測定用クロックを入力され、１ｐｐｓ（サービス）と１ｐｐｓ（共通）の間隔を測定用クロックで計測し、標準クロック比較データとしてプロセッサ１２０７へ出力する。プロセッサ１２０７はこの標準クロック比較データを用いて比較的粗な位相変動の傾向を把握する。
【０１４３】
一方、微細な位相変動の傾向の把握は、以下のように行われる。ＳｒｖＣｌｋは、ＤＤＳ１４０５へ入力され、予め与えられたＤＤＳ−ＴＷに従い、比較用クロックに変換され、位相比較装置１４０７へ出力される。一方ＲｅｆＣｌｋは、ＤＤＳ１４０６へ入力され、レジスタ１４１４を介して、プロセッサ１２０７から与えられたＤＤＳ−ＴＷに従い、比較用クロックに変換され、位相比較装置１４０７へ出力される。ＤＤＳ１４０５から出力された比較用クロックとＤＤＳ１４０６から出力された比較用クロックを入力された位相比較装置１４０７は、位相差データをアナログデジタルコンバータ１４０８へ出力し、位相差データを入力されたアナログデジタルコンバータ１４０８は、サンプルクロックのタイミングで、位相差データにアナログデジタル変換を行い、送信側ＰｈａｓｅＤａｔａとし、レジスタ１４１６へ出力する。一方、レジスタ１４１４は、送信側パルスカウンタ、更新カウンタ、ＤＤＳ−ＴＷを、サンプルクロックに従い、レジスタ１４１６へ出力する。レジスタ１４１６は遅延素子を介したサンプルクロックに従いＦＩＦＯ１４１５に送信側ＰｈａｓｅＤａｔａ、送信側パルスカウンタ、更新カウンタ、ＤＤＳ−ＴＷを関連付けて、図８に記載の送信側精密クロック比較データとして書込み、ＦＩＦＯ１４１５は、サンプルクロックに従い入力された送信側精密クロック比較データを保持する。プロセッサ１２０７は適宜ＦＩＦＯ１４１５から、送信側精密クロック比較データを読出し、微細な位相変動の傾向を把握する。
【０１４４】
こうして、比較的粗な位相変動の傾向と微細な位相変動の傾向を把握したプロセッサ１２０７は、更新カウンタを１つ増加（インクリメント）して、ＤＤＳ−ＴＷを再計算し、レジスタ１４１４へ出力する（ディジタル設定データ演算手段としての機能）。
【０１４５】
また，１ｐｐｓ検出器１４１３から送信側基準パルス相違データを入力されたプロセッサ１２０７は、送信側精密クロック比較データと送信側基準パルス相違データを合わせて、クロックデータとし、受信側装置へ出力する。また、送信側基準パルス相違データを入力されたプロセッサ１２０７は、共通クロック変換手段１２０２ヘパルス制御信号へ出力し、１ｐｐｓ（共通）のタイミングを制御する（パルス制御手段としての機能）。
【０１４６】
ここで、レジスタ１４１４からＤＤＳ１４０６へのＤＤＳ−ＴＷ書込みはサンプルクロックに同期しており、レジスタ１４１６からＦＩＦＯ１４１５への書込みは遅延素子を介したサンプルクロックに同期している一方で、プロセッサ１２０７からレジスタ１４１４へのＤＤＳ−ＴＷ書込みと、ＦＩＦＯ１４１５からプロセッサ１２０７への送信側精密クロック比較データの読取りはサンプルクロックに同期しておらず、プロセッサ１２０７にとって好適な任意のタイミングで実施できることに注意する。
【０１４７】
図１３に、図１１における受信側装置１１０２の詳細を示す。図１３において、受信側装置１１０２は、周波数制御発振手段１３０１、共通クロック変換手段１３０２、精密クロック比較手段１３０３、受信側入出力タイミング調整手段１３０４、標準クロック比較手段１３０５、外部基準パルス測定手段１３０６、発振周波数制御データ演算手段、周波数確度計測手段、サービスクロック遅延制御手段、パルス制御手段にあたるプロセッサ１３０７、周波数位相調整手段１３０８から構成されている。
【０１４８】
以下、共通クロックと外部基準パルスとクロックデータとサービスクロック遅延制御データを入力された受信側装置１１０２がサービスクロックを生成し、出力する動作を説明する。
【０１４９】
周波数制御発振手段１３０１は、発振周波数制御データを入力され、該発振周波数制御データから生成したクロック（以下、ＳｒｖＣｌｋ）とサービスクロックを出力する。共通クロック変換手段１３０２は、共通クロックを入力され、共通クロックから生成したクロック（以下、ＲｅｆＣｌｋ）と周波数がＲｅｆＣｌｋの１／Ｎであるクロック（以下、サンプルクロック）と、ＲｅｆＣｌｋから生成した周波数が１Ｈｚのクロック（以下、１ｐｐｓ（共通））を出力する。精密クロック比較手段１３０３では、ＳｒｖＣｌｋと第二の周波数位相調整済み共通クロックを入力され、ＳｒｖＣｌｋと第二の周波数位相調整済み共通クロックの微細な位相変動の傾向を測定し、本発明では第三のクロック変動のデータとした、位相変動をデジタル表現したデータ（以下、受信側ＰｈａｓｅＤａｔａ）を生成し、受信側ＰｈａｓｅＤａｔａを受信側入出力タイミング調整手段１３０４に出力する。
【０１５０】
受信側入出力タイミング調整手段１３０４では、受信側ＰｈａｓｅＤａｔａをサンプルクロックの入力されるタイミングでラッチし、受信側ＰｈａｓｅＤａｔａを後に詳細を述べる受信側精密クロック比較データに内包し、プロセッサ１３０７の要求に応じてプロセッサ１３０７へ出力する。
【０１５１】
一方、標準クロック比較手段１３０５では、ＳｒｖＣｌｋとＲｅｆＣｌｋを流用した測定用クロックと１ｐｐｓ（共通）を入力され、ＳｒｖＣｌｋとＲｅｆＣｌｋの比較的粗な位相変動の傾向を測定し、本発明では第四のクロック変動のデータとした、標準クロック比較データとして、プロセッサ１３０７へ出力する。
【０１５２】
プロセッサ１３０７は、入力された精密クロック比較データと標準クロック比較データから、微細な位相変動の傾向と、ＳｒｖＣｌｋとＲｅｆＣｌｋの比較的粗な位相変動の傾向を把握し、受信側ＰｈａｓｅＤａｔａの連続するデータと送信側ＰｈａｓｅＤａｔａの連続するデータを後に詳細を述べるサービスクロック遅延データが指示する時間だけずらした時間軸上で一致させることを目標に、発振手段１３０１へ与える発振周波数制御データを計算し、発振手段１３０１へ出力する（発振周波数制御データ演算手段としての機能）。
【０１５３】
受信側入出力タイミング調整手段１３０４は、プロセッサ１３０７からクロックデータを入力され、サンプルクロックのタイミングに合わせて該クロックデータに内包されるＤＤＳ−ＴＷを周波数位相調整手段１３０８へ出力する。周波数位相調整手段１３０８は、入力されたＤＤＳ−ＴＷを内部で設定し、該ＤＤＳ−ＴＷによって変化した第二の周波数位相調整済み共通クロックを出力する。
【０１５４】
また、外部基準パルス測定手段１３０６は、外部基準パルス（１ｐｐｓ（外部））と１ｐｐｓ（共通）とサンプルクロックを入力され、１ｐｐｓ（外部）と１ｐｐｓ（共通）のタイミングのズレを測定し、後に詳細を述べる受信側基準パルス相違データとしてプロセッサ１３０７へ出力する。
【０１５５】
外部基準パルス測定手段１３０６から受信側基準パルス相違データを入力され、受信側入出力タイミング調整手段１３０４から受信側精密クロック比較データを入力されたプロセッサ１３０７は、受信側基準パルス相違データと送信側装置から送信されたクロックデータに内包される送信側基準パルス相違データを用いて、送信側装置に入力されるサービスクロックと受信側装置で生成されるサービスクロックの時間的ズレとしてサービスクロック遅延データを計測し、受信側精密クロック比較データの一部を重複あるいは廃棄させてサービスクロックの遅延を制御する（サービスクロック遅延制御手段としての機能）。
【０１５６】
また、受信側精密クロック比較データを入力されたプロセッサ１３０７は、受信用精密クロック比較データの送信側パルスカウンタが変化したデータと、受信用精密クロック比較データの受信側パルスカウンタが変化したデータの間にあるデータの個数を観察し、その間にあるデータの個数が急激に変化した場合、送信側装置と受信側装置の１ｐｐｓ（共通）に異常が起こったと判断する（周波数確度計測手段としての機能）。
【０１５７】
また、受信側基準パルス相違データを入力されたプロセッサ１３０７は、共通クロック変換手段１３０２ヘパルス制御信号へ出力し、１ｐｐｓ（共通）のタイミングを制御する（パルス制御手段としての機能）。
【０１５８】
図１５に、図１３における発振手段１３０１の詳細を示す。図１５において、発振手段１３０１は、電圧制御発振器１５０１、周波数変換装置１５０４、周波数変換装置１５０５から構成されている。
【０１５９】
以下、発振周波数制御データを入力された発振手段１３０１がサービスクロックとＳｒｖＣｌｋを生成し、出力する動作を説明する。
【０１６０】
電圧制御発振器１５０１は、発振周波数制御データを入力され、クロック信号を出力する。周波数変換装置１５０４は、クロック信号を入力され、周波数変換処理を行い、サービスクロックを生成し、出力する。周波数変換装置１５０５は、クロック信号を入力され、周波数変換処理を行い、ＳｒｖＣｌｋを生成し、出力する。
【０１６１】
また、図１５に、図１３における共通クロック変換手段１３０２の詳細を示す。図１５において、共通クロック変換手段１３０２は、ＰＨＹ１５０２、ジッタ除去、周波数変換装置１５０３，１／Ｎ１５１１，１ｐｐｓ発生装置１５１２から構成されている。
【０１６２】
以下、共通クロックとパルス制御信号を入力された共通クロック変換手段１３０２がＲｅｆＣｌｋと、サンプルクロックと、１ｐｐｓ（共通）を生成し、出力する動作を説明する。
【０１６３】
ＰＨＹ１５０２は、共通クロックを入力され、クロック信号を抽出し、出力する。ジッタ除去、周波数変換装置１５０３は、クロック信号を入力され、ジッタ除去、周波数変換処理を行い、ＲｅｆＣｌｋを生成し、出力する。１／Ｎ１５１１は、ＲｅｆＣｌｋを入力され、ＲｅｆＣｌｋを分周し、サンプルクロックを生成し、出力する。１ｐｐｓ発生装置１５１２は、サンプルクロックを入力され、サンプルクロックの周波数をｆ（サンプルクロック）とすると、サンプルクロックがｆ（サンプルクロック）回入力される毎に１回サンプルクロックの入力タイミングに合わせて、パルス制御信号に従い、パルス（１ｐｐｓ（共通））を出力する。
【０１６４】
また、図１５に、図１３における精密クロック比較手段１３０３の詳細を示す。図１５において、精密クロック比較手段１３０３は、ＤＤＳ１５０６、位相比較装置１５０８，Ａ／Ｄ１５１０で構成されている。
【０１６５】
以下、ＳｒｖＣｌｋと第二の周波数位相調整済み共通クロックを入力された精密クロック比較手段１３０３が、受信側ＰｈａｓｅＤａｔａを生成し、出力する動作を説明する。
【０１６６】
ＤＤＳ１５０６は、ＳｒｖＣｌｋを入力され、ある固定されたＤＤＳ−ＴＷによって変換される比較用クロックを生成し、出力する。位相比較装置１５０８は、入力される２種類のクロックの位相を比較し、位相差データをアナログ信号として、出力する。Ａ／Ｄ１５１０は、アナログ信号として入力される位相差データをデジタル信号に変換し、受信側ＰｈａｓｅＤａｔａとして出力する。
【０１６７】
また、図１５に、図１３における標準クロック比較手段１３０５の詳細を示す。図１５において、標準クロック比較手段１３０５は、１ｐｐｓ発生装置１５１３，１ｐｐｓ相違検出器１５１４で構成されている。
【０１６８】
以下、ＳｒｖＣｌｋと測定用クロックと１ｐｐｓ（共通）を入力された標準クロック比較手段１３０５が、標準クロック比較データを出力する動作を説明する。
【０１６９】
１ｐｐｓ発生装置１５１３は、ＳｒｖＣｌｋを入力され、ＳｒｖＣｌｋの周波数をｆ（ＳｒｖＣｌｋ）とすると、ＳｒｖＣｌｋがｆ（ＳｒｖＣｌｋ）回入力される毎に１回ＳｒｖＣｌｋの入力タイミングに合わせてパルス（１ｐｐｓ（サービス））を出力する。１ｐｐｓ相違検出器１５１４は、１ｐｐｓ（サービス）と１ｐｐｓ（共通）と測定用クロックを入力され、１ｐｐｓ（サービス）と１ｐｐｓ（共通）の間に測定用クロックが何回入力されたか検出し、標準クロック比較データとして出力する。
【０１７０】
また、図１５に、図１３における外部基準パルス測定手段１３０６の詳細を示す。図１５において、外部基準パルス測定手段１３０６は、１ｐｐｓ相違検出器１５１５で構成されている。
【０１７１】
以下、１ｐｐｓ（外部）と測定用クロックと１ｐｐｓ（共通）を入力された外部基準パルス測定手段１３０６が、受信側基準パルス相違データを出力する動作を説明する。
【０１７２】
１ｐｐｓ相違検出器１５１５は、外部基準パルス（１ｐｐｓ（外部））と１ｐｐｓ（共通）とサンプルクロックを入力され、１ｐｐｓ（外部）と１ｐｐｓ（共通）の間に測定用クロックが何回入力されたか検出し、受信側基準パルス相違データとして出力する。
【０１７３】
また、図１５に、図１３における受信側入出力タイミング調整手段１３０４の詳細を示す。図１５において、受信側入出力タイミング調整手段１３０４は、ＦＩＦＯ１５１６、レジスタ１５１７，ＦＩＦＯ１５１８で構成されている。
【０１７４】
以下、サンプルクロックと１ｐｐｓ（共通）と送信側精密クロック比較データと受信側ＰｈａｓｅＤａｔａを入力された受信側入出力タイミング調整手段１３０４が、受信側ＰｈａｓｅＤａｔａを遅延素子を介したサンプルクロックの入力されるタイミングでラッチし、受信側ＰｈａｓｅＤａｔａを受信側精密クロック比較データに内包し、プロセッサ１３０７の要求に応じてプロセッサ１３０７へ出力し、サンプルクロックのタイミングに合わせて該送信側精密クロック比較データに内包されるＤＤＳ−ＴＷを周波数位相調整手段１３０８（ＤＤＳ１５０７）へ出力する動作を説明する。
【０１７５】
ＦＩＦＯ１５１６は、精密クロック比較データを入力され、精密クロック比較データに内包されるＤＤＳ−ＴＷを、サンプルクロックの入力タイミングに従い、ＤＤＳ１５０７へ出力し、精密クロック比較データに受信側パルスカウンタを添付したデータを、サンプルクロックの入力タイミングに従い、レジスタ１５１７へ出力する。
【０１７６】
ＦＩＦＯ１５１８は、送信側精密クロック比較データと受信側パルスカウンタと受信側ＰｈａｓｅＤａｔａからなるデータを、遅延素子を介したサンプルクロックが定めるタイミングに従い入力され、図１０に図示する受信側パルスカウンタと送信側精密クロック比較データと受信側ＰｈａｓｅＤａｔａからなるデータ（以下、受信側精密クロック比較データ）を、蓄積し、プロセッサ１３０７からの要求に応じて、出力する。
【０１７７】
レジスタ１５１７は、受信側ＰｈａｓｅＤａｔａと送信側精密クロック比較データに受信側パルスカウンタを添付したデータと、遅延素子を介したサンプルクロックを入力され、遅延素子を介したサンプルクロックが入力される直前に入力された送信側精密クロック比較データに受信側パルスカウンタを添付したデータと受信側ＰｈａｓｅＤａｔａを、サンプルクロックが入力されたタイミングに出力する。
【０１７８】
また、図１５を用いて、受信側装置１１０２の動作を説明する。
【０１７９】
図１５において、発振周波数制御データが電圧制御発振器１５０１に与えられると、電圧制御発振器１５０１において、発振周波数制御データに従いクロックが出力され、周波数変換装置１５０４において、周波数の変換が行われ、サービスクロックとして出力され、周波数変換装置１５０５において、周波数の変換が行われ、ＳｒｖＣｌｋとして出力される。
【０１８０】
一方、共通クロックがＰＨＹ１５０２に与えられると、ＰＨＹ１５０２において、共通クロックからクロック信号が抽出され、ジッタ除去、周波数変換装置１５０３において、ジッタの除去と周波数の変換が行われ、ＲｅｆＣｌｋとして出力される。ＳｒｖＣｌｋとＲｅｆＣｌｋは、それぞれＤＤＳ１５０６とＤＤＳ１５０７へ入力され、ＤＤＳ−ＴＷに基づき比較用クロックに加工される。
【０１８１】
ここで、発振周波数制御データの算出は、プロセッサ１３０７において、送信側における比較的粗な位相変動の傾向と、送信側における微細な位相変動の傾向が、それぞれ、受信側における比較的粗な位相変動の傾向と、受信側における微細な位相変動の傾向と一致するように、行われる。
【０１８２】
送信側における比較的粗な位相変動の傾向の把握は、送信側装置から送信されてきたクロックデータに内包されるＤＤＳ−ＴＷの大きな変化を検証することで行われる。
【０１８３】
送信側における微細な位相変動の傾向の把握は、送信側装置から送信されてきたクロックデータに内包される送信側ＰｈａｓｅＤａｔａを用いて行われる。
【０１８４】
受信側における比較的粗な位相変動の傾向の把握は、以下のように行われる。ＳｒｖＣｌｋは１ｐｐｓ発生装置１５１３へ入力され、１ｐｐｓ信号（サービス）とされ、１ｐｐｓ相違検出器１５１４へ入力される。一方ＲｅｆＣｌｋは、分周装置１５１１へ入力され、サンプルクロックとされ、サンプルクロックは１ｐｐｓ発生装置１５１２へ入力され、１ｐｐｓ（共通）とされ、１ｐｐｓ相違検出器１５１４へ入力される。ＳｒｖＣｌｋから生成された１ｐｐｓ（サービス）とＲｅｆＣｌｋから生成された１ｐｐｓ（共通）を入力された１ｐｐｓ相違検出器１５１４は、さらに、ＲｅｆＣｌｋから流用した測定用クロックを入力され、１ｐｐｓ（サービス）と１ｐｐｓ（共通）の間隔を測定用クロックで計測し、標準クロック比較データとしてプロセッサ１３０７へ出力する。プロセッサ１３０７はこの標準クロック比較データを用いて受信側の比較的粗な位相変動の傾向を把握する。
【０１８５】
受信側における微細な位相変動の傾向の把握は、以下のように行われる。ＳｒｖＣｌｋは、ＤＤＳ１５０６へ入力され、予め与えられたＤＤＳ−ＴＷに従い、比較用クロックに変換され、位相比較装置１５０８へ出力される。一方ＲｅｆＣｋは、ＤＤＳ１５０７へ入力され、ＦＩＦＯ１５１６を介して、プロセッサ１３０７から与えられたＤＤＳ−ＴＷに従い、比較用クロックに変換され、位相比較装置１５０８へ出力される。ＤＤＳ１５０６から出力された比較用クロックとＤＤＳ１５０７から出力された比較用クロックを入力された位相比較装置１５０８は、位相差データをアナログデジタルコンバータ１５１０へ出力し、位相差データを入力されたアナログデジタルコンバータ１５１０は、サンプルクロックのタイミングで、位相差データにアナログデジタル変換を行い、受信側ＰｈａｓｅＤａｔａとし、レジスタ１５１７へ出力する。一方、ＦＩＦＯ１５１６は受信側パルスカウンタ、送信側精密クロック比較データを、サンプルクロックに従い、レジスタ１５１７へ出力する。レジスタ１５１７は、入力された受信側ＰｈａｓｅＤａｔａと、送信側精密クロック比較データと受信側パルスカウンタを関連付けたデータ（以下、受信側精密クロック比較データ）を保存し、遅延素子を介したサンプルクロックに従い、ＦＩＦＯ１５１８へ出力する。プロセッサ１３０７は適宜ＦＩＦＯ１５１８から、受信側精密クロック比較データを読出し、微細な位相変動の傾向を把握する。
【０１８６】
こうして、プロセッサ１３０７は、送信側における比較的粗な位相変動の傾向と、送信側における微細な位相変動の傾向と、受信側における比較的粗な位相変動の傾向と、受信側における微細な位相変動の傾向を把握し、送信側における比較的粗な位相変動の傾向と、送信側における微細な位相変動の傾向が、それぞれ、受信側における比較的粗な位相変動の傾向と、受信側における微細な位相変動の傾向と一致するように発振周波数制御データを再計算し、周波数制御発振手段１３０１へ出力する（発振周波数制御データ演算手段の機能）。
【０１８７】
外部基準パルス測定手段１３０６から受信側基準パルス相違データを入力され、受信側入出力タイミング調整手段１３０４から受信側精密クロック比較データを入力されたプロセッサ１３０７は、受信側基準パルス相違データと受信側精密クロック比較データに内包される送信側装置から送信されたクロックデータに内包される送信側基準パルス相違データを用いて、サービスクロック遅延データを計測し、サービスクロックの遅延を制御する（サービスクロック遅延制御手段としての機能）。
【０１８８】
また、受信側精密クロック比較データを入力されたプロセッサ１３０７は、受信用精密クロック比較データの送信側パルスカウンタが変化したデータと、受信用精密クロック比較データの受信側パルスカウンタが変化したデータの間にあるデータの個数を観察し、その間にあるデータの個数が急激に変化した場合、送信側装置と受信側装置の共通クロックに異常が起こったと判断する（周波数確度計測手段としての機能）。
【０１８９】
また、受信側基準パルス相違データを入力されたプロセッサ１３０７は、共通クロック変換手段１３０２ヘパルス制御信号へ出力し、１ｐｐｓ（共通）のタイミングを制御する（パルス制御手段としての機能）。
【０１９０】
ここで、ＦＩＦＯ１５１６からＤＤＳ１５０７へのＤＤＳ−ＴＷ書込みと、ＦＩＦＯ１５１６からレジスタ１５１７への送信側精密クロック比較データと受信側１ｐｐｓの書込みはサンプルクロックに同期しており、レジスタ１５１７からＦＩＦＯ１５１８への書込みはサンプルクロックを遅延させたクロックに同期しており、プロセッサ１３０７からＦＩＦＯ１５１６へのＤＤＳ−ＴＷ書込みと、ＦＩＦＯ１５１８からプロセッサ１３０７への受信側精密クロック比較データの読取りはサンプルクロックに同期しておらず、プロセッサ１３０７にとって好適な任意のタイミングで実施できることに注意する。
【０１９１】
なお、送信側装置及び受信側装置において、共通クロックパルスである１ｐｐｓ（共通）は、外部基準パルスと同期させて生成しても良い。
【０１９２】
【発明の効果】
以上説明したように、本発明においては、次のような効果を奏する。
【０１９３】
本発明の第１の効果は、受信側装置において、送信側装置へ入力されたサービスクロックを高精度に再現できることにある。
【０１９４】
その第一の理由は、送信側装置において、サービスクロックと共通クロックを入力され、演算されたディジタル設定データにより周波数位相調整した第一の周波数位相調整済み共通クロックとサービスクロックとの微細な第一のクロック変動が小さくなるよう、共通クロックとサービスクロックとの比較的粗な第二のクロック変動を把握してディジタル設定データを演算するとともに、第一のクロック変動とディジタル設定データをクロックデータに内包して出力し、受信側装置において、共通クロックとクロックデータを入力され、ディジタル設定データに従い周波数位相調整した周波数位相調整み共通クロックと発振周波数との微細な第三のクロック変動が第一のクロック変動と一致するよう、共通クロックと発振周波数との比較的粗な第四のクロック変動を把握して発振周波数を制御し、サービスクロックを回復し、出力するように構成したので、受信側装置において、送信側装置へ入力されたサービスクロックを高精度に再現できるという効果が得られるためである。
【０１９５】
その第二の理由は、ディジタル設定データを演算する手段と、発振周波数制御データを演算する手段へのデータの入出力を、サンプルクロックと非同期に行い、演算速度の等時性への要求を緩やかにするという効果が得られるためである。
【０１９６】
その第三の理由は、ディジタル設定データの書込みと第一のクロック変動のデータの読込みをサンプルクロックに正確に同期させて行うことができ、書込んだディジタル設定データと第一のクロック変動のデータの対応関係を明確に把握することができるという効果が得られるためである。
【０１９７】
その第四の理由は、ディジタル設定データの書込みと第三のクロック変動のデータの読込みをサンプルクロックに正確に同期させて行うことができ、書込んだディジタル設定データと第三のクロック変動のデータの対応関係を明確に把握することができるという効果が得られるためである。
【０１９８】
その第五の理由は、受信側装置の共通クロック、受信側装置の共通クロックの相違を検出できるという効果が得られるためである。
【０１９９】
本発明の第２の効果は、受信側装置において送信側装置へ入力されたサービスクロックを忠実に再現したクロックと、送信側装置へ入力されたサービスクロックの時間差を測定し、制御できることにある。
【０２００】
その理由は、送信側装置において、送信側装置外から入力される外部基準パルスと共通クロックを分周又は逓倍し生成した送信側共通クロックパルスを比較し、送信側基準パルス相違データとしてクロックデータに含めて出力し、送信側共通クロックパルスの出力時刻を制御し、受信側装置において、外部基準パルスと共通クロックを分周又は逓倍し生成した受信側共通クロックパルスとを比較して受信側基準パルス相違データとし、受信側共通クロックパルスの出力時刻を制御し、送信側基準パルス相違データ、受信側基準パルス相違データなどから、送信側装置に入力されるサービスクロックと受信側装置で生成させるサービスクロックとの時間的ズレを測定して、精密クロック比較データの一部を重複あるいは廃棄し設定することで、送信側装置に入力されるサービスクロックと受信側装置で生成させるサービスクロックとの時間的ズレを制御するようにしたので、受信側装置で生成させるサービスクロックの送信側装置に入力されるサービスクロックからの遅延を制御できるという効果が得られるためである。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態によるサービスクロック伝送システムの構成図
【図２】上記第一の実施の形態における送信側装置の構成図
【図３】上記第一の実施の形態における受信側装置の構成図
【図４】上記第一の実施の形態における送信側装置の詳細を示す構成図
【図５】上記第一の実施の形態における受信側装置の詳細を示す構成図
【図６】上記第一の実施の形態における送信側装置のレジスタで生成されるデータを説明する図
【図７】上記第一の実施の形態における送信側装置のレジスタでのデータの生成手順を示すフローチャート
【図８】上記第一の実施の形態における送信側精密クロック比較データを説明する図
【図９】上記第一の実施の形態におけるクロックデータを説明する図
【図１０】上記第一の実施の形態における受信側精密クロック比較データを説明する図
【図１１】本発明の第二の実施の形態によるサービスクロック伝送システムの構成図
【図１２】上記第二の実施の形態における送信側装置の構成図
【図１３】上記第二の実施の形態における受信側装置の構成図
【図１４】上記第二の実施の形態における送信側装置の詳細を示す構成図
【図１５】上記第二の実施の形態における受信側装置の詳細を示す構成図
【図１６】上記第二の実施の形態におけるクロックデータを説明する図
【図１７】従来例によるサービスクロック伝送（ＳＲＴＳ）システムの構成図
【図１８】上記従来例によるサービスクロック伝送（ＳＲＴＳ）システムにおける送信側装置の構成図
【図１９】上記従来例によるサービスクロック伝送（ＳＲＴＳ）システムにおける受信側装置の構成図
【符号の説明】
１０１…送信側装置
１０２…受信側装置
１０３…共通クロック供給装置
２０１…サービスクロック変換手段
２０２…共通クロック変換手段
２０３…精密クロック比較手段
２０４…標準クロック比較手段
２０６…送信側入出力タイミング調整手段
２０７…ディジタル設定データ演算手段（プロセッサ）
２０８…周波数位相調整手段
３０１…周波数制御発振手段
３０２…共通クロック変換手段
３０３…精密クロック比較手段
３０４…受信側入出力タイミング調整手段
３０５…標準クロック比較手段
３０７…発振周波数制御データ演算手段、周波数確度計測手段（プロセッサ）
３０８…周波数位相調整手段
１１０１…送信側装置
１１０２…受信側装置
１１０３…共通クロック供給装置
１１０４…外部基準パルス供給装置
１２０１…サービスクロック変換手段
１２０２…共通クロック変換手段
１２０３…精密クロック比較手段
１２０４…標準クロック比較手段
１２０５…外部基準パルス測定手段
１２０６…送信側入出力タイミング調整手段
１２０７…ディジタル設定データ演算手段、パルス制御手段（プロセッサ）
１２０８…周波数位相調整手段
１３０１…周波数制御発振手段
１３０２…共通クロック変換手段
１３０３…精密クロック比較手段
１３０４…受信側入出力タイミング調整手段
１３０５…標準クロック比較手段
１３０６…外部基準パルス測定手段
１３０７…発振周波数制御データ演算手段、周波数確度計測手段、サービスクロック遅延制御手段、パルス制御手段（プロセッサ）
１３０８…周波数位相調整手段
【発明の属する技術分野】
本発明は、電子通信に関し、特にサービスクロックを伝送させるシステムの改良に関する。
【０００２】
【従来の技術】
従来のサービスクロック伝送システムの一例が、１９９３年に発行された、非特許文献１に記載されている。図１７に示すように、この従来のサービスクロック伝送システムは、送信側装置１７０１と受信側装置１７０２とＡＴＭネットワーク１７０３から構成されている。
【０００３】
送信側装置１７０１は、サービスクロックとネットワーククロックを入力され、residual time stamp（以下、ＲＴＳ）を出力する。受信側装置１７０２は、ネットワーククロックとＲＴＳを入力され、サービスクロックを出力する。ここで、ネットワーククロックはＡＴＭネットワーク１７０３から送信側装置１７０１と受信側装置１７０２へ入力され、ＲＴＳはＡＴＭネットワーク１７０３を介して伝送される。
【０００４】
図１８に、従来例のサービスクロック伝送システムの送信側装置を示す。従来のサービスクロック伝送システムの送信側装置１７０１は、分周装置１８０１と逓倍装置１８０２とカウンタ装置１８０３とラッチ装置１８０４とで構成されている。分周装置１８０１は、サービスクロックｆｓを入力され、ｆｓを分周したクロック（以下、ｆｓ／Ｎ）を出力する。逓倍装置１８０２はネットワーククロックｆｎを入力され、ｆｎを逓倍したクロックｆｎｘを出力する。カウンタ装置１８０３は、ｆｎｘの一周期でカウントを１つ増加させ、カウンタを出力する。ラッチ装置１８０４はカウンタ装置１８０３からのカウンタを用いて、ｆｓ／Ｎの周期を計測し、その計測値をＲＴＳへ符号化し、出力する。
【０００５】
図１９に、従来例のサービスクロック伝送システムの受信側装置を示す。従来例のサービスクロック伝送システムの受信側装置１７０２は、ＦＩＦＯ装置１９０１と逓倍装置１９０２とカウンタ装置１９０３と比較装置１９０４と別の逓倍装置１９０５とで構成されている。ＦＩＦＯ装置１９０１は、ＲＴＳと比較装置１９０４からのサービスクロックｆｓ／Ｎを入力され、サービスクロックｆｓ／Ｎが入力されると、入力されていたＲＴＳを出力する。逓倍装置１９０２はネットワーククロックｆｎを入力され、ｆｎを逓倍したクロックｆｎｘを出力する。カウンタ装置１９０３は、ｆｎｘの一周期でカウントを１つ増加させ、カウンタを出力する。比較装置１９０４はＲＴＳを復号したデータとカウンタ装置１９０３からのカウントが一致するタイミングに合わせｆｓ／Ｎを発生させる。逓倍装置１９０５はｆｓ／Ｎを入力され、サービスクロックｆｓを出力する。
【０００６】
【非特許文献１】
ＩＴＵ−Ｔ．Ｉ．３６３「Ｂ−ＩＳＤＮ ＡＴＭ アダプテイション・レイヤ（オール）・スペシフィケーション（ADAPTATION LAYER(ALL) SPECIFICATION）」、国際電気通信連合（ＩＴＵ）、１９９３
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来のシステムでは、次のような問題がある。
【０００８】
第１の問題点は、受信側装置において、送信側装置へ入力されたサービスクロックを高精度に再現できないということである。
【０００９】
その理由は、ｆｓ／Ｎの周期をＴｓ、ｆｎｘの周期をｔｎｘと表すと、一般にＴｓはｔｎｘの整数倍ではなく、また、ｆｓ／Ｎの信号とｆｎｘの信号のエッジがズレているため、整数値であるＲＴＳでは、サービスクロックｆｓとネットワーククロックｆｎの関係を正確に把握できず、従って、ＲＴＳを伝送された受信側装置ではサービスクロックを高精度に再現することは不可能だからである。これは、１９９８年にIEEE TRANSACTION ON COMMUNICATIONS,VOL46,NO.1 JANUARYに発表された「Determining Parameters to Minimize Jitter Generation in the SRTS Method」で明らかにされており、受信側装置で出力されるサービスクロックは“Waiting time jitter”と呼ばれるジッタを含む。以下、これらのジッタが発生する仕組みを述べる。
【００１０】
一般的に、Ｔｓ／ｔｎｘ＝Ｍ＋ｐ／ｑ＋εと表現できる。ここで、Ｍは整数、ｐとｑは互いに素である整数、εは無理数であり、ｐ／ｑ＋εは１より小である。ｐ／ｑ＋εが０と仮定すると、ＲＴＳは常に一定（Ｍ）であり、ジッタは発生しない。しかし、この仮定は、Ｔｓ／ｔｎｘが整数値であることを意味しており、現実的ではない。次にεが０と仮定すると、ＲＴＳの値は、ｑ回伝送されるうち、ｐ回がＭ＋１，ｑ−ｐ回がＭ、という列を形成する。例えばｑ＝３，ｐ＝１とすると、・・Ｍ，Ｍ＋１，Ｍ，Ｍ，Ｍ＋１，Ｍ，Ｍ，Ｍ＋１，Ｍ・・となる。この場合、受信側でのｆｓ／Ｎが（比較的短い周期（ｑサイクル）で）周期的に変動し、ジッタが発生する。この比較的短い周期のジッタは、一般的なＰＬＬ（Phase Locked Loop）で取り除けるケースも多い。しかし、この仮定も、Ｔｓ／ｔｎｘが有理数であることを意味しており、現実的ではない。次にεが０でないと仮定すると、εは無理数であるから、無限に続く数列、ｑ１，ｑ２，ｑ３・・を用いて、ε＝１／ｑ１＋１／ｑ２＋１／ｑ３＋・・と表現できる。このとき、ＲＴＳの値は、ｑ１回に一度Ｍ＋１となり、ｑ２回に一度Ｍ＋１となり、以下同様に（比較的長い周期（ｑ１サイクル、ｑ２サイクル、・・）の）ジッタが発生する。
【００１１】
第２の問題点は、受信側装置において送信側装置へ入力されたサービスクロックを再現したクロックと、送信側装置へ入力されたサービスクロックの時間差を制御できないことである。
【００１２】
その理由は、ＲＴＳは時刻情報を含んでおらず、またＲＴＳ情報を含んだＡＴＭセルは、ＡＴＭネットワーク内を伝送される際に伝送遅延が変動するため、ＲＴＳ情報を含んだＡＴＭセルの到着時刻を、受信側装置で時刻情報として利用することが困難なためである。
【００１３】
［発明の目的］
本発明の目的は、受信側装置において、送信側装置へ入力されたサービスクロックを高精度に再現できるサービスクロック伝送システムを提供することにある。また、本発明の他の目的は、受信側装置において、送信側装置へ入力されたサービスクロックを忠実に再現したクロックと、送信側装置へ入力されたサービスクロックの時間差を制御できるサービスクロック伝送システムを提供することにある。
【００１４】
【課題を解決するための手段】
本発明によるサービスクロック伝送システムは、送信側装置に、周波数位相調整手段と、精密クロック比較手段と、標準クロック比較手段と、ディジタル設定データ演算手段とを具備し、受信側装置に、周波数制御発振手段と、周波数位相調整手段と、精密クロック比較手段と、標準クロック比較手段と、発振周波数制御データ演算手段とを具備することを特徴としている。
【００１５】
送信側装置において、周波数位相調整手段は、与えられたディジタル設定データに従い、第一の周波数位相調整済み共通クロックを出力し、精密クロック比較手段は、前記第一の周波数位相調整済み共通クロックとサービスクロックとの微細なクロック変動である第一のクロック変動を測定し、標準クロック比較手段は、共通クロックとサービスクロックとの比較的粗なクロック変動である第二のクロック変動を測定し、ディジタル設定データ演算手段は、第一のクロック変動と第二のクロック変動とを把握し、第一のクロック変動がなるべく小さくなるよう前記ディジタル設定データを演算し、周波数位相調整手段に与え、第一のクロック変動を表すデータと前記ディジタル設定データとをクロックデータに内包し、受信側装置へ伝送し、受信側装置において、周波数制御発振手段は、与えられた発振周波数制御データに従い、発振し、周波数位相調整手段は、クロックデータに内包され伝送されたディジタル設定データに従い、第二の周波数位相調整済み共通クロックを出力し、精密クロック比較手段は、前記第二の周波数位相調整済み共通クロックと前記周波数制御発振手段の発振するクロックとの微細なクロック変動である第三のクロック変動を測定し、標準クロック比較手段は、共通クロックと前記周波数制御発振手段の発生するクロックとの比較的粗なクロック変動である第四のクロック変動を測定し、発振周波数制御データ演算手段は、第三のクロック変動と第四のクロック変動とを把握し、第一のクロック変動と第三のクロック変動とを一致させるクロックを前記周波数制御発振手段に発振させる発振周波数制御データを演算し、周波数制御発振手段に与えるという動作を実行する。これにより、受信側装置において送信側装置へ入力されたサービスクロックを高精度に再現できるようにする。
【００１６】
また、本発明によるサービスクロック伝送システムは、送信側装置内に、送信側入出力タイミング調整手段を具備し、受信側装置内に、受信側入出力タイミング調整手段を具備することを特徴としている。
【００１７】
送信側装置において、送信側入出力タイミング調整手段は、送信側装置内の精密クロック比較手段とのデータ伝送を、共通クロックを分周又は逓倍したサンプルクロックに同期して行い、送信側装置内のディジタル設定データ演算手段とのデータ伝送を、サンプルクロックと非同期に行い、受信側装置において、受信側入出力タイミング調整手段は、受信側装置内の精密クロック比較手段とのデータ伝送を、共通クロックを分周又は逓倍したサンプルクロックに同期して行い、受信側装置内の発振周波数制御データ演算手段との間のデータ伝送を、サンプルクロックと非同期に行うという動作を実行する。これにより、ディジタル設定データ演算手段と、発振周波数制御データ演算手段とをサンプルクロックと非同期に動作できるようにする。
【００１８】
また、本発明によるサービスクロック伝送システムは、送信側入出力タイミング調整手段内に、第一の一時記憶手段と、遅延手段と、第二の一時記憶手段と、ＦＩＦＯ型記憶手段とを具備することを特徴としている。
【００１９】
第一の一時記憶手段は、ディジタル設定データとディジタル設定データ演算手段において前記ディジタル設定データを演算する度に更新される更新カウンタとをディジタル設定データ演算手段から入力され、サンプルクロックが入力される度にディジタル設定データと更新カウンタとを組みにしたデータとディジタル設定データとを出力し、遅延手段は、サンプルクロックを一定時間遅延させて出力し、第二の一時記憶手段は、更新カウンタとディジタル設定データとを第一の一時記憶手段から入力されるとともに、第一のクロック変動のデータを入力され、これらからなる送信側精密クロック比較データを保持し、遅延手段から遅延して出力されたサンプルクロックが入力されると、送信側精密クロック比較データを出力し、ＦＩＦＯ型記憶手段は、第二の一時記憶手段から出力された、送信側精密クロック比較データと送信側精密クロック比較データが入力された順序とを保持し、サンプルクロックとは非同期である要求信号に従い、送信側精密クロック比較データを出力するという動作を実行する。これにより、ディジタル設定データの書込みと第一のクロック変動のデータの読込をサンプルクロックに正確に同期させて行い、書き込んだディジタル設定データと第一のクロック変動のデータの対応関係を明確に把握できるようにする。
【００２０】
また、本発明によるサービスクロック伝送システムは、受信側入出力タイミング調整手段内に、第一のＦＩＦＯ型記憶手段と、遅延手段と、一時記憶手段と、第二のＦＩＦＯ型記憶手段とを具備することを特徴としている。
【００２１】
第一のＦＩＦＯ型記憶手段は、送信側精密クロック比較データを入力され、サンプルクロックが入力される度に送信側精密クロック比較データと送信側精密クロック比較データ内のディジタル設定データとを、送信側精密クロック比較データが入力された順序に従い、出力し、遅延手段は、サンプルクロックを一定時間遅延させて出力させ、一時記憶手段は、送信側精密クロック比較データを第一のＦＩＦＯ型記憶手段から入力されるとともに、第三のクロック変動のデータを入力され、これらからなる受信側精密クロック比較データを保持し、遅延手段から遅延して出力されたサンプルクロックが入力されると、受信側精密クロック比較データを出力し、第二のＦＩＦＯ型記憶手段は、前記一時記憶手段から出力された、受信側精密クロック比較データと受信側精密クロック比較データが入力された順序とを保持し、サンプルクロックとは非同期である要求信号に従い、受信側精密クロック比較データを出力するという動作を実行する。これにより、ディジタル設定データの書込みと第三のクロック変動のデータの読込みをサンプルクロックに正確に同期させて行い、書き込んだディジタル設定データと第三のクロック変動のデータの対応関係を明確に把握できるようにする。
【００２２】
また、本発明によるサービスクロック伝送システムは、送信側入出力タイミング調整手段内に、第一の一時記憶手段と、遅延手段と、第二の一時記憶手段と、ＦＩＦＯ型記憶手段とを具備し、受信側入出力タイミング調整手段内に、第一のＦＩＦＯ型記憶手段と、遅延手段と、一時記憶手段と、第二のＦＩＦＯ型記憶手段とを具備し、受信側装置内に周波数確度計測手段を具備することを特徴としている。
【００２３】
送信側入出力タイミング調整手段内の第一の一時記憶手段は、ディジタル設定データとディジタル設定データ演算手段において前記ディジタル設定データを演算する度に更新される更新カウンタとパルス信号が入力される度に更新される送信側パルスカウンタとを保持し、サンプルクロックが入力される度にディジタル設定データと更新カウンタと送信側パルスカウンタを組みにしたデータとディジタル設定データとを出力し、送信側入出力タイミング調整手段内の遅延手段は、サンプルクロックを一定時間遅延させて出力し、送信側入出力タイミング調整手段内の第二の一時記憶手段は、送信側パルスカウンタと更新カウンタとディジタル設定データとを前記第一の一時記憶手段から入力されるとともに、第一のクロック変動のデータを入力され、これらからなる送信側精密クロック比較データを保持し、前記遅延手段から遅延して出力されたサンプルクロックが入力されると、送信側精密クロック比較データを出力し、送信側入出力タイミング調整手段内のＦＩＦＯ型記憶手段は、前記第二の一時記憶手段から出力された、送信側精密クロック比較データと送信側精密クロック比較データが入力された順序とを保持し、サンプルクロックとは非同期である要求信号に従い、送信側精密クロック比較データを出力し、送信側パルスカウンタを含んだクロックデータを伝送し、受信側入出力タイミング調整手段内の第一のＦＩＦＯ型記憶手段は、送信側精密クロック比較データを入力され、送信側精密クロック比較データとパルス信号が入力される度に更新される受信側パルスカウンタとを保持し、サンプルクロックが入力される度に送信側精密クロック比較データと受信側パルスカウンタを組みにしたデータと送信側精密クロック比較データ内のディジタル設定データとを、送信側精密クロック比較データが入力された順序に従い、出力し、受信側入出力タイミング調整手段内の遅延手段は、サンプルクロックを一定時間遅延させて出力し、受信側入出力タイミング調整手段内の一時記憶手段は、送信側精密クロック比較データと受信側パルスカウンタを組みにしたデータを前記第一のＦＩＦＯ型記憶手段から入力され、第三のクロック変動のデータを入力され、これらからなる受信側精密クロック比較データを保持し、前記遅延手段から遅延して出力されたサンプルクロックが入力されると、前記受信側精密クロック比較データを出力し、受信側入出力タイミング調整手段内の第二のＦＩＦＯ型記憶手段は、前記一時記憶手段から出力された、受信側精密クロック比較データと受信側精密クロック比較データが入力された順序とを保持し、サンプルクロックとは非同期である要求信号に従い、受信側精密クロック比較データを出力し、受信側装置内の周波数確度計測手段は、受信側精密クロック比較データ内の送信側パルスカウンタと受信側精密クロック比較データ内の受信側パルスカウンタから、送信側装置の共通クロックと、受信側装置の共通クロックの時間的ズレを長期間測定し、送信側装置の共通クロックと受信側装置の共通クロックの周波数確度を計測するという動作を実行する。これにより、送信側装置の共通クロックと、受信側装置の共通クロックとの相違を検出できるようにする。
【００２４】
また、本発明によるサービスクロック伝送システムは、送信側装置内に、外部パルス比較手段と、パルス制御手段とを具備し、受信側装置内に、外部パルス比較手段と、パルス制御手段と、サービスクロック遅延制御手段とを具備することを特徴としている。
【００２５】
送信側装置内の外部パルス比較手段は、外部基準パルスと送信側共通クロックパルスとの比較を行い、比較結果を送信側基準パルス相違データとして出力し、送信側基準パルス相違データを含むクロックデータを伝送させ、送信側装置内のパルス制御手段は、送信側共通クロックパルスの出力時刻を制御し、受信側装置内の外部パルス比較手段は、外部基準パルスと受信側共通クロックパルスとの比較を行い、比較結果を受信側基準パルス相違データとして出力し、受信側装置内のパルス制御手段は、受信側共通クロックパルスの出力時刻を制御し、受信側装置内のサービスクロック遅延制御手段は、送信側基準パルス相違データと、受信側基準パルス相違データと、前記受信側精密クロック比較データ内の送信側パルスカウンタと、前記受信側精密クロック比較データ内の受信側パルスカウンタとから、送信側装置に入力されるサービスクロックと受信側装置で生成させるサービスクロックとの時間的ズレを測定し、精密クロック比較データの一部を重複、あるいは廃棄して設定することで、送信側装置に入力されるサービスクロックと受信側装置で生成させるサービスクロックとの時間的ズレを制御するという動作を実行する。これにより、受信側装置で生成させるサービスクロックの送信側装置に入力されるサービスクロックからの遅延を制御できるようにする。
【００２６】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２７】
図１に、本発明の第一の実施の形態としてのサービスクロック伝送システムを示す。
【００２８】
図１において、送信側装置１０１は、サービスクロックと共通クロックを入力され、後に詳細に説明するクロックデータを出力する。受信側装置１０２は、共通クロックとクロックデータを入力され、サービスクロックを出力する。共通クロック供給装置１０３は、送信側装置１０１と受信側装置１０２に共通クロックを供給する。
【００２９】
図１において、サービスクロックと共通クロックが送信側装置１０１に与えられると、送信側装置１０１は、共通クロックを用いて、受信側装置１０２でサービスクロックを回復するために必要となるデータを、クロックデータとして生成し、受信側装置１０２へ伝送させる。
【００３０】
受信側装置１０２では、共通クロックとクロックデータが与えられると、共通クロックとクロックデータから、サービスクロックを回復し、出力する。
【００３１】
図１の共通クロック供給装置１０３は、ディジタル網における網同期供給装置等を用いることができ、共通クロックとして網同期供給装置が供給する網同期信号を用いることができ、当業者にとってよく知られているので、その詳細な構成は省略する。
【００３２】
図２に、図１における送信側装置１０１の詳細を示す。図２において、送信側装置１０１は、サービスクロック変換手段２０１、共通クロック変換手段２０２、精密クロック比較手段２０３、標準クロック比較手段２０４、送信側入出力タイミング調整手段２０６、ディジタル設定データ演算手段２０７（以下、プロセッサ２０７）、及び周波数位相調整手段２０８から構成されている。
【００３３】
以下、サービスクロックと共通クロックを入力された送信側装置１０１が後に詳細を述べるクロックデータを生成し、受信側装置１０２へ送出する動作を説明する。
【００３４】
サービスクロック変換手段２０１は、サービスクロックを入力され、サービスクロックから生成したクロック（以下、ＳｒｖＣｌｋ）を出力する。共通クロック変換手段２０２は、共通クロックを入力され、共通クロックから生成したクロック（以下、ＲｅｆＣｌｋ）と周波数がＲｅｆＣｌｋの１／Ｎであるクロック（以下、サンプルクロック）と、本発明では送信側共通クロックパルスとした、ＲｅｆＣｌｋから生成した周波数が１Ｈｚのクロック（以下、１ｐｐｓ（共通））を出力する。
【００３５】
精密クロック比較手段２０３では、ＳｒｖＣｌｋと第一の周波数位相調整済み共通クロックを入力され、ＳｒｖＣｌｋと第一の周波数位相調整済み共通クロックの微細な（精緻もしくは精密な）位相変動の傾向を測定し、本発明において第一のクロック変動のデータとした、位相変動をデジタル表現したデータ（以下、送信側ＰｈａｓｅＤａｔａ）を生成し、送信側ＰｈａｓｅＤａｔａを送信側入出力タイミング調整手段２０６に出力する。
【００３６】
送信側入出力タイミング調整手段２０６では、送信側ＰｈａｓｅＤａｔａをサンプルクロックの入力されるタイミングでラッチし、送信側ＰｈａｓｅＤａｔａを後に詳細を述べる送信側精密クロック比較データに内包し、プロセッサ２０７の要求に応じてプロセッサ２０７へ出力する。
【００３７】
一方、標準クロック比較手段２０４では、ＳｒｖＣｌｋとサンプルクロックと１ｐｐｓ（共通）を入力され、ＳｒｖＣｌｋとＲｅｆＣｌｋの比較的粗な（大ざっぱな）位相変動の傾向を測定し、本発明において第二のクロック変動のデータとした、後に詳細を述べる標準クロック比較データとしてプロセッサ２０７へ出力する。
【００３８】
プロセッサ２０７は、入力された送信側精密クロック比較データと標準クロック比較データから、微細な位相変動の傾向と、ＳｒｖＣｌｋとＲｅｆＣｌｋの比較的粗な位相変動の傾向を把握し、送信側ＰｈａｓｅＤａｔａが０となることを目標に、本発明ではディジタル設定データとした、精密クロック比較手段２０３へ与えるパラメータＤＤＳ−ＴＷを計算し、送信側入出力タイミング調整手段２０６へ出力する（ディジタル設定データ演算手段としての機能）。
【００３９】
送信側入出力タイミング調整手段２０６は、プロセッサ２０７からＤＤＳ−ＴＷを入力され、サンプルクロックのタイミングに合わせて該ＤＤＳ−ＴＷを周波数位相調整手段２０８へ出力する。
【００４０】
周波数位相調整手段２０８は、入力されたＤＤＳ−ＴＷを内部で設定し、該ＤＤＳ−ＴＷによって変化した第一の周波数位相調整済み共通クロックを出力する。
【００４１】
送信側入出力タイミング調整手段２０６から送信側精密クロック比較データを入力されたプロセッサ２０７は、送信側基準パルス相違データと送信側精密クロック比較データを合成し、クロックデータとし、受信側装置１０２へ送出する。
【００４２】
図４に、図２におけるサービスクロック変換手段２０１の詳細を示す。図４において、サービスクロック変換手段２０１は、フィジカルレイヤインターフェイス（以下、ＰＨＹ）４０１、ジッタ除去、周波数変換装置４０３から構成されている。
【００４３】
以下、サービスクロックを入力されたサービスクロック変換手段２０１がＳｒｖＣｌｋを生成し、出力する動作を説明する。
【００４４】
ＰＨＹ４０１は、サービスクロックを入力され、クロック信号を抽出し、出力する。ジッタ除去、周波数変換装置４０３は、クロック信号を入力され、ジッタ除去、周波数変換処理を行い、ＳｒｖＣｌｋを生成し、出力する。
【００４５】
また、図４に、図２における共通クロック変換手段２０２の詳細を示す。図４において、共通クロック変換手段２０２は、ＰＨＹ４０２、ジッタ除去、周波数変換装置４０４、分周装置４０９（以下、１／Ｎ）、１ｐｐｓ発生装置４１０から構成されている。
【００４６】
以下、共通クロックを入力された共通クロック変換手段２０２がＲｅｆＣｌｋと、サンプルクロックに従い、１ｐｐｓ（共通）を生成し、出力する動作を説明する。
【００４７】
ＰＨＹ４０２は、共通クロックを入力され、クロック信号を抽出し、出力する。ジッタ除去、周波数変換装置４０４は、クロック信号を入力され、ジッタ除去、周波数変換処理を行い、ＲｅｆＣｌｋを生成し、出力する。１／Ｎ４０９は、ＲｅｆＣｌｋを入力され、ＲｅｆＣｌｋを分周し、サンプルクロックを生成し、出力する。１ｐｐｓ発生装置４１０は、サンプルクロックを入力され、サンプルクロックの周波数をｆ（サンプルクロック）とすると、サンプルクロックがｆ（サンプルクロック）回入力される毎に１回サンプルクロックの入力タイミングに合わせて１ｐｐｓ（共通）を出力する。
【００４８】
また、図４に、図２における精密クロック比較手段２０３の詳細を示す。図４において、精密クロック比較手段２０３は、ダイレクトディジタルシンセサイザ（以下、ＤＤＳ）４０５、位相比較装置４０７、アナログディジタルコンバータ（以下、Ａ／Ｄ）４０８で構成されている。
【００４９】
以下、ＳｒｖＣｌｋと第一の周波数位相調整済み共通クロックを入力された精密クロック比較手段２０３が、送信側ＰｈａｓｅＤａｔａを生成し、出力する動作を説明する。
【００５０】
ＤＤＳ４０５は、ＳｒｖＣｌｋを入力され、ある固定されたＤＤＳ−ＴＷによって変換される比較用クロックを生成し、出力する。位相比較装置４０７は、入力される比較用クロックと第一の周波数位相調整済み共通クロックの位相を比較し、位相差データをアナログ信号として、出力する。Ａ／Ｄ４０８は、アナログ信号として入力される位相差データをデジタル信号に変換し、送信側ＰｈａｓｅＤａｔａとして出力する。
【００５１】
また、図４に、図２における標準クロック比較手段２０４の詳細を示す。図４において、標準クロック比較手段２０４は、１ｐｐｓ発生装置４１１，１ｐｐｓ相違検出器４１２で構成されている。
【００５２】
以下、ＳｒｖＣｌｋと測定用クロック（ここでは、ＲｅｆＣｌｋを流用する）と１ｐｐｓ（共通）を入力された標準クロック比較手段２０４が、第二のクロック変動のデータを出力する動作を説明する。
【００５３】
１ｐｐｓ発生装置４１１は、ＳｒｖＣｌｋを入力され、ＳｒｖＣｌｋの周波数をｆ（ＳｒｖＣｌｋ）とすると、ＳｒｖＣｌｋがｆ（ＳｒｖＣｌｋ）回入力される毎に１回ＳｒｖＣｌｋの入力タイミングに合わせて１ｐｐｓ（サービス）を出力する。１ｐｐｓ相違検出器４１２は、１ｐｐｓ（サービス）と１ｐｐｓ（共通）と測定用クロックを入力され、１ｐｐｓ（サービス）と１ｐｐｓ（共通）の間に測定用クロックが何回入力されたか検出し、第二のクロック変動のデータとして出力する。
【００５４】
また、図４に、図２における送信側入出力タイミング調整手段２０６の詳細が示す。図４において、送信側入出力タイミング調整手段２０６は、レジスタ４１４，ＦＩＦＯ４１５、レジスタ４１６で構成されている。
【００５５】
以下、サンプルクロックと１ｐｐｓ（共通）とＤＤＳ−ＴＷと更新カウンタと送信側ＰｈａｓｅＤａｔａを入力された送信側入出力タイミング調整手段２０６が、送信側ＰｈａｓｅＤａｔａを遅延素子を介したサンプルクロックの入力されるタイミングでラッチし、送信側ＰｈａｓｅＤａｔａを送信側精密クロック比較データに内包し、プロセッサ２０７の要求に応じてプロセッサ２０７へ出力し、サンプルクロックのタイミングに合わせて該ＤＤＳ−ＴＷをＤＤＳ４０６へ出力する動作を説明する。
【００５６】
レジスタ４１４は、ＤＤＳ−ＴＷと１ｐｐｓ（共通）とサンプルクロックを入力され、ＤＤＳ−ＴＷと、図６に図示する送信側パルスカウンタと更新カウンタとＤＤＳ−ＴＷの３組からなるデータを、図７に図示する手順に従い生成し、サンプルクロックの入力タイミングに従い、出力する。
【００５７】
図７において、Ｓ７１では、サンプルクロックが入力されるまで待機する。Ｓ７１において、サンプルクロックが入力されるとＳ７２へ進み、１ｐｐｓ（共通）が同時に入力されたかどうか判別する。Ｓ７２において、１ｐｐｓ（共通）が同時に入力されていればＳ７３へ進み、１ｐｐｓ（共通）が同時に入力されていなければＳ７４へ進む。Ｓ７３では、送信側パルスカウンタを増加させ、Ｓ７４では、上述の手順に従い更新されたＤＤＳ−ＴＷと３組のデータを出力し、Ｓ７１へ進む。
【００５８】
ＦＩＦＯ４１５は、図６に図示する送信側カウンタと更新カウンタとＤＤＳ−ＴＷの３組からなるデータと、送信側ＰｈａｓｅＤａｔａを、遅延素子を介したサンプルクロックが定めるタイミングに従い入力され、図８に図示する送信側精密クロック比較データを蓄積し、プロセッサ２０７からの要求に応じて、出力する。
【００５９】
また、図４を用いて、送信側装置１０１の動作を説明する。
【００６０】
図４において、サービスクロックがＰＨＹ４０１に与えられると、ＰＨＹ４０１において、サービスクロックからクロック信号が抽出され、ジッタ除去、周波数変換装置４０３において、ジッタの除去と周波数の変換が行われ、ＳｒｖＣｌｋとして出力される。一方、共通クロックがＰＨＹ４０２に与えられると、ＰＨＹ４０２において、共通クロックからクロック信号が抽出され、ジッタ除去、周波数変換装置４０４において、ジッタの除去と周波数の変換が行われ、ＲｅｆＣｌｋとして出力される。
【００６１】
ここで、ＳｒｖＣｌｋとＲｅｆＣｌｋは、周波数が名目上同等の信号となるよう加工されているが、サービスクロックと共通クロックが一般に異なるクロックから生成されているため、周波数確度、ジッタ、ワンダ、ドリフト、位相雑音などの特性が異なることに注意する。
【００６２】
ＳｒｖＣｌｋとＲｅｆＣｌｋは、それぞれＤＤＳ４０５とＤＤＳ４０６へ入力され、ＤＤＳ−ＴＷに基づき比較用クロックに加工される。ここで、ＤＤＳ４０６のＤＤＳ−ＴＷは、ＤＤＳ４０５から出力される比較用クロックと、ＤＤＳ４０５から出力される比較用クロック（第一の周波数位相調整済み共通クロック）が、周波数確度、ジッタ、ワンダ、ドリフト、位相雑音などの特性が同等となるよう、調整されている。このＤＤＳ４０６のＤＤＳ−ＴＷの算出は、プロセッサ２０７において、比較的粗な位相変動の傾向と、微細な位相変動の傾向を把握し行われる。
【００６３】
比較的粗な位相変動の傾向の把握は、以下のように行われる。ＳｒｖＣｌｋは１ｐｐｓ発生装置４１１へ入力され、１ｐｐｓ信号（サービス）とされ、１ｐｐｓ相違検出器４１２へ入力される。一方ＲｅｆＣｌｋは、分周装置４０９へ入力され、サンプルクロックとされ、サンプルクロックは１ｐｐｓ発生装置４１０へ入力され、１ｐｐｓ（共通）とされ、１ｐｐｓ相違検出器４１２へ入力される。ＳｒｖＣｌｋから生成された１ｐｐｓ（サービス）とＲｅｆＣｌｋから生成された１ｐｐｓ（共通）を入力された１ｐｐｓ相違検出器４１２は、さらに、ＲｅｆＣｌｋから流用した測定用クロックを入力され、１ｐｐｓ（サービス）と１ｐｐｓ（共通）の間隔を測定用クロックで計測し、標準クロック比較データとしてプロセッサ２０７へ出力する。プロセッサ２０７はこの標準クロック比較データを用いて比較的粗な位相変動の傾向を把握する。
【００６４】
一方、微細な位相変動の傾向の把握は、以下のように行われる。ＳｒｖＣｌｋは、ＤＤＳ４０５へ入力され、予め与えられたＤＤＳ−ＴＷに従い、比較用クロックに変換され、位相比較装置４０７へ出力される。一方ＲｅｆＣｌｋは、ＤＤＳ４０６へ入力され、レジスタ４１４を介して、プロセッサ２０７から与えられたＤＤＳ−ＴＷに従い、比較用クロックに変換され、位相比較装置４０７へ出力される。ＤＤＳ４０５から出力された比較用クロックとＤＤＳ４０６から出力された比較用クロックを入力された位相比較装置４０７は、位相差データをアナログデジタルコンバータ４０８へ出力し、位相差データを入力されたアナログデジタルコンバータ４０８は、サンプルクロックのタイミングで、位相差データにアナログデジタル変換を行い、送信側ＰｈａｓｅＤａｔａとし、レジスタ４１６へ出力する。一方、レジスタ４１４は、送信側パルスカウンタ、更新カウンタ、ＤＤＳ−ＴＷを、サンプルクロックに従い、レジスタ４１６へ出力する。レジスタ４１６は遅延素子を介したサンプルクロックに従いＦＩＦＯ４１５に送信側ＰｈａｓｅＤａｔａ、送信側パルスカウンタ、更新カウンタ、ＤＤＳ−ＴＷを関連付けて、図８に記載の送信側精密クロック比較データとして書込み、ＦＩＦＯ４１５は、サンプルクロックに従い入力された送信側精密クロック比較データを保持する。プロセッサ２０７は適宜ＦＩＦＯ４１５から、送信側精密クロック比較データを読出し、微細な位相変動の傾向を把握する。
【００６５】
こうして、比較的粗な位相変動の傾向と微細な位相変動の傾向を把握したプロセッサ２０７は、これらの傾向を反映させてＤＤＳ−ＴＷを再計算し、更新カウンタを１つ増加（インクリメント）して、レジスタ４１４へ出力する（ディジタル設定データ演算手段としての機能）。
【００６６】
また、プロセッサ２０７は、送信側精密クロック比較データを、クロックデータとし、受信側装置へ出力する。ここで、レジスタ４１４からＤＤＳ４０６へのＤＤＳ−ＴＷの書込みはサンプルクロックに同期しており、レジスタ４１６からＦＩＦＯ４１５への書込みは遅延素子を介したサンプルクロックに同期している一方で、プロセッサ２０７からレジスタ４１４へのＤＤＳ−ＴＷの書込みと、ＦＩＦＯ４１５からプロセッサ２０７への送信側精密クロック比較データの読取りはサンプルクロックに同期しておらず、プロセッサ２０７にとって好適な任意のタイミングで実施できることに注意する。
【００６７】
図３に、図１における受信側装置１０２の詳細を示す。図３において、受信側装置１０２は、周波数制御発振手段３０１、共通クロック変換手段３０２、精密クロック比較手段３０３、受信側入出力タイミング調整手段３０４、標準クロック比較手段３０５、発振周波数制御データ演算手段、周波数確度計測手段にあたるプロセッサ３０７、及び周波数位相調整手段１３０８から構成されている。
【００６８】
以下、共通クロックとクロックデータを入力された受信側装置１０２がサービスクロックを生成し、出力する動作を説明する。
【００６９】
周波数制御発振手段３０１は、発振周波数制御データを入力され、該発振周波数制御データから生成したクロック（以下、ＳｒｖＣｌｋ）とサービスクロックを出力する。共通クロック変換手段３０２は、共通クロックを入力され、共通クロックから生成したクロック（以下、ＲｅｆＣｌｋ）と周波数がＲｅｆＣｌｋの１／Ｎであるクロック（以下、サンプルクロック）と、ＲｅｆＣｌｋから生成した周波数が１Ｈｚのクロック（以下、１ｐｐｓ（共通））を出力する。
【００７０】
精密クロック比較手段３０３では、ＳｒｖＣｌｋと第二の周波数位相調整済み共通クロックを入力され、ＳｒｖＣｌｋと第二の周波数位相調整済み共通クロックの微細な位相変動の傾向を測定し、本発明では第三のクロック変動のデータとした、位相変動をデジタル表現したデータ（以下、受信側ＰｈａｓｅＤａｔａ）を生成し、受信側ＰｈａｓｅＤａｔａを受信側入出力タイミング調整手段３０４に出力する。
【００７１】
受信側入出力タイミング調整手段３０４では、受信側ＰｈａｓｅＤａｔａをサンプルクロックの入力されるタイミングでラッチし、受信側ＰｈａｓｅＤａｔａを後に詳細を述べる受信側精密クロック比較データに内包し、プロセッサ３０７の要求に応じてプロセッサ３０７へ出力する。
【００７２】
一方、標準クロック比較手段３０５では、ＳｒｖＣｌｋとＲｅｆＣｌｋを流用した測定用クロックと１ｐｐｓ（共通）を入力され、ＳｒｖＣｌｋとＲｅｆＣｌｋの比較的粗な位相変動の傾向を測定し、本発明では第四のクロック変動のデータとした、標準クロック比較データとして、プロセッサ３０７へ出力する。
【００７３】
プロセッサ３０７は、入力された精密クロック比較データと標準クロック比較データから、微細な位相変動の傾向と、ＳｒｖＣｌｋとＲｅｆＣｌｋの比較的粗な位相変動の傾向を把握し、受信側ＰｈａｓｅＤａｔａの連続するデータと送信側ＰｈａｓｅＤａｔａの連続するデータを一致させることを目標に、発振手段３０１へ与える発振周波数制御データを計算し、発振手段３０１へ出力する（発振周波数制御データ演算手段としての機能）。
【００７４】
受信側入出力タイミング調整手段３０４は、プロセッサ３０７からクロックデータを入力され、サンプルクロックのタイミングに合わせて該クロックデータに内包されるＤＤＳ−ＴＷを周波数位相調整手段３０８へ出力する。周波数位相調整手段３０８は、入力されたＤＤＳ−ＴＷを内部で設定し、該ＤＤＳ−ＴＷによって変化した第二の周波数位相調整済み共通クロックを出力する。
【００７５】
また、受信側精密クロック比較データを入力されたプロセッサ３０７は、受信用精密クロック比較データの送信側パルスカウンタが変化したデータと、受信用精密クロック比較データの受信側パルスカウンタが変化したデータの間にあるデータの個数を観察し、その間にあるデータの個数が急激に変化した場合、送信側装置と受信側装置の１ｐｐｓ（共通）に異常が起こったと判断する（周波数確度計測手段としての機能）。
【００７６】
図５に、図３における発振手段３０１の詳細を示す。図５において、発振手段３０１は、電圧制御発振器５０１、周波数変換装置５０４、周波数変換装置５０５から構成されている。
【００７７】
以下、発振周波数制御データを入力された発振手段３０１がサービスクロックとＳｒｖＣｌｋを生成し、出力する動作を説明する。
【００７８】
電圧制御発振器５０１は、発振周波数制御データを入力され、クロック信号を出力する。周波数変換装置５０４は、クロック信号を入力され、周波数変換処理を行い、サービスクロックを生成し、出力する。周波数変換装置５０５は、クロック信号を入力され、周波数変換処理を行い、ＳｒｖＣｌｋを生成し、出力する。
【００７９】
また、図５に、図３における共通クロック変換手段３０２の詳細を示す。図５において、共通クロック変換手段３０２は、ＰＨＹ５０２、ジッタ除去、周波数変換装置５０３，１／Ｎ５１１，１ｐｐｓ発生装置５１２から構成されている。
【００８０】
以下、共通クロックを入力された共通クロック変換手段３０２がＲｅｆＣｌｋと、サンプルクロックと、１ｐｐｓ（共通）を生成し、出力する動作を説明する。
【００８１】
ＰＨＹ５０２は、共通クロックを入力され、クロック信号を抽出し、出力する。ジッタ除去、周波数変換装置５０３は、クロック信号を入力され、ジッタ除去、周波数変換処理を行い、ＲｅｆＣｌｋを生成し、出力する。１／Ｎ５１１は、ＲｅｆＣｌｋを入力され、ＲｅｆＣｌｋを分周し、サンプルクロックを生成し、出力する。１ｐｐｓ発生装置５１２は、サンプルクロックを入力され、サンプルクロックの周波数をｆ（サンプルクロック）とすると、サンプルクロックがｆ（サンプルクロック）回入力される毎に１回サンプルクロックの入力タイミングに合わせて、１ｐｐｓ（共通）を出力する。
【００８２】
また、図５に、図３における精密クロック比較手段３０３の詳細を示す。図５において、精密クロック比較手段３０３は、ＤＤＳ５０６、位相比較装置５０８、Ａ／Ｄ５１０で構成されている。
【００８３】
以下、ＳｒｖＣｌｋと第二の周波数位相調整済み共通クロックを入力された精密クロック比較手段３０３が、受信側ＰｈａｓｅＤａｔａを生成し、出力する動作を説明する。
【００８４】
ＤＤＳ５０６は、ＳｒｖＣｌｋを入力され、ある固定されたＤＤＳ−ＴＷによって変換される比較用クロックを生成し、出力する。位相比較装置５０８は、入力される２種類のクロックの位相を比較し、位相差データをアナログ信号として、出力する。Ａ／Ｄ５１０は、アナログ信号として入力される位相差データをデジタル信号に変換し、受信側ＰｈａｓｅＤａｔａとして出力する。
【００８５】
また、図５に、図３における標準クロック比較手段３０５の詳細を示す。図５において、標準クロック比較手段３０５は、１ｐｐｓ発生装置５１３，１ｐｐｓ相違検出器５１４で構成されている。
【００８６】
以下、ＳｒｖＣｌｋと測定用クロックと１ｐｐｓ（共通）を入力された標準クロック比較手段３０５が、標準クロック比較データを出力する動作を説明する。
【００８７】
１ｐｐｓ発生装置５１３は、ＳｒｖＣｌｋを入力され、ＳｒｖＣｌｋの周波数をｆ（ＳｒｖＣｌｋ）とすると、ＳｒｖＣｌｋがｆ（ＳｒｖＣｌｋ）回入力される毎に１回ＳｒｖＣｌｋの入力タイミングに合わせて１ｐｐｓ（サービス）を出力する。１ｐｐｓ相違検出器５１４は、１ｐｐｓ（サービス）と１ｐｐｓ（共通）と測定用クロックを入力され、１ｐｐｓ（サービス）と１ｐｐｓ（共通）の間に測定用クロックが何回入力されたか検出し、標準クロック比較データとして出力する。
【００８８】
また、図５に、図３における受信側入出力タイミング調整手段３０４の詳細を示す。図５において、受信側入出力タイミング調整手段３０４は、ＦＩＦＯ５１６、レジスタ５１７，ＦＩＦＯ５１８で構成されている。
【００８９】
以下、サンプルクロックと１ｐｐｓ（共通）と送信側精密クロック比較データと受信側ＰｈａｓｅＤａｔａを入力された受信側入出力タイミング調整手段３０４が、受信側ＰｈａｓｅＤａｔａを遅延素子を介したサンプルクロックの入力されるタイミングでラッチし、受信側ＰｈａｓｅＤａｔａを受信側精密クロック比較データに内包し、プロセッサ３０７の要求に応じてプロセッサ３０７へ出力し、サンプルクロックのタイミングに合わせて該送信側精密クロック比較データに内包されるＤＤＳ−ＴＷを周波数位相調整手段３０８（ＤＤＳ５０７）へ出力する動作を説明する。
【００９０】
ＦＩＦＯ５１６は、精密クロック比較データを入力され、精密クロック比較データに内包されるＤＤＳ−ＴＷを、サンプルクロックの入力タイミングに従い、ＤＤＳ５０７へ出力し、精密クロック比較データに受信側パルスカウンタを添付したデータを、サンプルクロックの入力タイミングに従い、レジスタ５１７へ出力する。ＦＩＦＯ５１８は、送信側精密クロック比較データと受信側パルスカウンタと受信側ＰｈａｓｅＤａｔａからなるデータを、遅延素子を介したサンプルクロックが定めるタイミングに従い入力され、図１０に図示する受信側パルスカウンタと送信側精密クロック比較データと受信側ＰｈａｓｅＤａｔａからなるデータ（以下、受信側精密クロック比較データ）を、蓄積し、プロセッサ３０７からの要求に応じて、出力する。レジスタ５１７は、受信側ＰｈａｓｅＤａｔａと送信側精密クロック比較データに受信側パルスカウンタを添付したデータと、遅延素子を介したサンプルクロックを入力され、遅延素子を介したサンプルクロックが入力される直前に入力された送信側精密クロック比較データに受信側パルスカウンタを添付したデータと受信側ＰｈａｓｅＤａｔａを、サンプルクロックが入力されたタイミングに出力する。
【００９１】
また、図５を用いて、受信側装置１０２の動作を説明する。
【００９２】
図５において、発振周波数制御データが電圧制御発振器５０１に与えられると、電圧制御発振器５０１において、発振周波数制御データに従いクロックが出力され、周波数変換装置５０４において、周波数の変換が行われ、サービスクロックとして出力され、周波数変換装置５０５において、周波数の変換が行われ、ＳｒｖＣｌｋとして出力される。
【００９３】
一方、共通クロックがＰＨＹ５０２に与えられると、ＰＨＹ５０２において、共通クロックからクロック信号が抽出され、ジッタ除去、周波数変換装置５０３において、ジッタの除去と周波数の変換が行われ、ＲｅｆＣｌｋとして出力される。ＳｒｖＣｌｋとＲｅｆＣｌｋは、それぞれＤＤＳ５０６とＤＤＳ５０７へ入力され、ＤＤＳ−ＴＷに基づき比較用クロックに加工される。
【００９４】
ここで、発振周波数制御データの算出は、プロセッサ３０７において、送信側における比較的粗な位相変動の傾向と、送信側における微細な位相変動の傾向が、それぞれ、受信側における比較的粗な位相変動の傾向と、受信側における微細な位相変動の傾向と一致するように、行われる。
【００９５】
送信側における比較的粗な位相変動の傾向の把握は、送信側装置から送信されてきたクロックデータに内包されるＤＤＳ−ＴＷの値の大きな変化を検証することで行われる。送信側における微細な位相変動の傾向の把握は、送信側装置から送信されてきたクロックデータに内包される送信側ＰｈａｓｅＤａｔａを用いて行われる。
【００９６】
受信側における比較的粗な位相変動の傾向の把握は、以下のように行われる。ＳｒｖＣｌｋは１ｐｐｓ発生装置５１３へ入力され、１ｐｐｓ信号（サービス）とされ、１ｐｐｓ相違検出器５１４へ入力される。一方ＲｅｆＣｌｋは、分周装置５１１へ入力され、サンプルクロックとされ、サンプルクロックは１ｐｐｓ発生装置５１２へ入力され、１ｐｐｓ（共通）とされ、１ｐｐｓ相違検出器５１４へ入力される。ＳｒｖＣｌｋから生成された１ｐｐｓ（サービス）とＲｅｆＣｌｋから生成された１ｐｐｓ（共通）を入力された１ｐｐｓ相違検出器５１４は、さらに、ＲｅｆＣｌｋから流用した測定用クロックを入力され、１ｐｐｓ（サービス）と１ｐｐｓ（共通）の間隔を測定用クロックで計測し、標準クロック比較データとしてプロセッサ３０７へ出力する。プロセッサ３０７はこの標準クロック比較データを用いて受信側の比較的粗な位相変動の傾向を把握する。
【００９７】
受信側における微細な位相変動の傾向の把握は、以下のように行われる。ＳｒｖＣｌｋは、ＤＤＳ５０６へ入力され、予め与えられたＤＤＳ−ＴＷに従い、比較用クロックに変換され、位相比較装置５０８へ出力される。一方ＲｅｆＣｌｋは、ＤＤＳ５０７へ入力され、ＦＩＦＯ５１６を介して、プロセッサ３０７から与えられたＤＤＳ−ＴＷに従い、比較用クロックに変換され、位相比較装置５０８へ出力される。ＤＤＳ５０６から出力された比較用クロックとＤＤＳ５０７から出力された比較用クロックを入力された位相比較装置５０８は、位相差データをアナログデジタルコンバータ５１０へ出力し、位相差データを入力されたアナログデジタルコンバータ５１０は、サンプルクロックのタイミングで、位相差データにアナログデジタル変換を行い、受信側ＰｈａｓｅＤａｔａとし、レジスタ５１７へ出力する。一方、ＦＩＦＯ５１６は受信側パルスカウンタ、送信側精密クロック比較データを、サンプルクロックに従い、レジスタ５１７へ出力する。レジスタ５１７は、入力された受信側ＰｈａｓｅＤａｔａと、送信側精密クロック比較データと受信側１ｐｐｓを関連付けたデータ（以下、受信側精密クロック比較データ）を保存し、遅延素子を介したサンプルクロックに従い、ＦＩＦＯ５１８へ出力する。プロセッサ３０７は適宜ＦＩＦＯ５１８から、受信側精密クロック比較データを読出し、微細な位相変動の傾向を把握する。
【００９８】
こうして、プロセッサ３０７は、送信側における比較的粗な位相変動の傾向と、送信側における微細な位相変動の傾向と、受信側における比較的粗な位相変動の傾向と、受信側における微細な位相変動の傾向を把握し、送信側における比較的粗な位相変動の傾向と、送信側における微細な位相変動の傾向が、それぞれ、受信側における比較的粗な位相変動の傾向と、受信側における微細な位相変動の傾向と一致するように発振周波数制御データを再計算し、周波数制御発振手段３０１へ出力する（発振周波数制御データ演算手段の機能）。
【００９９】
また、受信側精密クロック比較データを入力されたプロセッサ３０７は、受信用精密クロック比較データの送信側パルスカウンタが変化したデータと、受信用精密クロック比較データの受信側パルスカウンタが変化したデータの間にあるデータの個数を観察し、その間にあるデータの個数が急激に変化した場合、送信側装置と受信側装置の共通クロックに異常が起こったと判断する（周波数確度計測手段としての機能）。
【０１００】
ここで、ＦＩＦＯ５１６からＤＤＳ５０７へのＤＤＳ−ＴＷの書込みと、ＦＩＦＯ５１６からレジスタ５１７への送信側精密クロック比較データと受信側１ｐｐｓの書込みはサンプルクロックに同期しており、レジスタ５１７からＦＩＦＯ５１８への書込みはサンプルクロックを遅延させたクロックに同期しており、プロセッサ３０７からＦＩＦＯ５１６へのＤＤＳ−ＴＷの書込みと、ＦＩＦＯ５１８からプロセッサ３０７への受信側精密クロック比較データの読取りはサンプルクロックに同期しておらず、プロセッサ３０７にとって好適な任意のタイミングで実施できることに注意する。
【０１０１】
図１１に、本発明の第二の実施の形態としてのサービスクロック伝送システムを示す。
【０１０２】
図１１において、送信側装置１１０１は、サービスクロックと外部基準パルスと共通クロックを入力され、後に詳細に説明するクロックデータを出力する。受信側装置１１０２は、共通クロックと外部基準パルスとクロックデータとサービスクロック遅延制御データを入力され、サービスクロックを出力する。共通クロック供給装置１１０３は、送信側装置１１０１と受信側装置１１０２に共通クロックを供給する。基準パルス供給装置１１０４は、送信側装置１１０１と受信側装置１１０２に外部基準パルスを供給する。
【０１０３】
図１１において、サービスクロックと外部基準パルスと共通クロックが送信側装置１１０１に与えられると、送信側装置１１０１は、外部基準パルスと共通クロックを用いて、受信側装置１１０２でサービスクロックを回復するために必要となるデータを、クロックデータとして生成し、受信側装置１１０２へ伝送させる。
【０１０４】
受信側装置１１０２では、外部基準パルスと共通クロックとクロックデータとサービスクロック遅延制御データが与えられると、外部基準パルスと共通クロックとクロックデータから、サービスクロックを回復し、サービスクロック遅延制御データに従い出力する。
【０１０５】
図１１の共通クロック供給装置１１０３は、ディジタル網における網同期供給装置等を用いることができ、共通クロックとして網同期供給装置が供給する網同期信号を用いることができ、当業者にとってよく知られているので、その詳細な構成は省略する。
【０１０６】
図１１の基準パルス供給装置１１０４は、ＧＰＳ受信装置等を用いることができ、基準パルスとしてＧＰＳ受信装置が供給する１ｐｐｓを用いることができ、当業者にとってよく知られているので、その詳細な構成は省略する。
【０１０７】
図１２に、図１１における送信側装置１１０１の詳細を示す。図１２において、送信側装置１１０１は、サービスクロック変換手段１２０１、共通クロック変換手段１２０２、精密クロック比較手段１２０３、標準クロック比較手段１２０４、外部基準パルス測定手段１２０５、送信側入出力タイミング調整手段１２０６、ディジタル設定データ演算手段１２０７（以下、プロセッサ１２０７）、周波数位相調整手段１２０８から構成されている。
【０１０８】
以下、サービスクロックと共通クロックと外部基準パルスを入力された送信側装置１１０１が後に詳細を述べるクロックデータを生成し、受信側装置１１０２へ送出する動作を説明する。
【０１０９】
サービスクロック変換手段１２０１は、サービスクロックを入力され、サービスクロックから生成したクロック（以下、ＳｒｖＣｌｋ）を出力する。共通クロック変換手段１２０２は、共通クロックとパルス制御信号を入力され、共通クロックから生成したクロック（以下、ＲｅｆＣｌｋ）と周波数がＲｅｆＣｌｋの１／Ｎであるクロック（以下、サンプルクロック）と、本発明では送信側共通クロックパルスとした、ＲｅｆＣｌｋから生成した周波数が１Ｈｚのクロック（以下、１ｐｐｓ（共通））をパルス制御信号に従い、出力する。
【０１１０】
精密クロック比較手段１２０３では、ＳｒｖＣｌｋと第一の周波数位相調整済み共通クロックを入力され、ＳｒｖＣｌｋと第一の周波数位相調整済み共通クロックの微細な位相変動の傾向を測定し、本発明において第一のクロック変動のデータとした、位相変動をデジタル表現したデータ（以下、送信側ＰｈａｓｅＤａｔａ）を生成し、送信側ＰｈａｓｅＤａｔａを送信側入出力タイミング調整手段１２０６に出力する。
【０１１１】
送信側入出力タイミング調整手段１２０６では、送信側ＰｈａｓｅＤａｔａをサンプルクロックの入力されるタイミングでラッチし、送信側ＰｈａｓｅＤａｔａを後に詳細を述べる送信側精密クロック比較データに内包し、プロセッサ１２０７の要求に応じてプロセッサ１２０７へ出力する。
【０１１２】
一方、標準クロック比較手段１２０４では、ＳｒｖＣｌｋとサンプルクロックと１ｐｐｓ（共通）を入力され、ＳｒｖＣｌｋとＲｅｆＣｌｋの比較的粗な位相変動の傾向を測定し、本発明において第二のクロック変動のデータとした、後に詳細を述べる標準クロック比較データとしてプロセッサ１２０７へ出力する。
【０１１３】
プロセッサ１２０７は、入力された送信側精密クロック比較データと標準クロック比較データから、微細な位相変動の傾向と、ＳｒｖＣｌｋとＲｅｆＣｌｋの比較的粗な位相変動の傾向を把握し、送信側ＰｈａｓｅＤａｔａが０となることを目標に、本発明ではディジタル設定データとした、精密クロック比較手段１２０３へ与えるパラメータＤＤＳ−ＴＷを計算し、送信側入出力タイミング調整手段１２０６へ出力する（ディジタル設定データ演算手段としての機能）。
【０１１４】
送信側入出力タイミング調整手段１２０６は、プロセッサ１２０７からＤＤＳ−ＴＷを入力され、サンプルクロックのタイミングに合わせて該ＤＤＳ−ＴＷを周波数位相調整手段１２０８へ出力する。
【０１１５】
周波数位相調整手段１２０８は、入力されたＤＤＳ−ＴＷを内部で設定し、該ＤＤＳ−ＴＷによって変化した第一の周波数位相調整済み共通クロックを出力する。
【０１１６】
また、外部基準パルス測定手段１２０５は、外部基準パルス（以下、１ｐｐｓ（外部））と１ｐｐｓ（共通）とサンプルクロックを入力され、１ｐｐｓ（外部）と１ｐｐｓ（共通）のタイミングのズレを測定し、送信側基準パルス相違データとしてプロセッサ１２０７へ出力する。
【０１１７】
外部基準パルス測定手段１２０５から送信側基準パルス相違データを入力され、送信側入出力タイミング調整手段１２０６から送信側精密クロック比較データを入力されたプロセッサ１２０７は、送信側基準パルス相違データと送信側精密クロック比較データを合成し、クロックデータとし、受信側装置１１０２へ送出する。また、送信側基準パルス相違データを入力されたプロセッサ１２０７は、共通クロック変換手段１２０２ヘパルス制御信号へ出力し、１ｐｐｓ（共通）のタイミングを制御する（パルス制御手段としての機能）。
【０１１８】
図１４に、図１２におけるサービスクロック変換手段１２０１の詳細を示す。図１４において、サービスクロック変換手段１２０１は、フィジカルレイヤインターフェイス（以下、ＰＨＹ）１４０１、及びジッタ除去、周波数変換装置１４０３から構成されている。
【０１１９】
以下、サービスクロックを入力されたサービスクロック変換手段１２０１がＳｒｖＣｌｋを生成し、出力する動作を説明する。
【０１２０】
ＰＨＹ１４０１は、サービスクロックを入力され、クロック信号を抽出し、出力する。ジッタ除去、周波数変換装置１４０３は、クロック信号を入力され、ジッタ除去、周波数変換処理を行い、ＳｒｖＣｌｋを生成し、出力する。
【０１２１】
また、図１４に、図１２における共通クロック変換手段１２０２の詳細を示す。図１４において、共通クロック変換手段１２０２は、ＰＨＹ１４０２、ジッタ除去、周波数変換装置１４０４、分周装置１４０９（以下、１／Ｎ）、及び１ｐｐｓ発生装置１４１０から構成されている。
【０１２２】
以下、共通クロックとパルス制御信号を入力された共通クロック変換手段１２０２が、パルス制御信号に従った１ｐｐｓ（共通）と、ＲｅｆＣｌｋと、サンプルクロックを生成し、出力する動作を説明する。
【０１２３】
ＰＨＹ１４０２は、共通クロックを入力され、クロック信号を抽出し、出力する。ジッタ除去、周波数変換装置１４０４は、クロック信号を入力され、ジッタ除去、周波数変換処理を行い、ＲｅｆＣｌｋを生成し、出力する。１／Ｎ１４０９は、ＲｅｆＣｌｋを入力され、ＲｅｆＣｌｋを分周し、サンプルクロックを生成し、出力する。１ｐｐｓ発生装置１４１０は、サンプルクロックを入力され、サンプルクロックの周波数をｆ（サンプルクロック）とすると、サンプルクロックがｆ（サンプルクロック）回入力される毎に１回、サンプルクロックの入力タイミングとパルス制御信号に従いパルス（１ｐｐｓ（共通））を出力する。
【０１２４】
また、図１４に、図１２における精密クロック比較手段１２０３の詳細を示す。図１４において、精密クロック比較手段１２０３は、ダイレクトディジタルシンセサイザ（以下、ＤＤＳ）１４０５、位相比較装置１４０７、アナログディジタルコンバータ（以下、Ａ／Ｄ）１４０８で構成されている。
【０１２５】
以下、ＳｒｖＣｌｋと第一の周波数位相調整済み共通クロックを入力された精密クロック比較手段１２０３が、送信側ＰｈａｓｅＤａｔａを生成し、出力する動作を説明する。
【０１２６】
ＤＤＳ１４０５は、ＳｒｖＣｌｋを入力され、ある固定されたＤＤＳ−ＴＷによって変換される比較用クロックを生成し、出力する。位相比較装置１４０７は、入力される比較用クロックと第一の周波数位相調整済み共通クロックの位相を比較し、位相差データをアナログ信号として、出力する。Ａ／Ｄ１４０８は、アナログ信号として入力される位相差データをデジタル信号に変換し、送信側ＰｈａｓｅＤａｔａとして出力する。
【０１２７】
また、図１４に、図１２における標準クロック比較手段１２０４の詳細を示す。図１４において、標準クロック比較手段１２０４は、１ｐｐｓ発生装置１４１１、１ｐｐｓ相違検出器１４１２で構成されている。
【０１２８】
以下、ＳｒｖＣｌｋと測定用クロック（ここでは、ＲｅｆＣｌｋを流用する）と１ｐｐｓ（共通）を入力された標準クロック比較手段１２０４が、第二のクロック変動のデータを出力する動作を説明する。
【０１２９】
１ｐｐｓ発生装置１４１１は、ＳｒｖＣｌｋを入力され、ＳｒｖＣｌｋの周波数をｆ（ＳｒｖＣｌｋ）とすると、ＳｒｖＣｌｋがｆ（ＳｒｖＣｌｋ）回入力される毎に１回ＳｒｖＣｌｋの入力タイミングに合わせてパルス（１ｐｐｓ（サービス））を出力する。１ｐｐｓ相違検出器１４１２は、１ｐｐｓ（サービス）と１ｐｐｓ（共通）と測定用クロックを入力され、１ｐｐｓ（サービス）と１ｐｐｓ（共通）の間に測定用クロックが何回入力されたか検出し、第二のクロック変動のデータとして出力する。
【０１３０】
また、図１４に、図１２における外部基準パルス測定手段１２０５の詳細を示す。図１４において、外部基準パルス測定手段１２０５は、１ｐｐｓ相違検出器１４１３で構成されている。
【０１３１】
以下、１ｐｐｓ（外部）とサンプルクロックと１ｐｐｓ（共通）を入力された外部基準パルス測定手段１２０５が、送信側基準パルス相違データを出力する動作を説明する。
【０１３２】
１ｐｐｓ相違検出器１４１３は、外部基準パルス（１ｐｐｓ（外部））と１ｐｐｓ（共通）と測定用クロックを入力され、１ｐｐｓ（外部）と１ｐｐｓ（共通）の間に測定用クロックが何回入力されたか検出し、送信側基準パルス相違データとして出力する。
【０１３３】
また、図１４に、図１２における送信側入出力タイミング調整手段１２０６の詳細を示す。図１４において、送信側入出力タイミング調整手段１２０６は、レジスタ１４１４，ＦＩＦＯ１４１５、レジスタ１４１６で構成されている。
【０１３４】
以下、サンプルクロックと１ｐｐｓ（共通）とＤＤＳ−ＴＷと更新カウンタと送信側ＰｈａｓｅＤａｔａを入力された送信側入出力タイミング調整手段１２０６が、送信側ＰｈａｓｅＤａｔａを遅延素子を介したサンプルクロックの入力されるタイミングでラッチし、送信側ＰｈａｓｅＤａｔａを送信側精密クロック比較データに内包し、プロセッサ１２０７の要求に応じてプロセッサ１２０７へ出力し、サンプルクロックのタイミングに合わせて該ＤＤＳ−ＴＷをＤＤＳ１４０６へ出力する動作を説明する。
【０１３５】
レジスタ１４１４は、ＤＤＳ−ＴＷと１ｐｐｓ（共通）とサンプルクロックを入力され、ＤＤＳ−ＴＷと、図６に図示する送信側パルスカウンタと更新カウンタとＤＤＳ−ＴＷの３組からなるデータを、図７に図示する手順に従い生成し、サンプルクロックの入力タイミングに従い、出力する。
【０１３６】
図７において、Ｓ７１では、サンプルクロックが入力されるまで待機する。Ｓ７１において、サンプルクロックが入力されるとＳ７２へ進み、１ｐｐｓ（共通）が同時に入力されたかどうか判別する。Ｓ７２において、１ｐｐｓ（共通）が同時に入力されていればＳ７３へ進み、１ｐｐｓ（共通）が同時に入力されていなければＳ７４へ進む。Ｓ７３では、送信側パルスカウンタを増加させ、Ｓ７４では、上述の手順に従い更新されたＤＤＳ−ＴＷと３組のデータを出力し、Ｓ７１へ進む。
【０１３７】
ＦＩＦＯ１４１５は、図６に図示する送信側カウンタと更新カウンタとＤＤＳ−ＴＷの３組からなるデータと、送信側ＰｈａｓｅＤａｔａを、遅延素子を介したサンプルクロックが定めるタイミングに従い入力され、図８に図示する送信側精密クロック比較データを蓄積し、プロセッサ１２０７からの要求に応じて、出力する。
【０１３８】
また、図１４を用いて、送信側装置１１０１の動作を説明する。
【０１３９】
図１４において、サービスクロックがＰＨＹ１４０１に与えられると、ＰＨＹ１４０１において、サービスクロックからクロック信号が抽出され、ジッタ除去、周波数変換装置１４０３において、ジッタの除去と周波数の変換が行われ、ＳｒｖＣｌｋとして出力される。一方、共通クロックがＰＨＹ１４０２に与えられると、ＰＨＹ１４０２において、共通クロックからクロック信号が抽出され、ジッタ除去、周波数変換装置１４０４において、ジッタの除去と周波数の変換が行われ、ＲｅｆＣｌｋとして出力される。
【０１４０】
ここで、ＳｒｖＣｌｋとＲｅｆＣｌｋは、周波数が名目上同等の信号となるよう加工されているが、サービスクロックと共通クロックが一般に異なるクロックから生成されているため、周波数確度、ジッタ、ワンダ、ドリフト、位相雑音などの特性が異なることに注意する。
【０１４１】
ＳｒｖＣｌｋとＲｅｆＣｌｋは、それぞれＤＤＳ１４０５とＤＤＳ１４０６へ入力され、ＤＤＳ−ＴＷに基づき比較用クロックに加工される。ここで、ＤＤＳ１４０６のＤＤＳ−ＴＷは、ＤＤＳ１４０５から出力される比較用クロックと、ＤＤＳ４０５から出力される比較用クロック（第一の周波数位相調整済み共通クロック）が、周波数確度、ジッタ、ワンダ、ドリフト、位相雑音などの特性が同等となるよう、調整されている。このＤＤＳ１４０６のＤＤＳ−ＴＷの算出は、プロセッサ１２０７において、比較的粗な位相変動の傾向と、微細な位相変動の傾向を把握し行われる。
【０１４２】
比較的粗な位相変動の傾向の把握は、以下のように行われる。ＳｒｖＣｌｋは１ｐｐｓ発生装置１４１１へ入力され、１ｐｐｓ信号（サービス）とされ、１ｐｐｓ相違検出器１４１２へ入力される。一方ＲｅｆＣｌｋは、分周装置１４０９へ入力され、サンプルクロックとされ、サンプルクロックは１ｐｐｓ発生装置１４１０へ入力され、１ｐｐｓ（共通）とされ、１ｐｐｓ相違検出器１４１２へ入力される。ＳｒｖＣｌｋから生成された１ｐｐｓ（サービス）とＲｅｆＣｌｋから生成された１ｐｐｓ（共通）を入力された１ｐｐｓ相違検出器１４１２は、さらに、ＲｅｆＣｌｋから流用した測定用クロックを入力され、１ｐｐｓ（サービス）と１ｐｐｓ（共通）の間隔を測定用クロックで計測し、標準クロック比較データとしてプロセッサ１２０７へ出力する。プロセッサ１２０７はこの標準クロック比較データを用いて比較的粗な位相変動の傾向を把握する。
【０１４３】
一方、微細な位相変動の傾向の把握は、以下のように行われる。ＳｒｖＣｌｋは、ＤＤＳ１４０５へ入力され、予め与えられたＤＤＳ−ＴＷに従い、比較用クロックに変換され、位相比較装置１４０７へ出力される。一方ＲｅｆＣｌｋは、ＤＤＳ１４０６へ入力され、レジスタ１４１４を介して、プロセッサ１２０７から与えられたＤＤＳ−ＴＷに従い、比較用クロックに変換され、位相比較装置１４０７へ出力される。ＤＤＳ１４０５から出力された比較用クロックとＤＤＳ１４０６から出力された比較用クロックを入力された位相比較装置１４０７は、位相差データをアナログデジタルコンバータ１４０８へ出力し、位相差データを入力されたアナログデジタルコンバータ１４０８は、サンプルクロックのタイミングで、位相差データにアナログデジタル変換を行い、送信側ＰｈａｓｅＤａｔａとし、レジスタ１４１６へ出力する。一方、レジスタ１４１４は、送信側パルスカウンタ、更新カウンタ、ＤＤＳ−ＴＷを、サンプルクロックに従い、レジスタ１４１６へ出力する。レジスタ１４１６は遅延素子を介したサンプルクロックに従いＦＩＦＯ１４１５に送信側ＰｈａｓｅＤａｔａ、送信側パルスカウンタ、更新カウンタ、ＤＤＳ−ＴＷを関連付けて、図８に記載の送信側精密クロック比較データとして書込み、ＦＩＦＯ１４１５は、サンプルクロックに従い入力された送信側精密クロック比較データを保持する。プロセッサ１２０７は適宜ＦＩＦＯ１４１５から、送信側精密クロック比較データを読出し、微細な位相変動の傾向を把握する。
【０１４４】
こうして、比較的粗な位相変動の傾向と微細な位相変動の傾向を把握したプロセッサ１２０７は、更新カウンタを１つ増加（インクリメント）して、ＤＤＳ−ＴＷを再計算し、レジスタ１４１４へ出力する（ディジタル設定データ演算手段としての機能）。
【０１４５】
また，１ｐｐｓ検出器１４１３から送信側基準パルス相違データを入力されたプロセッサ１２０７は、送信側精密クロック比較データと送信側基準パルス相違データを合わせて、クロックデータとし、受信側装置へ出力する。また、送信側基準パルス相違データを入力されたプロセッサ１２０７は、共通クロック変換手段１２０２ヘパルス制御信号へ出力し、１ｐｐｓ（共通）のタイミングを制御する（パルス制御手段としての機能）。
【０１４６】
ここで、レジスタ１４１４からＤＤＳ１４０６へのＤＤＳ−ＴＷ書込みはサンプルクロックに同期しており、レジスタ１４１６からＦＩＦＯ１４１５への書込みは遅延素子を介したサンプルクロックに同期している一方で、プロセッサ１２０７からレジスタ１４１４へのＤＤＳ−ＴＷ書込みと、ＦＩＦＯ１４１５からプロセッサ１２０７への送信側精密クロック比較データの読取りはサンプルクロックに同期しておらず、プロセッサ１２０７にとって好適な任意のタイミングで実施できることに注意する。
【０１４７】
図１３に、図１１における受信側装置１１０２の詳細を示す。図１３において、受信側装置１１０２は、周波数制御発振手段１３０１、共通クロック変換手段１３０２、精密クロック比較手段１３０３、受信側入出力タイミング調整手段１３０４、標準クロック比較手段１３０５、外部基準パルス測定手段１３０６、発振周波数制御データ演算手段、周波数確度計測手段、サービスクロック遅延制御手段、パルス制御手段にあたるプロセッサ１３０７、周波数位相調整手段１３０８から構成されている。
【０１４８】
以下、共通クロックと外部基準パルスとクロックデータとサービスクロック遅延制御データを入力された受信側装置１１０２がサービスクロックを生成し、出力する動作を説明する。
【０１４９】
周波数制御発振手段１３０１は、発振周波数制御データを入力され、該発振周波数制御データから生成したクロック（以下、ＳｒｖＣｌｋ）とサービスクロックを出力する。共通クロック変換手段１３０２は、共通クロックを入力され、共通クロックから生成したクロック（以下、ＲｅｆＣｌｋ）と周波数がＲｅｆＣｌｋの１／Ｎであるクロック（以下、サンプルクロック）と、ＲｅｆＣｌｋから生成した周波数が１Ｈｚのクロック（以下、１ｐｐｓ（共通））を出力する。精密クロック比較手段１３０３では、ＳｒｖＣｌｋと第二の周波数位相調整済み共通クロックを入力され、ＳｒｖＣｌｋと第二の周波数位相調整済み共通クロックの微細な位相変動の傾向を測定し、本発明では第三のクロック変動のデータとした、位相変動をデジタル表現したデータ（以下、受信側ＰｈａｓｅＤａｔａ）を生成し、受信側ＰｈａｓｅＤａｔａを受信側入出力タイミング調整手段１３０４に出力する。
【０１５０】
受信側入出力タイミング調整手段１３０４では、受信側ＰｈａｓｅＤａｔａをサンプルクロックの入力されるタイミングでラッチし、受信側ＰｈａｓｅＤａｔａを後に詳細を述べる受信側精密クロック比較データに内包し、プロセッサ１３０７の要求に応じてプロセッサ１３０７へ出力する。
【０１５１】
一方、標準クロック比較手段１３０５では、ＳｒｖＣｌｋとＲｅｆＣｌｋを流用した測定用クロックと１ｐｐｓ（共通）を入力され、ＳｒｖＣｌｋとＲｅｆＣｌｋの比較的粗な位相変動の傾向を測定し、本発明では第四のクロック変動のデータとした、標準クロック比較データとして、プロセッサ１３０７へ出力する。
【０１５２】
プロセッサ１３０７は、入力された精密クロック比較データと標準クロック比較データから、微細な位相変動の傾向と、ＳｒｖＣｌｋとＲｅｆＣｌｋの比較的粗な位相変動の傾向を把握し、受信側ＰｈａｓｅＤａｔａの連続するデータと送信側ＰｈａｓｅＤａｔａの連続するデータを後に詳細を述べるサービスクロック遅延データが指示する時間だけずらした時間軸上で一致させることを目標に、発振手段１３０１へ与える発振周波数制御データを計算し、発振手段１３０１へ出力する（発振周波数制御データ演算手段としての機能）。
【０１５３】
受信側入出力タイミング調整手段１３０４は、プロセッサ１３０７からクロックデータを入力され、サンプルクロックのタイミングに合わせて該クロックデータに内包されるＤＤＳ−ＴＷを周波数位相調整手段１３０８へ出力する。周波数位相調整手段１３０８は、入力されたＤＤＳ−ＴＷを内部で設定し、該ＤＤＳ−ＴＷによって変化した第二の周波数位相調整済み共通クロックを出力する。
【０１５４】
また、外部基準パルス測定手段１３０６は、外部基準パルス（１ｐｐｓ（外部））と１ｐｐｓ（共通）とサンプルクロックを入力され、１ｐｐｓ（外部）と１ｐｐｓ（共通）のタイミングのズレを測定し、後に詳細を述べる受信側基準パルス相違データとしてプロセッサ１３０７へ出力する。
【０１５５】
外部基準パルス測定手段１３０６から受信側基準パルス相違データを入力され、受信側入出力タイミング調整手段１３０４から受信側精密クロック比較データを入力されたプロセッサ１３０７は、受信側基準パルス相違データと送信側装置から送信されたクロックデータに内包される送信側基準パルス相違データを用いて、送信側装置に入力されるサービスクロックと受信側装置で生成されるサービスクロックの時間的ズレとしてサービスクロック遅延データを計測し、受信側精密クロック比較データの一部を重複あるいは廃棄させてサービスクロックの遅延を制御する（サービスクロック遅延制御手段としての機能）。
【０１５６】
また、受信側精密クロック比較データを入力されたプロセッサ１３０７は、受信用精密クロック比較データの送信側パルスカウンタが変化したデータと、受信用精密クロック比較データの受信側パルスカウンタが変化したデータの間にあるデータの個数を観察し、その間にあるデータの個数が急激に変化した場合、送信側装置と受信側装置の１ｐｐｓ（共通）に異常が起こったと判断する（周波数確度計測手段としての機能）。
【０１５７】
また、受信側基準パルス相違データを入力されたプロセッサ１３０７は、共通クロック変換手段１３０２ヘパルス制御信号へ出力し、１ｐｐｓ（共通）のタイミングを制御する（パルス制御手段としての機能）。
【０１５８】
図１５に、図１３における発振手段１３０１の詳細を示す。図１５において、発振手段１３０１は、電圧制御発振器１５０１、周波数変換装置１５０４、周波数変換装置１５０５から構成されている。
【０１５９】
以下、発振周波数制御データを入力された発振手段１３０１がサービスクロックとＳｒｖＣｌｋを生成し、出力する動作を説明する。
【０１６０】
電圧制御発振器１５０１は、発振周波数制御データを入力され、クロック信号を出力する。周波数変換装置１５０４は、クロック信号を入力され、周波数変換処理を行い、サービスクロックを生成し、出力する。周波数変換装置１５０５は、クロック信号を入力され、周波数変換処理を行い、ＳｒｖＣｌｋを生成し、出力する。
【０１６１】
また、図１５に、図１３における共通クロック変換手段１３０２の詳細を示す。図１５において、共通クロック変換手段１３０２は、ＰＨＹ１５０２、ジッタ除去、周波数変換装置１５０３，１／Ｎ１５１１，１ｐｐｓ発生装置１５１２から構成されている。
【０１６２】
以下、共通クロックとパルス制御信号を入力された共通クロック変換手段１３０２がＲｅｆＣｌｋと、サンプルクロックと、１ｐｐｓ（共通）を生成し、出力する動作を説明する。
【０１６３】
ＰＨＹ１５０２は、共通クロックを入力され、クロック信号を抽出し、出力する。ジッタ除去、周波数変換装置１５０３は、クロック信号を入力され、ジッタ除去、周波数変換処理を行い、ＲｅｆＣｌｋを生成し、出力する。１／Ｎ１５１１は、ＲｅｆＣｌｋを入力され、ＲｅｆＣｌｋを分周し、サンプルクロックを生成し、出力する。１ｐｐｓ発生装置１５１２は、サンプルクロックを入力され、サンプルクロックの周波数をｆ（サンプルクロック）とすると、サンプルクロックがｆ（サンプルクロック）回入力される毎に１回サンプルクロックの入力タイミングに合わせて、パルス制御信号に従い、パルス（１ｐｐｓ（共通））を出力する。
【０１６４】
また、図１５に、図１３における精密クロック比較手段１３０３の詳細を示す。図１５において、精密クロック比較手段１３０３は、ＤＤＳ１５０６、位相比較装置１５０８，Ａ／Ｄ１５１０で構成されている。
【０１６５】
以下、ＳｒｖＣｌｋと第二の周波数位相調整済み共通クロックを入力された精密クロック比較手段１３０３が、受信側ＰｈａｓｅＤａｔａを生成し、出力する動作を説明する。
【０１６６】
ＤＤＳ１５０６は、ＳｒｖＣｌｋを入力され、ある固定されたＤＤＳ−ＴＷによって変換される比較用クロックを生成し、出力する。位相比較装置１５０８は、入力される２種類のクロックの位相を比較し、位相差データをアナログ信号として、出力する。Ａ／Ｄ１５１０は、アナログ信号として入力される位相差データをデジタル信号に変換し、受信側ＰｈａｓｅＤａｔａとして出力する。
【０１６７】
また、図１５に、図１３における標準クロック比較手段１３０５の詳細を示す。図１５において、標準クロック比較手段１３０５は、１ｐｐｓ発生装置１５１３，１ｐｐｓ相違検出器１５１４で構成されている。
【０１６８】
以下、ＳｒｖＣｌｋと測定用クロックと１ｐｐｓ（共通）を入力された標準クロック比較手段１３０５が、標準クロック比較データを出力する動作を説明する。
【０１６９】
１ｐｐｓ発生装置１５１３は、ＳｒｖＣｌｋを入力され、ＳｒｖＣｌｋの周波数をｆ（ＳｒｖＣｌｋ）とすると、ＳｒｖＣｌｋがｆ（ＳｒｖＣｌｋ）回入力される毎に１回ＳｒｖＣｌｋの入力タイミングに合わせてパルス（１ｐｐｓ（サービス））を出力する。１ｐｐｓ相違検出器１５１４は、１ｐｐｓ（サービス）と１ｐｐｓ（共通）と測定用クロックを入力され、１ｐｐｓ（サービス）と１ｐｐｓ（共通）の間に測定用クロックが何回入力されたか検出し、標準クロック比較データとして出力する。
【０１７０】
また、図１５に、図１３における外部基準パルス測定手段１３０６の詳細を示す。図１５において、外部基準パルス測定手段１３０６は、１ｐｐｓ相違検出器１５１５で構成されている。
【０１７１】
以下、１ｐｐｓ（外部）と測定用クロックと１ｐｐｓ（共通）を入力された外部基準パルス測定手段１３０６が、受信側基準パルス相違データを出力する動作を説明する。
【０１７２】
１ｐｐｓ相違検出器１５１５は、外部基準パルス（１ｐｐｓ（外部））と１ｐｐｓ（共通）とサンプルクロックを入力され、１ｐｐｓ（外部）と１ｐｐｓ（共通）の間に測定用クロックが何回入力されたか検出し、受信側基準パルス相違データとして出力する。
【０１７３】
また、図１５に、図１３における受信側入出力タイミング調整手段１３０４の詳細を示す。図１５において、受信側入出力タイミング調整手段１３０４は、ＦＩＦＯ１５１６、レジスタ１５１７，ＦＩＦＯ１５１８で構成されている。
【０１７４】
以下、サンプルクロックと１ｐｐｓ（共通）と送信側精密クロック比較データと受信側ＰｈａｓｅＤａｔａを入力された受信側入出力タイミング調整手段１３０４が、受信側ＰｈａｓｅＤａｔａを遅延素子を介したサンプルクロックの入力されるタイミングでラッチし、受信側ＰｈａｓｅＤａｔａを受信側精密クロック比較データに内包し、プロセッサ１３０７の要求に応じてプロセッサ１３０７へ出力し、サンプルクロックのタイミングに合わせて該送信側精密クロック比較データに内包されるＤＤＳ−ＴＷを周波数位相調整手段１３０８（ＤＤＳ１５０７）へ出力する動作を説明する。
【０１７５】
ＦＩＦＯ１５１６は、精密クロック比較データを入力され、精密クロック比較データに内包されるＤＤＳ−ＴＷを、サンプルクロックの入力タイミングに従い、ＤＤＳ１５０７へ出力し、精密クロック比較データに受信側パルスカウンタを添付したデータを、サンプルクロックの入力タイミングに従い、レジスタ１５１７へ出力する。
【０１７６】
ＦＩＦＯ１５１８は、送信側精密クロック比較データと受信側パルスカウンタと受信側ＰｈａｓｅＤａｔａからなるデータを、遅延素子を介したサンプルクロックが定めるタイミングに従い入力され、図１０に図示する受信側パルスカウンタと送信側精密クロック比較データと受信側ＰｈａｓｅＤａｔａからなるデータ（以下、受信側精密クロック比較データ）を、蓄積し、プロセッサ１３０７からの要求に応じて、出力する。
【０１７７】
レジスタ１５１７は、受信側ＰｈａｓｅＤａｔａと送信側精密クロック比較データに受信側パルスカウンタを添付したデータと、遅延素子を介したサンプルクロックを入力され、遅延素子を介したサンプルクロックが入力される直前に入力された送信側精密クロック比較データに受信側パルスカウンタを添付したデータと受信側ＰｈａｓｅＤａｔａを、サンプルクロックが入力されたタイミングに出力する。
【０１７８】
また、図１５を用いて、受信側装置１１０２の動作を説明する。
【０１７９】
図１５において、発振周波数制御データが電圧制御発振器１５０１に与えられると、電圧制御発振器１５０１において、発振周波数制御データに従いクロックが出力され、周波数変換装置１５０４において、周波数の変換が行われ、サービスクロックとして出力され、周波数変換装置１５０５において、周波数の変換が行われ、ＳｒｖＣｌｋとして出力される。
【０１８０】
一方、共通クロックがＰＨＹ１５０２に与えられると、ＰＨＹ１５０２において、共通クロックからクロック信号が抽出され、ジッタ除去、周波数変換装置１５０３において、ジッタの除去と周波数の変換が行われ、ＲｅｆＣｌｋとして出力される。ＳｒｖＣｌｋとＲｅｆＣｌｋは、それぞれＤＤＳ１５０６とＤＤＳ１５０７へ入力され、ＤＤＳ−ＴＷに基づき比較用クロックに加工される。
【０１８１】
ここで、発振周波数制御データの算出は、プロセッサ１３０７において、送信側における比較的粗な位相変動の傾向と、送信側における微細な位相変動の傾向が、それぞれ、受信側における比較的粗な位相変動の傾向と、受信側における微細な位相変動の傾向と一致するように、行われる。
【０１８２】
送信側における比較的粗な位相変動の傾向の把握は、送信側装置から送信されてきたクロックデータに内包されるＤＤＳ−ＴＷの大きな変化を検証することで行われる。
【０１８３】
送信側における微細な位相変動の傾向の把握は、送信側装置から送信されてきたクロックデータに内包される送信側ＰｈａｓｅＤａｔａを用いて行われる。
【０１８４】
受信側における比較的粗な位相変動の傾向の把握は、以下のように行われる。ＳｒｖＣｌｋは１ｐｐｓ発生装置１５１３へ入力され、１ｐｐｓ信号（サービス）とされ、１ｐｐｓ相違検出器１５１４へ入力される。一方ＲｅｆＣｌｋは、分周装置１５１１へ入力され、サンプルクロックとされ、サンプルクロックは１ｐｐｓ発生装置１５１２へ入力され、１ｐｐｓ（共通）とされ、１ｐｐｓ相違検出器１５１４へ入力される。ＳｒｖＣｌｋから生成された１ｐｐｓ（サービス）とＲｅｆＣｌｋから生成された１ｐｐｓ（共通）を入力された１ｐｐｓ相違検出器１５１４は、さらに、ＲｅｆＣｌｋから流用した測定用クロックを入力され、１ｐｐｓ（サービス）と１ｐｐｓ（共通）の間隔を測定用クロックで計測し、標準クロック比較データとしてプロセッサ１３０７へ出力する。プロセッサ１３０７はこの標準クロック比較データを用いて受信側の比較的粗な位相変動の傾向を把握する。
【０１８５】
受信側における微細な位相変動の傾向の把握は、以下のように行われる。ＳｒｖＣｌｋは、ＤＤＳ１５０６へ入力され、予め与えられたＤＤＳ−ＴＷに従い、比較用クロックに変換され、位相比較装置１５０８へ出力される。一方ＲｅｆＣｋは、ＤＤＳ１５０７へ入力され、ＦＩＦＯ１５１６を介して、プロセッサ１３０７から与えられたＤＤＳ−ＴＷに従い、比較用クロックに変換され、位相比較装置１５０８へ出力される。ＤＤＳ１５０６から出力された比較用クロックとＤＤＳ１５０７から出力された比較用クロックを入力された位相比較装置１５０８は、位相差データをアナログデジタルコンバータ１５１０へ出力し、位相差データを入力されたアナログデジタルコンバータ１５１０は、サンプルクロックのタイミングで、位相差データにアナログデジタル変換を行い、受信側ＰｈａｓｅＤａｔａとし、レジスタ１５１７へ出力する。一方、ＦＩＦＯ１５１６は受信側パルスカウンタ、送信側精密クロック比較データを、サンプルクロックに従い、レジスタ１５１７へ出力する。レジスタ１５１７は、入力された受信側ＰｈａｓｅＤａｔａと、送信側精密クロック比較データと受信側パルスカウンタを関連付けたデータ（以下、受信側精密クロック比較データ）を保存し、遅延素子を介したサンプルクロックに従い、ＦＩＦＯ１５１８へ出力する。プロセッサ１３０７は適宜ＦＩＦＯ１５１８から、受信側精密クロック比較データを読出し、微細な位相変動の傾向を把握する。
【０１８６】
こうして、プロセッサ１３０７は、送信側における比較的粗な位相変動の傾向と、送信側における微細な位相変動の傾向と、受信側における比較的粗な位相変動の傾向と、受信側における微細な位相変動の傾向を把握し、送信側における比較的粗な位相変動の傾向と、送信側における微細な位相変動の傾向が、それぞれ、受信側における比較的粗な位相変動の傾向と、受信側における微細な位相変動の傾向と一致するように発振周波数制御データを再計算し、周波数制御発振手段１３０１へ出力する（発振周波数制御データ演算手段の機能）。
【０１８７】
外部基準パルス測定手段１３０６から受信側基準パルス相違データを入力され、受信側入出力タイミング調整手段１３０４から受信側精密クロック比較データを入力されたプロセッサ１３０７は、受信側基準パルス相違データと受信側精密クロック比較データに内包される送信側装置から送信されたクロックデータに内包される送信側基準パルス相違データを用いて、サービスクロック遅延データを計測し、サービスクロックの遅延を制御する（サービスクロック遅延制御手段としての機能）。
【０１８８】
また、受信側精密クロック比較データを入力されたプロセッサ１３０７は、受信用精密クロック比較データの送信側パルスカウンタが変化したデータと、受信用精密クロック比較データの受信側パルスカウンタが変化したデータの間にあるデータの個数を観察し、その間にあるデータの個数が急激に変化した場合、送信側装置と受信側装置の共通クロックに異常が起こったと判断する（周波数確度計測手段としての機能）。
【０１８９】
また、受信側基準パルス相違データを入力されたプロセッサ１３０７は、共通クロック変換手段１３０２ヘパルス制御信号へ出力し、１ｐｐｓ（共通）のタイミングを制御する（パルス制御手段としての機能）。
【０１９０】
ここで、ＦＩＦＯ１５１６からＤＤＳ１５０７へのＤＤＳ−ＴＷ書込みと、ＦＩＦＯ１５１６からレジスタ１５１７への送信側精密クロック比較データと受信側１ｐｐｓの書込みはサンプルクロックに同期しており、レジスタ１５１７からＦＩＦＯ１５１８への書込みはサンプルクロックを遅延させたクロックに同期しており、プロセッサ１３０７からＦＩＦＯ１５１６へのＤＤＳ−ＴＷ書込みと、ＦＩＦＯ１５１８からプロセッサ１３０７への受信側精密クロック比較データの読取りはサンプルクロックに同期しておらず、プロセッサ１３０７にとって好適な任意のタイミングで実施できることに注意する。
【０１９１】
なお、送信側装置及び受信側装置において、共通クロックパルスである１ｐｐｓ（共通）は、外部基準パルスと同期させて生成しても良い。
【０１９２】
【発明の効果】
以上説明したように、本発明においては、次のような効果を奏する。
【０１９３】
本発明の第１の効果は、受信側装置において、送信側装置へ入力されたサービスクロックを高精度に再現できることにある。
【０１９４】
その第一の理由は、送信側装置において、サービスクロックと共通クロックを入力され、演算されたディジタル設定データにより周波数位相調整した第一の周波数位相調整済み共通クロックとサービスクロックとの微細な第一のクロック変動が小さくなるよう、共通クロックとサービスクロックとの比較的粗な第二のクロック変動を把握してディジタル設定データを演算するとともに、第一のクロック変動とディジタル設定データをクロックデータに内包して出力し、受信側装置において、共通クロックとクロックデータを入力され、ディジタル設定データに従い周波数位相調整した周波数位相調整み共通クロックと発振周波数との微細な第三のクロック変動が第一のクロック変動と一致するよう、共通クロックと発振周波数との比較的粗な第四のクロック変動を把握して発振周波数を制御し、サービスクロックを回復し、出力するように構成したので、受信側装置において、送信側装置へ入力されたサービスクロックを高精度に再現できるという効果が得られるためである。
【０１９５】
その第二の理由は、ディジタル設定データを演算する手段と、発振周波数制御データを演算する手段へのデータの入出力を、サンプルクロックと非同期に行い、演算速度の等時性への要求を緩やかにするという効果が得られるためである。
【０１９６】
その第三の理由は、ディジタル設定データの書込みと第一のクロック変動のデータの読込みをサンプルクロックに正確に同期させて行うことができ、書込んだディジタル設定データと第一のクロック変動のデータの対応関係を明確に把握することができるという効果が得られるためである。
【０１９７】
その第四の理由は、ディジタル設定データの書込みと第三のクロック変動のデータの読込みをサンプルクロックに正確に同期させて行うことができ、書込んだディジタル設定データと第三のクロック変動のデータの対応関係を明確に把握することができるという効果が得られるためである。
【０１９８】
その第五の理由は、受信側装置の共通クロック、受信側装置の共通クロックの相違を検出できるという効果が得られるためである。
【０１９９】
本発明の第２の効果は、受信側装置において送信側装置へ入力されたサービスクロックを忠実に再現したクロックと、送信側装置へ入力されたサービスクロックの時間差を測定し、制御できることにある。
【０２００】
その理由は、送信側装置において、送信側装置外から入力される外部基準パルスと共通クロックを分周又は逓倍し生成した送信側共通クロックパルスを比較し、送信側基準パルス相違データとしてクロックデータに含めて出力し、送信側共通クロックパルスの出力時刻を制御し、受信側装置において、外部基準パルスと共通クロックを分周又は逓倍し生成した受信側共通クロックパルスとを比較して受信側基準パルス相違データとし、受信側共通クロックパルスの出力時刻を制御し、送信側基準パルス相違データ、受信側基準パルス相違データなどから、送信側装置に入力されるサービスクロックと受信側装置で生成させるサービスクロックとの時間的ズレを測定して、精密クロック比較データの一部を重複あるいは廃棄し設定することで、送信側装置に入力されるサービスクロックと受信側装置で生成させるサービスクロックとの時間的ズレを制御するようにしたので、受信側装置で生成させるサービスクロックの送信側装置に入力されるサービスクロックからの遅延を制御できるという効果が得られるためである。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態によるサービスクロック伝送システムの構成図
【図２】上記第一の実施の形態における送信側装置の構成図
【図３】上記第一の実施の形態における受信側装置の構成図
【図４】上記第一の実施の形態における送信側装置の詳細を示す構成図
【図５】上記第一の実施の形態における受信側装置の詳細を示す構成図
【図６】上記第一の実施の形態における送信側装置のレジスタで生成されるデータを説明する図
【図７】上記第一の実施の形態における送信側装置のレジスタでのデータの生成手順を示すフローチャート
【図８】上記第一の実施の形態における送信側精密クロック比較データを説明する図
【図９】上記第一の実施の形態におけるクロックデータを説明する図
【図１０】上記第一の実施の形態における受信側精密クロック比較データを説明する図
【図１１】本発明の第二の実施の形態によるサービスクロック伝送システムの構成図
【図１２】上記第二の実施の形態における送信側装置の構成図
【図１３】上記第二の実施の形態における受信側装置の構成図
【図１４】上記第二の実施の形態における送信側装置の詳細を示す構成図
【図１５】上記第二の実施の形態における受信側装置の詳細を示す構成図
【図１６】上記第二の実施の形態におけるクロックデータを説明する図
【図１７】従来例によるサービスクロック伝送（ＳＲＴＳ）システムの構成図
【図１８】上記従来例によるサービスクロック伝送（ＳＲＴＳ）システムにおける送信側装置の構成図
【図１９】上記従来例によるサービスクロック伝送（ＳＲＴＳ）システムにおける受信側装置の構成図
【符号の説明】
１０１…送信側装置
１０２…受信側装置
１０３…共通クロック供給装置
２０１…サービスクロック変換手段
２０２…共通クロック変換手段
２０３…精密クロック比較手段
２０４…標準クロック比較手段
２０６…送信側入出力タイミング調整手段
２０７…ディジタル設定データ演算手段（プロセッサ）
２０８…周波数位相調整手段
３０１…周波数制御発振手段
３０２…共通クロック変換手段
３０３…精密クロック比較手段
３０４…受信側入出力タイミング調整手段
３０５…標準クロック比較手段
３０７…発振周波数制御データ演算手段、周波数確度計測手段（プロセッサ）
３０８…周波数位相調整手段
１１０１…送信側装置
１１０２…受信側装置
１１０３…共通クロック供給装置
１１０４…外部基準パルス供給装置
１２０１…サービスクロック変換手段
１２０２…共通クロック変換手段
１２０３…精密クロック比較手段
１２０４…標準クロック比較手段
１２０５…外部基準パルス測定手段
１２０６…送信側入出力タイミング調整手段
１２０７…ディジタル設定データ演算手段、パルス制御手段（プロセッサ）
１２０８…周波数位相調整手段
１３０１…周波数制御発振手段
１３０２…共通クロック変換手段
１３０３…精密クロック比較手段
１３０４…受信側入出力タイミング調整手段
１３０５…標準クロック比較手段
１３０６…外部基準パルス測定手段
１３０７…発振周波数制御データ演算手段、周波数確度計測手段、サービスクロック遅延制御手段、パルス制御手段（プロセッサ）
１３０８…周波数位相調整手段
Claims (11)
- 共通クロックとサービスクロックとを入力され、受信側装置において前記サービスクロックを回復するにあたり用いられるクロックデータを生成し、受信側装置に伝送させる送信側装置と、
前記クロックデータと前記共通クロックとを入力され、サービスクロックを回復する受信側装置とを有するサービスクロック伝送システムであって、
前記送信側装置は、
与えられたディジタル設定データに従い、共通クロックの周波数位相を調整した第一の周波数位相調整済み共通クロックを出力する周波数位相調整手段と、
前記第一の周波数位相調整済み共通クロックとサービスクロックとの微細なクロック変動である第一のクロック変動を測定する精密クロック比較手段と、
共通クロックとサービスクロックとの比較的粗なクロック変動である第二のクロック変動を測定する標準クロック比較手段と、
前記第一のクロック変動と前記第二のクロック変動とを把握し、前記第一のクロック変動がなるべく小さくなるよう前記ディジタル設定データを演算し、前記周波数位相調整手段に与えるディジタル設定データ演算手段とを具備し、
前記第一のクロック変動を表すデータと前記ディジタル設定データとをクロックデータに内包し、受信側装置へ伝送するものであり、
前記受信側装置は、
クロックデータに内包され伝送されたディジタル設定データに従い、共通クロックの周波数位相を調整した第二の周波数位相調整済み共通クロックを出力する周波数位相調整手段と、
発振周波数を制御可能な周波数制御発振手段と、
前記第二の周波数位相調整済み共通クロックと前記周波数制御発振手段の発振するクロックとの微細なクロック変動である第三のクロック変動を測定する精密クロック比較手段と、
共通クロックと前記周波数制御発振手段の発生するクロックとの比較的粗なクロック変動である第四のクロック変動を測定する標準クロック比較手段と、
前記第三のクロック変動と前記第四のクロック変動とを把握し、前記第一のクロック変動と前記第三のクロック変動とを一致させるクロックを前記周波数制御発振手段に発振させる発振周波数制御データを演算し、前記周波数制御発振手段に与える発振周波数制御データ演算手段とを具備する
ことを特徴とするサービスクロック伝送システム。 - 前記送信側装置は、
送信側装置内の精密クロック比較手段とのデータ伝送を、共通クロックを分周又は逓倍したサンプルクロックに同期して行い、送信側装置内のディジタル設定データ演算手段とのデータ伝送を、前記サンプルクロックと非同期に行う送信側入出力タイミング調整手段を具備する
ことを特徴とする請求項１に記載のサービスクロック伝送システム。 - 前記受信側装置は、
受信側装置内の精密クロック比較手段とのデータ伝送を、共通クロックを分周又は逓倍したサンプルクロックに同期して行い、受信側装置内の発振周波数制御データ演算手段との間のデータ伝送を、前記サンプルクロックと非同期に行う受信側入出力タイミング調整手段を具備する
ことを特徴とする請求項１または２に記載のサービスクロック伝送システム。 - 前記送信側入出力タイミング調整手段は、
ディジタル設定データとディジタル設定データ演算手段において前記ディジタル設定データを演算する度に更新される更新カウンタとを、前記ディジタル設定データ演算手段から入力され、サンプルクロックが入力される度に前記ディジタル設定データと前記更新カウンタとを組みにしたデータと前記ディジタル設定データとを出力する第一の一時記憶手段と、
前記サンプルクロックを一定時間遅延させて出力させる遅延手段と、
前記更新カウンタと前記ディジタル設定データとを前記第一の一時記憶手段から入力されるとともに、第一のクロック変動のデータを入力され、これらの更新カウンタ、ディジタル設定データ、及び第一のクロック変動のデータからなる送信側精密クロック比較データを保持し、前記遅延手段から遅延して出力されたサンプルクロックが入力されると、前記送信側精密クロック比較データを出力する第二の一時記憶手段と、
前記第二の一時記憶手段から出力された送信側精密クロック比較データとこの送信側精密クロック比較データが入力された順序とを保持し、前記サンプルクロックとは非同期である要求信号に従い、前記送信側精密クロック比較データを出力するファースト・イン・ファースト・アウト（以下、ＦＩＦＯ）型記憶手段とを具備する
ことを特徴とする請求項２または３に記載のサービスクロック伝送システム。 - 前記受信側入出力タイミング調整手段は、
送信側精密クロック比較データを入力され、サンプルクロックが入力される度に送信側精密クロック比較データと前記送信側精密クロック比較データ内のディジタル設定データとを、前記送信側精密クロック比較データが入力された順序に従い、出力する第一のＦＩＦＯ型記憶手段と、
前記サンプルクロックを一定時間遅延させて出力させる遅延手段と、
前記送信側精密クロック比較データを前記第一のＦＩＦＯ型記憶手段から入力されるとともに第三のクロック変動のデータを入力され、送信側精密クロック比較データと第三のクロック変動のデータとからなる受信側精密クロック比較データを保持し、前記遅延手段から遅延して出力されたサンプルクロックが入力されると、前記受信側精密クロック比較データを出力する一時記憶手段と、
前記一時記憶手段から出力された受信側精密クロック比較データと前記受信側精密クロック比較データが入力された順序とを保持し、サンプルクロックとは非同期である要求信号に従い、前記受信側精密クロック比較データを出力する第二のＦＩＦＯ型記憶手段とを具備する
ことを特徴とする請求項２ないし４のいずれかに記載のサービスクロック伝送システム。 - 前記送信側入出力タイミング調整手段は、
ディジタル設定データとディジタル設定データ演算手段において前記ディジタル設定データを演算する度に更新される更新カウンタとパルス信号が入力される度に更新される送信側パルスカウンタとを保持し、サンプルクロックが入力される度にディジタル設定データと更新カウンタと送信側パルスカウンタを組みにしたデータとディジタル設定データとを出力する第一の一時記憶手段と、
前記サンプルクロックを一定時間遅延させて出力させる遅延手段と、
送信側パルスカウンタと更新カウンタとディジタル設定データとを前記第一の一時記憶手段から入力されるとともに、第一のクロック変動のデータを入力され、これらの送信側パルスカウンタ、更新カウンタ、ディジタル設定データ、及び第一のクロック変動のデータからなる送信側精密クロック比較データを保持し、前記遅延手段から遅延して出力されたサンプルクロックが入力されると、送信側精密クロック比較データを出力する第二の一時記憶手段と、
前記第二の一時記憶手段から出力された送信側精密クロック比較データと送信側精密クロック比較データが入力された順序とを保持し、サンプルクロックとは非同期である要求信号に従い、送信側精密クロック比較データを出力するＦＩＦＯ型記憶手段とを具備する
ことを特徴とする請求項２または３に記載のサービスクロック伝送システム。 - 前記受信側入出力タイミング調整手段は、
送信側精密クロック比較データを入力され、送信側精密クロック比較データとパルス信号が入力される度に更新される受信側パルスカウンタとを保持し、サンプルクロックが入力される度に送信側精密クロック比較データと受信側パルスカウンタを組みにしたデータと送信側精密クロック比較データ内のディジタル設定データとを、送信側精密クロック比較データが入力された順序に従い、出力する第一のＦＩＦＯ型記憶手段と、
サンプルクロックを一定時間遅延させて出力させる遅延手段と、
送信側精密クロック比較データと受信側パルスカウンタとを組みにしたデータを前記第一のＦＩＦＯ型記憶手段から入力されるとともに、第三のクロック変動のデータを入力され、送信側精密クロック比較データと受信側パルスカウンタとを組みにしたデータと第三のクロック変動のデータからなる受信側精密クロック比較データを保持し、前記遅延手段から遅延して出力されたサンプルクロックが入力されると、前記受信側精密クロック比較データを出力する一時記憶手段と、前記一時記憶手段から出力された受信側精密クロック比較データと受信側精密クロック比較データが入力された順序とを保持し、サンプルクロックとは非同期である要求信号に従い、受信側精密クロック比較データを出力する第二のＦＩＦＯ型記憶手段とを具備する
ことを特徴とする請求項２，３，６のいずれかに記載のサービスクロック伝送システム。 - 前記クロックデータは、送信側精密クロック比較データを含むことを特徴とする請求項４ないし７のいずれかに記載のサービスクロック伝送システム。
- 前記クロックデータは、前記送信側パルスカウンタを含み、
前記受信側装置は、
前記受信側精密クロック比較データ内の送信側パルスカウンタと前記受信側精密クロック比較データ内の受信側パルスカウンタとから、送信側装置の共通クロックと受信側装置の共通クロックとの時間的ズレを長期間測定し、送信側装置の共通クロックと受信側装置の共通クロックとの周波数確度を計測する周波数確度計測手段とを具備する
ことを特徴とする請求項６ないし８のいずれかに記載のサービスクロック伝送システム。 - 前記送信側装置は、
送信側装置外から入力される外部基準パルスと共通クロックを分周又は逓倍し生成した送信側共通クロックパルスとの比較を行い、比較結果を送信側基準パルス相違データとして出力する外部パルス比較手段と、
前記送信側共通クロックパルスの出力時刻を制御するパルス制御手段とを具備し、
前記クロックデータは、前記送信側基準パルス相違データを含み、
前記受信側装置は、
外部基準パルスと共通クロックを分周又は逓倍し生成した受信側共通クロックパルスとの比較を行い、比較結果を受信側基準パルス相違データとして出力する外部パルス比較手段と、
前記受信側共通クロックパルスの出力時刻を制御するパルス制御手段と、
前記送信側基準パルス相違データ、前記受信側基準パルス相違データ、前記受信側精密クロック比較データ内の送信側パルスカウンタ、及び前記受信側精密クロック比較データ内の受信側パルスカウンタから、送信側装置に入力されるサービスクロックと受信側装置で生成させるサービスクロックとの時間的ズレを測定し、精密クロック比較データの一部を重複あるいは廃棄して設定することで、送信側装置に入力されるサービスクロックと受信側装置で生成させるサービスクロックとの時間的ズレを制御するサービスクロック遅延制御手段とを具備する
ことを特徴とする請求項６ないし９のいずれかに記載のサービスクロック伝送システム。 - 前記共通クロックパルスは、外部基準パルスと同期させて生成させる
ことを特徴とする請求項１０に記載のサービスクロック伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002258651A JP3641624B2 (ja) | 2002-09-04 | 2002-09-04 | サービスクロック伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002258651A JP3641624B2 (ja) | 2002-09-04 | 2002-09-04 | サービスクロック伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004096678A JP2004096678A (ja) | 2004-03-25 |
| JP3641624B2 true JP3641624B2 (ja) | 2005-04-27 |
Family
ID=32063215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002258651A Expired - Fee Related JP3641624B2 (ja) | 2002-09-04 | 2002-09-04 | サービスクロック伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3641624B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115220334B (zh) * | 2022-09-20 | 2022-12-27 | 成都金诺信高科技有限公司 | 一种高精度时延调整的秒脉冲输出装置 |
-
2002
- 2002-09-04 JP JP2002258651A patent/JP3641624B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004096678A (ja) | 2004-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3820275B2 (ja) | タイムスタンプの同期化方法および装置 | |
| US7020791B1 (en) | Clock recovery using a double-exponential smoothing process | |
| US7372875B2 (en) | Systems and methods for synchronization in asynchronous transport networks | |
| US5673004A (en) | Method and circuit for controlling digital processing phase-locked loop for network synchronization | |
| TWI334699B (en) | Clock synchroniser | |
| TWI337491B (en) | Clock synchroniser and clock and data recovery apparatus and method | |
| US8698530B2 (en) | High precision synchronisation method and system | |
| US20030056136A1 (en) | Technique for synchronizing clocks in a network | |
| TWI312237B (ja) | ||
| US7738501B2 (en) | Method of recovering timing over a granular packet network | |
| EP0224884A2 (en) | Clock circuit synchronization | |
| US20100150288A1 (en) | Synchronization of Low Noise Local Oscillator using Network Connection | |
| JPH07287083A (ja) | 世界測位衛星システム衛星を利用した時刻同期装置及びその方法 | |
| JP2012222833A (ja) | 揺らぎの蓄積を克服して大きなネットワーク上で精密なクロック分配を達成するシステムおよび方法 | |
| JP3641624B2 (ja) | サービスクロック伝送システム | |
| KR100967197B1 (ko) | 시스템간 망동기를 위한 클록 전송장치 | |
| US20040057539A1 (en) | Clock, data and time recovery using bit-resolved timing registers | |
| TW201010288A (en) | Synchronization device for transmitting real-time audio data by USB | |
| CN214480647U (zh) | 频标信号远程传输系统 | |
| JPH03114333A (ja) | パケット伝送におけるクロック同期方式とパケット送信装置およびパケット受信装置 | |
| Ferrari et al. | Synchronization of the probes of a distributed instrument for real-time ethernet networks | |
| JP4214089B2 (ja) | 時間変調を用いたパケットネットワークにおける時間の測定とアラインメントの分解能を改善する方法 | |
| JPH10177081A (ja) | 人工衛星の内部時刻システム | |
| TWI400596B (zh) | 同步接收電路及方法 | |
| CN115220334B (zh) | 一种高精度时延调整的秒脉冲输出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050124 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130128 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |