JP3632883B2

JP3632883B2 - Semiconductor device

Info

Publication number: JP3632883B2
Application number: JP17445797A
Authority: JP
Inventors: 寿樹小山
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-06-30
Filing date: 1997-06-30
Publication date: 2005-03-23
Anticipated expiration: 2017-06-30
Also published as: JPH1126508A

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体チップ搭載用インターポーザーを有する半導体装置に関するものである。
【０００２】
【従来の技術】
従来のＱＦＰタイプの半導体装置の構造を図１３を参照して説明する。
同図の（ａ）に示すＱＦＰタイプの半導体装置３０は、半導体装置としては最も一般的なものである。
具体的には、同図の（ｂ）に示すように、半導体チップ６がダイボンド材７によりリードフレームの一部を成しているダイパッド２３上に接着されている。そして、半導体チップ６上の電極パッド（図示省略）と、同じくリードフレームの一部を成しているインナーリード２４とが金等から成るボンディングワイヤー８で接続されている。そして、それら全体が封止樹脂２５によりトランスファーモールド成形され、封止樹脂２５の周囲に入出力用のアウターリード２６が設けられている。
【０００３】
また、ＢＧＡタイプの半導体装置を図１４を参照して説明する。
このタイプの半導体装置４０は、半導体チップ６の入出力端子数の増大に対応してパッケージ外部端子のピッチを緩和する構造として近年提案されたものである。
具体的には、表裏両面に導体回路パターン（図示省略）が形成され、それらがスルーホールにより電気的に接続された樹脂基板２７を用いている。
すなわち、同図（ｂ）に示すように、樹脂基板２７の所定の位置に半導体チップ６がダイボンド材７により接着され、半導体チップ６上の電極パッドと樹脂基板２７上の導体回路パターン（図示省略）とが金等からなるボンディングワイヤー８で接続されている。そして、それら半導体チップ６，ボンディングワイヤー８，導体回路パターンが、封止樹脂２５によりトランスファーモールド成形され、入出力の外部端子としてハンダボール２８が樹脂基板２７裏面に設けられている。
これらの外部端子２８は、同図（ａ）の裏面図に示すように、樹脂基板２７面に２次元のアレイ状に配置されているので、周囲に配置されるＱＦＰ等の半導体装置よりも端子ピッチを広げることができる。
【０００４】
次に、従来のフィルムキャリヤを用いた半導体装置の構造と製造方法を、ＢＧＡタイプを例にして、図１５及び図１６を参照して説明する。
一素子単位のフィルムキャリヤの製造方法は、図１５の（ａ）及び（ｂ）に示すように、絶縁体２と導電体３から成る２層基材の導電体３部にエッチングにより導体回路パターン３ｂを形成する。そして、図１５の（ｃ）に示すように、外部電極に相当する部分の絶縁体２をやはりエッチングにより除去して、外部電極部２ｂを形成し、しかる後、図１５の（ｄ）に示すように、半導体チップを搭載する部分の導体回路パターン３ｂ部に絶縁膜２９を塗布する。
これらの工程により所望のフィルムキャリヤ（半導体チップ搭載用インターポーザー）５０が得られる。
また、このフィルムキャリヤ５０を用いた半導体装置の製造方法は、図１６の（ａ）に示すように、フィルムキャリヤ５０の絶縁膜２９上に半導体チップ６をダイボンド材７により接着し、図１６の（ｂ）に示すように、その半導体チップ６の電極パッド６ａと導体回路パターン３ｂ上のボンド部とを、加熱されたヒートコラム上にて金等のボンディングワイヤー８で結線する。しかる後、図１６の（ｃ）に示すように、それをモールド金型に装着して、モールド金型のゲートより溶融したモールド樹脂２５を注入し、半導体チップ６，ボンディングワイヤー８，導体回路パターン３ｂ上のボンド部を封止する。そして、図１６の（ｄ）に示すように、フィルムキャリヤ５０裏面の外部電極部２ｂに複数のハンダボール電極３１を形成し、専用の外形カット金型に装着して、所定の位置にて当該フィルムをカットして半導体装置６０を完成させる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置では次のような問題があった。
図１３に示したＱＦＰタイプの半導体装置３０では、入出力端子数の増大に伴って、半導体装置３０周囲のアウターリード２６の数が増えていくことから、半導体装置３０のサイズが大きくなり、実装面積が増大し、配線長も長くなるため、電気的な特性が劣化してしまうという問題点があった。
また、図１４に示したＢＧＡタイプの半導体装置４０では、樹脂基板２７の表裏面の間の電気的な接続を取る必要があるため、微細なスルーホールを形成し、そこにメッキをする等といった工程が入り、技術的な困難さに加えて、半導体チップ搭載用インターポーザーのコストアップ、ひいてはパッケージのコストアップにつながるという問題点があった。
また、このＢＧＡタイプの半導体装置４０において、ハンダボール２８を外部電極とする場合には、ハンダが比較的軟らかい金属であるために、最終測定工程やバーンイン工程において、ソケットによりハンダボール２８が変形し易く、回路基板に実装したときに、ハンダ付け不良を引き起こすという問題点もあった。さらに、ハンダボール２８を外部電極として持つタイプを回路基板に実装した後、冷熱サイクル試験に投入した場合、比較的早くまたは短いサイクルにて、ハンダと半導体チップ搭載用インターポーザーの界面やハンダ内部でクラックが生じ、接続不良を引き起こすという問題点もあった。
【０００６】
この発明は上述した課題を解決するためになされたもので、製造コストを低減することができると共に高い動作信頼性を有する半導体装置及び半導体チップ搭載用インターポーザーを提供することを目的としている。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、この発明は、シート状若しくはテープ状の絶縁体と、この絶縁体の裏面に設けられた導電体とを有した半導体チップ搭載用インターポーザーとを具備する半導体装置において、半導体チップを搭載するための半導体チップ搭載部を半導体チップ搭載用インターポーザーの絶縁体の裏面に設けると共に、導電体のエッチングにより形成した外部端子としての複数の凸部とこの外部端子に付随する導体回路パターンとを、半導体チップ搭載部の周辺に設け、半導体チップを半導体チップ搭載用インターポーザーの半導体チップ搭載部に固着すると共に、この半導体チップの電極パッドと導体回路パターンとを金属細線で接続し、半導体チップを樹脂封止した構成としてある。
かかる構成により、半導体チップ搭載用インターポーザーは、片面のみの加工で得られるため、工程が簡略化される。また、外部端子は、導体回路パターンと一体化した導電体で形成されているため、冷熱の温度変化に対する耐性が強化される。
【０００８】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
（第１の実施形態）
図１は、この発明の第１の実施形態に係る半導体装置を示す断面図である。
この半導体装置１０は、ＢＧＡタイプの装置であり、半導体チップ搭載用の半導体チップ搭載用インターポーザー１（以下単に「インターポーザー１」という）の裏面に半導体チップ６が搭載され、半導体チップ６が封止樹脂９で被覆された構造となっている。
具体的には、インターポーザー１は、矩形状の絶縁体２と、絶縁体２の半導体チップ搭載部２ａの周囲に設けられ且つＮｉ／Ａｕ等のメッキ４が施された複数の凸部３ａ（以下、「バンプ３ａ」という）とを具備している。
バンプ３ａは、導電体であり、その基部内側には、導体回路パターン３ｂが設けられている。
半導体チップ６は、このような絶縁体２の半導体チップ搭載部２ａにダイボンド材７を介して接着されており、その電極パッド６ａが金属細線である金ワイヤー８を介して導体回路パターン３ｂに接続されている。
【０００９】
次に、上記構成の半導体装置１０の製造方法について説明する。
図２は、インターポーザー１の製造工程図であり、図３はその裏面図であり、図４は半導体装置の製造工程図である。
まず、インターポーザー１を製造する。
すなわち、図２の（ａ）及び（ｂ）に示すように、絶縁体２と導電体３からなる２層基材の導電体３部にハーフエッチングにより外部端子となる複数のバンプ３ａを形成する。
そして、図２の（ｃ）に示すように、ハーフエッチングにより薄くなった部分に、やはりエッチングで、バンプ３ａに付随する導体回路パターン３ｂと、半導体チップを搭載する半導体チップ搭載部２ａを形成する。
しかる後、図２の（ｄ）に示すように、バンプ３ａ及び導体回路パターン３ｂにＮｉ／Ａｕ等のメッキ４を施す。
これにより、図３にも示すような所望のインターポーザー１が得られる。なお、同図のインターポーザー１は、１素子単位のインターポーザーであって、外部端子（バンプ）３ａが４０個の一列配置になっている。なお、符号３５は、半導体チップの搭載可能な領域を示している。
【００１０】
そして、上記のように製造したインターポーザー１に半導体チップ６を装着して半導体装置１０を製造する。
すなわち、図４の（ａ）に示すように、インターポーザー１の半導体チップ搭載部２ａに半導体チップ６をダイボンド材７により接着した後、図４の（ｂ）に示すように、その半導体チップ６の電極パッド６ａと導体回路パターン３ｂ上のボンド部とを加熱されたヒートコラム上にて金ワイヤー８で結線する。
次に、図４の（ｃ）に示すように、液状の封止樹脂９を滴下して硬化させることにより、半導体チップ６，ワイヤー８，導体回路パターン３ｂ上のボンド部を封止し、図４の（ｄ）に示すように、カット金型等によって絶縁体２の外形を切断することにより、半導体装置１０の最終形態を得る。
【００１１】
（第２の実施形態）
図５は、この発明の第２の実施形態に係る半導体装置を示す断面図である。
この実施形態の半導体装置１２もＢＧＡタイプの装置であるが、インターポーザー１１に放熱機能を持たせた点が上記第１の実施形態と異なる。
すなわち、インターポーザー１１において、メッキ４が施された金属板である導電体３１が絶縁体２の表面に施され、絶縁体２の半導体チップ６搭載部分に、半導体チップ搭載用の孔２ｃが穿設されている。
そして、孔２ｃ内で露出した導電体３１の導電体面３１ｃに、半導体チップ６がダイボンド材７を介して接着され、半導体チップ６，金ワイヤー８，導体回路パターン３ｂが封止樹脂９で被覆されて、半導体装置１２が構成されている。
その他の構成は上記第１の実施形態の半導体装置１０と同様であるので、その記載は省略する。
【００１２】
次に、上記構成の半導体装置１２の製造方法について説明する。
図６は、インターポーザー１１の製造工程図であり、図７は半導体装置１２の製造工程図である。
まず、図６の（ａ）及び（ｂ）に示すように、導電体３１と導電体３とこれら２層に挟持された絶縁体２とから成る３層基材において、導電体３にハーフエッチングにより複数のバンプ３ａを形成する。
そして、図６の（ｃ）に示すように、導電体３の薄くなった部分にやはりエッチングで導体回路パターン３ｂと半導体チップ搭載部２ａを形成する。
しかる後、図６の（ｄ）に示すように、半導体チップ搭載部２ａに対応する絶縁体の部分を除去して、導電体面３１ｃが露出するような孔２ｃを形成する。
最後に、図６に（ｅ）に示すように、バンプ３ａとプレート状の導電体３１にＮｉ／Ａｕ等のメッキ４を施すことにより所望のインターポーザー１１を得る。
【００１３】
そして、上記のようにして製造したインターポーザー１１に半導体チップ６を装着して半導体装置１２を製造する。
すなわち、図７の（ａ）に示すように、イーターポーザー１１の半導体チップ搭載用の孔２ｃに半導体チップ６を挿入して、プレート状に残した導電体面３１ｃに半導体チップ６をダイボンド材７により接着し、その半導体チップ６の電極パッド６ａと導体回路パターン３ｂ上のボンド部とを加熱されたヒートコラム上にて金ワイヤー８で結線する。
次に、図７の（ｂ）に示すように、液状の封止樹脂９を滴下して硬化させることにより、半導体チップ６，金ワイヤー８，導体回路パターン３ｂ上のボンド部を封止する。
最後に、図７の（ｃ）に示すように、カット金型等によって導電体３１と絶縁体２の外形を切断することにより、半導体装置１２の最終形態を得る。
【００１４】
この実施形態の半導体装置１２は、プレート状の導電体３１部を放熱板と見なすことにより、半導体チップ６をその放熱板上に直接固着しているので、放熱特性に優れたものとなる。
さらに、より一層の放熱性を得ようとする場合には、図８に示すように、放熱板である導電体３１上に放熱フィン２０等をダイボンド材７等により取り付けることで達成することができる。
【００１５】
（第３の実施形態）
図９は、この発明の第３の実施形態に係る半導体装置の要部を示す平面図である。
図９に示すように、この実施形態に係る半導体装置のインターポーザー１３は、上記第１及び第２の実施形態のインターポーザー１，１１の構成と略同様であり、異なっている点は、外部端子（バンプ）３ａを２列に配置している点である。なお、同図において、符号３６は、半導体チップ搭載可能な領域である。
このような構成により、上記インターポーザー１等の製造工程と同様の工程で、図９に示すような２列に配列された外部端子３ａを持つインターポーザー１３を得ることができる。
また、このインターポーザー１３を用いた半導体装置については、第１及び第２の実施形態と同様の工程を経て組み立てることにより、２列に配列された外部端子３ａを持つ半導体装置を得ることができる。
【００１６】
この実施形態にて得られる半導体装置は、外部端子３ａの配列を２列にしてあるので、１列のタイプよりも搭載可能な半導体チップ６のサイズの制約は大きくなるが、外周列の端子数が減るので、その分、半導体装置の実装面積を小さくすることができる。
ここで、図３と図９のインターポーザーの平面図を比較して見ると、これらは、同一端子数で同一端子ピッチ（端子間隔）の外部端子３ａを一列と２列に配置した場合であって、図９のインターポーザーは、端子配列を２列にしたことにより、搭載可能な半導体チップのサイズは図３より小さくなるが、半導体装置１３の外形サイズは小さくなる。
【００１７】
（第４の実施形態）
図１０は、この発明の第４の実施形態に係る半導体装置を示す断面図である。この実施形態の半導体装置１５も、ＢＧＡタイプの装置であるが、半導体チップ６を絶縁体２の表面側に装着し、絶縁体２の導通孔２ｄに金ワイヤー８を通して、半導体チップ６と導体回路パターン３ｂとを電気的に接続した点が上記第１ないし第３の実施形態と異なる。
具体的には、インターポーザー１４において、絶縁体２の裏面にバンプ３ａ及び導体回路パターン３ｂが形成され、バンプ３ａの表面にメッキ４が施されると共に、導体回路パターン３ｂの表面に絶縁フィルム２１が貼り付けられている。そして、半導体チップ６が絶縁体２の表面側に接着され、導通孔２ｄが絶縁体２に穿設されている。そして、導通孔２ｄ内の導体回路パターン３ｂ部分に施されたメッキ４と半導体チップ６の電極パッド６ａとを金ワイヤー８で接続した構成になっている。
【００１８】
次に、上記構成の半導体装置１５の製造方法について説明する。
図１１は、インターポーザー１４の製造工程図であり、図１２は半導体装置１５の製造工程図である。
まず、図１１の（ａ）〜（ｃ）に示すように、絶縁体２と導電体３とからなる２層基材の導電体３部にハーフエッチングにより複数のバンプ３ａを形成し、その薄くなった部分に、やはりエッチングにより導体回路パターン３ｂを形成する。
そして、図１１の（ｄ）に示すように、導体回路パターン３ｂ部を絶縁フィルム２１等で保護し絶縁する。
最後に、図１１の（ｅ）に示すように、絶縁体２の表面に、半導体チップ搭載部２ｅと、この半導体チップ搭載部２ｅの周囲部分を除去して形成した導通孔２ｄとを設け、導体回路パターン３ｂの一部を導通孔２ｄにおいて露出させておく。
そして、バンプ３ａと露出させた導体回路パターン３ｂ部とにＮｉ／Ａｕ等のメッキ４を施すことにより、所望のインターポーザー１４を得る。
【００１９】
そして、上記のように製造したインターポーザー１４の表面に半導体チップ６を装着して半導体装置１５を製造する。
すなわち、まず、図１２の（ａ）に示すように、インターポーザー１４の半導体チップ搭載部２ｅに半導体チップ６をダイボンド材７により接着し、その半導体チップ６の電極パッド６ａと一部露出させた導体回路パターン３ｂ部とを、導通孔２ｄを利用して、加熱されたヒートコラム上にて金ワイヤー８で結線する。次に、図１２の（ｂ）に示すように、モールド金型に装着して、モールド金型のゲートより溶融したモールド樹脂２２を注入して、半導体チップ６，金ワイヤー８，導体回路パターン３ｂ上のボンド部を封止する。
そして、図１２の（ｃ）に示すように、カット金型等によって絶縁体２の外形を切断することにより、半導体装置１５の最終形態を得る。
【００２０】
この実施形態において、図４及び図７に示した液状樹脂９の滴下による封止ではなく、モールド金型を用いたモールド樹脂２２（トランスファーモールド）による封止を用いたのは、次のような理由による。
液状樹脂９の滴下による封止を行う場合、その封止形状を決定するのは、液状樹脂９の粘土や表面張力等によるため、経時変化が避けられず、一定の形状を保つことが難しいのに加えて、形成時に必ず、表面がある程度の曲面となってしまう。一方、半導体装置を回路基板に実装する際には、一般的に半導体装置の上面を真空吸着にて保持し、回路基板上に搭載しているので、半導体装置の上面が一定の水平面になっていないと真空吸着ができない。そこで、この実施形態のように、上面を封止する必要があるタイプの半導体装置１５は、モールド金型を用いたモールド樹脂２２で一定の水平面を形成した。
【００２１】
なお、この発明は、上記実施形態に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
上記各実施形態では、ＢＧＡ型半導体装置を例として説明してきたが、それに限定される必要はなく、ＬＧＡ型やＰＧＡ型の半導体装置であっても、モールド樹脂のサイズ内に外部端子（外部電極）が形成された半導体装置であれば、何れも適用することができる。
【００２２】
【発明の効果】
以上詳しく説明したように、この発明の半導体装置によれば、インターポーザーの絶縁体の片面に、エッチングにより導体回路パターンと外部端子が形成され、絶縁体の所定位置に半導体チップ搭載部が形成されたインターポーザーに、半導体チップを固着し、この半導体チップ上の電極パッドと導体回路パターンとを金属細線にて電気的に接続した構成としたので、インターポーザーは、片面の加工のみで得られ、この結果、両面の導通を取るためのスルーホールの形成や、そこへのメッキ等の工程が不要となる。また、外部端子がインターポーザーの方に形成されているために、ハンダボール等の搭載工程が不要となる。さらに、樹脂封止を液状樹脂で行うなら、トランスファーモールド用金型が不要となる等、工程の簡素化を図ることができる。かかる点からこの発明の半導体装置を用いることで、製造コストの低減を図ることができるという優れた効果を得ることができる。
さらに、この発明で用いる加工技術も一般的なエッチングやメッキ等で済み、半導体装置の組立て工程も、一般的な従来の樹脂封止型半導体装置の組立て工程と何ら変わることがないため、既存のインフラを使用することができ、この結果、製造設備コストの低減化を図ることができる。
また、外部端子は、導体回路パターンと一体化した金属剛体で形成されているため、回路基板に実装した後、冷熱サイクル試験に投入した際に、基板と半導体装置間の熱膨張・収縮の差による応力が外部端子部に発生しても、外部端子そのものが破壊されることはない。すなわち、温度環境に対する耐性の強化が図られている。
また、従来のＢＧＡタイプの半導体装置は、外部端子が半導体装置下面に２次元のアレイ状に配置されているため、回路基板に実装した後のハンダ付け検査が、目視では不可能であり、Ｘ線による検査等を用いる必要があったが、この発明の半導体装置においては、外部端子を半導体装置の外周部に１列に配置することにより、回路基板に実装した後のハンダ付け不良等の検査を目視で容易に行うことができる。
さらに、インターポーザーの上記外部端子の配列を２列にすることにより、搭載可能な半導体チップのサイズは小さくなるが、半導体装置の外形サイズは従来より小さくて済み、装置のコンパクト化を図ることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る半導体装置を示す断面図である。
【図２】図１の半導体装置に適用された半導体チップ搭載用インターポーザーの製造工程図である。
【図３】図１の半導体チップ搭載用インターポーザーの裏面図である。
【図４】図１の半導体装置の製造工程図である。
【図５】この発明の第２の実施形態に係る半導体装置を示す断面図である。
【図６】図５の半導体装置に適用された半導体チップ搭載用インターポーザーの製造工程図である。
【図７】図５の半導体装置の製造工程図である。
【図８】図５の半導体装置に放熱フィンを取り付けた状態を示す断面図である。
【図９】この発明の第３の実施形態に係る半導体装置の要部を示す裏面図である。
【図１０】この発明の第４の実施形態に係る半導体装置を示す断面図である。
【図１１】図１０の半導体装置に適用された半導体チップ搭載用インターポーザーの製造工程図である。
【図１２】図１０の半導体装置のの製造工程図である。
【図１３】従来のＱＦＰタイプの半導体装置を示す裏面図（ａ）及び断面図（ｂ）である。
【図１４】従来のＢＧＡタイプの半導体装置を示す裏面図（ａ）及び断面図（ｂ）である。
【図１５】図１４の半導体装置に適用された半導体チップ搭載用インターポーザーの製造工程図である。
【図１６】図１４の半導体装置の製造工程図である。
【符号の説明】
１…半導体チップ搭載用インターポーザー、２…絶縁体、２ａ，２ｅ…半導体チップ搭載部、２ｃ…半導体チップ搭載用の孔、２ｄ…導通孔、３，３１…導電体、３ａ…凸部（バンプ）、３ｂ…導体回路パターン、６…半導体チップ、６ａ…電極パッド、８…金属細線。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device having a semiconductor chip mounting interposer.
[0002]
[Prior art]
The structure of a conventional QFP type semiconductor device will be described with reference to FIG.
The QFP type semiconductor device 30 shown in FIG. 6A is the most general semiconductor device.
Specifically, as shown in FIG. 5B, the semiconductor chip 6 is bonded to the die pad 23 forming a part of the lead frame by the die bonding material 7. An electrode pad (not shown) on the semiconductor chip 6 and an inner lead 24 that also forms a part of the lead frame are connected by a bonding wire 8 made of gold or the like. Then, all of them are transfer molded with a sealing resin 25, and outer leads 26 for input / output are provided around the sealing resin 25.
[0003]
A BGA type semiconductor device will be described with reference to FIG.
This type of semiconductor device 40 has recently been proposed as a structure that relaxes the pitch of package external terminals in response to an increase in the number of input / output terminals of the semiconductor chip 6.
Specifically, a resin circuit board 27 is used in which conductor circuit patterns (not shown) are formed on both front and back surfaces, and these are electrically connected by through holes.
That is, as shown in FIG. 2B, the semiconductor chip 6 is bonded to a predetermined position of the resin substrate 27 by the die bond material 7, and the electrode pads on the semiconductor chip 6 and the conductor circuit pattern on the resin substrate 27 (not shown). And a bonding wire 8 made of gold or the like. The semiconductor chip 6, the bonding wire 8, and the conductor circuit pattern are transfer molded with a sealing resin 25, and solder balls 28 are provided on the back surface of the resin substrate 27 as external terminals for input and output.
Since these external terminals 28 are arranged in a two-dimensional array on the surface of the resin substrate 27 as shown in the rear view of FIG. 5A, the terminals are more terminal than semiconductor devices such as QFP arranged around. The pitch can be widened.
[0004]
Next, the structure and manufacturing method of a semiconductor device using a conventional film carrier will be described with reference to FIGS. 15 and 16, taking a BGA type as an example.
As shown in FIGS. 15 (a) and 15 (b), a film carrier for each element is manufactured by etching a conductor 3 pattern of a two-layer base material composed of an insulator 2 and a conductor 3 by etching. 3b is formed. Then, as shown in FIG. 15C, the portion of the insulator 2 corresponding to the external electrode is also removed by etching to form the external electrode portion 2b, and then, as shown in FIG. In this manner, the insulating film 29 is applied to the conductor circuit pattern 3b portion where the semiconductor chip is mounted.
Through these steps, a desired film carrier (semiconductor chip mounting interposer) 50 is obtained.
Further, in the method of manufacturing the semiconductor device using the film carrier 50, as shown in FIG. 16A, the semiconductor chip 6 is bonded to the insulating film 29 of the film carrier 50 by the die bonding material 7, As shown in (b), the electrode pad 6a of the semiconductor chip 6 and the bond portion on the conductor circuit pattern 3b are connected by a bonding wire 8 such as gold on a heated heat column. Thereafter, as shown in FIG. 16 (c), it is mounted on a mold, and a molten mold resin 25 is injected from the gate of the mold, and the semiconductor chip 6, bonding wire 8, conductor circuit pattern is injected. The bond part on 3b is sealed. Then, as shown in FIG. 16 (d), a plurality of solder ball electrodes 31 are formed on the external electrode portion 2b on the back surface of the film carrier 50, mounted on a dedicated outer shape cutting die, and the predetermined position is reached. The film is cut to complete the semiconductor device 60.
[0005]
[Problems to be solved by the invention]
However, the conventional semiconductor device has the following problems.
In the QFP type semiconductor device 30 shown in FIG. 13, the number of outer leads 26 around the semiconductor device 30 increases with the increase in the number of input / output terminals. Since the area is increased and the wiring length is increased, there is a problem that the electrical characteristics are deteriorated.
Further, in the BGA type semiconductor device 40 shown in FIG. 14, since it is necessary to establish electrical connection between the front and back surfaces of the resin substrate 27, a fine through hole is formed and plated there. In addition to technical difficulties, there is a problem that the cost of the interposer for mounting a semiconductor chip and the cost of the package are increased.
In the BGA type semiconductor device 40, when the solder ball 28 is used as an external electrode, the solder ball 28 is deformed by the socket in the final measurement process or burn-in process because the solder is a relatively soft metal. There was also a problem that when mounted on a circuit board, soldering failure was caused. Further, when a type having a solder ball 28 as an external electrode is mounted on a circuit board and then put into a thermal cycle test, the interface between the solder and the interposer for mounting a semiconductor chip or the inside of the solder is relatively short or short cycled. There was also a problem that a crack occurred and a connection failure was caused.
[0006]
The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor device and a semiconductor chip mounting interposer that can reduce manufacturing costs and have high operational reliability.
[0007]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention provides a semiconductor device including a semiconductor chip mounting interposer having a sheet-like or tape-like insulator and a conductor provided on the back surface of the insulator. The semiconductor chip mounting portion for mounting the semiconductor chip is provided on the back surface of the insulator of the semiconductor chip mounting interposer, and a plurality of convex portions as external terminals formed by etching of the conductor and the external terminals are attached. A conductor circuit pattern is provided around the semiconductor chip mounting portion, the semiconductor chip is fixed to the semiconductor chip mounting portion of the semiconductor chip mounting interposer, and the electrode pads of the semiconductor chip and the conductor circuit pattern are connected by a thin metal wire. The semiconductor chip is sealed with resin.
With this configuration, the semiconductor chip mounting interposer can be obtained by processing only on one side, so that the process is simplified. Moreover, since the external terminal is formed of a conductor integrated with the conductor circuit pattern, the resistance to a temperature change of cold is enhanced.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
FIG. 1 is a sectional view showing a semiconductor device according to the first embodiment of the present invention.
This semiconductor device 10 is a BGA type device, in which a semiconductor chip 6 is mounted on the back surface of a semiconductor chip mounting interposer 1 for mounting a semiconductor chip (hereinafter simply referred to as “interposer 1”), and the semiconductor chip 6 is sealed. The structure is covered with a stop resin 9.
Specifically, the interposer 1 includes a rectangular insulator 2 and a plurality of convex portions 3a (around the semiconductor chip mounting portion 2a of the insulator 2 and plated with Ni / Au or the like 4 ( Hereinafter, it is referred to as “bump 3a”.
The bump 3a is a conductor, and a conductor circuit pattern 3b is provided inside the base.
The semiconductor chip 6 is bonded to the semiconductor chip mounting portion 2a of the insulator 2 via a die bond material 7, and the electrode pad 6a is connected to the conductor circuit pattern 3b via a gold wire 8 which is a thin metal wire. Has been.
[0009]
Next, a method for manufacturing the semiconductor device 10 having the above configuration will be described.
2 is a manufacturing process diagram of the interposer 1, FIG. 3 is a rear view thereof, and FIG. 4 is a manufacturing process diagram of the semiconductor device.
First, the interposer 1 is manufactured.
That is, as shown in FIGS. 2A and 2B, a plurality of bumps 3a to be external terminals are formed by half-etching on the conductor 3 portion of the two-layer base material made of the insulator 2 and the conductor 3. .
Then, as shown in FIG. 2C, the conductor circuit pattern 3b associated with the bump 3a and the semiconductor chip mounting portion 2a for mounting the semiconductor chip are also formed by etching in the thinned portion by half etching. .
Thereafter, as shown in FIG. 2D, plating 4 such as Ni / Au is applied to the bumps 3a and the conductor circuit pattern 3b.
Thereby, a desired interposer 1 as shown in FIG. 3 is obtained. The interposer 1 shown in FIG. 1 is an interposer in units of one element, and 40 external terminals (bumps) 3a are arranged in a row. Reference numeral 35 indicates a region where a semiconductor chip can be mounted.
[0010]
Then, the semiconductor device 10 is manufactured by mounting the semiconductor chip 6 on the interposer 1 manufactured as described above.
That is, as shown in FIG. 4A, after the semiconductor chip 6 is bonded to the semiconductor chip mounting portion 2a of the interposer 1 with the die bond material 7, the semiconductor chip 6 is shown in FIG. The electrode pad 6a and the bond portion on the conductor circuit pattern 3b are connected by a gold wire 8 on a heated heat column.
Next, as shown in FIG. 4C, a liquid sealing resin 9 is dropped and cured to seal the bond portions on the semiconductor chip 6, the wires 8, and the conductor circuit pattern 3b. As shown in FIG. 4D, the final form of the semiconductor device 10 is obtained by cutting the outer shape of the insulator 2 with a cutting die or the like.
[0011]
(Second Embodiment)
FIG. 5 is a sectional view showing a semiconductor device according to the second embodiment of the present invention.
The semiconductor device 12 of this embodiment is also a BGA type device, but is different from the first embodiment in that the interposer 11 has a heat dissipation function.
That is, in the interposer 11, a conductor 31 that is a metal plate plated 4 is applied to the surface of the insulator 2, and a semiconductor chip mounting hole 2 c is formed in the semiconductor chip 6 mounting portion of the insulator 2. It is installed.
Then, the semiconductor chip 6 is bonded to the conductor surface 31c of the conductor 31 exposed in the hole 2c through the die bond material 7, and the semiconductor chip 6, the gold wire 8, and the conductor circuit pattern 3b are covered with the sealing resin 9. Thus, the semiconductor device 12 is configured.
Since other configurations are the same as those of the semiconductor device 10 of the first embodiment, description thereof is omitted.
[0012]
Next, a method for manufacturing the semiconductor device 12 having the above configuration will be described.
FIG. 6 is a manufacturing process diagram of the interposer 11, and FIG. 7 is a manufacturing process diagram of the semiconductor device 12.
First, as shown in FIGS. 6A and 6B, half etching is performed on the conductor 3 in the three-layer base material including the conductor 31, the conductor 3, and the insulator 2 sandwiched between the two layers. Thus, a plurality of bumps 3a are formed.
Then, as shown in FIG. 6C, the conductor circuit pattern 3b and the semiconductor chip mounting portion 2a are formed in the thinned portion of the conductor 3 by etching.
Thereafter, as shown in FIG. 6D, the insulator portion corresponding to the semiconductor chip mounting portion 2a is removed to form a hole 2c that exposes the conductor surface 31c.
Finally, as shown in FIG. 6E, a desired interposer 11 is obtained by plating the bump 3a and the plate-like conductor 31 with Ni / Au or the like.
[0013]
Then, the semiconductor device 6 is manufactured by mounting the semiconductor chip 6 on the interposer 11 manufactured as described above.
That is, as shown in FIG. 7A, the semiconductor chip 6 is inserted into the hole 2 c for mounting the semiconductor chip of the etaposer 11, and the semiconductor chip 6 is attached to the plate-shaped conductor surface 31 c by the die bond material 7. The electrode pads 6a of the semiconductor chip 6 and the bond portions on the conductor circuit pattern 3b are connected by a gold wire 8 on a heated heat column.
Next, as shown in FIG. 7B, the liquid sealing resin 9 is dropped and cured to seal the bond portions on the semiconductor chip 6, the gold wire 8, and the conductor circuit pattern 3b.
Finally, as shown in FIG. 7C, the final form of the semiconductor device 12 is obtained by cutting the outer shapes of the conductor 31 and the insulator 2 with a cut mold or the like.
[0014]
The semiconductor device 12 of this embodiment is excellent in heat dissipation characteristics because the semiconductor chip 6 is directly fixed on the heat dissipation plate by regarding the plate-like conductor 31 as a heat dissipation plate.
Furthermore, when it is going to obtain further heat dissipation, as shown in FIG. 8, it can achieve by attaching the radiation fin 20 grade | etc., With the die bond material 7 grade | etc., On the conductor 31 which is a heat sink. .
[0015]
(Third embodiment)
FIG. 9 is a plan view showing the main part of a semiconductor device according to the third embodiment of the present invention.
As shown in FIG. 9, the interposer 13 of the semiconductor device according to this embodiment is substantially the same as the configuration of the interposers 1 and 11 of the first and second embodiments, and the difference is that This is that the terminals (bumps) 3a are arranged in two rows. In the figure, reference numeral 36 denotes an area where a semiconductor chip can be mounted.
With such a configuration, an interposer 13 having external terminals 3a arranged in two rows as shown in FIG. 9 can be obtained in the same process as the manufacturing process of the interposer 1 and the like.
In addition, a semiconductor device using the interposer 13 can be obtained by assembling through the same processes as those in the first and second embodiments to obtain a semiconductor device having the external terminals 3a arranged in two rows. .
[0016]
In the semiconductor device obtained in this embodiment, since the external terminals 3a are arranged in two rows, the size restriction of the semiconductor chip 6 that can be mounted becomes larger than that of the single row type, but the number of terminals in the outer circumferential row is increased. Therefore, the mounting area of the semiconductor device can be reduced accordingly.
Here, when comparing the plan views of the interposers of FIGS. 3 and 9, these are cases where the external terminals 3a having the same number of terminals and the same terminal pitch (terminal spacing) are arranged in one row and two rows. In the interposer of FIG. 9, the size of the mountable semiconductor chip is smaller than that of FIG. 3 because the terminal arrangement is arranged in two rows, but the outer size of the semiconductor device 13 is reduced.
[0017]
(Fourth embodiment)
FIG. 10 is a sectional view showing a semiconductor device according to the fourth embodiment of the present invention. The semiconductor device 15 of this embodiment is also a BGA type device, but the semiconductor chip 6 is mounted on the surface side of the insulator 2 and the gold wire 8 is passed through the conduction hole 2d of the insulator 2 to connect the semiconductor chip 6 and the conductor circuit. The point which electrically connected the pattern 3b differs from the said 1st thru | or 3rd embodiment.
Specifically, in the interposer 14, the bump 3a and the conductor circuit pattern 3b are formed on the back surface of the insulator 2, the plating 4 is applied to the surface of the bump 3a, and the insulating film 21 is formed on the surface of the conductor circuit pattern 3b. Is pasted. The semiconductor chip 6 is bonded to the surface side of the insulator 2, and the conduction hole 2 d is formed in the insulator 2. Then, the plating 4 applied to the conductor circuit pattern 3b portion in the conduction hole 2d and the electrode pad 6a of the semiconductor chip 6 are connected by the gold wire 8.
[0018]
Next, a method for manufacturing the semiconductor device 15 having the above configuration will be described.
FIG. 11 is a manufacturing process diagram of the interposer 14, and FIG. 12 is a manufacturing process diagram of the semiconductor device 15.
First, as shown in FIGS. 11A to 11C, a plurality of bumps 3a are formed by half etching on a conductor 3 portion of a two-layer base material composed of an insulator 2 and a conductor 3, and the thickness thereof is reduced. The conductor circuit pattern 3b is also formed in the formed portion by etching.
And as shown in FIG.11 (d), the conductor circuit pattern 3b part is protected and insulated with the insulating film 21 grade | etc.,.
Finally, as shown in FIG. 11 (e), the surface of the insulator 2 is provided with a semiconductor chip mounting portion 2e and a conduction hole 2d formed by removing the peripheral portion of the semiconductor chip mounting portion 2e, A part of the conductor circuit pattern 3b is exposed in the conduction hole 2d.
Then, a desired interposer 14 is obtained by applying plating 4 such as Ni / Au to the bump 3a and the exposed conductor circuit pattern 3b.
[0019]
The semiconductor device 15 is manufactured by mounting the semiconductor chip 6 on the surface of the interposer 14 manufactured as described above.
That is, first, as shown in FIG. 12A, the semiconductor chip 6 was bonded to the semiconductor chip mounting portion 2e of the interposer 14 with the die bond material 7, and part of the electrode pads 6a of the semiconductor chip 6 was exposed. The conductor circuit pattern 3b is connected with a gold wire 8 on a heated heat column using the conduction hole 2d. Next, as shown in FIG. 12 (b), it is mounted on a mold, and molten resin 22 is injected from the gate of the mold to inject the semiconductor chip 6, the gold wire 8, and the conductor circuit pattern 3b. Seal the upper bond.
Then, as shown in FIG. 12C, the final form of the semiconductor device 15 is obtained by cutting the outer shape of the insulator 2 with a cut mold or the like.
[0020]
In this embodiment, instead of sealing by dropping the liquid resin 9 shown in FIGS. 4 and 7, sealing by mold resin 22 (transfer molding) using a mold is used as follows. Depending on the reason.
When sealing is performed by dropping the liquid resin 9, the sealing shape is determined because of the clay or surface tension of the liquid resin 9, so that change over time is unavoidable and it is difficult to maintain a certain shape. In addition, the surface is always curved to some extent during formation. On the other hand, when a semiconductor device is mounted on a circuit board, the upper surface of the semiconductor device is generally held by vacuum suction and mounted on the circuit board, so that the upper surface of the semiconductor device is a constant horizontal plane. Without vacuum suction. Therefore, as in this embodiment, the semiconductor device 15 of the type that requires the upper surface to be sealed has a fixed horizontal surface formed by the mold resin 22 using a mold.
[0021]
In addition, this invention is not limited to the said embodiment, A various deformation | transformation and change are possible within the range of the summary of invention.
In each of the above embodiments, the BGA type semiconductor device has been described as an example. However, the present invention is not limited to this, and even in the case of an LGA type or PGA type semiconductor device, an external terminal (external electrode) is within the size of the mold resin. Any semiconductor device can be applied as long as it is a semiconductor device on which a) is formed.
[0022]
【The invention's effect】
As described above in detail, according to the semiconductor device of the present invention, the conductor circuit pattern and the external terminal are formed by etching on one surface of the insulator of the interposer, and the semiconductor chip mounting portion is formed at a predetermined position of the insulator. Since the semiconductor chip is fixed to the interposer, and the electrode pad on the semiconductor chip and the conductive circuit pattern are electrically connected by a thin metal wire, the interposer can be obtained only by processing one side, As a result, it is not necessary to form a through hole for conducting both surfaces and to perform plating on the through hole. Further, since the external terminals are formed on the interposer, a mounting process for solder balls or the like is not necessary. Furthermore, if the resin sealing is performed with a liquid resin, the process can be simplified such that a transfer mold is not required. From this point, by using the semiconductor device of the present invention, an excellent effect that the manufacturing cost can be reduced can be obtained.
Furthermore, the processing technique used in the present invention may be general etching or plating, and the assembly process of the semiconductor device is not different from the conventional assembly process of the conventional resin-encapsulated semiconductor device. The infrastructure can be used, and as a result, the manufacturing equipment cost can be reduced.
In addition, since the external terminal is formed of a metal rigid body integrated with the conductor circuit pattern, the difference in thermal expansion / contraction between the substrate and the semiconductor device when mounted on a circuit board and then put into a thermal cycle test. Even if the stress due to is generated in the external terminal portion, the external terminal itself is not destroyed. That is, the resistance to the temperature environment is enhanced.
Further, in the conventional BGA type semiconductor device, since the external terminals are arranged in a two-dimensional array on the lower surface of the semiconductor device, the soldering inspection after being mounted on the circuit board is impossible by visual inspection. In the semiconductor device according to the present invention, it is necessary to use a line inspection or the like. By arranging the external terminals in one row on the outer peripheral portion of the semiconductor device, it is possible to inspect a soldering defect after being mounted on the circuit board. Can be easily performed visually.
Further, by arranging the external terminal arrangement of the interposer in two rows, the size of the mountable semiconductor chip is reduced, but the external size of the semiconductor device can be smaller than that of the conventional one, and the device can be made compact. it can.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a manufacturing process diagram of a semiconductor chip mounting interposer applied to the semiconductor device of FIG. 1;
3 is a rear view of the semiconductor chip mounting interposer of FIG. 1. FIG.
4 is a manufacturing process diagram of the semiconductor device of FIG. 1; FIG.
FIG. 5 is a cross-sectional view showing a semiconductor device according to a second embodiment of the present invention.
6 is a manufacturing process diagram of a semiconductor chip mounting interposer applied to the semiconductor device of FIG. 5;
7 is a manufacturing process diagram of the semiconductor device of FIG. 5; FIG.
8 is a cross-sectional view showing a state in which heat radiation fins are attached to the semiconductor device of FIG. 5;
FIG. 9 is a back view showing essential parts of a semiconductor device according to a third embodiment of the present invention.
FIG. 10 is a sectional view showing a semiconductor device according to a fourth embodiment of the present invention.
11 is a manufacturing process diagram of a semiconductor chip mounting interposer applied to the semiconductor device of FIG. 10;
12 is a manufacturing process diagram of the semiconductor device of FIG. 10; FIG.
FIGS. 13A and 13B are a rear view and a cross-sectional view showing a conventional QFP type semiconductor device. FIGS.
14A and 14B are a rear view and a cross-sectional view showing a conventional BGA type semiconductor device, respectively.
15 is a manufacturing process diagram of a semiconductor chip mounting interposer applied to the semiconductor device of FIG. 14; FIG.
16 is a manufacturing process diagram of the semiconductor device of FIG. 14; FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Semiconductor chip mounting interposer, 2 ... Insulator, 2a, 2e ... Semiconductor chip mounting part, 2c ... Semiconductor chip mounting hole, 2d ... Conduction hole, 3,31 ... Conductor, 3a ... Convex part (bump 3b ... conductor circuit pattern, 6 ... semiconductor chip, 6a ... electrode pad, 8 ... fine metal wire.

Claims

In a semiconductor device comprising a sheet-like or tape-like insulator and a semiconductor chip mounting interposer having a conductor provided on the back surface of the insulator,
A semiconductor chip mounting portion for mounting a semiconductor chip is provided on the back surface of the insulator of the semiconductor chip mounting interposer, and a plurality of convex portions as external terminals formed by etching the conductor and the external terminals are attached A conductor circuit pattern to be provided around the semiconductor chip mounting portion,
The semiconductor chip is fixed to the semiconductor chip mounting portion of the semiconductor chip mounting interposer, and the electrode pads of the semiconductor chip and the conductor circuit pattern are connected with a thin metal wire,
A semiconductor device, wherein the semiconductor chip is sealed with resin.