JP3632696B2 - Electro-optical device, driving method thereof, and electronic apparatus - Google Patents

Electro-optical device, driving method thereof, and electronic apparatus Download PDF

Info

Publication number
JP3632696B2
JP3632696B2 JP2003133555A JP2003133555A JP3632696B2 JP 3632696 B2 JP3632696 B2 JP 3632696B2 JP 2003133555 A JP2003133555 A JP 2003133555A JP 2003133555 A JP2003133555 A JP 2003133555A JP 3632696 B2 JP3632696 B2 JP 3632696B2
Authority
JP
Japan
Prior art keywords
voltage
display
liquid crystal
signal
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003133555A
Other languages
Japanese (ja)
Other versions
JP2004004835A (en
Inventor
卓 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003133555A priority Critical patent/JP3632696B2/en
Publication of JP2004004835A publication Critical patent/JP2004004835A/en
Application granted granted Critical
Publication of JP3632696B2 publication Critical patent/JP3632696B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、表示画面中の一部だけを表示状態とし他部を非表示状態にすることができる機能を有した電気光学装置及びその駆動方法に関する。また、本発明は、電気光学装置として液晶表示装置を用い、表示に違和感が無く低消費電力の部分表示状態を可能とする液晶表示装置の駆動方法及びそれにより表示される液晶表示装置に関する。また、本発明の電気光学装置を駆動するに適した駆動回路に関する。
【０００２】
さらに、これらの電気光学装置及び液晶表示装置を表示装置に用いる電子機器に関する。
【０００３】
【従来の技術】
携帯電話等の携帯型電子機器に用いられている表示装置にあっては、より多くの情報が表示できるように表示ドット数が年々増加して来ており、それに伴い表示装置による消費電力も増大して来ている。携帯型電子機器の電源は一般には電池であるため、電池寿命が長くできるように表示装置には低消費電力であることが強く求められる。そのため、表示ドット数が多い表示装置においては必要な時には全画面を表示状態とする一方、通常時は消費電力が低減出来るように表示パネルの一部の領域だけを表示状態とし、他の領域を非表示状態とする方法が検討され始めている。また、携帯型電子機器の表示装置は、やはり低消費電力の必要性から、表示パネルは反射型または、反射モード時の見栄えを重視した半透過型の液晶表示パネルが用いられている。
【０００４】
従来の液晶表示装置においては、全画面の表示／非表示が制御できる機能を持つものは多いが、全画面の内の一部だけを表示状態とし、他の部分を非表示状態にする機能を持つものはまだ実用化されていない。液晶表示パネルの一部の行だけを表示状態とし、他の行を非表示状態にすることができる機能を実現する方法としては特許文献１及び特許文献２が提案されている。この２つの提案は共に部分表示の場合と全画面表示の場合とで表示デューティを変えるとともに、各デューティに合った駆動電圧とバイアス比に変えるという方法である。
【０００５】
図１９〜図２１を用いて特許文献１の駆動方法を以下に説明する。図１９はこの従来例の液晶表示装置のブロック図である。ブロック５１は液晶表示パネル（ＬＣＤパネル）であり、複数の走査電極を形成した基板と複数の信号電極を形成した基板とが数μｍの間隔で対向して配置され、その間隙には液晶が封入されている。行方向に配置される走査電極と列方向に配置される信号電極の交差部の液晶により、画素（ドット）がマトリクス状に配置される。ブロック５２は走査電極を駆動する走査電極用駆動回路（Ｙドライバ）であり、ブロック５３は信号電極を駆動する信号電極用駆動回路（Ｘドライバ）である。液晶の駆動に必要な複数の電圧レベルはブロック５４の駆動電圧形成回路で形成され、 Ｘドライバ５３とＹドライバ５２を経由して液晶表示パネル５１に印加される。
ブロック５７は走査すべき走査電極数を制御する走査制御回路である。ブロック５５はそれらの回路に必要な信号を供給するコントローラであり、ＦＲＭはフレーム開始信号、ＣＬＹは走査信号転送用クロック、ＣＬＸはデータ転送用クロック、Ｄａｔａは表示データ、ＬＰはデータラッチ信号、ＰＤは部分表示制御信号である。ブロック５６は以上の回路の電力供給源である。
【０００６】
この従来例は部分表示が左半画面の場合と、さらにその内の上半画面分の場合について述べているが、ここでは後者の上半画面分の行を表示状態とし下半画面分の行を非表示状態とするという場合について説明する。走査電極の数は４００本とする。コントローラ５５は部分表示制御信号ＰＤを“Ｈ”レベルにして下半画面を非表示状態とする。制御信号ＰＤが“Ｌ”レベルの場合には１／４００デューティで全走査電極を走査することにより全画面が表示状態となり、制御信号ＰＤが“Ｈ”レベルの場合にはパネルの上半分の走査電極だけを１／２００デューティで走査することにより上半画面が表示状態で残りの下半画面が非表示状態という部分表示状態となる。１／２００デューティへの切り替えは走査信号転送用クロックＣＬＹの周期を２倍に切り替えて１フレーム期間内のクロック数を半減することによって行っている。部分表示状態における下半画面の走査電極の走査停止方法の詳細は記載されていないが、走査制御回路ブロック５７の内部回路図から判断すると、制御信号ＰＤを“Ｈ”レベルにするとＹドライバ内のシフトレジスタの２００段目から２０１段目に転送するデータが“Ｌ”レベルに固定され、その結果２０１番目〜４００番目の走査電極に供給されるＹドライバの２０１番目〜４００番目の出力が非選択電圧レベルを保つという方法である。
【０００７】
図２０はこの従来例の部分表示状態において走査電極１本置きに横線を表示した場合の駆動電圧波形の例である。Ａは上半画面のある１つの画素に印加される電圧波形であり、Ｂは下半画面の全画素に印加される電圧波形である。図中の波形Ａ，Ｂにおける太線は走査電極駆動波形、細線は信号電極駆動波形を示す。
【０００８】
上半画面の走査電極には選択期間（１水平走査期間：１Ｈ）毎に順次１行ずつ選択電圧Ｖ０（又はＶ５）が印加され、その他の行の走査電極には非選択電圧Ｖ４（又はＶ１）が印加される。信号電極には選択されている行の各画素のオン／オフ情報が水平走査期間に同期して順次印加される。より具体的には、選択行の走査電極への印加電圧がＶ０の間は選択行のオン画素の信号電極にはＶ５が、オフ画素の信号電極にはＶ３が印加される。また、選択行の走査電極への印加電圧がＶ５の間は選択行のオン画素の信号電極にはＶ０が、オフ画素の信号電極にはＶ２が印加される。各画素の液晶に加わる電圧は、走査電極に印加される走査電圧（選択電圧及び非選択電圧）と信号電極に印加される信号電圧（オン電圧及びオフ電圧）との差電圧であり、基本的にはこの差電圧の実効電圧が高い画素はオンとなり、低い画素はオフとなる。
【０００９】
一方、下半画面の画素の実効電圧は、図２０のＢに示すように走査電極に選択電圧が全く加わらないために、上半画面のオフ画素に加わる実効電圧よりもかなり小さくなり、その結果、下半画面は完全に非表示状態となる。
【００１０】
液晶交流駆動信号Ｍで示すように、図２０は１３行分の選択期間毎に駆動電圧の信号極性切り替えを行う図となっている。ちらつきやクロストークを低減するために高デューティ駆動の場合は、このように十数行分の選択期間毎に駆動電圧の信号極性切り替えを行う必要がある。下半画面は非表示となってはいるが、非表示領域の走査電極や信号電極に加わる電圧が図２０のＢに示したように変化しているため、部分表示状態になっても、ドライバ等の回路は動作し画素の液晶も充放電されており、消費電力がそれほど低減しないという欠点がある。
【００１１】
なお、単純マトリクス方式の液晶表示パネルにおいては、表示デューティを切り替える場合には駆動電圧の設定変更が必要となる。以下にこの点を駆動電圧形成ブロック５４の内部回路である図２１を用いて説明する。
【００１２】
まず図２１の構成と機能について述べる。約１／３０デューティよりも高デューティの液晶表示パネルを駆動するにはＶ０〜Ｖ５の６レベルの電圧が必要になる。液晶に印加される最大電圧はＶ０−Ｖ５であり、Ｖ０には＋５Ｖの入力電源電圧をそのまま用いる。コントラスト調整用の可変抵抗ＲＶ１とトランジスタＱ１とにより０Ｖと−２４Ｖの入力電源からコントラストが最適となる電圧Ｖ５を取り出す。抵抗Ｒ１〜Ｒ５によりＶ０−Ｖ５の電圧を分圧して中間電圧を形成し、それらの中間電圧をオペアンプＯＰ１〜ＯＰ４で駆動能力を上げＶ１〜Ｖ４を出力する。スイッチＳ２ａとＳ２ｂは連動スイッチであり信号ＰＤのレベルに応じてＲ３ａとＲ３ｂのどちらか一方がＲ２・Ｒ４と直列接続状態となる。Ｒ３ａとＲ３ｂの抵抗値を異ならせておくことにより、ＰＤのレベルに応じて異なる分圧比のＶ０〜Ｖ５を形成することができる。
【００１３】
Ｖ０〜Ｖ５の間にはＶ０−Ｖ１＝Ｖ１−Ｖ２＝Ｖ３−Ｖ４＝Ｖ４−Ｖ５という関係があり、電圧分割比（Ｖ０−Ｖ１）／（Ｖ０−Ｖ５）をバイアス比と呼ぶ。デューティを１／Ｎとする時、好ましいバイアス比は１／（１＋√Ｎ）であることが特公昭５７−５７７１８号において開示されている。従ってＲ３ａとＲ３ｂの抵抗値を各々１／４００デューティ用と１／２００デューティ用に設定しておけば、各デューティにおいて好ましいバイアス比で駆動することができる。
【００１４】
デューティを切り替える場合には、バイアス比の切り替えだけでなく同時に駆動電圧（Ｖ０−Ｖ５）の変更も必要である。駆動電圧を固定したままデューティを１／４００から１／２００に切り替えると、バイアス比を好ましい値に切り替えてもコントラストが著しく悪い表示となってしまう。これは選択電圧が液晶に加わっている時間が２倍になるために液晶に加わる実効電圧が高くなりすぎてしまうことによる。従来例ではバイアス比の切り替えの必要性とその実現手段については詳細に記載されているのに対して、駆動電圧切り替えの必要性とその実現手段については詳細な記載が無い。
【００１５】
具体的にはデューティを１／Ｎとすると、Ｎ＞＞１の場合は（Ｖ０−Ｖ５）をほぼ√Ｎに比例して調整する必要がある。たとえば１／４００デューティの場合の最適な（Ｖ０−Ｖ５）を仮に２８Ｖとすると、１／２００デューティの場合には（Ｖ０−Ｖ５）を２８Ｖ／√２≒２０Ｖに調整する必要がある。この電圧調整は全画面表示状態と上半画面表示状態とを切り替える都度にコントラスト調整用可変抵抗ＲＶ１を装置使用者が調整することによって行うことになるが、それは装置使用者にとっては大変不便なことである。駆動電圧自動設定手段の追加が必須であるが、バイアス比切り替え手段ほど容易ではないため駆動電圧形成回路は大幅に複雑化することになる。なお、この従来刊行物には半画面表示においては駆動電圧が小さくて済むのでさらに低消費電力化できると記載されているが、下がる電圧８Ｖはコントラスト調整用トランジスタＱ１を発熱させるのにかなりの部分が費やされてしまうため、消費電力はそれほどには下がらない。
【００１６】
部分表示が十数行〜２０行前後とかなり小さい場合は、それに合わせてデューティを切り替えると、好ましいバイアス比が１／３や１／４となる。液晶の駆動に必要な電圧は６レベルではなく１／４バイアスの場合は５レベル、１／３バイアスの場合には４レベルとなる。５レベルの電圧が必要な場合は抵抗Ｒ３ａとＲ３ｂの内の部分表示時に接続される側の抵抗値を０Ωにしておけばよいが、４レベルの電圧が必要な場合には抵抗Ｒ３ａ又はＲ３ｂではなく、抵抗Ｒ２及びＲ４を０Ωにする手段が必要となる。特許文献２はこうした場合のバイアス比の切り替え手段及び駆動電圧の切り替え手段について述べているが、ここではその構成についてこれ以上の説明は省略する。
【００１７】
前述したこれまでに提案されている方法により、液晶表示パネルの一部の行だけを表示状態とし、他の行を非表示状態にする機能自体は可能となり、消費電力もある程度まで下げることは出来る。但し、駆動電圧形成回路がかなり複雑化したり、部分表示できる行数がハード的に限定されてしまったり、低消費電力化がまだ不十分であるという問題がある。
【００１８】
また、特許文献１は透過型の液晶表示パネルに関するものであり、特許文献２は部分表示の方法を述べているのみであって表示形態ついては開示していない。しかし、透過型であれ反射型であれ液晶表示装置において高コントラストであることを重視する場合には、従来ではノーマリーブラック型の表示パネルを採用していた。この理由は次の通りである。
ノーマリーホワイト型の場合には電圧が印加されないドット間の間隙が白くなるので、画面内の白表示部は十分に白くなるが、黒表示部は十分に黒くはならないのに対し、ノーマリーブラック型の場合には電圧が印加されないドット間の間隙が黒くなるので、黒表示部は十分に黒くなるが、白表示部は十分に白くはならない。白表示部が十分に白であるよりも黒表示部が十分に黒である方がコントラストの高い表示になるので、ノーマリーブラック型の表示パネルを採用した方が高いコントラストが得られることになる。
【００１９】
なお、ノーマリーブラック型とは、液晶に印加する実効電圧が液晶の閾値より低いオフ電圧であった場合に黒表示となり、印加電圧を大きくして液晶の閾値より高いオン電圧を印加すると白表示となるモードである。一方、ノーマリーホワイト型とは、液晶に印加する実効電圧が液晶の閾値より低いオフ電圧であった場合に白表示となり、実効電圧を大きくして液晶の閾値より高いオン電圧を印加すると黒表示となるモードである。たとえば、ほぼ９０度ねじれのツイステッドネマチック型液晶を用いた場合、液晶表示パネルは一対の偏光板をパネルの両面側に有しており、一対の偏光板の透過軸を略平行に配置するとノーマリーブラック型、略直交させて配置するとノーマリーホワイト型となる。
【００２０】
図１８はノーマリーブラック型の液晶表示パネル１０７を用いた場合の部分表示状態を示す図である。非表示領域の液晶にはオフ電圧あるいはそれ以下の実効電圧が印加されるため、図の様に非表示領域が黒の表示になる。一方、反射型液晶表示パネルにおいては、入射光を反射して明るく見易い表示にするために文字を黒表示とし、背景を白表示にする必要がある。しかしながら、ノーマリーブラック型の反射型液晶表示パネルでは、表示領域の背景が白であるのに対して非表示領域が黒という違和感のある部分表示状態となる。更に、表示画面上の表示領域と非表示領域との境界に位置する表示ドットでは、表示領域側の文字を構成するドットの黒表示と非表示領域側のドットの黒表示とが隣接ドットとなって、視認する上ではつながってしまうため、表示領域における非表示領域との境界部分の表示ドットに表示された文字が非常に読みづらいという問題もある。違和感が無いように非表示領域を白表示にするためには非表示領域の液晶にオン電圧を印加する必要があるが、それでは基本的に非表示であるべき領域が非表示状態とは言えない。仮に非表示領域を白表示にしようとした場合には、それを実現するための回路の消費電力が低減できないだけでなく、ネマチック液晶のようにオフ状態で液晶分子が水平方向に配列しオン状態で立ち上がるケースでは、オン状態の液晶の誘電率がオフ状態の液晶の誘電率の２〜３倍も大きいので、非表示領域を白表示しようとして液晶をオン状態に駆動すると、液晶層の交流駆動に伴う充放電電流が大きくなり、表示装置全体としての消費電力は全画面表示状態の時と比べてそれほど低減しないか、逆に大きくなってしまうという問題が発生する。
【００２１】
前述したように、コントラスト向上のために単純にノーマリーブラック型の表示パネルを採用すると、部分表示状態では非表示領域が黒という違和感のある表示になってしまう。また、非表示領域を違和感の無い白表示にしようとした場合には、基本的に部分表示機能が実現されているとは言い難い上に、消費電力低減という目的も果たせない。
【００２２】
そこで本発明は、以上の従来技術における課題を解消し、部分表示時に消費電力が大幅に低減する電気光学装置を提供することを目的とする。また、部分表示機能のために駆動電圧形成回路を複雑化させること無く、かつ、部分表示の大きさや位置がソフト的に設定できる汎用性の高い電気光学装置を提供することを目的とする。
【００２３】
また、電気光学装置として液晶表示装置を用いた場合において、部分表示状態において違和感の無い表示を実現すると同時に消費電力を著しく低減することが可能な液晶表示装置を提供することを目的とする。
【００２４】
また、本発明の電気光学装置を駆動するに適した駆動回路の構成を提供することを目的とする。
【００２５】
また、これらの部分表示機能を有する電気光学装置や液晶表示装置を表示装置に用いることによって、低消費電力化した電子機器を提供することを目的とする。
【特許文献１】
特開平６−９５６２１号公報
【特許文献２】
特開平７−２８１６３２号公報
【００２６】
【課題を解決するための手段】
本発明は、複数の走査電極と複数の信号電極とが交差配置されて構成され、表示画面を部分的に表示領域とする機能を有する電気光学装置の駆動方法において、前記表示領域の走査電極には、選択期間に選択電圧を印加すると共に非選択期間に非選択電圧を印加し、且つ前記表示領域の走査電極の選択期間以外の期間には、全ての走査電極への印加電圧を固定すると共に全ての信号電極への印加電圧を少なくとも所定期間は固定することにより、前記表示画面を部分表示状態とすることを特徴とする。本発明によれば、一部領域のみを表示領域とする部分表示の場合には、全走査電極及び全信号電極の電位が少なくとも所定期間は固定されるため、電気光学材料である液晶層や電極の駆動回路等での充放電がなされない期間が発生し、その分、低消費電力となる。
【００２７】
さらに、上記本発明の電気光学装置の駆動方法において、全ての走査電極への印加電圧を固定した期間における走査電極の電圧を前記非選択電圧とすることが好ましい。部分表示の場合に固定する走査電極の電圧は非選択電圧であるので、簡単な回路で駆動回路を構成することができる。
【００２８】
さらに、上記本発明の電気光学装置の駆動方法において、前記非選択電圧は１レベルであることが好ましい。非表示領域のアクセス期間中は、非選択電圧を１レベルに固定できるので電圧変化が無く、低消費電力とすることができる。
【００２９】
さらに、上記本発明の電気光学装置の駆動方法において、前記走査電極及び前記信号電極に印加される駆動電圧の形成回路は、全ての走査電極及び全ての信号電極に対するそれぞれの印加電圧を固定する期間には、動作停止することが好ましい。さらに具体的には、前記駆動電圧形成回路は、複数のコンデンサの接続をクロックに応じて切り替えて昇圧電圧又は降圧電圧を生成するチャージ・ポンプ回路を有し、該チャージ・ポンプ回路は、全ての走査電極及び全ての信号電極に対するそれぞれの印加電圧を固定する期間には、動作停止されることが好ましい。そうすることにより、部分表示状態の期間では、駆動電圧形成回路での消費電力を低減することができる。電圧の昇圧／降圧にチャージ・ポンプ回路を用いている場合には、コンデンサを切り替えるタイミングクロックを停止するなどして、無駄な消費電力を低減することができる。
【００３０】
以上の本発明に関し、非選択電圧が１レベルのみという単純マトリクス型液晶表示装置の駆動方法の１つは、複数行の走査電極が同時に選択されるＭＬＳ（Ｍｕｌｔｉ−Ｌｉｎｅ−Ｓｅｌｅｃｔｉｏｎ）駆動と呼ばれている方法であり、他の１つは走査電極が１行ずつ選択されるＳＡ（Ｓｍａｒｔ−Ａｄｄｒｅｓｓｉｎｇ）駆動と呼ばれている方法である。こうした駆動方法とチャージ・ポンプ回路で構成された駆動電圧形成回路とを組み合わせることによって、液晶表示装置の消費電力を著しく低減できることを国際特許公開公報ＷＯ９６／２１８８０で提案した。本発明はＷＯ９６／２１８８０の方法をもとに、部分表示機能にも対応できるように発展させて、より低消費電力化を図ったものである。
【００３１】
表示領域の走査電極における選択期間以外の期間とは、表示行に選択電圧が印加されている期間以外の期間（以下、この期間のことを非表示行アクセス期間と表す）であり、このとき、全走査電極と全信号電極の電位を固定することで、この期間の駆動回路の消費電力を極めて小さくすることができ、電気光学装置が低消費電力となる。さらに、この期間に駆動電圧形成回路のチャージ・ポンプ回路を動作停止すれば、そこでのコンデンサの充放電が無くなり、さらに低消費電力となる。この期間は駆動回路の消費電力が極めて小さいため駆動電圧を保持するコンデンサはほとんど放電せず、チャージ・ポンプ回路が動作停止しても駆動電圧の変動は実用上問題の無い程度に納まる。
【００３２】
さらに、上記本発明の電気光学装置の駆動方法において、前記表示画面の全体を表示状態とする第１の表示モードと、前記表示画面の一部の領域を表示状態、他の領域を非表示状態とする第２の表示モードとを有し、前記第１の表示モード時と前記第２の表示モード時とで前記表示領域の各走査電極に選択電圧を印加する時間は変えないことが好ましい。本発明によれば、全画面表示の場合と部分表示の場合とで表示領域の走査電極に選択電圧を印加する時間が同じ、すなわち、デューティが同じである。そのため、部分表示時にバイアス比や駆動電圧の変更が不要となり、駆動回路や駆動電圧形成回路を複雑化させずに済む。
【００３３】
さらに、上記本発明の電気光学装置の駆動方法において、前記第１の表示モード時と前記第２の表示モード時とで、表示状態にある前記表示領域における画素の液晶に印加される実効電圧が同じになるように、前記表示領域の走査電極の選択期間以外の期間に前記信号電極に印加する電位を設定することが好ましい。本発明によれば、全画面表示の場合と部分画面表示の場合とで、表示領域の電気光学材料である液晶に加わる実効電圧が２つの場合で同じになるように信号電極の電位を設定するので、表示領域のコントラストが変わらないようにできる。
【００３４】
さらに、上記本発明の電気光学装置の駆動方法において、前記表示領域の走査電極の選択期間以外の期間に前記信号電極に印加する電位は、前記第１の表示モード時のオン表示或いはオフ表示の場合の前記信号電極への印加電圧と同一に設定することが好ましい。全画面表示状態での信号電圧をそのまま利用するので、駆動回路及び駆動制御が簡単となる。
【００３５】
さらに、上記本発明の電気光学装置の駆動方法において、前記複数の走査電極は、所定数単位毎に同時選択し、所定単位数毎に順次選択するように駆動され、前記第２の表示モード時におけるオン表示或いはオフ表示の場合の前記信号電極への印加電圧は、前記第１の表示モードにおける全画面オン表示或いは全画面オフ表示の場合に前記信号電極へ印加する電圧と同一であることが好ましい。こうすることで、ＭＬＳ駆動法において、全画面表示の場合と部分画面表示の場合とで表示領域の表示領域の液晶に加わる実効電圧を同じにすることが出来るとともに、部分画面表示の場合の画質を良好に保つことが出来る。回路規模の増加もごく僅かで済む。
【００３６】
さらに、上記本発明の電気光学装置の駆動方法において、前記表示領域の走査電極の選択期間以外の期間に前記信号電極に印加する電位は、一画面走査する前記所定期間毎に、全画面表示状態においてオン表示させる場合の印加電位とオフ表示させる場合の印加電位とを交互に切り替えて設定することが好ましい。さらに、上記本発明の電気光学装置の駆動方法において、前記第２の表示モード時における前記表示領域の走査電極の選択期間以外の期間では、前記走査電極と前記信号電極との電圧差の極性はフレーム毎に反転してなることが好ましい。そうすることで、非表示行アクセス期間の消費電力を大幅に低減できる。部分表示行が少ない（例えば６０行以下程度）場合には、非表示行での画素の液晶駆動電圧を固定しても画面全体の画質は悪化しない。
【００３７】
また、本発明は、複数の走査電極と複数の信号電極とが交差配置されて構成され、表示画面を部分的に表示領域とする機能を有する電気光学装置の駆動方法において、前記表示領域の走査電極には、選択期間に選択電圧を印加すると共に非選択期間に非選択電圧を印加し、且つ前記表示画面の他の領域の走査電極には、前記選択電圧を印加せずに前記非選択電圧を印加すると共に、全ての信号電極については、全画面表示状態の時の極性反転駆動における同一極性駆動期間よりも少なくとも長い期間は印加電圧を固定することにより、前記表示画面を部分表示状態とすることを特徴とする。本発明によれば、一部領域のみを表示領域とする部分表示の場合には、全走査電極及び全信号電極の電位が所定期間は固定されるため、電気光学材料である液晶層や電極の駆動回路等での充放電がなされない期間が発生し、その分、低消費電力となる。
【００３８】
さらに、上記本発明の電気光学装置の駆動方法において、前記全画面表示状態の時の極性反転駆動における同一極性駆動期間よりも少なくとも長い期間毎に、前記信号電極への印加電圧を、全画面表示状態においてオン表示させる場合の電位とオフ表示させる場合の電位に交互に切り替えることが好ましい。非表示行アクセス期間であっても、周期的に駆動電圧を極性反転させるので、液晶への直流電圧印加やクロストークを防止できる。
【００３９】
以上の電気光学装置の駆動方法は、単純マトリクス型液晶表示装置やアクティブマトリクス型液晶表示装置によって実現できる。
【００４０】
さらに、本発明の電気光学装置は、以上の電気光学装置の駆動方法を用いて駆動されることを特徴とし、これにより低消費電力化された電気光学装置を提供することができる。
【００４１】
また、本発明の電気光学装置は、複数の走査電極と複数の信号電極とが交差配置されて構成され、表示画面を部分的に表示領域とする機能を有する電気光学装置において、前記複数の走査電極に、選択期間に選択電圧を印加し、非選択期間に非選択電圧を印加する走査電極用駆動回路と、前記複数の信号電極に、表示データに応じた信号電圧を印加する信号電極用駆動回路と、表示画面内の部分表示領域の位置情報が設定される設定手段と、該設定手段に設定された位置情報に基づき、前記走査電極用駆動回路及び前記信号電極用駆動回路を制御する部分表示制御信号を出力する制御手段とを備え、前記走査電極用駆動回路及び前記信号電極用駆動回路は、前記部分表示制御信号に応じて、表示画面内の表示領域の前記走査電極及び前記信号電極を表示データに応じた表示となるように駆動し、表示画面内の非表示領域の前記走査電極には非選択電圧を印加し続けて非表示状態とすることを特徴とする。本発明によれば、部分表示用にハード的な回路でデューティ、バイアス比、液晶駆動電圧等を変更するということが不要であるため、表示行あるいは非表示行の行数や位置を制御回路のレジスタに設定することが可能となる。こうすることにより部分表示の行数や位置がソフト的に設定できる汎用性の高い電気光学装置を提供することができる。
【００４２】
上記の電気光学装置は、単純マトリクス型液晶表示装置やアクティブマトリクス型液晶表示装置として実現することができる。
【００４３】
また、本発明の電気光学装置の駆動回路は、複数の走査電極と複数の信号電極とが交差配置されて構成され、表示画面を部分的に表示領域とする機能を有する電気光学装置の駆動回路において、前記複数の走査電極に電圧印加する第１の駆動手段と、表示データの記憶回路を具備し、ここから読み出された該表示データに応じて選択された電圧を前記複数の信号電極に電圧印加する第２の駆動手段とを有し、前記第１の駆動手段は、前記表示領域の走査電極には、選択期間に選択電圧を印加すると共に非選択期間に非選択電圧を印加し、且つ前記表示画面の他の領域の走査電極には、前記非選択電圧のみを印加する機能を有し、前記第２の駆動手段は、前記表示領域の走査電極の選択期間に対応する期間には前記記憶回路から表示データを読み出し、それ以外の期間には前記記憶回路の表示データ読み出しアドレスを固定する機能を有することを特徴とする。本発明によれば、信号電極用駆動回路に内蔵されている記憶回路から表示データを読み出す動作を停止することにより、非表示行アクセス期間の信号電極用駆動回路の消費電流を０近くまで低減することができる。この時、読み出し表示情報を１または０に固定すれば、信号電極用駆動回路の出力を全画面オン表示または全画面オフ表示の場合と同じ電位に固定できる。
【００４４】
さらに、上記本発明の電気光学装置において、前記表示領域の走査電極の選択期間以外の期間には、前記第１の駆動手段内のシフトレジスタのシフト動作を停止してなることが好ましい。本発明によれば、この期間は走査電極用駆動回路は選択電圧を出力しないため、走査電極用駆動回路内部のシフトレジスタが動作している必要は無い。シフトクロックを停止させることによりシフトレジスタの動作を停止すれば、この期間の走査電極用駆動回路の消費電力をほぼ０に低減できる。
【００４５】
また、本発明の電気光学装置の駆動回路は、複数の走査電極と複数の信号電極とが交差配置されて構成され、表示画面を部分的に表示領域とする機能を有する電気光学装置の駆動回路において、シフトレジスタのシフト動作に応じて、前記複数の走査電極に順次選択電圧を印加する走査電極用駆動回路を有し、前記走査電極用駆動回路は、表示画面を部分的に表示領域とする際には、前記シフトレジスタのシフト動作に応じて前記表示画面の表示領域の走査電極には選択期間に選択電圧を印加し、前記表示画面の他の領域の走査電極には前記シフトレジスタのシフト動作を途中で停止して、前記非選択電圧のみを印加してなり、前記走査電極用駆動回路は、表示画面を部分的に表示領域とする状態から全画面表示状態へ移行する際に、前記シフトレジスタを初期状態とする初期設定手段を有することを特徴とする。本発明によれば、部分表示状態から全画面表示状態への移行時に、途中の走査電極から走査が開始されることなく、最初の行から走査電極の走査を始めることができる。
【００４６】
また、本発明の電気光学装置は、上記の電気光学装置の駆動回路と、それにより駆動される走査電極及び信号電極とを有することを特徴とし、これにより部分表示が可能で、低消費電力化された電気光学装置を提供することができる。
【００４７】
また、本発明の電気光学装置は、複数の走査電極と複数の信号電極とが交差配置されて構成され、表示画面を部分的に表示領域とする機能を有する電気光学装置において、前記複数の走査電極に電圧印加する第１の駆動手段と、表示データの記憶回路を具備しここから読み出された該表示データに応じて選択された電圧を前記複数の信号電極に電圧印加する第２の駆動手段とを有し、前記第１の駆動手段は、前記表示画面の表示領域の走査電極には、選択期間に選択電圧を印加すると共に非選択期間に非選択電圧を印加し、且つ前記表示画面の他の領域の前記走査電極には、前記非選択電圧のみを印加する機能を有し、前記第２の駆動手段は、前記複数の信号電極に対して、前記表示領域の走査電極の選択期間には前記記憶回路から読み出した表示データに基づく電圧を印加し、それ以外の期間には同一の表示データに基づく電圧を印加する機能を有することを特徴とする。本発明によれば、信号電極用駆動回路に内蔵されている記憶回路から表示データを読み出す動作を停止することにより、非表示行アクセス期間の信号電極用駆動回路の消費電流を０近くまで低減することができる。
【００４８】
さらに、上記本発明の電気光学装置において、前記表示領域の走査電極の選択期間以外の期間には、前記第２の駆動手段は、全画面表示状態の時の極性反転駆動における同一極性駆動期間よりも少なくとも長い期間毎に、前記信号電極への印加電圧を、全画面表示状態においてオン表示させる場合の電位とオフ表示させる場合の電位に交互に切り替えることが好ましい。非表示行アクセス期間であっても、周期的に駆動電圧を極性反転させるので、液晶への直流電圧印加やクロストークを防止できる。
【００４９】
さらに、上記本発明の電気光学装置において、前記走査電極又は前記信号電極への印加電圧を形成して前記駆動手段へ供給する駆動電圧形成回路を有し、該駆動電圧形成回路は、前記印加電圧の電圧を調整するコントラスト調整回路を含み、前記表示領域の走査電極の選択期間以外の期間には、前記コントラスト調整回路の動作を停止してなることが好ましい。本発明の電気光学装置は非表示行アクセス期間の駆動回路での消費電力が極めて小さいため、駆動電圧をコンデンサで保持しておけばこの間はコントラスト調整回路を停止しても駆動電圧の変動は小さく実用上の問題は無い。コントラスト調整回路を停止することで駆動回路の消費電力をさらに低減することができる。
【００５０】
また、本発明の液晶表示装置の駆動方法は、液晶表示パネルの全画面のうちの一部領域を表示状態とし、他の領域を非表示状態とする部分表示状態が可能な反射型あるいは半透過型の液晶表示装置の駆動方法において、前記液晶表示パネルをノーマリーホワイト型とするとともに、前記部分表示状態では前記非表示領域の液晶にはオフ電圧以下の実効電圧を印加することを特徴とする。ノーマリーホワイト型を採用することにより部分表示状態において非表示領域が白となるので違和感の無い表示を実現することができる。また、非表示領域の液晶にオフ電圧以下の実効電圧を印加する回路手段として消費電力が小さく容易な手段を用いることができ、更に、非表示領域の液晶の誘電率が小さいので液晶の交流駆動に伴う充放電電流が小さくなり、全画面が表示状態の時と比べて表示装置全体としての消費電力を著しく低減することが可能となる。
【００５１】
さらに、上記液晶表示装置の駆動方法において、前記液晶表示パネルは単純マトリクス方式液晶パネルであって、前記部分表示状態において前記非表示領域の走査電極に非選択電圧のみを印加することが好ましい。さらに、前記液晶表示パネルは単純マトリクス方式液晶パネルであって、前記部分表示状態において前記非表示領域の信号電極にオフ表示となる電圧のみを印加することが好ましい。
【００５２】
さらに、上記液晶表示装置の駆動方法において、前記液晶表示パネルはアクティブマトリクス方式液晶パネルであって、前記部分表示状態に移行する少なくとも１フレーム目には前記非表示領域の画素の液晶にオフ電圧以下の電圧を印加し、続くフレームから前記非表示領域の走査電極に非選択電圧のみを印加することが好ましい。さらに、前記液晶表示パネルはアクティブマトリクス方式液晶パネルであって、前記部分表示状態に移行する少なくとも１フレーム目には前記非表示領域の画素の液晶にオフ電圧以下の電圧を印加し、続くフレームから前記非表示領域のアクセス期間はオフ電圧以下の電圧のみを前記信号電極に印加することが好ましい。
【００５３】
このようにすれば、表示画面の行方向及び列方向に部分表示領域を設け、それ以外を非表示とすることができる。また、ノーマリーホワイト型の液晶表示パネルであるため、非表示領域は白表示となって表示の違和感が少なく、また非表示領域の画素に高電圧印加を印加しないため、低消費電力化することができる。
【００５４】
また、本発明の液晶表示装置は、上記液晶表示装置の駆動方法を用いて駆動されることを特徴とし、それにより部分表示状態となっても表示の違和感が少なく、低消費電力な液晶表示装置を提供することができる。
【００５５】
また、本発明の電子機器は、上記本発明の電気光学装置や上記の液晶表示装置を表示装置として用いた電気光学装置を提供することができる。特に、電子機器が電池を電源とするものであれば、表示装置での消費電力を低減することにより、電池寿命を大きく延ばすことができる。
【００５６】
【発明の実施の形態】
以下、本発明の好適な実施形態を図面に基づいて説明する。
【００５７】
図１は本発明による電気光学装置の実施形態の一例としての液晶表示装置を示すブロック図である。まずその構成を説明する。ブロック１はスーパーツイステッドネマチック（ＳＴＮ）型の液晶を用いた単純マトリクス型液晶表示パネル（ＬＣＤパネル）であり、複数の走査電極を形成した基板と複数の信号電極を形成した基板とが数μｍの間隔で対向して配置され、その間隙に上述の液晶が封入されている。複数の走査電極と複数の信号電極の交差部の液晶により、画素（ドット）がマトリクス状に配置される。また、基板の外面側に必要に応じて位相差板や偏光板のような偏光素子を配置してなる。
【００５８】
なお、液晶は、本実施形態で用いるＳＴＮだけでなく、液晶分子がねじれ配向したタイプ（ＴＮ型など）、ホメオトロピック配向したタイプ、垂直配向したタイプや、強誘電などのメモリー型など、種々用いることができる。また、高分子分散型液晶のように光散乱型の液晶でもよい。液晶表示パネルは、透過型でも反射型でも半透過型でも構わないが、低消費電力化のためには反射型や半透過型が好ましい。液晶表示パネル１をカラー化する場合には、基板内面にカラーフィルタを形成する、照明装置の発光する３色を時系列で切り替える、などの方法が考えられる。
【００５９】
ブロック２は液晶表示パネルの走査電極を駆動する走査電極用駆動回路（Ｙドライバ）であり、ブロック３は液晶表示パネルの信号電極を駆動する信号電極用駆動回路（Ｘドライバ）である。液晶の駆動に必要な複数の電圧レベルはブロック４の駆動電圧形成回路で形成され、Ｘドライバ３とＹドライバ２を経由して液晶表示パネル１に印加される。ブロック５はそれらの回路に必要な信号を供給するコントローラであり、ＰＤは部分表示制御信号、ＦＲＭはフレーム開始信号、ＣＬＸはデータ転送用クロック、Ｄａｔａは表示データである。ＬＰはデータラッチ信号であるが、走査信号転送用クロック及び駆動電圧形成回路用クロックを兼ねている。ブロック６は以上の回路の電力供給源である。
【００６０】
コントローラ５、駆動電圧形成回路４、Ｘドライバ３及びＹドライバ２を個別のブロックとして図示してあるが、これらは別々のＩＣになっている必要は無く、コントローラ５をＹドライバ２又はＸドライバ３に内蔵させたり、駆動電圧形成回路をＹドライバ２又はＸドライバ３に内蔵させてもかまわず、ＸとＹのドライバを１チップＩＣにしてもかまわず、さらには、これらの回路をすべてを１チップＩＣにまとめてもかまわない。また、これらの回路ブロックは、液晶表示パネル１とは別基板に配置しても、液晶表示パネル１を構成する基板上にＩＣとして載置したり、基板に回路を作り込んで配置してもよい。
【００６１】
本発明の液晶表示装置は、単純マトリクス型であるため、非選択行の走査電極に印加する電圧が１レベルのみの駆動方法を用いているので、駆動回路が簡単になり、消費電力も小さくできる。なお、非選択電圧は液晶への印加電圧の極性に対応して２電圧レベル用意して、それを極性反転に応じて交互に選択する駆動方法を採用しても構わない。特に、後述する２端子型非線形素子を画素に有するアクティブマトリクス型液晶表示装置においては、そのような駆動方法が従来から用いられる。
【００６２】
また、図１の駆動電圧形成回路ブロック４は主要部が電圧を昇圧又は降圧するチャージ・ポンプ回路で構成されている。ただし、チャージ・ポンプ回路以外の昇圧／降圧回路を用いてもよい。
【００６３】
液晶表示パネル１は１例として行数（走査電極数）が全部で２００あり、必要な時は全画面が表示状態（全画面表示モード）となるが、待機時等には２００行の内の４０行だけが表示状態となり、残りの１６０行が非表示状態（部分表示モード）となる。具体的な駆動方法については以下の個別の実施形態において説明する。
【００６４】
（第１の実施形態）
ここでは図２〜４を用いて、４行の走査電極が同時に選択され、順次４行の走査電極単位で同時選択がなされるという駆動方法（以下では４ＭＬＳ（Ｍｕｌｔｉ−Ｌｉｎｅ−Ｓｅｌｅｃｔｉｏｎ）駆動法と表す）を用いて部分表示を行った場合の例について述べる。まず４ＭＬＳ駆動用の駆動電圧形成回路４の例をそのブロック図である図２を用いて説明する。
【００６５】
ＭＬＳ駆動法では走査信号電圧（Ｙドライバ２が出力する走査電圧）として非選択電圧ＶＣ、正側選択電圧ＶＨ（ＶＣを基準とした正側電圧）、負側選択電圧ＶＬ（ＶＣを基準とした負側電圧）の３つの電圧レベルが必要である。ここに、ＶＨとＶＬはＶＣを中心として対称である。４ＭＬＳ駆動法では信号電圧（Ｘドライバ３が出力する信号電圧）として±Ｖ２、±Ｖ１、ＶＣの５つの電圧レベルが必要であり、±Ｖ２、±Ｖ１の対応する電圧どうしはそれぞれＶＣを中心として対称である。図２の回路は（Ｖｃｃ−ＧＮＤ）を入力電源電圧とし、データラッチ信号ＬＰをチャージ・ポンプ回路のクロック源として、以上の電圧を出力する。以下特記しない限り、ＧＮＤを基準（０Ｖ）とし、Ｖｃｃ＝３Ｖとして説明する。液晶駆動電圧の内のＶＣとＶ２には各々ＧＮＤとＶｃｃをそのまま用いる。
【００６６】
ブロック７は昇圧／降圧用クロック形成回路であり、データラッチ信号ＬＰからチャージ・ポンプ回路を動作させるための狭い時間間隔を持つ２相クロックを形成する。ブロック８は負方向６倍昇圧回路であり、（Ｖｃｃ−ＧＮＤ）を入力電源電圧としてＶｃｃを基準として負方向に入力電源電圧の６倍の電圧であるＶＥＥ≒−１５Ｖを形成する。なお、以下、負方向とは所定の電圧を基準とした負側電圧の方向を示し、正方向とは同じく正側電圧の方向を示す。ブロック１３は必要な負側選択電圧ＶＬ（たとえば−１１Ｖ）をＶＥＥから取り出すためのコントラスト調整回路であり、バイポーラ・トランジスタと抵抗により構成される。ブロック９は正側選択電圧ＶＨを形成する２倍昇圧回路であり、（ＧＮＤ−ＶＬ）を入力電圧としてＶＬを基準に正方向に入力電圧の２倍の電圧であるＶＨ（たとえば１１Ｖ）を形成する。
【００６７】
ブロック１０は負方向２倍昇圧回路であり、（Ｖｃｃ−ＧＮＤ）を入力電源電圧としてＶｃｃを基準に負方向に入力電源電圧の２倍の電圧である−Ｖ２≒−３Ｖを形成する。ブロック１１は１／２降圧回路であり、（Ｖｃｃ−ＧＮＤ）を入力電源電圧としてこれを１／２に降圧した電圧であるＶ１≒１．５Ｖを形成する。ブロック１２も１／２降圧回路であり、〔ＧＮＤ−（−Ｖ２）〕を入力電源電圧としてこれを１／２に降圧した電圧である−Ｖ１≒−１．５Ｖを形成する。
【００６８】
以上で４ＭＬＳ駆動法に必要な電圧が形成できる。ブロック８〜１２はいずれもチャージ・ポンプ方式の昇圧／降圧回路である。こうしたチャージ・ポンプ方式の昇圧／降圧回路による駆動電圧形成回路は電力供給効率が高いため、４ＭＬＳ駆動法によって液晶表示装置を低消費電力で駆動することができる。なお、ブロック８〜１２のチャージ・ポンプ回路のそれぞれは周知の構成であって、昇圧回路の場合は一例として、コンデンサをＮ個並列に接続して入力電圧を充電した後に、Ｎ個のコンデンサを直列接続すれば入力電圧のＮ倍の昇圧電圧が得られ、降圧回路であれば同一容量のコンデンサをＮ個直列接続して両端から入力電圧を充電した後に、Ｎ個のコンデンサを並列にすれば１／Ｎの降圧電圧が得られる。クロック形成回路７が形成する２相のクロックは、これらのコンデンサを直列と並列に切り替え接続するスイッチの制御クロックとなる。
【００６９】
なお、駆動電圧形成回路４における回路ブロック８〜１２の全てまたはその内の幾つかは、チャージ・ポンプ回路ではなく、コイルとコンデンサを利用した周知のスイッチングレギュレータに置き換えて構成しても構わない。
【００７０】
図３は液晶駆動電圧波形を含んだ、図１及び図２に示す液晶表示装置のタイミング図の例であり、図４は液晶駆動電圧波形例を説明するための図である。図３は全画面で走査電極が２００行あり、その内の４０行だけが表示状態となっており、表示状態の領域に走査電極１本置きに横線を表示している場合の例である。フレーム開始信号ＦＲＭのパルスとパルスの間は、一画面を走査する１フレーム期間であり、その長さは２００Ｈ（１Ｈは１選択期間又は１水平走査期間）とする。
【００７１】
ＣＡはフィールド開始信号で、１フレームは５０Ｈずつの４つのフィールドｆ１〜ｆ４に分割される。データラッチ信号ＬＰの周期は１Ｈであり、信号ＬＰの１クロック毎に４行の走査電極が同時に選択される。選択されている行の走査電極には選択電圧ＶＨあるいはＶＬが印加され、その他の行の走査電極には非選択電圧ＶＣが印加される。 Ｙ１〜Ｙ４０，Ｙ４１〜Ｙ２００の波形は、１〜２００行の走査電極に印加される走査電圧駆動波形を示す。信号ＬＰの１クロック目でＹ１〜Ｙ４、２クロック目でＹ５〜Ｙ８、…、１０クロック目でＹ３７〜Ｙ４０の走査電極が順次選択され、１０Ｈの間に４０行の選択が一巡する。この４０行の内のある４行が選択されている間は部分表示制御信号ＰＤは“Ｈ”レベルとなっており、４０行の選択期間中１０ＨはＰＤは“Ｈ”レベルを継続する。４０行の選択が終わるとＰＤは“Ｌ”レベルとなり、１フィールド５０Ｈの残りの期間４０Ｈは“Ｌ”レベルを継続する。通常、Ｙドライバ２はすべての出力を制御信号の入力により非同期で非選択電圧ＶＣに固定する制御端子を有している。部分表示制御信号ＰＤをＹドライバ２のそうした制御端子に入力することにより、信号ＰＤが“Ｌ”の期間となる１フィールドｆの５０Ｈの内の非表示行アクセス期間４０Ｈは、２００行の全走査電極が非選択レベルＶＣに固定された状態となる。
【００７２】
なお、Ｍは液晶交流駆動信号であり、“Ｈ”レベルと“Ｌ”レベルとで画素の液晶に印加する駆動電圧（走査電圧と信号電圧の差）の極性を切り替えている。また、Ｘｎは１〜４０行だけが表示状態、４１〜２００行が非表示状態で、表示状態の部分に走査電極１本置きに横線を表示している場合における、ｎ番目の信号電極に印加する信号電極駆動波形を示している。
【００７３】
各フィールドとも以上の動作の繰り返しであるが、選択されている４行の走査電極へ印加する選択電圧ＶＨ、ＶＬの与え方が各々のフィールドｆ１〜４において異なる。この様子を図４Ａに示す。選択されている４行の走査電極へ印加する選択電圧が、フィールドｆ１においては１行目から４行目に順番にＶＨ、ＶＬ、ＶＨ、ＶＨであるが、フィールドｆ２においては１行目から４行目に順番にＶＨ、ＶＨ、ＶＬ、ＶＨという具合である。各フィールドにおける選択電圧の組み合わせ方をＣｏｍパターンと表す。図４Ａは、ＶＨを１、ＶＬを−１で表した行列式を示すもので、このＣｏｍパターンはある正規直交行列に従っている。
【００７４】
信号電圧は表示パターンとＣｏｍパターンとによって決まる。オン画素を−１、オフ画素を１として表示パターンを図４Ｂのように４行１列の行列式で表すと、各フィールドｆ１〜ｆ４のそれぞれにおいて、ｎ番目の信号電極Ｘｎの走査電極Ｙ４ｎ＋１〜Ｙ４ｎ＋４行目の画素に印加する信号電圧は、図４Ｃに示すようにＣｏｍパターン行列と表示パターン行列との積で表すことができる。積の行列の各行が４つの行の画素の表示に合わせて信号電極に印加する信号電圧となる。たとえば、図４Ｃによれば、信号電極Ｘｎにはフィールドｆ１では（ｄ１−ｄ２＋ｄ３＋ｄ４）の演算結果に基づく信号電圧が印加され、フィールドｆ２では（ｄ１＋ｄ２−ｄ３＋ｄ４）の演算結果に基づく信号電圧が印加され、フィールドｆ３，ｆ４でも図４Ｃに示す演算結果に基づき信号電圧が決まる。なお、演算結果において、０はＶＣ、±２は±Ｖ１、±４は±Ｖ２を意味する。
【００７５】
具体的には、たとえば全画面がオン表示（ｄ１〜ｄ４が全て−１）の場合には演算結果は全ての行が−２となるので信号電圧はどのフィールドも−Ｖ１となり、全画面がオフ表示（ｄ１〜ｄ４が全て１）の場合には演算結果は全ての行が２となるので信号電圧はどのフィールドもＶ１となる。走査電極１本置きに横線表示（ｄ１＝ｄ３＝−１、ｄ２＝ｄ４＝１）の場合には演算結果はフィールドｆ１とｆ４が−２となるので信号電圧は−Ｖ１となり、フィールドｆ２とｆ３が２となるので信号電圧はＶ１となる。
【００７６】
図３において、表示領域の走査電極に選択電圧が印加されている間は、信号電極Ｘｎへは前述したように表示パターンに応じて演算された結果として選択された駆動電圧が印加される。非表示行アクセス期間４０Ｈの信号電圧をＶＣに固定することは好ましくない。全画面表示状態と部分表示状態とを切り替えた時に表示されている領域１行〜４０行のコントラストが変わらないように、非表示行アクセス期間４０Ｈの信号電圧は、２つの状態で表示領域の液晶に加わる実効電圧が同じになることが必要であるからである。そのため、ここではその間の信号電圧を表示領域の最後の４行（Ｙ３７〜Ｙ４０）の走査電極を選択している時の電圧−Ｖ１をそのまま継続させている。非表示行アクセス期間４０Ｈの信号電圧はそれぞれ１フィールド内では一定電圧に固定されているが、各フィールド間では必ずしも同一電圧にはなっていない。信号電極Ｘｎの駆動電圧は、フィールド毎の非表示行アクセス期間は−Ｖ１，Ｖ１，Ｖ１，−Ｖ１と変化する。このように、非表示行アクセス期間４０Ｈの信号電圧は各フィールド間で同一電圧に固定する必要は無く、また、次に述べる液晶駆動電圧の極性反転に伴っても変化する。
【００７７】
Ｍは液晶交流駆動信号で、図３は液晶駆動電圧の極性を１フレーム毎に反転する場合を示している。信液晶交流駆動信号Ｍのレベルが反転すると前述した図４ＡのＣｏｍパターンの極性が反転（１は−１、１は−１に反転）し、それに応じて走査電極と信号電極に印加される選択電圧と信号電圧のＶＣを基準とした極性も反転する。全画面表示状態においては、液晶交流駆動信号Ｍを１１Ｈ毎に反転させ、液晶に印加する選択電圧の極性を１１Ｈ毎に反転して、表示クロストークの発生を低減している。一方、部分表示状態では、表示領域Ｄについては全画面表示の場合と同様に同じ期間（１１Ｈ）毎に極性反転駆動するが、非表示領域においては１１Ｈより長い期間で、液晶への印加電圧は極性反転させる。部分表示領域が小さいと非表示行アクセス期間が長くなってしまい、表示領域Ｄが高デューティで駆動された後の長い期間に信号電極及び走査電極の電位が固定し、極性反転はフレーム毎になってしまうが、実験の結果、画質面では問題が無かった。また非表示アクセス期間には液晶駆動電圧が固定されることにより、液晶層や、Ｙドライバ２及びＸドライバ３や、コントローラ５等において電圧変化に伴い発生する充放電電流や貫通電流による消費電力が大幅に少なくなるので、低消費電力化の面でも好ましい。消費電力は、非表示領域が大きくなるほど、非表示アクセス期間が長くなって走査電圧及び信号電圧の固定期間が長くなることにより、液晶や回路の充放電が抑えられより低減することができる。
【００７８】
以上の方法により、４ＭＬＳ駆動法の場合の部分表示機能が実現できる。こうした方法により部分表示状態での消費電力を表示行数にほぼ比例するところまで低減することができる。
【００７９】
なお、液晶表示パネル１が全画面表示状態のときは、制御信号ＰＤは常時“Ｈ”レベルで、データラッチ信号ＬＰは連続供給されて走査電極Ｙ１〜Ｙ２００が４行毎に同時選択され４行単位で順次選択される。また、全画面表示状態では液晶駆動電圧の極性反転は、所定期間毎に行うことが必要である。たとえば１１Ｈ毎に選択電圧及び信号電圧の極性を切り替えて、極性反転を行う必要がある。この他、フレーム期間毎に液晶駆動電極の極性反転を行ったり、これに加えて、フレーム内で所定期間毎に極性反転するようにしてもよい。
【００８０】
また、全画面表示の場合と一部の行だけに部分表示する場合とで、表示領域にある各走査電極に選択電圧を印加する時間と電圧は同じである。従って、部分表示機能のために駆動電圧形成回路４に追加が必要な要素は無い。
【００８１】
なお、以上の実施形態では４ライン同時選択の場合のＭＬＳ駆動法について述べてきたが、同時選択ライン数は４に限定されるものではなく、２や７等々、複数のラインの同時選択であれば構わない。同時選択ライン数が異なれば１フィールドの期間も異なることになる。また、選択電圧の印加を１フレーム内で均等分散させる場合について述べてきたが、均等分散させない場合（たとえば、Ｙ１〜Ｙ４の選択を４Ｈに連続して行い、Ｙ５〜Ｙ８の選択を次の４Ｈに連続して行うように、選択をフレーム内でまとめる方法など）にも適用可能である。また、実施形態では全画面を２００行とし部分表示行数を４０行としたが、これに限られるものではなく、さらに部分表示の箇所もこれに限られるものではない。
【００８２】
さらに、上記実施形態においては１フィールド毎のデータラッチ信号ＬＰのクロック数を（表示行数／同時選択ライン数）として説明したが、ドライバの制約等を考慮してクロック数を１０Ｈの前後に少し追加する場合も本発明の趣旨に含まれるものである。
【００８３】
（第２の実施形態）
次に図５と図６を用いて本実施形態を説明する。図５は図１におけるコントローラ５の中の一部分を示した回路図であり、部分表示状態を制御する回路ブロックである。また、図６は図５の回路の動作を説明するタイミング図であり、第１の実施形態の図３のタイミング図の一部を拡大及び追加した図である。本発明の液晶表示装置の構成及び動作は、第１の実施形態での説明と同様である。そのため、第１の実施形態と同じ部分については説明を省略する。
【００８４】
まず、図５の回路の構成を説明する。１４は８ビット程度のレジスタであり、部分表示状態か否かの情報と部分表示する行数に対応した情報とが設定される。行数の設定を７ビットで行えば、１行ずつの線順次駆動のパネルでは２７＝１２８行までの部分表示が１行単位で設定でき、４行同時選択駆動（４ＭＬＳ駆動法）のパネルでは２７×４＝５１２行までの部分表示が４行単位で設定できることになる。
【００８５】
１５はカウンタを主体とする回路ブロックで、フィールド開始信号ＣＡ、データラッチ信号ＬＰＩといったタイミング信号とレジスタ１４の設定値とを基に、部分表示を制御するタイミング信号ＰＤとＣＮＴを形成する。ＬＰＩはＬＰの基になる信号であり、図６に示したように、ＰＤが“Ｌ”レベルの非表示行アクセス期間においても一定周期のクロックが存在する信号である。１６はＡＮＤゲートである。
【００８６】
部分表示制御信号形成ブロック１５は図６に示すように、フィールド開始信号ＣＡ、データラッチ信号ＬＰＩ及びレジスタ設定値を基にして、部分表示制御信号ＰＤより１Ｈ先行する信号ＣＮＴをまず形成する。回路ブロック１５では、たとえば、ＬＰＩを入力して行数を計数するカウンタとレジスタ１４の設定値により得られる行の値との一致検出によりＣＮＴのレベルを切り替えるなどにより、ＣＮＴを形成することができる。ＣＮＴとＬＰＩとのＡＮＤ出力がＬＰとなる。ＰＤはＣＮＴをＬＰＩで１Ｈ遅延させて形成する。全画面表示状態においてはＣＮＴは定常的に“Ｈ”レベルであって、ＡＮＤゲート１６が開いたままとなり、ＬＰにはＬＰＩと同じ信号がそのまま送り出される。これにより、２００行の全走査電極は所定数の行単位で選択がなされていく。
【００８７】
部分表示の場合は、シフトレジスタ１４の設定値に応じて、１フィールド期間中での部分表示期間を示すＰＤを、設定値により指定された期間に“Ｈ”レベルにする。そのＰＤが“Ｈ”レベル期間に対応した長さの“Ｈ”レベルを有するＣＮＴで、ＬＰの出力を制御することにより、ＣＮＴが“Ｈ”の期間中にのみデータラッチ信号ＬＰが出力されるようになる。
【００８８】
以上の方法により、部分表示の行数に対応する値を制御回路のレジスタ１４に設定し、その設定値に従って部分表示の行数をＰＤ（ＣＮＴ）の調整により可変させることが可能となる。部分表示機能を実現するにあたり、ＬＰ周期の変更やバイアス比及び選択電圧の変更といったハード的に制約のある手段を設ける必要が無いため、使用者が好ましい部分表示行数をレジスタのような設定手段にソフト的に設定でき、汎用性の高い部分表示機能を有した液晶表示装置となる。
【００８９】
なお、以上の例ではパネルの先頭から一定の行数だけ部分表示させる場合について述べてきたが、設定手段のレジスタを２系列用意して各レジスタに部分表示領域の開始行と終了行に対応する値を設定すれば、行数に加えて部分表示領域の位置も可変とすることができる。この場合、回路ブロック１５では、上記したカウンタの計数値と第１レジスタに設定される開始行とを比較して一致によりＣＮＴを“Ｈ”にし、カウンタ計数値と第２レジスタに設定される終了行とを比較して一致によりＣＮＴを“Ｌ”にするように制御する。
【００９０】
（第３の実施形態）
本実施形態は、非表示行アクセス期間における信号電極の電位が全画面オフ表示の場合と同じレベルに固定されているという点だけが第１の実施形態と異なる場合の例である。図４ＡのＣｏｍパターンによる選択電圧均等分散型の４ＭＬＳ駆動法とチャージ・ポンプ回路を主体とする図２のような駆動電圧形成回路４を採用している点、全画面で走査電極が２００行あり、その内の４０行だけが表示状態となっている点、表示状態の部分に走査電極１本置きに横線を表示している場合の例である点、１フレーム期間の長さが２００Ｈである点、非表示行アクセス期間の走査電極への印加電圧を非選択電圧ＶＣに固定している点、液晶駆動電圧の極性を１フレーム毎に反転している点は第１の実施形態と同じである。そのため、第１の実施形態と同じ部分については説明を省略する。
【００９１】
図７は本実施形態におけるタイミング図を示したものであり、第１の実施形態で説明した図３とは信号電極Ｘｎに印加する電圧波形だけが異なっている。走査電極Ｙ１〜Ｙ２００に印加する電圧波形は図３と同一であるため、図７への記載は省略してある。
【００９２】
本実施形態においては、非表示行アクセス期間（各フィールドｆ中の４０Ｈの期間）に信号電極Ｘｎに印加する電位は、全画面オフ表示の場合と同じレベル±Ｖ１に固定している。すなわち、非表示行アクセス期間の信号電圧は、液晶交流駆動信号Ｍが“Ｌ”の時はＶ１に固定し、Ｍが“Ｈ”の時は−Ｖ１に固定して、１フレーム毎に反転している。
【００９３】
こうした方法により表示領域の液晶に加わる実効電圧を、全画面表示状態の場合と部分表示状態の場合とで同じにすることができ、全画面表示と部分表示の２つの状態を切り替えた時に表示領域のコントラストが変わらないようにすることができる。 非表示行アクセス期間の信号電圧を全画面オフ表示の場合と同じ電圧に固定することは、Ｘドライバ３にわずかな変更を追加するだけで可能である。その方法の１例については第６の実施形態のところで説明する。
【００９４】
非表示行アクセス期間の信号電圧を、第１の実施形態のように表示領域の最後の４行の走査電極（Ｙ３７〜Ｙ４０）を選択している時の電圧をそのまま継続させるという方法よりも、この実施形態のように全画面オフ表示または全画面オン表示の場合の信号電圧と同じレベルにするという方法の方がフリッカーの発生を抑えることができるという点で好ましい。
【００９５】
その理由を以下に述べる。部分表示領域の最後の４行の表示パターンが、３行がオン表示で残りの１行がオフ表示の場合、あるいはそれとは逆に３行がオフ表示で残りの１行がオン表示の場合は、第１の実施形態では、信号電圧が４フィールドの内の３フィールドはＶＣとなり、残りの１フィールドは部分表示領域の最後の４行のオン行数に応じて−Ｖ２あるいはＶ２となる。従って、非表示行アクセス期間の信号電圧も４フィールドの内の３フィールドはＶＣとなり、残りの１フィールドは部分表示領域の最後の４行のオン行数に応じて−Ｖ２あるいはＶ２となる。
【００９６】
一方、本実施形態の場合には、前述のように、４フィールドとも液晶交流駆動信号Ｍに応じて、−Ｖ１（全画素オン表示の信号電極電圧）あるいはＶ１（全画素オフ表示の信号電極電圧）となる。第１の実施形態の場合の±Ｖ２の電圧は±Ｖ１の２倍と大きいため液晶が応答し易く、フリッカーの要因となる。従って、非表示行アクセス期間の信号電圧を、全画面オフ表示または全画面オン表示の場合と同じ電圧にする方が画質面で好ましい。
【００９７】
（第４の実施形態）
ここではＳＡ（Ｓｍａｒｔ−Ａｄｄｒｅｓｓｉｎｇ）駆動方法を用いて部分表示を行った場合の例について述べる。液晶表示装置の構成は、先に説明した図１と同様である、ＳＡ駆動方法とは、従来の駆動電圧波形を示した図２０において、たとえば液晶交流駆動信号Ｍが“Ｈ”の期間の駆動電位を全体的に（Ｖ１−Ｖ４）だけ低くして非選択電圧を１レベルにした駆動方法であり、走査電極は従来駆動と同様に順次１行ずつ選択される。まず、図１のブロック４に相当するＳＡ駆動用の駆動電圧形成回路の例をそのブロック図である図８を用いて説明する。
【００９８】
ＳＡ駆動法でもＭＬＳ駆動法と同様に走査信号電圧として非選択電圧ＶＣ、正側選択電圧ＶＨ、負側選択電圧ＶＬの３つの電圧レベルが必要である。ここに、ＶＨとＶＬはＶＣを中心として対称である。ＳＡ駆動法の場合のＶＨはＭＬＳ駆動法の場合のＶＨよりもかなり高電圧となる。信号電圧としては±ＶＸの２つの電圧レベルが必要であり、これらの電圧もＶＣを中心として対称である。図８の回路は（Ｖｃｃ−ＧＮＤ）を入力電源電圧とし、データラッチ信号ＬＰをチャージ・ポンプ回路のクロック源として以上の電圧を出力する。以下、特記しない限り、ＧＮＤを基準（０Ｖ）とし、Ｖｃｃ＝３Ｖとして説明する。
【００９９】
信号電圧の−ＶＸとＶＸには各々ＧＮＤとＶｃｃをそのまま用いる。ブロック１７は昇圧／降圧用クロック形成回路であり、入力信号ＬＰからチャージ・ポンプ回路１８〜２０を動作させるための狭い時間間隔を持つ２相クロックを形成する。ブロック１９は１／２降圧回路であり、入力電源電圧Ｖｃｃを１／２に降圧した電圧であるＶＣ≒１．５Ｖを形成する。ブロック１８は負方向８倍昇圧回路であり、（Ｖｃｃ−ＧＮＤ）を入力電源電圧としてＶｃｃを基準に負方向に入力電源電圧の８倍の電圧であるＶＥＥ≒−２１Ｖを形成する。ブロック２１は必要な負側選択電圧ＶＬ（たとえば−１７Ｖ）をＶＥＥから取り出すためのコントラスト調整回路である。ブロック２０は正側選択電圧ＶＨを形成する２倍昇圧回路であり、（ＶＣ−ＶＬ）を入力電圧としてＶＬを基準に正方向に入力電圧の２倍の電圧であるＶＨ（たとえば２０Ｖ）を形成する。
【０１００】
以上でＳＡ駆動に必要な電圧が形成できる。ブロック１８〜２０はいずれもチャージ・ポンプ方式の昇圧／降圧回路である。チャージ・ポンプ回路は前述のように２相クロックを用いた複数のコンデンサの直並列スイッチングにより構成される。こうしたチャージ・ポンプ方式の昇圧／降圧回路による駆動電圧形成回路は電力供給効率が高いため、ＳＡ駆動法による液晶表示装置を低消費電力で駆動することができる。
【０１０１】
図９は液晶駆動電圧波形を含んだタイミング図の例であり、全画面で走査電極が２００行あり、その内の４０行だけが表示状態となっており、表示状態の部分に走査電極１本置きに横線を表示している場合の例である。
【０１０２】
１フレーム期間の長さは２００Ｈとする。 データラッチ信号ＬＰの周期は１Ｈであり、ＬＰの１クロック毎に１行の走査電極が順次選択される。選択されている行の走査電極には選択電圧ＶＨあるいはＶＬが印加され、その他の行の走査電極には非選択電圧ＶＣが印加される。Ｙ１〜Ｙ４０，Ｙ４１〜Ｙ２００の波形は、１〜２００行の走査電極に印加される走査電圧駆動波形を示す。ＬＰの１クロック目でＹ１、２クロック目でＹ２、…、４０クロック目でＹ４０の走査電極が順次選択され、４０Ｈの間に４０行の選択が一巡する。この４０行が選択されている間は部分表示制御信号ＰＤは“Ｈ”レベルを継続する。４０行の選択が終わるとＰＤは“Ｌ”レベルとなり、残りの期間１６０Ｈは“Ｌ”レベルを継続する。通常、Ｙドライバ２は非同期で全出力を非選択電圧ＶＣに固定する制御端子を有している。ＰＤをＹドライバ２のそうした制御端子に入力することにより、ＰＤが“Ｌ”の期間となる非表示行アクセス期間１６０Ｈは全走査電極が非選択レベルに固定された状態となる。
【０１０３】
なお、Ｍは液晶交流駆動信号であり、“Ｈ”レベルと“Ｌ”レベルとで画素の液晶に印加する駆動電圧（走査電圧と信号電圧の差）の極性を切り替えている。また、Ｘｎは１〜４０行だけが表示状態、４１〜２００行が非表示状態で、表示状態の部分に走査電極１本置きに横線を表示している場合における、ｎ番目の信号電極に印加する信号電極駆動波形を示している。
【０１０４】
また、図９は液晶駆動電圧の極性反転が１フレーム毎に反転する場合の例である。走査電極に印加される選択電圧は液晶交流駆動信号Ｍが“Ｌ”の時はＶＨ、“Ｈ”の時はＶＬである。信号電圧はＭが“Ｌ”の時はオン画素では−ＶＸ、オフ画素ではＶＸであり、Ｍが“Ｈ”の時はオン画素ではＶＸ、オフ画素では−ＶＸである。先の実施形態にて述べたように、部分表示する行数が少なくて非表示領域が大きい場合は、表示領域が高デューティで駆動された後に比較的長い非表示行アクセス期間に信号電極及び走査電極の電位が固定し、極性反転はフレーム毎になってしまうが、実験の結果、画質面は問題が無かった。また、非表示アクセス期間には液晶駆動電圧が固定されることにより、液晶層や、Ｙドライバ２及びＸドライバ３や、コントローラ５等において電圧変化に伴い発生する充放電電流や貫通電流による消費電力が大幅に少なくなるので、低消費電力化の面でも好ましい。消費電力は、非表示領域が大きくなるほど、非表示アクセス期間が長くなって走査電圧及び信号電圧の固定期間が長くなることにより、液晶や回路の充放電が抑えられより低減することができる。
【０１０５】
非表示行アクセス期間に信号電極Ｘｎに印加する電圧は、表示領域の最後の行（Ｙ４０）の走査電極を選択している時の電圧（図９ではＶＸ）をそのまま継続させている。非表示行アクセス期間の信号電圧は１フレーム内では一定電圧に固定されているが、１フレーム毎にはＶＸと−ＶＸとに切り変わっている。このように、非表示行アクセス期間の信号電圧は各フレーム間では同一電圧である必要は無い。こうした方法で、全画面表示状態と部分表示状態とを切り替えた時に、表示されている領域のコントラストが変わらないように、非表示行アクセス期間の信号電圧を、非選択電圧ＶＣを基準に対称となる２つの電位で交互に繰り返すことにより、表示領域の液晶に加わる実効電圧が同じになる電圧に固定することができる。この実施形態においてＶＸや−ＶＸは表示の全面オフ表示や全面オン表示の場合の信号電極電圧に相当しているので、先に説明した実施形態と同様に、非表示行アクセス期間においては信号電極の電位が全面オン表示または全面オフ表示の場合と同じレベルに固定される構成になっていることになる。
【０１０６】
なお、信号ＰＤやＬＰの形成には図５と同様な回路を用いればよい。この場合のタイミング図は図６に次のような変更を加えればよい。すなわち、ＣＡをＦＲＭに、ｆｎの長さを１フレーム期間（２００Ｈ）に、１フレーム期間のＬＰＩのクロック数を２００に、ＣＮＴが“Ｈ”の期間をＬＰＩ２００クロック目の立ち下がりから４０クロック目の立ち下がりまでに、ＬＰのクロックをＬＰＩ１クロック目から４０クロック目までに、ＰＤが“Ｈ”の期間をＬＰＩ１クロック目の立ち下がりから４１クロック目の立ち下がりまでに変更すればよい。
【０１０７】
以上の方法により、ＳＡ駆動法の場合の部分表示機能が実現できる。こうした方法によっても部分表示状態での消費電力を表示行数にほぼ比例するところまで低減することができる。
【０１０８】
なお、全画面表示状態では制御信号ＰＤは常時“Ｈ”で、ＬＰは連続供給されてＹ１〜Ｙ２００が順次選択される。また、全画面表示状態では液晶駆動電圧の極性反転は、所定期間毎に行うことが必要である。たとえば１３Ｈ毎に選択電圧及び信号電圧の極性を切り替えて、極性反転を行う必要がある。この他、フレーム期間毎に液晶駆動電極の極性反転を行ったり、これに加えて、フレーム内で所定期間毎に極性反転するようにしてもよい。
【０１０９】
なお、全画面表示の場合と一部の行だけに部分表示する場合とで、表示領域にある各走査電極に選択電圧を印加する時間と電圧は同じである。従って、部分表示機能のために駆動電圧形成回路に追加が必要な要素は無く、図５のような回路を用いて部分表示する行数をソフト的に設定することが可能である。
【０１１０】
（第５の実施形態）
本実施形態は、表示行に選択電圧が印加されている期間の液晶交流駆動信号Ｍのタイミングが全画面表示の場合と一部の行だけに部分表示する場合とで同じであるという点が第４の実施形態と異なる場合の例である。ＳＡ駆動法とチャージ・ポンプ回路を主体とする図８のような駆動電圧形成回路４を採用している点、全画面で走査電極が２００行あり、その内の４０行だけが表示状態となっており、表示状態の部分に走査電極１本置きに横線を表示している場合の例である点、１フレーム期間の長さが２００Ｈである点、非表示行アクセス期間の走査電極への印加電圧を非選択電圧ＶＣに固定するとともに、信号電極への印加電圧をＶＣに対して対称なＶＸあるいは−ＶＸに固定している点、走査電極に印加される選択電圧が液晶交流駆動信号Ｍ＝“Ｌ”の時はＶＨ、Ｍ＝“Ｈ”の時はＶＬであり、信号電圧がＭ＝“Ｌ”の時はオン画素では−ＶＸ、オフ画素ではＶＸであり、Ｍ＝“Ｈ”の時はオン画素ではＶＸ、オフ画素では−ＶＸである点は第４の実施形態と同じである。そのため、第４の実施形態と同じ部分については説明を省略する。
【０１１１】
図１０は本実施形態におけるタイミング図を示したものであり、１３Ｈ（１３行の走査電極の選択期間）毎に液晶駆動電圧の極性を切り替えている。これにより液晶交流駆動信号Ｍの周期は２６Ｈとなる。２００Ｈが２６Ｈで割り切れないため、フレーム開始信号ＦＲＭに対して液晶交流駆動信号Ｍのタイミングは１フレームにつき８Ｈずつずれて行き、１３フレームで一巡して図１０の始めのタイミングに戻る。
【０１１２】
部分表示状態において一定周期の信号Ｍを形成するには、ＬＰの基になっている図５及び図６に示す連続したクロック信号ＬＰＩをその半分の周期に分周した後に、さらに１／２に分周すればよい。全画面表示の場合は図示してないが、同様に１３Ｈ毎に液晶駆動電圧の極性を切り替えているものとする。このようにして、部分表示状態において表示されている部分の液晶に加わる電圧の極性反転のタイミングを、全画面表示状態の場合と同じにすることができる。
【０１１３】
そうすることにより、部分表示状態において表示されている部分の画質を全画面表示状態の場合と同じにすることができる。なお、液晶交流駆動信号Ｍの形成に、連続したクロック信号ＬＰＩではなくＬＰを用いる場合には、駆動電圧の極性反転周期と部分表示行数との関係で、部分表示状態においてフリッカーが発生したり直流電圧が印加して画質が悪化することがある。
【０１１４】
（第６の実施形態）
図１１は、図１における信号電極駆動回路（Ｘドライバ３）の部分的なブロック図の例である。４ＭＬＳ駆動法に対応しており、液晶駆動用出力端子数を１例として１６０とした。以下に図１１の構成と各ブロックの働きについて説明する。
【０１１５】
ブロック２５は表示データを記憶するＲＡＭであり、２値表示（階調表示が無いオン／オフだけの表示）で２４０行までの液晶表示パネルに対応できるビット数（１６０×２４０画素数分）で構成されている。ブロック２２はデータラッチ信号ＬＰに応じてＲＡＭ２５をプリチャージする信号を発生する回路である。ブロック２３はどの４行の表示データをＲＡＭ２５から読み出すのか指定する行アドレス発生回路であり、フレーム開始信号ＦＲＭとデータラッチ信号ＬＰに応じて順次指定されるアドレスは同時選択される４行の走査電極に対応し、ＬＰに応じて４行×１６０列分の画素の表示データを一括出力させるように、４行分のアドレスを順次インクリメントする。
【０１１６】
行アドレス発生回路２３により指定された４行の表示データがＲＡＭ２５から読み出されて、ＡＮＤゲートで構成されるブロック２６の読み出し表示データ制御回路に送られる。部分表示制御信号ＰＤが“Ｈ”レベルの期間は表示データと同じ内容がブロック２６を経由して次のブロック２７に送られるが、ＰＤが“Ｌ”レベルの期間はＲＡＭからの表示データが無視されて全画素オフのデータ（０）がブロック２７に送られる。ここで、ＰＤが“Ｌ”レベルの期間は、全画素がオン表示のデータ（１）をブロック２７に入力するように、ブロック２６を変更しても構わない。
【０１１７】
ブロック２４はフレームやフィールドや液晶駆動電圧の極性に応じて図４ＡのようなＣｏｍパターンを発生する回路であり、ＲＯＭ等にＣｏｍパターンが記憶され、それがフレーム開始信号ＦＲＭ、フィールド開始信号ＣＡ、液晶交流駆動信号Ｍ等によりアドレスされて、液晶駆動電圧の極性に応じたＣｏｍパターン（Ｍのレベルに応じてパターンが反転／非反転する）が選択出力される。ブロック２７はＣｏｍパターンとブロック２６経由の４行分の表示データとから駆動電圧選択信号を形成するＸドライバ用のＭＬＳデコーダである。ＭＬＳデコーダ２７からは、１画素に対して５本の１６０画素分の駆動電圧選択信号が出力される。駆動電圧選択信号はＶＣ、±Ｖ１、±Ｖ２の５つの電圧からどの電圧を選択するかを指示する５本で１組の信号である。Ｄｏｎは全画面を非表示状態にするための表示制御信号であり、Ｄｏｎを“Ｌ”レベルにすると５本の選択信号の内のＶＣの選択を指示する信号だけがアクティブになる。Ｄｏｎが“Ｈ”レベルになると、列方向に４行分の画素に表示する表示データとＣｏｍパターンに基づき、図４Ｃの行列式に応じて決まる信号電圧が５つの電圧の中から選択される。
【０１１８】
ブロック２８は駆動電圧選択信号の電圧振幅をロジック電圧（Ｖｃｃ−ＧＮＤ）から液晶駆動電圧レベル（Ｖ２−〔−Ｖ２〕）に拡大するレベルシフタである。ブロック２９はＶＣ、±Ｖ１、±Ｖ２の５つの電圧から実際に１つの電圧を選択する電圧セレクタであり、電圧振幅レベルが増幅された駆動電圧選択信号により５つの電圧の供給線に接続されたスイッチの何れかを閉じ、選択された電圧を各信号電極Ｘ１〜Ｘ１６０に出力する。以上が図１１のブロック図の構成と各ブロックの働きである。
【０１１９】
部分表示状態の非表示行アドレス期間において、図３のようにＬＰ信号のクロックを停止して本実施形態のＸドライバ３のＬＰ端子に入力すれば、その間はブロック２２のプリチャージ信号発生回路やブロック２３の行アドレス発生回路を停止、すなわち、ＲＡＭ２５の読み出し動作を停止させることができる。このとき、行アドレス発生回路２３はＬＰが入力されずアドレスがインクリメントされないため、ＲＡＭ２５は表示領域の最後の４行の表示データを出力し続ける。
【０１２０】
従って、ブロック２６を除いた場合には、第１の実施形態のように、非表示行アクセス期間の信号電圧は表示領域の最後の４行の走査電極を選択している時の電圧がそのまま継続することになる。しかし、図１１のように、ブロック２６があることにより、Ｘドライバ３のＰＤ端子に図３のような非表示行アクセス期間で“Ｌ”となる信号ＰＤを入力すれば、第４の実施形態のように、非表示行アクセス期間の信号電圧は全画面オフ表示または全画面オン表示の場合の信号電圧と同じ電圧（Ｖ１又は−Ｖ１）を保つことになる。
【０１２１】
全画面に表示するデータを記憶するＲＡＭ内蔵型のドライバは、液晶表示装置の低消費電力化に効果的であるため使用されている。また、第１の実施形態にて説明したような選択電圧均等分散型のＭＬＳ駆動法においては、ＲＡＭ内蔵型ドライバにした方が液晶表示装置の構成が容易となる。これらの理由から画質向上と低消費電力化の両方を狙った液晶表示装置には、ＭＬＳ駆動法に対応したＲＡＭ内蔵型ドライバが採用され始めている。こうした液晶表示装置においては、ＲＡＭから表示データを読み出す時のプリチャージ（リフレッシュ）動作に伴う電力消費が全消費電力のかなりの部分を占めている。従って、部分表示機能により低消費電力化を追求するには、本実施形態のようなＸドライバを用いて非表示行アクセス期間におけるＲＡＭの読み出し動作を停止することが必要である。
【０１２２】
以上の実施形態では４ライン同時選択の場合のＭＬＳ駆動法について述べてきたが、同時選択ライン数は４に限定されるものではなく、２や７等々でも構わない。また、選択電圧の印加を１フレーム内で均等分散させる場合について述べてきたが、均等分散させない場合（１本の走査電極に対するフレーム内選択期間を連続した場合）にも適用可能である。なお、図１１ではＶ２端子とＶＣ端子はロジック部電源電圧端子のＶｃｃやＧＮＤと独立させているが、独立させなくても構わない。また、２値表示ではなく階調表示のできる液晶表示装置であって表示データＲＡＭが階調ビット数に対応する記憶容量を持つ場合や、複数画面分の表示データＲＡＭを内蔵して画面の切り替え表示を行うことのできる液晶表示装置の場合にも本発明を適用可能である。
【０１２３】
（第７の実施形態）
図１２は、図１における本発明の走査電極用駆動回路（Ｙドライバ２）のブロック図の例であり、第６の実施形態と同様に４ＭＬＳ駆動法に対応している。液晶駆動用出力端子数を１例として２４０とした。以下に図１２の構成と各ブロックの働きについて説明する。
【０１２４】
ブロック３２はデータラッチ信号ＬＰをクロックとしてフィールド開始信号ＣＡを順次１ビットずつ転送するシフトレジスタである。６０ビットから成り２４０行の内のどの４行に選択電圧を印加するかを指定する。ブロック３０は初期設定信号発生回路で、フレーム開始信号ＦＲＭやフィールド開始信号ＣＡが“Ｈ”レベルの時のデータラッチ信号ＬＰの立ち下がりのタイミングでシフトレジスタ３２の先頭ビットを１にセットし、残りの５９ビットを０にクリアするための信号を発生する。ブロック３１は図１１のＣｏｍパターン発生回路２４と同様に、フィールドや液晶駆動電圧極性に応じてＣｏｍパターンを発生する回路であり、ＲＯＭ等にＣｏｍパターンが記憶され、それがフレーム開始信号ＦＲＭ、フィールド開始信号ＣＡ、液晶交流駆動信号Ｍ等によりアドレスされて、液晶駆動電圧の極性に応じたＣｏｍパターンが選択出力される。Ｘドライバ３とＹドライバ２のＣｏｍパターン発生回路は兼用しても構わない。ブロック３３はシフトレジスタ３２で指定された６０ビットの選択行情報とＣｏｍパターンとから３本の駆動電圧選択信号を形成するＹドライバ用のＭＬＳデコーダである。ＭＬＳデコーダ３３からは、１行に対して３本の２４０行分の駆動電圧選択信号が出力される。駆動電圧選択信号はＶＨ、ＶＣ、ＶＬの３つの電圧からどの電圧を選択するかを指示する３本で１組の信号である。
【０１２５】
Ｄｏｎは全画面を非表示状態にするための表示制御信号であり、Ｄｏｎを“Ｌ”レベルにすると３本の選択信号の内のＶＣの選択を指示する信号だけがアクティブになる。Ｄｏｎが“Ｈ”レベルになると、選択行とＣｏｍパターンに基づき図４Ａの行列に応じて決まる走査信号電圧が３つの電圧の中から選択される。
【０１２６】
ブロック３４は駆動電圧選択信号の電圧振幅をロジック電圧（Ｖｃｃ−ＧＮＤ）から（ＶＨ−ＶＬ）に拡大するレベルシフタである。ブロック３５はＶＨ、ＶＣ、ＶＬの３つの電圧から実際に１つの電圧を選択する電圧セレクタである。電圧振幅レベルが増幅された駆動電圧選択信号により３つの電圧の供給線に接続されたスイッチの何れかを閉じ、選択された電圧を各走査電極Ｙ１〜Ｙ２４０に出力する。以上が図１２のブロック図の構成と各ブロックの働きである。
【０１２７】
部分表示状態の非表示行アドレス期間において、図３のようにクロックが停止されたデータラッチ信号ＬＰを本実施形態のＹドライバ２のＬＰ端子に入力すれば、その間のシフトレジスタ３２の動作を停止させることができる。Ｙドライバ２の消費電力は比較的小さいが、低消費電力化を追求する部分表示状態ではこのように非表示行アドレス期間にシフトレジスタ３２の動作を停止させることが好ましい。
【０１２８】
ブロック３０の初期設定信号発生回路を設けたのは、部分表示状態から全画面表示状態に移行するタイミングでの異常表示を防止するためである。このブロック３０が無い場合には部分表示状態において、たとえば図３または図７のタイミングで動作させた時にシフトレジスタ３２に１０ビット置きに“Ｈ”レベルが書き込まれる。そうなっても部分表示状態においては信号ＰＤにより１０ビットより後のビットが無視されるので問題無いが、この状態から全画面表示状態に移行した時に４０行毎に４行、全画面では２００行の内の２０行に選択電圧が同時に印加されてしまい、瞬間的に異常表示が発生することになる。なお、ブロック３０を設ける代わりにＰＤが“Ｌ”の時にシフトレジスタ３２をクリアする初期設定回路を付加して、部分表示状態から全画面表示状態への移行した時にシフトレジスタ３２内のビットが初期状態になるようにしてもよい。このように、シフトレジスタ３２には、部分表示状態から全画面表示状態への移行の際にシフトレジスタを初期設定する手段が必要である。
【０１２９】
（第８の実施形態）
図１３は、図２や図８における本発明のコントラスト調整回路１３の回路図の例である。ここに、ＲＶは可変抵抗、Ｑｂはバイポーラ・トランジスタ、ＱｎはｎチャネルＭＯＳトランジスタである。Ｑｎのゲートに入力してある信号ＰＤＨは信号ＰＤの電圧振幅をレベルシフタによってロジック電圧（Ｖｃｃ−ＧＮＤ）から（Ｖｃｃ−ＶＥＥ）に拡大した信号である。トランジスタＱｎのオン状態での抵抗値はＲＶの抵抗値に比較して無視できるほどに小さいものとする。図において、たとえば−Ｖ２は−３Ｖ、ＶＥＥは−１５Ｖ、ＶＬは−１０Ｖである。
【０１３０】
トランジスタＱｎが無ければ従来例である図１６のコントラスト調整回路部と基本的に同じである。全画面表示状態ではＰＤＨが常時“Ｈ”レベル、すなわち、Ｑｎが常時オンであり、Ｑｎの存在は抵抗値的には無視できて従来例のコントラスト調整回路と同様に機能する。可変抵抗により−Ｖ２とＶＥＥの間を分圧した電圧が取り出されてＱｂのベースに供給され、Ｑｂはベースに供給された電圧よりも０．５Ｖ前後高い電圧をエミッターからＶＬとして供給する。可変抵抗ＲＶを調整することにより最適なコントラストになる選択電圧ＶＬが得られる。部分表示状態においてもＰＤＨが“Ｈ”レベルの期間、すなわち、表示行に選択電圧が印加されている期間は同様である。
【０１３１】
部分表示状態においてＰＤＨが“Ｌ”レベルの期間、すなわち、非表示行アクセス期間はＱｎがオフしてコントラスト調整回路１３の機能が停止する。この期間はＱｂのベースとコレクタは−Ｖ２と同電位となり、Ｑｂも完全にオフする。この期間は駆動電圧形成回路４のチャージ・ポンプ回路は動作停止状態であり、選択電圧の印加も停止しているため、ＶＬ系の消費電流は０であり、ＱｂがオフしてもＶＬの電圧は保持されるので問題無い。このように非表示行アクセス期間にコントラスト調整回路４を停止することにより、コントラスト調整回路によるこの間の消費電力を０にすることができ、液晶表示装置の消費電力を低減することができる。
【０１３２】
上記実施形態ではＰＤをレベルシフトした信号ＰＤＨを必要とする例について説明したが、駆動電圧形成回路の構成を工夫すれば、レベルシフトした信号ＰＤＨではなく、直接に部分表示制御信号ＰＤを用いてコントラスト調整回路を停止することも可能である。
【０１３３】
このように第１〜第８の実施形態によれば、駆動電圧形成回路を複雑化させること無く、かつ、部分表示の行数や位置がソフト的に設定できる汎用性の高い電気光学装置を提供することが可能となる。また、部分表示時の消費電力を大幅に低減した電気光学装置を提供することが可能となる。
【０１３４】
なお、以上の各実施形態においては、非表示行アクセス期間中の信号電圧を１フィールド内で固定したり、１フレームより短い所定期間に固定したりしているが、全画面表示状態の時の液晶駆動の極性反転駆動周期における同一極性の駆動期間（極性反転駆動周期の半周期）よりも少なくとも長い期間に電圧固定されていれば低消費電力化でき、この場合、非表示行アクセス期間中にこの所定周期に応じて全画面オン表示とオフ表示の時の信号電圧で反転させるようにしてよい。例えば、全画面表示状態での液晶駆動の極性反転は、上記実施形態に示した単純マトリクス型液晶表示装置においては１１Ｈ又は１３Ｈ毎に行われるから極性反転駆動周期は２２Ｈ又は２６Ｈであり、後述するようなアクティブマトリクス型液晶表示装置においては１Ｈ又はドット期間（＝１Ｈ／水平画素数）毎に極性反転するから極性反転駆動周期は２Ｈ又は２ドット期間となる。部分表示状態での非表示領域の液晶駆動の極性反転駆動周期はこれらの全画面表示状態での周期より長くして、単純マトリクス型液晶表示装置では少なくとも１１Ｈ又は１３Ｈより長い期間に印加電圧固定し、アクティブマトリクス型液晶表示装置では少なくとも１Ｈ又はドット期間より長い期間に印加電圧固定すれば、駆動周波数が低くなって低消費電力となる。
【０１３５】
なお、以上の説明に係わる第１〜第８の実施形態は、単純マトリクス型液晶表示装置を前提として説明したが、二端子型非線形素子を画素に有するアクティブ型液晶表示装置のような電気光学装置に本発明を適用することもできる。図２２は、このようなアクティブマトリクス型液晶表示装置１の等価回路図を示す図であり、１１２は走査電極、１１３は信号電極、１１６は画素、３はＸドライバ、２はＹドライバを各々示す。各画素１１６は、走査電極１１２と信号電極１１３の間に電気的に直列接続される二端子型非線形素子１１５と液晶層１１４からなる。二端子型非線形素子１１５は、液晶層１１４との接続の順序は図と反対でも構わないが、いずれにしても薄膜ダイオードのように二端子間の印加電圧に応じて電流特性が非線形性を有することを利用したスイッチング素子として用いられる。液晶表示パネルの構成としては、一方の基板上に二端子型非線形素子及び画素電極と、走査又は信号電極の一方とを形成し、他方の基板上に画素電極と重なるように幅広の、走査又は信号電極の他方を形成して、一対の基板間に液晶層を挟持してなる。このようなアクティブマトリクス型液晶表示パネルにおいても、上記各実施形態と同様な駆動方法によって、部分表示を行うことができる。なお、アクティブマトリクス型液晶表示パネルの場合は、各画素にスイッチング素子を配置して電圧を保持した駆動方法となるため、全画面表示状態から部分表示状態に移行する際には、後述するように、移行時に非表示領域の画素にオフ表示の電圧を書き込んでから部分表示状態に移行することが好ましい。
【０１３６】
（第９の実施形態）
本実施形態は、部分表示状態において違和感の無い表示を実現するものである。図１４は本発明の液晶表示装置における部分表示状態を説明するための図である。１はノーマリーホワイト型の液晶表示パネルであり、たとえば２４０行×３２０列の画素（ドット）を表示できるものとする。必要な場合には全画面を表示状態にすることができるが、待機時には全画面中の一部分（たとえば図１４のように上４０行だけ）を表示状態（表示領域Ｄ）とし、残りの領域を非表示状態（非表示領域）にすることができる。ノーマリーホワイト型であるため、非表示領域は白表示となる。
【０１３７】
液晶表示パネルの構成は、第１〜第８の実施形態と同様であって、一対の基板間に液晶を挟持し、基板内面に液晶層に電圧印加する電極を有しており、基板の外面側に必要に応じて偏光素子を配置してなる。偏光素子の透過軸の設定は、液晶の種類によって異なるが、周知のように液晶へ印加する実効電圧が液晶の閾値電圧より低い場合に白表示となるように行われる。なお、偏光素子としては、偏光板に限らず例えばビームスプリッタのように特定の偏光軸の光を透過する偏光素子であれば構わない。液晶は、液晶分子がねじれ配向したタイプ（ＴＮ型、ＳＴＮ型など）、ホメオトロピック配向したタイプ、垂直配向したタイプや、強誘電などのメモリー型など、種々用いることができる。また、高分子分散型液晶のように光散乱型の液晶でもよく、その場合には、偏光素子を無くし液晶分子の配向がノーマリーホワイト型となるように設定される。さらに、ノーマリーブラック型の液晶表示パネルの場合と同等以上のコントラストが必要な場合には、一対の基板の一方の内面上のドット間に遮光層（隣接する画素の開口部の間の遮光枠）を設ければよい。
【０１３８】
また、液晶表示パネル１を反射型にする場合には、一方の基板の外側に反射板を配置する、あるいは一方の基板内面に反射電極や反射層を形成する、などの反射部材を配置する構成にし、液晶へ印加する実効電圧を閾値電圧より低いオフ電圧以下にした場合に上記の反射部材で入射光を反射するように液晶分子の配向軸と偏光素子の透過軸とを設定すればよい。なお、ＳＴＮ液晶を用いた液晶表示パネルの場合、偏光素子との間に位相差板を配置することが多いので、その場合は位相差板を考慮して上記透過軸は設定される。半透過型にする場合には、液晶表示パネルを照明する照明装置を有し、照明装置の点灯時には液晶表示パネル１を透過型として用い、照明装置の非点灯時には反射型として用いる。半透過型にするための構成は、種々考えられるが、一方の基板の外側に、半透過板を配置したり、所定の偏光軸成分の光を透過しそれとほぼ直交する偏光軸成分の光を反射する反射偏光板を配置したりする方法や、一方の基板内面に形成する電極を光を半透過する構造（たとえば穴を開けるなど）とする方法などが考えられる。
【０１３９】
また、液晶表示パネル１をカラー化する場合には、反射型や半透過型の場合、基板内面にカラーフィルタを形成する、あるいは半透過型の場合、照明装置の発光する３色を時系列で切り替える、などの方法が考えられる。
【０１４０】
液晶表示パネル１が部分表示状態において、非表示領域の液晶には閾値電圧より低く設定されたオフ電圧以下の実効電圧を印加する。先に述べたように液晶表示パネル１はノーマリーホワイト型であるので、それにより、非表示領域は図示したように白表示となり、表示領域Ｄでは白表示の背景上に表示内容に応じた中間階調表示や黒表示の画像が表示されるので、違和感の無い部分表示画面となる。
【０１４１】
なお、液晶表示パネル１の構造としては上記構造の他に、図２２に説明したような二端子型非線形素子を画素に配置したアクティブマトリクス型液晶表示パネルや、図２３に示すような、一方の基板に走査電極と信号電極の両方がマトリクス状に形成され、各画素毎にトランジスタが形成されたアクティブマトリクス型液晶表示パネルでも構わない。
【０１４２】
非表示領域の液晶にオフ電圧以下の実効電圧を印加する方法を、以下に説明する。
【０１４３】
図１５に本発明による液晶表示装置の構成例を示す。１はノーマリーホワイト型の液晶表示パネルであり、複数の走査電極を形成した基板と複数の信号電極を形成した基板とが数μｍの間隔で対向して配置され、その間隙には先に例示したような液晶が封入され、走査電極と信号電極の交差に応じてマトリクス状に配置される画素（ドット）の液晶に、表示データに応じた電界を印加して表示画面を形成している。例として全画面で２４０行×３２０列のドットが表示でき、たとえば左上にある斜線部Ｄの４０行×１６０列が部分表示している領域とし、それ以外の領域は非表示状態になっているものとする。選択期間中の走査電極には選択電圧が印加され、その走査電極と交差する信号電極に印加されたオン電圧又はオフ電圧（さらに必要に応じてその中間電圧）が上記交差部の液晶に印加され、その部分の液晶分子の配向状態が印加するオン電圧とオフ電圧で変化し、これにより表示がなされる。なお、非選択期間中の走査電極には非選択電圧が印加される。
【０１４４】
次に、ブロック２は複数の走査電極に選択的に選択電圧や非選択電圧を印加するＹドライバであり、ブロック３は表示データＤｎに応じた信号電圧（オン電圧やオフ電圧、さらにはその中間電圧）を信号電極に印加するＸドライバである。ブロック４の駆動電圧形成回路は液晶の駆動に必要な複数の電圧レベルを形成し、 Ｘドライバ３やＹドライバ２にそれら複数の電圧レベルを供給する。各ドライバは供給された電圧レベルの中からタイミング信号や表示データに応じて所定の電圧レベルを選択し、液晶表示パネル１の信号電極や走査電極に印加する。ブロック５はそれらの回路に必要なタイミング信号ＣＬＹ，ＦＲＭ，ＣＬＸ，ＬＰや表示データＤｎ及び制御信号ＰＤを形成するＬＣＤコントローラであり、本液晶表示装置を含んでいる電子機器のシステムバスに接続されている。ブロック６は液晶表示装置の外部にあって、本液晶表示装置に電力供給している電源である。
【０１４５】
このような本実施形態における液晶表示パネルの回路ブロックは、概ね第１〜第８の実施形態と同一であり、特に単純マトリクス型液晶表示パネルを用いた場合には、第１〜第８の実施形態と同一の駆動方法により、部分表示を行うことができる。
【０１４６】
なお、以下の駆動方法の説明では、図９や図１０にて説明したような１行毎に走査電極を選択する駆動方法を一例として用いることとするが、先の実施形態で説明したようなＭＬＳ駆動法により複数ラインの同時選択でもよい。
【０１４７】
図１６は図１５の液晶表示装置の部分表示状態におけるタイミング図の例であり、単純マトリクス方式の液晶表示パネルを対象としている。 Ｄｎはコントローラ５からＸドライバ３に転送される表示データであって、表示データが転送される期間を斜線ブロックで示してある。この斜線ブロックの部分で１表示行（走査電極）分の表示データＤｎを、コントローラ５からＸドライバ３に高速転送する。ＣＬＸは表示データＤｎをコントローラ５からＸドライバ３に転送制御する転送用のクロックである。Ｘドライバ３はシフトレジスタを内蔵し、クロックＣＬＸに同期してシフトレジスタを動作させて、１表示行分の表示データＤｎをこのシフトレジスタやラッチ回路に順次一時的に取り込む。Ｘドライバ３が図１１に示すようなＲＡＭ内蔵のドライバであれば、表示データＤｎはこのＲＡＭ２５に記憶される。
【０１４８】
次に、ＬＰはシフトレジスタやラッチ回路から表示データＤｎの１行分を一括してＸドライバ３の次段のラッチ回路にラッチするためのデータラッチ信号である。ＬＰに付いている数字はＸドライバ３のラッチ回路に取り込んだ表示データＤｎの行（走査線）番号である。つまり、Ｘドライバ３には、表示データＤｎに応じた信号電圧を出力するよりも前の選択期間において、コントローラ５から前もって表示データＤｎが転送されてくる。例えば、４０行目の表示データは、ＬＰの４０番目でラッチされるので、その前にクロックＣＬＸに応じて転送される。Ｘドライバ３はラッチ回路にラッチされた表示データＤｎに基づき、駆動電圧形成回路４から供給された複数の電圧レベル（オン電圧及びオフ電圧、必要に応じてその中間電圧）の中から選択した電圧レベルを信号電極に出力する。
【０１４９】
次に、ＣＬＹは１走査線選択期間毎の走査信号転送用クロック、ＦＲＭは１フレーム期間毎の画面走査開始信号である。Ｙドライバ２は、シフトレジスタを内蔵しており、シフトレジスタは画面走査開始信号ＦＲＭを入力して、クロックＣＬＹに応じてＦＲＭを順次転送する。Ｙドライバ２はこの転送に応じて走査電極に選択電圧（ＶＳ又はＭＶＳ）を順次出力する。ＣＬＹに付与された数字は、選択電圧が印加される走査電極の番号を示す。例えば、ＣＬＹの４０番目が入力されると、Ｙドライバ２からは４０行目の走査電極に対してＣＬＹの一周期の期間に選択電圧を印加する。なお、ＰＤはＹドライバ２を制御する部分表示制御信号である。制御信号ＰＤが“Ｈ”レベルの期間にはＹドライバ２から選択電圧（ＶＳ又はＭＶＳ）が順次走査電極に出力されるが、“Ｌ”レベルの期間になると全ての走査電極に非選択電圧（ＶＣ）が出力される。このような制御は、ＰＤに応じてＹドライバ２からの選択電圧の出力を禁止し、全出力を非選択電圧にするゲートをＹドライバ２に設けることで容易に構成できる。
【０１５０】
例として３行目の走査電極をＹ３、４３行目の走査電極をＹ４３、８０列目の信号電極をＸ８０、２４０列目の信号電極をＸ２４０として、そこに印加される電圧を図に示した。Ｙ４３とＸ２４０は各々非表示領域内の走査電極と信号電極である。なお、表示領域の８０列目の画素は４０行分すべてオン表示としてある。ここに、ＶＳとＭＶＳは各々正側と負側の選択電圧であり、ＶＸとＭＶＸは各々正側と負側の信号電圧である。ＶＳとＭＶＳはＶＣを中央電位として互いに対称であり、ＶＸとＭＶＸも同様である。選択電圧ＶＳが印加されている行のオン画素の信号電極にはＭＶＸが印加され、オフ画素の信号電極にはＶＸが印加される。また、選択電圧ＭＶＳが印加されている行のオン画素の信号電極にはＶＸが印加され、オフ画素の信号電極にはＭＶＸが印加される。
【０１５１】
ＰＤは表示領域Ｄの４０行が選択されている期間は“Ｈ”レベルであり、それ以外の期間は“Ｌ”レベルとなる。ＰＤが“Ｈ”レベルの期間はＹドライバ２は１行目から４０行目までを順次１行ずつ選択する電圧ＶＳ（ＭＶＳ）を発生して走査電極を駆動する。走査電極には複数走査電極単位毎にＶＳとＭＶＳの出力は切り替えられて、ライン反転駆動されている。選択されている１行以外の走査電極には非選択電圧ＶＣが印加される。ＰＤが“Ｌ”レベルの期間はＹドライバ２の全出力は非選択電圧レベルとなる。選択電圧が印加されない４１行目〜２４０行目の液晶に加わる実効電圧は表示領域にあるオフ画素の液晶に加わる実効電圧よりもかなり小さいので、４１行目〜２４０行目は完全に非表示状態となる。非表示領域の選択期間中は走査電極には非選択電圧レベルが印加されるが、信号電極にはＸドライバ３からＰＤに応じて所定の電圧レベル、あるいはＸドライバ３に記憶した表示データに基づいた電圧レベルを印加し続ける。ただし、非表示領域の非表示行アクセス期間の信号電圧は、ＶＣを基準として周期的に反転しながら印加されることが好ましい。例えば、１フレーム期間毎に信号電圧の極性を反転させたり、或いはそれよりも短い期間であって選択期間よりも長い期間を単位として周期的に反転させたりすることが好ましい。
【０１５２】
なお、本実施形態においては、図のＤｎ，ＣＬＸ，ＬＰに示したように、非表示行アクセス期間に対応するデータ転送は、Ｘドライバ３への表示データ転送は１行目〜４０行目に表示する分だけ行い、４１行目〜２４０行目に表示する分のデータ転送は不要であるため停止している。ここに、マトリクス型液晶表示パネルの場合、選択されているある行の表示に対応する信号電圧をＸドライバ３が出力している間に次に選択される行の表示データの転送を行う必要があるので、データを転送する期間がＰＤよりも１走査線の選択期間だけ先行するようになっている。
【０１５３】
１行目の３２０ドット分のデータ転送は前半１６０ドット分の表示データ転送と後半１６０ドット分のオフ表示データの転送とから成る。２行目〜４０行目のデータ転送は前半１６０ドット分の表示データだけの転送で、後半１６０ドット分のオフ表示データの転送は不要であるため停止している。Ｘドライバ３には１行分の表示データを記憶するラッチ回路（記憶回路）が内蔵されているため、後半１６０ドット分のデータ転送が無くてもＸドライバ３の右半分は先に転送されていたオフ表示のデータを記憶し続け、Ｘドライバ３の右半分は表示をオフする信号電圧を出力し続ける。こうして上４０行の内の右半画面の液晶には表示がオフとなる実効電圧が印加される。
【０１５４】
なお、以上の本実施形態では、説明を簡略化するために、走査電極が１行ずつ順次選択される線順次駆動を採用し、中央電位ＶＣを非選択電圧として液晶駆動電圧の極性反転周期を１フレーム期間とする駆動方法にて説明した。しかし、先の各実施形態にて説明したように、２本や４本等の複数の走査電極を単位として同時選択して単位毎に順次選択し、１フレーム期間中に同じ走査電極を複数回選択するような、いわゆるＭＬＳ駆動法を用いても構わない。
【０１５５】
以上述べたように、単純マトリクス方式の液晶表示装置において非表示領域の液晶にオフ電圧以下の実効電圧を印加するには、非表示領域が一部の走査電極に対応する場合には非表示状態とすべき領域の走査電極に非選択電圧を常時印加すればよく、また、非表示領域が一部の信号電極に対応する場合には非表示状態とすべき領域の信号電極にオフ表示となる電圧を常時印加すればよい。
【０１５６】
（第１０の実施形態）
先に述べたように第９の実施形態においては、液晶表示パネル１の構造としては上記のような単純マトリクス構造の他に、アクティブマトリクス型液晶表示装置を用いることができる。本実施形態は、液晶表示パネル１にアクティブマトリクス型液晶パネルとして、第９の実施形態と同様な駆動を行うものである。
【０１５７】
アクティブマトリクス型液晶表示パネルとしては、図２２にて説明したような、ＭＩＭと呼ばれる薄膜ダイオード等の二端子型非線形素子からなるスイッチング素子を各画素に配置するアクティブマトリクス型液晶表示パネルを用いることができる。この場合、素子基板には走査電極１１２又は信号電極１１３の一方と、それに接続された素子１１５と、素子１１５に接続された画素電極が形成され、対向する他方の基板には他方の電極が形成されることによって、走査電極１１２と信号電極１１３の間に二端子型非線形素子１１５と液晶層１１４が電気的に直列接続されるように構成されてなる。駆動方法としては、走査電極１１２に図１６のＹ３に示したような選択電圧を印加して素子１１５を導通状態とし、信号電極１１３に出力される信号電圧を液晶層１１４に書き込む。走査電極１１２に非選択電圧が印加されると素子１１５の抵抗値が上がって非導通状態となり、液晶層１１４に印加した電圧が保持される。
【０１５８】
また、図２３に示す等価回路図のような、トランジスタを画素に有するアクティブマトリクス型液晶表示パネルを液晶表示パネル１として用いてもよい。このパネルは、パネルを構成する一対の基板の一方の基板（素子基板）に、複数の走査電極１１２と複数の信号電極１１３の両方がマトリクス状に形成され、さらに、走査電極１１２と信号電極１１３との交点近傍に各画素毎にトランジスタ１１７からなるスイッチング素子が形成され、さらに画素毎にスイッチング素子に接続された画素電極が形成される。この基板と所定の間隔で対向して配置される他方の基板に、共通電位１１８に接続された共通電極を必要に応じて（共通電極は素子基板に形成する場合もある）配置して構成される。一対の基板間に挟持される液晶層は、画素電極と共通電極に挟まれた部分が各画素の液晶層１１４として画素毎に駆動される。周知のように、各画素毎に配置されるトランジスタ１１７のゲートは走査電極１１２に、ソースは信号電極１１３に、ドレインは画素電極に接続される。選択期間に印加される選択電圧に応じて導通し、導通したトランジスタ１１７を介して画素電極にデータ信号を供給する。走査電極１１２に非選択電圧が印加されるとトランジスタ１１７は非導通となる。素子基板には画素電極に接続された蓄積容量が必要に応じて接続されて、印加された電圧を蓄積保持する。なお、トランジスタ１１７は素子基板をガラス基板等の絶縁基板とした場合は薄膜トランジスタ、半導体基板とした場合はＭＯＳ型トランジスタとなる。
【０１５９】
このようなアクティブマトリクス型液晶表示装置において、表示画面内に定義する非表示領域に位置する画素の液晶にオフ電圧以下の実効電圧を印加する方法は次の通りである。
【０１６０】
図１７に示すように、全画面表示状態から部分表示状態へ切り換わる遷移期間において、少なくとも１フレーム期間（１Ｆ）には、少なくとも非表示領域の画素の液晶にはオフ電圧以下の電圧を書き込むようにする。すなわち、部分表示状態に移行した１フレーム目（図中の期間Ｔ）で非表示状態とすべき画素１１６にオフ電圧以下の電圧を書き込む。この場合、図に示すように部分制御信号ＰＤを１フレーム目における非表示領域の非表示行アクセス期間中にも“Ｈ”レベルとして、非表示領域の走査電極１１２に選択電圧を印加して各画素のスイッチング素子１１５，１１７を導通し、Ｘドライバ３から全信号電極１１３に液晶のオフ電圧以下の電圧を印加すれば、非表示領域の画素の液晶層１１４にオフ電圧以下の電圧を書き込むことができる。
【０１６１】
また、液晶がメモリー液晶の場合には、期間Ｔにおいては、全走査電極を走査するのではなく、非表示行アクセス期間にのみ制御信号ＰＤを“Ｈ”レベルに切り替え、非表示領域の走査電極のみに対して選択電圧を与え、非表示領域に対応する走査電極１１２のみを順次選択して画素のスイッチング素子を導通し、非表示領域の画素の液晶層１１４のみにオフ電圧以下の電圧を書き込むようにしてもよい。この場合、期間Ｔ中は、表示領域Ｄに対応する走査電極１１２には非選択電圧が印加され、その画素の液晶層の電圧は書き換えないことになる。
【０１６２】
次の２フレーム目以降では、非表示領域の走査電極１１２に非選択電圧を常時印加して、非表示領域の画素のスイッチング素子１１５，１１７を常時非導通状態として、画素電極に印加された電圧を部分表示状態に移行する遷移期間である１フレーム目（期間Ｔ）に画素１１６に書き込んだオフ電圧以下の電圧のままとすればよい。アクティブマトリクス方式の表示パネルでは各画素１１６は選択期間に印加された電圧を蓄積容量により保持し続けるため、こうした手順が必要である。
【０１６３】
また、図１５に示すように、部分表示状態において、表示領域Ｄと同じ行に非表示領域（図１５の表示領域Ｄの右側の非表示領域）を設ける場合や、画面の垂直方向（縦方向）のみに非表示領域を設ける場合には、走査電極に選択電圧が印加されるとしても、非表示状態とすべき領域の信号電極１１３にオフ表示となるオフ電圧以下の電圧を常時印加すればよい。そうすれば、走査電極１１２に印加された選択電圧によりスイッチング素子１１５，１１７が導通しても、その画素電極にはオフ電圧以下の電圧が印加され続け、非表示領域となる。
【０１６４】
非表示領域に位置する画素の液晶にオフ電圧以下の実効電圧を印加する上述の方法は容易な回路手段で実現することができる。また、部分表示領域Ｄが、画面の垂直方向（縦方向）に形成される場合は、部分表示状態においてコントローラ５，駆動電圧形成回路４やＸドライバ３及びＹドライバ２の多くの部分を非表示行アクセス期間中に停止させることができ、かつノーマリーホワイト型であるとオフ表示の場合は非表示領域の画素に対しては低電圧印加となるので、駆動回路の消費電力を著しく低減することができる。
【０１６５】
また、ノーマリーホワイト型であると、水平配向タイプの液晶などでは、非表示領域では液晶分子は水平配向する。液晶分子は水平配向状態では液晶の誘電率が小さいので、非表示領域における液晶による充放電電流も小さくなり、全画面表示状態の時と比べて、表示装置全体の消費電力を著しく低減することができる。
【０１６６】
以上説明したように第９及び第１０の実施形態によれば、全画面の内の一部の領域だけを表示状態とし、他の領域を非表示状態とする部分表示状態が可能な反射型あるいは半透過型の液晶表示装置において、部分表示状態の場合に違和感の無い表示を実現するとともに、消費電力を著しく低減することが可能となる。
【０１６７】
なお、上記第１〜第１０の実施形態は、液晶表示装置だけでなく、走査電極と信号電極をマトリクス状に配置して画素を構成してなる他の電気光学装置についても適用することができる。例えば、プラズマディスプレイパネル（ＰＤＰ）、エレクトロミネッセンス（ＥＬ）、フィールドエミッションデバイス（ＦＥＤ）などにも適用することができる。
【０１６８】
（電子機器の実施形態）
図２４は本発明による電子機器の外観を示す図である。２２１は携帯型の情報機器であって、携帯電話機能を内蔵しており、電池を電源としている。２２１は以上に説明したいずれかの実施形態によるマトリクス型電気光学装置又は液晶表示装置を用いた表示装置であり、必要な時には図のように全画面表示状態になるが、例えば電話の受信待ち時のような待機時には表示装置２２１の一部である２２１Ｄの表示領域だけが部分的に表示状態となる。２３０は入力手段となるペンであり、表示装置２２１の前面にタッチパネルが配置されているため、表示装置２２１の画面を見ながら、ペン２３０によりその表示部分を押すことによりスイッチ入力することができる。
【０１６９】
図２５は本発明の電子機器の部分的な回路ブロック図の例である。２２２は電子機器全体を制御するμＰＵ（マイクロ・プロセッサ・ユニット）、２２３は種々のプログラムや情報及び表示データ等を格納するメモリ、２２４は時間標準源となる水晶振動子である。水晶振動子２２４によってμＰＵ２２２は電子機器２２０内の動作クロック信号を生成して各回路ブロックに供給する。これらの回路ブロックはシステムバス２２５を介して相互に接続され、入出力装置などの他のブロックにも接続されている。またこれらの回路ブロックには電池電源６から電源供給されている。表示装置２２１には、例えば図１で示したような液晶表示パネル１、Ｙドライバ２、Ｘドライバ３、駆動電圧生成回路４、コントローラ５とが含まれている。コントローラ５の機能をμＰＵ２２２に兼ねさせても構わない。
【０１７０】
ここに、表示装置２２１として前述した実施形態による電気光学装置や液晶表示装置を用いることにより、電子機器全体の待機時の消費電力を低減した上で部分表示状態の画面に面白味や独創性を持たせることができる。
【０１７１】
さらに、表示装置を、反射型表示装置とした場合や、表示装置のバックライト照明用光源を有しながらも光源不使用時は反射型表示で光源使用時は照明光を透過して透過型表示となる半透過型表示装置とした場合には、消費電力をより抑えて電池寿命を延ばすことができるので好ましい。さらには、本発明の電子機器では、機器が操作されない状態が一定時間経過した後の待機時には、表示装置は部分表示状態となって、ドライバやコントローラでの表示装置の駆動による消費電力を抑えるので、より一層電池寿命を延ばすことができる。
【０１７２】
（産業上の利用可能性）
本発明は、例えば携帯電話などのスタンバイ時間の長い電子機器において、スタンバイ時における表示装置のモードを、必要な部分のみを表示する部分表示状態とすることにより、電子機器を低消費電力化することができるものである。
【図面の簡単な説明】
【図１】本発明の実施形態における液晶表示装置のブロック図。
【図２】本発明の実施形態で用いる駆動電圧形成回路のブロック図。
【図３】本発明の実施形態におけるタイミング図。
【図４】本発明の実施形態における液晶駆動電圧波形を説明するための図であって、Ａは選択電圧ＶＳフィールド（Ｃｏｍパターン）を示す図、ｂは表示パターンを示す図、Ｃは信号電極駆動電圧ＶＳ表示パターンを示す図である。
図中Ａにおいて、Ｙ４ｎ＋１〜Ｙ４ｎ＋４は選択されている１〜４行目を意味する（ｎ＝０，１，２，…，４９）。１はＶＨ、−１はＶＬを意味する。Ａの行列は液晶交流駆動信号Ｍが“Ｌ”の場合であり、Ｍが“Ｈ”の場合には±が逆転する。図中Ｂにおいて、ｄ１〜ｄ４は選択されている１〜４行目にある画素のオン／オフ状態を示す。オン画素を−１、オフ画素を１で表す。図中Ｃにおいて、演算結果における、０はＶＣ、±２は±Ｖ１、±４は±Ｖ２を意味する。Ｃの行列は液晶交流駆動信号Ｍが“Ｌ”の場合であり、Ｍが“Ｈ”の場合には±が逆転する。
【図５】本発明の実施形態における制御回路の部分図。
【図６】図５の回路の動作を示すタイミング図。
【図７】本発明の他の実施形態におけるタイミング図。
【図８】本発明の他の実施形態で用いる液晶駆動電圧形成回路のブロック図。
【図９】本発明の他の実施形態におけるタイミング図。
【図１０】本発明の他の実施形態におけるタイミング図。
【図１１】本発明の実施形態における信号電極用駆動回路の部分ブロック図。
【図１２】本発明の実施形態における走査電極用駆動回路のブロック図。
【図１３】本発明の実施形態におけるコントラスト調整回路の回路図。
【図１４】本発明の液晶表示装置における部分表示状態を説明するための図。
【図１５】本発明の液晶表示装置の構成例を示した図。
【図１６】図１５の液晶表示装置の動作を示すタイミング図。
【図１７】図１５の液晶表示装置における全画面表示状態から部分表示状態への移行を説明するための図。
【図１８】従来の液晶表示装置における部分表示状態を説明するための図。
【図１９】部分表示機能を有した従来の液晶表示装置のブロック図。
【図２０】図１９の液晶表示装置の駆動電圧波形図。
【図２１】図１９における駆動電圧作成回路の詳細回路図。
【図２２】二端子型非線形素子を画素に有するアクティブマトリクス型液晶表示パネルの画素の等価回路図。
【図２３】トランジスタを画素に有するアクティブマトリクス型液晶表示パネルの画素の等価回路図。
【図２４】本発明の電気光学装置や液晶表示装置を表示装置として用いた電子機器の概観図。
【図２５】本発明の電子機器の回路ブロック図。
【符号の説明】
１，５１ … 液晶表示パネル
２，５２ … 走査電極用駆動回路（Ｙドライバ）
３，５３ … 信号電極用駆動回路（Ｘドライバ）
４，５４ … 液晶駆動電圧形成回路
５，５５ … ＬＣＤコントローラ
６，５６ … 電源
７，１７ … 昇圧／降圧用クロック形成回路
８ … 負方向６倍昇圧回路
９，２０ … ２倍昇圧回路
１０ … 負方向２倍昇圧回路
１１，１２，１９ … １／２降圧回路
１３，２１ … コントラスト調整回路
１４ … レジスタ
１５ … 部分表示制御信号形成部
１６ … ＡＮＤゲート
１８ … 負方向８倍昇圧回路
２２ … プリチャージ信号発生回路
２３ … 行アドレス発生回路
２４，３１ … Ｃｏｍパターン発生回路
２５ … 表示データＲＡＭ
２６ … 読み出し表示データ制御回路
２７ … Ｘドライバ用ＭＬＳデコーダ
２８，３４ … レベルシフタ
２９，３５ … 電圧セレクタ
３０ … 初期設定信号発生回路
３２ … シフトレジスタ
３３ … Ｙドライバ用ＭＬＳデコーダ
５７ … 走査制御回路
１０７… ノーマリーブラック型の液晶表示パネル
ＦＲＭ … フレーム開始信号（画面走査開始信号）
ＣＡ … フィールド開始信号
ＣＬＹ … 走査信号転送用クロック
ＣＬＸ … データ転送用クロック
Ｄａｔａ，Ｄｎ … 表示データ
ＬＰ，ＬＰＩ … データラッチ信号
ＰＤ，ＣＮＴ，ＰＤＨ … 部分表示制御信号
Ｄｏｎ … 表示制御信号
Ｖｃｃ … 入力電源電圧
ＧＮＤ … グランド電位
ＶＥＥ … 負側高電圧
ＶＨ … 正側選択電圧
ＶＬ … 負側選択電圧
ＶＣ … 非選択電圧（中央電位）
±Ｖ１，±Ｖ２，±ＶＸ（，ＶＣ） … 信号電圧
Ｖ０〜Ｖ５ … 液晶駆動電圧
ｆ１〜ｆ４ … フィールド区分記号
Ｍ … 液晶交流駆動信号
Ｘｎ … 信号電極
Ｙ１〜Ｙ２００，Ｙ４ｎ＋１〜Ｙ４ｎ＋４ … 走査電極
ＲＶ，ＲＶ１ … 可変抵抗
Ｑｂ，Ｑ１ … バイポーラ・トランジスタ
Ｑｎ … ｎチャネルＭＯＳトランジスタ
Ｒ１，Ｒ２，Ｒ３ａ，Ｒ３ｂ，Ｒ４，Ｒ５ … 抵抗
Ｓ２ａ，Ｓ２ｂ … スイッチ
ＯＰ１〜ＯＰ４ … オペアンプ
Ｄ … 部分表示領域
ＶＳ … 正側選択電圧
ＭＶＳ … 負側選択電圧
ＶＸ … 正側信号電圧
ＭＶＸ … 負側信号電圧[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electro-optical device having a function of allowing only a part of a display screen to be in a display state and other parts to be in a non-display state, and a driving method thereof. The present invention also relates to a driving method of a liquid crystal display device that uses a liquid crystal display device as an electro-optical device and enables a partial display state with low power consumption without a sense of discomfort, and a liquid crystal display device displayed thereby. The present invention also relates to a drive circuit suitable for driving the electro-optical device of the present invention.
[0002]
Furthermore, the present invention relates to an electronic apparatus using the electro-optical device and the liquid crystal display device for a display device.
[0003]
[Prior art]
In display devices used in portable electronic devices such as mobile phones, the number of display dots has been increasing year by year so that more information can be displayed, and power consumption by the display device has increased accordingly. Have come. Since the power source of the portable electronic device is generally a battery, the display device is strongly required to have low power consumption so that the battery life can be extended. Therefore, in a display device with a large number of display dots, the entire screen is displayed when necessary, while only a part of the area of the display panel is displayed so that the power consumption can be reduced in normal times, and other areas are A method of making it in a non-display state is being studied. In addition, as a display device for a portable electronic device, a liquid crystal display panel of a reflective type or a transflective type liquid crystal panel that places importance on the appearance in the reflective mode is used because of the necessity of low power consumption.
[0004]
Many conventional liquid crystal display devices have the function of controlling display / non-display of the full screen, but the function of setting only a part of the full screen to the display state and the other part to the non-display state. What you have has not been put to practical use yet. Patent Literature 1 and Patent Literature 2 have been proposed as a method for realizing a function that allows only a part of rows of a liquid crystal display panel to be in a display state and other rows to be in a non-display state. Both of these proposals are methods in which the display duty is changed between the case of partial display and the case of full screen display, and the driving voltage and the bias ratio are changed in accordance with each duty.
[0005]
The driving method of Patent Document 1 will be described below with reference to FIGS. FIG. 19 is a block diagram of this conventional liquid crystal display device. A block 51 is a liquid crystal display panel (LCD panel). A substrate on which a plurality of scanning electrodes are formed and a substrate on which a plurality of signal electrodes are formed are arranged facing each other at intervals of several μm, and liquid crystal is sealed in the gap. Has been. Pixels (dots) are arranged in a matrix by the liquid crystal at the intersection of the scanning electrodes arranged in the row direction and the signal electrodes arranged in the column direction. Block 52 is a scan electrode drive circuit (Y driver) for driving the scan electrodes, and block 53 is a signal electrode drive circuit (X driver) for driving the signal electrodes. A plurality of voltage levels necessary for driving the liquid crystal are formed by the drive voltage forming circuit of the block 54 and applied to the liquid crystal display panel 51 via the X driver 53 and the Y driver 52.
Block 57 is a scan control circuit for controlling the number of scan electrodes to be scanned. A block 55 is a controller that supplies necessary signals to these circuits. FRM is a frame start signal, CLY is a scanning signal transfer clock, CLX is a data transfer clock, Data is display data, LP is a data latch signal, PD Is a partial display control signal. The block 56 is a power supply source of the above circuit.
[0006]
This conventional example describes the case where the partial display is the left half screen and the case of the upper half screen, but here the latter half of the screen is set to the display state. Will be described as a non-display state. The number of scan electrodes is 400. The controller 55 sets the partial display control signal PD to the “H” level so that the lower half screen is not displayed. When the control signal PD is at “L” level, the entire screen is displayed by scanning all the scanning electrodes at 1/400 duty, and when the control signal PD is at “H” level, the upper half of the panel is scanned. By scanning only the electrodes with 1/200 duty, the upper half screen is in the display state and the remaining lower half screen is in the non-display state. Switching to 1/200 duty is performed by switching the period of the scanning signal transfer clock CLY to twice to halve the number of clocks in one frame period. Although details of the scanning stop method for the scanning electrodes of the lower half screen in the partial display state are not described, judging from the internal circuit diagram of the scanning control circuit block 57, if the control signal PD is set to “H” level, The data transferred from the 200th stage to the 201st stage of the shift register is fixed to the “L” level, and as a result, the 201st to 400th outputs of the Y driver supplied to the 201st to 400th scan electrodes are not selected. This is a method of maintaining the voltage level.
[0007]
FIG. 20 shows an example of a driving voltage waveform when a horizontal line is displayed every other scanning electrode in the partial display state of this conventional example. A is a voltage waveform applied to one pixel on the upper half screen, and B is a voltage waveform applied to all pixels on the lower half screen. The thick lines in the waveforms A and B in the figure indicate the scan electrode driving waveform, and the thin lines indicate the signal electrode driving waveform.
[0008]
The selection voltage V0 (or V5) is sequentially applied to the scanning electrodes of the upper half screen one row at a time during the selection period (one horizontal scanning period: 1H), and the non-selection voltage V4 (or V1) is applied to the scanning electrodes of the other rows. ) Is applied. On / off information of each pixel in the selected row is sequentially applied to the signal electrode in synchronization with the horizontal scanning period. More specifically, while the applied voltage to the scanning electrode of the selected row is V0, V5 is applied to the on-pixel signal electrode of the selected row and V3 is applied to the off-pixel signal electrode. Further, while the applied voltage to the scanning electrode of the selected row is V5, V0 is applied to the signal electrode of the on pixel of the selected row and V2 is applied to the signal electrode of the off pixel. The voltage applied to the liquid crystal of each pixel is the difference voltage between the scanning voltage (selection voltage and non-selection voltage) applied to the scanning electrode and the signal voltage (ON voltage and OFF voltage) applied to the signal electrode. In this case, a pixel having a high effective voltage of the difference voltage is turned on, and a low pixel is turned off.
[0009]
On the other hand, the effective voltage of the pixels in the lower half screen is considerably smaller than the effective voltage applied to the off pixels in the upper half screen because no selection voltage is applied to the scan electrodes as shown in FIG. The lower half screen is completely hidden.
[0010]
As shown by the liquid crystal AC drive signal M, FIG. 20 is a diagram in which the signal polarity of the drive voltage is switched every selection period of 13 rows. In the case of high duty driving in order to reduce flicker and crosstalk, it is necessary to switch the signal polarity of the driving voltage every selection period of more than a dozen rows. Although the lower half screen is not displayed, the voltage applied to the scanning electrodes and signal electrodes in the non-display area is changed as shown in FIG. Such a circuit operates and the liquid crystal of the pixel is charged / discharged, so that the power consumption is not reduced so much.
[0011]
In a simple matrix type liquid crystal display panel, when the display duty is switched, it is necessary to change the setting of the drive voltage. This point will be described below with reference to FIG. 21 which is an internal circuit of the drive voltage forming block 54.
[0012]
First, the configuration and functions of FIG. 21 will be described. In order to drive a liquid crystal display panel having a duty higher than about 1/30 duty, six levels of voltages V0 to V5 are required. The maximum voltage applied to the liquid crystal is V0-V5, and the input power supply voltage of + 5V is used as it is for V0. A voltage V5 at which the contrast is optimized is taken out from the input power supply of 0V and −24V by the variable resistor RV1 for contrast adjustment and the transistor Q1. The resistors R1 to R5 divide the voltage V0 to V5 to form an intermediate voltage, and the intermediate voltages are increased in driving capability by operational amplifiers OP1 to OP4 to output V1 to V4. The switches S2a and S2b are interlocking switches, and one of R3a and R3b is connected in series with R2 and R4 according to the level of the signal PD. By making the resistance values of R3a and R3b different, V0 to V5 having different voltage division ratios can be formed according to the PD level.
[0013]
Between V0 and V5, there is a relationship of V0−V1 = V1−V2 = V3−V4 = V4−V5, and the voltage division ratio (V0−V1) / (V0−V5) is called a bias ratio. Japanese Patent Publication No. 57-57718 discloses that a preferable bias ratio is 1 / (1 + √N) when the duty is 1 / N. Accordingly, if the resistance values of R3a and R3b are set for 1/400 duty and 1/200 duty, respectively, it is possible to drive with a preferable bias ratio at each duty.
[0014]
When switching the duty, it is necessary not only to switch the bias ratio but also to change the drive voltage (V0-V5) at the same time. If the duty is switched from 1/400 to 1/200 with the drive voltage fixed, even if the bias ratio is switched to a preferable value, the contrast becomes extremely poor. This is because the effective voltage applied to the liquid crystal becomes too high because the time during which the selection voltage is applied to the liquid crystal is doubled. In the conventional example, the necessity for switching the bias ratio and the means for realizing it are described in detail, while the necessity for switching the drive voltage and the means for realizing it are not described in detail.
[0015]
Specifically, assuming that the duty is 1 / N, in the case of N >> 1, it is necessary to adjust (V0−V5) in proportion to √N. For example, if the optimal (V0−V5) in the case of 1/400 duty is 28V, it is necessary to adjust (V0−V5) to 28V / √2≈20V in the case of 1/200 duty. This voltage adjustment is performed by adjusting the variable resistor RV1 for contrast adjustment every time the full screen display state and the upper half screen display state are switched, which is very inconvenient for the device user. It is. Although it is essential to add the drive voltage automatic setting means, the drive voltage forming circuit is greatly complicated because it is not as easy as the bias ratio switching means. In this publication, it is described that the driving voltage can be reduced in the half-screen display, so that the power consumption can be further reduced. However, the lowered voltage 8V is a considerable part for heating the contrast adjusting transistor Q1. Power is consumed, so the power consumption does not drop so much.
[0016]
When the partial display is as small as about 10 to 20 lines, the preferred bias ratio becomes 1/3 or 1/4 when the duty is switched accordingly. The voltage required for driving the liquid crystal is not 6 levels but 5 levels in the case of 1/4 bias and 4 levels in the case of 1/3 bias. If a voltage of 5 levels is required, the resistance value of the resistor R3a and R3b connected on the partial display may be set to 0Ω, but if a voltage of 4 levels is required, the resistor R3a or R3b However, a means for setting the resistances R2 and R4 to 0Ω is required. Patent Document 2 describes a bias ratio switching unit and a drive voltage switching unit in such a case, but further description of the configuration is omitted here.
[0017]
By the methods proposed so far, it is possible to have the function of setting only a part of the liquid crystal display panel to the display state and the other lines to the non-display state, and the power consumption can be reduced to some extent. . However, there are problems that the drive voltage forming circuit is considerably complicated, the number of rows that can be partially displayed is limited in hardware, and the low power consumption is still insufficient.
[0018]
Patent Document 1 relates to a transmissive liquid crystal display panel, and Patent Document 2 only describes a partial display method and does not disclose a display form. However, in the case where high contrast is important in a transmissive type or a reflective type liquid crystal display device, a normally black type display panel has been conventionally employed. The reason is as follows.
In the case of the normally white type, the gap between dots to which no voltage is applied becomes white, so the white display area in the screen is sufficiently white, but the black display area is not sufficiently black, whereas normally black In the case of the mold, the gap between dots to which no voltage is applied becomes black, so that the black display portion is sufficiently black, but the white display portion is not sufficiently white. Since the display with higher contrast is obtained when the black display portion is sufficiently black than when the white display portion is sufficiently white, higher contrast can be obtained by adopting a normally black display panel. .
[0019]
The normally black type displays black when the effective voltage applied to the liquid crystal is an off voltage lower than the liquid crystal threshold, and displays white when the applied voltage is increased and an on voltage higher than the liquid crystal threshold is applied. Is the mode. On the other hand, the normally white type displays white when the effective voltage applied to the liquid crystal is an off voltage lower than the threshold of the liquid crystal, and displays black when the effective voltage is increased and an on voltage higher than the threshold of the liquid crystal is applied. Is the mode. For example, when twisted nematic liquid crystal having a twist of about 90 degrees is used, the liquid crystal display panel has a pair of polarizing plates on both sides of the panel, and the transmission axes of the pair of polarizing plates are arranged substantially parallel to each other. Black type, when placed almost orthogonally, becomes a normally white type.
[0020]
FIG. 18 is a diagram showing a partial display state when a normally black liquid crystal display panel 107 is used. Since an off voltage or an effective voltage lower than that is applied to the liquid crystal in the non-display area, the non-display area is displayed in black as shown in the figure. On the other hand, in a reflective liquid crystal display panel, it is necessary to display characters in black and display the background in white in order to reflect incident light and make the display bright and easy to see. However, the normally black reflective liquid crystal display panel is in a partial display state in which the background of the display area is white while the non-display area is black. Furthermore, in the display dots located at the boundary between the display area and the non-display area on the display screen, the black display of the dots constituting the characters on the display area side and the black display of the dots on the non-display area side are adjacent dots. In addition, since they are connected for visual recognition, there is a problem that the characters displayed on the display dots at the boundary between the display area and the non-display area are very difficult to read. In order to make the non-display area white display so that there is no sense of incongruity, it is necessary to apply an on-voltage to the liquid crystal in the non-display area, but that basically means that the non-display area cannot be said to be in the non-display state. . If an attempt is made to make the non-display area white display, not only the power consumption of the circuit for realizing it can be reduced, but also the liquid crystal molecules are arranged in the horizontal direction in the off state like the nematic liquid crystal, and the on state. In this case, the dielectric constant of the liquid crystal in the on state is 2 to 3 times larger than the dielectric constant of the liquid crystal in the off state. As a result, the charging / discharging current increases, and the power consumption of the entire display device does not decrease so much as compared to the full screen display state, or conversely increases.
[0021]
As described above, when a normally black display panel is simply used to improve the contrast, the display of the non-display area is black in the partial display state. In addition, when trying to make the non-display area white display without a sense of incongruity, it is difficult to say that the partial display function is basically realized and the purpose of reducing power consumption cannot be achieved.
[0022]
SUMMARY An advantage of some aspects of the invention is that it solves the above-described problems in the prior art, and provides an electro-optical device that significantly reduces power consumption during partial display. It is another object of the present invention to provide a highly versatile electro-optical device in which the size and position of partial display can be set in software without complicating the drive voltage forming circuit for the partial display function.
[0023]
It is another object of the present invention to provide a liquid crystal display device capable of realizing a display without a sense of incongruity in a partial display state and simultaneously reducing power consumption when a liquid crystal display device is used as an electro-optical device.
[0024]
It is another object of the present invention to provide a drive circuit configuration suitable for driving the electro-optical device of the present invention.
[0025]
It is another object of the present invention to provide an electronic device with low power consumption by using an electro-optical device or a liquid crystal display device having these partial display functions for a display device.
[Patent Document 1]
JP-A-6-95621
[Patent Document 2]
JP-A-7-281632
[0026]
[Means for Solving the Problems]
The present invention provides a driving method for an electro-optical device having a function in which a plurality of scanning electrodes and a plurality of signal electrodes are arranged so as to intersect each other and a display screen is partially used as a display region. Applies a selection voltage in the selection period, applies a non-selection voltage in the non-selection period, and fixes the applied voltage to all the scan electrodes in a period other than the selection period of the scan electrodes in the display area. The display screen is set to a partial display state by fixing voltages applied to all signal electrodes for at least a predetermined period. According to the present invention, in the case of partial display in which only a partial area is a display area, the potentials of all scanning electrodes and all signal electrodes are fixed for at least a predetermined period. A period during which charging / discharging in the driving circuit or the like is not performed occurs, and power consumption is reduced accordingly.
[0027]
Further, in the driving method of the electro-optical device of the present invention, it is preferable that the voltage of the scan electrode in a period in which the applied voltage to all the scan electrodes is fixed is the non-selection voltage. Since the scan electrode voltage fixed in the case of partial display is a non-selection voltage, the drive circuit can be configured with a simple circuit.
[0028]
Furthermore, in the driving method of the electro-optical device according to the aspect of the invention, it is preferable that the non-selection voltage is 1 level. During the access period of the non-display area, the non-selection voltage can be fixed at one level, so there is no voltage change and low power consumption can be achieved.
[0029]
Furthermore, in the driving method of the electro-optical device according to the present invention, the drive voltage forming circuit applied to the scan electrodes and the signal electrodes is a period in which the applied voltages to all the scan electrodes and all the signal electrodes are fixed. It is preferable to stop the operation. More specifically, the drive voltage forming circuit includes a charge pump circuit that generates a boosted voltage or a stepped down voltage by switching connection of a plurality of capacitors according to a clock, and the charge pump circuit includes all of the charge pump circuits. It is preferable that the operation is stopped during a period in which the applied voltages to the scan electrodes and all the signal electrodes are fixed. By doing so, power consumption in the drive voltage formation circuit can be reduced in the partial display state period. When a charge pump circuit is used for voltage step-up / step-down, useless power consumption can be reduced by stopping a timing clock for switching capacitors.
[0030]
With respect to the present invention described above, one driving method of a simple matrix type liquid crystal display device in which the non-selection voltage is only one level is called MLS (Multi-Line-Selection) driving in which a plurality of rows of scanning electrodes are simultaneously selected. The other is a method called SA (Smart-Addressing) driving in which scan electrodes are selected row by row. It has been proposed in International Patent Publication No. WO96 / 21880 that the power consumption of the liquid crystal display device can be significantly reduced by combining such a driving method with a driving voltage forming circuit composed of a charge pump circuit. The present invention is developed based on the method of WO96 / 21880 so as to be compatible with a partial display function, and further achieves lower power consumption.
[0031]
The period other than the selection period in the scanning electrode of the display region is a period other than the period in which the selection voltage is applied to the display row (hereinafter, this period is referred to as a non-display row access period). By fixing the potentials of all the scanning electrodes and all the signal electrodes, the power consumption of the drive circuit during this period can be extremely reduced, and the electro-optical device has low power consumption. Furthermore, if the operation of the charge pump circuit of the drive voltage forming circuit is stopped during this period, the capacitor is not charged or discharged, and the power consumption is further reduced. During this period, since the power consumption of the drive circuit is extremely small, the capacitor for holding the drive voltage is hardly discharged, and even if the operation of the charge pump circuit is stopped, the fluctuation of the drive voltage is kept to a practically no problem level.
[0032]
Furthermore, in the driving method of the electro-optical device according to the present invention, a first display mode in which the entire display screen is in a display state, a part of the display screen in a display state, and another area in a non-display state It is preferable that the time for applying the selection voltage to each scanning electrode in the display region is not changed between the first display mode and the second display mode. According to the present invention, the time for applying the selection voltage to the scan electrodes in the display area is the same in the case of full screen display and in the case of partial display, that is, the duty is the same. For this reason, it is not necessary to change the bias ratio or the driving voltage during partial display, and the driving circuit and the driving voltage forming circuit need not be complicated.
[0033]
Furthermore, in the driving method of the electro-optical device according to the present invention, an effective voltage applied to the liquid crystal of the pixel in the display region in the display state in the first display mode and the second display mode. It is preferable to set the potential applied to the signal electrode in a period other than the selection period of the scan electrode in the display region so as to be the same. According to the present invention, the potential of the signal electrode is set so that the effective voltage applied to the liquid crystal, which is the electro-optic material in the display region, is the same between the case of full screen display and the case of partial screen display. Therefore, the contrast of the display area can be kept unchanged.
[0034]
Furthermore, in the driving method of the electro-optical device according to the aspect of the invention, the potential applied to the signal electrode during a period other than the scanning electrode selection period of the display region is an on display or an off display in the first display mode. It is preferable to set the same voltage as the voltage applied to the signal electrode. Since the signal voltage in the full screen display state is used as it is, the drive circuit and drive control are simplified.
[0035]
Further, in the driving method of the electro-optical device according to the present invention, the plurality of scanning electrodes are driven to be simultaneously selected every predetermined number of units and sequentially selected every predetermined number of units, in the second display mode. The voltage applied to the signal electrode in the on display or the off display in is the same as the voltage applied to the signal electrode in the full screen on display or the full screen off display in the first display mode. preferable. In this way, in the MLS driving method, the effective voltage applied to the liquid crystal in the display area of the display area can be made the same in the case of full screen display and in the case of partial screen display, and the image quality in the case of partial screen display. Can be kept good. The increase in circuit scale is negligible.
[0036]
Furthermore, in the driving method of the electro-optical device according to the present invention, the potential applied to the signal electrode in a period other than the scanning electrode selection period in the display region is a full screen display state for each predetermined period of scanning one screen. It is preferable that the applied potential for displaying on and the applied potential for displaying off are alternately switched and set. Furthermore, in the driving method of the electro-optical device according to the aspect of the invention, the polarity of the voltage difference between the scan electrode and the signal electrode is set in a period other than the scan electrode selection period in the display area in the second display mode. It is preferable to invert every frame. By doing so, the power consumption during the non-display row access period can be greatly reduced. When the number of partial display lines is small (for example, about 60 lines or less), the image quality of the entire screen does not deteriorate even if the liquid crystal driving voltage of the pixels in the non-display lines is fixed.
[0037]
According to another aspect of the invention, there is provided a driving method for an electro-optical device that includes a plurality of scanning electrodes and a plurality of signal electrodes that are arranged to intersect with each other, and has a function of partially setting a display screen as a display region. A selection voltage is applied to the electrodes during the selection period, a non-selection voltage is applied during the non-selection period, and the non-selection voltage is not applied to the scan electrodes in other areas of the display screen. In addition, for all signal electrodes, the display screen is set to a partial display state by fixing the applied voltage for at least a period longer than the same polarity driving period in the polarity inversion driving in the full screen display state. It is characterized by that. According to the present invention, in the case of partial display in which only a partial region is a display region, the potentials of all scanning electrodes and all signal electrodes are fixed for a predetermined period. A period in which charging / discharging in the drive circuit or the like is not performed occurs, and power consumption is reduced accordingly.
[0038]
Further, in the driving method of the electro-optical device according to the present invention, the applied voltage to the signal electrode is displayed on the full screen at least every period longer than the same polarity driving period in the polarity inversion driving in the full screen display state. It is preferable to alternately switch between a potential for displaying on and a potential for displaying off in the state. Even during the non-display row access period, the polarity of the drive voltage is periodically inverted, so that application of a DC voltage to the liquid crystal and crosstalk can be prevented.
[0039]
The above driving method of the electro-optical device can be realized by a simple matrix type liquid crystal display device or an active matrix type liquid crystal display device.
[0040]
Furthermore, the electro-optical device of the present invention is driven by using the above-described driving method of the electro-optical device, thereby providing an electro-optical device with low power consumption.
[0041]
The electro-optical device according to the aspect of the invention may be configured such that a plurality of scanning electrodes and a plurality of signal electrodes are arranged in an intersecting manner, and the electro-optical device has a function of partially setting a display screen as a display area. A scan electrode drive circuit that applies a selection voltage to the electrodes during a selection period and a non-selection voltage during a non-selection period, and a signal electrode drive that applies a signal voltage corresponding to display data to the plurality of signal electrodes A circuit, setting means for setting position information of a partial display area in the display screen, and a part for controlling the scanning electrode driving circuit and the signal electrode driving circuit based on the position information set in the setting means Control means for outputting a display control signal, and the scanning electrode driving circuit and the signal electrode driving circuit are configured to output the scanning electrode and the signal in the display area in a display screen in accordance with the partial display control signal. Driven so that the display corresponding to the display data electrode, is the scanning electrodes in the non-display area in the display screen, characterized in that a non-display state to continue applying a non-selection voltage. According to the present invention, since it is not necessary to change the duty, bias ratio, liquid crystal driving voltage, etc. with a hard circuit for partial display, the number and positions of display lines or non-display lines are controlled by the control circuit. It can be set in the register. By doing so, it is possible to provide a highly versatile electro-optical device in which the number of rows and positions of partial display can be set in software.
[0042]
The above electro-optical device can be realized as a simple matrix type liquid crystal display device or an active matrix type liquid crystal display device.
[0043]
In addition, the drive circuit for the electro-optical device according to the present invention includes a plurality of scanning electrodes and a plurality of signal electrodes that are arranged to intersect with each other, and has a function of partially displaying a display screen. The first driving means for applying a voltage to the plurality of scanning electrodes and a display data storage circuit, and a voltage selected according to the display data read from the first driving means is applied to the plurality of signal electrodes. A second driving means for applying a voltage, wherein the first driving means applies a selection voltage to the scanning electrodes in the display region during the selection period and a non-selection voltage during the non-selection period, In addition, the scanning electrode in the other area of the display screen has a function of applying only the non-selection voltage, and the second driving means is in a period corresponding to the scanning electrode selection period in the display area. Read display data from the memory circuit Out, the other periods, characterized in that it has a function of fixing the display data read address of the memory circuit. According to the present invention, the current consumption of the signal electrode drive circuit during the non-display row access period is reduced to nearly zero by stopping the operation of reading the display data from the memory circuit built in the signal electrode drive circuit. be able to. At this time, if the readout display information is fixed to 1 or 0, the output of the signal electrode drive circuit can be fixed to the same potential as in the case of full screen on display or full screen off display.
[0044]
In the electro-optical device according to the aspect of the invention, it is preferable that the shift operation of the shift register in the first driving unit is stopped during a period other than the selection period of the scan electrode in the display area. According to the present invention, since the scanning electrode driving circuit does not output the selection voltage during this period, the shift register in the scanning electrode driving circuit does not have to be operating. If the operation of the shift register is stopped by stopping the shift clock, the power consumption of the scan electrode driving circuit during this period can be reduced to almost zero.
[0045]
In addition, the drive circuit for the electro-optical device according to the present invention includes a plurality of scanning electrodes and a plurality of signal electrodes that are arranged to intersect with each other, and has a function of partially displaying a display screen. And a scanning electrode driving circuit for sequentially applying a selection voltage to the plurality of scanning electrodes in accordance with a shift operation of the shift register, and the scanning electrode driving circuit partially uses a display screen as a display area. In response to the shift operation of the shift register, a selection voltage is applied to the scan electrodes in the display area of the display screen during a selection period, and the shift register shifts to the scan electrodes in other areas of the display screen. The operation is stopped in the middle, and only the non-selection voltage is applied, and the scan electrode driving circuit is configured to change the display screen from a partial display region to a full screen display state. Shi Characterized in that it has an initial setting unit that initial state Torejisuta. According to the present invention, at the time of transition from the partial display state to the full screen display state, scanning of the scanning electrode can be started from the first row without starting scanning from the scanning electrode in the middle.
[0046]
In addition, an electro-optical device according to the present invention includes the drive circuit for the above-described electro-optical device, and scan electrodes and signal electrodes driven thereby, thereby enabling partial display and reducing power consumption. An electro-optical device can be provided.
[0047]
The electro-optical device according to the aspect of the invention may be configured such that a plurality of scanning electrodes and a plurality of signal electrodes are arranged in an intersecting manner, and the electro-optical device has a function of partially setting a display screen as a display area. First driving means for applying a voltage to the electrodes, and second driving for applying a voltage selected according to the display data read from the display data storage circuit to the plurality of signal electrodes. The first driving means applies a selection voltage to the scanning electrodes in the display area of the display screen during the selection period and a non-selection voltage during the non-selection period, and the display screen The scanning electrode in the other region has a function of applying only the non-selection voltage, and the second driving unit selects the scanning electrode in the display region with respect to the plurality of signal electrodes. Read from the memory circuit Applying a voltage based on the display data, and having a function of applying a voltage based on the same display data in the other periods. According to the present invention, the current consumption of the signal electrode drive circuit during the non-display row access period is reduced to nearly zero by stopping the operation of reading the display data from the memory circuit built in the signal electrode drive circuit. be able to.
[0048]
Furthermore, in the electro-optical device according to the present invention, in a period other than the scanning electrode selection period of the display region, the second driving unit is configured to have the same polarity driving period in the polarity inversion driving in the full screen display state. However, it is preferable that the applied voltage to the signal electrode is alternately switched between a potential for ON display and a potential for OFF display at least every long period. Even during the non-display row access period, the polarity of the drive voltage is periodically inverted, so that application of a DC voltage to the liquid crystal and crosstalk can be prevented.
[0049]
The electro-optical device according to the present invention further includes a drive voltage forming circuit that forms an applied voltage to the scanning electrode or the signal electrode and supplies the applied voltage to the driving unit, and the drive voltage forming circuit includes the applied voltage. It is preferable that the operation of the contrast adjustment circuit is stopped during a period other than the selection period of the scan electrodes in the display region. Since the electro-optical device of the present invention consumes very little power in the drive circuit during the non-display row access period, if the drive voltage is held by a capacitor, the fluctuation of the drive voltage is small even if the contrast adjustment circuit is stopped during this period. There is no practical problem. The power consumption of the drive circuit can be further reduced by stopping the contrast adjustment circuit.
[0050]
Further, the driving method of the liquid crystal display device according to the present invention is a reflective or semi-transmissive type capable of a partial display state in which a part of the entire screen of the liquid crystal display panel is in a display state and the other area is in a non-display state. In the method of driving a liquid crystal display device, the liquid crystal display panel is normally white, and an effective voltage equal to or lower than an off voltage is applied to the liquid crystal in the non-display area in the partial display state. . By adopting the normally white type, the non-display area becomes white in the partial display state, so that a display without a sense of incongruity can be realized. In addition, as a circuit means for applying an effective voltage equal to or lower than the off-voltage to the liquid crystal in the non-display area, an easy means with low power consumption can be used. As a result, the charging / discharging current is reduced, and the power consumption of the entire display device can be significantly reduced compared to when the entire screen is in the display state.
[0051]
Furthermore, in the driving method of the liquid crystal display device, it is preferable that the liquid crystal display panel is a simple matrix type liquid crystal panel, and only a non-selection voltage is applied to the scanning electrodes in the non-display area in the partial display state. Further, it is preferable that the liquid crystal display panel is a simple matrix type liquid crystal panel, and only a voltage that turns off display is applied to the signal electrode in the non-display area in the partial display state.
[0052]
Further, in the driving method of the liquid crystal display device, the liquid crystal display panel is an active matrix type liquid crystal panel, and the liquid crystal of the pixels in the non-display area has an off voltage or less at least in the first frame that shifts to the partial display state. It is preferable to apply only the non-selection voltage to the scanning electrodes in the non-display area from the subsequent frame. Further, the liquid crystal display panel is an active matrix type liquid crystal panel, and a voltage equal to or lower than the off-voltage is applied to the liquid crystal of the pixels in the non-display area at least in the first frame that shifts to the partial display state. In the access period of the non-display area, it is preferable that only a voltage equal to or lower than an off voltage is applied to the signal electrode.
[0053]
In this way, partial display areas can be provided in the row direction and column direction of the display screen, and the rest can be hidden. In addition, since it is a normally white type liquid crystal display panel, the non-display area is white and the display is less uncomfortable, and high voltage application is not applied to the pixels in the non-display area, resulting in low power consumption. Can do.
[0054]
In addition, the liquid crystal display device of the present invention is driven by using the above-described driving method of the liquid crystal display device, whereby there is little discomfort in the display even in the partial display state, and the liquid crystal display device has low power consumption. Can be provided.
[0055]
The electronic apparatus of the present invention can provide an electro-optical device using the electro-optical device of the present invention or the liquid crystal display device as a display device. In particular, if the electronic device uses a battery as a power source, the battery life can be greatly extended by reducing the power consumption of the display device.
[0056]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the drawings.
[0057]
FIG. 1 is a block diagram showing a liquid crystal display device as an example of an embodiment of an electro-optical device according to the present invention. First, the configuration will be described. Block 1 is a simple matrix type liquid crystal display panel (LCD panel) using a super twisted nematic (STN) type liquid crystal, and a substrate on which a plurality of scanning electrodes are formed and a substrate on which a plurality of signal electrodes are formed are several μm. The liquid crystal is disposed so as to face each other at an interval, and the liquid crystal described above is sealed in the gap. Pixels (dots) are arranged in a matrix by liquid crystals at intersections of the plurality of scanning electrodes and the plurality of signal electrodes. Further, a polarizing element such as a retardation plate or a polarizing plate is disposed on the outer surface side of the substrate as necessary.
[0058]
In addition to the STN used in this embodiment, the liquid crystal is used in various types such as a type in which liquid crystal molecules are twisted and aligned (TN type, etc.), a type in which homeotropic alignment is performed, a type in which the liquid crystal molecules are vertically aligned, and a memory type such as ferroelectric. be able to. Further, a light scattering type liquid crystal such as a polymer dispersion type liquid crystal may be used. The liquid crystal display panel may be a transmissive type, a reflective type, or a transflective type, but a reflective type or a transflective type is preferable in order to reduce power consumption. In order to colorize the liquid crystal display panel 1, methods such as forming a color filter on the inner surface of the substrate and switching the three colors emitted by the lighting device in time series are conceivable.
[0059]
Block 2 is a scan electrode drive circuit (Y driver) for driving the scan electrodes of the liquid crystal display panel, and block 3 is a signal electrode drive circuit (X driver) for driving the signal electrodes of the liquid crystal display panel. A plurality of voltage levels necessary for driving the liquid crystal are formed by the drive voltage forming circuit of the block 4 and applied to the liquid crystal display panel 1 via the X driver 3 and the Y driver 2. A block 5 is a controller that supplies necessary signals to these circuits, PD is a partial display control signal, FRM is a frame start signal, CLX is a data transfer clock, and Data is display data. LP is a data latch signal, and also serves as a scanning signal transfer clock and a drive voltage forming circuit clock. Block 6 is a power supply source of the above circuit.
[0060]
Although the controller 5, the drive voltage generation circuit 4, the X driver 3 and the Y driver 2 are illustrated as separate blocks, these need not be separate ICs, and the controller 5 may be the Y driver 2 or the X driver 3. May be built in, the drive voltage generation circuit may be built in the Y driver 2 or the X driver 3, and the X and Y drivers may be integrated into one chip IC. They can be integrated into a chip IC. These circuit blocks may be arranged on a separate substrate from the liquid crystal display panel 1, or may be placed as an IC on the substrate constituting the liquid crystal display panel 1, or may be arranged by forming a circuit on the substrate. Good.
[0061]
Since the liquid crystal display device of the present invention is of a simple matrix type, a driving method in which the voltage applied to the scanning electrodes in the non-selected rows is only one level is used, so that the driving circuit is simplified and the power consumption can be reduced. . A non-selection voltage may be prepared in such a manner that two voltage levels are prepared corresponding to the polarity of the voltage applied to the liquid crystal, and these are alternately selected according to polarity inversion. In particular, such a driving method is conventionally used in an active matrix type liquid crystal display device having a pixel having a two-terminal nonlinear element to be described later.
[0062]
Further, the drive voltage forming circuit block 4 of FIG. 1 includes a charge pump circuit whose main part boosts or lowers the voltage. However, a step-up / step-down circuit other than the charge pump circuit may be used.
[0063]
As an example, the liquid crystal display panel 1 has a total of 200 rows (the number of scanning electrodes), and when necessary, the entire screen is in a display state (full screen display mode). Only 40 lines are in a display state, and the remaining 160 lines are in a non-display state (partial display mode). Specific driving methods will be described in the following individual embodiments.
[0064]
(First embodiment)
Here, referring to FIGS. 2 to 4, a driving method in which four rows of scanning electrodes are simultaneously selected, and simultaneous selection is sequentially performed in units of four rows of scanning electrodes (hereinafter referred to as a 4 MLS (Multi-Line-Selection) driving method) An example in the case of performing partial display using First, an example of the driving voltage forming circuit 4 for 4MLS driving will be described with reference to FIG.
[0065]
In the MLS driving method, as a scanning signal voltage (scanning voltage output from the Y driver 2), a non-selection voltage VC, a positive selection voltage VH (positive voltage with reference to VC), and a negative selection voltage VL (with reference to VC). Three voltage levels (negative side voltage) are required. Here, VH and VL are symmetric with respect to VC. The 4MLS driving method requires five voltage levels of ± V2, ± V1, and VC as signal voltages (signal voltages output from the X driver 3), and the corresponding voltages of ± V2 and ± V1 are centered on VC, respectively. Symmetric. The circuit shown in FIG. 2 outputs the above voltage using (Vcc-GND) as the input power supply voltage and the data latch signal LP as the clock source of the charge pump circuit. Unless otherwise specified, explanation will be made assuming that GND is the reference (0V) and Vcc = 3V. GND and Vcc are used as they are for VC and V2, respectively, of the liquid crystal drive voltage.
[0066]
A block 7 is a step-up / step-down clock generation circuit that forms a two-phase clock having a narrow time interval for operating the charge pump circuit from the data latch signal LP. Block 8 is a negative-direction 6-fold booster circuit, and forms VEE≈-15V which is 6 times the input power supply voltage in the negative direction with Vcc as a reference, with (Vcc-GND) as the input power supply voltage. In the following, the negative direction indicates the direction of the negative voltage with reference to a predetermined voltage, and the positive direction indicates the direction of the positive voltage similarly. A block 13 is a contrast adjustment circuit for taking out a necessary negative side selection voltage VL (for example, -11 V) from VEE, and includes a bipolar transistor and a resistor. A block 9 is a double booster circuit that forms the positive side selection voltage VH, and forms a voltage VH (for example, 11V) that is twice the input voltage in the positive direction with respect to VL with (GND-VL) as the input voltage. To do.
[0067]
The block 10 is a negative direction double boosting circuit, and forms −V2≈−3V, which is twice the input power supply voltage in the negative direction with Vcc as a reference, with (Vcc−GND) as the input power supply voltage. The block 11 is a 1/2 step-down circuit, and forms a voltage V1≈1.5 V, which is a voltage obtained by stepping down the input power supply voltage to (Vcc−GND) by 1/2. The block 12 is also a 1/2 step-down circuit, and forms [−GND1−−1.5V], which is a voltage obtained by stepping down [GND − (− V2)] by ½.
[0068]
Thus, a voltage necessary for the 4MLS driving method can be formed. Each of the blocks 8 to 12 is a charge pump type step-up / step-down circuit. Since the driving voltage forming circuit using such a charge pump type booster / buck circuit has high power supply efficiency, the liquid crystal display device can be driven with low power consumption by the 4MLS driving method. Each of the charge pump circuits in the blocks 8 to 12 has a well-known configuration. For example, in the case of a booster circuit, after N capacitors are connected in parallel and the input voltage is charged, N capacitors are connected. If it is connected in series, a boosted voltage that is N times the input voltage can be obtained. If it is a step-down circuit, N capacitors with the same capacity are connected in series and the input voltage is charged from both ends, and then N capacitors are connected in parallel. A step-down voltage of 1 / N is obtained. The two-phase clock formed by the clock forming circuit 7 serves as a control clock for a switch that switches and connects these capacitors in series and in parallel.
[0069]
Note that all or some of the circuit blocks 8 to 12 in the drive voltage generation circuit 4 may be replaced with a known switching regulator using a coil and a capacitor instead of the charge pump circuit.
[0070]
FIG. 3 is an example of a timing diagram of the liquid crystal display device shown in FIGS. 1 and 2 including a liquid crystal driving voltage waveform, and FIG. 4 is a diagram for explaining an example of a liquid crystal driving voltage waveform. FIG. 3 shows an example in which there are 200 scanning electrodes on the entire screen, and only 40 of them are in the display state, and horizontal lines are displayed every other scanning electrode in the display state region. The period between the pulses of the frame start signal FRM is one frame period for scanning one screen, and its length is 200H (1H is one selection period or one horizontal scanning period).
[0071]
CA is a field start signal, and one frame is divided into four fields f1 to f4 of 50H. The cycle of the data latch signal LP is 1H, and four rows of scan electrodes are simultaneously selected for each clock of the signal LP. A selection voltage VH or VL is applied to the scan electrode of the selected row, and a non-selection voltage VC is applied to the scan electrodes of other rows. Waveforms Y1 to Y40 and Y41 to Y200 indicate scanning voltage driving waveforms applied to the scanning electrodes of 1 to 200 rows. The scan electrodes Y1 to Y4 at the first clock of the signal LP, Y5 to Y8 at the second clock,..., Y37 to Y40 at the 10th clock are sequentially selected, and 40 rows are selected during 10H. While four of the 40 rows are selected, the partial display control signal PD is at the “H” level, and during the selection period of 40 rows, the PD continues to be at the “H” level. When selection of 40 rows is completed, the PD becomes “L” level, and the “L” level is continued for the remaining period 40H of one field 50H. Normally, the Y driver 2 has a control terminal that fixes all outputs to the non-select voltage VC asynchronously by input of a control signal. By inputting the partial display control signal PD to such a control terminal of the Y driver 2, the non-display row access period 40H in 50H of one field f in which the signal PD is “L” is the entire scan of 200 rows. The electrode is fixed at the non-selection level VC.
[0072]
Note that M is a liquid crystal AC drive signal, and the polarity of the drive voltage (difference between the scanning voltage and the signal voltage) applied to the liquid crystal of the pixel is switched between the “H” level and the “L” level. Xn is applied to the nth signal electrode when only lines 1 to 40 are in a display state, lines 41 to 200 are in a non-display state, and horizontal lines are displayed every other scan electrode in the display state portion. A signal electrode driving waveform is shown.
[0073]
Although the above operation is repeated for each field, the manner in which the selection voltages VH and VL to be applied to the selected four rows of scan electrodes are different in each of the fields f1 to f4. This is shown in FIG. 4A. The selection voltages applied to the selected four scanning electrodes are VH, VL, VH, and VH in order from the first row to the fourth row in the field f1, but from the first row to the fourth in the field f2. The order is VH, VH, VL, VH in order on the line. A combination method of selection voltages in each field is represented as a Com pattern. FIG. 4A shows a determinant in which VH is 1 and VL is −1. This Com pattern follows a certain orthonormal matrix.
[0074]
The signal voltage is determined by the display pattern and the Com pattern. When the on pixel is −1 and the off pixel is 1, the display pattern is represented by a determinant of 4 rows and 1 column as shown in FIG. 4B. In each of the fields f1 to f4, the scan electrodes Y4n + 1 to n4 of the nth signal electrode Xn. The signal voltage applied to the pixels in the Y4n + 4th row can be represented by the product of the Com pattern matrix and the display pattern matrix as shown in FIG. 4C. Each row of the product matrix is a signal voltage applied to the signal electrode in accordance with the display of the pixels in the four rows. For example, according to FIG. 4C, a signal voltage based on the calculation result of (d1−d2 + d3 + d4) is applied to the signal electrode Xn in the field f1, and a signal voltage based on the calculation result of (d1 + d2−d3 + d4) is applied to the field f2. In the fields f3 and f4, the signal voltage is determined based on the calculation result shown in FIG. 4C. In the calculation results, 0 means VC, ± 2 means ± V1, and ± 4 means ± V2.
[0075]
Specifically, for example, when the entire screen is displayed on (d1 to d4 are all -1), the calculation result is -2 for all rows, so the signal voltage is -V1 for all fields, and the entire screen is off. In the case of display (all d1 to d4 are all 1), the calculation result is 2 in all rows, so that the signal voltage is V1 in any field. In the case of horizontal line display (d1 = d3 = −1, d2 = d4 = 1) every other scanning electrode, the calculation result is that the fields f1 and f4 are −2, so the signal voltage is −V1, and the fields f2 and f3 Is 2, so the signal voltage is V1.
[0076]
In FIG. 3, while the selection voltage is being applied to the scan electrodes in the display area, the drive voltage selected as a result calculated according to the display pattern is applied to the signal electrode Xn as described above. It is not preferable to fix the signal voltage in the non-display row access period 40H to VC. The signal voltage in the non-display row access period 40H is the liquid crystal of the display region in two states so that the contrast of the region 1 to 40 rows displayed when switching between the full screen display state and the partial display state does not change. This is because it is necessary that the effective voltage applied to the same voltage is applied to the same. For this reason, here, the voltage −V1 when the scanning electrodes of the last four rows (Y37 to Y40) of the display area are selected is continued as it is. The signal voltage in the non-display row access period 40H is fixed to a constant voltage in one field, but is not necessarily the same voltage in each field. The drive voltage of the signal electrode Xn changes to −V1, V1, V1, and −V1 in the non-display row access period for each field. As described above, the signal voltage in the non-display row access period 40H does not need to be fixed to the same voltage between the fields, and also changes with the polarity inversion of the liquid crystal driving voltage described below.
[0077]
M is a liquid crystal alternating current drive signal, and FIG. 3 shows a case where the polarity of the liquid crystal drive voltage is inverted every frame. When the level of the transmission liquid crystal AC drive signal M is inverted, the polarity of the above-described Com pattern in FIG. 4A is inverted (1 is −1, 1 is inverted to −1), and selection is applied to the scan electrode and the signal electrode accordingly. The polarity based on VC of the voltage and the signal voltage is also reversed. In the full screen display state, the liquid crystal AC drive signal M is inverted every 11H, and the polarity of the selection voltage applied to the liquid crystal is inverted every 11H to reduce the occurrence of display crosstalk. On the other hand, in the partial display state, the display area D is driven by polarity inversion every the same period (11H) as in the case of full screen display. In the non-display area, the voltage applied to the liquid crystal is longer than 11H. Invert the polarity. If the partial display area is small, the non-display row access period becomes long, and the potentials of the signal electrode and the scan electrode are fixed for a long period after the display area D is driven with a high duty, and polarity inversion is performed for each frame. However, as a result of the experiment, there was no problem in terms of image quality. In addition, the liquid crystal drive voltage is fixed during the non-display access period, so that the power consumption due to the charge / discharge current and the through current generated by the voltage change in the liquid crystal layer, the Y driver 2 and the X driver 3, the controller 5, etc. Since it is greatly reduced, it is also preferable in terms of low power consumption. The larger the non-display area, the longer the non-display access period and the longer the fixed period of the scanning voltage and the signal voltage, so that the power consumption can be further reduced by suppressing charging and discharging of the liquid crystal and the circuit.
[0078]
The partial display function in the case of the 4MLS driving method can be realized by the above method. With such a method, the power consumption in the partial display state can be reduced to a point almost proportional to the number of display rows.
[0079]
When the liquid crystal display panel 1 is in the full screen display state, the control signal PD is always at the “H” level, the data latch signal LP is continuously supplied, and the scanning electrodes Y1 to Y200 are simultaneously selected every four rows and four rows. Sequentially selected in units. In the full screen display state, it is necessary to reverse the polarity of the liquid crystal drive voltage every predetermined period. For example, it is necessary to reverse the polarity by switching the polarity of the selection voltage and the signal voltage every 11H. In addition, the polarity of the liquid crystal drive electrode may be reversed every frame period, or in addition, the polarity may be reversed every predetermined period within the frame.
[0080]
Further, the time and voltage for applying the selection voltage to each scanning electrode in the display area are the same in the case of full screen display and the case of partial display in only a part of rows. Therefore, there is no element that needs to be added to the drive voltage forming circuit 4 for the partial display function.
[0081]
In the above embodiments, the MLS driving method in the case of simultaneous selection of four lines has been described. However, the number of simultaneously selected lines is not limited to four, and may be simultaneous selection of a plurality of lines such as 2 or 7. It doesn't matter. If the number of simultaneously selected lines is different, the period of one field is also different. Further, although the case where the selection voltage is uniformly distributed within one frame has been described, the case where the selection voltage is not evenly distributed (for example, selection of Y1 to Y4 is performed continuously in 4H, and selection of Y5 to Y8 is performed in the next 4H). The method is also applicable to a method in which selections are grouped in a frame so as to be performed continuously. In the embodiment, the entire screen is 200 lines and the number of partial display lines is 40. However, the present invention is not limited to this, and the position of partial display is not limited to this.
[0082]
Further, in the above embodiment, the number of clocks of the data latch signal LP for each field has been described as (number of display lines / number of simultaneously selected lines), but the number of clocks is slightly around 10H in consideration of driver restrictions and the like. Additions are also included in the spirit of the present invention.
[0083]
(Second Embodiment)
Next, the present embodiment will be described with reference to FIGS. FIG. 5 is a circuit diagram showing a part of the controller 5 in FIG. 1, and is a circuit block for controlling the partial display state. FIG. 6 is a timing chart for explaining the operation of the circuit of FIG. 5, and is an enlarged view of a part of the timing chart of FIG. 3 of the first embodiment. The configuration and operation of the liquid crystal display device of the present invention are the same as those described in the first embodiment. Therefore, description of the same parts as those of the first embodiment is omitted.
[0084]
First, the configuration of the circuit of FIG. 5 will be described. Reference numeral 14 denotes a register of about 8 bits, in which information indicating whether or not a partial display state is set and information corresponding to the number of rows to be partially displayed are set. If the number of rows is set by 7 bits, 2 for a line sequential panel for each row. 7 = Partial display up to 128 lines can be set in units of 1 line, and 2 for 4 lines simultaneous selection drive (4MLS drive method) panel 7 × 4 = Partial display up to 512 lines can be set in units of 4 lines.
[0085]
Reference numeral 15 denotes a circuit block mainly composed of a counter, which forms timing signals PD and CNT for controlling partial display based on timing signals such as a field start signal CA and a data latch signal LPI and a set value of the register 14. LPI is a signal that is the basis of LP, and as shown in FIG. 6, a clock having a constant cycle exists even in a non-display row access period in which PD is at “L” level. Reference numeral 16 denotes an AND gate.
[0086]
As shown in FIG. 6, the partial display control signal forming block 15 first forms a signal CNT 1H ahead of the partial display control signal PD based on the field start signal CA, the data latch signal LPI, and the register set value. In the circuit block 15, for example, the CNT can be formed by switching the level of the CNT by detecting the coincidence between the counter for counting the number of rows by inputting the LPI and the value of the row obtained from the set value of the register 14. . The AND output of CNT and LPI becomes LP. PD is formed by delaying CNT by 1H with LPI. In the full screen display state, CNT is constantly at “H” level, the AND gate 16 remains open, and the same signal as LPI is sent to LP as it is. As a result, all the 200 scanning electrodes are selected in units of a predetermined number of rows.
[0087]
In the case of partial display, the PD indicating the partial display period in one field period is set to the “H” level during the period specified by the set value in accordance with the set value of the shift register 14. By controlling the output of LP with the CNT having the “H” level of the PD corresponding to the “H” level period, the data latch signal LP is output only during the period when CNT is “H”. It becomes like this.
[0088]
By the above method, a value corresponding to the number of rows of partial display can be set in the register 14 of the control circuit, and the number of rows of partial display can be varied by adjusting PD (CNT) according to the set value. In realizing the partial display function, it is not necessary to provide hardware-constrained means such as changing the LP cycle, changing the bias ratio and the selection voltage, so that the user can set the preferred number of partial display lines such as a register. Thus, a liquid crystal display device having a partial display function with high versatility can be set in software.
[0089]
In the above example, a case where a certain number of lines are partially displayed from the top of the panel has been described. However, two series of setting means registers are prepared, and each register corresponds to the start line and end line of the partial display area. If a value is set, the position of the partial display area can be made variable in addition to the number of lines. In this case, the circuit block 15 compares the count value of the counter and the start row set in the first register, sets CNT to “H” by coincidence, and finishes setting the counter count value and the second register. Control is performed so that the CNT is set to “L” by matching with the row.
[0090]
(Third embodiment)
This embodiment is an example in which the potential of the signal electrode in the non-display row access period is different from the first embodiment only in that it is fixed at the same level as in the case of full screen off display. The adoption of the drive voltage forming circuit 4 as shown in FIG. 2 mainly composed of the 4MLS driving method of the selection voltage uniform dispersion type by the Com pattern of FIG. 4A and the charge pump circuit, and 200 scan electrodes in the entire screen. A point in which only 40 rows are in a display state, and an example in which a horizontal line is displayed every other scanning electrode in the display state portion. The length of one frame period is 200H. The point that the voltage applied to the scan electrode in the non-display row access period is fixed to the non-selection voltage VC, and the polarity of the liquid crystal drive voltage is inverted every frame is the same as in the first embodiment. is there. Therefore, description of the same parts as those of the first embodiment is omitted.
[0091]
FIG. 7 shows a timing chart in the present embodiment, which is different from FIG. 3 described in the first embodiment only in the voltage waveform applied to the signal electrode Xn. Since the voltage waveforms applied to the scan electrodes Y1 to Y200 are the same as those in FIG. 3, the description in FIG. 7 is omitted.
[0092]
In this embodiment, the potential applied to the signal electrode Xn in the non-display row access period (40H period in each field f) is fixed at the same level ± V1 as in the case of full screen off display. That is, the signal voltage during the non-display row access period is fixed to V1 when the liquid crystal AC drive signal M is “L” and fixed to −V1 when M is “H”, and is inverted every frame. ing.
[0093]
With this method, the effective voltage applied to the liquid crystal in the display area can be made the same in the full screen display state and in the partial display state, and when the two states of full screen display and partial display are switched, the display area is displayed. The contrast of the image can be kept unchanged. It is possible to fix the signal voltage in the non-display row access period to the same voltage as in the case of full screen off display only by adding a slight change to the X driver 3. One example of the method will be described in the sixth embodiment.
[0094]
The signal voltage during the non-display row access period is kept as it is when the last four rows of scan electrodes (Y37 to Y40) in the display area are selected as in the first embodiment. The method of setting the same level as the signal voltage in the case of full screen off display or full screen on display as in this embodiment is preferable in that the occurrence of flicker can be suppressed.
[0095]
The reason is described below. When the display pattern of the last 4 lines in the partial display area is 3 lines on display and the remaining 1 line off display, or conversely, 3 lines off display and the remaining 1 line on display In the first embodiment, 3 of the 4 fields of the signal voltage are VC, and the remaining 1 field is −V2 or V2 depending on the number of on-lines in the last 4 lines of the partial display area. Accordingly, the signal voltage in the non-display row access period is VC in three of the four fields, and the remaining one field is -V2 or V2 depending on the number of on-lines in the last four rows of the partial display area.
[0096]
On the other hand, in the case of the present embodiment, as described above, in all four fields, according to the liquid crystal AC drive signal M, −V1 (signal electrode voltage for all pixels on display) or V1 (signal electrode voltage for all pixels off display). ) In the case of the first embodiment, the voltage of ± V2 is twice as large as ± V1, so that the liquid crystal easily responds and causes flicker. Therefore, it is preferable in terms of image quality that the signal voltage during the non-display row access period is set to the same voltage as in the case of full screen off display or full screen on display.
[0097]
(Fourth embodiment)
Here, an example in which partial display is performed using an SA (Smart-Addressing) driving method will be described. The configuration of the liquid crystal display device is the same as that in FIG. 1 described above. The SA driving method is a driving in a period in which, for example, the liquid crystal AC driving signal M is “H” in FIG. This is a driving method in which the potential is lowered by (V1-V4) as a whole and the non-selection voltage is set to 1 level, and the scan electrodes are sequentially selected row by row as in the conventional driving. First, an example of a driving voltage forming circuit for SA driving corresponding to block 4 in FIG. 1 will be described with reference to FIG. 8 which is a block diagram thereof.
[0098]
Similarly to the MLS driving method, the SA driving method requires three voltage levels of the non-selection voltage VC, the positive selection voltage VH, and the negative selection voltage VL as scanning signal voltages. Here, VH and VL are symmetric with respect to VC. The VH in the SA driving method is considerably higher than the VH in the MLS driving method. As the signal voltage, two voltage levels of ± VX are necessary, and these voltages are also symmetric with respect to VC. The circuit shown in FIG. 8 outputs the above voltage using (Vcc-GND) as the input power supply voltage and the data latch signal LP as the clock source of the charge pump circuit. Hereinafter, unless otherwise specified, GND is assumed to be a reference (0V) and Vcc = 3V.
[0099]
As the signal voltages -VX and VX, GND and Vcc are used as they are, respectively. A block 17 is a step-up / step-down clock generation circuit that forms a two-phase clock having a narrow time interval for operating the charge pump circuits 18 to 20 from the input signal LP. Block 19 is a ½ step-down circuit that forms VC≈1.5V, which is a voltage obtained by stepping down the input power supply voltage Vcc to ½. Block 18 is a negative-direction eight-fold booster circuit, and forms VEE≈-21V, which is eight times the input power supply voltage in the negative direction with Vcc as a reference, with (Vcc-GND) as the input power supply voltage. A block 21 is a contrast adjustment circuit for taking out a necessary negative side selection voltage VL (for example, −17 V) from VEE. The block 20 is a double booster circuit that forms the positive side selection voltage VH, and forms VH (for example, 20V) that is twice the input voltage in the positive direction with VL as the reference, with (VC−VL) as the input voltage. To do.
[0100]
Thus, a voltage required for SA driving can be formed. Each of the blocks 18 to 20 is a charge pump type step-up / step-down circuit. The charge pump circuit is configured by series-parallel switching of a plurality of capacitors using a two-phase clock as described above. Since the driving voltage forming circuit using such a charge pump type booster / buck circuit has high power supply efficiency, the liquid crystal display device based on the SA driving method can be driven with low power consumption.
[0101]
FIG. 9 is an example of a timing diagram including a liquid crystal driving voltage waveform. There are 200 scanning electrodes on the entire screen, and only 40 of them are in the display state, and one scanning electrode is in the display state portion. This is an example when a horizontal line is displayed everywhere.
[0102]
The length of one frame period is 200H. The cycle of the data latch signal LP is 1H, and one row of scan electrodes is sequentially selected for each clock of LP. A selection voltage VH or VL is applied to the scan electrode of the selected row, and a non-selection voltage VC is applied to the scan electrodes of other rows. Waveforms Y1 to Y40 and Y41 to Y200 indicate scanning voltage driving waveforms applied to the scanning electrodes of 1 to 200 rows. .., Y2 at the first clock, Y2, at the 40th clock, and Y40 at the 40th clock are sequentially selected, and 40 rows are selected during 40H. While the 40 rows are selected, the partial display control signal PD remains at the “H” level. When selection of 40 rows is completed, PD becomes “L” level, and “L” level is continued for the remaining period 160H. Normally, the Y driver 2 has a control terminal that fixes all outputs to the non-select voltage VC asynchronously. By inputting the PD to such a control terminal of the Y driver 2, the non-display row access period 160H in which the PD is in the “L” period is in a state where all the scan electrodes are fixed at the non-selection level.
[0103]
Note that M is a liquid crystal AC drive signal, and the polarity of the drive voltage (difference between the scanning voltage and the signal voltage) applied to the liquid crystal of the pixel is switched between the “H” level and the “L” level. Xn is applied to the nth signal electrode when only lines 1 to 40 are in a display state, lines 41 to 200 are in a non-display state, and horizontal lines are displayed every other scan electrode in the display state portion. A signal electrode driving waveform is shown.
[0104]
FIG. 9 shows an example in which the polarity inversion of the liquid crystal driving voltage is inverted every frame. The selection voltage applied to the scan electrode is VH when the liquid crystal AC drive signal M is “L”, and VL when the liquid crystal AC drive signal M is “H”. When M is “L”, the signal voltage is −VX for the on-pixel and VX for the off-pixel, and when M is “H”, the signal voltage is VX for the on-pixel and −VX for the off-pixel. As described in the previous embodiment, when the number of rows to be partially displayed is small and the non-display area is large, the signal electrode and the scanning are performed in a relatively long non-display row access period after the display area is driven with a high duty. The potential of the electrode is fixed, and the polarity inversion occurs every frame. However, as a result of the experiment, there is no problem in the image quality. In addition, the liquid crystal drive voltage is fixed during the non-display access period, so that the power consumption due to the charge / discharge current and the through current generated with the voltage change in the liquid crystal layer, the Y driver 2 and the X driver 3, the controller 5, etc. Is significantly reduced, which is preferable in terms of low power consumption. The larger the non-display area, the longer the non-display access period and the longer the fixed period of the scanning voltage and the signal voltage, so that the power consumption can be further reduced by suppressing charging and discharging of the liquid crystal and the circuit.
[0105]
As the voltage applied to the signal electrode Xn in the non-display row access period, the voltage (VX in FIG. 9) when the scan electrode of the last row (Y40) in the display area is selected is continued as it is. The signal voltage during the non-display row access period is fixed to a constant voltage within one frame, but is switched between VX and -VX every frame. Thus, the signal voltage during the non-display row access period does not need to be the same voltage between the frames. In this way, the signal voltage in the non-display row access period is symmetric with respect to the non-selection voltage VC so that the contrast of the displayed area does not change when the full screen display state and the partial display state are switched. By alternately repeating the two potentials, the effective voltage applied to the liquid crystal in the display region can be fixed to the same voltage. In this embodiment, VX and -VX correspond to the signal electrode voltage in the case of full display OFF and full display ON, and therefore, in the non-display row access period, the signal electrode is similar to the above-described embodiment. Is fixed to the same level as in the case of full-on display or full-off display.
[0106]
Note that a circuit similar to that shown in FIG. 5 may be used to form the signals PD and LP. The timing diagram in this case may be modified as follows in FIG. That is, CA is FRM, the length of fn is one frame period (200H), the number of LPI clocks in one frame period is 200, and the period in which CNT is “H” is the 40th clock from the falling edge of the LPI 200th clock. The LP clock may be changed from the LPI 1st clock to the 40th clock and the PD “H” period may be changed from the falling edge of the LPI1 clock to the falling edge of the 41st clock before the falling edge.
[0107]
With the above method, the partial display function in the SA driving method can be realized. Also by such a method, the power consumption in the partial display state can be reduced to a point that is substantially proportional to the number of display rows.
[0108]
In the full screen display state, the control signal PD is always “H”, LP is continuously supplied, and Y1 to Y200 are sequentially selected. In the full screen display state, it is necessary to reverse the polarity of the liquid crystal drive voltage every predetermined period. For example, it is necessary to reverse the polarity by switching the polarity of the selection voltage and the signal voltage every 13H. In addition, the polarity of the liquid crystal drive electrode may be reversed every frame period, or in addition, the polarity may be reversed every predetermined period within the frame.
[0109]
Note that the time and voltage for applying the selection voltage to each scan electrode in the display area are the same in the case of full screen display and the case of partial display in only a part of rows. Therefore, there is no element that needs to be added to the drive voltage generation circuit for the partial display function, and the number of rows to be partially displayed can be set by software using a circuit as shown in FIG.
[0110]
(Fifth embodiment)
The present embodiment is that the timing of the liquid crystal AC drive signal M during the period in which the selection voltage is applied to the display row is the same between the case of full screen display and the case of partial display only on some rows. 4 is an example in a case different from the fourth embodiment. The driving voltage forming circuit 4 as shown in FIG. 8 mainly composed of the SA driving method and the charge pump circuit is employed. There are 200 scanning electrodes on the entire screen, and only 40 of them are in the display state. This is an example when a horizontal line is displayed every other scanning electrode in the display state portion, the length of one frame period is 200H, and the application to the scanning electrodes in the non-display row access period The voltage is fixed to the non-selection voltage VC, and the voltage applied to the signal electrode is fixed to VX or −VX symmetrical to VC. The selection voltage applied to the scanning electrode is the liquid crystal AC drive signal M = When it is “L”, it is VH, when M = “H”, it is VL. When the signal voltage is M = “L”, it is −VX for the on pixel, VX for the off pixel, and M = “H”. The point of VX for on-pixel and -VX for off-pixel is the fourth Is the same as the form. Therefore, description of the same parts as those in the fourth embodiment is omitted.
[0111]
FIG. 10 shows a timing chart in the present embodiment, and the polarity of the liquid crystal driving voltage is switched every 13H (selection period of the scanning electrodes of 13 rows). As a result, the period of the liquid crystal AC drive signal M becomes 26H. Since 200H is not divisible by 26H, the timing of the liquid crystal AC drive signal M is shifted by 8H per frame with respect to the frame start signal FRM, and once in 13 frames, the cycle returns to the start timing of FIG.
[0112]
In order to form a signal M having a constant period in the partial display state, the continuous clock signal LPI shown in FIG. 5 and FIG. Divide it. Although not shown in the case of full screen display, the polarity of the liquid crystal drive voltage is similarly switched every 13H. In this way, the timing of the polarity inversion of the voltage applied to the liquid crystal in the part displayed in the partial display state can be made the same as in the full screen display state.
[0113]
By doing so, the image quality of the portion displayed in the partial display state can be made the same as in the full screen display state. When LP is used instead of the continuous clock signal LPI to form the liquid crystal AC drive signal M, flicker may occur in the partial display state due to the relationship between the polarity inversion period of the drive voltage and the number of partial display rows. A DC voltage may be applied to deteriorate image quality.
[0114]
(Sixth embodiment)
FIG. 11 is an example of a partial block diagram of the signal electrode driving circuit (X driver 3) in FIG. This corresponds to the 4MLS driving method, and the number of liquid crystal driving output terminals is 160 as an example. The configuration of FIG. 11 and the function of each block will be described below.
[0115]
A block 25 is a RAM for storing display data. The number of bits (160 × 240 pixels) corresponding to a liquid crystal display panel up to 240 lines in binary display (display only on / off without gradation display). It is configured. The block 22 is a circuit that generates a signal for precharging the RAM 25 in accordance with the data latch signal LP. The block 23 is a row address generation circuit for designating which four rows of display data are read from the RAM 25. The addresses sequentially designated in accordance with the frame start signal FRM and the data latch signal LP are simultaneously selected with four rows of scan electrodes. In response to the above, the addresses for 4 rows are sequentially incremented so that the display data of the pixels for 4 rows × 160 columns is collectively output according to LP.
[0116]
The four rows of display data designated by the row address generation circuit 23 are read from the RAM 25 and sent to the read display data control circuit of the block 26 composed of AND gates. While the partial display control signal PD is at the “H” level, the same contents as the display data are sent to the next block 27 via the block 26, but the display data from the RAM is ignored when the PD is at the “L” level. Then, all pixel OFF data (0) is sent to the block 27. Here, the block 26 may be changed so that the data (1) in which all the pixels are turned on is input to the block 27 during the period when the PD is at the “L” level.
[0117]
A block 24 is a circuit that generates a Com pattern as shown in FIG. 4A in accordance with the polarity of the frame, field, and liquid crystal drive voltage. The Com pattern is stored in a ROM or the like, which includes a frame start signal FRM, a field start signal CA, Addressed by the liquid crystal AC drive signal M or the like, a Com pattern corresponding to the polarity of the liquid crystal drive voltage (the pattern is inverted / non-inverted according to the level of M) is selectively output. Block 27 is an MLS decoder for an X driver that forms a drive voltage selection signal from the Com pattern and display data for four rows via block 26. From the MLS decoder 27, driving voltage selection signals for five 160 pixels are output for one pixel. The drive voltage selection signal is a set of five signals that indicate which voltage is selected from the five voltages VC, ± V1, and ± V2. Don is a display control signal for making the entire screen non-display state. When Don is set to the “L” level, only a signal instructing selection of VC among the five selection signals becomes active. When Don becomes “H” level, the signal voltage determined according to the determinant of FIG. 4C is selected from the five voltages based on the display data and the Com pattern displayed on the pixels for four rows in the column direction.
[0118]
The block 28 is a level shifter that expands the voltage amplitude of the drive voltage selection signal from the logic voltage (Vcc-GND) to the liquid crystal drive voltage level (V2-[-V2]). A block 29 is a voltage selector that actually selects one voltage from the five voltages VC, ± V1, and ± V2, and is connected to the five voltage supply lines by a drive voltage selection signal whose voltage amplitude level is amplified. Any one of the switches is closed, and the selected voltage is output to each of the signal electrodes X1 to X160. The above is the configuration of the block diagram of FIG. 11 and the function of each block.
[0119]
If the LP signal clock is stopped and input to the LP terminal of the X driver 3 of the present embodiment in the non-display row address period in the partial display state as shown in FIG. The row address generation circuit of the block 23 can be stopped, that is, the read operation of the RAM 25 can be stopped. At this time, since the LP is not input to the row address generation circuit 23 and the address is not incremented, the RAM 25 continues to output the display data of the last four rows in the display area.
[0120]
Therefore, when the block 26 is excluded, as in the first embodiment, the signal voltage in the non-display row access period continues as it is when the last four rows of scan electrodes in the display area are selected. Will do. However, as shown in FIG. 11, the presence of the block 26 allows the fourth embodiment to be implemented by inputting the signal PD that becomes “L” during the non-display row access period as shown in FIG. 3 to the PD terminal of the X driver 3. Thus, the signal voltage during the non-display row access period maintains the same voltage (V1 or -V1) as the signal voltage in the case of full screen off display or full screen on display.
[0121]
A driver with a built-in RAM that stores data to be displayed on the entire screen is used because it is effective in reducing power consumption of a liquid crystal display device. Further, in the MLS driving method of the selection voltage uniform distribution type as described in the first embodiment, the configuration of the liquid crystal display device becomes easier when the RAM built-in type driver is used. For these reasons, a RAM built-in driver corresponding to the MLS driving method has begun to be adopted in a liquid crystal display device aiming at both improvement in image quality and low power consumption. In such a liquid crystal display device, the power consumption accompanying the precharge (refresh) operation when reading display data from the RAM occupies a considerable portion of the total power consumption. Therefore, in order to pursue low power consumption by the partial display function, it is necessary to stop the read operation of the RAM during the non-display row access period using the X driver as in the present embodiment.
[0122]
In the above embodiment, the MLS driving method in the case of simultaneous selection of four lines has been described. However, the number of simultaneously selected lines is not limited to four, and may be two, seven, or the like. Further, the case where the application of the selection voltage is evenly distributed within one frame has been described, but the present invention can also be applied to the case where the selection voltage is not evenly distributed (when the intra-frame selection period for one scan electrode is continuous). In FIG. 11, the V2 terminal and the VC terminal are independent from the Vcc and GND of the logic unit power supply voltage terminal, but may not be independent. In addition, a liquid crystal display device capable of gradation display instead of binary display, and when the display data RAM has a storage capacity corresponding to the number of gradation bits, or a display data RAM for a plurality of screens is incorporated to switch screens. The present invention can also be applied to a liquid crystal display device capable of display.
[0123]
(Seventh embodiment)
FIG. 12 is an example of a block diagram of the scan electrode drive circuit (Y driver 2) of the present invention in FIG. 1, and corresponds to the 4MLS drive method as in the sixth embodiment. The number of output terminals for driving the liquid crystal is 240 as an example. The configuration of FIG. 12 and the function of each block will be described below.
[0124]
A block 32 is a shift register that sequentially transfers the field start signal CA bit by bit using the data latch signal LP as a clock. It designates to which 4 rows of the 240 rows are composed of 60 bits and the selection voltage is applied. A block 30 is an initial setting signal generation circuit. When the frame start signal FRM and the field start signal CA are at “H” level, the leading bit of the shift register 32 is set to 1 at the falling timing of the data latch signal LP, and the rest A signal for clearing 59 bits to 0 is generated. The block 31 is a circuit that generates a Com pattern according to the field and the polarity of the liquid crystal drive voltage, as in the case of the Com pattern generation circuit 24 of FIG. 11, and stores the Com pattern in a ROM or the like, which is the frame start signal FRM, field Addressed by the start signal CA, the liquid crystal AC drive signal M, and the like, a Com pattern corresponding to the polarity of the liquid crystal drive voltage is selectively output. The Com pattern generation circuit of the X driver 3 and the Y driver 2 may be shared. A block 33 is an MLS decoder for a Y driver that forms three drive voltage selection signals from the 60-bit selected row information specified by the shift register 32 and the Com pattern. The MLS decoder 33 outputs three 240 drive voltage selection signals for one row. The drive voltage selection signal is a set of three signals that indicate which voltage is selected from the three voltages VH, VC, and VL.
[0125]
Don is a display control signal for making the entire screen in a non-display state. When Don is set to the “L” level, only a signal for instructing selection of VC among the three selection signals becomes active. When Don becomes “H” level, the scanning signal voltage determined according to the matrix of FIG. 4A based on the selected row and the Com pattern is selected from the three voltages.
[0126]
The block 34 is a level shifter that expands the voltage amplitude of the drive voltage selection signal from the logic voltage (Vcc-GND) to (VH-VL). The block 35 is a voltage selector that actually selects one voltage from the three voltages VH, VC, and VL. One of the switches connected to the three voltage supply lines is closed by the drive voltage selection signal whose voltage amplitude level is amplified, and the selected voltage is output to each of the scan electrodes Y1 to Y240. The above is the configuration of the block diagram of FIG. 12 and the operation of each block.
[0127]
If the data latch signal LP whose clock is stopped as shown in FIG. 3 is input to the LP terminal of the Y driver 2 of this embodiment in the non-display row address period in the partial display state, the operation of the shift register 32 during that period is stopped. Can be made. Although the power consumption of the Y driver 2 is relatively small, it is preferable to stop the operation of the shift register 32 during the non-display row address period in the partial display state in which low power consumption is sought.
[0128]
The reason why the initial setting signal generation circuit of the block 30 is provided is to prevent an abnormal display at the timing of transition from the partial display state to the full screen display state. If this block 30 is not present, in the partial display state, for example, when operating at the timing of FIG. 3 or FIG. Even in such a case, there is no problem in the partial display state because the bits after 10 bits are ignored by the signal PD, but when shifting from this state to the full screen display state, there are 4 lines for every 40 lines and 200 lines for the full screen. The selection voltage is simultaneously applied to 20 rows of the above, and an abnormal display occurs instantaneously. Instead of providing the block 30, an initial setting circuit for clearing the shift register 32 when the PD is "L" is added, and the bit in the shift register 32 is initialized when the partial display state is shifted to the full screen display state. You may make it be in a state. Thus, the shift register 32 requires means for initializing the shift register when shifting from the partial display state to the full screen display state.
[0129]
(Eighth embodiment)
FIG. 13 is an example of a circuit diagram of the contrast adjustment circuit 13 of the present invention in FIGS. Here, RV is a variable resistor, Qb is a bipolar transistor, and Qn is an n-channel MOS transistor. The signal PDH input to the gate of Qn is a signal obtained by expanding the voltage amplitude of the signal PD from the logic voltage (Vcc-GND) to (Vcc-VEE) by the level shifter. The resistance value in the ON state of the transistor Qn is assumed to be negligibly small compared to the resistance value of RV. In the figure, for example, -V2 is -3V, VEE is -15V, and VL is -10V.
[0130]
If there is no transistor Qn, it is basically the same as the conventional contrast adjustment circuit portion of FIG. In the full screen display state, PDH is always at “H” level, that is, Qn is always on, and the presence of Qn can be ignored in terms of resistance and functions in the same manner as the contrast adjustment circuit of the conventional example. A voltage obtained by dividing between -V2 and VEE is taken out by the variable resistor and supplied to the base of Qb, and Qb supplies a voltage about 0.5V higher than the voltage supplied to the base as VL from the emitter. By adjusting the variable resistor RV, a selection voltage VL that provides an optimum contrast can be obtained. Even in the partial display state, the period during which PDH is at the “H” level, that is, the period during which the selection voltage is applied to the display row is the same.
[0131]
In the partial display state, Qn is turned off and the function of the contrast adjustment circuit 13 is stopped during a period when PDH is at "L" level, that is, a non-display row access period. During this period, the base and collector of Qb are at the same potential as −V2, and Qb is also completely turned off. During this period, the charge pump circuit of the drive voltage forming circuit 4 is in an operation stop state, and the application of the selection voltage is also stopped. Therefore, the current consumption of the VL system is 0, and even if Qb is turned off, the voltage of VL Is retained, so there is no problem. By stopping the contrast adjustment circuit 4 during the non-display row access period in this way, the power consumption during this period by the contrast adjustment circuit can be reduced to zero, and the power consumption of the liquid crystal display device can be reduced.
[0132]
In the above-described embodiment, the example in which the signal PDH obtained by level-shifting the PD is described. However, if the configuration of the drive voltage forming circuit is devised, the partial display control signal PD is directly used instead of the level-shifted signal PDH. It is also possible to stop the contrast adjustment circuit.
[0133]
As described above, according to the first to eighth embodiments, it is possible to provide a highly versatile electro-optical device in which the number of rows and positions of partial display can be set in software without complicating the drive voltage forming circuit. It becomes possible to do. In addition, it is possible to provide an electro-optical device that greatly reduces power consumption during partial display.
[0134]
In each of the above embodiments, the signal voltage during the non-display row access period is fixed within one field or fixed for a predetermined period shorter than one frame. If the voltage is fixed at least for a period longer than the driving period of the same polarity in the polarity inversion driving period of the liquid crystal driving (half period of the polarity inversion driving period), power consumption can be reduced. In this case, during the non-display row access period Depending on this predetermined period, the signal voltage at the time of full screen on display and off display may be reversed. For example, the polarity inversion of the liquid crystal drive in the full screen display state is performed every 11H or 13H in the simple matrix type liquid crystal display device shown in the above embodiment, and therefore the polarity inversion drive cycle is 22H or 26H, which will be described later. In such an active matrix liquid crystal display device, polarity inversion is performed every 1H or dot period (= 1H / number of horizontal pixels), so that the polarity inversion driving cycle is 2H or 2 dot periods. The polarity inversion driving period of the liquid crystal driving in the non-display area in the partial display state is longer than the period in the full screen display state, and in the simple matrix type liquid crystal display device, the applied voltage is fixed at least for a period longer than 11H or 13H. In the active matrix liquid crystal display device, if the applied voltage is fixed at least for 1H or longer than the dot period, the driving frequency is lowered and the power consumption is reduced.
[0135]
The first to eighth embodiments related to the above description have been described on the assumption of a simple matrix type liquid crystal display device, but an electro-optical device such as an active type liquid crystal display device having a two-terminal nonlinear element in a pixel. The present invention can also be applied to. FIG. 22 is a diagram showing an equivalent circuit diagram of such an active matrix liquid crystal display device 1, wherein 112 is a scanning electrode, 113 is a signal electrode, 116 is a pixel, 3 is an X driver, and 2 is a Y driver. . Each pixel 116 includes a two-terminal nonlinear element 115 and a liquid crystal layer 114 that are electrically connected in series between the scanning electrode 112 and the signal electrode 113. The two-terminal nonlinear element 115 may be connected to the liquid crystal layer 114 in the reverse order, but in any case, the current characteristic is nonlinear according to the applied voltage between the two terminals like a thin film diode. It is used as a switching element utilizing this. As a configuration of the liquid crystal display panel, a two-terminal nonlinear element and a pixel electrode and one of scanning or signal electrodes are formed on one substrate, and the scanning or signal width is wide so as to overlap the pixel electrode on the other substrate. The other of the signal electrodes is formed, and a liquid crystal layer is sandwiched between a pair of substrates. Also in such an active matrix liquid crystal display panel, partial display can be performed by the same driving method as in the above embodiments. In the case of an active matrix type liquid crystal display panel, a driving method is employed in which a switching element is arranged in each pixel to hold a voltage. Therefore, when shifting from a full screen display state to a partial display state, as described later. It is preferable to shift to the partial display state after writing off-display voltage to the pixels in the non-display area at the time of transition.
[0136]
(Ninth embodiment)
In the present embodiment, display without a sense of incongruity in the partial display state is realized. FIG. 14 is a diagram for explaining a partial display state in the liquid crystal display device of the present invention. Reference numeral 1 denotes a normally white liquid crystal display panel which can display pixels (dots) of 240 rows × 320 columns, for example. If necessary, the entire screen can be displayed. However, during standby, a part of the entire screen (for example, only the top 40 lines as shown in FIG. 14) is displayed (display area D), and the remaining areas are displayed. It can be in a non-display state (non-display area). Since it is a normally white type, the non-display area is displayed in white.
[0137]
The configuration of the liquid crystal display panel is the same as that of the first to eighth embodiments, the liquid crystal is sandwiched between a pair of substrates, an electrode for applying a voltage to the liquid crystal layer is provided on the inner surface of the substrate, and the outer surface of the substrate A polarizing element is arranged on the side as necessary. The setting of the transmission axis of the polarizing element differs depending on the type of liquid crystal, but as is well known, when the effective voltage applied to the liquid crystal is lower than the threshold voltage of the liquid crystal, white display is performed. The polarizing element is not limited to a polarizing plate, and any polarizing element that transmits light having a specific polarization axis, such as a beam splitter, may be used. As the liquid crystal, various types such as a type in which liquid crystal molecules are twisted and aligned (TN type, STN type, etc.), a type in which homeotropic alignment is performed, a type in which the liquid crystal molecules are vertically aligned, and a memory type such as ferroelectric can be used. In addition, a light-scattering type liquid crystal such as a polymer-dispersed liquid crystal may be used. In that case, the polarizing element is eliminated and the alignment of liquid crystal molecules is set to a normally white type. Further, when a contrast equal to or higher than that of a normally black liquid crystal display panel is required, a light shielding layer (a light shielding frame between openings of adjacent pixels) is formed between dots on one inner surface of a pair of substrates. ) May be provided.
[0138]
Further, when the liquid crystal display panel 1 is of a reflective type, a configuration in which a reflective member is disposed such that a reflective plate is disposed outside one substrate or a reflective electrode or a reflective layer is formed on the inner surface of one substrate. The alignment axis of the liquid crystal molecules and the transmission axis of the polarizing element may be set so that incident light is reflected by the reflecting member when the effective voltage applied to the liquid crystal is set to an off voltage lower than the threshold voltage. In the case of a liquid crystal display panel using STN liquid crystal, a retardation plate is often disposed between the polarizing element, and in this case, the transmission axis is set in consideration of the retardation plate. In the case of the transflective type, an illuminating device that illuminates the liquid crystal display panel is provided, and the liquid crystal display panel 1 is used as a transmissive type when the illuminating device is turned on, and is used as a reflective type when the illuminating device is not lit. Various configurations for making the transflective type are conceivable. However, a transflective plate is arranged outside one substrate, or light having a predetermined polarization axis component is transmitted and light having a polarization axis component substantially orthogonal thereto is transmitted. A method of arranging a reflective polarizing plate to reflect, a method of making an electrode formed on one substrate inner surface semi-transmissive to light (for example, making a hole), and the like are conceivable.
[0139]
Further, when the liquid crystal display panel 1 is colored, a color filter is formed on the inner surface of the substrate in the case of a reflective type or a transflective type, or in the case of a transflective type, the three colors emitted by the lighting device are time-sequentially. A method such as switching is conceivable.
[0140]
When the liquid crystal display panel 1 is in the partial display state, an effective voltage equal to or lower than the off voltage set lower than the threshold voltage is applied to the liquid crystal in the non-display area. As described above, since the liquid crystal display panel 1 is of a normally white type, the non-display area is displayed in white as shown in the figure, and in the display area D, an intermediate area corresponding to the display content is displayed on the white display background. Since an image of gradation display or black display is displayed, a partial display screen without a sense of incongruity is obtained.
[0141]
As the structure of the liquid crystal display panel 1, in addition to the above structure, an active matrix liquid crystal display panel in which a two-terminal nonlinear element as described in FIG. An active matrix liquid crystal display panel in which both scanning electrodes and signal electrodes are formed in a matrix on a substrate and a transistor is formed for each pixel may be used.
[0142]
A method for applying an effective voltage equal to or lower than the off voltage to the liquid crystal in the non-display area will be described below.
[0143]
FIG. 15 shows a configuration example of a liquid crystal display device according to the present invention. Reference numeral 1 denotes a normally white liquid crystal display panel, in which a substrate on which a plurality of scanning electrodes are formed and a substrate on which a plurality of signal electrodes are formed are arranged to face each other at intervals of several μm. Such a liquid crystal is enclosed, and an electric field corresponding to display data is applied to the liquid crystal of the pixels (dots) arranged in a matrix according to the intersection of the scanning electrode and the signal electrode to form a display screen. As an example, a dot of 240 rows × 320 columns can be displayed on the entire screen, for example, a region where 40 rows × 160 columns of the shaded portion D in the upper left is partially displayed, and the other regions are not displayed. Shall. A selection voltage is applied to the scan electrode during the selection period, and an on voltage or an off voltage (and an intermediate voltage if necessary) applied to the signal electrode that intersects the scan electrode is applied to the liquid crystal at the intersection. The alignment state of the liquid crystal molecules in that portion changes depending on the applied on-voltage and off-voltage, whereby display is performed. Note that a non-selection voltage is applied to the scan electrodes during the non-selection period.
[0144]
Next, the block 2 is a Y driver that selectively applies a selection voltage or a non-selection voltage to a plurality of scanning electrodes, and the block 3 is a signal voltage (on voltage or off voltage, or even an intermediate voltage) corresponding to the display data Dn. Voltage) to the signal electrode. The drive voltage forming circuit of the block 4 forms a plurality of voltage levels necessary for driving the liquid crystal, and supplies these voltage levels to the X driver 3 and the Y driver 2. Each driver selects a predetermined voltage level from the supplied voltage levels according to a timing signal and display data, and applies the selected voltage level to the signal electrodes and scanning electrodes of the liquid crystal display panel 1. A block 5 is an LCD controller that forms timing signals CLY, FRM, CLX, LP, display data Dn, and control signals PD necessary for these circuits, and is connected to a system bus of an electronic device including the liquid crystal display device. ing. A block 6 is a power source that is external to the liquid crystal display device and supplies power to the liquid crystal display device.
[0145]
The circuit blocks of the liquid crystal display panel in this embodiment are substantially the same as those in the first to eighth embodiments. In particular, when a simple matrix type liquid crystal display panel is used, the first to eighth embodiments are used. Partial display can be performed by the same driving method as the embodiment.
[0146]
In the following description of the driving method, the driving method for selecting the scan electrode for each row as described with reference to FIGS. 9 and 10 is used as an example, but as described in the previous embodiment. A plurality of lines may be simultaneously selected by the MLS driving method.
[0147]
FIG. 16 is an example of a timing chart in the partial display state of the liquid crystal display device of FIG. 15, and is intended for a simple matrix type liquid crystal display panel. Dn is display data transferred from the controller 5 to the X driver 3, and the period during which the display data is transferred is indicated by hatched blocks. Display data Dn for one display row (scanning electrode) is transferred at high speed from the controller 5 to the X driver 3 in the shaded block portion. CLX is a transfer clock for transferring display data Dn from the controller 5 to the X driver 3. The X driver 3 incorporates a shift register, operates the shift register in synchronization with the clock CLX, and sequentially takes display data Dn for one display row sequentially into the shift register and the latch circuit. If the X driver 3 is a driver with a built-in RAM as shown in FIG. 11, the display data Dn is stored in the RAM 25.
[0148]
Next, LP is a data latch signal for collectively latching one row of display data Dn from the shift register or latch circuit to the latch circuit at the next stage of the X driver 3. The number attached to LP is the row (scanning line) number of the display data Dn taken into the latch circuit of the X driver 3. That is, the display data Dn is transferred from the controller 5 in advance to the X driver 3 in the selection period before the signal voltage corresponding to the display data Dn is output. For example, the display data on the 40th line is latched at the 40th LP, and is transferred before that according to the clock CLX. The X driver 3 selects a voltage selected from a plurality of voltage levels (on voltage and off voltage, and intermediate voltages as necessary) supplied from the drive voltage forming circuit 4 based on the display data Dn latched in the latch circuit. The level is output to the signal electrode.
[0149]
Next, CLY is a scanning signal transfer clock for each scanning line selection period, and FRM is a screen scanning start signal for each frame period. The Y driver 2 has a built-in shift register, and the shift register receives the screen scanning start signal FRM and sequentially transfers the FRM according to the clock CLY. The Y driver 2 sequentially outputs a selection voltage (VS or MVS) to the scan electrodes according to this transfer. The number given to CLY indicates the number of the scan electrode to which the selection voltage is applied. For example, when the 40th CLY is inputted, the selection voltage is applied from the Y driver 2 to the scanning electrode in the 40th row in a period of one cycle of CLY. PD is a partial display control signal for controlling the Y driver 2. The selection voltage (VS or MVS) is sequentially output from the Y driver 2 to the scan electrodes when the control signal PD is at the “H” level. However, when the control signal PD is at the “L” level, the non-selection voltages ( VC) is output. Such control can be easily configured by prohibiting the output of the selection voltage from the Y driver 2 in accordance with the PD and providing the Y driver 2 with a gate that makes all the outputs non-selection voltages.
[0150]
As an example, the scanning electrode in the third row is Y3, the scanning electrode in the 43rd row is Y43, the signal electrode in the 80th column is X80, and the signal electrode in the 240th column is X240. . Y43 and X240 are a scanning electrode and a signal electrode in the non-display area, respectively. Note that all the pixels in the 80th column of the display area are on-displayed for 40 rows. Here, VS and MVS are positive and negative selection voltages, respectively, and VX and MVX are positive and negative signal voltages, respectively. VS and MVS are symmetric with respect to VC as the central potential, and VX and MVX are the same. MVX is applied to the signal electrode of the on pixel in the row to which the selection voltage VS is applied, and VX is applied to the signal electrode of the off pixel. Further, VX is applied to the signal electrode of the on pixel in the row to which the selection voltage MVS is applied, and MVX is applied to the signal electrode of the off pixel.
[0151]
The PD is at the “H” level during the period when 40 rows of the display area D are selected, and at the “L” level during the other periods. During the period when PD is at “H” level, the Y driver 2 generates a voltage VS (MVS) for sequentially selecting one row from the first row to the 40th row to drive the scan electrodes. The scanning electrodes are driven by line inversion by switching the output of VS and MVS for each scanning electrode unit. The non-selection voltage VC is applied to the scan electrodes other than the selected one row. During the period when PD is at “L” level, all outputs of the Y driver 2 are at the non-selection voltage level. Since the effective voltage applied to the liquid crystals in the 41st to 240th lines when the selection voltage is not applied is considerably smaller than the effective voltage applied to the liquid crystal of the off-pixel in the display area, the 41st to 240th lines are completely non-displayed. It becomes. During the selection period of the non-display area, the non-selection voltage level is applied to the scan electrode, but the signal electrode is based on a predetermined voltage level from the X driver 3 according to the PD or display data stored in the X driver 3. Continue to apply the correct voltage level. However, the signal voltage in the non-display row access period of the non-display region is preferably applied while being periodically inverted with respect to VC. For example, it is preferable to invert the polarity of the signal voltage every frame period, or to periodically invert the period shorter than that and longer than the selection period.
[0152]
In this embodiment, as indicated by Dn, CLX, and LP in the figure, the data transfer corresponding to the non-display row access period is the display data transfer to the X driver 3 in the first to 40th rows. The data transfer is performed only for the display, and the data transfer for the display on the 41st to 240th lines is unnecessary and stopped. Here, in the case of a matrix type liquid crystal display panel, it is necessary to transfer display data of the next selected row while the X driver 3 outputs a signal voltage corresponding to the display of the selected row. Therefore, the period for transferring data precedes the PD by the selection period of one scanning line.
[0153]
The data transfer for 320 dots in the first row consists of display data transfer for the first 160 dots and transfer of off-display data for the second 160 dots. Data transfer in the second to 40th lines is stopped because only the display data for the first half 160 dots is transferred, and the transfer of the off-display data for the second half 160 dots is unnecessary. Since the X driver 3 has a built-in latch circuit (storage circuit) that stores display data for one row, the right half of the X driver 3 is transferred first even if there is no data transfer for the latter half 160 dots. The off display data is continuously stored, and the right half of the X driver 3 continues to output the signal voltage for turning off the display. Thus, an effective voltage for turning off the display is applied to the liquid crystal on the right half screen in the top 40 rows.
[0154]
In this embodiment, for the sake of simplicity, line sequential driving in which scan electrodes are sequentially selected row by row is employed, and the polarity inversion period of the liquid crystal driving voltage is set with the central potential VC as a non-selection voltage. The driving method with one frame period has been described. However, as described in the previous embodiments, a plurality of scanning electrodes such as two or four are simultaneously selected as a unit, sequentially selected for each unit, and the same scanning electrode is selected a plurality of times during one frame period. Such a so-called MLS driving method may be used.
[0155]
As described above, in the simple matrix type liquid crystal display device, in order to apply an effective voltage lower than the off-voltage to the liquid crystal in the non-display area, the non-display state is applied when the non-display area corresponds to a part of the scanning electrodes. A non-selection voltage may be constantly applied to the scanning electrode in the region to be set, and when the non-display region corresponds to a part of the signal electrodes, the signal electrode in the region to be set in the non-display state is turned off. What is necessary is just to apply a voltage always.
[0156]
(Tenth embodiment)
As described above, in the ninth embodiment, an active matrix liquid crystal display device can be used as the structure of the liquid crystal display panel 1 in addition to the simple matrix structure as described above. In the present embodiment, the liquid crystal display panel 1 is driven as an active matrix type liquid crystal panel in the same manner as in the ninth embodiment.
[0157]
As the active matrix liquid crystal display panel, an active matrix liquid crystal display panel in which switching elements composed of two-terminal nonlinear elements such as thin film diodes called MIMs are arranged in each pixel as described with reference to FIG. it can. In this case, one of the scanning electrode 112 or the signal electrode 113, the element 115 connected thereto, and the pixel electrode connected to the element 115 are formed on the element substrate, and the other electrode is formed on the opposite substrate. Thus, the two-terminal nonlinear element 115 and the liquid crystal layer 114 are electrically connected in series between the scan electrode 112 and the signal electrode 113. As a driving method, a selection voltage as indicated by Y 3 in FIG. 16 is applied to the scanning electrode 112 to make the element 115 conductive, and a signal voltage output to the signal electrode 113 is written to the liquid crystal layer 114. When a non-selection voltage is applied to the scan electrode 112, the resistance value of the element 115 increases and becomes non-conductive, and the voltage applied to the liquid crystal layer 114 is held.
[0158]
Further, an active matrix liquid crystal display panel having transistors in pixels as shown in the equivalent circuit diagram of FIG. 23 may be used as the liquid crystal display panel 1. In this panel, both a plurality of scanning electrodes 112 and a plurality of signal electrodes 113 are formed in a matrix on one substrate (element substrate) of a pair of substrates constituting the panel. Further, the scanning electrodes 112 and the signal electrodes 113 are formed. A switching element composed of a transistor 117 is formed for each pixel in the vicinity of the intersection with the pixel, and a pixel electrode connected to the switching element is formed for each pixel. A common electrode connected to the common potential 118 is arranged on the other substrate arranged to face this substrate at a predetermined interval, if necessary (the common electrode may be formed on the element substrate). The In the liquid crystal layer sandwiched between the pair of substrates, a portion sandwiched between the pixel electrode and the common electrode is driven for each pixel as the liquid crystal layer 114 of each pixel. As is well known, the gate of the transistor 117 arranged for each pixel is connected to the scanning electrode 112, the source is connected to the signal electrode 113, and the drain is connected to the pixel electrode. Conduction is performed according to the selection voltage applied during the selection period, and a data signal is supplied to the pixel electrode through the transistor 117 that has been conducted. When a non-selection voltage is applied to the scan electrode 112, the transistor 117 becomes non-conductive. A storage capacitor connected to the pixel electrode is connected to the element substrate as necessary to store and hold the applied voltage. Note that the transistor 117 is a thin film transistor when the element substrate is an insulating substrate such as a glass substrate, and a MOS transistor when the element substrate is a semiconductor substrate.
[0159]
In such an active matrix liquid crystal display device, an effective voltage equal to or lower than the off voltage is applied to the liquid crystal of the pixel located in the non-display area defined in the display screen as follows.
[0160]
As shown in FIG. 17, in the transition period in which the full screen display state is switched to the partial display state, at least one frame period (1F) is written with a voltage equal to or lower than the off voltage in at least the liquid crystal of the pixels in the non-display area. To. That is, a voltage equal to or lower than the off voltage is written to the pixel 116 that should be in the non-display state in the first frame (period T in the figure) that has shifted to the partial display state. In this case, as shown in the drawing, the partial control signal PD is set to the “H” level even during the non-display row access period of the non-display area in the first frame, and the selection voltage is applied to the scan electrodes 112 in the non-display area. When the switching elements 115 and 117 of the pixel are made conductive and a voltage equal to or lower than the liquid crystal off voltage is applied from the X driver 3 to all the signal electrodes 113, a voltage equal to or lower than the off voltage is written to the liquid crystal layer 114 of the pixel in the non-display area. Can do.
[0161]
In the case where the liquid crystal is a memory liquid crystal, in the period T, not all the scan electrodes are scanned, but the control signal PD is switched to the “H” level only in the non-display row access period, and the scan electrodes in the non-display area Only the scanning electrodes 112 corresponding to the non-display area are sequentially selected to turn on the pixel switching elements, and a voltage equal to or lower than the off-voltage is written only in the liquid crystal layer 114 of the pixels in the non-display area. You may do it. In this case, during the period T, the non-selection voltage is applied to the scan electrode 112 corresponding to the display region D, and the voltage of the liquid crystal layer of the pixel is not rewritten.
[0162]
In the second and subsequent frames, the non-selection voltage is always applied to the scanning electrode 112 in the non-display area, and the switching elements 115 and 117 of the pixel in the non-display area are always in the non-conductive state, and the voltage applied to the pixel electrode. May be kept at a voltage equal to or lower than the off-voltage written in the pixel 116 in the first frame (period T), which is a transition period for shifting to the partial display state. In the active matrix display panel, each pixel 116 keeps the voltage applied during the selection period by the storage capacitor, and thus such a procedure is necessary.
[0163]
Further, as shown in FIG. 15, in the partial display state, when a non-display area (non-display area on the right side of the display area D in FIG. 15) is provided in the same row as the display area D, or in the vertical direction (vertical direction) of the screen In the case where the non-display area is provided only for the scanning electrode, even if the selection voltage is applied to the scan electrode, if a voltage equal to or lower than the off-voltage at which the non-display state is to be displayed is always applied to the signal electrode 113 in the non-display area. Good. Then, even if the switching elements 115 and 117 are turned on by the selection voltage applied to the scan electrode 112, a voltage equal to or lower than the off-voltage is continuously applied to the pixel electrode, and a non-display area is formed.
[0164]
The above-described method of applying an effective voltage equal to or lower than the off-voltage to the liquid crystal of the pixel located in the non-display area can be realized with easy circuit means. When the partial display area D is formed in the vertical direction (vertical direction) of the screen, many parts of the controller 5, the drive voltage forming circuit 4, the X driver 3, and the Y driver 2 are not displayed in the partial display state. It can be stopped during the row access period, and in the case of normally white type, in the case of off display, a low voltage is applied to the pixels in the non-display area, so that the power consumption of the drive circuit is significantly reduced. Can do.
[0165]
In the case of a normally white type, in a horizontal alignment type liquid crystal or the like, liquid crystal molecules are horizontally aligned in a non-display region. Since the liquid crystal molecules have a low dielectric constant in the horizontal alignment state, the charge / discharge current due to the liquid crystal in the non-display area is also reduced, which can significantly reduce the power consumption of the entire display device compared to the full screen display state. it can.
[0166]
As described above, according to the ninth and tenth embodiments, only the partial display state in which only a part of the entire screen is in the display state and the other area is in the non-display state is possible. In the transflective liquid crystal display device, it is possible to realize a display without a sense of incongruity in the partial display state and to significantly reduce power consumption.
[0167]
The first to tenth embodiments can be applied not only to a liquid crystal display device but also to other electro-optical devices in which scanning electrodes and signal electrodes are arranged in a matrix to form a pixel. . For example, it can be applied to a plasma display panel (PDP), electroluminescence (EL), field emission device (FED), and the like.
[0168]
(Embodiment of electronic device)
FIG. 24 is a view showing the appearance of an electronic apparatus according to the present invention. A portable information device 221 has a built-in mobile phone function and uses a battery as a power source. Reference numeral 221 denotes a display device using the matrix type electro-optical device or the liquid crystal display device according to any one of the embodiments described above. When necessary, the display device is in a full-screen display state as shown in FIG. In the standby state, only the display area of 221D which is a part of the display device 221 is partially displayed. Reference numeral 230 denotes a pen serving as an input unit. Since a touch panel is disposed on the front surface of the display device 221, a switch can be input by pressing the display portion with the pen 230 while viewing the screen of the display device 221.
[0169]
FIG. 25 is an example of a partial circuit block diagram of the electronic apparatus of the invention. Reference numeral 222 denotes a μPU (micro processor unit) that controls the entire electronic device, 223 denotes a memory that stores various programs, information, display data, and the like, and 224 denotes a crystal resonator that serves as a time standard source. The crystal unit 224 causes the μPU 222 to generate an operation clock signal in the electronic device 220 and supply it to each circuit block. These circuit blocks are connected to each other via a system bus 225 and are also connected to other blocks such as an input / output device. Further, power is supplied from the battery power source 6 to these circuit blocks. The display device 221 includes, for example, a liquid crystal display panel 1, a Y driver 2, an X driver 3, a drive voltage generation circuit 4, and a controller 5 as shown in FIG. The function of the controller 5 may be combined with the μPU 222.
[0170]
Here, by using the electro-optical device or the liquid crystal display device according to the above-described embodiment as the display device 221, the screen of the partial display state is interesting and original while reducing the power consumption during standby of the entire electronic device. Can be made.
[0171]
Furthermore, when the display device is a reflection type display device or has a light source for backlight illumination of the display device, it is a reflection type display when the light source is not used, and it transmits the illumination light when the light source is used. In the case of the transflective display device, the power consumption can be further suppressed and the battery life can be extended, which is preferable. Furthermore, in the electronic device of the present invention, the display device is in a partial display state during standby after the device has not been operated for a certain period of time, so that power consumption due to driving of the display device by a driver or controller is suppressed. The battery life can be further extended.
[0172]
(Industrial applicability)
The present invention reduces the power consumption of an electronic device by setting the display device mode during standby to a partial display state in which only a necessary portion is displayed in an electronic device having a long standby time, such as a mobile phone. Is something that can be done.
[Brief description of the drawings]
FIG. 1 is a block diagram of a liquid crystal display device according to an embodiment of the present invention.
FIG. 2 is a block diagram of a drive voltage forming circuit used in the embodiment of the present invention.
FIG. 3 is a timing chart according to the embodiment of the present invention.
4A and 4B are diagrams for explaining a liquid crystal driving voltage waveform according to an embodiment of the present invention, where A is a diagram showing a selection voltage VS field (Com pattern), b is a diagram showing a display pattern, and C is a signal electrode. It is a figure which shows the drive voltage VS display pattern.
In A in the figure, Y4n + 1 to Y4n + 4 mean the selected first to fourth rows (n = 0, 1, 2,..., 49). 1 means VH and -1 means VL. The matrix of A is when the liquid crystal AC drive signal M is “L”, and when M is “H”, ± is reversed. In B in the figure, d1 to d4 indicate ON / OFF states of the pixels in the selected first to fourth rows. The on pixel is represented by -1, and the off pixel is represented by 1. In C in the drawing, 0 in the calculation result means VC, ± 2 means ± V1, and ± 4 means ± V2. The matrix of C is when the liquid crystal AC drive signal M is “L”, and when M is “H”, ± is reversed.
FIG. 5 is a partial view of a control circuit in the embodiment of the present invention.
6 is a timing chart showing the operation of the circuit of FIG.
FIG. 7 is a timing chart according to another embodiment of the present invention.
FIG. 8 is a block diagram of a liquid crystal driving voltage forming circuit used in another embodiment of the present invention.
FIG. 9 is a timing chart according to another embodiment of the present invention.
FIG. 10 is a timing chart according to another embodiment of the present invention.
FIG. 11 is a partial block diagram of a signal electrode drive circuit according to an embodiment of the present invention.
FIG. 12 is a block diagram of a scan electrode drive circuit according to an embodiment of the present invention.
FIG. 13 is a circuit diagram of a contrast adjustment circuit in the embodiment of the present invention.
FIG. 14 is a diagram for explaining a partial display state in the liquid crystal display device of the present invention;
FIG. 15 is a diagram showing a configuration example of a liquid crystal display device of the present invention.
16 is a timing chart showing the operation of the liquid crystal display device of FIG.
17 is a diagram for explaining a transition from a full screen display state to a partial display state in the liquid crystal display device of FIG. 15;
FIG. 18 is a diagram for explaining a partial display state in a conventional liquid crystal display device.
FIG. 19 is a block diagram of a conventional liquid crystal display device having a partial display function.
20 is a drive voltage waveform diagram of the liquid crystal display device of FIG.
FIG. 21 is a detailed circuit diagram of the drive voltage generation circuit in FIG. 19;
FIG. 22 is an equivalent circuit diagram of a pixel of an active matrix liquid crystal display panel having a two-terminal nonlinear element in the pixel.
FIG. 23 is an equivalent circuit diagram of a pixel of an active matrix liquid crystal display panel including a transistor as a pixel.
FIG. 24 is a schematic view of an electronic apparatus using the electro-optical device or the liquid crystal display device of the present invention as a display device.
FIG. 25 is a circuit block diagram of an electronic apparatus according to the invention.
[Explanation of symbols]
1, 51 ... Liquid crystal display panel
2,52 ... Scan electrode drive circuit (Y driver)
3, 53 ... Signal electrode drive circuit (X driver)
4, 54 ... Liquid crystal drive voltage forming circuit
5,55… LCD controller
6,56… power supply
7, 17... Boost / buck clock forming circuit
8 ... Negative direction 6x booster circuit
9, 20 ... double booster circuit
10 ... Negative direction double booster
11, 12, 19 ... 1/2 step-down circuit
13, 21 ... Contrast adjustment circuit
14: Register
15 ... Partial display control signal forming section
16 ... AND gate
18 ... Negative direction 8x booster circuit
22... Precharge signal generation circuit
23 ... Row address generation circuit
24, 31 ... Com pattern generation circuit
25 ... Display data RAM
26 ... Read-out display data control circuit
27 ... MLS decoder for X driver
28, 34 ... level shifter
29, 35 ... Voltage selector
30 ... Initial setting signal generation circuit
32 ... Shift register
33 ... MLS decoder for Y driver
57 ... Scan control circuit
107 ... Normally black liquid crystal display panel
FRM ... Frame start signal (screen scan start signal)
CA ... Field start signal
CLY ... Scan signal transfer clock
CLX ... Data transfer clock
Data, Dn ... Display data
LP, LPI ... Data latch signal
PD, CNT, PDH ... Partial display control signal
Don ... Display control signal
Vcc ... Input power supply voltage
GND: Ground potential
VEE ... Negative high voltage
VH: Positive side selection voltage
VL: Negative side selection voltage
VC: Non-selection voltage (central potential)
± V1, ± V2, ± VX (, VC) ... Signal voltage
V0 to V5 ... Liquid crystal drive voltage
f1 to f4 ... Field division symbols
M… Liquid crystal AC drive signal
Xn: Signal electrode
Y1 to Y200, Y4n + 1 to Y4n + 4 ... scan electrodes
RV, RV1 ... Variable resistance
Qb, Q1 ... Bipolar transistor
Qn: n-channel MOS transistor
R1, R2, R3a, R3b, R4, R5 ... Resistance
S2a, S2b ... Switch
OP1 to OP4 ... operational amplifier
D ... Partial display area
VS ... Positive side selection voltage
MVS… Negative side selection voltage
VX: Positive signal voltage
MVX ... Negative side signal voltage

Claims (5)

複数の走査電極と複数の信号電極とが交差配置されて構成され、表示画面を部分的に表示領域とする機能を有する電気光学装置の駆動方法において、
前記表示領域の走査電極には、選択期間に選択電圧を印加すると共に非選択期間に非選択電圧を印加し、且つ
非表示領域の走査電極には、前記選択電圧を印加せずに前記非選択電圧を印加すると共に、前記非表示領域の信号電極については、前記表示領域における最後の行の走査電極を選択している時の前記信号電極に印加されている電圧を継続し、全画面表示状態時の前記電気光学装置の極性反転駆動における同一極性駆動期間よりも少なくとも長い期間は印加電圧を固定することにより、前記表示画面を部分表示状態とする
ことを特徴とする電気光学装置の駆動方法。In a driving method of an electro-optical device having a function in which a plurality of scanning electrodes and a plurality of signal electrodes are arranged to intersect each other and a display screen is partially used as a display area,
A selection voltage is applied to the scan electrodes in the display area during the selection period and a non-selection voltage is applied during the non-selection period, and the selection voltage is not applied to the scan electrodes in the non-display area. In addition to applying a voltage, for the signal electrode in the non-display area, the voltage applied to the signal electrode when the scanning electrode of the last row in the display area is selected is continued, and the full screen display state A method for driving an electro-optical device, wherein the display screen is set to a partial display state by fixing an applied voltage for at least a period longer than the same-polarity driving period in the polarity inversion driving of the electro-optical device. 請求項１において、前記全画面表示状態の時の極性反転駆動における同一極性駆動期間よりも少なくとも長い期間毎に、前記信号電極への印加電圧を、全画面表示状態においてオン表示させる場合の電位とオフ表示させる場合の電位に交互に切り替えることを特徴とする電気光学装置の駆動方法。2. The potential in the case where the applied voltage to the signal electrode is turned on in the full screen display state at least every period longer than the same polarity drive period in the polarity inversion drive in the full screen display state. A method for driving an electro-optical device, wherein the potential is switched alternately to a potential for display off. 請求項１または２に記載の電気光学装置は、単純マトリクス型液晶表示装置であることを特徴とする電気光学装置の駆動方法。3. The electro-optical device driving method according to claim 1, wherein the electro-optical device is a simple matrix type liquid crystal display device. 請求項１乃至３のいずれか一項に記載の電気光学装置の駆動方法によって駆動されることを特徴とする電気光学装置。An electro-optical device driven by the driving method of the electro-optical device according to claim 1. 請求項４に記載の電気光学装置を、表示装置として用いてなることを特徴とする電子機器。An electronic apparatus comprising the electro-optical device according to claim 4 as a display device.
JP2003133555A 1998-02-09 2003-05-12 Electro-optical device, driving method thereof, and electronic apparatus Expired - Lifetime JP3632696B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003133555A JP3632696B2 (en) 1998-02-09 2003-05-12 Electro-optical device, driving method thereof, and electronic apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2766598 1998-02-09
JP29121198 1998-10-13
JP2003133555A JP3632696B2 (en) 1998-02-09 2003-05-12 Electro-optical device, driving method thereof, and electronic apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP54029399A Division JP3588802B2 (en) 1998-02-09 1999-02-08 Electro-optical device and driving method thereof, liquid crystal display device and driving method thereof, driving circuit of electro-optical device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2004004835A JP2004004835A (en) 2004-01-08
JP3632696B2 true JP3632696B2 (en) 2005-03-23

Family

ID=30448896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003133555A Expired - Lifetime JP3632696B2 (en) 1998-02-09 2003-05-12 Electro-optical device, driving method thereof, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP3632696B2 (en)

Also Published As

Publication number Publication date
JP2004004835A (en) 2004-01-08

Similar Documents

Publication Publication Date Title
JP3588802B2 (en) Electro-optical device and driving method thereof, liquid crystal display device and driving method thereof, driving circuit of electro-optical device, and electronic apparatus
US5844535A (en) Liquid crystal display in which each pixel is selected by the combination of first and second address lines
US7106351B2 (en) Method of driving electro-optical device, electro-optical device, and electronic apparatus
KR100798171B1 (en) Method for driving liquid crystal display device, liquid crystal display device, and electronic apparatus
US7696960B2 (en) Display device
KR20010007353A (en) Liquid crystal display method and liquid crystal display device improving motion picture display grade
JP2004317785A (en) Method for driving electrooptical device, electrooptical device, and electronic device
JP3758379B2 (en) Display device and electronic device
JP3305931B2 (en) Liquid crystal display
KR20080083583A (en) Liquid crystal device, method of driving the same and electronic apparatus
JP3959256B2 (en) Drive device for active matrix display panel
KR100927151B1 (en) Liquid crystal display
JP3632697B2 (en) Liquid crystal display device, driving method thereof, and electronic apparatus
JP3578164B2 (en) Electro-optical device, driving circuit of electro-optical device, and electronic apparatus
JP3632696B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP3587206B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP2001125071A (en) Optoelectronic device and driving method therefor, liquid crystal display device and driving method therefor, driving circuit for optoelectronic device and electronic equipment
JP3985391B2 (en) Electro-optical device driving method, electro-optical device, and electronic apparatus
JP4050383B2 (en) Liquid crystal display device driving method, liquid crystal display device, and electronic apparatus
JP2010044295A (en) Electrooptical apparatus, its driving method, and electronic device
US20100097362A1 (en) Display apparatus including passive matrix display element
JP3624738B2 (en) Electro-optical device driving method, electro-optical device driving circuit, electro-optical device, and electronic apparatus
JP2010044294A (en) Electrooptical apparatus, its driving method, and electronic device
JP2001235766A (en) Liquid crystal element and its driving method
WO2007010482A2 (en) Display devices and driving method therefor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term