JP3625867B2 - Walsh code generator - Google Patents
Walsh code generator Download PDFInfo
- Publication number
- JP3625867B2 JP3625867B2 JP23132694A JP23132694A JP3625867B2 JP 3625867 B2 JP3625867 B2 JP 3625867B2 JP 23132694 A JP23132694 A JP 23132694A JP 23132694 A JP23132694 A JP 23132694A JP 3625867 B2 JP3625867 B2 JP 3625867B2
- Authority
- JP
- Japan
- Prior art keywords
- walsh
- bit
- number word
- walsh code
- index number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0007—Code type
- H04J13/004—Orthogonal
- H04J13/0048—Walsh
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
- H04J13/102—Combining codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
- H04J13/12—Generation of orthogonal codes
Description
【０００１】
【産業上の利用分野】
本発明は、ウオルシュ（Ｗａｌｓｈ）符号の番号を２進数で表現したウオルシュ番号語とウオルシュ符号の桁を２進数で表現したインデックス番号語を入力として、そのウオルシュ番号語インデックス番号語とに対応したウオルシュ符号を１ビットずつ出力するウオルシュ符号発生器に関するものであり、特に基地局側から移動局側への送信における拡散符号として、ウオルシュ符号を用いている符号分割多元接続（ＣＤＭＡ）通信に適用されるウオルシュ符号発生器に関する。
【０００２】
【従来の技術】
従来は、ウオルシュ符号のすべてを表の形で読取専用記憶装置（ＲＯＭ）などに格納し、そのＲＯＭの行アドレス入力にウオルシュ番号を入力し列アドレス入力にインデックス番号を順次入力し、出力側からウオルシュ符号の該当する１ビット出力を順次出力することによってウオルシュ符号を得ていた。
【０００３】
【発明が解決しようとする課題】
しかしながら上記の回路構成では、必要とされる回路規模がウオルシュ符号系列長の２乗に比例するため、長いウオルシュ符号系列長を持つウオルシュ符号などに対しては、回路規模が非常に大きくなる。また、表の形式を用いて格納するので、ウオルシュ符号の系列長に変更が生じた場合に対してウオルシュ符号表の大規模な変更が必要となるため、拡張性が低いなどの問題があり、ＬＳＩ化などに対する障害となっていた。
【０００４】
【課題を解決するための手段】
本発明は、ｎビットの２進数で表現されるウオルシュ番号語及びインデックス番号語に関して、それぞれの下位ｍビットに対する１ビットのウオルシュ符号（部分ウオルシュ符号）を与える部分ウオルシュ符号生成回路と、ウオルシュ番号語とインデックス番号語の上位のｎ−ｍビットに対してそれぞれ設けられ、ｎ−ｍ段の反転非反転回路から構成される。
各反転非反転回路は、初段は部分ウオルシュ符号生成回路の出力１ビットを、それ以外の段は前段の出力１ビットを、それぞれ入力とするように直列接続配置される。またｘ段目の反転非反転回路では、ウオルシュ番号語のｍ＋ｘ桁目及びインデックス番号語のｍ＋ｘ桁目を入力とする。そして、最終段の反転非反転回路の出力が、前記のウオルシュ番号語及びインデックス番号語に対応した１ビットのウオルシュ符号となる。
【０００５】
【作用】
この生成回路にｎビットの２進数で表現されるウオルシュ番号語とインデックス番号語が入力されると、部分ウオルシュ符号生成回路は、ウオルシュ番号語及びインデックス番号語の下位ｍビットを入力とし、入力に対応した１ビットのウオルシュ符号を出力する。 部分ウオルシュ符号生成回路からの出力は、初段の反転非反転回路へ入力される。初段の反転非反転回路ではウオルシュ番号語及びインデックス番号語のｍ＋１桁目の論理値が共に１の場合のみ入力論理値を反転を行うことによって、ウオルシュ番号語とインデックス番号語の下位のｍ＋１ビットに対する部分ウオルシュ符号を生成し、２段目に出力する。
このように、各反転非反転回路における１ビットの出力は、次段の反転非反転回路へ入力される。そしてｘ段目の反転非反転回路では、ウオルシュ番号語のｍ＋ｘ桁目とインデックス番号語のｍ＋ｘ桁目とが共に１である論理値を取る場合のみ入力論理値を反転することによって、ウオルシュ番号語とインデックス番号語の下位のｍ＋ｘビットに対する部分ウオルシュ符号を生成し、次段ヘ出力する。
そして、最終段の反転非反転回路から、前記のｎビットのウオルシュ番号語及びインデックス番号語に対応した１ビットのウオルシュ符号が出力される。
【０００６】
【実施例】
次に本発明の実施例について説明する。
図１は、本発明の一実施例を表すブロック図である。
８ビット２進数のウオルシュ番号語とインデックス番号語を入力とし、その最下位の１ビットに対する部分ウオルシュ符号生成回路と、上位７ビットにそれぞれ対応する７個の反転非反転回路によって、与えられたウオルシュ番号語とインデックス番号語に対するウオルシュ符号を出力するものである。この実施例は、８ビット２進数のウオルシュ番号語とインデックス番号語による２５６ビットの系列長を持つウオルシュ符号系列から８ビット２進数のインデックス番号語によって指定される１ビットのウオルシュ符号を出力するものである。
本発明においては、部分ウオルシュ生成回路への入力となるウオルシュ番号語とインデックス番号語はなんビットでも良いが、この実施例では１ビットの例を用いる。
【０００７】
図１において、Ａ０〜Ａ７は８ビットの２進数で表現されたウオルシュ番号語であり、Ａ７が最上位ビットでＡ０が最下位ビットである。Ｔ０〜Ｔ７は８ビットの２進数で表現されたウオルシュ符号系列中の位置を表すインデックス番号語であり、Ｔ７が最上位ビットでＴ０が最下位ビットである。１００は部分ウオルシュ符号生成回路であり、２０１〜２０７は信号反転回路である。
図１において、ウオルシュ番号語はＡ０〜Ａ７に入力され、インデックス番号語はＴ０〜Ｔ７に入力される。部分ウオルシュ符号生成回路１００は、２進数で表現されたウオルシュ番号語とインデックス番号語のそれぞれの下位１ビットであるＡ０とＴ０を入力とし、論理積回路３００において、Ａ０とＴ０の論理積演算を行うことによって、下位１ビットに対する１ビットの部分ウオルシュ符号を生成するウオルシュ符号生成回路である。そしてその出力Ｗ０は、反転非反転回路２０１に入力される。
反転非反転回路２０１は、２進数で表現されるウオルシュ番号語の２桁目Ａ１とインデックス番号語の２桁目Ｔ１を入力とし、論理積回路３０１において、Ａ１とＴ１の論理積演算を行い、その結果と入力Ｗ０との排他的論理和演算を排他的論理和回路４０１で行うことによって、ウオルシュ番号語とインデックス番号語のそれぞれの下位２ビットに対する１ビットの部分ウオルシュ符号Ｗ１を生成し出力する。この操作を各反転非反転回路で行い、最終段の反転非反転回路２０７より、８ビットのウオルシュ番号語とインデックス番号語に対するウオルシュ符号Ｗ７が出力される。
【０００８】
次に、本生成回路の動作について説明する。
最初に、ウオルシュ符号の性質について述べる。
表１に、系列長が１６ビットのウオルシュ符号を示す。表１のウオルシュ番号及びインデックス番号に対応する符号語は、それぞれ４ビットである。
【０００９】
【表１】
表２に、表１の一部である、系列長が２ビット従ってウオルシュ番号語とインデックス番号語とがそれぞれ１ビットのウオルシュ符号を示す。また、表３に、系列長が４ビット従ってウオルシュ番号語とインデックス番号語とがそれぞれ２ビットのウオルシュ符号を、表４に、系列長が８ビット従ってウオルシュ番号語とインデックス番号語とがそれぞれ３ビットのウオルシュ符号を示す。
【００１１】
【表２】
【表３】
【表４】
ここで、表２のウオルシュ符号における４ビットのブロックをブロックＢ１ で表わした場合、表３の系列長４ビットのウオルシュ符号は、表３の様にブロックＢ１ が非反転でそのままか、又は反転して繰り返したものとなる。
また、系列長４ビットのウオルシュ符号の１６ビットブロックをブロックＢ２ で表わした場合、表４の系列長８ビットのウオルシュ符号は、表４のようにブロックＢ２ が非反転でそのままか、又は反転して繰り返したものとなり、同様に、表３の６４ビットブロックをブロックＢ３ で表わした場合、表１の系列長１６ビットのウオルシュ符号は、ブロックＢ３ が非反転でそのまま又は反転して繰り返したものとなる。
そして、反転と非反転とは、ウオルシュ番号語の最上位ビットとインデックス番号語の最上位ビットとが共に論理値の１であるか、又はいずれか一方が０であるかによる。
また、系列長が２ビットのウオルシュ符号、すなわち１ビットのウオルシュ番号語Ａ０とインデックス番号語Ｔ０に対するウオルシュ符号Ｗ（Ａ０，Ｔ０ ）は、表２に示すように、Ａ０＝１かつ、Ｔ０＝１の時１であり、その他の時は０となるので下式の様になる。
【００１５】
【数１】
また、ｍビットの２進数で、ウオルシュ番号Ａ（Ａｍ−１…Ａ０ ）とインデックス番号Ｔ（Ｔｍ−１…Ｔ０）が与えられる場合、ウオルシュ符号Ｗ（Ａｍ−１…Ａ０， Ｔｍ−１…Ｔ０）は次式を満たす。
【００１７】
【数２】
以上より、図１において、部分ウオルシュ符号生成回路１００は入力Ａ０とＴ０の論理積演算を行うことによって、ウオルシュ番号語とインデックス番号語の下位１ビットに対するウオルシュ符号を生成する。次に信号反転回路２０１では、入力Ａ１とＴ１の論理積演算の結果と上記ウオルシュ符号との排他的論理和演算を行うことによって、ウオルシュ番号語とインデックス番号語下位２ビットに対するウオルシュ符号を生成する。さらに各反転非反転回路において同様の操作を行うことによって、最終的に信号反転回路２０７より８ビットのウオルシュ番号語とインデックス番号語に対するウオルシュ符号が出力される。
【００１９】
なお、図１の実施例では２５６ビット系列長のウオルシュ符号発生回路を示したが、反転非反転回路の段数を増やすことにより、さらに長ビット系列長のウオルシュ符号発生回路を構成することができる。
また、図１の実施例は２５６ビット系列長のウオルシュ符号発生回路として示したが、１２８系列長や６４ビット系列長のウオルシュ符号発生回路として用いることもでき、例えば、図１の入力ビットＡ７ 及びＴ７ を論理値０に固定しておくことにより、１２８系列長のウオルシュ符号発生回路として機能させることができる。
【００２０】
【発明の効果】
以上の説明から明らかなように、本発明では、入力されたウオルシュ番号語とインデックス番号語に対して、より小さいウオルシュ番号に対するウオルシュ符号から拡張して得ることによって、従来のウオルシュ符号をすべて表の形で格納する場合よりも、非常に小さい回路規模で実現することが可能となる。また、ウオルシュ番号が拡張された場合も、反転非反転回路を追加するだけで良いので、従来の方法より拡張性においても優れている。
【図面の簡単な説明】
【図１】本発明のウオルシュ符号生成回路の一実施例を示すブロック図
【符号の説明】
１００ 部分ウオルシュ符号生成回路
２０１〜２０７ 反転非反転回路
３００〜３０１ 論理積回路
４０１ 排他的論理和回路
Ａ０〜Ａ７ ウオルシュ番号語
Ｔ０〜Ｔ７ インデックス番号語[0001]
[Industrial application fields]
According to the present invention, a Walsh number word representing a Walsh code number in binary numbers and an index number word representing a Walsh code digit in binary numbers are input, and Walsh number word index number words corresponding to the Walsh number word index number words are input. The present invention relates to a Walsh code generator that outputs a code bit by bit, and is particularly applicable to code division multiple access (CDMA) communication using Walsh codes as spreading codes in transmission from the base station side to the mobile station side. The present invention relates to a Walsh code generator.
[0002]
[Prior art]
Conventionally, all Walsh codes are stored in a read-only memory (ROM) in the form of a table, Walsh numbers are input to the row address input of the ROM, index numbers are sequentially input to the column address input, and from the output side Walsh codes were obtained by sequentially outputting corresponding 1-bit outputs of Walsh codes.
[0003]
[Problems to be solved by the invention]
However, in the above circuit configuration, since the required circuit scale is proportional to the square of the Walsh code sequence length, the circuit scale becomes very large for Walsh codes having a long Walsh code sequence length. In addition, since the table format is used for storage, a large-scale change of the Walsh code table is required when there is a change in the Walsh code sequence length. It was an obstacle to LSI integration.
[0004]
[Means for Solving the Problems]
The present invention relates to a partial Walsh code generation circuit that provides a 1-bit Walsh code (partial Walsh code) for each lower m bits for a Walsh number word and an index number word expressed in an n-bit binary number, and a Walsh number word And n−m bits of the upper number of the index number word, respectively, and is composed of n−m stages of inversion / non-inversion circuits.
Each inversion / non-inversion circuit is connected in series so that the first stage receives the output of 1 bit from the partial Walsh code generation circuit and the other stages receive the output of the previous stage. In the inversion / non-inversion circuit at the x-th stage, the m + x digit of the Walsh number word and the m + x digit of the index number word are input. The output of the inverting / noninverting circuit in the final stage is a 1-bit Walsh code corresponding to the Walsh number word and the index number word.
[0005]
[Action]
When a Walsh number word and an index number word expressed in n-bit binary numbers are input to this generation circuit, the partial Walsh code generation circuit receives the lower m bits of the Walsh number word and the index number word as inputs, and inputs them. The corresponding 1-bit Walsh code is output. The output from the partial Walsh code generation circuit is input to the first non-inverting circuit. The inversion / non-inversion circuit in the first stage inverts the input logical value only when the logical values of the m + 1 digit of the Walsh number word and the index number word are both 1, so that the lower m + 1 bits of the Walsh number word and the index number word are A partial Walsh code is generated and output to the second stage.
Thus, the 1-bit output in each inverting / non-inverting circuit is input to the inverting / non-inverting circuit in the next stage. The x-th inverting / non-inverting circuit inverts the input logical value only when the m + x digit of the Walsh number word and the m + x digit of the index number word are both 1, so that the Walsh number word And a partial Walsh code for the lower m + x bits of the index number word are generated and output to the next stage.
Then, a 1-bit Walsh code corresponding to the n-bit Walsh number word and the index number word is output from the inverting / noninverting circuit in the final stage.
[0006]
【Example】
Next, examples of the present invention will be described.
FIG. 1 is a block diagram showing an embodiment of the present invention.
An 8-bit binary Walsh number word and an index number word are input, and a given Walsh is provided by a partial Walsh code generation circuit for the least significant bit and seven inversion / non-inversion circuits corresponding to the upper 7 bits respectively. The Walsh code for the number word and the index number word is output. In this embodiment, a 1-bit Walsh code specified by an 8-bit binary index number word is output from a Walsh code sequence having a 256-bit sequence length based on an 8-bit binary Walsh number word and an index number word. It is.
In the present invention, the Walsh number word and the index number word that are input to the partial Walsh generation circuit may have any number of bits, but in this embodiment, a 1-bit example is used.
[0007]
In FIG. 1, A0 to A7 are Walsh number words expressed in 8-bit binary numbers, A7 being the most significant bit and A0 being the least significant bit. T0 to T7 are index number words representing positions in the Walsh code sequence expressed in 8-bit binary numbers. T7 is the most significant bit and T0 is the least significant bit. Reference numeral 100 denotes a partial Walsh code generation circuit, and reference numerals 201 to 207 denote signal inversion circuits.
In FIG. 1, Walsh number words are input to A0 to A7, and index number words are input to T0 to T7. The partial Walsh code generation circuit 100 receives A0 and T0, which are the lower 1 bits of the Walsh number word and index number word expressed in binary, as input, and the
The inversion / non-inversion circuit 201 inputs the second digit A1 of the Walsh number word expressed in binary number and the second digit T1 of the index number word, and performs an AND operation on A1 and T1 in the AND circuit 301. The exclusive OR operation of the result and the input W0 is performed by the exclusive OR circuit 401, thereby generating and outputting a 1-bit partial Walsh code W1 for the lower 2 bits of each Walsh number word and index number word. . This operation is performed in each inversion / non-inversion circuit, and the Walsh code W7 for the 8-bit Walsh number word and the index number word is output from the inversion / non-inversion circuit 207 in the final stage.
[0008]
Next, the operation of the generation circuit will be described.
First, the nature of Walsh codes will be described.
Table 1 shows Walsh codes having a sequence length of 16 bits. Each codeword corresponding to the Walsh number and the index number in Table 1 is 4 bits.
[0009]
[Table 1]
Table 2 shows a Walsh code which is a part of Table 1 and whose sequence length is 2 bits, so that the Walsh number word and the index number word are each 1 bit. Further, Table 3 shows Walsh code having a sequence length of 4 bits and therefore Walsh number words and index number words are 2 bits each, and Table 4 shows that the sequence length is 8 bits and Walsh number words and index number words are 3 respectively. Indicates the Walsh code of bits.
[0011]
[Table 2]
[Table 3]
[Table 4]
Here, when the 4-bit block in the Walsh code in Table 2 is represented by the block B1, the Walsh code having the sequence length of 4 bits in Table 3 is not inverted or inverted as shown in Table 3. Will be repeated.
When a 16-bit block of Walsh code having a sequence length of 4 bits is represented by a block B2, the Walsh code having a sequence length of 8 bits in Table 4 is not inverted or inverted as shown in Table 4. Similarly, when the 64-bit block in Table 3 is represented by block B3, the Walsh code having a sequence length of 16 bits in Table 1 is the block B3 non-inverted and inverted or inverted. Become.
Inversion and non-inversion depend on whether the most significant bit of the Walsh number word and the most significant bit of the index number word are both logical values 1 or 0.
Further, Walsh codes W (A0, T0) corresponding to Walsh codes having a sequence length of 2 bits, that is, Walsh number word A0 and index number word T0 of 1 bit, as shown in Table 2, are A0 = 1 and T0 = 1. Since it is 1 at other times and 0 at other times, the following equation is obtained.
[0015]
[Expression 1]
Further, when Walsh number A (Am-1... A0) and index number T (Tm-1... T0) are given in m-bit binary numbers, Walsh codes W (Am-1... A0, Tm-1... T0) are given. ) Satisfies the following equation.
[0017]
[Expression 2]
As described above, in FIG. 1, the partial Walsh code generation circuit 100 generates a Walsh code for the Walsh number word and the lower 1 bit of the index number word by performing an AND operation on the inputs A0 and T0. Next, the signal inversion circuit 201 generates a Walsh code for the Walsh number word and the lower two bits of the index number word by performing an exclusive OR operation on the result of the logical product of the inputs A1 and T1 and the Walsh code. . Further, by performing the same operation in each inversion / non-inversion circuit, the signal inversion circuit 207 finally outputs the Walsh code for the 8-bit Walsh number word and the index number word.
[0019]
In the embodiment shown in FIG. 1, a Walsh code generation circuit having a 256-bit sequence length is shown. However, a Walsh code generation circuit having a longer bit sequence length can be configured by increasing the number of inversion / non-inversion circuits.
1 is shown as a Walsh code generation circuit having a 256-bit sequence length, it can also be used as a Walsh code generation circuit having a 128-sequence length or a 64-bit sequence length. By fixing T7 to a logical value of 0, it can function as a 128 sequence length Walsh code generation circuit.
[0020]
【The invention's effect】
As is apparent from the above description, in the present invention, all the conventional Walsh codes are obtained by extending the Walsh codes for the smaller Walsh numbers with respect to the input Walsh number words and the index number words. It can be realized with a much smaller circuit scale than when stored in a form. Also, when the Walsh number is expanded, it is only necessary to add an inversion / non-inversion circuit, so that the extensibility is superior to the conventional method.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of a Walsh code generation circuit according to the present invention.
100 Partial Walsh Code Generation Circuits 201-207 Inverting Non-Inverting Circuits 300-301 AND Circuit 401 Exclusive OR Circuits A0-A7 Walsh Number Words T0-T7 Index Number Words
Claims (1)
ウオルシュ番号語の特定数の下位ｍビットと、インデックス番号語の前記特定数の下位ｍビットとを入力として、ｍビットの部分的ウオルシュ番号語とｍビットの部分的インデックス番号語とに対応した１ビットのウオルシュ符号を出力する部分ウオルシュ生成回路と、
前記部分ウオルシュ符号生成回路の出力を初段入力論理値とし、初段が下位からｍ＋１桁目で且つ最終段が最上位桁となるようにその初段から最終段にかけて１ビットずつ上位の、前記ウオルシュ番号語の１ビット及びそれと桁位置を同じくする前記インデックス番号語の１ビットを入力として、ウオルシュ番号語の前記１ビットとインデックス番号語の前記１ビットとが共に１である論理値を取る場合のみ入力論理値を反転して次段又は出力端ヘ出力し、ウオルシュ番号語の前記１ビットとインデックス番号語の前記１ビットとのいずれか一方が０なる論理値を取る場合は入力論理値を次段又は出力端ヘ出力する、ｎ−ｍ段の反転非反転回路を直列接続配置した、
ことを特徴とするウオルシュ符号発生回路。Corresponding 1 bit using Walsh number word expressing Walsh number in n-bit binary number and index number word expressing position in Walsh code sequence corresponding to Walsh number in n-bit binary number In the Walsh code generation circuit for outputting the Walsh code of
1 corresponding to an m-bit partial Walsh number word and an m-bit partial index number word by inputting the lower m bits of the specific number of Walsh number words and the lower m bits of the specific number of index number words A partial Walsh generation circuit that outputs a Walsh code of bits;
The Walsh number word that is higher by one bit from the first stage to the last stage so that the output of the partial Walsh code generation circuit is the first stage input logical value, and the first stage is the m + 1 digit from the lower order and the last stage is the most significant digit. 1 bit of the index number word and one bit of the index number word having the same digit position as the input, and input logic only when the 1 bit of the Walsh number word and the 1 bit of the index number word are both 1 The value is inverted and output to the next stage or output terminal, and when one of the Walsh number word and the one bit of the index number word takes a logical value of 0, the input logical value is set to the next stage or An nm stage inverting non-inverting circuit that outputs to the output terminal is connected in series.
And a Walsh code generation circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23132694A JP3625867B2 (en) | 1994-09-27 | 1994-09-27 | Walsh code generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23132694A JP3625867B2 (en) | 1994-09-27 | 1994-09-27 | Walsh code generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0895954A JPH0895954A (en) | 1996-04-12 |
| JP3625867B2 true JP3625867B2 (en) | 2005-03-02 |
Family
ID=16921886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23132694A Expired - Fee Related JP3625867B2 (en) | 1994-09-27 | 1994-09-27 | Walsh code generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3625867B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998020639A1 (en) * | 1996-11-07 | 1998-05-14 | Matsushita Electric Industrial Co., Ltd. | Code generating method and code selecting method |
| KR100514682B1 (en) * | 1997-06-30 | 2005-11-25 | 주식회사 팬택앤큐리텔 | Walsh code generation method |
| US6285655B1 (en) | 1997-09-08 | 2001-09-04 | Qualcomm Inc. | Method and apparatus for providing orthogonal spot beams, sectors, and picocells |
| KR100463512B1 (en) * | 2000-03-13 | 2004-12-29 | 엘지전자 주식회사 | Method and apparatus for finding Walsh index of communication system receiver |
| JP2002084257A (en) | 2000-07-05 | 2002-03-22 | Sanyo Electric Co Ltd | Orthogonal code generating device, scramble code generating device, and mobile wireless terminal using them |
-
1994
- 1994-09-27 JP JP23132694A patent/JP3625867B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0895954A (en) | 1996-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH087700B2 (en) | Method and apparatus for generating cyclic redundancy check code | |
| JP3625867B2 (en) | Walsh code generator | |
| US6546411B1 (en) | High-speed radix 100 parallel adder | |
| JPH11143685A (en) | Carry skip adder | |
| JPH01220528A (en) | Parity generator | |
| JP3855491B2 (en) | Multiplier | |
| JP2558739B2 (en) | Absolute value circuit | |
| JP4042215B2 (en) | Arithmetic processing apparatus and method | |
| JPS5899028A (en) | Code converter | |
| JP3157741B2 (en) | Binary-decimal conversion circuit | |
| JP3106767B2 (en) | Multiplication method and multiplication circuit | |
| JP4401225B2 (en) | Single-bit ΔΣ modulation arithmetic circuit | |
| JPH04100324A (en) | Decoding system for variable length code | |
| JP2622223B2 (en) | Data spreader | |
| JP4313555B2 (en) | Galois field multiplier and communication device | |
| SU696450A1 (en) | Device for adding in redundancy notation | |
| JP2002342072A (en) | Random data generator, data randomizer, random data generation method and program | |
| JPH01116826A (en) | Decimal multiplier | |
| JPS5957528A (en) | Increment counter logical circuit | |
| JP2002116691A (en) | Method and device for nonlinear conversion and computer readable recording medium which records program | |
| JPH0944340A (en) | Parallel multiplying circuit | |
| JPH08167849A (en) | Code conversion method and code converter | |
| JPH09167082A (en) | Multiplication device | |
| JPH0467227A (en) | Multiplication circuit | |
| JP2000307437A (en) | Crc arithmetic circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041025 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041201 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |