KR100514682B1 - Walsh code generation method - Google Patents

Walsh code generation method Download PDF

Info

Publication number
KR100514682B1
KR100514682B1 KR1019970029415A KR19970029415A KR100514682B1 KR 100514682 B1 KR100514682 B1 KR 100514682B1 KR 1019970029415 A KR1019970029415 A KR 1019970029415A KR 19970029415 A KR19970029415 A KR 19970029415A KR 100514682 B1 KR100514682 B1 KR 100514682B1
Authority
KR
South Korea
Prior art keywords
time register
time
switch
code
register
Prior art date
Application number
KR1019970029415A
Other languages
Korean (ko)
Other versions
KR19990005236A (en
Inventor
소성열
Original Assignee
주식회사 팬택앤큐리텔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 팬택앤큐리텔 filed Critical 주식회사 팬택앤큐리텔
Priority to KR1019970029415A priority Critical patent/KR100514682B1/en
Publication of KR19990005236A publication Critical patent/KR19990005236A/en
Application granted granted Critical
Publication of KR100514682B1 publication Critical patent/KR100514682B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/004—Orthogonal
    • H04J13/0048—Walsh

Abstract

본 발명은 레지스터 그리고 매 클럭 마다 입력받은 이진 신호를 그대로 출력하는 하나 이상의 타임 레지스터가 직렬로 연결된 타임 레지스터 그룹, 익스클루시브 오아 게이트 및 스위치를 포함하는 복수개의 코드 생성 수단을 포함하는 왈시 코드 생성 장치에서 왈시 코드를 생성하기 위한 방법으로서, 각각의 코드 생성 수단 내에 포함된 상기 스위치가 상기 타임 레지스터 그룹의 최초 타임 레지스터의 입력 단자로부터의 경로를 활성화하여 상기 타임 레지스터 그룹의 모든 타임 레지스터를 초기화하는 초기화 단계; 상기 타임 레지스터 그룹이 활성화되어 매 클럭마다 최초 타임 레지스터에 입력된 신호에 따른 2진 신호를 출력하고, 상기 레지스터가 외부로부터 입력받은 신호를 2진 신호로 변환하여 출력하는 입력 단계: 상기 익스클루시브 오아 게이트가 상기 레지스터의 출력 값과 상기 타임 레지스터 그룹의 최종 타임 레지스터의 출력 값을 배타적 논리합 연산하여 코드 신호를 생성하는 연산 단계; 및 상기 스위치가 고유 스위칭 주기 마다 상기 익스클루시브 오아 게이트의 출력 단자로부터의 경로를 활성화하여 상기 코드 신호를 전달하는 쉬프팅 단계를 포함함.The present invention provides a Walsh code generating apparatus including a plurality of code generating means including a time register group, an exclusive oar gate, and a switch connected in series with a register and one or more time registers for outputting a binary signal input every clock as it is. A method for generating a Walsh code in an initialization, wherein said switch included in each code generating means initializes a path from an input terminal of an initial time register of said time register group to initialize all time registers of said time register group. step; An input step of activating the time register group to output a binary signal according to a signal input to an initial time register every clock, and converting and outputting a signal received from an external source into a binary signal: the exclusive An OR operation of the OR gate generating an exclusive OR operation on the output value of the register and the output value of the last time register of the time register group to generate a code signal; And shifting the switch to transmit the code signal by activating a path from an output terminal of the exclusive ora gate every unique switching period.

Description

왈시 코드 생성 방법Walsh Code Generation Method

본 발명은 왈시 모듈레이트(walsh modulate)에 사용되는 왈시 코드를 CDMA에서 사용되는 하다마드(Hadamard)매트릭스 방법을 개선하여 2K x 2K왈시 코드를 발 생시키는 방법에 관한 것으로, 특히 데이타를 채널코딩하는데 있어서, 코드 심볼간에 직교한 특성을 갖는 코드심볼을 얻을 수 있도록 하는 왈시 코드 생성 방법에 관한 것이다.The present invention relates to a method for generating a 2 K x 2 K Walsh code by improving the Hadamard matrix method used in CDMA with the Walsh code used for Walsh modulate, and in particular, data channel. In coding, the present invention relates to a Walsh code generation method for obtaining code symbols having orthogonal characteristics between code symbols.

일반적으로 왈시 함수에 의해서 얻어진 심볼들은 직교성질을 가지고 있으며, CDMA시스템 에서 주로 사용되고 순방향 CDMA채널에서는 대역 확산하여 각 채널을 구분하기 위하여 역방향 CDMA채널에서는 직교변조를 위해서 사용되고 있다.In general, the symbols obtained by the Walsh function have orthogonal properties, which are mainly used in CDMA systems, and are used for orthogonal modulation in the reverse CDMA channel in order to distinguish each channel by spreading them in the forward CDMA channel.

종래 하다마드 매트릭스를 사용하는 방법은 2K x 2K만큼 메모리를 확보해야만 가능한 것으로, 왈시 인덱스가 커질수록 메모리를 확보하기 어려운 문제가 있다.How to use the Hadamard matrix is that it is prior art have available free memory by 2 K x 2 K, there is the larger the Walsh index is difficult to secure a memory problem.

본 발명은 이와같은 종래의 문제점을 해결하기 위하여 안출한 것으로, 왈시인덱스가 커질수록 메모리의 확보문제를 해결하기 위하여 하다마드 매트릭스를 사용하지 않고 왈시코드를 얻는 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve such a conventional problem, and an object thereof is to provide a method for obtaining a Walsh code without using a Hadamard matrix in order to solve the memory securing problem as the Walsh index increases.

이러한 방법은 2K x 2K 만큼의 메모리를 확보할 필요가 없으며 단지 타임 레지스터와 레지스터만을 가지고 IS―95에서 요구하는 왈시 코드를 제공할 수 있다.This method eliminates the need to secure a memory of as much as 2 K x 2 K is possible to provide a Walsh code which only time register and has only a register request from the IS-95.

상기 목적을 달성하기 위하여 본 발명은, 레지스터 그리고 매 클럭 마다 입력받은 이진 신호를 그대로 출력하는 하나 이상의 타임 레지스터가 직렬로 연결된 타임 레지스터 그룹, 익스클루시브 오아 게이트 및 스위치를 포함하는 복수개의 코드 생성 수단을 포함하는 왈시 코드 생성 장치에서 왈시 코드를 생성하기 위한 방법으로서, 각각의 코드 생성 수단 내에 포함된 상기 스위치가 상기 타임 레지스터 그룹의 최초 타임 레지스터의 입력 단자로부터의 경로를 활성화하여 상기 타임 레지스터 그룹의 모든 타임 레지스터를 초기화하는 초기화 단계; 상기 타임 레지스터 그룹이 활성화되어 매 클럭 마다 최초 타임 레지스터에 입력된 신호에 따른 2진 신호를 출력하고, 상기 레지스터가 외부로부터 입력받은 신호를 2진 신호로 변환하여 출력하는 입력 단계, 상기 익스클루시브 오아 게이트가 상기 레지스터의 출력 값과 상기 타임 레지스터 그룹의 최종 타임 레지스터의 출력 값을 배타적 논리합 연산하여 코드 신호를 생성하는 연산 단계; 및 상기 스위치가 고유 스위칭 주기 마다 상기 익스클루시브 오아 게이트의 출력 단자로부터의 경로를 활성화하여 상기 코드 신호를 전달하는 쉬프팅 단계를 포함하고, 상기 최초 타임 레지스터에 입력된 신호는, 상기 쉬프팅 단계에 따라 전달된 다른 코드 생성 수단에 의해 생성된 코드 신호를 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a plurality of code generating means including a register and a time register group, an exclusive ora gate and a switch connected in series with one or more time registers for outputting a binary signal input every clock as it is. A method for generating a Walsh code in a Walsh code generation device comprising: the switch included in each code generating means activates a path from an input terminal of an initial time register of the time register group to generate a Walsh code; An initialization step of initializing all time registers; An input step of activating the time register group to output a binary signal according to a signal input to an initial time register every clock, and converting and outputting a signal received from an external source into a binary signal, the exclusive An OR operation of the OR gate generating an exclusive OR operation on the output value of the register and the output value of the last time register of the time register group to generate a code signal; And a shifting step in which the switch activates a path from an output terminal of the exclusive ora gate every unique switching period to transfer the code signal, wherein the signal input to the initial time register is in accordance with the shifting step. And a code signal generated by the other code generating means delivered.

이하, 본 발명의 실시예를 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 왈시 코드 생성 장치의 일실시예 블록도이다.1 is a block diagram of an embodiment of a Walsh code generation apparatus according to the present invention.

도 1에 도시된 바와 같이, 본 발명에 따른 왈시 코드 생성 장치는 레지스터(10) 및 k개의 코드 생성부를 포함하며, 이 때 상기 코드 생성부는 하나 이상의 타임 레지스터(T)가 직렬로 연결된 타임 레지스터 그룹, 익스클루시브 오아 게이트 및 스위치를 포함한다. 여기서, 상기 타임 레지스터(T)는 매 클럭 마다 입력받은 이진 신호를 그대로 출력하는 레지스터이다.As shown in FIG. 1, the Walsh code generation apparatus according to the present invention includes a register 10 and k code generation units, wherein the code generation unit is a time register group in which one or more time registers T are connected in series. Exclusive oar gates and switches. Here, the time register T is a register for outputting a binary signal input as it is every clock.

한편, 전술한 본 발명에 따른 왈시 코드 생성 장치를 상기 구성요소의 기능상 결합관계의 측면에서 설명하면 다음과 같다.On the other hand, the Walsh code generating apparatus according to the present invention described above in terms of the functional coupling relationship of the components as follows.

즉, 본 발명에 따른 왈시 코드 생성 장치는 데이타를 입력받아 2진 신호로 변환하여 출력하는 레지스터(10)와, 상기 레지스터(10)의 출력값과 타임 레지스터(T)의 출력값을 배타적 논리합시키는 익스쿠르시브 오아게이트(EX)와, 상기 익스쿠르시브 오아게이트(EX)와 다음 단의 타임 레지스터(T)사이에 위치되어 타임 레지스터(T) 값을 다음 단의 타임 레지스터(T)로 이동시켜주는 다수의 스위치(SW)로 구성된다.That is, the Walsh code generating apparatus according to the present invention includes an register 10 which receives data, converts it into a binary signal, and outputs the result, and an exclusive logical sum of the output value of the register 10 and the output value of the time register T. Located between the sieve oragate EX and the exclusive oragate EX and the next stage time register T to move the value of the time register T to the next stage time register T. It is composed of a switch (SW).

단, 상기 스위치(SW)중 첫번째 스위치(SW0)는 매번 T마다 스위칭되고, 두번째 스위치(SW1)는 매번 2T마다 스위칭되며, 마지막 스위치(SWK-1)는 매번 2K-1T마다 스위칭된다.The first switch SW 0 of the switch SW is switched every T, the second switch SW 1 is switched every 2T, and the last switch SW K-1 is every 2 K-1 T. Switching.

이와같이 구성된 본 발명은 초기 리셋을 시키면 모든 스위치(SW)는 접점 b0∼bk-1로 이동되어 오프되고, 이에따라 모든 타임 레지스터부(T)가 제로로 초기화된다.According to the present invention configured as described above, when the initial reset is performed, all the switches SW are moved to the contacts b 0 to b k-1 and turned off, thereby all the time registers T are initialized to zero.

레지스터(10)는 입력받은 10진수 값을 2진수로 변환하여 각 자리에 있는 2진수 각각을 익스쿠르시브오아 게이트(EX)로 출력한다.The register 10 converts the inputted decimal value into a binary number and outputs each binary number in each digit to an exclusive ora gate EX.

다음은 타임 레지스터(T)에 클럭이 구동되어 동작을 하게 되는데 첫 번째 클럭에서는 스위치(SW0)가 b0로 스위칭되고, 두번째 스위치(SW1)는 bl으로 유지되며 마지막 스위치는 bK-1접점으로 유지된다.Next, the clock is driven to the time register (T) to operate. In the first clock, the switch (SW 0 ) is switched to b 0 , the second switch (SW 1 ) remains b l , and the last switch is b K- It is maintained at 1 contact.

이와같은 상태에서 전류를 흘려주면 첫단의 스위치(SW0)출력은 접지되어 있으므로 다음 단의 타임 레지스터(T)에 "0"이 입력된다.When current flows in this state, the first stage switch (SW 0 ) output is grounded, so "0" is input to the next stage time register (T).

따라서, 기존에 가지고 있던 타임 레지스터(T)의 값이 쉬프트되고, 두번째단의 스위치(SW1)역시 bl에 접점으로 온되어 있기 때문에 스위치(SW1)가 b0에 접점으로 온되어 있으므로 역시 그라운드가 되어 출력은 제로가 되어 다음 단의 타임 레지스터(T)에 "0"이 입력되고 기존의 타임 레지스터 내의 값은 쉬프트 되어진다.Therefore, since the value of the existing time register T is shifted and the switch SW 1 of the second stage is also turned on as a contact at b l , the switch SW 1 is turned on as a contact at b 0 . It goes to ground and the output becomes zero, so that "0" is input to the next time register T, and the value in the existing time register is shifted.

이런식으로 마지막 단까지 하면 최종출력은 "0"이 하나 나오게 된다.In this way, if the last stage is reached, the final output is one "0".

두번째 클럭에서는 첫째 스위치(SW0)가 a0로 스위칭되고, 두번째 스위치(SW1)는 매 2클럭마다 한번씩 동작을 하므로 첫번째 클럭에서는 bl 접점에서 유지되고, 세번째 스위치(SW3)는 매 4클럭마다 한번씩 동작하므로 역시 b2 접점에서 유지된다.In the second clock, the first switch (SW 0 ) is switched to a 0 , the second switch (SW 1 ) operates once every two clocks, so at the first clock it is maintained at the contact b l , and the third switch (SW 3 ) is every 4 It is also maintained at the b 2 contact because it operates once per clock.

레지스터(10)의 값과 첫단의 타임 레지스터(T) 값이 익스쿠르시브 오아게이트(EX)를 통하여 익스쿠르시브 오아되어 a0로 스위칭되면 두번째 단의 타임 레지스터(T)에 입력된다.When the value of the register 10 and the value of the time register T of the first stage are converted to a 0 through the exclusive oragate EX and are switched to a 0 , the value of the register 10 is input to the time register T of the second stage.

역시 3번째 단의 타임 레지스터(T)도 첫단의 익스쿠르시브 오아된 값이 입력된다.In the third stage, the time register T is also inputted with the exclusive truncated value of the first stage.

세번째 클럭에서는 스위치(SW0)가 b0로 스위칭되고, 스위치(SW1)는 a1로 스위칭되며, 이때 스위치(SW2)는 아직 b2상태에서 움직이지 않게 된다.In the third clock it is switched to a switch (SW 0) b 0, switch (SW 1) is switched to a 1, wherein the switch (SW 2) is not yet not move from state b 2.

이와같은 식으로 첫단에서 제로가 되어 두번째 단의 타임 레지스터(T)로 입력되고 3번째 단의 타임 레지스터(T)는 레지스터(10)의 값과 2번째단의 타임 레지스터(T)와 익스쿠르시브 오아되어 입력된다.In this way, it becomes zero at the first stage and is input to the time register (T) of the second stage, and the time register (T) of the third stage is the value of the register 10 and the time register (T) and the exclusive of the second stage. It is input by mistake.

마지막단 스위치의 출력은 2번째 타임 레지스터(T) 값과 레지스터(10)를 배타적 논리합한 값이 출력된다.The output of the last stage switch outputs a value obtained by exclusively ORing the second time register T and the register 10.

이런식으로 매클럭마다 스위치의 접점이 온되고, 타임 레지스터(T)에 입력값이 들어가고, 마지막단의 스위치는 최종 출력이 나오기를 2K번 한다.In this way, the contact of the switch is turned on every clock, the input value is entered in the time register (T), and the last switch makes the final output 2 K times.

그러면 최종 스위치에서 얻어지는 출력은 2K개의 값을 얻게 되는데 이것이 2K x 2K 하다마드 매트릭스에서 제 1행이 된다.The output obtained from the final switches, there is obtained the value of 2 K is the first row in this 2 K x 2 K-Hadamard matrix.

다음은 레지스터(10)의 값을 다음 값으로 바꾸고 상술한 바와같은 방법을 되풀이 한다. 그러면 하다마드 매트릭스의 제 2행이 된다.Next, the value of the register 10 is changed to the next value and the method as described above is repeated. This is the second row of the Hadamard matrix.

위의 과정은 IS―95에서 명시한바와 같이 0, 1, 2, 3,· · ·, 63하면 하다마드 매트릭스 방법에 의한 출력과 본 발명에서 만든 방법의 출력이 동일한 결과를 얻게 됨을 알 수 있다.In the above process, as specified in IS-95, 0, 1, 2, 3, ..., 63, it can be seen that the output of the Hadamard matrix method and the output of the method made in the present invention have the same result.

만일, 8 x 8 과 64 x 64 배열을 갖는 왈시 코드를 발생시키고자 하면, 기존의 하다마드 매트릭스 방법은 8 x 8 메모리와 64 x 64 메모리를 확보하여 만들어야 하지만 본 발명에서는 단지 계수 K 값만 변경시켜 주면 간단하게 왈시 코드를 얻을 수 있는 것이다.If you want to generate Walsh codes with 8 x 8 and 64 x 64 arrays, the existing Hadamard matrix method should be made with 8 x 8 memory and 64 x 64 memory. Give it a simple Walsh code.

이상에서 설명한 바와 같은 본 발명은 메모리를 효율적으로 사용할 수 있음은 물론 계수 k만 변경하여 간단히 2K x 2K의 직교한 왈시 코드를 얻을 수 있는 효과가 있다.The invention as described above may have to obtain the orthogonal Walsh codes by the effect of having to use memory efficiently, as well as the coefficient k changes only briefly 2 K x 2 K.

도 1은 본 발명의 구성을 나타낸 도면1 is a view showing the configuration of the present invention

도 2는 하다마드 메트릭스 방법에 의한 왈시 코드 생성 방법을 설명하기 위한 도면2 is a diagram illustrating a Walsh code generation method using a Hadamard matrix method.

도 3은 본 발명에 따른 왈시 코드 생성 방법의 실시예시도Figure 3 is an embodiment of a Walsh code generation method according to the present invention

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 레지스터 T : 타임 레지스터10: register T: time register

SW : 스위치 EX : 익스쿠르시브 오아게이트SW: Switch EX: Exclusive Oagate

Claims (2)

레지스터 및 복수개의 코드 생성 수단을 포함하는 왈시 코드 생성 장치에서 왈시 코드를 생성하기 위한 방법으로서,A method for generating a Walsh code in a Walsh code generating device comprising a register and a plurality of code generating means, 각각의 코드 생성 수단 내에 포함된 스위치가 타임 레지스터 그룹의 최초 타임 레지스터의 입력 단자로부터의 경로를 활성화하여 상기 타임 레지스터 그룹의 모든 타임 레지스터를 초기화하는 단계;A switch included in each code generating means for activating a path from an input terminal of an initial time register of a time register group to initialize all time registers of the time register group; 상기 타임 레지스터 그룹이 활성화되어 매 클럭 마다 최초 타임 레지스터에 입력된 신호에 따른 2진 신호를 출력하고, 상기 레지스터가 외부로부터 입력받은 10진 신호를 2진 신호로 변환하여 출력하는 단계;Activating the time register group and outputting a binary signal according to a signal input to an initial time register every clock, and converting and outputting a binary signal received from the outside into a binary signal; 익스클루시브 오아 게이트가 상기 레지스터의 출력 값과 상기 타임 레지스터 그룹의 최종 타임 레지스터의 출력 값을 배타적 논리합 연산하여 코드 신호를 생성하는 단계: 및An exclusive OR gate generates an exclusive OR operation on the output value of the register and the output value of the last time register of the time register group to generate a code signal; and 상기 스위치가 고유 스위칭 주기 마다 상기 익스클루시브 오아 게이트의 출력 단자로부터의 경로를 활성화하여 상기 코드 신호를 전달하는 단계The switch activating a path from an output terminal of the exclusive ora gate every unique switching period to deliver the code signal 를 포함하고,Including, 상기 고유 스위칭 주기는,The inherent switching period is 아래의 [수학식 1]과 같은 것을 특징으로 하는 왈시코드 생성 방법.Walsh code generation method characterized by the same as [Equation 1] below. [수학식 1][Equation 1] Si=2i-1TSi = 2 i-1 T (여기서, Si는 i번째 스위치의 고유 스위칭 주기이고 T는 타임 레지스터에 구동되는 클럭 주기임.)Where Si is the inherent switching period of the i th switch and T is the clock period driven to the time register. 제 1 항에 있어서,The method of claim 1, 상기 타임 레지스터 그룹은,The time register group, 아래의 [수학식 2]와 같은 갯수의 타임 레지스터가 직렬로 연결되어 구성된 것을 특징으로 하는 왈시코드 생성 방법.Walsh code generation method characterized in that the number of time registers as shown in [Equation 2] is connected in series. [수학식 2][Equation 2] TRn=2 n -1 TR n = 2 n -1 (여기서, TRn은 n번째 코드 생성 수단에 포함된 타임 레지스터 갯수임)(Where TR n is the number of time registers included in the nth code generating means)
KR1019970029415A 1997-06-30 1997-06-30 Walsh code generation method KR100514682B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029415A KR100514682B1 (en) 1997-06-30 1997-06-30 Walsh code generation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029415A KR100514682B1 (en) 1997-06-30 1997-06-30 Walsh code generation method

Publications (2)

Publication Number Publication Date
KR19990005236A KR19990005236A (en) 1999-01-25
KR100514682B1 true KR100514682B1 (en) 2005-11-25

Family

ID=37306214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029415A KR100514682B1 (en) 1997-06-30 1997-06-30 Walsh code generation method

Country Status (1)

Country Link
KR (1) KR100514682B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357454A (en) * 1991-07-25 1994-10-18 Ericsson Ge Mobile Communications Holding, Inc. Fast walsh transform processor
JPH0895954A (en) * 1994-09-27 1996-04-12 Oki Electric Ind Co Ltd Walsh code generating circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357454A (en) * 1991-07-25 1994-10-18 Ericsson Ge Mobile Communications Holding, Inc. Fast walsh transform processor
JPH0895954A (en) * 1994-09-27 1996-04-12 Oki Electric Ind Co Ltd Walsh code generating circuit

Also Published As

Publication number Publication date
KR19990005236A (en) 1999-01-25

Similar Documents

Publication Publication Date Title
US4771429A (en) Circuit combining functions of cyclic redundancy check code and pseudo-random number generators
EP1016959A2 (en) Pseudorandom number generator for WCDMA
EP1386462B1 (en) System for generating pseudorandom sequences
RU2002110279A (en) Device and method for channel coding / decoding in a code division multiple access mobile communication system
US5974433A (en) High speed M-sequence generator and decoder circuit
KR910003486A (en) Bit order switch
RU98114984A (en) DATA TRANSFER METHOD AND SIGNAL CODING DEVICE
KR100514682B1 (en) Walsh code generation method
KR20010043433A (en) Sequence generator
US7046181B2 (en) 2n-1 Shuffling network
KR100327856B1 (en) Circuit and method for arbitrarily shifting M series
US5913075A (en) High speed communication between high cycle rate electronic devices using a low cycle rate bus
JPH11177529A (en) Hadamard code generating circuit
JPH04252329A (en) Method for displaying data with variable bit pattern and communication system
US4340887A (en) Pushbutton data entry and display system
KR20010102427A (en) Zero delay mask for galois lfsr
KR100250468B1 (en) A method to build a random number generator using correlation immune function
Kohda et al. On distributions of correlation values of spreading sequences based on markov information sources
SU1737445A1 (en) Linear-dependent and independent binary code generator
RU2021630C1 (en) Modulo 3 adder
KR100307705B1 (en) Layered orthogonal code generation apparatus and method
KR100482515B1 (en) Digital-to-analog converter
SU1361592A1 (en) Device for forming information control characters in identification images
KR100186324B1 (en) Band spread communication apparatus
KR0151913B1 (en) Binary series generator

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150901

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160901

Year of fee payment: 12